JP2014170665A - 光源装置及びプロジェクター - Google Patents

光源装置及びプロジェクター Download PDF

Info

Publication number
JP2014170665A
JP2014170665A JP2013041750A JP2013041750A JP2014170665A JP 2014170665 A JP2014170665 A JP 2014170665A JP 2013041750 A JP2013041750 A JP 2013041750A JP 2013041750 A JP2013041750 A JP 2013041750A JP 2014170665 A JP2014170665 A JP 2014170665A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
resistor
open
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013041750A
Other languages
English (en)
Other versions
JP2014170665A5 (ja
JP6155703B2 (ja
Inventor
繁廣 ▲柳▼▲瀬▼
Shigehiro Yanase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013041750A priority Critical patent/JP6155703B2/ja
Priority to US14/187,683 priority patent/US9210781B2/en
Priority to CN201410063174.2A priority patent/CN104039060B/zh
Publication of JP2014170665A publication Critical patent/JP2014170665A/ja
Publication of JP2014170665A5 publication Critical patent/JP2014170665A5/ja
Application granted granted Critical
Publication of JP6155703B2 publication Critical patent/JP6155703B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/14—Details
    • G03B21/20—Lamp housings
    • G03B21/2086—Security or safety means in lamp houses
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/14—Details
    • G03B21/20—Lamp housings
    • G03B21/206—Control of light source other than position or intensity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H05B45/58—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits involving end of life detection of LEDs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/20—Responsive to malfunctions or to light source life; for protection
    • H05B47/23—Responsive to malfunctions or to light source life; for protection of two or more light sources connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Projection Apparatus (AREA)

Abstract

【課題】直列に接続された複数の発光素子のうち任意の発光素子が開放故障した場合でも、他の発光素子の発光を維持させつつ発光素子の劣化を軽減する。
【解決手段】直列に接続された複数の発光素子１１〜１６と、発光素子１１〜１６のうち少なくとも一つの発光素子に並列に接続された開放故障検出部２１１と故障検出維持部２１２と短絡部２１３とを備え、開放故障検出部２１１は、並列に接続された発光素子１１の開放故障を検出し、故障検出維持部２１２は、開放故障検出部２１１が開放故障を検出した場合、該開放故障しているときの回路状態に移行し、該移行した回路状態を維持し、短絡部２１３は、故障検出維持部２１２が開放故障しているときの回路状態を維持している場合、開放故障が検出された発光素子の両端を短絡させる。
【選択図】図１

Description

本発明は、光源装置及びプロジェクターに関する。
固体光源による光源では、電源出力に多数の発光素子を直列に接続し、電流制御にて駆動する場合が多い。この接続状態にて、一つの発光素子が、端子間開放の状態で故障すると、直列に接続された正常な発光素子全てが駆動できなくなる。その対策として、発光素子個々の駆動時の端子間電圧よりも高い電圧で動作するツェナーダイオードを、発光素子と並列に接続することが提案されている（例えば、特許文献１及び特許文献２参照）。この場合、発光素子が開放モードで故障すると、ツェナーダイオードがオン状態になって電流を流し、他の直列発光素子に電流を供給することにより固体光源を駆動する。
特開２０１１−２２２１２４号公報 特開２００９−５９８３５号公報
ここで、ツェナーダイオードを使用した場合、ツェナーダイオードが発熱するため、放熱が必要となる。ツェナーダイオードの代わりに、発光素子個々の駆動時の端子間電圧よりも高い電圧で動作開始するサイリスタまたはトライアック等の自己オン素子を発光素子と並列に接続することも考えられる。自己オン素子の場合、ツェナーダイオードと比較すれば発熱は少ないが、動作時に急激な端子電圧の低下を伴い、駆動電源側より、発光素子に対して大きな突入電流が流れてしまう。また一旦駆動が停止されると、保護短絡素子はオフに戻り、再度駆動された時に、再びオン状態になって突入電流が流れる。この突入電流の繰り返しは、他の正常な発光素子の劣化を招く。特に、例えば調光のためにＰＷＭ駆動をする場合、ＰＷＭ駆動パルス毎に突入電流が流れ、発光素子の劣化が著しいという問題がある。
そこで本発明の一態様は、上記問題に鑑みてなされたものであり、直列に接続された複数の発光素子のうち任意の発光素子が開放故障した場合でも、他の発光素子の発光を維持させつつ発光素子の劣化を軽減することを可能とする光源装置及びプロジェクターを提供することを課題とする。
（１）本発明の一態様は、直列に接続された複数の発光素子と、前記複数の発光素子のうち少なくとも一つの発光素子に対して、並列に接続された開放故障検出部と故障検出維持部と短絡部とをそれぞれ備え、前記開放故障検出部は、並列に接続された発光素子の開放故障を検出し、前記故障検出維持部は、前記開放故障検出部が開放故障を検出した場合、該開放故障しているときの回路状態に移行し、該移行した回路状態を維持し、前記短絡部は、前記故障検出維持部が前記開放故障しているときの回路状態を維持している場合、前記開放故障が検出された発光素子の両端を短絡させる光源装置である。
これにより、直列に接続された複数の発光素子のうち任意の発光素子が開放故障した場合でも、開放故障した発光素子を短絡させたままにすることができ、他の発光素子の発光を維持させることができる。更に、開放故障しているときの回路状態を維持することで、開放故障した発光素子の両端を短絡させたままにするので、再度発光素子の駆動を開始した場合には発光素子の両端を短絡させた状態から駆動が始まる。そのため、突入電流が発光素子に繰り返し流れることがないので、突入電流によって生じる発光素子の劣化を軽減することができる。
（２）また、本発明の一態様は、上述の光源装置であって、前記短絡部は、ドレインが前記発光素子の一端に接続され、ソースが前記発光素子の他端に接続されたＦＥＴを備え、前記短絡部は前記ＦＥＴのドレインとソースを導通状態にすることにより、前記発光素子の両端を短絡させる。
これにより、ＦＥＴは、ほぼ０オームにて開放故障した発光素子の両端を短絡することができるのでＦＥＴでの損失がほぼ０Ｗとなり、発熱を低減することができる。その結果、開放故障しているときの回路状態を維持している場合に、光源装置の放熱構造が不要となる利点がある。
（３）また、本発明の一態様は、上述の光源装置であって、前記故障検出維持部は、前記開放故障検出部が開放故障を検出した場合に溶断するヒューズを備え、前記故障検出維持部は、前記ヒューズが溶断した場合に前記ＦＥＴのドレインとソースの導通状態を維持させる。
これにより、ヒューズが溶断した場合にＦＥＴのドレインとソースの導通状態を維持させることで、発光素子の両端を短絡したままにすることができる。これにより、再度発光素子の駆動を開始した場合には発光素子の両端を短絡させた状態から駆動が始まる。そのため、突入電流が発光素子に繰り返し流れることがないので、突入電流によって生じる発光素子の劣化を軽減することができる。
（４）また、本発明の一態様は、上述の光源装置であって、前記短絡部は、前記ヒューズが溶断されるまで、前記ＦＥＴのゲート電位の変化を抑制する。
これにより、ヒューズの両端の電圧によらず、ＦＥＴのゲート電圧が一定で高い状態にすることができＦＥＴがオフ状態のままにすることができる。そのため、ヒューズが完全に溶断されるまで、ｐＭＯＳトランジスタＱ１２はＯＦＦ状態のままであるので、ヒューズが完全に溶断されるまでヒューズに一定の電流を供給することができる。その結果、ヒューズの溶断にかかる時間が長くなるのを防止することができる。
（５）また、本発明の一態様は、上述の光源装置であって、前記ヒューズの一端が、前記ヒューズを備える故障検出維持部が並列に接続されている第１の発光素子の次の段以降の発光素子のカソード、または該第１の発光素子の前段以前に接続されている発光素子のアノードに接続されている。
これにより、ヒューズの両端に十分な電圧をかけることができるので、ヒューズを確実に溶断することができる。
（６）また、本発明の一態様は、上述の光源装置であって、前記故障検出維持部は、コンデンサと複数のトランジスタとを備え、前記故障検出維持部は、前記開放故障検出部が開放故障を検出した場合に、前記コンデンサに電荷を蓄積し前記複数のトランジスタの導通状態を固定することで、前記ＦＥＴのドレインとソースの導通状態を維持させる。
これにより、ＦＥＴのドレインとソースの導通状態を維持させることで、発光素子の両端を短絡したままにすることができる。これにより、再度発光素子の駆動を開始した場合には発光素子の両端を短絡させた状態から駆動が始まる。そのため、突入電流が発光素子に繰り返し流れることがないので、突入電流によって生じる発光素子の劣化を軽減することができる。
（７）また、本発明の一態様は、上述の光源装置であって、前記開放故障検出部は、前記発光素子が正常に動作している際に両端にかかる電圧よりも高い降伏電圧を有するツェナーダイオードを備え、前記故障検出維持部は、前記ツェナーダイオードに前記降伏電圧以上の電圧がかかった場合、前記開放故障しているときの回路状態に移行し、該移行した回路状態を維持する。
これにより、発光素子が正常に動作しているときにはツェナーダイオードに電流が流れないので、故障検出維持部は、開放故障しているときの回路状態に移行しない。一方、発光素子が開放故障して、ツェナーダイオードに降伏電圧以上の電圧がかかった場合、開放故障しているときの回路状態に移行し、該移行した回路状態を維持することで、発光素子の両端を短絡したままにすることができる。
（８）また、本発明の一態様は、直列に接続された複数の発光素子と、前記発光素子から出射された光を変調する変調部と、前記複数の発光素子のうち少なくとも一つの発光素子に対して、並列に接続された開放故障検出部と故障検出維持部と短絡部とをそれぞれ備え、前記開放故障検出部は、並列に接続された発光素子の開放故障を検出し、前記故障検出維持部は、前記開放故障検出部が開放故障を検出した場合、該開放故障しているときの回路状態に移行し、該移行した回路状態を維持し、前記短絡部は、前記故障検出維持部が前記開放故障しているときの回路状態を維持している場合、前記開放故障が検出された発光素子の両端を短絡させるプロジェクターである。
これにより、直列に接続された複数の発光素子のうち任意の発光素子が開放故障した場合でも、開放故障した発光素子を短絡させたままにすることができ、他の発光素子の発光を維持させることができる。更に、開放故障しているときの回路状態を維持することで、開放故障した発光素子の両端を短絡させたままにするので、再度駆動を開始した場合には発光素子の両端を短絡させる状態から駆動が始まる。そのため、突入電流が発光素子に繰り返し流れることがないので、突入電流によって生じる発光素子の劣化を軽減することができる。
第１の実施形態における光源装置の構成を示す概略ブロック図である。 第２の実施形態における光源装置の構成を示す概略ブロック図である。 第２の実施形態における最上段の保護回路の回路図である。 第２の実施形態における最下段の保護回路の回路図である。 第３の実施形態における光源装置の構成を示す概略ブロック図である。 第３の実施形態における最上段の保護回路の回路図である。 第３の実施形態における最下段の保護回路の回路図である。 第４の実施形態における光源装置の構成を示す概略ブロック図である。 第４の実施形態における最上段の保護回路の回路図である。 第４の実施形態における最下段の保護回路の回路図である。 プロジェクターの構成を示す概略ブロック図である。
＜第１の実施形態＞
以下、本発明の実施形態について、図面を参照して詳細に説明する。図１は、第１の実施形態における光源装置１の構成を示す概略ブロック図である。光源装置１は、駆動電源１０、発光素子１１〜１６までの６個の発光素子、及び保護回路２１〜２６までの６個の保護回路を備える。発光素子１１〜１６は、順に直列に接続されている。発光素子は例えば、発光ダイオードである。発光素子１１〜１６は、アノードに所定の電圧（例えば、３．３Ｖ以上５．０Ｖ未満の電圧）が印加された場合、発光する。発光素子１１は、アノードが駆動電源に接続され、カソードが発光素子１２のアノードに接続されている。同様に、発光素子１２は、アノードが発光素子１１のカソードに接続され、カソードが発光素子１３のアノードに接続されている。同様に、発光素子１３は、アノードが発光素子１２のカソードに接続され、カソードが発光素子１４のアノードに接続されている。同様に、発光素子１４は、アノードが発光素子１３のカソードに接続され、カソードが発光素子１５のアノードに接続されている。同様に、発光素子１５は、アノードが発光素子１４のカソードに接続され、カソードが発光素子１６のアノードに接続されている。発光素子１６は、アノードが発光素子１５のカソードに接続され、カソードが駆動電源１０に接続されている。なお、発光素子１１〜１６は、レーザーダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ：ＬＤ）でもよい。
駆動電源１０は一例として定電流源である。駆動電源１０は発光素子１１のアノードに定電流を供給する。これにより、発光素子１１〜１６に電流が流れ、発光素子１１〜１６が発光する。駆動電源１０の両端の電圧は、例えば、２０〜４０Ｖである。
保護回路２１は、発光素子１１に並列に接続されている。同様に、保護回路２２は発光素子１２に並列に接続され、保護回路２３は発光素子１３に並列に接続され、保護回路２４は発光素子１４に並列に接続され、保護回路２５は発光素子１５に並列に接続され、保護回路２６は発光素子１６に並列に接続されている。
続いて、保護回路２１の回路構成について説明する。なお、保護回路２２及び２３の回路構成は、保護回路２１の回路構成と同様であるため、その詳細な説明を省略する。保護回路２１は、開放故障検出部２１１、故障検出維持部２１２、及び短絡部２１３を備える。開放故障検出部２１１、故障検出維持部２１２、及び短絡部２１３は、発光素子１１に並列に接続されている。
開放故障検出部２１１は、並列に接続された発光素子１１の開放故障を検出する。ここで開放故障検出部２１１は、ツェナーダイオードＺＤ１１及び抵抗Ｒ１１を備える。
ツェナーダイオードＺＤ１１は、カソードが高電位線Ｈ２１に接続され、アノードが抵抗Ｒ１２を介してＮＰＮトランジスタＴ１１のベースと接続され、抵抗Ｒ１１を介して低電位線Ｌ２１に接続されている。高電位線Ｈ２１は、発光素子１１のアノードに接続されている配線である。低電位線Ｌ２１は、発光素子１１のカソードに接続されている配線である。
故障検出維持部２１２は、開放故障検出部２１１が開放故障を検出した場合、該開放故障しているときの回路状態に移行し、該移行した回路状態を維持する。ここで故障検出維持部２１２は、ヒューズＦ１１、抵抗Ｒ１３、ダイオードＤ１１、ＮＰＮトランジスタＴ１１及び抵抗Ｒ１２を備える。ヒューズＦ１１は、一方の電極が高電位線Ｈ２１に接続され、他方の電極が抵抗Ｒ１３を介してダイオードＤ１１のアノードと接続され、さらに他方の電極が抵抗Ｒ１４を介してｐＭＯＳトランジスタＱ１２のゲートに接続されている。
ダイオードＤ１１は、アノードが抵抗Ｒ１３を介してヒューズＦ１１に接続され、カソードがＮＰＮトランジスタＴ１１のコレクタに接続されている。
ＮＰＮトランジスタＴ１１は、コレクタがダイオードＤ１１のカソードに接続され、ベースが抵抗Ｒ１２及びツェナーダイオードＺＤ１１を介して高電位線Ｈ２１に接続され、エミッタが低電位線Ｌ２１に接続されている。
短絡部２１３は、故障検出維持部２１２が開放故障しているときの回路状態を維持している場合、開放故障が検出された発光素子１１の両端を短絡させる。ここで短絡部２１３はＦＥＴゲート駆動部２１４及び短絡回路２１５を備える。
ＦＥＴゲート駆動部２１４は、抵抗Ｒ１４、抵抗Ｒ１５及び抵抗Ｒ１６を備える。抵抗Ｒ１４は、一端がヒューズＦ１１と抵抗Ｒ１３に接続され、他端がｐＭＯＳトランジスタＱ１２のゲート、抵抗Ｒ１５及び抵抗Ｒ１６に接続されている。抵抗Ｒ１５は、一端が高電位線Ｈ２１に接続され、他端がｐＭＯＳトランジスタＱ１２のゲート、抵抗Ｒ１４及び抵抗１６に接続されている。抵抗Ｒ１６は、一端が抵抗Ｒ１４、抵抗Ｒ１５及びｐＭＯＳトランジスタＱ１２のゲートに接続され、他端が発光素子１３のカソードに接続されている。
短絡回路２１５は、ｐＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＱ１２を備える。ｐＭＯＳトランジスタＱ１２は、ｐチャネル型の電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）である。ｐＭＯＳトランジスタＱ１２は、ソースが高電位線Ｈ２１に接続されている。ｐＭＯＳトランジスタＱ１２は、ゲートが抵抗Ｒ１５を介して発光素子１１のアノード及びｐＭＯＳトランジスタＱ１２のソースに接続され、抵抗Ｒ１４を介してヒューズＦ１１に接続され、抵抗Ｒ１６を介して発光素子１３のカソードに接続されている。ｐＭＯＳトランジスタＱ１２は、ドレインが低電位線Ｌ２１に接続されている。なお、本実施形態では、一例として短絡回路２１５がｐＭＯＳトランジスタＱ１２を備えたが、これに限らず短絡回路２１５はｐＭＯＳトランジスタＱ１２の代わりに他のｐチャネル型のＦＥＴを備えていてもよい。
続いて、保護回路２１の動作について説明する。まず、発光素子１１が正常に動作している場合の保護回路２１の動作について説明する。ツェナーダイオードＺＤ１１のツェナー降伏電圧は、発光素子１１の駆動電圧を超えており、例えば、５．０Ｖである。そのため、発光素子１１が正常に動作している場合には、ツェナーダイオードＺＤ１１には電流が流れないので、ＮＰＮトランジスタＴ１１はオフ状態である。また、ヒューズＦ１１は溶断されていないので、ヒューズＦ１１の両端の電圧が約０Ｖであり、ｐＭＯＳトランジスタＱ１２のゲート電位はソース電位と近く、ｐＭＯＳトランジスタＱ１２はオフ状態である。
続いて、発光素子１１が開放故障（切断）した場合の、保護回路２１の動作について説明する。発光素子１１が開放故障した場合、駆動電源１０が定電流を発光素子１１に流そうとしてツェナーダイオードＺＤ１１の両端の電圧が上昇する。ツェナーダイオードＺＤ１１の両端の電圧がツェナー降伏電圧（例えば、５．０Ｖ）以上になると、ツェナーダイオードＺＤ１１のカソードからアノードへ向けて電流が流れ始める。そのため、ＮＰＮトランジスタＴ１１のベース電位がハイレベルとなり、ＮＰＮトランジスタＴ１１がオン状態となる。これにより、駆動電源１０からヒューズＦ１１に電流が供給される。
発光素子１１が開放故障（切断）してからある時間が経過すると、駆動電源１０から供給された電流が流れることで生じる熱でヒューズＦ１１が溶断される。ヒューズＦ１１が溶断されると、ｐＭＯＳトランジスタＱ１２におけるゲートと抵抗Ｒ１４を介したソースとの接続が切断されるので、ｐＭＯＳトランジスタＱ１２のゲート電圧は、抵抗Ｒ１５と抵抗Ｒ１６により定まる。ｐＭＯＳトランジスタＱ１２のゲートが抵抗Ｒ１６を介して２段下の発光素子１３のカソードに接続されているので、ヒューズＦ１１が切れた場合、ｐＭＯＳトランジスタＱ１２のゲート電圧が２段下の発光素子１３のカソードの電圧に引っ張られて下がる。そのため、ｐＭＯＳトランジスタＱ１２のゲート電圧がローレベルになって、ｐＭＯＳトランジスタＱ１２がオン状態になる。このようにヒューズＦ１１が切れた場合、ｐＭＯＳトランジスタＱ１２のゲート電圧がローレベルになるように、抵抗Ｒ１５と抵抗Ｒ１６の抵抗値が予め決められている。ｐＭＯＳトランジスタＱ１２がオン状態になると、ｐＭＯＳトランジスタＱ１２のソース、ドレイン間に電流が流れて、発光素子１１の両端を短絡することができる。これにより、ｐＭＯＳトランジスタＱ１２は、開放故障した発光素子１１へ流入する電流をバイパスして発光素子１２へ供給するので、駆動電源１０は他の直列に接続された発光素子１２〜１６を駆動することができる。また、ヒューズＦ１１を溶断されたことで、ｐＭＯＳトランジスタＱ１２のゲート電圧を供給する回路の接続が変わったので、再度発光素子１２〜１６の駆動を開始した場合には、ｐＭＯＳトランジスタＱ１２がオン状態から駆動が始まる。そのため、突入電流が繰り返し流れることがないので、保護回路２１は突入電流によって生じる発光素子１２〜１６の劣化を軽減することができる。
本実施形態では、ｐＭＯＳトランジスタＱ１２のゲート電圧をソース電圧よりも５Ｖ以上下げる必要があるため、ｐＭＯＳトランジスタＱ１２を完全にＯＮするために、ｐＭＯＳトランジスタＱ１２のゲートを、抵抗Ｒ１６を介して２段下の発光素子１３のカソードに接続されている。これにより、ｐＭＯＳトランジスタＱ１２は、ゲート電圧をソース電圧よりも例えば６．６Ｖ〜１０Ｖの範囲で下げることができる。
なお、本実施形態では、一例としてｐＭＯＳトランジスタＱ１２のゲートが２段下の発光素子１３のカソードに接続されているとして説明したが、これに限らず、ｐＭＯＳトランジスタＱ１２のゲートが、１段または３段以上、下の発光素子のカソードに接続されていてもよい。
続いて、保護回路２６の回路構成について説明する。なお、保護回路２４及び２５の回路構成は、保護回路２６の回路構成を同様であるため、その詳細な説明を省略する。保護回路２６は、ＦＥＴをオン状態にするゲート電位を得るために、ｐチャネルＦＥＴではなくｎチャネルＦＥＴを備え、ｎチャネルＦＥＴをオン状態にするオンゲート電圧を得るために、ｎチャネルＦＥＴのゲートが抵抗Ｒ２６を介して、２段上の発光素子１４のアノードに接続されている点が保護回路２１と異なる。また、保護回路２６は、ｎチャネルＦＥＴを備える構成にしたため、その他の回路構成も保護回路２１とは異なる。以下、保護回路２６の回路構成の詳細について説明する。
保護回路２６は、開放故障検出部２６１、故障検出維持部２６２、及び短絡部２６３を備える。開放故障検出部２６１、故障検出維持部２６２、及び短絡部２６３は、発光素子１６に並列に接続されている。
開放故障検出部２６１は、並列に接続された発光素子１１の開放故障を検出する。ここで開放故障検出部２６１は、ツェナーダイオードＺＤ２１及び抵抗Ｒ２１を備える。ツェナーダイオードＺＤ２１は、アノードが低電位線Ｌ２６に接続され、カソードが抵抗Ｒ２１を介して高電位線Ｈ２６に接続され、抵抗Ｒ２２を介してＰＮＰトランジスタＴ２１のベースに接続されている。高電位線Ｈ２６は、発光素子１６のアノードに接続されている配線である。低電位線Ｌ２６は、発光素子１６のカソードに接続されている配線である。
故障検出維持部２６２は、開放故障検出部２６１が開放故障を検出した場合、該開放故障しているときの回路状態に移行し、該移行した回路状態を維持する。ここで故障検出維持部２６２は、ヒューズＦ２１、抵抗Ｒ２３、ダイオードＤ２１、ＰＮＰトランジスタＴ２１及び抵抗Ｒ２２を備える。ヒューズＦ２１は、一方の電極が低電位線Ｌ２６に接続され、他方の電極が抵抗Ｒ２３を介してダイオードＤ２１のカソードと接続され、さらに他方の電極が抵抗Ｒ２４を介してｐチャネルＦＥＴ（Ｑ２２）のゲートに接続されている。
ダイオードＤ２１は、カソードが抵抗Ｒ１３を介してヒューズＦ２１に接続され、アノードがＰＮＰトランジスタＴ２１のコレクタに接続されている。
ＰＮＰトランジスタＴ２１は、コレクタがダイオードＤ２１のアノードに接続され、ベースが抵抗Ｒ２２を介してツェナーダイオードＺＤ２１のカソード及び抵抗Ｒ２１に接続され、エミッタが高電位線Ｈ２６に接続されている。
短絡部２６３は、故障検出維持部２６２が発光素子１６の開放故障しているときの回路状態を維持している場合、開放故障が検出された発光素子１６の両端を短絡させる。ここで短絡部２６３はＦＥＴゲート駆動部２６４及び短絡回路２６５を備える。
ＦＥＴゲート駆動部２６４は、抵抗Ｒ２４、抵抗Ｒ２５及び抵抗Ｒ２６を備える。抵抗Ｒ２４は、一端がヒューズＦ２１と抵抗Ｒ２３に接続され、他端がｎＭＯＳトランジスタＱ２２のゲート、抵抗Ｒ２５及び抵抗Ｒ２６に接続されている。抵抗Ｒ２５は、一端が低電位線Ｌ２６に接続され、他端がｎＭＯＳトランジスタＱ２２のゲート、抵抗Ｒ２４及び抵抗２６に接続されている。抵抗Ｒ２６は、一端が抵抗Ｒ２４、抵抗Ｒ２５及びｎＭＯＳトランジスタＱ２２のゲートに接続され、他端が高電位線Ｈ２６に接続されている。
短絡回路２６５は、ｎＭＯＳトランジスタＱ２２を備える。ｎＭＯＳトランジスタＱ２２は、ｎチャネル型の電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）である。ｎＭＯＳトランジスタＱ２２は、ソースが低電位線Ｌ２６に接続されている。ｎＭＯＳトランジスタＱ２２は、ゲートが抵抗Ｒ２５を介して発光素子１６のカソード及びｎＭＯＳトランジスタＱ２２のソースに接続され、抵抗Ｒ２４を介してヒューズＦ２１に接続され、抵抗Ｒ２６を介して発光素子１３のカソードに接続されている。ｎＭＯＳトランジスタＱ２２は、ドレインが高電位線Ｈ２６に接続されている。なお、本実施形態では、一例として短絡回路２６５がｎＭＯＳトランジスタＱ２２を備えたが、これに限らず短絡回路２６５はｎＭＯＳトランジスタＱ２２の代わりに他のｎチャネル型のＦＥＴを備えていてもよい。
続いて、保護回路２６の動作について説明する。まず、発光素子１６が正常に動作している場合の、保護回路２６の動作について説明する。ツェナーダイオードＺＤ２１のツェナー降伏電圧は、発光素子１６の駆動電圧を超えており、例えば、５．０Ｖである。そのため、発光素子１６が正常に動作している場合には、ツェナーダイオードＺＤ２１には電流が流れないので、ＰＮＰトランジスタＴ２１はオフ状態である。また、ヒューズＦ２１は溶断されていないので、ヒューズＦ２１の両端の電圧が約０Ｖであり、ｎＭＯＳトランジスタＱ２２のゲート電位はソース電位と近く、ｎＭＯＳトランジスタＱ２２はオフ状態である。
続いて、発光素子１６が開放故障（切断）した場合の、保護回路２６の動作について説明する。発光素子１６が開放故障した場合、駆動電源１０が定電流を発光素子１６に流そうとしてツェナーダイオードＺＤ２１の両端の電圧が上昇する。ツェナーダイオードＺＤ２１の両端の電圧がツェナー降伏電圧以上（例えば、５．６Ｖ）になると、ツェナーダイオードＺＤ２１のカソードからアノードへ向けて電流が流れ始める。その際、ツェナーダイオードＺＤ２１には予め決められたツェナー降伏電圧（例えば、５．０Ｖ）がかかるため、ＰＮＰトランジスタＴ２１のベース電位がローレベルになり、ＰＮＰトランジスタＴ２１がオン状態となる。これにより、駆動電源１０からヒューズＦ２１に電流が供給される。
時間が経過すると、駆動電源１０から供給された電流によって生じる熱でヒューズＦ２１が溶断される。ヒューズＦ２１が溶断されると、ｎＭＯＳトランジスタＱ２２におけるゲートと抵抗Ｒ２４を介したソースとの接続が切断されるので、ｎＭＯＳトランジスタＱ２２のゲート電圧は、抵抗Ｒ２５と抵抗Ｒ２６により定まる。ｎＭＯＳトランジスタＱ２２のゲートが抵抗Ｒ２６を介して２段上の発光素子１４のアノードに接続されているので、ヒューズＦ２１が切れた場合、ｎＭＯＳトランジスタＱ２２のゲート電圧が２段上の発光素子１４のアノードの電圧に引っ張られて上昇する。そのため、ｎＭＯＳトランジスタＱ２２のゲート電圧がハイレベルになって、ｎＭＯＳトランジスタＱ２２がオン状態になる。このようにヒューズＦ２１が切れた場合、ｎＭＯＳトランジスタＱ２２のゲート電圧がハイレベルになるように、抵抗Ｒ２５と抵抗Ｒ２６の抵抗値が予め決められている。ｎＭＯＳトランジスタＱ２２がオン状態になると、ｎＭＯＳトランジスタＱ２２のソース、ドレイン間に電流が流れて、発光素子１６の両端を短絡することができる。これにより、ｎＭＯＳトランジスタＱ２２は、開放故障した発光素子１６へ流入する電流をバイパスして駆動電源１０へ供給するので、駆動電源１０は他の直列に接続された発光素子１１〜１５を駆動することができる。また、ヒューズＦ２１を溶断されたことでｎＭＯＳトランジスタＱ２２のゲート電圧を供給する回路の接続が変わったので、再度発光素子１１〜１５の駆動を開始した場合には、ｎＭＯＳトランジスタＱ２２がオン状態から駆動が始まる。そのため、突入電流が繰り返し流れることがないので、保護回路２６は突入電流によって生じる発光素子１１〜１５の劣化を軽減することができる。
本実施形態では、ｎＭＯＳトランジスタＱ２２ゲート電圧をソース電圧よりも５Ｖ以上上げる必要があるため、ｎＭＯＳトランジスタＱ２２を完全にＯＮするために、ｎＭＯＳトランジスタＱ２２のゲートを抵抗Ｒ２６を介して２段上の発光素子１４のアノードに接続されている。これにより、ｎＭＯＳトランジスタＱ２２は、ゲート電圧をソース電圧よりも例えば６．６Ｖ〜１０Ｖの範囲で上昇させることができる。
なお、本実施形態では、一例としてｎＭＯＳトランジスタＱ２２のゲートが２段上の発光素子１４のアノードに接続されているとして説明したが、これに限らず、ｎＭＯＳトランジスタＱ２２のゲートが、１段または３段以上、上の発光素子のアノードに接続されていてもよい。
以上、第１の実施形態における保護回路２１は、発光素子１１が開放故障した場合、ヒューズが溶断されることで、ｐＭＯＳトランジスタＱ１２のゲート電位をローレベルにすることができる。ｐＭＯＳトランジスタＱ１２のゲートが発光素子３３のカソードに接続されているので、ＦＥＴゲート駆動部２１４は、ｐＭＯＳトランジスタＱ１２に十分なオンゲート電圧を供給することができる。そのため、ｐＭＯＳトランジスタＱ１２に十分なオンゲート電圧を供給されることで、ｐＭＯＳトランジスタＱ１２はほぼ０オームにて開放故障した発光素子１１の両端を短絡することができる。これにより、保護動作時の保護回路２１での損失もほぼ０Ｗとなり発熱を低減することができる。同様に、保護回路２２〜２６が備えるＦＥＴでの損失がほぼ０Ｗとなり発熱を低減することができる。
特許文献１に記載の従来方式では、ツェナーダイオードには正常動作時の発光素子よりも大きな電力損失が生じることで熱が生じるため、その熱を放熱する構造が必要となる。また、ツェナーダイオードの代わりに自己オン素子を発光素子と並列に接続したとしても、自己オン素子も、ツェナーダイオードと比較すると小さいものの、電流が流れている間はオン状態を継続し電力損出が生じることで熱が生じる。それに対し、本実施形態では、ＦＥＴで発光素子を短絡させることでほとんど熱がでないので、従来方式に比べて保護回路の放熱構造が不要となる利点がある。同様に、保護回路２２〜２６の放熱構造が不要となる利点がある。
また、ヒューズが切れた瞬間だけ、突入電流が流れるが、ヒューズＦ１１を溶断されてＦＥＴのゲート電圧を供給する回路の接続が変わることにより、再度駆動を開始した場合にはＦＥＴがオン状態から駆動が始まる。そのため、突入電流が繰り返し流れることがないので、保護回路２１は突入電流によって生じる発光素子１１〜１６の劣化を軽減することができる。同様に、保護回路２２〜２６は突入電流によって生じる発光素子１１〜１６の劣化を軽減することができる。
更に、ヒューズの溶断にはある程度のエネルギーが必要なので、外部から入力された想定外の外部インパルスノイズ等ではヒューズが切れない。これにより、多少のインパルスノイズがあったとしても保護回路２１〜２６が誤動作するのを防ぐことができる。
＜第２の実施形態＞
続いて、第２の実施形態について説明する。第１の実施形態では、ヒューズＦ１１に電流を流すと、ヒューズＦ１１の温度上昇でヒューズＦ１１の抵抗値が上昇し、それに伴いヒューズの両端の電圧が上昇する。それにより、ｐＭＯＳトランジスタＱ１２のゲート電圧が落ちてきて、ｐＭＯＳトランジスタＱ１２がＯＮ状態になり始めることで、ｐＭＯＳトランジスタＱ１２のソースとドレインとの間に電流が流れて、ヒューズＦ１１に流れる電流が小さくなっていく。
それに対して、第２の実施形態では、ヒューズＦ１１が、二つのトランジスタを介してｐＭＯＳトランジスタＱ１２のゲートと接続した構成になっている。これにより、ヒューズＦ１１が完全に溶断されるまで、ｐＭＯＳトランジスタＱ１２はＯＦＦ状態であるので、ヒューズＦ１１が完全に溶断されるまでヒューズＦ１１に流れる電流が小さくならないので、ヒューズＦ１１が溶断されるまでの時間が長くなることを防ぐことができる。
以下、第２の実施形態における光源装置１ｂの構成について説明する。図２は、第２の実施形態における光源装置１ｂの構成を示す概略ブロック図である。なお、図１と共通する要素には同一の符号を付し、その具体的な説明を省略する。第２の実施形態における光源装置１ｂの構成は、第１の実施形態における光源装置１の構成に対して、保護回路２１が保護回路２１ｂに、保護回路２２が保護回路２２ｂに、保護回路２３が保護回路２３ｂに、保護回路２４が保護回路２４ｂに、保護回路２５が保護回路２５ｂに、保護回路２６が保護回路２６ｂに変更されたものになっている。
続いて、保護回路２１ｂの回路構成について説明する。なお、保護回路２２ｂ及び２３ｂの回路構成は、保護回路２１ｂの回路構成を同様であるため、その詳細な説明を省略する。図３は、第２の実施形態における最上段の保護回路２１ｂの回路図である。なお、図１と共通する要素には同一の符号を付し、その具体的な説明を省略する。第２の実施形態における保護回路２１ｂの構成は、第１の実施形態における保護回路２１の構成に対して、短絡部２１３が短絡部２１３ｂに変更され、それと共にＦＥＴゲート駆動部２１４がＦＥＴゲート駆動部２１４ｂに変更されたものになっている。
ＦＥＴゲート駆動部２１４ｂは、ヒューズＦ１１が溶断されるまで、ｐＭＯＳトランジスタＱ１２のゲート電位の変化を抑制する回路である。ＦＥＴゲート駆動部２１４ｂは、抵抗Ｒ３１、抵抗Ｒ３２、ＮＰＮトランジスタＴ１３、抵抗Ｒ３３、抵抗Ｒ３４、ＰＮＰトランジスタＴ１４、抵抗Ｒ３５、抵抗Ｒ１５、及び抵抗Ｒ１６を備える。
ＮＰＮトランジスタＴ１３は、ベースが抵抗Ｒ３１を介してヒューズＦ１１及び抵抗Ｒ１３に接続され、更にベースが抵抗Ｒ３２を介して発光素子１３のカソードに接続されている。ＮＰＮトランジスタＴ１３は、コレクタが抵抗Ｒ３４及び抵抗Ｒ３３を介して高電位線Ｈ２１に接続されている。ＮＰＮトランジスタＴ１３は、エミッタが抵抗１６及び発光素子１３のカソードに接続されている。
ＰＮＰトランジスタＴ１４は、ベースが抵抗Ｒ３４を介してＮＰＮトランジスタＴ１３のコレクタに接続され、更に抵抗Ｒ３３を介して高電位線Ｈ２１に接続されている。ＰＮＰトランジスタＴ１４は、エミッタが高電位線Ｈ２１に接続されている。ＰＮＰトランジスタＴ１４は、コレクタが抵抗Ｒ３５を介してｐＭＯＳトランジスタＱ１２のゲート、抵抗Ｒ１５及び抵抗Ｒ１６に接続されている。
続いて、保護回路２１ｂの動作について説明する。まず、発光素子１１が正常に動作している場合の、保護回路２１ｂの動作について説明する。ツェナーダイオードＺＤ１１のツェナー降伏電圧は、発光素子１１の駆動電圧を超えており、例えば、５．０Ｖである。そのため、発光素子１１が正常に動作している場合には、ＮＰＮトランジスタＴ１１のベース電位がＮＰＮトランジスタＴ１１がオフ状態でヒューズＦ１１には電流が流れないので、ＮＰＮトランジスタＴ１３のベース電圧がハイレベルとなり、ＮＰＮトランジスタＴ１３がオン状態となる。ＮＰＮトランジスタＴ１３がオン状態となると、ＰＮＰトランジスタＴ１４のベース電位がローレベルになり、ＰＮＰトランジスタＴ１４はオン状態になる。これにより、ｐＭＯＳトランジスタＱ１２のゲート電位は自身のソース電位と近くなり、ｐチャネルＦＥＴＱ１２はオフ状態である。
続いて、発光素子１１が開放故障（切断）した場合の、保護回路２１ｂの動作について説明する。発光素子１１が開放故障した場合、駆動電源１０が定電流を発光素子１１に流そうとしてツェナーダイオードＺＤ１１の両端の電圧が上昇する。ツェナーダイオードＺＤ１１の両端の電圧がツェナー降伏電圧（例えば、５．０Ｖ）以上になると、ツェナーダイオードＺＤ１１のカソードからアノードへ向けて電流が流れ始める。そのため、ＮＰＮトランジスタＴ１１のベース電位がハイレベルとなり、ＮＰＮトランジスタＴ１１がオン状態となる。これにより、駆動電源１０からヒューズＦ１１に電流が供給される。
ここで、ヒューズＦ１１と抵抗Ｒ１３の接続点をノードＮＡと称する。抵抗Ｒ３１に比べて抵抗Ｒ３２は例えば大きい抵抗値を有する。抵抗Ｒ３１は例えば４．７ｋΩで、抵抗Ｒ３２は例えば１００ｋΩである。このため、駆動電源１０からヒューズＦ１１に電流が流れてノードＮＡの電位が多少下落してもＮＰＮトランジスタＴ１３のゲート電圧はほとんど変化せずハイレベルのままである。その結果、ＮＰＮトランジスタＴ１３のオン状態が維持され、ＰＮＰトランジスタＴ１４のオン状態が維持され、ｐＭＯＳトランジスタＱ１２のオフ状態が維持される。これにより、ヒューズＦ１１が溶断されるまでの間に、ヒューズＦ１１に流れる電流が小さくならないので、ヒューズＦ１１が溶断されるまでにかかる時間が長くなるのを防止することができる。
発光素子１１が開放故障（切断）してからある時間が経過すると、駆動電源１０から供給された電流によって生じる熱でヒューズＦ１１が溶断される。ヒューズＦ１１が溶断されると、ノードＮＡと発光素子１１のアノードとの接続が切断されるのでノードＮＡの電位は低くなる。これにより、ＮＰＮトランジスタＴ１３のゲート電圧がローレベルとなり、ＮＰＮトランジスタＴ１３がオフ状態となる。
ＮＰＮトランジスタＴ１３がオフ状態となると、ＰＮＰトランジスタＴ１４のベース電位がハイレベルになり、ＰＮＰトランジスタＴ１４はオフ状態になる。これにより、ｐＭＯＳトランジスタＱ１２のゲート電圧は、抵抗Ｒ１５と抵抗Ｒ１６により定まる。ｐＭＯＳトランジスタＱ１２のゲートが抵抗Ｒ１６を介して２段下の発光素子１３のカソードに接続されているので、ヒューズＦ１１が切れた場合、ｐＭＯＳトランジスタＱ１２のゲート電圧が２段下の発光素子１３のカソードの電圧に引っ張られて下がる。そのため、ｐＭＯＳトランジスタＱ１２のゲート電圧がローレベルになって、ｐＭＯＳトランジスタＱ１２がオン状態になる。このようにヒューズＦ１１が切れた場合、ｐＭＯＳトランジスタＱ１２のゲート電圧がローレベルになるように、抵抗Ｒ１５と抵抗Ｒ１６の抵抗値が予め決められている。
ｐＭＯＳトランジスタＱ１２がオン状態になると、ｐＭＯＳトランジスタＱ１２のソース、ドレイン間に電流が流れて、発光素子１１の両端を短絡することができる。これにより、ｐＭＯＳトランジスタＱ１２は、開放故障した発光素子１１へ流入する電流をバイパスして発光素子１２へ供給するので、駆動電源１０は他の直列に接続された発光素子１２〜１６を駆動することができる。
続いて、保護回路２６ｂの回路構成について説明する。なお、保護回路２４ｂ及び２５ｂの回路構成は、保護回路２６ｂの回路構成を同様であるため、その詳細な説明を省略する。図４は、第２の実施形態における最下段の保護回路２６ｂの回路図である。なお、図１と共通する要素には同一の符号を付し、その具体的な説明を省略する。第２の実施形態における保護回路２６ｂの構成は、第１の実施形態における保護回路２６の構成に対して、短絡部２６３が短絡部２６３ｂに変更され、ＦＥＴゲート駆動部２６４がＦＥＴゲート駆動部２６４ｂに変更されたものになっている。
ＦＥＴゲート駆動部２６４ｂは、ヒューズＦ２１が溶断されるまで、ｎＭＯＳトランジスタＱ２２のゲート電位の変化を抑制する回路である。ＦＥＴゲート駆動部２６４ｂは、抵抗Ｒ４１、抵抗Ｒ４２、ＰＮＰトランジスタＴ２３、抵抗Ｒ４３、抵抗Ｒ４４、ＮＰＮトランジスタＴ２４、抵抗Ｒ４５、抵抗Ｒ２５、及び抵抗Ｒ２６を備える。
ＰＮＰトランジスタＴ２３は、ベースが抵抗Ｒ４１を介してヒューズＦ２１と抵抗Ｒ２３に接続され、更にベースが抵抗Ｒ４２を介して発光素子１３のカソードに接続されている。ＰＮＰトランジスタＴ２３は、コレクタが抵抗Ｒ４４及び抵抗Ｒ４３を介して低電位線Ｌ２６に接続されている。ＰＮＰトランジスタＴ２３は、エミッタが抵抗２６と発光素子１３のカソードに接続されている。
ＮＰＮトランジスタＴ２４は、ベースが抵抗Ｒ４４を介してＰＮＰトランジスタＴ２３のコレクタに接続され、更に抵抗Ｒ３３を介して自身のエミッタに接続されている。ＮＰＮトランジスタＴ２４は、エミッタが低電位線Ｌ２６に接続されている。ＮＰＮトランジスタＴ２４は、コレクタが抵抗Ｒ４５を介してｎＭＯＳトランジスタＱ２２のゲート、抵抗Ｒ２５及び抵抗Ｒ２６に接続されている。
続いて、保護回路２６ｂの動作について説明する。まず、発光素子１１が正常に動作している場合の、保護回路２６ｂの動作について説明する。ツェナーダイオードＺＤ２１のツェナー降伏電圧は、発光素子１１の駆動電圧を超えており、例えば、５．０Ｖである。そのため、発光素子１１が正常に動作している場合には、ＰＮＰトランジスタＴ２１がオフ状態でヒューズＦ２１には電流が流れないので、ＰＮＰトランジスタＴ２３のゲート電圧がローレベルとなり、ＰＮＰトランジスタＴ２３がオン状態となる。ＰＮＰトランジスタＴ２３がオン状態となると、ＮＰＮトランジスタＴ２４のベース電位がハイレベルになり、ＮＰＮトランジスタＴ２４はオン状態になる。これにより、ｎＭＯＳトランジスタＱ２２のゲート電位は自身のソース電位と近くなり、ｎＭＯＳトランジスタＱ２２はオフ状態である。
続いて、発光素子１１が開放故障（切断）した場合の、保護回路２６ｂの動作について説明する。発光素子１１が開放故障した場合、駆動電源１０が定電流を発光素子１１に流そうとしてツェナーダイオードＺＤ１１の両端の電圧が上昇する。ツェナーダイオードＺＤ１１の両端の電圧がツェナー降伏電圧（例えば、５．０Ｖ）以上になると、ツェナーダイオードＺＤ１１のカソードからアノードへ向けて電流が流れ始める。ツェナーダイオードＺＤ１１の両端に一定のツェナー降伏電圧がかかるため、ＰＮＰトランジスタＴ２１のベース電位がローレベルとなり、ＰＮＰトランジスタＴ２１がオン状態となる。これにより、駆動電源１０からヒューズＦ２１に電流が供給される。
ここで、ヒューズＦ２１と抵抗Ｒ２３の接続点をノードＮＢと称する。抵抗Ｒ４１に比べて抵抗Ｒ４２は例えば大きい抵抗値を有する。抵抗Ｒ４１は例えば４．７ｋΩで、抵抗Ｒ４２は例えば１００ｋΩである。このため、駆動電源１０からヒューズＦ２１に電流が流れてノードＮＢの電位が多少下落してもＰＮＰトランジスタＴ１３のゲート電圧はほとんど変化せずローレベルのままである。その結果、ＰＮＰトランジスタＴ２３のオン状態が維持され、ＮＰＮトランジスタＴ２４のオン状態が維持され、ｎＭＯＳトランジスタＱ２２のオフ状態が維持される。これにより、ヒューズＦ２１が溶断されるまでの間に、ヒューズＦ２１に流れる電流が小さくならないので、ヒューズＦ２１が溶断されるまでにかかる時間が長くなるのを防止することができる。
発光素子１６が開放故障（切断）してからある時間が経過すると、駆動電源１０から供給された電流によって、ヒューズＦ２１が溶断される。ヒューズＦ２１が溶断されると、ノードＮＢと発光素子１６のカソードとの接続が切断されるのでノードＮＢの電位は低くなる。これにより、ＰＮＰトランジスタＴ２３のゲート電圧がローレベルとなり、ＰＮＰトランジスタＴ２３がオフ状態となる。
ＰＮＰトランジスタＴ２３がオフ状態となると、ＮＰＮトランジスタＴ２４のベース電位がハイレベルになり、ＮＰＮトランジスタＴ２４はオフ状態になる。これにより、ｎチャネルＦＥＴ（Ｑ２２）のゲート電圧は、抵抗Ｒ２５と抵抗Ｒ２６により定まる。ｎＭＯＳトランジスタＱ２２のゲートが抵抗Ｒ２６を介して２段上の発光素子１４のアノードに接続されているので、ヒューズＦ２１が切れた場合、ｎＭＯＳトランジスタＱ２２のゲート電圧が２段上の発光素子１４のアノードの電圧に引っ張られて上昇する。そのため、ｎＭＯＳトランジスタＱ２２のゲート電圧がハイレベルになって、ｎＭＯＳトランジスタＱ２２がオン状態になる。このようにヒューズＦ２１が切れた場合、ｎＭＯＳトランジスタＱ２２のゲート電圧がハイレベルになるように、抵抗Ｒ２５と抵抗Ｒ２６の抵抗値が予め決められている。
ｎＭＯＳトランジスタＱ２２がオン状態になると、ｎＭＯＳトランジスタＱ２２のソース、ドレイン間に電流が流れて、発光素子１６の両端を短絡することができる。これにより、ｎＭＯＳトランジスタＱ２２は、開放故障した発光素子１６へ流入する電流をバイパスして駆動電源１０へ供給するので、駆動電源１０は他の直列に接続された発光素子１１〜１５を駆動することができる。
以上、第２の実施形態の光源装置１ｂは、第１の実施形態の光源装置１と比べて、ヒューズＦ１１が、二つのトランジスタを介してｐＭＯＳトランジスタＱ１２のゲートと接続された構成になっている点で異なる。これにより、ヒューズＦ１１の両端の電圧によらず、ｐＭＯＳトランジスタＱ１２のゲート電圧が一定で高い状態にあることでｐＭＯＳトランジスタＱ１２がＯＦＦ状態のままである。ヒューズＦ１１が完全に溶断されるまで、ｐＭＯＳトランジスタＱ１２はＯＦＦ状態のままであるので、ヒューズＦ１１が完全に溶断されるまでヒューズＦ１１に一定の電流を供給することができる。その結果、第１の実施形態の光源装置１の効果に加えて、保護回路２１ｂはヒューズＦ２１の溶断にかかる時間が長くなるのを防止することができる。同様に、第１の実施形態の光源装置１の効果に加えて、保護回路２６ｂはヒューズＦ２１の溶断にかかる時間が長くなるのを防止することができる。
＜第３の実施形態＞
続いて、第３の実施形態について説明する。第１の実施形態及び第２の実施形態では、駆動電源１０が定電流制御しているので、ヒューズに所定の電圧（例えば、５Ｖ）までしかかけられない。それに対し、第３の実施形態の保護回路では、ヒューズにかけられる電圧を、第１の実施形態の３倍の電圧（例えば、１５Ｖ）とすることで、ヒューズの抵抗が上昇して仮にヒューズが切れる瞬間にヒューズの両端に係る電圧が１０Ｖくらいになったとしても、ヒューズにはまだ所定の電流（例えば、２Ａ）以上の電流を流すことができる。これにより、ヒューズの抵抗が上がっても、大きな電流を流し続けられるので、より確実にヒューズを溶断することができる。
以下、第３の実施形態における光源装置１ｃの構成について説明する。図５は、第３の実施形態における光源装置１ｃの構成を示す概略ブロック図である。なお、図１と共通する要素には同一の符号を付し、その具体的な説明を省略する。第３の実施形態における光源装置１ｃの構成は、第１の実施形態における光源装置１の構成に対して、保護回路２１が保護回路２１ｃに、保護回路２２が保護回路２２ｃに、保護回路２３が保護回路２３ｃに、保護回路２４が保護回路２４ｃに、保護回路２５が保護回路２５ｃに、保護回路２６が保護回路２６ｃに変更されたものになっている。
続いて、保護回路２１ｃの回路構成について説明する。なお、保護回路２２ｃ及び２３ｃの回路構成は、保護回路２１ｃの回路構成を同様であるため、その詳細な説明を省略する。図６は、第３の実施形態における最上段の保護回路２１ｃの回路図である。なお、図１と共通する要素には同一の符号を付し、その具体的な説明を省略する。第３の実施形態における保護回路２１ｃの構成は、第１の実施形態における保護回路２１の構成に対して、開放故障検出部２１１が開放故障検出部２１１ｃに、故障検出維持部２１２が故障検出維持部２１２ｃに、短絡部２１３が短絡部２１３ｃに変更され、ＦＥＴゲート駆動部２１４がＦＥＴゲート駆動部２１４ｃに変更されたものになっている。
開放故障検出部２１１ｃは、ツェナーダイオードＺＤ５１及び抵抗Ｒ１５を備える。ツェナーダイオードＺＤ５１は、アノードが低電位線Ｌ２１に接続されている。またツェナーダイオードＺＤ５１は、カソードが抵抗Ｒ５１を介して高電位線Ｈ２１に接続され、更に抵抗Ｒ５２を介してＰＮＰトランジスタＴ５１のベースに接続されている。ツェナーダイオードＺＤ５１のカソードと抵抗Ｒ５１との接続点をノードＮＣと称す。
故障検出維持部２１２ｃは、抵抗Ｒ５２、ＰＮＰトランジスタＴ５１、抵抗Ｒ５３、ダイオードＤ５１及びヒューズＦ５１を備える。
ＰＮＰトランジスタＴ５１は、ベースが抵抗Ｒ５２を介してノードＮＣと接続され、エミッタが高電位線Ｈ２１に接続され、コレクタが抵抗Ｒ５３を介してダイオードＤ５１のアノードに接続されている。
ダイオードＤ５１は、アノードが抵抗Ｒ５３を介してＰＮＰトランジスタＴ５１のコレクタに接続されており、カソードがヒューズＦ５１に接続され、更に抵抗Ｒ５４を介してＰＮＰトランジスタＴ５２のベースに接続されている。ヒューズＦ５１は、一端の電極がダイオードＤ５１のカソードに接続され、他端の電極が発光素子１３のカソードに接続されている。
ＦＥＴゲート駆動部２１４ｃは、抵抗Ｒ５４、抵抗Ｒ５５、ＰＮＰトランジスタＴ５２、抵抗Ｒ５６、抵抗Ｒ１５及び抵抗Ｒ１６を備える。
ＰＮＰトランジスタＴ５２は、ベースが抵抗Ｒ５４を介してヒューズＦ５１の一端とダイオードＤ５１のカソードに接続され、更に抵抗Ｒ５５を介して高電位線Ｈ２１に接続され、エミッタが高電位線Ｈ２１に接続されている。またＰＮＰトランジスタＴ５２は、コレクタが抵抗Ｒ５６を介してｐＭＯＳトランジスタＱ１２のゲート、抵抗Ｒ１５及び抵抗Ｒ１６に接続されている。
続いて、保護回路２１ｃの動作について説明する。まず、発光素子１１が正常に動作している場合の、保護回路２１ｃの動作について説明する。ツェナーダイオードＺＤ５１と抵抗Ｒ５１との接続点をノードＮＣと称す。ツェナーダイオードＺＤ５１のツェナー降伏電圧は、発光素子１１の駆動電圧を超えており、例えば、５．０Ｖである。そのため、発光素子５１が正常に動作している場合には、ツェナーダイオードＺＤ５１には電流が流れないので、ノードＮＣの電位は高い状態で維持される。その結果、ＰＮＰトランジスタＴ５１のベース電位はハイレベルとなるので、ＰＮＰトランジスタＴ５１はオフ状態である。また、ヒューズＦ５１は溶断されていないので、ヒューズＦ５１の両端の抵抗が約０Ωであり、ＰＮＰトランジスタＴ５２のベース電位は発光素子１３のカソードの電位に引っ張られてローレベルになる。その結果、ＰＮＰトランジスタＴ５２はオン状態になるので、ｐＭＯＳトランジスタＱ１２のゲート電位はソース電位と近くなり、ｐＭＯＳトランジスタＱ１２はオフ状態である。
続いて、発光素子１１が開放故障（切断）した場合の、保護回路２１ｃの動作について説明する。発光素子１１が開放故障した場合、駆動電源１０が定電流を発光素子１１に流そうとしてツェナーダイオードＺＤ５１の両端の電圧が上昇する。ツェナーダイオードＺＤ５１の両端の電圧がツェナー降伏電圧以上（例えば、５．６Ｖ）になると、ツェナーダイオードＺＤ５１のカソードからアノードへ向けて電流が流れ始める。その際、ツェナーダイオードＺＤ５１には予め決められたツェナー降伏電圧（例えば、５．０Ｖ）がかかるため、ＰＮＰトランジスタＴ５１のベース電位がローレベルになり、ＰＮＰトランジスタＴ５１がオン状態となる。これにより、駆動電源１０からＰＮＰトランジスタＴ５１及びダイオードＤ５１を介してヒューズＦ５１に電流が供給される。ヒューズＦ５１には、最大で三つ分の発光素子間の電位（例えば、１５Ｖ）がかかるので、熱でヒューズＦ５１の抵抗が上昇したとしても、ヒューズＦ５１には十分な電流（例えば、２Ａ）を流すことができる。これにより、ヒューズＦ５１を確実に溶断することができる。
時間が経過すると、駆動電源１０から供給された電流によって、ヒューズＦ５１が溶断される。ヒューズＦ５１が溶断されると、抵抗Ｒ５４を介したＰＮＰトランジスタＴ５２のベースと発光素子１３のカソードとの接続が切断されるので、ＰＮＰトランジスタＴ５２のベース電圧はハイレベルになり、ＰＮＰトランジスタＴ５２はオフ状態となる。これにより、ｐＭＯＳトランジスタＱ１２のゲート電位は抵抗Ｒ１５と抵抗Ｒ１６により定まる。その際、ｐＭＯＳトランジスタＱ１２のゲートが抵抗Ｒ１６を介して２段下の発光素子１３のカソードに接続されているので、ｎＭＯＳトランジスタＱ２２のゲート電圧が２段下の発光素子１３のカソードの電圧に引っ張られて下降する。そのため、ｐＭＯＳトランジスタＱ１２のゲート電圧がローレベルになって、ｐＭＯＳトランジスタＱ１２がオン状態になる。このようにヒューズＦ５１が切れた場合、ｐＭＯＳトランジスタＱ１２のゲート電圧がローレベルになるように、抵抗Ｒ１５と抵抗Ｒ１６の抵抗値が予め決められている。ｐＭＯＳトランジスタＱ１２がオン状態になると、ｐＭＯＳトランジスタＱ１２のソース、ドレイン間に電流が流れて、発光素子１１の両端を短絡することができる。これにより、ｐＭＯＳトランジスタＱ１２は、開放故障した発光素子１１へ流入する電流をバイパスして発光素子１２へ供給するので、駆動電源１０は他の直列に接続された発光素子１２〜１６を駆動することができる。
なお、本実施形態では、一例としてヒューズＦ５１が２段下の発光素子１３のカソードに接続されているとして説明したが、これに限らず、ヒューズＦ５１が、１段または３段以上、下の発光素子のカソードに接続されていてもよい。換言すれば、ヒューズＦ５１の一端が、ヒューズＦ５１を備える故障検出維持部２１２ｃが並列に接続されている発光素子１１の次の段以降の発光素子のカソードに接続されていてもよい。
続いて、保護回路２６ｃの回路構成について説明する。なお、保護回路２４ｃ及び２５ｃの回路構成は、保護回路２６ｃの回路構成を同様であるため、その詳細な説明を省略する。保護回路２６ｃは、ＦＥＴをオン状態にするゲート電位を得るために、ｐチャネルＦＥＴではなくｎチャネルＦＥＴを備え、ｎチャネルＦＥＴをオン状態にするオンゲート電圧を得るために、ｎチャネルＦＥＴのゲートが抵抗Ｒ２６を介して、２段上の発光素子１４のアノードに接続されている点で保護回路２１ｃと異なる。更に、保護回路２６ｃは、ヒューズに大きな電圧をかけるために、ヒューズの一端が２段上の１４のアノードに接続されている。このため、保護回路２６ｃは、その他の回路構成も保護回路２１ｃとは異なる。以下、保護回路２６ｃの回路構成の詳細について説明する。
図７は、第３の実施形態における最下段の保護回路２６ｃの回路図である。なお、図１と共通する要素には同一の符号を付し、その具体的な説明を省略する。第３の実施形態における保護回路２６ｃの構成は、第１の実施形態における保護回路２６の構成に対して、開放故障検出部２６１が開放故障検出部２６１ｃに、故障検出維持部２６２が故障検出維持部２６２ｃに、短絡部２６３が短絡部２６３ｃに変更され、ＦＥＴゲート駆動部２６４がＦＥＴゲート駆動部２６４ｃに変更されたものになっている。
開放故障検出部２６１ｃは、ツェナーダイオードＺＤ６１及び抵抗Ｒ６１を備える。ツェナーダイオードＺＤ６１は、アノードがＮＰＮトランジスタＴ６１のベースに接続され。更にアノードが抵抗Ｒ６１を介して低電位線Ｌ２６に接続され、カソードが高電位線Ｈ２６に接続されている。ツェナーダイオードＺＤ６１と抵抗Ｒ６１との接続点をノードＮＤと称す。
故障検出維持部２６２ｃは、抵抗Ｒ６２、ＮＰＮトランジスタＴ６１、抵抗Ｒ６３、ダイオードＤ６１及びヒューズＦ６１を備える。
ＮＰＮトランジスタＴ６１は、ベースが抵抗Ｒ６２を介してノードＮＤに接続され、コレクタが抵抗Ｒ６３を介してダイオードＤ６１のアノードに接続され、エミッタが低電位線Ｌ２６に接続されている。
ダイオードＤ６１は、アノードが抵抗Ｒ６３を介してＮＰＮトランジスタＴ６１のコレクタに接続され、カソードがヒューズＦ６１及び抵抗Ｒ６５を介してＮＰＮトランジスタＴ６２のベースに接続されている。
ＦＥＴゲート駆動部２６４ｃは、抵抗Ｒ６４、抵抗Ｒ６５、ＮＰＮトランジスタＴ６２、抵抗Ｒ６６、抵抗Ｒ２５及び抵抗Ｒ２６を備える。
ＮＰＮトランジスタＴ６２は、ベースが抵抗Ｒ６５を介してダイオードＤ６１のカソード及びヒューズＦ６１に接続され、更にベースが抵抗Ｒ６４を介して低電位線Ｌ２６に接続されている。ＮＰＮトランジスタＴ６２は、コレクタが抵抗Ｒ６６を介してｎＭＯＳトランジスタＱ２２のゲート、抵抗Ｒ２５及び抵抗Ｒ２６に接続され、エミッタが低電位線Ｌ２６に接続されている。
続いて、保護回路２６ｃの動作について説明する。まず、発光素子１６が正常に動作している場合の、保護回路２６ｃの動作について説明する。ツェナーダイオードＺＤ６１のツェナー降伏電圧は、発光素子１６の駆動電圧を超えており、例えば、５．０Ｖである。そのため、発光素子１６が正常に動作している場合には、ツェナーダイオードＺＤ６１に電流が流れないので、ＮＰＮトランジスタＴ６１のベース電位がＮＰＮトランジスタＴ６１のエミッタ電位に引っ張られる。そのためＮＰＮトランジスタＴ６１のベース電位がローレベルであり、ＮＰＮトランジスタＴ６１がオフ状態である。その結果、ヒューズＦ６１には電流が流れないので、ＮＰＮトランジスタＴ６２のベース電位がローレベルとなり、ＮＰＮトランジスタＴ６２がオン状態となる。ＮＰＮトランジスタＴ６２がオン状態となると、ｎＭＯＳトランジスタＱ２２のゲート電位は自身のソース電位と近くなり、ｎＭＯＳトランジスタＱ２２はオフ状態である。
続いて、発光素子１６が開放故障（切断）した場合の、保護回路２６ｃの動作について説明する。発光素子１６が開放故障した場合、駆動電源１０が定電流を発光素子１６に流そうとしてツェナーダイオードＺＤ６１の両端の電圧が上昇する。ツェナーダイオードＺＤ６１の両端の電圧がツェナー降伏電圧（例えば、５．０Ｖ）以上になると、ツェナーダイオードＺＤ６１のカソードからアノードへ向けて電流が流れ始める。そして、抵抗Ｒ６１に電流が流れることでノードＮＤの電位が高くなり、ＮＰＮトランジスタＴ６１のベース電位がハイレベルとなるので、ＮＰＮトランジスタＴ６１がオン状態になる。これにより、駆動電源１０からヒューズＦ６１に電流が供給される。ヒューズＦ６１には、最大で三つ分の発光素子間の電位（例えば、１５Ｖ）がかかるので、熱でヒューズＦ６１の抵抗が上昇したとしても、ヒューズＦ６１には十分な電流（例えば、２Ａ）の電流を流すことができる。これにより、ヒューズＦ６１を確実に溶断することができる。
発光素子１１が開放故障（切断）してからある時間が経過すると、駆動電源１０から供給された電流によって生じる熱でヒューズＦ６１が焼き切られてヒューズＦ６１が溶断される。ヒューズＦ６１が溶断されると、ＮＰＮトランジスタＴ６２のベース電位がローレベルになり、ＮＰＮトランジスタＴ６２のオフ状態となる。これにより、ｎＭＯＳトランジスタＱ２２のゲート電圧は、抵抗Ｒ２５と抵抗Ｒ２６により定まる。ｎＭＯＳトランジスタＱ２２のゲートが抵抗Ｒ２６を介して２段上の発光素子１４のアノードに接続されているので、ヒューズＦ６１が切れた場合、ｎＭＯＳトランジスタＱ２２のゲート電圧が２段上の発光素子１４のアノードの電圧に引っ張られて上がる。そのため、ｎＭＯＳトランジスタＱ２２のゲート電圧がハイレベルになって、ｎＭＯＳトランジスタＱ２２がオン状態になる。このようにヒューズＦ６１が切れた場合、ｎＭＯＳトランジスタＱ２２のゲート電圧がハイレベルになるように、抵抗Ｒ２５と抵抗Ｒ２６の抵抗値が予め決められている。
ｎＭＯＳトランジスタＱ２２がオン状態になると、ｎＭＯＳトランジスタＱ２２のソース、ドレイン間に電流が流れて、発光素子１６の両端を短絡することができる。これにより、ｎＭＯＳトランジスタＱ２２は、開放故障した発光素子１６へ流入する電流をバイパスして駆動電源１０へ供給するので、駆動電源１０は他の直列に接続された発光素子１１〜１５を駆動することができる。
なお、本実施形態では、一例としてヒューズＦ６１が２段上の発光素子１４のアノードに接続されているとして説明したが、これに限らず、ヒューズＦ６１が、１段または３段以上、上の発光素子のアノードに接続されていてもよい。換言すれば、ヒューズＦ６１の一端が、ヒューズＦ６１を備える故障検出維持部２６２ｃが並列に接続されている発光素子１６の前段以前の発光素子のアノードに接続されていてもよい。
以上、第３の実施形態における保護回路では、ヒューズＦ５１及びＦ６１に最大で三つ分の発光素子間の電位（例えば、１５Ｖ）をかけられるので、仮にヒューズの抵抗が上がってヒューズＦ５１及びＦ６１が切れる瞬間にヒューズＦ５１及びＦ６１の両端に係る電圧が１０Ｖくらいになったとしても、ヒューズＦ５１及びＦ６１に十分な電流を流すことができる。このように、熱でヒューズＦ５１及びＦ６１の抵抗が上がってもヒューズＦ５１及びＦ６１に大きな電流を流し続けられるので、第１の実施形態の効果に加えて、第１の実施形態よりも確実にヒューズＦ５１及びＦ６１を溶断することができる。
＜第４の実施形態＞
続いて、第４の実施形態について説明する。第４の実施形態の保護回路は、故障検出維持部が、ヒューズでなくラッチ回路を備えた構成である。以下、第４の実施形態における光源装置１ｄの構成について説明する。図８は、第４の実施形態における光源装置１ｄの構成を示す概略ブロック図である。なお、図１と共通する要素には同一の符号を付し、その具体的な説明を省略する。第４の実施形態における光源装置１ｄの構成は、第１の実施形態における光源装置１の構成に対して、保護回路２１が保護回路２１ｄに、保護回路２２が保護回路２２ｄに、保護回路２３が保護回路２３ｄに、保護回路２４が保護回路２４ｄに、保護回路２５が保護回路２５ｄに、保護回路２６が保護回路２６ｄに変更されたものになっている。
続いて、保護回路２１ｄの回路構成について説明する。なお、保護回路２２ｄ及び２３ｄの回路構成は、保護回路２１ｂの回路構成を同様であるため、その詳細な説明を省略する。図９は、第４の実施形態における最上段の保護回路２１ｄの回路図である。なお、図１と共通する要素には同一の符号を付し、その具体的な説明を省略する。第４の実施形態における保護回路２１ｄの構成は、第１の実施形態における保護回路２１の構成に対して、開放故障検出部２１１が開放故障検出部２１１ｄに、故障検出維持部２１２が故障検出維持部２１２ｄに変更されたものになっている。
開放故障検出部２１１ｄは、抵抗Ｒ７１及びツェナーダイオードＺＤ７１を備える。ツェナーダイオードＺＤ７１は、アノードが低電位線Ｌ２１に接続され、カソードが抵抗Ｒ７１を介して高電位線Ｈ２１に接続され、更にコンデンサＣ１１に接続され、更に抵抗Ｒ７２を介してＰＮＰトランジスタＴ７１のベースに接続され、更にＮＰＮトランジスタＴ７２のコレクタに接続されている。
故障検出維持部２１２ｄは、開放故障検出部２１１ｄが開放故障を検出した場合、該開放故障しているときの回路状態を維持するラッチ回路である。故障検出維持部２１２ｄは、コンデンサＣ１１、抵抗Ｒ７２、ＰＮＰトランジスタＴ７１、抵抗Ｒ７３、抵抗Ｒ７４、ＮＰＮトランジスタＴ７２、抵抗Ｒ７５、抵抗Ｒ７６及ＰＮＰトランジスタＴ７３を備える。
コンデンサＣ１１は、一端の電極が高電位線Ｈ２１に接続され、他端の電極が抵抗Ｒ７２を介してＰＮＰトランジスタＴ７１のベースに接続され、ＮＰＮトランジスタＴ７２のコレクタに接続されている。
ＰＮＰトランジスタＴ７１は、ベースが抵抗Ｒ７２を介してコンデンサＣ１１の他端及びＮＰＮトランジスタＴ７２のコレクタに接続され、エミッタが高電位線Ｈ２１に接続されている。ＰＮＰトランジスタＴ７１は、コレクタが抵抗Ｒ７３を介してＮＰＮトランジスタＴ７２のベースに接続され、抵抗Ｒ７４または抵抗Ｒ７６を介して発光素子１３のカソードに接続され、ＰＮＰトランジスタＴ７３のベースに接続されている。更にＰＮＰトランジスタＴ７１は、コレクタが抵抗Ｒ７５を介して高電位線Ｈ２１に接続されている。
ＮＰＮトランジスタＴ７２は、ベースが抵抗Ｒ７３を介してＰＮＰトランジスタＴ７１のベース、及びＰＮＰトランジスタＴ７３のベースに接続され、更に抵抗Ｒ７３及び抵抗
Ｒ７４を介して発光素子１３のカソードに、抵抗Ｒ７３及び抵抗Ｒ７６を介して発光素子１３のカソードに接続されている。
ＰＮＰトランジスタＴ７３は、ベースがＰＮＰトランジスタＴ７１のコレクタに接続され、抵抗Ｒ７４または抵抗Ｒ７６を介して発光素子１３のカソードに接続され、更に抵抗Ｒ７５を介して高電位線Ｈ２１に接続されている。ＰＮＰトランジスタＴ７３は、エミッタが高電位線Ｈ２１に接続され、コレクタが抵抗Ｒ１４を介してｐＭＯＳトランジスタＱ１２のゲート、抵抗Ｒ１５及び抵抗Ｒ１６に接続されている。
続いて、保護回路２１ｄの動作について説明する。まず、発光素子１１が正常に動作している場合の、保護回路２１ｄの動作について説明する。ツェナーダイオードＺＤ７１のツェナー降伏電圧は、発光素子１１の駆動電圧を超えており、例えば、５．０Ｖである。そのため、発光素子７１が正常に動作している場合には、ツェナーダイオードＺＤ７１には電流が流れないので、ＰＮＰトランジスタＴ７１のベース電位がハイレベルで、ＰＮＰトランジスタＴ７１はオフ状態である。その場合、ＰＮＰトランジスタＴ７３のベース電位は、抵抗Ｒ７５と抵抗Ｒ７６で決まりローレベルとなるので、ＰＮＰトランジスタＴ７３はオン状態になる。これにより、ｐＭＯＳトランジスタＱ１２のゲート電位はソース電位と近く、ｐＭＯＳトランジスタＱ１２はオフ状態となる。
続いて、発光素子１１が開放故障（切断）した場合の、保護回路２１ｄの動作について説明する。発光素子１１が開放故障した場合、駆動電源１０が定電流を発光素子１１に流そうとしてツェナーダイオードＺＤ７１の両端の電圧が上昇する。ツェナーダイオードＺＤ７１の両端の電圧がツェナー降伏電圧（例えば、５．０Ｖ）以上になると、ツェナーダイオードＺＤ７１のカソードからアノードへ向けて電流が流れ始める。その場合、ツェナーダイオードＺＤ８１の両端にはツェナー降伏電圧がかかるため、ＰＮＰトランジスタＴ７１のベース電位がローレベルとなり、ＰＮＰトランジスタＴ７１がオン状態となる。
ＰＮＰトランジスタＴ７１がオン状態となると、ＮＰＮトランジスタＴ７２のベース電位がハイレベルになるので、ＮＰＮトランジスタＴ７２がオン状態となる。これにより、ＰＮＰトランジスタＴ７１のベースが発光素子１３のカソードの電位に引っ張られ、以後、ＰＮＰトランジスタＴ７１のオン状態が維持される。ＰＮＰトランジスタＴ７１は、ベースが抵抗Ｒ７２を介してコンデンサＣ１１が接続されてコンデンサＣ１１に電荷が蓄えられてＰＮＰトランジスタＴ７１のベース電位がローレベルに維持されるので、ＰＷＭ調光等による短時間の電源切断の場合にも、保護回路２１ｄはＰＮＰトランジスタＴ７１のオン状態を維持することができる。それとともに、想定外の外部ノイズがあってもＰＮＰトランジスタＴ７１のオン状態が維持されるので、保護回路２１ｄの誤動作を防ぐことができる。
ＰＮＰトランジスタＴ７１のオン状態が維持されるので、ＰＮＰトランジスタＴ７３のベースの電位がハイレベルに維持され、ＰＮＰトランジスタＴ７３がオフ状態を維持する。これにより、ｐＭＯＳトランジスタＱ１２のゲート電位は発光素子１３のカソードの電位に引っ張られてローレベルとなり、ｐＭＯＳトランジスタＱ１２はオン状態となる。これにより、ｐＭＯＳトランジスタＱ１２は、開放故障した発光素子１１へ流入する電流をバイパスして発光素子１２へ供給するので、駆動電源１０は他の直列に接続された発光素子１２〜１６を駆動することができる。
なお、本実施形態では、一例としてｐＭＯＳトランジスタＱ１２のゲートが２段下の発光素子１３のカソードに接続されているとして説明したが、これに限らず、ｐＭＯＳトランジスタＱ１２のゲートが、１段または３段以上、下の発光素子のカソードに接続されていてもよい。
続いて、保護回路２６ｄの回路構成について説明する。なお、保護回路２４ｄ及び２５ｄの回路構成は、保護回路２６ｄの回路構成を同様であるため、その詳細な説明を省略する。図１０は、第４の実施形態における最下段の保護回路２６ｄの回路図である。なお、図１と共通する要素には同一の符号を付し、その具体的な説明を省略する。第４の実施形態における保護回路２６ｄの構成は、第１の実施形態における保護回路２６の構成に対して、開放故障検出部２６１が開放故障検出部２６１ｄに、故障検出維持部２６２が故障検出維持部２６２ｄに変更されたものになっている。
開放故障検出部２６１ｄは、抵抗Ｒ８１及びツェナーダイオードＺＤ８１を備える。ツェナーダイオードＺＤ８１は、アノードがＰＮＰトランジスタＴ８２のコレクタ及びコンデンサＣ２１の一端の電極に接続され、更に抵抗Ｒ８２を介してＮＰＮトランジスタＴ８１のベースに接続されており、カソードが高電位線Ｈ２６に接続されている。
故障検出維持部２６２ｄは、開放故障検出部２６１ｄが開放故障を検出した場合、該開放故障しているときの回路状態に移行し、該移行した回路状態を維持するラッチ回路である。故障検出維持部２６２ｄは、コンデンサＣ２１、抵抗Ｒ８２、ＮＰＮトランジスタＴ８１、抵抗Ｒ８３、抵抗Ｒ８４、ＰＮＰトランジスタＴ８２、抵抗Ｒ８５、抵抗Ｒ８６及ＮＰＮトランジスタＴ８３を備える。
コンデンサＣ２１は、一端の電極が抵抗Ｒ８２を介してＮＰＮトランジスタＴ８１のベースに接続され、ＰＮＰトランジスタＴ８２のコレクタに接続されており、他端の電極が低電位線Ｌ２６に接続されている。
ＮＰＮトランジスタＴ８１は、ベースが抵抗Ｒ８２を介してコンデンサＣ２１の一端及びＮＰＮトランジスタＴ８２のコレクタに接続され、エミッタが低電位線Ｌ２６に接続され、コレクタが抵抗Ｒ７３を介してＰＮＰトランジスタＴ８２のベースに接続され、抵抗Ｒ８４または抵抗Ｒ８６を介して発光素子１３のカソードに接続され、ＮＰＮトランジスタＴ７３のベースに接続され、抵抗Ｒ８５を介して低電位線Ｌ２６に接続されている。
ＰＮＰトランジスタＴ８２は、ベースが抵抗Ｒ８３を介してＮＰＮトランジスタＴ８１のベース、及びＮＰＮトランジスタＴ８３のベースに接続され、更に抵抗Ｒ８３及び抵抗
Ｒ８４を介して発光素子１３のカソードに、抵抗Ｒ８３及び抵抗Ｒ８６を介して発光素子１３のカソードに接続されている。
ＰＮＰトランジスタＴ８３は、ベースがＮＰＮトランジスタＴ８１のコレクタに接続され、抵抗Ｒ８４または抵抗Ｒ８６を介して発光素子１４のアノードに接続され、抵抗Ｒ８５を介して低電位線Ｌ２６に接続されている。ＰＮＰトランジスタＴ８３は、エミッタが低電位線Ｌ２６に接続され、コレクタが抵抗Ｒ２４を介してｎＭＯＳトランジスタＱ２２のゲート、抵抗Ｒ２５及び抵抗Ｒ２６に接続されている。
続いて、保護回路２６ｄの動作について説明する。まず、発光素子１６が正常に動作している場合の、保護回路２６ｄの動作について説明する。ツェナーダイオードＺＤ８１のツェナー降伏電圧は、発光素子１６の駆動電圧を超えており、例えば、５．０Ｖである。そのため、発光素子１６が正常に動作している場合には、ツェナーダイオードＺＤ８１には電流が流れないので、ＮＰＮトランジスタＴ７１のベース電位がＮＰＮトランジスタＴ７１のエミッタ電位に引っ張られる。そのためＮＰＮトランジスタＴ７１のベース電位がローレベルとなり、ＮＰＮトランジスタＴ７１はオフ状態である。その場合、ＮＰＮトランジスタＴ８３のベース電位は、ハイレベルとなるので、ＮＰＮトランジスタＴ８３はオン状態になる。ここで、ＮＰＮトランジスタＴ７１はオフ状態の場合、ＮＰＮトランジスタＴ８３のベース電位がハイレベルになるように、抵抗Ｒ８５と抵抗Ｒ８６の抵抗値が決まっている。これにより、ｎＭＯＳトランジスタＱ２２のゲート電位はソース電位と近く、ｎＭＯＳトランジスタＱ２２はオフ状態となる。
続いて、発光素子１６が開放故障（切断）した場合の、保護回路２６ｄの動作について説明する。発光素子１６が開放故障した場合、駆動電源１０が定電流を発光素子１６に流そうとしてツェナーダイオードＺＤ８１の両端の電圧が上昇する。ツェナーダイオードＺＤ８１の両端の電圧がツェナー降伏電圧（例えば、５．０Ｖ）以上になると、ツェナーダイオードＺＤ８１のカソードからアノードへ向けて電流が流れ始める。その場合、ツェナーダイオードＺＤ８１の両端にはツェナー降伏電圧がかかるため、ＮＰＮトランジスタＴ８１のベース電位がハイレベルとなり、ＮＰＮトランジスタＴ８１がオン状態となる。
ＮＰＮトランジスタＴ８１がオン状態となると、ＰＮＰトランジスタＴ８２のベース電位が低電位線Ｌ２６の電位に引っ張られてローレベルになるので、ＰＮＰトランジスタＴ８２がオン状態となる。これにより、ＮＰＮトランジスタＴ８１のベースが発光素子１４のアノードの電位に引っ張られ、以後、ＮＰＮトランジスタＴ８１のオン状態が維持される。ＮＰＮトランジスタＴ８１は、ベースが抵抗Ｒ８２を介してコンデンサＣ２１が接続されてコンデンサＣ２１に電荷が蓄えられてＮＰＮトランジスタＴ８１のベース電位がハイレベルに維持されるので、ＰＷＭ調光等による短時間の電源切断の場合にも、保護回路２６ｄはＮＰＮトランジスタＴ８１のオン状態を維持することができる。それとともに、想定外の外部ノイズがあってもＮＰＮトランジスタＴ８１のオン状態が維持されるので、保護回路２６ｄの誤動作を防ぐことができる。
ＮＰＮトランジスタＴ７１のオン状態が維持されるので、ＮＰＮトランジスタＴ７３のベースの電位がローレベルに維持され、ＮＰＮトランジスタＴ７３がオフ状態を維持する。これにより、ｎＭＯＳトランジスタＱ２２のゲート電位は発光素子１４のアノードの電位に引っ張られてハイレベルとなり、ｎＭＯＳトランジスタＱ２２はオン状態となる。これにより、ｎＭＯＳトランジスタＱ２２は、開放故障した発光素子１６へ流入する電流をバイパスして駆動電源１０へ供給するので、駆動電源１０は他の直列に接続された発光素子１１〜１５を駆動することができる。
なお、本実施形態では、一例としてｎＭＯＳトランジスタＱ２２のゲートが２段上の発光素子１４のアノードに接続されているとして説明したが、これに限らず、ｎＭＯＳトランジスタＱ２２のゲートが、１段または３段以上、上の発光素子のアノードに接続されていてもよい。
以上、第４の実施形態において、故障検出維持部２１２ｄは、コンデンサＣ１１と複数のトランジスタとを備え、故障検出維持部２１２ｄは、開放故障検出部２１１ｄが開放故障を検出した場合に、コンデンサＣ１１に電荷を蓄積し複数のトランジスタの導通状態を固定することでｐチャネルＦＥＴ（Ｑ２１）をオン状態に固定する。これにより、ほぼ０オームにて開放故障した発光素子の両端を短絡することができる。その結果、保護動作時の保護回路での損失もほぼ０Ｗとなり、従来方式と比べ保護回路２１ｄの放熱構造が不要となる利点がある。同様に、保護回路２２ｄ〜２６ｄの放熱構造が不要となる利点がある。
また、開放故障検出部２１１ｄが一度、発光素子の開放故障を検出した場合、故障検出維持部２１２ｄが備えるＰＮＰトランジスタＴ７１のオン状態が維持されて、抵抗１４と高電位線Ｈ２１との接続が常に切断される。これにより、ｐチャネルＦＥＴ（Ｑ２１）のゲートが常にローレベルになって、ｐチャネルＦＥＴ（Ｑ２１）のオン状態が維持される。その結果、再度駆動を開始した場合に、ｐチャネルＦＥＴ（Ｑ２１）がオン状態から駆動が始まる。そのため、突入電流が繰り返し流れることがないので、保護回路２１ｄは突入電流によって生じる光源素子の劣化を軽減することができる。同様に、保護回路２２ｄ〜２６ｄは突入電流によって生じる光源素子の劣化を軽減することができる。
更に、ＰＮＰトランジスタＴ７１のベースが抵抗Ｒ７２を介してコンデンサＣ１１が接続されてコンデンサＣ１１に電荷が蓄えられることでＰＮＰトランジスタＴ７１のベース電位がローレベルに維持される。このためＰＷＭ調光等による短時間の電源切断の場合にも、保護回路２１ｄはＰＮＰトランジスタＴ７１のオン状態を維持することができる。それとともに、想定外の外部ノイズがあってもＰＮＰトランジスタＴ７１のオン状態が維持されるので、保護回路２１ｄの誤動作を防ぐことができる。同様に、保護回路２２ｄ〜２６ｄはＮＰＮトランジスタＴ８１のオン状態を維持することができる。それとともに、想定外の外部ノイズがあってもＮＰＮトランジスタＴ８１のオン状態が維持されるので、保護回路２２ｄ〜２６ｄの誤動作を防ぐことができる。
なお、プロジェクターが各実施形態における光源装置のいずれかを備えていてもよい。図１１は、プロジェクター３の構成を示す概略ブロック図である。例えばプロジェクター３は、図１１に示すように、光源装置１と、光源装置１の発光素子１１〜１６から出射された光を画像データに応じて変調し、変調した画像光Ｌを形成する変調部３１と、画像光Ｌを不図示のスクリーンに投射する投射光学系３２とを概略備えてもよい。なお、図１１の例では、プロジェクター３は、光源装置１を備えたが、これに限らず、光源装置１の代わりに、他の実施形態の光源装置１ｂ〜１ｄを備えてもよい。
また各実施形態において、発光素子が６つ直列に接続された構成について説明したが、これに限らず、２〜５つまたは７つ以上発光素子が直列に接続されていてもよい。すなわち、複数の発光素子が直列に接続されていればよい。
また、各実施形態において、各発光素子に対して、保護回路が並列に接続されていたが、これに限らず、発光素子のうち少なくとも一つの発光素子に対して、保護回路が並列に接続されていればよい。換言すれば、光源装置は複数の発光素子のうち少なくとも一つの発光素子に対して、並列に接続された開放故障検出部と故障検出維持部と短絡部とをそれぞれ備えていればよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではない。各実施形態における各構成及びそれらの組み合わせ等は一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は実施形態によって限定されることはなく、特許請求の範囲によってのみ限定される。
１、１ｂ、１ｃ、１ｄ 光源装置
３ プロジェクター
１０ 駆動電源
１１〜１６ 発光素子
２１〜２６ 保護回路
３１ 変調部
３２ 投射光学系
２１１、２１１ｃ、２１１ｄ、２６１、２６１ｃ、２６１ｄ 開放故障検出部
２１２、２１２ｃ、２１２ｄ、２６２、２６２ｃ、２６２ｄ 故障検出維持部
２１３、２１３ｂ、２１３ｃ、２６３、２６３ｂ、２６３ｃ 短絡部
２１４、２１４ｂ、２１４ｃ、２６４、２６４ｂ、２６４ｃ ＦＥＴゲート駆動部
２１５、２６５ 短絡回路

Claims (8)

  1. 直列に接続された複数の発光素子と、
    前記複数の発光素子のうち少なくとも一つの発光素子に対して、並列に接続された開放故障検出部と故障検出維持部と短絡部とをそれぞれ備え、
    前記開放故障検出部は、並列に接続された発光素子の開放故障を検出し、
    前記故障検出維持部は、前記開放故障検出部が開放故障を検出した場合、該開放故障しているときの回路状態に移行し、該移行した回路状態を維持し、
    前記短絡部は、前記故障検出維持部が前記開放故障しているときの回路状態を維持している場合、前記開放故障が検出された発光素子の両端を短絡させる光源装置。
  2. 前記短絡部は、ドレインが前記発光素子の一端に接続され、ソースが前記発光素子の他端に接続されたＦＥＴを備え、
    前記短絡部は前記ＦＥＴのドレインとソースを導通状態にすることにより、前記発光素子の両端を短絡させる請求項１に記載の光源装置。
  3. 前記故障検出維持部は、前記開放故障検出部が開放故障を検出した場合に溶断するヒューズを備え、
    前記故障検出維持部は、前記ヒューズが溶断した場合に前記ＦＥＴのドレインとソースの導通状態を維持させる請求項２に記載の光源装置。
  4. 前記短絡部は、前記ヒューズが溶断されるまで、前記ＦＥＴのゲート電位の変化を抑制する請求項３に記載の光源装置。
  5. 前記ヒューズの一端が、前記ヒューズを備える故障検出維持部が並列に接続されている発光素子の次の段以降の発光素子のカソード、または前段以前の発光素子のアノードに接続されている請求項３に記載の光源装置。
  6. 前記故障検出維持部は、コンデンサと複数のトランジスタとを備え、
    前記故障検出維持部は、前記開放故障検出部が開放故障を検出した場合に、前記コンデンサに電荷を蓄積し前記複数のトランジスタの導通状態を固定することで、前記ＦＥＴのドレインとソースの導通状態を維持させる請求項２に記載の光源装置。
  7. 前記開放故障検出部は、前記発光素子が正常に動作している際に両端にかかる電圧よりも高い降伏電圧を有するツェナーダイオードを備え、
    前記故障検出維持部は、前記ツェナーダイオードに前記降伏電圧以上の電圧がかかった場合、前記開放故障しているときの回路状態に移行し、該移行した回路状態を維持する請求項１から６のいずれか一項に記載の光源装置。
  8. 直列に接続された複数の発光素子と、
    前記発光素子から出射された光を変調する変調部と、
    前記複数の発光素子のうち少なくとも一つの発光素子に対して、並列に接続された開放故障検出部と故障検出維持部と短絡部とをそれぞれ備え、
    前記開放故障検出部は、並列に接続された発光素子の開放故障を検出し、
    前記故障検出維持部は、前記開放故障検出部が開放故障を検出した場合、該開放故障しているときの回路状態に移行し、該移行した回路状態を維持し、
    前記短絡部は、前記故障検出維持部が前記開放故障しているときの回路状態を維持している場合、前記開放故障が検出された発光素子の両端を短絡させるプロジェクター。
JP2013041750A 2013-03-04 2013-03-04 光源装置及びプロジェクター Expired - Fee Related JP6155703B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013041750A JP6155703B2 (ja) 2013-03-04 2013-03-04 光源装置及びプロジェクター
US14/187,683 US9210781B2 (en) 2013-03-04 2014-02-24 Light source device and projector
CN201410063174.2A CN104039060B (zh) 2013-03-04 2014-02-25 光源装置及投影机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013041750A JP6155703B2 (ja) 2013-03-04 2013-03-04 光源装置及びプロジェクター

Publications (3)

Publication Number Publication Date
JP2014170665A true JP2014170665A (ja) 2014-09-18
JP2014170665A5 JP2014170665A5 (ja) 2016-03-31
JP6155703B2 JP6155703B2 (ja) 2017-07-05

Family

ID=51420811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013041750A Expired - Fee Related JP6155703B2 (ja) 2013-03-04 2013-03-04 光源装置及びプロジェクター

Country Status (3)

Country Link
US (1) US9210781B2 (ja)
JP (1) JP6155703B2 (ja)
CN (1) CN104039060B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603251B1 (ko) * 2015-06-22 2016-03-15 주식회사 인터파워 정전류 출력 방식의 led 조명용 컨버터 및 이를 적용한 led 조명 장치
JP2016105391A (ja) * 2014-11-19 2016-06-09 パナソニックＩｐマネジメント株式会社 半導体光源駆動装置及び投写型表示装置
JP2019515464A (ja) * 2016-05-06 2019-06-06 ツェットカーヴェー グループ ゲーエムベーハー 自動車両用照明装置
JP2019129108A (ja) * 2018-01-26 2019-08-01 セイコーエプソン株式会社 光源装置、投写型表示装置、及び、半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9795002B2 (en) * 2011-11-28 2017-10-17 Konica Minolta, Inc. Illumination apparatus and light emitting module
US9253850B2 (en) 2012-05-22 2016-02-02 Texas Instruments Incorporated LED bypass and control circuit for fault tolerant LED systems
US10491005B2 (en) * 2017-02-24 2019-11-26 Hall Labs Llc Intelligent current limiting to enable chaining of AC appliances
EP3594415B1 (en) * 2017-03-07 2021-12-15 Sumitomo Heavy Industries, Ltd. Shovel and construction machinery work assist system
DE102018131803A1 (de) * 2018-12-11 2020-06-18 Infineon Technologies Ag Verfahren zum detektieren eines defekts in einer led-kette und elektronische schaltung mit wenigstens einer led-kette
TWI749339B (zh) * 2019-07-04 2021-12-11 力林科技股份有限公司 發光二極體背光系統及發光二極體控制電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129691A (ja) * 2003-10-23 2005-05-19 Mitsubishi Electric Corp ダイオード直列冗長回路
JP2012049317A (ja) * 2010-08-26 2012-03-08 Seiko Epson Corp 光源制御装置及びプロジェクター

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235349B (en) * 2001-11-26 2005-07-01 Osram Opto Semiconductors Gmbh Circuit-arrangement for an LED-array
US6583586B1 (en) * 2002-05-15 2003-06-24 Hwa Youn Co., Ltd. Brightness- regulating voltage-transforming circuit for high-pressure discharge lamp
US20080007885A1 (en) * 2006-07-05 2008-01-10 Texas Instruments Incorporated System for improving LED illumination reliability in projection display systems
JP2009059835A (ja) 2007-08-31 2009-03-19 Mitsubishi Electric Corp 光源駆動回路、バックライト光源装置、及び液晶表示装置
US7852013B2 (en) * 2007-12-21 2010-12-14 Minebea Co., Ltd. Electronic stabilizer circuit for suppressing startup instabilities in cold cathode fluorescent lamps
WO2010022350A2 (en) * 2008-08-21 2010-02-25 Asic Advantage Inc. Light emitting diode fault monitoring
CN101707828B (zh) 2009-05-20 2012-12-05 海洋王照明科技股份有限公司 采用led的具有开路保护的恒流源驱动电路
WO2010148196A2 (en) * 2009-06-18 2010-12-23 Musco Corporation Apparatus and method for bypassing failed leds in lighting arrays
JP5471330B2 (ja) * 2009-07-14 2014-04-16 日亜化学工業株式会社 発光ダイオード駆動回路及び発光ダイオードの点灯制御方法
US9713211B2 (en) * 2009-09-24 2017-07-18 Cree, Inc. Solid state lighting apparatus with controllable bypass circuits and methods of operation thereof
JP2011222124A (ja) 2010-04-02 2011-11-04 Sharp Corp 照明装置
US8354799B2 (en) 2010-09-07 2013-01-15 Monolithic Power Systems, Inc. Bypass circuitry for serially coupled light emitting diodes and associated methods of operation
US8896227B2 (en) * 2010-09-10 2014-11-25 Osram Sylvania Inc. Directly driven high efficiency LED circuit
US8638047B2 (en) * 2010-12-07 2014-01-28 Iml International Two-terminal current controller and related LED lighting device
TWI435654B (zh) * 2010-12-07 2014-04-21 安恩國際公司 雙端電流控制器及相關發光二極體照明裝置
US9795002B2 (en) * 2011-11-28 2017-10-17 Konica Minolta, Inc. Illumination apparatus and light emitting module
JP6037164B2 (ja) * 2012-12-07 2016-11-30 東芝ライテック株式会社 電源回路及び照明装置
US20140265899A1 (en) * 2013-03-15 2014-09-18 Laurence P. Sadwick Linear LED Driver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129691A (ja) * 2003-10-23 2005-05-19 Mitsubishi Electric Corp ダイオード直列冗長回路
JP2012049317A (ja) * 2010-08-26 2012-03-08 Seiko Epson Corp 光源制御装置及びプロジェクター

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016105391A (ja) * 2014-11-19 2016-06-09 パナソニックＩｐマネジメント株式会社 半導体光源駆動装置及び投写型表示装置
KR101603251B1 (ko) * 2015-06-22 2016-03-15 주식회사 인터파워 정전류 출력 방식의 led 조명용 컨버터 및 이를 적용한 led 조명 장치
JP2019515464A (ja) * 2016-05-06 2019-06-06 ツェットカーヴェー グループ ゲーエムベーハー 自動車両用照明装置
JP2019129108A (ja) * 2018-01-26 2019-08-01 セイコーエプソン株式会社 光源装置、投写型表示装置、及び、半導体装置

Also Published As

Publication number Publication date
US20140247432A1 (en) 2014-09-04
US9210781B2 (en) 2015-12-08
JP6155703B2 (ja) 2017-07-05
CN104039060B (zh) 2017-01-11
CN104039060A (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
JP6155703B2 (ja) 光源装置及びプロジェクター
JP2014170665A5 (ja)
JP5636241B2 (ja) Ｌｅｄ駆動装置
US20180049286A1 (en) Lighting circuit and vehicular lamp
JP6388039B2 (ja) スイッチ回路及び電源システム
US9728127B2 (en) Pixel and organic light emitting display including the same
JP6591814B2 (ja) 点灯回路およびそれを用いた車両用灯具
JP2008213623A (ja) Ｌｅｄ車両用灯具の点灯制御回路
US20100270926A1 (en) Vehicle lamp lighting control device
JP6302706B2 (ja) 車両用灯具およびその駆動装置
JP2004119422A (ja) 発光素子駆動回路
JP6821835B2 (ja) 点灯回路およびそれを用いた車両用灯具
US10333024B2 (en) Ground fault detection for light-emitting element drive device
JP2007305929A (ja) Ｌｅｄ表示装置及びｌｅｄ照明装置
JP2014241202A (ja) 車両用灯具におけるｌｅｄ点灯装置
EP3517364B1 (en) Individual led short circuit detection
JP6491414B2 (ja) 車両用ランプ駆動装置及び車両用ランプ駆動方法
JP2014150238A (ja) 発光装置及びその制御方法
CN111405702A (zh) 灯光系统
JP5897768B2 (ja) Ｌｅｄドライバ回路、および、ｌｅｄドライバ回路の制御方法
JP5632732B2 (ja) 発光ダイオード点灯装置及び該発光ダイオード点灯装置を用いた照明装置
JP2019169655A (ja) 発光素子駆動装置
JP6070291B2 (ja) 光源装置、プロジェクター、及び光源装置の制御方法
JP7131054B2 (ja) 車両用灯具
CN113597820A (zh) 光源驱动装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6155703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees