JP2005129691A - ダイオード直列冗長回路 - Google Patents

Abstract

【課題】 複数のダイオードを直列したダイオード回路であって、そのうちの１個ないし２個以上のダイオードが破損して開放された場合にも、回路全体の通電は維持して装置全体の運転を停止することなく継続させるためのダイオード冗長回路を提供する。
【解決手段】 冗長回路が、直列のダイオードを１個若しくは２個以上のダイオードを１組として、各ダイオード組に並列に接続した各バイパス回路が、対応ダイオード組に並列に接続した電圧制御スイッチング素子と、定電圧素子及び溶断回路を直列にして該ダイオード組に並列に接続した検出回路と、を含み、検出回路の定電圧素子と溶断回路との中間を電圧駆動スイッチング素子の制御部に接続して、構成され、ダイオードの抵抗増加により制御部により該電圧制御スイッチング素子を導通させて当該ダイオード組に流れるべき電流を該電圧制御スイッチング素子に迂回させる。
【選択図】図１

Description

本発明は、複数の直列されたダイオードからなる回路にダイオード破損に対して機能代替性を与えるため直列冗長回路に関する。

ダイオード、たとえば、発光ダイオードは、多数が面状に配列されて、表示装置として使用されている。これら多数のダイオードは、使用中に、その一部が破損することがある。ダイオードの破損に対して考慮されている従来技術には、特許文献１に、レーザダイオードの保護回路の例について、レーザダイオードの温度を検出して、規定の温度範囲にある間は、ダイオード駆動信号により電流を流し、最高温度を超えたとき、駆動信号により電流を遮断するものである。

特開平２−２４４６８５号公報

上記保護回路は、温度上昇に伴うダイオードの破壊を防止する回路であり、サージ、過剰電流又は異常昇温からダイオードを保護するための保護回路は、上記以外にも多数提案されている。これらの回路は、故障防止を目的とするものであるから、いったん故障した場合には、インターロック回路で、装置を停止していた。

装置を多数のダイオードを直列に接続して構成するのは、多数のダイオードの配線が容易である利点があるが、多数のうち１個又は２個以上のダイオードが故障して導通不能に開放したときは、直列ダイオード全体に電流が流れないので、その装置機能を損なう。しかし、一部ダイオードの損傷した状態であっても、残されたダイオードで装置の動作、運転を継続させたい場合がある。発光ダイオードなどを多数直列にして面状に配置した発光パネルないし表示パネルでは、損傷範囲が数個ダイオードであれば、実質的にその機能は損なわれない。

また、多数ダイオード配列のうちの１個ないし２個以上が破損して内部短絡するような場合には、抵抗の低下の過程で、ダイオードは発熱を伴って昇温して、周辺ダイオードをさらに破損させるなどの不具合を伴う。しかし、この場合でも、短絡に至る過程のダイオードだけを遮断させて、装置全体は、その動作継続させたい場合もある。

本発明は、このような課題に鑑み、複数のダイオードを直列したダイオード回路であって、そのうちの１個ないし２個以上のダイオードが破損して開放又は短絡された場合にも、回路全体の通電は維持して装置全体の運転を停止することなく継続させるためのダイオード冗長回路を提供するものである。

本発明のダイオード直列冗長回路は、複数ダイオードを直列に接続したダイオード回路の冗長回路であって、冗長回路は、直列のダイオードを１個若しくは２個以上のダイオードを１組として、複数組に区分し、各ダイオード組に並列に接続したバイパス回路からなり、各バイパス回路が、対応ダイオード組に並列に接続した第１の電圧制御スイッチング素子と、定電圧素子及び溶断回路を直列にして該ダイオード組に並列に接続した検出回路と、を含み、検出回路の定電圧素子と溶断回路との中間を電圧駆動スイッチング素子の制御部に接続して、構成され、いずれかのダイオードの抵抗増加により、ダイオード組の電圧が定電圧素子により規定電圧を超えたとき溶断回路が遮断して、制御部により該電圧制御スイッチング素子を導通させて当該ダイオード組に流れるべき電流を電圧制御スイッチング素子に迂回するものである。

さらに、本発明の冗長回路は、上記の各バイパス回路には、さらに、電源を介して上記溶断回路に並列に接続した第２の電圧制御スイッチング素子を含み、該第２の電圧制御スイッチング素子の制御部が、上記ダイオード組の上記検出回路接続側に接続されて、いずれかのダイオードの抵抗の低下により制御部を介して第２の電圧制御スイッチング素子を導通させて上記溶断回路を溶断させて、当該ダイオード組に流れるべき電流が第１の電圧制御スイッチング素子に迂回させることを含む。

本発明の冗長回路においては、バイパス回路は、いずれかのダイオードの開放破損などにより、内部抵抗が増加すれば、溶断回路が溶断により遮断して、第１の電圧制御スイッチング素子を導通させて当該ダイオード組に流れるべき電流が当該ダイオード組を迂回するもので、迂回電流により、他の多数のダイオードに供給されて、その機能をなお継続することができる。

さらに、第２の電圧制御スイッチング素子を含むことにより、ダイオードの内部短絡により、内部抵抗が低下した場合に、低下電圧により、第２の電圧制御スイッチング素子が溶断回路を溶断させて、同様に、当該ダイオード組を迂回させる迂回電流により、他の多数のダイオードに供給されて、その機能をなお継続することができ、短絡ダイオードに起因する発熱昇温を防止して、周辺ダイオードへの破損被害を予防することができる。

本発明の冗長回路は、複数の、通常は、多数のダイオードが、直列に接続されて使用されるダイオード回路に適用される。このような回路は、一例を挙げれば、多数の発光ダイオードやレーザダイオードを、例えば、面状に、配列した表示装置などがある。

冗長回路は、直列接続のダイオード群を１個若しくは２個以上のダイオードを１組として、複数組に区分し、各ダイオード組に並列に接続したバイパス回路からなっている。バイパス回路は、ダイオード毎に接続してもよい。１組を２個以上のダイオードとしてもよく、その組のうちの１個のダイオードの破損によってその組のダイオード全体の機能不能があっても、残りの組のダイオードにより回路全体の機能が継続的に維持できる場合には、採用される。この場合には、ダイオードの数に対してバイパス回路を相対的に減らすことができる利点がある。

先ず、直列にしたダイオードの開放破損の場合の冗長回路について、各バイパス回路は、対応するダイオード組に並列に接続した第１の電圧制御スイッチング素子と、定電圧素子および溶断回路とを直列にして該ダイオードに並列に接続した検出回路と、からなり、検出回路の定電圧素子と溶断回路との中間を電圧駆動スイッチング素子の制御部に接続して、構成されている。

検出回路においては、定電圧素子が、ダイオードに接続した端子側が一定電圧を超えないと電流を流さない素子であり、これには、例えば、ツェナーダイオードが使用される。溶断回路には、溶断素子としてフューズを含む。溶断素子は、通常は、ダイオード端子側が、定電圧素子の遮断電圧を越えなければ、電流は流れず、溶断はしない。ダイオードに接続した端子側が定電圧素子の遮断電圧を超えると、電流が溶断素子を流れ、その電流が、溶断回路の溶断素子の定格電流、すなわち可溶断電流を超えると、溶断される。

本発明においては、電圧駆動スイッチング素子は、検出回路の定電圧素子と溶断回路との中間を制御部に接続して、構成されており、溶断素子が導通状態では、この電圧駆動スイッチング素子は遮断状態に設定されており、このとき、その組の各ダイオードには、正常な動作条件で作動している。

他方、上記検出回路では、溶断回路が溶断すると、制御部の電位変化を生じさせて、上記電圧駆動スイッチング素子を導通状態にするようによってなされる。このとき、電圧駆動スイッチング素子は、対応するダイオード組の入力側から電流を通してダイオード組の出力側に電流を流す。こうして、いずれかのダイオードが開放状態で破損したとき、ダイオード組の入力側の電圧が上昇して、検出回路により溶断回路の溶断を溶断させ、電圧駆動スイッチング素子が、電流をその組のダイオードから迂回させて、その前後の組のダイオードに供給する。

上記第１の電圧駆動スイッチング素子には、トランジスタ、特に、電界効果トランジスタＦＥＴを使用することができる。ＦＥＴの例では、ドレインとソースが、ダイオード組のアノード側とカソード側に接続される。検出回路が、上記ツェナーダイオードと溶断素子としてフューズからなるとき、このフューズが、同時に、ＦＥＴのゲートとソース間に接続されことになる。電界効果トランジスタには、例えば、ＭＯＳ型ＦＥＴを使用することができる。

さらに詳しくは、ＭＯＳ型ＦＥＴのゲートには、別の直流電源が適当な抵抗を介して、接続されており、通常は、溶断回路が導通状態では、フューズを介して、ゲートは、ソースとほぼ同電位にあって、ＦＥＴは遮断状態にある。上記のように、ダイオードの破損開放によりフューズが溶断したとき、ゲートには、ドレイン側電圧に近い電圧が加わるように保持され、これにより、ＭＯＳ型ＦＥＴを導通状態に維持して、迂回電流を流し続けるようにされる。

次に、直列ダイオードの短絡破損に対する冗長回路について、上記の各バイパス回路には、さらに、別の電源を介して上記溶断回路に並列に接続した第２の電圧制御スイッチング素子を含んでおり、この第２の電圧制御スイッチング素子の制御部が、上記ダイオード組の上記検出回路接続側に接続される。

いずれかのダイオードの内部抵抗が低下して、ダイオード組の電圧も降下すると、制御部を介して第２の電圧制御スイッチング素子を導通させて上記溶断回路を溶断させて、当該ダイオード組に流れるべき電流が第１の電圧制御スイッチング素子を通って、ダイオード組を迂回する電流を流すことができ、そのダイオード組には、電流を実質的に遮断できる。

第２の電圧制御スイッチング素子は、例えば、トランジスタを用いることができ、そのコレクタ−エミッタ間を別の第２の電源を介して、溶断回路の両極に接続し、ベースを、ダイオード組の入力側又は出力側のいずれかに、両者間の電圧が低下すればトランジスタが導通するように、接続する。

ダイオードのいずれかが短絡するなど、ダイオード組の両端の電圧降下が小さくなれば、トランジスタが導通し、第２の電源から流れる電流で溶断回路の溶断素子を溶断し、従って、上述の機構により第１の電圧制御スイッチング素子、例えば、上記ＦＥＴを導通させて、ダイオード組を流れるべき電流を電圧制御スイッチング素子に流すことができる。

この実施形態においては、溶断回路には、フューズと過電流防止用抵抗とを直列に接続することが、冗長回路が誤動作を起こすのを防止するために、好ましい。

本発明の冗長回路においては、さらに、開放又は短絡の破損を生じたダイオード組を表示するための表示機能を有するものが好ましい。

各バイパス回路には、上記別体の電源と第１の電圧制御スイッチング素子の制御部との間にリレーの１次側回路を接続し、各リレーの二次側を表示素子に接続して、溶断回路の溶断により表示素子を表示させることができる。各バイパス回路には、溶断回路に並列に発光素子を接続して、溶断により発光素子を動作させるようにしてもよい。

さらに、各バイパス回路には、溶断回路にリレーの１次側回路を接続し、該リレーの二次側を表示素子に接続して、溶断回路の溶断により表示素子を動作させることもできる。
このようなリレーの一例には、接点リレーやフォトカプラが利用できる。また、表示素子には、発光ダイオードや、その他のディスプレー装置が利用できる。

実施の形態１
以下の実施形態の冗長回路では、ダイオード回路は、説明を単純にするために、２個のダイオードＤ０が直列に接続されてなる例であり、ダイオード組は１個のダイオードのみからなり、各ダイオードＤ０には、それぞれバイパス回路Ａ１、Ａ２が並列に接続されている。

図１に示す冗長回路において、各バイパス回路Ａ１、Ａ２は、電圧制御スイッチング素子と検出回路とが、ダイオードＤｏに並列に接続されている。この例は、電圧制御スイッチング素子として、ＭＯＳ型ＦＥＴＱ１を用いて、ダイオードダイオードＤ０に接続され、さらに、検出回路は、定電圧素子としてツェナーダイオードＤｚ１と溶断回路ＦｃとしてフューズＦとを直列にして、該ダイオードＤ０に並列に接続されている。ダイオードＤ０とツェナーダイオードＤｚ１との間には、逆流防止用にダイオードＤ１が直列に接続されている。またＭＯＳ型ＦＥＴは、そのゲートが、フューズＦにツェナーダイオードＤｚ１側に接続され、そのソースがフューズＦの反対位置と接続されて同電位にある。さらに、第２のツェナーダイオードＤｚ２が、フューズＦに並列に接続されている。

さらに、直流電源Ｅ１が、抵抗Ｒ１を経由して各ＦＥＴＱ１のゲートに接続され、この電源Ｅ１のマイナス側が、一連の直列ダイオードの最終段のダイオードＤ０のカソード側に接続さている。

バイパス回路の動作において、直列のダイオードＤ０のすべてが、正常に電流が流れて正常に動作しているときは、各ダイオード間の電圧降下は小さい。上記ツェナーダイオードＤｚ１のツェナー電圧とダイオードＤ１の順方向電圧の和が、この電圧降下より大きくなるように設計されているので、ツェナーダイオードＤｚ１に流れることなく、フューズＦを溶断しないので、ＦＥＴＱ１はゲートがフューズＦを介してソースと同電位にあり、ＦＥＴＱ１は遮断状態であるので、従って、バイパス回路は作動しない。

直列のダイオードのいずれか一つのバイパス回路Ａ１において、例えば、図１の初段のダイオードＤ０が破損して、オープンになるなど内部抵抗が高くなり、ダイオードＤ０のアノード側が、そのカソードに対して高い電圧になり、ツェナーダイオードＤｚ１のツェナー電圧とこれに直列のダイオードＤ１の順方向電圧との和を超えると、電流がダイオードＤ０のアノード側から、ツェナーダイオードＤｚ１を導通して、フューズＦを溶断する。フューズＦが溶断すると、電源Ｅ１の電圧が抵抗Ｒ１を介して、ＦＥＴのゲートに印加され、ＦＥＴを導通させるので、ダイオードのアノード側からの電流が、ＦＥＴＱ１を通ってこのダイオードＤ０のカソード側に流すことになり、次段以降のダイオードＤ０に電流を供給することができる。このようにして、バイパス回路Ａ１が、破損して開放されたダイオードに代わって電流を迂回させ、直列のダイオード回路を維持することができる。フューズ溶断後のＦＥＴのゲート電位は、第２のツェナーダイオードＤｚ２により規定される。

フューズＦが、一旦溶断すると、溶断後に、ダイオードＤ０の抵抗が何らかの原因で再び低下しても、電源Ｅ１の電圧は、逆流防止用のダイオードＤ１により、遮断されて、ＦＥＴのゲート−ソース間はしきい値以上の電圧が電源Ｅ１と第２のツェナーダイオードＤｚ２により維持されて、ＦＥＴは動作を続けることができる。

さらに詳細には、この例に使用したＦＥＴは、電圧制御型の電流増幅スイッチであるので、ＦＥＴのゲート−ソース間電圧は、十分に高くないと、ダイオードは、完全な導通状態にならない。直流電源Ｅ１の電圧は、ＦＥＴのゲート−ソース間のしきい値ＶｔｈとＦＥＴのソース電位Ｅｑｓとの和以上であるように設定される。

フューズは、内部抵抗を持っており、逆流防止用のダイオードＤ１とツェナーダイオードＤｚ１とを通る電流によって、電圧降下を生じ、フューズ溶断前に、ＦＥＴのゲートーソース間のしきい値Ｖｔｈを超える電圧をゲートに与えて、ダイオードＤ０にも、また、ダイオードＤ１とツェナーダイオードＤｚ１にも、さらに、ＦＥＴにも電流が流れることがあり得る。この状態は、ＦＥＴが完全導通でない状態で続くと、ＦＥＴに熱的損失を生じる。これを防止するためには、ＦＥＴの上記のしきい値ＶｔｈがフューズＦの定格電流と内部抵抗との積より大きくなるように設定する。これにより、フューズＦ溶断前には、ＦＥＴには、電流が流れないので、損失を生じないし、フューズＦ溶断後は、ＦＥＴは、完全導通するので、ＦＥＴに迂回電流が流れても実質的に熱損失を生じない。

実施の形態２
この実施形態は、図２に示すように、溶断回路Ｆｃとして、フューズＦと過電流防止用の抵抗Ｒｆとを直列にして構成している。溶断回路は、上記実施形態１と同様に、逆流防止用のダイオードＤ１とツェナーダイオードＤｚ１とに直列に接続されるので、ダイオードＤ０のオープン破損により急激に電流が流れる場合にも、抵抗Ｒｆによって、逆流防止用のダイオードＤ１とツェナーダイオードＤｚ１に過大な電流が流れるのを防止することができる。この過電流防止用の抵抗Ｒｆは、この抵抗ＲｆとフューズＦの内部抵抗との和とフューズＦの規格電流との積が、しきい値電圧より小さくなるように設定して、フューズ溶断前にＦＥＴに電流が流れるのを防止して、且つ、逆流防止用のダイオードＤ１とツェナーダイオードＤｚ１への過大電流が流れるのを防止できるように設定する。

実施の形態３
上記実施の形態１及び同２の図１と図２において、ＭＯＳＦＥＴのしきい値電圧ＶｔｈがフューズＦの定格電流と内部抵抗（又は、内部抵抗＋直列抵抗）との積で決まる値より大きく設定するのが困難な場合があり得るが、図３及び図４に示すように、ツェナーダイオードＤｚ３をこのＦＥＴのゲートに直列に接続して、動作電圧レベルを上げることができる。このときのＭＯＳＦＥＴの動作電圧は、ツェナーダイオードＤｚ３のツェナー電圧Ｖ_Ｄｚ３としきい値Ｖｔｈとの和となり、その動作電圧はツェナーダイオードＤｚ３の選択により自由に設定することができる。これにより、フューズＦの溶断前に、ＦＥＴに電流が流れるのを防止して、ＦＥＴの損失を防止することができる。

この場合、ＭＯＳＦＥＴの入力インピーダンスが高いので、正常な動作状態でも、ツェナーダイオードＤｚ３の漏れ電流Ｉｌ_Ｄｚ３で、ゲート電圧が上昇する傾向にある。ツェナーダイオードＤｚ３の漏れ電流とＦＥＴ入力インピーダンスとの積で決まるゲート電圧がしきい値電圧を越えると、ＭＯＳＦＥＴが導通し、バイパス回路Ａ１が誤動作を生じる。そこで、図３及び図４に示すように、ゲート−ソース間に抵抗Ｒ２を接続することが好ましく、これにより、ゲート＋側の入力インピーダンスを低下させる。抵抗Ｒ２の抵抗値は、ツェナーダイオードＤｚ３の漏れ電流Ｉｌ_Ｄｚ３と抵抗Ｒ２の抵抗値との積がＭＯＳＦＥＴＱ１のしきい値電圧Ｖｔｈより小さくなるように設定する。

ＭＯＳＦＥＴＱ１のゲートに、上記の図３及び図４に示すように、ツェナーダイオードＤｚ３と抵抗Ｒ３とを接続すると、フューズＦの溶断後のＭＯＳＦＥＴのゲート電圧Ｅｇは、電源Ｅ１の電圧からＭＯＳＦＥＴのソース電位ＥｑｓとツェナーダイオードＤｚ３のツェナー電圧Ｖ_Ｄｚ３とを差し引いた残りの電圧を二つの抵抗Ｒ１とＲ２で分圧した値となる。即ち、
Ｅｇ＝（Ｅ１―Ｅｑｓ―Ｖ_Ｄｚ３）・Ｒ２／（Ｒ１＋Ｒ２）
これにより、ツェナーダイオードＤｚ３の漏れ電流によるゲート電圧上昇の防止には、ゲート−ソース間に装入した抵抗Ｒ２の小さいのが好ましい。他方、電源Ｅ１側の抵抗Ｒ１は、電源容量を下げる目的で、ＭＯＳＦＥＴのターンオンスィッチング時間回路の応答速度に影響を及ぼさない程度に大きいほうが好ましい。しかし、抵抗Ｒ１を上げて、抵抗Ｒ２を下げるのは、ＭＯＳＦＥＴのゲート電圧Ｅｇが下がり、ＭＯＳＦＥＴをオンさせることができない。電源Ｅ１の電圧と二つの抵抗Ｒ１とＲ２との値を上記関係のトレードオフで設定するのが好ましい。

実施の形態４
この実施の形態は、上記の図１に示した冗長回路中で、検出手段を設けて、破損したダイオードを検出するものである。この冗長回路には、上記直流電源Ｅ１から抵抗Ｒ１を介して、ＦＥＴのゲートに至る途中にリレー回路としてフォトカプラＰｃの１次回路を接続し、フォトカプラＰｃの二次回路に表示装置を接続して、表示するものである。

図５において、バイパス回路Ａ１、Ａ２ごとに、フォトカプラＰｃの一次側の発光ダイオードＰｄを、直流電源Ｅ１と各抵抗Ｒ１との間に、直列に接続されており、これらバイパス回路のフォトカプラＰｃは、その二次側のフォトトランジスタＰｔを互いに直列に接続して、第２の直流電源Ｅｘに、負荷抵抗Ｒｘを介して、接続され、負荷抵抗Ｒｘから出力端子に電圧Ｖｘが出力される。

フォトカプラＰｃは、バイパス回路Ａ１、Ａ２ごとに設けているので、ダイオードＤ０が正常動作時には、フューズＦを通じて、電源Ｅ１からの電流が、フォトカプラＰｃの一次側発光ダイオードに流れ、二次側のフォトトランジスタは導通しており、従って、直列したダイオードＤ０のすべてが正常動作の時には、直列にされた二次側のフォトトランジスタすべてに電源Ｅｘからの電流が流れており、負荷抵抗にＲｘには、電圧Ｖｘが生じている。

ところで、いずれかのダイオードＤ０が開放破損したときは、実施形態１で述べたように、フューズＦが溶断するので、直流電源Ｅ１からの電流が遮断され、フォトカプラＰｃの発光ダイオードに電流が流れず、光カップラの二次側のフォトトランジスタを遮断するので、負荷抵抗Ｒｘに電圧を出力しないので、出力電圧の変化を監視すれば、ダイオードが破断したことがわかる。

実施の形態５
この実施形態は、上記のような溶断回路ＦｃをフューズＦと抵抗Ｒｆとを直列にして形成し、この溶断回路に、直列にした発光ダイオードＤｅと適当な抵抗Ｒ３とを、並列に接続したもので、ダイオードＤ０の開放破損により、発光ダイオードＤｅを直接に発光させて、破損したダイオードＤ０の検出と特定とを容易にするものである。図６（Ａ）は、図１ないし図５に示した冗長回路に使用する溶断回路Ｆｃに、抵抗Ｒ３を直列に介した発光ダイオードＤｅを並列に接続した例を示すもので、溶断回路Ｆｃと、抵抗Ｒ３を直列に介した発光ダイオードＤｅと、を並列にて、ＦＥＴＱ１のゲート−ソース間に接続されている。ダイオードＤ０のオープン破損により、フューズＦが溶断すると、ＦＥＴのゲートには、第１の電源からのＦＥＴのしきい値を超える大きな電圧が生じて、ＦＥＴＱ１を導通させるが、この電圧は、発光ダイオードＤｅを直接発光させることができ、破損したダイオードＤ０を検出することができる。

別の変形例は、図６（Ｂ）に示すごとく、図６（Ａ）の発光ダイオードＤｅに代えて、フォトカプラＰｃの一次側発光ダイオードＰｄを、同様に抵抗Ｒ３を介して、溶断回路Ｆｃに並列に（あるいは、ＦＥＴのゲート−ソース間に）接続することもできる。そのフォトカプラＰｃの二次側のフォトトランジスタＰｔを表示素子その他のモニター回路(不図示)に接続しておけば、特定のダイオードＤ０の破損を、モニター回路を通じて検出することができる。

実施の形態６
この実施形態は、ダイオードＤ０が短絡して素子内部の抵抗が低下した場合の破損に対して、冗長性を発現するようにした冗長回路の例を示すが、実施形態１に示した回路には上記のバイパス回路Ａ１、Ａ２に対応して、以下に示すようなバイパス補助回路Ｂ１、Ｂ２を付加して構成したものである。

図７において、バイパス補助回路Ｂ１、Ｂ２には、各ダイオードＤ０のアノード側に、第２の電圧制御スイッチング素子として、ｐｎｐ−トランジスタＴｒのベースを、抵抗Ｒｙ１を介して、接続され、エミッタには、別の電源Ｅｙ１を介して、このダイオードＤ０のカソード側に接続され、コレクタは、逆流防止用のダイオードＤｙを介して、上記のＦＥＴＱ１のゲートに接続されている。

使用中にバイパス補助回路Ｂ１のダイオードＤ０が短絡などして抵抗が下がると、ダイオードＤ０のアノード−カソード間の電圧降下が小さくなり、従ってトランジスタＴｒのベース−コレクタ間の電圧も低下して、規定値以下になれば、電源Ｅｙの電流が、トランジスタＴｒを流れて、フューズＦに流れ、フューズＦは、規格電流以上の電流で溶断する。フューズＦが溶断すると、ＦＥＴのゲートには、直流電源Ｅ１からの電圧がかかり、ＦＥＴを導通させるので、上記実施形態のごとく、ダイオードＤ０には電流が流れないで、ＦＥＴを導通した迂回電流が、他のバイパス補助回路Ｂ２の直列ダイオードＤ０に電流を供給する。

この実施形態は、ダイオードＤ０の抵抗が低下してフューズＦが溶断したあとは、再びダイオードＤ０の抵抗が上昇しても、ＦＥＴＱ１のゲート−ソース間には、電源Ｅ１からしきい値以上の電圧が印加されているから、ＦＥＴを通じて迂回電流がさらに流れ続け、ダイオードＤ０はもはや復帰しない。

本発明のダイオード直列冗長回路は、ダイオード、特に、発光ダイオードやレーザダイオードを多数面配列して表示するための装置の保護回路として、半導体製造の分野、および画像ディスプレーの分野において広く適用することができる。

本発明の実施形態に係る直列ダイオード回路の冗長回路を示す。 本発明の別の実施形態に係る直列ダイオード回路の冗長回路を示す。 本発明の別の実施形態に係る直列ダイオード回路の冗長回路を示す。 本発明の別の実施形態に係る直列ダイオード回路の冗長回路を示す。 本発明の別の実施形態に係る直列ダイオード回路の冗長回路を示す。 本発明の別の実施形態に係る直列ダイオード回路の冗長回路に設ける発光素子（Ａ）又はフォトカプラー（Ｂ）の部分回路図を示す。 本発明の別の実施形態に係る直列ダイオード回路の冗長回路を示す。

符号の説明

Ａ１ バイパス回路、 Ｂ１ バイパス補助回路、 Ｄ０ ダイオード、 Ｄｚ１、Ｄｚ２、Ｄｚ３ ツェナーダイオード、 Ｆｃ 溶断回路、 Ｆ フューズ、 Ｐｃ フォトカプラ、 Ｑ１ ＦＥＴ、 Ｔｒ トランジスタ。

Claims (8)

1. 複数のダイオードを直列に接続したダイオード回路の冗長回路であって、
   冗長回路が、直列のダイオードを１個若しくは２個以上のダイオードを１組として複数組に区分し、各ダイオード組に並列に接続したバイパス回路からなり、
   各バイパス回路が、対応ダイオード組に並列に接続した第１の電圧制御スイッチング素子と、定電圧素子及び溶断回路を直列にして該ダイオード組に並列に接続した検出回路と、を含み、検出回路の定電圧素子と溶断回路との中間を電圧駆動スイッチング素子の制御部に接続して、構成され、
   いずれかのダイオードの抵抗増加により、ダイオード組の電圧が定電圧素子により規定電圧を超えたとき溶断回路が遮断して、制御部により該電圧制御スイッチング素子を導通させて当該ダイオード組に流れるべき電流を該電圧制御スイッチング素子に迂回するようにしたダイオード直列冗長回路。
2. 上記の第１の電圧制御スイッチング素子が電界効果トランジスタであり、その制御部がゲートであって、別体の電源からの電圧が上記の電圧制御スイッチング素子のゲートに接続されている請求項１に記載の回路。
3. 上記の各バイパス回路には、さらに、電源を介して上記溶断回路に並列に接続した第２の電圧制御スイッチング素子を含み、該第２の電圧制御スイッチング素子の制御部が、上記ダイオード組の上記検出回路接続側に接続されて、
   いずれかのダイオードの抵抗の低下により制御部を介して第２の電圧制御スイッチング素子を導通させて上記溶断回路を溶断させて、当該ダイオード組に流れるべき電流を第１の電圧制御スイッチング素子を迂回するようにした請求項１又は２に記載の回路。
4. 溶断回路が、フューズと過電流防止用抵抗とを直列に接続して成る請求項１ないし３いずれかに記載の回路。
5. 各バイパス回路には、上記別体の電源と電圧制御スイッチング素子の制御部との間にリレーの１次側回路を接続し、各リレーの二次側を表示素子に接続して、溶断回路の溶断により表示素子を表示させる請求項２ないし４いずれかに記載の回路。
6. 各バイパス回路には、上記溶断回路に並列に発光素子を接続して、溶断回路の溶断により発光素子を動作させる請求項１ないし４いずれかに記載の回路。
7. 各バイパス回路には、溶断回路にリレーの１次側回路を接続し、該リレーの二次側を表示素子に接続して、溶断回路の溶断により表示素子を動作させる請求項１ないし４いずれかに記載の回路。
8. 上記リレーがフォトカップラーである請求項５又は７に記載の回路。
   

Images