JP6703577B2 - 電源装置の保護装置 - Google Patents

Description

本発明は、負荷としての発光ダイオード（ＬＥＤ）を駆動点灯するＬＥＤ電源装置に関するものであり、より詳しくはこのＬＥＤ電源装置を保護するための電源装置の保護装置に関するものである。

図９は、照明装置のブロック回路図を示し、負荷としてのＬＥＤ負荷部１１は、複数の発光ダイオード（以下、ＬＥＤと称する。）ＬＥＤ１、ＬＥＤ２〜ＬＥＤｎが直列に接続された構成となっている。なお、ＬＥＤ負荷部１１のＬＥＤ１〜ＬＥＤｎは、複数のＬＥＤ１〜ＬＥＤｎを直並列に接続されている場合でも良い。

上記ＬＥＤ負荷部１１を駆動点灯するＬＥＤ電源装置１０の入力側の入力端子Ｔ１、Ｔ２には交流電源が接続され、ＬＥＤ電源装置１０の出力側の出力端子Ｔ３、Ｔ４にはＬＥＤ負荷部１１が接続される。
ＬＥＤ電源装置１０は、トランスＬ、ダイオードブリッジＤＢ１及び定電流回路部１２等で構成されており、スイッチＳＷ、フューズＦがトランスＬの一次側に接続されている。また、トランスＬの二次側はダイオードブリッジＤＢ１の入力側が接続されている。

ダイオードブリッジＤＢ１の出力側には平滑用の電解コンデンサＣ１が接続されていて、この電解コンデンサＣ１にＬＥＤ負荷部１１を定電流で駆動するための定電流回路部１２が並列に接続されている。
ＬＥＤ電源装置１０の入力端子Ｔ１、Ｔ２に交流電源を接続し、ＬＥＤ電源装置１０の出力端子Ｔ３、Ｔ４にＬＥＤ負荷部１１を接続し、スイッチＳＷをオンすることで、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎは定電流で駆動されて点灯される。

照明装置は、上述のようにＬＥＤ電源装置１０とＬＥＤ負荷部１１とで構成されており、工場の出荷時では、ＬＥＤ電源装置１０とＬＥＤ負荷部１１は分離されて出荷される。
そして、照明装置を実際に施工する現場では、ＬＥＤ電源装置１０とＬＥＤ負荷部１１とは配線により接続され、また、ＬＥＤ電源装置１０には交流電源が配線により接続されるようになっている。

そのため、図１０に示すように、ＬＥＤ負荷部１１をＬＥＤ電源装置１０に接続する場合に、ＬＥＤ１〜ＬＥＤｎに流れる電流が逆になった状態で、ＬＥＤ負荷部１１をＬＥＤ電源装置１０に逆接する場合が生じる。かかる場合には、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎに過大な逆電流が流れて、ＬＥＤ１〜ＬＥＤｎを損傷、破壊をしてしまうという問題があった。

また、図１１に示すように、ＬＥＤ電源装置１０の出力端子Ｔ３、Ｔ４に間違って交流電源を接続する場合もあった。かかる場合には、ＬＥＤ電源装置１０の部品を破壊するという問題もあった。

さらに、ＬＥＤ電源装置１０の出力側が短絡された場合、ＬＥＤ電源装置１０に過大な電流が流れてＬＥＤ電源装置１０を破壊される問題もある。
また、ＬＥＤ電源装置１０に無負荷状態で不用意にＬＥＤ負荷部１１を接続すると、突入電流がＬＥＤ負荷部１１に流れてＬＥＤ１〜ＬＥＤｎを破損させるという問題もある。

さらに、スイッチＳＷのオン時に発生するＬＥＤ電源装置１０の急激な出力電圧Ｖ＋の跳ね上がりにより、ＬＥＤ負荷部１１のＬＥＤ１〜ＬＥＤｎを破損させてしまうという問題もあった。
すなわち、ＬＥＤ電源装置１０は定電流制御であるため、その出力電圧Ｖ＋は負荷の状態において変わる。電源の立ち上げ時は、フィードバック系の遅れ等により出力電圧Ｖ＋が跳ね上がり、ＬＥＤ負荷部１１のＬＥＤ１〜ＬＥＤｎの寿命に悪影響を与えることになる。

本発明は上述の問題点のうちのいくつかを解決することを目的としてなされたものであり、以下の目的を持った電源装置の保護装置を提供するものである。
（１）ＬＥＤ電源装置の出力側に誤って交流電源を接続した場合に、ＬＥＤ電源装置が破壊されるのを防止すること。
（２）ＬＥＤ電源装置の出力側が短絡された場合、過大な電流が流れるのを防止してＬＥＤ電源装置が破壊されるのを防止すること。
（３）ＬＥＤ電源装置の電源スイッチのオン時に発生するＬＥＤ電源装置の急激な出力電圧の跳ね上がりからＬＥＤ負荷部を保護すること。

そこで、本発明の請求項１に記載の電源装置の保護装置では、電源装置１０と、前記電源装置１０から電力の供給をうける負荷部１１とを有し、前記電源装置１０と前記負荷部１１との間に保護装置２０を介装し、前記保護装置２０の一対の正負極の入力端Ｔ５、Ｔ６は、前記電源装置１０の一対の正負極の出力端Ｔ３、Ｔ４に接続され、前記保護装置２０の一対の正負極の出力端Ｔ７、Ｔ８は前記負荷部１１の一対の正負極の入力端に接続され、
前記保護装置２０は、
前記負荷部１１に順方向の電流を供給するときの電流注入側の電流経路２１と電流戻り側の電流経路２２のうちいずれか一方に介装されたスイッチング素子ＦＥＴ１と、前記スイッチング素子ＦＥＴ１の導通／非導通の切り替えを制御する制御信号を出力するトランジスタＱ２と、前記電流注入側の電流経路２１と前記電流戻り側の電流経路２２のうちいずれか他方に、前記負荷部１１の順方向と一致する向きに介装された逆流阻止用のダイオードＤ１と、前記スイッチング素子ＦＥＴ１と並列に接続された抵抗ＲＳとを備えており、
前記トランジスタＱ２は、その制御電流経路を前記電流注入側の電流経路２１と前記電流戻り側の電流経路２２との間に接続され、前記電流注入側の電流経路２１から前記電流戻り側の電流経路２２に向けて前記制御電流経路と前記抵抗ＲＳに電流が流れたときに前記スイッチング素子ＦＥＴ１を導通状態に切り替えることを特徴としている。
また、本発明の請求項２に記載の電源装置の保護装置では、電源装置１０と、前記電源装置１０から電力の供給をうける負荷部１１とを有し、前記電源装置１０と前記負荷部１１との間に保護装置２０を介装し、前記保護装置２０の一対の正負極の入力端Ｔ５、Ｔ６は、前記電源装置１０の一対の正負極の出力端Ｔ３、Ｔ４に接続され、前記保護装置２０の一対の正負極の出力端Ｔ７、Ｔ８は前記負荷部１１の一対の正負極の入力端に接続され、
前記保護装置２０は、
前記負荷部１１に順方向の電流を供給するときの電流注入側の電流経路２１と電流戻り側の電流経路２２のうちいずれか一方に介装されたスイッチング素子ＦＥＴ１と、前記スイッチング素子ＦＥＴ１の導通／非導通の切り替えを制御するトランジスタＱ２と、前記電流注入側の電流経路２１と前記電流戻り側の電流経路２２のうちいずれか他方に、前記負荷部１１の順方向と一致する向きに介装された逆流阻止用のダイオードＤ１と、前記スイッチング素子ＦＥＴ１と並列に接続された第１の抵抗ＲＳとを備えており、
前記トランジスタＱ２は、一方電極を第２の抵抗ＲＥを介して前記電流注入側の電流経路２１に接続され、他方電極を前記スイッチング素子ＦＥＴ１の制御電極Ｇに接続されるとともに第３の抵抗ＲＤを介して前記電流戻り側の電流経路２２に接続され、さらに制御用電極を第４の抵抗ＲＢを介して前記電流戻り側の電流経路２２に接続されていることを特徴としている。
本発明の請求項３に記載の実施態様は、請求項１又は２に記載の電源装置の保護装置において、前記電源装置１０に接続されるべき交流電源が、誤って前記保護装置２０の前記一対の出力端Ｔ７、Ｔ８に接続された場合、
前記電流注入側の電流経路２１と接続した前記保護装置２０の出力端Ｔ７が前記電流戻り側の電流経路２２と接続した前記保護装置２０の出力端Ｔ８よりも高電位となる位相では、前記ダイオードＤ１により前記交流電源からの流入電流が前記電源装置１０に流入するのを阻止し、
前記電流戻り側の電流経路２２と接続した前記保護装置２０の出力端Ｔ８が前記電流注入側の電流経路２１と接続した前記保護装置２０の出力端Ｔ７よりも高電位となる位相では、非導通の状態にある前記スイッチング素子ＦＥＴ１により前記交流電源からの流入電流が前記電源装置１０に流入するのを阻止することを特徴としている。
本発明の請求項４に記載の実施態様は、請求項１又は２に記載の電源装置の保護装置において、前記電流戻り側の電流経路２２と接続した前記保護装置２０の入力端Ｔ６と、前記電流注入側の電流経路２１と接続した前記保護装置２０の入力端Ｔ５とを、前記電流戻り側の電流経路２２から前記電流注入側の電流経路２１にむけて順方向となるように第２のダイオードＤ３で接続したことを特徴としている。
本発明の請求項５に記載の実施態様は、請求項１又は２に記載の電源装置の保護装置において、前記制御電流経路において、前記トランジスタＱ２に過大な逆電圧が加わるのを防止するためのダイオードＤ２を前記トランジスタＱ２と並列に設けたことを特徴としている。

本発明の請求項１又は２に記載の電源装置の保護装置によれば、電源装置１０に接続されるべき交流電源が、誤って保護装置２０の前記一対の出力端Ｔ７、Ｔ８に接続された場合、
前記電流注入側の電流経路２１と接続した前記保護装置２０の出力端Ｔ７が前記電流戻り側の電流経路２２と接続した前記保護装置２０の出力端Ｔ８よりも高電位となる位相では、前記ダイオードＤ１により前記交流電源からの流入電流が前記電源装置１０に流入するのを阻止し、
前記電流戻り側の電流経路２２と接続した前記保護装置２０の出力端Ｔ８が前記電流注入側の電流経路２１と接続した前記保護装置２０の出力端Ｔ７よりも高電位となる位相では、非導通の状態にある前記スイッチング素子ＦＥＴ１により前記交流電源からの流入電流が前記電源装置１０に流入するのを阻止し、これによって電源装置１０を保護することができる。
さらに、本発明の請求項１又は２に記載の電源装置の保護装置によれば、負荷部が短絡した場合でも、電源装置に過大な電流が流れるのを防止して電源装置が破壊されるのを防止することができる。また、電源装置の電源スイッチオン時に発生する電源装置の急激な出力電圧の跳ね上がりから負荷部を保護することができる。

本発明の実施の形態における保護装置の具体回路図を含む正常な接続状態を示す照明装置のブロック回路図である。 本発明の実施の形態における電源立ち上げ時の動作を説明する場合のブロック回路図である。 本発明の実施の形態における等価回路図である。 本発明の実施の形態における等価回路図である。 本発明の実施の形態におけるＬＥＤ負荷部を逆接した場合のブロック回路図である。 本発明の実施の形態における保護装置の出力側が短絡された場合のブロック回路図である。 本発明の実施の形態における保護装置の出力側に交流電源が接続された場合のブロック回路図である。 本発明の実施の形態における保護装置の出力側に交流電源が接続された場合の動作説明図である。 従来例の照明装置のブロック回路図である。 従来例のＬＥＤ電源装置にＬＥＤ負荷部を逆接した場合の照明装置のブロック回路図である。 従来例のＬＥＤ電源装置の出力側に交流電源を接続した場合の照明装置のブロック回路図である。

以下、本発明の実施の形態を図面を参照して詳細に説明する。図１は本発明の具体回路図を示しており、本発明の保護装置２０は、従来例と同様の構成のＬＥＤ電源装置１０と、ＬＥＤ負荷部１１との間に設けているものである。
保護装置２０の入力側の入力端子Ｔ５、Ｔ６とＬＥＤ電源装置１０の出力端子Ｔ３、Ｔ４とをそれぞれ接続し、また、保護装置２０の出力端子Ｔ７、Ｔ８にＬＥＤ負荷部１１が接続されるようになっている。

ＬＥＤ電源装置１０からの出力電圧Ｖ＋は、保護装置２０の入力端子Ｔ５に印加され、ＬＥＤ電源装置１０の出力端子Ｔ４は、保護装置２０のアースラインとしての入力端子Ｔ６と接続されている。
ここで、説明の便宜上、保護装置２０の入力端子Ｔ５と、出力端子Ｔ７との間のラインを陽極ライン２１と称し、また、入力端子Ｔ６と、出力端子Ｔ８との間のラインを陰極ライン２２と称する。

次に、保護装置２０の構成について説明する。陽極ライン２１にはダイオードＤ１が介装されており、このダイオードＤ１のアノードＡが入力端子Ｔ５に接続され、ダイオードＤ１のカソードＫが出力端子Ｔ７に接続されている。
入力端子Ｔ５、Ｔ６間にはダイオードＤ３が並列に接続されており、このダイオードＤ３のカソードＫが陽極ライン２１に接続され、ダイオードＤ３のアノードＡが陰極ライン２２に接続されている。

陰極ライン２２には抵抗ＲＣと、エンハンスメント型の電界効果トランジスタＦＥＴ１とが直列に介装されており、電界効果トランジスタＦＥＴ１のソースＳと抵抗ＲＣの一端とが接続され、抵抗ＲＣの他端は入力端子Ｔ６に接続されている。また、電界効果トランジスタＦＥＴ１のドレインＤは出力端子Ｔ８に接続されている。

前記陽極ライン２１と陰極ライン２２との間には、抵抗ＲＥと、ＰＮＰ型のトランジスタＱ２と、ベース抵抗ＲＢとの直列回路が接続されている。抵抗ＲＥの一端はトランジスタＱ２のエミッタと接続され、抵抗ＲＢの一端はトランジスタＱ２のベースに接続されている。また、トランジスタＱ２のエミッタ・ベース間にはダイオードＤ２が並列に接続されている。

トランジスタＱ２のコレクタと、ＮＰＮ型のトランジスタＱ１のコレクタとが接続され、このトランジスタＱ１のベースは抵抗ＲＣの一端側の陰極ライン２２に接続されている。また、トランジスタＱ１のエミッタは抵抗ＲＣの他端側の陰極ライン２２に接続されている。

電界効果トランジスタＦＥＴ１のゲートＧはトランジスタＱ２のコレクタに接続され、電界効果トランジスタＦＥＴ１のゲートＧとソースＳとの間にツエナーダイオードＺＤが並列に接続されている。また、このツエナーダイオードＺＤに並列に抵抗ＲＤが接続されている。
さらに、抵抗ＲＣと電界効果トランジスタＦＥＴ１との直列回路に、高抵抗ＲＳが並列に接続されている。

ＬＥＤ負荷部１１の正常接続時
次に、図１に示すように、保護装置２０の入力端子Ｔ５、Ｔ６にＬＥＤ電源装置１０が接続され、保護装置２０の出力端子Ｔ７、Ｔ８にＬＥＤ負荷部１１が逆接ではなく正常に接続された場合の動作について説明する。

先ず、ＬＥＤ負荷部１１が図１に示すように正常な接続である場合、ＬＥＤ電源装置１０の電源スイッチＳＷ（図９参照）をオンにすると、ＬＥＤ電源装置１０から保護装置２０に出力電圧Ｖ＋が加えられた瞬間から、高抵抗ＲＳを通じてトランジスタＱ２のエミッタ・ベース間に僅かなベース電流が流れる。
トランジスタＱ２のコレクタ電流は、該トランジスタＱ２のベース電流が僅かなため、コレクタ電流も僅かな値であり、電界効果トランジスタＦＥＴ１のゲートＧ・ソースＳ間の入力容量を急速に充電するに十分ではなく、電界効果トランジスタＦＥＴ１のゲート電圧は、上記電界効果トランジスタＦＥＴ１の入力容量と、抵抗ＲＥと抵抗ＲＤの並列合成抵抗から決まる時定数で立ち上がる。

電界効果トランジスタＦＥＴ１のゲート電圧の上昇に伴い、電界効果トランジスタＦＥＴ１も非導通状態から徐々に導通状態へと移行する。電界効果トランジスタＦＥＴ１が導通状態へと移行していき、この電界効果トランジスタＦＥＴ１からトランジスタＱ２に十分なベース電流が供給されるようになると、電界効果トランジスタＦＥＴ１は完全導通状態となる。

電界効果トランジスタＦＥＴ１が完全導通状態となることで、ＬＥＤ電源装置１０からの定電流がダイオードＤ１を介してＬＥＤ負荷部１１に流れ、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎを点灯駆動する。
これにより、ＬＥＤ電源装置１０とＬＥＤ負荷部１１との間に保護装置２０を介装させても、電源オン時に、各ＬＥＤ１〜ＬＥＤｎを正常に点灯させることができる。

電源立ち上げ時の動作（出力電圧Ｖ＋の跳ね上がりからのＬＥＤ負荷部１１の保護）
ここで、電源立ち上げ時の動作について詳しく説明する。従来例でも説明したように、ＬＥＤ電源装置１０は定電流制御であるため、その出力電圧Ｖ＋は負荷の状態によって変わる。電源の立ち上げ時は、フィードバック系の遅れ等により出力電圧Ｖ＋が跳ね上がり、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎの寿命に悪影響を与えてしまう。
そこで、本実施形態では、図２に示すように、ＬＥＤ負荷部１１が正常な接続である場合、ＬＥＤ電源装置１０から電圧が加えられた瞬間から高抵抗ＲＳを通じてトランジスタＱ２のエミッタ・ベース間に僅かなベース電流ＩＢが流れる。

トランジスタＱ２のコレクタ電流は、トランジスタＱ２のベース電流が僅かなため、コレクタ電流も僅かな値であり、電界効果トランジスタＦＥＴ１の入力容量（ゲートＧ・ソースＳ間の容量：図２参照）を急速に充電するに十分ではなく、ゲート電圧は、図３及び図４に示す回路定数から決まる時定数で立ち上がる。

ここで、図３に示すように、トランジスタＱ２は電流源として動作するものであり、トランジスタＱ２のコレクタ電流は、ベース電流の hfe倍流れるが、エ
ミッタ抵抗ＲＥが存在するため、コレクタ電流は実際にはエミッタ抵抗ＲＥで制限されてしまう。つまり、トランジスタＱ２は単なるスイッチとして動作し、図３の等価回路を描くと図４のようになる。

図４において、Ｖｅは時定数回路にかかる実効電圧で、抵抗ＲＥと抵抗ＲＤで分圧した電圧になる。Ｒｅは、抵抗ＲＥと抵抗ＲＤの並列合成抵抗である。したがって、電界効果トランジスタＦＥＴ１のゲート電圧が立ち上がる回路定数Ｔｃは、Ｔｃ＝Ｒｅ×入力容量Ｃｃとなる。
この電界効果トランジスタＦＥＴ１のゲート電圧が立ち上がる時間を、電源の立ち上げ時の時間より遅く設定する。抵抗ＲＥと抵抗ＲＤの並列合成抵抗Ｒｅと入力容量Ｃｃの回路定数Ｔｃで所謂ソフトスタート回路を構成している。

上記の回路定数Ｔｃで電界効果トランジスタＦＥＴ１のゲート電圧が立ち上がっていき、このゲート電圧の上昇に伴い、電界効果トランジスタＦＥＴ１も非導通状態から徐々に導通状態へと移行し、電界効果トランジスタＦＥＴ１から十分なベース電流ＩＢが供給されるようになると、電界効果トランジスタＦＥＴ１は完全導通状態となる。

このように、電源の立ち上げ時の出力電圧Ｖ＋が跳ね上がった場合でも、電界効果トランジスタＦＥＴ１のゲート電圧が立ち上がる時間を、電源の立ち上げ時の時間より遅く設定することで、ＬＥＤ電源装置１０の電源立ち上がり特性を補償することになる。これにより、ＬＥＤ電源装置１０の電源立ち上げ時の出力電圧Ｖ＋が跳ね上がった場合でも、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎに与える影響を無くすことができる。

ここで、抵抗ＲＥは、上述のソフトスタート回路も構成しており、ツエナーダイオードＺＤは、電界効果トランジスタＦＥＴ１のゲート電圧の異常上昇の保護を兼ねている。

電界効果トランジスタＦＥＴ１の保護
ここで、図１に示すような正常な動作状態では、電界効果トランジスタＦＥＴ１のゲートＧに印加されるゲート電圧は、ＬＥＤ負荷部１１の順方向電圧ＶＦを抵抗ＲＤと抵抗ＲＥで分圧した電圧となる。そのため、この抵抗ＲＤと抵抗ＲＥで分圧した電圧が、負荷によって電界効果トランジスタＦＥＴ１のゲートＧ・ソースＳ間の絶対最大定格を超える場合があり得る。
この抵抗ＲＤと抵抗ＲＥで分圧した電圧が、負荷によって電界効果トランジスタＦＥＴ１のゲートＧ・ソースＳ間の絶対最大定格を超えないように、そのツエナー電圧を有するツエナーダイオードＺＤを接続している。すなわち、ツエナーダイオードＺＤは、負荷に依らずゲート電圧を絶対最大定格以内に抑える役割を持っている。この方法によれば、電界効果トランジスタＦＥＴ１の制御電圧を別途作る必要がなく、安価な回路となる。

ここで、電界効果トランジスタＦＥＴ１の制御電圧を別途作る必要がなく、安価な回路となるという理由について説明する。例えば、ＦＥＴ１を接合型の電界効果トランジスタまたはＭＯＳ型Ｐチャンネルを使用すれば、マイナスの電源を作る必要があり、ＮチャンネルＭＯＳ型でも２０Ｖまたは３０Ｖ以上の電圧を加えると電界効果トランジスタが破壊される。
本発明では、電界効果トランジスタＦＥＴ１にＮチャンネルＭＯＳ型を用いているものであり、したがって、制御電圧は０Ｖから２０Ｖ未満が必要になるが、ＬＥＤ電源装置１０の出力電圧Ｖ＋は、５０Ｖ〜２００Ｖであり、ツエナーダイオードＺＤが１個で制御電圧（ツエナーダイオードＺＤのツエナー電圧）を得ることができる。

ＬＥＤ負荷部１１を逆接した場合
ところで、電界効果トランジスタＦＥＴ１には非導通状態と導通状態の境となるゲート電圧閾値がある。図５に示すように、保護装置２０の出力端子Ｔ７、Ｔ８に間違ってＬＥＤ負荷部１１を逆に接続（逆接）した場合、ＬＥＤ負荷部１１の両端の電圧である逆方向電圧ＶＲは、順方向電圧ＶＦ（図１参照）の１／３〜１／５程度に低下する。
この出力端子Ｔ７、Ｔ８の両端に印加される逆方向電圧ＶＲを、抵抗ＲＤと抵抗ＲＥで分圧した電圧が電界効果トランジスタＦＥＴ１の閾値電圧以下になるように抵抗ＲＤと抵抗ＲＥの定数を選ぶことで、電界効果トランジスタＦＥＴ１を非導通状態とすることができ、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎに過大な逆方向の電流を流すのを防止することができる。

これにより、ＬＥＤ電源装置１０にＬＥＤ負荷部１１を間違って逆に接続した場合でも、抵抗ＲＤと抵抗ＲＥの定数を電界効果トランジスタＦＥＴ１の閾値電圧以下になるように決めることで、電界効果トランジスタＦＥＴ１を非導通状態にさせて、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎに逆方向の電流が流れるのを防止することができる。
したがって、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎに過大な電流が流れるのを防止することができて、各ＬＥＤ１〜ＬＥＤｎが破壊、損傷するのを防ぐことができる。

ＬＥＤ負荷部１１に流れる電流が遮断された場合
ここで、ＬＥＤ負荷部１１に流れる電流が遮断された場合、例えば、ＬＥＤ負荷部１１が保護装置２０から外れた場合では以下のように動作する。図１において、ＬＥＤ負荷部１１に流れる電流が何らかの原因で遮断されれば、ＬＥＤ電源装置１０は出力電圧Ｖ＋を上げて電流を流そうとするため、高抵抗ＲＳを通じて電界効果トランジスタＦＥＴ１へ流すベース電流が増え、電界効果トランジスタＦＥＴ１は導通状態となるが、負荷電流が流れないため、ＬＥＤ負荷部１１は保護されている状態となる。また、トランジスタＱ２に流れる電流も抵抗ＲＥで制限されるため、過大な電流が流れることはなく、そのためトランジスタＱ２や電界効果トランジスタＦＥＴ１は保護される。
これにより、ＬＥＤ電源装置１０とＬＥＤ負荷部１１とは保護されることになる。

ＬＥＤ負荷部１１が短絡した場合
図６は、正常に点灯しているＬＥＤ負荷部１１を短絡した場合を示しており、ＬＥＤ負荷部１１を短絡した場合は、瞬間的に短絡電流が流れ、陰極ライン２２に介装した電流検出抵抗ＲＣの両端に電位差が発生する。
この電位差がトランジスタＱ１のベース電流を流すことができる電位差になれば、トランジスタＱ１がオンして電界効果トランジスタＦＥＴ１のゲートＧとソースＳ間の電極を短絡し、電界効果トランジスタＦＥＴ１の入力容量に蓄積した電荷を放電させてゲート電圧をソース電位まで低下させる。したがって、電界効果トランジスタＦＥＴ１は非導通状態となり短絡電流が流れるのを防止する。

同時に、トランジスタＱ２のエミッタ・ベース間電圧はダイオードＤ１の順方向降下電圧まで低下し、トランジスタＱ２はオフ状態となり、電界効果トランジスタＦＥＴ１のゲートＧへの電圧供給が停止する。ＬＥＤ負荷部１１が短絡状態である間は、トランジスタＱ２はオフ状態を継続するため、短絡電流は流れない。

これにより、ＬＥＤ負荷部１１が短絡した場合でも、短絡電流がＬＥＤ電源装置１０に流れるの阻止して、ＬＥＤ電源装置１０内の部品が破損されるのを防止することができる。

ＬＥＤ電源装置１０の電源立ち上げ時にＬＥＤ負荷部１１が短絡している場合
また、ＬＥＤ電源装置１０の電源の立ち上げ時に、既にＬＥＤ負荷部１１が短絡状態である場合、高抵抗ＲＳを通じてトランジスタＱ２のエミッタ・ベース間に僅かなベース電流が流れるが、トランジスタＱ２のエミッタ・ベース間電圧はＬＥＤ負荷部１１が短絡の状態であるため、ダイオードＤ１の順方向降下電圧しか掛からず、十分なコレクタ電流を流すことができない。
したがって、電界効果トランジスタＦＥＴ１のゲートＧへの電圧供給が停止し、ＬＥＤ負荷部１１が短絡状態である間はトランジスタＱ２はオフ状態を継続するため、短絡電流は流れない。

これにより、ＬＥＤ電源装置１０の電源の立ち上げ時に、既にＬＥＤ負荷部１１が短絡状態である場合であっても、短絡電流が流れるのを防止することができて、ＬＥＤ電源装置１０を保護することができる。

ＬＥＤ負荷部１１のＬＥＤが１個または数個が短絡している場合
ところで、図１に示すように、ＬＥＤ負荷部１１は通常は複数のＬＥＤを直列に接続して使用される。その内の部分的、つまり１個または数個のＬＥＤが短絡故障すれば、ＬＥＤ負荷部１１の順方向降下電圧ＶＦは低下するが、この順方向降下電圧ＶＦを抵抗ＲＤと抵抗ＲＥで分圧した電圧が電界効果トランジスタＦＥＴ１の閾値電圧以下にならない限りＬＥＤ負荷部１１に電流は流れ続ける。

しかし、ＬＥＤ負荷部１１のＬＥＤに流れる電流は、正常なＬＥＤの灯数の時より増大するため、ＬＥＤの保護の観点から増大する電流を適当な値に制御する必要がある。この制限をかけたい電流に対する順方向降下電圧ＶＦを、抵抗ＲＤと抵抗ＲＥで分圧した電圧が電界効果トランジスタＦＥＴ１の閾値電圧以下になるように抵抗ＲＤと抵抗ＲＥの定数を選ぶことで、電界効果トランジスタＦＥＴ１を非導通状態にさせてＬＥＤ負荷部１１に電流が流れるのを防止することができる。

すなわち、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎの内正常なＬＥＤが損傷や破壊されない程度では、抵抗ＲＤと抵抗ＲＥで分圧した電圧が電界効果トランジスタＦＥＴ１の閾値電圧以上となるように抵抗ＲＤと抵抗ＲＥの抵抗値と設定すると共に、短絡故障したＬＥＤの個数が増えた結果、順方向降下電圧ＶＦが下がることによって他の正常なＬＥＤが損傷や破壊される電流値となる過大な電流に対しては、順方向降下電圧ＶＦを、抵抗ＲＤと抵抗ＲＥで分圧した電圧が電界効果トランジスタＦＥＴ１の閾値電圧以下になるように抵抗ＲＤと抵抗ＲＥの定数を選ぶようにしている。

これにより、複数のＬＥＤを使用しているＬＥＤ負荷部１１の１個または複数個のＬＥＤが短絡故障しても、ＬＥＤに大きな電流が流れるのを防止でき、ＬＥＤが破損するのを防止することができる。
このように抵抗ＲＤと抵抗ＲＥの定数を電界効果トランジスタＦＥＴ１の閾値電圧以下となるように設定することで、上述のＬＥＤ負荷部１１の極性逆接続の保護を損なうことなく、この目的を達成することができる。

ここで、負荷側（ＬＥＤ負荷部１１側）が短絡した場合、通常の一般的な保護デバイス、例えばノーフューズブレーカは、短絡電流で回路を遮断し、復旧は人手による。本実施形態では、保護装置２０は、短絡電流で回路を遮断し、その原因（ショート）が取り除かれれば、ＬＥＤ負荷部１１が正常に接続されている場合と同様になるので、自動復帰する。

また、ＬＥＤ負荷部１１の直列に接続されたＬＥＤ１〜ＬＥＤｎの１個または数個が短絡故障をした場合、ＬＥＤ電源装置１０の出力電圧Ｖ＋は低下するが、短絡状態には至らない。保護装置２０はＬＥＤ電源装置１０を保護するため出力の「電力」を制御してＬＥＤ電源装置１０を保護する。
したがって、この場合、回路を完全に遮断するのではなく、発生した状況によって照明器具として動作するように保護している。

このように、保護装置２０は、短絡電流で回路を遮断し、その原因（ショート）が取り除かれれば自動復帰することと、ＬＥＤ負荷部１１の直列に接続されたＬＥＤ１〜ＬＥＤｎの１個または数個が短絡故障をした場合に回路を完全に遮断するのではなく、発生した状況によって照明器具として動作するように保護していることとを選択的に保護している。

電源立ち上げ時後にＬＥＤ負荷部１１を接続した場合
ところで、保護装置２０にＬＥＤ負荷部１１を接続せずに、無負荷状態で電源を立ち上げれば電界効果トランジスタＦＥＴ１は導通状態となる。また、出力電圧Ｖ＋はＬＥＤ電源装置１０の能力いっぱいの高電圧を出力するため、この状態で不用意にＬＥＤ負荷部１１を接続すれば過大な電流がＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎに流れ、ＬＥＤの寿命に悪影響を与える。

そこで、本実施形態では、この各ＬＥＤ１〜ＬＥＤｎに流れる過大な電流を電流検出用抵抗ＲＣで検出してトランジスタＱ１をオンにし、電界効果トランジスタＦＥＴ１のゲート電圧を下げて電流を制限し、電界効果トランジスタＦＥＴ１を非導通状態にしている。
これにより、ＬＥＤ負荷部１１へ過大な電流が流れるのを阻止して、ＬＥＤ負荷部１１の各ＬＥＤ１〜ＬＥＤｎを保護している。

ところで、過電流検知部ＲＣにて過電流を検知して、その過電流が無負荷状態で不用意にＬＥＤ負荷部１１を接続した場合などにより発生する突入電流のような一過性ではない場合であっても、過電流検知部ＲＣの検知限を超えて電流が流れることはできない。過電流検知部ＲＣの検知限を僅かでも超えることで、トランジスタＱ１がオン状態となって、電界効果トランジスタＦＥＴ１を非導通状態にすることで、過大な短絡電流が流れるの防止している。
しかし、過電流が一過性の場合では、過電流検知部ＲＣの両端の電位差はなくなり、その検知結果は保持せず、トランジスタＱ１はオフとなり、電界効果トランジスタＦＥＴ１を導通状態にしてＬＥＤ負荷部１１に定電流を流すべく速やかに復帰するようになっている。

これにより、一過性でない場合は過電流を確実に検知できて保護することができ、過電流が一過性の場合は速やかに復帰して過電流の監視を行なう。

保護装置２０の出力側に交流電源を接続した場合
図７は、保護装置２０の出力端子Ｔ７、Ｔ８に誤って交流電源を接続した場合を示しており、出力端子Ｔ７が高電位側で、出力端子Ｔ８が低電位側である状態では、逆流阻止用のダイオードＤ１が出力側（交流電源）からの電流流入を阻止してＬＥＤ電源装置１０を保護する。

また、出力端子Ｔ８が高電位側で、出力端子Ｔ７が低電位側である状態では、電界効果トランジスタＦＥＴ１のゲートＧにかかるＧ点でのゲート電圧は、電界効果トランジスタＦＥＴ１のソースＳのＳ点より低電位であるため、電界効果トランジスタＦＥＴ１は非導通状態を保ち、交流電源からの電流流入を阻止する。

このように、保護装置２０の出力側に交流電源が間違って接続された場合でも、ダイオードＤ１と電界効果トランジスタＦＥＴ１により、交流電源からの電流がＬＥＤ電源装置１０へ流れるのを阻止し、ＬＥＤ電源装置１０を保護することができる。

ここで、出力端子Ｔ８が高電位側で、出力端子Ｔ７が低電位側である状態では、電界効果トランジスタＦＥＴ１のゲートＧにかかるＧ点でのゲート電圧は、電界効果トランジスタＦＥＴ１のソースＳのＳ点より低電位となる理由について説明する。
図８に示すように、保護装置２０のすべてのデバイスが理想的であれば、電流Ｉ１は、高電位側の出力端子Ｔ８から抵抗ＲＢ、ダイオードＤ２、抵抗ＲＥ、ダイオードＤ１を経て低電位の出力端子Ｔ７へと流れる。
また、電流Ｉ２は、出力端子Ｔ８、高抵抗ＲＳ、ダイオードＤ３、ダイオードＤ１を経て出力端子Ｔ７へと流れる。

この場合、Ｇ点とＳ点を通る電流はなく、Ｓ点はダイオードＤ３のアノードＡ側と同電位になる。抵抗ＲＳは高抵抗であるため、ダイオードＤ３のアノードＡ側の電位は、出力端子Ｔ７より、ダイオードＤ１とダイオードＤ３の順方向電圧分だけ高くなり、約１．０Ｖ位になる。
また、トランジスタＱ２のコレクタからベースに向かってはダイオード特性を示し、トランジスタＱ２のベース電位は、電流Ｉ１によって抵抗ＲＥと抵抗ＲＢで分圧された電位を持つ。したがって、トランジスタＱ２のベース電位の方がコレクタより高くなり、トランジスタＱ２を通る電流経路は遮断されることになる。

電界効果トランジスタＦＥＴ１はオフの状態であるため、この電流経路も遮断される。しかし、現実の電界効果トランジスタは、Ｓ点（ソース電極）とドレイン電極間に容量を持っていて、この容量を通って電流Ｉ３に示すように、電界効果トランジスタＦＥＴ１を介してツエナーダイオードＺＤと抵抗ＲＤの並列回路、トランジスタＱ１のベース・コレクタを経る２系統の回路を通してトランジスタＱ２へと流れる。これにより、Ｇ点の電位がＳ点より低くなる。

なお、ダイオードＤ３は、交流電源を保護装置２０の出力端子Ｔ７、Ｔ８に間違って接続した場合に、出力端子Ｔ８が高電位側である時に、ＬＥＤ電源装置１０に逆電圧が浸入しないように出力端子Ｔ７側へバイパスする目的のダイオードである。しかし、ＬＥＤ電源装置１０が出力回路にダイオードブリッジを備えている場合は、ダイオードＤ３は省略が可能である。
また、ダイオードＤ２は、同様に交流電源が出力端子Ｔ７、Ｔ８に接続された場合に、トランジスタＱ２のエミッタ・ベース間に過大な逆電圧がかかる場合において、これをバイパスする目的のダイオードであり、トランジスタＱ２を保護するものである。

このように本実施形態では、過電流検知部（過電流検知部）ＲＣと、トランジスタ（放電部）Ｑ１と、抵抗（電圧検知部）ＲＤ、ＲＥとが協調して動作し、全体として一連の保護協調が行なわれる回路構成としているものである。
これにより、少ない部品構成で、ＬＥＤ負荷部１１側が短絡した場合や、保護装置２０にＬＥＤ負荷部１１を誤って逆接した場合や、保護装置２０の出力側に交流電源を誤って接続した場合や、無負荷状態で不用意にＬＥＤ負荷部１１を接続した場合などに対して保護ができ、また、電源の立ち上がり特性に対して保護ができ、全体を小型で安価な回路で提供することができる。

１０ ＬＥＤ電源装置
１１ ＬＥＤ負荷部
２０ 保護装置
ＦＥＴ１ 電界効果トランジスタ（スイッチング素子）
Ｑ１ トランジスタ（放電部）
Ｑ２ トランジスタ（制御部）
ＲＣ 抵抗（過電流検知部）
ＲＤ 抵抗（電圧検知部）
ＲＥ 抵抗（電圧検知部）
Ｔ１ 出力端子
Ｔ２ 出力端子

Claims (5)

1. 電源装置（１０）と、前記電源装置（１０）から電力の供給をうける負荷部（１１）とを有し、
   前記電源装置（１０）と前記負荷部（１１）との間に保護装置（２０）を介装し、
   前記保護装置（２０）の一対の正負極の入力端（Ｔ５、Ｔ６）は、前記電源装置（１０）の一対の正負極の出力端（Ｔ３、Ｔ４）に接続され、
   前記保護装置（２０）の一対の正負極の出力端（Ｔ７、Ｔ８）は前記負荷部（１１）の一対の正負極の入力端に接続され、
   前記保護装置（２０）は、
   前記負荷部（１１）に順方向の電流を供給するときの電流注入側の電流経路（２１）と電流戻り側の電流経路（２２）のうちいずれか一方に介装されたスイッチング素子（ＦＥＴ１）と、
   前記スイッチング素子（ＦＥＴ１）の導通／非導通の切り替えを制御する制御信号を出力するトランジスタ（Ｑ２）と、
   前記電流注入側の電流経路（２１）と前記電流戻り側の電流経路（２２）のうちいずれか他方に、前記負荷部（１１）の順方向と一致する向きに介装された逆流阻止用のダイオード（Ｄ１）と、
   前記スイッチング素子（ＦＥＴ１）と並列に接続された抵抗（ＲＳ）とを備えており、
   前記トランジスタ（Ｑ２）は、その制御電流経路を前記電流注入側の電流経路（２１）と前記電流戻り側の電流経路（２２）との間に接続され、前記電流注入側の電流経路（２１）から前記電流戻り側の電流経路（２２）に向けて前記制御電流経路と前記抵抗（ＲＳ）に電流が流れたときに前記スイッチング素子（ＦＥＴ１）を導通状態に切り替えることを特徴とする電源装置の保護装置。
2. 電源装置（１０）と、前記電源装置（１０）から電力の供給をうける負荷部（１１）とを有し、
   前記電源装置（１０）と前記負荷部（１１）との間に保護装置（２０）を介装し、
   前記保護装置（２０）の一対の正負極の入力端（Ｔ５、Ｔ６）は、前記電源装置（１０）の一対の正負極の出力端（Ｔ３、Ｔ４）に接続され、
   前記保護装置（２０）の一対の正負極の出力端（Ｔ７、Ｔ８）は前記負荷部（１１）の一対の正負極の入力端に接続され、
   前記保護装置（２０）は、
   前記負荷部（１１）に順方向の電流を供給するときの電流注入側の電流経路（２１）と電流戻り側の電流経路（２２）のうちいずれか一方に介装されたスイッチング素子（ＦＥＴ１）と、
   前記スイッチング素子（ＦＥＴ１）の導通／非導通の切り替えを制御するトランジスタ（Ｑ２）と、
   前記電流注入側の電流経路（２１）と前記電流戻り側の電流経路（２２）のうちいずれか他方に、前記負荷部（１１）の順方向と一致する向きに介装された逆流阻止用のダイオード（Ｄ１）と、
   前記スイッチング素子（ＦＥＴ１）と並列に接続された第１の抵抗（ＲＳ）とを備えており、
   前記トランジスタ（Ｑ２）は、一方電極を第２の抵抗（ＲＥ）を介して前記電流注入側の電流経路（２１）に接続され、他方電極を前記スイッチング素子（ＦＥＴ１）の制御電極（Ｇ）に接続されるとともに第３の抵抗（ＲＤ）を介して前記電流戻り側の電流経路（２２）に接続され、さらに制御用電極を第４の抵抗（ＲＢ）を介して前記電流戻り側の電流経路（２２）に接続されていることを特徴とする電源装置の保護装置。
3. 前記電源装置（１０）に接続されるべき交流電源が、誤って前記保護装置（２０）の前記一対の出力端（Ｔ７、Ｔ８）に接続された場合、
   前記電流注入側の電流経路（２１）と接続した前記保護装置（２０）の出力端（Ｔ７）が前記電流戻り側の電流経路（２２）と接続した前記保護装置（２０）の出力端（Ｔ８）よりも高電位となる位相では、前記ダイオード（Ｄ１）により前記交流電源からの流入電流が前記電源装置（１０）に流入するのを阻止し、
   前記電流戻り側の電流経路（２２）と接続した前記保護装置（２０）の出力端（Ｔ８）が前記電流注入側の電流経路（２１）と接続した前記保護装置（２０）の出力端（Ｔ７）よりも高電位となる位相では、非導通の状態にある前記スイッチング素子（ＦＥＴ１）により前記交流電源からの流入電流が前記電源装置（１０）に流入するのを阻止することを特徴とする請求項１又は２に記載の電源装置の保護装置。
4. 前記電流戻り側の電流経路（２２）と接続した前記保護装置（２０）の入力端（Ｔ６）と、前記電流注入側の電流経路（２１）と接続した前記保護装置（２０）の入力端（Ｔ５）とを、前記電流戻り側の電流経路（２２）から前記電流注入側の電流経路（２１）にむけて順方向となるように第２のダイオード（Ｄ３）で接続したことを特徴とする、請求項１又は２に記載の電源装置の保護装置。
5. 前記制御電流経路において、前記トランジスタ（Ｑ２）に過大な逆電圧が加わるのを防止するためのダイオード（Ｄ２）を前記トランジスタ（Ｑ２）と並列に設けたことを特徴とする、請求項１又は２に記載の電源装置の保護装置。

Images