JP2011083098A - サージ電圧抑制装置およびモータ制御装置 - Google Patents

サージ電圧抑制装置およびモータ制御装置 Download PDF

Info

Publication number
JP2011083098A
JP2011083098A JP2009232456A JP2009232456A JP2011083098A JP 2011083098 A JP2011083098 A JP 2011083098A JP 2009232456 A JP2009232456 A JP 2009232456A JP 2009232456 A JP2009232456 A JP 2009232456A JP 2011083098 A JP2011083098 A JP 2011083098A
Authority
JP
Japan
Prior art keywords
unit
surge voltage
voltage
clamp
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009232456A
Other languages
English (en)
Other versions
JP5421049B2 (ja
Inventor
Kiyotake Nohara
貴誉丈 野原
Tadashi Kawai
正 河合
Hiromichi Nishimura
博道 西村
Osamu Yokoi
修 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Schneider Inverter Corp
Original Assignee
Toshiba Schneider Inverter Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Schneider Inverter Corp filed Critical Toshiba Schneider Inverter Corp
Priority to JP2009232456A priority Critical patent/JP5421049B2/ja
Publication of JP2011083098A publication Critical patent/JP2011083098A/ja
Application granted granted Critical
Publication of JP5421049B2 publication Critical patent/JP5421049B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】サージ電圧を抑制するために用いる半導体素子の特性のばらつきに起因した故障を防ぐとともに、半導体素子の故障状態を直ちに検出することができるサージ電圧抑制装置を提供する。
【解決手段】モータ端において各相間に設けられるサージ電圧抑制装置は、パワーMOSFETからなるトランジスタM1、M2により構成されたクランプ部10と、クランプ部10が短絡故障すると溶断してクランプ部10の通電経路を遮断するように設けられたヒューズF1からなる保護部11と、保護部11が溶断すると発光ダイオードLD1に断続的に順方向電流を流す検出部12と、発光ダイオードLD1からなる表示部13とから構成されている。
【選択図】図2

Description

本発明は、インバータによりモータが駆動される際に、そのモータ端にて発生するサージ電圧を抑制するサージ電圧抑制装置およびこのサージ電圧抑制装置を備えたモータ制御装置に関する。
電圧形PWM方式のインバータは、矩形波状(パルス状)の電圧を出力する。このような出力電圧は、電圧変化率(dV/dt)が高いため、非常に高い周波数成分を含んでいる。また、インバータの出力電圧は、ケーブルを介してモータに供給される。このようなことから、ケーブルとモータのインピーダンスの相違による反射共振などが原因で、モータ端においてサージ電圧が発生する。このサージ電圧は、上記ケーブルの長さや種類(インピーダンス)、布設方法などに依存しており、その最大値はインバータの出力端における電圧の2倍以上になることが知られている。上記サージ電圧が原因で、モータの巻線のうち、特にインバータに近い側の巻線部分の絶縁が劣化してしまう。モータ巻線の絶縁劣化が進むと、最悪の場合には絶縁破壊に至る可能性もあり、その場合には非常に危険な状態となる。
そこで、インバータ出力端またはモータ端に、交流リアクトル、サージ電圧抑制フィルタなどを付加し、サージ電圧の発生を抑制することが広く行われている。ただし、一般にこれらの付加装置は価格が高い上、大きく且つ重い。このため、その設置に多大な労力を要するとともに設置スペースを広くとらなければならない。
一方、特許文献1には、サージ吸収用の半導体素子を用いてサージ電圧を抑制する技術が開示されている。このものによれば、所定の電圧を超えるサージ電圧が印加されると、半導体素子が電流を流し、その電圧を所定値にクランプする。このような動作によってサージ電圧が抑制される。
特許第3742636号公報 特開昭61−1220号公報
一般的に使用されるサージ吸収用の半導体素子としては、例えばツェナーダイオードが挙げられる。現状、ツェナーダイオードの定格電圧(ツェナー電圧の定格値)は、最大でも400V程度である。一方、モータに生じるサージ電圧の電圧値は、少なくとも1000V程度となる。このことから、特許文献1記載の半導体素子を、前述したインバータにより駆動されるモータ端の例えば各相間に接続してサージ電圧を抑制しようとする場合、次のような問題が生じる。
すなわち、モータ端に生じるサージ電圧を抑制するためには、各相間に複数の上記半導体素子を直列に接続することで単体でのクランプ電圧よりも高いクランプ電圧を実現する必要がある。しかし、このように複数の半導体素子を直列接続して用いると、各素子の特性のばらつきに起因して各半導体素子が分担する電圧が不平等になってしまう。分担電圧が不平等になると、高い電圧を分担している素子が故障してしまう可能性が生じる。
半導体素子の故障には、大きく分けて短絡モードと開放モードとがあるが、開放モードで故障する場合でも、まず短絡故障が発生し、それに伴い流れる過大な電流により素子内部の最も弱い部分が溶断して最終的に開放モードになる。つまり、半導体素子が故障する際、必ず最初に短絡状態が生じる。このことから、直列接続された半導体素子の1つが故障すると、その半導体素子は必ず短絡状態となる。そして、この故障した半導体素子が分担していた電圧が残りの半導体素子に印加されることで、これらが連鎖的に故障するおそれがある。全ての半導体素子が故障状態になると、モータの各相間が短絡状態になる。
通常、モータの各相間が短絡状態になると、インバータ側において、出力電流の過電流保護機能が動作してインバータ出力が遮断されるようになっている。しかし、この保護機能が動作する前に、故障した半導体素子が開放モードに移行した場合、モータの短絡状態が解消される。このようになると、半導体素子の故障によりサージ電圧抑制のための機能が無効化しているにもかかわらず、それに気付かずに運転が継続されてしまい、前述したサージ電圧による問題が生じるおそれがある。一方、上記保護機能が動作してインバータ出力が遮断された場合であっても、遮断される前の一時的な短絡状態において過大な電流が流れ、主系統の他の機器に悪影響を及ぼす可能性がある。
そこで、このような半導体素子の故障を検出するための構成を付加することが考えられる。例えば、特許文献2には、サージ電圧吸収用の半導体素子と直列に発光ダイオードまたはフォトカプラの発光素子を接続し、半導体素子が完全な短絡状態となる前の低インピーダンス状態を発光ダイオードの発光状態またはフォトカプラの受光素子の駆動状態により検出する技術が開示されている。
この特許文献2の技術を用いて、上記モータの各相間に接続したサージ吸収用の半導体素子の故障を検出しようとすると、以下のような問題が生じる。すなわち、素子が上述した低インピーダンス状態である期間は長いとは限らない。従って、この低インピーダンス状態を検出して何らかの保護動作を実行する前に、半導体素子が完全な短絡状態になる可能性がある。このようになると、短絡電流が流れることにより半導体素子および発光ダイオードなどの検出素子も故障する可能性があり、有効な故障検出ができないことになる。
本発明は上記事情に鑑みてなされたものであり、その目的は、サージ電圧を抑制するために用いる半導体素子の特性のばらつきに起因した故障を防ぐとともに、半導体素子の故障状態を直ちに検出することができるサージ電圧抑制装置およびこのサージ電圧抑制装置を備えたモータ制御装置を提供することにある。
上記した目的を達成するために、本発明のサージ電圧抑制装置は、電圧形PWM方式のインバータによりモータが駆動される際に、そのモータ端にて発生するサージ電圧を抑制するサージ電圧抑制装置であって、前記モータ端の各相に対応して設けられ、当該各相の電圧が所定のクランプ電圧を超えて上昇しようとすると当該モータ端から電流を流すことで、当該各相の電圧を前記クランプ電圧に制限するクランプ部と、前記クランプ部に対応して設けられ、対応する前記クランプ部が短絡故障すると、直ちに当該クランプ部が介在する通電経路を遮断する保護動作を行う保護部と、前記保護部に対応して設けられ、対応する前記保護部による前記保護動作を検出する検出部と、前記検出部により前記保護部の保護動作が検出されると、前記クランプ部が故障状態であることを示す表示を行う表示部とを備え、前記クランプ部は、ドレイン・ソース間に内蔵されたボディダイオードを有する第1および第2のパワーMOSFETを備え、前記第1および第2のパワーMOSFETのゲート・ソース間をそれぞれ短絡するとともに、前記第1のパワーMOSFETと前記第2のパワーMOSFETとを前記ボディダイオードによる整流方向が互いに逆向きとなるように直列に接続して構成されていることを特徴とする。
上記構成によれば、従来はサージ吸収用途に用いられることがなかったパワーMOSFETによりクランプ部が構成されている。なお、このパワーMOSFETは、ドレイン・ソース間の耐圧実力値の高いものまで広く流通しており、所定のクランプ電圧に合わせて耐圧実力値を選定することが可能である。そして、第1および第2のパワーMOSFETは、各相の電圧の極性に応じていずれか一方のみがアバランシェ動作し、そのドレイン・ソース間電圧は耐圧実力値に制限され、これにより、モータ端におけるサージ電圧が所定のクランプ値に制限される。そして、このクランプ部が故障した場合、保護部によりその通電経路を遮断する保護動作が行われる。表示部は、検出部により保護部の保護動作が検出されると、クランプ部が故障状態であることを示す表示を行う。このように、装置内において故障状態の報知動作が完結するため、例えば故障状態を示す信号を外部に出力するための配線などを省くことができる。
本発明によれば、クランプ部を構成する第1および第2のパワーMOSFETは、各相の電圧の極性に応じていずれか一方のみがクランプ動作を行うので、各半導体素子の特性のばらつきに起因する故障が発生することはない。また、保護部による保護動作を検出すると、クランプ部が故障状態であることを表示する表示部を備えているので、例えば故障状態を示す信号を外部に出力するための配線を設けることなく、クランプ部の故障を使用者に知らせることが可能となる。従って、サージ電圧を抑制することができない状態で、インバータの運転が継続されることを確実に防止することができる。
本発明の第1の実施形態を示すモータ制御装置の概略構成図 サージ電圧抑制装置の電気構成を示す図 本発明の第2の実施形態を示すクランプ部の構成図 本発明の第3の実施形態を示す図2相当図 本発明の第4の実施形態を示す図2相当図 本発明の第5の実施形態を示す図2相当図 本発明の第6の実施形態を示す図1相当図 本発明の第7の実施形態を示す図2相当図 図1相当図
(第1の実施形態)
以下、本発明の第1の実施形態について図1および図2を参照しながら説明する。
図1は、モータ制御装置の電気構成を概略的に示している。図1に示すモータ制御装置1は、汎用の電圧形インバータ2によりモータ3をPWM駆動して制御するものである。インバータ2の各出力端子には、電圧供給線4u、4v、4w(ケーブルに相当)を介してモータ3の各相端子が接続されている。モータ3は、例えば三相の交流モータである。
インバータ2は、直流電源回路、インバータ主回路、ゲート駆動回路、制御部(いずれも図示せず)などから構成されている。直流電源回路は、交流電源より供給される交流を整流および平滑して出力する。インバータ主回路は、スイッチング素子を三相フルブリッジ接続して構成されたものであり、直流電源回路から出力される直流電圧を三相交流電圧に変換する。この三相交流電圧は、インバータ2の負荷であるモータ3に供給される。制御部は、インバータ主回路からパルス幅変調された指定周波数の三相交流電圧が出力されるようにインバータ主回路の各スイッチング素子の駆動をゲート駆動回路を介して制御する。
電圧供給線4u−4v間、電圧供給線4v−4w間および電圧供給線4u−4w間には、それぞれサージ電圧抑制装置7、8および9が接続されている。サージ電圧抑制装置7〜9は、モータ3端において発生するサージ電圧を抑制するものであり、クランプ部10、保護部11、検出部12、表示部13および端子P1、P2を備えている。
クランプ部10は、端子P1、P2間の電圧を所定のクランプ電圧VCPに制限する。保護部11は、クランプ部10が短絡故障した場合に、端子P1、P2間の通電経路を遮断する保護動作を行う。検出部12は、保護部11による保護動作が行われたことを検出する。表示部13は、検出部12により保護動作が検出されると、クランプ部10が故障状態であることを示す表示を行う。
図2は、サージ電圧抑制装置の具体的な構成を示している。なお、図2には、サージ電圧抑制装置7の構成のみを示すが、サージ電圧抑制装置8、9についても同様に構成されている。クランプ部10は、トランジスタM1、M2を備えている。トランジスタM1、M2は、Nチャネル型のパワーMOSFETであり、それぞれドレイン・ソース間に接続されたボディダイオードBD1、BD2を備えている。トランジスタM1、M2は、ドレイン・ソース間の耐圧実力値(実力耐圧)が1000V程度のものを選定して使用している。これにより、詳細の動作は後述するが、クランプ部10のクランプ電圧VCPは、約1000Vとなっている。
トランジスタM1、M2(第1、第2のパワーMOSFETに相当)は、いずれもゲート・ソース間が短絡されており、通常はオフ状態に固定されている。トランジスタM1、M2は、各ソースが互いに接続されている。トランジスタM1のドレインはノードNaに接続され、トランジスタM2のドレインはノードNbに接続されている。
保護部11は、速断型のヒューズF1を備えている。ヒューズF1の両端子は、それぞれノードNc、Ndに接続されている。保護部11とクランプ部10とは、端子P1と端子P2の間に直列に接続されている。すなわち、端子P1とノードNcが接続され、ノードNdとノードNaが接続され、ノードNbが端子P2に接続されている。
検出部12は、ダイオードD1、D2および抵抗R1を備えている。ノードNeとノードNfの間には、ダイオードD1および抵抗R1が直列に接続されている。また、ノードNgとノードNfの間には、ダイオードD2および抵抗R1が直列に接続されている。表示部13は、発光ダイオードLD1(発光素子に相当)を備えている。発光ダイオードLD1は、アノードがノードNhに接続され、カソードがノードNiに接続されている。
表示部13のノードNhは端子P1に接続され、ノードNiは検出部12のノードNeに接続されている。検出部12のノードNfは端子P2に接続され、検出部12のノードNgは、クランプ部10のノードNaと保護部11のノードNdと共通に接続されている。抵抗R1は、端子P1と端子P2の間の通電経路に流れる電流を制限するものであり、高抵抗値のものが使用される。ダイオードD1、D2は、その整流作用により、端子P1、P2間における逆流を阻止する。また、ダイオードD2は、ダイオードD1と抵抗R1の相互接続点であるノードNjの電位を、ヒューズF1が導通している状態且つ後述する特定の条件下において、端子P1の電圧からダイオードD2の順方向電圧VFを減じた電圧に固定する。
発光ダイオードLD1は、サージ電圧抑制装置7において、その点灯状態が外部から視認可能な態様で設けられている。詳細は作用説明にて後述するが、本実施形態のサージ電圧抑制装置7は、この発光ダイオードLD1を点灯させることで、クランプ部10が故障状態であることを使用者に報知するようになっている。
次に、上記構成のサージ電圧抑制装置の動作について説明する。
以下では、電圧供給線4u−4v間に接続されたサージ電圧抑制装置7の動作を例にして説明を行うが、サージ電圧抑制装置8、9についても同様の動作となる。なお、以下では、端子P1の電圧をVP1とし、端子P2の電圧をVP2として表す。まず、トランジスタM1、M2がいずれも故障していない状態の動作について説明する。
(1)「クランプ電圧VCP>電圧VP1−電圧VP2>0」であるときの動作
この場合には、モータ3端においてクランプ電圧VCPを超えるサージ電圧が発生していない。このとき、トランジスタM1、M2はいずれも通常のオフ状態である。このため、端子P1、ヒューズF1、ダイオードD2、抵抗R1、端子P2という経路で電流が流れる。なお、ノードNjの電位が、「電圧VP1−順方向電圧VF」に固定されるので、発光ダイオードLD1が介在する経路に電流は流れず、発光ダイオードLD1は消灯した状態である。
(2)「クランプ電圧VCP>電圧VP2−電圧VP1>0」であるときの動作
この場合にも、モータ3端においてクランプ電圧VCPを超えるサージ電圧が発生していない。このとき、トランジスタM1、M2はいずれも通常のオフ状態である。ただし、この場合、ダイオードD1、D2の整流作用により、端子P1、P2間には電流は流れない。従って、発光ダイオードLD1は消灯した状態である。
(3)「電圧VP1−電圧VP2>クランプ電圧VCP」であるときの動作
端子P2の電位を基準とした端子P1、P2間の電圧がクランプ電圧VCPを超えて上昇しようとすると、トランジスタM1がアバランシェ動作を行う。すなわち、ゲート・ソース間が短絡されたトランジスタM1のドレイン・ソース間に電流が流れ、そのドレイン・ソース間電圧が耐圧実力値(=クランプ電圧VCP)で安定する。この際、トランジスタM1のドレイン電流は、ボディダイオードBD2を通じて端子P2へと流れる。このような動作により、端子P1、P2間の電圧、つまり、電圧供給線4u、4v間の電圧は、約1000Vのクランプ電圧VCPに制限される。この際にも、発光ダイオードLD1が介在する経路に電流は流れず、発光ダイオードLD1は消灯した状態である。
(4)「電圧VP2−電圧VP1>クランプ電圧VCP」であるときの動作
端子P1の電位を基準とした端子P2、P1間の電圧がクランプ電圧VCPを超えて上昇しようとすると、トランジスタM2がアバランシェ動作を行う。すなわち、ゲート・ソース間が短絡されたトランジスタM2のドレイン・ソース間に電流が流れ、そのドレイン・ソース間電圧が耐圧実力値(=クランプ電圧VCP)で安定する。この際、トランジスタM2のドレイン電流は、ボディダイオードBD1を通じて端子P1へと流れる。このような動作により、端子P2、P1間の電圧、つまり電圧供給線4v、4u間の電圧は、約1000Vのクランプ電圧VCPに制限される。この際にも、発光ダイオードLD1が介在する経路に電流は流れず、発光ダイオードLD1は消灯した状態である。
続いて、トランジスタM1、M2の少なくともいずれか一方が故障した場合の動作について説明する。トランジスタM1、M2は、故障する場合には必ず短絡状態を伴う。トランジスタM1が短絡状態になると、上記した(1)、(3)の状態において、端子P1から端子P2へと過大な短絡電流が流れる。また、トランジスタM2が短絡状態になると、上記した(2)、(4)の状態において、端子P2から端子P1へと過大な短絡電流が流れる。このように過大な電流が流れると、直ちにヒューズF1が溶断し、端子P1、P2間の通電経路が遮断される。このように、故障したクランプ部10が主系統から素早く遮断される。
ただし、このままでは、電圧供給線4u、4v間において生じるサージ電圧を抑制できない状態のまま、インバータ2の運転が継続されてしまう可能性がある。そこで、本実施形態では、以下のようにしてクランプ部10が故障状態であることを検出し、それを使用者に知らせるようにしている。すなわち、ヒューズF1が溶断すると、ダイオードD2によるノードNjの電位固定状態が解除される。
ノードNjの電位固定状態が解除されると、上記した(1)、(3)の状態(正確には、電圧VP1−電圧VP2が、発光ダイオードLD1の順方向電圧にダイオードD1の順方向電圧を加えた電圧よりも高い状態)において、端子P1、発光ダイオードLD1、ダイオードD1、抵抗R1、端子P2という経路で電流が流れる。これにより、発光ダイオードLD1は点灯した状態となる。一方、上記した(2)、(4)の状態(正確には、電圧VP1−電圧VP2が、発光ダイオードLD1の順方向電圧にダイオードD1の順方向電圧を加えた電圧よりも低い状態)においては、発光ダイオードLD1が介在する経路に電流は流れない。これにより、発光ダイオードLD1は消灯した状態となる。
このような動作により、電圧供給線4u、4vから発光ダイオードLD1に対し断続的に順方向の電流が供給され、発光ダイオードLD1が点灯および消灯を繰り返す(点滅状態)。この発光ダイオードLD1の点滅周波数は、インバータ2のキャリア周波数に応じて決定される。通常、インバータ2のキャリア周波数は、数kHz(例えば1kHzや2kHz)〜十数kHz(例えば16kHz)の範囲で可変となっている。このため、発光ダイオードLD1の点滅周波数も数kHz〜十数kHzとなる。このように高速で点滅する発光ダイオードLD1は、人の目では常時点灯しているように見える。
従って、使用者は、発光ダイオードLD1が点灯していると認識し、クランプ部10が故障状態であると判断することができる。通常、使用者は、クランプ部10が故障している状態、つまりサージ抑制機能が無効化している状態であると判断した場合には、例えばインバータ2の運転を停止させるなどの対応を行う。このため、サージ電圧が抑制されない状態のまま、インバータ2の運転が継続されてしまう事態を防止できる。
以上説明したように、本実施形態のモータ制御装置1は、電圧供給線4u、4v間、電圧供給線4v、4w間、電圧供給線4u、4w間にそれぞれサージ電圧抑制装置7〜9を設けた構成であるので、モータ3端の各相間に発生するサージ電圧をクランプ電圧VCPに制限することができる。そして、サージ電圧抑制装置7〜9は、従来はサージ吸収用途として用いられることがなかったパワーMOSFETからなるトランジスタM1、M2により構成されたクランプ部10を備えている。なお、このパワーMOSFETは、ドレイン・ソース間の耐圧実力値の低いものから高いものまで広く流通している。
クランプ部10は、これらトランジスタM1、M2として耐圧実力値が高いパワーMOSFETを用いるとともに、各相電圧の極性に応じていずれか一方のみが動作するような接続形態として構成し、これによりサージ電圧の抑制動作を実現している。従って、本実施形態の構成によれば、複数の半導体素子を直列接続し、それら全ての動作によりクランプ動作を実現する構成の従来技術において問題であった各半導体素子の特性のばらつきに起因する故障が発生することはない。
サージ電圧抑制装置7〜9は、クランプ部10が故障した場合に、端子P1、P2間の通電経路を遮断する保護動作を行う保護部11を備えている。これにより、トランジスタM1、M2が短絡状態となって各相間に過大な短絡電流が流れ続けてしまう事態を防止できる。さらに、保護部11が速断型のヒューズF1により構成されているので、故障したクランプ部10が主系統から素早く遮断され、短絡電流によって主系統に及ぼす影響を小さくすることができる。
サージ電圧抑制装置7〜9は、保護部11の保護動作を検出する検出部12と、その保護動作が検出されると点灯する発光ダイオードLD1から構成された表示部13とを備えている。この発光ダイオードLD1は、サージ電圧抑制装置7〜9において、その点灯状態が外部から視認可能な態様で設けられている。このため、使用者は、発光ダイオードLD1の点灯状態によってクランプ部10の故障状態を知ることができる。そして、クランプ部10が故障状態であると判断した場合にインバータ2の運転を停止するなど適切な対応をとれば、モータ3端の各相間において生じるサージ電圧を抑制することができない状態で、インバータ2の運転が継続されることを確実に防止することができる。
クランプ部10の故障状態を表示するための表示部をサージ電圧抑制装置7〜9に設けたので、サージ電圧抑制装置7〜9内においてクランプ部10の故障状態の報知動作が完結する。このため、例えば、故障状態を示す検出信号をインバータ2などの外部機器に出力するための配線などを省くことができる。このように、検出信号用の配線が不要となることで以下のような効果が得られる。
例えば、検出用の配線を設けた場合には、その配線におけるノイズ対策を行う必要が生じる。本実施形態によれば、配線分のコストが低減されることは勿論であるが、検出用の配線そのものが存在しないので上記ノイズ対策を行う必要がない。また、前述したサージ電圧による問題は、インバータ2の設置場所とモータ3の設置場所とが離れるほど、つまり電圧供給線4u〜4wの配線距離が長くなるほど顕著化する。このような場合に、さらに検出信号用の配線を設けることは、その設置作業が煩雑化する上、配線が短い場合に比べて上記ノイズ対策が難しくなる。本実施形態によれば、上記した配線に関する種々の問題が発生すること自体を無くすことができる。
(第2の実施形態)
以下、第1の実施形態に対し、クランプ部の構成を変更した第2の実施形態について図3を参照しながら説明する。
図3は、本実施形態のクランプ部を示している。図3に示すように、トランジスタM21、M22は、Pチャネル型のパワーMOSFETであり、それぞれドレイン・ソース間に接続されたボディダイオードBD21、BD22を備えている。トランジスタM21、M22は、ドレイン・ソース間の耐圧実力値(実力耐圧)が1000V程度のものを選定して使用している。
トランジスタM21、M22は、いずれもゲート・ソース間が短絡されており、通常はオフ状態に固定されている。トランジスタM21、M22は、各ドレインが互いに接続されている。トランジスタM21のソースはノードNaに接続され、トランジスタM22のソースはノードNbに接続されている。このような構成のクランプ部21をサージ電圧抑制装置7〜9におけるクランプ部10に代えて用いた場合であっても、第1の実施形態と同様の作用および効果が得られる。
(第3の実施形態)
以下、第1の実施形態に対し、検出部の構成を変更した第3の実施形態について図4を参照しながら説明する。
図4は、第1の実施形態における図2相当図であり、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態の検出部31は、第1の実施形態の検出部12に対し、ダイオードD2が省略されている点が異なる。また、表示部13の発光ダイオードLD1と、ダイオードD1および抵抗R1との接続状態が変更されている。すなわち、ノードNhとノードNgの間に、発光ダイオードLD1、ダイオードD1、抵抗R1が直列に接続されている。
このような構成によれば、トランジスタM1、M2が故障して短絡状態となり、ヒューズF1が溶断すると、端子P1、発光ダイオードLD1、ダイオードD1、抵抗R1、トランジスタM1、ボディダイオードBD2、端子P2という経路で電流が流れ得る状態となる。従って、上記構成では、このような場合においてはクランプ部10の故障状態を検出して、発光ダイオードLD1を点灯できるので、検出部31の構成を簡素化しつつ、第1の実施形態と同様の効果が得られる。
上記構成では、以下のような場合にはクランプ部10の故障状態を検出することができない。すなわち、トランジスタM1、M2が故障して一旦短絡状態となり、ヒューズF1が溶断する前に開放モードでの故障に移行した場合には、発光ダイオードLD1を通じた経路に電流を流すことができない。従って、クランプ部10が開放状態で故障しているにもかかわらず、その状態を検出することができない。ただし、本実施形態における上記問題点については、ヒューズF1として、一層早く溶断するタイプのものを用いることで解消可能である。
(第4の実施形態)
以下、第1の実施形態に対し、サージ電圧抑制装置の構成を変更した第4の実施形態について図5を参照しながら説明する。
図5は、本実施形態のサージ電圧抑制装置41の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態のサージ電圧抑制装置41は、図2に示した第1の実施形態のサージ電圧抑制装置7に対し、保護部11に代えて保護部42を備えている点と、検出部12に代えて検出部43を備えている点とが異なる。
保護部42は、内部接点(警報接点)付きのヒューズ44により構成されている。ヒューズ44は、速断型のものであり、ヒューズ部44aが溶断すると、接点部44bが作動するようになっている。この接点部44bは常開形の接点(A接点)である。ヒューズ部44aの両端子は、それぞれノードNc、Ndに接続されている。検出部43は、ノードNeとノードNfの間に直列に接続されたヒューズ44の接点部44b、ダイオードD1および抵抗R1により構成されている。
上記構成のサージ電圧抑制装置41をサージ電圧抑制装置7〜9に代えて用いた場合には以下のような検出動作となる。すなわち、トランジスタM1、M2の故障に起因してヒューズ部44aが溶断すると、接点部44bが閉じる。これにより、端子P1、発光ダイオードLD1、ダイオードD1、抵抗R1、端子P2という経路で断続的に電流が流れ、発光ダイオードLD1は高速で点滅される。従って、上記構成のサージ電圧抑制装置41によっても、第1の実施形態と同様の作用および効果が得られる。
(第5の実施形態)
以下、第1の実施形態に対し、サージ電圧抑制装置の構成を変更した第5の実施形態について図6を参照しながら説明する。
図6は、本実施形態のサージ電圧抑制装置51の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態のサージ電圧抑制装置51は、図5に示した第4の実施形態のサージ電圧抑制装置41に対し、検出部43に代えて検出部52を備えている点と、表示部13に代えて表示部53を備えている点と、新たに電源回路54を備えている点とが異なる。
検出部52は、ノードNeとノードNfの間に接続されたヒューズ44の接点部44bにより構成されている。表示部53は、ノードNhとノードNiの間に接続されたランプ表示器55により構成されている。ランプ表示器55(発光素子に相当)は、その両端に直流電圧が印加されることで電流が流れて点灯する。電源回路54は、端子P1、P2を介して与えられる電圧(電圧供給線4u〜4wの電圧)を入力とし、所定の直流電圧を生成して出力する。電源回路54から出力される直流電圧は、ノードNh、Nf間に印加される。
ランプ表示器55は、サージ電圧抑制装置51において、その点灯状態が外部から視認可能な態様で設けられている。本実施形態のサージ電圧抑制装置51は、このランプ表示器55を点灯させることで、クランプ部10が故障状態であることを使用者に報知するようになっている。
上記構成のサージ電圧抑制装置51をサージ電圧抑制装置7〜9に代えて用いた場合には以下のような検出動作となる。すなわち、トランジスタM1、M2の故障に起因してヒューズ部44aが溶断すると、接点部44bが閉じる。これにより、電源回路54から出力される直流電圧がランプ表示器55の両端に印加され、ランプ表示器55が点灯される。従って、上記構成のサージ電圧抑制装置51によっても、第1の実施形態と同様の作用および効果が得られる。
(第6の実施形態)
以下、サージ電圧抑制装置を複数の分離可能なユニットから構成する第6の実施形態について図7を参照しながら説明する。
図7は、本実施形態のモータ制御装置の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。モータ制御装置61は、図1に示した第1の実施形態のモータ制御装置1に対し、サージ電圧抑制装置7〜9に代えてサージ電圧抑制装置7A〜9Aを備えている点が異なる。
サージ電圧抑制装置7Aは、クランプ部10、端子P1および端子P2からなる第1ユニット62と、保護部11、検出部12および表示部13からなる第2ユニット63とから構成されている。第1ユニット62において、端子P1はノードNkに接続されている。第1ユニット62のノードNkと、第2ユニット63の保護部11のノードNcおよび表示部13のノードNhとは着脱自在に接続される。第1ユニット62におけるクランプ部10のノードNaと、第2ユニット63における保護部11のノードNdおよび検出部12のノードNgとは着脱自在に接続される。第1ユニット62におけるクランプ部10のノードNbと、第2ユニット63における検出部12のノードNfとは着脱自在に接続される。このように、第1ユニット62と第2ユニット63とは、分離可能な状態で接続されている。なお、図7では、サージ電圧抑制装置8A、9Aの構成についての図示は省略しているが、サージ電圧抑制装置7Aと同様に構成されている。
上記したように、クランプ部10からなる第1ユニット62と、保護部11、検出部12および表示部13からなる第2ユニット63とによってサージ電圧抑制装置7A〜9Aを構成した場合であっても、第1の実施形態と同様の作用および効果が得られる。さらに、第1ユニット62および第2ユニット63を分離可能な状態で接続するように構成したので、以下のような効果が得られる。
例えば、上記各実施形態における所定の構成のクランプ部を備えた第1ユニット62を1種類の基本ユニットとして準備する。そして、上記各実施形態における保護部、検出部および表示部にそれぞれ対応した構成の第2ユニット63を複数種類のオプションユニットとして準備する。このようにすれば、使用者は、複数種類のオプションユニットの中から希望する構成を備えたものを選択することができる。さらに、第1ユニットを1種類とすることで、クランプ部について使用部品および組立作業が共通化され、その結果、サージ電圧抑制装置のシリーズ全体としての製造コストを低減することができる。
(第7の実施形態)
以下、第1の実施形態に対し、サージ電圧抑制装置の構成等を変更した第7の実施形態について図8および図9を参照しながら説明する。
図8および図9は、本実施形態のサージ電圧抑制装置およびそれを用いたモータ制御装置の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。図8に示すように、サージ電圧抑制装置71は、図2に示した第1の実施形態のサージ電圧抑制装置7に対し、端子P2に代えて端子Pa、Pbを備えている点と、新たに端子Pcを備えている点とが異なる。端子PaにはノードNbが接続され、端子PbにはノードNfが接続され、端子PcにはノードNa、Ndが接続されている。
上記構成のサージ電圧抑制装置71およびそれと同様に構成されたサージ電圧抑制装置72、73を、第1の実施形態のサージ電圧抑制装置7〜9に代えて用いる場合、図9に示すような接続形態となる。なお、図9では、検出部12および表示部13を1つのブロックとして示している。この図9に示すモータ制御装置74に設けられるサージ電圧抑制装置71〜73は、モータ3端において各相間に発生するサージ電圧を抑制する。
サージ電圧抑制装置71において、端子P1は電圧供給線4uに接続され、端子Paはサージ電圧抑制装置72の端子Pcに接続され、端子Pbは電圧供給線4vに接続され、端子Pcはサージ電圧抑制装置73の端子Paに接続されている。サージ電圧抑制装置72において、端子P1は電圧供給線4vに接続され、端子Paはサージ電圧抑制装置73の端子Pcに接続され、端子Pbは電圧供給線4wに接続されている。サージ電圧抑制装置73において、端子P1は電圧供給線4wに接続され、端子Pbは電圧供給線4uに接続されている。
上記接続形態によれば、サージ電圧抑制装置71〜73の各クランプ部10は、以下のようにモータ3端において各相間に発生するサージ電圧を抑制する。電圧供給線4u、4v間には、サージ電圧抑制装置71の保護部11およびクランプ部10、サージ電圧抑制装置72の保護部11が、この順に直列接続されている。従って、サージ電圧抑制装置71のクランプ部10は、電圧供給線4u、4v間に発生するサージ電圧を抑制するように機能する。また、サージ電圧抑制装置71、72の各保護部11により、サージ電圧抑制装置71のクランプ部10の短絡故障に対する保護が図られている。
電圧供給線4v、4w間には、サージ電圧抑制装置72の保護部11およびクランプ部10、サージ電圧抑制装置73の保護部11が、この順に直列接続されている。従って、サージ電圧抑制装置72のクランプ部10は、電圧供給線4v、4w間に発生するサージ電圧を抑制するように機能する。また、サージ電圧抑制装置72、73の各保護部11により、サージ電圧抑制装置72のクランプ部10の短絡故障に対する保護が図られている。
電圧供給線4w、4u間には、サージ電圧抑制装置73の保護部11およびクランプ部10、サージ電圧抑制装置71の保護部11が、この順に直列接続されている。従って、サージ電圧抑制装置73のクランプ部10は、電圧供給線4w、4u間に発生するサージ電圧を抑制するように機能する。また、サージ電圧抑制装置71、73の各保護部11により、サージ電圧抑制装置73のクランプ部10の短絡故障に対する保護が図られている。
このように、本実施形態のサージ電圧抑制装置71〜73によっても、モータ3端において各相間に発生するサージ電圧を抑制できる。また、サージ電圧抑制装置71〜73の各クランプ部10は、それぞれが2つの保護部11により保護される形態となっている。換言すると、サージ電圧抑制装置71〜73の各保護部11は、それぞれが2つのクランプ部10の短絡故障に対する保護動作を行うようになっている。さらに、サージ電圧抑制装置71〜73の各検出部12がそれぞれに対応する保護部11による保護動作を検出し、各表示部13は対応する検出部12により保護動作が検出されると、検出対象の保護部11に対応するクランプ部10が故障状態であることを表示する。従って、本実施形態によっても、第1の実施形態と同様の作用および効果が得られる。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
クランプ部10を構成するトランジスタM1、M2の接続位置を入れ替えてもよい。また、クランプ部21を構成するトランジスタM21、M22の接続位置を入れ替えてもよい。すなわち、トランジスタM1(M21)とM2(M22)とは、それぞれのボディダイオードによる整流方向が互いに逆向きとなるように直列に接続されていればよい。
各相に対応して設けた3つのサージ電圧抑制装置を、1つのユニットとしてまとめて構成してもよい。
保護部を構成するヒューズとして、溶断時に溶断したことを示す所定の表示を行う溶断表示部を備えたものを用いてもよい。この場合、溶断表示部の表示状態が外部から視認し易い形態でヒューズを配置する。このようにすれば、クランプ部の故障に起因してヒューズが溶断すると、溶断表示部が所定の表示を行う。使用者は、この表示に基づいてクランプ部が故障状態であると判断することができる。上記構成によれば、ヒューズが備える溶断表示部が検出部および表示部として機能するので、サージ電圧抑制装置を構成するための部品点数を大幅に削減することができる。
第5の実施形態において、ランプ表示器55は、その両端に交流電圧が印加されることで点灯するものでもよい。その場合、電源回路54は、端子P1、P2を介して与えられる電圧を入力とし、所定の交流電圧を生成して出力する構成とすればよい。また、3つのサージ電圧抑制装置内にそれぞれ電源回路54を設けていたが、各サージ電圧抑制装置とは独立して1つの電源回路54を設け、その電源回路54から3つのサージ電圧抑制装置内の各ランプ表示器55に対する電圧供給を行うようにしてもよい。また、3つのサージ電圧抑制装置内にそれぞれランプ表示器55を設けていたが、各サージ電圧抑制装置のいずれか1つだけにランプ表示器55を設け、3つの接点部44bの両端を互いに並列に接続する構成としてもよい。このようにすれば、3つのクランプ部10のうち少なくともいずれか1つが故障すると、ランプ表示器55が点灯されることになる。従って、3つのサージ電圧抑制装置の故障状態をOR条件で検出することができる。
第6の実施形態では、クランプ部10を備えた第1ユニット62と、保護部11、検出部12および表示部13を備えた第2ユニット63とに分離したが、これに限らずともよい。例えば、クランプ部10および保護部11を備えた第1ユニットと、検出部12および表示部13を備えた第2ユニットとに分離してもよい。すなわち、クランプ部10、保護部11、検出部12および表示部13のうち一部を着脱可能な構成とすればよい。
上記各実施形態では、3つのサージ電圧抑制装置をモータ3の各相間に接続したが、これに代えて或いはこれに加えて、サージ電圧抑制装置をモータ3の各相と接地との間に接続してもよい。このようにすれば、モータ3端において各相と接地との間に発生するサージ電圧を抑制することができる。
図面中、1、61、74はモータ制御装置、2はインバータ、3はモータ、4u、4v、4wは電圧供給線(ケーブル)、7〜9、41、51、7A〜9A、71〜73はサージ電圧抑制装置、10、21はクランプ部、11、42は保護部、12、31、43、52は検出部、13、53は表示部、44bは接点部(内部接点)、55はランプ表示器(発光素子)、BD1、BD2、BD21、BD22はボディダイオード、F1、44はヒューズ、LD1は発光ダイオード(発光素子)、M1、M21はトランジスタ(第1のパワーMOSFET)、M2、M22はトランジスタ(第2のパワーMOSFET)を示す。

Claims (11)

  1. 電圧形PWM方式のインバータによりモータが駆動される際に、そのモータ端にて発生するサージ電圧を抑制するサージ電圧抑制装置であって、
    前記モータ端の各相に対応して設けられ、当該各相の電圧が所定のクランプ電圧を超えて上昇しようとすると当該モータ端から電流を流すことで、当該各相の電圧を前記クランプ電圧に制限するクランプ部と、
    前記クランプ部に対応して設けられ、対応する前記クランプ部が短絡故障すると、直ちに当該クランプ部が介在する通電経路を遮断する保護動作を行う保護部と、
    前記保護部に対応して設けられ、対応する前記保護部による前記保護動作を検出する検出部と、
    前記検出部により前記保護部の保護動作が検出されると、前記クランプ部が故障状態であることを示す表示を行う表示部とを備え、
    前記クランプ部は、
    ドレイン・ソース間に内蔵されたボディダイオードを有する第1および第2のパワーMOSFETを備え、
    前記第1および第2のパワーMOSFETのゲート・ソース間をそれぞれ短絡するとともに、前記第1のパワーMOSFETと前記第2のパワーMOSFETとを前記ボディダイオードによる整流方向が互いに逆向きとなるように直列に接続して構成されていることを特徴とするサージ電圧抑制装置。
  2. 前記表示部は、
    前記検出部に対応して設けられ、
    対応する前記検出部により前記保護部の保護動作が検出されると、その保護部に対応する前記クランプ部が故障状態であることを示す表示を行うことを特徴とする請求項1記載のサージ電圧抑制装置。
  3. 前記クランプ部は、前記モータ端の各相間に接続されていることを特徴とする請求項1または2記載のサージ電圧抑制装置。
  4. 前記クランプ部は、前記モータ端の各相と接地との間に接続されていることを特徴とする請求項1ないし3のいずれかに記載のサージ電圧抑制装置。
  5. 前記表示部は、所定の電流を流すと発光する発光素子により構成され、
    前記検出部は、前記保護動作を検出すると前記モータ端から所定の電流を前記発光素子に供給することを特徴とする請求項1ないし4のいずれかに記載のサージ電圧抑制装置。
  6. 前記発光素子は、発光ダイオードであり、
    前記検出部は、前記保護動作を検出すると前記モータ端から順方向の電流を前記発光ダイオードに断続的に供給することを特徴とする請求項5記載のサージ電圧抑制装置。
  7. 前記保護部は、前記通電経路に直列に接続された速断型のヒューズであることを特徴とする請求項1ないし6のいずれかに記載のサージ電圧抑制装置。
  8. 前記ヒューズは、溶断時に作動する内部接点を備え、
    前記検出部は、前記内部接点を含んで構成され、当該内部接点の動作に応じて前記保護動作の検出を行うことを特徴とする請求項7記載のサージ電圧抑制装置。
  9. 前記ヒューズは、溶断時に溶断したことを示す表示を行う溶断表示部を備え、
    前記検出部および前記表示部は、前記溶断表示部により構成されることを特徴とする請求項7記載のサージ電圧抑制装置。
  10. 前記クランプ部、前記保護部、前記検出部および前記表示部のうち一部を着脱可能な構成としたことを特徴とする請求項1ないし8のいずれかに記載のサージ電圧抑制装置。
  11. ケーブルを介してモータを駆動する電圧形PWM方式のインバータと、
    請求項1ないし10のいずれかに記載のサージ電圧抑制装置とを備えていることを特徴とするモータ制御装置。
JP2009232456A 2009-10-06 2009-10-06 サージ電圧抑制装置およびモータ制御装置 Expired - Fee Related JP5421049B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009232456A JP5421049B2 (ja) 2009-10-06 2009-10-06 サージ電圧抑制装置およびモータ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009232456A JP5421049B2 (ja) 2009-10-06 2009-10-06 サージ電圧抑制装置およびモータ制御装置

Publications (2)

Publication Number Publication Date
JP2011083098A true JP2011083098A (ja) 2011-04-21
JP5421049B2 JP5421049B2 (ja) 2014-02-19

Family

ID=44076577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009232456A Expired - Fee Related JP5421049B2 (ja) 2009-10-06 2009-10-06 サージ電圧抑制装置およびモータ制御装置

Country Status (1)

Country Link
JP (1) JP5421049B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013200066A (ja) * 2012-03-26 2013-10-03 Corona Corp 空気調和装置
JP2016518096A (ja) * 2013-04-02 2016-06-20 ピヴォット・エレクトロニクス・ピーティーワイ・リミテッド サージ低減フィルタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217699A (ja) * 2005-02-02 2006-08-17 Yazaki Corp 異常検出装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217699A (ja) * 2005-02-02 2006-08-17 Yazaki Corp 異常検出装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013200066A (ja) * 2012-03-26 2013-10-03 Corona Corp 空気調和装置
JP2016518096A (ja) * 2013-04-02 2016-06-20 ピヴォット・エレクトロニクス・ピーティーワイ・リミテッド サージ低減フィルタ
US10170904B2 (en) 2013-04-02 2019-01-01 Pivot Electronics Pty Ltd Surge reduction filter

Also Published As

Publication number Publication date
JP5421049B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
US11075623B2 (en) Method for controlling a direct current switch, direct current switch, and DC voltage system
JP4575441B2 (ja) 三つの電圧レベルのスイッチングのためのコンバータ回路における漏電処理のための方法
JP6341334B2 (ja) Dcdcコンバータ
JP2008148511A (ja) インバータ回路
EP2747260B1 (en) Method for operating an electrical power rectifier, and an electrical power rectifier
US20150280609A1 (en) Load driving device
CN105531896A (zh) 在固态错误电流限制器中提供隔离电源给栅极驱动电路的系统和方法
JP2017050804A (ja) 半導体スイッチの保護回路
JP2009270999A (ja) 地絡検出回路及び地絡検出方法
JP6606993B2 (ja) 直流−直流変換装置
WO2014192327A1 (ja) 電力変換装置および制御方法
KR20150062047A (ko) 인버터 시스템의 스위칭 소자 고장 검출 장치 및 방법
JP2008276727A (ja) 負荷駆動装置
WO2012102113A1 (ja) モータ制御装置
JP5953099B2 (ja) 負荷制御および保護システム、並びにその動作および使用方法
JP2009148043A (ja) スイッチ出力回路
JP5421049B2 (ja) サージ電圧抑制装置およびモータ制御装置
JP2008061339A (ja) インバータ回路
JP6459519B2 (ja) 電力変換装置の保護装置
JP6394036B2 (ja) 電力用半導体素子の駆動装置
JP2011152003A (ja) 過電圧保護回路、及び過電圧保護方法
JP5452155B2 (ja) サージ電圧抑制装置およびモータ制御装置
JP6590437B2 (ja) 半導体電力変換装置
JP2015011933A (ja) 直流遮断装置
JP2008154372A (ja) パワーデバイス短絡検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131121

R150 Certificate of patent or registration of utility model

Ref document number: 5421049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees