JP6805808B2 - 発光制御回路、光源装置、及び、電子機器 - Google Patents

Description

本発明は、ＬＥＤ（発光ダイオード）等の発光素子を用いる光源装置において発光を制御する発光制御回路に関する。さらに、本発明は、そのような発光制御回路を備える光源装置、及び、そのような光源装置を備える電子機器等に関する。

ＬＥＤ等の発光素子を用いる光源装置において明るさを調節する手法として、アナログ調光とデジタル調光とが知られている。例えば、アナログ調光は、発光素子を駆動するスイッチングレギュレーターを制御して、発光素子に流れる電流の大きさを調節することによって実現される。一方、デジタル調光は、発光素子に直列に接続されたスイッチングトランジスターをオン／オフ制御して、発光素子に電流が流れる期間の長さを調節することによって実現される。

関連する技術として、特許文献１には、光源が比較的明るい調光領域と暗い調光領域とにおいて調光指示と調光の程度との関係が大きく異なるような調光特性を改善するために、より広い調光領域に亘って調光指示信号の大きさと出力電流との関係を線形とすることができる光源駆動装置が開示されている。

特許文献１の図２に示されているように、この光源駆動装置においては、ＬＥＤモジュール１２に直列に接続されたインダクターＬ１及びスイッチ素子Ｑ１を含むコンバーター回路部３を制御して、コンバーター回路部３からＬＥＤモジュール１２に供給される出力電流Ｉｏの大きさを調節するアナログ調光が用いられている。

また、特許文献２には、ＬＥＤランプ装置における電力効率の改善を目的とする電源装置が開示されている。特許文献２の図３に示されているように、この電源装置においては、ＬＥＤランプ１０６に直列に接続されたスイッチング素子３１６を所定周波数でオン／オフ制御して、ＬＥＤランプ１０６に電流が流れる期間の長さを調節するデジタル調光が用いられている。

特開２０１５−１３５７３８号（段落００１０−００１２、図２） 特開２００９−２０００５３号（段落００１４−００１７、図３）

１つの光源装置においてアナログ調光とデジタル調光との両方が行われる場合に、特許文献１に開示されているアナログ調光用の回路と特許文献２に開示されているデジタル調光用の回路とを組み合わせると、それぞれの回路が個別に独立して動作することになる。従って、デジタル調光用の第１のスイッチング素子（特許文献２のスイッチング素子３１６）がオン状態からオフ状態に移行した後も、アナログ調光用の第２のスイッチング素子（特許文献１のスイッチ素子Ｑ１）がオン／オフ動作を行う場合がある。

そのような場合に、発光素子には電流が流れない。しかしながら、第２のスイッチング素子がオン状態になると、インダクター（特許文献１のインダクターＬ１）から第２のスイッチング素子を介して直流電源の負極端子に電流が流れるので、インダクターに蓄積されたエネルギーが、発光素子において発光に用いられることなく放出されてしまう。その結果、無駄な電力損失が生じるという不具合がある。

また、デジタル調光用の第１のスイッチング素子がスイッチング動作を行って発光素子が間欠的に発光する場合に、第１のスイッチング素子がオン状態となってから最初に第２のスイッチング素子がオン状態となるタイミングが遅れると、インダクターに十分なエネルギーが蓄積されていない状態では、発光素子の発光タイミングが遅れたり、又は、発光素子に十分な電流が流れない。あるいは、第１のスイッチング素子がオン状態となってから最初に第２のスイッチング素子がオン状態となる期間が短いと、インダクターに十分なエネルギーが蓄積されない内に第２のスイッチング素子がオフ状態に移行して、発光素子に十分な電流が流れない。その結果、発光素子の発光タイミング又は明るさが変動して、操作者に違和感を与えることがある。

そこで、上記の点に鑑み、本発明の第１の目的は、アナログ調光とデジタル調光との両方を行う場合に、インダクターに蓄積されたエネルギーが発光に用いられることなく放出されることを抑制して電力損失を低減させることが可能な発光制御回路を提供することである。また、本発明の第２の目的は、デジタル調光によって発光素子が間欠的に発光する場合に、発光素子の発光タイミング又は明るさの変動を低減することである。さらに、本発明の第３の目的は、そのような発光制御回路を備える光源装置、及び、そのような光源装置を備える電子機器等を提供することである。

以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係る発光制御回路は、第１のノードとインダクターの一端との間に接続された発光素子に流れる電流を制御する第１のスイッチング素子と、インダクターの他端から第２のノードに流れる電流を制御する第２のスイッチング素子とを制御する発光制御回路であって、（ｉ）第１のスイッチング素子を制御する第１の制御信号を生成する駆動回路と、（ii）第２のスイッチング素子を制御する第２の制御信号を生成するスイッチング制御回路であって、駆動回路が第１のスイッチング素子をオフ状態にするために第１の制御信号を非活性化している期間においては、第２のスイッチング素子をオフ状態にするために第２の制御信号を非活性化するスイッチング制御回路とを備える。

本発明の第１の観点によれば、アナログ調光とデジタル調光との両方を行う場合に、デジタル調光用の第１のスイッチング素子がオフ状態となって発光素子に電流が流れない期間において、アナログ調光用の第２のスイッチング素子がオフ状態とされる。それにより、インダクターに蓄積されたエネルギーが発光に用いられることなく放出されることを抑制して、電力損失を低減させることが可能となる。

例えば、第１又は第２のスイッチング素子としてＰチャネルＭＯＳトランジスターが用いられる場合には、第１又は第２の制御信号が、ローレベルに活性化され、ハイレベルに非活性化される。一方、第１又は第２のスイッチング素子としてＮチャネルＭＯＳトランジスターが用いられる場合には、第１又は第２の制御信号が、ハイレベルに活性化され、ローレベルに非活性化される。

ここで、スイッチング制御回路は、駆動回路が第１のスイッチング素子をオン状態にするために第１の制御信号を活性化している期間においては、第２のスイッチング素子を交互にオン状態及びオフ状態にするために第２の制御信号を交互に活性化及び非活性化するようにしても良い。それにより、第１のスイッチング素子がオン状態である期間において、インダクターにエネルギーを蓄積したり、インダクターからエネルギーを放出したりすることができる。

また、スイッチング制御回路が、第１の制御信号の活性化に同期して第２の制御信号の活性化を開始しても良い。それにより、デジタル調光によって発光素子が間欠的に発光する場合に、第１のスイッチング素子がオン状態になると第２のスイッチング素子もオン状態になるので、発光素子の発光タイミング又は明るさの変動を低減することができる。

その場合に、スイッチング制御回路が、第１の制御信号が活性化されてから最初に第２の制御信号が活性化される活性化期間を所定の期間以上としても良い。所定の期間は、第１の制御信号が活性化されてから２回目に第２の制御信号が活性化される活性化期間の９０％〜９５％の範囲内であることが望ましい。それにより、デジタル調光によって発光素子が間欠的に発光する場合に、第２のスイッチング素子がオン状態となってインダクターに十分なエネルギーが蓄積されてから第２のスイッチング素子がオフ状態に移行するので、発光素子の明るさの変動を低減することができる。

また、発光制御回路が、第１の制御信号の活性化に同期してクロック信号の生成を開始するクロック信号生成回路をさらに備え、スイッチング制御回路が、クロック信号に同期して第２の制御信号を活性化しても良い。それにより、第２の制御信号の活性化タイミングを、第１の制御信号の活性化タイミングに同期させることができる。

さらに、駆動回路が、第１の発光モードにおいて、第１の制御信号を常に活性化する一方、第２の発光モードにおいて、第１の制御信号を交互に活性化及び非活性化することによって発光素子に電流が流れる期間の長さを調節し、スイッチング制御回路が、第１の発光モード及び第２の発光モードにおいて、第２の制御信号を交互に活性化及び非活性化することによって発光素子に流れる電流の大きさを調節しても良い。それにより、発光素子を比較的明るく発光させる第１の発光モードにおいては、アナログ調光のみを行い、発光素子を比較的暗く発光させる第２の発光モードにおいては、アナログ調光に加えてデジタル調光を行うことができる。

本発明の第２の観点に係る光源装置は、上記いずれかの発光制御回路と、上記の発光素子、インダクター、第１のスイッチング素子、及び、第２のスイッチング素子と、インダクターの他端と第１のノードとの間に接続されたダイオードとを備え、第１及び第２のスイッチング素子がオン状態であるときに、第１のノードから第２のノードに電流が流れてインダクターにエネルギーが蓄積され、第１のスイッチング素子がオン状態で第２のスイッチング素子がオフ状態になったときに、インダクターに蓄積されたエネルギーによって発光素子及びダイオードに電流が流れる。

本発明の第２の観点によれば、発光制御回路が、インダクターに蓄積されたエネルギーが発光に用いられることなく放出されることを抑制するので、電力損失の少ない光源装置を提供することができる。

また、光源装置において、第１のスイッチング素子が、第１のノードと発光素子との間に接続されていても良い。それにより、第１のスイッチング素子の一端における電位の変動を小さくすることができる。

本発明の第３の観点に係る電子機器は、上記いずれかの光源装置を備える。本発明の第３の観点によれば、電力損失の少ない光源装置を用いて、電子機器の消費電力を低減することができる。

本発明の第１の実施形態に係る発光制御回路を備える光源装置の回路図。 図１に示す駆動回路及びスイッチング制御回路の構成例を示す回路図。 図１に示す発光制御回路における各種信号の時間的変化を示す図。 本発明の第２の実施形態に係る発光制御回路を備える光源装置の回路図。 図１及び図４に示す発光制御回路における各種信号の時間的変化を示す図。 図４に示すクロック信号生成回路の構成例を示す回路図。 図６に示すクロック信号生成回路の各部の波形を示す波形図。 ビデオプロジェクターの構成例を示すブロック図。

以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
＜光源装置＞
図１は、本発明の第１の実施形態に係る発光制御回路を備える光源装置の構成例を示す回路図である。図１に示すように、この光源装置は、発光制御回路１００と、発光素子１１０と、インダクターＬ１と、第１のスイッチング素子であるＰチャネルＭＯＳトランジスターＱＰ１と、第２のスイッチング素子であるＮチャネルＭＯＳトランジスターＱＮ１と、ダイオードＤ１と、抵抗Ｒ１〜Ｒ３と、キャパシターＣ１〜Ｃ４とを含んでいる。

光源装置の第１のノードＮ１には、高電位側の電源電位ＶＤＤが供給され、第２のノードＮ２には、低電位側の電源電位ＶＳＳが供給される。図１には、電源電位ＶＳＳが接地電位（０Ｖ）である場合が示されている。第１のノードＮ１と第２のノードＮ２との間には、トランジスターＱＰ１と、発光素子１１０と、抵抗Ｒ１と、インダクターＬ１と、トランジスターＱＮ１と、抵抗Ｒ２とが直列に接続されている。発光素子１１０は、例えば、少なくとも１つのＬＥＤ（発光ダイオード）又はレーザーダイオード等を含み、供給される電流の大きさに応じた明るさで発光する。

トランジスターＱＰ１は、発光素子１１０と抵抗Ｒ１との間、又は、抵抗Ｒ１とインダクターＬ１との間に接続されても良いが、図１に示す例においては、トランジスターＱＰ１が、第１のノードＮ１と発光素子１１０との間に接続されている。トランジスターＱＰ１は、第１のノードＮ１に接続されたソースと、発光素子１１０に接続されたドレインと、第１の制御信号ＤＤＲＶが印加されるゲートとを有している。

トランジスターＱＰ１が、発光素子１１０と抵抗Ｒ１との間に接続されていると、トランジスターＱＰ１のソース電位が、発光素子１１に電流が流れている期間と流れていない期間とで大きく変動してしまう。それに対して、図１の構成によれば、トランジスターＱＰ１のソース電位の変動を小さくすることができるので、安定した回路動作とすることができる。

トランジスターＱＰ１は、デジタル調光のために設けられており、第１のノードＮ１とインダクターＬ１の一端との間に接続された発光素子１１０に流れる電流を制御する。トランジスターＱＰ１は、第１の制御信号ＤＤＲＶがローレベルに活性化されているときにオン状態となり、第１の制御信号ＤＤＲＶがハイレベルに非活性化されているときにオフ状態となる。第１の制御信号ＤＤＲＶが交互に活性化及び非活性化されると、トランジスターＱＰ１がスイッチング動作を行う。

なお、第１のスイッチング素子として、ＰチャネルＭＯＳトランジスターＱＰ１の替りにＮチャネルＭＯＳトランジスターを用いる場合に、ＮチャネルＭＯＳトランジスターは、第１の制御信号ＤＤＲＶがハイレベルに活性化されているときにオン状態となり、第１の制御信号ＤＤＲＶがローレベルに非活性化されているときにオフ状態となる。

抵抗Ｒ１は、発光素子１１０とインダクターＬ１の一端との間に接続されており、トランジスターＱＰ１及び発光素子１１０に流れる電流を検出するために用いられる。トランジスターＱＮ１は、インダクターＬ１の他端に接続されたドレインと、抵抗Ｒ２を介して第２のノードＮ２に接続されたソースと、第２の制御信号ＧＡＴＥが印加されるゲートとを有している。

トランジスターＱＮ１は、アナログ調光のために設けられており、インダクターＬ１の他端から第２のノードＮ２に流れる電流を制御する。トランジスターＱＮ１は、第２の制御信号ＧＡＴＥがハイレベルに活性化されているときにオン状態となり、第２の制御信号ＧＡＴＥがローレベルに非活性化されているときにオフ状態となる。第２の制御信号ＧＡＴＥが交互に活性化及び非活性化されると、トランジスターＱＮ１がスイッチング動作を行う。

なお、第２のスイッチング素子として、ＮチャネルＭＯＳトランジスターＱＮ１の替りにＰチャネルＭＯＳトランジスターを用いる場合に、ＰチャネルＭＯＳトランジスターは、第２の制御信号ＧＡＴＥがローレベルに活性化されているときにオン状態となり、第２の制御信号ＧＡＴＥがハイレベルに非活性化されているときにオフ状態となる。

抵抗Ｒ２は、トランジスターＱＮ１のソースと第２のノードＮ２との間に接続されており、トランジスターＱＮ１に流れる電流を検出するために用いられる。なお、スイッチング素子としては、ＭＯＳトランジスター以外にも、バイポーラトランジスター、ＩＧＢＴ（絶縁ゲートバイポーラトランジスター）、又は、サイリスター等を使用することができる。

ダイオードＤ１は、インダクターＬ１の他端と第１のノードＮ１との間に接続されており、インダクターＬ１の他端に接続されたアノードと、第１のノードＮ１に接続されたカソードとを有している。ダイオードＤ１としては、例えば、ＰＮ接合ダイオードに比べて順方向電圧が低くてスイッチング速度が速いショットキーバリアダイオード等が用いられる。

キャパシターＣ１は、第１のノードＮ１と第２のノードＮ２との間に接続され、電源電圧（ＶＤＤ−ＶＳＳ）を平滑化する。キャパシターＣ４は、インダクターＬ１の一端と第１のノードＮ１との間に接続され、電源電圧（ＶＤＤ−ＶＳＳ）を降圧して得られる降圧電圧を平滑化する。

＜発光制御回路＞
図１に示すように、発光制御回路１００は、内部レギュレーター１０と、レベルシフター２１及び２２と、駆動回路３０と、クロック信号生成回路４０と、スイッチング制御回路５０と、ドライブ回路６０と、スイッチング制御回路５０のフィードバックループに設けられたスロープ補償回路７１〜オペアンプ７５とを含んでいる。

図１には、発光制御回路１００が１つの半導体装置（ＩＣ）に内蔵されている例が示されているが、発光制御回路１００は、複数のディスクリート部品又はＩＣで構成されても良い。また、ダイオードＤ１又は抵抗Ｒ１をＩＣに内蔵しても良い。発光制御回路１００は、外部のマイクロコンピューター等からデジタル調光信号ＤＣＳ及びアナログ調光信号ＡＣＳが供給されて、光源装置のトランジスターＱＰ１及びＱＮ１を制御する。

内部レギュレーター１０は、例えば、バンドギャップリファレンス回路等で構成された基準電圧生成回路を含み、電源電位ＶＤＤに基づいて、ＩＣの内部回路に供給される内部電源電位ＶＤＡを生成する。キャパシターＣ２は、内部レギュレーター１０の出力端子と第２のノードＮ２との間に接続されて、内部電源電圧（ＶＤＡ−ＶＳＳ）を平滑化する。レベルシフター（Ｌ／Ｓ）２１及び２２は、デジタル調光信号ＤＣＳのハイレベルの電位をＩＣの内部回路に適合する電位にシフトする。

駆動回路３０は、レベルシフター２１から供給されるデジタル調光信号ＤＣＳに基づいて、トランジスターＱＰ１を制御する第１の制御信号ＤＤＲＶを生成する。例えば、駆動回路３０は、デジタル調光信号ＤＣＳを反転して反転信号を生成すると共に、反転信号のハイレベルの電位を電源電位ＶＤＤと略等しくすることにより、第１の制御信号ＤＤＲＶを生成する。

従って、デジタル調光信号ＤＣＳがハイレベルに活性化されているときに、トランジスターＱＰ１がオン状態となって、発光素子１１０に電流が流れる。従って、デジタル調光信号ＤＣＳのデューティー比を変化させることにより、発光素子１１０に電流が流れる期間を変化させて、デジタル調光を行うことができる。

クロック信号生成回路４０は、例えば、ＣＲ発振回路等を含み、発振動作を行うことにより、所定の周波数を有するクロック信号ＣＬＫを生成する。ＣＲ発振回路の発振周波数は、キャパシターの容量値と抵抗の抵抗値との積である時定数で定まる。抵抗Ｒ３は、ＣＲ発振回路の発振周波数を調整するために、ＩＣに外付けされている。

スイッチング制御回路５０は、クロック信号ＣＬＫ、リセット信号ＲＳＴ、及び、レベルシフター２１から供給されるデジタル調光信号ＤＣＳに基づいて、トランジスターＱＮ１を制御する第２の制御信号ＧＡＴＥを生成する。第２の制御信号ＧＡＴＥは、バッファー回路等で構成されるドライブ回路６０を介して、トランジスターＱＮ１のゲートに印加される。

トランジスターＱＰ１及びＱＮ１がオン状態であるときに、第１のノードＮ１から第２のノードＮ２に電流が流れて、発光素子１１０に電流が流れながらインダクターＬ１において電気エネルギーが磁気エネルギーに変換されて蓄積される。また、トランジスターＱＰ１がオン状態でトランジスターＱＮ１がオフ状態になったときに、インダクターＬ１に蓄積された磁気エネルギーが電気エネルギーとなって放出され、発光素子１１０及びダイオードＤ１に電流が流れる。

スロープ補償回路７１は、電流検出用の抵抗Ｒ２の両端間電圧にバイアス電圧を加算して検出信号ＤＥＴを生成し、検出信号ＤＥＴをオペアンプ７５の非反転入力端子に供給する。電流センスアンプ７２は、電流検出用の抵抗Ｒ１の両端間電圧を増幅してオペアンプ７３の反転入力端子に供給する。オペアンプ７３の非反転入力端子には、アナログ調光信号ＡＣＳが供給される。オペアンプ７３は、アナログ調光信号ＡＣＳの電圧と電流センスアンプ７２の出力電圧との差を増幅して誤差信号ＥＲＲを生成し、誤差信号ＥＲＲをスイッチ回路７４に供給する。

スイッチ回路７４は、例えば、アナログスイッチ等で構成され、レベルシフター２２から供給されるデジタル調光信号ＤＣＳが活性化されているときにオン状態となり、デジタル調光信号ＤＣＳが非活性化されているときにオフ状態となる。それにより、トランジスターＱＰ１がオン状態となっているときに生成された誤差信号ＥＲＲの電圧が、キャパシターＣ３に保持されて、オペアンプ７５の反転入力端子に供給される。オペアンプ７５は、検出信号ＤＥＴの電圧とキャパシターＣ３に保持されている誤差信号ＥＲＲの電圧とを比較して、比較結果に応じたリセット信号ＲＳＴを生成し、リセット信号ＲＳＴをスイッチング制御回路５０に供給する。

スイッチング制御回路５０は、デジタル調光信号ＤＣＳがハイレベルに活性化されてトランジスターＱＰ１がオン状態であるときに、クロック信号ＣＬＫの立ち上がりに同期して第２の制御信号ＧＡＴＥをハイレベルに活性化する。それにより、トランジスターＱＮ１がオン状態となって、第１のノードＮ１からインダクターＬ１等を介して電流検出用の抵抗Ｒ２に電流が流れる。

抵抗Ｒ２に流れる電流が増加するのに伴い、検出信号ＤＥＴの電圧も上昇する。検出信号ＤＥＴの電圧がキャパシターＣ３に保持されている誤差信号ＥＲＲの電圧を超えると、リセット信号ＲＳＴがハイレベルに活性化される。それにより、第２の制御信号ＧＡＴＥがローレベルに非活性化されて、トランジスターＱＮ１がオフ状態になる。

このようなＰＷＭ（パルス幅変調）動作において、アナログ調光信号ＡＣＳの電圧が上昇すると、第２の制御信号ＧＡＴＥのオンデューティー比が増大して、トランジスターＱＮ１がオン状態になっている期間が長くなり、発光素子１１０に流れる電流が増加する。従って、アナログ調光信号ＡＣＳの電圧を変化させることにより、発光素子１１０に流れる電流を変化させて、アナログ調光を行うことができる。

一方、トランジスターＱＰ１がオフ状態であるときには、発光素子１１０に電流が流れない。しかしながら、トランジスターＱＮ１がオン状態になると、インダクターＬ１からトランジスターＱＮ１を介して第２のノードＮ２に電流が流れるので、インダクターＬ１に蓄積されたエネルギーが、発光素子１１０において発光に用いられることなく放出されてしまう。その結果、無駄な電力損失が生じるという不具合がある。

そこで、本実施形態においては、スイッチング制御回路５０が、第２の制御信号ＧＡＴＥを交互に活性化及び非活性化する際に、駆動回路３０がトランジスターＱＰ１をオフ状態にするために第１の制御信号ＤＤＲＶを非活性化している期間においては、トランジスターＱＮ１をオフ状態にするために第２の制御信号ＧＡＴＥを非活性化する。

図２は、図１に示す駆動回路及びスイッチング制御回路の構成例を示す回路図である。駆動回路３０は、例えば、電源電位ＶＤＤが供給されるレベルシフター３１を含んでいる。レベルシフター３１は、図１に示すレベルシフター２１から供給されるデジタル調光信号ＤＣＳを反転して、第１の制御信号ＤＤＲＶを生成する。第１の制御信号ＤＤＲＶのハイレベルの電位は、電源電位ＶＤＤと略等しくなる。

スイッチング制御回路５０は、例えば、ＲＳフリップフロップ５１と、ＡＮＤ回路５２とを含んでいる。ＲＳフリップフロップ５１は、リセット信号ＲＳＴがローレベルであるときに、クロック信号ＣＬＫの立ち上がりに同期してセットされて、出力信号をハイレベルに活性化する。

また、ＲＳフリップフロップ５１は、クロック信号ＣＬＫがローレベルであるときに、リセット信号ＲＳＴの立ち上がりに同期してリセットされて、出力信号をローレベルに非活性化する。ＡＮＤ回路５２は、デジタル調光信号ＤＣＳとＲＳフリップフロップ５１の出力信号との論理積を求めることにより、第２の制御信号ＧＡＴＥを生成する。従って、デジタル調光信号ＤＣＳがローレベルに非活性化されているときに、第１の制御信号ＤＤＲＶがハイレベルに非活性化され、第２の制御信号ＧＡＴＥがローレベルに非活性化される。

＜信号波形＞
図３は、図１に示す発光制御回路における各種信号の時間的変化を示すタイミングチャートである。ただし、信号の振幅は一定となるように正規化されている。図３に示す例において、駆動回路３０は、デジタル調光信号ＤＣＳを反転して第１の制御信号ＤＤＲＶを生成する。第１の制御信号ＤＤＲＶがローレベルに活性化されているときに、トランジスターＱＰ１がオン状態となり、第１の制御信号ＤＤＲＶがハイレベルに非活性化されているときに、トランジスターＱＰ１がオフ状態となる。

例えば、駆動回路３０は、発光素子１１０を比較的明るく発光させる第１の発光モードにおいて、第１の制御信号ＤＤＲＶを常に活性化する。一方、駆動回路３０は、発光素子１１０を比較的暗く（例えば、第１の発光モードよりも暗く）発光させる第２の発光モードにおいて、デジタル調光信号ＤＣＳのデューティー比に従って、第１の制御信号ＤＤＲＶを交互に活性化及び非活性化することにより、発光素子１１０に電流が流れる期間の長さを調節する。

スイッチング制御回路５０は、第１の発光モード及び第２の発光モードにおいて、アナログ調光信号ＡＣＳの電圧に従って、第２の制御信号ＧＡＴＥを交互に活性化及び非活性化することにより、発光素子１１０に流れる電流の大きさを調節する。それにより、発光素子１１０を比較的明るく発光させる第１の発光モードにおいては、アナログ調光のみを行い、発光素子１１０を比較的暗く発光させる第２の発光モードにおいては、アナログ調光に加えてデジタル調光を行うことができる。

第２の制御信号ＧＡＴＥがハイレベルに活性化されているときに、トランジスターＱＮ１がオン状態となり、第２の制御信号ＧＡＴＥがローレベルに非活性化されているときに、トランジスターＱＮ１がオフ状態となる。図３に示すように、スイッチング制御回路５０は、駆動回路３０が第１の制御信号ＤＤＲＶをハイレベルに非活性化している期間Ｔ０においては、第２の制御信号ＧＡＴＥをローレベルに非活性化する。

本実施形態に係る発光制御回路１００によれば、アナログ調光とデジタル調光との両方を行う場合に、デジタル調光用のトランジスターＱＰ１がオフ状態となって発光素子１１０に電流が流れない期間において、アナログ調光用のトランジスターＱＮ１がオフ状態とされる。それにより、発光制御回路１００が、インダクターＬ１に蓄積されたエネルギーが発光に用いられることなく放出されることを抑制するので、電力損失の少ない光源装置を提供することができる。

＜第２の実施形態＞
図４は、本発明の第２の実施形態に係る発光制御回路を備える光源装置の構成例を示す回路図である。第２の実施形態においては、図１に示す第１の実施形態に係る発光制御回路１００の替わりに、クロック信号生成回路４０ａを備える発光制御回路１００ａが用いられる。その他の点に関しては、第２の実施形態は、第１の実施形態と同様でも良い。また、図５は、図１及び図４に示す発光制御回路における各種信号の時間的変化を示すタイミングチャートである。ただし、信号の振幅は一定となるように正規化されている。

図１に示す発光制御回路１００においては、クロック信号生成回路４０が、デジタル調光信号ＤＣＳと無関係に動作する。従って、デジタル調光用のトランジスターＱＰ１がスイッチング動作を行って発光素子１１０が間欠的に発光する場合に、デジタル調光信号ＤＣＳが活性化されるタイミングによっては、第１の制御信号ＤＤＲＶが活性化されてから最初に第２の制御信号ＧＡＴＥが活性化されるタイミングが遅れてしまう。トランジスターＱＰ１がオン状態となってから最初にトランジスターＱＮ１がオン状態となるタイミングが遅れると、インダクターＬ１に十分なエネルギーが蓄積されていない状態では、発光素子１１０の発光タイミングが遅れたり、又は、発光素子１１０に十分な電流が流れない。その結果、発光素子１１０の発光タイミング又は明るさが変動して、操作者に違和感を与えることがある。

あるいは、図５に示すように、第１の制御信号ＤＤＲＶが活性化されてから最初に第２の制御信号ＧＡＴＥが活性化される活性化期間Ｔ１が短くなってしまう。トランジスターＱＰ１がオン状態となってから最初にトランジスターＱＮ１がオン状態となる期間が短いと、インダクターＬ１に十分なエネルギーが蓄積されない内にトランジスターＱＮ１がオフ状態に移行して、発光素子１１０に十分な電流が流れない。その結果、発光素子１１０の明るさが変動して、操作者に違和感を与えることがある。

そこで、図４に示す発光制御回路１００ａにおいては、スイッチング制御回路５０が、第１の制御信号ＤＤＲＶの活性化に同期して、第２の制御信号ＧＡＴＥ２の活性化を開始する。それにより、デジタル調光によって発光素子１１０が間欠的に発光する場合に、トランジスターＱＰ１がオン状態になるとトランジスターＱＮ１もオン状態になるので、発光素子１１０の発光タイミング又は発光素子１１０に流れる電流の大きさ（発光素子１１０の明るさ）の変動を低減することができる。

さらに、図５に示すように、スイッチング制御回路５０は、第１の制御信号ＤＤＲＶが活性化されてから最初に第２の制御信号ＧＡＴＥ２が活性化される活性化期間Ｔ１を所定の期間以上とする。所定の期間は、第１の制御信号ＤＤＲＶが活性化されてから２回目に第２の制御信号ＧＡＴＥ２が活性化される活性化期間Ｔ２の９０％〜９５％の範囲内であることが望ましい。

それにより、デジタル調光によって発光素子１１０が間欠的に発光する場合に、トランジスターＱＮ１がオン状態となってインダクターＬ１に十分なエネルギーが蓄積されてからトランジスターＱＮ１がオフ状態に移行するので、発光素子１１０の明るさの変動を低減することができる。これに対し、第１の制御信号ＤＤＲＶが活性化されてから最初に生成される第２の制御信号ＧＡＴＥ２のパルスをマスクする場合には、短いパルスの発生を防止することはできるものの、第２の制御信号ＧＡＴＥ２の活性化が遅くなってしまうという問題がある。

図４に示す発光制御回路１００ａは、レベルシフター２２から供給される第１の制御信号ＤＤＲＶの活性化に同期してクロック信号ＣＬＫの生成を開始するクロック信号生成回路４０ａを備えており、スイッチング制御回路５０は、クロック信号ＣＬＫに同期して第２の制御信号ＧＡＴＥ２を活性化する。それにより、第２の制御信号ＧＡＴＥ２の活性化タイミングを、第１の制御信号ＤＤＲＶの活性化タイミングに同期させることができる。

図６は、図４に示すクロック信号生成回路の構成例を示す回路図であり、図７は、図６に示すクロック信号生成回路の各部の波形を示す波形図である。図６に示すように、クロック信号生成回路４０ａは、定電流源４１及び４２と、オペアンプ４３と、バッファー回路４４と、インバーター４５と、ＰチャネルＭＯＳトランジスターＱＰ２と、ＮチャネルＭＯＳトランジスターＱＮ２〜ＱＮ４と、抵抗Ｒ４〜Ｒ６と、キャパシターＣ５とを含んでいる。

定電流源４１は、ＩＣの内部電源電位ＶＤＡの配線とオペアンプ４３の非反転入力端子との間に接続されている。定電流源４２は、オペアンプ４３の非反転入力端子と電源電位ＶＳＳの配線との間にトランジスターＱＮ３を介して接続されている。例えば、定電流源４１及び４２は、所定のバイアス電圧がゲートに印加されて定電流を供給するＰチャネルＭＯＳトランジスター及びＮチャネルＭＯＳトランジスターでそれぞれ構成される。

オペアンプ４３は、非反転入力端子に供給される入力電位Ｖ１と反転入力端子に供給される入力電位Ｖ２との差を比較して、比較結果に応じたクロック信号ＣＬＫを出力端子から出力する。バッファー回路４４は、オペアンプ４３から供給されるクロック信号ＣＬＫをバッファーして出力する。インバーター４５は、デジタル調光信号ＤＣＳを反転して出力する。

トランジスターＱＰ２は、オペアンプ４３の非反転入力端子に接続されたソースと、オペアンプ４３の反転入力端子に接続されたドレインと、デジタル調光信号ＤＣＳが印加されるゲートとを有している。トランジスターＱＮ２は、オペアンプ４３の出力端子に接続されたドレインと、電源電位ＶＳＳの配線に接続されたソースと、インバーター４５の出力信号が印加されるゲートとを有している。

キャパシターＣ５は、オペアンプ４３の非反転入力端子と電源電位ＶＳＳの配線との間に接続されている。抵抗Ｒ４は、ＩＣの内部電源電位ＶＤＡの配線とオペアンプ４３の反転入力端子との間に接続されている。抵抗Ｒ５及びＲ６は、オペアンプ４３の反転入力端子と電源電位ＶＳＳの配線との間に直列に接続されている。

トランジスターＱＮ３は、オペアンプ４３の非反転入力端子に接続されたドレインと、定電流源４２を介して電源電位ＶＳＳの配線に接続されたソースと、オペアンプ４３の出力信号が印加されるゲートとを有している。トランジスターＱＮ４は、抵抗Ｒ５と抵抗Ｒ６との接続点に接続されたドレインと、電源電位ＶＳＳの配線に接続されたソースと、オペアンプ４３の出力信号が印加されるゲートとを有している。

クロック信号生成回路４０ａは、ＩＣの内部電源電位ＶＤＡ及び電源電位ＶＳＳが供給されて動作する。以下においては、電源電位ＶＳＳが接地電位（０Ｖ）であるものとする。デジタル調光信号ＤＣＳがローレベル（ＶＳＳ）に非活性化されているときには、トランジスターＱＰ２及びＱＮ２がオン状態となっている。それにより、オペアンプ４３から出力されるクロック信号ＣＬＫがローレベルとなり、トランジスターＱＮ３及びＱＮ４がオフ状態となっている。

従って、オペアンプ４３に供給される入力電位Ｖ１及びＶ２は、電源電圧ＶＤＡを抵抗Ｒ４〜Ｒ６で分圧した分圧電圧ＶＨに略等しくなっている。
ＶＨ＝｛（Ｒ５＋Ｒ６）／（Ｒ４＋Ｒ５＋Ｒ６）｝ＶＤＡ ・・・（１）
実際には、入力電位Ｖ１及びＶ２は、定電流源４１から供給される電流によって、式（１）によって表される分圧電圧ＶＨよりも若干高くなっている。また、キャパシターＣ５は、入力電位Ｖ１によって充電される。

デジタル調光信号ＤＣＳがハイレベル（ＶＤＡ）に活性化されると、トランジスターＱＰ２及びＱＮ２がオフ状態となる。それにより、オペアンプ４３の非反転入力端子と反転入力端子とが電気的に分離される。オペアンプ４３の反転入力端子の入力電位Ｖ２は、式（１）によって表される分圧電圧ＶＨまで低下して、オペアンプ４３の非反転入力端子の入力電位Ｖ１よりも低くなるので、オペアンプ４３から出力されるクロック信号ＣＬＫがハイレベルに遷移して、トランジスターＱＮ３及びＱＮ４がオン状態となる。

従って、キャパシターＣ５に充電されていた電荷がトランジスターＱＮ３及び定電流源４２を介して放電されるので、オペアンプ４３の非反転入力端子の入力電位Ｖ１が、電源電位ＶＳＳに向けて徐々に低下する。また、オペアンプ４３の反転入力端子の入力電位Ｖ２は、次式（２）によって表される分圧電圧ＶＬまで直ちに低下する。
ＶＬ＝｛Ｒ５／（Ｒ４＋Ｒ５）｝ＶＤＡ ・・・（２）

オペアンプ４３の非反転入力端子の入力電位Ｖ１が分圧電圧ＶＬよりも低下すると、オペアンプ４３から出力されるクロック信号ＣＬＫがローレベルに遷移して、トランジスターＱＮ３及びＱＮ４がオフ状態となる。従って、定電流源４１から供給される電流によってキャパシターＣ５が充電されるので、オペアンプ４３の非反転入力端子の入力電位Ｖ１が、ＩＣの内部電源電位ＶＤＡに向けて徐々に上昇する。また、オペアンプ４３の反転入力端子の入力電位Ｖ２は、式（１）によって表される分圧電圧ＶＨまで直ちに上昇する。

オペアンプ４３の非反転入力端子の入力電位Ｖ１が分圧電圧ＶＨよりも上昇すると、オペアンプ４３から出力されるクロック信号ＣＬＫがハイレベルに遷移する。このような動作を繰り返すことにより、クロック信号生成回路４０ａは、所定の周波数を有するクロック信号ＣＬＫを生成する。

＜電子機器＞
次に、本発明の一実施形態に係る電子機器の一例として、ビデオプロジェクターについて説明する。
図８は、ビデオプロジェクターの構成例を示すブロック図である。ビデオプロジェクター２００は、外部から電源電圧が供給されると共に、パーソナルコンピューターやビデオプレーヤー等の画像データ供給装置から画像データが供給されて、画像データに基づいてスクリーン（投射面）３００に画像を投射する表示装置である。

図８に示すように、ビデオプロジェクター２００は、電源回路２１０と、画像データ処理部２２０と、制御部２３０と、光源装置２４０と、パネル２５０と、投射光学系２６０とを含んでいる。光源装置２４０は、図１に示すのと同様に、発光制御回路１００と、発光素子１１０とを含んでいる。なお、図１に示す発光制御回路１００の替りに、図４に示す発光制御回路１００ａが用いられても良い。

電源回路２１０は、例えば、外部から供給されるＡＣ１００Ｖの電源電圧に基づいて、ロジック電源電圧を生成して画像データ処理部２２０及び制御部２３０等に供給すると共に、ＤＣ４５Ｖの電源電圧を生成して光源装置２４０の発光制御回路１００に供給する。発光制御回路１００は、例えば、ＤＣ４５Ｖの電源電圧に基づいて、ＤＣ３０Ｖ〜４０Ｖの内部電源電圧を生成する。

画像データ処理部２２０及び制御部２３０は、例えば、マイクロコンピューター等で構成される。画像データ処理部２２０は、外部から供給される画像データを処理して表示用の画像信号及び同期信号を生成し、画像信号及び同期信号をパネル２５０に供給することにより、パネル２５０を駆動して描画を行う。

制御部２３０は、リモコン又は操作パネル（図示せず）を用いて操作者が行う操作に従って、ビデオプロジェクター２００の各部を制御する。操作者が調光を指示した場合には、制御部２３０が、操作者が指示した調光を実施するためのデジタル調光信号ＤＣＳ及びアナログ調光信号ＡＣＳを生成して、光源装置２４０の発光制御回路１００に供給する。

光源装置２４０は、制御部２３０から供給されるデジタル調光信号ＤＣＳ及びアナログ調光信号ＡＣＳに従った明るさで発光して、パネル２５０に光を照射する。例えば、発光素子１１０が青色光を発生する複数のレーザーダイオードを含む場合に、光源装置２４０は、一部のレーザーダイオードが発生した青色光を受けて黄色光を発生する蛍光体と、波長に従って黄色光から赤色光及び緑色光を分離する分光部とをさらに含んでも良い。その場合には、光源装置２４０が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の光を発生することができる。

パネル２５０は、画像データ処理部２２０から供給される画像信号及び同期信号に従って、光源装置２４０から照射される光を変調する。例えば、パネル２５０は、ＲＧＢの３色に対応した３枚の液晶パネルを含んでも良い。各々の液晶パネルは、マトリクス状に配置された複数の画素における光の透過率を変化させることによって画像を形成する。パネル２５０によって変調された変調光は、投射光学系２６０に導かれる。

投射光学系２６０は、少なくとも１つのレンズを含んでいる。例えば、パネル２５０によって変調された変調光をスクリーン３００上に投射して結像させるためのレンズ群である投射レンズと、投射レンズの絞りの状態、ズームの状態、又は、シフト位置等を変化させる各種の機構とが、投射光学系２６０に設けられている。それらの機構は、制御部２３０によって制御される。投射光学系２６０が変調光をスクリーン３００上に投射することにより、スクリーン３００に画像が表示される。本実施形態によれば、電力損失の少ない光源装置２４０を用いて、ビデオプロジェクターの消費電力を低減することができる。

以上の実施形態においては、電子機器の一例としてビデオプロジェクターについて説明したが、本発明は、光源装置を備える各種の電子機器に適用することができる。このように、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１０…内部レギュレーター、２１、２２、３１…レベルシフター、３０…駆動回路、４０、４０ａ…クロック信号生成回路、４１、４２…定電流源、４３…オペアンプ、４４…バッファー回路、４５…インバーター、５０…スイッチング制御回路、５１…ＲＳフリップフロップ、５２…ＡＮＤ回路、６０…ドライブ回路、７１…スロープ補償回路、７２…電流センスアンプ、７３、７５…オペアンプ、７４…スイッチ回路、１００、１００ａ…発光制御回路、１１０…発光素子、２００…ビデオプロジェクター、２１０…電源回路、２２０…画像データ処理部、２３０…制御部、２４０…光源装置、２５０…パネル、２６０…投射光学系、３００…スクリーン、ＱＰ１〜ＱＰ２…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ４…ＮチャネルＭＯＳトランジスター、Ｄ１…ダイオード、Ｌ１…インダクター、Ｃ１〜Ｃ５…キャパシター、Ｒ１〜Ｒ６…抵抗

Claims (10)

1. 第１のノードとインダクターの一端との間に接続された発光素子に流れる電流を制御する第１のスイッチング素子と、前記インダクターの他端から第２のノードに流れる電流を制御する第２のスイッチング素子とを制御する発光制御回路であって、
   前記第１のスイッチング素子を制御する第１の制御信号を生成する駆動回路と、
   前記第２のスイッチング素子を制御する第２の制御信号を生成するスイッチング制御回路であって、前記駆動回路が前記第１のスイッチング素子をオフ状態にするために前記第１の制御信号を非活性化している期間においては、前記第２のスイッチング素子をオフ状態にするために前記第２の制御信号を非活性化する前記スイッチング制御回路と、
   を備える発光制御回路。
2. 前記スイッチング制御回路は、前記駆動回路が前記第１のスイッチング素子をオン状態にするために前記第１の制御信号を活性化している期間においては、前記第２のスイッチング素子を交互にオン状態及びオフ状態にするために前記第２の制御信号を交互に活性化及び非活性化する、請求項１記載の発光制御回路。
3. 前記スイッチング制御回路が、前記第１の制御信号の活性化に同期して前記第２の制御信号の活性化を開始する、請求項１又は２記載の発光制御回路。
4. 前記スイッチング制御回路が、前記第１の制御信号が活性化されてから最初に前記第２の制御信号が活性化される活性化期間を所定の期間以上とする、請求項３記載の発光制御回路。
5. 前記所定の期間が、前記第１の制御信号が活性化されてから２回目に前記第２の制御信号が活性化される活性化期間の９０％〜９５％の範囲内である、請求項４記載の発光制御回路。
6. 前記第１の制御信号の活性化に同期してクロック信号の生成を開始するクロック信号生成回路をさらに備え、
   前記スイッチング制御回路が、前記クロック信号に同期して前記第２の制御信号を活性化する、請求項１〜５のいずれか１項記載の発光制御回路。
7. 前記駆動回路が、第１の発光モードにおいて、前記第１の制御信号を常に活性化する一方、第２の発光モードにおいて、前記第１の制御信号を交互に活性化及び非活性化することによって前記発光素子に電流が流れる期間の長さを調節し、
   前記スイッチング制御回路が、第１の発光モード及び第２の発光モードにおいて、前記第２の制御信号を交互に活性化及び非活性化することによって前記発光素子に流れる電流の大きさを調節する、
   請求項１〜６のいずれか１項記載の発光制御回路。
8. 請求項１〜７のいずれか１項記載の発光制御回路と、
   前記発光素子、前記インダクター、前記第１のスイッチング素子、及び、前記第２のスイッチング素子と、
   前記インダクターの他端と前記第１のノードとの間に接続されたダイオードと、
   を備え、前記第１及び第２のスイッチング素子がオン状態であるときに、前記第１のノードから前記第２のノードに電流が流れて前記インダクターにエネルギーが蓄積され、前記第１のスイッチング素子がオン状態で前記第２のスイッチング素子がオフ状態になったときに、前記インダクターに蓄積されたエネルギーによって前記発光素子及び前記ダイオードに電流が流れる、光源装置。
9. 前記第１のスイッチング素子が、前記第１のノードと前記発光素子との間に接続されている、請求項８記載の光源装置。
10. 請求項８又は９記載の光源装置を備える電子機器。

Images