JP5599279B2 - 調光回路及び照明装置 - Google Patents

Description

本発明は、ＬＥＤ（Light Emitting Diode：発光ダイオード）のような複数の発光素子を用いて１つの光源が構成されているとともに、照明灯としての上記光源を、任意の明るさで点灯する制御を行うことが出来る照明装置に関する。

ＬＥＤの明るさを調整するものであるＬＥＤ調光装置として、特許文献１に示されている照明装置がある。この従来の照明装置では、ＬＥＤへ印加される電圧の制御と、スイッチング素子によりＬＥＤに流れる電流を断続させるスイッチング調光とを組み合わせることにより、ＬＥＤの明るさを調整している。

特許文献１に係る発明では、所望のＬＥＤの明るさに応じた調光信号を、外部から制御回路へ入力する。調光信号が入力された制御回路は、調光度合いが浅い時（ＬＥＤの明るさをより明るくするとき）には、ＬＥＤへ印加される電圧を一定にするとともに、スイッチ素子のＯＮ／ＯＦＦのＤＵＴＹを変化させる。これにより、ＬＥＤに流れる電流を調整してＬＥＤの明るさを調整する。

一方、調光度合いが深い時（ＬＥＤの明るさをより暗くするとき）には、調光信号が入力された制御回路により、スイッチ素子のＯＮ／ＯＦＦのＤＵＴＹを一定にするとともに、ＬＥＤに印加される電圧を可変させる制御を行う。これにより、ＬＥＤの明るさを調整する。

特許文献１に係る発明では、このようにして調光（明るさの調整）が行われる。

ここで、調光度合いが浅い場合は、ＬＥＤの光がちらついて視認されないように、スイッチング素子のＯＮ／ＯＦＦの周波数を高く設定する必要がある。

一方、調光度合いが深い場合は、スイッチ素子のＯＮ時間が短くなる。スイッチング素子のＯＮ時間を高精度に制御することが難しい。このため、制御回路は、特に、スイッチ素子のＯＮ時間を１周期の１％以下の範囲内で変化させることにより調光を行う時には、以下に示す制御を行う。

即ち、ＬＥＤの明るさが、スイッチング素子のＯＮ時間を高精度に制御できる範囲内にある時は、スイッチング調光を行い、さらに調光度合いが深くなる範囲では、スイッチング素子のＯＮ時間を一定にするとともに、ＬＥＤに印加される電圧を可変させる制御を行う。

以上のような調光を行うことにより、調光度合いがより深い範囲まで（より深い調光レベルまで）調光信号のＤＵＴＹに比例して調光可能としたものである。

特開２００３−１５７９８６号公報（２００３年０５月３０日公開）

しかし、従来のＬＥＤ調光装置では、光源を構成する複数のＬＥＤ素子毎に特性が異なっている（複数のＬＥＤ素子の特性にばらつきが生じている）。このため、ＬＥＤに流れる電流を連続電流とし、上記電流の大きさを制御して調光を行う場合に、上記電流を小さくしていくと、同じ電流を流しても、それぞれのＬＥＤにおいて明るさが異なってしまう（複数のＬＥＤ素子の明るさにばらつきが出てくる）という問題がある。

また、ＬＥＤの電圧−電流特性（Ｖ−Ｉ特性）は、特許文献１の図１４に示されるように非線形である（より具体的には、ＬＥＤ素子に印加される電圧が増加するに従って、ＬＥＤに流れる電流が指数関数的に増加する）。このため、ＬＥＤ素子に流れる電流が小さい領域では、電圧の変動が少なく、電圧の制御が非常に困難であるという問題もある。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、スイッチ素子のオン時間の割合が極めて低い場合であっても、容易に調光を行うことが可能な調光回路及び照明装置を提供することにある。

本発明の調光回路は、上記課題を解決するために、発光ダイオードが複数個直列に接続された発光ダイオード列の輝度を調整する調光を行う調光回路であって、ソースが、上記発光ダイオード列の出力に接続される第一ＭＯＳＦＥＴと、ソースが、上記発光ダイオード列の出力に接続される、寄生容量が上記第一ＭＯＳＦＥＴより小さい第二ＭＯＳＦＥＴと、上記第一ＭＯＳＦＥＴと上記第二ＭＯＳＦＥＴとを、第１状態および第２状態の何れかの状態に制御する制御回路とを備え、上記第１状態は、上記調光回路の外部から入力されるパルス幅変調信号の、１周期中にハイとなる割合が、所定閾値より大きい場合に選択され、上記パルス幅変調信号のデューティ比に応じて上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴのオンとオフとの比率を制御するとともに、上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴをオフする状態であり、上記第２状態は、上記パルス幅変調信号の、１周期中にハイとなる割合が、上記所定閾値以下である場合に選択され、上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴをオフするとともに、上記デューティ比に応じて上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴのオンとオフとの比率を制御する状態であることを特徴とする。

上記発明によれば、上記制御回路は、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値より大きい場合、上記調光回路の外部から入力されるパルス幅変調信号のデューティ比に応じて上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴのオンとオフとの比率を制御するとともに、上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴをオフし、かつ、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値以下である場合、上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴをオフするとともに、上記デューティ比に応じて上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴのオンとオフとの比率を制御する。

これにより、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値より大きい場合は、上記第一ＭＯＳＦＥＴを駆動するとともに、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値以下である場合は、上記第二ＭＯＳＦＥＴを駆動することが出来る。

ここで、上記第二ＭＯＳＦＥＴは、上記第一ＭＯＳＦＥＴよりも寄生容量が小さいので、上記第二ＭＯＳＦＥＴの寄生容量に充電する時間は、上記第一ＭＯＳＦＥＴの寄生容量に充電する時間より短い。よって、上記第二ＭＯＳＦＥＴのスイッチングスピードは、上記第一ＭＯＳＦＥＴのスイッチングスピードより速くなる。

そして、１周期中にハイとなる割合が所定閾値以下である場合は、上記第一ＭＯＳＦＥＴを使わずに、スイッチングスピードの速い上記第二ＭＯＳＦＥＴを用いる。よって、従来の調光回路において、ＭＯＳＦＥＴの寄生容量を充電する際に生じていた遅延が生じない。

従って、スイッチ素子のオン時間の割合が極めて低い場合であっても、容易に調光を行うことが可能な調光回路を提供することが出来るという効果を奏する。

なお、上記第二ＭＯＳＦＥＴは、上記第一ＭＯＳＦＥＴよりも寄生容量が小さいので、ドレイン電流（ＩＤ）の絶対最大定格が、上記発光ダイオード列に流れる電流に対して十分に余裕のある状態ではない。このため、上記第二ＭＯＳＦＥＴが常時動作した場合、上記第二ＭＯＳＦＥＴの信頼性が著しく低下する。

しかしながら、上記第二ＭＯＳＦＥＴが動作するのは、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値以下である場合の短期間である。この場合、発光ダイオードの点灯時間の割合は、上記所定閾値以下である。このため、上記第二ＭＯＳＦＥＴが常時動作をすることはないので、第二ＭＯＳＦＥＴの信頼性が低下することはない。

上記調光回路では、上記制御回路は、上記制御回路は、さらに、オンとオフとの比率が、上記デューティ比に応じて定まるアンプと、上記アンプの出力を、上記第一ＭＯＳＦＥＴのゲートと接続するか、または、上記第二ＭＯＳＦＥＴのゲートと接続するかを切り替えるスイッチとを備え、上記アンプの出力を一方のＭＯＳＦＥＴのゲートと接続するとき、他方のＭＯＳＦＥＴのゲート電位を制御することによって当該ＭＯＳＦＥＴをオフする制御を行ってもよい。

これにより、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値より大きい場合は、上記アンプで上記第一ＭＯＳＦＥＴを駆動するとともに、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値以下である場合は、上記アンプで上記第二ＭＯＳＦＥＴを駆動することが出来る。

また、上記アンプは、上記デューティ比に応じてオンとオフとの比率が定まる。よって、上記第一ＭＯＳＦＥＴのゲートまたは上記第二ＭＯＳＦＥＴのゲートに流す電流のオンとオフとの比率も定まるので、発光ダイオードの輝度を一定にすることが出来る。

上記調光回路では、上記制御回路は、さらに、オンとオフとの比率が、上記デューティ比に応じて定まり、かつ、上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴのオンまたはオフを制御する第一のアンプと、オンとオフとの比率が、上記デューティ比に応じて定まり、かつ、上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴを制御する第二のアンプとを備え、上記第一のアンプが、上記第一ＭＯＳＦＥＴのオンまたはオフを制御する間は、上記第二のアンプが上記第二ＭＯＳＦＥＴをオフし、上記第二のアンプが、上記第二ＭＯＳＦＥＴのオンまたはオフを制御する間は、上記第一のアンプが第一ＭＯＳＦＥＴをオフしてもよい。

これにより、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値より大きい場合にで調光を行う時は、上記第一のアンプで上記第一ＭＯＳＦＥＴを駆動するとともに、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値以下である場合に調光を行う時は、上記第二のアンプで上記第二ＭＯＳＦＥＴを駆動することが出来る。

また、上記第一のアンプ及び上記第二のアンプは、上記デューティ比に応じてオンとオフとの比率が定まる。よって、上記第一ＭＯＳＦＥＴのゲートまたは上記第二ＭＯＳＦＥＴのゲートに流す電流のオンとオフとの比率も定まるので、発光ダイオードの輝度を一定にすることが出来る。

上記調光回路では、上記制御回路と上記第二ＭＯＳＦＥＴとが一つの集積回路に集積されていてもよい。これにより、上記制御回路と上記第二ＭＯＳＦＥＴとが一つの集積回路に集積されていない場合よりも、回路規模を小さくすることが出来るので、上記第二ＭＯＳＦＥＴの寄生容量をさらに少なくすることが出来る。回路規模を小さく出来することが出来るため、上記第二ＭＯＳＦＥＴのスイッチングスピードのさらなる高速化と、さらなる低消費電力化とを実現することが出来る。

上記いずれかの調光回路では、上記制御回路は、上記パルス幅変調信号の、１周期中にハイとなる割合を測定する測定回路をさらに備えてもよい。これにより、上記パルス幅変調信号の、１周期中にハイとなる割合が、上記所定閾値より大きいか、上記所定閾値以下であるかを上記測定回路で判定することが出来る。

従って、上記制御回路は、上記測定回路の判定結果に応じて、上記第一ＭＯＳＦＥＴ及び上記第二ＭＯＳＦＥＴを適切に動作させることが出来る。従って、スイッチ素子である上記第二ＭＯＳＦＥＴのオン時間の割合が極めて低い場合であっても、容易に調光を行うことが可能となる。

上記いずれかの調光回路では、上記所定閾値は、１％であってもよい。これにより、スイッチ素子である上記第二ＭＯＳＦＥＴのオン時間の割合が、１％以下であっても、容易に調光を行うことが可能な調光回路を提供することが出来る。

上記いずれかの調光回路では、上記第二ＭＯＳＦＥＴの寄生容量の値は、上記第一ＭＯＳＦＥＴの寄生容量の値の０．１％〜１．０％の範囲内にあってもよい。これにより、上記第二ＭＯＳＦＥＴのスイッチングスピードを、上記第一ＭＯＳＦＥＴのスイッチングスピードより速くすることが出来る。

本発明の照明装置は、上記いずれかの調光回路と、上記発光ダイオード列とを備えるので、スイッチ素子のオン時間の割合が極めて低い場合であっても、容易に調光を行うことが可能である。

本発明の調光回路は、以上のように、ソースが、上記発光ダイオード列の出力に接続される第一ＭＯＳＦＥＴと、ソースが、上記発光ダイオード列の出力に接続される、寄生容量が上記第一ＭＯＳＦＥＴより小さい第二ＭＯＳＦＥＴと、上記第一ＭＯＳＦＥＴと上記第二ＭＯＳＦＥＴとを、第１状態および第２状態の何れかの状態に制御する制御回路とを備え、上記第１状態は、上記調光回路の外部から入力されるパルス幅変調信号の、１周期中にハイとなる割合が、所定閾値より大きい場合に選択され、上記パルス幅変調信号のデューティ比に応じて上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴのオンとオフとの比率を制御するとともに、上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴをオフする状態であり、上記第２状態は、上記パルス幅変調信号の、１周期中にハイとなる割合が、上記所定閾値以下である場合に選択され、上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴをオフするとともに、上記デューティ比に応じて上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴのオンとオフとの比率を制御する状態である。

それゆえ、スイッチ素子のオン時間の割合が極めて低い場合であっても、容易に調光を行うことが可能な調光回路及び照明装置を提供するという効果を奏する。

本発明の実施形態に係るＬＥＤ照明装置の回路図である。 本発明の実施形態に係るＯｎｄｕｔｙ幅検出回路の回路図である。 本発明の実施形態に係るＯｎｄｕｔｙ幅検出回路の動作を示すタイミングチャートであり、（ａ）は、Ｏｎｄｕｔｙ幅が長い場合のタイミングチャートであり、（ｂ）は、Ｏｎｄｕｔｙ幅が短い場合のタイミングチャートである。 本発明の他の実施形態に係るＬＥＤ照明装置の回路図である。 本発明の他の実施形態に係るＯｎｄｕｔｙ幅検出回路の回路図である。 本発明の実施形態の変形例に係るＬＥＤ照明装置の回路図である。 本発明の他の実施形態の変形例に係る他のＬＥＤ照明装置の回路図である。

〔実施形態１〕
本発明の一実施形態について図１〜図３に基づいて説明すれば、以下の通りである。

図１は、本実施形態に係るＬＥＤ（Light Emitting Diode：発光ダイオード）照明装置８０の回路図である。ＬＥＤ照明装置８０（照明装置）は、ＬＥＤアレイ１３及びＬＥＤ調光回路９０（調光回路）から構成されている。

ＬＥＤ調光回路とは、ＬＥＤアレイ１３（発光ダイオード列）に流す電流をＰＷＭ変調（Pulse Width Modulation：パルス幅変調）し、ＬＥＤアレイ１３の明るさを調整する（調光する）回路である。

ＬＥＤ調光回路９０は、集積回路であるＬＥＤコントローラＩＣ１（制御回路）、第一ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor：金属・酸化物・半導体電界効果トランジスタ）１０、第二ＭＯＳＦＥＴ１１及び抵抗１２を備えており、ＬＥＤ調光回路９０の外部からＬＥＤコントローラＩＣ１に入力されるＰＷＭ入力信号ＰＷＭ＿ＩＮ（パルス幅変調信号）の、ハイとローとの比率であるＤＵＴＹ（デューティ比）を調整して、第一ＭＯＳＦＥＴ１０のオンとオフとの比率を制御することにより、上記調光を行う。

ＬＥＤコントローラＩＣ１は、アンプ２、切り替えスイッチ３，４（スイッチ）、Ｏｎｄｕｔｙ幅検出回路５（測定回路）及びプルダウン抵抗６を備えており、ＬＥＤ調光回路９０の外部から入力されるＰＷＭ入力信号ＰＷＭ＿ＩＮの、１周期中にハイとなる割合が、所定閾値より大きい場合、ＰＷＭ入力信号ＰＷＭ＿ＩＮのデューティ比に応じて第一ＭＯＳＦＥＴ１０のゲート電位を制御することによって第一ＭＯＳＦＥＴ１０のオンとオフとの比率を制御するとともに、第二ＭＯＳＦＥＴ１１のゲート電位を制御することによって第二ＭＯＳＦＥＴ１１をオフし、かつ、ＰＷＭ入力信号ＰＷＭ＿ＩＮの、１周期中にハイとなる割合が、所定閾値以下である場合、第一ＭＯＳＦＥＴ１０のゲート電位を制御することによって第一ＭＯＳＦＥＴ１０をオフするとともに、上記デューティ比に応じて第二ＭＯＳＦＥＴ１１のゲート電位を制御することによって第二ＭＯＳＦＥＴ１１のオンとオフとの比率を制御する。これにより、ＬＥＤコントローラＩＣ１は、ＬＥＤアレイ１３に流れる電流を断続させるために第一ＭＯＳＦＥＴ１０（または第二ＭＯＳＦＥＴ１１）のゲート電位を制御して、第一ＭＯＳＦＥＴ１０（または第二ＭＯＳＦＥＴ１１）のオンとオフとの比率を制御することにより、上記電流を一定とする定電流制御を行う。

第一ＭＯＳＦＥＴ１０は、ソースがＬＥＤアレイ１３の出力に接続されて、ＬＥＤアレイ１３に流れる電流を断続させる。

Ｏｎｄｕｔｙ幅検出回路５は、ＰＷＭ入力信号ＰＷＭ＿ＩＮの、１周期中に“Ｈ”となる割合（Ｏｎｄｕｔｙ幅）を測定する。

図１のＬＥＤ照明装置８０において、Ｏｎｄｕｔｙ幅検出回路５の入力端ＩＮには、ＬＥＤ照明装置８０の外部からＰＷＭ入力信号ＰＷＭ＿ＩＮ入力される。Ｏｎｄｕｔｙ幅検出回路５の第１出力端ＯＵＴａから、切り替えスイッチ３，４の制御入力端へ、スイッチ切り替え信号ＳＥＬ＿ＳＷが出力される。Ｏｎｄｕｔｙ幅検出回路５の第２出力端ＯＵＴｂから、アンプ２の制御入力端へ、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴが出力される。

アンプ２の非反転入力端子（＋）には、基準電圧Ｖｒｅｆが入力される。アンプ２の出力は、切り替えスイッチ３の一端に接続されている。切り替えスイッチ４の一端は、プルダウン抵抗６の一端に接続されている。

切り替えスイッチ３の第１他端３ａは、第一ＭＯＳＦＥＴ１０のゲートと、切り替えスイッチ４の第２他端４ｂとに接続されている。切り替えスイッチ３の第２他端３ｂは、第二ＭＯＳＦＥＴ１１のゲートと、切り替えスイッチ４の第１他端４ａとに接続されている。

ＬＥＤアレイ１３のアノード（入力）には、電源電圧Ｖｄｄが入力される。ＬＥＤアレイ１３のカソード（出力）は、第一ＭＯＳＦＥＴ１０のソースと、第二ＭＯＳＦＥＴ１１のソースとに接続されている。

アンプ２の反転入力端子（−）と、第一ＭＯＳＦＥＴ１０のドレインと、第二ＭＯＳＦＥＴ１１のドレインと、抵抗１２の一端とは、互いに接続されている。

そして、プルダウン抵抗６の他端と、抵抗１２の他端とは、電気的に接地されている。

アンプ２は、ＬＥＤコントローラＩＣ１の内部に設けられた定電流駆動用のアンプである。アンプ２の出力は、後述するＯｎｄｕｔｙ幅が、予め設定された幅より広い通常時は、切り替えスイッチ３によって、ＬＥＤコントローラＩＣ１の外部に外付けされた第一ＭＯＳＦＥＴ１０のゲートに接続される。これにより、ＬＥＤコントローラＩＣ１で第一ＭＯＳＦＥＴ１０を駆動する（より具体的には第一ＭＯＳＦＥＴ１０のゲートを駆動する）ことが出来る。

上述したように、第一ＭＯＳＦＥＴ１０のドレインと、抵抗１２の一端と、アンプ２の反転入力端子（−）（負帰還端子）とが互いに接続されている。これにより、第一ＭＯＳＦＥＴ１０のドレインの電圧は、アンプ２の非反転入力端子（＋）の基準電圧Ｖｒｅｆに等しくなる。基準電圧Ｖｒｅｆは、例えば２００ｍＶとし、抵抗１２の抵抗値は、例えば１０Ωとする。

第一ＭＯＳＦＥＴ１０のソースには、ＬＥＤが複数個（図１では一例として６個）直列に接続されたＬＥＤアレイ１３のカソードが接続されており、ＬＥＤアレイのアノードには電源電圧Ｖｄｄが印加されている。ＬＥＤアレイ１３には、抵抗１２の両端の電圧と、抵抗１２の抵抗値とで決まる電流Ｉ（この場合２０ｍＡ）が流れ、それぞれのＬＥＤが点灯する。

次に、本実施形態に係るＬＥＤ照明装置８０において、ＬＥＤ調光回路９０がどのようにして調光を行うかを説明する。ＬＥＤ照明装置８０では、ＬＥＤの点灯とＬＥＤの非点灯とを、人の目に認識されない程度の周波数で繰り返す。これにより、ＬＥＤの輝度を調整することが出来る。

ＬＥＤコントローラＩＣ１には、ＬＥＤコントローラＩＣ１の外部からＰＷＭ入力信号ＰＷＭ＿ＩＮが入力されている。ＰＷＭ入力信号ＰＷＭ＿ＩＮの、１周期中に“Ｈ”となる割合であるＯｎｄｕｔｙ幅により、アンプ２の動作期間を設定することが出来る。

なお、ＰＷＭ入力信号ＰＷＭ＿ＩＮのＤＵＴＹは、ＰＷＭ入力信号ＰＷＭ＿ＩＮがハイである期間と、ＰＷＭ入力信号ＰＷＭ＿ＩＮがローである期間とにより定まる。

例えばＰＷＭ入力信号ＰＷＭ＿ＩＮの周波数を１ｋＨｚとする。この場合、ＰＷＭ入力信号ＰＷＭ＿ＩＮの１周期は１０００μｓｅｃであるが、Ｏｎｄｕｔｙ幅を８０％とした場合、アンプ２は、１周期の８０％、すなわち８００μｓｅｃの間だけ動作する。このため、ＬＥＤアレイ１３のＬＥＤは、１０００μｓｅｃの内、８０％の８００μｓｅｃの間点灯し、残りの２０％である２００μｓｅｃの間は非点灯となる。ＰＷＭ入力信号ＰＷＭ＿ＩＮが継続して入力されることにより、ＬＥＤの点灯とＬＥＤの非点灯とが繰り返されることとなる。

このように、アンプ２のオン／オフを切り替えることにより調光を行う場合、ＬＥＤの電流のオン／オフを制御する第一ＭＯＳＦＥＴ１０のスイッチング速度が重要となる。第一ＭＯＳＦＥＴ１０はドレイン電流（ＩＤ）の絶対最大定格が、ＬＥＤが点灯したときに流れる電流Ｉに対して十分に余裕のある程度に大きいものが使用される。なお、絶対最大定格とは、寿命及び信頼性を保つために、一瞬たりとも超えてはならない定格値のことである。

第一ＭＯＳＦＥＴ１０のドレイン電流（ＩＤ）の絶対最大定格が、電流Ｉに対して十分な余裕を有していない場合、第一ＭＯＳＦＥＴ１０が、常時、高負荷状態で動作することになる。このような動作を行うと、第一ＭＯＳＦＥＴ１０の信頼性が著しく低下する。

例を挙げると、ＮＥＣ製の２ＳＫ４１４３を使用した場合、ドレイン電流（ＩＤ）の絶対最大定格が２０Ａであり、ＬＥＤが点灯したときに流れる電流Ｉ＝２０ｍＡに対して十分に余裕がある。ところが、十分な電流を流すように設計されているために、トランジスタサイズが大きく、寄生容量が非常に大きくなる。寄生容量の１つである入力容量（Ｃｉｓｓ）は、ＮＥＣ製の２ＳＫ４１４３では８２０ｐＦである（入力容量Ｃｉｓｓ＝Ｃｇｄ＋Ｃｇｓ、Ｃｇｄはゲート−ドレイン間容量であり、Ｃｇｓはゲート−ソース間容量である）。

よって、アンプ２が第一ＭＯＳＦＥＴ１０のゲートを駆動する際には、まず寄生容量である入力容量Ｃｉｓｓを充電する必要があり、第一ＭＯＳＦＥＴ１０のゲート電位を制御することによって第一ＭＯＳＦＥＴ１０をオンまたはオフする際に遅延が発生する。このため、上述したように、ＰＷＭ入力信号ＰＷＭ＿ＩＮの波形を制御することにより、第一ＭＯＳＦＥＴ１０のオン時間を制御して調光を行う場合、第一ＭＯＳＦＥＴ１０のＯＮ時間の割合が、所定閾値（例えば１％）より大きい場合でしか輝度を調整できない。第一ＭＯＳＦＥＴ１０のＯＮ時間の割合を、所定閾値（例えば１％）以下で変化させることにより輝度を調整しようとしても、第一ＭＯＳＦＥＴ１０のゲート電位を制御することによって第一ＭＯＳＦＥＴ１０をオンまたはオフする際の遅延により、調光を正確に制御することは出来ない。

そこで、本実施形態に係るＬＥＤ照明装置８０では、ＬＥＤ調光回路９０は、第一ＭＯＳＦＥＴ１０よりも入力容量等の寄生容量が格段に小さい、第二ＭＯＳＦＥＴ１１を備えている。

第一ＭＯＳＦＥＴ１０と第二ＭＯＳＦＥＴ１０との切り替えは、Ｏｎｄｕｔｙ幅検出回路５が、切り替えスイッチ３及び切り替えスイッチ４を制御することにより行われる。Ｏｎｄｕｔｙ幅検出回路５は、入力端ＩＮに入力されるＰＷＭ入力信号ＰＷＭ＿ＩＮのＯｎｄｕｔｙ幅を検出する。

検出されたＯｎｄｕｔｙ幅が、予め設定された幅より広い場合は、切り替えスイッチ３の一端と切り替えスイッチ３の第１他端３ａとが導通するように切り替えスイッチ３が切り替えられる。切り替えスイッチ４も、切り替えスイッチ３と同様に、切り替えスイッチ４の一端と切り替えスイッチ４の第１他端４ａとが導通するように切り替えられる。これにより、アンプ２と第一ＭＯＳＦＥＴ１０とが接続されるとともに、第二ＭＯＳＦＥＴ１１のゲートには、プルダウン抵抗６が接続されることとなる。

切り替えスイッチ３，４の切り替えは、Ｏｎｄｕｔｙ幅検出回路５の第１出力端ＯＵＴａから、切り替えスイッチ３，４の制御入力端へ出力されるスイッチ切り替え信号ＳＥＬ＿ＳＷにより行われる。

一方、Ｏｎｄｕｔｙ幅が予め設定された幅より狭くなると、切り替えスイッチ３の一端と切り替えスイッチ３の第２他端３ｂとが導通するように切り替えスイッチ３が切り替えられる。切り替えスイッチ４も、切り替えスイッチ３と同様に、切り替えスイッチ４の一端と切り替えスイッチ４の第２他端４ｂとが導通するように切り替えられる。これにより、アンプ２と第二ＭＯＳＦＥＴ１１とが接続されるとともに、第一ＭＯＳＦＥＴ１０のゲートには、プルダウン抵抗６が接続されることとなる。

ＰＷＭ入力信号ＰＷＭ＿ＩＮの、１周期中にハイとなる割合が、所定閾値より大きい場合は、第一ＭＯＳＦＥＴ１０を駆動するとともに、ＰＷＭ入力信号ＰＷＭ＿ＩＮの、１周期中にハイとなる割合が、所定閾値以下である場合は、第二ＭＯＳＦＥＴ１１を駆動することが出来る。

ここで、第二ＭＯＳＦＥＴ１１は、第一ＭＯＳＦＥＴ１０よりも寄生容量が小さいので、第二ＭＯＳＦＥＴ１１の寄生容量に充電する時間は、第一ＭＯＳＦＥＴ１０の寄生容量に充電する時間より短い。よって、第二ＭＯＳＦＥＴ１１のスイッチングスピードは、第一ＭＯＳＦＥＴ１０のスイッチングスピードより速くなる。

そして、１周期中にハイとなる割合が所定閾値以下である場合は、第一ＭＯＳＦＥＴ１０を使わずに、スイッチングスピードの速い第二ＭＯＳＦＥＴ１１を用いる。よって、従来の調光回路において、ＭＯＳＦＥＴの寄生容量を充電する際に生じていた遅延が生じない。

従って、スイッチ素子のオン時間の割合が極めて低い場合であっても、容易に調光を行うことが可能な調光回路（ＬＥＤ調光回路９０）を提供することが出来るという効果を奏する。

第二ＭＯＳＦＥＴ１１は、寄生容量が第一ＭＯＳＦＥＴ１０よりも小さいが、その代わりに、ドレイン電流（ＩＤ）の絶対最大定格が小さい。例えば、東芝製の２ＳＫ１８２８を使用した場合、入力容量Ｃｉｓｓ＝５．５ｐＦであるが、ドレイン電流（ＩＤ）の絶対最大定格は、８０ｍＡと小さい。この絶対最大定格は、ＬＥＤが点灯したときに流れる電流Ｉ＝２０ｍＡよりは大きい。よって、第二ＭＯＳＦＥＴ１１として用いている２ＳＫ１８２８が破壊されることはない。しかし、上述したように、ドレイン電流（ＩＤ）の絶対最大定格が、電流Ｉに対して十分に余裕のある状態ではないので、第二ＭＯＳＦＥＴ１１が常時動作した場合、第二ＭＯＳＦＥＴ１１の信頼性が著しく低下する。

しかしながら、第二ＭＯＳＦＥＴ１１が動作するのは、Ｏｎｄｕｔｙ幅が狭い場合の短期間であり、例えば、Ｏｎｄｕｔｙ幅が１周期の１％以下の範囲内で第二ＭＯＳＦＥＴ１１が動作するように、切り替えスイッチ３，４を切り替えた場合を考える。この場合、アンプ２と第二ＭＯＳＦＥＴ１１とが接続されているときのＬＥＤの点灯時間は、全体の１％以下である。このため、第二ＭＯＳＦＥＴ１１が常時動作をすることはないので、第二ＭＯＳＦＥＴ１１の信頼性が低下することはない。

なお、第二ＭＯＳＦＥＴ１１の寄生容量の値は、第一ＭＯＳＦＥＴ１０の寄生容量の値の０．１％〜１．０％の範囲内にすればよい。これにより、第二ＭＯＳＦＥＴ１１のスイッチングスピードを、第一ＭＯＳＦＥＴ１０のスイッチングスピードより速くすることが出来る。

図２は、本実施形態に係るＯｎｄｕｔｙ幅検出回路５の回路図である。図３は、本実施形態に係るＯｎｄｕｔｙ幅検出回路５の動作を示すタイミングチャートである。

図２のＯｎｄｕｔｙ幅検出回路５は、カウンタ２１、シフトレジスタ２２、３入力ＡＮＤ回路２３、ＮＡＮＤ回路２４、リセット付きＤ−ＦＦ（Ｄ−フリップフロップ）２５、及びＤ−ＦＦ２６を備えている。

図２のＯｎｄｕｔｙ幅検出回路５において、カウンタ２１のクロック入力ＣＫＢと、シフトレジスタ２２のクロック入力ＣＫＢとには、Ｏｎｄｕｔｙ幅検出回路５の外部からクロック信号ＣＬＫが入力される。クロック信号ＣＬＫは、ＬＥＤコントローラＩＣ１の内部で生成してもよく、ＬＥＤコントローラＩＣ１の外部から入力してもよい。

シフトレジスタ２２の入力Ｄと、リセット付きＤ−ＦＦ２５のクロック入力ＣＫと、Ｄ−ＦＦ２６の入力Ｄとには、Ｏｎｄｕｔｙ幅検出回路５の外部からＰＷＭ入力信号ＰＷＭ＿ＩＮが入力される。

シフトレジスタ２２の最終段の出力Ｑ９からは、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴが出力される。出力Ｑ９は、シフトレジスタ２２が９段のシフトレジスタである場合の最終段の出力であり、図１における、Ｏｎｄｕｔｙ幅検出回路５の第２出力端ＯＵＴｂに相当する。

４ビットのカウンタ２１の出力Ｑ１（最下位ビット）は、３入力ＡＮＤ回路２３の第１入力に接続されている。カウンタ２１の出力Ｑ２は、３入力ＡＮＤ回路２３の第２入力と、ＮＡＮＤ回路２４の一方の入力とに接続されている。カウンタ２１の出力Ｑ３は、３入力ＡＮＤ回路２３の第３入力に接続されている。カウンタ２１の出力Ｑ４（最上位ビット）は、ＮＡＮＤ回路２４の他方の入力に接続されている。

ＮＡＮＤ回路２４の出力は、リセット付きＤ−ＦＦ２５のリセット入力ＲＢへ接続されており、信号ＮＡＮＤ１０を出力する。リセット付きＤ−ＦＦ２５の入力Ｄは、ハイレベルに固定されている。リセット付きＤ−ＦＦ２５の出力Ｑは、カウンタ２１のリセット入力ＲＢへ接続されており、信号ＲＢを出力する。

３入力ＡＮＤ回路２３の出力は、Ｄ−ＦＦ２６のクロック入力ＣＫへ接続されており、信号ＡＮＤ７を出力する。Ｄ−ＦＦ２６の出力Ｑからは、スイッチ切り替え信号ＳＥＬ＿ＳＷが出力される。Ｄ−ＦＦ２６の出力Ｑは、図１における、Ｏｎｄｕｔｙ幅検出回路５の第１出力端ＯＵＴａに相当する。

なお、シフトレジスタ２２の出力Ｑ１〜Ｑ８、リセット付きＤ−ＦＦ２５の出力ＱＢ、及び、Ｄ−ＦＦ２６の出力ＱＢは、オープンとする。

図３（ａ）は、Ｏｎｄｕｔｙ幅が長い場合、即ち、ＰＷＭ入力信号ＰＷＭ＿ＩＮの、１周期中に“Ｈ”となる割合が高い場合のタイミングチャートであり、図３（ｂ）は、Ｏｎｄｕｔｙ幅が短い場合のタイミングチャートである。

時刻ｔ１において、ＰＷＭ入力信号ＰＷＭ＿ＩＮが立ち上がると、リセット付きＤ−ＦＦ２５の出力Ｑから出力される信号ＲＢが、“Ｌ”から“Ｈ”になる。これにより、カウンタ２１のリセット状態が解除されて、カウンタ２１は、クロック信号ＣＬＫの立下りに同期してカウント動作を開始する。

カウンタ２１に、クロック信号ＣＬＫのクロックが７回入力されると、カウンタ２１の出力Ｑ１，Ｑ２，Ｑ３が全て“Ｈ”となる。これにより、３入力ＡＮＤ回路２３から出力される信号ＡＮＤ７が、“Ｌ”から“Ｈ”になる。

時刻ｔ２において、信号ＡＮＤ７が立ち上がると、Ｄ−ＦＦ２６は、時刻ｔ２におけるＰＷＭ入力信号ＰＷＭ＿ＩＮの状態を、入力Ｄから取り込む。これとともに、論理レベルが、ＰＷＭ入力信号ＰＷＭ＿ＩＮの論理レベルに等しくなったスイッチ切り替え信号ＳＥＬ＿ＳＷを、出力Ｑから出力する。

スイッチ切り替え信号ＳＥＬ＿ＳＷの状態に応じて、図１の切り替えスイッチ３，４が切り替えられる。切り替えスイッチ３，４の制御入力端に、“Ｈ”のスイッチ切り替え信号ＳＥＬ＿ＳＷが入力される場合を考える。この場合、切り替えスイッチ３の一端と切り替えスイッチ３の第１他端３ａとが導通するように切り替えスイッチ３が切り替えられる。切り替えスイッチ４も、切り替えスイッチ３と同様に、切り替えスイッチ４の一端と切り替えスイッチ４の第１他端４ａとが導通するように切り替えられる。これにより、第一ＭＯＳＦＥＴ１０を動作させることが選択されるとともに、第二ＭＯＳＦＥＴ１１のゲート電位は、プルダウン抵抗６により固定される。

一方、切り替えスイッチ３，４の制御入力端に、“Ｌ”のスイッチ切り替え信号ＳＥＬ＿ＳＷが入力される場合を考える。この場合、切り替えスイッチ３の一端と切り替えスイッチ３の第２他端３ｂとが導通するように切り替えスイッチ３が切り替えられる。切り替えスイッチ４も、切り替えスイッチ３と同様に、切り替えスイッチ４の一端と切り替えスイッチ４の第２他端４ｂとが導通するように切り替えられる。これにより、第二ＭＯＳＦＥＴ１１を動作させることが選択されるとともに、第一ＭＯＳＦＥＴ１０のゲート電位は、プルダウン抵抗６により固定される。

図３（ａ）では、時刻ｔ２において、ＰＷＭ入力信号ＰＷＭ＿ＩＮが“Ｈ”である。よって、スイッチ切り替え信号ＳＥＬ＿ＳＷは“Ｈ”になる。なお、時刻ｔ２以前のスイッチ切り替え信号ＳＥＬ＿ＳＷの状態（図３（ａ）の斜線部の状態）は、時刻ｔ２より前に信号ＡＮＤ７が立ち上がった際にＤ−ＦＦ２６が取り込んだ、ＰＷＭ入力信号ＰＷＭ＿ＩＮの状態である。また、図３（ｂ）では、スイッチ切り替え信号ＳＥＬ＿ＳＷは“Ｌ”になる。これは、図３（ｂ）に示す状態では、ＰＷＭ入力信号ＰＷＭ＿ＩＮの、１周期中に“Ｈ”となる割合（即ちＯｎｄｕｔｙ幅）が短く、時刻ｔ２では、ＰＷＭ入力信号ＰＷＭ＿ＩＮが既に“Ｌ”になっているためである。

時刻ｔ１において、シフトレジスタ２２の入力Ｄに入力されるＰＷＭ入力信号ＰＷＭ＿ＩＮは、シフトレジスタ２２によって、クロック入力ＣＫＢに入力されるクロック９回分シフトされる。これにより、シフトされたＰＷＭ入力信号ＰＷＭ＿ＩＮが、時刻ｔ３においてＰＷＭ出力信号ＰＷＭ＿ＯＵＴとして出力される。図１のアンプ２のオン／オフは、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴにより制御されるので、時刻ｔ２において切り替えスイッチ３，４の状態が確定した後に、アンプ２の制御が開始される。

カウンタ２１に、クロック信号ＣＬＫのクロックが１０回入力される（時刻ｔ４）と、カウンタ２１の出力Ｑ２，Ｑ４がともに“Ｈ”になり、ＮＡＮＤ回路２４から出力される信号ＮＡＮＤ１０が“Ｌ”になる。

信号ＮＡＮＤ１０は、リセット付きＤ−ＦＦ２５のリセット信号（“Ｌ”でリセット）である。よって、信号ＮＡＮＤ１０が立ち下がると信号ＲＢが“Ｌ”になり、カウンタ２１がリセットされる。カウンタ２１がリセットされることにより、カウンタ２１の出力Ｑ１〜Ｑ４も“Ｌ”になる。よって、時刻ｔ４で“Ｌ”になった信号ＮＡＮＤ１０は、再び“Ｈ”になる。信号ＮＡＮＤ１０が“Ｈ”に戻った後の状態が、次にＰＷＭ入力信号ＰＷＭ＿ＩＮが立ち上がる時刻まで保持され、ＰＷＭ入力信号ＰＷＭ＿ＩＮが立ち上がる毎に、Ｏｎｄｕｔｙ幅検出回路５において上記動作が繰り返される。

〔実施形態２〕
本発明の他の実施形態について図４及び図５に基づいて説明すれば、以下の通りである。なお、本実施形態において説明すること以外の構成は、前記実施形態１と同じである。また、説明の便宜上、前記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

図４は、本実施形態に係るＬＥＤ照明装置８１の回路図である。ＬＥＤ照明装置８１は、ＬＥＤアレイ１３及びＬＥＤ調光回路９１から構成されている。

ＬＥＤ調光回路９１は、ＬＥＤコントローラＩＣ５１、第一ＭＯＳＦＥＴ１０、第二ＭＯＳＦＥＴ１１及び抵抗１２を備えている。

ＬＥＤコントローラＩＣ１は、アンプ５２、（第一のアンプ）アンプ５３（第二のアンプ）及びＯｎｄｕｔｙ幅検出回路５４（測定回路）を備えている。

図４のＬＥＤ照明装置８１において、Ｏｎｄｕｔｙ幅検出回路５４の入力端ＩＮには、ＬＥＤ照明装置８１の外部からＰＷＭ入力信号ＰＷＭ＿ＩＮが入力される。Ｏｎｄｕｔｙ幅検出回路５４の第１出力端ＯＵＴｃから、アンプ５２の制御入力端へ、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ１が出力される。Ｏｎｄｕｔｙ幅検出回路５４の第２出力端ＯＵＴｄから、アンプ５３の制御入力端へ、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ２が出力される。

アンプ５２の非反転入力端子（＋）及びアンプ５３の非反転入力端子（＋）には、基準電圧Ｖｒｅｆが入力される。アンプ５２の出力は、第一ＭＯＳＦＥＴ１０のゲートに接続されている。アンプ５３の出力は、第二ＭＯＳＦＥＴ１１のゲートに接続されている。

ＬＥＤアレイ１３のアノード（入力）には、電源電圧Ｖｄｄが入力される。ＬＥＤアレイ１３のカソード（出力）は、第一ＭＯＳＦＥＴ１０のソースと、第二ＭＯＳＦＥＴ１１のソースとに接続されている。

アンプ５２の反転入力端子（−）と、アンプ５３の反転入力端子（−）と、第一ＭＯＳＦＥＴ１０のドレインと、第二ＭＯＳＦＥＴ１１のドレインと、抵抗１２の一端とは、互いに接続されている。

そして、抵抗１２の他端は、電気的に接地されている。

図４のＬＥＤコントローラＩＣ５１において、ＬＥＤコントローラＩＣ５１と異なる点は、アンプの数である。図１のＬＥＤコントローラＩＣ１が１つのアンプ２を備えているのに対して、図４のＬＥＤコントローラＩＣ５１は、２つのアンプ５２，５３を備えている。

アンプ５２は、第一ＭＯＳＦＥＴ１０を駆動する（第一ＭＯＳＦＥＴ１０のゲート電位を制御することによって第一ＭＯＳＦＥＴ１０のオンまたはオフを制御する）。アンプ５２のオン／オフ制御は、Ｏｎｄｕｔｙ幅検出回路５４の第１出力端ＯＵＴｃから、アンプ５２の制御入力端へ出力される、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ１により制御される。

アンプ５３は、第二ＭＯＳＦＥＴ１１を駆動する（第二ＭＯＳＦＥＴ１１のゲート電位を制御することによって第二ＭＯＳＦＥＴ１１のオンまたはオフを制御する）。アンプ５３のオン／オフ制御は、Ｏｎｄｕｔｙ幅検出回路５４の第２出力端ＯＵＴｄから、アンプ５３の制御入力端へ出力される、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ２により制御される。

図５は、本実施形態に係るＯｎｄｕｔｙ幅検出回路５４の回路図である。図５のＯｎｄｕｔｙ幅検出回路５４は、カウンタ２１、シフトレジスタ２２、３入力ＡＮＤ回路２３、ＮＡＮＤ回路２４、リセット付きＤ−ＦＦ２５、Ｄ−ＦＦ２６、ＡＮＤ回路５５，５６及びＮＯＴ回路５７を備えている。ＡＮＤ回路５５，５６及びＮＯＴ回路５７は、後述する信号生成回路５８を構成する。

図５のＯｎｄｕｔｙ幅検出回路５４において、カウンタ２１のクロック入力ＣＫＢと、シフトレジスタ２２のクロック入力ＣＫＢとには、Ｏｎｄｕｔｙ幅検出回路５４の外部からクロック信号ＣＬＫが入力される。クロック信号ＣＬＫは、ＬＥＤコントローラＩＣ５１の内部で生成してもよく、ＬＥＤコントローラＩＣ５１の外部から入力してもよい。

シフトレジスタ２２の入力Ｄと、リセット付きＤ−ＦＦ２５のクロック入力ＣＫと、Ｄ−ＦＦ２６の入力Ｄとには、Ｏｎｄｕｔｙ幅検出回路５４の外部からＰＷＭ入力信号ＰＷＭ＿ＩＮが入力される。

シフトレジスタ２２の最終段の出力Ｑ９から、ＡＮＤ回路５５の一方の入力及びＡＮＤ回路５６の一方の入力へ、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴが出力される。出力Ｑ９は、シフトレジスタ２２が９段のシフトレジスタである場合の最終段の出力である。

４ビットのカウンタ２１の出力Ｑ１（最下位ビット）は、３入力ＡＮＤ回路２３の第１入力に接続されている。カウンタ２１の出力Ｑ２は、３入力ＡＮＤ回路２３の第２入力と、ＮＡＮＤ回路２４の一方の入力とに接続されている。カウンタ２１の出力Ｑ３は、３入力ＡＮＤ回路２３の第３入力に接続されている。カウンタ２１の出力Ｑ４（最上位ビット）は、ＮＡＮＤ回路２４の他方の入力に接続されている。

ＮＡＮＤ回路２４の出力は、リセット付きＤ−ＦＦ２５のリセット入力ＲＢへ接続されており、信号ＮＡＮＤ１０を出力する。リセット付きＤ−ＦＦ２５の入力Ｄは、ハイレベルに固定されている。リセット付きＤ−ＦＦ２５の出力Ｑは、カウンタ２１のリセット入力ＲＢへ接続されており、信号ＲＢを出力する。

３入力ＡＮＤ回路２３の出力は、Ｄ−ＦＦ２６のクロック入力ＣＫへ接続されており、信号ＡＮＤ７を出力する。Ｄ−ＦＦ２６の出力Ｑから、ＡＮＤ回路５６の他方の入力及びＮＯＴ回路５７の入力へ、スイッチ切り替え信号ＳＥＬ＿ＳＷが出力される。ＮＯＴ回路５７の出力は、ＡＮＤ回路５５の他方の入力に接続されている。

ＡＮＤ回路５６の出力から、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ１が出力される。ＡＮＤ回路５６の出力は、図４における、Ｏｎｄｕｔｙ幅検出回路５４の第１出力端ＯＵＴｃに相当する。

ＡＮＤ回路５５の出力から、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ２が出力される。ＡＮＤ回路５５の出力は、図４における、Ｏｎｄｕｔｙ幅検出回路５４の第２出力端ＯＵＴｄに相当する。

なお、シフトレジスタ２２の出力Ｑ１〜Ｑ８、リセット付きＤ−ＦＦ２５の出力ＱＢ、及び、Ｄ−ＦＦ２６の出力ＱＢは、オープンとする。

図５のＯｎｄｕｔｙ幅検出回路５４において、Ｏｎｄｕｔｙ幅を検知する際の動作は、図２のＯｎｄｕｔｙ幅検出回路５と同様である。図５のＯｎｄｕｔｙ幅検出回路５４が、図２のＯｎｄｕｔｙ幅検出回路５と異なっている点は、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ１，ＰＷＭ＿ＯＵＴ２を生成する信号生成回路５８を備えている点である。

スイッチ切り替え信号ＳＥＬ＿ＳＷが“Ｈ”である場合は、ＡＮＤ回路５６の出力から、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ１が出力され、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ１に応じてアンプ５２のオン／オフが制御される。ＡＮＤ回路５５の出力から出力されるＰＷＭ出力信号ＰＷＭ＿ＯＵＴ２は、“Ｌ”に固定される。これにより、アンプ５３はオフになり、第二ＭＯＳＦＥＴ１１のゲート電位は、“Ｌ”に固定される。

スイッチ切り替え信号ＳＥＬ＿ＳＷが“Ｌ”である場合は、ＡＮＤ回路５５の出力から、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ２が出力され、ＰＷＭ出力信号ＰＷＭ＿ＯＵＴ２に応じてアンプ５３のオン／オフが制御される。ＡＮＤ回路５６の出力から出力されるＰＷＭ出力信号ＰＷＭ＿ＯＵＴ１は、“Ｌ”に固定される。これにより、アンプ５２はオフになり、第一ＭＯＳＦＥＴ１０のゲート電位は、“Ｌ”に固定される。

図１に関する説明（実施形態１）で述べたように、第一ＭＯＳＦＥＴ１０と第二ＭＯＳＦＥＴ１１とでは、寄生容量が大きく異なる。このため、第一ＭＯＳＦＥＴ１０を駆動するために必要なアンプ５２の駆動能力と、第二ＭＯＳＦＥＴ１１を駆動するために必要なアンプ５３の駆動能力とは、異なる。

図４に示すようにアンプを２個備えることにより、第一ＭＯＳＦＥＴ１０及び第二ＭＯＳＦＥＴ１１それぞれに対して最適なアンプを備えることが出来る。これにより、第一ＭＯＳＦＥＴ１０のゲートには、アンプ５２からより小さい電流を出力し、第二ＭＯＳＦＥＴ１１のゲートには、アンプ５３からより大きい電流を出力することが出来る。このため、第一ＭＯＳＦＥＴ１０のゲートと第二ＭＯＳＦＥＴ１０のゲートとに同じ電流を流す場合よりも、アンプ内部での発熱を抑えることが出来るとともに、アンプの消費電流を低減することが出来る。

〔変形例〕
上述した各実施形態の変形例について図６及び図７に基づいて説明すれば、以下の通りである。なお、本変形例において説明すること以外の構成は、前記実施形態１，２と同じである。また、説明の便宜上、前記実施形態１，２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

図６は、本変形例に係るＬＥＤ照明装置８２の回路図である。ＬＥＤ照明装置８２は、ＬＥＤアレイ１３及びＬＥＤ調光回路９２から構成されている。図７は、本変形例に係るＬＥＤ照明装置８３の回路図である。ＬＥＤ照明装置８３は、ＬＥＤアレイ１３及びＬＥＤ調光回路９３から構成されている。

図６のＬＥＤ照明装置８２は、図１のＬＥＤ照明装置８０の第二ＭＯＳＦＥＴ１１に相当する第二ＭＯＳＦＥＴ６２を、ＬＥＤコントローラＩＣ６１内に備えた構成を有している。

図７のＬＥＤ照明装置８３は、図４のＬＥＤ照明装置８１の第二ＭＯＳＦＥＴ１１に相当する第二ＭＯＳＦＥＴ７２を、ＬＥＤコントローラＩＣ７１内に備えた構成を有している。

第一ＭＯＳＦＥＴ１０は、大電流を常時流す必要があるＭＯＳＦＥＴである。このためＩＣ化した場合のチップサイズが大きく、また放熱による他の素子への影響も無視できない。従って、第一ＭＯＳＦＥＴ１０とＬＥＤコントローラとをともにＩＣ化するのは困難である。

一方、第二ＭＯＳＦＥＴは、Ｏｎｄｕｔｙ幅が１周期の１％以下の範囲内でのみ動作させるのであれば、大電流が常時流れることはないので、ＬＥＤコントローラと共にＩＣ化が可能である（ＬＥＤコントローラと第二ＭＯＳＦＥＴ１１とを一つの集積回路に集積することが可能である）。

これにより、ＬＥＤコントローラと第二ＭＯＳＦＥＴ１１とが一つの集積回路に集積されていない場合よりも、回路規模を小さくすることが出来るので、第二ＭＯＳＦＥＴ１１の寄生容量をさらに少なくすることが出来る。回路規模を小さく出来することが出来るため、第二ＭＯＳＦＥＴ１１のスイッチングスピードのさらなる高速化と、さらなる低消費電力化とを実現することが出来る。

〔適用例〕
本発明のＬＥＤ照明装置９０〜９３は、ＬＥＤ調光回路８０〜８３と、ＬＥＤアレイ１３とを備えるので、スイッチ素子である第二ＭＯＳＦＥＴ１１のオン時間の割合が極めて低い場合（例えば１周期の１％以下）であっても、容易に調光を行うことが可能である。なお、照明装置としては、液晶ＴＶ、モニター、インフォメーションディスプレイ等の液晶バックライトや、ＬＥＤ照明機器等が挙げられる。

調光回路は、発光ダイオードが複数個直列に接続された発光ダイオード列の輝度を調整する調光を行う調光回路であって、ソースが、上記発光ダイオード列の出力に接続される第一ＭＯＳＦＥＴと、ソースが、上記発光ダイオード列の出力に接続される、寄生容量が上記第一ＭＯＳＦＥＴより小さい第二ＭＯＳＦＥＴと、上記調光回路の外部から入力されるパルス幅変調信号の、１周期中にハイとなる割合が、所定閾値より大きい場合、上記パルス幅変調信号のデューティ比に応じて上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴのオンとオフとの比率を制御するとともに、上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴをオフし、かつ、上記パルス幅変調信号の、１周期中にハイとなる割合が、所定閾値以下である場合、上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴをオフするとともに、上記デューティ比に応じて上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴのオンとオフとの比率を制御する制御回路とを備える。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の調光回路は、スイッチ素子のオン時間の割合が極めて低い場合であっても、容易に調光を行うことが可能であるので、液晶ＴＶ、モニター、インフォメーションディスプレイ等の液晶バックライト、ＬＥＤ照明機器等の照明装置に好適に用いることが出来る。

１，５１，６１，７１ ＬＥＤコントローラＩＣ（制御回路）
２ アンプ
３，４ 切り替えスイッチ（スイッチ）
３ａ 第１他端
３ｂ 第２他端
４ａ 第１他端
４ｂ 第２他端
５，５４ Ｏｎｄｕｔｙ幅検出回路（測定回路）
６ プルダウン抵抗
１０ 第一ＭＯＳＦＥＴ
１１，６２，７２ 第二ＭＯＳＦＥＴ
１２ 抵抗
１３ ＬＥＤアレイ（発光ダイオード列）
２１ カウンタ
２２ シフトレジスタ
２３ ３入力ＡＮＤ回路
２４ ＮＡＮＤ回路
５２ アンプ（第一のアンプ）
５３ アンプ（第二のアンプ）
５５，５６ ＡＮＤ回路
５７ ＮＯＴ回路
５８ 信号生成回路
８０〜８３ ＬＥＤ照明装置（照明装置）
９０〜９３ ＬＥＤ調光回路（調光回路）
ＡＮＤ７ 信号
ＣＬＫ クロック信号
Ｃｉｓｓ 入力容量
Ｉ 電流
ＮＡＮＤ１０ 信号
ＯＵＴａ 第１出力端
ＯＵＴｂ 第２出力端
ＯＵＴｃ 第１出力端
ＯＵＴｄ 第２出力端
ＰＷＭ＿ＯＵＴ，ＰＷＭ＿ＯＵＴ１，ＰＷＭ＿ＯＵＴ２ ＰＷＭ出力信号
ＰＷＭ＿ＩＮ ＰＷＭ入力信号
ＲＢ 信号
ＳＥＬ＿ＳＷ スイッチ切り替え信号
Ｖｄｄ 電源電圧
Ｖｒｅｆ 基準電圧
ｔ１〜ｔ４ 時刻

Claims (8)

1. 発光ダイオードが複数個直列に接続された発光ダイオード列の輝度を調整する調光を行う調光回路であって、
   ソースが、上記発光ダイオード列の出力に接続される第一ＭＯＳＦＥＴと、
   ソースが、上記発光ダイオード列の出力に接続される、寄生容量が上記第一ＭＯＳＦＥＴより小さい第二ＭＯＳＦＥＴと、
   上記第一ＭＯＳＦＥＴと上記第二ＭＯＳＦＥＴとを、第１状態および第２状態の何れかの状態に制御する制御回路とを備え、
   上記第１状態は、上記調光回路の外部から入力されるパルス幅変調信号の、１周期中にハイとなる割合が、所定閾値より大きい場合に選択され、上記パルス幅変調信号のデューティ比に応じて上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴのオンとオフとの比率を制御するとともに、上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴをオフする状態であり、
   上記第２状態は、上記パルス幅変調信号の、１周期中にハイとなる割合が、上記所定閾値以下である場合に選択され、上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴをオフするとともに、上記デューティ比に応じて上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴのオンとオフとの比率を制御する状態であることを特徴とする調光回路。
2. 上記制御回路は、さらに、
   オンとオフとの比率が、上記デューティ比に応じて定まるアンプと、
   上記アンプの出力を、上記第一ＭＯＳＦＥＴのゲートと接続するか、または、上記第二ＭＯＳＦＥＴのゲートと接続するかを切り替えるスイッチとを備え、
   上記アンプの出力を一方のＭＯＳＦＥＴのゲートと接続するとき、他方のＭＯＳＦＥＴのゲート電位を制御することによって当該ＭＯＳＦＥＴをオフする制御を行うことを特徴とする請求項１に記載の調光回路。
3. 上記制御回路は、さらに、
   オンとオフとの比率が、上記デューティ比に応じて定まり、かつ、上記第一ＭＯＳＦＥＴのゲート電位を制御することによって上記第一ＭＯＳＦＥＴのオンまたはオフを制御する第一のアンプと、
   オンとオフとの比率が、上記デューティ比に応じて定まり、かつ、上記第二ＭＯＳＦＥＴのゲート電位を制御することによって上記第二ＭＯＳＦＥＴを制御する第二のアンプとを備え、
   上記第一のアンプが、上記第一ＭＯＳＦＥＴのオンまたはオフを制御する間は、上記第二のアンプが上記第二ＭＯＳＦＥＴをオフし、
   上記第二のアンプが、上記第二ＭＯＳＦＥＴのオンまたはオフを制御する間は、上記第一のアンプが第一ＭＯＳＦＥＴをオフすることを特徴とする請求項１に記載の調光回路。
4. 上記制御回路と上記第二ＭＯＳＦＥＴとが一つの集積回路に集積されていることを特徴とする請求項２または３に記載の調光回路。
5. 上記制御回路は、上記パルス幅変調信号の、１周期中にハイとなる割合を測定する測定回路をさらに備えることを特徴とする請求項１〜４のいずれか１項に記載の調光回路。
6. 上記所定閾値は、１％であることを特徴とする請求項１〜５のいずれか１項に記載の調光回路。
7. 上記第二ＭＯＳＦＥＴの寄生容量の値は、上記第一ＭＯＳＦＥＴの寄生容量の値の０．１％〜１．０％の範囲内にあることを特徴とする請求項１〜６のいずれか１項に記載の調光回路。
8. 請求項１〜７のいずれか１項に記載の調光回路と、
   上記発光ダイオード列とを備えることを特徴とする照明装置。

Images