CN113936604B - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN113936604B
CN113936604B CN202010606709.1A CN202010606709A CN113936604B CN 113936604 B CN113936604 B CN 113936604B CN 202010606709 A CN202010606709 A CN 202010606709A CN 113936604 B CN113936604 B CN 113936604B
Authority
CN
China
Prior art keywords
sub
pixel
power
pixel circuit
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010606709.1A
Other languages
English (en)
Other versions
CN113936604A (zh
Inventor
魏锋
杜丽丽
龙跃
魏博
吴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010606709.1A priority Critical patent/CN113936604B/zh
Priority to CN202210553177.9A priority patent/CN114822414A/zh
Priority to CN202210448482.1A priority patent/CN114822412B/zh
Priority to EP21832038.0A priority patent/EP4040430A4/en
Priority to PCT/CN2021/094031 priority patent/WO2022001420A1/zh
Priority to US17/763,026 priority patent/US20220344427A1/en
Publication of CN113936604A publication Critical patent/CN113936604A/zh
Application granted granted Critical
Publication of CN113936604B publication Critical patent/CN113936604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开至少一实施例提供一种显示基板及显示装置。该显示基板包括第一显示区和第二显示区，该第一显示区的像素密度高于该第二显示区。该第一显示区的第一子像素的第一像素电路包括一个像素电路单元，该第二显示区的第二子像素的第二像素电路包括两个像素电路单元；该第一像素电路配置为与第一电源电压端连接以接收第一电源电压以作为像素电源电压，该第二像素电路配置为与第二电源电压端连接以接收第二电源电压以作为像素电源电压，该第一电源电压和第二电源电压不同。该显示基板可以有效提高显示均匀性。

Description

显示基板及显示装置
技术领域
本公开实施例涉及一种显示基板及显示装置。
背景技术
在显示领域，有机发光二极管(OLED)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点，具有广阔的发展前景。为了丰富显示面板的功能，通常会集成具有其它功能的组件，如具有感光功能的成像元件等，以实现摄像、指纹识别等功能。
发明内容
本公开至少一实施例提供一种显示基板，所述显示基板具有用于显示的第一侧和与所述第一侧相对的第二侧。所述显示基板包括显示区，所述显示区包括位于衬底基板上的多个像素电路单元，所述多个像素电路单元沿第一方向和第二方向排列为多行多列，所述第一方向和所述第二方向不同；所述多个像素电路单元的每个包括驱动子电路以及用于与发光元件连接的第一连接电极，所述驱动子电路的第一端配置为接收像素电源电压，第二端配置为通过所述第一连接电极与所述发光元件电连接，所述像素电路单元的驱动子电路配置为响应于所述像素电源电压形成流经所述发光元件的驱动电流；所述显示区包括第一显示区和第二显示区，所述第一显示区包括多个第一子像素，每个第一子像素包括第一像素电路，所述第一像素电路包括一个所述像素电路单元；所述第二显示区包括多个第二子像素，每个第二子像素包括第二像素电路，所述第二像素电路包括相邻的两个所述像素电路单元，所述第二像素电路的两个所述像素电路单元的第一连接电极彼此电连接以连接到同一个发光元件；所述第一显示区的所述多个第一子像素的像素密度高于所述第二显示区的所述多个第二子像素的像素密度；所述显示基板还包括第一电源电压端和第二电源电压端，所述第一电源电压端与所述第二电源电压端彼此绝缘，所述第一电源电压端配置为能输出第一电源电压，所述第二电源电压端配置为能输出第二电源电压，所述第一电源电压不同于所述第二电源电压；所述第一像素电路配置为与所述第一电源电压端连接以接收所述第一电源电压以作为所述第一像素电路的像素电路单元的像素电源电压，所述第二像素电路配置为与所述第二电源电压端连接以接收所述第二电源电压以作为所述第二像素电路的两个像素电路单元的像素电源电压。
在一些示例中，所述还包括沿所述第二方向延伸的多条第一电源线和多条第二电源线，所述多条第一电源线和所述多条第二电源线分别沿所述第一方向排列；所述多条第一电源线和所述多条第二电源线同层绝缘设置；所述多条第一电源线与所述第一电源电压端电连接并与所述多个第一子像素的驱动子电路连接以提供所述第一电源电压；所述多条第二电源线与所述第二电源电压端电连接并与所述多个第二子像素的驱动子电路连接以提供所述第二电源电压。
在一些示例中，所述多条第二电源线与多条第一电源线一一对应，每条第二电源线与对应的第一电源线在第二方向上并列设置且彼此间隔。
在一些示例中，所述显示基板还包括非显示区以及位于所述非显示区的电源走线，所述电源走线绕显示区设置，并将所述第二电源电压端与多条第二电源线电连接。
在一些示例中，所述显示基板还包括沿所述第一方向延伸的多条第三电源线和多条第四电源线，所述多条第三电源线和所述多条第四电源线沿所述第二方向排列；多条第三电源线和多条第四电源线同层绝缘设置，并位于所述多条第一电源线和所述多条第二电源线靠近所述衬底基板的一侧；所述多条第三电源线与所述多条第四电源线一一对应，每条第三电源线与所对应的第四电源线在所述第一方向上并列设置且彼此间隔。
在一些示例中，每条第三电源线通过至少一个第一过孔与所述多条第一电源线中至少之一电连接；每条第四电源线通过至少一个第二过孔与所述多条第二电源线中至少之一电连接。
在一些示例中，所述像素电路单元还包括数据写入子电路、补偿子电路和存储子电路；所述数据写入子电路包括控制端、第一端和第二端，所述数据写入子电路的第二端与所述驱动子电路电连接；所述补偿子电路包括控制端、第一端和第二端，所述补偿子电路的控制端配置为接收扫描信号，所述补偿子电路的第一端和第二端分别与所所述驱动子电路的第二端和控制端电连接，所述补偿子电路配置为响应所述扫描信号对所述驱动子电路进行阈值补偿；所述存储子电路与所述驱动子电路的控制端和第一电压端电连接；所述存储子电路包括存储电容，所述存储电容包括第一电容电极和第二电容电极，所述第一电容电极配置为接收所述像素电源电压，所述第二电容电极和所述驱动子电路的控制端连接。
在一些示例中，所述多条第三电源线分别与多行第一像素电路一一对应设置，所述多条第四电源线分别与多行第二像素电路一一对应设置；每条第三电源线与所对应的一行第一子像素的像素电路单元的第一电容电极一体形成，每条第四电源线与所对应的一行第二子像素的像素电路单元的第一电容电极一体形成。
在一些示例中，所述第二像素电路的两个像素电路单元的数据写入子电路的第一端彼此电连接。
在一些示例中，所述第二像素电路还包括第二连接电极，所述第二连接电极将所述第二像素电路中的两个像素电路单元的数据写入子电路的第一端电连接。
在一些示例中，所述第二连接电极与所述第二像素电路的两个像素电路单元的第一电容电极同层绝缘设置。
在一些示例中，所述显示基板还包括沿第二方向延伸的多条主数据线和多条辅数据线，所述多条主数据线沿所述第一方向排列，所述多条辅数据线沿所述第一方向排列；所述多条主数据线与所述第一显示区中的多列像素电路单元的数据子电路的第一端一一对应电连接以提供第一数据信号；所述多条辅数据线与所述第二显示区中的多个像素电路单元的数据子电路的第一端电连接；所述多条辅数据线与所述多条主数据线一一对应以提供第二数据信号，所述多条数据线的每条与对应的主数据在所述第二方向上并列设置。
在一些示例中，所述多条主数据线和所述多条辅数据线同层设置并设置于所述第一电容电极远离所述衬底基板的一侧。
在一些示例中，所述多条辅数据线划分为多个数据线组，每个数据线组包括所述多条辅数据线中的两条；所述多个数据线组分别与多列第二像素电路一一对应电连接。
在一些示例中，多行第二像素电路中位于第n行和第n+1行且位于同一列的两个第二像素电路构成一个像素电路组，共用一条辅数据线；n为大于 0的奇数或偶数。
在一些示例中，对于在所述第二方向上的每列第二像素电路，其多个像素电路组交替与其所对应的数据线组中的两条辅数据线电连接。
在一些示例中，相邻的两个数据线组包括四条辅数据线，分别为在所述第一方向依次排列的第一数据线、第二数据线、第三数据线和第四数据线；所述第一数据线与其所对应的主数据线直接电连接。
在一些示例中，所述第二数据线、所述第三数据线和所述第四数据线分别与各自对应的主数据线同层间隔设置。
在一些示例中，所述第四数据线通过第三连接电极与所述第二数据线所对应的主数据线电连接。
在一些示例中，所述第三连接电极和所述第一连接电极同层绝缘设置，并位于所述第一显示区和所述第二显示区的分界处。
在一些示例中，所述第三数据线和所述第四数据线配置为从所述第二显示区在所述第二方向上远离所述第一显示区的一侧接收所述第二数据信号。
在一些示例中，所述第一显示区还包括多个第一发光元件，所述多个第一发光元件与所述多个第一像素电路的像素电路单元的第一连接电极一一对应电连接。
在一些示例中，所述第二显示区中的第二像素电路的数目为X，所述第二显示区还包括Y个第二发光元件，所述Y个第二发光元件与所述X个第二像素电路中的Y个第二像素电路一一对应电连接，X和Y均为正整数，且Y小于X；所述Y个第二发光元件的每个与对应的第二像素电路中的两个像素电路单元的第一连接电极均电连接。
在一些示例中，所述Y个第二发光元件的至少一个的发光区的面积大于和其发相同颜色的光的第一发光元件的发光区的面积。
在一些示例中，所述显示区还包括被所述第二显示区至少部分围绕的第三显示区，所述第三显示区配置为允许来自所述第一侧的光透射到所述第二侧以用于感测；所述第三显示区包括Z个第三发光元件，所述Z个第三发光元件与所述多个第二子像素中的Z个第二像素电路一一对应电连接，Z为正整数且Z小于或等于X-Y；每个第三发光元件与对应的第二子像素中的两个像素电路单元的第一连接电极电连接。
在一些示例中，每个第三发光元件包括第一电极、第二电极和发光层，所述每个第三发光元件的第一电极相对于所述每个第三发光元件的第二电极更靠近所述衬底基板；所述显示基板还包括多个第四连接电极，所述多个第四连接电极与所述多个第三发光元件一一对应设置，每个第四连接电极将所对应的第三发光元件的第一电极与所述第三发光元件所对应的两个像素电路单元的第一连接电极电连接。
在一些示例中，所述多个第四连接电极位于所述第二显示区，并位于所述多个第三发光元件的第一电极靠近所述衬底基板的一侧。
在一些示例中，所述显示基板还包括多条连接线，所述多条连接线从所述第二显示区延伸至所述第三显示区，所述多条连接线分别与所述多个第四连接电极、所述多个第三发光元件一一对应设置，所述多条连接线的每条将对对应的第四连接电极连接至对应的第三发光元件的第一电极。
在一些示例中，所述多条连接线与所述多个第四连接电极同层设置，且所述多条连接线的每条与对应的第四连接电极为一体的结构。
本公开至少一实施例还提供一种显示装置，包括上述任一显示基板。
在一些示例中，所述显示装置还包括传感器，所述传感器设置于所述显示基板的第二侧，并且配置为接收来自所述显示基板的第一侧的光。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，并非对本公开的限制。
图1示出了本公开至少一实施例提供的显示基板的像素电路的基本架构；
图2A为本公开至少一实施例提供的显示基板的示意图之一；
图2B为本公开至少一实施例提供的显示基板的示意图之二；
图2C为本公开至少一实施例提供的显示基板的示意图之三；
图3A为本公开至少一实施例提供的像素电路单元的示意图；
图3B为图3A所示的像素电路单元的一种具体实现示例的电路图；
图3C为本公开至少一实施例提供的第二像素电路的示意图；
图3D为本公开至少一实施例提供的像素电路的时序信号图；
图4A为本公开至少一实施例提供的显示基板的示意图之四；
图4B为图4A沿剖面线I-I’的剖视图；
图5为本公开至少一实施例提供的显示基板的示意图之五；
图6A为本公开至少一实施例提供的显示基板的示意图之六；
图6B为本公开至少一实施例提供的显示基板的示意图之七；
图7A为本公开至少一实施例提供的显示基板的示意图之八；
图7B为本公开至少一实施例提供的显示基板的示意图之九；
图7C为本公开至少一实施例提供的显示基板的示意图之十；
图8A为本公开至少一实施例提供的显示基板的示意图之十一；
图8B为本公开至少一实施例提供的显示基板的示意图之十二；
图9A为本公开至少一实施例提供的显示基板的示意图之十三；
图9B为本公开至少一实施例提供的显示基板的示意图之十四；
图10A为本公开至少一实施例提供的显示装置的示意图；以及
图10B为图10A沿剖面线C-C’的剖视图。
具体实施方式
下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例，更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是，图中示出的特征不是必须按照比例绘制。本公开省略了已知材料、组件和工艺技术的描述，从而不使本公开的示例实施例模糊。所给出的示例仅旨在有利于理解本公开示例实施例的实施，以及进一步使本领域技术人员能够实施示例实施例。因而，这些示例不应被理解为对本公开的实施例的范围的限制。
除非另外特别定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。此外，在本公开各个实施例中，相同或类似的参考标号表示相同或类似的构件。
在集成有成像元件的显示装置中，将成像元件设置于显示装置的显示区，有助于提高显示屏占比，例如实现全面屏显示。由于显示区中制作有显示器件，会影响成像元件的光透过率，例如，子像素中的发光元件、不透光走线等都可能对成像元件摄取光线形成阻挡从而影响成像品质。例如，可以通过将设置有成像元件的区域中的子像素的密度降低来提高该区域的透光率，但是这会降低子像素密度较低的区域的显示亮度，造成显示不均。
本公开至少一些实施例提供一种显示基板，具有用于显示的第一侧和与所述第一侧相对的第二侧，所述显示基板包括显示区，所述显示区包括多个像素电路单元，所述多个像素电路单元沿第一方向和第二方向排列为多行多列；所述第一方向和所述第二方向不同；所述多个像素电路单元的每个包括驱动子电路以及用于与发光元件连接的第一连接电极，所述驱动子电路的第一端配置为接收像素电源电压，第二端配置为通过所述第一连接电极与所述发光元件电连接，所述像素电路单元的驱动子电路配置为响应于所述像素电源电压形成流经所述发光元件的驱动电流；所述显示区包括第一显示区和第二显示区，所述第一显示区包括多个第一子像素，每个第一子像素包括第一像素电路，所述第一像素电路包括一个所述像素电路单元；所述第二显示区包括多个第二子像素，每个第二子像素包括第二像素电路，所述第二像素电路包括相邻的两个所述像素电路单元，所述第二像素电路的两个所述像素电路单元的第一连接电极彼此电连接以连接到同一个发光元件；所述第一显示区的所述多个第一子像素的像素密度高于所述第二显示区的所述多个第二子像素的像素密度；所述显示基板还包括第一电源电压端和第二电源电压端，所述第一电源电压端与所述第二电源电压端彼此绝缘，所述第一电源电压端配置为能输出第一电源电压，所述第二电源电压端配置为能输出第二电源电压，所述第一电源电压不同于所述第二电源电压；所述第一像素电路配置为与所述第一电源电压端连接以接收所述第一电源电压以作为所述第一像素电路的像素电路单元的像素电源电压，所述第二像素电路配置为与所述第二电源电压端连接以接收所述第二电源电压以作为所述第二像素电路的两个像素电路单元的像素电源电压。
本公开实施例提供的显示基板，通过在像素密度较低的第二显示区中设置两个像素电路单元作为像素电路驱动发光元件发光，可以提高第二显示区的发光元件的发光亮度，同时对第一显示区和第二显示区分别提供像素电源电压，有助于进一步提高第二显示区的亮度的同时，还可以提高像素电路的稳定性并降低电路功耗。
如图1所示的基本像素架构包括驱动晶体管T、存储电容C和发光元件 D，驱动晶体管T的沟道打开的程度会控制流过发光元件的电流Id，电源电压VDD和驱动晶体管的栅极节点的电压差可以控制驱动晶体管T的开启程度。例如，在发光元件为有机发光二极管(OLED)的情形，当驱动晶体管 T工作在饱和区时，流经OLED电流Id＝k/2(Vdata－VDD)2，其中，k为驱动晶体管T的导电系数，Vdata为写入的数据电压，VDD为电源电压。
例如，通过电路仿真结果可知，在相同的数据电压Vdata电压和电源电压VDD的驱动下，比起用一个像素单元驱动OLED发光，两个像素单元共同驱动OLED可以将发光电流提高至1.8倍左右。
同时，发明人发现，虽然采用两个像素电路单元驱动发光元件可以增大发光电流，但同时也会使得发光元件两端的电压差VEL升高，从而降低驱动晶体管T的源漏极电压差Vds，导致驱动晶体管T的工作状态发生变化，例如从饱和区进入线性区，这将降低发光电流的稳定性，从而降低发光元件的发光稳定性，进而降低显示的稳定性。本公开实施例通过对第一显示区和第二显示区分别提供像素电源电压VDD以单独控制第二显示区的像素电源电压VDD，可以有效解决该问题。根据电压公式VDD-VSS＝Vds+VEL可知，通过增调节VDD和VSS之间的压差可来调节驱动晶体管T的源漏极电压差 Vds。例如，可以根据需要提高第二显示区的像素电源电压VDD，从而在增大发光电流的同时将驱动晶体管的工作区保持在饱和区，从而不影响发光元件的发光稳定性。此外，对第一显示区和第二显示区分别提供电源电压VDD 还可以减小对显示装置的功耗影响。
需要说明的是，本公开中的像素密度是指单位面积中的子像素的个数，例如可以是单位面积中的发光元件的个数或者像素电路的个数，每个像素电路配置为与一个发光元件电连接。
图2A为本公开实施例提供的显示基板的平面示意图之一，图2A 中示出了该显示基板的显示区的布局。如图2A所示，该显示基板20 包括显示区101，显示区101包括第一显示区21和第二显示区22，该第二显示区22可以位于该第一显示区21的内部并被该第一显示区21 包围；该第二显示区22也可以位于该第一显示区21的外部，例如被该第一显示区21半包围。如图2A所示，该显示区101还可以包括位于第二显示区22中的第三显示区23，该第三显示区23被该第二显示区 22全部包围，也即该第三显示区23的每一侧都设置有第二显示区中的子像素。在另一些示例中，该第二显示区也可以至少部分环绕该第三显示区。图2A中未示出该显示基板的非显示区。
图2B为本公开实施例提供的显示基板的平面示意图之二，图2B 示出了该显示基板的像素布局图。如图2B所示，该显示基板20包括位于显示区101的多个像素电路单元100，该多个像素电路单元100沿第一方向D1和第二方向D2排列为多行多列；该第一方向D1和第二方向D2不同，例如二者正交。例如，该像素行和像素列并不一定严格地沿直线延伸，也可以沿着曲线(例如折线)延伸，该曲线总体上分别沿着第一方向D1或第二方向D2延伸。例如，第一显示区21和第二显示区的22 的像素电路单元的密度相同从而提高工艺的均一性。
如图2B所示，该显示基板包括多条栅线11和多条数据线12。例如，该栅线11沿第一方向D1延伸，该数据线12沿第二方向D2延伸。图2B中只是示意出了栅线11、数据线12以及像素电路单元100在显示基板中的大致的位置关系，具体可以根据实际需要进行设计。图2B中虽然示出了每条栅线11和每条数据线12贯穿第一显示区21和第二显示区22，但这只是为了便于作图，并不作为对本公开的限制。
例如，每个像素电路单元100包括2T1C(即两个晶体管和一个电容)像素电路、4T2C、5T1C、7T1C或nTmC(n、m为正整数)像素电路。例如，在不同的实施例中，该像素电路单元100还可以进一步包括补偿子电路，该补偿子电路包括内部补偿子电路或外部补偿子电路，补偿子电路可以包括晶体管、电容等。例如，根据需要，该像素电路还可以进一步包括复位电路、发光控制子电路、检测电路等。例如，如图 2B所示，该显示基板20包括位于显示区101外的非显示区102。该显示基板还可以包括位于非显示区中的栅极驱动电路13和数据驱动电路 14。该栅极驱动电路13通过栅线11与像素电路单元100连接以提供各种扫描信号，该数据驱动电路14通过数据线12与像素电路单元100 连接以提供数据信号。
每个像素电路单元100包括驱动子电路以及用于与发光元件连接的第一连接电极，该驱动子电路的第一端配置为接收像素电源电压，该第二端配置为通过该第一连接电极与发光元件电连接，该像素电路单元的驱动子电路配置为响应于该像素电源电压形成流经该发光元件的驱动电流，后文将结合像素电路对该驱动子电路进行具体描述。
如图2B所示，该第一显示区21包括多个第一子像素，每个第一子像素包括第一像素电路110，该第一像素电路110包括一个像素电路单元100，也即由一个像素单元100构成。该第二显示区22包括多个第二子像素，每个第二子像素包括第二像素电路120，该第二像素电路 120包括相邻的两个像素电路单元100，例如，该两个像素电路单元100 在第一方向D1上相邻。第二像素电路的两个像素电路单元100的第一连接电极彼此电连接以连接到同一个发光元件，也即该两个像素电路单元100连接到同一像素电极，共同驱动同一发光元件发光。由于第二显示区22中由两个像素电路单元100共同驱动同一发光元件，因此第二显示区中的像素密度较低，发光元件的分布密度也较低，第二显示区的透光率也因此高于第一显示区。
图2B中还示意性地示出了第三显示区23，如图2B所示，该第三显示区23中并不设置像素电路单元100，从而提高该第三显示区23的透光率。当该显示基板的与显示侧相对的一侧设置有感光元件时，待检测的光主要经由该第三显示区23到达该感光元件，后文将对此进行详细描述。
图2C为本公开实施例提供的显示基板的平面示意图之三，图2C 示出了该显示基板的电源线的布局图。为了清楚起见，图2C中省略了第三显示区23。该显示基板20还包括位于非显示区102的第一电源电压端103和第二电源电压端104，第一电源电压端103与第二电源电压端104彼此绝缘，第一电源电压端104配置为能输出第一电源电压 VDD1，第二电源电压端104配置为能输出第二电源电压VDD2，第一电源电压VDD1不同于第二电源电压VDD2。第一像素电路110配置为与第一电源电压端103连接以接收该第一电源电压VDD1以作为该第一像素电路110的像素电路单元100的像素电源电压。该第二像素电路120配置为与该第二电源电压端104连接以接收该第二电源电压VDD2以作为该第二像素电路120的两个像素电路单元100的像素电源电压。该第二像素电路120 中的两个像素电路单元100中的驱动子电路均配置为接收该第二电源电压VDD2以驱动发光元件发光。
该显示基板20还包括第一电源线210和第二电源线220。该第一电源线210配置为为第一显示区21中的第一子像素110提供第一电源电压VDD1，第二电源线220配置为为第二显示区22中的第二子像素提供第二电源电压VDD2。
如图2C所示，多条第一电源线210和多条第二电源线220分别沿第二方向D2延伸，多条第一电源线210和多条第二电源线220分别沿第一方向D1排列。例如，如图2C所示，多条第一电源线210位于第一显示区21，多条第二电源线220位于第二显示区22。例如，第一电源线210和第二电源线220同层设置且彼此绝缘。例如，多条第二电源线220与多条第一电源线210一一对应，每条第二电源线220与对应的第一电源线210在第二方向D2上并列设置且彼此间隔。图2C中用虚线示出了第一显示区21和第二显示区22的分界区，每条第二电源线220与对应的第一电源线210位于一条虚拟走线上，该虚拟走线在该分界区处断开。
例如，多条第一电源线210与第一电源电压端103电连接并与多个第一像素电路的驱动子电路连接以提供该第一电源电压VDD1，多条第二电源线与第二电源电压端104电连接并与多个第二子像素的驱动子电路连接以提供该第二电源电压VDD2。
例如，如图2C所示，该显示基板20还包括位于非显示区102中的第一电源走线105和第二电源走线106。该第一电源走线105将第一电源电压端 103与多条第一电源线210电连接，该第二电源走线106将第二电源电压端 104与多条第二电源线220电连接。例如，如图2C所示，该第一电源走线 105和第二电源走线106均绕显示区101设置，第一电源走线105较第二电源走线106更靠近显示区101。例如，第二电源走线106从位于第一显示区 21下侧的第二电源电压端104引出，绕第一显示区21左右两侧延伸并从显示区的上侧(与第一电源电压端和第二电源电压端相对的一侧)接入第二显示区22。
例如，如图2C所示，该显示基板20还包括第三电源线230和第四电源线240。该第三电源线230配置为为第一显示区21中的第一子像素提供第一电源电压VDD1，第四电源线240配置为为第二显示区22中的第二子像素提供第二电源电压VDD2。
如图2C所示，多条第三电源线230和多条第四电源线240分别沿第一方向D1延伸，多条第三电源线230和多条第四电源线240分别沿第二方向D2排列。例如，如图2C所示，多条第三电源线230位于第一显示区21，多条第四电源线240位于第二显示区22。例如，第三电源线230和第四电源线240同层设置且彼此绝缘，例如位于第一电源线210和第二电源线220靠近衬底基板的一侧。例如，如图2C所示，多条第三电源线230与多条第四电源线240一一对应，每条第三电源线230与对应的第四电源线240在第一方向D1上并列设置且彼此间隔。每条第三电源线230与对应的第四电源线 240一条虚拟走线上，该虚拟走线在该分界区处断开。
例如，每条第三电源线230通过至少一个过孔(未示出)与多条第一电源线210中至少之一电连接，从而第三电源线230和第一电源线210交织成网状结构；每条第四电源线240通过至少一个过孔(未示出)与多条第二电源线220中至少之一电连接，从而第四电源线240与第二电源线220交织成网状结构。这种结构有助于降低电源线的电阻，从而降低电源线上的压降，有助于将电源电压均匀地输送给各个子像素，从而提高显示基板的均一性。
例如，显示基板20还可以包括控制电路(未示出)。例如，该控制电路配置为控制数据驱动电路14施加该数据信号，以及控制栅极驱动子电路施加该扫描信号。该控制电路的一个示例为时序控制电路 (T-con)。控制电路可以为各种形式，例如包括处理器和存储器，存储器包括可执行代码，处理器运行该可执行代码以执行上述检测方法。
例如，处理器可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器(PLC)等。
例如，存储装置可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器 (RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据。
该像素电路可以包括驱动子电路、数据写入子电路、补偿子电路和存储子电路，根据需要还可以包括发光控制子电路、复位电路等。
图3A示出了本公开至少一实施例提供的像素电路单元100的电路示意图。
如图3A所示，该像素电路单元100包括驱动子电路122、补偿子电路128、数据写入子电路126、存储子电路127、第一发光控制子电路123、第二发光控制子电路124及第一复位子电路125和第二复位子电路129。
例如，该驱动子电路122包括控制端122a、第一端122b和第二端 122c，且配置为与发光元件121连接并且控制流经发光元件121的驱动电流。驱动子电路122的控制端122a和第一节点N1连接，驱动子电路122的第一端122b和第二节点N2连接并配置为接收像素电源电压 VDD，驱动子电路122的第二端122c和第三节点N3连接。
例如，该数据写入子电路126包括控制端126a、第一端126b和第二端126c，该控制端126a配置为接收第一扫描信号Ga1，第一端126b 配置为接收数据信号Vd，第二端126c与驱动子电路122的第一端122b (也即第二节点N2)连接。该数据写入子电路126配置为响应于该第一扫描信号Ga1将该数据信号Vd写入驱动子电路122的第一端122b。例如，数据写入子电路126的第一端126b与数据线12连接以接收该数据信号Vd，控制端126a与作为扫描线的栅线11连接以接收该第一扫描信号Ga1。例如，在数据写入及补偿阶段，数据写入子电路126可以响应于第一扫描信号Ga1而开启，从而可以将数据信号写入驱动子电路122的第一端122b(第二节点N2)，并将数据信号存储在存储子电路127中，以在例如发光阶段时可以根据该数据信号生成驱动发光元件 121发光的驱动电流。
例如，补偿子电路128包括控制端128a、第一端128b和第二端 128c，补偿子电路128的控制端128a配置为接收第二扫描信号Ga2，补偿子电路128的第一端128b和第二端128c分别与驱动子电路122的第二端122c和控制端122a电连接，补偿子电路128配置为响应于该第二扫描信号Ga2对该驱动子电路122进行阈值补偿。
例如，第一扫描信号Ga1可以与第二扫描信号Ga2相同。例如第一扫描信号Ga1可以与第二扫描信号Ga2连接到相同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2通过相同的扫描线传输。
在另一些示例中，第一扫描信号Ga1也可以与第二扫描信号Ga2 不同。例如，第一扫描信号Ga1可以与第二扫描信号Ga2连接到不同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2分别通过不同的扫描线传输。
例如，存储子电路127包括第一端127a和第二端127b，该存储子电路的第一端127a配置为接收像素电源电压VDD，存储子电路的第二端127b与驱动子电路的控制端122a电连接。例如，在数据写入及补偿阶段，补偿子电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127 中；同时，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路 122的输出得到补偿。
例如，存储子电路127与驱动子电路122的控制端122a及像素电源电压端VDD电连接，配置为存储数据写入子电路126写入的数据信号。对于位于第一显示区21中的第一像素电路110的像素电路单元，该像素电源电压端VDD为第一电源电压端103；对于位于第二显示区 22中的第二像素电路120的像素电路单元，该像素电源电压端VDD为第二电源电压端104。例如，在数据写入和补偿阶段，补偿子电路128 可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入子电路 126写入的数据信号存储在该存储子电路127中。例如，同时在数据写入和补偿阶段，补偿子电路128可以将驱动子电路122的控制端122a 和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。
例如，第一发光控制子电路123与驱动子电路122的第一端122b (第二节点N2)以及第一电压端VDD连接，且配置为响应于第一发光控制信号EM1将第一电压端VDD的第一电源电压施加至驱动子电路 122的第一端122b。例如，如图3A所示，第一发光控制子电路123和第一发光控制端EM1、第一电压端VDD以及第二节点N2连接。
例如，第二发光控制子电路124和第二发光控制端EM2、发光元件121的第一端134以及驱动子电路122的第二端122c连接，且配置为响应于第二发光控制信号使得驱动电流可被施加至发光元件122。
例如，在发光阶段，第二发光控制子电路123响应于第二发光控制端EM2提供的第二发光控制信号EM2而开启，从而驱动子电路122可以通过第二发光控制子电路123与发光元件121电连接，从而驱动发光元件121在驱动电流控制下发光；而在非发光阶段，第二发光控制子电路123响应于第二发光控制信号EM2而截止，从而避免有电流流过发光元件121而使其发光，可以提高相应的显示装置的对比度。
又例如，在初始化阶段，第二发光控制子电路124也可以响应于第二发光控制信号EM2而开启，从而可以结合复位电路以对驱动子电路 122以及发光元件121进行复位操作。
例如，第二发光控制信号EM2可以与第一发光控制信号EM1相同，例如第二发光控制信号EM2可以与第一发光控制信号EM连接到相同的信号输出端，例如，第二发光控制信号EM2可以与第一发光控制信号EM1通过相同的发光控制线传输。
在另一些示例中，第二发光控制信号EM2可以与第一发光控制信号EM1不同。例如，第二发光控制信号EM2可以与第一发光控制信号 EM1分别连接到不同的信号输出端。例如，第二发光控制信号EM2可以与第一发光控制信号EM1分别通过不同的发光控制线传输。
例如，第一复位子电路125与第一复位电压端Vinit1以及驱动子电路122的控制端122a(第一节点N1)连接，且配置为响应于第一复位控制信号Rst1将第一复位电压Vinit1施加至驱动子电路122的控制端 122a。
例如，第二复位子电路129与第二复位电压端Vinit2以及发光元件 122的第一端122b(第四节点N4)连接，且配置为响应于第二复位控制信号Rst2将第二复位电压Vinit2施加至发光元件121的第一端134。
例如，第一复位子电路125和第二复位子电路129可以分别响应于第一复位控制信号Rst1和第二复位控制信号Rst2而开启，从而可以将分别将第二复位电压Vinit2施加至第一节点N1以及将第一复位电压 Vinit1施加至发光元件121的第一端134，从而可以对驱动子电路122、补偿子电路128以及发光元件121进行复位操作，消除之前的发光阶段的影响。
例如，每行子像素的第二复位控制信号Rst2可以与该行子像素的第一扫描信号Ga1为相同的信号，二者可以通过同一栅线11传输。例如，每行子像素的第一复位控制信号Rst1可以与上一行子像素的第一扫描信号Ga1，二者可以通过同一栅线11传输。
例如，发光元件121包括第一端134和第二端135，发光元件121 的第一端134配置为与驱动子电路122的第二端122c连接，发光元件 121的第二端135配置为与第二电压端VSS连接。例如，在一个示例中，如图3A所示，发光元件121的第一端134可以通过第二发光控制子电路124连接至第四节点N4。本公开的实施例包括但不限于此情形。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符号Ga1、Ga2既可以表示第一扫描信号、第二扫描信号，也可以表示第一扫描信号端和第二扫描信号端，Rst既可以表示复位控制端又可以表示复位控制信号，符号Vinit1、Vinit2既可以表示第一复位电压端和第二复位电压端又可以表示第一复位电压和第二复位电压，符号VDD既可以表示像素电源电压又可以表示像素电源电压端，符号VSS既可以表示公共电源电压端又可以表示公共电源电压。以下各实施例与此相同，不再赘述。
图3B为图3A所示的像素电路的一种具体实现示例的电路图。如图3A所示，该像素电路包括第一至第七晶体管T1、T2、T3、T4、T5、 T6、T7以及包括存储电容Cst。例如，第一晶体管T1被用作驱动晶体管，其他的第二至第七晶体管被用作开关晶体管。
例如，如图3B所示，驱动子电路122可以实现为第一晶体管T1。第一晶体管T1的栅极作为驱动子电路122的控制端122a，和第一节点N1连接；第一晶体管T1的第一极作为驱动子电路122的第一端122b，和第二节点N2连接；第一晶体管T1的第二极作为驱动子电路122的第二端122c，和第三节点N3连接。
例如，如图3B所示，数据写入子电路126可以实现为第二晶体管 T2。第二晶体管T2的栅极和第一扫描线(第一扫描信号端Ga1)连接以接收第一扫描信号，第二晶体管T2的第一极和数据线(数据信号端 Vd)连接以接收数据信号，第二晶体管T2的第二极和驱动子电路122 的第一端122b(第二节点N2)连接。
例如，如图3B所示，补偿子电路128可以实现为第三晶体管T3。第三晶体管T3的栅极、第一极和第二极分别作为该补偿子电路的控制电极128a、第一电极128b和第二电极128c。第三晶体管T3的栅极配置为和第二扫描线(第二扫描信号端Ga2)连接以接收第二扫描信号，第三晶体管T3的第一极T3s和第一晶体管T1的第二极T1d(第三节点 N3)连接，第三晶体管T3的第二极T3d和第一晶体管T1的栅极T1g (第一节点N1)电连接。例如，如图3B所示，存储子电路127可以实现为存储电容Cst，该存储电容Cst包括第一电容电极Ca和第二电容电极Cb，该第一电容电极Ca和像素电源电压端VDD电连接，该第二电容电极Cb和第一晶体管T1的栅极T1g(第一节点N1)电连接。
例如，如图3B所示，第一发光控制子电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和第一发光控制线(第一发光控制端 EM1)连接以接收第一发光控制信号，第四晶体管T4的第一极和第一电压端VDD连接以接收第一电源电压，第四晶体管T4的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，发光元件121具体实现为发光二极管(LED)，例如可以是有机发光二极管(OLED)、量子点发光二极管(QLED)或者无机发光二极管，例如可以是微型发光二极管(Micro LED)或者微型OLED。例如，发光元件121可以为顶发射结构、底发射结构或双面发射结。该发光元件121可以发红光、绿光、蓝光或白光等。本公开的实施例对发光元件的具体结构不作限制。
例如，发光元件121的第一电极134(例如为阳极)和第四节点 N4连接配置为通过第二发光控制子电路124连接到驱动子电路122的第二端122c，发光元件121的第二电极135(例如为阴极)配置为和公共电源电压端VSS连接以接收公共电源电压VSS，从驱动子电路122 的第二端122c流入发光元件121的电路决定发光元件的亮度。例如公共电源电压端VSS可以接地，即VSS可以为0V。例如，公共电源电压 VSS可以为负电压。
例如，第二发光控制子电路124可以实现为第五晶体管T5。第五晶体管T5的栅极和第二发光控制线(第二发光控制端EM2)连接以接收第二发光控制信号，第五晶体管T5的第一极和驱动子电路122的第二端122c(第三节点N3)连接，第五晶体管T5的第二极和发光元件 121的第一端134(第四节点N4)连接。
例如，第一复位子电路125可以实现为第六晶体管T6，第二复位子电路实现为第七晶体管T7。第六晶体管T6的栅极配置为和第一复位控制端Rst1连接以接收第一复位控制信号Rst1，第六晶体管T6的第一极和第一复位电压端Vinit1连接以接收第一复位电压Vinit1，第六晶体管T6的第二极配置为和第一节点N1连接。第七晶体管T7的栅极配置为和第二复位控制端Rst2连接以接收第二复位控制信号Rst2，第七晶体管T7的第一极和第二复位电压端Vinit2连接以接收第二复位电压 Vinit2，第七晶体管T7的第二极配置为和第四节点N4连接。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、 -10V或其他合适的电压)，关闭电压为高电平电压(例如，5V、10V或其他合适的电压)；当晶体管为N型晶体管时，开启电压为高电平电压 (例如，5V、10V或其他合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)。例如，如图3B所示，该第一至第七晶体管T1-T7均为P型晶体管，例如为低温多晶硅薄膜晶体管。然而本公开实施例对晶体管的类型不作限制，当晶体管的类型发生改变时，相应地调整电路中的连接关系即可。
可以理解地，该像素电路单元100的电路图即为该第一子像素110 的第一像素电路的电路图。
图3C示出了第二子像素的第二像素电路120的电路图。如图3C 所示，该第二像素电路由两个像素电路单元100构成，该两个像素电路单元100的第四节点彼此电连接，并连接到同一个发光元件121。
以下结合图3D所示的信号时序图，对图3B所示的像素电路的工作原理进行说明。如图3D所示，每一帧图像的显示过程包括三个阶段，分别为初始化阶段1、数据写入及补偿阶段2、和发光阶段3。
如图3D所示，在本实施例中，第一扫描信号Ga1和第二扫描信号 Ga2采用同一信号，第一发光控制信号EM1和第二发光控制信号EM2 采用同一信号；且第二复位控制信号Rst2和第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即第二复位控制信号Rst2、第一扫描信号 Ga1/第二扫描信号Ga2可以采用同一信号；本行子像素的第一复位信号 Rst1与上一行子像素的第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即采用同一信号。然而，这并不作为对本公开的限制，在其它实施例中，可以采用不同的信号分别作为第一扫描信号Ga1、第二扫描信号Ga2、第一复位控制信号Rst1、第二复位控制信号Rst2，采用不同的信号分别作为第一发光控制信号EM1和第二发光控制信号EM2。
在初始化阶段1，输入第一复位控制信号Rst1以开启第六晶体管 T6，将第一复位电压Vinit1施加至第一晶体管T1的栅极，从而对该第一节点N1复位。
在数据写入及补偿阶段2，输入第一扫描信号Ga1、第二扫描信号 Ga2以及数据信号Vd，第二晶体管T2和第三晶体管T3开启，数据信号Vd由第二晶体管T2写入第二节点N2，并经过第一晶体管T1和第三晶体管T3对第一节点N1充电，直至第一节点N1的电位变化至 Vd+Vth时第一晶体管T1截止，其中Vth为第一晶体管T1的阈值电压。该第一节点N1的电位存储于存储电容Cst中得以保持，也就是说将带有数据信号和阈值电压Vth的电压信息存储在了存储电容Cst中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管T1自身的阈值电压进行补偿。
在数据写入极补偿阶段2，还可以输入第二复位控制信号Rst2以开启第七晶体管T7，将第二复位电压Vinit2施加至第四节点N4，从而对该第四节点N4复位。例如，对该第四节点N4的复位也可以在初始化阶段1进行，例如，第一复位控制信号Rst1和第二复位控制信号Rst2 可以相同。本公开实施例对此不作限制。
在发光阶段3，输入第一发光控制信号EM1和第二发光控制信号 EM2以开启第四晶体管T4、第五晶体管T5和第一晶体管T1，第五晶体管T5将驱动电流施加至OLED以使其发光。流经OLED的驱动电流 Id的值可以根据下述公式得出：
Id＝K(VGS-Vth)2＝K[(Vdata+Vth-VDD)-Vth]2＝K(Vdata- VDD)2，其中，K为第一晶体管的导电系数。
在上述公式中，Vth表示第一晶体管T1的阈值电压，VGS表示第一晶体管T1的栅极和源极(这里为第一极)之间的电压，K为与第一晶体管T1本身相关的一常数值。从上述Id的计算公式可以看出，流经 OLED的驱动电流Id不再与第一晶体管T1的阈值电压Vth有关，由此可以实现对该像素电路的补偿，解决了驱动晶体管(在本公开的实施例中为第一晶体管T1)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流Id的影响，从而可以改善采用其的显示装置的显示效果。
以下以图3B-3C所示像素电路为例、并结合图4A-4B、图5、图6A-图 6B、图7A-7C对本公开至少一实施例提供的显示基板的结构进行示例性说明。
图4A为本公开至少一个实施例提供的显示基板20的示意图，图4A对应示出了图2C中第一显示区21和第二显示区22的分界处的A区的放大示意图，图中用虚线B-B’示出了第一显示区21和第二显示区22的分界区；图4A中示意性地示出了第二显示区22中的四行四列像素电路单元以及与第一显示区21中与之相邻的像素电路单元。图4B为图4A沿剖面线I-I’的剖视图。需要说明的是，为了清楚起见，图4B省略了一些在剖面线处不存在直接电连接关系的结构。还为了清楚起见，在图5、图6A-6B、图7A-7B以及图8B的对应的位置也示出了该剖面线I-I’。
结合图4A-4B可知，该显示基板20包括依次设置于衬底基板20上的半导体层107、第一绝缘层301、第一导电层201、第二绝缘层302、第二导电层202、第三绝缘层303、第三导电层203、第四绝缘层304及第四导电层 204。
每个像素电路单元中的半导体层的图案及第一导电层的图案都是相同的，图5示意性地示出了在第一方向D1上相邻的四个像素电路单元中晶体管T1-T7的半导体层107和第一导电层(栅极层)201；图6A对应图4A示出了第二导电层202，图6B对应图4A示出了半导体层107、第一导电层201 以及该第二导电层202；图7A示出了第三导电层203，图7B在图6B的基础上示出了该第三导电层203，图7C示出了数据线的连接示意图；图8A示出了第四导电层204，图8B在图7B的基础上示出了该第四导电层204。
为了方便说明，在以下的描述中用Tng、Tns、Tnd分别表示第n晶体管 Tn的栅极、第一极、第二极，其中n为1-7。
需要说明的是，本公开中所称的“同层设置”是指两种(或两种以上) 结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体的结构”是指两种(或两种以上)结构由同一膜层经同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。
例如，如图5所示，该第一导电层201包括每个晶体管的栅极以及一些扫描线和控制线。图5中用大虚线框示出了每个像素电路单元所在的区域，用小虚线框示出了一个像素电路单元100中第一到第七晶体管T1-T7的栅极 T1g-T7g。
该半导体层107包括第一到第七晶体管T1-T7的有源层T1a-T7a。如图 5所示，该第一到第七晶体管T1-T7的有源层T1a-T7a彼此连接为一体的结构。例如，每一列子像素中的半导体层107为彼此连接的一体的结构，相邻两列子像素中的半导体层彼此间隔。
例如，如图5所示，该第一导电层201包括第一到第七晶体管T1-T7的栅极T1g-T7g。例如，该显示基板20采用自对准工艺，利用第一导电层201 作为掩膜对该半导体层107进行导体化处理(例如掺杂处理)，使得该半导体层107未被该第一导电层201覆盖的部分被导体化，从而各晶体管的有源层位于沟道区两侧的部分被导体化而分别形成该晶体管的第一极和第二极。
例如，该第一导电层201还包括彼此绝缘的多条栅线11，该栅线11例如包括多条扫描线210、多条复位控制线220和多条发光控制线230。这里栅线11是指与晶体管的栅极直接连接以提供扫描信号或控制信号的信号线。例如，每行子像素分别对应连接一条扫描线210、两条复位控制线220和一条发光控制线230。
扫描线210与对应的一行子像素中的第二晶体管T2的栅极电连接(或为一体的结构)以提供第一扫描信号Ga1，一条复位控制线220与对应的一行子像素中的第六晶体管T6的栅极电连接以提供第一复位控制信号Rst1，发光控制线230与对应一行子像素中的第四晶体管T4的的栅极电连接以提供第一发光控制信号EM1。
例如，如图5所示，本行像素电路的第七晶体管T7的栅极与下一行像素电路(即按照扫描线的扫描顺序，在本行扫描线之后顺序开启的扫描线所在的像素电路行)所对应的复位控制线220电连接以接收第二复位控制信号 Rst2。
例如，如图5所示，该扫描线210还与第三晶体管T3的栅极电连接以提供第二扫描信号Ga2，即第一扫描信号Ga1和第二扫描信号Ga2可以为同一信号；该发光控制线230还与第五晶体管T5的栅极电连接以提供第二发光控制信号EM2，也即该第一发光控制信号EM1和第二发光控制信号EM2 为同一信号。
例如，例如该第一栅极T3g1沿第一方向D1延伸，为扫描线210的一部分。该第二栅极T3g2沿第二方向D2延伸，为扫描线210沿第二方向D2 延伸的延伸部。
例如，如图6A-6B所示，该第二导电层202包括第一电容电极Ca。该第一电容电极Ca在垂直于衬底基板200的方向上与第一晶体管T1的栅极 T1g重叠从而形成存储电容Cst，也即该第一晶体管T1的栅极T1g充当该存储电容Cst的第二电容电极Cb。例如，该第一电容电极Ca包括开口221，该开口221暴露出该第一晶体管T1的栅极T1g的至少部分，以便于该栅极T1g与其它结构电连接。位于第一显示区的第一电容电极Ca通过过孔与第一电源线210电连接以接收第一电源电压VDD1，位于第二显示区的第一电容电极Ca通过过孔与第二电源线220电连接以接收第二电源电压VDD2，后文将对此进行详细描述。
如图6A所示，例如，在第一显示区21中位于同一像素行的且彼此相邻的像素电路单元100的第一电容电极Ca彼此连接为一体的结构；在第二显示区22中位于同一行且彼此相邻的像素电路单元100的第一电容电极Ca彼此连接为一体的结构。
例如，如图6A所示，在第一方向D1上相邻的第一子像素的第一电容电极Ca和第二子像素的第一电容电极Ca同层设置且彼此间隔，这是由于位于两个显示区的第一电容电极需要分别接收不同的像素电源电压VDD，因此二者需要绝缘。图6A和6B中分别用虚线B-B’示出了第一显示区和第二显示区的分界区，以下各实施例与此相同，不再赘述。
在一些示例中，多条第三电源线230分别与多行第一像素电路(也即位于第一显示区的多行像素电路单元)一一对应设置，多条第四电源线240分别与多行第二像素电路(也即位于第二显示区的多行像素电路单元)一一对应设置；每条第三电源线与所对应的一行第一子像素的像素电路单元的第一电容电极Ca一体形成，每条第四电源线240与所对应的一行第二子像素的像素电路单元的第一电容电极Ca一体形成；也即，第三电源线230的一部分作为第一像素电路的第一电容电极Ca，第四电源线240的一部分作为第二像素电路的第一电容电极Ca。
例如，如图6A-6B所示，该第二导电层202还可以包括沿第一方向D1 延伸的多条复位电压线340，该多条复位电压线340与多行子像素一一对应连接。该复位电压线340与对应一行子像素中的第六晶体管T6的第一极电连接以提供第一复位电压Vinit1。
例如，如图6B所示，本行子像素中的第七晶体管T7的第一极与下一行子像素所对应的复位电压线340电连接以接收第二复位电压Vinit2。后文将结合图7B对此进行详细描述。
例如，如图6A-6B所示，位于第二显示区22的每个第二子像素还包括位于第二导电层202的连接电极222(本公开第二连接电极的一个示例)，该连接电极222将该第二像素电路的两个像素电路单元的数据写入子电路的第一端(参考图5，也即第二晶体管T2的第一极T2s)彼此电连接，从而使得该两个像素电路单元的数据写入子电路在数据写入和补偿阶段写入同一数据电压，从而在发光阶段发光元件能根据对应的显示灰阶数据进行发光。
例如，如图6A-6B所示，该第二导电层202还包括连接电极223(本公开第三连接电极的一个示例)，连接电极223位于第一显示区21和第二显示区22的分界处。该连接电极223用于将第一显示区21中第一子像素的数据写入子电路的第一端与第二显示区22中的数据线电连接以为第二子像素提供数据信号，后文将结合图7B-7C对此进行详细描述。
例如，如图6A-6B所示，该第二导电层202还可以包括屏蔽电极224。例如，该屏蔽电极224与第二晶体管T2的第一极T2s在垂直于衬底基板200 的方向上重叠从而可以保护该第二晶体管T2的第一极T2s中的信号不受其它信号的干扰。由于该第二晶体管T2的第一极T2s配置为接收数据信号Vd，而该数据信号Vd决定了该子像素的显示灰阶，因此该屏蔽电极224提高了数据信号的稳定性，从而提高了显示性能。
例如，结合参考图6B和图5，该屏蔽电极224还与第六晶体管T6的第二极T6d在垂直于衬底基板200的方向上至少部分重叠，以提高该第二极 T6d中信号的稳定性，从而提高第六晶体管T6的稳定性，进一步稳定了第一晶体管T1的栅极电压。
例如，结合参照图6B与图5，该屏蔽电极224还延伸至相邻的像素电路单元并与相邻的像素电路单元中的第三晶体管T3的有源层在垂直于衬底基板200的方向上至少部分重叠，以提高第三晶体管T3的稳定性，进一步稳定了第一晶体管T1的栅极电压。
例如，该屏蔽电极224配置为加载固定电压；例如，该屏蔽电极224与第三导电层中的电源线电连接以加载像素电源电压VDD，后文将结合图7B 对此进行详细描述。
例如，如图7A-7B所示，该第三导电层203包括多条第一电源线210 和多条第二电源线220。例如，该多条第一电源线210与位于第一显示区21 的多列像素电路单元一一对应电连接以提供第一电源电压VDD1。该多条第二电源线220与位于第二显示区22的多列像素电路单元一一对应电连接以提供第二电源电压VDD2。对应同一列像素电路单元的第一电源线210和第二电源线220彼此间隔设置以绝缘；也即第一子像素所对应连接的第一电源线210和与之在第二方向D2上相邻的第二子像素的像素电路单元所对应连接的第二电源线220彼此间隔设置。例如，与第二子像素在第一方向D1上相邻的第一子像素所对应连接的第一电源线210在第二方向D2上连续设置，贯穿整个第一显示区21。
结合参考图7B，该第一电源线210通过过孔341(本公开第一过孔的一个示例)与所对应的一列像素电路单元100中的第一电容电极Ca电连接，该第二电源线220通过过孔342(本公开第二过孔的一个示例)与所对应的一列像素电路单元100中的第一电容电极Ca电连接。该第一电源线210和第二电源线还分别通过过孔343与第四晶体管T4的第一极T4s电连接。该第一电源线210和第二电源线220还分别通过过孔344与屏蔽电极224电连接，从而使得屏蔽电极224具有固定电位，提高了该屏蔽电极的屏蔽能力。例如，该过孔341、342和过孔344均贯穿第三绝缘层303，该过孔343贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，该第三导电层203还包括沿第二方向延伸的多条主数据线250和多条辅数据线260，多条主数据线250沿第一方向D1排列，多条辅数据线 260沿第一方向D1排列；多条主数据线250与第一显示区21中的多列像素电路单元的数据子电路的第一端一一对应电连接以提供数据信号；多条辅数据线260与第二显示区22中的多个像素电路单元的数据子电路的第一端电连接以提供数据信号。在第二方向D2上对应同一列像素电路单元的主数据线250和辅数据线260一一对应，每条辅数据线260与对应的主数据线250 在第二方向D2上并列设置。
如图7A-7B所示，辅数据线260与对应的主数据线250直接电连接或间隔设置且彼此绝缘，这与该显示基板20的像素排布方式有关。
图7C示出了本公开至少一实施例提供的显示基板的数据线示意图，图 7C示意性地示出了位于第二显示区的四行八列像素电路单元100(也即四行四列第二像素电路120)以及与之对应的位于第一显示区的一行八列像素电路单元100(也即一行八列第一像素电路110)。
如图7C所示，多条辅数据线260划分为多个数据线组140，每个数据线组140包括两条辅数据线260，多个数据线组140分别与多列第二像素电路120一一对应电连接以提供数据信号。图7C示出了四列第二像素电路所对应的四个数据线组140。
结合参考图4A-4B和图7B-7C，每个第二像素电路120中的两个像素电路单元的第一数据子电路的第一端通过连接电极222电连接，每个第二像素电路120通过该连接电极222与对应的辅数据线260电连接以接收数据信号供其两个数据子电路使用。
例如，结合参考图7B和图7C，多行第二像素电路120中位于第n行和第n+1行且位于同一列的两个第二像素电路构成一个像素电路组130，共用一条辅数据线260，也即该像素电路组130中的两个第二像素电路的连接电极222均与该辅数据线260电连接；n为大于0的奇数或偶数。在第二方向 D2上，位于同一列的像素电路组130交替地与该列第二像素电路120对应的数据线组140中的两条辅数据线260电连接。
结合参考图7B和图7C，相邻的两个数据线组140中的四条辅数据线 260为在所述第一方向依次排列的第一数据线261、第二数据线262、第三数据线263和第四数据线264。该第一数据线261与其所对应的主数据线250 直接电连接，该第二数据线262、第三数据线263和第四数据线264分别与各自对应的主数据线250同层间隔设置。该第四数据线264通过连接电极223 与该第二数据线262所对应的主数据线260电连接。这种设置方式与该显示基板的像素排布方式有关。
例如，如图7C所示，相邻的两个像素电路组130对应四个第二像素电路120并构成一个最小重复单元P，例如，该四个第二像素电路分别配置为驱动一个红色发光元件、两个绿色发光元件和一个蓝色发光元件发光，从而可以实现全彩显示。在本实施例中，一个最小重复单元P包括四个第二像素电路，这是与本公开实施例提供的显示基板的像素排布有关。然而本公开实施例最小重复单元所包括的像素电路的数目不作限制。例如，在其它示例中，最小重复单元可以包括三个像素电路，分别配置为驱动一个红色发光元件、一个绿色发光元件和一个蓝色发光元件发光。
例如，由于为了提高显示基板的显示均一性，需要在第三显示区中设置发光元件进行显示，又由于为了提高第三显示区的透光率，第三显示区中并未设置像素电路，因此该第三显示区中的发光元件所对应的像素电路需要设置在其它区域，例如第二显示区。因此，第二显示区中有一部分第二像素电路所对应的发光元件设置在第二显示区中，有一部分第二像素电路所对应的发光元件并不设置在第二显示区中，而这一部分第二像素电路以最小重复单元P为单位进行设置，从而不影响显示基板的显示功能。例如，该第二显示区中包括N个最小重复单元P，该N个最小重复单元P中有M个最小重复单元P(称之为第一最小重复单元P1)的第二像素电路120所对应的发光元件设置在第二显示区中，其余的N-M个最小重复单元P(称之为第二最小重复单元P2)所对应的发光元件并不设置在第二显示区22中。例如，该N个最小重复单元P中有L个最小重复单元P的第二像素电路所对应的发光元件设置在第三显示区23中，例如，L小于或等于N-M；M小于N，N、M、L 均为正整数。
例如，图7C示出了阵列排布的四个最小重复单元P，该四个最小重复单元P排列为两行两列。该四个最小重复单元P划分为两对，图7C中用不同的填充对该两对最小重复单元进行区分，每对最小重复单元P包括既不同行也不同列的两个最小重复单元P，该两对最小重复单元P中只有一对最小重复单元P配置为在该第二显示区发光，也即只有一对最小重复单元P所对应的发光元件位于该第二显示区，另一对最小重复单元P在第二显示区中并不对应设置发光元件。换句话说，在行方向或列方向相邻的两个最小重复单元中P只有一个所对应的发光元件位于该第二显示区，另一个最小重复单元在第二显示区中并不对应设置发光元件，也即该两个最小重复单元中P包括一个第一最小重复单元P1和一个第二最小重复单元P2。这种错开设置的方式避免第二显示区出现较大的显示空白区域，从而可以提高第二显示区的均一性。
例如，第二最小重复单元P2对应的发光元件位于第三显示区23或者不设置发光元件。当第二显示区中对最小重复单元P进行上述设置后，第二最小重复单元所对应的发光元件的数目超过该第三显示区所需要设置的发光元件的数目时，就会有一部分第二最小重复单元P2不对应设置发光元件从而形成虚拟像素；在这种情形，L小于N-M。这种设置可以提高第二显示区 22的显示均一性。
例如，接着参考图7C，与第一最小重复单元P1中的第二像素电路连接的辅数据线260均从下方的第一显示区(也即在第二方向D2上与该第二显示区相邻的显示区)中主数据线250接收数据信号，与第二最小重复单元 P2中的第二像素电路连接的辅数据线260与设置于该第二显示区上方(在第二方向D2上远离第一显示区的一侧)的数据信号走线(未示出)接收数据信号。这种设置有利于简化布线。
例如，如图2C所示，该第二显示区22位于显示区的边缘，该显示基板还包括位于非显示区的数据信号走线(未示出)，该数据线信号走线绕显示区设置，并从显示区的上侧(与第一电源电压端和第二电源电压端相对的一侧)接入第二显示区中。例如，该显示基板还包括位于非显示区中的数据信号端(未示出)，该数据信号端例如位于显示区的下侧，该数据信号走线的一端与数据信号线电连接以接收数据信号，另一端接入第二显示区以提供该数据信号。例如，该数据信号走线的设置方式与该第二电源走线106的设置方式类似。
例如，如图7C，第一数据线261和第四数据线264分别与第二显示区中相邻的两列第二像素电路120中属于第一最小重复单元P1的第二像素电路120连接以提供数据信号，因此该第一数据线261和第四数据线264分别与第一显示区中对应的相邻的两条主数据线250连接以接收相应的数据信号。
例如，如图7C所示，第二数据线262和第三数据线263分别与第二显示区中相邻的两列第二像素电路120中属于第二最小重复单元P2的第二像素电路120连接以提供数据信号，因此该第二数据线262和第三数据线263 与设置于该第二显示区在第二方向D2上远离第一显示区的一侧)的数据信号走线(未示出)接收数据信号。
如图4A-4B、7A-7B所示，该第三导电层203还包括连接电极231，该连接电极231的一端通过第一电容电极Ca中的开口221以及绝缘层中的过孔346与该第一晶体管T1的栅极T1g，即第二电容电极Cb电连接，另一端通过过孔347与该第三晶体管T3的第二极T3d电连接，从而将该第二电容电极Cb与该第三晶体管T3的第二极T3d电连接。例如，该过孔346贯穿第二绝缘层302和第三绝缘层303。例如，该过孔347贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，结合图4A-4B、图7A-7B所示，该第三导电层203还包括位于每个像素电路单元100中的连接电极232(本公开第一连接电极的一个示例)，该第二连接电极232通过过孔348与第五晶体管T5的第二极T5d电连接，并用于将该第五晶体管T5的第二极T5d与发光元件的第一电极134电连接。例如，该过孔348贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，第一子像素包括发光元件121(本公开第一发光元件的一个示例)，该发光元件121与该第一子像素的像素电路单元的连接电极134一一对应电连接。
例如，第二子像素包括发光元件121(本公开第二发光元件的一个示例)，该发光元件121与该第二子像素的两个像素电路单元的连接电极134均电连接。
例如，如图7A-7B所示，该第三导电层203还包括连接电极233，该第三连接电极233的一端通过过孔351与复位电压线340电连接，另一端通过过孔352与第六晶体管T6的第一极T6s电连接，使得该第六晶体管T6的第一极T6s可以从该复位电压线340接收第一复位电压Vinit1。例如，该过孔 351贯穿第三绝缘层303。例如该过孔352贯穿第一绝缘层301、第二绝缘层 302和第三绝缘层303。
例如，如图7B所示，上一行子像素中的第七晶体管T7的第一极与本行子像素所对应的的复位电压线340电连接以接收第二复位电压Vinit2，本行子像素中的第七晶体管T7的第一极与下一行子像素所对应的的复位电压线 340电连接以接收第二复位电压Vinit2。
例如，如图4A-4B、图7A-7B所示，该第三导电层203还包括位于每个像素电路单元中的连接电极234，该连接电极234用于将第二晶体管T2的第一极T2s与连接电极222电连接，也即该连接电极222并不直接通过贯穿第二绝缘层302的过孔与第二晶体管T2的第一极T2s电连接，从而节省了一道对第二绝缘层302的构图工艺。
如图4A-4B所示，对于一个第二像素电路，其两个像素单元中的两个连接电极234分别靠近该两个像素电路单元所对应的两条辅数据线260设置，该两条辅数据线260中的一条与该第二像素电路电连接，并和与之靠近的连接电极234直接连接为一体的结构；另一条和与之靠近的连接电极234间隔设置以与该第二像素电路绝缘。
如图4A-4B和图7A-7B所示，该连接电极234通过过孔353与连接电极222电连接，并通过过孔354与第二晶体管T2的第一极T2s电连接。例如，该过孔353贯穿第三绝缘层303，该过孔354贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，如图7B所示，连接电极223分别通过过孔355、过孔356与位于第一显示区21的连接电极234以及位于第二显示区22的第四数据线264 电连接。
图8A对应图7C的电路结构示出了第四导电层204，其中用虚线B-B’示出了第一显示区21和第二显示区22的分界，并用虚线框示出了第一最小重复单元P1所在的区域和第二最小重复单元P2所在的区域。
如图8A所示，该第四导电层204在第一显示区21不存在图案。在另一些示例中，该第四导电层204可以包括位于第一显示区的转接电极，该转接电极例如用于将发光元件与下方的像素电路电连接。本公开实施例对此不作限制。
如图8A所示，该第四导电层204包括位于第二显示区22的连接电极 241(本公开第四连接电极的一个示例)，该连接电极241对应于第二最小重复单元P2中的每个第二像素电路120设置，该连接电极241用于将该第二像素电路120中的两个像素电路单元100的连接电极232电连接。结合参考图8B，该连接电极分别通过过孔357与两个像素电路单元100的连接电极 232电连接，该过孔357例如贯穿第四绝缘层304。
例如，如图8A所示，该第四导电层204包括多条连接线242，该连接线242与连接电极241一一对应设置并电连接，例如为一体的结构。该连接线242从第二显示区22延伸至第三显示区23，用于将该连接电极241与位于第三显示区23的发光元件电连接。例如，多条连接线242沿第一方向D1 延伸。
在另一些示例中，该连接电极241并不与发光元件电连接，也不对应设置有该连接线242，也即该连接电极所对应的第二最小重复单元中的第二像素电路形成虚拟像素。
例如，如图8A并结合图4A-4B所示，该第四导电层204在对应于第一最小重复单元P1的区域没有设置该连接电极241，这是由于第一最小重复单元P1中的像素电路单元的连接电极232直接与其对应的发光元件的第一电极电连接(参考图4B)，而不需要设置在第四导电层204中设置连接电极 241以及连接线242。在另一些示例中，该第四导电层204可以在对应于第一最小重复单元P1的区域设置转接电极，该转接电极例如用于将发光元件与下方的像素电路电连接。本公开实施例对此不作限制。
例如，如图8A所示，第二最小重复单元P2所对应连接的连接线242 可以经由第一最小重复单元P1对应的区域导电第三显示区23，也即连接线 242可以与第一最小重复单元P1中的像素电路单元在垂直于衬底基板的方向上重叠。
例如，该第四导电层204的材料为透明导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。由于连接线242延伸至第三显示区23，将该第四导电层204设置为透明导电材料可以提高第三显示区的透光率。
例如，该显示基板20还可以包括依次位于第四导电层上的第五绝缘层和第五导电层。图9A和9B示出了第五导电层205的示意图，其中图9A示出了该第五导电层205对应图2C中区域A的图案，图9B示出了该第五导电层205在第三显示区23的图案。该第五导电层205包括各发光元件121 的第一电极134。
图9A中用虚线B-B’示出了第一显示区21与第二显示区22的分界区，并用虚线框示分别示出了位于第二显示区22中的第一最小重复单元P1对应的发光元件的第一电极以及位于第一显示区21中的最小重复单元P对应的发光元件的第一电极。例如，每个最小重复单元对应四个发光元件121。
如图9A所示，在第二显示区22中，该第五导电层205对应于第二最小重复单元P2的区域未设置该第一电极134，这是由于第二最小重复单元P2 对应的发光元件设置在第三显示区或者未对应设置有发光元件(对应虚拟像素的情形)。
结合参考图4A-4B，第一电极134通过过孔358与对应的第二像素电路 120中的两个像素电路单元100的连接电极232电连接，从而该两个像素电路单元100连接到同一个发光元件121。图9A示出了该第一电极134对应该两个过孔358的两个接触孔区610，也即该第一电极134与该连接电极232 接触以形成电连接的区域。如图9A所示，当第一电极134的主体部未覆盖该两个过孔358时，该第一电极134包括延伸部620以覆盖该过孔358。该过孔358例如贯穿第四绝缘层304和第五绝缘层305。
为了便于说明，图9B中还示出了第四导电层204中的连接线242，结合参考图8A，多条连接线242从第二显示区22延伸至第三显示区23，并与第三显示区23中的多个第一电极134一一对应电连接，每个第一电极134 通过对应的连接线242连接到相应的连接电极241，从而与对应的第二像素电路120电连接。如图9B所示，每个第一电极134包括连接部150，该连接部150用于通过过孔359与对应的连接线242电连接。该过孔359例如贯穿第五绝缘层305。
如图9B所示，例如，每四个第一电极134构成一个像素电极组T，该四个第一电极134分别与一个第二最小重复单元P2中的四个第二像素电路 120一一对应电连接。对于每一行，只有奇数列或偶数列上存在该像素电极组T；对于每一列，只有奇数行或偶数行存在该像素电极组T；也即，对于每个像素电极组T，在第一方向D1(行方向)和第二方向D2(列方向)上均不存在与之直接相邻的像素电极组。这种排布规律类似于该第五导电层 205在第三显示区23中的排布规律，这是为了提高显示的均一性。
例如，参考图4A-4B，该显示基板20还可以包括位于发光元件的第一电极远离衬底基板200一侧的像素界定层306。像素界定层306中形成开口暴露出第一电极134的至少部分从而界定显示基板各个子像素的开口区(即发光区)600。发光元件121的发光层136至少形成于该开口内(发光层136 还可以覆盖部分的像素界定层远离发光元件的第一电极一侧的表面)，第二电极135形成于发光层136上从而形成该发光元件121。例如，该第二电极 135为公共电极，整面布置于该显示基板20中。例如第一电极134为发光元件的阳极，第二电极135为发光元件的阴极。
图9A和图9B分别在发光元件121的第一电极上示出了该开口区600 的位置，并示出了该第一电极的接触孔区610或过孔359相对于各第一电极 134的位置。如图9A和9B所示，该接触孔区610或过孔358与开口区600 在衬底基板200上的正投影不重叠，也即该接触孔区610或过孔358在衬底基板200上的正投影位于开口区600之外。这种设置避免了过孔影响开口区内的发光层的平整度从而影响发光品质。
例如，第二显示区22包括X个第二像素电路120和Y个发光元件121 (本公开第二发光元件的一个示例)，该Y个发光元件与N个第二像素电路中的Y个第二像素电路一一对应电连接，X、Y均为正整数，且Y小于X。
例如，第三显示区23包括Z个发光元件121(本公开第三发光元件的一个示例)，该Z个发光元件的第一电极分别通过连接线242与该X个第二子像素电路中的Z个第二像素电路120的连接电极241一一对应电连接，Z 为正整数且小于或等于X-Y。
如图9A所示，对于每个最小重复单元P所驱动的四个发光元件，绿色发光元件(G)的开口区600的面积最小，蓝色发光元件(B)的开口区的面积最大。这是由于人眼对绿色较为敏感，而蓝色发光材料的寿命最短，因此需要较大的发光面积来提高显示基板发光的稳定性。
例如，如图9A所示，第二显示区23中的至少一个发光元件的开口区 600的面积大于第一显示区22中与其发相同颜色的光的发光元件的开口区的面积。这是由于第二显示区中像素密度较低，发光元件的密度(单位面积发光元件的个数)，通过提高单个发光元件的发光区域，也即开口区，可以进一步提高整个显示基板的均一性。
例如，衬底基板200可以为刚性基板，例如玻璃基板、硅基板等，也可以由具有优良的耐热性和耐久性的柔性材料形成，例如聚酰亚胺(PI)、聚碳酸酯(PC)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯酸酯、多芳基化合物、聚醚酰亚胺、聚醚砜、聚乙二醇对苯二甲酸酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚砜(PSF)、聚甲基丙烯酸甲酯(PMMA)、三醋酸纤维素(TAC)、环烯烃聚合物(COP)和环烯烃共聚物(COC)等。
例如，该半导体层107的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。
例如，该第一到第四导电层的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者透明导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，该发光元件121为顶发射结构，第一电极具134有反射性而第二电极135具有透射性或半透射性。例如，第一电极134为高功函数的材料以充当阳极，例如为ITO/Ag/ITO叠层结构；第二电极135为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。
例如，第一绝缘层301、第二绝缘层302、第三绝缘层303、第四绝缘层304和第五绝缘层305例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。例如，第四绝缘层304、第五绝缘层305也可以与像素界定层306一样为有机绝缘材料，例如为聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，第四绝缘层 304和第五绝缘层为平坦化层。本公开实施例对此不作限制。
本公开的至少一实施例还提供一种显示装置，该显示装置包括上述任一显示基板20以及传感器。图10A示出了本公开一些实施例提供的显示装置 40的结构示意图，图10B为图10A所示显示装置沿C-C’的剖视图。
如图10A所示，该传感器401对应设置于显示基板20的第三显示区23 并设置于显示基板的与显示侧相对的一侧，例如设置于衬底基板200远离发光元件的一侧。该传感器401例如为光电传感器，配置为为接收来自所述显示基板的第一侧的光并将该光线转换成电信号并用于形成图像。例如，该光线从显示侧经该第三显示区23到达传感器，例如该光线为可见光或红外光。
例如，该显示装置40还包括设置于显示基板20上的封装层207和盖板 208，该封装207配置为对显示基板20中的发光元件进行密封以防止外界的湿气和氧向该发光元件及驱动电路的渗透而造成对器件的损坏。例如，封装层207包括有机薄膜或者包括有机薄膜及无机薄膜交替层叠的结构。例如，该封装层207与显示基板20之间还可以设置吸水层(未示出)，配置为吸收发光元件在前期制作工艺中残余的水汽或者溶胶。盖板208例如为玻璃盖板。例如，盖板208和封装层207可以为一体的结构。
例如，传感器401可以贴附于显示基板20的背面(与显示面相对的一面)。如图10B所示，成像元件401贴附在衬底基板200远离发光元件的第二电极136的一侧。该传感器401例如可以实现为摄像头。
该显示装置例如可以数码相框、智能手环、智能手表、手机、平板电脑、显示器、笔记本电脑、导航仪等具有任何显示功能的产品或者部件。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (31)

1.一种显示基板，具有用于显示的第一侧和与所述第一侧相对的第二侧，
其中，所述显示基板包括显示区，所述显示区包括位于衬底基板上的多个像素电路单元，所述多个像素电路单元沿第一方向和第二方向排列为多行多列，所述第一方向和所述第二方向不同；
所述多个像素电路单元的每个包括驱动子电路以及用于与发光元件连接的第一连接电极，所述驱动子电路的第一端配置为接收像素电源电压，第二端配置为通过所述第一连接电极与所述发光元件电连接，所述像素电路单元的驱动子电路配置为响应于所述像素电源电压形成流经所述发光元件的驱动电流；
所述显示区包括第一显示区和第二显示区，
所述第一显示区包括多个第一子像素，每个第一子像素包括第一像素电路，所述第一像素电路包括一个所述像素电路单元；
所述第二显示区包括多个第二子像素，每个第二子像素包括第二像素电路，所述第二像素电路包括相邻的两个所述像素电路单元，所述第二像素电路的两个所述像素电路单元的第一连接电极彼此电连接以连接到同一个发光元件；
所述第一显示区的所述多个第一子像素的像素密度高于所述第二显示区的所述多个第二子像素的像素密度；
所述显示基板还包括第一电源电压端和第二电源电压端，所述第一电源电压端与所述第二电源电压端彼此绝缘，所述第一电源电压端配置为能输出第一电源电压，所述第二电源电压端配置为能输出第二电源电压，所述第一电源电压低于所述第二电源电压；
所述第一像素电路配置为与所述第一电源电压端连接以接收所述第一电源电压，以作为所述第一像素电路的像素电路单元的像素电源电压，
所述第二像素电路配置为与所述第二电源电压端连接以接收所述第二电源电压，以作为所述第二像素电路的两个像素电路单元的像素电源电压。
2.如权利要求1所述的显示基板，还包括沿所述第二方向延伸的多条第一电源线和多条第二电源线，
其中，所述多条第一电源线和所述多条第二电源线分别沿所述第一方向排列；
所述多条第一电源线和所述多条第二电源线同层绝缘设置；
所述多条第一电源线与所述第一电源电压端电连接并与所述多个第一子像素的驱动子电路连接，以提供所述第一电源电压；
所述多条第二电源线与所述第二电源电压端电连接并与所述多个第二子像素的驱动子电路连接，以提供所述第二电源电压。
3.如权利要求2所述的显示基板，其中，所述多条第二电源线与所述多条第一电源线一一对应，每条第二电源线与对应的第一电源线在所述第二方向上并列设置且彼此间隔。
4.如权利要求2所述的显示基板，还包括非显示区以及位于所述非显示区的电源走线，
其中，所述电源走线绕所述显示区设置，并将所述第二电源电压端与多条第二电源线电连接。
5.如权利要求2所述的显示基板，还包括沿所述第一方向延伸的多条第三电源线和多条第四电源线，
其中，所述多条第三电源线和所述多条第四电源线沿所述第二方向排列；
所述多条第三电源线和所述多条第四电源线同层绝缘设置，并位于所述多条第一电源线和所述多条第二电源线靠近所述衬底基板的一侧；
所述多条第三电源线与所述多条第四电源线一一对应，每条第三电源线与所对应的第四电源线在所述第一方向上并列设置且彼此间隔。
6.如权利要求5所述的显示基板，其中，每条第三电源线通过至少一个第一过孔与所述多条第一电源线中至少之一电连接；
每条第四电源线通过至少一个第二过孔与所述多条第二电源线中至少之一电连接。
7.如权利要求5所述的显示基板，其中，所述像素电路单元还包括数据写入子电路、补偿子电路和存储子电路；
所述数据写入子电路包括控制端、第一端和第二端，所述数据写入子电路的第二端与所述驱动子电路电连接；
所述补偿子电路包括控制端、第一端和第二端，所述补偿子电路的控制端配置为接收扫描信号，所述补偿子电路的第一端和第二端分别与所所述驱动子电路的第二端和控制端电连接，所述补偿子电路配置为响应所述扫描信号对所述驱动子电路进行阈值补偿；
所述存储子电路与所述驱动子电路的控制端和第一电压端电连接；
所述存储子电路包括存储电容，所述存储电容包括第一电容电极和第二电容电极，所述第一电容电极配置为接收所述像素电源电压，所述第二电容电极和所述驱动子电路的控制端连接。
8.如权利要求7所述的显示基板，其中，所述多条第三电源线分别与多行第一像素电路一一对应设置，所述多条第四电源线分别与多行第二像素电路一一对应设置；
每条第三电源线与所对应的一行第一子像素的像素电路单元的第一电容电极一体形成，每条第四电源线与所对应的一行第二子像素的像素电路单元的第一电容电极一体形成。
9.如权利要求7所述的显示基板，其中，所述第二像素电路的两个像素电路单元的数据写入子电路的第一端彼此电连接。
10.如权利要求9所述的显示基板，其中，所述第二像素电路还包括第二连接电极，
所述第二连接电极将所述第二像素电路中的两个像素电路单元的数据写入子电路的第一端电连接。
11.如权利要求10所述的显示基板，其中，所述第二连接电极与所述第二像素电路的两个像素电路单元的第一电容电极同层绝缘设置。
12.如权利要求9所述的显示基板，还包括沿所述第二方向延伸的多条主数据线和多条辅数据线，
其中，所述多条主数据线沿所述第一方向排列，所述多条辅数据线沿所述第一方向排列；
所述多条主数据线与所述第一显示区中的多列像素电路单元的数据子电路的第一端一一对应电连接以提供第一数据信号；
所述多条辅数据线与所述第二显示区中的多列像素电路单元的数据子电路的第一端电连接以提供第二数据信号；
所述多条辅数据线与所述多条主数据线一一对应，所述多条辅数据线的每条与对应的主数据在所述第二方向上并列设置。
13.如权利要求12所述的显示基板，其中，所述多条主数据线和所述多条辅数据线同层设置并设置于所述第一电容电极远离所述衬底基板的一侧。
14.如权利要求12所述的显示基板，其中，所述多条辅数据线划分为多个数据线组，每个数据线组包括所述多条辅数据线中的两条；
所述多个数据线组分别与多列第二像素电路一一对应电连接。
15.如权利要求14所述的显示基板，其中，多行第二像素电路中位于第n行和第n+1行且位于同一列的两个第二像素电路构成一个像素电路组，共用一条辅数据线，
n为大于0的奇数或偶数。
16.如权利要求15所述的显示基板，其中，在所述第二方向上的每列第二像素电路中，多个像素电路组交替与所述列第二像素电路所对应的数据线组中的两条辅数据线电连接。
17.如权利要求14所述的显示基板，其中，相邻的两个数据线组包括四条辅数据线，分别为在所述第一方向依次排列的第一数据线、第二数据线、第三数据线和第四数据线；
所述第一数据线与其所对应的主数据线直接电连接。
18.如权利要求17所述的显示基板，其中，所述第二数据线、所述第三数据线和所述第四数据线分别与各自对应的主数据线同层间隔设置。
19.如权利要求18所述的显示基板，其中，所述第四数据线通过第三连接电极与所述第二数据线所对应的主数据线电连接。
20.如权利要求19所述的显示基板，其中，所述第三连接电极和所述第一连接电极同层绝缘设置，并位于所述第一显示区和所述第二显示区的分界处。
21.如权利要求18所述的显示基板，其中，所述第三数据线和所述第四数据线配置为从所述第二显示区在所述第二方向上远离所述第一显示区的一侧接收所述第二数据信号。
22.如权利要求1所述的显示基板，其中，所述第一显示区还包括多个第一发光元件，
所述多个第一发光元件与所述多个第一像素电路的像素电路单元的第一连接电极一一对应电连接。
23.如权利要求1所述的显示基板，其中，所述第二显示区中的第二像素电路的数目为X，所述第二显示区还包括Y个第二发光元件，所述Y个第二发光元件与所述X个第二像素电路中的Y个第二像素电路一一对应电连接，X和Y均为正整数，且Y小于X；
所述Y个第二发光元件的每个与对应的第二像素电路中的两个像素电路单元的第一连接电极均电连接。
24.如权利要求23所述的显示基板，其中，所述Y个第二发光元件的至少一个第二发光元件的发光区的面积大于与所述至少一个第二发光元件发相同颜色的光的第一发光元件的发光区的面积。
25.如权利要求22所述的显示基板，其中，所述显示区还包括被所述第二显示区至少部分围绕的第三显示区，
其中，所述第三显示区配置为允许来自所述第一侧的光透射到所述第二侧以用于感测；
所述第三显示区包括Z个第三发光元件，所述Z个第三发光元件与所述多个第二子像素中的Z个第二像素电路一一对应电连接，Z为正整数且Z小于或等于X-Y；
每个第三发光元件与对应的第二子像素中的两个像素电路单元的第一连接电极电连接。
26.如权利要求25所述的显示基板，其中，所述Z个第三发光元件的每个包括第一电极、第二电极和发光层，所述每个第三发光元件的第一电极相对于所述每个第三发光元件的第二电极更靠近所述衬底基板；
所述显示基板还包括多个第四连接电极，所述多个第四连接电极与所述多个第三发光元件一一对应设置，
每个第四连接电极将所对应的第三发光元件的第一电极与所述第三发光元件所对应的两个像素电路单元的第一连接电极电连接。
27.如权利要求26所述的显示基板，其中，所述多个第四连接电极位于所述第二显示区，并位于所述多个第三发光元件的第一电极靠近所述衬底基板的一侧。
28.如权利要求27所述的显示基板，还包括多条连接线，
其中，所述多条连接线从所述第二显示区延伸至所述第三显示区，
所述多条连接线分别与所述多个第四连接电极、所述多个第三发光元件一一对应设置，所述多条连接线的每条对应的第四连接电极连接至对应的第三发光元件的第一电极。
29.如权利要求28所述的显示基板，其中，所述多条连接线与所述多个第四连接电极同层设置，且所述多条连接线的每条与对应的第四连接电极为一体的结构。
30.一种显示装置，包括如权利要求1-29任一所述的显示基板。
31.如权利要求30所述的显示装置，还包括传感器，其中，所述传感器设置于所述显示基板的第二侧，并且配置为接收来自所述显示基板的第一侧的光。
CN202010606709.1A 2020-06-29 2020-06-29 显示基板及显示装置 Active CN113936604B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010606709.1A CN113936604B (zh) 2020-06-29 2020-06-29 显示基板及显示装置
CN202210553177.9A CN114822414A (zh) 2020-06-29 2020-06-29 显示基板及显示装置
CN202210448482.1A CN114822412B (zh) 2020-06-29 2020-06-29 显示基板及显示装置
EP21832038.0A EP4040430A4 (en) 2020-06-29 2021-05-17 DISPLAY SUBSTRATE AND DISPLAY APPARATUS
PCT/CN2021/094031 WO2022001420A1 (zh) 2020-06-29 2021-05-17 显示基板及显示装置
US17/763,026 US20220344427A1 (en) 2020-06-29 2021-05-17 Display substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010606709.1A CN113936604B (zh) 2020-06-29 2020-06-29 显示基板及显示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202210553177.9A Division CN114822414A (zh) 2020-06-29 2020-06-29 显示基板及显示装置
CN202210448482.1A Division CN114822412B (zh) 2020-06-29 2020-06-29 显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN113936604A CN113936604A (zh) 2022-01-14
CN113936604B true CN113936604B (zh) 2022-12-27

Family

ID=79273201

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202010606709.1A Active CN113936604B (zh) 2020-06-29 2020-06-29 显示基板及显示装置
CN202210448482.1A Active CN114822412B (zh) 2020-06-29 2020-06-29 显示基板及显示装置
CN202210553177.9A Pending CN114822414A (zh) 2020-06-29 2020-06-29 显示基板及显示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202210448482.1A Active CN114822412B (zh) 2020-06-29 2020-06-29 显示基板及显示装置
CN202210553177.9A Pending CN114822414A (zh) 2020-06-29 2020-06-29 显示基板及显示装置

Country Status (4)

Country Link
US (1) US20220344427A1 (zh)
EP (1) EP4040430A4 (zh)
CN (3) CN113936604B (zh)
WO (1) WO2022001420A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072003A (ko) 2020-11-23 2022-06-02 삼성디스플레이 주식회사 표시 장치
US11984079B2 (en) * 2022-01-30 2024-05-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
US20240292654A1 (en) * 2022-02-24 2024-08-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display Substrate and Display Apparatus
CN115346486B (zh) * 2022-07-13 2024-09-13 武汉天马微电子有限公司 显示面板及显示装置
CN115311978A (zh) * 2022-08-19 2022-11-08 南京芯视元电子有限公司 一种微显示驱动系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489166B1 (ko) * 2003-03-06 2005-05-11 엘지.필립스 엘시디 주식회사 유기전계발광소자를 이용한 디스플레이 장치
KR100578911B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
JP2005345992A (ja) * 2004-06-07 2005-12-15 Chi Mei Electronics Corp 表示装置
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
CN103928494B (zh) * 2013-12-30 2016-08-17 上海天马有机发光显示技术有限公司 一种有机发光二极管像素电路、显示面板及显示装置
CN104809989A (zh) * 2015-05-22 2015-07-29 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN106816137B (zh) * 2017-04-13 2019-09-27 京东方科技集团股份有限公司 显示装置及增加该显示装置亮度均一性的方法
CN108039148B (zh) * 2017-11-30 2019-11-22 武汉天马微电子有限公司 一种显示面板和电子设备
CN108091673B (zh) * 2017-12-12 2021-05-18 京东方科技集团股份有限公司 像素结构及其制造方法、显示装置
CN108711400B (zh) * 2018-05-31 2020-08-07 京东方科技集团股份有限公司 像素电路及显示装置
WO2019242510A1 (zh) * 2018-06-20 2019-12-26 京东方科技集团股份有限公司 显示基板及其驱动方法和显示装置
KR102697258B1 (ko) * 2018-09-27 2024-08-21 삼성디스플레이 주식회사 표시 장치
CN110767099B (zh) * 2018-11-07 2022-09-13 云谷（固安）科技有限公司 显示面板和显示终端
KR20200060588A (ko) * 2018-11-21 2020-06-01 삼성디스플레이 주식회사 표시 장치
CN109346009B (zh) * 2018-12-25 2020-12-04 武汉天马微电子有限公司 有机发光显示面板和显示装置
CN109637457B (zh) * 2019-02-14 2020-08-18 成都京东方光电科技有限公司 像素电路、显示面板及显示装置
CN210136876U (zh) * 2019-06-28 2020-03-10 昆山国显光电有限公司 Oled阵列基板、显示面板及显示装置
CN110648622A (zh) * 2019-10-31 2020-01-03 Oppo广东移动通信有限公司 显示装置及电子设备
CN111292687A (zh) * 2020-02-20 2020-06-16 京东方科技集团股份有限公司 像素驱动电路、像素结构及显示面板

Also Published As

Publication number Publication date
CN114822412B (zh) 2024-03-15
CN113936604A (zh) 2022-01-14
CN114822414A (zh) 2022-07-29
CN114822412A (zh) 2022-07-29
WO2022001420A1 (zh) 2022-01-06
EP4040430A4 (en) 2023-05-10
EP4040430A1 (en) 2022-08-10
US20220344427A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
CN113936604B (zh) 显示基板及显示装置
US20240203352A1 (en) Display substrate and display device
CN113763883B (zh) 显示基板及显示装置
CN115066755A (zh) 显示基板及显示装置
EP4020447B1 (en) Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device
US20230030891A1 (en) Display substrate and display device
US11972727B2 (en) Display substrate and display device
CN114616613B (zh) 显示基板和显示装置
CN114616614B (zh) 显示基板和显示装置
JP7525525B2 (ja) 表示基板及びその駆動方法、表示装置
CN115691408A (zh) 像素电路及其驱动方法、显示基板及显示装置
US20220344428A1 (en) Display panel and display device
US12100349B2 (en) Display substrate and display device
US12100350B2 (en) Display substrate and display device
CN116249398A (zh) 发光显示装置及其制造方法
US20240144873A1 (en) Pixel circuit and driving method thereof, display substrate and display device
WO2022227055A1 (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant