CN104425512B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104425512B
CN104425512B CN201410443006.6A CN201410443006A CN104425512B CN 104425512 B CN104425512 B CN 104425512B CN 201410443006 A CN201410443006 A CN 201410443006A CN 104425512 B CN104425512 B CN 104425512B
Authority
CN
China
Prior art keywords
thickness
wordline
lamination
insulating pattern
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410443006.6A
Other languages
English (en)
Other versions
CN104425512A (zh
Inventor
金兑炅
薛光洙
曹盛纯
许星会
姜真泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201910052369.XA priority Critical patent/CN110085598B/zh
Publication of CN104425512A publication Critical patent/CN104425512A/zh
Application granted granted Critical
Publication of CN104425512B publication Critical patent/CN104425512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。

Description

半导体器件
技术领域
本发明涉及一种半导体器件。
背景技术
半导体器件已经被更高度地集成以便提供其高性能和低成本。具体地，半导体器件的集成密度直接影响半导体器件的成本。常规二维(2D)存储器件的集成度主要由单位存储单元占据的面积确定。因此，常规2D存储器件的集成密度受用于形成精细图案的技术的水平的极大影响。
包括三维布置的存储单元的三维(3D)半导体器件解决了二维存储器件的上述限制。能够降低位成本并实现可靠的产品的制造技术和产品被期望用于3D半导体器件的成功批量制造。
发明内容
本发明构思的实施方式可以提供具有改善的可靠性的半导体器件。在一些实施方式中，一种半导体器件包括：基板；叠层(stack)，包括垂直地堆叠在基板上的多个字线和绝缘图案，相应的绝缘图案被夹设在相邻的字线之间；以及多个单元柱，垂直地延伸穿过多个字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。叠层的第一部分可以包括具有第一厚度的第一字线，叠层的第二部分可以包括具有不同于第一厚度的第二厚度的第二字线。
叠层的第三部分可以包括具有第三厚度的第三字线，其中第三厚度和第一厚度小于第二厚度，并且其中叠层的第二部分插设在叠层的第一部分和叠层的第三部分之间。
叠层的第二部分可以包括叠层的中间。
第三厚度可以等于第一厚度。
第二厚度与第一厚度的比率可以大于或等于1.1。
第一厚度可以在35nm至42nm的范围内。
叠层包括堆叠在多个字线和绝缘图案上的上选择线以及插设在基板与多个字线和绝缘图案之间的下选择线。
每个存储单元可以包括非易失性存储单元。
每个存储单元可以包括非易失性存储器晶体管。
每个单元支柱可以包括导电芯，其中每个存储器晶体管包括位于导电芯和对应字线之间的电荷存储元件。
半导体器件可以是垂直NAND存储器件并且每个单元柱可以形成垂直NAND的单元串。
每个存储单元可以包括包含具有可变电阻特性的材料的数据存储元件。
每个存储单元可以包括包含相变材料的数据存储元件。
每个存储单元可以包括包含铁磁材料和反铁磁材料中的至少一个的数据存储元件。
在叠层的第一部分内的第一单元柱的直径可以小于在叠层的第二部分内的第一单元柱的直径。
在叠层的第一部分内的第一单元柱的直径可以小于42nm。
叠层的第三部分可以包括具有第三厚度的字线。第一厚度和第三厚度可以小于第二厚度，叠层的第二部分可以插设在叠层的第一部分和叠层的第三部分之间，在叠层的第一部分内的第一单元部分的直径可以小于在叠层的第二部分内的第一单元柱的直径。
叠层的第二部分可以包括叠层的中间。
在叠层的第一部分内的第一单元柱的横截面可以具有比在叠层的第二部分内的第一单元柱的横截面少的条纹(striation)。
叠层的第三部分可以包括具有第三厚度的第三字线，其中第一厚度和第三厚度大于第二厚度，其中叠层的第二部分插设在叠层的第一部分和叠层的第三部分之间，其中在叠层的第一部分内的第一单元柱的横截面具有比在叠层的第二部分内的第一单元柱的横截面少的条纹。
第一部分可以包括与第一字线直接相邻的第一绝缘图案，第二部分可以包括与第二字线直接相邻的第二绝缘图案，第二厚度与第二绝缘图案的厚度的比率不同于第一厚度与第一绝缘图案的厚度的比率。
第二部分可以包括每个具有第二厚度的多个第二字线以及每个具有相同的厚度的多个第二绝缘图案。第二字线和第二绝缘图案中的至少一些可以位于叠层的中间。
第二厚度与第二绝缘图案的厚度的比率可以大于1.3。
第一字线处的第一单元柱的直径小于第二字线处的第一单元柱的直径。
在一些实施方式中，第二厚度与第二绝缘图案的厚度的比率小于第一厚度与第一绝缘图案的厚度的比率。例如，第二厚度与第二绝缘图案的厚度的比率小于1.3。此外，第一字线处的第一单元柱的横截面具有比第二字线处的第一单元柱的横截面少的条纹。
在一些示例中，一种半导体器件包括：基板；叠层，包括垂直地堆叠在基板上的多个字线和绝缘图案，相应的绝缘图案被夹设在相邻的字线之间；以及多个单元柱，垂直地延伸穿过多个字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。叠层的第一部分可以包括具有第一厚度的第一字线和与第一字线直接相邻的第一绝缘图案，叠层的第二部分可以包括具有第二厚度的第二字线和与第二字线直接相邻的第二绝缘图案，第二厚度与第二绝缘图案的厚度的比率可以不同于第一厚度与第一绝缘图案的厚度的比率。
叠层的第三部分可以包括具有第三厚度的第三字线和与第三字线直接相邻的第三绝缘图案，叠层的第二部分可以插设在叠层的第一部分和叠层的第三部分之间，第一厚度与第一绝缘图案的厚度的比率可以基本上等于第三厚度与第三绝缘图案的厚度的比率。
第一厚度可以基本上等于第三厚度。
第一厚度和第三厚度可以小于第二厚度。
第二部分可以包括具有第二厚度的多个第二字线和具有第二厚度的多个第二绝缘图案，第二字线和第二绝缘图案中的至少一些可以位于叠层的中间。
第二厚度与第二绝缘图案的厚度的比率可以大于第一厚度与第一绝缘图案的厚度的比率。
第一字线处的第一单元柱的直径可以小于第二字线处的第一单元柱的直径。
第二厚度与第二绝缘图案的厚度的比率大于1.3。
第二字线可以在叠层的中间。
在一些示例中，第二厚度与第二绝缘图案的厚度的比率小于第一厚度与第一绝缘图案的厚度的比率。第一字线处的第一单元柱的横截面可以具有比第二字线处的第一单元柱的横截面少的条纹。此外，第二厚度与第二绝缘图案的厚度的比率可以小于1.3。
还公开用于制造这里描述的装置的方法和包括该装置的系统。
附图说明
考虑到附图以及伴随的详细描述，本发明构思将变得更加明显。
图1是示出根据本发明构思的一些实施方式的半导体器件的方框图；
图2是示出图1中示出的半导体器件的存储单元阵列的示例的方框图；
图3是示出根据本发明构思的一些实施方式的半导体器件的存储器块的透视图；
图4A是示出图3的存储器块的实施方式的平面图；
图4B是沿图4A的线I-I'截取的截面图；
图4C是图4B的部分‘A’的放大图；
图5A至10A、13A和14A是对应于图4A的平面图；
图5B至10B、13B和14B是对应于图4B的截面图；
图5C至10C、13C和14C分别是图5B至10B、13B和14C的部分‘B’的放大图；
图11是对应于图10B的截面图；
图12是示出字线之间的泄漏电流根据绝缘图案的厚度的图形；
图15A是图14A的部分‘C’的放大图；
图15B是图14C的部分‘D’的放大图并且是沿图15A的线II-II'截取的截面图；
图16A至16D是对应于图4C的放大图以示出图3的存储器块的其他的实施方式；
图17是示出图3的存储器块的示例实施方式的截面图；
图18A至18C是分别沿图17的线A1-A1'、A2-A2'和A3-A3'截取的平面图；
图19A至19C是分别沿图17的线A1-A1'、A2-A2'和A3-A3'截取的平面图；
图20是示出包括根据本发明构思的实施方式的半导体器件的电子系统的示例的示意方框图；
图21是示出包括根据本发明构思的实施方式的半导体器件的存储器系统的示例的示意方框图；以及
图22是示出包括根据本发明构思的实施方式的半导体器件的信息处理系统的示例的示意方框图。
具体实施方式
从以下将参照附图更详细地描述的示范性实施方式，本发明构思的优点和特征以及实现它们的方法将变得明显。然而，应当指出，本发明不限于以下的示例实施方式，可以以各种形式实施。这些示例实施方式仅是示例，许多实施方式和变化是可能的，不需要在这里提供细节。还应该强调，本公开提供备选的示例的细节，但是这样的备选的列出不是穷举的。此外，各个示例之间地细节的任何一致性不应当被解释为要求这样的细节，难以列出对于这里描述的每个特征的每个可能的变化。权利要求的语言应当在确定本发明的要求时被参考。
在附图中，为了清晰，层和区域的厚度可以被夸大。相同的附图标记始终指代相同的元件。根据这里描述的各个实施方式的器件以及形成器件的方法可以在微电子器件诸如集成电路中实施，其中根据这里描述的各个实施方式的多个器件被集成在相同的微电子器件中。因此，这里示出的截面图(即使在单个方向或取向上示出)可以在微电子器件中存在于不同的方向或取向(其不需要是直角的或如同在描述的实施方式中所阐述的)。因此，包含根据这里描述的各个实施方式的器件的微电子器件的平面图可以包括呈阵列和/或具有取向的二维图案的多个器件，其可以根据微电子器件的功能性或其他的设计考虑。这里示出和/或截面图提供用于根据这里描述的各个实施方式的多个器件的支持，该多个器件在平面图中沿两个不同的方向延伸和/或在透视图中在三个不同的方向延伸。例如，当单个有源区在器件/结构的截面图中示出时，器件/结构可以包括多个有源区和/或晶体管结构(和/或存储单元结构、栅结构等，如情况所需)，它们可以具有各种取向。
这里使用的术语仅是为了描述特定实施方式的目的而不意在限制本发明。当在这里使用时，单数术语“一”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。当在这里使用时，术语“和/或”包括一个或多个所列相关项目的任意和所有组合。将理解，当称一个元件“连接”或“联接”到另一元件时，它可以直接连接或联接到另一元件，或者还可以存在插入的元件。用于描述元件之间的关系的其他词语应当以类似的方式解释(例如，“在...之间”与“直接在...之间”、“相邻”与“直接与...相邻”等)。
类似地，将理解，当称一个元件诸如层、区域或基板在另一元件“上”时，它可以直接在另一元件上，或者还可以存在插入的元件。相反，术语“直接”表示不存在插入的元件。将进一步理解的是，术语“包括”和/或“包含”，当在这里使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。
还将理解，尽管这里可以使用术语第一、第二、第三等来描述不同的元件，但是这些元件不应受到这些术语限制。这些术语仅用于将一个元件与另一个元件区别开。因此，在一些实施方式(或权利要求)中的第一元件能够在其他的实施方式中被称为(或要求为)第二元件，而没有背离本发明的教导。这里说明和示出的本发明构思的各方面的示范性实施方式包括它们的互补对应物。相同的附图标记或相同的参考指示符在说明书始终表示相同的元件。
而且，这里参照截面图和/或平面图描述了示范性实施方式，这些图可以是理想化的示范性图示。因此，由例如制造技术和/或公差引起的图示形状的偏差将是可能发生的。因此，示范性实施方式不应被解释为限于这里示出的区域的形状而是可以包括由例如制造引起的形状偏差。例如，示出为矩形的蚀刻区域将通常具有倒圆或弯曲的特征。因此，附图所示的区域在本质上是示意的，它们的形状可以没有示出器件的区域的实际形状。
在本发明构思的说明书中，元件或特征“随着自基板的高度的增加而非单调地改变”的概念指的是元件或特征诸如元件的尺寸(例如，宽度、厚度、距离或直径等)并不随着自基板的高度增大而一致地改变(例如，增大或减小)。例如，元件的尺寸可以减小然后增大，或增大然后减小，或随着自基板的高度增大而振荡。
为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间关系术语旨在概括除附图所示取向之外器件在使用或操作中的器件的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示范性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向(旋转90度或在其他取向)，这里所用的空间关系描述符被相应地解释。
除非另行定义，这里使用的所有术语(包括技术术语和科学术语)都具有本发明构思所属领域内的普通技术人员所通常理解的同样的含义。还将理解的是，诸如通用词典中所定义的术语，除非这里加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
在下文，将详细地描述本发明构思的实施方式。
图1是示出根据本发明构思的一些实施方式的半导体器件的方框图。参照图1，半导体器件可以包括存储单元阵列10、地址解码器20、读/写电路30、数据输入/输出(I/O)电路40以及控制逻辑电路50。
图1的存储单元阵列10通过多个字线WL连接到地址解码器20并通过位线BL连接到读/写电路30。存储单元阵列10包括多个存储单元。例如，存储单元阵列10的每个存储单元可以存储一位数据或多位的数据。
图1的地址解码器20通过字线WL连接到存储单元阵列10。地址解码器20可以通过控制逻辑电路50操作。地址解码器20可以从外部系统接收地址信号ADDR。地址解码器20解码接收的地址信号ADDR的行地址信号以选择多个字线WL中的对应的字线。另外，地址解码器20解码接收的地址信号ADDR的列地址信号然后传输解码的列地址信号到读/写电路30。地址解码器20可以包括已知的部件诸如行解码器、列解码器和地址缓冲器。
图1的读/写电路30通过位线BL连接到存储单元阵列10并通过数据线DL连接到数据I/O电路40。读/写电路30可以通过控制逻辑电路50操作。读/写电路30配置为从地址解码器20接收解码的列地址信号。读/写电路30通过使用解码的列地址选择位线BL中的一个。例如，读/写电路30从数据I/O电路40接收数据并将接收的数据写入到存储单元阵列10中。读/写电路30从存储单元阵列10读出数据并将读出的数据传输到数据I/O电路40。读/写电路30可以从存储单元阵列10的第一存储区读出数据并可以将读出的数据写入到存储单元阵列10的第二存储区中。例如，读/写电路30可以配置为进行回拷操作。
读/写电路30可以包括页缓冲器(或页寄存器)和列选择电路。页缓冲器可以存储对应于要被写入到存储单元阵列的页或从该页读取的数据的页数据。页数据可以包括m位数据，其中m＝n×操作地连接到字线WL的存储单元的数目，其中n是等于或大于一的整数。读/写电路30可以包括例如包含感测放大器、写驱动器和列选择电路的部件。
图1的数据I/O电路40通过数据线DL连接到读/写电路30。数据I/O电路40通过控制逻辑电路50操作。数据I/O电路40配置为与外部系统交换数据DATA。数据I/O电路40配置为通过数据线DL将从外部系统传输的数据DATA传输到读/写电路30。数据I/O电路40配置为通过数据线DL将从读/写电路30传输的数据DATA输出到外部系统。例如，数据I/O电路40可以包括诸如数据缓冲器的部件。
控制逻辑电路50可以连接到地址解码器20、读/写电路30和数据I/O电路40。控制逻辑电路50配置为控制半导体器件的操作。控制逻辑电路50可以响应于从外部系统传输的控制信号CTRL而操作。
图2是示出图1所示的半导体器件的存储单元阵列10的示例的方框图。参照图2，本示例的存储单元阵列10可以包括多个存储器块BLK1至BLKn。存储器块BLK1至BLKn的每个可以具有三维(3D)结构(或垂直结构)。例如，存储器块BLK1至BLKn的每个可以包括在垂直方向上延伸的多个单元串。
图3是示出根据本发明构思的一些实施方式的半导体器件的存储器块的部分的透视图。
参照图3，提供基板110。基板110可以具有第一导电类型(例如，P型)。缓冲电介质层122可以提供在基板110上。缓冲电介质层122可以是硅氧化物层。绝缘图案125和水平电极可以提供在缓冲电介质层122上。水平电极可以彼此垂直地间隔开，绝缘图案125位于其间。
水平电极可以包括下选择线LSL、第一至第八字线WL1至WL8和上选择线USL。绝缘图案125可以包括硅氧化物。缓冲电介质层122可以比绝缘图案125薄。水平电极可以包括掺杂的硅、金属(例如，钨)、金属氮化物(例如，钛氮化物)、金属硅化物或其任何组合。在一些实施方式中，每个水平电极可以包括例如阻挡层和在阻挡层上的金属层。阻挡层可以包括金属氮化物(例如，钛氮化物)，金属层可以包括例如钨。
绝缘图案125和水平电极可以构成栅结构G。栅结构G可以沿第一方向D1水平地延伸。多个栅结构G可以提供在基板110上。栅结构G可以在交叉第一方向D1的第二方向D2上彼此面对。上选择线USL可以在第二方向D2上彼此分离并可以在第一方向D1上延伸。在图3中，多个上选择线USL和一个下选择线LSL设置在单个栅结构G中。然而，本发明构思不限于此。
在第一方向D1上延伸的隔离区121可以提供在彼此相邻的栅结构G之间。公共源极线CSL提供在基板110中分别在隔离区121下面。公共源极线CSL可以彼此间隔开并可以沿第一方向D1在基板110中延伸。公共源极线CSL可以具有不同于第一导电类型的第二导电类型(例如，N型)。与图3中示出的实施方式不同，公共源极线CSL可以是提供在基板110和下选择线LSL之间并在第一方向D1上延伸的线形图案。
多个单元柱PL可以贯穿水平电极LSL、WL1至WL8和USL并可以连接到基板110。每个单元柱PL可以具有从基板110向上地延伸的轴(例如，在第三方向D3上延伸)。单元柱PL的第一端可以连接到基板110，单元柱PL的第二端可以连接到在第二方向D2上延伸的互连。互连可以包括彼此相邻并在第二方向D2上延伸的第一互连BL1和第二互连BL2。
联接到单个上选择线USL的多个单元柱PL可以布置成Z字形、交错和/或矩阵形式。多个单元柱PL可以包括联接到相同的上选择线USL的第一单元柱PL1和第二单元柱PL2。第一单元柱PL1可以最靠近隔离区121，第二单元柱PL2可以与第一单元柱PL1相比离隔离区121较远。第二单元柱PL2可以在第一方向D1和第二方向D2上从第一单元柱PL1偏移。每个第一单元柱PL1和每个第二单元柱PL2可以通过导电图案136和接触138分别连接到第一互连BL1和第二互连BL2。
多个单元串可以提供在互连(这里，BL1和BL2)和公共源极线CSL之间。互连BL1和BL2可以是闪速存储器件的位线。一个单元串可以包括连接到互连BL1和BL2之一的上选择晶体管、连接到公共源极线CSL的下选择晶体管以及在上选择晶体管和下选择晶体管之间的多个垂直存储单元。下选择线LSL可以对应于下选择晶体管的下选择栅极。字线WL1至WL8可以对应于多个垂直存储单元的单元栅极(当垂直存储单元是存储单元晶体管诸如NAND闪速存储单元晶体管时)。上选择线USL可以对应于上选择晶体管的上选择栅极。每个单元柱PL可以包括多个垂直地堆叠的存储单元。下选择栅极可以是闪速存储器件的接地选择栅极或接地选择线。上选择栅极可以是闪速存储器件的串选择栅极或串选择线。
数据存储元件130可以提供在每个单元柱PL和每个字线WL1至WL8之间。在图3中，数据存储元件130设置在字线WL1至WL8和绝缘图案125中对应的那些与单元柱PL之间。在一些实施方式中，数据存储元件130的至少一部分可以延伸以设置在每个单元柱PL和绝缘图案125之间。栅绝缘层(例如，代替数据存储元件130)可以提供在上和下选择线USL和LSL的每个与每个单元柱PL之间。对可在这里描述的实施方式中实施的NAND闪速存储器中的字线、位线、选择线、公共源极线等以及它们的操作与功能(例如，用于写入、读取或编程)的进一步描述可以在美国专利No.8514625和5473563中找到，两者通过引用全部结合于此。
图4A是示出图3的存储器块的实施方式的平面图，图4B是沿图4A的线I-I'截取的截面图。图4C是图4B的部分‘A’的放大图。在图4A中，为了简化附图，数据存储元件没有被示出。
参照图4A、4B和4C，隔离区121可以用隔离绝缘层120填充。隔离绝缘层120可以是硅氧化物层。
单元柱PL可以是半导体柱。每个单元柱PL可以具有实心圆柱形状或空心圆柱形状(例如，通心粉形状或管状结构)。具有管状形状的单元柱PL的内部区域可以用填充绝缘层137填充。填充绝缘层137可以由硅氧化物层形成。导电图案136可以提供在每个单元柱PL的一端上。漏极区D可以提供在单元柱PL的与导电图案136接触的一个端部中。
数据存储元件130可以包括邻近于每个单元柱PL的隧道绝缘层132、邻近于每个字线WL1至WL8的阻挡绝缘层134以及在隧道绝缘层132和阻挡绝缘层134之间的电荷存储层133，如图4C所示。隧道绝缘层132可以包括硅氧化物层。阻挡绝缘层134可以包括高k电介质层(例如，铝氧化物层或铪氧化物层)。阻挡绝缘层134可以是由多个薄层组成的多层。例如，阻挡绝缘层134可以包括硅氧化物层、铝氧化物层和/或铪氧化物层。如图15B所示，阻挡绝缘层134可以包括例如顺序地堆叠的硅氧化物层134a和高k电介质层134b。电荷存储层133可以是电荷捕获层或包括导电的纳米颗粒的绝缘层。电荷捕获层可以包括例如硅氮化物层。
数据存储元件130的至少一部分可以延伸以设置在每个字线WL1至WL8与绝缘图案125之间。数据存储元件130的另一部分可以延伸以设置在每个单元柱PL与绝缘图案125之间。例如，在图4C中，阻挡绝缘层134可以设置在每个字线WL1至WL8与绝缘图案125之间。例如，在图4C中隧道绝缘层132和电荷存储层133可以设置在每个单元柱PL与绝缘图案125之间。
保护层131可以提供在电荷存储层133和每个绝缘图案125之间。保护层131可以是硅氧化物层。
根据本发明构思，字线WL1至WL8的每个的厚度Lg可以对应于每个单元栅极的长度。栅极间电介质层150可以提供在相邻的字线WL1至WL8之间。栅极间电介质层150和字线WL1至WL8可以交替地堆叠。每个栅极间电介质层150包括绝缘图案125中的一个。每个栅极间电介质层150还可以包括图4C中的一对阻挡绝缘层134。栅极间电介质层150之一的厚度对应于相邻字线WL之间的距离Ls。垂直存储单元的节距可以是厚度Lg和距离Ls之和。
根据本发明构思的一些实施方式，字线WL1至WL8的每个的厚度Lg大于字线之间的距离Ls(即，栅极间电介质层150的厚度)。厚度Lg与距离Ls的比率(Lg/Ls)可以在约1.0至约1.4的范围内。具体地，厚度Lg与距离Ls的比率(Lg/Ls)可以在约1.2至1.4的范围内。例如，字线WL1至WL8的每个的厚度Lg可以等于或大于约35nm。例如，字线WL1至WL8的厚度中的最小厚度可以小于42nm，诸如在35nm至42nm的范围内。每个栅极间电介质层150的厚度(即Ls)可以等于或大于27nm。
在下文将描述根据本发明构思的一些实施方式的制造半导体器件的方法。图5A至10A、13A和14A是对应于图4A的平面图。图5B至10B、13B和14B是对应于图4B的截面图。图5C至10C、13C和14C分别是图5B至10B、13B和14B的部分‘B’的放大图。图15A是图14A的部分‘C’的放大图。图15B是图14C的部分‘D’的放大图并且是沿图15A的线II-II'截取的截面图。
参照图5A至5C，提供基板110。基板110可以具有第一导电类型(例如，P型)。缓冲电介质层122可以形成在基板110上。缓冲电介质层122可以例如是硅氧化物层。缓冲电介质层122可以通过例如热氧化工艺形成。牺牲层123和绝缘层124可以提供为交替地堆叠在缓冲电介质层122上。最上的绝缘层的厚度可以大于其他的绝缘层的厚度。绝缘层124可以例如是硅氧化物层。牺牲层123可以包括具有不同于缓冲电介质层122和绝缘层124的湿蚀刻特性的材料。例如，每个牺牲层123可以包括硅氮化物层、硅氮氧化物层、多晶硅层或多晶硅锗层。牺牲层123和绝缘层124可以通过例如化学气相沉积(CVD)方法形成。
牺牲层123和绝缘层124的厚度以及层123和124的厚度的比率可以获得如参照图4C描述的字线WL1至WL8的厚度Lg和字线WL1至WL8之间的距离Ls。
参照图6A至6C，单元孔H形成为穿透绝缘层124、牺牲层123和缓冲电介质层122。单元孔H暴露基板110。
参照图7A至7C和8A至8C，单元柱PL分别形成在单元孔H中。将更详细地描述单元柱PL的形成工艺。
参照图7A至7C，保护层131形成在单元孔H的侧壁上。保护层131可以是硅氧化物层。电荷存储层133形成在保护层131上。电荷存储层133可以是电荷捕获层或包括导电的纳米颗粒的绝缘层。例如，电荷捕获层可以包括硅氮化物层。隧道绝缘层132形成在电荷存储层133上。隧道绝缘层132可以是硅氧化物层。保护层132、隧道绝缘层132和电荷存储层133可以通过原子层沉积(ALD)方法或CVD方法形成。
第一子半导体层135a可以形成在隧道绝缘层132上。第一子半导体层135a被各向异性地蚀刻以暴露基板110。因此，第一子绝缘层135a可以转变为在隧道绝缘层132的内侧壁上的间隔物。第二子半导体层135b可以形成在第一子半导体层135a上。第二子半导体层135b可以与基板110接触。第一和第二子半导体层135a和135b的每个可以通过ALD方法或CVD方法形成。第一和第二子半导体层135a和135b的每个可以是非晶硅层。
参照图8A至8C，热处理工艺可以被进行以将第一和第二子半导体层135a和135b转变成半导体层135。半导体层135可以是多晶硅层或单晶层。
半导体层135可以形成为部分地填充单元孔H，形成单元孔H内的管状结构。绝缘材料137可以形成在管状的半导体层135内以完全地填充单元孔H。绝缘材料137和半导体层135可以被平坦化以暴露最上的绝缘层。因此，具有用填充绝缘层137填充的空心圆柱形状的单元柱PL可以分别形成在单元孔H中。单元柱PL可以是具有第一导电类型的半导体层。与附图中示出的实施方式不同，半导体层135可以形成为填充单元孔H。在这种情况下，填充绝缘层可以被省略。
单元柱PL的顶端部分可以被凹进以低于绝缘层124中的最上的一个的上表面。导电图案136可以分别形成在具有凹陷单元柱PL的单元孔H中。导电图案136可以包括掺杂的多晶硅或金属。第二导电类型的掺杂剂离子可以被注入到导电图案136和凹陷单元柱PL的上部中，从而形成漏极区D。例如，第二导电类型可以是N型。
参照图9A至9C，绝缘层124、牺牲层123和缓冲电介质层122被依次图案化以形成彼此间隔开的隔离区121。隔离区121在第一方向D1上延伸并暴露基板110。所得到的图案化的绝缘层124对应于绝缘图案125。在形成隔离区121之前或之后，绝缘层124/125中的最上的一个和牺牲层123中的最上的一个可以被图案化以形成开口127。开口127可以设置在隔离区121之间。开口127可以在隔离区121之间在第一方向D1上延伸，从而将最上的牺牲层划分成两段。绝缘层(例如，硅氧化物层)可以填充开口127。
参照图10A至10C，被隔离区121暴露的牺牲层123被选择性地除去以形成凹陷区126。凹陷区126对应于牺牲层123被除去的区域。凹陷区126被单元柱PL和绝缘图案125限定。如果牺牲层123包括硅氮化物层或硅氮氧化物层，则牺牲层123的去除工艺可以使用包括磷酸的蚀刻溶液进行。保护层131的在单元柱PL的侧壁上的部分可以被凹陷区126暴露。
保护层131可以防止电荷存储层133被除去牺牲层123的蚀刻溶液损伤。被凹陷区126暴露的保护层131可以被选择性地除去。如果保护层131是硅氧化物层，保护层131可以通过例如包括氢氟酸的蚀刻溶液除去。因此，凹陷区126可以暴露部分的电荷存储层133。
期望牺牲层123和绝缘层124的叠层的总高度减小以便容易地形成上面描述的单元孔H。因此，单元孔H的高宽比可以被减小以较好地蚀刻牺牲层123和绝缘层124的叠层。牺牲层123和/或绝缘层124的厚度的减小可以降低叠层的总高度而没有减小堆叠的层的数目。
牺牲层123的厚度的减小可以导致参照图4C描述的字线WL1至WL8的每个的厚度Lg的减小。因此，栅极的对应于字线WL1至WL8的每个的厚度Lg的长度会被减小从而增大字线WL1至WL8的电阻。另外，牺牲层123的厚度的减小会在用导电层140填充凹陷区126的工艺中导致各种问题。(见图13A至13C和14A至14C)
绝缘层124的厚度的减小会导致参照图4C描述的字线WL1至WL8之间的距离Ls的减小。如果字线WL1至WL8之间的距离Ls减小得过多，则绝缘层124不能承受施加在字线WL1至WL8之间的WL电压。如果绝缘层124过薄，则击穿现象可能通过WL电压(例如，约15V)而在绝缘层124中发生。因此，如果字线WL1至WL8之间的距离Ls过窄，则干扰和/或泄漏电流可能在字线WL1至WL8之间发生使得错误可能发生在存储单元的读和/或写操作中。另外，绝缘层124可能被由于在牺牲层123的去除工艺中的毛细管效应引起的机械应力而变形。(见图11的附图标记E)此现象可能引起存储单元的缺陷和/或缺点。
因此，牺牲层123的厚度和/或绝缘层124的厚度应当在图5A至5C中示出的工艺中被适当地调整。牺牲层123和绝缘层124的叠层的总高度应当降低但是牺牲层123和/或绝缘层124的厚度具有下限。如图12所示，当绝缘层124的厚度等于或大于约26nm时，泄漏电流相对小。
参照图13A至13C，阻挡绝缘层134可以形成在凹陷区126中。阻挡绝缘层134可以共形地形成在绝缘图案125的上表面和底表面上以及在电荷存储层133的在凹陷区126中暴露的部分上。阻挡绝缘层134可以包括高k电介质层(例如，铝氧化物层或铪氧化物层)。阻挡绝缘层134可以由多个薄层形成。例如，阻挡绝缘层134可以包括铝氧化物层和硅氧化物层，铝氧化物层和硅氧化物层的堆叠次序和数目可以被不同地改变。阻挡绝缘层134可以通过具有优良的台阶覆盖特性的ALD方法和/或CVD方法形成。
参照图13A至13C、14A至14C、15A和15B，导电层140形成在阻挡绝缘层134上。导电层140可以包括掺杂硅层、金属层、金属氮化物层和金属硅化物层中的至少一个。导电层140可以通过CVD方法或ALD方法形成。在一些实施方式中，导电层140可以包括阻挡层142和设置在阻挡层142上的金属层144。阻挡层142可以包括金属氮化物层(例如，钛氮化物层)。例如，金属层144可以包括钨层。在其他的实施方式中，导电层140可以包括多晶硅层和在多晶硅层上的硅化物层。在这种情况下，形成导电层140可以包括：形成多晶硅层；除去多晶硅层的邻近于隔离区121的部分以凹进多晶硅层；在凹陷的多晶硅层上形成金属层；热处理金属层；以及除去未反应的金属层。用于形成硅化物层的金属层可以包括钨、钛、钴或镍。
将更详细地描述用导电层140填充凹陷区126的工艺。导电层140从隔离区121提供到凹陷区126中。随着时间过去(图13A至13C→图14A至14C)，在远离隔离区121的单元柱②之间的空间用导电层140完全地填充之前，最靠近隔离区121的单元柱①之间的空间会被导电层140阻塞或填充。因此，空的区域S会在导电层140内产生。空的区域S会连接到彼此而在一个方向上延伸(例如，第一方向D1)。因此，凹陷区126中的导电层140的垂直/水平厚度可以随着离隔离区121的距离增大而逐渐地减小。
在这种情况下，会引起各种问题。第一，由导电层140形成的字线WL1至WL8的电阻会增大。具体地，邻近于远离隔离区121的单元柱②的字线WL1至WL8的电阻会非常大。因此，施加到数据存储元件的电压或电流会根据数据存储元件和隔离区121之间的距离而改变。第二，绝缘图案125、数据存储元件130和/或单元柱PL会在随后的工艺期间被渗入到空的区域S中和/或限制在空的区域S中的化学物损伤。
参照图15A和15B，阻挡绝缘层134可以包括硅氧化物层134a和铝氧化物层134b。渗入到空的区域S中和/或限制在空的区域S中的化学物可以穿过导电层140然后可以部分地溶解阻挡绝缘层134。(见附图标记V。)例如，化学物可以是氟气。氟气可以从用于形成导电层140的源材料(例如，WF6)产生。因此，字线WL1至WL8之间和/或单元柱PL和字线WL1至WL8之间的电特性会恶化。另外，数据存储元件130的数据保持特性会恶化并且会不均匀。降低空的区域S的尺寸和数目和/或除去空的区域S可以解决这些问题。
凹陷区126的高度可以增加以便实现上述要求。因此，空的区域S的产生能够减少并且在形成导电层140期间源材料能够容易地从凹陷区126除去到隔离区121。例如对应于凹陷区126的牺牲层123的每个的厚度可以等于或大于35nm。具体地，具有约35nm或更多的厚度的导电层140可以提供低电阻的字线WL1至WL8。
再次参照图4A至4C，形成在凹陷区126之外的导电层140被除去以分别在凹陷区126中形成水平电极。水平电极可以包括下选择线LSL、字线WL1至WL8和上选择线USL。横向地彼此分离的两个上选择线USL可以被包括在一个栅结构中。两个上选择线USL可以在第一方向D1上延伸。
形成在隔离区121中的导电层140可以被除去以暴露基板110。第二导电类型的掺杂剂离子可以被重注入到暴露的基板110中以形成公共源极线CSL。
隔离绝缘层120可以形成为填充隔离区121。布置在第二方向D2上的单元柱PL可以共同地电连接到一个互连BL1或BL2。(见图3)根据本发明构思，字线的电导率、电绝缘和/或数据保持特性能够通过调节字线WL1至WL8的厚度和字线WL1至WL8之间的栅极间电介质层150的厚度而改善。
图16A至16D是对应于图4C的放大图以示出图3的存储器块的其他的实施方式。
参照图16A，构成数据存储元件130的隧道绝缘层132、电荷存储层133和阻挡绝缘层134的全部可以形成在凹陷区126中。在这种情况下，可以不形成保护层131。单元柱PL可以在图7A至7C和8A至8C的工艺中形成在单元孔H中而没有形成保护层131、电荷存储层133和隧道绝缘层132。单元柱PL可以通过在单元孔H中沉积半导体层而形成。此后，隧道绝缘层132、电荷存储层133和阻挡绝缘层134可以在图13A至13C的工艺中顺序地形成在凹陷区126中。接下来，导电层140可以形成在阻挡绝缘层134上。
在上面描述的结构中，栅极间电介质层150包括隧道绝缘层132、电荷存储层133、阻挡绝缘层134、以及一个绝缘图案125。在此示例中，栅极间电介质层150的厚度Ls等于一对数据存储元件130和一个绝缘图案125的厚度之和。
参照图16B，电荷存储层133和阻挡绝缘层134可以形成在凹陷区126中。在图7A至7C和8A至8C的工艺中，保护层131和隧道绝缘层132可以形成在单元孔H中然后单元柱PL可以形成在单元孔H中。单元柱PL可以通过与参照图7A至7C和8A至8C描述的工艺类似的方法形成。此后，电荷存储层133和阻挡绝缘层134可以在图13A至13C的工艺中顺序地形成在凹陷区126中。随后，导电层140可以形成在阻挡绝缘层134上。
在此结构中，栅极间电介质层150包括电荷存储层133、阻挡绝缘层134、以及一个绝缘图案125。在此示例中，栅极间电介质层150厚度等于一对电荷存储层133、一对阻挡绝缘层134以及一个绝缘图案125的厚度之和。
参照图16C，构成数据存储元件130的隧道绝缘层132、电荷存储层133和阻挡绝缘层134的全部可以形成在每个单元孔H中。保护层131、阻挡绝缘层134、电荷存储层133和隧道绝缘层132在图7A至7C和8A至8C的工艺中顺序地形成在单元孔H中。单元柱PL可以形成在隧道绝缘层132上。单元柱PL可以通过与参照图7A至7C和8A至8C描述的工艺类似的方法形成。此后，导电层140可以形成在凹陷区126中，诸如通过关于图13A至13C描述的工艺。
在此结构中，栅极间电介质层150包括绝缘图案125中的一个。栅极间电介质层150的厚度Ls可以与绝缘图案125中的一个的厚度相同。
参照图16D，数据存储元件130可以是可变电阻图案。可变电阻图案可以包括具有可变电阻特性的一个或多个材料使得该材料的电阻可以改变。
在一些实施方式中，数据存储元件130可以包括其电阻能够通过由电流经过与其相邻的电极产生的热而改变的材料(例如，相变材料)。相变材料可以包括锑(Sb)、碲(Te)和硒(Se)中的至少一个。例如，相变材料可以包括具有约20at％至约80at％的碲(Te)、约5at％至约50at％的锑(Sb)以及锗(Ge)的硫族化物。另外，相变材料还可以包括包含氮(N)、氧(O)、碳(C)、铋(Bi)、铟(In)、硼(B)、锡(Sn)、硅(Si)、钛(Ti)、铝(Al)、镍(Ni)、铁(Fe)、镝(Dy)以及镧(La)中的至少一个的杂质。可变电阻图案可以由GeBiTe、InSb、GeSb和GaSb的一个形成。
在其他的实施方式中，数据存储元件130可以包括薄层结构，该薄层结构的电阻能够使用经过该薄层结构的电流的自旋力矩转移而改变。数据存储元件130可以具有配置为表现出磁阻特性的薄层结构。数据存储元件130可以包括至少一种铁磁材料和/或至少一种反铁磁性材料。
在另一些实施方式中，数据存储元件130可以包括钙钛矿化合物和过渡金属氧化物中的至少一个。例如，数据存储元件130可以包括铌氧化物、钛氧化物、镍氧化物、锆氧化物、钒氧化物、(Pr,Ca)MnO3(PCMO)、锶钛氧化物、钡锶钛氧化物、锶锆氧化物、钡锆氧化物和钡锶锆氧化物中的至少一个。
如果数据存储元件130是可变电阻图案，则单元柱PL可以是导电柱。单元柱PL可以由导电材料形成。例如，导电材料可以包括掺杂半导体、金属、导电的金属氮化物、硅化物和纳米结构(例如，碳纳米管或石墨烯)中的至少一个。
为了实现图16D的结构，保护层131和数据存储元件130在图7A至7C和8A至8C的工艺中顺序地形成在单元孔H中。单元柱PL可以形成在数据存储元件130上。单元柱PL可以使用导电材料的沉积工艺形成。此后，导电层140可以在图13A至13C的工艺中形成在凹陷区126中。
在此结构中，栅极间电介质层150包括绝缘图案125中的一个。在此示例中的栅极间电介质层150的厚度Ls对应于绝缘图案125中的一个的厚度。
图17是示出图3的存储器块的示例实施方式的截面图。参照图17，字线WL1至WL8可以包括靠近基板110的第一组G1、远离基板110的第三组G3以及在第一组G1和第三组G3之间的第二组G2。第一组G1、第二组G2和第三组G3可以分别对应于一个或多个下字线、一个或多个中间字线和一个或多个上字线。每个垂直串的存储单元可以包括一个或多个下存储单元、一个或多个中间存储单元和一个或多个上存储单元。至少一个组中的每个字线的厚度与字线之间的距离(即，栅极间电介质层150的厚度)的比率可以不同于其他的组中的比率。例如，一个组(例如，第二组G2)的每个字线的厚度与字线之间的距离的比率(Lg/Ls)可以比另一个组或其他的组(例如，第一组G1和/或第三组G3)的每个字线的厚度与字线之间的距离的比率(Lg/Ls)大至少10％、至少20％或至少40％。较大的Lg/Ls比率可以在具有较大直径的单元柱的位置处有益。在某些示例中，此较大的比率Lg/Ls可以是1.3或更大。在以上示例中，在一个组(例如，组G2)处的单元柱的部分可以具有比另一个(些)组(例如，第一组G1和/或第三组G3)处的单元柱的部分大的直径。在其他的示例中，一个组(例如，第二组G2)的每个字线的厚度与字线之间的距离的比率(Lg/Ls)可以比另一个组或其他的组(例如，第一组G1和/或第三组G3)的每个字线的厚度与字线之间的距离的比率(Lg/Ls)小至少10％、至少20％或至少40％。较小的Lg/Ls比率可以在具有更多条纹的单元柱(其将在后文讨论)的位置处有益。在某些示例中，此较小的Lg/Ls可以是1.3或更小。在此后面的示例中，在一个组(例如，组G2)处的单元柱的部分可以具有比在另一个(些)组(例如，第一组G1和/或第三组G3)处的单元柱的部分小的直径。这里描述的不同的Lg/Ls比率可以通过提供Lg和Ls的一个或两者的不同厚度而获得，诸如将适当的组(如这里关于实施方式描述的)的字线厚度Lg改变大于10％、大于20％或大于40％，或通过将适当的组(如这里关于实施方式描述的)的字线之间的距离Ls改变大于10％、或大于20％或大于40％。例如，第一组G1和第三组G3的字线厚度Lg可以小于或大于第二组的字线厚度Lg。例如，第一组G1的字线厚度Lg可以基本上等于第三组G3的字线厚度Lg。
图18A至18C是根据一个示范性实施方式分别沿图17的线A1-A1'、A2-A2'和A3-A3'截取的平面图。为了方便和附图的简单，仅单元柱PL在图18A至18C中示出。沿线A1-A1'、A2-A2'和A3-A3'截取的平面图分别对应于第一组G1、第二组G2和第三组G3。每个单元柱PL可以根据单元柱PL的高度分为下部PLa、中间部分PLb和上部PLc，对应于所述组。
参照图18A至18C，条纹可以在特定的组中的单元柱的圆周上产生。单元柱可以在对应有条纹的位置处具有不均匀的直径。条纹可以由在蚀刻气体和牺牲层/绝缘层的反应中和在蚀刻气体和反应副产物的反应中的不均匀性引起。条纹可以更多地产生在对应于例如第二组G2的单元孔H的位置处。因此，中间部分PLb的条纹可以大于下部PLa和上部PLc的条纹。在其有条纹的位置处的单元柱可以具有比在其没有条纹(或具有较少的条纹)的位置处的单元柱大的表面面积(或大的绕其圆周的距离)。例如，这里描述的实施方式中的任何的条纹差异可以导致单元柱的对应部分的圆周长度相差大于5％或大于10％。
图19A至19C是根据另一个示范性实施方式分别沿图17的线A1-A1'、A2-A2'和A3-A3'截取的平面图。为了方便和附图的简单，仅单元柱PL在图19A至19C中示出。参照图19A至19C，特定组的在一高度处的单元孔H的尺寸可以不同于其他组的那些。例如，弯曲现象可能在第二组G2的在一高度处的单元孔H中发生。因此，中间部分PLb的直径可以大于下部PLa和上部PLc的直径。例如，单元柱的各部分的直径可以相差大于10％或大于20％。例如，中间部分PLb的直径可以比下部PLa和/或上部PLc的直径大10％或大20％。
条纹和弯曲会引起单元柱PL根据组的不均匀性，使得单元特性的波动会增大。
至少一个组中的字线的厚度Lg与字线之间的距离Ls(即，栅极间电介质层150的厚度Ls)的比率(Lg/Ls)可以不同于其他组中的比率。使比率Lg/Ls不同可以解决否则可能发生或较大程度地发生的单元特性的不均匀性。例如，发生在第二组G2中的条纹和/或弯曲可以通过提供第二组G2的比率(Lg2/Ls2)不同于第一和第三组G1和G3的比率(Lg1/Ls2和Lg3/Ls3)来解决。
在一些实施方式中，如果弯曲发生，则单元孔H的直径会相对地增大使得单元柱PL之间的距离会减小。此现象会使得参照图13A至13C和14A和14C描述的导电层的置换工艺更加困难。例如，可能导致上述的空的区域S的发生和阻挡绝缘层的损伤。这些问题能够通过增大其中发生弯曲现象的组中的与字线WL1至WL8的厚度相对应的凹陷区126的厚度(即，牺牲层的厚度)而改善。换句话说，空的区域S的发生能够被防止或减小以减少阻挡绝缘层的损伤。因此，其中发生弯曲现象的组的比率(Lg/Ls)会增大。
在其他的实施方式中，如果产生条纹，则设置在不同高度的单元之间的电干扰会增加。此问题能够通过增大在其中产生条纹的组中的字线之间的距离Ls(即，栅极间电介质层150的厚度Ls)来解决。因此，其中产生条纹的组中的比率(Lg/Ls)可以减小。
在另一些实施方式中，特定组的编程速度可以不同于其他组的编程速度。类似地，特定组的单元的阈值电压Vth可以不同于其他组的单元的阈值电压。在这些情况下，可以调整上面描述的比率(Lg/Ls)。例如，如果特定组的编程速度比其他组的快，则特定组中的字线之间的距离Ls(即，栅极间电介质层150的厚度Ls)可以制作得相对较小。因此，特定组中的字线之间的干扰可以被增加以降低特定组的编程速度。因而，全部组的编程速度能够基本上是均一的。在这种情况下，特定组的比率(Lg/Ls)可以小于其他组的。
如上所述，字线WL1至WL8的厚度Lg和/或字线WL1至WL8之间的距离Ls可以随着自基板110的高度增大而沿单元柱PL非单调地改变。例如，字线的厚度Lg可以在单元柱PL的直径相对大的位置处相对较大。例如，字线之间的距离Ls可以在单元柱PL的直径的不均匀性相对大的位置处相对较大。
图20是示出包括根据本发明构思的实施方式的半导体器件的电子系统的示例的示意方框图。
参照图20，根据本发明构思的实施方式的电子系统1100可以包括控制器1110、输入/输出(I/O)单元1120、存储器件1130、接口单元1140和数据总线1150。控制器1110、I/O单元1120、存储器件1130和接口单元1140中的至少两个可以通过数据总线1150联接到彼此。数据总线1150可以对应于数据通过其传输的路径。存储器件1130可以包括根据本发明构思的实施方式的半导体器件中的至少一个。
控制器1110可以包括微处理器、数字信号处理器、微型控制器、和具有与其中任一个类似的功能的其他逻辑器件中的至少一个。I/O单元1120可以包括键区、键盘和/或显示单元。存储器件1130可以储存数据和/或命令。接口单元1140可以传输电数据到通信网络或可以从通信网络接收电数据。接口单元1140可以被无线地或通过电缆操作。例如，接口单元1140可以包括用于无线通信的天线或用于电缆通信的收发器。尽管在附图中没有示出，但是电子系统1100还可以包括快速动态随机存取存储器(DRAM)器件和/或快速静态随机存取存储器(SRAM)器件，它们用作用于改善控制器1110的运行的高速缓冲存储器。
电子系统1100可以应用于个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动式电话、数字音乐播放器、存储卡或其他电子产品。其他的电子产品可以无线地接收或传输信息数据。
图21是示出包括根据本发明构思的实施方式的半导体器件的存储系统的示例的示意方框图。
参照图21，存储系统1200包括存储器件1210。存储器件1210可以包括根据上述实施方式的半导体器件中的至少一个。另外，存储器件1210还可以包括其他类型的半导体存储器件(例如，DRAM器件和/或SRAM器件)。存储系统1200可以包括控制主机和存储器件1210之间的数据通信的存储器控制器1220。存储器件1210可以包括根据本发明构思的实施方式的半导体器件中的至少一个。
存储器控制器1220可以包括控制存储卡1200的整个操作的中央处理器(CPU)1222。此外，存储器控制器1220可以包括用作CPU1222的运行存储器的SRAM器件1221。而且，存储器控制器1220还可以包括主机接口单元1223和存储器接口单元1225。主机接口单元1223可以配置为包括存储系统1200和主机之间的数据通信协议。存储器接口单元1225可以将存储器控制器1220连接到存储器件1210。此外，存储器控制器1220还可以包括错误检查和校正(ECC)块1224。ECC块1224可以检测并校正从存储器件1210读出的数据的错误。尽管没有在附图中示出，但是存储系统1200还可以包括存储代码数据以与主机对接的只读存储器(ROM)器件。存储系统1200可以用作便携式数据存储卡。可选地，存储系统1200可以实现为用作计算机系统的硬盘的固态盘(SSD)。
图22是示出包括根据本发明构思的实施方式的半导体器件的信息处理系统的示例的示意方框图。
参照图22，根据本发明构思的实施方式的闪速存储系统1310可以安装在信息处理系统诸如移动设备或台式计算机中。根据本发明构思的实施方式的信息处理系统1300可以包括通过系统总线760电连接到存储系统1310的调制解调器1320、中央处理器(CPU)1330、随机存取存储器(RAM)1340和用户接口单元1350。闪速存储系统1310可以与上述的存储系统基本上相同。闪速存储系统1310可以存储由CPU1330处理的数据或从信息处理系统1300的外部输入的数据。这里，闪速存储系统1310可以实现为固态盘(SSD)。在这种情况下，信息处理系统1300能够在存储器系统1310中可靠地存储大量数据。这种可靠性的增加能够使存储系统1310保存用于错误校正的资源使得高速数据更换功能可以被提供到信息处理系统1300。尽管没有在附图中示出，但是信息处理系统1300还可以包括应用芯片组、照相机图像处理器(CIS)和/或输入/输出器件。
另外，根据本发明构思的实施方式的半导体器件和存储系统可以使用各种封装技术来封装。例如，根据上述实施方式的闪速存储器件和存储系统可以利用层叠封装(PoP)技术、球栅阵列(BGA)技术、芯片级封装(CSP)技术、带引线的塑料芯片载体(PLCC)技术、塑料双列直插式封装(PDIP)技术、窝伏尔组件中管芯封装(die in waffle pack)技术、晶圆式管芯(die in wafer form)技术、板上芯片(COB)技术、陶瓷双列直插封装(CERDIP)技术、塑料公制四方扁平封装(PMQFP)技术、塑料四方扁平封装(PQFP)技术、小外形封装(SOIC)技术、收缩型小外形封装(SSOP)技术、薄小外形封装(TSOP)技术、薄四方扁平封装(TQFP)技术、系统级封装(SIP)技术、多芯片封装(MCP)技术、晶圆级制造封装(wafer-levelfabricated package，WFP)技术和晶圆级处理堆叠封装(WSP)技术中的任何一个来封装。
根据本发明构思的实施方式，字线的厚度和/或字线之间的距离可以被适当地改变以改善垂直存储单元的均匀性和可靠性。
虽然已经参照示例实施方式描述了本发明构思，但是对于本领域技术人员将是明显的，可以进行各种改变和修改而没有背离本发明构思的精神和范围。因此，应当理解，以上实施方式不是限制性的，而是说明性的。因此，本发明构思的范围将由以下权利要求及其等同物的最宽可允许解释来确定，而不应被以上描述限制或限定。
本申请要求于2013年9月2日在韩国知识产权局提交的韩国专利申请No.10-2013-0105006的优先权，其公开内容通过引用整体结合于此。

Claims (24)

1.一种半导体器件，包括：
基板；
叠层，包括垂直地堆叠在所述基板上的多个字线和绝缘图案、堆叠在所述多个字线和绝缘图案上的上选择线、以及插设在所述基板与所述多个字线和绝缘图案之间的下选择线，相应的所述绝缘图案被夹设在相邻的所述字线之间；以及
多个单元柱，垂直地延伸穿过包括所述多个字线和绝缘图案、所述上选择线和所述下选择线的所述叠层，存储单元形成在所述单元柱和所述字线的交汇处，
其中所述叠层的第一部分包括具有第一厚度的第一字线，所述叠层的第二部分包括每个具有第二厚度且一个与另一个相邻的多个第二字线，所述叠层的第三部分包括具有第三厚度的第三字线，所述第二厚度不同于所述第一厚度和所述第三厚度，以及
其中所述叠层的第一部分靠近所述下选择线，所述叠层的第三部分靠近所述上选择线，且所述叠层的第二部分插设在所述叠层的第一部分和所述叠层的第三部分之间。
2.如权利要求1所述的半导体器件，
其中所述第三厚度和所述第一厚度小于或者大于所述第二厚度。
3.如权利要求2所述的半导体器件，其中所述第三厚度等于所述第一厚度。
4.如权利要求1所述的半导体器件，其中每个所述存储单元包括非易失性存储器晶体管。
5.如权利要求4所述的半导体器件，
其中每个单元柱包括导电芯，
其中每个所述存储器晶体管包括位于所述导电芯与对应的字线之间的电荷存储元件。
6.如权利要求5所述的半导体器件，其中所述半导体器件是垂直NAND存储器件并且每个单元柱形成所述垂直NAND的单元串。
7.如权利要求1所述的半导体器件，其中在所述叠层的第一部分内的第一单元柱的直径小于在所述叠层的第二部分内的第一单元柱的直径。
8.如权利要求1所述的半导体器件，
其中所述第一厚度和所述第三厚度小于所述第二厚度，以及
其中在所述叠层的第一部分内的第一单元柱的直径小于在所述叠层的第二部分内的第一单元柱的直径。
9.如权利要求8所述的半导体器件，其中所述叠层的第二部分包括所述叠层的中间。
10.如权利要求1所述的半导体器件，其中在所述叠层的第一部分内的第一单元柱的横截面具有比在所述叠层的第二部分内的第一单元柱的横截面少的条纹。
11.如权利要求1所述的半导体器件，
其中所述第一厚度和所述第三厚度大于所述第二厚度，以及
其中在所述叠层的第一部分内的第一单元柱的横截面具有比在所述叠层的第二部分内的第一单元柱的横截面少的条纹。
12.如权利要求11所述的半导体器件，其中所述叠层的第二部分包括所述叠层的中间。
13.如权利要求1所述的半导体器件，
其中所述第一部分包括与所述第一字线直接相邻的第一绝缘图案，
其中所述第二部分包括与所述第二字线直接相邻的第二绝缘图案，
其中所述第二厚度与所述第二绝缘图案的厚度的比率不同于所述第一厚度与所述第一绝缘图案的厚度的比率。
14.如权利要求13所述的半导体器件，其中所述第二部分包括每个具有相同厚度的多个第二绝缘图案。
15.如权利要求14所述的半导体器件，其中所述第二字线和第二绝缘图案中的至少一些位于所述叠层的中间。
16.如权利要求13所述的半导体器件，
其中所述叠层的第三部分包括与所述第三字线直接相邻的第三绝缘图案，
其中所述第一厚度和所述第三厚度小于所述第二厚度，以及
其中所述第一厚度与所述第一绝缘图案的厚度的比率等于所述第三厚度与所述第三绝缘图案的厚度的比率。
17.如权利要求13所述的半导体器件，其中所述第二厚度与所述第二绝缘图案的厚度的比率大于所述第一厚度与所述第一绝缘图案的厚度的比率。
18.如权利要求17所述的半导体器件，其中所述第二厚度与所述第二绝缘图案的厚度的比率大于1.3，和
其中所述第一字线处的第一单元柱的直径小于所述第二字线处的第一单元柱的直径。
19.如权利要求13所述的半导体器件，其中所述第二厚度与所述第二绝缘图案的厚度的比率小于所述第一厚度与所述第一绝缘图案的厚度的比率。
20.一种半导体器件，包括：
基板；
叠层，包括垂直地堆叠在所述基板上的多个字线和绝缘图案、堆叠在所述多个字线和绝缘图案上的上选择线、以及插设在所述基板与所述多个字线和绝缘图案之间的下选择线，相应的所述绝缘图案被夹设在相邻的所述字线之间；以及
多个单元柱，垂直地延伸穿过包括所述多个字线和绝缘图案、所述上选择线和所述下选择线的所述叠层，存储单元形成在所述单元柱和所述字线的交汇处，
其中所述叠层的第一部分包括具有第一厚度的第一字线和与所述第一字线直接相邻的第一绝缘图案，
其中所述叠层的第二部分包括每个具有第二厚度且一个与另一个相邻的多个第二字线和与所述第二字线直接相邻的每个具有相同厚度的多个第二绝缘图案，
其中所述叠层的第三部分包括具有第三厚度的第三字线和与所述第三字线直接相邻的第三绝缘图案，
其中所述叠层的第一部分靠近所述下选择线，所述叠层的第三部分靠近所述上选择线，且所述叠层的第二部分插设在所述叠层的第一部分和所述叠层的第三部分之间，以及
其中所述第二厚度与所述第二绝缘图案的厚度的比率不同于所述第一厚度与所述第一绝缘图案的厚度的比率和所述第三厚度与所述第三绝缘图案的厚度的比率。
21.如权利要求20所述的半导体器件，
其中所述第一厚度与所述第一绝缘图案的厚度的比率等于所述第三厚度与所述第三绝缘图案的厚度的比率。
22.如权利要求21所述的半导体器件，其中所述第一厚度和所述第三厚度小于或大于第二厚度。
23.如权利要求21所述的半导体器件，其中所述第二字线和所述第二绝缘图案中的至少一些位于所述叠层的中间。
24.如权利要求20所述的半导体器件，其中所述第二厚度与所述第二绝缘图案的厚度的比率大于或者小于所述第一厚度与所述第一绝缘图案的厚度的比率。
CN201410443006.6A 2013-09-02 2014-09-02 半导体器件 Active CN104425512B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910052369.XA CN110085598B (zh) 2013-09-02 2014-09-02 半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0105006 2013-09-02
KR1020130105006A KR102130558B1 (ko) 2013-09-02 2013-09-02 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910052369.XA Division CN110085598B (zh) 2013-09-02 2014-09-02 半导体器件

Publications (2)

Publication Number Publication Date
CN104425512A CN104425512A (zh) 2015-03-18
CN104425512B true CN104425512B (zh) 2019-02-19

Family

ID=52581992

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910052369.XA Active CN110085598B (zh) 2013-09-02 2014-09-02 半导体器件
CN201410443006.6A Active CN104425512B (zh) 2013-09-02 2014-09-02 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910052369.XA Active CN110085598B (zh) 2013-09-02 2014-09-02 半导体器件

Country Status (5)

Country Link
US (4) US10043816B2 (zh)
JP (1) JP6510202B2 (zh)
KR (1) KR102130558B1 (zh)
CN (2) CN110085598B (zh)
TW (1) TWI658570B (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150047823A (ko) * 2013-10-25 2015-05-06 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US10685972B2 (en) * 2014-09-26 2020-06-16 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods for fabricating the same
US9542979B1 (en) 2015-08-25 2017-01-10 Macronix International Co., Ltd. Memory structure
KR102365114B1 (ko) 2015-08-28 2022-02-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI570848B (zh) * 2015-08-31 2017-02-11 旺宏電子股份有限公司 記憶體結構
CN106505001B (zh) * 2015-09-06 2019-02-19 旺宏电子股份有限公司 半导体结构及其制造方法
KR102435027B1 (ko) * 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US9831125B2 (en) 2015-12-14 2017-11-28 Toshiba Memory Corporation Method for manufacturing semiconductor device
US9754888B2 (en) 2015-12-14 2017-09-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
KR102509899B1 (ko) 2016-01-14 2023-03-14 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
US9704801B1 (en) 2016-02-17 2017-07-11 Kabushiki Kaisha Toshiba Semiconductor memory device
US9893080B2 (en) * 2016-03-04 2018-02-13 Toshiba Memory Corporation Semiconductor device having a diverse shaped columnar portion
US9761605B1 (en) 2016-03-08 2017-09-12 Kabushiki Kaisha Toshiba Semiconductor memory device
US10403636B2 (en) 2016-03-11 2019-09-03 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US9837434B2 (en) 2016-03-14 2017-12-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9818754B2 (en) * 2016-03-15 2017-11-14 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US10032935B2 (en) * 2016-03-16 2018-07-24 Toshiba Memory Corporation Semiconductor memory device with charge-diffusion-less transistors
KR20170119158A (ko) * 2016-04-18 2017-10-26 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
US10269804B2 (en) * 2016-05-11 2019-04-23 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
JP6419762B2 (ja) 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6613220B2 (ja) * 2016-09-14 2019-11-27 キオクシア株式会社 半導体記憶装置
JP2018049935A (ja) 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
JP2018078160A (ja) * 2016-11-08 2018-05-17 東芝メモリ株式会社 半導体記憶装置
KR20180068653A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 반도체 장치
JP2018113322A (ja) * 2017-01-11 2018-07-19 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
JP6787813B2 (ja) 2017-02-16 2020-11-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2018137388A (ja) * 2017-02-23 2018-08-30 東芝メモリ株式会社 半導体記憶装置およびその製造方法
JP2018157155A (ja) 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体記憶装置およびその製造方法
JP6564802B2 (ja) 2017-03-22 2019-08-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
US10297610B2 (en) * 2017-07-18 2019-05-21 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
US11552094B2 (en) 2017-07-18 2023-01-10 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
US11037943B2 (en) 2017-07-18 2021-06-15 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
US10147875B1 (en) * 2017-08-31 2018-12-04 Micron Technology, Inc. Semiconductor devices and electronic systems having memory structures
JP2019057556A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 記憶装置
KR102440227B1 (ko) * 2017-10-11 2022-09-05 삼성전자주식회사 수직형 메모리 장치 및 수직형 메모리 장치의 제조 방법
CN107818984B (zh) * 2017-11-01 2018-11-30 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR102402667B1 (ko) * 2018-01-10 2022-05-26 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102427638B1 (ko) * 2018-01-10 2022-08-01 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법
KR102419895B1 (ko) * 2018-02-09 2022-07-12 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법
US11295818B2 (en) 2018-02-09 2022-04-05 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, and storage device having the same
KR102366973B1 (ko) * 2018-03-26 2022-02-24 삼성전자주식회사 메모리 장치
US10497752B1 (en) 2018-05-11 2019-12-03 International Business Machines Corporation Resistive random-access memory array with reduced switching resistance variability
JP2020009904A (ja) * 2018-07-09 2020-01-16 キオクシア株式会社 半導体メモリ
CN109148467A (zh) * 2018-09-06 2019-01-04 长江存储科技有限责任公司 3d-nand闪存
CN109166858A (zh) * 2018-09-06 2019-01-08 长江存储科技有限责任公司 3d-nand闪存
CN109166860A (zh) * 2018-09-06 2019-01-08 长江存储科技有限责任公司 3d-nand闪存的形成方法
CN109192733A (zh) * 2018-09-06 2019-01-11 长江存储科技有限责任公司 3d-nand闪存的形成方法
US10593730B1 (en) 2018-10-10 2020-03-17 Micron Technology, Inc. Three-dimensional memory array
JP2020150227A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法
KR20200113063A (ko) 2019-03-20 2020-10-06 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 동작 방법
CN110047840B (zh) * 2019-03-29 2020-08-14 长江存储科技有限责任公司 3d nand闪存及制备方法
TWI685091B (zh) * 2019-04-18 2020-02-11 旺宏電子股份有限公司 半導體結構及其製造方法
US10811427B1 (en) 2019-04-18 2020-10-20 Macronix International Co., Ltd. Semiconductor structure and manufacturing method thereof
KR102657866B1 (ko) * 2019-06-10 2024-04-17 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20210000409A (ko) * 2019-06-25 2021-01-05 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11309332B2 (en) * 2019-09-12 2022-04-19 Sandisk Technologies Llc Three-dimensional memory device containing ferroelectric memory elements encapsulated by transition metal-containing conductive elements and method of making thereof
JP2021114519A (ja) * 2020-01-17 2021-08-05 キオクシア株式会社 半導体記憶装置
KR20220144731A (ko) * 2021-04-20 2022-10-27 에스케이하이닉스 주식회사 탄소 나노 구조물을 포함하는 저항 변화층을 구비하는 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163456A (zh) * 2010-02-17 2011-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN102376357A (zh) * 2010-08-09 2012-03-14 三星电子株式会社 具有三维存储单元阵列的非易失性存储器件

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1271652A3 (en) * 2001-06-22 2004-05-06 Fujio Masuoka A semiconductor memory and its production process
US7595778B2 (en) * 2005-04-15 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP4822841B2 (ja) * 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5200940B2 (ja) 2006-12-15 2013-06-05 日本電気株式会社 不揮発性記憶装置
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP5086851B2 (ja) * 2008-03-14 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
JP5430890B2 (ja) * 2008-07-25 2014-03-05 株式会社東芝 半導体記憶装置
JP5279403B2 (ja) * 2008-08-18 2013-09-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20100028827A (ko) 2008-09-05 2010-03-15 주식회사 하이닉스반도체 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법
KR101498676B1 (ko) 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
JP5317664B2 (ja) 2008-12-17 2013-10-16 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP5364394B2 (ja) 2009-02-16 2013-12-11 株式会社東芝 不揮発性半導体記憶装置
KR20100107661A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 수직 구조를 갖는 비휘발성 메모리 소자의 제조방법
KR101623547B1 (ko) 2009-12-15 2016-05-23 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
BR112012016133A2 (pt) 2009-12-28 2016-05-31 3M Innovative Properties Co polilactida plasticizada
JP2011233831A (ja) * 2010-04-30 2011-11-17 Hitachi Ltd 半導体記憶装置
US8455940B2 (en) 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
KR101688598B1 (ko) * 2010-05-25 2017-01-02 삼성전자주식회사 3차원 반도체 메모리 장치
US8928061B2 (en) * 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
US9159739B2 (en) * 2010-06-30 2015-10-13 Sandisk Technologies Inc. Floating gate ultrahigh density vertical NAND flash memory
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR20120007838A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 그 제조방법
US8378412B2 (en) * 2010-10-13 2013-02-19 Micron Technology, Inc. Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof
DE102011084603A1 (de) * 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
KR101855437B1 (ko) * 2010-12-02 2018-05-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR20120077040A (ko) 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101842237B1 (ko) 2011-04-19 2018-03-27 삼성전자주식회사 3차원 반도체 메모리 소자 및 이를 제조하는 방법
KR101845507B1 (ko) * 2011-05-03 2018-04-05 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20130005434A (ko) 2011-07-06 2013-01-16 에스케이하이닉스 주식회사 불휘발성 메모리 소자
KR102031182B1 (ko) * 2011-11-29 2019-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR20130116604A (ko) * 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
JP6045983B2 (ja) * 2013-01-31 2016-12-14 株式会社東芝 半導体記憶装置
KR102059525B1 (ko) * 2013-03-19 2019-12-27 삼성전자주식회사 보호 패턴을 가진 수직 셀형 반도체 소자
US9099496B2 (en) * 2013-04-01 2015-08-04 Sandisk Technologies Inc. Method of forming an active area with floating gate negative offset profile in FG NAND memory
JP2014241358A (ja) 2013-06-12 2014-12-25 株式会社東芝 半導体記憶装置
KR102078597B1 (ko) * 2013-06-27 2020-04-08 삼성전자주식회사 반도체 장치
KR20150062768A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 이중 블로킹 절연막들을 갖는 반도체 메모리 소자를 제조하는 방법
KR102116668B1 (ko) * 2014-02-04 2020-05-29 삼성전자주식회사 불 휘발성 메모리 장치 및 불 휘발성 메모리 장치의 동작 방법
KR102175763B1 (ko) * 2014-04-09 2020-11-09 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102248205B1 (ko) * 2014-06-25 2021-05-04 삼성전자주식회사 수직 채널 및 에어 갭을 갖는 반도체 소자
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9305849B1 (en) * 2014-11-12 2016-04-05 Sandisk Technologies Inc. Method of making a three dimensional NAND device
US9236396B1 (en) * 2014-11-12 2016-01-12 Sandisk Technologies Inc. Three dimensional NAND device and method of making thereof
JP6343256B2 (ja) * 2015-05-29 2018-06-13 東芝メモリ株式会社 半導体装置及びその製造方法
US9659958B2 (en) * 2015-10-13 2017-05-23 Samsung Elctronics Co., Ltd. Three-dimensional semiconductor memory device
US9793139B2 (en) * 2015-10-29 2017-10-17 Sandisk Technologies Llc Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines
KR102624498B1 (ko) * 2016-01-28 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9953996B2 (en) * 2016-02-10 2018-04-24 Toshiba Memory Corporation Semiconductor memory device
KR102609348B1 (ko) * 2016-10-26 2023-12-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10431591B2 (en) * 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
JP2018163965A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体記憶装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163456A (zh) * 2010-02-17 2011-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN102376357A (zh) * 2010-08-09 2012-03-14 三星电子株式会社 具有三维存储单元阵列的非易失性存储器件

Also Published As

Publication number Publication date
KR20150027408A (ko) 2015-03-12
US10541248B2 (en) 2020-01-21
US20150060992A1 (en) 2015-03-05
US20180366474A1 (en) 2018-12-20
TWI658570B (zh) 2019-05-01
JP2015050466A (ja) 2015-03-16
US20230127052A1 (en) 2023-04-27
CN110085598B (zh) 2023-10-13
US20200152643A1 (en) 2020-05-14
US10043816B2 (en) 2018-08-07
US11545503B2 (en) 2023-01-03
CN110085598A (zh) 2019-08-02
CN104425512A (zh) 2015-03-18
TW201513314A (zh) 2015-04-01
JP6510202B2 (ja) 2019-05-08
KR102130558B1 (ko) 2020-07-07

Similar Documents

Publication Publication Date Title
CN104425512B (zh) 半导体器件
US9466612B2 (en) Semiconductor memory devices and methods of forming the same
US9711523B2 (en) Semiconductor devices
US9466613B2 (en) Vertical type memory device
US9093369B2 (en) Three-dimensional resistive random access memory devices, methods of operating the same, and methods of fabricating the same
KR102078597B1 (ko) 반도체 장치
US20170263643A1 (en) Semiconductor devices and methods of fabricating the same
US8264018B2 (en) Semiconductor memory device
US8859363B2 (en) Semiconductor devices including vertical channel transistors and methods of fabricating the same
US8980731B2 (en) Methods of forming a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant