CN104137256A - 用于微电子封装的嵌入式热分散器 - Google Patents

用于微电子封装的嵌入式热分散器 Download PDF

Info

Publication number
CN104137256A
CN104137256A CN201280070696.4A CN201280070696A CN104137256A CN 104137256 A CN104137256 A CN 104137256A CN 201280070696 A CN201280070696 A CN 201280070696A CN 104137256 A CN104137256 A CN 104137256A
Authority
CN
China
Prior art keywords
microelectronic element
substrate
thermal diffuser
microelectronics packaging
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280070696.4A
Other languages
English (en)
Other versions
CN104137256B (zh
Inventor
W·佐赫尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inwaysas Corp
Original Assignee
Inwaysas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inwaysas Corp filed Critical Inwaysas Corp
Publication of CN104137256A publication Critical patent/CN104137256A/zh
Application granted granted Critical
Publication of CN104137256B publication Critical patent/CN104137256B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

微电子封装(100)包括基板(102)、第一微电子元件(136)、第二微电子元件(153)、以及热分散器(103)。基板(102)在其上具有端子(110)，所述端子被配置成与封装外部的部件电连接。第一微电子元件(136)与基板(102)相邻，第二微电子元件(153)至少部分地覆在第一微电子元件(136)上。热分散器(103)是片状的，将第一微电子元件(136)和第二微电子元件(153)分离，并且包括孔隙(116)。连接件(148)穿过所述孔隙(116)延伸，并将第二微电子元件(153)与基板(102)电耦合。

Description

用于微电子封装的嵌入式热分散器
相关申请的交叉引用
本申请是2011年12月29日提交的、美国专利申请号为13/339,595、名称为“用于具有多个微电子元件以及面向下连接的封装的嵌入式热分散器”的专利申请的延续，特此在这里通过引用并入其公开的内容。本申请大体上还与2011年4月21日提交的、美国临时专利申请号为61/477,877、名称为“两个或多个晶粒的多晶粒面向下堆叠”的专利申请有关，在此通过引用并入其公开的内容。
技术领域
本申请的主题涉及微电子封装和组件，特别地，这种封装和组件包含有热分散器。
背景技术
微电子设备通常包括半导体材料(例如，硅或砷化镓)的薄板，该薄板通常被称作晶粒或半导体芯片。半导体芯片通常被提供为单独的预先封装的单元。有源电路被制造在半导体芯片的第一面中(例如，前表面)。为了促进到有源电路的电连接，芯片在同一面上具有接合垫。接合垫通常按照规则阵列被置于晶粒边缘，或者对于许多存储设备来说，接合垫通常被置于晶粒中央。接合垫通常由导电金属(例如近似0.5微米(μm)厚的铜或铝)制成。接合垫可以包括单层或多层金属。接合垫的尺寸随着设备的类型而改变，但是通常在一侧上有10到几百微米。
半导体芯片通常被设置在如下的封装中：在制造期间以及在将芯片安装在外部基板(例如，电路板或其他电路板)上期间，促进对芯片进行处理的封装。例如，许多半导体芯片被设置在适合于表面安装的封装中。这种一般类型的许多封装已被提出用于各种应用。最常见的是，这种封装包括基板，基板通常被称为“芯片载体”，在介电质上具有形成为电镀或蚀刻金属结构的端子。这些端子通常通过诸如沿着芯片载体自身延伸的薄迹线的特征以及在芯片的接触件与端子或迹线之间延伸的细引线或导线连接到芯片自身的接触件。在表面安装操作中，封装被置于电路板上，使得封装上的每个端子与电路板上相应的接触垫对齐。在端子和接触垫之间提供有焊料或其他接合材料。通过对组件进行加热以使焊料熔化或“回流”或者用其他方式使接合材料活化，封装可以永久接合在适当的位置。
尽管在本领域进行了各种改进，但是对于多芯片封装的情况(尤其对于在芯片的中央区域有接触件的芯片来说)需要进一步进行改进。某些半导体芯片(例如，一些存储器芯片)通常由位于芯片中央区域的一或两行接触件组成。
发明内容
根据本发明的一个方面，提供一种微电子封装，所述微电子封装包括基板、第一微电子元件、第二微电子元件、以及热分散器。端子暴露在基板处，所述基板被配置成与封装外部的部件电连接。第一微电子元件可以与基板相邻，第二微电子元件至少部分地覆在第一微电子元件上。片状热分散器具有孔隙，并将第一微电子元件和第二微电子元件分离。连接件可以穿过孔隙延伸，并将第二微电子元件与基板电耦合。
在一个实施例中，提供与基板相邻的第三微电子元件，第二微电子元件部分地覆在第三微电子元件上。在另一个实施例中，第四微电子元件至少部分地覆在第一微电子元件或第三微电子元件中的至少一个上。热分散器进一步包括第二孔隙。第二连结可以穿过第二孔隙延伸，并将第四微电子元件与基板电耦合。
在另一个实施例中，第一孔隙与第二孔隙彼此平行。可替代地，第一孔隙与第二孔隙彼此正交。
在可替代的实施例中，基板包括孔隙和连接件，连接件包括具有与基板的孔隙对齐的部分的引线。可替代地，引线是穿过基板的孔隙延伸的导线接合件。
在另一个实施例中，热分散器包括金属箔。可替代地，热分散器具有面向第二微电子元件的第一表面以及形成第一表面边界的外围边缘。封装进一步包括覆在基板、第一微电子元件、第二微电子元件、以及热分散器一部分上的包塑件。热分散器可以暴露在包塑件的外围边缘的至少一个边缘处。
在另一个实施例中，热分散器越过包塑件的两个边缘延伸。可替代地，热分散器越过包塑件的四个边缘延伸。在另一个可替代的实施例，热分散器的至少一个外围边缘暴露在包塑件的至少一个外围边缘处并与其齐平。可替代地，热分散器没有越过包塑件的外围边缘延伸。
在另一个实施例中，热分散器的至少一部分在基板的方向上是弯曲的。热分散器可以在远离基板或朝向基板的方向上弯曲。
在一个实施例中，热分散器与第一微电子元件和第二微电子元件热连通。可替代地，热分散器可以与第一微电子元件或第二微电子元件中的至少一个的一部分、或只与第一微电子元件、或只与第二微电子元件热接触。在另一个实施例中，组件包括在此公开的任一个封装和电路板。封装可以与电路板电互连，热分散器可以连结到电路板。
根据本发明的另一个方面，提供一种微电子封装，所述微电子封装包括基板、第一微电子元件、第二微电子元件、第一热分散器、以及第二热分散器。端子可以暴露在基板处，所述基板被配置与封装外部的端子电连接。第一微电子元件可以与基板相邻，第二微电子元件至少部分地覆在第一微电子元件上。片状热分散器具有孔隙，并将第一微电子元件与第二微电子元件分离。连接件可以穿过孔隙延伸，并将第二微电子元件与基板电耦合。可替代地，所述封装可以与电路板电互连，热分散器连结到电路板。在本发明的另一方面，提供一种系统，所述系统包括根据上述方面任一个方面的微电子封装以及与组件电连接的一个或多个其他电子部件。在可替代的实施例中，还提供壳体，微电子封装和以及其他电子部件可以被安装到所述壳体。
在本发明的又一个方面，提供一种制作在此公开的微电子封装的方法，所述方法包括以下步骤：提供其上具有端子的基板，所述基板被配置成与封装外部的部件电连接；布置与基板相邻的第一微电子元件以及至少部分地覆在第一微电子元件上的第二微电子元件；提供具有孔隙的片状热分散器，并将热分散器定位在第一微电子元件和第二微电子元件之间；使用穿过孔隙延伸的连接件将第二微电子元件与基板电连接。
在另一个实施例中，第三微电子元件被定位在与基板相邻的位置，使得第二微电子元件部分地覆在第三微电子元件上。
在可替代的实施例中，第四微电子元件可以被布置在微电子封装内，使得至少第四微电子元件部分地覆在第一微电子元件或第三微电子元件的至少一个上。额外地，使用穿过热分散器内的第二孔隙延伸的第二连接件将第四微电子元件与基板电连接。
在另一个实施例中，第一孔隙与第二孔隙彼此平行。可替代地，第一孔隙和第二孔隙彼此正交。
附图说明
图1是根据一个实施例的微电子封装的立体图。
图2是图1所示微电子封装的俯视平面图。
图2A是沿着图2所示微电子封装的线2A-2A截取的截面图。
图2B是沿着图2的线2B-2B截取的截面图。
图2C是图2所示微电子元件前表面的俯视平面图。
图2D是另一个图2所示微电子元件前表面的俯视平面图。
图2E是图1所示微电子封装的仰视平面图。
图2F是根据本发明一个实施例的热分散器的俯视平面图。
图3是根据可替代的实施例的微电子封装的俯视平面图。
图3A是沿着图3的线3A-3A截取的截面图。
图3B是沿着图3的线3B-3B截取的截面图。
图3C是沿着图3的线3C-3C截取的截面图。
图3D是沿着图3的线3D-3D截取的截面图。
图3E是图2的俯视平面图。
图4、图4A、图4B、图4C、图4D以及图4E是制作根据一个实施例的图3所示的微电子封装的方法的立体图。
图4F是示出图4A-图4E所构造的微电子封装附接到另一个设备的实施例。
图5-图5A示出了根据可替代的实施例的微电子封装。
图6-图6A示出了根据另一个实施例制作微电子封装的步骤的立体图。
图7-图7A是根据另一个实施例制作微电子封装的步骤的立体图。
图8是可替代的微电子封装的立体图。
图9是可替代的微电子封装的立体图。
图10是根据另一个实施例的微电子封装的俯视平面图。
图10A是沿着图10中的线10A-10A截取的截面图。
图10B是沿着图10中的线10B-10B截取的截面图。
图11是根据另一个实施例的微电子封装的截面图。
图12是根据另一个实施例的微电子封装的截面图。
图13是根据一个实施例的系统的截面图。
具体实施方式
图1示出了根据本发明一个实施例的微电子封装100。在该实施例中，微电子封装100包括热分散器103以及囊封在囊封物(例如，包塑件199)内的一个或多个微电子元件。图2A(图1的俯视平面图)以及图2A-图2B所示的对应的截面图提供了微电子封装100进一步的细节。可以理解的是，为了更好地示出微电子封装100内的部件的堆叠布局，在图2A的俯视平面图中未示出包塑件199。然而，在图2A和图2B的所示的截面图中，示出了包塑件199。
现在参考图2和图2A，微电子封装100包括覆在基板102上的第一微电子元件136和第二微电子元件153。第一微电子元件136和第二微电子元件可以是任意类型的半导体芯片。在特定的实施例中，第一微电子元件136和第二微电子元件153可以是被配置成主要提供存储器储存阵列功能的元件(即如下元件：其中包含的用于提供存储器储存阵列功能的有源设备的数量多于提供其它功能的设备的数量)。微电子元件可以包括半导体芯片，所述半导体芯片可以按照以下技术中的一个或多个(除了其它之外)进行实施：DRAM(动态随机存取存储器)、NAND闪存存储器、电阻型随机存取存储器(RRAM)、相变存储器(PCM)、磁阻式存储器、转矩随机存取存储器、或串行存取存储器。作为DRAM芯片的典型，第一微电子元件的导电元件可以包括沿着第一微电子元件136前表面140的中央区域950延伸的第一接合垫142，图2C示出的最清楚，第一微电子元件136前表面140的表面区域可以被划分成在第一电子元件的第一边缘和第二边缘之间的方向上宽度基本相等的三个区：第一外区920、第二外区922、以及位于第一外区920和第二外区922之间的中央区924。例如，如果长边缘之间的长度是6微米，则第一外区、第二外区和中央区各自的长度可以是2微米。因此，中央区924位于与第一边缘144相距2微米并且与第二边缘145相距2微米的位置。换句话说，中央区924可以位于第一微电子元件136中间的三分之一处。前表面140面向基板102的第一表面104，并且可以使用与微电子元件和基板的材料相容的粘合剂117或者其它接合技术附接到基板102的第一表面104。
相似地，第二微电子元件153具有相对的第一边缘161和第二边缘162、以及相对的第三边缘163和第四边缘164，第三边缘163和第四边缘164在第二微电子元件153的后表面155与前表面157之间延伸并邻接第一边缘161和第二边缘162。导电元件(例如，接合垫159)沿着第二微电子元件153的前表面157延伸。在该实施例中，第二微电子元件153可以是具有接合垫159的半导体芯片(例如，DRAM芯片)，接合垫159沿着第二微电子元件153的中央区932定位，中央区932位于第一外区928和第二外区930之间。在一个实施例中，接合垫159延伸的方向横向于第一微电子元件136上的接合垫142延伸的方向。
在特定的实施例中，基板102可以包括各种类型构造的介电元件，所述介电元件由聚合材料或无机材料(例如，陶瓷或玻璃)制成，介电元件在其上具有诸如端子和引线的导电元件，例如，与端子电连接的迹线、基板接触件或其它导电元件。在另一个示例中，基板102本质上可以由诸如硅的半导体材料构成，或可替代地，基板102可以包括一层半导体材料及其一个或多个介电层。在又一个实施例中，基板可以是具有引线的引线框，其中，端子可以是引线的一部分，例如引线的端部分。
图2A和图2B示出地最清楚，基板102包括第一表面104和与其远离的第二表面106。尽管基板102的厚度随着应用而改变，但是基板102的厚度最常见是大约10到100微米。基板102具有暴露在其表面的导电迹线108及多个端子110、第一组接触件109以及第二组接触件111。端子可以是导电接触件(例如，垫、柱、隆起、或其它结构)，并且可以包括与另一部件(例如，电路板上的接触件)一起用来连结封装的接合金属(例如，焊锡、铟、金、或其它导电接合材料)的导电连结单元115。如在本公开中所使用的，导电元件“暴露在”结构表面的描述指示了导电元件可用于与在垂直于表面的方向上从结构的外部朝向表面移动的理论点接触。因此，暴露在结构表面的端子或其它导电元件可以从此表面突出出来；可以与此表面齐平；或者可以相对于此表面凹进并通过结构中的孔或凹陷暴露。
导电迹线(例如，导电迹线108(图2D))可以形成在基板102的第二表面106上，由任何导电材料形成，但是最常见地，导电迹线由铜、铜合金、镍、铝、或这些材料的结合形成。迹线的厚度也随着应用而改变，但是通常是大约5-25微米。可以通过诸如共同申请共同转让的专利号7,462,936的美国专利中所公开的方法来制造基板102和迹线108，在此通过引用并入其公开的内容。
参考图2和图2B，基板102进一步可以包括在基板102的第一表面104和第二表面106之间延伸的至少两个开口。如上文在实施例中所论述的，第一开口116可以被定位在靠近基板102的中央部分的位置，并且具有一对短边缘118和一对长边缘120，长边缘120的长度是L(图2)，长度L大于短边缘118的长度，以限定开口的最长尺寸。第二开口126可以在横向于第一开口116的方向上延伸。在该实施例中，第二开口126在垂直于第一开口116的方向上延伸，使得第一开口116和第二开口126形成T形。可以理解的是，可替代地，第一开口116和第二开口126可以连结在一起形成一个连续开口。在另一个可替代的实施例中，第一开口116或第二开口126可以由多个开口组成，使得第一开口116(可替代地)是在平行于表面106的方向上(即，彼此间隔)布置的多个开口，并且第二开口126(可替代地)是在横向于第一开口116的方向上彼此间隔的多个开口。还可以理解的是，开口还可以采用任何可替代的形状或设计。
图2、图2A和图2B示出的最清楚，第一微电子元件136和第二微电子元件153被堆叠在面向下的位置，使得第二微电子元件153的至少一部分覆在第一微电子元件136的后表面138(图2A)上。
前表面140包括在其处暴露的多个接合垫或接触件142。前表面140面向基板102的第一表面104，并且可以使用(例如)与微电子元件和基板的材料相容的粘合剂117或者其它接合技术附接到基板102的第一表面104。
参考图2A和图2B，第一微电子元件136的接合垫142可以被直接定位在基板102的第一开口116的上方。这允许接合垫142通过第一开口116暴露。接合垫142可以电连接到基板102第一表面106上的第一组接触件109。在一个实施例中，导线接合件148可以从第一微电子元件136上的接合垫142、经第一开口116、延伸至基板102第二表面106上的第一组接触件109。迹线108(图3)可以用来将第一组接触件109连接到端子110。
热分散器103可以覆在第一微电子元件136上。间隔件135(图2B)可以定位在基板102和热分散器103之间，以将热分散器103支撑在基板表面104上方较高的位置。图2F(单独的热分散器的俯视平面图)示出地最清楚，热分散器103可以是连续的、平坦的、以及片状的元件。热分散器103呈十字形，但是可以考虑任何所期望的形状，例如，圆形、三角形、正方形或矩形。热分散器103包括外边缘103A、103B、103C、103D以及在第一表面105和第二表面107之间延伸的至少一个孔隙101(图2A、图2B、图2E)。在特定的实施例中，孔隙101可以被定为，使得孔隙101的全部或部分可以与第二开口126对齐。这使导线接合件从覆叠的微电子元件(例如，第二微电子元件153)延伸，以穿过其，如再次更加详细地论述的。
热分散器103可以部分或全部由任何合适的热导电材料制成。合适的热导电材料的示例包括(但不限于)金属、石墨、热导电粘合剂(例如，热导电环氧树脂、焊料等)或这种材料的结合。在特定的实施例中，热分散器103(例如)用热导电材料(例如，热导电粘合剂或热导电脂类)附接到或安置在第一微电子元件136的后表面138上。若存在该粘合剂，则其可以是相容材料，所述相容材料允许热分散器与其所附接的微电子元件之间相对移动以(例如)适应相容附接元件之间的差热膨胀。热分散器103还可以接触第二微电子元件153。热分散器103可以是单块结构。可替代地，热分散器103可以包括彼此间隔的多个分散器部分。在特定的实施例中，热分散器103可以是或包括直接连结到第一微电子元件136后表面138至少一部分的一层焊料。
在一个实施例中，参考图2A和图2B，热分散器102的一个或多个边缘103A、103B、103C、103D应与基板102的至少一个边缘102A、102B、102C、102D对齐。在特定的示例中，热分散器103的边缘103A、103B、103C、103D中的每个边缘都与基板102的各个边缘102A、102B、102C、102D对齐。在可替代的实施例中，热分散器103的一个或多个边缘与基板的边缘没有对齐。在可替代的实施例中，热分散器103可以采取多种配置。在某些实施例中，边缘可以向上、向下、围绕微电子封装内的微电子元件或其他设备、或任何所期望的配置进行延伸。还可以想要热分散器103具有非平坦的配置或由一个或多个板或片组成。
导电元件(例如，接合垫159)也可以沿着第二微电子元件153的前表面157延伸(图2D)。在该实施例中，第二微电子元件153也可以是具有接合垫159的半导体芯片(例如，DRAM芯片)，接合垫159沿着第二微电子元件153的中央区952被定位。在一个实施例，接合垫159可以在横向于第一微电子元件136上的接合垫142延伸的方向上延伸。
参考图2B，第二微电子元件153上的接合垫159可以与基板102第二表面106处暴露的多个接触件的第二组接触件111电连接。导电元件可以用来将第二微电子元件153上的接合垫159与基板102电连接。在该实施例中，电连接(例如，导线接合件165)可以用来通过在基板102的第二表面106处暴露的第二组接触件111将第二微电子元件153上的接合垫159与端子110耦合。如图所示，导线接合件165穿过第二开口126延伸，并连接到第二组接触件111。
如图所示，迹线112可以沿着第二表面106延伸自第二组接触件111，并与端子110电连接。
一旦堆叠式封装被组装，包塑件199可以覆在基板102的第一表面104、第一微电子元件136和第二微电子元件153的部分或所有之上，并且可以覆盖穿过各自的第一开口116和第二开口126延伸的导线接合件148、165(图2A、图2B)。在一个实施例中，当热分散器103的边缘103A-103D在平行于基板的表面104的各个方向122、124上与基板的各个边缘102A-102D对齐时(如图1和图2所示)，热分散器103的边缘103A-103D可以暴露在包塑件199的边缘处。
在此论述的其余实施例与图1-图2D相似。相应地，相似的附图标记用来描述相似的元件。
参考图3-图3D，示出了并入根据可替代的实施例的热分散器203的微电子封装。首先参考图3，示出了微电子封装200的俯视平面图。可以理解的是，为便于论述和说明，图3所示的微电子封装200并未示出囊封微电子封装的部件的每个部件的囊封物的存在(参见图3A)。然而，随后的视图(图3A-图3D)示出了囊封物的存在。微电子封装200包括两个下部微电子元件(第一微电子元件和第二微电子元件)以及两个上部堆叠式微电子元件(第三微电子元件和第四微电子元件)，所有这些微电子元件都以面向下的位置覆在基板202上。
在该实施例中，四个开口在基板202的第一表面204和第二表面206之间延伸。如图3示出得最清楚，第一开口216和第二开口226彼此平行，并且都在垂直于或正交于第三开口232和第四开口282延伸的方向上延伸。第一开口216具有长边缘220和短边缘218，其中，短边缘218位于第一开口216的第一端222和第二端224处。第二开口226也有一对短边缘228和一对长边缘230，其中，短边缘228分别位于第二开口226的第一端229和第二端231处。第三开口232位于与第一开口216和第二开口226各自的第一端222、229相邻的位置处，而第四开口282位于与第一开口216和第二开口226各自的第二端224、231相邻的位置处。在该实施例中，第三开口232和第四开口282各自的长边缘234、284没有与第一开口216和第二开口226各自的长边缘220、230对齐。如图所示，第一开口216和第二开口226离基板202外周边缘212的距离比第三开口232和第四开口282远。
参考图3-图3D，用(例如)粘合剂217或其他合适的接合技术可以将第一微电子元件236和第二微电子元件253的前表面240、257各自附接到基板202，第一微电子元件236和第二微电子元件253在沿着基板202第一表面204的方向上彼此间隔。第一微电子元件236上的接合垫242可以与第一开口216对齐，第二微电子元件253上的接合垫259可以与第二开口226对齐，使得每个微电子元件236、253的接合垫透过各自的开口216、226暴露。如图所示，第一微电子元件236的第一边缘244和第二边缘245与第二微电子元件253的第一边缘261和第二边缘262彼此平行，并在相同的方向上延伸。
热分散器203覆在第一微电子元件236的后表面238以及第二微电子元件253的后表面255上。可选地，一个或多个间隔件235(图3B)可以用来支撑面向基板202的热分散器203的部分，但是没有覆在第一微电子元件236和/或第二微电子元件253上。在示例性实施例中，热分散器的边缘203A-203D(图3)中的每个边缘与基板202的边缘202A-202D对齐(图3A、图3B)。如前文所论述的，热分散器203可以采取多种可替代的实施例，包括热分散器的边缘未与基板202的边缘对齐的那些实施例。
第三微电子元件268和第四微电子元件288可以被定位，以覆在基板202、第一微电子元件236、第二微电子元件253、以及热分散器203上。图3和图3A示出地最清楚，第三微电子元件268的前表面272直接覆在热分散器203的第一表面205、以及第一微电子元件236和第二微电子元件253的后表面238、255上。相似地，第四微电子元件288的前表面292覆在热分散器203的第一表面205、以及各自的第一微电子元件236和第二微电子元件253的后表面238、255上。
如图3和图3B-图3D所示，第三微电子元件268与第一微电子元件236和第二微电子元件253各自的第一端237、251相邻。第四微电子元件288与第一微电子元件236和第二微电子元件253各自的第二端250、267相邻。此外，第三微电子元件268分别的第一边缘276和第二边缘277以及第四微电子元件288分别的第一边缘296和第二边缘297在垂直于第一微电子元件236分别的第一边缘244和第二边缘245以及第二微电子元件253的第一边缘261和第二边缘262的方向上延伸。参考图3B和图3D，沿着第三微电子元件268的中央区946(图3B)延伸的接合垫276和沿着第四微电子元件288的中央区948(图3B)延伸的接合垫294在一方向上延伸，该方向垂直于定位在分别的第一微电子元件236和第二微电子元件253的各自的中央区950、952附近的各自的接合垫242、259。
覆在第一微电子元件236和第二微电子元件253上并且位于第三微电子元件268和第四微电子元件288之下的热分散器203的定向允许第一微电子元件236、第二微电子元件253、第三微电子元件268、和第四微电子元件288的接合垫242(图3D)、259(图3B)、274、294与基板202第二表面206上分别的第一组接触件209、第二组接触件211、第三组接触件213、和第四组接触件214之间的电连接。电连接可以在第一开口216、第二开口226、第三开口232、以及第四开口282内或穿过这些开口。在该实施例中，延伸自分别的第一微电子元件236、第二微电子元件253、第三微电子元件268、和第四微电子元件288的导线接合件248、265(图3A)、269、270(图3B)穿过第一开口216、第二开口226、第三开口232、和第四开口282延伸，并连接到基板202上分别的第一组接触件209、第二组接触件211、第三组接触件213和第四组接触件214(图3A、图3B)。
如图3E所示，在平行于基板202第二表面206的方向上延伸的迹线208可以将第一组接触件209、第二组接触件211、第三组接触件213和第四组接触件214连接到暴露在第二表面处的端子。
现在参考图4，公开了一种图3-图3E所描述的制造微电子封装200的方法。首先参考图4，获得基板202。在基板202内可以设置在第一表面204和第二表面206之间延伸的第一开口216、第二开口227、第三开口232和第四开口282。如图所示，第一开口216和第二开口227彼此间隔且平行。第三开口232和第四开口282也彼此间隔且平行。在所示出的布局中，第一开口216和第二开口227在垂直于第三开口232和第四开口282延伸的方向上延伸，使得在该实施例中这些开口可以形成正方形的形状。
参考图4A，可以将间隔件235设置在与基板202的相对的外边缘202A-202D相邻以及与第三开口232和第四开口282相邻的位置。在特定的实施例中，间隔件235的长度L1大于第三开口和第四开口的长度L2。
参考图4B，将第一微电子元件236和第二微电子元件253设置在基板202的第一表面204上。第一微电子元件236和第二微电子元件253被布置，使得第一微电子元件236的中央接合垫242(图3D)与第一开口216对齐并且第二微电子元件253的中央接合垫259与第二开口226对齐。
图4C所示的热分散器202可以覆在间隔件235以及第一微电子元件236和第二微电子元件253各自的后表面238、255上。在示例性实施例中，热分散器203呈十字形。热分散器203的边缘203A-203D的每个边缘都与基板202的边缘202A-202D对齐。热分散器203中的第一开口232A和第二开口282A在热分散器203的第一表面205和第二表面207(图3A)之间延伸。第一开口232A与基板202中的第三开口232对齐，以允许导线接合件269穿过其中延伸。相似地，第二开口282A与基板202中的第四开口282对齐，以允许导线接合件270穿过其中延伸。
参考图4D，第三微电子元件268和第四微电子元件288以面向下的位置被设置在热分散器203上方。第三微电子元件268的接合垫274(图3B)与热分散器203的第一开口232A(图4C)以及基板202中的第三开口232(图4A)对齐。相似地，第四微电子元件288的接合垫294(图3B)与热分散器203的第二开口282A以及基板202(图4)的第四开口282(图4C)对齐。然后，提供导线接合件(图未示出)，以将第一微电子元件和第二微电子元件与基板第二表面206上的接触件电连接，并将第三微电子元件268和第四微电子元件288与基板202第二表面上的接触件电连接。
参考图4E，然后，在这些部件的每个部件(包括基板202、热分散器203、以及第一微电子元件至第四微电子元件236、253、268、288)上方提供囊封物，以提供微电子封装200。如图所示，热分散器203可以与包塑件299的外边缘298对齐，使得外边缘203A(图未示出)、203B、203C、以及203D(图未示出)可以暴露。然后，微电子封装200可以与另一设备(例如，图4F所示的印刷电路板289)电连接。
如前文所论述的，热分散器可以采取任何所期望的配置。在一个可替换的实施例中，热分散器303外边缘的一个或多个未与基板302对齐。在特定的示例中，如图5所示，热分散器的边缘303A-303D中的每个边缘在平行于基板的表面304且远离基板边缘的方向310或312上与基板302的相应的相邻外边缘302A-302D隔开。因此，参考图5A，一旦用包塑件399或类似物将微电子封装300的部件囊封起来，热分散器303的边缘303A-303D将被包塑件完全封装起来，并且热分散器303不会暴露在空气中。如图所示，包塑件连续地围绕微电子封装300延伸。
参考图6，提供热分散器403，其中，一些边缘403A、403C、403D与间隔件435的边缘对齐，热分散器403具有朝向基板402向下延伸的副翼403B或边缘。因此，朝向基板402延伸的副翼403B可以与基板热连通。因为在囊封时热分散器403的边缘403A-403D均未延伸到基板402的最外面边缘，因此热分散器403不会暴露在空气中。因此，在图6A所示的已被囊封的微电子封装400中可以最清楚地看到，边缘403A-403D不会越过包塑件499的边缘498而暴露。
现在参考图7，示出了可替代的热分散器503，热分散器503具有越过基板502的边缘502A-502D延伸的副翼503A-503D。如图7A所示，当微电子元件被囊封时，副翼503A-503D将越过包塑件599的边缘延伸。如图所示，副翼503A-503D可以形成为向上指。可替代地，如图8示出的微电子封装500’所示，热分散器503’越过包塑件599’的边缘598延伸的一个或多个副翼503A-503D’可以朝向基板502的第二表面506向下延伸。在一些情况下，用(例如)接合金属或热导电粘合剂可以将副翼503A、503B、503C、503D热地且机械地固定到基板上。
参考图9，示出了另一个可替代的实施例。除了图4-图4F只有一个热分散器以外，该实施例与图4-图4F所示的实施例相似。该实施例有两个热分散器：第一热分散器303A和相邻的第二热分散器303B。如图所示，第一热分散器303A和第二热分散器303B相分离，从而在这二者之间形成第一开口385。在该实施例中，第一热分散器303A和第二热分散器303B彼此呈镜像，但是在可替代的实施例中他们可以采取任何形状或配置。与基板302’直接相邻的第一微电子元件336’和第二微电子元件353’透过第一开口385暴露。在第一热分散器303A的内边缘385A与第一微电子元件336’和第二微电子元件353’各自的边缘378A、379A之间形成第二开口386。第二开口385与基板302’中的开口232对齐。相似地，第二热分散器303B的边缘385B与第一微电子元件336’和第二微电子元件353’的对侧边缘378B、379B之间形成第三开口386。第三开口386A与基板302’中的开口(图未示出；参见图4A中的开口282)对齐。正如前文的实施例所述，可以在第一热分散器303A和第二热分散器303B的上方设置第三微电子元件和第四微电子元件(图未示出)，并且可以在整个组件上方设置包塑件(图未示出)。
参考图10、图10A、图10B，示出了可替代的微电子封装600。除了覆在第三微电子元件668和第四微电子元件688上的第二热分散器603’以外，该实施例与图3-图3D所示的微电子封装200完全相同。在该实施例中，只有第二热分散器603’的外边缘603’A、603’C与基板602的边缘602A-602D或包塑件699的边缘698对齐。可以从图10中清楚地看到，第二热分散器603’的边缘603’B、603’D与基板602的边缘602B、602D以及包塑件699的边缘698相距L。在可替代的实施例中，第二热分散器可以采取多种形状或配置中的任意一种。
离基板702最近的微电子元件(如前文的实施例所示)可以被配置成以多种配置覆在基板702上，例如倒装芯片定向或面向上定向。在一个示例中，参考图11，微电子组件700可以包括将第二微电子元件753的接合垫759电连接到基板702的端子710的接合元件。在一个实施例中，引线可以包括穿过孔隙716延伸并接合到第二微电子元件753的接合垫759以及基板702的接合元件765，例如导线接合件。接合导线765至少部分地与基板702的开口716对齐。导线接合件765可以包括将第二微电子元件753的一些接合垫与暴露在基板702处的导电元件709电连接的多个导线接合件765。导线接合件748、749穿过开口716延伸。导线接合件748和749中的每个将接合垫759电耦合到介电元件702相应的导电元件747。接合导线765可以包括多个导线接合结构，如2010年10月19日提交的、美国专利申请号为12/907,522、名称为“具有中央接触件和改进的热特性的增强堆叠的微电子组件”的专利申请中所描述的，在此通过引用并入其公开的全部内容。从图11中可以看到，可替代地或者附加地，引线(例如，引线接合件751)可以沿着基板702的第一表面704(如图所示)或沿着第二表面延伸，并进入孔隙716，以电连接到接合垫759。引线接合件751不必穿过介电元件702的开口716延伸，但是至少部分地与开口716对齐。
微电子组件700进一步可以包括至少覆盖第一微电子元件736和第二微电子元件753的包塑件或囊封物799。从图11中可以看出，包塑件799还可以覆盖越过第一微电子元件736的第一边缘737和第二微电子元件753的第一边缘761延伸的基板702的部分。因此，包塑件799可至少接触第一微电子元件736的第一边缘737、第二微电子元件753的第一边缘761、以及介电元件702的第一表面704。包塑件799可以由任何合适的材料制成，包括环氧树脂等等。
微电子组件700额外地还可以包括附接至第一微电子元件736或第二微电子元件753中的一个或多个微电子元件的后表面的热分散器或散热器，如2010年10月19日提交的、美国专利申请号为12/907,522、名称为“具有中央接触件和改进的热特性的增强堆叠的微电子组件”的专利申请所描述的，在此通过引用并入其公开的全部内容。在一些实施例中，微电子组件700包括热耦合到第一微电子元件736和/或第二微电子元件753的热分散器，但是不包括包塑件11。
此外，微电子组件700进一步可以包括附接到基板702第二表面706上的端子710的连结单元715。连结单元710可以是接合件及金属(例如，锡、铟、或其结合)的焊球或其他块，并且适于将微电子组件700连结并电耦合到电路板(例如，印刷电路板)。
图12描绘了图11所示的微电子组件700的变体。在该变体中，第一微电子元件736’可以被定位，使得表面740’是背向基板702’的前表面。表面740’可以具有与第一微电子元件736’的第一边缘737’相邻的第一端部分790、与第二边缘745’相邻的第二端部分791、以及位于第一端部分790和第二端部分791之间的中央部分793。接合垫或接触件742’可以被布置在与第一边缘737’相邻的表面740’的第一端部分790内、表面740’的中央部分793内、或第一端部分790和中央部分793这两者内。在一个实施例中，接触件742’可以被以一或两个平行的行布置在表面740’的中央部分793。
微电子组件700’进一步可以包括与端子710’以及表面740’处的接触件742’电连接的引线749’。在一个示例中，引线749’(例如，导线接合件)的部分可以越过第一微电子元件736’的第一边缘737’延伸到接触件757A、757B，接触件757A、757B继而通过(例如)迹线(图未示出)或其他导电元件连结到端子710’。引线749B’可以包括延伸自接触件742’、越过第一微电子元件736’的第一边缘737’、并至基板702’第一表面704’处的接触件757A的导线接合件，并且可以包括基板的其他导电结构，例如接触件和端子710’之间的导电迹线。如图12B所示，引线部分748’(例如，导线接合件)可以将微电子元件753’的接触件758连接至与孔隙716’相邻的接触件709’。
热分散器703’可以被定位在第一微电子元件和第二微电子元件753’之间。在该实施例中，热分散器具有开口，以允许引线导线749’、748’穿过其延伸。
上文论述的各种微电子封装可以用在不同电子系统的构造中。例如，参考图13，根据本发明进一步的实施例的系统800包括如上文结合其他电子部件808和810在微电子组件之前的实施例中所描述的结构806。在所描绘的示例中，部件808是半导体芯片，而部件810是显示屏，但是任何其他部件也是可用的。当然，尽管图13仅描绘了两个额外的部件，但是，为了说明清楚，系统可以包括任何数量的这种部件。如上文所描述的结构806可以是(例如)复合芯片或包含有多个芯片的结构。在进一步的变体中，可以提供这两者，并且任何数量的这种结构都是可用的。结构806以及部件808和810被安装在虚线所示的共同的壳体801中，并且必要时彼此电互连以形成所期望的电路。在所示出的示例性系统中，系统包括电路板802(例如，挠性印刷电路板)，电路板包括将部件彼此互连的许多导体804(图13仅描绘了一个)。然而，这仅仅是示例性的；用于进行电连接的任何合适的结构都是可用的。壳体801被描绘成可用在蜂窝式电话或个人数字助理中的类型的便携式壳体，屏幕810暴露在壳体的表面处。在结构706包括光敏元件(例如，成像芯片)的情况下，也可以提供透镜711或其他光学设备用于将光投送到该结构。再一次的，图13所示的简化系统仅仅是示例性的；使用上文论述的结构还可以制成其他系统(包括通常被认为是固定结构的系统，例如台式计算机、路由器等等)。如本公开中所使用的，诸如“上”、“下”、“向上”、“向下”的术语以及表示方向的相似术语指部件自身的参照系，而非重力参照系。在重力参照系中以图示方向定位部件的情况下，在重力参照系中图示顶部为上且图示底部为下的情况下，在重力参照系中上基板确实在下基板上方。然而，当部件颠倒时(在重力参照系中图示顶部面向下)，在重力参照系中上基板在下基板下方。而且，前文对优选实施例的描述意在进行解释，并非对本发明进行限制。
因为在不偏离权利要求所限定的本发明的范围的情况下可以利用上文论述的特征的这些以及其他变体以及组合，因此应当通过解释而非通过权利要求所限定的本发明的限制采用优选实施例的先前描述。因此，应当理解的是，可以对解释性实施例进行许多修改，并且可以在不偏离权利要求所限定的本发明的精神和范围的情况下设计其他布置。

Claims (49)

1.一种微电子封装，包括：
基板，所述基板在其上具有端子，所述端子被配置成与封装外部的部件电连接；
第一微电子元件，所述第一微电子元件具有与所述基板相邻并面向所述基板的第一面、与所述第一面相对的第二面、以及在所述第一面和所述第二面之间延伸的边缘；
第二微电子元件，所述第二微电子元件具有部分地覆在所述第一微电子元件的第二面上并面向所述第二面的面，所述第二微电子元件的所述面上的多个接触件越过所述第一微电子元件的所述边缘被布置；
片状热分散器，所述热分散器将所述第一微电子元件和所述第二微电子元件分离，所述热分散器具有孔隙；以及
连接件，所述连接件穿过所述孔隙延伸，其中，所述第二微电子元件的接触件与所述端子通过所述连接件电耦合在一起。
2.如权利要求1所述的微电子封装，进一步包括第三微电子元件，所述第三微电子元件具有与所述基板相邻并面向所述基板的第一面和与所述第一面相对的第二面，其中，所述第二微电子元件的面部分地覆在所述第三微电子元件的第二面上。
3.如权利要求2所述的微电子封装，进一步包括第四微电子元件，所述第四微电子元件具有部分地覆在所述第一微电子元件或所述第三微电子元件的至少一个的第二面上的面，并且越过所述第一微电子元件的边缘或所述第三微电子元件的边缘的至少一个在所述第四微电子元件的所述面上具有接触件，其中，热分散器具有第二孔隙，封装具有穿过所述第二孔隙延伸并将所述第四微电子元件与所述基板电耦合的第二连接件。
4.如权利要求3所述的微电子封装，其中，所述第一孔隙和所述第二孔隙以其最长的尺寸彼此平行。
5.如权利要求3所述的微电子封装，其中，所述第一孔隙和所述第二孔隙的最长尺寸彼此正交。
6.如权利要求1所述的微电子封装，其中，所述基板包括在基板的相对的第一表面和第二表面之间延伸的开口，所述连接件包括引线，所述引线具有与所述基板的开口对齐的部分。
7.如权利要求6所述的微电子封装，其中，所述引线是穿过所述基板的开口延伸的导线接合件。
8.如权利要求1所述的微电子封装，其中，所述热分散器包括金属箔。
9.如权利要求1所述的微电子封装，其中，所述热分散器具有面向所述第二微电子元件的第一表面以及形成所述第一表面的边界的外围边缘，封装进一步包括覆在所述基板和所述热分散器的第一表面的至少一部分上的包塑件，所述包塑件具有与所述热分散器的第一表面相对的第一包塑件表面以及远离所述第一包塑件表面延伸的外围边缘，其中，所述热分散器暴露在所述包塑件的外围边缘的至少一个处。
10.如权利要求5所述的微电子封装，其中，所述热分散器越过包塑件的外围边缘的其中两个外围边缘延伸。
11.如权利要求1所述的微电子封装，其中，所述热分散器越过包塑件的外围边缘的其中四个外围边缘延伸。
12.如权利要求9所述的微电子封装，其中，所述热分散器的至少一个外围边缘暴露在包塑件的外围边缘的至少一个外围边缘处并与所述至少一个外围边缘齐平。
13.如权利要求9所述的微电子封装，其中，所述热分散器没有越过包塑件的外围边缘延伸。
14.如权利要求1所述的微电子封装，其中，所述热分散器的至少一部分在所述基板的方向上是弯曲的。
15.如权利要求14所述的微电子封装，其中，所述热分散器与所述基板热接触。
16.如权利要求1所述的微电子封装，其中，所述热分散器的至少一部分在远离所述基板的方向上是弯曲的。
17.如权利要求1所述的微电子封装，其中，所述热分散器与所述第一微电子元件和所述第二微电子元件热连通。
18.如权利要求1所述的微电子封装，其中，所述热分散器与所述第一微电子元件或所述第二微电子元件的至少一个微电子元件的一部分热接触。
19.如权利要求5所述的微电子封装，其中，所述热分散器只与所述第一微电子元件热接触。
20.如权利要求5所述的微电子封装，其中，所述热分散器只与所述第二微电子元件热接触。
21.如权利要求6所述的微电子封装，其中，所述基板具有在所述第一表面和所述第二表面之间延伸的第二开口，所述第一微电子元件的第一面面向所述基板的第一表面并且在所述第一面上具有与所述第二开口对齐的多个接触件，所述第一微电子元件的接触件使用引线与所述端子电耦合，所述引线具有与所述第二开口对齐的部分。
22.如权利要求21所述的微电子封装，其中，所述引线包括穿过所述第二开口延伸的导线接合件。
23.如权利要求1所述的微电子封装，其中，所述第一微电子元件的第一面面向所述基板的第一表面，所述第一微电子元件的第一面上的多个接触件面向所述基板的第一表面上相应的基板接触件并连结到相应的基板接触件。
24.如权利要求1所述的微电子封装，其中，所述第一微电子元件的第一面面向所述基板的第一表面，多个接触件被布置在所述第一微电子元件的第二面上并电连接到所述基板的第一表面上相应的基板接触件。
25.如权利要求24所述的微电子封装，其中，所述第一微电子元件的接触件和相应的基板接触件之间的电连接件是导线接合件。
26.包括电路板以及如权利要求1所述的微电子封装的组件，所述微电子封装与所述电路板电互连，热分散器连结到所述电路板。
27.一种微电子封装，包括：
基板，所述基板在其上具有端子，所述端子被配置成与封装外部的部件电连接；
第一微电子元件，所述第一微电子元件具有与所述基板相邻并面向所述基板的第一面、与所述第一面相对的第二面、以及在所述第一面和所述第二面之间延伸的边缘；
第二微电子元件，所述第二微电子元件具有部分地覆在所述第一微电子元件的第二面上并面向所述第二面的面，所述第二微电子元件的所述面上的多个接触件越过所述第一微电子元件的所述边缘被布置；
彼此间隔的第一片状热分散器和第二片状热分散器，所述第一热分散器将所述第一微电子元件和所述第二微电子元件分离；以及
连接件，所述连接件在所述第一热分散器和所述第二热分散器之间延伸，其中，所述第二微电子元件的接触件与所述端子通过所述连接件电耦合在一起。
28.如权利要求27所述的微电子封装，其中，所述基板包括在所述基板的相对的第一表面和第二表面之间延伸的开口，所述连接件包括引线，所述引线具有与所述基板的开口对齐的部分。
29.如权利要求28所述的微电子封装，其中，所述引线是穿过所述基板的开口延伸的导线接合件。
30.如权利要求27所述的微电子封装，其中，所述热分散器包括金属箔。
31.如权利要求27所述的微电子封装，其中，热分散器具有面向所述第二微电子元件的第一表面以及形成所述第一表面的边界的外围边缘，封装进一步包括覆在所述基板、所述第一微电子元件、所述第二微电子元件以及热分散器的一部分上的包塑件，其中，热分散器暴露在所述包塑件的外围边缘的至少一个处。
32.如权利要求31所述的微电子封装，其中，热分散器越过所述包塑件的两个边缘延伸。
33.如权利要求32所述的微电子封装，其中，热分散器越过所述包塑件的四个边缘延伸。
34.如权利要求31所述的微电子封装，其中，热分散器的至少一个外围边缘暴露在所述包塑件的至少一个外围边缘处并与所述至少一个外围边缘齐平。
35.如权利要求27所述的微电子封装，其中，热分散器具有面向所述第二微电子元件的第一表面以及形成表面的边界的外围边缘，封装进一步包括覆在所述基板、所述第一微电子元件、所述第二微电子元件以及热分散器的一部分上的包塑件，其中，所述包塑件覆盖在所述包塑件的外围边缘的至少一个外围边缘处。
36.如权利要求35所述的微电子封装，其中，热分散器没有越过所述包塑件的外围边缘延伸。
37.如权利要求27所述的微电子封装，其中，热分散器的至少一部分在朝向所述基板的方向上是弯曲的。
38.如权利要求27所述的微电子封装，其中，热分散器的至少一部分在远离所述基板的方向上是弯曲的。
39.如权利要求27所述的微电子封装，其中，热分散器与所述第一微电子元件和所述第二微电子元件热连通。
40.如权利要求27所述的微电子封装，其中，热分散器与所述第一微电子元件或所述第二微电子元件的至少一个微电子元件的一部分热接触。
41.如权利要求31所述的微电子封装，其中，热分散器只与所述第二微电子元件热接触。
42.包括电路板以及如权利要求31所述的封装的组件，所述封装与所述电路板电互连，热分散器连结到所述电路板。
43.一种系统，包括根据权利要求1或权利要求27所述的微电子封装以及与组件电连接的一个或多个其它电子部件。
44.如权利要求43所述的系统，进一步包括壳体，封装和所述其它电子部件被安装到所述壳体。
45.一种制造微电子封装的方法，包括：
提供其上具有端子的基板，所述端子被配置成与封装外部的部件电连接；
布置第一微电子元件，所述第一微电子元件具有与所述基板相邻并面向所述基板的第一面、与所述第一面相对的第二面、以及在所述第一面和所述第二面之间延伸的边缘；
第二微电子元件具有至少部分地覆在所述第一微电子元件上并面向所述第一微电子元件的面，所述第二微电子元件的所述面上的多个接触件越过所述第一微电子元件的边缘被布置；
在所述第一微电子元件和所述第二微电子元件之间提供片状热分散器，所述热分散器具有孔隙；以及
将所述第二微电子元件与所述基板电连接，其中，所述第二微电子元件的接触件使用穿过所述孔隙延伸的连接件通过连接件与所述端子电耦合在一起。
46.如权利要求45所述的方法，进一步包括将第三微电子元件布置在与所述基板相邻之处，使得所述第二微电子元件部分地覆在所述第三微电子元件上。
47.如权利要求46所述的方法，进一步包括
将第四微电子元件布置在所述微电子封装内，使得至少第四微电子元件部分地覆在所述第一微电子元件或所述第三微电子元件的至少一个上；以及
使用穿过所述热分散器内的第二孔隙延伸的第二连接件将所述第四微电子元件与所述基板电连接。
48.如权利要求47所述的方法，其中，所述第一孔隙和所述第二孔隙彼此平行。
49.如权利要求48所述的方法，其中，所述第一孔隙和所述第二孔隙彼此正交。
CN201280070696.4A 2011-12-29 2012-12-26 用于微电子封装的嵌入式热分散器 Expired - Fee Related CN104137256B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/339,595 US8970028B2 (en) 2011-12-29 2011-12-29 Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US13/339,595 2011-12-29
PCT/US2012/071630 WO2013101815A1 (en) 2011-12-29 2012-12-26 Embedded heat spreader for microelectronic package

Publications (2)

Publication Number Publication Date
CN104137256A true CN104137256A (zh) 2014-11-05
CN104137256B CN104137256B (zh) 2017-04-26

Family

ID=47628432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280070696.4A Expired - Fee Related CN104137256B (zh) 2011-12-29 2012-12-26 用于微电子封装的嵌入式热分散器

Country Status (5)

Country Link
US (2) US8970028B2 (zh)
KR (1) KR20140112053A (zh)
CN (1) CN104137256B (zh)
TW (1) TWI543309B (zh)
WO (1) WO2013101815A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328600A (zh) * 2015-07-02 2017-01-11 欣兴电子股份有限公司 封装结构及其制作方法
CN107978583A (zh) * 2016-10-21 2018-05-01 力成科技股份有限公司 封装结构及其制造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
KR20140069343A (ko) * 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
JP5887415B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9741635B2 (en) * 2014-01-21 2017-08-22 Infineon Technologies Austria Ag Electronic component
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
CN104269385B (zh) * 2014-10-21 2017-12-19 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
KR102216195B1 (ko) * 2014-12-15 2021-02-16 에스케이하이닉스 주식회사 복수 개의 칩을 적층한 반도체 패키지
US9953957B2 (en) 2015-03-05 2018-04-24 Invensas Corporation Embedded graphite heat spreader for 3DIC
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
KR102517779B1 (ko) * 2016-02-18 2023-04-03 삼성전자주식회사 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9918407B2 (en) * 2016-08-02 2018-03-13 Qualcomm Incorporated Multi-layer heat dissipating device comprising heat storage capabilities, for an electronic device
US20220037250A1 (en) * 2018-09-27 2022-02-03 Kyocera Corporation Wiring board and electric device
CN113488505B (zh) 2019-04-30 2022-09-30 长江存储科技有限责任公司 具有三维相变存储器的三维存储设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116358A1 (en) * 2003-11-12 2005-06-02 Tessera,Inc. Stacked microelectronic assemblies with central contacts
CN1669140A (zh) * 2002-07-17 2005-09-14 英特尔公司 堆叠微电子封装
US20080073777A1 (en) * 2006-09-26 2008-03-27 Compass Technology Co. Ltd. Multiple integrated circuit die package with thermal performance
US20110085304A1 (en) * 2009-10-14 2011-04-14 Irvine Sensors Corporation Thermal management device comprising thermally conductive heat spreader with electrically isolated through-hole vias
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체

Family Cites Families (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62107391A (ja) 1985-11-06 1987-05-18 Nippon Texas Instr Kk 情報記憶媒体
JPH02174255A (ja) 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5369552A (en) 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
US5998864A (en) 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5892660A (en) 1996-08-29 1999-04-06 Micron Technology, Inc. Single in line memory module adapter
WO1998012568A1 (en) 1996-09-18 1998-03-26 Hitachi, Ltd. Process for producing semiconductor device and semiconductor device
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
JP3718039B2 (ja) 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
US6742098B1 (en) 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
US6021048A (en) 1998-02-17 2000-02-01 Smith; Gary W. High speed memory module
US6150724A (en) 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6369444B1 (en) 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US7525813B2 (en) 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
US6353539B1 (en) 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
US6121576A (en) 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6201695B1 (en) 1998-10-26 2001-03-13 Micron Technology, Inc. Heat sink for chip stacking applications
US6815251B1 (en) 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
SE519108C2 (sv) 1999-05-06 2003-01-14 Sandvik Ab Belagt skärverktyg för bearbetning av grått gjutjärn
TW409377B (en) * 1999-05-21 2000-10-21 Siliconware Precision Industries Co Ltd Small scale ball grid array package
KR100393095B1 (ko) 1999-06-12 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지와 그 제조방법
JP3360655B2 (ja) 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
JP2001053243A (ja) 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
US6199743B1 (en) 1999-08-19 2001-03-13 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2001223324A (ja) 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6731009B1 (en) 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2002076252A (ja) 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP3462166B2 (ja) 2000-09-08 2003-11-05 富士通カンタムデバイス株式会社 化合物半導体装置
US6492726B1 (en) 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
SG95637A1 (en) 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
SG106054A1 (en) 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
JP2002353398A (ja) 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US6385049B1 (en) 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package
JP2003101207A (ja) 2001-09-27 2003-04-04 Nec Kyushu Ltd 半田ボールおよびそれを用いた部品接続構造
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
SG118103A1 (en) 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
KR100480909B1 (ko) 2001-12-29 2005-04-07 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법
TW523890B (en) 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
DE10215654A1 (de) 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US6924496B2 (en) 2002-05-31 2005-08-02 Fujitsu Limited Fingerprint sensor and interconnect
US7482699B2 (en) 2002-06-05 2009-01-27 Renesas Technology Corp. Semiconductor device
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP2004063767A (ja) 2002-07-29 2004-02-26 Renesas Technology Corp 半導体装置
US6762942B1 (en) 2002-09-05 2004-07-13 Gary W. Smith Break away, high speed, folded, jumperless electronic assembly
TW557556B (en) 2002-09-10 2003-10-11 Siliconware Precision Industries Co Ltd Window-type multi-chip semiconductor package
WO2004038798A2 (en) 2002-10-22 2004-05-06 Unitive International Limited Stacked electronic structures including offset substrates
US7268425B2 (en) 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
TW200419752A (en) 2003-03-18 2004-10-01 United Test Ct Inc Semiconductor package with heat sink
TWI313049B (en) 2003-04-23 2009-08-01 Advanced Semiconductor Eng Multi-chips stacked package
US7528421B2 (en) 2003-05-05 2009-05-05 Lamina Lighting, Inc. Surface mountable light emitting diode assemblies packaged for high temperature operation
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
SG148877A1 (en) 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7095104B2 (en) 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
JP2005166892A (ja) 2003-12-02 2005-06-23 Kingpak Technology Inc スタック型小型メモリカード
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
JP2005251957A (ja) 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置
US7489517B2 (en) 2004-04-05 2009-02-10 Thomas Joel Massingill Die down semiconductor package
US7078808B2 (en) 2004-05-20 2006-07-18 Texas Instruments Incorporated Double density method for wirebond interconnect
CN100552926C (zh) 2004-05-21 2009-10-21 日本电气株式会社 半导体器件、配线基板及其制造方法
KR20050119414A (ko) 2004-06-16 2005-12-21 삼성전자주식회사 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
KR20060004298A (ko) 2004-07-09 2006-01-12 삼성테크윈 주식회사 무선 전자 라벨
US7381593B2 (en) 2004-08-05 2008-06-03 St Assembly Test Services Ltd. Method and apparatus for stacked die packaging
JP4445351B2 (ja) 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
JP4601365B2 (ja) 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US20060097400A1 (en) 2004-11-03 2006-05-11 Texas Instruments Incorporated Substrate via pad structure providing reliable connectivity in array package devices
US7786567B2 (en) 2004-11-10 2010-08-31 Chung-Cheng Wang Substrate for electrical device and methods for making the same
US7217994B2 (en) 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits
TWI256092B (en) 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP2006172122A (ja) 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
WO2006068643A1 (en) 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Semiconductor package structure having enhanced thermal dissipation characteristics
JP4086068B2 (ja) 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
KR20060080424A (ko) 2005-01-05 2006-07-10 삼성전자주식회사 멀티 칩 패키지를 장착하는 메모리 카드
US7205656B2 (en) 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7196427B2 (en) 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7250675B2 (en) 2005-05-05 2007-07-31 International Business Machines Corporation Method and apparatus for forming stacked die and substrate structures for increased packing density
KR101070913B1 (ko) 2005-05-19 2011-10-06 삼성테크윈 주식회사 반도체 칩 적층 패키지
US7402911B2 (en) 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
DE102005041451A1 (de) 2005-08-31 2007-03-01 Infineon Technologies Ag Elektronische Steckeinheit
JP4108701B2 (ja) 2005-09-12 2008-06-25 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US7602054B2 (en) 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
US20070152310A1 (en) 2005-12-29 2007-07-05 Tessera, Inc. Electrical ground method for ball stack package
KR100673965B1 (ko) 2006-01-11 2007-01-24 삼성테크윈 주식회사 인쇄회로기판 및 반도체 패키지 제조방법
JP2007188916A (ja) 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置
KR100690247B1 (ko) 2006-01-16 2007-03-12 삼성전자주식회사 이중 봉합된 반도체 패키지 및 그의 제조 방법
US20070176297A1 (en) 2006-01-31 2007-08-02 Tessera, Inc. Reworkable stacked chip assembly
CN101375299B (zh) 2006-02-02 2012-08-08 松下电器产业株式会社 存储卡及存储卡的制造方法
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
KR20070088177A (ko) 2006-02-24 2007-08-29 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
US20080029879A1 (en) 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US7514780B2 (en) 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
US7368319B2 (en) 2006-03-17 2008-05-06 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
CN100511588C (zh) 2006-04-14 2009-07-08 泰特科技股份有限公司 导线架型芯片级封装方法
SG136822A1 (en) 2006-04-19 2007-11-29 Micron Technology Inc Integrated circuit devices with stacked package interposers
TW200743190A (en) 2006-05-10 2007-11-16 Chung-Cheng Wang A heat spreader for electrical device
JP5026736B2 (ja) 2006-05-15 2012-09-19 パナソニックヘルスケア株式会社 冷凍装置
JP5069745B2 (ja) 2006-06-20 2012-11-07 エヌエックスピー ビー ヴィ 集積回路及びこれを備えるアセンブリ
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
TWI306658B (en) 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
US7638868B2 (en) 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
KR100825784B1 (ko) 2006-10-18 2008-04-28 삼성전자주식회사 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR100885911B1 (ko) 2006-11-16 2009-02-26 삼성전자주식회사 열방출 특성을 개선한 반도체 패키지
US7772683B2 (en) 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP2008177241A (ja) 2007-01-16 2008-07-31 Toshiba Corp 半導体パッケージ
WO2008093414A1 (ja) 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP5285224B2 (ja) 2007-01-31 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2008198841A (ja) 2007-02-14 2008-08-28 Elpida Memory Inc 半導体装置
JP2008235576A (ja) 2007-03-20 2008-10-02 Fujitsu Ltd 電子部品の放熱構造及び半導体装置
US7638869B2 (en) 2007-03-28 2009-12-29 Qimonda Ag Semiconductor device
US20080237844A1 (en) 2007-03-28 2008-10-02 Aleksandar Aleksov Microelectronic package and method of manufacturing same
US20080237887A1 (en) 2007-03-29 2008-10-02 Hem Takiar Semiconductor die stack having heightened contact for wire bond
US7872356B2 (en) 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
US20080296717A1 (en) 2007-06-01 2008-12-04 Tessera, Inc. Packages and assemblies including lidded chips
JP2008306128A (ja) 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US7619901B2 (en) 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR101341566B1 (ko) 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US7442045B1 (en) 2007-08-17 2008-10-28 Centipede Systems, Inc. Miniature electrical ball and tube socket with self-capturing multiple-contact-point coupling
US20090051043A1 (en) 2007-08-21 2009-02-26 Spansion Llc Die stacking in multi-die stacks using die support mechanisms
US7872340B2 (en) 2007-08-31 2011-01-18 Stats Chippac Ltd. Integrated circuit package system employing an offset stacked configuration
US7880310B2 (en) 2007-09-28 2011-02-01 Intel Corporation Direct device attachment on dual-mode wirebond die
US7851267B2 (en) 2007-10-18 2010-12-14 Infineon Technologies Ag Power semiconductor module method
JP2009164160A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
US8345431B2 (en) 2008-01-02 2013-01-01 Microelectronics Assembly Technologies, Inc. Thin multi-chip flex module
US8138610B2 (en) 2008-02-08 2012-03-20 Qimonda Ag Multi-chip package with interconnected stacked chips
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8354742B2 (en) 2008-03-31 2013-01-15 Stats Chippac, Ltd. Method and apparatus for a package having multiple stacked die
US8159052B2 (en) 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US7928562B2 (en) 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US20100044861A1 (en) 2008-08-20 2010-02-25 Chin-Tien Chiu Semiconductor die support in an offset die stack
US8253231B2 (en) 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
KR101479461B1 (ko) 2008-10-14 2015-01-06 삼성전자주식회사 적층 패키지 및 이의 제조 방법
JP5056718B2 (ja) 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
JP5176893B2 (ja) 2008-11-18 2013-04-03 日立金属株式会社 はんだボール
US8049339B2 (en) 2008-11-24 2011-11-01 Powertech Technology Inc. Semiconductor package having isolated inner lead
US7951643B2 (en) 2008-11-29 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system with lead frame and method of manufacture thereof
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US20100193930A1 (en) 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
WO2010104610A2 (en) 2009-03-13 2010-09-16 Tessera Technologies Hungary Kft. Stacked microelectronic assemblies having vias extending through bond pads
TWI401785B (zh) 2009-03-27 2013-07-11 Chipmos Technologies Inc 多晶片堆疊封裝
US8039316B2 (en) 2009-04-14 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and heat spreader with openings and method of manufacture thereof
KR101601847B1 (ko) 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지
KR20100134354A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
TWM370767U (en) 2009-06-19 2009-12-11 fu-zhi Huang Modulized computer
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US10128206B2 (en) 2010-10-14 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
TW201239998A (en) 2011-03-16 2012-10-01 Walton Advanced Eng Inc Method for mold array process to prevent peripheries of substrate exposed
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8723327B2 (en) 2011-10-20 2014-05-13 Invensas Corporation Microelectronic package with stacked microelectronic units and method for manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1669140A (zh) * 2002-07-17 2005-09-14 英特尔公司 堆叠微电子封装
US20050116358A1 (en) * 2003-11-12 2005-06-02 Tessera,Inc. Stacked microelectronic assemblies with central contacts
US20080073777A1 (en) * 2006-09-26 2008-03-27 Compass Technology Co. Ltd. Multiple integrated circuit die package with thermal performance
US20110085304A1 (en) * 2009-10-14 2011-04-14 Irvine Sensors Corporation Thermal management device comprising thermally conductive heat spreader with electrically isolated through-hole vias
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328600A (zh) * 2015-07-02 2017-01-11 欣兴电子股份有限公司 封装结构及其制作方法
CN106328600B (zh) * 2015-07-02 2019-04-30 欣兴电子股份有限公司 封装结构及其制作方法
CN107978583A (zh) * 2016-10-21 2018-05-01 力成科技股份有限公司 封装结构及其制造方法

Also Published As

Publication number Publication date
TWI543309B (zh) 2016-07-21
WO2013101815A1 (en) 2013-07-04
US9281295B2 (en) 2016-03-08
KR20140112053A (ko) 2014-09-22
US8970028B2 (en) 2015-03-03
CN104137256B (zh) 2017-04-26
US20130168843A1 (en) 2013-07-04
TW201347107A (zh) 2013-11-16
US20150115434A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
CN104137256A (zh) 用于微电子封装的嵌入式热分散器
CN103620774B (zh) 倒装芯片、正面和背面线键合相组合的封装
CN103620778B (zh) 倒装芯片、正面和背面中心键合存储线键合组件
JP5883456B2 (ja) 超小型電子アセンブリ及びシステム
CN103930988B (zh) 低cte插入体
US6208521B1 (en) Film carrier and laminate type mounting structure using same
TWI528522B (zh) 具有中央接觸及改良式接地或功率分佈之增強型堆疊式微電子總成以及系統
WO2020042829A1 (zh) 感光组件、摄像模组及其制作方法
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
TWI353046B (en) Land grid array semiconductor device packages, ass
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JP5394603B2 (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
CN211208441U (zh) 电子设备
US20050046036A1 (en) Semiconductor device, semiconductor module and method of manufacturing semiconductor device
KR20180021955A (ko) 수직 적층된 칩들을 포함하는 팬 아웃 패키지 및 제조 방법
JP2005167159A (ja) 積層型半導体装置
TWI848655B (zh) 封裝結構及其製作方法
KR100996982B1 (ko) 다중 다이 집적회로 패키지
JP3912888B2 (ja) パッケージ型半導体装置
US20130037925A1 (en) Area array qfn
JP2002110839A (ja) 半導体装置、半導体装置の製造方法及び半導体実装装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170426

Termination date: 20211226