CN1030631C - 高度集成的半导体存储器件及其制造方法 - Google Patents

高度集成的半导体存储器件及其制造方法 Download PDF

Info

Publication number
CN1030631C
CN1030631C CN90109275A CN90109275A CN1030631C CN 1030631 C CN1030631 C CN 1030631C CN 90109275 A CN90109275 A CN 90109275A CN 90109275 A CN90109275 A CN 90109275A CN 1030631 C CN1030631 C CN 1030631C
Authority
CN
China
Prior art keywords
memory cell
mentioned
layer
capacitor
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN90109275A
Other languages
English (en)
Other versions
CN1059050A (zh
Inventor
金晟泰
金景勋
高在弘
崔寿汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1059050A publication Critical patent/CN1059050A/zh
Application granted granted Critical
Publication of CN1030631C publication Critical patent/CN1030631C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

一种高度集成半导体存储器件，包括多个在横向和纵向交替地淀积了堆垛型电容器和组合堆垛-沟道型电容器构成的存储单元。存储单元电容器的第一存储电极延伸覆盖相邻存储单元的电容器的存储电极。在衬底上形成组合堆垛-沟道电容器来增加存储电容量，它允许堆垛型电容器的存储电极延伸以便增大存储电容量。由于堆垛-沟道型电容器和堆垛型电容器的交替安置，防止了堆垛-沟道型电容器的台阶覆盖、漏电流和软误差。

Description

高度集成的半导体存储器件及其制造方法
本发明涉及一种半导体存储器件及其制造方法，具体地说，涉及到一种高度集成的半导体存储器件及其制造方法，其中，电容器的有效面积能达到最大，而不必扩大存储单元的面积。
在半导体存储器技术领域中，已作了最大的努力来增加在一块芯片中存储单元的数量。为了达到这一目标，重要的是要使得在有限的芯片表面内，由大量存储单元所形成的存储单元阵列的面积为最小。
在实现存储单元面积为最小时，已经熟知：一个DRAM(动态随机存取存储器)的单个单元具有一个晶体管和一个电容器这一事实。因为在上述存储单元中电容器占据了大部分面积，随着高度集成半导体存储器的高封装密度方面的进展，因此十分重要的是：增大电容器的电容量并同时使电容器所占有的半导体面积比例为最小，从而有利于信息检测及减少因α粒子造成的软误差。
为了如上所述地使电容器所占面积最小而存储电容器的电容量为最大，已经提出了一种展开堆垛电容器(即：Spread Stacked Capacitor，以下称作：SSC)单元结构，其中，每一个存储单元的存储电极延伸到相邻的存储单元区域中。在IEDM89的第31页到34页已描述了一种有着SSC单元结构的普通存储单元。
在上述的现有技术中，在形成晶体管的半导体硅衬底上，通过使每一个存储单元的源区域被暴露从而形成延伸到相邻存储单元区域中的电容器的第一电极。按上述SSC单元的结构，能得到一个64兆比特的DRAM。然而，因为第一电容器应当处在后来形成的那些第二电容器之间，所以，用于256兆比特DRAM的电容器所需的足够存储面积就受到限制。也就是说，因为第一存储单元的每一个电容器的尺寸受到第二存储单元的每一个电容器的限制，向其左、右扩展的第二存储单元的电容器的延伸程度也应当受到限制，以保持第一存储单元的各个电容器尺寸的均衡。因此，第二存储单元的第一个电容器不可能充分地往相邻于第二存储单元的各第一存储单元的电容器中延伸，从而最大地覆盖第一存储单元的面积。第一存储单元的每一个电容器的尺寸应当加大到使第一存储单元的电容器的尺寸保持均衡，以及使第二存储单元的每一个电容器充分地延伸到相邻的第一存储单元的电容器中。然而，因为在普通的SSC单元结构中，第一存储单元的每一个电容器的尺寸受到第二存储单元的每一个电容器的限制，所以对于256兆比特的DRAM (其单元尺寸小于64兆比特DRAM的单元尺寸)来说不足以获得所需的电容器有效面积。
因而，本发明的一个目的是提供一种DRAM，其中，为了解决上述的常规技术的问题，存储单元阵列的形成是借助于交替地淀积彼此相邻的堆垛型电容器单元和组合堆垛—沟道型(combined stack-trench type)电容器单元。
本发明的另一个目的是提供一种有效地制造具有上述结构的DRAM的制造方法。
为了达到上述目的，根据本发明的DRAM的存储单元阵列按如下方式构成。一个高度集成的半导体存储器件包括多个存储单元，每一个存储单元有一个形成在半导体衬底上的开关晶体管以及堆积在该开关晶体管上的堆垛电容器，在上述存储单元中，第一存储单元的每一个堆垛型电容器的存储电极延伸到与第一存储单元相邻的第二存储单元的区域内，而第二存储单元的每一个堆垛型电容器的存储电极延伸到相邻的第一存储单元的区域中，因此，与第一存储单元相邻的第二存储单元的延伸的存储电极与第一存储单元的延伸的存储电极部分地覆盖。
其中第一存储单元的每一个电容器包括在开关晶体管的源区和在半导体衬底上形成的堆垛型电容器和沟道型电容器，按这种方式，相应的第一和第二存储单元交替地、并且彼此相邻地按横向和纵向分布。
制造具有前述结构的存储单元的本方法包括：在第一种导电类型半导体衬底上生长场氧化物层来限定活性区域(active region)的第一步骤；在此活性区域上形成作为存储单元的元件的晶体管、以及在所得结构上形成一层第一绝缘层的第二步骤；形成联接晶体管的每一个漏区的位线、以及在所得结构上形成一层第二绝缘层的第三步骤；形成第一开口使得源区的预定部分露出，以便形成有着组合堆垛—沟道型电容器的第一存储单元的第四步骤；利用第一开口在半导体衬底上形成沟道的第五步骤；在沟道的内表面和第二绝缘层上形成一个电容器、随后在所得结构上形成一层第三绝缘层的第六步骤；露出相邻于横向或纵向的第一存储单元的晶体管的源区以形成第二开口的第七步骤；以及通过第二开口形成一个堆垛型电容器的第八步骤。
参考附图，通过实施例来描述本发明。其中：
图1是根据本发明的存储单元的部分截面图；
图2A到图2G表明了制造根据本发明的存储单元阵列的方法的一个实施方案；而
图3A到图3E表明了制造根据本发明的存储单元阵列的方法的另一个实施方案。
如图1所示，在本发明的存储单元阵列中，包括组合堆垛—沟道型电容器11、12和13的存储单元M1和M3与有着堆垛型电容器20、21和22的存储单元M2交替并相邻而分布。在存储单元中，第一和第三存储单元M1和M3的存储电极11(电容器的第一电极)延伸到相邻的第二存储单元区域中，而第二存储单元M2的存储电极20也延伸到第一和第三存储单元M1和M3的区域中。虽然图1所示的存储单元阵列表明了在横向具有彼此相邻的存储单元，但存储单元阵列在纵向也具有有着组合堆垛—沟道型电容器的存储单元和有着堆垛型电容器的存储单元，它们彼此相邻分布。
图2A到图2G表明了制造根据本发明的存储单元阵列的方法的一个实施例。
图2A表明了在半导体衬底100上形成晶体管和位线5的方法，其中，通过选定的氧化方式，在第一种导电类型半导体衬底100上生长场氧化物层101来首先限定活性区域。通过插入栅氧化物层，在活性区域形成用作为栅极1的掺杂第一多晶硅层，同时，晶体管的第一导电层4，例如掺杂第一多晶硅层，在场氧化物层101的任何预定部分形成，使得它们被联接到相邻于场氧化物层分布的存储单元的栅极上。通过离子注入法，在半导体衬底的表面上在栅极1的每边形成源区2和漏区3，随后，第一绝缘层I1，例如厚度大约为500—2000的HTO(高温氧化物)层或LTO(低温氧化物)层在前述结构的整个表面上形成。随后，在使漏区的某些部分暴露后，形成了用作为位线的金属层5。这里，图2A的结构包括了第一、第二和第三存储单元M1、M2和M3。
图2B表明了第二绝缘层I2和第一开口OP1的形成方法，其中，在图2A所示的过程之后，厚度为约500—3000的第二绝缘层I2(例如HTO层)被淀积，并且利用在第二绝缘层上的掩模，形成第一开口OP1，以便露出第一和第三存储单元M1和M2的源区2。
图2C表明了沟道10和用作为电容器第一电极的第二导电层11的形成方法。通过第一开口OP1，腐蚀半导体衬底100以形成沟道10，随后，用作电容器第一电极的第二导电层11，例如厚度为约200—3000的掺杂第二多晶硅层被淀积在沟道10的壁上和第二绝缘层I2上，因而形成了图2C所示的电极图形。这里，沟道10的深度是根据预定的电容量在大约0.5μm—10μm的范围内调节。
图2D表明了形成介电膜12和用作为电容器的第二电极的第三导电层13的方法。介电膜12和厚度为约500—4000的第三导电层13相继地生成，从而分别完成了有着组合堆垛—沟道型电容器的第一存储单元M1和M3。这里，介电膜12具有像HTO层或ITO层的氧化物层结构；或氧化物/氮化物/氧化物结构，即ONO结构；或者氮化物/氧化物结构，即NO结构。这里，也能用外部沟道型电容器来代替组合堆垛—沟道型电容器，其中，电荷存储在半导体衬底中沟道的外部区域中。
图2E表明了形成第三绝缘层I3和第二开口OP2的方法。在图2D所表明的过程之后，淀积厚度约500A—3000A的第三绝缘层I3，例如HTO层，随后，形成第二开口OP2，露出第二存储单元M2的源区2。在淀积上厚度为约500—4000的BPSG(硼磷硅酸盐玻璃)之后，通过回熔平面化工艺(planarizing via reflow process)形成第三绝缘层。
图2F表明了用作第一电极的第四导电层20、介电膜21、以及用作为电容器第二电极的第五导电层22的形成方法。在完成图2E中表明的过程之后，淀积上厚度约为300—4000、用作为电容器第一电极的第四导电层20，例如掺杂的第四多晶硅层，以形成如图2F所示的电极图形。随后，在第四导电层20上相继形成介电膜21和厚度约500—4000、用作为电容器第二电极的第五导电层22，从而完成了有着堆垛型电容器的第二存储单元M2。这里，介电膜21为氧化物层结构，例如ONO结构或NO结构的HTO层或LTO层。
图2G表明了形成平面层30和金属电极31的方法，其中，在图2F表明的过程之后，淀积平面层30(例如BPSG层)用来平面化，随后形成金属电极31，从而完成了有着堆垛型电容器单元和堆垛—沟道型电容器单元的DRAM。
图3A到图3E表明了根据本发明制造存储单元阵列的方法的另一实施例。
属于图3A表示的过程之前的制造过程与图2A所描述的过程是一致的，因而被省略了。
图3A表明了第二绝缘层I2、氮化物层N、以及第四绝缘层I4的形成方法。在图2A所示的过程之后，厚度约为500—300的第二绝缘层I2(例如HTO层)、厚度约为100—500的氮化物层N、厚度约为500—4000的第四绝缘层I4(例如HTO层)相继地形成。
图3B表明了用作为电容器第一电极的第二导电层11和内平面层(inter-planarizing layer)32的形成方法，其中，通过把掩模置于第四绝缘层I4之上形成第一开口，以使第一和第三存储单元M1和M3的源区2暴露出来。通过第一开口腐蚀半导体衬底以便形成沟道10，随后，淀积厚度约200— 3000、用作为电容器第一电极的第二导电层11(例如是掺杂的第二多晶硅层)，以便形成如图3 B所示的电极图形。淀积内平面层32，例如SOG(Spin on glass，即：在玻片上离心自旋)层以实现平面化。在此过程中，内平面层32可以由SOG层和HTO层堆垛而成，或是由BPSG层堆垛而成。沟道10的深度可根据所需电容量在大约0.5μm到10μm的范围内调节。
图3C表明了形成第二开口和用作电容器第一电极的第四导电层20的方法。在形成内平面层32之后，形成第二开口使第二存储单元M2的源区2暴露。随后，淀积厚度为约300—4000、用作为电容器第一电极的第四导电层20(例如掺杂的第四多晶硅层)在第二开口及内平面层32的表面上，以便形成如图3C所示的电极图形。
图3D表明了除去第四绝缘层和内平面层的方法，其中，用氮化物层N作为腐蚀阻挡层，用湿法腐蚀将在第二导电层11和第四导电层20之间淀积的第四绝缘层及内平面层除去，从而增大了每一存储单元的第一电极图形的表面积。
图3E表明了形成介电膜33和用作为电容器第二电极的第六导电层34的方法。在图3D所表明的过程之后，介电膜33同时形成在第二导电层11及第四导电层20上，然后就形成用作为电容器第二电极、厚度约为500—5000的第六导电层34(例如是掺杂的第六多晶硅层)，这样就完成了第一存储单元M1和M3，以及第二存储单元M2的制备。这里，介电膜33具有一层氧化物层结构或者例如RTO层或LTO层的ONO结构。
在完成了图3 E所示的过程后，淀积平面层(例如BPSG层)以便完成平面化，随后形成金属电极，从而完成了有着堆垛—沟道型电容器单元及堆垛型电容器单元这两者的DRAM。
如上所述，根据本发明的电容器利用了组合堆垛—沟道型电容器作为普通SSC结构的第一电容器，并利用堆垛型电容器作为普通SSC结构的第二电容器。因此，在制造组成堆垛—沟道型(或沟道型)电容器时，每一个电容器能获得足够的存储面积而不必受第二电容器(即堆垛型电容器)之间的距离的限制。此外在第二电容(堆垛型电容器)的形成过程中，与普通的第一电容器(堆垛电容器)比较，第一电容器即组合堆垛—沟道型(或沟道型)电容器能很明显地降低台阶覆盖(step cover-age)问题，因此，工艺过程能容易地完成。
更进而，在本发明的存储单元阵列中，因为有着组合堆垛—沟道型(或沟道型)电容器的第一存储单元和有着堆垛型电容器的第二存储单元彼此相邻地按横向和纵向安置，结果带来的好处是消除了在带有沟道的存储单元之间的漏电流及因α粒子引起的软误差。
进而，通过对本发明的第二实施例中用作电容器第一电极的导电层之下所设置的氧化物层和内平面层进行腐蚀，导电层的上部、侧边部、以及底部的面积都被用作为电容器的第一电极，从而使电容器的存储面积达到最大。因而，通过结构的设计使得因高度集成半导体存储器件封装密度的增大而造成电容量减小的问题得到改善。

Claims (18)

1.一种高度集成半导体存储器件，其特征在于包括第一和第二多个存储单元，在所述第一多个存储单元中的每个存储单元包括在一半导体衬底上形成的第一开关晶体管和与所述第一开关晶体管相耦合的第一电容，在所述第二多个存储单元中的每个存储单元包括在半导体衬底上形成的第二开关晶体管和与所述第二开关晶体管相耦合的第二电容，所述第一和第二存储单元的每一个交替地安置在多个行的每一个中，在所述第一多个存储单元的每一存储单元中的每个第一电容还包括：
第一存储电极，包括部分地在所述衬底上形成的沟道部分，和叠合在所述相邻第二存储单元的部分上的第一堆垛部分；以及
在所述第二多个存储单元中的每个存储单元中的每个第二电容还包括：
第二存储电极，仅包括叠合在所述相邻第一存储单元的部分上的第二堆垛部分，且不包括部分地在所述衬底上形成的沟道部分。
2.一种如权利要求1的高度集成半导体存储器件，其特征在于，其中上述的第一存储单元和第二存储单元被交替地并且彼此相邻地在横向和纵向上分布。
3.一种如权利要求2的高度集成半导体存储器件，其特征在于，其中上述沟道型电容器是外沟道型电容器。
4.一种如权利要求3的高度集成半导体存储器件，其特征在于，其中，上述沟道的深度在大约0.5μm-10μm的范围。
5.一种制造高度集成半导体存储器件的方法，其特征在于包括以下的步骤：
在第一种导电类型半导体衬底上生长场氧化物层来限定有源区域；
在上述有源区域上形成作为存储单元元件的晶体管，以及在所得结构上形成一层第一绝缘层；
形成联接上述晶体管的相应漏区的位线、以及在所得结构上形成一层第二绝缘层；
通过露出源区的预定部分形成第一开口，以形成有着组合堆垛—沟道电容器的第一存储单元；
利用上述第一开口在半层体衬底上形成沟道；
在上述沟道表面和第二绝缘层上形成电容器，以及在所得结构上形成一层第三绝缘层；
形成第二开口，以便露出与上述第一存储单元在横向和纵向相邻分布的晶体管的源区；以及
通过上述第二开口形成堆垛型电容器。
6.一种如权利要求5的制造高度集成半导体存储器件的方法，其特征在于，其中，上述的形成第二绝缘层的步骤包括在形成上述位线之后相继地形成一层第一氧化物层、一层氮化物层和一层第二氧化物层的步骤。
7.一种如权利要求5的制造高度集成半导体存储器件的方法，其特征在于，其中形成电容器和第三绝缘层的步骤包括在上述沟道的表面和第二氧化物层上形成用作电容器第一电极的导电层，和随后在所得结构上淀积一层内平面层。
8.一种根据权利要求7的制造高度集成半导体存储器件的方法，其特征在于，其中上述形成堆垛型电容器的步骤包括通过第二开口形成一层用作为堆垛型电容器第一电极的导电层。
9.一种根据权利要求5的制造高度集成半导体存储器件的方法，其特征在于，其中上述第一氧化物层和第二氧化物层是HTO层。
10.一种根据权利要求7的制造高度集成半导体存储器件的方法，其特征在于，其中上述内平面层是一层SOG层。
11.一种根据权利要求7的制造高度集成半导体存储器件的方法，其特征在于，其中上述内平面层是由SOG层和HTO层形成的堆垛层。
12.一种根据权利要求7的制造高度集成半导体存储器件的方法，其特征在于，其中上述内平面层是由HTO层和BPSG层形成的堆垛层。
13.一种根据权利要求7的制造高度集成半导体存储器件的方法，其特征在于，其中在上述形成电容器和第三绝缘层的步骤之后，除去在上述氮化物层上的第二氧化物层和内平面层。
14.一种根据权利要求13的制造高度集成半导体存在器件的方法，其特征在于其中是用湿腐蚀法除去上述第二氧化物层和内平面层。
15.一种根据权利要求13的制造高度集成半层体存储器件的方法，其特征在于，其中在上述的腐蚀氧化物层和内平面层的步骤之后，在露出的上述导电层的整个表面上同时形成介电膜。
16.一种根据权利要求15的制造高度集成半导体存储器件的方法，其特征在于其中形成上述介电膜的步骤包括在上述露出的导电层表面上形成第一氧化物层、在上述第一氧化物层上形成氮化物层、以及在上述氮化物层上形成第二氧化物层。
17.一种根据权利要求5的制造高度集成半导体存储器件的方法，其特征在于，其中上述的第一、第二和第三绝缘层是HTO层。
18.一种根据权利要求5的制造高度集成半导体存储器件的方法，其特征在于，其中上述第三绝缘层的形成是在形成第一存储单元的电容器的步骤之后，淀积并回熔一层厚度约为500 —4000的BPSG层。
CN90109275A 1990-08-14 1990-11-15 高度集成的半导体存储器件及其制造方法 Expired - Fee Related CN1030631C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR12555/90 1990-08-14
KR1019900012555A KR930007194B1 (ko) 1990-08-14 1990-08-14 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1059050A CN1059050A (zh) 1992-02-26
CN1030631C true CN1030631C (zh) 1996-01-03

Family

ID=19302368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90109275A Expired - Fee Related CN1030631C (zh) 1990-08-14 1990-11-15 高度集成的半导体存储器件及其制造方法

Country Status (11)

Country Link
US (1) US5124765A (zh)
JP (1) JPH0727978B2 (zh)
KR (1) KR930007194B1 (zh)
CN (1) CN1030631C (zh)
DE (1) DE4034995C2 (zh)
FR (1) FR2665982B1 (zh)
GB (1) GB2247105B (zh)
HK (1) HK189895A (zh)
IT (1) IT1244053B (zh)
NL (1) NL9002376A (zh)
RU (1) RU2127928C1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4122038C2 (de) * 1990-07-03 1994-08-25 Mitsubishi Electric Corp Herstellungsverfahren für einen DRAM
WO1994003898A1 (de) * 1992-08-10 1994-02-17 Siemens Aktiengesellschaft Dram-zellenanordnung
US5739576A (en) * 1995-10-06 1998-04-14 Micron Technology, Inc. Integrated chip multilayer decoupling capacitors
US6150211A (en) * 1996-12-11 2000-11-21 Micron Technology, Inc. Methods of forming storage capacitors in integrated circuitry memory cells and integrated circuitry
US6020609A (en) * 1997-10-31 2000-02-01 Texas Instruments - Acer Incorporated DRAM cell with a rugged stacked trench (RST) capacitor
US5942777A (en) * 1998-05-05 1999-08-24 Sun Microsystems, Inc. Memory device including a memory array having a combination of trench capacitor DRAM cells and stacked capacitor DRAM cells
JP4005805B2 (ja) * 2001-12-17 2007-11-14 株式会社東芝 半導体装置
KR20040009383A (ko) * 2002-07-23 2004-01-31 삼성전자주식회사 스택형 커패시터 및 트랜치형 커패시터를 포함하는 반도체메모리 소자 및 그 제조 방법
CN1324671C (zh) * 2002-09-06 2007-07-04 旺宏电子股份有限公司 波浪状电容器及其制造方法
DE102004043857B3 (de) * 2004-09-10 2006-03-30 Infineon Technologies Ag DRAM-Zellenpaar und DRAM-Speicherzellenfeld mit Stack- und Trench-Speicherzellen sowie Verfahren zur Herstellung eines DRAM-Speicherzellenfeldes
KR101128982B1 (ko) * 2008-03-21 2012-03-23 주식회사 하이닉스반도체 레저바 캐패시터 및 그를 갖는 반도체 메모리 장치
JP3197990U (ja) * 2015-03-31 2015-06-11 セイコーエプソン株式会社 電気光学装置、及び電子機器
US11387242B2 (en) 2020-03-03 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory (NVM) cell structure to increase reliability
US11152383B2 (en) * 2020-03-03 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory (NVM) cell structure to increase reliability

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177771A (ja) * 1985-02-04 1986-08-09 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0795566B2 (ja) * 1985-12-12 1995-10-11 松下電子工業株式会社 半導体メモリ装置
JPH0815207B2 (ja) * 1986-02-04 1996-02-14 富士通株式会社 半導体記憶装置
JPS63146461A (ja) * 1986-12-10 1988-06-18 Mitsubishi Electric Corp 半導体記憶装置
JPS63239969A (ja) * 1987-03-27 1988-10-05 Sony Corp メモリ装置
DE3856143T2 (de) * 1987-06-17 1998-10-29 Fujitsu Ltd Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff
JP2674085B2 (ja) * 1988-05-18 1997-11-05 富士通株式会社 ダイナミック型半導体記憶装置及びその製造方法
KR900019227A (ko) * 1988-05-18 1990-12-24 아오이 죠이치 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법
JPH0276258A (ja) * 1988-09-13 1990-03-15 Fujitsu Ltd 半導体記憶装置
JPH0294471A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 半導体記憶装置およびその製造方法
JPH02106958A (ja) * 1988-10-17 1990-04-19 Hitachi Ltd 半導体装置
EP0370407A1 (en) * 1988-11-18 1990-05-30 Nec Corporation Semiconductor memory device of one transistor - one capacitor memory cell type
KR920010695B1 (ko) * 1989-05-19 1992-12-12 삼성전자 주식회사 디램셀 및 그 제조방법
KR910013554A (ko) * 1989-12-08 1991-08-08 김광호 반도체 장치 및 그 제조방법
KR950000500B1 (ko) * 1989-08-31 1995-01-24 금성일렉트론 주식회사 디램셀 커패시터 제조방법 및 구조

Also Published As

Publication number Publication date
NL9002376A (nl) 1992-03-02
RU2127928C1 (ru) 1999-03-20
FR2665982B1 (fr) 1992-10-30
US5124765A (en) 1992-06-23
DE4034995C2 (de) 1995-11-23
GB9023987D0 (en) 1990-12-19
KR920005349A (ko) 1992-03-28
DE4034995A1 (de) 1992-02-20
GB2247105A (en) 1992-02-19
CN1059050A (zh) 1992-02-26
JPH0496272A (ja) 1992-03-27
KR930007194B1 (ko) 1993-07-31
IT1244053B (it) 1994-07-05
IT9021853A0 (it) 1990-10-24
JPH0727978B2 (ja) 1995-03-29
HK189895A (en) 1995-12-29
GB2247105B (en) 1995-04-05
IT9021853A1 (it) 1992-04-24
FR2665982A1 (fr) 1992-02-21

Similar Documents

Publication Publication Date Title
US8575672B2 (en) Nonvolatile semiconductor memory devices
US5504028A (en) Method of forming a dynamic random memory device
CN1030631C (zh) 高度集成的半导体存储器件及其制造方法
US5012308A (en) Semiconductor memory device
KR100417480B1 (ko) 디램(dram)셀및그제조방법
CN1159760C (zh) 制造高密度半导体存储器件的方法
US5378908A (en) Stack capacitor DRAM cell having increased capacitor area
KR100902178B1 (ko) 선택적으로 형성되는 플로팅 게이트를 갖는 비휘발성메모리 셀
US5398205A (en) Semiconductor memory device having trench in which word line is buried
US7122438B2 (en) Semiconductor memory and method of manufacturing the same
CN1135628C (zh) 非易失性存储单元
EP0879478A1 (en) Electrically erasable and programmable read only memory (eeprom) having multiple overlapping metallization layers
KR0184071B1 (ko) 필드 시일드 소자 분리 구조체를 가지는 반도체 장치와 그의 제조방법
US5672534A (en) Process for fabricating capacitor cells in dynamic random access memory (DRAM) chips
CN1218325C (zh) 动态随机存取存储器单元装置及其制造方法
KR19990006541A (ko) 동적 이득 메모리 셀을 갖는 dram 셀 장치 및 그의 제조 방법
US6627940B1 (en) Memory cell arrangement
US6472696B1 (en) Memory cell configuration and corresponding production process
US5719419A (en) Capacitor structure for a dynamic random access memory cell
JP2754584B2 (ja) メモリ装置の製造方法
JPH0425171A (ja) 半導体メモリ装置
GB2235578A (en) Capacitors for dram cells
CN114664743A (zh) 半导体结构的制备方法及半导体结构
CN102651367A (zh) 半导体器件及其制造方法
JPH0434831B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee