CN101847387A - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN101847387A
CN101847387A CN201010155622A CN201010155622A CN101847387A CN 101847387 A CN101847387 A CN 101847387A CN 201010155622 A CN201010155622 A CN 201010155622A CN 201010155622 A CN201010155622 A CN 201010155622A CN 101847387 A CN101847387 A CN 101847387A
Authority
CN
China
Prior art keywords
signal
transistor
circuit
terminal
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010155622A
Other languages
English (en)
Other versions
CN101847387B (zh
Inventor
梅崎敦司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101847387A publication Critical patent/CN101847387A/zh
Application granted granted Critical
Publication of CN101847387B publication Critical patent/CN101847387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Abstract

本发明通过减少信号的错误工作提高显示质量。在由具有第一晶体管至第三晶体管以及第一信号线至第四信号线的多个脉冲输出电路而构成的驱动电路中，第一信号线供给有第一时钟信号，第二信号线供给有前级信号，第三信号线供给有第二时钟信号，第四信号线输出输出信号，第一时钟信号和第二时钟信号的占空比不同，并且使在第一时钟信号从L信号切换为H信号之后至第二时钟信号从L信号切换为H信号的期间、比前级信号从L信号切换为H信号的期间长。

Description

液晶显示装置
技术领域
本发明涉及一种半导体装置、显示装置、液晶显示装置、发光装置以及上述装置的驱动方法或其制造方法。尤其，本发明涉及一种具有形成在与像素部同一基板上的驱动电路的半导体装置、显示装置、液晶显示装置、发光装置或上述装置的驱动方法。还有，本发明涉及一种包括该半导体装置、该显示装置、该液晶显示装置或该发光装置的电子设备。
背景技术
近年来，随着液晶电视等的大型显示装置增加，对显示装置的研究开发日益加快。特别是，由于使用由非晶半导体构成的晶体管在与像素部相同的基板上构成栅极驱动器等的驱动电路的技术极有利于成本的减少、可靠性的提高，因此积极地对其进行研究开发(参照专利文献1)。
专利文献1：日本专利申请公开2006-293299号公报
发明内容
本发明的一个方式的课题在于：通过减少电路的错误工作，谋求提高显示质量；减少信号的畸变或延迟；抑制晶体管的特性退化；缩小晶体管的沟道宽度；缩小布局面积；使显示装置的边框变窄；实现显示装置的高精细化；降低成本。注意，这些课题的记载不阻碍其他课题，并且本发明的一个方式不需要解决所有上述课题。
本发明的一个方式是一种液晶显示装置，包括：由多个脉冲输出电路构成的驱动电路，该脉冲输出电路包括第一晶体管至第三晶体管以及连接到第一信号线至第四信号线的第一端子至第四端子；以及包括液晶元件的像素，其中，在驱动电路中第一晶体管的第一端子电连接到第一信号线，第一晶体管的第二端子电连接到第四信号线，第二晶体管的栅极及第一端子电连接到第三信号线，第三晶体管的第一端子电连接到第三信号线，第三晶体管的栅极电连接到第二信号线，第一晶体管的栅极、第二晶体管的第二端子和第三晶体管的第二端子彼此电连接，第一信号线被供给第一时钟信号，第二信号线被供给第二时钟信号，第三信号线被供给第二时钟信号，从第四信号线输出输出信号，并且第一时钟信号的占空比和第二时钟信号的占空比不同。
本发明的一个方式也可以是一种液晶显示装置，其中，使第一时钟信号从H信号切换为L信号之后至第二时钟信号从L信号切换为H信号的期间、比前级信号从L信号切换为H信号的期间长。
本发明的一个方式可以是一种液晶显示装置，其中，驱动电路包括：控制电路；第四晶体管，在该第四晶体管中，第一端子电连接到第四信号线，第二端子电连接到供给低电源电位的布线；以及第五晶体管，在所述第五晶体管中，第一端子电连接到第一晶体管的栅极与第二晶体管的第二端子及第三晶体管的第二端子彼此电连接的节点，第二端子电连接到供给低电源电位的布线，并且，控制电路根据第一晶体管的栅极与第二晶体管的第二端子及第三晶体管的第二端子彼此电连接的节点的电位，控制第四晶体管的栅极及第五晶体管的栅极的电位。
本发明的一个方式可以是一种液晶显示装置，其中，第一晶体管至第五晶体管是具有相同极性的晶体管。
本发明的一个方式可以是一种液晶显示装置，其中，奇数级的脉冲输出电路的第一端子供给有第一时钟信号，第二端子供给有第二时钟信号，并且，偶数级的脉冲输出电路的第一端子供给有第三时钟信号，第二端子供给有第四时钟信号。
作为开关，可以使用各种方式的开关。作为开关的一个例子，可以使用电开关或机械开关等。换言之，开关只要可以控制电流就不局限于特定的开关。作为开关的一个例子，有晶体管(例如，双极晶体管或MOS晶体管等)、二极管(例如，PN二极管、PIN二极管、肖特基二极管、MIM(Metal Insulator Metal：金属-绝缘体-金属)二极管、MIS(Metal Insulator Semiconductor：金属-绝缘体-半导体)二极管、二极管连接的晶体管等)或组合它们的逻辑电路等。作为机械开关的一个例子，有像数字微镜装置(DMD)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和不导通而进行工作。
注意，在将晶体管用作开关的情况下，由于该晶体管仅作为开关工作，因此对晶体管的极性(导电型)没有特别限制。
也可以使用N沟道型晶体管和P沟道型晶体管双方的CMOS型开关用作开关。
显示元件、作为具有显示元件的装置的显示装置、发光元件以及作为具有发光元件的装置的发光装置可以采用各种方式或具有各种元件。作为显示元件、显示装置、发光元件或发光装置的一个例子，有对比度、亮度、反射率、透过率等因电磁作用而变化的显示媒体，如EL(电致发光)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)、LED(白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示面板(PDP)、数字微镜设备(DMD)、压电陶瓷显示器、碳纳米管等。此外，作为使用EL元件的显示装置的一个例子，有EL显示器等。作为使用电子发射元件的显示装置的一个例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display：表面传导电子发射显示器)等。作为使用液晶元件的显示装置的一个例子，有液晶显示器(透过型液晶显示器、半透过型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为使用电子墨水或电泳元件的显示装置的一个例子，有电子纸等。
作为液晶元件的一个例子，有利用液晶的光学调制作用来控制光的透过或非透过的元件。该元件可以使用一对电极及液晶构成。另外，液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或倾斜方向电场)控制。另外，具体地作为液晶元件的一个例子，可以举出向列液晶、胆甾相(cholesteric)液晶、近晶液晶、盘状液晶、热致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、铁电液晶、反铁电液晶、主链型液晶、侧链型高分子液晶、等离子体寻址液晶(PALC)、香蕉型液晶等。另外，作为液晶的驱动方式，可以使用TN(Twisted Nematic：扭转向列)模式、STN(Super Twisted Nematic：超扭曲向列)模式、IPS(In-Plane-Switching：平面内切换)模式、FFS(Fringe Field Switching：边缘场切换)模式、MVA(Multi-domain Vertical Alignment：多象限垂直取向)模式、PVA(PatternedVertical Alignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optically Compensated Birefringence：光学补偿双折射)模式、ECB(Electrically Controlled Birefringence：电控双折射)模式、FLC(FerroelectricLiquid Crystal：铁电液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反铁电液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、宾主模式、蓝相(Blue Phase)模式等。但是并不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及其驱动方式。
作为晶体管，可以使用各种结构的晶体管。因此，对所使用的晶体管的种类没有限制。例如，作为晶体管的一个例子，可以使用具有以非晶硅、多晶硅或微晶(也称为微型晶、纳米晶、半非晶(semi-amorphous))硅等为代表的非单晶半导体膜的薄膜晶体管(TFT)等。
作为晶体管的一个例子，可以使用具有ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO、AlZnSnO(AZTO)等的化合物半导体或氧化物半导体的晶体管或者对这些化合物半导体或氧化物半导体进行了薄膜化的薄膜晶体管等。通过这样，可以降低制造温度，所以例如可以在室温下制造晶体管。其结果，可以在低耐热性基板，例如塑料基板或薄膜基板等上直接形成晶体管。此外，这些化合物半导体或氧化物半导体不仅可以用于晶体管的沟道部分，而且还可以作为其他用途来使用。例如，这些化合物半导体或氧化物半导体可以作为布线、电阻元件、像素电极或具有透光性的电极等来使用。再者，由于可以与晶体管同时成膜或形成它们，所以可以降低成本。
作为晶体管的一个例子，可以使用通过喷墨法或印刷法而形成的晶体管等。通过这样，可以在室温下进行制造，以低真空度制造或在大型基板上进行制造。由此，即使不使用掩模(中间掩模(reticule))也可以进行制造，所以可以容易地改变晶体管的布局。或者，因为可以不使用抗蚀剂地进行制造，所以可以减少材料费，并减少工序数。或者，因为可以只在需要的部分上形成膜，所以与在整个面上形成膜之后进行蚀刻的制造方法相比不浪费材料从而可以实现低成本。
作为晶体管的一个例子，可以使用具有有机半导体或碳纳米管的晶体管等。通过这样，可以在能够弯曲的基板上形成晶体管。由此能够增强使用有这种基板的半导体装置的耐冲击性。
作为晶体管还可以使用其他各种结构的晶体管。例如，作为晶体管可以使用MOS型晶体管、结型晶体管、双极晶体管等。
作为晶体管的一个例子，可以使用栅电极是两个以上的多栅结构的晶体管。当采用多栅结构时，由于沟道区以串联的方式连接，所以成为多个晶体管串联连接的结构。
作为晶体管的一个例子，可以应用在沟道的上下配置有栅电极的结构的晶体管。通过采用在沟道的上下配置有栅电极的结构，成为多个晶体管如以串联的方式连接的结构。
作为晶体管的一个例子，也可以使用具有如下结构的晶体管：将栅电极配置在沟道区之上的结构；将栅电极配置在沟道区之下的结构；正交错结构；反交错结构；将沟道区分割成多个区域的结构；并联连接沟道区的结构；串联连接沟道区的结构等。
作为晶体管的一个例子，可以使用具有源电极或漏电极重叠于沟道区(或其一部分)的结构的晶体管。
作为晶体管的一个例子，可以应用设置有LDD区的结构的晶体管。
可以使用各种基板形成晶体管。基板的种类不局限于特定的基板。作为其基板的一个例子，有半导体基板(例如，单晶基板或硅基板)、SOI基板、玻璃基板、石英基板、塑料基板、金属基板、不锈钢基板、具有不锈钢箔的基板、钨基板、具有钨箔的基板、柔性基板、贴合薄膜、包含纤维状材料的纸或基膜等。作为玻璃基板的一个例子，有钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。作为柔性基板的一个例子，有以聚对苯二甲酸乙二醇酯(PET)、聚萘二酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料或丙烯酸树脂等的具有柔性的合成树脂等。作为贴合薄膜的一个例子，有聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等。作为基膜的一个例子，有聚酯、聚酰胺、聚酰亚胺、无机蒸镀膜、纸张等。
也可以使用某个基板形成晶体管，然后将晶体管转置到其他基板上并进行配置。作为将晶体管转置到其上的基板的一个例子，除了上述可形成晶体管的基板之外还有纸基板、玻璃纸基板、石基板、木基板、布基板(包括天然纤维(例如丝、棉、麻)、合成纤维(例如尼龙、聚氨酯、聚酯)、再生纤维(例如醋酸纤维、铜氨纤维、人造丝、再生聚酯)等)、皮革基板、橡胶基板等。
可以将为实现预定的功能而需要的所有电路形成在同一基板(例如，玻璃基板、塑料基板、单晶基板或SOI基板等)上。像这样，可以减少部件个数来降低成本或减少与电路部件之间的连接个数来提高可靠性。
也可以不将为实现预定的功能而需要的所有电路形成在同一基板上。也就是说，可以将为实现预定的功能而需要的电路的一部分形成在某个基板上，而将为实现预定的功能而需要的电路的另一部分形成在其他基板上。例如，将为实现预定的功能而需要的电路的一部分形成在玻璃基板上，而将为实现预定的功能而需要的电路的另一部分单晶基板(或SOI基板)上。然后，可以将形成有为实现预定的功能而需要的电路的另一部分的单晶基板(也称为IC芯片)通过COG(Chip On Glass：玻璃覆晶封装)连接到玻璃基板，并将该IC芯片配置在玻璃基板上。或者，使用TAB(Tape Automated Bongding：带式自动接合)、COF(Chip On Film：薄膜上芯片安装)、SMT(Surface Mount Technology：表面组装技术)或印刷板等将IC芯片连接到玻璃基板。
此外，晶体管是指包括栅极、漏极以及源极的至少具有三个端子的元件，且在漏区和源区之间具有沟道区，电流能够流过漏区、沟道区以及源区。这里，因为源极和漏极根据晶体管的结构或工作条件等而改变，因此很难限定哪个是源极哪个是漏极。因此，有时不将用作源极的区域及用作漏极的区域称为源极或漏极。在此情况下，作为一个例子，有时将源极和漏极中的一方记为第一端子、第一电极或第一区，并将源极和漏极中的另一方记为第二端子、第二电极或第二区。
另外，晶体管也可以是包括基极、发射极及集电极的至少具有三个端子的元件。此时同样地，作为一个例子，有时将发射极和集电极中的一方记为第一端子、第一电极或第一区，并将发射极和集电极中的另一方记为第二端子、第二电极或第二区。另外，当将双极晶体管用作晶体管时，可以将栅极称为基极。
此外，当明确地记载“A和B连接”时，包括如下情况：A和B电连接；A和B在功能上连接；以及A和B直接连接。在此，以A和B为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。因此，还包括附图或文章所示的连接关系以外的连接关系，而不局限于规定的连接关系例如附图或文章所示的连接关系。
作为A和B电连接的情况的一个例子，可以在A和B之间连接一个以上的能够电连接A和B的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管等)。
作为A和B在功能上连接的情况的一个例子，可以在A和B之间连接一个以上的能够在功能上连接A和B的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ(伽马)校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。另外，作为一个例子，即使A和B之间夹有其他电路，当从A输出的信号传送到B时，A和B在功能上连接。
此外，当明确地记载“A和B电连接”时，包括如下情况：A和B电连接(也就是说，A和B以其之间夹有其他元件或其他电路的方式连接)；A和B在功能上连接(也就是说，A和B以其之间夹有其他电路的方式在功能上连接)；以及A和B直接连接(也就是说，A和B之间不夹有其他元件或其他电路地连接)。也就是说，在明确地记载“电连接”的情况下，与仅仅简单地明确记载“连接”的情况相同。
此外，当明确地记载“在A的上面形成有B”或“在A上形成有B”时，不局限于B直接接触地形成在A的上面的情况。还包括不直接接触的情况，即，在A和B之间夹有其它对象物的情况。这里，A和B是对象物(例如装置、元件、电路、布线、电极、端子、导电膜、层等)。
因此，例如，当明确地记载“在层A的上面(或层A上)形成有层B”时，包括如下两种情况：层B直接接触地形成在层A的上面的情况；以及在层A的上面直接接触地形成其它层(例如层C或层D等)，并且层B直接接触地形成在所述其它层上的情况。另外，其它层(例如层C或层D等)可以是单层或多层。
而且，同样地，当明确地记载“在A的上方形成有B”时，不局限于B直接接触A的上面的情况，而还包括在A和B之间夹有其它对象物的情况。因此，例如，“在层A的上方形成有层B”的情况包括如下两种情况：层B直接接触地形成在层A的上面的情况；以及在层A之上直接接触地形成有其它层(例如层C或层D等)，并且层B直接接触地形成在所述其它层上的情况。此外，其它层(例如层C或层D等)可以是单层或多层。
当明确地记载“在A的上面形成有B”、“在A上形成有B”、或“在A的上方形成有B”时，还包括在A的斜上面形成B的情况。
“在A的下面形成B”或“在A的下方形成B”的情况与上述情况同样。
当明确记载为单数时优选是单数。但是本发明不局限于此，也可以是复数。同样地，当明确记载为复数时优选是复数，但是本发明不局限于此，也可以是单数。
在附图中，为便于清楚地说明有时对大小、层的厚度或区域进行夸张的描述。因此，不一定局限于这些尺度。
在附图中，示意性地示出理想例子，形状或数值等并不局限于附图所示。例如，可以包括制造技术所引起的不均匀、误差所引起的形状不均匀、杂波所引起的信号、电压或电流的不均匀或者定时(timing)偏差所引起的信号、电压或电流的不均匀等。
专门用语多用于描述特定的实施方式或实施例等，但是，本发明的一个方式不应被解释为受限于专门用语的解释。
没有被定义的词句(包括专门用语或学术用语等科技词句)可以表示与普通的本领域技术人员所理解的一般意思相同的意思。由词典等定义的词句优选被解释为不与有关技术的背景产生矛盾的意思。
另外，第一、第二、第三等词句是用来区分描述各种因素、构件、区域、层、领域的词句。因此，第一、第二、第三等词句不是限定因素、构件、区域、层、领域等的个数的词句。再者，例如，可以用“第二”或“第三”等替换“第一”。
注意，“上”、“上方”、“下”、“下方”、“横”、“右”、“左”、“斜”、“里边”、“前边”、“内”、“外”或“中”等表示空间配置的词句多用于根据附图简单地示出某种因素或特征和其他因素或特征的关联的情况。但是，不局限于此，这些表示空间配置的词句除了附图所描述的方向以外还可以包括其他方向。例如，当明确地记载“在A之上B”时，不局限于B存在于A之上的情况。附图中的装置可以反转或者转动180°，所以还可以包括B存在于A之下的情况。如此，“上”这词句除了“上”这方向以外还可以包括“下”这方向。但是，不局限于此，附图中的装置转动为各种方向，所以“上”这词句除了“上”及“下”这些方向以外还可以包括“横”、“右”、“左”、“斜”、“里边”、“前边”、“内”、“外”或“中”等其他方向。换言之，可以根据情况适当地进行解释。
本发明的一个方式可以通过减少电路的错误工作谋求显示质量的提高，减少信号的畸变或延迟，抑制晶体管的特性退化，缩小晶体管的沟道宽度，缩小布局面积，使显示装置的边框变窄，实现显示装置的高精细化或降低成本。
附图说明
图1是半导体装置的电路图；
图2是半导体装置的电路图和用来说明其工作的时序图；
图3是用来说明半导体装置的工作的模式图；
图4是用来说明半导体装置的工作的时序图；
图5是用来说明半导体装置的工作的模式图；
图6是用来说明半导体装置的工作的时序图；
图7是用来说明半导体装置的工作的模式图；
图8是半导体装置的电路图；
图9是半导体装置的电路图和用来说明其工作的时序图；
图10是用来说明半导体装置的工作的模式图；
图11是半导体装置的电路图和用来说明其工作的时序图；
图12是用来说明半导体装置的工作的模式图；
图13是用来说明半导体装置的工作的模式图；
图14是用来说明半导体装置的工作的模式图；
图15是用来说明半导体装置的工作的模式图；
图16是半导体装置的电路图；
图17是半导体装置的电路图；
图18是显示装置的框图；
图19是显示装置的框图；
图20是半导体装置的电路图和用来说明其工作的时序图；
图21是保护电路的电路图；
图22是保护电路的电路图；
图23是晶体管的截面图；
图24是显示装置的俯视图和其截面图；
图25是说明晶体管的制造工序的截面图；
图26是说明电子设备的图；
图27是说明电子设备的图；
图28是半导体装置的电路图和用来说明其工作的时序图；
图29是半导体装置的电路图；
图30是半导体装置的电路图；
图31是半导体装置的电路图；
图32是半导体装置的电路图。
具体实施方式
下面，关于本发明的实施方式将参照附图给予说明。但是，实施方式可以以多个不同形式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，不应该被解释为仅限定在本实施方式所记载的内容中。注意，在下面所说明的结构中，在不同的附图中使用相同的附图标记来表示同一部分或具有同样功能的部分，而省略对同一部分或具有相同的功能的部分的重复说明。
另外，在某一个实施方式中所说明的内容(也可以是其一部分的内容)对于该实施方式所说明的其它内容(也可以是其一部分的内容)及/或在一个或多个其它实施方式中所说明的内容(也可以是其一部分的内容)可以进行应用、组合或置换等。
在实施方式中所说明的内容是指在各种实施方式中使用各种附图而说明的内容或使用说明书所记载的文章而说明的内容。
可以通过将在某一个实施方式中所说明的附图(也可以是其一部分)与该附图的其它部分、在该实施方式中所说明的其它附图(也可以其一部分)及/或在一个或多个其它实施方式中所说明的附图(也可以是其一部分)进行组合，从而构成更多的附图。
实施方式1
在本实施方式中说明半导体装置的一个例子。作为一个例子，可以将本实施方式的半导体装置用于移位寄存器、栅极驱动器、源极驱动器或显示装置等。注意，可以将本实施方式的半导体装置表示为驱动电路。
首先，参照图1至图6说明用作驱动电路的移位寄存器的半导体装置。半导体装置100包括第一脉冲输出电路101_1至第N脉冲输出电路101_N(N≥2)(参照图1A)。对图1A所示的半导体装置100的第一脉冲输出信号101_1至第N脉冲输出电路101_N的各级从第一布线102输入第一时钟信号CK1，从第二布线103输入第三时钟信号CK3，从第三布线104输入第二时钟信号CK2，从第四布线105输入第四时钟信号CK4。对各级的脉冲输出电路输入来自起始脉冲SP或前一级的脉冲输出电路的输出信号(也称为前级信号OUT_N-1)。从各级的脉冲输出电路输出用来输出于栅极线或数据线等的输出信号OUT_N。脉冲输出电路也可以设置输出不影响到显示部的显示的信号的虚设级(dummy stage)，例如在用于移位寄存器的栅极驱动器并对n个栅极线按顺序输出脉冲的结构中，将级数设定为n≤N即可。至于输出信号的输出数，可以根据输出的目的地的负荷设置多个。通过采用根据负荷输出多个输出信号的结构，可以减少信号的畸变或延迟等。
作为第三时钟信号CK3的一个例子，举出相位从第一时钟信号CK1偏离180°的信号。第一时钟信号CK1是占空比50％的信号，并且第三时钟信号CK3也可以是第一时钟信号CK1的反相时钟信号。作为第四时钟信号CK4的一个例子，举出相位从第二时钟信号CK2偏离180°的信号。
另外，在奇数级的脉冲输出电路和偶数级的脉冲输出电路中，输入第一时钟信号CK1和第三时钟信号CK3以及第二时钟信号CK2和第四时钟信号CK4的信号替换。具体地，如图1B所示，在奇数级(在此，以第一级为例)的脉冲输出电路101_1中，对第一端子输入第一时钟信号CK1，对第二端子输入第二时钟信号CK2，对第三端子输入起始脉冲SP(在第三级之后的奇数级中为前级信号OUT_N-1)，从第四端子输出输出信号OUT_N。此外，如图1C所示，在偶数级(在此，以第二级为例)的脉冲输出电路101_2中，对第一端子输入第三时钟信号CK3，对第二端子输入第四时钟信号CK4，对第三端子输入前级信号OUT_1(在第四级之后的奇数级中为前级信号OUT_N-1)，从第四端子输出输出信号OUT_2。注意，第一时钟信号CK1和第三时钟信号CK3以及第二时钟信号CK2和第四时钟信号CK4是以一定间隔反复H信号(高电源电位电平，也称为H电平)和L信号(低电源电位电平，也称为L电平)的信号。
接着，参照图1D说明脉冲输出电路的电路结构的一个例子。此外，在图1D中作为一个例子说明奇数级的脉冲输出电路的结构。另外，奇数级和偶数级的脉冲输出电路的互不相同，即如上所述，第一时钟信号CK1和第三时钟信号CK3，第二时钟信号CK2和第四时钟信号CK4这样输入的信号是替换的。
脉冲输出电路包括第一晶体管111至第五晶体管115以及控制电路131。此外，在图1D中，除了输入到第一端子至第四端子的信号之外，还示出从第一电源线141供给的高电源电位VDD和从第二电源线142供给的低电源电位VSS。注意，在图1D中，将对第一端子输入第一时钟信号CK1的布线称为第一信号线151，将对第二端子输入第二时钟信号CK2的布线称为第二信号线152，将对第三端子输入前级信号OUT_N-1的布线称为第三信号线153，对第四端子输出输出信号OUT_N的布线称为第四信号线154。在进行说明时，如图1D所示，将第一晶体管111的栅极、第二晶体管112的第二端子、第三晶体管113的第二端子以及第五晶体管115的第一端子的连接部分记为节点A(node A)。此外，将第四晶体管114的栅极以及第五晶体管115的栅极的连接部分记为节点B(node B)。
在第一晶体管111中，第一端子连接到第一信号线151，第二端子连接到第四晶体管114的第一端子及第四信号线154，栅极连接到节点A。在第二晶体管112中，第一端子连接到第二晶体管112的栅极、第三晶体管113的第一端子及第三信号线153，第二端子连接到节点A，栅极连接到第二晶体管112的第一端子、第三晶体管113的第一端子及第三信号线153。在第三晶体管113中，第一端子连接到第二晶体管112的栅极、第二晶体管112的第一端子及第三信号线153，第二端子连接到节点A，栅极连接到第二信号线152。在第四晶体管114中，第一端子连接到第一晶体管111的第二端子及第四信号线154，第二端子连接到第二电源线142，栅极连接到节点B。在第五晶体管115中，第一端子连接到节点A，第二端子连接到第二电源线142，栅极连接到节点B。控制电路131是具有根据节点A的电位控制节点B的电位的高低的功能的电路，并且其连接到节点A、第一电源线141、第二电源线142、节点B。
另外，也可以在第一晶体管111的栅极和第二端子之间另外设置用来通过使第一晶体管111的栅极成为浮动状态来进行自举(bootstrap)工作的电容元件。如果能够利用第一晶体管111的栅极和第二端子之间的寄生电容进行自举工作，则可以去除电容元件。
注意，电压多指与接地电位之间的电位差。因此，可以代替表示电压、电位、电位差。
另外，第一晶体管111至第五晶体管115优选具有相同极性，在很多情况下采用N沟道型。但是，不局限于此，第一晶体管111至第五晶体管115也可以是P沟道型。
在此，在对本实施方式所述的电路工作进行详细说明之前，作为比较例子说明之前示出的专利文献1所记载的电路结构的工作，并且对本实施方式所述的结构的优点进行详细说明。注意，图28至图32所说明的比较例子是与图1A至1D所示的结构进行比较的例子，而不是与本说明书所公开的所有结构进行比较的例子。
图28A示出构成专利文献1的图5以及图6所说明的移位寄存器的晶体管M1至M8。专利文献1所记载的电路结构可以如图28B所示那样地根据时序图缩短栅极驱动器的输出信号OUT_N的下降时间。接着，在图28B中，将整个期间分割为第一期间T1、第二期间T2、第三期间T3、第四期间T4、第五期间T5来说明各晶体管的导通或截止及各布线中的电位。将各布线的电位简略地记为“H”(基于高电源电位的信号，H信号)、“L”(基于低电源电位的信号，L信号)来进行说明。图28C与专利文献1的图8同样，具体地示出时钟信号CK和输出信号OUT_N的波形。由于图28A至28C的记载与专利文献1的图6至图8的记载相同，对于其详细说明援用专利文献1。图28A的虚线280所围绕的区域的晶体管M3、M5、M8相当于具有根据节点A(node A)的电位控制节点B(node B)的电位的高低的功能的控制电路，并控制晶体管M4的导通或非导通。该控制电路是具有与本实施方式1的图1所说明的控制电路131相同的功能的电路。
在第一期间T1中，首先在图29A中将前半工作表示为期间T1-1。注意，这里所说的“前半”是指因对第一期间T1供给预定的电位而产生的过渡期。首先，前级信号OUT_N-1成为H信号，时钟信号CK成为L信号，用来复位的信号OUT_N+2(以下称为复位信号)成为L信号。其结果是，节点A成为低电源电位VSS加对应于阈值电压的电压的值(VSS+Vth)，并且如附图所示，晶体管M1、M3导通(附图中的没有附图标记的晶体管)。此外，如图29A所示，其他晶体管M5、M7、M8导通，并且晶体管M2、M4、M6变成非导通(附图中的附图标记为X的晶体管)。而且，电流如图29A中的虚线箭头那样流过。接着，在图29B中作为第一期间T1的后半工作，示出期间T1-2。注意，这里所说的“后半”是指因对第一期间T1供给预定的电位而经过过渡期之后成为稳定状态的期间。通过使电流如图29A所示那样地流过，节点A的电位上升到从高电源电位VDD减去对应于阈值电压的电压的值(VDD-Vth)，而如图29B所示，晶体管M7变成非导通。此时，节点A成为浮动状态。而且，第一期间T1中的各布线的电位确定为如图28B那样的状态。
另外，在图28B中，如图28C所示那样简单地示出成为前级信号OUT_N-1的其他级的输出信号OUT_N迟于时钟信号CK的上升的波形。前级信号OUT_N-1的延迟反映于节点A的电位的上升、节点B的电位的下降。这是由于连接到晶体管M1的后级的布线等的负荷增大而将晶体管的尺寸设计得较大的缘故。由此，晶体管M1的栅极电容增大，并且当晶体管M1切换为导通状态或非导通状态时，对晶体管M1的栅极进行电荷充电或放电所需的时间变长而该现象呈现为信号的上升或下降的延迟(图28B中的双点虚线281)。但是，在第一期间T1中不容易产生因该信号的上升或下降的延迟而引起的电路的错误工作。
接着，在第二期间T2中，时钟信号CK成为H信号，前级信号OUT_N-1及复位信号OUT_N+2成为L信号。其结果是，输出信号OUT_N的电位上升，因自举工作而成为浮动状态的节点A的电位上升，电流如图30A中的虚线箭头那样地流过，并且输出信号OUT_N可以输出H信号。
接着，在第三期间T3中，时钟信号CK、前级信号OUT_N-1及复位信号OUT_N+2成为L信号。此时，由于节点A的电位因第二期间T2中的自举工作而成为高于(VDD+Vth)的值，因此晶体管M1维持导通状态。而且，通过如图30B中的虚线箭头那样使电流从输出处于H电平的输出信号OUT_N的端子流过，输出信号OUT_N降低到L电平。这样，由于晶体管M1的寄生电容所引起的电容耦合，节点A的电位降低到(VDD-Vth)附近。像这样，输出信号OUT_N成为L电平。在第三期间T3中，通过将节点A的电位维持在较高的值，使晶体管M1维持导通状态。在第三期间T3中，通过使晶体管M1成为导通状态，可以将L电平的时钟信号CK通过晶体管M1供给到输出信号OUT_N。由于晶体管M1的沟道宽度用于驱动栅极线，所以其宽度大于其他晶体管的沟道宽度，因此可以流过较多的电流从而可以缩短输出信号OUT_N的下降时间。
接着，在第四期间T4中，首先在图31A中使用期间T4-1对刚从第三期间T3成为第四期间T4之后的各布线及晶体管的导通、非导通的状态进行说明。在期间T4-1中，时钟信号CK成为H信号，前级信号OUT_N-1成为L信号。此时，复位信号OUT_N+2成为H信号，但是与上述的前级信号OUT_N-1同样地出现信号的上升或下降的延迟现象(参照图28B中的双点虚线282)。因此，如图28C所示，由于成为复位信号OUT_N+2的其他级的输出信号OUT_N迟于时钟信号CK的上升，因此在期间T4-1的短期间中复位信号OUT_N+2用作L信号，时钟信号用作H信号。其结果是，电流通过晶体管M1如图31A中的虚线箭头那样地流过，而不能将输出信号OUT_N的电位保持为L电平并呈现为如图28B中的双点虚线283所示的杂波。另外，在期间T4-1之后，如图31B所示，在期间T4-2中由于复位信号OUT_N+2成为H信号，晶体管M2、M4、M6成为导通状态，电流如图31A中的虚线箭头那样地流过，节点A的电荷被放电，并且输出信号OUT_N的电位变为L电平。
使用图32说明其次的第五期间T5。在第五期间T5中，时钟信号CK成为H信号或L信号。前级信号OUT_N-1及复位信号OUT_N+2成为L信号。此时，因为节点A的电荷被放电，所以晶体管M3成为非导通状态，并且晶体管M2、M4成为导通状态。而且，通过使电流如图32中的虚线箭头那样地流过，将输出信号OUT_N的电位保持为L电平。
如上所述，在现有技术(专利文献1)中，由于在期间T4-1中在晶体管M1处于导通状态的期间中有时时钟信号CK成为H电平，因此有时非意图性的输出信号OUT_N会被供给到栅极线等。其结果有可能导致显示不良。
接着，参照图2说明可用于本实施方式的半导体装置的基本电路，并且对通过与现有结构的图28至图32所记载的电路进行比较而得出的优点等进行详细说明。本实施方式所公开的结构可以使输出信号OUT_N的信号的下降时间变快并提供防止输出信号OUT_N的电位上升的栅极驱动器。
接着，在图2A的电路中着重示出图1所说明的布线、晶体管中的第一晶体管111、第二晶体管112及第三晶体管113的三个晶体管以及第一信号线151至第四信号线154。另外，图2A的电路的各晶体管中的端子之间的连接与图1D相同，所以省略其详细说明。此外，为了参照图2A所示的电路具体地说明用作驱动电路的移位寄存器的半导体装置的工作，将整个期间分割为图2B的时序图中所示的第一期间T1、第二期间T2、第三期间T3、第四期间T4来进行说明。注意，在下面的说明中，第一晶体管111至第三晶体管113是N沟道型的晶体管，并且其在栅极和源极之间的电压(Vgs)超过阈值电压(Vth)时变为导通状态。此外，在图2B所示的时序图中示出第一时钟信号CK1、第三时钟信号CK3、第二时钟信号CK2、第四时钟信号CK4、前级信号OUT_N-1、节点A及输出信号OUT_N的波形的具体例子。此外，除了节点A之外，各信号的高电源电位电平及低电源电位电平分别为VDD及VSS。
注意，如图2B所示，第一时钟信号CK1和第三时钟信号CK3以及第二时钟信号CK2和第四时钟信号CK4是具有不同的占空比的信号。例如，如图2B所示，第一时钟信号CK1及第三时钟信号CK3是占空比为50％的时钟信号，第二时钟信号CK2及第四时钟信号CK4是占空比低于50％的时钟信号。
在第一期间T1中，首先在图3A中将前半工作表示为期间T1-1。注意，这里所说的“前半”是指在第一期间T1中被供给到各信号线的预定电位中的第二时钟信号CK2成为H信号之前的期间。在期间T1-1中，前级信号OUT_N-1成为H信号，第一时钟信号CK1成为L信号，第二时钟信号CK2成为L信号。其结果是，节点A成为低电源电位VSS加阈值电压的电压的值(VSS+Vth)，并且如图示那样，第一晶体管111、第二晶体管112导通，第三晶体管113变为非导通。并且，电流如图3A中的虚线箭头那样地流过。而且，当节点A的值从(VSS+Vth)上升到(VDD-Vth)时第一晶体管111变为非导通。接着，图3B示出期间T1-2作为第一期间T1的后半工作。注意，这里所说的“后半”是指在第一期间T1中被供给到各信号线的预定电位中的第二时钟信号成为H信号或在成为H信号之后成为L信号的期间。在期间T1-2中，前级信号OUT_N-1成为H信号，第一时钟信号CK1成为L信号，第二时钟信号CK2成为H信号(之后变为L信号)。而且，节点A的值并不从(VDD-Vth)变化，并且如图示那样，第一晶体管111导通，第二晶体管112变为非导通，第三晶体管113变为导通或非导通。而且，电流如图3B中的虚线箭头那样地流过。
另外，在图4中示出一个例子来说明第一期间T1中的期间T1-1及期间T1-2。如图4所图示，以第一期间T1中的第二时钟信号CK2从L信号切换为H信号的期间为期间T1-1，在其之后的期间为期间T1-2。注意，至于期间T1-2，虽然在图2B所示的例子中采用H信号和L信号切换的结构，但是也可以采用保持H信号的结构。另外，如图示那样，优选将期间T1-1设定为比前级信号OUT_N-1从L信号切换为H信号的期间t1长。
另外，在图2B中与如图28B同样地简单地示出成为前级信号OUT_N-1的其他级的输出信号OUT_N迟于第一时钟信号CK1的上升的波形。对于该波形的延迟的说明与图28B同样。
接着，在第二期间T2中，第一时钟信号CK1成为H信号，前级信号的OUT_N-1及第二时钟信号CK2成为L信号。其结果是，输出信号OUT_N的电位上升，并且因自举工作而成为浮动状态的节点A的电位上升，电流如图3C中的虚线箭头那样地流过，且输出信号OUT_N输出H信号。
接着，至于第三期间T3，使用图5A的期间T3-1对第三期间T3的前半工作进行说明。注意，这里所说的“前半”是指在第三期间T3中被供给到各信号线的预定电位中的第二时钟信号CK2成为H信号之前的期间。在期间T3-1中，第一时钟信号CK1、前级信号OUT_N-1及第二时钟信号CK2成为L信号。此时，由于节点A的电位通过第二期间T2中的自举工作成为比(VDD+Vth)高的值，因此第一晶体管111维持导通状态。而且，通过使电流从输出处于H电平的输出信号OUT_N的端子如图5A中的虚线箭头那样地流过，输出信号OUT_N降低到L电平。这样，由于第一晶体管111的寄生电容所引起的电容耦合，节点A的电位降低到(VDD-Vth)附近。像这样，输出信号OUT_N成为L电平。在第三期间T3的期间T3-1中，通过将节点A的电位维持在较高的值，使第一晶体管111保持导通状态。在第三期间T3的期间T3-1中使第一晶体管111保持导通状态，从而可以通过过第一晶体管111将输出信号OUT_N供给到L电平的第一时钟信号CK1。由于第一晶体管111的沟道宽度用于驱动栅极线，所以其宽度大于其他晶体管的沟道宽度，因此可以流过较多的电流从而可以缩短输出信号OUT_N的下降时间。接着，图5B示出期间T3-2作为第三期间T3的后半工作。注意，这里所说的“后半”是指在第三期间T3中被供给到各信号线的预定电位中，第二时钟信号CK2成为H信号或在成为H信号之后成为L信号的期间。在期间T3-2中，前级信号OUT_N-1成为L信号，第一时钟信号CK1成为L信号，第二时钟信号CK2成为H信号(之后变为L信号)。而且，电流如图5B中的虚线箭头那样地流过，并且第二晶体管112变为非导通，第三晶体管113变为导通，而节点A的电位为L电平。
另外，对于第三期间T3中的期间T3-1及期间T3-2，在图6中示出一个例子而进行说明。如图6所示，以第三期间T3中的第二时钟CK2从L信号切换为H信号的期间为T3-1，在其之后的期间为期间T3-2。注意，至于期间T3-2，虽然在图2B所示的例子中采用H信号和L信号切换的结构，但是也可以采用保持H信号的结构(图6中的CK2-1)。此外，期间T3-2的H信号也可以在经过第三期间T3之后保持H信号(图6中的CK2-2)。另外，优选与期间T1-1同样地将期间T3-1设定为比输出信号OUT_N+1(未图示)从L信号切换为H信号的期间长。也就是说，优选将在第一信号CK1从H信号切换为L信号之后至第二时钟信号CK2从L信号切换为H信号的期间(图6中的期间T3-1)、设定为比输出信号OUT_N+1从L信号切换为H信号的期间长。
接着，在第四期间T4中，首先在图7A中使用期间T4-1对第四期间T4中第二时钟信号CK2成为L信号时的期间中的各布线及晶体管的导通、非导通的状态进行说明。在期间T4-1中，前级信号OUT_N-1成为L信号，并且第一时钟信号CK1交替成为H信号或L信号。此时，由于节点A的电位因第三期间T3中的工作而成为L信号的电位，因此第一晶体管111保持非导通状态。像这样，输出信号OUT_N成为L电平。图7B示出期间T4-2作为第四期间T4的后半工作。注意，这里所说的“后半”是指在第四期间T4中第二时钟信号CK2成为H信号的期间。在期间T4-2中，前级信号OUT_N-1成为L信号，且第一时钟信号CK1成为L信号。此外，在期间T4-2中，由于第二时钟信号CK2成为H信号，因此第三晶体管113成为导通状态，第一晶体管111及第二晶体管112成为非导通状态。其结果是，电流如图7B中的虚线箭头那样地流过。而且，第二晶体管112变为非导通，第三晶体管113变为导通，而节点A的电位为L电平。
如上所述，通过采用本实施方式的结构的图1的结构，可以在第三期间T3的期间T3-1中，通过将第二时钟信号CK2设定为L电平之后再设定为H电平，可以将L电平的时钟信号CK1通过第一晶体管111输出，并缩短输出信号OUT_N的信号的下降时间。此外，因为通过在第三期间T3的期间T3-2中，在将第二时钟信号CK2设定为L电平之后再设定为H电平，可以在第一时钟信号CK1再次成为H电平之前使第一晶体管111成为非导通状态，所以可以防止H电平的第一时钟信号CK1通过第一晶体管111输出。由此，可以缩短输出信号OUT_N的下降时间并防止输出信号OUT_N的电位上升。
另外，图8A示出与图2A所示的奇数级的脉冲输出电路的结构不同的结构。图8A所示的结构与图2A所示的结构的不同之处在于，第三晶体管113的第一端子连接到被供给低电源电位VSS的第二电源线142。图8B示出另一结构。图8B所示的结构与图2A所示的结构的不同之处在于，第三晶体管113的第一端子连接到被供给第一时钟信号CK1的第一信号线151。图8C示出又一结构。图8C所示的结构与图2A所示的结构的不同之处在于，第三晶体管113的第一端子连接到被供给第四时钟信号CK4的第一信号线155(也称为第五信号线)。通过采用图8A至8C的结构，可以防止输入到第三晶体管113的栅极的信号传送到输入到第三信号线153的前级信号OUT_N-1。例如，在图2A中，第三晶体管113的栅极和第三信号线153之间存在寄生电容。由于该寄生电容导致第二时钟信号CK2传送到第三信号线153的电位。图8A至8C的结构可以防止该寄生电容所引起的信号的传送。此外，由于当采用图8B至8C的结构时，对第三晶体管113的第一端子或第二端子输入第一时钟信号CK1或第四时钟信号CK4，因此可以施加与第三晶体管113成为导通状态时的电压相反的反偏置电压。因此，可以缓和因使第三晶体管113处于导通状态时电子被捕获而产生的晶体管退化。
另外，图9A示出与图2A、图8A至8C所示的奇数级的脉冲输出电路的结构不同的结构，具体地，示出使用二极管元件替换第三晶体管113的结构。图9A所示的结构与图2A所示的结构的不同之处在于设置二极管元件413替代第三晶体管113，二极管元件413的第一端子连接到被供给第二时钟信号CK2的第二信号线152，二极管元件413的第二端子连接到节点A。此外，图9B示出另一结构。图9B所示的结构与图2A所示的结构的不同之处在于，设置二极管连接的第三晶体管513替代第三晶体管113，第三晶体管513的第一端子连接到被供给第二时钟信号CK2的第二信号线152，第三晶体管513的栅极及第二端子连接到节点A。在图9B的电路结构中，优选如图9C所示那样使第二时钟信号CK2的占空比为50％以上，即H电平的期间比L电平的期间长。在图9A及9B的结构中，可以减少控制晶体管的栅极电位的布线。另外，由于在图9B的结构中可以施加与晶体管513成为导通状态时的电压相反的反偏置电压，所以可以缓和因使晶体管513处于导通状态时电子被捕获而产生的晶体管退化。
另外，作为奇数级的脉冲输出电路的结构，如图10A所示，也可以采用对连接到第二晶体管112的第一端子的信号线156(也称为第五信号线)供给高电源电位VDD、第三时钟信号CK3或第二时钟信号CK2的结构。图10A所示的结构与图2A所示的结构的不同之处在于，用来供给高电源电位VDD、第三时钟信号CK3或第二时钟信号CK2的信号线156连接到第二晶体管112的第一端子。此外，作为奇数级的脉冲输出电路的结构，如图10B所示，也可以采用对连接到第二晶体管112的栅极的信号线157(也称为第六信号线)供给第三时钟信号CK3或第二时钟信号CK2的结构。图10B所示的结构与图2A所示的结构的不同之处在于，用来供给第三时钟信号CK3或第二时钟信号CK2的信号线157连接到第二晶体管112的栅极。此外，由于在图10A及10B的结构中可以施加与晶体管112成为导通状态时的电压相反的反偏置电压，所以可以缓和因使晶体管112处于导通状态时电子被捕获而晶体管退化的情况。此外，在图10B的结构中，晶体管112根据第三时钟信号CK3或第二时钟信号CK2反复导通状态和非导通状态。由此，可以每隔一定时间对节点A供给前级信号OUT_N-1。其结果可以使节点A的电位保持稳定的值。
如上所述，本实施方式的半导体装置可以减少输入信号所引起的错误工作，从而可以减少显示不良。因此，不需要设置用来减少电路的错误工作的校正电路等，从而可以获得显示质量的提高、显示装置的小型化、低成本化、窄边框化等的间接效果。
注意，在本实施方式中，各附图所描述的内容可以适当地与其他实施方式所描述的内容进行自由的应用、组合或置换等。
实施方式2
在本实施方式中，具体地说明半导体装置的一个例子。本实施方式的半导体装置对实施方式1的半导体装置的、具体而言为图1D的结构进行更具体地说明。本实施方式的半导体装置可以用于触发器、移位寄存器、栅极驱动器、源极驱动器或显示装置等。注意，本实施方式的半导体装置可以表示为触发器或驱动电路。
首先，参照图11A说明本实施方式的半导体装置的一个例子。图11A的半导体装置与图1D相同，而图11B的时序图与图2B相同，所以其详细说明援用实施方式1的记载。
在第一期间T1中，首先在图12A中将前半工作表示为期间T1-1。注意，这里所说的“前半”是指在第一期间T1中供给到的各信号线的预定的电位中的第二时钟信号CK2成为H信号之前的期间。在期间T1-1中，前级信号OUT_N-1成为H信号，第一时钟信号CK1成为L信号，第二时钟信号CK2成为L信号。其结果是，节点A成为低电源电位VSS加对应于阈值电压的电压的值(VSS+Vth)，并且如图所示，第一晶体管111、第二晶体管112导通，第三晶体管113变为非导通。而且，电流如图12A中的虚线箭头那样地电流通过第一晶体管111流过。然后，当节点A的值从(VSS+Vth)上升而成为到(VDD-Vth)时，第一晶体管111成为非导通。此外，当节点A的电位上升到(VDD-Vth)时，控制电路131控制节点B的电位以使其下降，并且第四晶体管114及第五晶体管115成为非导通状态。接着，图12B示出期间T1-2作为第一期间T1的后半工作。注意，这里所说的“后半”是指在第一期间T1中被供给到各信号线的预定电位中的第二时钟信号成为H信号或在成为H信号之后成为L信号的期间。在期间T1-2中，前级信号OUT_N-1成为H信号，第一时钟信号CK1成为L信号，第二时钟信号CK2成为H信号(之后变为L信号)。而且，节点A的值不从(VDD-Vth)变化，并且如图示那样，第一晶体管111导通，第二晶体管112、第四晶体管114及第五晶体管115变为非导通，第三晶体管113变为导通或非导通。而且，电流如图12B中的虚线箭头那样地流过。
接着，在第二期间T2中，第一时钟信号成为H信号，前级信号OUT_N-1及复位信号OUT_N+2成为L信号。其结果是，输出信号OUT_N的电位上升，因自举工作而成为浮动状态的节点A的电位上升，电流如图13中的虚线箭头那样地流过，且输出信号OUT_N输出H信号。此外，与之前的期间同样地，当节点A的电位比(VDD-Vth)高时，控制电路131控制节点B的电位以使其下降，并且第四晶体管114及第五晶体管115成为非导通状态。
接着，至于第三期间T3，图14A说明前半工作作为期间T3-1。注意，这里所说的“前半”是指在第三期间T3中被供给到各信号线的预定电位中的第二时钟信号CK2成为H信号之前的期间。在期间T3-1中，第一时钟信号CK1、前级信号OUT_N-1及第二时钟信号成为L信号。此时，由于节点A的电位通过第二期间T2中的自举工作成为比(VDD+Vth)高的电位，因此第一晶体管111维持导通状态。此外，与之前的期间同样地，当节点A的电位比(VDD+Vth)高时，控制电路131控制节点B的电位以使其下降，并且第四晶体管114及第五晶体管115成为非导通状态。而且，通过使电流从输出处于H电平的输出信号OUT_N的端子如图14B中的虚线箭头那样地电流流过，输出信号OUT_N降低到L电平。这样，由于第一晶体管111的寄生电容所引起的电容耦合而节点A的电位降低到(VDD-Vth)附近。像这样，输出信号OUT_N成为L电平。在第三期间T3的期间T3-1中，通过将节点A的电位维持在较为高的值，使第一晶体管111保持导通状态。在第三期间T3的期间T3-1中使第一晶体管111保持导通状态，从而可以通过第一晶体管111将L电平的第一时钟信号CK1供给到输出信号OUT_N。由于第一晶体管111的沟道宽度用于驱动栅极线，所以其宽度比其他晶体管(第四晶体管114、第五晶体管115)的沟道宽度大，因此可以流过较多的电流且缩短输出信号OUT_N的下降时间。接着，图14B示出期间T3-2作为第三期间T3的后半工作。注意，这里所说的“后半”是指在第三期间T3中被供给到各信号线的预定电位中，第二时钟信号CK2成为H信号或在成为H信号之后成为L信号的期间的状态。在期间T3-2中，前级信号OUT_N-1成为L信号，第一时钟信号CK1成为L信号，第二时钟信号CK2成为H信号(之后变为L信号)。而且，电流如图14B中的虚线箭头那样地电流流过，并且第二晶体管112变为非导通，第三晶体管113变为导通而节点A的电位为L电平。当节点A的电位成为L电平时，控制电路131控制节点B的电位以使其上升，并且使第四晶体管114及第五晶体管115处于导通状态。
接着，在第四期间T4中，首先在图15A中使用期间T4-1对第四期间T4中第二时钟信号CK2成为L信号时的期间中的各布线及晶体管的导通、非导通的状态进行说明。在期间T4-1中，前级信号OUT_N-1成为L信号，并且第一时钟信号CK1交替成为H信号或L信号的期间。此时，由于节点A的电位因第三期间T3中的工作而成为L信号的电位，因此第一晶体管111保持非导通状态，并且由控制电路131使第四晶体管114及第五晶体管115保持导通状态。像这样，输出信号OUT_N成为L电平。图15B示出期间T4-2作为第四期间T4的后半工作。注意，这里所说的“后半”是指在第四期间T4中第二时钟信号CK2成为H信号的期间。在期间T4-2中，前级信号OUT_N-1成为L信号，且第一时钟信号CK1为L信号。此外，在期间T4-2中，由于第二时钟信号CK2成为H信号，因此第三晶体管113成为导通状态，第一晶体管111及第二晶体管112成为非导通状态。其结果是，电流如图15B中的虚线箭头那样地流过。而且，第二晶体管112成为非导通，第三晶体管113成为导通，而节点A的电位为L电平。而且，当节点A的电位成为L电平时，控制电路131控制节点B的电位以使其上升，并且使第四晶体管114及第五晶体管115处于导通状态。
如上所述，通过采用本实施方式的结构的图1的结构，可以在第三期间T3的期间T3-1中，通过将第二时钟信号CK2设定为L电平之后再设定为H电平，以将L电平的第一时钟信号CK1通过第一晶体管111输出，并缩短输出信号OUT_N的信号的下降时间。此外，因为通过在第三期间T3的期间T3-2中，在将第二时钟信号CK2设定为L电平之后再设定为H电平，可以在第一时钟信号CK1再次成为H电平之前使第一晶体管111成为非导通状态，所以可以防止第一时钟信号CK1通过第一晶体管111输出。由此，可以缩短输出信号OUT_N的下降时间并防止输出信号OUT_N的电位上升。
接着，在本实施方式中，对于图11A所示的控制电路131的具体电路结构进行举例说明。
图16A所示的控制电路131如图11A所示地连接到节点A、节点B、被供给高电源电位的第一电源线141以及被供给低电源电位的第二电源线142，并包括n沟道型晶体管1601及晶体管1602。在晶体管1601中，连接到第一电源线141的第一端子连接到栅极。在晶体管1602中，栅极连接到节点A，第二端子连接到第二电源线142。晶体管1601的第二端子、晶体管1602的第一端子及节点B彼此连接。此外，图16B所示的其他结构的控制电路131连接到节点A、节点B、被供给高电源电位的第一电源线141、被供给低电源电位的第二电源线142，并包括n沟道型晶体管1601、晶体管1602、晶体管1603及晶体管1604。在晶体管1601中，连接到第一电源线141的第一端子连接到栅极。在晶体管1602中，栅极连接到节点A及晶体管1604的栅极，第二端子连接到第二电源线142。晶体管1601的第二端子、晶体管1602的第一端子及晶体管1603的栅极彼此连接。在晶体管1603中，第一端子连接到第一电源线141。在晶体管1604中，第二端子连接到第二电源线142。晶体管1603的第二端子、晶体管1604的第一端子及节点B彼此连接。
此外，说明与图16A和16B不同的电路结构。与图11A不同，图17A所示的控制电路131连接到节点A、节点B、被供给高电源电位的第一电源线141、被供给低电源电位的第二电源线142、被供给第三时钟信号CK3的布线1651(也称为信号线)，并包括n沟道型晶体管1601、晶体管1602及晶体管1605。在晶体管1601中，连接到第一电源线141的第一端子连接到栅极。在晶体管1602中，栅极连接到节点A，第二端子连接到第二电源线142。晶体管1601的第二端子、晶体管1602的第一端子、晶体管1605的第一端子及节点B彼此连接。在晶体管1605中，栅极连接到布线1651，第二端子连接到第二电源线142。此外，图17B所示的其他结构的控制电路131连接到节点A、节点B、被供给高电源电位的第一电源线141、被供给低电源电位的第二电源线142、被供给第三时钟信号CK3的布线1651，并包括n沟道型晶体管1601、晶体管1602、晶体管1603、晶体管1604、晶体管1605及晶体管1606。在晶体管1601中，连接到电源线141的第一端子连接到栅极。在晶体管1602中，栅极连接到节点A及晶体管1604的栅极，第二端子连接到第二电源线142。晶体管1601的第二端子、晶体管1602的第一端子、晶体管1605的第一端子及晶体管1603的栅极彼此连接。在晶体管1603中，第一端子连接到第一电源线141。在晶体管1604中，第二端子连接到第二电源线142。在晶体管1605中，栅极连接到布线1651及晶体管1606的栅极，第二端子连接到第二电源线142。晶体管1603的第二端子、晶体管1604的第一端子、晶体管1606的第一端子及节点B彼此连接。通过配置第三时钟信号CK3输入到栅极的晶体管1605，可以在第四期间T4中使节点B的电位反复H电平和L电平。由此，可以减少晶体管114及晶体管115成为导通状态的期间并抑制晶体管的退化。
此外，说明与图16A、16B、图17A、17B不同的电路结构。图17C所示的控制电路131与图11A不同而连接到节点A、节点B、被供给第一时钟信号的布线1651、被供给低电源电位的第二电源线142，并包括电容元件1611及n沟道型晶体管1612。在电容元件1611中，第一电极(也称为第一端子、一方电极)连接到布线1651。在晶体管1602中，栅极连接到节点A，第二端子连接到第二电源线142。电容元件1611的第二电极(也称为第二端子、另一方电极)、晶体管1602的第一端子及节点B彼此连接。通过设置电容元件1611，可以实现与设置晶体管时同样的工作并缩减恒定电流，从而可以谋求低耗电量化。
此外，说明与图16A、16B、图17A、17B、17C不同的电路结构。图17D所示的控制电路131与图11A不同而连接到节点A、节点B、被提供第一时钟信号的布线1651、被提供低电源电位的第二电源线142，并包括n沟道型晶体管1601、晶体管1602、晶体管1603及晶体管1604。在晶体管1601中，连接到布线1651的第一端子连接到栅极。在晶体管1602中，栅极连接到节点A及晶体管1604的栅极，第二端子连接到第二电源线142。晶体管1601的第二端子、晶体管1602的第一端子及晶体管1603的栅极彼此连接。在晶体管1603中，第一端子连接到布线1651。在晶体管1604中，第二端子连接到第二电源线142。晶体管1603的第二端子、晶体管1604的第一端子及节点B彼此连接。通过采用图17D的控制电路的结构，在第四期间T4中，节点B的电位可以反复H电平和L电平。从而，可以缩短晶体管114及晶体管115成为导通状态的期间，并可以抑制晶体管114及晶体管115的退化。此外，当节点B输出H信号时，可以增大晶体管114及晶体管115的栅极和源极之间的电压。由此，可以缩小晶体管114及晶体管115的沟道宽度或降低输出信号的延迟。
如上所述，本实施方式的半导体装置可以与实施方式1同样地减少输入信号所引起的错误工作，从而可以减少显示不良。因此，不需要设置用来减少电路的错误工作的校正电路等，从而可以获得显示装置的小型化、低成本化、窄边框化等的间接效果。
注意，在本实施方式中，各附图所描述的内容可以适当地与其他实施方式所描述的内容进行自由的应用、组合或置换等。
实施方式3
在本实施方式中说明显示装置的一个例子。
首先，参照图18A说明液晶显示装置的系统框图的一个例子。液晶显示装置包括电路5361、电路5362、电路5363_1、电路5363_2、像素部5364、电路5365及照明装置5366。在像素部5364中，配置有从电路5362延伸的多个布线5371以及从电路5363_1及电路5363_2延伸的多个布线5372。而且，在多个布线5371和多个布线5372的交叉区中矩阵状地配置有分别具有液晶元件等的显示元件的像素5367。
电路5361具有根据视频信号5360对电路5362、电路5363_1、电路5363_2及电路5365供给信号、电压或电流等的功能，并可以用作控制器、控制电路、时序产生器、电源电路或调整器等。在本实施方式中，作为一个例子，电路5361对电路5362供给信号线驱动电路用起始信号(SSP)、信号线驱动电路用时钟信号(SCK)、信号线驱动电路用反相时钟信号(SCKB)、视频信号用数据(DATA)及锁存信号(LAT)。或者，作为一个例子，电路5361对电路5363_1及电路5363_2供给扫描线驱动电路用起始信号(GSP)、扫描线驱动电路用时钟信号(GCK)及扫描线驱动电路用反相时钟信号(GCKB)。或者，电路5361对电路5365供给背光灯控制信号(BLC)。但是不局限于此，电路5361还可以对电路5362、电路5363_1、电路5363_2及电路5365供给各种信号、各种电压或各种电流等。
电路5362具有根据从电路5361供给的信号(例如，SSP、SCK、SCKB、DATA、LAT)将视频信号输出到多个布线5371的功能，并可以用作信号线驱动电路。电路5363_1及电路5363_2具有根据从电路5361供给的信号(GSP、GCK、GCKB)将扫描信号输出到多个布线5372的功能，并可以用作扫描线驱动电路。电路5365具有通过根据从电路5361供给的信号(BLC)控制供给照明装置5366的电力量或时间等来控制照明装置5366的亮度(或平均亮度)的功能，并可以用作电源电路。
另外，当对多个布线5371输入视频信号时，多个布线5371可以用作信号线、视频信号线或源极线等。当对多个布线5372输入扫描信号时，多个布线5372可以用作信号线、扫描线或栅极线等。但是，不局限于此。
另外，当从电路5361对电路5363_1及电路5363_2输入相同的信号时，在很多情况下电路5363_1对多个布线5372输出的扫描信号的时序和电路5363_2对多个布线5373输出的扫描信号的时序大致相同。因此，可以减少电路5363_1及电路5363_2驱动的负荷。从而可以将显示装置形成得较大。或者，可以实现显示装置的高精细化。或者，因为可以缩小电路5363_1及电路5363_2所具有的晶体管的沟道宽度，所以可以获得窄边框的显示装置。但是，不局限于此，电路5361可以对电路5363_1和电路5363_2供给不同的信号。
另外，可以省略电路5363_1和电路5363_2中的一方。
此外，在像素部5364中可以重新配置电容线、电源线、扫描线等的布线。而且，电路5361可对这些布线输出信号或电压等。或者，追加与电路5363_1或电路5363_2同样的电路，并且该追加的电路可以对追加的布线输出扫描信号等的信号。
另外，像素5367可以包括用作显示元件的EL元件等的发光元件。在此情况下，如图18B所示，显示元件可以发射光，所以可以省略电路5365及照明装置5366。为了对显示元件供给电力，可以在像素部5364配置可用作电源线的多个布线5373。电路5361可以将称为电压(ANO)的电源电压供给到布线5373。该布线5373可以分别按照像素的色彩单元连接或共同连接到所有像素。
此外，在图18B中，作为一个例子示出电路5361对电路5363_1和电路5363_2分别供给不同的信号的情况。电路5361对电路5363_1供给扫描线驱动电路用起始信号(GSP1)、扫描线驱动电路用时钟信号(GCK1)及扫描线驱动电路用反相时钟信号(GCKB1)等的信号。而且，电路5361对电路5363_2供给扫描线驱动电路用起始信号(GSP2)、扫描线驱动电路用时钟信号(GCK2)及扫描线驱动电路用反相时钟信号(GCKB2)等的信号。在此情况下，电路5363_1可以只对多个布线5372中的奇数行的布线进行扫描，电路5363_2可以只对多个布线5372中的偶数行的布线进行扫描。因此，可以缩小电路5363_1及电路5363_2的驱动频率，可以谋求减少耗电量。或者，可以扩大可对一个级的触发器进行布局的面积。因此，可以实现显示装置的高精细化。或者，可以实现显示装置的大型化。但是，不局限于此，电路5361可以与图18A同样地对电路5363_1和电路5363_2输出相同的信号。
另外，与图18B同样，在图18A中电路5361也可以对电路5363_1和电路5363_2供给不同的信号。
以上，对显示装置的系统框图的一个例子进行了说明。
接着，参照图19A、19B、19C、19D及19E说明显示装置的结构的一个例子。
在图19A中，具有对像素部5364输出信号的功能的电路(例如，电路5362、电路5363_1及电路5363_2等)形成在与像素部5364相同的基板5380上。而且，电路5361形成在与像素部5364不同的基板上。像这样，外部部件的个数减少，所以可以谋求降低成本。或者，输入到基板5380的信号或电压的个数减少，所以可以减少基板5380和外部部件之间的连接个数。由此，可以谋求可靠性的提高或成品率的提高。
另外，当电路形成在与像素部5364不同的基板上时，该基板可以通过TAB(Tape Automated Bongding：带式自动接合)方式安装到FPC(Flexible PrintedCircuit：柔性印刷电路)。或者，该基板可以通过COG(Chip On Glass：玻璃覆晶封装)方式安装到与像素部5364相同的基板5380。
此外，当电路形成在与像素部5364不同的基板上时，在该基板上可以形成使用单晶半导体的晶体管。因此，形成在该基板上的电路可以获得以下优点：如驱动频率的提高、驱动电压的提高、输出信号的不均匀的减少等。
另外，在很多情况下，从外围电路通过输入端子5381输入信号、电压或电流等。
在图19B中，驱动频率低的电路(例如，电路5363_1、电路5363_2)形成在与像素部5364相同的基板5380上。而且，电路5361及电路5362形成在与像素部5364不同的基板上。像这样，可以利用迁移率低的晶体管构成形成在基板5380上的电路。因此，作为晶体管的半导体层，可以使用非单晶半导体、非晶半导体、微晶半导体、有机半导体或氧化物半导体等。由此，可以谋求显示装置的大型化、工序数的缩减、成本的减少或成品率的提高。
另外，如图19C所示，电路5362的一部分(电路5362a)可以形成在与像素部5364相同的基板5380上，并且电路5362的其他部分(电路5362b)可以形成在与像素部5364不同的基板上。在很多情况下，电路5362a包括可以由迁移率低的晶体管构成的电路(例如，移位寄存器、选择器、开关等)。而且，在很多情况下，电路5362b包括优选由迁移率高且特性不均匀少的晶体管构成的电路(例如，移位寄存器、锁存电路、缓冲电路、DA转换电路、AD转换电路等)。通过上述步骤，可以与图19B同样地将非单晶半导体、非晶半导体、微晶半导体、有机半导体或氧化物半导体等用作晶体管的半导体层。再者，还可以缩减外部部件。
在图19D中，用来对像素部5364输出信号的电路(例如，电路5362、电路5363_1及电路5363_2等)及用来控制这些电路的电路(例如，电路5361)形成在与像素部5364不同的基板上。像这样，可以将像素部和其外围电路分别形成在不同的基板上，从而可以谋求成品率的提高。
另外，与图19D同样，在图19A至19C中也可以将电路5361_1及电路5362_2形成在与像素部5364不同的基板上。
在图19E中，电路5361的一部分(电路5361a)形成在与像素部5364相同的基板5380上，并且电路5361的其他部分(电路5361b)可以形成在与像素部5364不同的基板上。在很多情况下，电路5361a包括可以由迁移率低的晶体管构成的电路(例如，开关、选择器、电平转移电路等)。而且，在很多情况下，电路5361b包括优选由迁移率高且特性不均匀少的晶体管构成的电路(例如，移位寄存器、时序产生器、振荡器、调整器或模拟缓冲器等)。
另外，在图19A至19D中也可以将电路5361a形成在与像素部5364相同的基板上，并将电路5361b形成在与像素部5364不同的基板上。
在此，作为电路5363_1及电路5363_2，可以使用实施方式1或实施方式2的半导体装置或移位寄存器。在此情况下，通过在相同的基板上形成电路5363_1、电路5363_2及像素部，可以使形成在该基板上的所有晶体管的极性为N沟道型或P沟道型。因此，可以谋求工序数的缩减、成品率的提高、可靠性的提高或成本的削减。特别是，在所有晶体管的极性为N沟道型时，作为晶体管的半导体层，可以使用非单晶半导体、非晶半导体、微晶半导体、有机半导体或氧化物半导体等。由此，可以谋求显示装置的大型化、成本的减少或成品率的提高等。
或者，实施方式1或实施方式2的半导体装置或移位寄存器可以缩小晶体管的沟道宽度。因此，可以缩小布局面积，从而可以缩小边框。或者，可以缩小布局面积，从而可以提高分辨率。
或者，实施方式1或实施方式2的半导体装置或移位寄存器可以缩小寄生电容。因此可以减少耗电量。或者，可以缩小外围电路的电流能力。或者，可以缩小外围电路的尺寸或包括该外围电路的显示装置的尺寸。
注意，在很多情况下，将非单晶半导体、非晶半导体、微晶半导体、有机半导体或氧化物半导体等用作半导体层的晶体管出现如阈值电压的增加或迁移率的降低等的特性退化。但是，由于实施方式1或实施方式2的半导体装置或移位寄存器可以抑制晶体管的特性退化，因此可以延长显示装置的使用寿命。
另外，可以将实施方式1或实施方式2的半导体装置或移位寄存器用作电路5362的一部分。例如，电路5362a可以具有实施方式1或实施方式2的半导体装置或移位寄存器。
实施方式4
在本实施方式中对信号线驱动电路的一个例子进行说明。注意，可以将信号线驱动电路表示为半导体装置或信号生成电路。
参照图20A对信号线电路的一个例子进行说明。信号线驱动电路包括电路2001及电路2002。电路2002包括多个电路，即电路2002_1至2002_N(N是自然数)。电路2002_1至2002_N分别具有多个晶体管，即晶体管2003_1至2003_k(k是自然数)。晶体管2003_1至2003_k是N沟道型。但是，不局限于此，晶体管2003_1至2003_k也可以为P沟道型或CMOS型开关。
以电路2002_1为例子对信号线驱动电路的连接关系进行说明。晶体管2003_1至2003_k的第一端子分别连接到布线2004_1至2004_k。晶体管2003_1至2003_k的第二端子分别连接到布线S1至Sk。晶体管2003_1至2003_k的栅极连接到布线2004_1。
电路2001具有对布线2005_1至2005_N按顺序输出高电平的信号的功能。或者，它具有按顺序选择电路2002_1至2002_N的功能。像这样，电路2001具有移位寄存器的功能。但是，不局限于此。电路2001可以对布线2005_1至2005_N以各种顺序输出高电平的信号。或者，可以以各种顺序选择电路2002_1至2002_N。像这样，电路2001可以具有解码器的功能。
电路2002_1具有控制布线2004_1至2004_k和布线S1至Sk的导通状态的功能。或者，电路2002_1具有将布线2004_1至2004_k的电位供给到布线S1至Sk的功能。像这样，电路2002_1可以具有选择器的功能。但是，不局限于此。另外，电路2002_2至2002_N可以具有与电路2002_1同样的功能。
晶体管2003_1至2003_N分别具有控制布线2004_1至2004_k和布线S1至Sk的导通状态的功能。或者，晶体管2003_1至2003_N分别具有对布线S1至Sk供给布线2004_1至2004_k的电位的功能。例如，晶体管2003_1具有控制布线2004_1和布线S1的导通状态的功能。或者，晶体管2003_1具有对布线S1供给布线2004_1的电位的功能。像这样，晶体管2003_1至2003_N可以分别具有开关的功能。但是，不局限于此。
另外，在很多情况下，对布线2004_1至2004_k分别输入不同的信号。该信号主要是根据图像信息或图像信号的模拟信号。像这样，该信号可以具有视频信号的功能。因此，布线2004_1至2004_k可以具有信号线的功能。但是，不局限于此。例如，根据像素结构，可以是数字信号、模拟电压或模拟电流。
接着，参照图20B的时序图说明图20A的信号线驱动电路的工作。图20B示出信号2015_1至2015_N及信号2014_1至2014_k的一个例子。信号2015_1至2015_N分别是电路2001的输出信号的一个例子，信号2014_1至2014_k分别是输入到布线2004_1至2004_k的信号的一个例子。注意，信号线驱动电路的一个工作期间对应于显示装置中的一个栅极选择期间。作为一个例子，一个栅极选择期间被分割为期间T0及期间T1至期间TN。期间T0是用来同时对属于被选择的行的像素施加预充电用电压的期间，并且期间T0可以具有预充电期间的功能。期间T1至TN分别是用来对属于被选择的行的像素写入视频信号的期间，并可以具有写入期间的功能。
首先，在期间T0中，电路2001对布线2005_1至2005_N供给高电平的信号。这样，例如在电路2002_1中晶体管2003_1至2003_k导通，所以布线2004_1至2004_k和布线S1至Sk成为导通状态。此时，对布线2004_1至2004_k供给预充电电压Vp。因此，预充电电压Vp通过晶体管2003_1至2003_k分别输出到布线S1至Sk。如此，预充电电压Vp写入到属于被选择的行的像素来对属于被选择的行的像素进行预充电。
在期间T1至期间TN中，电路2001对布线2005_1至2005_N按顺序输出高电平的信号。例如，在期间T1中，电路2001将高电平的信号输出到布线2005_1。然后，晶体管2003_1至2003_k导通，所以布线2004_1至2004_k和布线S1至Sk成为导通状态。此时，对布线2004_1至2004_k输入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分别通过2003_1至2003_k写入到属于被选择的行的像素中的第一列至第k列像素。通过上述步骤，在期间T1至TN中，对属于被选择的行的像素的每k列按顺序写入视频信号。
如上所述，通过对每多个列的像素写入视频信号，可以减少视频信号的数量或布线的数量。因此，可以减少与外围电路的连接个数，所以可以谋求成品率的提高、可靠性的提高、部件个数的缩减及/或成本的削减。或者，通过对每多个列的像素写入视频信号，可以延长写入时间。因此，可以防止视频信号的写入不足，从而可以谋求显示质量的提高。
另外，通过使k增大，可以减少与外围电路的连接个数。但是，若是k过大，对像素的写入时间变短。因此，优选k≤6。更优选的是k≤3。进一步优选的是k＝2。但是，不局限于此。
特别是，当像素的色彩单元为n(n是自然数)个时，优选k＝n或k＝n×d(d是自然数)。例如，当像素的色彩单元分割为三个，即红(R)、绿(G)、蓝(B)时，优选的是，k＝3或k＝3×d。但是，不局限于此。例如，当像素分割为m(m是自然数)个子像素(下面也称为子像素)时，优选k＝m或k＝m×d。例如，当像素分割为两个子像素时，优选k＝2。或者，当像素的色彩单元为n个时，优选k＝m×n或k＝m×n×d。但是，不局限于此。
另外，如图20C所示，由于在很多情况下电路2001的驱动频率及电路2002的驱动频率慢，因此电路2001及电路2002可以形成在与像素部2007相同的基板上。由此可以减少形成像素部的基板与外围电路的连接个数，所以可以谋求成品率的提高、可靠性的提高、部件个数的缩减或成本的削减等。特别是，通过将信号线驱动电路2006也形成在与像素部2007相同的基板上，可以更进一步减少与外围电路的连接个数。但是，不局限于此。例如，如图20D所示，电路2001可以形成在与像素部2007不同的基板上，并且电路2002可以形成在与像素部2007相同的基板上。由于在此情况下也可以减少形成像素部的基板与外围电路的连接数，因此可以谋求成品率的提高、可靠性的提高、部件个数的缩减或成本的削减等。或者，由于形成在与像素部2007相同的基板的电路减少，因此可以缩小边框。
另外，作为电路2001，可以使用实施方式1或实施方式2的半导体装置或移位寄存器。在此情况下，可以使电路2001所具有的所有晶体管的极性为N沟道型或P沟道型。因此，可以谋求工序数的缩减、成品率的提高或成本的削减。
此外，除了电路2001之外，还可以使电路2002_1至2002_N所具有的所有晶体管的极性也为N沟道型或P沟道型。因此，当电路2001及电路2002_1至2002_N形成在与像素部相同的基板上时，可以谋求工序数的缩减、成品率的提高或成本的削减。特别是，通过使所有晶体管的极性为N沟道型，作为晶体管的半导体层可以使用非单晶半导体、非晶半导体、微晶半导体、有机半导体或氧化物半导体等。这是因为如下缘故：在很多情况下，电路2001及电路2002_1至2002_N的驱动频率低。
实施方式5
在本实施方式中，对保护电路的一个例子进行说明。
首先，参照图21A对保护电路的一个例子进行说明。为了防止连接到布线3011的半导体器件(例如，晶体管、电容元件、电路等)等因ESD(静电放电)被破坏，设置保护电路3000。保护电路3000包括晶体管3001及晶体管3002。在很多情况下，晶体管3001及晶体管3002是N沟道型。但是，不局限于此，也可以是P沟道型。
晶体管3001的第一端子连接到布线3012，晶体管3001的第二端子连接到布线3011，晶体管3001的栅极连接到布线3011。晶体管3002的第一端子连接到布线3013，晶体管3002的第二端子连接到布线3011，晶体管3002的栅极连接到布线3013。
作为一个例子，布线3011可以被供给信号(例如，扫描信号、视频信号、时钟信号、起始信号、复位信号或选择信号等)或电压(负电源电压、接地电压、正电源电压等)。作为一个例子，布线3012被供给正电源电压(VDD)。作为一个例子，布线3013被供给负电源电压(VSS)或接地电压等。但是，不局限于此。
若是布线3011的电位是VSS至VDD之间的值，则晶体管3001及晶体管3002截止。因此，供给到布线3011的电压或信号等被供给到与布线3011连接的半导体器件。但是，有时由于静电等的影响，有时布线3011被供给比电源电压高的电位或比电源电压低的电位。而且，有时由于该比电源电压高的电位或比电源电压低的电位，与布线3011连接的半导体器件被破坏。当为防止这种半导体器件的静电破坏而对布线3011供给比电源电压高的电位时，晶体管3001导通。于是，布线3011的电荷通过晶体管3001移动到布线3012，布线3011的电位降低。另一方面，当对布线3011供给比电源电压低的电位时，晶体管3002导通。于是，布线3011的电荷通过晶体管3002移动到布线3013，所以布线3011的电位上升。像这样，可以防止与布线3011连接的半导体器件的静电破坏。
另外，在图21A所描述的结构中，如图21B所示，可以省略晶体管3002。或者，在如图21A所描述的结构中，如图21C所示，可以省略晶体管3001。但是，不局限于此。
此外，在图21A至21C所描述的结构中，如图21D所示，可以在布线3011和布线3012之间将晶体管串联连接。另外，可以在布线3011和布线3013之间使晶体管串联连接。晶体管3003的第一端子与布线3012连接，晶体管3003的第二端子与晶体管3001的第一端子连接，晶体管3003的栅极与晶体管3001的第一端子连接。晶体管3004的第一端子与布线3013连接，晶体管3004的第二端子与晶体管3004的第一端子连接，晶体管3004的栅极与晶体管3002的第一端子连接。但是，不局限于此。例如，还可以如图21E所示，晶体管3001的栅极和晶体管3003的栅极连接。或者，晶体管3002的栅极和晶体管3004的栅极连接。
另外，在图21A至21E所描述的结构中，如图21F所示，可以在布线3011和布线3012之间使晶体管并联连接。或者，可以在布线3011和布线3013之间使晶体管并联连接。晶体管3003的第一端子与布线3012连接，晶体管3003的第二端子与布线3011连接，晶体管3003的栅极与布线3011连接。晶体管3004的第一端子与布线3013连接，晶体管3004的第二端子与布线3011连接，晶体管3004的栅极与布线3013连接。
此外，在图21A至21F所描述的结构中，如图21G所示，可以在晶体管3001的栅极和第一端子之间使电容元件3005和电阻元件3006并联连接。或者，可以在晶体管3002的栅极和第一端子之间使电容元件3007和电阻元件3008并联连接。由此，可以防止保护电路3000本身的破坏或退化。例如，当对布线3011供给比电源电压高的电位时，晶体管3001的Vgs增大。从而，晶体管3001导通，所以布线3011的电位降低。但是，由于晶体管3001的栅极和第二端子之间施加有大电压，因此有时产生晶体管3001的破坏或退化。为了防止这种现象，使晶体管3001的栅极的电位上升来降低晶体管3001的Vgs。使用电容元件3005以实现该操作。当晶体管3001导通时，晶体管3001的第一端子瞬时上升。于是，因电容元件3005的电容耦合而晶体管3001的栅极的电位上升。像这样，可以缩小晶体管3001的Vgs，从而可以抑制晶体管3001的破坏或退化。但是，不局限于此。同样地，当对布线3011供给比电源电压低的电位时，晶体管3002的第一端子的电位瞬时下降。于是，因电容元件3007的电容耦合而晶体管3002的栅极电位降低。像这样，由于可以降低晶体管3002的Vgs，因此可以抑制晶体管3002的破坏或退化。
在此，图21A至21G所描述的保护电路可以用于各种部分。在图22A中作为一个例子示出在栅极信号线设置保护电路时的结构。在此情况下，布线3012及布线3013可以连接到与栅极驱动器3100连接的布线的任一个。由此，可以减少电源的数量及布线的数量。在图22B中作为一个例子示出在对接收来自FPC等的外部的信号或电压的端子设置保护电路时的结构。在此情况下，布线3012及布线3013可以与外部端子的任一个连接。例如，布线3012与端子3101a连接，布线3013与端子3101b连接。在此情况下，在设置在端子3101a中的保护电路中可以省略晶体管3001。同样地，在设置在端子3101b中的保护电路中，可以省略晶体管3002。由此，可以减少晶体管的数量，从而可以谋求缩小布局面积。
实施方式6
在本实施方式中，参照图23A、23B及23C对晶体管的结构的一个例子进行说明。
图23A是示出顶栅型晶体管的结构的一个例子或显示装置的结构的一个例子的图。图23B是示出底栅型晶体管的结构的一个例子或显示装置的结构的一个例子的图。图23C是示出利用半导体基板而制造的晶体管的结构的一个例子的图。
图23A的晶体管的一个例子包括：基板5260；形成在基板5260上的绝缘层5261；形成在绝缘层5261上并且包括区域5262a、区域5262b、区域5262c、区域5262d、以及区域5262e的半导体层5262；覆盖半导体层5262地形成的绝缘层5263；形成在半导体层5262及绝缘层5263上的导电层5264；形成在绝缘层5263及导电层5264上并包括开口部的绝缘层5265；以及形成在绝缘层5265上及绝缘层5265的开口部中的导电层5266。
图23B的晶体管的一个例子包括：基板5300；形成在基板5300上的导电层5301；覆盖导电层5301地形成的绝缘层5302；形成在导电层5301上及绝缘层5302上的半导体层5303a；形成在半导体层5303a上的半导体层5303b；形成在半导体层5303b及绝缘层5302上的导电层5304；形成在绝缘层5302上及导电层5304上并包括开口部的绝缘层5305；以及形成在绝缘层5305上及绝缘层5305的开口部中的导电层5306。
图23C的晶体管的一个例子包括：包括区域5353及区域5355的半导体基板5352；形成在半导体基板5352上的绝缘层5356；形成在半导体基板5352上的绝缘层5354；形成在绝缘层5356上的导电层5357；形成在绝缘层5354、绝缘层5356、以及导电层5357上并包括开口部的绝缘层5358；以及形成在绝缘层5358上及绝缘层5358的开口部中的导电层5359。如此，在区域5350和区域5351中分别制造晶体管。
在图23A至23C所述的晶体管的结构中，如图23A所示，可以在晶体管上形成：形成在导电层5266上及绝缘层5265上并包括开口部的绝缘层5267；形成在绝缘层5267上及绝缘层5267的开口部中的导电层5268；形成在绝缘层5267上及导电层5268上并包括开口部的绝缘层5269；形成在绝缘层5269上及绝缘层5269的开口部中的发光层5270；以及形成在绝缘层5269上及发光层5270上的导电层5271。
另外，在图23A至23C所描述的晶体管的结构中，如图23B所示，可以在晶体管上形成配置在绝缘层5305上及导电层5306上的液晶层5307以及形成在液晶层5307上的导电层5308。
绝缘层5261可以用作基底膜。绝缘层5354用作元件间分离层(elementisolation layer)(例如，场氧化膜)。绝缘层5264、绝缘层5302、绝缘层5356可以用作栅极绝缘膜。导电层5264、导电层5301、导电层5357可以用作栅电极。绝缘层5265、绝缘层5267、绝缘层5305及绝缘层5358可以用作层间膜或者平坦化膜。导电层5266、导电层5304、以及导电层5359可以用作布线、晶体管的电极或电容元件的电极等。导电层5268以及导电层5306可以用作像素电极或反射电极等。绝缘层5269可以用作分隔壁。导电层5271及导电层5308可以用作对置电极或者公共电极等。
作为基板5260及基板5300的一个例子，有玻璃基板、石英基板、单晶基板(例如，硅基板)、SOI基板、塑料基板、金属基板、不锈钢基板、具有不锈钢箔的基板、钨基板、具有钨箔的基板或者柔性基板等。作为玻璃基板的一个例子，有钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等。作为柔性基板的一个例子，有如下具有柔性的合成树脂：以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为典型的塑料；丙烯酸树脂等。此外，还有贴合薄膜(聚丙烯、聚酯、乙烯、聚氟化乙烯、氯乙烯等)、包括纤维状材料的纸、基材薄膜(聚酯、聚酰胺、聚酰亚胺、无机蒸镀薄膜、纸类等)等。
作为一个例子，半导体基板5352可以采用具有n型或p型的导电型的单晶Si基板。作为一个例子，区域5353是对半导体基板5352添加有杂质的区域，并且用作阱。例如，在半导体基板5352具有p型导电型的情况下，区域5353具有n型导电型，并且用作n阱。另一方面，在半导体基板5352具有n型导电型的情况下，区域5353具有p型导电型，并且用作p阱。作为一个例子，区域5355是对半导体基板5352添加有杂质的区域，并且用作源区或漏区。另外，可以在半导体基板5352中形成LDD区域。
作为绝缘层5261的一个例子，有氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y＞0)膜、氮氧化硅(SiNxOy)(x＞y＞0)膜等具有氧或氮的膜或这些膜的层叠结构等。作为在绝缘层5261由两层结构设置的情况下的一个例子，作为第一层的绝缘层可以设置氮化硅膜，并且作为第二层的绝缘层可以设置氧化硅膜。作为在绝缘层5261由三层结构设置的情况下的一个例子，作为第一层的绝缘层可以设置氧化硅膜，作为第二层的绝缘层可以设置氮化硅膜，并且作为第三层的绝缘层可以设置氧化硅膜。
作为半导体层5262、半导体层5303a以及半导体层5303b的一个例子，有非单晶半导体(例如，非晶硅、多晶硅、微晶硅等)、单晶半导体、化合物半导体(例如，SiGe、GaAs等)或者氧化物半导体(例如，ZnO、InGaZnO、IZO(氧化铟锌)、ITO(氧化铟锡)、SnO、TiO、AlZnSnO(AZTO))、有机半导体或碳纳米管等。
另外，例如，区域5262a处于不对半导体层5262添加杂质的本征的状态，并且用作沟道区域。但是，可以对区域5262a添加杂质，并且添加到区域5262a的杂质的浓度优选比添加到区域5262b、区域5262c、区域5262d或区域5262e的杂质的浓度低。区域5262b及区域5262d是添加有其浓度比区域5262c或区域5262e低的杂质的区域，并且用作LDD(Lightly Doped Drain：轻掺杂漏)区域。但是，可以省略区域5262b及区域5262d。区域5262c及区域5262e是对半导体层5262以高浓度添加杂质的区域，并且用作源区或漏区。
另外，半导体层5303b是添加有磷等作为杂质元素的半导体层，并且具有n型导电型。
另外，当作为半导体层5303a使用氧化物半导体或化合物半导体时，可以省略半导体层5303b。
作为绝缘层5263、绝缘层5302、以及绝缘层5356的一个例子，有氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y＞0)膜、氮氧化硅(SiNxOy)(x＞y＞0)膜等具有氧或氮的膜或它们的层叠结构等。
作为导电层5264、导电层5266、导电层5268、导电层5271、导电层5301、导电层5304、导电层5306、导电层5308、导电层5357以及导电层5359的一个例子，有单层结构的导电膜或者这些膜的层叠结构等。作为该导电膜的一个例子，有选自由铝(Al)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、钕(Nd)、铬(Cr)、镍(Ni)、铂(Pt)、金(Au)、银(Ag)、铜(Cu)、锰(Mn)、钴(Co)、铌(Nb)、硅(Si)、铁(Fe)、钯(Pd)、碳(C)、钪(Sc)、锌(Zn)、镓(Ga)、铟(In)、锡(Sn)、锆(Zr)、铈(Ce)构成的组中的一种元素的单质膜或包含选自上述组中的一种或多种元素的化合物等。另外，该单质膜或化合物可以包含磷(P)、硼(B)、砷(As)及/或氧(O)等。作为该化合物的一个例子，有包含选自上述多个元素中的一种或多种的元素的合金(例如，氧化铟锡(ITO)、氧化铟锌(IZO)、包含氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO)、氧化锡镉(CTO)、铝钕(Al-Nd)、铝钨(Al-W)、铝锆(Al-Zr)、铝钛(Al-Ti)、铝铈(Al-Ce)、镁银(Mg-Ag)、钼铌(Mo-Nb)、钼钨(Mo-W)、钼钽(Mo-Ta)等合金材料)、选自上述多个元素中的一种或多种元素和氮的化合物(例如，氮化钛、氮化钽、氮化钼等氮化膜)或选自上述多个元素中的一种或多种元素和硅的化合物(例如，硅化钨、硅化钛、硅化镍、铝硅、钼硅等硅化物膜)等。此外，例如还有碳纳米管、有机纳米管、无机纳米管或金属纳米管等纳米管材料。
此外，导电层既可以采用单层结构，又可以采用多层结构。
作为绝缘层5265、绝缘层5267、绝缘层5269、绝缘层5305及绝缘层5358的一个例子，有单层结构的绝缘层或者这些膜的层叠结构等。作为该绝缘层的一个例子，有氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y＞0)膜、氮氧化硅(SiNxOy)(x＞y＞0)膜等具有氧或氮的膜；DLC(类金刚石碳)膜等具有碳的膜；硅烷氧树脂、环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯或丙烯酸树脂等有机材料等。
另外，在绝缘层5305及导电层5306上可以形成用作取向膜的绝缘层、用作突起部的绝缘层等。
另外，在导电层5308上可以形成用作滤色片、黑矩阵或者突起部的绝缘层等。在导电层5308下可以形成用作取向膜的绝缘层。
可以将本实施方式的晶体管用于实施方式1及实施方式2所描述的移位寄存器。因为实施方式1及实施方式2所描述的移位寄存器可以抑制晶体管的退化，所以在图23B中，作为半导体层，可以使用非晶半导体或微晶半导体等的非单晶半导体、有机半导体或氧化物半导体等。因此，可以实现制造工序的缩减、制造成本的削减、成品率的提高或显示装置的大型化。
实施方式7
在本实施方式中，参照图24A、24B及24C说明显示装置的界面结构的一个例子。
图24A是显示装置的俯视图的一个例子。在基板5391上形成有驱动电路5392和像素部5393。作为驱动电路5392的一个例子，有扫描线驱动电路或信号线驱动电路等。
图24B示出沿着图24A的A-B截断的截面的一个例子。而且，图24B示出：基板5400；形成在基板5400上的导电层5401；覆盖导电层5401地形成的绝缘层5402；形成在导电层5401及绝缘层5402上的半导体层5403a；形成在半导体层5403a上的导电层5403b；形成在半导体层5403b上及绝缘层5402上的导电层5404；形成在绝缘层5402上及导电层5404上并包括开口部的绝缘层5405；形成在绝缘层5405上及导电层5405的开口部中的导电层5406；配置在绝缘层5405上及导电层5406上的绝缘层5408；形成在绝缘层5405上的液晶层5407；形成在液晶层5407上及绝缘层5405上的导电层5409；以及形成在导电层5409上的基板5410。
导电层5401可以用作栅电极。绝缘层5402可以用作栅极绝缘膜。导电层5404可以用作布线、晶体管的电极或电容元件的电极等。绝缘层5405可以用作层间膜或平坦化膜。导电层5406用作布线、像素电极或反射电极。绝缘层5408可以用作密封材料。导电层5409可以用作对置电极或共同电极。
在此，有时在驱动电路5392和导电层5409之间产生寄生电容。其结果是，在驱动电路5392的输出信号或各节点的电位产生畸变或延迟等。或者，耗电量增大。但是，如图24B所示，通过在驱动电路5392上形成可用作密封材料的绝缘层5408，可以减少产生在驱动电路5392和导电层5409之间的寄生电容。这是因为在很多情况下密封材料的介电常数比液晶层的介电常数低。因此，可以减少驱动电路5392的输出信号或各节点的电位的畸变或延迟。或者，可以降低驱动电路5392的耗电量。
另外，如图24C所示，可以在驱动电路5392的一部分上形成还可以用作密封材料的绝缘层5408。由于在此情况下也可以减少产生在驱动电路5392和导电层5409之间的寄生电容，因此可以减少驱动电路5392的输出信号或各节点的电位的畸变或延迟。但是，不局限于此，也可以不在驱动电路5392上形成可用作密封材料的绝缘层5408。
另外，显示元件不局限于液晶元件而可以使用EL元件或电泳元件等的各种显示元件。
可以组合本实施方式的显示装置的结构和实施方式1及实施方式2所描述的移位寄存器。例如，当使用非晶半导体或微晶半导体等的非单晶半导体、有机半导体或氧化物半导体等用作晶体管的半导体层时，在很多情况下晶体管的沟道宽度增大。但是，若是能够如本实施方式那样地减少驱动电路的寄生电容，则可以缩小晶体管的沟道宽度。因此，可以谋求缩小布局面积，从而可以使显示装置的边框变窄。或者，可以实现显示装置的高精细化。
实施方式8
在本实施方式中示出晶体管及电容元件的制造工序的一个例子。特别是，说明作为半导体层使用氧化物半导体的制造工序。
参照图25A至25C说明晶体管及电容元件的制造工序的一个例子。图25A至25C是晶体管5441及电容元件5442的制造工序的一个例子。晶体管5441是反交错型薄膜晶体管的一个例子，其中在氧化物半导体层上隔着源电极或漏电极设置有布线。
首先，在基板5420的整个面上通过溅射法形成第一导电层。接着，使用通过使用第一光掩模的光刻工序形成的抗蚀剂掩模选择性地对第一导电层进行蚀刻，从而形成导电层5421及导电层5422。导电层5421可以用作栅电极，导电层5422可以用作电容元件的一个电极。但是不局限于此，导电层5421及导电层5422可以具有用作布线、栅电极或电容元件的电极的部分。然后，去除抗蚀剂掩模。
接着，在整个面上通过等离子体CVD法或溅射法形成绝缘层5423。绝缘层5423可以用作栅极绝缘层，且覆盖导电层5421及导电层5422地形成。另外，在很多情况下，绝缘层5423的膜厚度为50nm至250nm。
接着，使用通过使用第二光掩模的光刻工序形成的抗蚀剂掩模对绝缘层5423选择性地进行蚀刻来形成达到导电层5421的接触孔5424。然后，去除抗蚀剂掩模。但是不局限于此，也可以省略接触孔5424。或者，可以在形成氧化物半导体层之后形成接触孔5424。到此为止的阶段的截面图相当于图25A。
接着，在整个面上通过溅射法形成氧化物半导体层。但是，不局限于此，也可以通过溅射法形成氧化物半导体层，且在其上形成缓冲层(例如，n+层)。另外，在很多情况下，氧化物半导体层的膜厚度为5nm至200nm。
接着，使用第三光掩模对氧化物半导体层选择性地进行蚀刻。然后，去除抗蚀剂掩模。
接着，在整个面上通过溅射法形成第二导电层。然后，使用通过使用第四光掩模的光刻工序形成的抗蚀剂掩模对第二导电层选择性地进行蚀刻来形成导电层5429、导电层5430及导电层5431。导电层5429通过接触孔5424与导电层5421连接。导电层5429及导电层5430可以用作源电极或漏电极，并且导电层5431可以用作电容元件的另一个电极。但是，不局限于此，导电层5429、导电层5430及导电层5431也可以包括用作布线、源电极或漏电极、或电容元件的电极的部分。到此为止的阶段的截面图相当于图25B。
接着，在大气气氛下或氮气氛下以200℃至600℃进行加热处理。通过该热处理，进行In-Ga-Zn-O类非单晶层的原子级的重新排列。像这样，通过热处理(还包括光退火)消除阻碍载流子移动的畸变。另外，进行该加热处理的时序不局限于此，只要在形成氧化物半导体之后，就可以以各种时序进行该加热处理。
接着，在整个面上形成绝缘层5432。绝缘层5432可以采用单层结构或层叠结构。例如，当作为绝缘层5432使用有机绝缘层时，涂敷有机绝缘层的材料的组成物，在大气气氛下或氮气氛下以200℃至600℃的加热处理形成有机绝缘层。像这样，通过形成与氧化物半导体层接触的有机绝缘层，可以制造电特性可靠性高的薄膜晶体管。另外，当使用用作绝缘层5432的有机绝缘层时，可以在有机绝缘层之下设置氮化硅膜或氧化硅膜。
接着，在整个面上形成第三导电层。然后，使用通过使用第五光掩模的光刻工序形成的抗蚀剂掩模对第三导电层选择性地进行蚀刻来形成导电层5433及导电层5434。到此为止的阶段的截面图相当于图25C。导电层5433及导电层5434可以用作布线、像素电极、反射电极、透光电极或电容元件的电极。特别是，由于导电层5434与导电层5422连接，因此可以用作电容元件5442的电极。但是，不局限于此，导电层5434还可以具有连接第一导电层和第二导电层的功能。例如，通过连接导电层5433和导电层5434，可以使导电层5422和导电层5430通过第三导电层(导电层5433及导电层5434)连接。
通过上述工序，可以制造晶体管5441和电容元件5442。
另外，如图25D所示，可以在氧化物半导体层5425上形成绝缘层5435。
此外，如图25E所示，可以在对第二导电层进行图案形成之后形成氧化物半导体层5425。
注意，作为本实施方式的基板、绝缘层、导电层及半导体层，可以使用与其他实施方式所描述的材料或本说明书所描述的材料相同的材料。
通过将本实施方式的晶体管用于实施方式1及实施方式2所描述的移位寄存器或包括它的显示装置，可以将显示部形成得较大。或者，可以实现显示部的高精细化。
实施方式9
在本实施方式中说明电子设备的例子。
图26A至26H以及图27A至27D是示出电子设备的图。这些电子设备可以包括框体5000、显示部5001、扬声器5003、LED灯5004、操作键5005(电源开关或控制显示装置的工作的操作开关)、连接端子5006、传感器5007(它包括测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风5008等。
图26A示出移动计算机，该移动计算机除了上述以外还可以包括开关5009、红外端口5010等。图26B示出具备记录媒体的便携式图像再现装置(例如DVD再现装置)，该便携式图像再现装置除了上述以外还可以包括第二显示部5002、记录媒体读取部5011等。图26C示出护目镜型显示器，该护目镜型显示器除了上述以外还可以包括第二显示部5002、支撑部5012、耳机5013等。图26D示出便携式游戏机，该便携式游戏机除了上述以外还可以包括记录媒体读取部5011等。图26E示出投影仪装置，该投影仪装置除了上述以外还可以包括光源5033、投射透镜5034等。图26F示出便携式游戏机，该便携式游戏机除了上述以外还可以包括第二显示部5002、记录媒体读取部5011等。图26G示出电视接收机，该电视接收机除了上述以外还可以包括调谐器、图像处理部等。图26H示出便携式电视接收机，该便携式电视接收机除了上述以外还可以包括能够收发信号的充电器5017等。图27A示出显示器，该显示器除了上述以外还可以包括支撑台5018等。图27B示出照相机，该照相机除了上述以外还可以包括外部连接端口5019、快门按钮5015、图像接收部5016等。图27C示出计算机，该计算机除了上述以外还可以包括定位装置5020、外部连接端口5019、读写器5021等。图27D示出移动电话机，该移动电话机除了上述以外还可以包括天线5014、用于移动电话·移动终端的单波段广播(one-segment broadcasting)部分接收服务用调谐器等。
图26A至26H、图27A至27D所示的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上；触控面板；显示日历、日期或时刻等；通过利用各种软件(程序)控制处理；进行无线通信；通过利用无线通信功能来连接到各种计算机网络；通过利用无线通信功能，进行各种数据的发送或接收；读出储存在记录媒体中的程序或数据来将其显示在显示部上；等等。再者，在具有多个显示部的电子设备中，可以具有如下功能：一个显示部主要显示图像信息，而另一个显示部主要显示文字信息；或者，在多个显示部上显示考虑到视差的图像来显示立体图像；等等。再者，在具有图像接收部的电子设备中，可以具有如下功能：拍摄静态图像；拍摄动态图像；对所拍摄的图像进行自动或手动校正；将所拍摄的图像储存在记录媒体(外部或内置于影像拍摄装置)中；将所拍摄的图像显示在显示部上等。注意，图26A至26H、图27A至27D所示的电子设备可具有的功能不局限于上述功能，而可以具有各种各样的功能。
本实施方式所述的电子设备的特征在于，具有用来显示某些信息的显示部。特别是，因为当显示装置具有实施方式1及实施方式2所描述的移位寄存器时，可以防止电路的错误工作，所以可以谋求显示质量的提高。
下面，说明半导体装置的应用例子。
图27E表示将半导体装置和建筑物设置为一体的例子。图27E包括框体5022、显示部5023、作为操作部的遥控装置5024、扬声器5025等。半导体装置以壁挂式的方式结合到建筑物内并且可以不需要较大的空间而设置。
图27F表示在建筑物内将半导体装置和建筑物设置为一体的另一个例子。显示面板5026被结合到浴室5027内，并且洗澡的人可以观看显示面板5026。
注意，在本实施方式中，举出墙、浴室作为建筑物的例子。但是，本实施方式不局限于此，也可以将半导体装置安装到各种建筑物。
下面，表示将半导体装置和移动体设置为一体的例子。
图27G表示将半导体装置设置到汽车中的例子。显示面板5028被安装到汽车的车体5029，并且可以根据需要而显示车体的工作或从车体内部或外部输入的信息。另外，也可以具有导航功能。
图27H表示将半导体装置和旅客用飞机设置为一体的例子。图27H表示在将显示面板5031设置在旅客用飞机的座位上方的天花板5030上的情况下的使用形状。显示面板5031通过铰链部5032被结合到天花板5030，并且利用铰链部5032的伸缩乘客可以观看显示面板5031。显示面板5031具有通过乘客的操作来显示信息的功能。
注意，在本实施方式中，举出汽车、飞机作为移动体，但是不限于此，还可以设置在各种移动体诸如摩托车、自动四轮车(包括汽车、公共汽车等)、电车(包括单轨、铁路等)以及船舶等。
本说明书根据2009年3月27日在日本专利局受理的日本专利申请编号2009-077955而制作，所述申请内容包括在本说明书中。

Claims (6)

1.一种半导体装置，包括：
驱动电路，该驱动电路包括分别具有第一至第三晶体管以及分别连接到第一至第四信号线的第一至第四端子的多个脉冲输出电路；以及
像素部，
其中，所述第一晶体管的第一端子电连接到所述第一信号线，
所述第一晶体管的第二端子电连接到所述第四信号线，
所述第二晶体管的栅极和第一端子电连接到所述第三信号线，
所述第三晶体管的第一端子电连接到所述第三信号线，
所述第三晶体管的栅极电连接到所述第二信号线，
所述第一晶体管的栅极、所述第二晶体管的第二端子以及所述第三晶体管的第二端子彼此电连接，
第一时钟信号供给到所述第一信号线，
第二时钟信号供给到所述第二信号线，
前级信号供给到所述第三信号线，
从所述第四信号线输出输出信号，
并且，所述第一时钟信号和所述第二时钟信号的占空比互不相同。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一时钟信号从H电平的信号改变为L电平的信号之后至所述第二时钟信号从L电平的信号改变为H电平的信号的期间、比所述前级信号从L电平的信号改变为H电平的信号的期间长。
3.根据权利要求1所述的半导体装置，其特征在于，
所述驱动电路包括控制电路、第四晶体管以及第五晶体管，
所述第四晶体管的第一端子电连接到所述第四信号线，
所述第四晶体管的第二端子电连接到用来供给低电源电位的布线，
所述第五晶体管的第一端子电连接到所述第一晶体管的栅极、所述第二晶体管的第二端子及所述第三晶体管的第二端子彼此电连接的节点，
所述第五晶体管的第二端子电连接到所述用来供给低电源电位的布线，
并且所述控制电路根据所述第一晶体管的栅极、所述第二晶体管的第二端子及所述第三晶体管的第二端子彼此电连接的所述节点的电位，控制所述第四晶体管的栅极的电位和所述第五晶体管的栅极的电位。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一至第五晶体管具有相同的极性。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第一时钟信号供给到奇数级的脉冲输出电路中的第一端子，
所述第二时钟信号供给到所述奇数级的脉冲输出电路中的第二端子，
第三时钟信号供给到偶数级的脉冲输出电路中的第一端子，
并且第四时钟信号供给到所述偶数级的脉冲输出电路中的第二端子。
6.一种包括根据权利要求1所述的半导体装置以及操作开关的电子设备。
CN201010155622.3A 2009-03-27 2010-03-26 液晶显示装置 Active CN101847387B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009077955 2009-03-27
JP2009-077955 2009-03-27

Publications (2)

Publication Number Publication Date
CN101847387A true CN101847387A (zh) 2010-09-29
CN101847387B CN101847387B (zh) 2014-01-08

Family

ID=42771986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010155622.3A Active CN101847387B (zh) 2009-03-27 2010-03-26 液晶显示装置

Country Status (4)

Country Link
US (9) US8519929B2 (zh)
JP (9) JP2010250303A (zh)
KR (7) KR101752640B1 (zh)
CN (1) CN101847387B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402936A (zh) * 2011-11-23 2012-04-04 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路和显示装置
CN103258500A (zh) * 2013-04-24 2013-08-21 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
CN108062938A (zh) * 2018-01-05 2018-05-22 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2020124870A1 (zh) * 2018-12-20 2020-06-25 深圳市华星光电技术有限公司 信号传输系统及信号传输方法
CN111768713A (zh) * 2020-07-31 2020-10-13 武汉天马微电子有限公司 一种显示面板以及显示装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235725B1 (ko) * 2009-10-16 2021-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8854220B1 (en) * 2010-08-30 2014-10-07 Exelis, Inc. Indicating desiccant in night vision goggles
DE112012002065T5 (de) 2011-05-13 2014-02-20 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
US9466618B2 (en) 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same
US8902205B2 (en) * 2011-06-01 2014-12-02 Pixtronix, Inc. Latching circuits for MEMS display devices
US8804344B2 (en) * 2011-06-10 2014-08-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film
CN102654970B (zh) * 2012-05-09 2014-12-31 天马微电子股份有限公司 一种光栅驱动电路及3d显示器
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
CN103578433B (zh) * 2012-07-24 2015-10-07 北京京东方光电科技有限公司 一种栅极驱动电路、方法及液晶显示器
WO2014054518A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
WO2014054517A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ、それを備える表示装置、およびシフトレジスタの駆動方法
WO2014054516A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ、それを備える表示装置、およびシフトレジスタの駆動方法
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JPWO2014208123A1 (ja) 2013-06-28 2017-02-23 シャープ株式会社 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
TW202307813A (zh) 2014-02-21 2023-02-16 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US10199006B2 (en) 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
WO2016002644A1 (ja) * 2014-07-04 2016-01-07 シャープ株式会社 シフトレジスタおよびそれを備える表示装置
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9626895B2 (en) * 2015-08-25 2017-04-18 Chunghwa Picture Tubes, Ltd. Gate driving circuit
JP6530557B2 (ja) * 2016-03-25 2019-06-12 日立オートモティブシステムズ株式会社 車載処理装置及び車載システム
JP6784148B2 (ja) 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
CN106652906B (zh) * 2017-01-05 2019-02-05 上海天马有机发光显示技术有限公司 显示面板、驱动方法及显示装置
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
KR20230164225A (ko) * 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP7107878B2 (ja) * 2019-03-25 2022-07-27 ヤンマーパワーテクノロジー株式会社 作業車両用の目標経路生成システム
CN110060641A (zh) * 2019-04-23 2019-07-26 深圳市华星光电技术有限公司 显示装置系统电路及显示装置
KR20210059834A (ko) * 2019-11-15 2021-05-26 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061547A1 (en) * 1995-03-29 2004-04-01 Masayuki Miyazaki Semiconductor integrated circuit device
JP2006293299A (ja) * 2005-04-11 2006-10-26 Lg Philips Lcd Co Ltd ゲートドライバ、ゲートドライバの駆動方法およびこれを備えた表示装置
CN1912965A (zh) * 2005-08-08 2007-02-14 三星电子株式会社 移位寄存器以及具有该移位寄存器的显示装置
CN101166023A (zh) * 2006-10-17 2008-04-23 株式会社半导体能源研究所 脉冲输出电路、移位寄存器、以及显示装置
CN101187743A (zh) * 2006-11-20 2008-05-28 三星电子株式会社 液晶显示器及其驱动方法

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5434899A (en) 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5859630A (en) 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3809750B2 (ja) 1999-12-02 2006-08-16 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP3535067B2 (ja) 2000-03-16 2004-06-07 シャープ株式会社 液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4501048B2 (ja) 2000-12-28 2010-07-14 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4310939B2 (ja) 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4397555B2 (ja) 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
KR100830524B1 (ko) 2001-12-29 2008-05-21 엘지디스플레이 주식회사 액정표시장치의 빛샘 방지 구조
EP1331627B1 (en) * 2002-01-24 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the semiconductor device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP4593071B2 (ja) 2002-03-26 2010-12-08 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4473492B2 (ja) 2002-05-28 2010-06-02 東芝モバイルディスプレイ株式会社 シフトレジスタ
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4984369B2 (ja) * 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP4425547B2 (ja) 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
KR100918180B1 (ko) 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7319452B2 (en) 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
US20070151144A1 (en) 2003-05-06 2007-07-05 Samsung Electronics Co., Ltd. Detergent comprising the reaction product an amino alcohol, a high molecular weight hydroxy aromatic compound, and an aldehydye
KR100913303B1 (ko) 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7486269B2 (en) 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005181975A (ja) * 2003-11-20 2005-07-07 Seiko Epson Corp 画素回路、電気光学装置および電子機器
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4628004B2 (ja) * 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7639226B2 (en) 2004-05-31 2009-12-29 Lg Display Co., Ltd. Liquid crystal display panel with built-in driving circuit
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101019416B1 (ko) * 2004-06-29 2011-03-07 엘지디스플레이 주식회사 쉬프트레지스터 및 이를 포함하는 평판표시장치
US8605027B2 (en) 2004-06-30 2013-12-10 Samsung Display Co., Ltd. Shift register, display device having the same and method of driving the same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP2006164477A (ja) 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5190722B2 (ja) 2005-05-20 2013-04-24 Ｎｌｔテクノロジー株式会社 ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR101143004B1 (ko) 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
KR101166819B1 (ko) 2005-06-30 2012-07-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP2007108453A (ja) * 2005-10-14 2007-04-26 Epson Imaging Devices Corp 液晶表示装置
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
EP1804229B1 (en) 2005-12-28 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for inspecting the same
JP5132884B2 (ja) 2005-12-28 2013-01-30 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP2007207411A (ja) * 2006-01-05 2007-08-16 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
TW200735027A (en) 2006-01-05 2007-09-16 Mitsubishi Electric Corp Shift register and image display apparatus containing the same
WO2007080813A1 (en) * 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4912000B2 (ja) 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
EP1843194A1 (en) * 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5079350B2 (ja) 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI444731B (zh) * 2006-05-16 2014-07-11 Semiconductor Energy Lab 液晶顯示裝置和半導體裝置
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101512338B1 (ko) 2007-05-29 2015-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
US7936332B2 (en) 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
TWI342544B (en) 2006-06-30 2011-05-21 Wintek Corp Shift register
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101272337B1 (ko) 2006-09-01 2013-06-07 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
US8159422B2 (en) 2006-09-05 2012-04-17 Canon Kabushiki Kaisha Light emitting display device with first and second transistor films and capacitor with large capacitance value
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
KR101240655B1 (ko) 2006-09-29 2013-03-08 삼성디스플레이 주식회사 표시 장치의 구동 장치
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5525685B2 (ja) * 2006-10-17 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140490A (ja) 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008140522A (ja) * 2006-12-05 2008-06-19 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置、並びに電圧信号生成回路
US20080211760A1 (en) 2006-12-11 2008-09-04 Seung-Soo Baek Liquid Crystal Display and Gate Driving Circuit Thereof
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008205767A (ja) 2007-02-20 2008-09-04 Seiko Epson Corp レベルシフト回路および電気光学装置
JP4912186B2 (ja) 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008251084A (ja) 2007-03-30 2008-10-16 Sanyo Electric Co Ltd 対物レンズ支持装置
JP2008251094A (ja) * 2007-03-30 2008-10-16 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP5042077B2 (ja) 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
TWI385624B (zh) 2007-04-11 2013-02-11 Wintek Corp 移位暫存器及其位準控制器
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2008297753A (ja) 2007-05-30 2008-12-11 Takizawa Corporation Kk 軸可動型蝶番およびこの蝶番を用いた両面表示装置
KR101329791B1 (ko) * 2007-07-16 2013-11-15 삼성디스플레이 주식회사 액정 표시 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI525603B (zh) * 2009-01-16 2016-03-11 半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
JP2010192019A (ja) 2009-02-17 2010-09-02 Sharp Corp シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP7021913B2 (ja) * 2017-11-16 2022-02-17 株式会社ディスコ 液体供給ユニット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061547A1 (en) * 1995-03-29 2004-04-01 Masayuki Miyazaki Semiconductor integrated circuit device
JP2006293299A (ja) * 2005-04-11 2006-10-26 Lg Philips Lcd Co Ltd ゲートドライバ、ゲートドライバの駆動方法およびこれを備えた表示装置
CN1912965A (zh) * 2005-08-08 2007-02-14 三星电子株式会社 移位寄存器以及具有该移位寄存器的显示装置
CN101166023A (zh) * 2006-10-17 2008-04-23 株式会社半导体能源研究所 脉冲输出电路、移位寄存器、以及显示装置
CN101187743A (zh) * 2006-11-20 2008-05-28 三星电子株式会社 液晶显示器及其驱动方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402936A (zh) * 2011-11-23 2012-04-04 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路和显示装置
CN103258500A (zh) * 2013-04-24 2013-08-21 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
CN103258500B (zh) * 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
CN108062938A (zh) * 2018-01-05 2018-05-22 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2020124870A1 (zh) * 2018-12-20 2020-06-25 深圳市华星光电技术有限公司 信号传输系统及信号传输方法
CN111768713A (zh) * 2020-07-31 2020-10-13 武汉天马微电子有限公司 一种显示面板以及显示装置

Also Published As

Publication number Publication date
US20190312146A1 (en) 2019-10-10
JP2015165321A (ja) 2015-09-17
US11575049B2 (en) 2023-02-07
US20230019400A1 (en) 2023-01-19
JP6788068B2 (ja) 2020-11-18
KR102374796B1 (ko) 2022-03-16
US8519929B2 (en) 2013-08-27
KR20190021297A (ko) 2019-03-05
US10181530B2 (en) 2019-01-15
JP7153785B2 (ja) 2022-10-14
KR20210100576A (ko) 2021-08-17
JP2022019785A (ja) 2022-01-27
KR102081660B1 (ko) 2020-02-26
KR101752640B1 (ko) 2017-06-30
US10714630B2 (en) 2020-07-14
JP2010250303A (ja) 2010-11-04
KR20200018798A (ko) 2020-02-20
US10297693B1 (en) 2019-05-21
KR101954073B1 (ko) 2019-03-05
JP2019148824A (ja) 2019-09-05
US20190148559A1 (en) 2019-05-16
JP2018049297A (ja) 2018-03-29
JP6007285B2 (ja) 2016-10-12
JP7462004B2 (ja) 2024-04-04
KR20220034760A (ko) 2022-03-18
US9362412B2 (en) 2016-06-07
KR20200092289A (ko) 2020-08-03
JP2021015293A (ja) 2021-02-12
KR102487442B1 (ko) 2023-01-11
US20100245304A1 (en) 2010-09-30
US20160276490A1 (en) 2016-09-22
KR20170070859A (ko) 2017-06-22
JP6263588B2 (ja) 2018-01-17
JP2024050719A (ja) 2024-04-10
US11916150B2 (en) 2024-02-27
KR102289225B1 (ko) 2021-08-12
US10026848B2 (en) 2018-07-17
US11127858B2 (en) 2021-09-21
KR102139581B1 (ko) 2020-07-30
US20200350437A1 (en) 2020-11-05
JP2016219845A (ja) 2016-12-22
US20130334527A1 (en) 2013-12-19
KR20100108231A (ko) 2010-10-06
US20210384358A1 (en) 2021-12-09
US20180323304A1 (en) 2018-11-08
JP2022179597A (ja) 2022-12-02
CN101847387B (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
CN101847387B (zh) 液晶显示装置
JP6309670B2 (ja) シフトレジスタ及び半導体装置
CN102024410B (zh) 半导体装置及电子设备
CN102024412A (zh) 半导体装置和显示装置
CN101847388A (zh) 液晶显示装置及其驱动方法以及包含其的电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant