TWI828102B - 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法 - Google Patents

液晶顯示裝置、ｅｌ顯示裝置以及其製造方法 Download PDF

Info

Publication number
TWI828102B
TWI828102B TW111112758A TW111112758A TWI828102B TW I828102 B TWI828102 B TW I828102B TW 111112758 A TW111112758 A TW 111112758A TW 111112758 A TW111112758 A TW 111112758A TW I828102 B TWI828102 B TW I828102B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
wiring
transistor
semiconductor layer
Prior art date
Application number
TW111112758A
Other languages
English (en)
Other versions
TW202247296A (zh
Inventor
山崎舜平
小山潤
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202247296A publication Critical patent/TW202247296A/zh
Application granted granted Critical
Publication of TWI828102B publication Critical patent/TWI828102B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明的課題是不增加在具有電晶體的顯示裝置的製程中使用的光掩模個數而提高電晶體的可靠性。在該電晶體中，省略用來形成島狀半導體層的光微影製程及蝕刻製程，不增加光掩模個數而製造島狀半導體層。明確地說，藉由形成閘極電極的製程、形成用來減少蝕刻製程等所造成的損傷的保護層的製程、形成源極電極及汲極電極的製程、形成接觸孔的製程、形成像素電極的製程的五個光微影製程製造液晶顯示裝置。並且本發明的一個方式的液晶顯示裝置具有在形成接觸孔的製程同時形成且用來斷開半導體層的溝槽部分。

Description

液晶顯示裝置、EL顯示裝置以及其製造方法
本發明係關於半導體裝置、液晶顯示裝置、EL顯示裝置以及其製造方法。
注意，在本說明書中，半導體裝置指的是能夠藉由利用半導體特性工作的所有裝置，因此，電晶體、半導體電路、記憶體裝置、攝像裝置、顯示裝置、電光裝置及電子裝置等都是半導體裝置。
使用電晶體的主動矩陣型液晶顯示裝置及EL(Electroluminescence：電致發光)顯示裝置等的顯示裝置被實用化。電晶體不侷限於顯示裝置，而廣泛地應用於IC(Integrated Circuit：積體電路)等電子裝置。
近年來，對顯示裝置的螢幕尺寸的大面積化、高精細化及高孔徑比化的要求提高。此外，對顯示裝置的高可靠性及生產成本的降低被要求。
在液晶顯示裝置及EL顯示裝置中，將電晶體用於切換元件或驅動電晶體等。因此，為了顯示裝置確保高可靠性，提高電晶體的可靠性是重要的。此外，為了以降低生產成本為目的使顯示裝置的製程簡化，使電晶體的製程簡化是有效的。
作為提高電晶體的可靠性的方法，降低半導體層的劣化的技術是有效的。由於光微影製程中的蝕刻製程所造成的損傷及從其他層到半導體層的雜質擴散導致半導體層的劣化。因此，為了降低半導體層的劣化，設置用來減少光微影製程等的製程所造成的損傷的層或設置用來防止從其他層雜質擴散到半導體層的障壁膜的技術是有效的。
此外，對電晶體的製程的簡化，縮減或簡化光微影製程是有效的。例如，若是增加一個光微影製程，則需要如下製程：抗蝕劑塗敷、預烘乾、曝光、顯影、後烘乾等的製程以及在其前後的製程中的膜的形成、蝕刻製程、抗蝕劑的剝離、清洗及乾燥製程等。因此，若是在製程中增加一個光微影製程，則大幅度地增加製程數。
作為一個例子，一般來說，在用於大型液晶顯示裝置的切換元件的底閘極型電晶體的製程中，藉由至少使用五個光掩模的光微影製程製造該電晶體。明確而言，至於液晶顯示裝置的像素的電晶體，需要如下五個光微影製程：形成閘極電極(包括在同一層中形成的佈線)的製程；形成島狀半導體層的製程；形成源極電極及汲極電極(包括在同一層中形成的佈線)的製程；形成開口部(接觸孔)(去除 包括開口部以外的絕緣層等)的製程；以及形成像素電極(包括在同一層中形成的佈線等)的製程。因此在電晶體的製程中，由於縮減一個光掩模或使光微影製程簡化縮短製程的效果很大。
作為另一個例子，一般來說，在用於大型EL顯示裝置的切換元件的底閘極型電晶體的製程中，藉由至少使用六個光掩模的光微影製程製造該電晶體。明確而言，至於EL顯示裝置的像素的電晶體，需要如下六個光微影製程：形成閘極電極(包括在同一層中形成的佈線)的製程；形成島狀半導體層的製程；形成源極電極及汲極電極(包括在同一層中形成的佈線)的製程；形成開口部(接觸孔)(去除包括開口部以外的絕緣層等)的製程；形成EL元件的一方電極(包括在同一層中形成的佈線等)的製程；以及形成用來按每顏色分別塗布EL層的隔壁層的製程。因此在電晶體的製程中，由於縮減一個光掩模或使光微影製程簡化縮短製程的效果很大。
由此，為了縮減或簡化電晶體的製程中的光微影製程，展開了大量的技術開發。作為用來使光微影製程簡化的技術，有背面曝光、抗蝕劑回流(resist reflow)或剝離法(lift_off method)等技術。此外，作為電晶體的製程中的用來簡化光微影製程的典型技術，使用多色調掩模(被稱為半色調掩模或灰色調掩模的掩模)的技術被廣泛地周知。作為使用多色調掩模減少製造步驟的技術，例如可以舉出專利文獻1。
[專利文獻1] 日本專利申請公開第2003-179069號公報
但是，當縮減或簡化光微影製程以實現生產成本的降低時，當半導體層的蝕刻製程時或源極電極(也稱為第一電極)及汲極電極(也稱為第二電極)的蝕刻製程時，半導體層的一部分被暴露於蝕刻氣體或蝕刻劑中，而產生半導體層的劣化的問題。
此外，為了降低半導體層的劣化，可以考慮到設置用來減少蝕刻製程等所造成的損傷的保護層。但是為了設置半導體層上的保護層和保護層中的用來連接第一電極及第二電極與半導體層的開口部，需要一個掩模。由於該光掩模個數的增加，當考慮作為液晶顯示裝置的像素的電晶體的底閘極型電晶體時，至少需要六個光掩模。此外，由於該光掩模個數的增加，當考慮作為EL顯示裝置的像素的電晶體的底閘極型電晶體時，光掩模個數至少增加到七個。因此，當為了降低半導體層的劣化只採用設置用來減少蝕刻製程等所造成的損傷的保護層的結構時，產生光微影製程及蝕刻製程增加的問題。
因此，本發明的一個方式的課題之一是不增加電晶體的製程中的光微影製程而降低半導體層的劣化。
此外，本發明的一個方式的課題之一是不增加在具有電晶體的顯示裝置的製程中使用的光掩模個數而提高電晶體的可靠性。
本發明的一個方式是一種半導體裝置，該半導體裝置可以藉由省略用來形成島狀半導體層的光微影製程及蝕刻製程，不增加光掩模個數而製造。明確地說，藉由形成閘極電極(包括在同一層中形成的佈線)的製程、形成用來減少蝕刻製程等所造成的損傷的保護層的製程、形成第一電極及第二電極(包括在同一層中形成的佈線)的製程、形成開口部(去除包括開口部以外的絕緣層等)的製程、形成像素電極(包括在同一層中形成的佈線等)的製程的五個光微影製程，形成用於液晶顯示裝置的半導體裝置。並且，本發明的一個方式的半導體裝置具有在形成開口部的製程同時形成的用來斷開半導體層的溝槽部分。此外，在本發明的一個方式的半導體裝置中，在半導體層上的保護層中設置開口部，因此藉由該開口部第一電極及第二電極與半導體層連接，而降低重疊於該開口部以外的保護層的半導體層的劣化。
本發明的一個方式是一種液晶顯示裝置，包括：包括閘極電極、半導體層、保護層、第一電極以及第二電極的電晶體；與閘極電極電連接的第一佈線；與第一電極電連接的第二佈線；與第二電極電連接的像素電極；電容佈線；以及溝槽部分，其中在半導體層上連接地設置有保護層，以與第一佈線、第二佈線、像素電極、電容佈線重疊的方式設置有半導體層及保護層，第一電極及第二電極藉由形成於保護層中的開口部電連接到半導體層，溝槽部分在第一佈線上在第一佈線的線寬度方向橫穿過而形成，此 外溝槽部分在與第二佈線延伸的方向平行的方向超越像素電極的端部而形成。
本發明的一個方式較佳為液晶顯示裝置，其中在溝槽部分的底面沒有半導體層。
本發明的一個方式較佳為液晶顯示裝置，其中在溝槽部分的側面具有半導體層。
本發明的一個方式較佳為液晶顯示裝置，其中溝槽部分與配向膜重疊。
本發明的一個方式較佳為液晶顯示裝置，其中溝槽部分的至少一部分與像素電極重疊。
本發明的一個方式較佳為液晶顯示裝置，其中半導體層為氧化物半導體。
本發明的一個方式較佳為液晶顯示裝置，其中保護層為具有絕緣性的氧化物。
本發明的一個方式較佳為液晶顯示裝置，其中具有絕緣性的氧化物是在包含銦、鎵及鋅的氧化物中，將鎵的一部分置換為選自鈦、鋯、鉿和鍺中的至少一種元素的材料。
本發明的一個方式是一種液晶顯示裝置的製造方法，包括如下步驟：藉由第一光微影製程在基板上形成閘極電極；在閘極電極層上形成閘極絕緣層；在閘極絕緣層上形成半導體層；藉由第二光微影製程在半導體層上形成具有開口部的保護層；藉由第三光微影製程在保護層上形成藉由開口部接觸於半導體層的第一電極及第二電極；在第一 電極及第二電極上形成絕緣層；藉由第四光微影製程選擇性地去除與第二電極重疊的絕緣層的一部分來形成開口部，並且去除絕緣層的一部分、半導體層的一部分、閘極絕緣層的一部分來形成溝槽部分；以及藉由第五光微影製程在絕緣層上形成像素電極。
本發明的一個方式較佳為液晶顯示裝置的製造方法，其中在基板和閘極電極之間形成基底層。
本發明的一個方式較佳為液晶顯示裝置的製造方法，其中半導體層包含氧化物半導體。
本發明的一個方式較佳為液晶顯示裝置的製造方法，包括在形成開口部之後，清洗在保護層的開口部中露出的半導體層的表面的製程。
此外，本發明的一個方式是一種半導體裝置，該半導體裝置可以藉由省略用來形成島狀半導體層的光微影製程及蝕刻製程，不增加光掩模個數而製造。明確地說，藉由形成閘極電極(包括在同一層中形成的佈線)的製程、形成用來減少蝕刻製程等所造成的損傷的保護層的製程、形成源極電極及汲極電極(包括在同一層中形成的佈線)的製程、形成開口部(去除包括開口部以外的絕緣層等)的製程、形成EL元件的一方電極(包括在同一層中形成的佈線等)的製程、形成用來按每顏色分別塗布EL層的隔壁層的製程的六個光微影製程，形成用於EL顯示裝置的半導體裝置。並且，本發明的一個方式的半導體裝置具有在形成開口部的製程同時形成的用來斷開半導體層的溝槽部分。 此外，在本發明的一個方式的半導體裝置中，在半導體層上的保護層中設置開口部，因此藉由該開口部中源極電極及汲極電極與半導體層連接，而降低重疊於該開口部以外的保護層的半導體層的劣化。
本發明的一個方式是一種EL顯示裝置，包括：第一電晶體；第二電晶體；與第一電晶體的閘極電極電連接的第一佈線；與用作第一電晶體的源極或汲極的電極的一方電連接的第二佈線；與用作第二電晶體的源極或汲極的電極的一方電連接的第三佈線；使用作第一電晶體的源極或汲極的電極的另一方與第二電晶體的閘極電極電連接的第四佈線；與用作第二電晶體的源極或汲極的電極的另一方電連接的EL元件；形成在用作第一電晶體的源極或汲極的電極的另一方與第三佈線重疊的區域的電容元件；以及溝槽部，其中在第一電晶體及第二電晶體的半導體層上連接地設置有保護層，以與第一佈線、第二佈線、第三佈線、第四佈線、EL元件重疊的方式設置有半導體層及保護層，用作第一電晶體及第二電晶體的源極或汲極的電極藉由形成於保護層的開口部電連接到半導體層，溝槽部分在第一佈線上在第一佈線的線寬度方向橫穿過而形成，並在與第二佈線及第三佈線延伸的方向平行的方向於第二電晶體的閘極電極的線寬度方向橫穿過而形成。
本發明的一個方式較佳為EL顯示裝置，其中在溝槽部分的底面沒有半導體層。
本發明的一個方式較佳為EL顯示裝置，其中在溝槽 部分的側面具有半導體層。
本發明的一個方式較佳為EL顯示裝置，其中溝槽部分與隔壁層重疊。
本發明的一個方式較佳為EL顯示裝置，其中EL元件的一方電極和第四佈線形成在同一的層中。
本發明的一個方式較佳為EL顯示裝置，其中半導體層為氧化物半導體。
本發明的一個方式較佳為EL顯示裝置，其中保護層為具有絕緣性的氧化物。
本發明的一個方式較佳為EL顯示裝置，其中具有絕緣性的氧化物是在包含銦、鎵及鋅的氧化物中，將鎵的一部分置換為選自鈦、鋯、鉿和鍺中的至少一種元素的材料。
此外，本發明的一個方式是一種EL顯示裝置的製造方法，包括如下步驟：藉由第一光微影製程在基板上形成閘極電極；在閘極電極層上形成閘極絕緣層；在閘極絕緣層上形成半導體層；藉由第二光微影製程在半導體層上形成具有開口部的保護層；藉由第三光微影製程在保護層上形成藉由保護層的開口部接觸於半導體層的源極電極及汲極電極；在源極電極及汲極電極上形成絕緣層；藉由第四光微影製程選擇性地去除絕緣層的一部分來形成開口部，並且去除絕緣層的一部分、半導體層的一部分、閘極絕緣層的一部分來形成溝槽部分；藉由第五光微影製程在絕緣層的開口部及絕緣層上形成EL元件的一方電極；以及藉 由第六光微影製程在EL元件的一方電極的一部分及絕緣層上形成用來按每顏色分別塗布EL元件的EL層的隔壁層。
本發明的一個方式較佳為EL顯示裝置的製造方法，其中在基板和閘極電極之間形成基底層。
本發明的一個方式較佳為EL顯示裝置的製造方法，其中半導體層包含氧化物半導體。
本發明的一個方式較佳為EL顯示裝置的製造方法，包括在形成開口部之後，清洗在保護層的開口部中露出的半導體層的表面的製程。
根據本發明的一個方式，可以不增加電晶體的製程中的光微影製程而降低半導體層的劣化。
此外，根據本發明的一個方式，可以不增加在具有電晶體的顯示裝置的製程中使用的光掩模個數而提高電晶體的可靠性。
100:半導體裝置
101:基板
102:像素區域
103:端子部
104:端子部
105:端子
105_i:端子
106:端子
106_j:端子
107:端子
110:像素
111:電晶體
112:液晶元件
113:電容元件
114:電極
120:像素
130:像素
200:基板
201:基底層
202:閘極電極
203:佈線
204:閘極絕緣層
205:半導體層
206A:電極
206B:電極
207:絕緣層
208:開口部
210:像素電極
212:佈線
212_i:佈線
216:佈線
216_j:佈線
219:開口部
220:開口部
221:電極
222:電極
230:溝槽部分
231:端部
232:端部
240:溝槽部分
251:溝槽部分
252:溝槽部分
253:溝槽部分
254:溝槽部分
255:溝槽部分
256:溝槽部分
257:溝槽部分
258:溝槽部分
301:開口部
302:開口部
351:保護層
400:半導體裝置
401:基板
402:像素區域
403:端子部
404:端子部
405:端子
405_i:端子
406:端子
406_j:端子
407:端子
408:端子
410:像素
411:電晶體
412:電晶體
413:電容元件
414:EL元件
420:像素
430:像素
500:基板
501:基底層
502:閘極電極
503:佈線
504:閘極絕緣層
505:半導體層
506A:電極
506B:電極
507:絕緣層
508:開口部
510:電極
512:佈線
512_i:佈線
513:佈線
514:隔壁層
516:佈線
516_j:佈線
519:開口部
520:開口部
521:電極
522:電極
530:溝槽部分
540:溝槽部分
542:閘極電極
544:電極
546A:電極
546B:電極
551:溝槽部分
552:溝槽部分
553:溝槽部分
554:溝槽部分
555:溝槽部分
562:EL層
563:佈線
565:開口部
601:開口部
602:開口部
603:開口部
604:開口部
605:開口部
606:開口部
607:開口部
651:保護層
2702:外殼
2704:外殼
2705:顯示部
2707:顯示部
2712:軸部
2721:電源端子
2723:操作鍵
2725:揚聲器
2800:外殼
2801:外殼
2802:顯示面板
2803:揚聲器
2804:麥克風
2805:操作鍵
2806:指向裝置
2807:拍攝裝置用透鏡
2808:外部連接端子
2810:太陽能電池單元
2811:外部儲存槽
3001:主體
3002:外殼
3003:顯示部
3004:鍵盤
3021:主體
3022:觸控筆
3023:顯示部
3024:操作按鈕
3025:外部介面
3051:主體
3053:取景部
3054:操作開關
3055:顯示部B
3056:電池
3057:顯示部A
4001:基板
4002:像素部
4003:信號線驅動電路
4004:掃描線驅動電路
4005:密封材料
4006:基板
4008:液晶層
4010:電晶體
4013:液晶元件
4015:電極
4016:佈線
4018a:FPC
4018b:FPC
4019:各向異性導電層
4020:輸入端子
4030:電極
4031:電極
4032:絕緣層
4033:絕緣層
4035:間隔物
4040:溝槽部分
5001:基板
5002:像素部
5003:信號線驅動電路
5004:掃描線驅動電路
5005:密封材料
5006:基板
5008:EL層
5009:隔壁層
5010:電晶體
5013:EL元件
5015:電極
5016:佈線
5018a:FPC
5018b:FPC
5019:各向異性導電層
5020:輸入端子
5030:電極
5031:電極
5040:溝槽部分
9601:外殼
9603:顯示部
9605:支架
在圖式中：
圖1是說明本發明的一個方式的俯視圖；
圖2A至圖2D是說明本發明的一個方式的剖面圖；
圖3是說明本發明的一個方式的俯視圖；
圖4A至圖4C是說明本發明的一個方式的剖面圖；
圖5A和圖5B是說明本發明的一個方式的俯視圖及剖面圖；
圖6A和圖6B是說明本發明的一個方式的電路圖；
圖7(A1)至圖7(B2)是說明本發明的一個方式的俯視圖及剖面圖；
圖8A和圖8B是說明本發明的一個方式的俯視圖及剖面圖；
圖9A至圖9C是說明本發明的一個方式的剖面圖；
圖10A至圖10C是說明本發明的一個方式的剖面圖；
圖11A和圖11B是說明本發明的一個方式的俯視圖及剖面圖；
圖12A至圖12F是說明電子裝置的例子的圖；
圖13是說明本發明的一個方式的俯視圖；
圖14A至圖14D是說明本發明的一個方式的剖面圖；
圖15是說明本發明的一個方式的俯視圖；
圖16A至圖16C是說明本發明的一個方式的剖面圖；
圖17是說明本發明的一個的俯視圖；
圖18A和圖18B是說明本發明的一個方式的電路圖；
圖19(A1)至圖19(B2)是說明本發明的一個方式的俯視圖及剖面圖；
圖20A和圖20B是說明本發明的一個方式的俯視圖及剖面圖；
圖21A至圖21C是說明本發明的一個方式的剖面圖；
圖22A至圖22C是說明本發明的一個方式的剖面圖；
圖23A和圖23B是說明本發明的一個方式的俯視圖及剖面圖。
參照圖式對實施方式進行詳細的說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容可以不脫離本發明的宗旨及其範圍地變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下實施方式所記載的內容中。注意，在以下說明的發明的結構中，在不同的圖式之間共同使用同一的元件符號來表示同一部分或具有同一功能的部分，而省略其重複說明。
另外，本說明書等中的“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的，而不是用於在數目方面上進行限制。
另外，為了便於理解，有時圖式等中示出的各構成的位置、大小及範圍等不表示其實際的位置、大小及範圍等。為此，所公開的發明並不侷限於在圖式等中公開的位置、大小及範圍等。
另外，電晶體的“源極”和“汲極”的功能在使用極性不 同的電晶體的情況或電路工作的電流方向變化的情況等下，有時互相調換。因此，在本說明書中，“源極”及“汲極”可以被互相調換。
另外，在本說明書等中，“電極”或“佈線”不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
實施方式1
在本實施方式中，參照圖1至圖10C說明縮減光掩模數及光微影製程數的液晶顯示裝置的像素結構及製造方法的一個例子。
圖6A說明用於液晶顯示裝置的半導體裝置100的結構的一個例子。半導體裝置100在基板101上包括像素區域102、具有m個(m是1以上的整數)端子105及端子107的端子部103、以及具有n個(n是1以上的整數)端子106的端子部104。此外，半導體裝置100包括連接到端子部103的m個佈線212、連接到端子部104的n個佈線216以及佈線203。另外，像素區域102包括配置為縱m個(行)×橫n個(列)的矩陣狀的多個像素110。i行j列的像素110(i，j)(i是1以上且m以下的整數，j是1以上且n以下的整數)連接到佈線212_i、佈線216_j。另外，各像素與用作電容電極或電容佈線的佈線203連接，且佈線203與端子107連接。此外，佈線212_i與端子105_i連 接，佈線216_j與端子106_j連接。
端子部103及端子部104是外部輸入端子，其使用FPC(Flexible Printed Circuit：撓性印刷電路)等與設置在外部的控制電路連接。從設置在外部的控制電路供應的信號藉由端子部103及端子部104輸入到半導體裝置100中。圖6A示出在像素區域102的左右的外側形成端子部103且從兩個部分輸入信號的結構。圖6A還示出在像素區域102的上下的外側形成端子部104且從兩個部分輸入信號的結構。因為藉由從兩個部分輸入信號，供應信號的能力提高，所以半導體裝置100容易進行高速工作。另外，可以減少因半導體裝置100的大型化及高精細化所導致的佈線電阻的增大而信號延遲的影響。此外，因為可以使半導體裝置100具有冗餘性，所以可以提高半導體裝置100的可靠性。注意，雖然圖6A示出將端子部103和端子部104分別設置在兩個部分上，但是也可以設置在一個部分上。
圖6B示出像素110的電路結構。像素110包括電晶體111、液晶元件112及電容元件113。電晶體111的閘極電極連接到佈線212_i，並且電晶體111的源極和汲極中的一方電極(以下，稱為第一電極)連接到佈線216_j。此外，電晶體111的源極和汲極中的另一方電極(以下，稱為第二電極)連接到液晶元件112的一方電極及電容元件113的一方電極。液晶元件112的另一方電極連接到電極114。只要將電極114的電位設定為0V、GND或共同 電位等的固定電位，即可。電容元件113的另一方電極連接到佈線203。
電晶體111具有選擇是否對液晶元件112輸入從佈線216_j供應的影像信號的功能。當對佈線212_i供應使電晶體111處於導通狀態的信號時，對液晶元件112藉由電晶體111供應佈線216_j的影像信號。根據被供應的影像信號(電位)，液晶元件112的光透過率被控制。電容元件113用作用來保持供應到液晶元件112的電位的儲存電容(也稱為Cs電容)。電容元件113是不必需要設置的，但是藉由設置電容元件113，可以抑制起因於在電晶體111處於截止狀態時流在第一電極和第二電極之間的電流(截止電流)的施加到液晶元件112的電位的變動。
作為形成電晶體111的通道的半導體層，可以使用單晶半導體、多晶半導體、微晶半導體或非晶半導體等。作為半導體材料，例如可以舉出矽、鍺、矽鍺、碳化矽或砷化鎵等。另外，因為本實施方式所說明的顯示裝置具有半導體層殘留在像素區域中的結構，所以在將使用上述半導體的顯示裝置用作透過型顯示裝置的情況下，較佳藉由使半導體層儘量減薄等，提高可見光的透過率。
此外，較佳將氧化物半導體用於形成有電晶體111的通道的半導體層。氧化物半導體具有很大的能隙，即3.0eV以上，且其對可見光的透過率也很大。此外，在以適當的條件對氧化物半導體進行加工而得到的電晶體中，在使用時的溫度條件下(例如，25℃)，可以將截止電流設 定為100zA(1×10-19A)以下、10zA(1×10-20A)以下或1zA(1×10-21A)以下。為此，即使不設置電容元件113，也可以保持施加到液晶元件112的電位。此外，可以實現耗電量低的液晶顯示裝置。
接著，參照圖1以及圖2A至圖2D說明圖6A和圖6B所示的像素110的結構例子。圖1是示出像素110的平面結構的俯視圖。圖2A至圖2D是示出像素110的疊層結構的剖面圖。另外，圖1中的點劃線A1-A2、B1-B2、C1-C2、D1-D2相當於圖2A至圖2D中的剖面A1-A2、剖面B1-B2、剖面C1-C2、剖面D1-D2。
在本實施方式所示的電晶體111中，以相同間隔第一電極206A和第二電極206B互相面對。此外，可以將第一電極206A和第二電極206B形成為其他形狀，作為一個例子，可以形成為由U字形(C字形、日本片假名“
Figure 111112758-A0202-12-0016-62
”字形或者馬蹄形)的第一電極206A圍繞第二電極206B的形狀。
佈線203用作電容電極或電容佈線。在本實施方式中，使佈線203和第二電極206B重疊來形成電容元件113。
此外，由於為了簡化製程，對本實施方式所說明的半導體裝置不進行用來形成島狀半導體層的光微影製程及蝕刻製程，因此半導體層205殘留在像素區域102的整個部分中。其結果是，生成第一寄生電晶體，其中佈線212_i用作閘極電極，佈線216_j用作源極和汲極中的一方電 極，並且佈線216_j+1用作源極和汲極中的另一方電極。
另外，還生成第二寄生電晶體，其中佈線203用作閘極電極，佈線216_j用作源極和汲極中的一方電極，並且佈線216_j+1用作源極和汲極中的另一方電極。
此外，還生成第三寄生電晶體，其中像素電極210用作閘極電極，絕緣層207用作閘極絕緣層，佈線216_j用作源極和汲極中的一方電極，並且佈線216_j+1用作源極和汲極中的另一方電極。
此外，寄生電晶體是在被形成電晶體的區域以外的殘留有半導體層的部分中形成通道而生成的電晶體。
在本實施方式的結構中，藉由省略用來形成島狀半導體層的光微影製程及蝕刻製程，可以減少對半導體層的損傷而降低該半導體層的劣化。
當對佈線212_i供應使電晶體111處於導通狀態的電位時，第一寄生電晶體也處於導通狀態，且佈線216_j和佈線216_j+1電連接。當因第一寄生電晶體而佈線216_j和佈線216_j+1電連接時，兩者的影像信號產生干擾，因此對液晶元件112供應正確的影像信號變困難。
此外，在第二寄生電晶體用作n通道型電晶體的情況下，當供應到佈線216_j或佈線216_j+1的電位低於供應到佈線203的電位，且其電位差的絕對值大於第二寄生電晶體的臨界電壓時，在位於像素電極210之下的半導體層205中形成通道，因此第二寄生電晶體成為導通狀態。
當第二寄生電晶體成為導通狀態時，佈線216_j和佈 線216_j+1電連接。當因第二寄生電晶體而佈線216_j和佈線216_j+1電連接時，兩者的影像信號產生干擾，因此對液晶元件112供應正確的影像信號變困難。
此外，在第三寄生電晶體用作n通道型電晶體的情況下，當佈線216_j或佈線216_j+1的電位低於供應到像素電極210的電位或保持在像素電極210的電位，且其電位差的絕對值大於第三寄生電晶體的臨界電壓時，在位於像素電極210之下的半導體層205中形成通道，因此第三寄生電晶體成為導通狀態。
當第三寄生電晶體成為導通狀態時，佈線216_j和佈線216_j+1電連接。當因第三寄生電晶體而佈線216_j和佈線216_j+1電連接時，兩者的影像信號產生干擾，因此對液晶元件112供應正確的影像信號變困難。此外，當為提高像素的孔徑比等而使像素電極210靠近於佈線216_j及佈線216_j+1時，第三寄生電晶體的影響變更大。
於是，在本實施方式中，在像素110中設置去除半導體層205的溝槽部分230，來防止生成上述寄生電晶體。藉由以超過佈線212_i的線寬度方向上的雙端部而橫穿過的方式設置溝槽部分230，可以防止生成第一寄生電晶體。此外，以超過佈線203的線寬度方向的雙端部而橫穿過的方式設置溝槽部分230，可以防止生成第二寄生電晶體。另外，也可以在佈線212_i上或佈線203上分別設置多個溝槽部分230。
此外，在佈線216_j和像素電極210之間和在佈線 216_j+1和像素電極210之間中的至少一方，以沿著與佈線216_j或佈線216_j+1延伸的方向平行的方向，超過像素電極210的端部231及端部232的方式形成溝槽部分230。由此，可以防止生成第三寄生電晶體。另外，不需要與佈線216_j或佈線216_j+1平行地設置溝槽部分230，也可以具有折彎部或彎曲部。
另外，雖然在圖1中，溝槽部分230在佈線212_i和佈線203之間的區域中斷開，但是也可以以超過佈線212_i的線寬度方向上的端部的方式設置的溝槽部分230延伸，並使其與以超過佈線203的寬度方向上的端部的方式設置的溝槽部分230連接。
此外，藉由在佈線203上不設置溝槽部分230，並使佈線203的電位低於供應到佈線216_j或佈線216_j+1的電位，來也可以防止生成第二寄生電晶體。但是，在此情況下，需要另行設置用來將上述電位供應到佈線203的電源。
此外，對去除半導體層205的溝槽部分230的大小沒有特別的限制，而為了確實地防止生成寄生電晶體，較佳將與佈線216_j或佈線216_j+1延伸的方向正交的方向上的溝槽部分230中的去除半導體層的部分的寬度設定為1μm以上，更佳的是設定為2μm以上。
此外，在本實施方式的電晶體111中，在半導體層205上設置保護層351而降低該半導體層205的劣化。尤其是在本實施方式中，在半導體層205上的保護層351的 一部分中設置開口部301及開口部302，而使半導體層205與第一電極206A及第二電極206B連接。因此，可以降低半導體層205的劣化，該劣化是由於在半導體層205的蝕刻製程時或第一電極206A及第二電極206B的蝕刻製程時半導體層205的一部分被暴露於蝕刻氣體或蝕刻劑導致的。
此外，圖1所示的像素110的佈局中，較佳藉由使用OPC(Optical Proximity Correction：光學鄰近效應修正)的光掩模對開口部301及開口部302進行加工。由使用OPC的光掩模形成用來使電晶體111的第一電極206A及第二電極206B與半導體層205連接的開口部301及開口部302，因此可以抑制光的繞射所導致的開口部的形狀的變形，而可以降低電晶體的通道寬度及通道長度的不均勻。
剖面A1-A2示出電晶體111及電容元件113的疊層結構。電晶體111是底閘極結構的電晶體。剖面B1-B2示出包括像素電極210及溝槽部分230的從佈線216_j到佈線216_j+1的疊層結構。剖面C1-C2示出佈線216_j與佈線212_i的交叉部的疊層結構。剖面D1-D2示出溝槽部分230、佈線216_j+1與佈線212_i的交叉部中的疊層結構的疊層結構。
在圖2A所示的剖面A1-A2中，在基板200上形成有基底層201。在基底層201上形成有閘極電極202及佈線203。在閘極電極202及佈線203上形成有閘極絕緣層204和半導體層205。此外，在半導體層205上形成有保 護層351。在保護層351上形成有第一電極206A及第二電極206B。半導體層205藉由形成於保護層351中的開口部301及開口部302連接到第一電極206A及第二電極206B。另外，在第一電極206A及第二電極206B上形成有與保護層351的一部分接觸的絕緣層207。此外，在絕緣層207上形成有像素電極210。像素電極210藉由形成於絕緣層207中的開口部208連接到第二電極206B。
佈線203和第二電極206B在兩者之間夾著閘極絕緣層204及半導體層205地重疊的部分用作電容元件113。閘極絕緣層204及半導體層205用作介質層。藉由在佈線203和像素電極210之間形成多層結構的介質層，即使在一個介質層中產生針孔，也針孔被其他介質層覆蓋，所以可以使電容元件113進行正常工作。此外，由於氧化物半導體的介電常數大，即14至16，因此藉由將氧化物半導體用於半導體層205，可以提高電容元件113的靜電電容值。
在圖2B所示的剖面B1-B2中，在基板200上形成有基底層201，在基底層201上形成有閘極絕緣層204。在閘極絕緣層204上形成有半導體層205。在半導體層205上形成有保護層351。在保護層351上形成有佈線216_j及佈線216_j+1。在保護層351與佈線216_j及佈線216_j+1上形成有絕緣層207。在絕緣層207上形成有像素電極210。
在佈線216_j+1和像素電極210之間形成有去除閘極 絕緣層204的一部分、半導體層205的一部分、保護層351的一部分及絕緣層207的一部分的溝槽部分230。溝槽部分230至少在其底面沒有半導體層。
在圖2C所示的剖面C1-C2中，在基板200上形成有基底層201。在基底層201上形成有佈線212_i。在佈線212_i上形成有閘極絕緣層204及半導體層205。此外，在半導體層205上形成有保護層351。在保護層351上形成有佈線216_j。在佈線216_j上形成有絕緣層207。
在圖2D所示的剖面D1-D2中，在基板200上形成有基底層201。在基底層201上形成有佈線212_i。在佈線212_i上形成有閘極絕緣層204及半導體層205。此外，在半導體層205上形成有保護層351。在保護層351上形成有佈線216_j+1。在佈線216_j+1上形成有絕緣層207。此外，還形成有去除閘極絕緣層204的一部分、半導體層205的一部分、保護層351的一部分及絕緣層207的一部分的溝槽部分230。
接著，參照圖3至圖4C說明與圖1所示的結構不同的像素結構例子。圖3是示出像素120的平面結構的俯視圖。圖4A至圖4C所示的剖面A1-A2、剖面E1-E2、剖面F1-F2相當於圖3中的點劃線A1-A2、E1-E2、F1-F2所示的部分的剖面。圖3所示的像素120中的溝槽部分230的結構與圖1所示的像素110中的溝槽部分230的結構不同。另外，圖3中的點劃線A1-A2所示的部分的結構與圖1及圖2A所說明的結構相同。
在像素120中，在佈線216_j和像素電極210之間以及在佈線216_j+1和像素電極210之間設置溝槽部分230。此外，不僅以超過佈線212_i及佈線203的寬度方向上的端部而橫穿過的方式設置溝槽部分230，而且在佈線212_i和佈線203之間設置溝槽部分230。像這樣，藉由配置多個溝槽部分230，可以更確實地防止生成寄生電晶體。
接著，參照圖5A和圖5B說明與圖1至圖4C所示的結構不同的像素結構例子。圖5A是示出像素130的平面結構的俯視圖。圖5B所示的剖面G1-G2相當於圖5A中的點劃線G1-G2所示的部分的剖面。圖5A和圖5B示出像素結構的一個例子，其中像素130藉由將具有高光反射率的導電層用於像素電極210，可以應用於反射型液晶顯示裝置。
在像素130中，以超過佈線212_i的線寬度方向的雙端部而橫穿過的方式設置有去除半導體層205的溝槽部分251及溝槽部分252。藉由以超過佈線212_i的線寬度方向的雙端部而橫穿過的方式設置多個溝槽部分，可以更確實地抑制與佈線212_i重疊地形成的寄生通道的影響。
此外，因為不進行用來形成島狀半導體層的光微影製程及蝕刻製程，所以將在殘留於被形成電晶體的區域以外的半導體層中由供應到重疊於該半導體層的像素電極等的電位形成的通道稱為寄生通道。
此外，在像素130中，以超過佈線203的線寬度方向 的雙端部而橫穿過的方式設置有去除半導體層205的溝槽部分253及溝槽部分254。藉由設置超過佈線203的線寬度方向的雙端部而橫穿過的多個溝槽部分，可以更確實地抑制與佈線203重疊地形成的寄生通道的影響。
另外，在像素130中，以沿著與佈線216_j或佈線216_j+1延伸的方向平行的方向，超過像素電極210的端部231及端部232的方式設置有去除半導體層205的溝槽部分255及溝槽部分256。藉由以沿著與佈線216_j或佈線216_j+1延伸的方向平行的方向，超過像素電極210的端部231及端部232的方式設置多個溝槽部分，可以更確實地抑制與像素電極210重疊地形成的寄生通道的影響。不需要與佈線216_j或佈線216_j+1平行地設置溝槽部分255及溝槽部分256，而也可以具有折彎部或彎曲部。
像素130所具有的溝槽部分255及溝槽部分256具有彎曲部，並且其一部分與像素電極210重疊地形成。此外，像素130具有與像素電極210重疊地形成的溝槽部分257及溝槽部分258。像這樣，藉由與像素電極210重疊地設置溝槽部分255至溝槽部分258，可以在像素電極210表面上設置凹凸。藉由在像素電極210表面上設置凹凸，使入射的外光漫反射，因此可以進行更優良的顯示。由此，提高顯示時的可見度。
此外，如果與像素電極210重疊地形成的溝槽部分255至溝槽部分258的側面是錐形，則像素電極210的覆蓋性提高，所以是較佳的。
接著，使用圖7(A1)、圖7(A2)、圖7(B1)及圖7(B2)說明端子105及端子106的結構例子。圖7(A1)、圖7(A2)分別示出端子105的俯視圖及剖面圖。圖7(A1)中的點劃線J1-J2相當於圖7(A2)中的剖面J1-J2。此外，圖7(B1)、圖7(B2)分別示出端子106的俯視圖及剖面圖。圖7(B1)中的點劃線K1-K2相當於圖7(B2)中的剖面K1-K2。另外，在剖面J1-J2及剖面K1-K2中，J2及K2相當於基板端部。
在剖面J1-J2中，在基板200上形成有基底層201。在基底層201上形成有佈線212。在佈線212上形成有閘極絕緣層204、半導體層205、保護層351及絕緣層207。在絕緣層207上形成有電極221。電極221藉由形成在閘極絕緣層204、半導體層205、保護層351及絕緣層207中的開口部219連接到佈線212。
在剖面K1-K2中，在基板200上形成有基底層201、閘極絕緣層204、半導體層205及保護層351。在保護層351上形成有佈線216。在佈線216上形成有絕緣層207。在絕緣層207上形成有電極222，該電極222藉由形成在絕緣層207中的開口部220連接到佈線216。
另外，端子107的結構也可以採用與端子105或端子106相同的結構。
此外，像素區域102和端子部104藉由n個佈線216連接，但是當在從像素區域102到端子部104所具有的端子106的佈線216所引導的部分中，相鄰的佈線216彼此 靠近時，有如下憂慮：因相鄰的佈線216之間的電位差而在存在於佈線216之間的半導體層205中形成寄生通道，因此相鄰的佈線216彼此電連接。
藉由如下方法可以防止上述現象：在從像素區域102到端子部104的區域整體或在相鄰的佈線216之間設置導電層，並且將該導電層的電位設定為不在半導體層205中形成寄生通道的電位。
例如，因為當將氧化物半導體用於半導體層205時，大部分的氧化物半導體容易成為n通道型半導體，所以只要使導電層的電位低於供應到佈線216的電位，即可。
此外，在以下說明的溝槽部分的形成製程中，藉由去除相鄰的佈線216之間的半導體層205，也可以防止相鄰的佈線216彼此電連接。
圖8A和圖8B示出在相鄰的佈線216之間形成溝槽部分240，並且去除半導體層205的結構。圖8A是示出連接到端子106的佈線216的平面結構的俯視圖。圖8B所示的剖面L1-L2相當於圖8A中的點劃線L1-L2所示的部分的剖面。在圖8A中，佈線216_j連接到端子106_j，佈線216_j+1連接到端子106_j+1，佈線216_j+2連接到端子106_j+2。另外，可以與溝槽部分230同樣地形成溝槽部分240。
在相鄰的佈線216_j和佈線216_j+1之間形成有去除半導體層205的溝槽部分240。此外，相鄰的佈線216_j+1和佈線216_j+2之間形成有去除半導體層205的 溝槽部分240。像這樣，藉由在相鄰的佈線216之間設置去除半導體層205的溝槽部分240，可以防止相鄰的佈線216彼此電連接。
此外，對去除半導體層205的溝槽部分240的大小沒有特別的限制，而為了確實地防止生成寄生通道，較佳將與佈線216_j或佈線216_j+1延伸的方向正交的方向上的溝槽部分240中的去除半導體層的部分的寬度設定為1μm以上，更佳的是設定為2μm以上。
接著，參照圖9A至圖10C說明圖1所說明的液晶顯示裝置的像素部的製造方法。注意，圖9A至圖10C中的剖面A1-A2、剖面J1-J2、剖面K1-K2是沿著圖1、圖7(A1)、圖7(A2)、圖7(B1)及圖7(B2)中的點劃線A1-A2、J1-J2、K1-K2所示的部分的剖面圖。此外，在圖9A至圖9C、圖10A至圖10C中的製造方法的說明中，尤其說明將氧化物半導體用於半導體層的結構。將氧化物半導體用於半導體層的優點是如上所述那樣的。
首先，在基板200上以50nm以上且300nm以下的厚度，較佳以100nm以上且200nm以下的厚度形成用作基底層201的絕緣層。作為基板200，除了可以使用玻璃基板、陶瓷基板以外，還可以使用具有能夠耐受本製程的處理溫度的程度的耐熱性的塑膠基板等。作為玻璃基板，例如可以使用如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等的無鹼玻璃基板。在本實施方式中，作為基板200使用鋁硼矽酸鹽玻璃。
基底層201可以由選自氮化鋁、氧氮化鋁、氮化矽、氧化矽、氮氧化矽或氧氮化矽中的一種或多種絕緣層的疊層形成，且具有防止來自基板200的雜質元素擴散的功能。注意，在本說明書中，氮氧化矽是指在其組成上含氮量多於含氧量的物質，並較佳在藉由盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)及氫前方散射分析法(HFS：Hydrogen Forward Scattering Spectrometry)進行測量時，作為組成範圍包含5原子%以上且30原子%以下的氧；20原子%以上且55原子%以下的氮；25原子%以上且35原子%以下的矽；以及10原子%以上且30原子%以下的氫。可以適當地利用濺射法、CVD法、塗敷法、印刷法等來形成基底層201。
在本實施方式中，作為基底層201，使用氮化矽和氧化矽的疊層。明確而言，在基板200上形成50nm厚的氮化矽，並且在該氮化矽上形成150nm厚的氧化矽。
接著，在基底層201上藉由濺射法、真空蒸鍍法或鍍法，以100nm以上且500nm以下的厚度，較佳以200nm以上且300nm以下的厚度形成導電層，藉由第一光微影製程形成抗蝕光罩，對導電層選擇性地進行蝕刻去除，從而形成閘極電極202、佈線203及佈線212。
用來形成閘極電極202、佈線203及佈線212的導電層可以使用鉬(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、鈧(Sc)等的金屬材料或以上述材料為主要成分的合金材料的單層或疊層而形成。
在本實施方式中，在基底層201上作為導電層形成5nm厚的Ti層，在Ti層上作為導電層形成250nm厚的Cu層。然後，藉由第一光微影製程選擇性地蝕刻去除導電層，來形成閘極電極202、佈線203、佈線212(參照圖9A)。此外，較佳將所形成的閘極電極202、佈線203、佈線212的端部形成為錐形，這是因為後面層疊的絕緣層或導電層的覆蓋性提高。
注意，在沒有特別的說明的情況下，在本說明書中提到的光微影製程包括抗蝕光罩形成製程、導電層或絕緣層的蝕刻製程及抗蝕光罩的剝離製程。
接著，在閘極電極202、佈線203、佈線212上以50nm以上且800nm以下的厚度，較佳以100nm以上且600nm以下的厚度形成閘極絕緣層204。作為閘極絕緣層204，可以使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉭、氧化鎵、氧化釔、氧化鑭、氧化鉿、矽酸鉿(HfSixOy(x>0、y>0))、導入有氮的矽酸鉿、導入有氮的鋁酸鉿等，並可以藉由電漿CVD法或濺射法等形成。此外，閘極絕緣層204不侷限於單層而可以採用不同的層的疊層。例如，也可以作為閘極絕緣層A藉由電漿CVD法形成氮化矽層(SiNy(y>0))，並在閘極絕緣層A上層疊用作閘極絕緣層B的氧化矽層(SiOx(x>0))，來形成閘極絕緣層204。
對於閘極絕緣層204的形成，除了濺射法或電漿CVD法等之外，還可以應用使用μ波(例如，頻率為 2.45GHz)的高密度電漿CVD法等的成膜方法。
在本實施方式中，作為閘極絕緣層204，使用氮化矽和氧化矽的疊層。明確而言，在閘極電極202上形成50nm厚的氮化矽層，然後在該氮化矽上形成100nm厚的氧化矽層。
此外，作為閘極絕緣層204也可以使用包含與後面形成的氧化物半導體相同種類的成分的絕緣材料。在以不同層的疊層形成閘極絕緣層204的情況下，只要使用包含與氧化物半導體相同種類的成分的絕緣材料形成與氧化物半導體接觸的層，即可。這是因為：這種材料與氧化物半導體的匹配性好，由此藉由將這種材料用作閘極絕緣層204，可以保持與氧化物半導體之間的介面的良好狀態。這裏，“與氧化物半導體相同種類的成分”是指選自氧化物半導體的構成元素中的一種或多種元素。
明確而言，作為可以用於閘極絕緣層204的包含與後面形成的氧化物半導體相同種類的成分的絕緣材料，較佳的是使用如下材料，即當作為氧化物半導體層使用包含In、Ga及Zn的氧化物材料時，將氧化物半導體所包含的元素的In、Ga及Zn中的Ga置換為選自成為四價陽離子的至少一種元素的元素的材料。
作為成為四價陽離子的元素的材料的一個例子，可以使用週期表中的第4族元素的Ti、Zr、Hf以及第14族元素的Ge。藉由將上述週期表的第4族元素或第14族元素置換為In-Ga-Zn類氧化物半導體(以下，稱為IGZO)中的 成為三價陽離子的Ga，可以提高與構成氧化物半導體的氧的結合力，而可以獲得比IGZO提高絕緣性的閘極絕緣層204。
此外，作為成為四價陽離子的元素，也可以使用鑭系元素的鈰(Ce)，藉由將Ga置換為Ce可以獲得比IGZO提高絕緣性的閘極絕緣層204。
此外，作為可以用於閘極絕緣層204的包含與氧化物半導體相同種類的成分的絕緣材料，較佳的是使用如下材料，即當作為氧化物半導體層使用包含In、Ga及Zn的氧化物材料時，將氧化物半導體所包含的元素的In、Ga及Zn中的Ga置換為釔(Y)的材料。關於釔，其電負性小於Ga，因此可以擴大與氧的電負性的差並增強氧化物半導體中的因與氧的離子結合而產生的結合，而可以獲得比IGZO提高絕緣性的閘極絕緣層204。
此外，當閘極絕緣層204具有疊層結構時，也可以層疊由包含與氧化物半導體相同種類的成分的絕緣材料構成的膜和包含與該膜的成分材料不同的材料的膜。
另外，當將氧化物半導體層用於半導體層時，為了盡可能地不使該氧化物半導體層包含氫、羥基以及水分，而作為形成氧化物半導體層之前的預處理，較佳在濺射裝置的預熱室中對基板200進行預熱，使吸附到基板200及閘極絕緣層204的氫、水分等的雜質脫離並進行排氣。另外，設置在預熱室中的排氣單元較佳的是使用低溫泵。此外，還可以省略該預熱處理。另外，也可以在形成閘極絕 緣層204之前，與此同樣地對形成到閘極電極202、佈線203及佈線212的基板200進行該預熱。
用於半導體層205的氧化物半導體較佳的是至少包含銦(In)或鋅(Zn)。尤其是較佳的是包含In及Zn。此外，作為用來降低使用該半導體層而成的電晶體的電特性的不均勻性的穩定劑，除了上述元素以外較佳的是還包含鎵(Ga)。此外，作為穩定劑較佳的是包含錫(Sn)。另外，作為穩定劑較佳的是包含鉿(Hf)。此外，作為穩定劑較佳的是包含鋁(Al)。
此外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體，可以使用如下材料：氧化銦、氧化錫、氧化鋅；二元類金屬氧化物諸如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元類金屬氧化物諸如In-Ga-Zn類氧化物(也表示為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、 In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；或者四元類金屬氧化物諸如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
氧化物半導體層較佳是包含In的氧化物半導體，更佳是含有In及Ga的氧化物半導體。為了使氧化物半導體層高度純化，後面進行的脫水化或脫氫化是有效的。
在此，例如，In-Ga-Zn類氧化物是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
氧化物半導體處於單晶、多晶(也稱為polycrystal)或非晶等狀態。氧化物半導體較佳是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)。
CAAC-OS不是完全的單晶，也不是完全的非晶。CAAC-OS是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外，利用TEM在CAAC-OS中觀察不到晶界(也稱為grain boundary)。因此，在CAAC-OS中，起因於晶界的電子遷移率的降低得到抑 制。
包括在CAAC-OS中的結晶部的c軸在平行於CAAC-OS的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，包括85°以上且95°以下的範圍。另外，在只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS中，結晶部的分佈也可以不均勻。例如，在CAAC-OS的形成過程中，在從氧化物半導體層的表面一側進行結晶生長時，與被形成面附近相比，有時在表面附近結晶部所占的比例高。另外，藉由對CAAC-OS添加雜質，有時在該雜質添加區中使結晶部非晶化。
因為包括在CAAC-OS中的結晶部的c軸在平行於CAAC-OS的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
使用CAAC-OS的電晶體的因照射可見光或紫外光而 產生的電特性變動小。
接著，藉由濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等形成半導體層205。
在如下條件下形成半導體層205：較佳的是利用濺射法；將基板溫度設定為100℃以上且600℃以下，較佳的是設定為150℃以上且550℃以下，更佳的是設定為200℃以上且500℃以下；採用氧氣體氛圍。以1nm以上且40nm以下的厚度，較佳以3nm以上且20nm以下的厚度形成半導體層205。成膜時的基板溫度越高，所得到的半導體層205的雜質濃度越低。此外，使半導體層205中的原子排列有序化，實現高密度化，因此容易形成多晶或CAAC-OS。再者，藉由在氧氣體氛圍下進行成膜，也容易形成多晶或CAAC-OS，因為在氧氣體氛圍中不包含稀有氣體等的不需要的原子。但是，也可以採用氧氣體和稀有氣體的混合氛圍。在此情況下，將氧氣體的比例設定為30vol.%以上，較佳的是設定為50vol.%以上，更佳的是設定為80vol.%以上。注意，半導體層205的厚度越薄，電晶體的短通道效應越少。但是，若厚度過薄，則有時介面散射的影響變大而使場效應遷移率降低。
在作為半導體層205，藉由濺射法形成In-Ga-Zn類氧化物材料時，較佳的是使用原子數比為In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3或3：1：4的In-Ga-Zn類氧化物靶材。藉由使用具有上述原子數比的In-Ga-Zn類氧化物靶材形成半導體層205，容易形成多晶或CAAC-OS。
在本實施方式中，藉由使用In-Ga-Zn類氧化物靶材的濺射法形成30nm厚的氧化物半導體層。另外，氧化物半導體層可以在稀有氣體(典型的是氬)氛圍下、氧氣氛圍下或稀有氣體和氧的混合氛圍下利用濺射法形成。
作為在利用濺射法製造氧化物半導體層時使用的靶材，例如使用其成分比為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的金屬氧化物靶材，形成In-Ga-Zn-O層。
作為形成氧化物半導體層時的濺射氣體較佳的是使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。例如，當作為濺射氣體使用氬時，較佳的是，純度為9N，露點為-121℃，含有H2O量為0.1ppb以下，並且含有H2量為0.5ppb以下。當作為濺射氣體使用氧時，較佳的是，純度為8N，露點為-112℃，含有H2O量為1ppb以下，並且含有H2量為1ppb以下。
在被保持為減壓狀態的沉積室內保持基板，且將基板溫度設定為100℃以上且600℃以下，較佳的是設定為300℃以上且500℃以下來形成氧化物半導體層。
藉由邊加熱基板邊進行成膜，可以降低包含於在所形成的氧化物半導體層內部的氫、水分、氫化物或氫氧化物等的雜質濃度。另外，可以減輕由於濺射帶來的損傷。接著，邊去除殘留在沉積室內的水分邊導入去除了氫及水分的濺射氣體並使用上述靶材形成氧化物半導體層。
較佳的是使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵以去除殘留在沉積室內的水分。另外，作為 排氣單元，也可以使用配備有冷阱的渦輪分子泵。在使用低溫泵進行了排氣的沉積室中，例如，對氫原子、水(H2O)等包含氫原子的化合物(更佳的是，還包括包含碳原子的化合物)等進行排氣，因此可以降低在該沉積室中形成的氧化物半導體層所包含的雜質的濃度。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源電流為0.5kW；作為濺射氣體採用氧(氧流量比率為100%)。另外，當使用脈衝直流電源時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且厚度分佈也變均勻，所以是較佳的。
接著，進行第一加熱處理。藉由進行該第一加熱處理，可以去除氧化物半導體層中的過剩的氫(包含水和羥基)(脫水化或脫氫化)，而可以降低氧化物半導體層中的雜質濃度。
在如下條件下進行第一加熱處理：在減壓氛圍下、在氮或稀有氣體等的惰性氣體氛圍下、在氧氣體氛圍下或在超乾燥空氣(使用CRDS(光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氛圍下；以250℃以上且750℃以下或400℃以上且低於基板的應變點的溫度。
注意，加熱處理裝置不侷限於電爐而可以是具備利用來自電阻發熱體等的發熱體的熱傳導或熱輻射對被處理物 進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發射的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為高溫的氣體，使用如氬等的稀有氣體或如氮那樣的即使進行加熱處理也不與被處理物產生反應的惰性氣體。
例如，作為第一加熱處理可以進行GRTA，其中將基板移動到加熱到高溫的惰性氣體中，進行幾分鐘的加熱，然後將基板從加熱到高溫的惰性氣體中取出。
當在氮或稀有氣體等的惰性氣體氛圍下、在氧氣氛圍下或在超乾燥空氣氛圍下進行加熱處理時，較佳的是，不使這種氛圍包含水、氫等。另外，較佳將導入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳的是設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。
較佳的是的是，在減壓氛圍下或惰性氛圍下進行加熱處理之後，在保持溫度的情況下切換為氧化氛圍，而進一步進行第一加熱處理。這是因為如下緣故：當在減壓氛圍下或惰性氛圍下進行加熱處理時，可以減少氧化物半導體層中的雜質濃度，但是同時產生氧缺陷。藉由在氧化氛圍 下進行加熱處理，可以減少此時產生的氧缺陷。
像這樣，在氫濃度被充分地降低而實現高度純化並藉由被供給充分的氧來降低起因於氧缺陷的能隙中的缺陷能階的氧化物半導體中，載流子濃度低於1×1012/cm3，較佳低於1×1011/cm3，更佳低於1.45×1010/cm3。例如，室溫(25℃)下的截止電流(在此，每單位通道寬度(1μm)的值)為100zA(1zA(仄普托介安培)為1×10-21A)以下，較佳為10zA以下。在85℃下，截止電流為100zA(1×10-19A)以下，較佳為10zA(1×10-20A)以下。如此，藉由使用i型化(本質化)或實質上i型化的氧化物半導體，可以得到截止電流特性極為優良的電晶體111。
此外，具有高度純化的氧化物半導體的電晶體的電特性諸如臨界電壓、導通電流等幾乎不呈現溫度依賴性。此外，由於光劣化引起的電晶體特性的變動也少。
如此，具有高度純化，且藉由減少氧缺陷來實現了i型(本質)化的氧化物半導體的電晶體的電特性變動被抑制，所以該電晶體在電性上穩定。因此，可以提供具有穩定的電特性的使用氧化物半導體的可靠性高的液晶顯示裝置。
接著，在半導體層205上形成保護層351。作為保護層351，可以使用與閘極絕緣層204同樣的材料及方法而形成。
此外，當使與半導體層205接觸的保護層351處於包含多量氧的狀態時，可以使保護層351具有向半導體層 205供應氧的供應源的功能。
在本實施方式中，作為保護層351使用200nm厚的氧化矽層。並且，藉由第二光微影製程在保護層351上形成抗蝕光罩，選擇性地去除半導體層205上的保護層351的一部分來形成開口部301及開口部302(參照圖9B)。形成開口部301及開口部302之後殘留的半導體層205上的保護層的剖面形狀為梯形或三角形，並且剖面形狀的下端部的錐形角θ為60°以下，較佳為45°以下，更佳為30°以下。作為一個例子，在本實施方式中，藉由光微影製程在氧化矽層上形成抗蝕光罩，選擇性地進行蝕刻來將保護層351的剖面形成為梯形形狀，將保護層351的下端部的錐形角θ設定為30°。
在形成保護層351之後，也可以進行加熱處理。在本實施方式中，在氮氣氛圍下以300℃進行一小時的加熱處理。
此外，作為保護層351也可以使用包含與半導體層205相同種類的成分的絕緣材料。在以不同層的疊層形成保護層351的情況下，只要使用包含與氧化物半導體相同種類的成分的絕緣材料形成與氧化物半導體接觸的層，即可。這是因為：這種材料與氧化物半導體的匹配性好，由此藉由將這種材料用作保護層351，可以保持與氧化物半導體之間的介面的良好狀態。這裏，“與氧化物半導體相同種類的成分”是指選自氧化物半導體的構成元素中的一種或多種元素。
明確而言，作為可以用於保護層351的包含與氧化物半導體相同種類的成分的絕緣材料，較佳的是使用如下材料，即當作為氧化物半導體層使用包含In、Ga及Zn的氧化物材料時，將氧化物半導體所包含的元素的In、Ga及Zn中的Ga置換為選自成為四價陽離子的至少一種元素的元素的材料。
作為成為四價陽離子的元素的材料的一個例子，可以使用週期表中的第4族元素的Ti、Zr、Hf以及第14族元素的Ge。藉由將上述週期表的第4族元素或第14族元素置換為IGZO中的成為三價陽離子的Ga，可以提高與構成氧化物半導體的氧的結合力，而可以獲得比IGZO提高絕緣性的保護層351。
此外，作為成為四價陽離子的元素，也可以使用鑭系元素的鈰(Ce)，藉由Ga置換為Ce，可以獲得比IGZO提高絕緣性的保護層351。
此外，作為可以用於保護層351的包含與氧化物半導體相同種類的成分的絕緣材料，較佳的是使用如下材料，即當作為氧化物半導體層使用包含In、Ga及Zn的氧化物材料時，將氧化物半導體所包含的元素的In、Ga及Zn中的Ga置換為釔(Y)的材料。關於釔，其電負性小於Ga，因此可以擴大與氧的電負性的差並增強氧化物半導體中的因與氧的離子結合而產生的結合，而可以獲得比IGZO提高絕緣性的保護層351。
此外，當保護層351具有疊層結構時，也可以層疊由 包含與氧化物半導體相同種類的成分的絕緣材料構成的膜與包含與該膜的成分材料不同的材料的膜。
此外，在用來形成開口部301及開口部302的由於蝕刻被露出的半導體層205的表面上雜質容易附著。上述雜質包含構成用於蝕刻的蝕刻氣體或蝕刻劑的元素或者存在於進行蝕刻的處理室內的元素等。作為上述雜質，明確地說，可以舉出硼、氯、氟、碳、鋁等。
接著，進行半導體層205及保護層351的表面的洗清處理。可以藉由使用TMAH(Tetramethylammonium Hydroxide：四甲基氫氧化銨)溶液等鹼性溶液、水或稀氫氟酸等進行洗清處理。或者，可以藉由使用氧、一氧化二氮或稀有氣體(典型的是氬)的電漿處理進行洗清處理。藉由洗清處理，可以去除附著在半導體層205及保護層351的表面的上述雜質。
此外，作為用於洗清處理的稀氫氟酸，較佳的是使用將50wt.%的氫氟酸用水稀釋為100倍至100000倍的稀氫氟酸。當將稀氫氟酸用於洗清處理時，可以與半導體層205的一部分一起去除附著在半導體層205的雜質。
接著，在開口部301及開口部302中的半導體層205上以及在保護層351上形成用作第一電極206A、第二電極206B及佈線216的導電層。可以藉由與閘極電極202相同的材料及方法形成用於第一電極206A、第二電極206B及佈線216的導電層。此外，也可以使用導電金屬氧化物形成用於第一電極206A、第二電極206B及佈線 216的導電層。作為導電金屬氧化物可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2，簡稱為ITO)、氧化銦氧化鋅(In2O3-ZnO)或使上述金屬氧化物材料包含氧化矽的材料。
在本實施方式中，在開口部301及開口部302中的半導體層205上以及在保護層351上作為導電層形成5nm厚的Ti層，並且在Ti層上形成250nm厚的Cu層。然後，藉由第三光微影製程，形成抗蝕光罩，對導電層選擇性地進行蝕刻去除，來形成第一電極206A、第二電極206B及佈線216(參照圖9C)。
接著，在第一電極206A、第二電極206B、保護層351及佈線216上形成絕緣層207(參照圖10A)。可以使用與閘極絕緣層204或基底層201相同的材料及方法形成絕緣層207。另外，從氫、水等不容易混入的角度來看，較佳藉由濺射法形成。當絕緣層207包含氫時有如下憂慮：由於該氫侵入到氧化物半導體層中或該氫從氧化物半導體層中抽出氧，因此導致氧化物半導體層的低電阻化(n型化)。由此，重要的是，使用不使絕緣層207包含氫及含有氫的雜質的方法形成絕緣層207。
作為絕緣層207，典型地可以使用氧化矽、氧氮化矽、氧化鉿、氧化鋁、氧化鎵等的無機絕緣材料。因為氧化鎵是不容易帶電的材料，所以可以抑制絕緣層的充電所引起的臨界電壓的變動。另外，當將氧化物半導體用作半導體層205時，作為絕緣層207也可以形成包含與氧化物 半導體相同種類的成分的金屬氧化物層，或者與絕緣層207層疊地形成該金屬氧化物層。
在本實施方式中，作為絕緣層207，藉由濺射法形成200nm厚的氧化矽層。將成膜時的基板溫度設定為室溫以上且300℃以下，即可。在本實施方式中採用100℃。可以在稀有氣體(典型的是氬)氛圍下、氧氣氛圍下或稀有氣體和氧的混合氛圍下，藉由濺射法形成氧化矽層。此外，作為靶材可以使用氧化矽或矽。例如，藉由在包含氧的氛圍下將矽用作靶材進行濺射，可以形成氧化矽層。
為了去除形成絕緣層207時的沉積室中的殘留水分，較佳的是使用吸附型的真空泵(低溫泵等)。當在使用低溫泵排氣的沉積室中形成絕緣層207時，可以降低絕緣層207所包含的雜質的濃度。此外，作為用來去除絕緣層207的沉積室中的殘留水分的排氣單元，也可以使用配備有冷阱的渦輪分子泵。
作為當形成絕緣層207時使用的濺射氣體，較佳的是使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。
接著，也可以在減壓氛圍下、惰性氣體氛圍下、氧氣體氛圍下或超乾燥空氣氛圍下進行第二加熱處理(較佳為200℃以上且600℃以下，例如250℃以上且550℃以下)。但是，在作為藉由第一光微影製程或第三光微影製程形成的佈線層使用Al的情況下，將加熱處理的溫度設定為380℃以下，較佳的是設定為350℃以下。此外，在作為上 述佈線層使用Cu的情況下，將加熱處理的溫度設定為450℃以下。例如，也可以在氮氣氛圍下以450℃進行一小時的第二加熱處理。藉由進行第二加熱處理，在氧化物半導體層的一部分(通道形成區域)與絕緣層207接觸的狀態下升溫，可以從包含氧的絕緣層207向半導體層205供給氧。另外，較佳不在上述氛圍中包含水、氫等。
接著，藉由第四光微影製程形成抗蝕光罩，並且選擇性地去除第二電極206B上的絕緣層207的一部分來形成開口部208。在剖面K1-K2的佈線216上的絕緣層207的一部分選擇性地被去除，而形成開口部220。此外，在剖面J1-J2的佈線212上絕緣層207、保護層351、半導體層205及閘極絕緣層204的一部分選擇性地被去除，而形成開口部219(參照圖10B)。另外，雖然未圖示，但是在本光微影製程中，與開口部219同樣地形成溝槽部分230。因此，在溝槽部分230的側面，絕緣層207、保護層351、半導體層205及閘極絕緣層204露出。
作為絕緣層207、保護層351、半導體層205及閘極絕緣層204的蝕刻，可以採用乾蝕刻和濕蝕刻中的一者或兩者。作為能夠用於乾蝕刻的蝕刻氣體，可以使用含有氯的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)。
作為乾蝕刻，可以使用平行平板型RIE(Reactive Ion Etching：反應離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。此外，因為基底層201 用來防止來自基板200的雜質元素的擴散，所以在進行上述蝕刻時，較佳的是調節蝕刻條件以儘量不使基底層201蝕刻。
一般而言，藉由不同的光微影製程及蝕刻製程，分別進行半導體層的蝕刻和開口部的形成。但是，根據本實施方式所示的製程，藉由一次的光微影製程及蝕刻製程，可以同時進行半導體層的蝕刻和開口部的形成。因此，不僅縮減光掩模，而且可以縮減光微影製程本身，且還可以縮減後面的蝕刻製程。也就是說，藉由進行較少的光微影製程，可以以低成本高生產率地製造液晶顯示裝置。
此外，根據本實施方式所示的製程，不在氧化物半導體層上直接形成光致抗蝕劑。另外，因為被絕緣層207保護氧化物半導體層的通道形成區域，所以在後面的光致抗蝕劑的剝離清洗製程中，水分也不會附著到氧化物半導體層的通道形成區域。從而，電晶體111的特性不均勻減少，而可靠性提高。
接著，在開口部208的第二電極206B上及絕緣層207上形成像素電極210。藉由濺射法、真空蒸鍍法等，作為用作像素電極210，以30nm以上且200nm以下，較佳以50nm以上且100nm以下的厚度形成具有透光性的導電層(也稱為透明導電層)。藉由上述步驟，可以製造具備電晶體111及電容元件113的半導體裝置(參照圖10C)。
作為具有透光性的導電層，可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧 化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。此外，也可以使用由1個至10個石墨烯薄片(graphene sheet)構成的材料。
此外，在本實施方式中例示了透過液晶顯示裝置的像素部的製造方法，但是不侷限於透過型液晶顯示裝置，而也可以應用於反射型液晶顯示裝置或半透過型液晶顯示裝置中的像素部。當得到反射型液晶顯示裝置的像素部時，作為像素電極使用光反射率高的導電層(也稱為反射導電層)，例如鋁、鈦、銀、銠、鎳等的可見光的反射率高的金屬或者包含這些金屬中的至少一種的合金或上述材料的疊層，即可。當得到半透過型液晶顯示裝置的像素部時，使用透明導電層及反射導電層形成一個像素電極，且在該像素電極中設置透過部分及反射部分。
在本實施方式中，作為具有透光性的導電層形成80nm厚的ITO層，並且藉由第五光微影製程形成抗蝕光罩，並對具有透光性的導電層選擇性地進行蝕刻，從而形成像素電極210、電極221及電極222。
像素電極210藉由開口部208連接到第二電極206B。此外，電極221藉由開口部219連接到佈線212。此外，電極222藉由開口部220連接到佈線216。
另外，重要的是：在形成在端子部103及端子部104的開口部219及開口部220中，不保持使佈線212及佈線216露出狀態，而由ITO等的氧化物導電材料覆蓋佈線 212及佈線216。因為佈線212及佈線216是金屬層，所以如果保持使佈線212及佈線216露出狀態，則露出表面被氧化，且與FPC等的接觸電阻增大。接觸電阻的增大導致從外部輸入的信號的延遲或波形畸變，並且不能正確地傳達來自外部的信號，因此使半導體裝置的可靠性降低。藉由由ITO等的氧化物導電材料覆蓋佈線212及佈線216的露出表面，可以防止接觸電阻的增大，並提高半導體裝置的可靠性。
根據本實施方式，可以藉由比習知的技術少的光微影製程製造半導體裝置，並且可以降低半導體層的劣化。因此，可以製造成本低、生產率高且可靠性良好的液晶顯示裝置。
雖然在本實施方式中，以底閘極結構的電晶體為例子而進行說明，但是也可以將本實施方式應用於頂閘極結構的電晶體。
本實施方式可以與其他實施方式自由地組合。
實施方式2
在本實施方式中，參照圖13至圖22C說明縮減光掩模數及光微影製程數的EL顯示裝置的像素結構及製造方法的一個例子。
圖18A說明用於EL顯示裝置的半導體裝置400的結構的一個例子。半導體裝置400在基板401上包括：像素區域402、具有m個(m是1以上的整數)端子405及端子 407的端子部403、以及具有n個(n是1以上的整數)端子406及端子408的端子部404。此外，半導體裝置400包括：連接到端子部403的m個佈線512、連接到端子部404的n個佈線516、佈線503以及佈線563。另外，像素區域402包括配置為縱m個(行)×橫n個(列)的矩陣狀的多個像素410。i行j列的像素410(i，j)(i是1以上且m以下的整數，j是1以上且n以下的整數)連接到佈線512_i、佈線516_j。另外，各像素與用作共同電極的佈線503連接，且佈線503與端子407連接。另外，各像素與用作使電流流過的佈線563連接，且佈線563與端子408連接。此外，佈線512_i與端子405_i連接，佈線516_j與端子406_j連接。
端子部403及端子部404是外部輸入端子，其使用FPC(Flexible Printed Circuit：撓性印刷電路)等與設置在外部的控制電路連接。從設置在外部的控制電路供應的信號藉由端子部403及端子部404輸入到半導體裝置400中。圖18A示出在像素區域402的左右的外側形成端子部403且從兩個部分輸入信號的結構。圖18A還示出在像素區域402的上下的外側形成端子部404且從兩個部分輸入信號的結構。因為藉由從兩個部分輸入信號，供應信號的能力提高，所以半導體裝置400容易進行高速工作。另外，可以減少因半導體裝置400的大型化及高精細化所導致的佈線電阻的增大而信號延遲的影響。此外，因為可以使半導體裝置400具有冗餘性，所以可以提高半導體裝置 400的可靠性。注意，雖然圖18A示出將端子部403和端子部404分別設置在兩個部分上，但是也可以設置在一個部分上。
圖18B示出像素410的電路結構。像素410包括第一電晶體411、第二電晶體412、電容元件413、EL元件414。第一電晶體411的閘極電極連接到佈線512_i，且第一電晶體411的源極和汲極中的一方電極(以下，稱為第一電極)連接到佈線516_j。此外，第二電晶體412的第一電極連接到佈線563，第二電晶體412的源極和汲極中的另一方電極(以下，稱為第二電極)連接到EL元件414的一方電極。此外，第一電晶體411的第二電極藉由佈線513連接到第二電晶體412的閘極電極及電容元件413的一方電極。電容元件413的另一方電極連接到佈線563。EL元件414的另一方電極連接到佈線503。只要將佈線503的電位設定為0V、GND或共同電位等的固定電位，即可。佈線563的電位根據流過EL元件的電流量而適當地設定即可。
第一電晶體411具有選擇是否對第二電晶體412的閘極電極輸入從佈線516_j供應的影像信號的功能。當對佈線512_i供應使第一電晶體411處於導通狀態的信號時，對第二電晶體412的閘極電極及電容元件413的一方電極藉由第一電晶體411供應佈線516_j的影像信號。
第二電晶體412具有使對應保持在第二電晶體412的閘極電極的影像信號的電流流過在EL元件414的功能。 保持在第二電晶體412的閘極電極的影像信號保持在電容元件413的電極之間。第二電晶體412用作使對應影像信號的電流流過在EL元件414的電流源。
作為形成第一電晶體411及第二電晶體412的通道的半導體層，可以使用單晶半導體、多晶半導體、微晶半導體或非晶半導體等。作為半導體材料，例如可以舉出矽、鍺、矽鍺、碳化矽或砷化鎵等。另外，因為本實施方式所說明的顯示裝置具有半導體層殘留在像素區域中的結構，所以在將使用上述半導體的顯示裝置用作透過型顯示裝置的情況下，較佳藉由使半導體層儘量減薄等，提高可見光的透過率。
此外，較佳將氧化物半導體用於形成有第一電晶體411及第二電晶體412的通道的半導體層。氧化物半導體具有很大的能隙，即3.0eV以上，且其對可見光的透過率也很大。此外，在以適當的條件對氧化物半導體進行加工而得到的電晶體中，在使用時的溫度條件下(例如，25℃)，可以將截止電流設定為100zA(1×10-19A)以下、10zA(1×10-20A)以下或1zA(1×10-21A)以下。為此，即使不設置電容元件413，也可以保持施加到第二電晶體412的閘極電極的電位。
此外，在此以第一電晶體411及第二電晶體412都認為n通道型電晶體而進行說明，但是它們也可以是p通道型電晶體。
電容元件413具有保持供應到第二電晶體412的閘極 電極的影像信號的功能。電容元件413不是必須設置的，但是藉由設置電容元件413，可以抑制起因於第一電晶體411處於截止狀態時流過在第一電極和第二電極之間的電流(截止電流)的對第二電晶體412的閘極電極供應的電位的變動。
EL元件414的亮度根據流過在第二電晶體412的第一電極和第二電極之間的電流量而被控制。此外，EL元件414具有在用作陽極的一方電極與用作陰極的另一方電極之間夾著EL層的結構。
接著，參照圖13以及圖14A至圖14D說明圖18A和圖18B所示的像素410的結構例子。圖13是示出像素410的平面結構的俯視圖。圖14A至圖14D是示出像素410的疊層結構的剖面圖。另外，圖13中的點劃線A1-A2、B1-B2、C1-C2、D1-D2相當於圖14A至圖14D中的剖面A1-A2、剖面B1-B2、剖面C1-C2、剖面D1-D2。
在本實施方式所示的第一電晶體411及第二電晶體412中，以相同間隔第一電極506A和第二電極506B互相面對，並且以相同間隔第一電極546A和第二電極546B互相面對。此外，可以將第一電極506A和第二電極506B以及第一電極546A和第二電極546B形成為其他形狀，作為一個例子，可以形成為由U字形(C字形、日本片假名“
Figure 111112758-A0202-12-0052-63
”字形或者馬蹄形)的第一電極546A圍繞第二電極546B的形狀。
此外，由於為了簡化製程，對本實施方式所說明的半 導體裝置不進行用來形成島狀半導體層的光微影製程及蝕刻製程，因此半導體層505殘留在像素區域402的整個部分中(未示出在圖13中)。其結果是，生成第一寄生電晶體，其中佈線512_i用作閘極電極，佈線516_j用作源極電極和汲極電極中的一方，並且佈線563用作源極電極和汲極電極中的另一方。
另外，還生成第二寄生電晶體，其中第二電晶體412的閘極電極542用作閘極電極，第二電極506B用作源極電極和汲極電極中的一方，並且佈線563用作源極電極和汲極電極中的另一方。
此外，還生成第三寄生電晶體，其中閘極電極542用作閘極電極，佈線563用作源極電極和汲極電極中的一方，第二電極546B用作源極電極和汲極電極中的另一方。
此外，寄生電晶體是在被形成第一電晶體411及第二電晶體412的區域以外的殘留有半導體層的部分形成通道而生成的電晶體。
此外，第二電晶體412的閘極電極542和佈線563彼此重疊而形成電容元件413。
在本實施方式的結構中，藉由省略用來形成島狀半導體層的光微影製程及蝕刻製程，可以減少對半導體層的損傷而降低該半導體層的劣化。
當對佈線512_i供應使第一電晶體411處於導通狀態的電位時，第一寄生電晶體也成為導通狀態。
當第一寄生電晶體成為導通狀態時，佈線516_j和佈線563電連接。當藉由第一寄生電晶體而佈線516_j和佈線563電連接時，由於從佈線563流到佈線516_j的電流而影像信號變不正確，因此供應到閘極電極542的電位不處於所希望的值。
此外，由於根據供應到閘極電極542的影像信號的電位，在重疊於閘極電極542的半導體層505中形成通道，而第二寄生電晶體成為導通狀態。
當第二寄生電晶體成為導通狀態時，第二電極506B和佈線563電連接。當藉由第二電晶體而第二電極506B和佈線563電連接時，由於第二電極506B而保持在閘極電極542的影像信號變不正確，因此保持在閘極電極542的電位不處於所希望的值。
此外，由於根據供應到閘極電極542的影像信號的電位，在重疊於閘極電極542的半導體層505中形成通道，而第三寄生電晶體成為導通狀態。
當第三寄生電晶體成為導通狀態時，佈線563和第二電極546B電連接。當藉由第三寄生電晶體而佈線563和第二電極546B電連接時，流過在第二電晶體412的電流量不對應影像信號的電流量，EL元件414以所希望的亮度不能發光。
於是，在本實施方式中，在像素410中設置去除半導體層505的溝槽部分530，來防止生成上述寄生電晶體。藉由以超過佈線512_i的線寬度方向上的雙端部而橫穿過 的方式設置溝槽部分530，可以防止生成第一寄生電晶體。
此外，沿著與佈線516_j或佈線563延伸的方向平行的方向以超過閘極電極542的線寬度方向的雙端部而橫穿過的方式設置溝槽部分530，來可以防止生成第二寄生電晶體及第三寄生電晶體。另外，也可以在佈線512_i上或閘極電極542上分別設置多個溝槽部分530。
此外，對去除半導體層505的溝槽部分530的大小沒有特別的限制，而為了確實地防止生成寄生電晶體，較佳將與佈線516_j或佈線563延伸的方向正交的方向上的溝槽部分530中的去除半導體層的部分的寬度設定為1μm以上，更佳的是設定為2μm以上。
此外，在本實施方式的第一電晶體411及第二電晶體412中，在半導體層505上設置保護層651而降低該半導體層505的劣化。尤其是在本實施方式中，在半導體層505上的保護層651的一部分中設置開口部601及開口部602，而使半導體層505與第一電極506A及第二電極506B連接。此外，在半導體層505上的保護層651的一部分中設置開口部606及開口部607，而在該開口部中使半導體層505與第一電極546A及第二電極546B連接。因此，可以降低半導體層505的劣化，該劣化是由於在半導體層505的蝕刻製程時或第一電極506A、第二電極506B、第一電極546A及第二電極546B的蝕刻製程時半導體層505的一部分被暴露於蝕刻氣體或蝕刻劑導致的。
此外，圖13所示的像素410的佈局中，較佳藉由使用OPC(Optical Proximity Correction：光學鄰近效應修正)的光掩模對開口部601、開口部602、開口部606及開口部607進行加工。由使用OPC的光掩模形成用來使第一電晶體411的第一電極506A及第二電極506B與半導體層505連接的開口部601及開口部602、用來使第二電晶體412的第一電極546A及第二電極546B與半導體層505連接的開口部606及開口部607，因此可以抑制光的繞射所導致的開口部的形狀的變形，而可以降低各電晶體的通道寬度及通道長度的不均勻。
剖面A1-A2示出第一電晶體411及第二電晶體412的疊層結構。第一電晶體411及第二電晶體412是底閘極結構的電晶體。剖面B1-B2示出包括EL元件414及溝槽部分530的從佈線516_j到佈線563的疊層結構。剖面C1-C2示出溝槽部分530、佈線563與佈線512_i的交叉部的疊層結構。另外，剖面D1-D2示出佈線563與第二電晶體412的閘極電極542的交叉部的疊層結構。
在圖14A所示的剖面A1-A2中，在基板500上形成有基底層501。在基底層501上形成有閘極電極502及閘極電極542。在閘極電極502及閘極電極542上形成有閘極絕緣層504和半導體層505。此外，在半導體層505上形成有保護層651。在保護層651上形成有第一電極506A、第二電極506B、第一電極546A及第二電極546B。半導體層505藉由形成於保護層651中的開口部 601及開口部602連接到第一電極506A及第二電極506B。此外，半導體層505藉由形成於保護層651中的開口部606及開口部607連接到第一電極546A及第二電極546B。此外，在第一電極506A上、第二電極506B上、第一電極546A上及第二電極546B上形成有與保護層651的一部分接觸的絕緣層507。此外，在絕緣層507上形成有EL元件414的一方電極510及佈線513。電極510藉由形成於絕緣層507中的開口部508連接到第二電極546B。在形成於絕緣層507的開口部603以及閘極絕緣層504的一部分、半導體層505的一部分、保護層651的一部分以及絕緣層507的一部分被去除而形成的開口部604中，佈線513與第二電極506B及閘極電極542連接。此外，在電極510的一部分、佈線513、絕緣層507上形成有用來按每顏色分別塗布EL層的隔壁層514。此外，在電極510上形成有設置在隔壁層514中的開口部中的EL層562。在EL層562上及隔壁層514上設置有佈線503的一部分的EL元件414的另一方電極544。此外，層疊有電極510、EL層562及電極544的區域用作EL元件414。
在圖14B所示的剖面B1-B2中，在基板500上形成有基底層501，在基底層501上形成有閘極絕緣層504。在閘極絕緣層504上形成有半導體層505。在半導體層505上形成有保護層651。在保護層651上形成有佈線516_j及佈線563。在保護層651與佈線516_j及佈線563 上形成有絕緣層507。在絕緣層507上形成有電極510。此外，在電極510的一部分、絕緣層507上形成有用來按每顏色分別塗布EL層的隔壁層514。此外，在電極510上形成有設置在隔壁層514中的開口部中的EL層562。在EL層562上及隔壁層514上設置有電極544，並且藉由層疊電極510、EL層562及電極544形成EL元件414。
在佈線563和電極510之間形成有去除閘極絕緣層504的一部分、半導體層505的一部分、保護層651的一部分及絕緣層507的一部分的溝槽部分530。溝槽部分530至少在其底面沒有半導體層。
在圖14C所示的剖面C1-C2中，在基板500上形成有基底層501。在基底層501上形成有佈線512_i。在佈線512_i上形成有閘極絕緣層504及半導體層505。此外，在半導體層505上形成有保護層651。此外，在保護層651上形成有佈線563，並且在佈線563上形成有絕緣層507。此外，在絕緣層507上形成有隔壁層514，並且該隔壁層514上設置有電極544。此外，形成有去除閘極電極層504的一部分、半導體層505的一部分、保護層651的一部分及絕緣層507的一部分的溝槽部分530。
在圖14D所示的剖面D1-D2中，在基板500上形成有基底層501、在基底層501上形成有閘極電極542。此外，在閘極電極542上形成有閘極絕緣層504及半導體層505。此外，在半導體層505上形成有保護層651。此 外，在保護層651中形成有開口部605，在該開口部605的半導體層505上形成有佈線563，在佈線563上形成有絕緣層507。此外，在絕緣層507上形成有隔壁層514，在該隔壁層514上設置有電極544。
閘極電極542和佈線563在兩者之間夾著閘極絕緣層504及半導體層505地重疊的部分用作電容元件413。閘極絕緣層504及半導體層505用作介質層。藉由在閘極電極542和佈線563之間形成多層結構的介質層，在一個介質層中產生針孔的情況下，也針孔被其他介質層覆蓋，所以可以使電容元件413進行正常工作。此外，由於氧化物半導體的介電常數大，即14至16，因此藉由將氧化物半導體用於半導體層505，可以提高電容元件413的靜電電容值。
接著，參照圖15至圖16C說明與圖13所示的結構不同的像素結構例子。圖15是示出像素420的平面結構的俯視圖。圖16A至圖16C所示的剖面E1-E2、剖面F1-F2、剖面G1-G2相當於圖15中的點劃線E1-E2、F1-F2、G1-G2所示的部分的剖面。圖15所示的像素420中的溝槽部分530的結構與圖13所示的像素410中的溝槽部分530的結構不同。
在像素420中，在佈線516_j和電極510之間以及在佈線516_j和第一電晶體411的閘極電極502之間設置溝槽部分530。此外，在第一電晶體411的閘極電極502和電極510之間的區域也設置溝槽部分530。像這樣，藉由 配置多個溝槽部分530，可以更確實地防止生成寄生電晶體。
接著，參照圖17說明與圖13至圖16C所示的結構不同的像素結構例子。圖17是示出像素430的平面結構的俯視圖。
在圖17所示的像素430中，示出像素結構的一個例子，其中藉由設置多個超過佈線512_i的線寬度方向的雙端部而橫穿過的溝槽部分，更確實地抑制與佈線512i重疊地形成的寄生通道的影響。
在像素430中，以超過佈線512_i的線寬度方向的雙端部而橫穿過的方式設置有去除半導體層505的溝槽部分551及溝槽部分552。藉由以超過佈線512_i的線寬度方向的雙端部而橫穿過的方式設置多個溝槽部分，可以更確實地抑制與佈線512_i重疊地形成的寄生通道的影響。
此外，在像素430中，以超過閘極電極542的線寬度方向的雙端部而橫穿過的方式設置有去除半導體層505的溝槽部分553、溝槽部分554及溝槽部分555。藉由以超過閘極電極542的線寬度方向的雙端部而橫穿過的方式設置多個溝槽部分，可以更確實地抑制與閘極電極542重疊地形成的寄生通道的影響。
接著，使用圖19(A1)、圖19(A2)、圖19(B1)及圖19(B2)說明端子405及端子406的結構例子。圖19(A1)、圖19(A2)分別示出端子405的俯視圖及剖面圖。圖19(A1)中的點劃線J1-J2相當於圖19(A2)中的剖面J1- J2。此外，圖19(B1)、圖19(B2)分別示出端子406的俯視圖及剖面圖。圖19(B1)中的點劃線K1-K2相當於圖19(B2)中的剖面K1-K2。另外，在剖面J1-J2及剖面K1-K2中，J2及K2相當於基板端部。
在剖面J1-J2中，在基板500上形成有基底層501。在基底層501上形成有佈線512。此外，在佈線512上形成有閘極絕緣層504、半導體層505、保護層651及絕緣層507。在絕緣層507上形成有電極521。電極521藉由形成在閘極絕緣層504、半導體層505、保護層651及絕緣層507中的開口部519連接到佈線512。
在剖面K1-K2中，在基板500上形成有基底層501、閘極絕緣層504、半導體層505及保護層651。在保護層651上形成有佈線516。在佈線516上形成有絕緣層507。在絕緣層507上形成有電極522，該電極522藉由形成在絕緣層507中的開口部520連接到佈線516。
另外，端子407的結構也可以採用與端子405或端子406相同的結構。
此外，像素區域402和端子部404藉由n個佈線516連接，但是當在從像素區域402到端子部404所具有的端子406的佈線516所引導的部分中，相鄰的佈線516彼此靠近時，有如下憂慮：因相鄰的佈線516之間的電位差而在存在於佈線516之間的半導體層505中形成寄生通道，因此相鄰的佈線516彼此電連接。
藉由如下方法可以防止上述現象：在從像素區域402 到端子部404的區域整體或在相鄰的佈線516之間設置導電層，並且將該導電層的電位設定為不在半導體層505中形成寄生通道的電位。
例如，因為當將氧化物半導體用於半導體層505時，大部分的氧化物半導體容易成為n通道型半導體，所以只要使導電層的電位低於供應到佈線516的電位，即可。
此外，在以下說明的溝槽部分的形成製程中，藉由去除相鄰的佈線516之間的半導體層505，也可以防止相鄰的佈線516彼此電連接。
圖20A和圖20B示出在相鄰的佈線516之間形成溝槽部分540，並去除半導體層505的結構。圖20A是示出連接到端子406的佈線516的平面結構的俯視圖。圖20B所示的剖面L1-L2相當於圖20A中的點劃線L1-L2所示的部分的剖面。在圖20A中，佈線516_j連接到端子406_j，佈線516_j+1連接到端子406_j+1，佈線516_j+2連接到端子406_j+2。另外，可以與溝槽部分530同樣地形成溝槽部分540。
在相鄰的佈線516_j和佈線516_j+1之間形成有去除半導體層505的溝槽部分540。此外，相鄰的佈線516_j+1和佈線516_j+2之間形成有去除半導體層505的溝槽部分540。像這樣，藉由在相鄰的佈線516之間設置去除半導體層505的溝槽部分540，可以防止相鄰的佈線516彼此電連接。
此外，對去除半導體層505的溝槽部分540的大小沒 有特別的限制，而為了確實地防止形成寄生通道，較佳將與佈線516_j或佈線516_j+1延伸的方向正交的方向上的溝槽部分540中的去除半導體層的部分的寬度設定為1μm以上，更佳的是設定為2μm以上。
接著，參照圖21A至圖22C說明圖13所說明的EL顯示裝置的像素部的製造方法。注意，圖21A至圖22C中的剖面A1-A2、剖面J1-J2、剖面K1-K2是沿著圖13、圖19(A1)、圖19(A2)、圖19(B1)及圖19(B2)中的點劃線A1-A2、J1-J2、K1-K2所示的部分的剖面圖。此外，在圖21A至圖21C、圖22A至圖22C中的製造方法的說明中，尤其說明將氧化物半導體用於半導體層的結構。將氧化物半導體用於半導體層的優點是如上所述那樣的。
首先，在基板500上以50nm以上且300nm以下的厚度，較佳以100nm以上且200nm以下的厚度形成用作基底層501的絕緣層。作為基板500，除了可以使用玻璃基板、陶瓷基板以外，還可以使用具有能夠耐受本製程的處理溫度的程度的耐熱性的塑膠基板等。作為玻璃基板，例如可以使用如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等的無鹼玻璃基板。在本實施方式中，作為基板500使用鋁硼矽酸鹽玻璃。
基底層501可以由選自氮化鋁、氧氮化鋁、氮化矽、氧化矽、氮氧化矽或氧氮化矽中的一種或多種絕緣層的疊層形成，且具有防止來自基板500的雜質元素擴散的功能。注意，在本說明書中，氮氧化矽是指在其組成上含氮 量多於含氧量的物質，並較佳在藉由RBS及HFS進行測量時，作為組成範圍包含5原子%以上且30原子%以下的氧；20原子%以上且55原子%以下的氮；25原子%以上且35原子%以下的矽；以及10原子%以上且30原子%以下的氫。可以適當地利用濺射法、CVD法、塗敷法、印刷法等來形成基底層501。
在本實施方式中，作為基底層501，使用氮化矽和氧化矽的疊層。明確而言，在基板500上形成50nm厚的氮化矽，並且在該氮化矽上形成150nm厚的氧化矽。
接著，在基底層501上藉由濺射法、真空蒸鍍法或鍍法，以100nm以上且500nm以下的厚度，較佳以200nm以上且300nm以下的厚度形成導電層，藉由第一光微影製程形成抗蝕光罩，對導電層選擇性地進行蝕刻去除，從而形成閘極電極502、閘極電極542及佈線512。
用來形成閘極電極502、閘極電極542及佈線512的導電層可以使用鉬(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、鈧(Sc)等的金屬材料或以上述材料為主要成分的合金材料的單層或疊層而形成。
在本實施方式中，在基底層501上作為導電層形成5nm厚的Ti層，在Ti層上作為導電層形成250nm厚的Cu層。然後，藉由第一光微影製程選擇性地蝕刻去除導電層，來形成閘極電極502、閘極電極542、佈線512(參照圖21A)。此外，較佳將所形成的閘極電極502、閘極電極542、佈線512的端部形成為錐形，這是因為後面層疊 的絕緣層或導電層的覆蓋性提高。
注意，在沒有特別的說明的情況下，在本說明書中提到的光微影製程包括抗蝕光罩形成製程、導電層或絕緣層的蝕刻製程及抗蝕光罩的剝離製程。
接著，在閘極電極502、閘極電極542、佈線512上以50nm以上且800nm以下的厚度，較佳以100nm以上且600nm以下的厚度形成閘極絕緣層504。作為閘極絕緣層504，可以使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉭、氧化鎵、氧化釔、氧化鑭、氧化鉿、矽酸鉿(HfSixOy(x>0、y>0))、導入有氮的矽酸鉿、導入有氮的鋁酸鉿等，並可以藉由電漿CVD法或濺射法等形成。此外，閘極絕緣層504不侷限於單層而可以採用不同的層的疊層。例如，也可以作為閘極絕緣層A藉由電漿CVD法形成氮化矽層(SiNy(y>0))，並在閘極絕緣層A上層疊用作閘極絕緣層B的氧化矽層(SiOx(x>0))，來形成閘極絕緣層504。
對於閘極絕緣層504的形成，除了濺射法或電漿CVD法等之外，還可以應用使用μ波(例如，頻率為2.45GHz)的高密度電漿CVD法等的成膜方法。
在本實施方式中，作為閘極絕緣層504，使用氮化矽和氧化矽的疊層。明確而言，在閘極電極502及閘極電極542上形成50nm厚的氮化矽層，然後在該氮化矽上形成100nm厚的氧化矽層。
此外，作為閘極絕緣層504也可以使用包含與後面形 成的氧化物半導體相同種類的成分的絕緣材料。在以不同層的疊層形成閘極絕緣層504的情況下，只要使用包含與氧化物半導體相同種類的成分的絕緣材料形成與氧化物半導體接觸的層，即可。這是因為：這種材料與氧化物半導體的匹配性好，由此藉由將這種材料用作閘極絕緣層504，可以保持與氧化物半導體之間的介面的良好狀態。這裏，“與氧化物半導體相同種類的成分”是指選自氧化物半導體的構成元素中的一種或多種元素。
明確而言，作為可以用於閘極絕緣層504的包含與後面形成的氧化物半導體相同種類的成分的絕緣材料，較佳的是使用如下材料，即當作為氧化物半導體層使用包含In、Ga及Zn的氧化物材料時，將氧化物半導體所包含的元素的In、Ga及Zn中的Ga置換為選自成為四價陽離子的至少一種元素的元素的材料。
作為成為四價陽離子的元素的材料的一個例子，可以使用週期表中的第4族元素的Ti、Zr、Hf以及第14族元素的Ge。藉由將上述週期表的第4族元素或第14族元素置換為IGZO中的成為三價陽離子的Ga，可以提高與構成氧化物半導體的氧的結合力，而可以獲得比IGZO提高絕緣性的閘極絕緣層504。
此外，作為成為四價陽離子的元素，也可以使用鑭系元素的鈰(Ce)，藉由將Ga置換為Ce，而可以獲得比IGZO提高絕緣性的閘極絕緣層504。
此外，作為可以用於閘極絕緣層504的包含與氧化物 半導體相同種類的成分的絕緣材料，較佳的是使用如下材料，即當作為氧化物半導體層使用包含In、Ga及Zn的氧化物材料時，將氧化物半導體所包含的元素的In、Ga及Zn中的Ga置換為釔(Y)的材料。關於釔，其小於Ga，因此可以擴大與氧的電負性的差並增強氧化物半導體中的因與氧的離子結合而產生的結合，而可以獲得比IGZO提高絕緣性的閘極絕緣層504。
此外，當閘極絕緣層504具有疊層結構時，也可以層疊由包含與氧化物半導體相同種類的成分的絕緣材料構成的膜和包含與該膜的成分材料不同的材料的膜。
另外，當將氧化物半導體層用於半導體層時，為了盡可能地不使該氧化物半導體層包含氫、羥基以及水分，而作為形成氧化物半導體層之前的預處理，較佳在濺射裝置的預熱室中對基板500進行預熱，使吸附到基板500及閘極絕緣層504的氫、水分等的雜質脫離並進行排氣。另外，設置在預熱室中的排氣單元較佳的是使用低溫泵。此外，還可以省略該預熱處理。另外，也可以在形成閘極絕緣層504之前，與此同樣地對形成到閘極電極502、閘極電極542及佈線512的基板500進行該預熱。
用於半導體層505的氧化物半導體較佳至少包含銦(In)或鋅(Zn)。尤其是較佳的是包含In及Zn。此外，作為用來降低使用該半導體層而成的電晶體的電特性的不均勻性的穩定劑，除了上述元素以外較佳的是還包含鎵(Ga)。此外，作為穩定劑較佳的是包含錫(Sn)。另外，作為穩定 劑較佳的是包含鉿(Hf)。此外，作為穩定劑較佳的是包含鋁(Al)。
此外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體，可以使用如下材料：氧化銦、氧化錫、氧化鋅；二元類金屬氧化物諸如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元類金屬氧化物諸如In-Ga-Zn類氧化物(也表示為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；或者四元類金屬氧化物諸如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
氧化物半導體層較佳是包含In的氧化物半導體，更佳是含有In及Ga的氧化物半導體。為了使氧化物半導體 層高度純化，後面進行的脫水化或脫氫化是有效的。
在此，例如，In-Ga-Zn類氧化物是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
氧化物半導體處於單晶、多晶或非晶等狀態。氧化物半導體較佳是CAAC-OS。
CAAC-OS不是完全的單晶，也不是完全的非晶。CAAC-OS是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外，利用TEM在CAAC-OS中觀察不到晶界。因此，在CAAC-OS中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS中的結晶部的c軸在平行於CAAC-OS的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，包括85°以上且95°以下的範圍。另外，在只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS中，結晶部的分佈也可以不均勻。例如，在CAAC-OS的形成過程中，在從氧化物半導體層的表面一側進行結晶生長時，與被形成面附近相比，有時在表面附近結晶部所占的比例高。另外，藉由對CAAC-OS添加雜質，有時在該雜質添加區中使結晶部非晶化。
因為包括在CAAC-OS中的結晶部的c軸在平行於CAAC-OS的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
使用CAAC-OS的電晶體的因照射可見光或紫外光而產生的電特性變動小。
接著，藉由濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等形成半導體層505。
在如下條件下形成半導體層505：較佳的是利用濺射法；將基板溫度設定為100℃以上且600℃以下，較佳的是設定為150℃以上且550℃以下，更佳的是設定為200℃以上且500℃以下；採用氧氣體氛圍。以1nm以上且40nm以下的厚度，較佳以3nm以上且20nm以下的厚度形成半導體層505。成膜時的基板溫度越高，所得到的半導體層505的雜質濃度越低。此外，使半導體層505中的 原子排列有序化，實現高密度化，因此容易形成多晶或CAAC-OS。再者，藉由在氧氣體氛圍下進行成膜，也容易形成多晶或CAAC-OS，因為在氧氣體氛圍中不包含稀有氣體等的不需要的原子。但是，也可以採用氧氣體和稀有氣體的混合氛圍。在此情況下，將氧氣體的比例設定為30vol.%以上，較佳的是設定為50vol.%以上，更佳的是設定為80vol.%以上。注意，半導體層505的厚度越薄，電晶體的短通道效應越少。但是，若厚度過薄，則有時介面散射的影響變大而使場效應遷移率降低。
在作為半導體層505，藉由濺射法形成In-Ga-Zn類氧化物材料時，較佳的是使用原子數比為In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3或3：1：4的In-Ga-Zn類氧化物靶材。藉由使用具有上述原子數比的In-Ga-Zn類氧化物靶材形成半導體層505，容易形成多晶或CAAC-OS。
在本實施方式中，藉由使用In-Ga-Zn類氧化物靶材的濺射法形成30nm厚的氧化物半導體層。另外，氧化物半導體層可以在稀有氣體(典型的是氬)氛圍下、氧氣氛圍下或稀有氣體和氧的混合氛圍下利用濺射法形成。
作為在利用濺射法製造氧化物半導體層時使用的靶材，例如使用其成分比為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的金屬氧化物靶材，形成In-Ga-Zn-O層。
作為形成氧化物半導體層時的濺射氣體，較佳的是使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。例如，當作為濺射氣體使用氬時，較佳的是，純度為 9N，露點為-121℃，含有H2O量為0.1ppb以下，並且含有H2量為0.5ppb以下。當作為濺射氣體使用氧時，較佳的是，純度為8N，露點為-112℃，含有H2O量為1ppb以下，並且含有H2量為1ppb以下。
在被保持為減壓狀態的沉積室內保持基板，且將基板溫度設定為100℃以上且600℃以下，較佳的是設定為300℃以上且500℃以下來形成氧化物半導體層。
藉由邊加熱基板邊進行成膜，可以降低包含在於所形成的氧化物半導體層內部的氫、水分、氫化物或氫氧化物等的雜質濃度。另外，可以減輕由於濺射帶來的損傷。接著，邊去除殘留在沉積室內的水分邊導入去除了氫及水分的濺射氣體並使用上述靶材形成氧化物半導體層。
較佳的是使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵以去除殘留在沉積室內的水分。另外，作為排氣單元，也可以使用配備有冷阱的渦輪分子泵。在使用低溫泵進行了排氣的沉積室中，例如，對氫原子、水(H2O)等包含氫原子的化合物(更佳的是，還包括包含碳原子的化合物)等進行排氣，因此可以降低在該沉積室中形成的氧化物半導體層所包含的雜質的濃度。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源電流為0.5kW；作為濺射氣體採用氧(氧流量比率為100%)。另外，當使用脈衝直流電源時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且厚度分佈也變 均勻，所以是較佳的。
接著，進行第一加熱處理。藉由進行該第一加熱處理，可以去除氧化物半導體層中的過剩的氫(包含水和羥基)(脫水化或脫氫化)，而可以降低氧化物半導體層中的雜質濃度。
在如下條件下進行第一加熱處理：在減壓氛圍下、在氮或稀有氣體等的惰性氣體氛圍下、在氧氣體氛圍下或在超乾燥空氣(使用CRDS(光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氛圍下；以250℃以上且750℃以下或400℃以上且低於基板的應變點的溫度。
注意，加熱處理裝置不侷限於電爐而可以是具備利用來自電阻發熱體等的發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發射的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為高溫的氣體，使用如氬等的稀有氣體或如氮那樣的即使進行加熱處理也不與被處理物產生反應的惰性氣體。
例如，作為第一加熱處理可以進行GRTA，其中將基板移動到加熱到高溫的惰性氣體中，進行幾分鐘的加熱，然後將基板從加熱到高溫的惰性氣體中取出。
當在氮或稀有氣體等的惰性氣體氛圍下、在氧氣氛圍下或在超乾燥空氣氛圍下進行加熱處理時，較佳的是，不使這種氛圍包含水、氫等。另外，較佳將導入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳的是設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。
較佳的是，在減壓氛圍下或惰性氛圍下進行加熱處理之後，在保持溫度的情況下切換為氧化氛圍，而進一步進行第一加熱處理。這是因為如下緣故：當在減壓氛圍下或惰性氛圍下進行加熱處理時，可以減少氧化物半導體層中的雜質濃度，但是同時產生氧缺陷。藉由在氧化氛圍下進行加熱處理，可以減少此時產生的氧缺陷。
像這樣，在氫濃度被充分地降低而實現高度純化並藉由被供給充分的氧來降低起因於氧缺陷的能隙中的缺陷能階的氧化物半導體中，載流子濃度低於1×1012/cm3，較佳低於1×1011/cm3，更佳低於1.45×1010/cm3。例如，室溫(25℃)下的截止電流(在此，每單位通道寬度(1μm)的值)為100zA(1zA(仄普托介安培)為1×10-21A)以下，較佳為10zA以下。在85℃下，截止電流為100zA(1×10-19A)以下，較佳為10zA(1×10-20A)以下。如此，藉由使用i型化(本質化)或實質上i型化的氧化物半導體，可以得到截止電流 特性極為優良的第一電晶體411及第二電晶體412。
此外，具有高度純化的氧化物半導體的電晶體的電特性諸如臨界電壓、導通電流等幾乎不呈現溫度依賴性。此外，由於光劣化引起的電晶體特性的變動也少。
如此，具有高度純化，且藉由減少氧缺陷來實現了i型(本質)化的氧化物半導體的電晶體的電特性變動被抑制，所以該電晶體在電性上穩定。因此，可以提供具有穩定的電特性的使用氧化物半導體的可靠性高的EL顯示裝置。
接著，在半導體層505上形成保護層651。作為保護層651，可以使用與閘極絕緣層504同樣的材料及方法而形成。
此外，當使與半導體層505接觸的保護層651處於包含多量氧的狀態時，可以使保護層651具有向半導體層505供應氧的供應源的功能。
在本實施方式中，作為保護層651使用200nm厚的氧化矽層。並且，藉由第二光微影製程在保護層651上形成抗蝕光罩，選擇性地去除半導體層505上的保護層651的一部分來形成開口部601、開口部602、開口部606及開口部607(參照圖21B)。形成開口部601、開口部602、開口部606及開口部607之後殘留的半導體層505上的保護層的剖面形狀為梯形或三角形，並且剖面形狀的下端部的錐形角θ為60°以下，較佳為45°以下，更佳為30°以下。作為一個例子，在本實施方式中，藉由光微影製程在 氧化矽層上形成抗蝕光罩，選擇性地進行蝕刻來將保護層651的剖面形成為梯形形狀，將保護層651的下端部的錐形角θ設定為30°。此外，雖然未圖示，但是在本蝕刻製程中與開口部601、開口部602、開口部606及開口部607同樣地形成開口部605。
在形成保護層651之後，也可以進行加熱處理。在本實施方式中，在氮氣氛圍下以300℃進行一小時的加熱處理。
此外，作為保護層651也可以使用包含與半導體層505相同種類的成分的絕緣材料。在以不同層的疊層形成保護層651的情況下，只要使用包含與氧化物半導體相同種類的成分的絕緣材料形成與氧化物半導體接觸的層，即可。這是因為：這種材料與氧化物半導體的匹配性好，由此藉由將這種材料用於保護層651，可以保持與氧化物半導體之間的介面的良好狀態。這裏，“與氧化物半導體相同種類的成分”是指選自氧化物半導體的構成元素中的一種或多種元素。
明確而言，作為可以用於保護層651的包含與氧化物半導體相同種類的成分的絕緣材料，較佳的是使用如下材料，即當作為氧化物半導體層使用包含In、Ga及Zn的氧化物材料時，將氧化物半導體所包含的元素的In、Ga及Zn中的Ga置換為選自成為四價陽離子的至少一種元素的元素的材料。
作為成為四價陽離子的元素的材料的一個例子，可以 使用週期表中的第4族元素的Ti、Zr、Hf以及第14族元素的Ge。藉由將上述週期表的第4族元素或第14族元素置換為IGZO中的成為三價陽離子的Ga，可以提高與構成氧化物半導體的氧的結合力，而可以獲得比IGZO提高絕緣性的保護層651。
此外，作為成為四價陽離子的元素，也可以使用鑭系元素的鈰(Ce)，藉由將Ga置換為Ce可以獲得比IGZO提高絕緣性的保護層651。
此外，作為可以用於保護層651的包含與氧化物半導體相同種類的成分的絕緣材料，較佳的是使用如下材料，即當作為氧化物半導體層使用包含In、Ga及Zn的氧化物材料時，將氧化物半導體所包含的元素的In、Ga及Zn中的Ga置換為釔(Y)的材料。關於釔，其電負性小於Ga，因此可以擴大與氧的電負性的差並增強氧化物半導體中的因與氧的離子結合而產生的結合，而可以獲得比IGZO提高絕緣性的保護層651。
此外，當保護層651具有疊層結構時，也可以層疊由包含與氧化物半導體相同種類的成分的絕緣材料構成的膜與包含與該膜的成分材料不同的材料的膜。
此外，在用來形成開口部601、開口部602、開口部606及開口部607的由於蝕刻被露出的半導體層505的表面上雜質容易附著。上述雜質包含構成用於蝕刻的蝕刻氣體或蝕刻劑的元素或者存在於進行蝕刻的處理室內的元素等。作為上述雜質，明確地說，可以舉出硼、氯、氟、 碳、鋁等。
接著，進行半導體層505及保護層651的表面的洗清處理。可以藉由使用TMAH溶液等鹼性溶液、水或稀氫氟酸等進行洗清處理。或者，可以藉由使用氧、一氧化二氮或稀有氣體(典型的是氬)的電漿處理進行洗清處理。藉由洗清處理，可以去除附著在半導體層505及保護層651的表面的上述雜質。
此外，作為用於洗清處理的稀氫氟酸，較佳的是使用將50wt.%的氫氟酸用水稀釋為100倍至100000倍的稀氫氟酸。當將稀氫氟酸用於洗清處理時，可以與半導體層505的一部分一起去除附著在半導體層505的雜質。
接著，在開口部601、開口部602、開口部606及開口部607中的半導體層505上以及在保護層651上形成用作第一電極506A、第二電極506B、第一電極546A、第二電極546B及佈線516的導電層。可以藉由與閘極電極502相同的材料及方法形成用於第一電極506A、第二電極506B、第一電極546A、第二電極546B及佈線516的導電層。此外，也可以使用導電金屬氧化物形成用於第一電極506A、第二電極506B、第一電極546A、第二電極546B及佈線516的導電層。作為導電金屬氧化物可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2，簡稱為ITO)、氧化銦氧化鋅(In2O3-ZnO)或使上述金屬氧化物材料包含氧化矽的材料。
在本實施方式中，在開口部601、開口部602、開口 部606及開口部607中的半導體層505上以及在保護層651上作為導電層形成5nm厚的Ti層，並且在Ti層上形成250nm厚的Cu層。然後，藉由第三光微影製程，形成抗蝕光罩，對導電層選擇性地進行蝕刻去除，來形成第一電極506A、第二電極506B、第一電極546A、第二電極546B及佈線516(參照圖21C)。
接著，在第一電極506A、第二電極506B、第一電極546A、第二電極546B、保護層651及佈線516上形成絕緣層507。可以使用與閘極絕緣層504或基底層501相同的材料及方法形成絕緣層507。另外，從氫、水等不容易混入的角度來看，較佳藉由濺射法形成。當絕緣層507包含氫時有如下憂慮：由於該氫侵入到氧化物半導體層中或該氫從氧化物半導體層中抽出氧，因此導致氧化物半導體層的低電阻化(n型化)。由此，重要的是，使用不使絕緣層507包含氫及含有氫的雜質的方法形成絕緣層507。
作為絕緣層507，典型地可以使用氧化矽、氧氮化矽、氧化鉿、氧化鋁、氧化鎵等的無機絕緣材料。因為氧化鎵是不容易帶電的材料，所以可以抑制絕緣層的充電所引起的臨界電壓的變動。另外，當將氧化物半導體用作半導體層505時，作為絕緣層507，也可以形成包含與氧化物半導體相同種類的成分的金屬氧化物層，或者與絕緣層507層疊地形成該金屬氧化物層。
在本實施方式中，作為絕緣層507，藉由濺射法形成厚度為200nm的氧化矽層。將成膜時的基板溫度設定為 室溫以上且300℃以下，即可。在本實施方式中採用100℃。可以在稀有氣體(典型的是氬)氛圍下、氧氣氛圍下或稀有氣體和氧的混合氛圍下，藉由濺射法形成氧化矽層。此外，作為靶材可以使用氧化矽或矽。例如，藉由在包含氧的氛圍下將矽用作靶材進行濺射，可以形成氧化矽層。
為了去除形成絕緣層507時的沉積室中的殘留水分，較佳的是使用吸附型的真空泵(低溫泵等)。當在使用低溫泵排氣的沉積室中形成絕緣層507時，可以降低絕緣層507所包含的雜質的濃度。此外，作為用來去除絕緣層507的沉積室中的殘留水分的排氣單元，也可以使用配備有冷阱的渦輪分子泵。
作為當形成絕緣層507時使用的濺射氣體，較佳的是使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。
接著，也可以在減壓氛圍下、惰性氣體氛圍下、氧氣體氛圍下或超乾燥空氣氛圍下進行第二加熱處理(較佳為200℃以上且600℃以下，例如250℃以上且550℃以下)。但是，在作為藉由第一光微影製程或第三光微影製程形成的佈線層使用Al的情況下，將加熱處理的溫度設定為380℃以下，較佳的是設定為350℃以下。此外，在作為上述佈線層使用Cu的情況下，將加熱處理的溫度設定為450℃以下。例如，也可以在氮氣氛圍下以450℃進行一小時的第二加熱處理。藉由進行第二加熱處理，在氧化物半 導體層的一部分(通道形成區域)與絕緣層507接觸的狀態下升溫，可以從包含氧的絕緣層507向半導體層505供給氧。另外，較佳不在上述氛圍中包含水、氫等。
接著，藉由第四光微影製程形成抗蝕光罩，並且選擇性地去除第二電極506B上的絕緣層507的一部分來形成開口部603。此外，選擇性地去除第二電極546B上的絕緣層507的一部分，而形成開口部508。此外，選擇性地去除閘極電極542上的絕緣層507、保護層651、半導體層505及閘極絕緣層504的一部分來形成604。在剖面K1-K2的佈線516上的絕緣層507的一部分選擇性地被去除，而形成開口部520。此外，在剖面J1-J2的佈線512上絕緣層507、保護層651、半導體層505及閘極絕緣層504的一部分選擇性地被去除，而形成開口部519(參照圖22A)。另外，雖然未圖示，但是在本光微影製程中，與開口部519同樣地形成溝槽部分530。因此，在溝槽部分530的側面，絕緣層507、保護層651、半導體層505及閘極絕緣層504露出。
作為絕緣層507、保護層651、半導體層505及閘極絕緣層504的蝕刻，可以採用乾蝕刻和濕蝕刻中的一者或兩者。作為能夠用於乾蝕刻的蝕刻氣體，可以使用含有氯的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)。
作為乾蝕刻，可以使用平行平板型RIE法或ICP蝕刻法。此外，因為基底層501用來防止來自基板500的雜質 元素的擴散，所以在進行上述蝕刻時，較佳調節蝕刻條件以儘量不使基底層501蝕刻。
一般而言，藉由不同的光微影製程及蝕刻製程，分別進行半導體層的蝕刻和開口部的形成。但是，根據本實施方式所示的製程，藉由一次的光微影製程及蝕刻製程，可以同時進行半導體層的蝕刻和開口部的形成。因此，不僅縮減光掩模，而且可以縮減光微影製程本身，且還可以縮減後面的蝕刻製程。也就是說，藉由進行較少的光微影製程，可以以低成本高生產率地製造EL顯示裝置。
此外，根據本實施方式所示的製程，不在氧化物半導體層上直接形成光致抗蝕劑。另外，因為被絕緣層507保護氧化物半導體層的通道形成區域，所以也在後面的光致抗蝕劑的剝離清洗製程中，水分不會附著到氧化物半導體層的通道形成區域。從而，第一電晶體411及第二電晶體412的特性不均勻減少，而可靠性提高。
接著，在開口部603中的第二電極506B上、開口部604中的閘極電極542上、開口部508中的第二電極546B上及絕緣層507上形成用作佈線513、電極510、電極521及電極522的導電層。藉由濺射法、真空蒸鍍法等，作為用作佈線513、電極510、電極521及電極522的導電層，以30nm以上且200nm以下，較佳以50nm以上且100nm以下的厚度形成具有透光性的導電層(也稱為透明導電層)(參照圖22B)。
在本實施方式中，作為具有透光性的導電層形成 80nm厚的ITO層，藉由第五光微影製程形成抗蝕光罩，並且對具有透光性的導電層選擇性地進行蝕刻來形成佈線513、電極510、電極521及電極522。
佈線513藉由開口部603連接到第二電極506B，並藉由開口部604連接到閘極電極542。此外，電極510藉由開口部508連接到第二電極546B。此外，電極521藉由開口部519連接到佈線512。另外，電極522藉由開口部520連接到佈線516。
另外，重要的是：在形成在端子部403及端子部404的開口部519及開口部520中，不保持使佈線512及佈線516露出狀態，而由ITO等的氧化物導電材料覆蓋佈線512及佈線516。因為佈線512及佈線516是金屬層，所以如果保持使佈線512及佈線516露出狀態，則露出表面被氧化，且與FPC等的接觸電阻增大。接觸電阻的增大導致從外部輸入的信號的延遲或波形畸變，並且不能正確地傳達來自外部的信號，因此使半導體裝置的可靠性降低。藉由由ITO等的氧化物導電材料覆蓋佈線512及佈線516的露出表面，可以防止接觸電阻的增大，並提高半導體裝置的可靠性。
此外，藉由與EL層562及電極544的材料一起適當地選擇構成EL元件414的電極510的材料，可以設定從EL元件414取出的光的方向等。在本實施方式的中，說明從基板500一側取出光的結構。
作為具有透光性的導電層，可以使用具有透光性的導 電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
接著，在相當於像素部的剖面的A1-A2中設置用作隔壁層的材料。使用有機絕緣材料、無機絕緣材料形成用作隔壁層的材料。在隔壁層514中，藉由第六光微影製程形成開口部565。開口部565形成在電極510上的用作隔壁層的材料中。此外，藉由作為用作隔壁層的材料使用感光性樹脂材料，可以將開口部565的側壁的剖面形狀形成為有連續曲率的形狀。接著，在開口部565的與電極510接觸的區域中形成EL層562。接著，在EL層562上及隔壁層514上形成用作EL元件414的另一方電極的電極544(參照圖22C)。
此外，藉由層疊電洞注入層、電洞傳輸層、發光層、電子傳輸層及電子注入層等形成EL層562，即可。此外，當將電極510用作陽極而使用功函數大的材料時，作為EL元件414的另一方電極的電極544，使用功函數小的金屬材料，即可。明確而言，作為電極544，可以使用鋁和鋰的合金。
根據本實施方式，可以藉由比習知的技術少的光微影製程製造半導體裝置，並且可以降低半導體層的劣化。因此，可以製造成本低、生產率高且可靠性良好的EL顯示裝置。
本實施方式可以與其他實施方式自由地組合。
實施方式3
圖11A和圖11B示出使用實施方式1所例示的電晶體的顯示裝置的一個方式。
圖11A是一種面板的平面圖，在該面板中利用密封材料4005將電晶體4010及液晶元件4013密封在第一基板4001和第二基板4006之間。圖11B相當於沿著圖11A的M-N的剖面圖。此外，在第一基板4001上設置有溝槽部分4040。
以圍繞設置在第一基板4001上的像素部4002的方式設置有密封材料4005，並且在像素部4002上設置有第二基板4006。因此，像素部4002與液晶層4008一起由第一基板4001、密封材料4005以及第二基板4006密封。
此外，第一基板4001上的由密封材料4005圍繞的區域的外側區域中包括輸入端子4020，並連接有FPC(Flexible printed circuit：撓性印刷電路)4018a、FPC4018b。FPC4018a與另外設置在不同的基板上的信號線驅動電路4003電連接，而FPC4018b與另外設置在不同的基板上的掃描線驅動電路4004電連接。提供到像素部4002的各種信號及電位從信號線驅動電路4003及掃描線驅動電路4004藉由FPC4018a及FPC4018b被供給。
注意，對於另外製造在不同基板上的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass： 玻璃上晶片)法、打線接合法、TCP(Tape Carrier Package：載帶封裝)法或者TAB(Tape Automated Bonding：卷帶式自動接合)法等。
此外，雖然未圖示，也可以在基板4001上使用本說明書所公開的電晶體形成信號線驅動電路4003或掃描線驅動電路4004。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)。也可以應用電子墨水等的其對比度因電作用而變化的顯示媒體。
圖11A和圖11B所示的顯示裝置包括電極4015及佈線4016，並且，電極4015及佈線4016藉由各向異性導電層4019電連接到FPC4018a所包括的端子。
電極4015由與第一電極4030相同的導電層形成，並且，佈線4016由與電晶體4010的用作源極及汲極的電極相同的導電層形成。
在本實施方式中，作為電晶體4010，也可以應用實施方式1所示的電晶體。設置在像素部4002中的電晶體4010電連接到顯示元件來構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖11A和圖11B示出作為顯示元件使用液晶元件的顯示裝置的例子。在圖11A和圖11B中，作為顯示元件的液晶元件4013包括第一電極4030、第二電極4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有 用作配向膜的絕緣層4032、絕緣層4033。另外，用作配向膜的絕緣層4032還設置在溝槽部分4040上。第二電極4031設置在第二基板4006一側，並且第一電極4030和第二電極4031在兩者之間夾著液晶層4008而層疊。
此外，間隔物4035是在第二基板4006上由絕緣層形成的柱狀間隔物，其是為了控制液晶層4008的厚度(單元間隙)而設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、近晶相、立方相、手向列相、各向同性相等。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。藉由將使用高度純化的氧化物半導體的電晶體用於形成通道區域的半導體層，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容的大小的儲存電容器，就足夠了。
在本實施方式中使用的使用高度純化的氧化物半導體層的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低更新工作的頻率，所以發揮抑制耗電量的效果。此外，使用高度純化的氧化物半導體層的電晶體即使不設置儲存電容器，也可以保持施加到液晶元件的電位。
此外，藉由將氧化物半導體層用於在本實施方式中使用的電晶體的半導體層，與使用非晶矽的電晶體相比，可以得到較高的場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高影像品質的影像。此外，因為也可以在同一基板上將上述電晶體分別形成在驅動電路部及像素部，所以可以削減液晶顯示裝置的零部件數。
如上所述，藉由應用實施方式1所例示的電晶體，可以不增加在具有電晶體的顯示裝置的製程中使用的光掩模個數而製造提高電晶體的可靠性的液晶顯示裝置。因此，可以製造成本低、生產率高且可靠性良好的液晶顯示裝置。
本實施方式可以與其他實施方式自由地組合。
實施方式4
圖23A和圖23B示出使用實施方式2所例示的電晶體的顯示裝置的一個方式。
圖23A是一種面板的平面圖，在該面板中利用密封材料5005將電晶體5010及EL元件5013密封在第一基板5001和第二基板5006之間。圖23B相當於沿著圖23A的M-N的剖面圖。此外，在第一基板5001上設置有溝槽部分5040。
以圍繞設置在第一基板5001上的像素部5002的方式設置有密封材料5005，並且在像素部5002上設置有第二 基板5006。因此，像素部5002由第一基板5001、密封材料5005以及第二基板5006密封。
此外，第一基板5001上的由密封材料5005圍繞的區域的外側區域中包括輸入端子5020，並連接有FPC(Flexible printed circuit：撓性印刷電路)5018a、FPC5018b。FPC5018a與另外設置在不同的基板上的信號線驅動電路5003電連接，而FPC5018b與另外設置在不同的基板上的掃描線驅動電路5004電連接。提供到像素部5002的各種信號及電位從信號線驅動電路5003及掃描線驅動電路5004藉由FPC5018a及FPC5018b被供給。
注意，對於另外製造在不同基板上的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃上晶片)法、打線接合法、TCP(Tape Carrier Package：載帶封裝)法或者TAB(Tape Automated Bonding：卷帶式自動接合)法等。
此外，雖然未圖示，也可以在基板5001上使用本說明書所公開的電晶體形成信號線驅動電路5003或掃描線驅動電路5004。
圖23A和圖23B所示的顯示裝置包括電極5015及佈線5016，並且，電極5015及佈線5016藉由各向異性導電層5019電連接到FPC5018a所包括的端子。
電極5015由與電晶體5010的第一電極及第二電極相同的導電層形成，並且，佈線5016由與用作EL元件5013的一方電極的第一電極5030相同的導電層形成。
在本實施方式中，作為電晶體5010，也可以應用實施方式2所示的第二電晶體。設置在像素部5002中的電晶體5010電連接到顯示元件來構成顯示面板。
此外，圖23A和圖23B所示的顯示裝置是作為顯示元件使用EL元件的例子。在圖23A和圖23B中，EL元件5013包括第一電極5030、第二電極5031及EL層5008。EL元件5013被設置的隔壁層5009也設置在溝槽部分5040上。
藉由使用隔壁層5009填充溝槽部分5040，可以覆蓋形成溝槽部分5040時被露出的半導體層及絕緣層的端部。藉由採用該結構，可以保護所述的被露出的部分，因此可以提高半導體裝置的可靠性。
此外，藉由將氧化物半導體層用於在本實施方式中使用的電晶體的半導體層，與使用非晶矽的電晶體相比，可以得到較高的場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於EL顯示裝置的像素部，可以提供高影像品質的影像。此外，因為也可以在同一基板上將上述電晶體分別形成在驅動電路部及像素部，所以可以削減EL顯示裝置的零部件數。
如上所述，藉由應用實施方式2所示的電晶體，可以不增加在具有電晶體的EL顯示裝置的製程中使用的光掩模個數而製造提高電晶體的可靠性的EL顯示裝置。因此，可以製造成本低、生產率高且可靠性良好的液晶顯示裝置。
本實施方式可以與其他實施方式自由地組合。
實施方式5
在本實施方式中，說明具備上述實施方式所示的顯示裝置的電子裝置的例子。
圖12A示出筆記本型個人電腦，該筆記本型個人電腦包括主體3001、外殼3002、顯示部3003以及鍵盤3004等。藉由應用上述實施方式所示的液晶顯示裝置或EL顯示裝置，可以提供一種成本低、生產率高且可靠性高的筆記本型個人電腦。
圖12B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，作為操作用附屬部件，具備觸控筆3022。藉由應用上述實施方式所示的液晶顯示裝置或EL顯示裝置，可以提供一種成本低、生產率高且可靠性高的可攜式資訊終端(PDA)。
圖12C示出電子書閱讀器的一例。例如，電子書閱讀器由兩個外殼，即外殼2702及外殼2704構成。外殼2702及外殼2704由軸部2712形成為一體，且可以以該軸部2712為軸進行開閉工作。藉由這種結構，可以進行如紙的書籍那樣的工作。
外殼2702組裝有顯示部2705，而外殼2704組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續的畫面的結構，又可以是顯示不同的畫面的結 構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖12C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖12C中的顯示部2707)中可以顯示影像。藉由應用上述實施方式所示的液晶顯示裝置或EL顯示裝置，可以提供一種成本低、生產率高且可靠性高的電子書閱讀器。
此外，在圖12C中示出外殼2702具備操作部等的例子。例如，在外殼2702中，具備電源端子2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，還可以採用在與外殼的顯示部同一面上設置鍵盤、指向裝置等的結構。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質插入部等的結構。再者，電子書閱讀器也可以具有電子詞典的功能。
此外，電子書閱讀器也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍的伺服器購買所希望的書籍資料等，然後下載的結構。
圖12D示出行動電話，由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指示裝置2806、拍攝裝置用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。
另外，顯示面板2802具備觸摸屏，在圖12D中，使 用虛線示出作為影像而被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需要的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置拍攝裝置用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、播放等。再者，滑動外殼2800和外殼2801而可以處於如圖12D那樣的展開狀態和重疊狀態，所以可以實現適合於攜帶的小型化。
外部連接端子2808可以與AC轉接器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通信。另外，藉由將儲存介質插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，除了上述功能之外，還可以具有紅外線通信功能、電視接收功能等。藉由應用上述實施方式所示的液晶顯示裝置或EL顯示裝置，可以提供一種成本低、生產率高且可靠性高的行動電話。
圖12E示出數位攝像機，其由主體3051、顯示部A3057、取景部3053、操作開關3054、顯示部B3055以及電池3056等構成。藉由應用上述實施方式所示的液晶顯示裝置或EL顯示裝置，可以提供一種可靠性高的數位攝像機。
圖12F示出電視機的一個例子。在電視機中，外殼 9601安裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐外殼9601的結構。藉由應用上述實施方式所示的液晶顯示裝置或EL顯示裝置，可以提供一種可靠性高的電視機。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器進行電視機的操作。此外，也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。
另外，電視機採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
110:像素
111:電晶體
113:電容元件
202:閘極電極
203:佈線
206A:電極
206B:電極
208:開口部
210:像素電極
212_i:佈線
216_j、216_j+1:佈線
230:溝槽部分
231:端部
232:端部
301:開口部
302:開口部

Claims (3)

  1. 一種半導體裝置，包括：
    半導體層；
    該半導體層上方的第一絕緣層；
    該第一絕緣層上方的第一導電層；
    該第一導電層之下的第二導電層，該第二導電層包括作為第二電晶體的閘極的第一區域，
    其中，該半導體層包括第一電晶體的通道形成區域，以及該第二電晶體的通道形成區域，
    其中，該第一電晶體的源極和汲極的一者經由該第一導電層電連接到該第二電晶體的該閘極，
    其中，該第二電晶體的源極和汲極的一者電連接到EL元件，
    其中，該第二電晶體的該源極和該汲極的另一者電連接到佈線，
    其中，該第一導電層與該第二導電層接觸，
    其中，該佈線包括作為電容器的一電極的第二區域，
    其中，該佈線的該第二區域與該第二導電層及該半導體層重疊，以及
    其中，該佈線包括第三區域，該第三區域與該半導體層重疊且不與該第二導電層重疊。
  2. 一種半導體裝置，包括：
    半導體層；
    該半導體層上方的第一絕緣層；
    該第一絕緣層上方的第一導電層；
    該第一導電層之下的第二導電層，該第二導電層包括作為第二電晶體的閘極的第一區域，
    其中，該半導體層包括第一電晶體的通道形成區域，以及該第二電晶體的通道形成區域，
    其中，該第一電晶體的源極和汲極的一者經由該第一導電層電連接到該第二電晶體的該閘極，
    其中，該第二電晶體的源極和汲極的一者電連接到EL元件，
    其中，該第二電晶體的該源極和該汲極的另一者電連接到佈線，
    其中，該第一導電層與該第二導電層接觸，
    其中，該佈線包括作為電容器的一電極的第二區域，
    其中，該佈線的該第二區域與該第二導電層及該半導體層重疊，
    其中，該佈線包括第三區域，該第三區域與該半導體層重疊且不與該第二導電層重疊，
    其中，該第一導電層的一部分位於該第一絕緣層的開口中，
    其中，該第一導電層的一部分位於第二絕緣層的開口中，
    其中，該第一導電層的一部分位於第三絕緣層的開口中，
    其中，該第一絕緣層的該開口與該第二絕緣層的該開 口彼此重疊，
    其中，該第二絕緣層的該開口與該第三絕緣層的該開口彼此重疊，以及
    其中，該第三絕緣層的該開口與該第一絕緣層的該開口彼此重疊。
  3. 一種半導體裝置，包括：
    半導體層；
    該半導體層上方的第一絕緣層；
    該第一絕緣層上方的第一導電層；
    該第一導電層之下的第二導電層，該第二導電層包括作為第二電晶體的閘極的第一區域，
    其中，該半導體層包括第一電晶體的通道形成區域，以及該第二電晶體的通道形成區域，
    其中，該第一電晶體的源極和汲極的一者經由該第一導電層電連接到該第二電晶體的該閘極，
    其中，該第二電晶體的源極和汲極的一者電連接到EL元件，
    其中，該第二電晶體的該源極和該汲極的另一者電連接到佈線，
    其中，該第一導電層與該第二導電層接觸，
    其中，該佈線包括作為電容器的一電極的第二區域，
    其中，該佈線的該第二區域與該第二導電層及該半導體層重疊，
    其中，該佈線包括第三區域，該第三區域與該半導體 層重疊且不與該第二導電層重疊，
    其中，該第一導電層的一部分位於該第一絕緣層的開口中，
    其中，該第一導電層的一部分位於第二絕緣層的開口中，
    其中，該第一導電層的一部分位於第三絕緣層的開口中，
    其中，該第一絕緣層的該開口與該第二絕緣層的該開口彼此重疊，
    其中，該第二絕緣層的該開口與該第三絕緣層的該開口彼此重疊，
    其中，該第三絕緣層的該開口與該第一絕緣層的該開口彼此重疊，
    其中，該半導體層包括多晶半導體，
    其中，該第一絕緣層包括矽與氮，
    其中，該第二絕緣層包括矽與氧，以及
    其中，該第三絕緣層包括矽與氮。
TW111112758A 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法 TWI828102B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-247367 2011-11-11
JP2011-247360 2011-11-11
JP2011247360 2011-11-11
JP2011247367 2011-11-11

Publications (2)

Publication Number Publication Date
TW202247296A TW202247296A (zh) 2022-12-01
TWI828102B true TWI828102B (zh) 2024-01-01

Family

ID=48280328

Family Applications (6)

Application Number Title Priority Date Filing Date
TW108139651A TWI728537B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
TW107138221A TWI677925B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
TW109145259A TWI762096B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
TW101140528A TWI587054B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、el顯示裝置以及其製造方法
TW106108996A TWI664481B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
TW111112758A TWI828102B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW108139651A TWI728537B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
TW107138221A TWI677925B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
TW109145259A TWI762096B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
TW101140528A TWI587054B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、el顯示裝置以及其製造方法
TW106108996A TWI664481B (zh) 2011-11-11 2012-11-01 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法

Country Status (4)

Country Link
US (3) US9576982B2 (zh)
JP (6) JP6076038B2 (zh)
CN (2) CN103107174B (zh)
TW (6) TWI728537B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6394171B2 (ja) * 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6496132B2 (ja) 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
TWI675004B (zh) * 2014-02-21 2019-10-21 日商半導體能源研究所股份有限公司 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置
TWI687143B (zh) 2014-04-25 2020-03-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
DE112015004166T5 (de) * 2014-09-12 2017-05-24 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
TWI777164B (zh) 2015-03-30 2022-09-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2017051791A1 (ja) * 2015-09-24 2017-03-30 シャープ株式会社 半導体装置およびその製造方法
US10411013B2 (en) 2016-01-22 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
CN107689383B (zh) * 2016-08-05 2021-06-22 群创光电股份有限公司 显示装置及其制造方法
US10069041B2 (en) * 2016-08-05 2018-09-04 Innolux Corporation Display apparatus and manufacturing method thereof
KR20180033375A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2018074361A1 (ja) * 2016-10-19 2018-04-26 シャープ株式会社 Ｔｆｔ基板
KR102634860B1 (ko) * 2016-11-29 2024-02-07 엘지전자 주식회사 카메라 렌즈
CN113228415B (zh) * 2018-12-12 2024-03-08 夏普株式会社 扫描天线和扫描天线的制造方法
CN110867137B (zh) * 2019-10-30 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板的制备方法及显示面板
CN114746927A (zh) * 2019-11-29 2022-07-12 京瓷株式会社 显示装置
CN116097924A (zh) 2021-03-11 2023-05-09 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201123356A (en) * 2009-10-16 2011-07-01 Samsung Electronics Co Ltd Wiring structures and methods of forming wiring structures
US20110210396A1 (en) * 2007-02-22 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201133074A (en) * 2005-12-05 2011-10-01 Semiconductor Energy Lab Liquid crystal display device

Family Cites Families (211)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3172840B2 (ja) 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US6624477B1 (en) * 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4131297B2 (ja) * 1997-10-24 2008-08-13 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002162646A (ja) 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004157151A (ja) * 2002-11-01 2004-06-03 Sharp Corp 表示装置用マトリクス基板およびその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
TWI282969B (en) 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
KR100544144B1 (ko) * 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100603393B1 (ko) * 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006261408A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 半導体装置及びそれを用いた画像表示装置
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR101192750B1 (ko) * 2005-12-30 2012-10-18 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
CN100380634C (zh) * 2006-02-07 2008-04-09 友达光电股份有限公司 像素结构的制作方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101282404B1 (ko) * 2006-09-05 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR102078248B1 (ko) * 2008-07-10 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP4909323B2 (ja) 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101681882B1 (ko) * 2008-09-19 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR102187427B1 (ko) 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102378956B1 (ko) * 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5607349B2 (ja) 2008-12-26 2014-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP2010245118A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5685805B2 (ja) * 2009-07-23 2015-03-18 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、および電子機器
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2460183A4 (en) 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9715845B2 (en) * 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR101969253B1 (ko) * 2009-10-08 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
WO2011043217A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
CN104485341A (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体装置
KR101117642B1 (ko) * 2009-11-16 2012-03-05 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101084183B1 (ko) 2010-01-06 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
US8778730B2 (en) * 2010-01-21 2014-07-15 Sharp Kabushiki Kaisha Process for production of circuit board
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8791463B2 (en) 2010-04-21 2014-07-29 Sharp Kabushiki Kaisha Thin-film transistor substrate
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011162104A1 (en) 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP2010232682A (ja) * 2010-06-29 2010-10-14 Mitsubishi Electric Corp 薄膜トランジスタの製造方法
US8796733B2 (en) * 2010-08-09 2014-08-05 University Of Notre Dame Du Lac Low voltage tunnel field-effect transistor (TFET) and method of making same
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
KR20130106398A (ko) * 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
US9494829B2 (en) * 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201133074A (en) * 2005-12-05 2011-10-01 Semiconductor Energy Lab Liquid crystal display device
US20110210396A1 (en) * 2007-02-22 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201123356A (en) * 2009-10-16 2011-07-01 Samsung Electronics Co Ltd Wiring structures and methods of forming wiring structures

Also Published As

Publication number Publication date
JP2022027822A (ja) 2022-02-14
CN106972031B (zh) 2021-08-24
TWI587054B (zh) 2017-06-11
JP2023159142A (ja) 2023-10-31
TW202247296A (zh) 2022-12-01
TWI677925B (zh) 2019-11-21
US20130120702A1 (en) 2013-05-16
TWI664481B (zh) 2019-07-01
JP2020129664A (ja) 2020-08-27
US9576982B2 (en) 2017-02-21
JP2018186296A (ja) 2018-11-22
TW202131395A (zh) 2021-08-16
JP2013122580A (ja) 2013-06-20
JP2017108145A (ja) 2017-06-15
CN103107174B (zh) 2018-05-25
CN103107174A (zh) 2013-05-15
TW201734614A (zh) 2017-10-01
TWI728537B (zh) 2021-05-21
TW201329593A (zh) 2013-07-16
JP6689326B2 (ja) 2020-04-28
US20210202542A1 (en) 2021-07-01
US20170162608A1 (en) 2017-06-08
CN106972031A (zh) 2017-07-21
JP6076038B2 (ja) 2017-02-08
JP7326409B2 (ja) 2023-08-15
TW202027172A (zh) 2020-07-16
TW201907488A (zh) 2019-02-16
TWI762096B (zh) 2022-04-21

Similar Documents

Publication Publication Date Title
TWI828102B (zh) 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
JP6317421B2 (ja) 半導体装置
JP6145493B2 (ja) 半導体装置の作製方法
TWI529813B (zh) 薄膜電晶體及液晶顯示裝置的製造方法
TWI535030B (zh) 液晶顯示裝置和其製造方法
TWI711087B (zh) 半導體裝置