TWI535030B - 液晶顯示裝置和其製造方法 - Google Patents

液晶顯示裝置和其製造方法 Download PDF

Info

Publication number
TWI535030B
TWI535030B TW100131935A TW100131935A TWI535030B TW I535030 B TWI535030 B TW I535030B TW 100131935 A TW100131935 A TW 100131935A TW 100131935 A TW100131935 A TW 100131935A TW I535030 B TWI535030 B TW I535030B
Authority
TW
Taiwan
Prior art keywords
wiring
groove portion
electrode
semiconductor layer
display device
Prior art date
Application number
TW100131935A
Other languages
English (en)
Other versions
TW201220507A (en
Inventor
三宅博之
荒澤亮
楠紘慈
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201220507A publication Critical patent/TW201220507A/zh
Application granted granted Critical
Publication of TWI535030B publication Critical patent/TWI535030B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Element Separation (AREA)

Description

液晶顯示裝置和其製造方法
本發明係關於一種半導體裝置、液晶顯示裝置及其製造方法。
注意,在本發明說明中,半導體裝置指的是能夠藉由利用半導體特性工作的所有裝置,因此,電晶體、半導體電路、儲存裝置、攝像裝置、顯示裝置、電光裝置及電子裝置等都是半導體裝置。
近年來,由形成在玻璃基板等的具有絕緣表面的基板上的厚度為幾nm至幾百nm左右的半導體薄膜構成的電晶體引人注目。電晶體廣泛地應用於電子裝置諸如IC(Integrated Circuit:積體電路)及電光裝置。尤其是,目前正在加快開發作為以液晶顯示裝置等為代表的影像顯示裝置的切換元件的電晶體。在主動矩陣型液晶顯示裝置中,在連接到被選擇了的切換元件的像素電極和對應於該像素電極的對置電極之間施加電壓,從而進行配置在像素電極和對置電極之間的液晶層的光學調變,並且該光學調變被觀察者識別為顯示圖案。在此,主動矩陣型液晶顯示裝置是指一種液晶顯示裝置,其中採用藉由利用切換元件使配置為矩陣狀的像素電極驅動,而在螢幕上形成顯示圖案的方式。
目前,如上所述那樣的主動矩陣型液晶顯示裝置的用途正在擴大,並且對於螢幕尺寸的大面積化、高清晰化及高孔徑比化的要求提高。此外,對於主動矩陣型液晶顯示裝置要求高可靠性,並且對於其生產方法要求高生產率及生產成本的降低。作為提高生產率並降低生產成本的方法之一,可以舉出製程的簡化。
在主動矩陣型液晶顯示裝置中,主要將電晶體用作切換元件。在製造電晶體時,為了製程整體的簡化,重要的是光刻製程的縮減或簡化。例如,若是增加一個光刻製程,則需要如下製程:抗蝕劑塗敷、預烘乾、曝光、顯影、後烘乾等的製程以及在其前後的製程中的膜的形成、蝕刻製程、抗蝕劑的剝離、清洗及乾燥製程等。因此,若是在製造製程中增加一個光刻製程,則大幅度地增加製程數。由此,為了縮減或簡化製造製程中的光刻製程,展開了大量的技術開發。
電晶體大致劃分為通道形成區域設置於閘電極的下層的頂閘型和通道形成區域設置於閘電極的上層的底閘型。一般而言,這些電晶體使用至少五個光掩模製造。
用來簡化光刻製程的現有技術主要採用複雜的技術如背面曝光、抗蝕劑回流或剝離法(lift-off method)等並需要特殊的裝置。因利用這種複雜的技術會導致各種問題,因此其成為降低良率的原因之一。另外,也在很多情況下降低電晶體的電特性。
此外,作為電晶體的製造製程中的用來簡化光刻製程的典型技術,使用多色調掩模(被稱為半色調掩模或灰色調掩模的掩模)的技術被廣泛地周知。作為使用多色調掩模減少製造製程的技術,例如可舉出專利文獻1。
[專利文獻1]日本專利申請公開第2003-179069號公報
本發明的一個方式的課題之一是使用於電晶體的製造的光刻製程少於現有技術。
本發明的一個方式的課題之一是使用於具有電晶體的顯示裝置的製造的光掩模數少於現有技術。
本發明的一個方式的課題之一是以低成本高生產率地提供液晶顯示裝置。
本發明的一個方式的課題之一是提供耗電量減少的液晶顯示裝置。
本發明的一個方式的課題之一是提供可靠性高的液晶顯示裝置。
在本發明的一個方式中,省略用來形成島狀半導體層的光刻製程及蝕刻製程,而藉由四個光刻製程製造用於液晶顯示裝置的半導體裝置,該四個光刻製程包括:形成閘電極(包括由同一層形成的佈線)的製程;形成源極電極及汲極電極(包括由同一層形成的佈線)的製程;形成接觸孔(包括接觸孔之外的絕緣層等的去除)的製程;以及形成像素電極(包括由同一層形成的佈線等)的製程。
因為在此情況下,不進行用來形成島狀半導體層的光刻製程及蝕刻製程,所以半導體層還殘留在形成有電晶體的區域之外的部分。因此,例如有時因受到供給到像素電極的電位的影響,而通道形成在與像素電極重疊的半導體層中。注意,將這種形成在本來不需要形成的部分的通道稱為寄生通道。
例如,有如下憂慮:當在與多個像素中的第一像素所具有的像素電極重疊的半導體層中形成寄生通道時,第一像素所具有的佈線和與所述第一像素相鄰的第二像素所具有的佈線因寄生通道而電連接。換言之,形成一種電晶體,其中第一像素所具有的像素電極用作閘電極,第一像素所具有的佈線用作源極電極及汲極電極中的一方,並且第二像素所具有的佈線用作源極電極及汲極電極中的另一方。像這樣,在本來不需要形成的部分上形成通道的電晶體被稱為寄生電晶體。
此外,當相鄰的佈線的距離短時,有如下憂慮:即使沒有用作閘電極的層,也在相鄰的佈線之間形成寄生通道,因此相鄰的佈線彼此電連接。
當形成寄生通道或寄生電晶體時,佈線之間的信號產生干擾,因此正確地傳達信號很困難。
沿著與源極電極電連接的第二佈線設置槽部,以避免寄生通道或寄生電晶體的形成所導致的影響。以超過與閘電極電連接的第一佈線的線寬方向上的雙端部並橫穿第一佈線的至少一部分的方式形成槽部。此外,以超過電容佈線的線寬方向上的雙端部並橫穿電容佈線的至少一部分的方式形成槽部。此外,在與第二佈線延伸的方向平行的方向上超過像素電極的端部地形成槽部。另外,槽部和像素電極可以重疊或不重疊。
在形成接觸孔的製程中,同時形成接觸孔及槽部。在槽部中,去除半導體層。也就是說,至少在槽部的底面沒有半導體層。
在本發明的一個方式中,包括:具有閘電極、源極電極、汲極電極及半導體層的電晶體;與閘電極電連接的第一佈線;與源極電極電連接的第二佈線;與汲極電極電連接的像素電極;電容佈線;以及槽部,其中,半導體層與第一佈線、第二佈線、像素電極及電容佈線重疊,槽部形成在第一佈線上的至少一部分及電容佈線上的至少一部分,槽部沿著第二佈線地形成,並且,槽部在與第二佈線延伸的方向平行的方向上超過像素電極的端部地形成。
藉由形成去除半導體層的槽部,可以防止生成寄生電晶體。
既可以分別構成形成在第一佈線上的槽部(也稱為第一槽部)、形成在電容佈線上的槽部(也稱為第二槽部)以及超過像素電極的端部地形成的槽部(也稱為第三槽部),也可以將一個槽部用作第一槽部至第三槽部中的多個槽部。
此外,對槽部的大小並沒有限制,而為了確實地防止產生寄生電晶體,更佳將與第二佈線延伸的方向正交的方向上的槽部中的去除半導體層的部分的寬度設定為1μm以上,更佳設定為2μm以上。
此外,本發明的一個方式包括如下步驟:藉由光刻製程在基板上形成閘電極、與閘電極電連接的第一佈線及電容佈線;在閘電極、第一佈線及電容佈線上形成閘極絕緣層;在閘極絕緣層上形成半導體層;藉由第二光刻製程在半導體層上形成源極電極及汲極電極;在源極電極及汲極電極上形成絕緣層;在第三光刻製程中,選擇性地去除與汲極電極重疊的絕緣層的一部分來形成接觸孔,去除第一佈線上的至少一部分,並去除電容佈線上的半導體層的至少一部分;以及藉由第四光刻製程在絕緣層上形成像素電極。
此外,也可以在基板和閘電極之間設置用來防止從基板擴散的雜質元素的絕緣層。
本發明的一個方式包括如下步驟:在基板上形成第一絕緣層;在第一絕緣層上形成第一電極;在第一電極上形成第二絕緣層;在第二絕緣層上形成半導體層;在半導體層上形成第三電極及第四電極;覆蓋第三電極及第四電極地形成第三絕緣層;以及藉由同一製程,去除與第三電極或第四電極重疊的第三絕緣層的一部分來形成接觸孔,並去除第三絕緣層的一部分、半導體層的一部分及第二絕緣層的一部分。
第二絕緣層用作閘極絕緣層。第三絕緣層用作保護絕緣層。第一電極用作閘電極。第三電極用作源極電極及汲極電極中的一方。第四電極用作源極電極及汲極電極中的另一方。
藉由乾蝕刻及濕蝕刻的一方或兩者,可以形成接觸孔並去除第三絕緣層、半導體層及第二絕緣層的一部分。
藉由使用包含銅或鋁的材料形成閘電極、源極電極、汲極電極或連接到這些電極的佈線,可以減少佈線電阻來防止信號的延遲。
此外,藉由將氧化物半導體用於半導體層,可以實現耗電量低且可靠性高的液晶顯示裝置。
成為電子給體(施體)的水分或氫等的雜質減少而實現高純度化的氧化物半導體(purified OS)可以藉由之後對氧化物半導體供給氧減少氧化物半導體中的氧缺陷,來成為i型(本質)的氧化物半導體或無限趨近於i型(實際上i型化)的氧化物半導體。使用i型或實際上i型化的氧化物半導體的電晶體具有截止電流顯著低的特性。明確而言,利用二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)測量的高純度化的氧化物半導體所包含的氫濃度為5×1019/cm3以下,更佳為5×1018/cm3以下,更佳為5×1017/cm3以下,進一步更佳為1×1016/cm3以下。
此外,可以利用霍爾效應測量來測量的i型或實際上i型化的氧化物半導體的載子密度低於1×1014/cm3,更佳低於1×1012/cm3,更佳低於1×1011/cm3。另外,氧化物半導體的能隙是2eV以上,更佳是2.5eV以上,更佳是3eV以上。藉由使用i型或實際上i型化的氧化物半導體,可以降低電晶體的截止電流。
在此,提到氧化物半導體中的氫濃度的SIMS分析。已知的是,在SIMS分析中,由於其原理而難以獲得樣品表面附近或與材質不同的膜之間的疊層介面附近的準確資料。因此,當使用SIMS來分析膜中的厚度方向上的氫濃度分佈時,採用在物件的膜所存在的範圍中沒有值的極端變動而可以獲得大致一定的值的區域中的平均值作為氫濃度。另外,當成為測量物件的膜的厚度小時,有時因受到相鄰的膜內的氫濃度的影響而找不到可以獲得大致一定的值的區域。此時,採用該膜所存在的區域中的氫濃度的最大值或最小值作為該膜中的氫濃度。再者,當在存在該膜的區域中不存在具有最大值的山形峰值、具有最小值的穀形峰值時,採用拐點的值作為氫濃度。
因為根據本發明的一個方式,可以減少液晶顯示裝置的製造製程,所以可以以低成本高生產率地提供液晶顯示裝置。
根據本發明的一個方式,可以提供耗電量低且可靠性高的液晶顯示裝置。
本發明的一個方式解決上述課題中的至少一個。
參照圖式對實施方式進行詳細的說明。但是,本發明並不侷限於以下說明,所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容可以不脫離本發明的宗旨及其範圍地變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定在以下實施方式所記載的內容中。注意,在以下說明的發明的結構中,在不同的圖式之間共同使用同一圖式標記來表示同一部分或具有同一功能的部分,而省略其重複說明。
另外,本發明說明等中的“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的,而不是用於在數目方面上進行限制。
另外,為了便於理解,有時圖式等中示出的各構成的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。為此,所公開的發明不侷限於在圖式等中公開的位置、大小及範圍等。
電晶體是半導體元件的一種,且可以實現電流及電壓的放大、控制導通或非導通的開關工作等。本發明說明中的電晶體包括IGFET(Insulated Gate Field Effect Transistor:絕緣閘場效應電晶體)、薄膜電晶體(TFT:Thin Film Transistor)。
另外,電晶體的“源極”和“汲極”的功能在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下,有時互相調換。因此,在本發明說明中,“源極”及“汲極”可以被互相調換。
另外,在本發明說明等中,“電極”或“佈線”不在功能上限定其構成要素。例如,有時將“電極”用作“佈線”的一部分,反之亦然。再者,“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
[實施方式1]
在本實施方式中,參照圖1至圖10C說明縮減光掩模數及光刻製程數的液晶顯示裝置的像素結構及製造方法的一例。
圖6A說明用於液晶顯示裝置的半導體裝置100的結構的一例。半導體裝置100在基板101上包括:像素區域102;具有m個(m是1以上的整數)端子105及端子107的端子部103;以及具有n個(n是1以上的整數)端子106的端子部104。此外,半導體裝置100包括:電連接到端子部103的m個佈線212;以及電連接到端子部104的n個佈線216及佈線203。另外,像素區域102包括配置為縱m個(行)×橫n個(列)的矩陣狀的多個像素110。i行j列的像素110(i,j)(i是1以上且m以下的整數,j是1以上且n以下的整數)電連接到佈線212-i、佈線216-j。另外,各像素與用作電容電極或電容佈線的佈線203連接,且佈線203與端子107電連接。此外,佈線212-i與端子105-i電連接,佈線216-j與端子106-j電連接。
端子部103及端子部104是外部輸入端子,其使用FPC(Flexible Printed Circuit:撓性印刷電路)等與設置在外部的控制電路及連接。從設置在外部的控制電路供給的信號藉由端子部103及端子部104輸入到半導體裝置100中。圖6A示出在像素區域102的左右的外側形成端子部103,並從兩個部分輸入信號的結構以及在像素區域102的上下的外側形成端子部104,並從兩個部分輸入信號的結構。因為藉由從兩個部分輸入信號,供給信號的能力提高,所以半導體裝置100容易進行高速工作。另外,可以減少因半導體裝置100的大型化及高精細化所帶來的佈線電阻的增大,而信號延遲的影響。此外,因為可以使半導體裝置100具有冗餘性,所以可以提高半導體裝置100的可靠性。注意,雖然圖6A示出將端子部103和端子部104分別設置在兩個部分上,但是也可以設置在一個部分上。
圖6B示出像素110的電路結構。像素110包括電晶體111、液晶元件112及電容元件113。電晶體111的閘電極電連接到佈線212-i,且電晶體111的源極電極及汲極電極中的一方電連接到佈線216-j。此外,電晶體111的源極電極及汲極電極中的另一方電連接到液晶元件112中的一方電極及電容元件113中的一方電極。液晶元件112中的另一方電極電連接到電極114。只要將電極114的電位設定為0V、GND或共同電位等的固定電位,即可。電容元件113中的另一方電極電連接到佈線203。
電晶體111具有選擇是否對液晶元件112輸入從佈線216-j供給的視頻信號的功能。當對佈線212-i供給使電晶體111成為導通狀態的信號時,對液晶元件112藉由電晶體111供給佈線216-j的視頻信號。根據被供給的視頻信號(電位),決定液晶元件112中的光透射率。電容元件113用作用來保持供給到液晶元件112的電位的儲存電容(也稱為Cs電容)。不必需要設置電容元件113,但是藉由設置電容元件113,可以抑制起因於在電晶體111處於截止狀態時流在源極電極和汲極電極之間的電流(截止電流)的提供到液晶元件112的電位的變動。
作為形成電晶體111的通道的半導體層,可以使用單晶半導體、多晶半導體、微晶半導體或非晶半導體等。作為半導體材料,例如可以舉出矽、鍺、矽鍺、碳化矽或砷化鎵等。另外,因為本實施方式所說明的顯示裝置具有半導體層殘留在像素區域中的結構,所以在將使用上述半導體的顯示裝置用作透射顯示裝置的情況下,更佳藉由使半導體層減薄等,提高可見光的透射率。
此外,也可以將氧化物半導體用於形成有電晶體111的通道的半導體層。氧化物半導體具有很大的能隙,即3.0eV以上,且其對可見光的透射率也很大。此外,在以適當地條件對氧化物半導體進行加工而得到的電晶體中,在使用時的溫度條件下(例如,25℃),可以將截止電流設定為100zA(1×10-19A)以下、10zA(1×10-20A)以下或1zA(1×10-21A)以下。為此,即使不設置電容元件113,也可以保持施加到液晶元件112的電位。此外,由於可以實現耗電量低的液晶顯示裝置,因此更佳將氧化物半導體用於形成有電晶體111的通道的半導體。
接著,參照圖1以及圖2A至2D說明圖6A和6B所示的像素110的結構實例。圖1是示出像素110的平面結構的俯視圖。圖2A至2D是示出像素110的疊層結構的剖面圖。另外,圖1中的虛線A1-A2、B1-B2、C1-C2、D1-D2相當於圖2A至2D中的剖面A1-A2、B1-B2、C1-C2、D1-D2。
在本實施方式所示的電晶體111中,由U字型(C字型、日本片假名“”字型或者馬蹄型)的源電極206a圍繞汲電極206b。藉由採用這種形狀,即使電晶體的面積小,也可以確保充分寬的通道寬度,從而可以增大當電晶體導通時流過的電流(也稱為導通電流)。
此外,如果在與像素電極210電連接的汲極電極206b和閘電極202之間產生的寄生電容大,則容易受到饋通(feedthrough)的影響,所以不能正確地保持供給到液晶元件112中的電位。這導致顯示品質的降低。如本實施方式所示,藉由將源極電極206a形成為U字型而使其圍繞汲極電極206b,可以確保充分寬的通道寬度,而且在汲極電極206b和閘電極202之間產生的寄生電容,所以可以提高液晶顯示裝置的顯示品質。
佈線203用作電容電極或電容佈線。在本實施方式中,使佈線203和汲極電極206b重疊來形成電容元件113。
此外,由於為了簡化製程,對本實施方式所說明的半導體裝置不進行用來形成島狀半導體層的光刻製程及蝕刻製程,因此半導體層205殘留在像素區域的整個部分中。其結果是,產生第一寄生電晶體,其中佈線212-i用作閘電極,佈線216-j用作源極電極及汲極電極中的一方,並且佈線216-j+1用作源極電極及汲極電極中的另一方。
另外,還產生第二寄生電晶體,其中佈線203用作閘電極,佈線216-j用作源極電極及汲極電極中的一方,並且佈線216-j+1用作源極電極及汲極電極中的另一方。
此外,還產生第三寄生電晶體,其中像素電極210用作閘電極,絕緣層207用作閘極絕緣層,佈線216-j用作源極電極及汲極電極中的一方,並且佈線216-j+1用作源極電極及汲極電極中的另一方。
當對佈線212-i供給使電晶體111成為導通狀態的電位時,第一寄生電晶體也成為導通狀態,且佈線216-j和佈線216-j+1電連接。當因第一寄生電晶體而佈線216-j和佈線216-j+1電連接時,兩者的視頻信號產生干擾,因此對液晶元件112供給正確的視頻信號很困難。
此外,在第二寄生電晶體用作n型電晶體的情況下,當供給到佈線216-j或佈線216-j+1的電位低於供給到佈線203的電位,且其電位差的絕對值大於第二寄生電晶體的臨界值時,在位於像素電極210之下的半導體層205中形成通道,因此第二寄生電晶體成為導通狀態。
當第二寄生電晶體成為導通狀態時,佈線216-j和佈線216-j+1電連接。當因第二寄生電晶體而佈線216-j和佈線216-j+1電連接時,兩者的視頻信號產生干擾,因此對液晶元件112供給正確的視頻信號很困難。
此外,在第三寄生電晶體用作n型電晶體的情況下,當供給到佈線216-j或佈線216-j+1的電位低於供給到像素電極210的電位或保持在像素電極210的電位,且其電位差的絕對值大於第三寄生電晶體的臨界值時,在位於像素電極210之下的半導體層205中形成通道,因此第三寄生電晶體成為導通狀態。
當第三寄生電晶體成為導通狀態時,佈線216-j和佈線216-j+1電連接。當因第三寄生電晶體而佈線216-j和佈線216-j+1電連接時,兩者的視頻信號產生干擾,因此對液晶元件112供給正確的視頻信號很困難。此外,當為提高像素的孔徑比等而使像素電極210靠近於佈線216-j及佈線216-j+1時,第三寄生電晶體的影響變更大。
於是,在本實施方式中,在像素110中設置去除半導體層205的槽部230,來防止產生上述寄生電晶體。藉由以超過佈線212-i的線寬方向上的雙端部而橫穿的方式設置槽部230,可以防止產生第一寄生電晶體。此外,以超過佈線203的線寬方向的雙端部而橫穿的方式設置槽部230,可以防止產生第二寄生電晶體。另外,也可以在佈線212-i上或佈線203上分別設置多個槽部230。
在佈線216-j和像素電極210之間及佈線216-j+1和像素電極210之間中的至少一方,以沿著與佈線216-j或佈線216-j+1延伸的方向平行的方向,超過像素電極210的端部231及端部232的方式形成槽部230。由此,可以防止產生第三寄生電晶體。另外,不需要與佈線216-j或佈線216-j+1平行地設置槽部230,而也可以具有折彎部或彎曲部。
另外,雖然在圖1中,槽部230在佈線212-i和佈線203之間的區域中分斷,但是也可以使以超過佈線212-i的線寬方向上的端部的方式設置的槽部230延伸,並使其與以超過佈線203的寬度方向上的端部的方式設置的槽部230連接。
此外,藉由在佈線203上不設置槽部230,並使佈線203的電位低於供給到佈線216-j或佈線216-j+1的電位,來可以防止產生第二寄生電晶體。但是,在此情況下,需要另外設置用來將上述電位供給到佈線203的電源。
此外,對去除半導體層205的槽部230的大小並沒有限制,而為了確實地防止產生寄生電晶體,更佳將與佈線216-j或佈線216-j+1延伸的方向正交的方向上的槽部230中的去除半導體層的部分的寬度設定為1μm以上,更佳設定為2μm以上。
剖面A1-A2示出電晶體111及電容元件113的疊層結構。電晶體111是底閘結構的電晶體。剖面B1-B2示出包括像素電極210及槽部230的從佈線216-j到佈線216-j+1的疊層結構。剖面C1-C2示出佈線216-j與佈線212-i的交叉部的疊層結構。剖面D1-D2示出佈線216-j+1與佈線212-i的交叉部的疊層結構以及槽部230的疊層結構。
在圖2A所示的剖面A1-A2中,在基板200上形成有基底層201。在基底層201上形成有閘電極202及佈線203。在閘電極202及佈線203上形成有閘極絕緣層204和半導體層205。在半導體層205上形成主動電極206a及汲極電極206b。在源極電極206a及汲極電極206b上形成有與半導體層205的一部分接觸的絕緣層207。在絕緣層207上形成有像素電極210,並且該像素電極210藉由形成在絕緣層207中的接觸孔208電連接到汲極電極206b。
佈線203和汲極電極206b在兩者之間夾著閘極絕緣層204及半導體層205地重疊的部分用作電容元件113。閘極絕緣層204及半導體層205用作介質層。藉由在佈線203和像素電極210之間形成多層結構的介質層,在一個介質層中產生針孔的情況下,也針孔被其他介質層覆蓋,所以可以使電容元件113進行正常工作。此外,由於氧化物半導體的介電常數大,即14至16,因此藉由將氧化物半導體用於半導體層205,可以提高電容元件113的電容值。
在圖2B所示的剖面B1-B2中,在基板200上形成有基底層201,在基底層201上形成有閘極絕緣層204。在閘極絕緣層204上形成有半導體層205。在半導體層205上形成有佈線216-j及佈線216-j+1。在半導體層205和佈線216-j及佈線216-j+1上形成有絕緣層207。在絕緣層207上形成有像素電極210。
在佈線216-j+1和像素電極210之間形成有去除閘極絕緣層204的一部分、半導體層205的一部分及絕緣層207的一部分的槽部230。槽部230至少在其底面沒有半導體層。
在圖2C所示的剖面C1-C2中,在基板200上形成有基底層201。在基底層201上形成有佈線212-i。在佈線212-i上形成有閘極絕緣層204及半導體層205。在半導體層205上形成有佈線216-j。在佈線216-j上形成有絕緣層207。
在圖2D所示的剖面D1-D2中,在基板200上形成有基底層201。在基底層201上形成有佈線212-i。在佈線212-i上形成有閘極絕緣層204及半導體層205。在半導體層205上形成有佈線216-j+1。在佈線216-j+1上形成有絕緣層207。此外,還形成有去除閘極絕緣層204的一部分、半導體層205的一部分及絕緣層207的一部分的槽部230。
接著,參照圖3至圖4C說明與圖1所示的結構不同的像素結構實例。圖3是示出像素120的平面結構的俯視圖。圖4A至4C所示的剖面A1-A2、E1-E2、F1-F2相當於圖3中的虛線A1-A2、E1-E2、F1-F2所示的部分的剖面。圖3所示的像素120中的槽部230的結構與圖1所示的像素110中的槽部230的結構不同。另外,圖3中的虛線A1-A2所示的部分的結構與圖1及圖2A所說明的結構相同。
在像素120中,在佈線216-j和像素電極210之間以及在佈線216-j+1和像素電極210之間設置槽部230。此外,在像素120中,不僅以超過佈線212-i及佈線203的寬度方向上的端部而橫穿的方式設置槽部230,而且在佈線212-i和佈線203之間設置槽部230。像這樣,藉由在更大的區域中設置槽部230,可以更確實地防止產生寄生電晶體。
接著,參照圖5A和5B說明與圖1至圖4C所示的結構不同的像素結構實例。圖5A是示出像素130的平面結構的俯視圖。圖5B所示的剖面G1-G2相當於圖5A中的虛線G1-G2所示的部分的剖面。圖5A和5B所示的像素130示出藉由將具有高光反射率的導電層用於像素電極211,可以應用於反射型液晶顯示裝置的像素結構的一例。
在像素130中,以超過佈線212-i的線寬方向的雙端部而橫穿的方式設置有去除半導體層205的槽部251及槽部252。藉由以超過佈線212-i的線寬方向的雙端部而橫穿的方式設置多個槽部,可以更確實地抑制與佈線212-i重疊地產生的寄生電晶體的影響。
此外,在像素130中,以超過佈線203的線寬方向的雙端部而橫穿的方式設置有去除半導體層205的槽部253及槽部254。藉由設置超過佈線203的線寬方向的雙端部而橫穿的多個槽部,可以更確實地抑制與佈線203重疊地產生的寄生電晶體的影響。
另外,在像素130中,以沿著與佈線216-j或佈線216-j+1延伸的方向平行的方向,超過像素電極211的端部233及端部234的方式設置有去除半導體層205的槽部255及槽部256。藉由以沿著與佈線216-j或佈線216-j+1延伸的方向平行的方向,超過像素電極211的端部233及端部234的方式設置多個槽部,可以更確實地抑制與像素電極211重疊地產生的寄生電晶體的影響。不需要與佈線216-j或佈線216-j+1平行地設置槽部255及槽部256,而也可以具有折彎部或彎曲部。
像素130所具有的槽部255及槽部256具有彎曲部,並且其一部分與像素電極211重疊地形成。此外,像素130具有與像素電極211重疊地形成的槽部257及槽部258。像這樣,藉由與像素電極211重疊地設置槽部255至槽部258,可以在像素電極211表面上設置凹凸。藉由在像素電極211表面上設置凹凸,使入射的外光漫反射,因此可以進行更優良的顯示。由此,提高顯示時的可見度。
此外,如果與像素電極211重疊地形成的槽部255至槽部258的側面是錐形,則提高像素電極211的覆蓋性,所以是更佳的。
接著,圖7A1、7A2、7B1及7B2說明端子105及端子106的結構實例。圖7A1、7A2分別示出端子105的俯視圖及剖面圖。圖7A1中的虛線J1-J2相當於圖7A2中的剖面J1-J2。此外,圖7B1、7B2分別示出端子106的俯視圖及剖面圖。圖7B1中的虛線K1-K2相當於圖7B2中的剖面K1-K2。另外,在剖面J1-J2及剖面K1-K2中,J2及K2相當於基板端部。
在剖面J1-J2中,在基板200上形成有基底層201。在基底層201上形成有電容佈線212。在佈線212上形成有閘極絕緣層204、半導體層205及絕緣層207。在絕緣層207上形成有電極221。電極221藉由形成在閘極絕緣層204、半導體層205及絕緣層207中的接觸孔219電連接到佈線212。
在剖面K1-K2中,在基板200上形成有基底層201、閘極絕緣層204及半導體層205。在半導體層205上形成有佈線216。在佈線216上形成有絕緣層207。在絕緣層207上形成有電極222。電極222藉由形成在絕緣層207中的接觸孔220電連接到佈線216。
另外,端子107的結構也可以採用與端子105或端子106相同的結構。
此外,像素區域102和端子部104藉由n個佈線216連接,但是當在從像素區域102至端子部104所具有的端子106的佈線216所引導的部分中,相鄰的佈線216彼此靠近時,有如下憂慮:因相鄰的佈線216之間的電位差而在存在於佈線216之間的半導體層205中產生寄生通道,因此相鄰的佈線216彼此電連接。
可以藉由如下方法可以防止上述現象:在從像素區域102到端子部104的區域整體或在相鄰的佈線216之間設置導電層,在該導電層和半導體層205之間設有絕緣層,並且將該導電層的電位設定為不在半導體層205中形成寄生通道的電位。
例如,因為當將氧化物半導體用於半導體層205時,大部分的氧化物半導體容易成為n型半導體,所以只要使導電層的電位低於供給到佈線216的電位,即可。
此外,在下述接觸孔的形成製程中,藉由去除相鄰的佈線216之間的半導體層205,也可以防止相鄰的佈線216彼此電連接。
圖8A和8B示出在相鄰的佈線216之間形成槽部240,並去除半導體層205的結構。圖8A是示出連接到端子106的佈線216的平面結構的俯視圖。圖8B所示的剖面L1-L2相當於圖8A中的虛線L1-L2所示的部分的剖面。在圖8A中,佈線216-j連接到端子106-j,佈線216-j+1連接到端子106-j+1,佈線216-j+2連接到端子106-j+2。另外,可以與槽部230同樣形成槽部240。
在相鄰的佈線216-j和佈線216-j+1之間形成有去除半導體層205的槽部240。此外,相鄰的佈線216-j+1和佈線216-j+2之間形成有去除半導體層205的槽部240。像這樣,藉由在相鄰的佈線216之間設置去除半導體層205的槽部240,可以防止相鄰的佈線216之間的電連接。
此外,對去除半導體層205的槽部240的大小並沒有限制,而為了確實地防止產生寄生通道,更佳將與佈線216-j或佈線216-j+1延伸的方向正交的方向上的槽部240中的去除半導體層的部分的寬度設定為1μm以上,更佳設定為2μm以上。
接著,參照圖9A至10C說明圖1所說明的液晶顯示裝置的像素部的製造方法。注意,圖9A至10C中的剖面A1-A2、J1-J2、K1-K2是沿著圖1、圖7A1、7A2、7B1、7B2中的虛線A1-A2、J1-J2、K1-K2的部分的剖面圖。
首先,在基板200上以50nm以上且300nm以下的厚度,更佳以100nm以上且200nm以下的厚度形成成為基底層201的絕緣層。作為基板200,除了可以使用玻璃基板、陶瓷基板以外,還可以使用具有能夠耐受本製造製程的處理溫度的程度的耐熱性的塑膠基板等。在基板無需透光性的情況下,可使用其表面提供有絕緣層的不鏽鋼合金等金屬基板。作為玻璃基板,例如可以使用如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等的無鹼玻璃基板。除此之外,還可以使用石英基板、藍寶石基板等。此外,作為基板200,可以使用如下玻璃基板:第3代(550mm×650mm)、第3.5代(600mm×720mm或620mm×750mm)第4代(680mm×880mm或730mm×920mm) 、第5代(1100mm×1300mm)、第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm或2450mm×3050mm)及第10代(2950mm×3400mm)等。在本實施方式中,作為基板200使用鋁硼矽酸鹽玻璃。
基底層201可以由選自氮化鋁、氧氮化鋁、氮化矽、氧化矽、氮氧化矽或氧氮化矽中的一種或多種絕緣層的疊層形成,且具有防止來自基板200的雜質元素擴散的功能。注意,在本發明說明中,氮氧化矽是指在其組成上含氮量多於含氧量的物質,並更佳在藉由RBS法及HFS法進行測量時,作為組成範圍包含5at.%以上且30at.%以下的氧;20at.%以上且55at.%以下的的氮;25at.%以上且35at.%以下的矽;以及10at.%以上且30at.%以下的氫。可以適當地利用濺射法、CVD法、塗敷法、印刷法等,來形成基底層201。
在本實施方式中,作為基底層201,使用氮化矽和氧化矽的疊層。明確而言,在基板200上形成50nm厚的氮化矽,並且在該氮化矽上形成150nm厚的氧化矽。另外,也可以在基底層201中摻雜有磷(P)或硼(B)。
此外,藉由使基底層201包含氯、氟等的鹵素元素,可以進一步提高防止來自基板200的雜質元素擴散的功能。,只要將利用SIMS(二次離子質譜分析儀)的分析出來的包含在基底層201中的鹵素元素的濃度的濃度峰值中,使其設定為1×1015/cm3以上且1×1020/cm3以下,即可。
此外,作為基底層201,也可以使用氧化鎵。此外,基底層201也可以採用氧化鎵和上述絕緣層的疊層結構。因為氧化鎵是不容易帶電的材料,所以可以抑制絕緣層的充電所引起的臨界值電壓的變動。
接著,在基底層201上藉由濺射法、真空蒸鍍法或鍍法以100nm以上且500nm以下的厚度,更佳以200nm以上且300nm以下的厚度形成導電層,藉由第一光刻製程形成抗蝕劑掩模,對導電層選擇性地進行蝕刻去除,從而形成閘電極202、佈線203及佈線212。
用來形成閘電極202、電容佈線203及佈線212的導電層使用鉬(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、鈧(Sc)等的金屬材料或以上述材料為主要成分的合金材料以單層或疊層形成。
因為導電層成為佈線,所以使用低電阻材料的Al、Cu等較佳。藉由使用Al、Cu,可以減少信號延遲而實現高影像品質化。另外,由於Al的耐熱性低,因此容易產生小丘、晶須或遷移所導致的不良。為了防止Al的遷移,使用包括Al及其熔點比Al高的金屬材料諸如Mo、Ti、W等的疊層結構較佳。此外,當作為導電層使用包含Al的材料時,更佳將後面的製程中的工藝最高溫度設定為380℃以下,更佳設定為350℃以下。
此外,當作為導電層使用Cu時,為了防止遷移所導致的不良或Cu元素的擴散,更佳層疊其熔點比Cu高的金屬材料諸如Mo、Ti、W等。另外,當作為導電層使用包含Cu的材料時,更佳將後面的製程中的工藝最高溫度設定為450℃以下。
在本實施方式中,在基底層201上形成5nm厚的Ti層作為導電層,在Ti層上形成250nm厚的Cu層作為導電層。然後,藉由第一光刻製程選擇性地蝕刻去除導電層,來形成閘電極202、佈線203、佈線212(參照圖9A)。此外,更佳將所形成的閘電極202、佈線203、佈線212的端部形成為錐形,這是因為後面層疊的絕緣層或導電層的覆蓋性提高。
另外,也可以藉由噴墨法形成用於光刻製程的抗蝕劑掩模。因為在噴墨法中不使用光掩模,所以可以進一步減少製造成本。此外,在進行蝕刻製程之後剝離抗蝕劑掩模,而在各光刻製程中省略說明抗蝕劑掩模的剝離。此外,在沒有特別的說明的情況下,在本發明說明中提到的光刻製程包括抗蝕劑掩模形成製程、導電層或絕緣層的蝕刻製程及抗蝕劑掩模的剝離製程。
接著,在閘電極202、佈線203、佈線212上以50nm以上且800nm以下的厚度,更佳以100nm以上且600nm以下的厚度形成閘極絕緣層204。作為閘極絕緣層204,可以使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉭、氧化鎵、氧化釔、氧化鑭、氧化鉿、矽酸鉿(HfSixOy(x>0、y>0))、引入有氮的矽酸鉿、引入有氮的鋁酸鉿等,並可以藉由電漿CVD法或濺射法等形成。此外,閘極絕緣層204不侷限於單層而可以採用不同的層的疊層。例如,也可以作為閘極絕緣層A藉由電漿CVD法形成氮化矽層(SiNy(y>0)),並在閘極絕緣層A上層疊用作閘極絕緣層B的氧化矽層(SiOx(x>0)),來形成閘極絕緣層204。
對於閘極絕緣層204的形成,除了濺射法或電漿CVD法等之外,還可以應用使用μ波(例如,頻率為2.45GHz)的高密度電漿CVD法等的成膜方法。
在本實施方式中,作為閘極絕緣層204,使用氮化矽和氧化矽的疊層。明確而言,在閘電極202上形成50nm厚的氮化矽,然後在該氮化矽上形成100nm厚的氧化矽。
此外,閘極絕緣層204還用作保護層。藉由採用由包含氮化矽的絕緣層覆蓋包含Cu的閘電極202的結構,可以防止Cu從閘電極202擴散。
此外,在將氧化物半導體用於後面形成的半導體層的情況下,也可以使用包含與氧化物半導體相同種類的成分的絕緣材料作為閘極絕緣層204。在以不同層的疊層形成閘極絕緣層204的情況下,只要使用包含與氧化物半導體相同種類的成分的絕緣材料形成與氧化物半導體接觸的層,即可。這是因為:這種材料與氧化物半導體膜的匹配性好,由此藉由將這種材料用作閘極絕緣層204,可以保持與氧化物半導體之間的介面的良好狀態。這裡,“與氧化物半導體相同種類的成分”是指選自氧化物半導體的構成元素中的一種或多種元素。例如,在氧化物半導體由In-Ga-Zn類的氧化物半導體材料構成的情況下,作為包含與其相同種類的成分的絕緣材料,可以舉出氧化鎵等。
另外,在閘極絕緣層204採用疊層結構的情況下,也可以採用由包含與氧化物半導體相同種類的成分的絕緣材料構成的膜和包含與該膜的成分材料不同的材料的膜的疊層結構。
另外,為了盡可能地不使氧化物半導體層包含氫、羥基以及水分,而作為形成氧化物半導體層之前的預處理,更佳在濺射裝置的預熱室中對基板200進行預熱,使吸附到基板200及閘極絕緣層204的氫、水分等的雜質脫離並進行排氣。另外,設置在預熱室中的排氣單元使用低溫泵較佳。此外,還可以省略該預熱處理。另外,也可以在形成絕緣層204之前,與此相同地對形成到閘電極202、佈線203及佈線212的基板200進行該預熱。
用於半導體層205的的氧化物半導體更佳至少包含銦(In)或鋅(Zn)。尤其是更佳包含In及Zn。此外,作為用來降低使用該氧化物半導體而成的電晶體的電特性的不均勻性的穩定劑,除了上述元素以外更佳還包含鎵(Ga)。此外,作為穩定劑更佳包含錫(Sn)。另外,作為穩定劑更佳包含鉿(Hf)。此外,作為穩定劑更佳包含鋁(Al)。
此外,作為其他穩定劑,也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如,作為氧化物半導體,可以使用如下材料:氧化銦、氧化錫、氧化鋅;二元類金屬氧化物諸如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物;三元類金屬氧化物諸如In-Ga-Zn類氧化物(也表示為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物;或者四元類金屬氧化物諸如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
氧化物半導體層更佳是包含In的氧化物半導體,更佳是含有In及Ga的氧化物半導體。為了使氧化物半導體層,後面進行的脫水化或脫氫化是有效的。
在此,例如,In-Ga-Zn類氧化物是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物,對In、Ga、Zn的比率沒有限制。此外,也可以包含In、Ga、Zn以外的金屬元素。
另外,作為氧化物半導體層,也可以使用表示為化學式InMO3(ZnO)m(m>0)的薄膜。在此,M表示選自Sn、Zn、Ga、Al、Mn和Co中的一種或多種金屬元素。另外,作為氧化物半導體,也可以使用表示為In3SnO5(ZnO)n(n>0)的材料。
例如,可以使用原子數比為In:Ga:Zn=1:1:1(=1/3:1/3:1/3)或In:Ga:Zn=2:2:1(=2/5:2/5:1/5)的In-Ga-Zn類氧化物或近於該組成的氧化物。或者,使用原子數比為In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)或In:Sn:Zn=2:1:5(=1/4:1/8:5/8)的In-Sn-Zn類氧化物或近於該組成的氧化物較佳。
但是不侷限於此,而只要根據所需要的半導體特性(遷移率、臨界值、不均勻性等)使用具有適當的組成的材料,即可。此外,為了得到所需要的半導體特性,更佳採用適當的載子濃度、雜質濃度、缺陷密度、金屬元素和氧的原子數比、原子間鍵距離、密度等。
例如,當使用In-Sn-Zn類氧化物時,可以較容易得到高遷移率。但是,當使用In-Ga-Zn類氧化物時,也可以藉由降低塊中的缺陷密度來提高遷移率。
注意,例如In、Ga、Zn的原子數比為In:Ga:Zn=a:b:c(a+b+c=1)的氧化物的組成近於原子數比為In:Ga:Zn=A:B:C(A+B+C=1)的氧化物的組成是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2 r2的關係。作為r,例如設定為0.05,即可。在使用其他氧化物的情況下也與此相同。
氧化物半導體可以為單晶或非單晶。在採用後者時,可以採用非晶或多晶。另外,可以採用在非晶中包括具有結晶性的部分的結構或不是非晶的結構。
非晶狀態的氧化物半導體由於可以比較容易地得到平坦的表面,所以當使用該氧化物半導體製造電晶體時可以減少介面散射,並可以比較容易得到較高的遷移率。
另外,當使用具有結晶性的氧化物半導體時,可以進一步降低塊中的缺陷,並藉由提高表面的平坦性,可以得到非晶狀態的氧化物半導體以上的遷移率。為了提高表面的平坦性,更佳在平坦的表面上形成氧化物半導體。明確而言,在平均面粗糙度(Ra)為1nm以下,更佳為0.3nm以下,更佳為0.1nm以下的表面上形成氧化物半導體。可以利用原子力顯微鏡(AFM:Atomic Force Microscope)來對Ra進行評價。
作為具有晶性的氧化物半導體,也可以使用包含一種結晶(CAAC:C-Axis Aligned Crystal:C軸配向結晶)的氧化物,該結晶進行c軸配向,並且在從ab面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列,在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀,而在ab面上a軸或b軸的方向不同(即,以c軸為中心回轉)。
從更廣義來理解,包括CAAC的氧化物是指非單晶,並是指包括如下相的氧化物,在該相中在從垂直於ab面的方向看時具有三角形狀、六角形狀、正三角形狀或正六角形狀的原子排列,並且從垂直於c軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
雖然CAAC不是單晶,但是也不只由非晶形成。另外,雖然CAAC包括晶化部分(結晶部分),但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。
當CAAC包含氧時,氧的一部分也可以用氮取代。另外,構成CAAC的各結晶部分的c軸也可以在固定的方向上(例如,垂直於支撐CAAC的基板面或CAAC的表面等的方向)一致。或者,構成CAAC的各結晶部分的ab面的法線也可以朝向固定的方向(例如,垂直於支撐CAAC的基板面或CAAC的表面等的方向)。
CAAC根據其組成等而成為導體、半導體或絕緣體。另外,CAAC根據其組成等而呈現對可見光的透明性或不透明性。
作為上述CAAC的例子,也可以舉出一種結晶,該結晶被形成為膜狀,並且在該結晶中在從垂直於膜表面或所支撐的基板面的方向觀察時確認到三角形或六角形的原子排列,並且在觀察其膜剖面時確認到金屬原子或金屬原子及氧原子(或氮原子)的層狀排列。
以下,參照圖15A至圖17C詳細地說明包括在CAAC中的結晶結構的一例。另外,在沒有特別的說明時,在圖15A至圖17C中,以垂直方向為c軸方向,並以與c軸方向正交的面為ab面。另外,在只說“上一半”或“下一半”時,其是指以ab面為邊界時的上一半或下一半。此外,在圖15A至15E中,由O圍繞的O表示四配位O,◎表示三配位O。
圖15A示出具有一個六配位In以及靠近In的六個四配位氧原子(以下稱為四配位元O)的結構。這裡,將對於一個金屬原子只示出靠近其的氧原子的結構稱為小組。雖然圖15A所示的結構採用八面體結構,但是為了容易理解示出平面結構。另外,在圖15A的上一半及下一半中分別具有三個四配位O。圖15A所示的小組的電荷為0。
圖15B示出具有一個五配位Ga、靠近Ga的三個三配位氧原子(以下稱為三配位O)以及靠近Ga的兩個四配位元O的結構。三配位O都存在於ab面上。在圖15B的上一半及下一半分別具有一個四配位O。另外,因為In也採用五配位,所以也有可能採用圖15B所示的結構。圖15B所示的小組的電荷為0。
圖15C示出具有一個四配位Zn以及靠近Zn的四個四配位元O的結構。在圖15C的上一半具有一個四配位O,並且在下一半具有三個四配位O。或者,也可以在圖15C的上一半具有三個四配位O,並且在下一半具有一個四配位O。圖15C所示的小組的電荷為0。
圖15D示出具有一個六配位Sn以及靠近Sn的六個四配位元O的結構。在圖15D的上一半具有三個四配位O,並且在下一半具有三個四配位O。圖15D所示的小組的電荷為+1。
圖15E示出包括兩個Zn的小組。在圖15E的上一半具有一個四配位O,並且在下一半具有一個四配位O。圖15E所示的小組的電荷為-1。
在此,將多個小組的集合體稱為中組,而將多個中組的集合體稱為大組(也稱為單元元件)。
這裡,說明這些小組彼此接合的規則。圖15A所示的六配位In的上一半的三個O在下方向上分別具有三個靠近的In,而In的下一半的三個O在上方向上分別具有三個靠近的In。圖15B所示的五配位Ga的上一半的一個O在下方向上具有一個靠近的Ga,而Ga的下一半的一個O在上方向上具有一個靠近的Ga。圖15C所示的四配位Zn的上一半的一個O在下方向上具有一個靠近的Zn,而Zn的下一半的三個O在上方向上分別具有三個靠近的Zn。像這樣,金屬原子的上方向上的四配位O的個數與位於該O的下方向上的靠近的金屬原子的個數相等。與此同樣,金屬原子的下方向的四配位O的個數與位於該O的上方向上的靠近的金屬原子的個數相等。因為O為四配位,所以位於下方向上的靠近的金屬原子的個數和位於上方向上的靠近的金屬原子的個數的總和成為4。因此,在位於一金屬原子的上方向上的四配位O的個數和位於另一金屬原子的下方向上的四配位O的個數的總和為4時,具有金屬原子的兩種小組可以彼此接合。例如,在六配位元金屬原子(In或Sn)藉由下一半的四配位O接合時,因為四配位O的個數為3,所以其與五配位元金屬原子(Ga或In)和四配位元金屬原子(Zn)中的任何一種接合。
具有這些配位元數的金屬原子在c軸方向上藉由四配位O接合。另外,除此以外,以使層結構的總和電荷成為0的方式使多個小組接合構成中組。
圖16A示出構成In-Sn-Zn類氧化物的層結構的中組的模型圖。圖16B示出由三個中組構成的大組。另外,圖16C示出從c軸方向上觀察圖16B的層結構時的原子排列。
在圖16A中,為了容易理解,省略三配位O,關於四配位O只示出其個數,例如,以表示Sn的上一半及下一半分別具有三個四配位O。與此同樣,在圖16A中,以表示In的上一半及下一半分別具有一個四配位O。與此同樣,在圖16A中示出:下一半具有一個四配位O而上一半具有三個四配位O的Zn;以及上一半具有一個四配位O而下一半具有三個四配位O的Zn。
在圖16A中,構成In-Sn-Zn類氧化物的層結構的中組具有如下結構:在從上面按順序說明時,上一半及下一半分別具有三個四配位O的Sn與上一半及下一半分別具有一個四配位O的In接合;該In與上一半具有三個四配位O的Zn接合;藉由該Zn的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合;該In與上一半具有一個四配位O的由兩個Zn構成的小組接合;藉由該小組的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的Sn接合。多個上述中組彼此接合而構成大組。
這裡,三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如,In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此,包含Sn的小組的電荷為+1。因此,為了形成包含Sn的層結構,需要消除電荷+1的電荷-1。作為具有電荷-1的結構,可以舉出圖15E所示的包含兩個Zn的小組。例如,因為如果對於一個包含Sn的小組有一個包含兩個Zn的小組則電荷被消除,而可以使層結構的總電荷為0。
明確而言,藉由反復圖16B所示的大組來可以得到In-Sn-Zn類氧化物的結晶(In2SnZn3O8)。注意,可以得到的In-Sn-Zn類氧化物的層結構可以由組成式In2SnZn2O7(ZnO)m(m是0或自然數)表示。
此外,使用如下材料時也與上述相同:四元金屬氧化物的In-Sn-Ga-Zn類氧化物;三元金屬氧化物的In-Ga-Zn類氧化物(也表示為IGZO)、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物;二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物等。
例如,圖17A示出構成In-Ga-Zn類氧化物的層結構的中組的模型圖。
在圖17A中,構成In-Ga-Zn類氧化物的層結構的中組具有如下結構:在從上面按順序說明時,上一半和下一半分別有三個四配位O的In與上一半具有一個四配位的O的Zn接合;藉由該Zn的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Ga接合;藉由該Ga的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合。多個上述中組彼此接合而構成大組。
圖17B示出由三個中組構成的大組。另外,圖17C示出從c軸方向上觀察圖17B的層結構時的原子排列。
在此,因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3,所以包含In、Zn及Ga中的任一個的小組的電荷為0。因此,組合這些小組而成的中組的總電荷一直為0。
此外,構成In-Ga-Zn類氧化物的層結構的中組不侷限於圖17A所示的中組,而有可能是組合In、Ga、Zn的排列不同的中組而成的大組。
明確而言,藉由反復圖17B所示的大組,可以得到In-Ga-Zn類氧化物的結晶。另外,可以由InGaO3(ZnO)n(n是自然數)的組成式表示可得到的In-Ga-Zn類氧化物的層結構。
當n=1(InGaZnO4)時,例如有可能具有圖18A所示的結晶結構。注意,在圖18A所示的結晶結構中,因為如圖15B所說明,Ga及In採用五配位,所以也有可能具有將Ga置換為In的結構。
此外,當n=2(InGaZn2O5)時,例如有可能具有圖18B所示的結晶結構。注意,在圖18B所示的結晶結構中,因為如圖15B所說明,Ga及In採用五配位,所以也有可能具有將Ga置換為In的結構。
接著,藉由濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等形成氧化物半導體層205。
在如下條件下形成氧化物半導體層205:更佳利用濺射法;將基板溫度設定為100℃以上且600℃以下,更佳設定為150℃以上且550℃以下,更佳設定為200℃以上且500℃以下;採用氧氣體氣圍。以1nm以上且40nm以下的厚度,更佳以3nm以上且20nm以下的厚度形成氧化物半導體層205。成膜時的基板溫度越高,所得到的氧化物半導體層205的雜質濃度越低。此外,成膜時的基板溫度越高,越容易地,使氧化物半導體層205中的原子排列有序化,實現高密度化,且形成多晶或CAAC。再者,藉由在氧氣體氣圍下進行成膜,也容易形成多晶或CAAC,因為在氧氣體氣圍中不包含稀有氣體等的不需要的原子。但是,也可以採用氧氣體和稀有氣體的混合氣圍。在此情況下,將氧氣體的比例設定為30vol.%以上,更佳設定為50vol.%以上,更佳設定為80vol.%以上。注意,氧化物半導體層205的厚度越薄,電晶體的短通道效應越少。但是,若厚度過薄,則有時介面散射的影響變大而場效應遷移率降低(參照圖9B)。
在作為氧化物半導體層205,藉由濺射法形成In-Ga-Zn類氧化物材料時,更佳原子數比表示為In:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3或3:1:4的In-Ga-Zn-類氧化物靶材較佳。藉由使用具有上述原子數比的In-Ga-Zn-類氧化物靶材形成氧化物半導體膜,容易形成多晶或CAAC。注意,可以將In-Ga-Zn類氧化物半導體稱為IGZO。
另外,可以將In-Sn-Zn類氧化物半導體稱為ITZO。此外,當藉由濺射法形成In-Sn-Zn類氧化物材料作為氧化物半導體層205時,使用原子數比表示為In:Sn:Zn=1:1:1、2:1:3、1:2:2或20:45:35的In-Sn-Zn類氧化物靶材較佳。藉由使用具有上述原子數比的In-Sn-Zn類氧化物靶材形成氧化物半導體層205,容易形成多晶或CAAC。
在本實施方式中,藉由使用In-Ga-Zn類氧化物靶材的濺射法形成30nm厚的氧化物半導體層。另外,氧化物半導體層可以在稀有氣體(典型為氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下利用濺射法形成(參照圖9B)。
作為在利用濺射法製造氧化物半導體層時使用的靶材,例如使用其組成比為In2O3:Ga2O3:ZnO=1:1:1[莫耳數比]的金屬氧化物靶材,形成In-Ga-Zn-O層。另外,不侷限於該靶材的材料及組成,例如,還可以使用In2O3:Ga2O3:ZnO=1:1:2[莫耳數比]的金屬氧化物靶材。
另外,金屬氧化物靶材的相對密度為90%以上且100%以下,更佳為95%以上且99.9%以下。藉由使用高相對密度的金屬氧化物靶材,所形成的氧化物半導體層可以為緻密的層。
更佳去除了氫、水、羥基或氫化物等的雜質的高純度氣體作為形成氧化物半導體層時的濺射氣體較佳。例如,當作為濺射氣體使用氬時,更佳的是,純度為9N,露點為-121℃,含有H2O量為0.1ppb以下,並且含有H2量為0.5ppb以下。當作為濺射氣體使用氧時,更佳的是,純度為8N,露點為-112℃,含有H2O量為1ppb以下,並且含有H2量為1ppb以下。
在被保持為減壓狀態的沉積室內保持基板,且將基板溫度設定為100℃以上且600℃以下,更佳設定為300℃以上且500℃以下來形成氧化物半導體層。在藉由第一光刻製程形成的佈線層使用Al的情況下,將基板溫度設定為380℃以下,更佳設定為350℃以下。此外,在藉由第一光刻製程形成的佈線層使用Cu的情況下,將基板溫度設定為450℃以下。
藉由邊加熱基板邊進行成膜,可以降低包含在所形成的氧化物半導體層內部的氫、水分、氫化物或羥基等的雜質濃度。另外,可以減輕由於濺射帶來的損傷。接著,邊去除殘留在沉積室內的水分邊引入去除了氫及水分的濺射氣體並使用上述靶材形成氧化物半導體層。
更佳吸附型真空泵較佳,例如,低溫泵、離子泵、鈦昇華泵來去除殘留在沉積室內的水分。另外,作為排氣單元,也可以使用配備有冷阱的渦輪分子泵。在使用低溫泵進行了排氣的沉積室中,例如,對氫原子、水(H2O)等包含氫原子的化合物(更佳的是,還包括包含碳原子的化合物)等進行排氣,因此可以降低在該沉積室中形成的氧化物半導體層所包含的雜質的濃度。
作為成膜條件的一例,可以採用如下條件:基板與靶材之間的距離為100mm;壓力為0.6Pa;直流(DC)電源電流為0.5kW;作為濺射氣體採用氧(氧流量比率為100%)氣圍。另外,當使用脈衝直流電源時,可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑),並且厚度分佈也變均勻,所以是更佳的。
此外,至於氧化物半導體層中的鹼金屬的濃度,鈉(Na)的濃度為5×1016cm-3以下,更佳為1×1016cm-3以下,更佳為1×1015cm-3以下,鋰(Li)的濃度為5×1015cm-3以下,更佳為1×1015cm-3以下,鉀(K)的濃度為5×1015cm-3以下,更佳為1×1015cm-3以下。
一般地指出,由於氧化物半導體對雜質不敏感,因此即使在氧化物半導體中包含多量金屬雜質,也沒有問題,而也可以使用包含多量的鈉等鹼金屬的廉價的鈉鈣玻璃(神穀、野村以及細野,“酸化物半導體物性開発現狀(Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors:The present status:非晶氧化物半導體的物性及裝置開發的現狀)”,固體物理,2009年9月號,Vol.44,p.621-633)。但是,這種指出是不適當的。因為鹼金屬不是構成氧化物半導體的元素,所以是雜質。鹼土金屬也在它不是構成氧化物半導體的元素的情況下成為雜質。尤其是,鹼金屬中的Na在與氧化物半導體層接觸的絕緣層是氧化物的情況下,擴散到該絕緣層中而成為Na+。此外,在氧化物半導體層中,Na將構成氧化物半導體的金屬與氧的鍵斷開或擠進該鍵之中。其結果是,導致電晶體特性的劣化,例如因臨界值電壓遷移到負方向而產生的常開啟化、遷移率的降低等。再者,還產生特性的不均勻。在氧化物半導體層中的氫濃度充分低的情況下顯著地出現雜質所引起的電晶體的上述特性劣化及特性不均勻。因此,在氧化物半導體膜中的氫濃度為5×1019cm-3以下,特別為5×1018cm-3以下的情況下,強烈要求將鹼金屬的濃度設定為上述值。
接著,進行第一加熱處理。藉由進行該第一加熱處理,可以去除氧化物半導體層中的過剩的氫(包含水和羥基)(脫水化或脫氫化)。
在如下條件下進行第一加熱處理:在減壓氣圍下、在氮或稀有氣體等的惰性氣體氣圍下、在氧氣體氣圍下或在超乾燥空氣(使用CRDS(光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算為-55℃)以下,更佳的是1ppm以下,更佳的是10ppb以下的空氣)氣圍下;以250℃以上且750℃以下或400℃以上且低於基板的應變點的溫度。但是,在藉由第一光刻製程形成的佈線層使用Al的情況下,將加熱處理的溫度設定為380℃以下,更佳設定為350℃以下。此外,在藉由第一光刻製程形成的佈線層使用Cu的情況下,將加熱處理的溫度設定為450℃以下。在本實施方式中,將基板放進加熱處理裝置之一種的電爐中,且在氮氣圍下以450℃對氧化物半導體膜進行1小時的加熱處理。
注意,加熱處理裝置不侷限於電爐而可以是具備利用來自電阻發熱體等的發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。例如,可以使用GRTA(Gas Rapid Thermal Anneal:氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal:快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發射的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為高溫的氣體,使用如氬等的稀有氣體或如氮那樣的即使進行加熱處理也不與被處理物產生反應的惰性氣體。
例如,作為第一加熱處理可以進行GRTA,其中將基板移動到加熱到高溫的惰性氣體中,進行幾分鐘的加熱,然後將基板從加熱到高溫的惰性氣體中取出。
當在氮或稀有氣體等的惰性氣體氣圍下、在氧氣圍下或在超乾燥空氣氣圍下進行加熱處理時,更佳的是,不使這種氣圍包含水、氫等。另外,更佳將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上,更佳設定為7N(99.99999%)以上(即,將雜質濃度設定為1ppm以下,更佳設定為0.1ppm以下)。
更佳的是,在減壓氣圍下或惰性氣圍下進行加熱處理之後,在保持溫度的情況下切換為氧化氣圍,而進一步進行第一加熱處理。這是因為如下緣故:當在減壓氣圍下或惰性氣圍下進行加熱處理時,可以減少氧化物半導體層中的雜質濃度,但是在同時產生氧缺陷。藉由在氧化氣圍下進行加熱處理,可以減少此時產生的氧缺陷。
像這樣,在氫濃度被充分地降低而實現高純度化並藉由被供給充分的氧來降低起因於氧缺陷的能隙中的缺陷能階的氧化物半導體中,載子濃度為低於1×1012/cm3,更佳為低於1×1011/cm3,更佳為低於1.45×1010/cm3。例如,室溫(25℃)下的截止電流(在此,每單位通道寬度(1μm)的值)為100A(1zA(仄普托安培)為1×10-21A)以下,更佳為10A以下。在85℃下,截止電流為100A(1×10-19A)以下,更佳為10A(1×10-20A)以下。如此,藉由使用i型化(本質化)或實質上i型化的氧化物半導體,可以得到截止電流特性極為優良的電晶體111。
此外,具有高純度化的氧化物半導體的電晶體的電特性諸如臨界值電壓、導通電流等幾乎不呈現溫度依賴性。此外,由於光退化引起的電晶體特性的變動也少。
如此,具有高純度化,且藉由減少氧缺陷來在電性上實現了i型(本質)化的氧化物半導體的電晶體的電特性變動被抑制,所以該電晶體在電性上穩定。因此,可以提供具有穩定的電特性的使用氧化物半導體的可靠性高的液晶顯示裝置。
接著,在半導體層205上形成成為源極電極206a、汲極電極206b及佈線216的導電層。可以藉由與閘電極202相同的材料及方法形成用於源極電極206a、汲極電極206b及佈線216的導電層。此外,也可以使用導電金屬氧化物形成用於源極電極206a、汲極電極206b及佈線216的導電層。作為導電金屬氧化物可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2,簡稱為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或使上述金屬氧化物材料包含氧化矽的材料。
在本實施方式中,在半導體層205上形成5nm厚的Ti層且在Ti層上形成250nm厚的Cu層作為導電層。然後,藉由第二光刻製程形成抗蝕劑掩模,對導電層選擇性地進行蝕刻去除,來形成源極電極206a、汲極電極206b及佈線216(參照圖9C)。
接著,在源極電極206a、汲極電極206b及佈線216上形成絕緣層207(參照圖10A)。可以藉由與閘極絕緣層204或基底層201相同的材料及方法形成絕緣層207。另外,從氫、水等不容易混入的角度來看,更佳藉由濺射法形成。當絕緣層207包含氫時有如下憂慮:由於該氫侵入到氧化物半導體層中或該氫從氧化物半導體層中抽出氧,因此導致氧化物半導體層的低電阻化(n型化)。由此,重要的是,使用不使絕緣層207包括氫及含氫的雜質的方法形成絕緣層207。
作為絕緣層207,典型地使用氧化矽、氧氮化矽、氧化鉿、氧化鋁、氧化鎵等的無機絕緣材料。因為氧化鎵是不容易帶電的材料,所以可以抑制絕緣層的充電所引起的臨界值電壓的變動。另外,當將氧化物半導體用作半導體層205時,作為絕緣層207,也可以形成包含與氧化物半導體相同種類的成分的金屬氧化物層,或者與絕緣層207層疊地形成該金屬氧化物層。
在本實施方式中,作為絕緣層207,藉由濺射法形成厚度為200nm的氧化矽層。將成膜時的基板溫度設定為室溫以上且300℃以下,即可。在本實施方式中採用100℃。可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下,藉由濺射法形成氧化矽層。此外,作為靶材可以使用氧化矽或矽。例如,藉由在包含氧的氣圍下將矽用作靶材進行濺射,可以形成氧化矽。
為了去除形成絕緣層207時的沉積室中的殘留水分,使用吸附型的真空泵(低溫泵等)較佳。當在使用低溫泵排氣的沉積室中形成絕緣層207時,可以降低絕緣層207所包含的雜質的濃度。此外,作為用來去除絕緣層207的沉積室中的殘留水分的排氣單元,也可以使用配備有冷阱的渦輪分子泵。
作為當形成絕緣層207時使用的濺射氣體,使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體較佳。
接著,也可以在減壓氣圍下、惰性氣體氣圍下、氧氣體氣圍下或超乾燥空氣氣圍下進行第二加熱處理(更佳為200℃以上且600℃以下,例如250℃以上且550℃以下)。但是,在藉由第一光刻製程或第二光刻製程形成的佈線層使用Al的情況下,將加熱處理的溫度設定為380℃以下,更佳設定為350℃以下。此外,在上述佈線層使用Cu的情況下,將加熱處理的溫度設定為450℃以下。例如,也可以在氮氣圍下以450℃進行1小時的第二加熱處理。藉由進行第二加熱處理,在氧化物半導體層的一部分(通道形成區域)與絕緣層207接觸的狀態下升溫,可以從包含氧的絕緣層207向半導體層205供給氧。另外,更佳不在上述氣圍中包含水、氫等。
接著,藉由第三光刻製程形成抗蝕劑掩模,並且對汲極電極206b上的絕緣層207的一部分選擇性地進行蝕刻來形成接觸孔208。在剖面K1-K2中的佈線216上的絕緣層207的一部分選擇性地被去除,而形成接觸孔220。此外,在剖面J1-J2中的佈線212上絕緣層207、半導體層205及閘極絕緣層204的一部分選擇性的被去除,而形成接觸孔219(參照圖10B)。另外,雖然未圖示,在本光刻製程中,與接觸孔同樣形成槽部230。因此,在槽部230的側面,絕緣層207、半導體層205及閘極絕緣層204露出。
作為絕緣層207、半導體層205及閘極絕緣層204的蝕刻,可以採用乾蝕刻及濕蝕刻中的一方或兩者。作為能夠用於乾蝕刻的蝕刻氣體,可以使用含有氯的氣體(氯類氣體,例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)。
作為乾蝕刻,可以使用平行平板RIE(Reactive Ion Etching:反應離子蝕刻)法或ICP(Inductively Coupled Plasma:感應耦合電漿)蝕刻法。此外,因為基底層201用來防止雜質元素從基板200擴散,所以在進行上述蝕刻時,更佳調節蝕刻條件以儘量不使基底層201蝕刻。
一般而言,藉由不同的光刻製程及蝕刻製程,分別進行半導體層的蝕刻和接觸孔的形成。但是,根據本實施方式所示的製造製程,藉由一次光刻製程及蝕刻製程,可以同時進行半導體層的蝕刻和絕緣層中的接觸孔的形成。因此,不僅縮減光掩模,而且可以縮減光刻製程本身,且還可以縮減後面的蝕刻製程。也就是說,藉由進行較少的光刻製程,可以以低成本高生產率地製造液晶顯示裝置。
此外,根據本實施方式所示的製造製程,不在氧化物半導體層上直接形成光致抗蝕劑。另外,因為由絕緣層207保護氧化物半導體層的通道形成區域,所以在後面的光致抗蝕劑的剝離清洗製程中,水分也不會附著到氧化物半導體層的通道形成區域。從而,電晶體111的特性不均勻減少,而提高可靠性。
接著,藉由濺射法、真空蒸鍍法等,在絕緣層207上以30nm以上且200nm以下,更佳以50nm以上且100nm以下的厚度形成成為像素電極210、電極221及電極222的透光導電層(參照圖10C)。
作為透光導電層,可以使用透光導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。此外,也可以使用由1個至10個石墨烯薄片(graphene sheet)構成的材料。
此外,在本實施方式中例示了透射液晶顯示裝置的像素部的製造方法,但是不侷限於透射液晶顯示裝置,而也可以應用於反射液晶顯示裝置或半透射液晶顯示裝置中的像素部。當得到反射液晶顯示裝置的像素部時,作為像素電極使用光反射率高的導電層(也稱為反射導電層),例如鋁、鈦、銀、銠、鎳等的可見光的反射率高的金屬、包含這些金屬中的至少一種的合金或上述材料的疊層,即可。當得到半透射液晶顯示裝置的像素部時,使用透明導電層及反射導電層形成一個像素電極,且在該像素電極中設置透射部分及反射部分。
在本實施方式中,作為透光導電層形成厚度為80nm的ITO層,並且藉由第四光刻製程形成抗蝕劑掩模,並對透光導電層選擇性地進行蝕刻,從而形成像素電極210、電極221及電極222。
像素電極210藉由接觸孔208與汲極電極206b電連接。此外,電極221藉由接觸孔219與佈線212電連接。此外,電極222藉由接觸孔220與佈線216電連接。
另外,重要的是:在形成在端子部103及端子部104的接觸孔219及接觸孔220中,不使佈線212及佈線216處於露出狀態,而由ITO等的氧化物導電材料覆蓋佈線212及佈線216。因為佈線212及佈線216是金屬層,所以如果使佈線212及佈線216保持露出狀態,則露出表面被氧化,且與FPC等的接觸電阻增大。接觸電阻的增大導致從外部輸入的信號的延遲或波形畸變,並且不能正確地傳達來自外部的信號,因此半導體裝置的可靠性降低。藉由由ITO等的氧化物導電材料覆蓋佈線212及佈線216的露出表面,可以防止接觸電阻的增大,並提高半導體裝置的可靠性。
根據本實施方式,可以藉由比現有技術少的光刻製程製造半導體裝置。因此,可以以低成本高生產率地製造半導體裝置。
雖然在本實施方式中,以底閘結構的電晶體為例子而進行說明,但是也可以將本實施方式應用於頂閘結構的電晶體。
本實施方式可以與其他實施方式自由地組合。
[實施方式2]
在本實施方式中,參照圖11A至11C說明其一部分與實施方式1不同的製程實例。注意,與實施方式1相同的部分使用相同的符號,在此省略相同符號的詳細說明。
首先,與實施方式1相同,在具有絕緣表面的基板200上形成導電層之後,藉由第一光刻製程及蝕刻製程形成閘電極202。
也可以在基板200和閘電極202之間設置用作基底層的絕緣層。在本實施方式中,設置基底層201。基底層201用來防止雜質元素(Na等)從基板200擴散,且可以由選自氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鎵、氧化鎵鋁中的膜形成。此外,該基底層不侷限於單層,而也可以採用上述多個膜的疊層。
因為在本實施方式中,後面形成的半導體層的成膜溫度為200℃以上且450℃以下,形成半導體層之後的加熱處理的溫度為200℃以上且450℃以下,所以作為閘電極202的材料,使用以銅為下層,且以鉬為上層的疊層或以銅為下層,且以鎢為上層的疊層。
接著,與實施方式1相同,藉由CVD法或濺射法等,在閘電極202上形成閘極絕緣層204。圖11A示出藉由上述製程的剖面圖。
接下來,在閘極絕緣層204上形成1nm以上且10nm以下的第一氧化物半導體層。在本實施方式中,在以下條件下形成5nm厚的第一氧化物半導體層:使用氧化物半導體用靶材(In-Ga-Zn類氧化物半導體用靶材(In2O3:Ga2O3:ZnO=1:1:2[莫耳數比]));基板與靶材之間的距離是170mm;基板溫度是250℃;壓力是0.4Pa;直流(DC)電源是0.5kW;並且採用只有氧、只有氬或氧和氬的氣圍。
接著,作為配置基板的氣圍,採用氮或乾燥空氣,來進行第一加熱處理。第一加熱處理的溫度是200℃以上且450℃以下。此外,第一加熱處理的加熱時間是1小時以上且24小時以下。藉由第一加熱處理,形成第一結晶氧化物半導體層148a(參照圖11B)。
接著,在第一結晶氧化物半導體層148a上形成厚於10nm的第二氧化物半導體層。在本實施方式中,在以下條件下形成厚度為25nm的第二氧化物半導體層:使用氧化物半導體用靶材(In-Ga-Zn類氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:2[莫耳數比]));基板與靶材之間的距離是170mm;基板溫度是400℃;壓力是0.4Pa;直流(DC)電源電力是0.5kW;並且作為濺射氣體採用只有氧、只有氬或使用氧和氬混合氣體的氣圍。
接著,作為配置基板的氣圍,採用氮或乾燥空氣,來進行第二加熱處理。第二加熱處理的溫度是200℃以上且450℃以下。此外,第二加熱處理的加熱時間是1小時以上且24小時以下。藉由第二加熱處理,形成第二結晶氧化物半導體層148b(參照圖11C)。
在後面的製程中,根據實施方式1形成源極電極206a、汲極電極206b及絕緣層207等,且藉由使用同一抗蝕劑掩模對絕緣層207、第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b進行蝕刻,縮減光刻製程。
由此,根據實施方式1可以得到電晶體111。但是,在使用本實施方式的情況下,第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b的疊層形成包括上述電晶體的通道形成區域的半導體層。第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b具有c軸取向。第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b既不是單晶結構,也不是非晶結構,而包括一種氧化物,其中包含具有c軸配向的結晶(也稱為CAAC)。注意,第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b的一部分具有晶粒介面。
為了得到CAAC,重要的是:藉由在氧化物半導體膜的堆疊初期步驟中形成六方晶的結晶並以該結晶為晶種使結晶生長。為此,將基板加熱溫度設定為100℃以上且500℃以下,更佳設定為200℃以上且400℃以下,更佳設定為250℃以上且300℃以下。此外,加上藉由以比成膜時的基板加熱溫度高的溫度對堆疊的氧化物半導體膜進行熱處理,可以修復包括在膜中的微小缺陷及疊層介面的缺陷。
在具有第一結晶氧化物半導體層和第二結晶氧化物半導體層的疊層的電晶體中,也可以減少對電晶體進行光照射的前後或偏壓-熱壓力(BT)試驗前後的電晶體的臨界值電壓的變化量,從而該電晶體具有穩定的電特性。
本實施方式可以與其他實施方式自由地組合。
[實施方式3]
圖12A和12B示出使用實施方式1及實施方式2所例示的電晶體的顯示裝置的一個方式。
圖12A是一種面板的平面圖,在該面板中利用密封材料4005將電晶體4010及液晶元件4013密封在第一基板4001和第二基板4006之間。圖12B相當於沿著圖12A的M-N的剖面圖。此外,在第一基板4001上設置有槽部4040。
以圍繞設置在第一基板4001上的像素部4002的方式設置有密封材料4005,並且在像素部4002上設置有第二基板4006。因此,像素部4002與液晶層4008一起由第一基板4001、密封材料4005以及第二基板4006密封。
此外,第一基板4001上的由密封材料4005圍繞的區域的外側區域中包括輸入端子4020,並連接有FPC(Flexible Printed Circuit:撓性印刷電路)4018a、FPC4018b。FPC4018a與另外設置在不同的基板上的信號線驅動電路4003電連接,而FPC4018b與另外設置在不同的基板上的掃描線驅動電路4004電連接。提供到像素部4002的各種信號及電位從信號線驅動電路4003及掃描線驅動電路4004藉由FPC4018a及FPC4018b被供給。
注意,對於另外製造在不同基板上的驅動電路的連接方法沒有特別的限制,而可以採用COG(Chip On Glass:玻璃覆晶封裝)法、引線接合法、TCP(Tape Carrier Package:載帶封裝)法或者TAB(Tape Atomated Bonding:卷帶式自動接合)法等。
此外,雖然未圖示,也可以在基板4001上使用本發明說明所公開的電晶體形成信號線驅動電路4003或掃描線驅動電路4004。
作為設置在顯示裝置中的顯示元件,可以使用液晶元件(也稱為液晶顯示元件)。也可以應用電子墨水等的其對比度因電作用而變化的顯示媒體。
如圖12A和12B所示,顯示裝置包括電極4015及佈線4016,並且,電極4015及佈線4016藉由各向異性導電層4019電連接到FPC4018a所包括的端子。
電極4015由與第一電極4030相同的導電層形成,並且,佈線4016由與電晶體4010的源極電極及汲極電極相同的導電層形成。
在本實施方式中,作為電晶體4010,也可以應用實施方式1及實施方式2所示的電晶體。設置在像素部4002中的電晶體4010電連接到顯示元件來構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制,而可以使用各種各樣的顯示元件。
圖12A和12B示出作為顯示元件使用液晶元件的顯示裝置的例子。在圖12A和12B中,作為顯示元件的液晶元件4013包括第一電極4030、第二電極4031以及液晶層4008。注意,以夾持液晶層4008的方式設置有用作對準膜的絕緣層4032、絕緣層4033。另外,用作對準膜的絕緣層4032還設置在槽部4040上。第二電極4031設置在第二基板4006一側,並且第一電極4030和第二電極4031在兩者之間夾著液晶層4008而層疊。
此外,間隔物4035是在第二基板4006上由絕緣層形成的柱狀間隔物,其是為了控制液晶層4008的厚度(單元間隙)而設置的。另外,還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時,可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、近晶相、立方相、手向列相、各向同性相等。
此外,也可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相中之一種,當使膽固醇相液晶的溫度升高時,在即將由膽固醇相轉變成均質相之前呈現。由於藍相只出現在較窄的溫度範圍內,所以為了改善溫度範圍而將混合有5wt.%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短,即為1msec以下,並且其具有光學各向同性,所以不需要配向處理,從而視角依賴性小。另外,由於不需要設置對準膜,而也不需要摩擦處理,因此可以防止摩擦處理所引起的靜電破壞,並可以降低製造製程中的液晶顯示裝置的不良、破損。從而,可以提高液晶顯示裝置的生產率。
此外,液晶材料的固有電阻率為1×109Ω‧cm以上,更佳為1×1011Ω‧cm以上,更佳為1×1012Ω‧cm以上。注意,本發明說明中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。藉由使用將高純度化的氧化物半導體用作形成通道區域的半導體層的電晶體,設置具有各像素中的液晶電容的1/3以下,更佳為1/5以下的電容的大小的儲存電容器,就足夠了。
在本實施方式中使用的具有高純度化的氧化物半導體層的電晶體可以降低截止狀態下的電流值(截止電流值)。因此,可以延長視頻信號等的電信號的保持時間,並且,還可以延長電源導通狀態下的寫入間隔。因此,可以降低刷新工作的頻度,所以發揮抑制耗電量的效果。此外,使用高純度化的氧化物半導體層的電晶體即使不設置儲存電容器,也可以保持施加到液晶元件的電位。
此外,在本實施方式中使用的具有高純度化的氧化物半導體層的電晶體可以得到較高的場效應遷移率,所以可以進行高速驅動。因此,藉由將上述電晶體用於液晶顯示裝置的像素部,可以提供高影像品質的影像。此外,因為也可以在同一基板上將上述電晶體分別形成在驅動電路部及像素部,所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面內轉換)模式、FFS(Fringe Field Switching:邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell:軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence:光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal:鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal:反鐵電性液晶)模式等。
此外,也可以使用常黑型液晶顯示裝置,例如採用垂直配向(VA)模式的透射型液晶顯示裝置。在此,垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種,是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式,可以舉出幾個例子,例如可以使用MVA(Multi-Domain Vertical Alignment:多象限垂直配向)模式、PVA(Patterned Vertical Alignment:垂直配向構型)模式、ASV(Advanced Super-View:高級超視覺)模式等。此外,也可以使用將像素分成幾個區域(子像素),並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外,在液晶顯示裝置中,適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如,也可以使用利用偏振基板以及相位差基板的圓偏振。此外,作為光源,也可以使用背光燈、側光燈等。
此外,也可以作為背光燈利用多個發光電二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式,可以不使用濾色片地進行彩色顯示。
此外,作為像素部中的顯示方式,可以採用逐行掃描方式或隔行掃描方式等。此外,當進行彩色顯示時在像素中受到控制的色彩單元不侷限於RGB(R表示紅色,G表示綠色,B表示藍色)的三種顏色。例如,也可以採用RGBW(W顯示白色)或者對RGB追加黃色、青色、品紅色等中的一種顏色以上的顏色。另外,也可以按每個色彩單元的點使其顯示區域的大小不同。但是,本發明不侷限於彩色顯示的液晶顯示裝置,而也可以應用於單色顯示的液晶顯示裝置。
在圖12A和12B中,作為第一基板4001、第二基板4006,除了玻璃基板以外,還可以使用具有撓性的基板。例如,可以使用具有透光性的塑膠基板等。作為塑膠,可以使用FRP(Fiberglass-Reinforced Plastics;纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯樹脂薄膜。此外,還可以採用具有使用PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
液晶顯示裝置藉由透射來自光源或顯示元件的光來進行顯示。因此,設置在透射光的像素部中的基板、絕緣層、導電層等的薄膜都透射可見光的波長區域的光。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、公共電極、對置電極等),根據取出光的方向、設置電極的地方以及電極的圖案結構而選擇其透光性、反射性,即可。
作為第一電極4030、第二電極4031,可以使用透光導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面稱為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。此外,也可以使用由1個至10個石墨烯薄片構成的材料。
此外,第一電極4030及第二電極4031中任一方可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外,第一電極4030、第二電極4031可以使用包括導電高分子(也稱為導電聚合物)的導電組成物來形成。作為導電高分子,可以使用所謂的π電子共軛類導電高分子。例如,可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外,由於電晶體容易因靜電等而損壞,所以更佳設置保護電路。保護電路使用非線性元件構成較佳。
藉由如上所述那樣應用實施方式1及實施方式2所示的電晶體,可以提供可靠性高的液晶顯示裝置。另外,實施方式1及實施方式2所示的電晶體不僅可以應用於上述具有顯示功能的半導體裝置,還可以應用於諸如安裝到電源電路中的功率裝置、LSI等的半導體積體電路、具有讀出物件的資訊的影像感測器功能的半導體裝置等具有各種功能的半導體裝置中。
本實施方式可以與其他實施方式自由地組合。
[實施方式4]
在本實施方式中,圖13A和13B示出使用高速地轉換左眼用影像和右眼用影像的顯示裝置並使用與顯示裝置的影像同步的專用的眼鏡來認別作為動態影像或靜態影像的3D影像的例子。
圖13A示出顯示裝置2711藉由電纜2703與專用的眼鏡主體2701連接的外觀圖。作為顯示裝置2711,可以使用本發明說明所公開的液晶顯示裝置。至於專用的眼鏡主體2701,藉由設置於左眼用面板2702a和右眼用面板2702b的快門交替開閉,使用者可以將顯示裝置2711的影像認別為3D。
圖13B示出顯示裝置2711和專用的眼鏡主體2701的主要結構的方塊圖。
圖13B所示的顯示裝置2711具有顯示控制電路2716、顯示部2717、時序產生器2713、源極線側驅動電路2718、外部操作單元2722以及閘極線側驅動電路2719。另外,根據鍵盤等的外部操作單元2722的操作而改變所輸出的信號。
在時序產生器2713中,形成起始脈衝信號等,並且形成用來使左眼用影像與左眼用面板2702a的快門同步的信號、用來使右眼用影像與右眼用面板2702b的快門同步的信號等。
在將左眼用影像的同步信號2731a輸入到顯示控制電路2716並顯示於顯示部2717的同時,將打開左眼用面板2702a的快門的同步信號2730a輸入到左眼用面板2702a。另外,在將右眼用影像的同步信號2731b輸入到顯示控制電路2716並顯示於顯示部2717的同時,將打開右眼用面板2702b的快門的同步信號2730b輸入到右眼用面板2702b。
另外,因為高速地轉換左眼用影像和右眼用影像,所以更佳顯示裝置2711採用使用發光二極體(LED)並藉由分時進行彩色顯示的繼時加法混色法(場序制法)。
另外,因為使用場序制法,所以更佳時序產生器2713對發光二極體的背光燈部也輸入與同步信號2730a、2730b同步的信號。另外,背光燈部具有R、G及B的LED。
注意,本實施方式可以與本發明說明所示的其他實施方式適當地組合。
[實施方式5]
在本實施方式中,說明具備上述實施方式所示的顯示裝置的電子裝置的例子。
圖14A示出筆記本型個人電腦,包括主體3001、外殼3002、顯示部3003以及鍵盤3004等。藉由應用上述實施方式所示的液晶顯示裝置,可以提供可靠性高的筆記本型個人電腦。
圖14B示出可攜式資訊終端(PDA),在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外,作為操作用附屬部件,具備觸屏筆3022。藉由應用上述實施方式所示的液晶顯示裝置,可以提供可靠性高的可攜式資訊終端(PDA)。
圖14C示出電子書閱讀器的一例。例如,電子書閱讀器由兩個外殼,即外殼2706及外殼2704構成。外殼2706及外殼2704由軸部2712形成為一體,且可以以該軸部2712為軸進行開閉工作。藉由這種結構,可以進行如紙的書籍那樣的工作。
外殼2706組裝有顯示部2705,而外殼2704組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續的畫面的結構,又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構,例如在右邊的顯示部(圖14C中的顯示部2705)中可以顯示文章,而在左邊的顯示部(圖14C中的顯示部2707)中可以顯示影像。藉由應用上述實施方式所示的液晶顯示裝置,可以提供可靠性高的電子書閱讀器。
此外,在圖14C中示出外殼2706具備操作部等的例子。例如,在外殼2706中,具備電源端子2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外,還可以採用在與外殼的顯示部同一面上設置鍵盤、指向裝置等的結構。另外,也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者,電子書閱讀器也可以具有電子詞典的功能。
此外,電子書閱讀器也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍的伺服器購買所希望的書籍資料等,然後下載的結構。
圖14D示出行動電話,由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指示裝置2806、拍攝裝置用透鏡2807、外部連接端子2808等。此外,外殼2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外,在外殼2801內組裝有天線。
另外,顯示面板2802具備觸摸屏,在圖14D中,使用虛線示出作為影像而被顯示出來的多個操作鍵2805。另外,還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外,由於在與顯示面板2802同一面上設置拍攝裝置用透鏡2807,所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話,還可以進行可視通話、錄音、再生等。再者,滑動外殼2800和外殼2801而可以處於如圖14D那樣的展開狀態和重疊狀態,所以可以實現適合於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接,並可以進行充電及與個人電腦等的資料通信。另外,藉由將記錄媒體插入外部儲存槽2811中,可以對應於更大量資料的保存及移動。
另外,除了上述功能之外,還可以具有紅外線通信功能、電視接收功能等。藉由應用上述實施方式所示的液晶顯示裝置,可以提供可靠性高的行動電話。
圖14E示出數碼攝像機,其由主體3051、顯示部A3057、取景器3053、操作開關3054、顯示部B3055以及電池3056等構成。藉由應用上述實施方式所示的液晶顯示裝置,可以提供可靠性高的數碼攝像機。
圖14F示出電視裝置的一例。在電視裝置中,外殼9601安裝有顯示部9603。利用顯示部9603可以顯示影像。此外,在此示出利用支架9605支撐外殼9601的結構。藉由應用上述實施方式所示的液晶顯示裝置,可以提供可靠性高的電視裝置。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控操作機進行電視裝置的操作。此外,也可以採用在遙控操作機中設置顯示從該遙控操作機輸出的資訊的顯示部的結構。
另外,電視裝置採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者,藉由數據機連接到有線或無線方式的通信網路,從而可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
[實施例1]
藉由上述實施方式所公開的方法,利用四個光刻製程來製造液晶顯示裝置。在本實施例中,參照圖19A和19B說明利用四個光刻製程來製造的液晶顯示裝置的槽部的疊層結構。圖19A是用來說明槽部的疊層結構的剖面TEM(Transmission Electron Microscopy)影像,並且圖19A相當於圖1中的虛線H1-H2所示的部分的剖面。此外。圖19B是用來容易理解圖19A的TEM影像的圖19A的模式圖。另外,在圖19A及19B中的左下部示出一個刻度相當於0.3μm的比例尺(scale bar)。
在圖19A和19B所示的剖面H1-H2中,在玻璃基板900上形成氮化矽層作為基底層901a,並形成氧氮化矽層作為基底層901b。在基底層901b上形成氧氮化矽層作為閘極絕緣層904。在閘極絕緣層904上形成In-Ga-Zn類氧化物半導體作為半導體層905。在半導體層905上從下層一側層疊W層、Ti層、Al層、Ti層的四層而形成佈線916。在半導體層905及佈線916上形成氧化矽層作為絕緣層907。在絕緣層907上形成氧氮化矽層作為絕緣層908。
藉由光刻製程形成抗蝕劑掩模,利用ICP蝕刻法選擇性地去除絕緣層908、絕緣層907、半導體層905、閘極絕緣層904、基底層901b及基底層901a,然後去除抗蝕劑掩模來形成槽部930。另外,在本實施例中,當形成槽部930時,還去除玻璃基板900的一部分。
然後,形成圖19A和19B沒示出的像素電極,並在像素電極上形成對準膜911。根據圖19A和19B,可知的是:在槽部930中殘留有對準膜911,並且對準膜911覆蓋槽部930的側面。
另外,保護層921及保護層922是作為用來得到剖面TEM影像的預處理形成在樣品上的層。
像這樣,藉由在槽部930中去除半導體層905,可以防止產生寄生電晶體,並利用很少的光刻製程製造液晶顯示裝置。
圖1是說明本發明的一個方式的俯視圖; 圖2A至2D是說明本發明的一個方式的剖面圖; 圖3是說明本發明的一個方式的俯視圖; 圖4A至4C是說明本發明的一個方式的剖面圖; 圖5A和5B是說明本發明的一個方式的俯視圖及剖面圖; 圖6A和6B是說明本發明的一個方式的電路圖; 圖7A1、7A2、7B1及7B2是說明本發明的一個方式的俯視圖及剖面圖; 圖8A和8B是說明本發明的一個方式的俯視圖及剖面圖; 圖9A至9C是說明本發明的一個方式的剖面圖; 圖10A至10C是說明本發明的一個方式的剖面圖; 圖11A至11C是說明本發明的一個方式的剖面圖; 圖12A和12B是說明本發明的一個方式的俯視圖及剖面圖; 圖13A和13B是說明本發明的一個方式的圖; 圖14A至14F是說明電子裝置的使用方式的實例的圖; 圖15A至15E是說明氧化物材料的結晶結構的圖; 圖16A至16C是說明氧化物材料的結晶結構的圖; 圖17A至17C是說明氧化物材料的結晶結構的圖; 圖18A和18B是說明氧化物材料的結晶結構的圖;圖19A和19B是說明半導體裝置的槽部的疊層結構的圖。
110‧‧‧像素
216-j、212-i、216-j+1、203‧‧‧佈線
206a‧‧‧源電極
206b‧‧‧汲電極
230‧‧‧槽部
111‧‧‧電晶體
113‧‧‧電容元件
202‧‧‧閘電極
231、232‧‧‧端部
208‧‧‧接觸孔
210‧‧‧像素電極

Claims (28)

  1. 一種顯示裝置,包括:具有閘電極、源極電極、汲極電極及半導體層的電晶體;與該閘電極電連接的第一佈線;與該源極電極及該汲極電極中的一方電連接的第二佈線;與該源極電極及該汲極電極中的另一方電連接的像素電極;電容佈線;該半導體層中的第一槽部;以及該半導體層中的第二槽部,其中,該半導體層與該第一佈線、該第二佈線、該像素電極及該電容佈線重疊,該第一槽部以在該第一佈線的線寬方向上橫穿該第一佈線的方式形成在該第一佈線上,該第二槽部以在該電容佈線的線寬方向上橫穿該電容佈線的方式形成在該電容佈線上,並且,該第二槽部在與該第二佈線延伸的方向平行的方向上超過該像素電極的端部。
  2. 根據申請專利範圍第1項之顯示裝置,其中該第一槽部及該第二槽部的底面沒有該半導體層。
  3. 根據申請專利範圍第1項之顯示裝置,其中該第一槽部及該第二槽部的側面有該半導體層。
  4. 根據申請專利範圍第1項之顯示裝置,其中該第一槽部及該第二槽部與對準膜重疊。
  5. 根據申請專利範圍第1項之顯示裝置,其中該第二槽部的至少一部分與該像素電極重疊。
  6. 根據申請專利範圍第1項之顯示裝置,其中在該第二槽部及該像素電極之間具有間隔。
  7. 根據申請專利範圍第1項之顯示裝置,其中該半導體層包括氧化物半導體。
  8. 一種顯示裝置,包括:具有閘電極、源極電極、汲極電極及半導體層的電晶體;與該閘電極電連接的第一佈線;與該源極電極及該汲極電極中的一方電連接的第二佈線;與該源極電極及該汲極電極中的另一方電連接的像素電極;電容佈線;以及該半導體層中的槽部,其中,該半導體層與該第一佈線、該第二佈線、該像素電極及該電容佈線重疊,該槽部以在該第一佈線的線寬方向上橫穿該第一佈線的方式形成在該第一佈線上,該槽部以在該電容佈線的線寬方向上橫穿該電容佈線的方式形成在該電容佈線上, 並且,該槽部在與該第二佈線延伸的方向平行的方向上超過該像素電極的端部。
  9. 根據申請專利範圍第8項之顯示裝置,其中該槽部的底面沒有該半導體層。
  10. 根據申請專利範圍第8項之顯示裝置,其中該槽部的側面有該半導體層。
  11. 根據申請專利範圍第8項之顯示裝置,其中該槽部與對準膜重疊。
  12. 根據申請專利範圍第8項之顯示裝置,其中該槽部的至少一部分與該像素電極重疊。
  13. 根據申請專利範圍第8項之顯示裝置,其中在該槽部及該像素電極之間具有間隔。
  14. 根據申請專利範圍第8項之顯示裝置,其中該半導體層包括氧化物半導體。
  15. 一種顯示裝置,包括:具有閘電極、源極電極、汲極電極及半導體層的電晶體;與該閘電極電連接的第一佈線;與該源極電極及該汲極電極中的一方電連接的第二佈線,與該源極電極及該汲極電極中的另一方電連接的像素電極;電容佈線;該半導體層中的第一槽部; 該半導體層中的第二槽部;以及該半導體層中的第三槽部,其中,該半導體層與該第一佈線、該第二佈線、該像素電極及該電容佈線重疊,該第一槽部以在該第一佈線的線寬方向上橫穿該第一佈線的方式形成在該第一佈線上,該第二槽部以在該電容佈線的線寬方向上橫穿該電容佈線的方式形成在該電容佈線上,並且,該第三槽部在與該第二佈線延伸的方向平行的方向上超過該像素電極的端部。
  16. 根據申請專利範圍第15項之顯示裝置,其中該第一槽部、該第二槽部及該第三槽部的底面沒有該半導體層。
  17. 根據申請專利範圍第15項之顯示裝置,其中該第一槽部、該第二槽部及該第三槽部的側面有該半導體層。
  18. 根據申請專利範圍第15項之顯示裝置,其中該第三槽部與對準膜重疊。
  19. 根據申請專利範圍第15項之顯示裝置,其中該第三槽部的至少一部分與該像素電極重疊。
  20. 根據申請專利範圍第15項之顯示裝置,其中在該第二槽部及該像素電極之間具有間隔。
  21. 根據申請專利範圍第15項之顯示裝置,其中該半導體層包括氧化物半導體。
  22. 一種顯示裝置的製造方法,包括如下步驟: 藉由第一光刻製程在基板上形成閘電極;在該閘電極上形成閘極絕緣層;在該閘極絕緣層上形成半導體層;藉由第二光刻製程在該半導體層上形成源極電極及汲極電極;在該源極電極及該汲極電極上形成絕緣層;藉由第三光刻製程,去除與該汲極電極重疊的該絕緣層的一部分來形成接觸孔;藉由第三光刻製程,去除該絕緣層的另一部分、該半導體層的一部分及該閘極絕緣層的一部分來形成槽部;並且,藉由第四光刻製程在該絕緣層上形成像素電極。
  23. 根據申請專利範圍第22項之顯示裝置的製造方法,其中基底層形成在該基板和該閘電極之間。
  24. 根據申請專利範圍第22項之顯示裝置的製造方法,其中該半導體層包括氧化物半導體。
  25. 根據申請專利範圍第22項之顯示裝置的製造方法,其中該閘電極、該源極電極或該汲極電極包括含銅的材料。
  26. 根據申請專利範圍第25項之顯示裝置的製造方法,其中形成該閘電極、該源極電極或該汲極電極之後的製程最高溫度為450℃以下。
  27. 根據申請專利範圍第22項之顯示裝置的製造方法,其中該閘電極、該源極電極或該汲極電極包括含鋁的 材料。
  28. 根據申請專利範圍第27項之顯示裝置的製造方法,其中形成該閘電極、該源極電極或該汲極電極之後的製程最高溫度為380℃以下。
TW100131935A 2010-09-15 2011-09-05 液晶顯示裝置和其製造方法 TWI535030B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010207164 2010-09-15

Publications (2)

Publication Number Publication Date
TW201220507A TW201220507A (en) 2012-05-16
TWI535030B true TWI535030B (zh) 2016-05-21

Family

ID=45805763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131935A TWI535030B (zh) 2010-09-15 2011-09-05 液晶顯示裝置和其製造方法

Country Status (5)

Country Link
US (1) US8610120B2 (zh)
JP (1) JP5933878B2 (zh)
KR (2) KR20180124158A (zh)
TW (1) TWI535030B (zh)
WO (1) WO2012035975A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TWI534905B (zh) 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
JP5974415B2 (ja) 2011-10-05 2016-08-23 株式会社ジャパンディスプレイ 液晶表示装置
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8829528B2 (en) 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9366922B2 (en) * 2012-02-07 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array and method for manufacturing the same
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR102316107B1 (ko) * 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8872174B2 (en) * 2012-06-01 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102099262B1 (ko) * 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
CN104488016B (zh) * 2012-07-20 2018-08-10 株式会社半导体能源研究所 显示装置及具有该显示装置的电子设备
US9625764B2 (en) * 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102072099B1 (ko) * 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6217162B2 (ja) * 2013-06-19 2017-10-25 凸版印刷株式会社 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP6209920B2 (ja) * 2013-09-26 2017-10-11 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
DE112014004839T5 (de) * 2013-10-22 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
US10985196B2 (en) * 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) * 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
CN104298033B (zh) * 2014-09-19 2017-02-08 京东方科技集团股份有限公司 一种像素结构及其制备方法、显示面板及显示装置
JP2016201216A (ja) * 2015-04-08 2016-12-01 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
CN105206567B (zh) * 2015-10-10 2018-04-10 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
WO2017146058A1 (ja) * 2016-02-22 2017-08-31 シャープ株式会社 半導体装置および半導体装置の製造方法
WO2018008619A1 (ja) * 2016-07-06 2018-01-11 シャープ株式会社 タッチパネル付き表示装置
CN106125432A (zh) * 2016-08-29 2016-11-16 武汉华星光电技术有限公司 显示器及其显示面板
CN110114718B (zh) * 2017-01-16 2023-10-10 株式会社半导体能源研究所 显示装置及其制造方法
KR102512779B1 (ko) * 2017-12-14 2023-03-21 엘지디스플레이 주식회사 전계발광 표시장치
DE102019004521A1 (de) * 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
US12029083B2 (en) * 2018-09-21 2024-07-02 Sharp Kabushiki Kaisha Display device
TWI750895B (zh) * 2020-08-21 2021-12-21 友達光電股份有限公司 電子裝置

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR100544144B1 (ko) * 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5374111B2 (ja) * 2007-10-24 2013-12-25 株式会社神戸製鋼所 表示装置およびこれに用いるCu合金膜
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Al合金膜、表示装置およびスパッタリングターゲット
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101259727B1 (ko) * 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012084859A (ja) 2012-04-26
JP5933878B2 (ja) 2016-06-15
US20120061665A1 (en) 2012-03-15
WO2012035975A1 (en) 2012-03-22
KR20130106398A (ko) 2013-09-27
US8610120B2 (en) 2013-12-17
KR20180124158A (ko) 2018-11-20
TW201220507A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
TWI535030B (zh) 液晶顯示裝置和其製造方法
KR102415225B1 (ko) 트랜지스터, 액정 표시 장치 및 그 제조 방법
TWI529813B (zh) 薄膜電晶體及液晶顯示裝置的製造方法
JP6317421B2 (ja) 半導体装置
JP2021040140A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees