TWI442770B - 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器 - Google Patents

固體攝像裝置、固體攝像裝置之驅動方法、及電子機器 Download PDF

Info

Publication number
TWI442770B
TWI442770B TW099107283A TW99107283A TWI442770B TW I442770 B TWI442770 B TW I442770B TW 099107283 A TW099107283 A TW 099107283A TW 99107283 A TW99107283 A TW 99107283A TW I442770 B TWI442770 B TW I442770B
Authority
TW
Taiwan
Prior art keywords
pixel
wafer
circuit
imaging device
solid
Prior art date
Application number
TW099107283A
Other languages
English (en)
Other versions
TW201106691A (en
Inventor
Katsumi Honda
Takafumi Takatsuka
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009072575A external-priority patent/JP4941490B2/ja
Priority claimed from JP2009153620A external-priority patent/JP5359611B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201106691A publication Critical patent/TW201106691A/zh
Application granted granted Critical
Publication of TWI442770B publication Critical patent/TWI442770B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固體攝像裝置、固體攝像裝置之驅動方法、及電子機器
本發明係有關於固體攝像裝置，尤其是有關於CMOS型的固體攝像裝置和該固體攝像裝置之驅動方法。又，係有關於使用該固體攝像裝置的電子機器。
近年來，視訊攝影機或電子靜態相機等係廣泛一般地普及。在這些相機中係使用了CCD(Charge Coupled Device)型或增幅型固體攝像裝置。在增幅型固體攝像裝置中，像素的受光部中所生成、累積的訊號電荷，是被導入設於像素的增幅部，在增幅部中被增幅過的訊號，從像素輸出。然後，在增幅型固體攝像裝置中，此種像素係矩陣狀地複數配置。在增幅型固體攝像裝置中係例如有，在增幅部使用了接合型場效電晶體的固體攝像裝置，或在增幅部使用了CMOS(Complementary Metal Oxide Semiconductor)電晶體的CMOS型固體攝像裝置等。
先前，在一般的CMOS型固體攝像裝置上是採取了，每行逐次讀出二維矩陣狀排列的各像素的光電轉換部中所生成、累積之訊號電荷的方式。
圖1係圖示了先前的CMOS型固體攝像裝置的概略構成圖。如圖1所示，先前的固體攝像裝置100，係具有：被排列在未圖示之基板上的複數像素104、垂直驅動電路111、縱欄訊號處理電路106、水平驅動電路107、輸出電路108等所構成。
垂直驅動電路111係被形成在，相鄰於像素104被複數排列之像素部117之一方端的領域。該垂直驅動電路111，係例如由平移暫存器所構成，為了將像素部117的各像素104以行單位依序在垂直方向上作選擇掃描，而對每行輸出了傳輸脈衝Φ TRG、重置脈衝Φ RST、選擇脈衝Φ SEL。
縱欄訊號處理電路106係被形成在，被排列於垂直方向之像素104的後段，例如，是對像素104的每列作配置。在縱欄訊號處理電路106中，係從1行份的像素104所輸出的訊號，藉由每像素列來自黑基準像素領域(未圖示，是被形成在有效像素之周圍)的訊號，進行雜訊去除或訊號增幅等之訊號處理。
水平驅動電路107，係例如由平移暫存器所構成，藉由依序輸出水平掃描脈衝，就可依序選擇每一縱欄訊號處理電路106，將來自每一縱欄訊號處理電路106的像素訊號，輸出至水平訊號線114。
輸出電路108，係對於從每一縱欄訊號處理電路106透過水平訊號線114而被依序供給的訊號，進行訊號處理並輸出之。
又，各像素104，係由光二極體所成之受光部PD、複數MOS電晶體所構成。此處，雖然是以傳輸電晶體Tr1、重置電晶體Tr2、增幅電晶體Tr3、選擇電晶體Tr4這4個MOS電晶體所構成為例，但也有是由除去選擇電晶體的3個MOS電晶體所構成之情形。
在傳輸電晶體Tr1中，是從垂直驅動電路111透過配線115而被供給著傳輸脈衝Φ TRG，藉此，受光部PD中所累積的訊號電荷，就被傳輸至浮置擴散點部FD。又，在重置電晶體Tr2中，係從垂直驅動電路111透過配線112而被供給著重置脈衝Φ RST，藉此，浮置擴散點部FD的電位，就會被重置成電源電壓VDD附近的電位。又，在增幅電晶體Tr3中，相應於浮置擴散部FD之電位變化的訊號電壓，是被施加至增幅電晶體Tr3的閘極電極而被增幅。又，在選擇電晶體Tr4中，是從垂直驅動電路111透過配線116而被供給著選擇脈衝Φ SEL，藉此，已被增幅電晶體Tr3所增幅的訊號電壓，就成為像素訊號而被輸出至垂直訊號線113。
可是，在如圖1所示的先前之固體攝像裝置100中，垂直驅動電路111是僅被配置在像素部之單側。因此，在距離垂直驅動電路111較遠位置的像素104(亦即與垂直驅動電路111所被形成側相反側的像素)，會因為配線阻抗或相鄰之配線間的寄生電容等，導致所被供給的驅動脈衝中會發生延遲或鈍化。隨著像素104的多像素化(微細化)，要驅動的像素是會增加，因此這些問題變成不能忽視，像素104的高速驅動是變得困難。
於是，如圖2所示，考慮在像素部的兩側設置垂直驅動電路111a,111b，從兩側來驅動像素104的方法。於圖2中，對應於圖1的部分係標示同一符號，並省略重述說明。
在圖2所示的固體攝像裝置中，在像素部117的兩側係配置有垂直驅動電路111a,111b，像素部117的左側半部的像素104，係由被配置在像素部117之左側的垂直驅動電路111a所驅動。又，像素部117的右側半部的像素104，係由被配置在像素部之右側的垂直驅動電路111b所驅動。
然而，在圖2所示的情況下也是，即使是位於像素部117中心領域的像素104，也由於與垂直驅動電路111a,111b的距離較遠，因此還是會發生驅動脈衝的延遲或鈍化。因此，要高速驅動像素104，是有困難的。
可是近年來，於CMOS型固體攝像裝置中，提出了實現訊號電荷累積之同時刻性的同時攝像機能(全域快門機能)，又，具有全域快門機能的CMOS型固體攝像裝置的用途也越來越多。
在此種具有全域快門機能的CMOS型固體攝像裝置中，為了實現全像素同時快門，而對全像素同時供給傳輸脈衝，使全像素同時進行訊號電荷的讀出。然而，在如上述的先前之固體攝像裝置中，由於供給至距離垂直驅動電路較遠之像素的驅動脈衝中會發生延遲或鈍化，因此全像素無法保持驅動的同時性，而在高速驅動時會發生像素不勻。
在專利文獻1中係記載著，為了提升像素處理速度，而將CMOS型固體攝像裝置，和用來處理從CMOS型固體攝像裝置所輸出之像素訊號用的訊號處理電路所被形成的訊號處理晶片，以微焊球加以連接之構成。然而，在該例子中也是，被形成在距離垂直驅動電路較遠位置的像素上，由於驅動脈衝發生延遲或鈍化，所以無法保持全像素的驅動同時性。
固體攝像裝置的像素部係被構成為陣列狀(矩陣狀)。由於像素部是被構成為陣列狀，因此像素驅動或訊號讀出用的電路，係經常是對應於陣列狀的像素配設，而由對垂直方向(行的排列方向)或水平方向(列的排列方向)作重複排列的圖案電路所構成。
該重複排列圖案的電路中，會因為配線長度所致之寄生電阻及寄生電容的差異，或與電源之距離所致之IR-DROP量之差異，而導致隨著垂直方向或水平方向的位置不同，而造成訊號的活性/非活性時序之延遲。此處，IR-DROP，係指電源配線上所產生的IR積(電流I與電阻R的積)的電壓降低。
一旦隨著垂直方向及水平方向之位置而造成訊號的活性/非活性時序之延遲，則會成為垂直方向及水平方向的遮陰(shading)或欠缺同時性的成因。為了避免遮陰的發生，而能夠以行單位、列單位來進行訊號的活性/非活性時序的微調補正，是較為理想。
甚至，配線的寄生電阻及寄生電容，或構成重複排列圖案之電路的電晶體的閾值，也會隨著每一晶片而帶有參差。因此，訊號的活性/非活性時序的偏誤也會隨著每一晶片而不同，遮陰或同時性所需的補正量也會隨著晶片而改變。
因此，若不對晶片參差進行微調補正，則必須要在規格上就考慮到分布範圍，而有造成良率低落之疑慮。因此，若能每一晶片都可進行訊號的活性/非活性時序的微調補正，是較為理想。
先前，作為將固體攝像裝置的特性值加以微調補正的方法係有，在同一晶片上或同一封裝內具有非揮發性記憶體，利用被寫入在該當記憶體中的推薦之特性資訊的方法，係為人知(例如，參照專利文獻2)。
在該先前的方法中，關於驅動電壓範圍或電源晃動等的所推薦的特性資訊，是被寫入非揮發性記憶體中待用。然後，組裝廠係將非揮發性記憶體中所被寫入的特性資訊，透過外部端子而讀出，基於該當特性資訊來個別地調整電源電壓。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-49361號公報
[專利文獻2]日本特開2007-208926號公報
有鑑於上述論點，本發明係要提供一種，在可實現在像素的驅動之際維持了同時性的高速驅動，並降低像素不勻的固體攝像裝置。又，提供適用了該固體攝像裝置的電子機器。
專利文獻2所記載的先前技術，係以固體攝像裝置的缺陷資訊、特性資訊等，操作這些有限資訊量為前提，對非揮發性記憶體的資訊輸出入用的端子(腳位)數是極少的。因此，無法支援像素陣列部的行數份、列數份或相當於這麼大量之複數行、複數列的多數地點的微調補正。
若採用固體攝像裝置和含非揮發性記憶體之調整電路混合搭載於同一基板上的SOC構造，則固體攝像裝置與非揮發性記憶體係不是藉由端子數受限的外部端子、而是在內部就可作連接，因此想到上記多數地點的微調補正是有可能實現。
可是，一般而言，非揮發性記憶體為了寫入資訊，必須要有10～20V左右的高電壓。另一方面，就固體攝像裝置來說，其驅動係為3～5V左右的低電壓。因此，將低電壓的固體攝像裝置和含有需要高電壓之非揮發性記憶體的調整電路混合搭載在同一基板上時，對於固體攝像裝置的電路會帶來耐壓層面的影響，因此混合搭載本身在製程上就有困難。
於是，本發明的目的在於提供一種，可進行行數份、列數份或相當於這麼大量之複數行、複數列的多數地點的微調補正，且不會有SOC構造所產生之耐壓等製程上困難的固體攝像裝置、固體攝像裝置之驅動方法及電子機器。
為了解決上記課題，達成本發明的目的，本發明之固體攝像裝置，係具有形成有複數像素的第1晶片、和形成有用來驅動像素之像素驅動電路的第2晶片，所層積而成的構造。
像素係由：隨應於受光量而生成訊號電荷用的受光部、和將前記受光部所生成之訊號電荷予以讀出並當作像素訊號而加以輸出用的複數MOS電晶體兩者所構成；是被複數形成在第1晶片。
像素驅動電路，係用來對像素供給所望驅動脈衝，被複數形成在第2晶片。
這些第1晶片和第2晶片係為，以使得被形成在第1晶片的像素之下部會被配設有對應於該像素之像素驅動電路的方式，而在第1晶片的下層層積第2晶片而成之構造。然後，這些第1晶片和第2晶片，係藉由用來把像素與該像素下部所被配設之像素驅動電路作電性連接用的連接部所連接。
在本發明之固體攝像裝置中，各像素是藉由從被配置在像素之下部的像素驅動電路所供給的驅動脈衝，而被驅動。藉此，就可抑制對各像素所供給之驅動脈衝的延遲或鈍化而可高速驅動。
又，本發明之固體攝像裝置之驅動方法，係於上述本發明之固體攝像裝置中，首先，使全像素同時開始曝光，使全像素同時結束曝光，並且將全像素之受光部中所生成的訊號電荷，讀出至電荷累積電容部。然後，對所望之像素，從被配設在該所望像素之下部的像素驅動電路，輸入驅動脈衝，然後將該所望像素的電荷累積電容部中所保持的訊號電荷，當作像素訊號而輸出。
在本發明之固體攝像裝置之驅動方法中，因為固體攝像裝置中的驅動脈衝之延遲或鈍化是受到抑制，且可高速驅動，因此在構成了全域快門機能的時候，可謀求像素不勻的減低。
本發明的電子機器，係含有光學透鏡、上述之固體攝像裝置、將從固體攝像裝置所輸出之輸出訊號加以處理的訊號處理電路，而被構成。
為了達成上記目的，本發明係在一種具備：第1晶片，係被形成有重複排列圖案電路，其係由單位電路是被規則地重複排列在，含有光電轉換部之像素是被矩陣狀配置而成的像素陣列部的像素行所排列之方向及像素列所排列之方向的至少一方向上所成；和第2晶片，係對前記第1晶片作層積，並被形成有調整電路，其係含有前記重複排列圖案電路的每個單位電路所對應之複數單位電路及記憶元件；將前記第1晶片上的前記重複排列圖案電路的各單位電路與前記第2晶片上的前記調整電路的各單位電路，保持對應關係而予以電性連接而成的的固體攝像裝置中，採用以下構成：將關於前記重複排列圖案電路之每個單位電路的訊號之時序，以前記調整電路所對應之單位電路，個別地進行調整。
第1,第2晶片彼此間的電性連接，係藉由將兩晶片加以層積，而作3次元連接。在第1晶片上的重複排列圖案電路中，會因為配線長度所致之寄生電阻及寄生電容的差異，或與電源之距離所致之IR-DROP量之差異，而導致隨著像素行所排列之方向或像素列所排列之方向的位置不同，而造成訊號的活性/非活性時序之延遲。該發生有活性/非活性時序之延遲的訊號，係對第2晶片上的調整電路所對應之單位電路，透過3次元連接而輸入。
調整電路係基於每個單位電路中的記憶元件的記憶資料，而將有產生活性/非活性時序之延遲的訊號之時序予以個別地調整(微調補正)。藉由該時序調整，就可使活性/非活性時序例如同時化。藉此，關於重複排列圖案電路之每個單位電路的最終之訊號，就成為沒有活性/非活性時序之延遲的訊號。
若依據本發明，則由於驅動著像素的驅動脈衝的延遲或鈍化是受到抑制，因此可實現在像素的驅動之際維持了同時性的高速驅動，並降低像素不勻。
若依據本發明，則第1,第2晶片彼此間的電性連接是以3次元連接而進行，藉此可消除連接端子數的限制，因此像素陣列部的行數份、列數份或相當於這麼大量之複數行、複數列的多數地點的微調補正，係為可能。而且，由於是將低電壓驅動的重複排列圖案電路、和含有需要高電壓之記憶元件的調整電路，分別形成在個別晶片，所以不會發生SOC構造所造成的耐壓等製程上的困難。
以下，一面參照圖3～圖14，一面說明本發明之實施形態所述之固體攝像裝置和其製造方法、及電子機器之一例。本發明的實施形態係用以下順序來說明。此外，本發明係不限定於以下例子。
1.第1實施形態：固體攝像裝置
1.1　固體攝像裝置全體之構成
1.2　固體攝像裝置的剖面構成
1.3　固體攝像裝置的電路構成
1.4　變形例
2.第2實施形態：固體攝像裝置 3.第3實施形態：固體攝像裝置 4.第4實施形態：電子機器 5.第5實施形態：固體攝像裝置(CMOS影像感測器之例子) 6.第5實施形態的特徵部分
6.1.實施例5-1(重複排列圖案電路是行掃描部的例子)
6.2.實施例5-2(具有監測回饋機能之例子)
6.3.實施例5-3(BIST構成之例子)
6.4.實施例5-4(像素陣列部和行掃描部是個別晶片之例子)
6.5.變形例
7.其他適用例子 8.電子機器(攝像裝置之例子)
〈1.第1實施形態：固體攝像裝置〉
[1.1　固體攝像裝置全體之構成]
圖3A,B係本發明的第1實施形態所述之固體攝像裝置的概略斜視圖，及從上面觀看的概略構成圖。
以下，1係固體攝像裝置、2係第1晶片、3係第2晶片、4係像素、5係像素部、6係縱欄訊號處理電路、7係水平驅動電路、8係輸出電路、9係控制電路、10係時序同步電路、11係像素驅動電路、12係連接部、13係垂直訊號線、14係水平訊號線、15係基板、16係受光部、17係浮置擴散部、17a係電荷累積電容部、17b係浮置擴散部、18、19、20係雜質領域、21、21a、21b、22、22a、22b係閘極電極、23、24係閘極電極、25係閘極絕緣膜、26係多層配線層、27係層間絕緣膜、28係配線層、29係彩色濾光片層、30係晶片上微透鏡、31、32、33係接觸孔部、34係微焊墊、35係微焊球。
本實施形態例的固體攝像裝置1，係如圖3A所示，是具有：形成有複數像素4且被配設在光入射側的第1晶片2、和形成有複數像素驅動電路11且被層積在反光入射側之第1晶片2之下層的第2晶片3所構成。第1晶片2和第2晶片3，係如圖4B所示，是被層積，而使得在1列份的像素4的下部(本實施形態例中係為正下方)，配置有朝垂直方向延展而形成的1條像素驅動電路11。
然後，這些被2層層積的第1晶片2及第2晶片3，係如圖3A所示，藉由用來把像素4與像素驅動電路11作電性連接的連接部12，而被連接。
圖4A係第1晶片2的概略構成圖，圖4B係第2晶片3的概略構成圖。一面參照圖4A及圖4B，一面說明第1晶片2及第2晶片3。
第1晶片2，係如圖4A所示，具有：由複數像素4所構成的像素部5、縱欄訊號處理電路6、水平驅動電路7、輸出電路8所構成。
像素4係由隨應於受光量而生成、累積訊號電荷的受光部、和將受光部所生成之訊號電荷予以讀出，並當作像素訊號而加以輸出的複數MOS電晶體所構成，在半導體基板上呈2維陣列狀而被規則地複數排列。構成像素4的MOS電晶體，係可為由傳輸電晶體、重置電晶體、選擇電晶體、放大電晶體所構成的4個MOS電晶體，也可是除去選擇電晶體的3個電晶體。雖於後述，但在本實施形態例中是以傳輸電晶體、重置電晶體、選擇電晶體、放大電晶體的4個的構成為例子。
像素部5，係由2維陣列狀地被規則地複數排列的像素4所構成。像素部5雖未圖示，但係由實際將光予以受光並藉由光電轉換所生成之訊號電荷加以增幅而往縱欄訊號處理電路6讀出的有效像素領域，和被形成在有效像素領域周圍的作為黑位準之基準的用來輸出光學性黑色的黑基準像素領域(未圖示)所構成。
縱欄訊號處理電路6，係例如對像素4的每列配置，從1行份的像素4所輸出的訊號，藉由每像素列來自黑基準像素領域(未圖示，是被形成在有效像素領域之周圍)的訊號，進行雜訊去除或訊號增幅等之訊號處理。在縱欄訊號處理電路6的輸出段，係有水平選擇開關(未圖示)是被設在水平訊號線14之間。
水平驅動電路7，係例如由平移暫存器所構成，藉由依序輸出水平掃描脈衝，就可依序選擇每一縱欄訊號處理電路6，將來自每一縱欄訊號處理電路6的像素訊號，輸出至水平訊號線14。
輸出電路8，係對於從每一縱欄訊號處理電路6透過水平訊號線14而被依序供給的訊號，進行訊號處理並輸出之。
第2晶片3，係如圖4B所示，具有：複數像素驅動電路11、被形成在複數像素驅動電路11之周邊部的控制電路9、時序同步電路10所構成。
控制電路9，係由解碼器所構成，將從未圖示的位址產生電路所輸入之位址訊號予以解碼，將解碼訊號供給至時序同步電路10。
時序同步電路10，係向根據解碼訊號而被選擇的像素4，輸出用來驅動各MOS電晶體用的時序訊號。從時序同步電路10所輸出的時序訊號，係分別被輸入至複數像素驅動電路11。
像素驅動電路11，係以對被形成在第1晶片2的像素部5的在垂直方向上所被配置的1行份的每一像素列，對應有1個像素驅動電路11的方式，而被形成複數條。該像素驅動電路11中，係基於從時序同步電路10所供給之時序訊號，而向對應的像素4的所望之MOS電晶體，供給所望之驅動脈衝。
具有如此構成的第2晶片3，係以使得對於被形成在第1晶片2的1個像素列的正下方配設有1條像素驅動電路11的方式，而被層積在第1晶片2的下層。
然後，具有以上構成的第1晶片2、及第2晶片3，係如圖3A所示，像素4和被配設在該像素4正下方的像素驅動電路11，是透過連接部12而被彼此連接。然後，在本實施形態例的固體攝像裝置1中，各像素4是藉由連接部12，而被連接在位於各個像素4正下方的像素驅動電路11。
[1.2　固體攝像裝置的剖面構成]
接著，詳細說明像素4、和像素驅動電路11的連接部12的構成。
圖5係第1晶片2上所被形成之像素4、和第2晶片3上所被形成之像素驅動電路11，和含有其連接部12之領域的概略剖面構成圖。圖5中係圖示了1像素份的剖面構成圖。
如圖5所示，第1晶片2，係含有：形成有受光部16的基板15、多層配線層26、彩色濾光片層29、晶片上微透鏡30所構成。
基板15，係由矽所成之半導體基板所構成。在基板15的光入射側的表面側，係形成有受光部16、浮置擴散部17、構成所望之MOS電晶體之源極.汲極的雜質領域18,19,20。
受光部16，係由光二極體所構成。又，浮置擴散部17，係由被形成在受光部16相鄰領域的雜質領域所構成。又，各雜質領域18,19,20，係被形成在基板15表面的所望領域。
多層配線層26，係被形成在光入射側的基板15上。在多層配線層26中係於基板15上隔著閘極絕緣膜25而形成有用來構成所望之MOS電晶體的閘極電極21,22,23,24。受光部16和浮置擴散部17間的基板15上部所被形成的閘極電極21，係被當作傳輸電晶體Tr1的閘極電極。又，浮置擴散部17和雜質領域18間的基板15上部所被形成的閘極電極22，係被當作重置電晶體Tr2的閘極電極。又，雜質領域18和雜質領域19間的基板15上部所被形成的閘極電極23，係被當作增幅電晶體Tr3的閘極電極。又，雜質領域19和雜質領域20間的基板15上部所被形成的閘極電極24，係被當作選擇電晶體Tr4的閘極電極。然後，在這些閘極電極21,22,23,24上部，係有複數層(本實施形態例中係為2層)的配線層28，是隔著層間絕緣膜27而被形成。
彩色濾光片層29，係被形成在多層配線層26上部，例如R(紅色)G(綠色)B(藍色)的彩色濾光片是對每一像素而排列。
晶片上微透鏡30，係被形成在彩色濾光片層29上部，是被設置用來將入射的光有效率地聚光至受光部16。
然後，構成第1晶片2的基板15上係被形成有，從基板15表面貫通背面側而被形成的3個接觸孔部31,32,33。接觸孔部31，係透過多層配線層26的配線層28，而被電性連接至傳輸電晶體Tr1的閘極電極21。又，接觸孔部32，係透過多層配線層26的配線層28，而被電性連接至重置電晶體Tr2的閘極電極22。又，接觸孔部33，係透過多層配線層26的配線層28，而被電性連接至選擇電晶體Tr4的閘極電極24。
這些接觸孔部31,32,33，係藉由被形成在基板15背面上的微焊墊34，而被引出在基板15背面側。
又，雖然未圖示，但在第1晶片2中，透過配線層28而使浮置據散部17和增幅電晶體Tr3的閘極電極23作連接，又，雜質領域18係被連接至電源電壓。又，雜質領域20，係被便接至由配線層28所構成的垂直訊號線。
另一方面，在第2晶片3，基板36係被形成有像素驅動電路11，構成像素驅動電路11的未圖示之配線，是在基板36的面向第1晶片2側的基板36上，藉由微焊墊45而被弓|出。在本實施形態例中，從像素驅動電路11供給傳輸脈衝、重置脈衝、選擇脈衝用的各配線，係分別被連接至基板36上的微焊墊45。
然後，在連接部12，第1晶片2的微焊墊34與第2晶片3的微焊墊45係彼此藉由微焊球35而連接。藉此，第1晶片2上所被形成之像素4、和第2晶片3上所被形成之像素驅動電路11，就被電性連接。然後，像素驅動電路11所生成的傳輸脈衝係透過接觸孔部31及所望之配線層28，而被供給至傳輸電晶體Tr1的閘極電極21。又，像素驅動電路11所生成的重置脈衝，係透過接觸孔部32及所望之配線層28，而被供給至重置電晶體Tr2的閘極電極22。又，像素驅動電路11所生成的選擇脈衝係透過接觸孔部33及所望之配線層28，而被供給至選擇電晶體Tr4的閘極電極24。
如此，在本實施形態例的固體攝像裝置1中，被形成在第1晶片2的各像素4，係與被形成在其正下方的像素驅動電路11，透過微結著所致之連接部12而被連接。
[1.3　固體攝像裝置的電路構成]
圖6係本實施形態例的固體攝像裝置1的像素部5中的電性連接關係的區塊圖。如圖6所示，在各像素驅動電路11中，響應於從時序同步電路所供給來的時序訊號，生成所對應之像素4的傳輸脈衝、重置脈衝、選擇脈衝，透過傳輸配線37、重置配線38、選擇配線39而供給至對應的像素4。
圖7係圖示了各像素4內的等價電路圖。如圖7所示，在本實施形態例的固體攝像裝置1中的像素4中，由光二極體所成之受光部16的陽極側係被接地，陰極側係被連接至傳輸電晶體Tr1的源極。又，傳輸電晶體Tr1的汲極係被當作浮置擴散部17，又，傳輸電晶體Tr1的閘極電極21係連接著用來供給傳輸脈衝Φ TRG的傳輸配線37。
又，浮置擴散部17係被當作重置電晶體Tr2的源極，在重置電晶體Tr2的汲極上，係被供給著電源電壓VDD。重置電晶體Tr2的閘極電極22上係連接著用來供給重置脈衝Φ RST的重置配線38。
又，浮置擴散部17，係被連接至增幅電晶體Tr3的閘極電極23，在增幅電晶體Tr3的源極上，係被供給著電源電壓VDD。然後，增幅電晶體Tr3的汲極，係被連接至選擇電晶體Tr4的源極。
又，選擇電晶體Tr4的汲極，係被連接至垂直訊號線13，在選擇電晶體Tr4的閘極電極24上係連接著，用來供給選擇脈衝Φ SEL的選擇配線39。
然後，在本實施形態例的固體攝像裝置1中，各像素4的傳輸配線37、重置配線38、選擇配線39，係隨著每像素列而被連接至不同的像素驅動電路11。如前述，各像素4係對位於正下方的像素驅動電路11，透過連接部12而連接，因此於所有的像素4中，傳輸配線37、重置配線38、選擇配線39係被連接至該像素4最靠近(正下方)的像素驅動電路11。
在具有以上構成的固體攝像裝置1，於受光部16中藉由光電轉換所生成、累積的訊號電荷，係因為對閘極電極21的傳輸脈衝Φ TRG之施加，而被讀出至浮置擴散部17。藉由訊號電荷被讀出至浮置擴散部17，浮置擴散部17的電位就會改變，相應於其電位變化的訊號電壓，就會被施加至增幅電晶體Tr3的閘極電極23。然後，已被增幅電晶體Tr3所增幅過的訊號電壓，係成為像素訊號而被輸出至垂直訊號線13。被輸出至垂直訊號線13的像素訊號，係如圖1A,B所示，透過被形成在第1晶片2的縱欄訊號處理電路6，由水平驅動電路7輸出至水平訊號線14，藉由輸出電路8而被輸出。
本實施形態例的固體攝像裝置1中，在各像素4的正下方，配設有對應於各像素4的像素驅動電路11，各像素4係被其正下方的像素驅動電路11所驅動。因此，由於各像素4、和生成用來驅動該像素4所需之驅動脈衝的像素驅動電路11之間的距離變短，因此配線電阻或相鄰配線間所形成之寄生電容就可被大幅降低。藉此，像素驅動電路11所生成的驅動脈衝，就可沒有延遲地被傳達至像素4。
又，由於每一像素4具有像素驅動電路11，因此可縮小各像素驅動電路11的驅動能力，所以可降低構成像素4的各MOS電晶體的耐壓。又，由於可縮小各像素驅動電路11的驅動能力，因此結果而言，可謀求MOS電晶體的耐壓之提升。
又，本實施形態例的固體攝像裝置1中，可僅將所望之像素4予以抽略而讀出訊號電荷，作抽略驅動。亦即，各像素4係分別藉由從不同像素驅動電路11所供給之驅動脈衝而被驅動，因此可在複數像素4當中選擇性地驅動所望之像素4。
藉此，在先前固體攝像裝置上會有困難的以像素單位或是僅任意一部分像素的驅動控制，係成為可能。
又，本實施形態例的固體攝像裝置1中，由於是將驅動時發熱量大的像素驅動電路11，和像素4分離在個別的晶片而形成，因此可抑制像素驅動電路11所產生的熱，對像素4的影響。藉此，可極力抑制因發熱所致之畫質劣化，可獲得優質的畫質。又，藉由在各像素4正下方配置像素驅動電路11，也可縮短供給驅動脈衝用的配線，配線電阻也可減少，因此除了可抑制發熱外，還可實現低耗電化。
順便一提，本實施形態例的固體攝像裝置1之構成，因為驅動各像素4的驅動脈衝的延遲或鈍化是受到抑制而可高速驅動，所以可理想適用於具有全域快門機能的固體攝像裝置。圖8係圖示具有全域快門機能之固體攝像裝置的1像素份的等價電路圖之一例，說明對具有全域快門機能的固體攝像裝置，適用本實施形態例的固體攝像裝置1時的情形。
在具有全域快門機能的固體攝像裝置中，如圖8所示，在受光部16和浮置擴散部17b之間，構成有暫時保持訊號電荷用的電荷累積電容部17a。又，具有：第1傳輸電晶體Tr1a、第2傳輸電晶體Tr1b、重置電晶體Tr2a、增幅電晶體Tr3、選擇電晶體Tr4及受光部用重置電晶體Tr2b而被構成。
第1傳輸電晶體Tr1a的源極係被連接至受光部16的陽極側，汲極係被連接至暫時保持訊號電荷用的電荷累積電容部17a。然後，第1傳輸電晶體Tr1a的閘極電極21a上，係被供給著傳輸脈衝ψTRG。
第2傳輸電晶體Tr1b的源極係被連接至電荷累積電容部17a，汲極係被連接至浮置擴散部17b。然後，第2傳輸電晶體Tr1b的閘極電極21b上，係被供給著讀出脈衝Φ ROG。
重置電晶體Tr2a的源極係被連接至浮置擴散部17b，汲極係被連接至電源電壓VDD。又，重置電晶體Tr2a的閘極電極22a上，係被供給著重置脈衝ψRST。
在增幅電晶體Tr3的閘極電極23上，係被電性連接著浮置擴散部17b。又，增幅電晶體Tr3的源極係被連接至電源電壓VDD，汲極係被連接至選擇電晶體Tr4的源極。
選擇電晶體Tr4的源極係被連接至增幅電晶體Tr3的汲極，源極係被連接至垂直訊號線13。又，選擇電晶體Tr4的閘極電極24上，係被供給著選擇脈衝Φ SEL。
受光部用重置電晶體Tr2b的源極係被連接至受光部16的陽極側，汲極係被連接至電源電壓VDD。又，受光部用重置電晶體Tr2b的閘極電極22b上，係被供給著受光部用重置脈衝Φ OFG。
於此種具有全域快門機能的固體攝像裝置中，藉由將受光部用重置脈衝Φ OFG設成ON，受光部16的電位就可全像素同時地被重置成電源電壓VDD附近的電位。
然後，藉由將受光部用重置脈衝Φ OFG設成OFF，於受光部16中就可全像素同時地開始曝光。其後，藉由全像素同時地將傳輸脈衝Φ TRG設成ON，就可結束曝光，同時將受光部16中所生成、累積的訊號電荷，傳輸至電荷累積電容部17a。
其後，藉由每一像素4地將讀出脈衝Φ ROG設成ON，就可將電荷累積電容部17a中所保持的訊號電荷，讀出至浮置擴散部17b，以和通常固體攝像裝置同樣的方法，對垂直訊號線13輸出經過增幅處理的像素訊號。
如此，在具有全域快門機能的固體攝像裝置中，全像素同時的動作係為必要。即使在此種情況下，本實施形態例的固體攝像裝置1，係藉由將像素驅動電路11配置在像素4的正下方，就可顯著縮短像素驅動電路11與像素4之距離，可抑制驅動脈衝的延遲或鈍化。因此就可全像素同時地，且高速地進行驅動。藉此，於全像素中可保持幾乎完全的同時性而高速驅動，可幾乎消除像素不勻等之發生。
本實施形態例的固體攝像裝置1，雖然是將第1晶片2和第2晶片3，藉由微焊球35所構成之連接部12而加以連接之構成，但亦可藉由貫通孔來構成連接部12。
[1.4　變形例]
圖9中係圖示了，本實施形態例的變形例所述之固體攝像裝置1的像素部5中的電性連接關係的區塊圖。於圖9中，對應於圖6的部分係標示同一符號，並省略重述說明。
變形例所述的固體攝像裝置，係對於相鄰的2列份的像素4有1個像素驅動電路11作對應的方式，而形成複數像素驅動電路11。又，雖然省略圖示，但在變形例所述之固體攝像裝置中，第1晶片2和第2晶片3係被層積以使得各像素驅動電路11是被配置在2列份的像素4的下部。
在變形例所述的固體攝像裝置中，是從1個像素驅動電路11往2列份的各像素4，分別透過傳輸配線37、重置配線38、選擇配線39而供給著傳輸脈衝、重置脈衝、選擇脈衝。
即使如此對2列份的像素4而從1個像素驅動電路11供給驅動脈衝的情況下，仍因為各像素4、和生成用來驅動各像素4所需之驅動脈衝的像素驅動電路11的距離很近，所以可抑制驅動脈衝的延遲或鈍化。除此以外，可獲得和第1實施形態的固體攝像裝置1同樣之效果。
在圖9所示的變形例中，雖然是對2列份的像素4連接1個像素驅動電路11的例子，但亦可設計成對2列以上的複數列份的像素4，連接1個像素驅動電路11的例子。此情況下，只要在不使從像素驅動電路11對像素4所供給之各個驅動脈衝發生延遲或鈍化的程度下，可增加被共通之像素驅動電路11所驅動的像素4。
如此，藉由將被1個像素驅動電路11所驅動的像素4作某種程度的群組化，就可削減像素驅動電路11的數量。因此，在不使驅動像素4的驅動脈衝發生延遲或鈍化的範圍內，可理想謀求電路構成的簡化。
〈2.第2實施形態：固體攝像裝置〉
接著，說明本發明的第2實施形態所述之固體攝像裝置。圖10A,B係本實施形態例所述之固體攝像裝置41的概略斜視圖，及從上面觀看的概略構成圖。又，圖11A係第1晶片42的概略構成圖，圖11B係第2晶片43的概略構成圖。
於圖10、11中，對應於圖3、4的部分係標示同一符號，並省略重述說明。
於本實施形態例中，第2晶片43係具有控制電路9、時序同步電路10、像素驅動電路11，並且具有縱欄訊號處理電路6、水平驅動電路7等後段的周邊處理電路。因此，在第1晶片42中，係如圖9A所示，僅形成有像素部5。
又，在第2晶片43上，如圖11B所示，以每1像素4對應1個的方式，形成複數像素驅動電路40。又，雖然省略圖示，但實際上，被形成在第1晶片42上的垂直訊號線13，係被電性連接至被形成在第2晶片43上的縱欄訊號處理電路6。
然後，如圖10A,B所示，第1晶片42及第2晶片43，係以使得各像素4的正下方配置有各像素驅動電路40的方式而被層積。然後，各像素4和該像素4所對應的像素驅動電路40，係藉由連接部12而連接。
圖12係本實施形態例的固體攝像裝置41的像素部5中的電性連接關係的區塊圖。於圖12中，對應於圖6的部分係標示同一符號，並省略重述說明。
如圖12所示，本實施形態例的固體攝像裝置41中，各像素4係分別藉由不同的像素驅動電路40而被驅動。
即使在本實施形態例的固體攝像裝置41中，仍是藉由將像素驅動電路40配置在各像素4的正下方，而使各像素4與驅動該像素4的像素驅動電路40之間的距離變近，各像素4是藉由對應的像素驅動電路40而被直接驅動。因此，對像素4所供給之驅動脈衝的延遲或鈍化係受到抑制，可高速驅動。
又，在本實施形態例的固體攝像裝置41中，是將用來處理從像素4所輸出之像素訊號的後段之訊號處理電路(縱欄訊號處理電路6、或水平驅動電路7等)，形成在像素驅動電路40所被形成的第2晶片43上。藉此，將發熱量大的電路部分，從像素4中完全分離出來，因此可極易抑制因發熱所致之畫質劣化，可獲得更為優質的畫質。
於本實施形態例中，雖然是對1個像素4形成1個像素驅動電路40的例子，但亦可為對於相鄰之複數像素4，形成1個像素驅動電路40的例子。此情況下，只要在不使從像素驅動電路40對像素所供給之各個驅動脈衝發生延遲或鈍化的程度下，可增加被共通之像素驅動電路40所驅動的像素4。
如此，在本實施形態例中也是，藉由將被1個像素驅動電路40所驅動的像素4作某種程度的群組化，就可削減像素驅動電路40的數量。因此，在不使驅動像素4的驅動脈衝發生延遲或鈍化的範圍內，可理想謀求電路構成的簡化。
除此以外，可獲得和第1實施形態同樣之效果。
〈3.第4實施形態：固體攝像裝置〉
接著，說明本發明的第4實施形態所述之固體攝像裝置。圖13，係本實施形態例的固體攝像裝置的像素、像素驅動電路、及含連接部之領域的剖面構成圖。本實施形態例的全體構成，係和圖1A、B相同，因此省略重複說明。又，於圖13中，對應於圖5的部分係標示同一符號，並省略重述說明。
本實施形態例的固體攝像裝置，係以背面照射型的固體攝像裝置為例，第1晶片63的構成，係為與第1實施形態不同的例子。
如圖13所示，第1晶片63，係含有：形成有受光部56的基板55、多層配線層61、彩色濾光片層29、晶片上微透鏡30所構成。
基板55，係由矽所成之半導體基板所構成。在光入射側的基板55的背面側，係形成有受光部56。又，在基板55的表面側，係形成有浮置擴散部57、和構成所望之MOS電晶體之源極.汲極的雜質領域58,59,60。
受光部56，係由光二極體所構成。又，浮置擴散部57，係由被形成在受光部56相鄰領域的雜質領域所構成。又，各雜質領域58,59,60，係被形成在基板44表面側的所望領域。
多層配線層61，係被形成在基板55的表面側。在多層配線層61中係於基板55表面隔著閘極絕緣膜50而形成有用來構成所望之MOS電晶體的閘極電極51,52,53,54。受光部56和浮置擴散部57間所被形成的閘極電極51，係被當作傳輸電晶體Tr1的閘極電極。又，浮置擴散部57和雜質領域58間所被形成的閘極電極52，係被當作重置電晶體Tr2的閘極電極。又，雜質領域58和雜質領域59間所被形成的閘極電極53，係被當作增幅電晶體Tr3的閘極電極。又，雜質領域59和雜質領域60間所被形成的閘極電極54，係被當作選擇電晶體Tr4的閘極電極。然後，在該多層配線層61中，在閘極電極51,52,53,54上部，係有複數層(本實施形態例中係為2層)的配線層64，是隔著層間絕緣膜62而被形成。
在構成第1晶片63的多層配線層61的基板55之相反側的面上，傳輸電晶體Tr1、重置電晶體Tr2、選擇電晶體Tr4的閘極電極51,52,54上所被連接的配線，是藉由微焊墊34而被引出。
彩色濾光片層29，係被形成在光入射側的基板55的背面側，例如R(紅色)G(綠色)B(藍色)的彩色濾光片是對每一像素而排列。
晶片上微透鏡，係被形成在彩色濾光片層29上部，是被設置用來將入射的光有效率地聚光至受光部56。
如此，在本實施形態例中，基板55的多層配線層61所被形成側的相反側，亦即基板55背面側，係為光入射側。
於本實施形態例的固體攝像裝置中也是，被形成在第1晶片63的微焊墊34，和被形成在第2晶片3的微焊墊45，是藉由微焊球35而連接。藉此，被形成在第2晶片3上的像素驅動電路11，是被連接至第1晶片63的像素。
然後，在本實施形態例中也是和第1實施形態同樣地，是對應於1列的像素而構成有1個像素驅動電路11。
在本實施形態例的固體攝像裝置中，係於第1晶片63中，基板55表面的多層配線層61所被形成側，是被當成與第2晶片3的接合面，基板55背面側是被當作光入射側。因此，在基板55的光入射側係僅形成有受光部56，因此可加大受光面積，可加大飽和電荷量。
又，由於第1晶片63的多層配線層61側是被配設在第2晶片3側，因此被形成在第2晶片3上的像素驅動電路11、和第1晶片63的像素之連接，係為容易。亦即，在第1實施形態中，如圖5所示，為了像素驅動電路11與像素4的連接，必須要在基板15形成接觸孔部31,32,33，但在本實施形態例中係無此必要。因此，將第1晶片63與第2晶片3予以連接所需的工程數，就可減少。
除此以外，可獲得和第1實施形態同樣之效果。
又，本實施形態例的構成，係亦可適用於第2實施形態。
在上述的第1實施形態～第3實施形態中，是舉例適用於將相應於入射光量之訊號電荷偵測成物理量的單位像素是被矩陣狀配置而成的CMOS型固體攝像裝置的情形來加以說明。然而，本發明係不限於對CMOS型固體攝像裝置之適用。又，並不限定於，對像素是被二維矩陣狀形成之像素部的每一像素列配置縱欄電路而成的縱欄方式之所有固體攝像裝置。
又，本發明係不限定於對探知可見光之入射量分布而拍攝成為影像的固體攝像裝置之適用，亦可適用於將紅外線或X光、或是粒子等之入射量之分布予以拍攝成為影像的固體攝像裝置。又，在廣義的意義下，亦可適用於，將壓力或靜電電容等其他物理量之分布加以偵測而拍攝成為影像的指紋偵測感測器等之所有的固體攝像裝置(物理量分布偵測裝置)。
甚至，本發明並不限定於，將像素部的各單位像素以行單位依序進行掃描而從各單位像素讀出像素訊號的固體攝像裝置。亦可適用於，以像素單位來選擇任意之像素，從該當選擇像素以像素單位讀出訊號的X-Y位址型固體攝像裝置。
此外，固體攝像裝置係可形成為單晶片的形態，也可將像素部、訊號處理部或光學系集合成一個封裝而成為具有攝像功能的模組狀之形態。
又，本發明不限定於對固體攝像裝置之適用，亦可適用於攝像裝置。此處，所謂攝像裝置，係指數位靜態相機或視訊攝影機等之攝相機系統，或行動電話機等具有攝像機能的電子機器。此外，還有被搭載於電子機器的上記模組狀之形態，亦即將相機模組當作攝像裝置的情形。
〈4.第4實施形態：電子機器〉
接著，說明本發明的第4實施形態所述之電子機器。圖14係圖示了本實施形態例所述之電子機器200的概略構成圖。
本實施形態例的電子機器200，係將上述本發明的第1實施形態中的固體攝像裝置1，使用於電子機器(相機)時的實施形態。
本實施形態所述之電子機器200，係具有：固體攝像裝置1、光學透鏡210、快門裝置211、驅動電路212、訊號處理電路213。
光學透鏡210，係使來自被攝體的像光(入射光)，成像於固體攝像裝置1的攝像面上。藉此，在固體攝像裝置1內會在一定期間累積該當訊號電荷。
快門裝置211係控制著，對固體攝像裝置1的光照期間及遮光期間。
驅動電路212係供給驅動訊號，其係用來控制著固體攝像裝置1的傳輸動作及快門裝置211的快門動作。藉由從驅動電路212所供給的驅動訊號(時序訊號)，而進行固體攝像裝置1的訊號傳輸。訊號處理電路213，係進行各種訊號處理。進行過訊號處理的映像訊號，係被記憶在記憶體等之記憶媒體，或是輸出至監視器。
在本實施形態例的電子機器200，係於固體攝像裝置1中，可保持同時刻性而高速驅動，因此像素不勻係被降低，可謀求畫質的提升。
如此，作為可適用固體攝像裝置1的電子機器200，並非限定於相機，亦可適用於數位靜態相機、甚至行動電話機等攜帶型機器專用的相機模組等之攝像裝置。
在本實施形態例中，雖然是將固體攝像裝置1使用於電子機器之構成，但亦可使用前述的第2實施形態及第3實施形態中的固體攝像裝置。
＜5.第5實施形態所述之固體攝像裝置＞
(系統構成)
圖15係第5實施形態所述之固體攝像裝置，例如屬於X-Y位址型固體攝像裝置之一種的CMOS影像感測器的系統構成之概略的系統構成圖。此處，所謂CMOS影像感測器，係應用CMOS製程，或部分性使用而作成的影像感測器。
第5實施形態係可和前述第1至第4實施形態所述之實施形態的實施，一併進行。
以下，210係CMOS影像感測器、211係半導體基板(晶片)、212係像素陣列部、213係行掃描部、214係縱欄處理部、215係列掃描部、217係像素驅動線、218係垂直訊號線、220係單位像素、221係光二極體、222係傳輸電晶體、223係重置電晶體、224係增幅電晶體、225係選擇電晶體、226係浮置擴散部(FD部)、230,230A,230B,230C,230D係固體攝像裝置、231係重複排列圖案電路、232,232A,232B係第1晶片、233係調整電路、234係第2晶片、235,235A,235B係連接部、2331-1～2331-m係可變延遲電路、2332係非揮發性記憶體。
本適用例所述之CMOS影像感測器210，係被構成為，具有：被形成在半導體基板(以下有時候記作「晶片」)211上的像素陣列部212、和被集縮在與該當像素陣列部212相同晶片211上的周邊電路部。在本例中，周邊電路部係例如由行掃描部(垂直驅動部)213、縱欄處理部214及列掃描部(水平驅動部)215等所成。
在像素陣列部212中係有，具有產生相應於入射光量之電荷量的光電荷並積存在內部的光電轉換部的單位像素(以下有時會簡稱為「像素」)，作矩陣狀地2維配置。關於單位像素的具體構成，將於後述。
在像素陣列部212中係還有，像素驅動線217是相對於矩陣狀之像素排列而每一像素行地沿著水平方向(像素列排列方向)而配線，垂直訊號線218是每像素列地沿著垂直方向(像素行的排列方向)而配線。像素驅動線217，係傳輸著用來進行從像素讀出訊號之驅動用的驅動訊號。在圖15中係針對像素驅動線217而圖示1條配線，但並不限於1條。像素驅動線217的一端，係被連接至行掃描部213之各行所對應之輸出端。
行掃描部213，係由平移暫存器或解碼器等所構成，是用來將像素陣列部212的各像素，以全像素同時或以行單位來加以驅動用的像素驅動部。在本例中，行掃描部213係由可任意指定位址的解碼器部2131、和將該當解碼器部2131所指定位址所對應之像素驅動部17加以驅動用的驅動器部2132所構成。
於該行掃描部213中，解碼器部2131係用來指定，同步於活性化訊號ENva而進行驅動的行(va1～vam)。接受該行指定，驅動器部2132係將像素驅動訊號(vb1～vbm)設成活性化，對於已被解碼器部2131所指定之行的各像素，通過像素驅動線17而給予之，以進行快門、曝光、傳輸、讀出等之控制。於圖15中，ENvb係驅動器部2132的像素驅動訊號。
該行掃描部213係省略圖示其具體構成，但一般而言是具有讀出掃描系和掃出掃描系之2個掃描系的構成。讀出掃描系，係為了從單位像素讀出訊號，而將像素陣列部212的單位像素，以行單位依序進行選擇掃描。從單位像素所讀出的訊號係為類比訊號。掃出掃描系，係對於被讀出掃描系進行讀出掃描的讀出行，在早於該讀出掃描的快門速度之時間，先進行掃出掃描。
藉由該掃出掃描系所作的掃出掃描，多餘電荷就會從讀出行的單位像素的光電轉換元件中被掃出，藉此，該當光電轉換元件就被重置。然後，藉由該掃出掃描系所作的多餘電荷之掃出(重置)，就進行了所謂的電子快門動作。此處，所謂電子快門動作，係指將光電轉換元件的光電荷加以捨棄，重新開始進行曝光(開始光電荷之累積)的動作。
藉由讀出掃描系所作的讀出動作而被讀出的訊號，係對應於其前一個讀出動作或是電子快門動作以後所入射之光量。然後，從前一個讀出動作所作的讀出時序或電子快門動作所作的掃出時序起，至本次讀出動作所作的讀出時序為止之期間，就是單位像素的光電荷的累積期間(曝光期間)。
從已被行掃描部213選擇掃描的像素行的各單位像素所輸出的訊號，係通過垂直訊號線218的每一者而供給至縱欄處理部214。縱欄處理部214，係每一像素陣列部212的像素列地，對從選擇行的各像素通過垂直訊號線218而輸出之訊號，進行所定之訊號處理，並且將訊號處理後的像素訊號予以暫時保持。
具體而言，縱欄處理部214係接受單位像素的訊號，然後對該當訊號，進行例如CDS(Correlated Double Sampling；相關雙重取樣)所致之雜訊去除、或訊號增幅、AD(類比-數位)轉換等之訊號處理。藉由雜訊去除處理，重置雜訊或增幅電晶體之閾值參差等之像素固有的固定形式雜訊，就會被去除。
在本例中，為了實現AD轉換，縱欄處理部214係具有比較器部2141及計數器部2142之構成。於該縱欄處理部214中，比較器部2141係接受活性化訊號ENha而通過垂直訊號線218而將已被讀出的類比像素訊號(sll～sln)，和帶有某個斜率的線性變化之斜坡波形的參考電壓作比較。
計數器部2142，係接受活性化訊號ENhb而同步於一定週期的時脈，而開始計數動作。然後，一旦類比像素訊號(sll～sln)和參考電壓發生交叉，比較器部2141的輸出是反轉時，則接受該反轉輸出(hal～han)，計數器部2142係停止計數動作。然後，計數器部2142的最終的計數值，係為相應於類比像素訊號之大小的數位訊號。
列掃描部215，係由平移暫存器或解碼器等所構成，會依序選擇縱欄處理部214的像素列所對應之單位電路。藉由該列掃描部215所作的選擇掃描，被縱欄處理部214就每一單位電路進行過訊號處理的像素訊號，係被依序輸出至水平匯流排219，通過該當水平匯流排219而被傳輸至晶片211的外部。
(單位像素的電路構成)
圖16係單位像素220的電路構成之一例的電路圖。如圖16所示，本電路例所述之單位像素220，係除了光電轉換部的例如光二極體221以外，還具有例如傳輸電晶體222、重置電晶體223、增幅電晶體224及選擇電晶體225的4個電晶體的像素電路。
此處，作為這些電晶體222～225，係使用例如N通道的MOS電晶體。只不過，此處所例示的傳輸電晶體222、重置電晶體223、增幅電晶體224及選擇電晶體225的導電型之組合係僅為一例，並不限定於這些的組合。
對於該單位像素220，作為其像素驅動線217，例如是將傳輸線2171、重置線2172及選擇線2173的3條驅動配線，針對同一像素行的各像素共通設置。這些傳輸線2171、重置線2172及選擇線2173的各一端，係對行掃描部213的各像素行所對應之輸出端，以像素行單位而連接。
光二極體221，係陽極電極被連接至負側電源(例如地線)，將所接受的光進行光電轉換，成為相應於該光量之電荷量的光電荷(此處係為光電子)。光二極體221的陰極電極，係透過傳輸電晶體222而與增幅電晶體224的閘極電極作電氣性連接。將與增幅電晶體224之閘極電極作電氣性連接的節點226，稱作FD(浮置擴散)部。
傳輸電晶體222，係被連接在光二極體221的陰極電極與FD部226之間。在傳輸電晶體222的閘極電極上，係有高位準(例如Vdd位準)為活化(以下記作「High活化」)的傳輸脈衝Φ TRF，是透過傳輸線2171而給予之。藉由傳輸脈衝Φ TRF的給予，傳輸電晶體222係呈ON狀態而將已被光二極體221所光電轉換成的光電荷，傳輸至FD部226。
重置電晶體223係為，汲極電極是被連接至像素電源Vdd，源極電極是被連接至FD部226。對重置電晶體223的閘極電極，係早於從光二極體221往FD部226的訊號電荷之傳輸，先有High活化的重置脈衝Φ RST會透過重置線2172而給予之。藉由重置脈衝Φ RST的給予，重置電晶體223係呈ON狀態，將FD部226的電荷丟棄給像素電源Vdd，以將該當FD部226予以重置。
增幅電晶體224，其閘極電極係連接至FD部226，汲極電極係連接至像素電極Vdd。然後，增幅電晶體224係將藉由重置電晶體223進行重置後的FD部226的電位，當作重置訊號(重置位準)而輸出。增幅電晶體224係更進一步將藉由傳輸電晶體222傳輸訊號電荷後的FD部226的電位，當作光累積訊號(訊號位準)而輸出。
選擇電晶體225係例如，其汲極電極係連接至增幅電晶體224的源極電極，源極電極係連接至垂直訊號線218。選擇電晶體225的閘極電極上，係有High活化的選擇脈衝Φ SEL，透過選擇線2173而給予。藉由選擇脈衝Φ SEL的給予，選擇電晶體225係呈ON狀態而將單位像素220設成選擇狀態，將從增幅電晶體224所輸出的訊號，中繼至垂直訊號線218。
此處，傳輸脈衝Φ TRF、重置脈衝Φ RST及選擇脈衝Φ SEL，係相當於從前述的驅動器部2132透過像素驅動線217所輸出的像素驅動訊號(vb1～vbm)。此外，關於選擇電晶體225，亦可採用連接在像素電源Vdd與增幅電晶體224之汲極之間的電路構成。
又，作為單位像素220，並不限於上記構成的4個電晶體所成之像素構成。例如，亦可為增幅電晶體224與選擇電晶體225是被兼用的3個電晶體所成之像素構成，該像素電路的構成並無特別限定。
(重複排列圖案電路)
上記構成的CMOS影像感測器210中，行掃描部213係為垂直方向的重複排列圖案電路。然後，解碼器部2131及驅動器部2132，係為垂直方向上規則重複排列的單位電路。又，縱欄處理部214或列掃描部215等係為水平方向的重複排列圖案電路。然後，比較器部2141及計數器部2142，或列掃描部215的每一像素列的單位電路，係為水平方向上規則重複排列的單位電路。又，作為水平方向的重複排列圖案電路，亦可舉出對每一像素列，被連接至垂直訊號線218之一端的定電流源等。
此處，作為具體的重複排列圖案之一例，針對行掃描部213的驅動器部2132，使用圖17來說明。圖17係行掃描部213的驅動器部2132的電路構成之一例的區塊圖。
如圖17所示，驅動器部2132，係由像素陣列部212的行數m所對應之各m個的OR閘21321-1～21321-m及緩衝器21322-1～21322-m所構成。OR閘21321-1～21321-m係將從解碼器部2131所分別給予的行指定訊號(va1～vam)、和透過傳送線21323而被共通給予的全像素驅動訊號ENvb，當作2輸入。緩衝器21322-1～21322-m，係透過電源焊墊21324及電源線21325而被供給著電源電壓，接受OR閘21321-1～21321-m的輸出而輸出像素驅動訊號(vb1～vbm)。
如此，重複排列圖案電路一例的驅動器部2132，係有OR閘21321-1～21321-m及緩衝器21322-1～21322-m是在垂直方向(像素行的排列方向)上被重複排列而構成。
(訊號的活性/非活性時序之延遲的問題)
於此驅動器部2132中，會因為傳輸全像素驅動訊號ENvb的傳送線21323之配線長所造成的寄生電阻及寄生電容之差異而產生延遲時間差，或隨著與電源焊墊21324的距離，IR-DROP的大小會產生差異等。然後，因為延遲時間差或IR-DROP量的差的產生，如圖18所示，在像素驅動訊號(vb1～vbm)的活性/非活性時序上，會隨著垂直方向的位置(行位置)而產生差異。
此處，所謂活性/非活性時序，係像素驅動訊號(vb1～vbm)是正邏輯(High活化)的訊號時，係指上揚/下挫的時序，亦即遷移時序。該活性/非活性時序的差，係成為像素220驅動的時間差，是造成對於垂直方向的遮陰或同時性之欠缺的原因。
＜6.本實施形態的特徵部分＞
本發明係基於有關重複排列圖案電路的訊號的活性/非活性時序之差異，使得SIP(system in package)中所不可能的，像素陣列部212的行數份、列數份或相當於這麼大量之複數行、複數列的多數地點的微調補正，成為可能。然後，本發明的目的在於，不會帶來SOC構造所產生之耐壓等製程上之困難，就能實現多數地點的微調補正。
為了達成所述目的，本發明的一實施形態所述之固體攝像裝置的系統構成之概略，示於圖19。
如圖19所示，在本實施形態中，是將重複排列圖案電路231，形成在第1晶片232。此處，所謂重複排列圖案電路231，係指像素陣列部212的像素行排列方向(垂直方向)及像素列排列方向(水平方向)之至少一方向上，單位電路是被規則重複排列的電路。
例如在圖15所示的CMOS影像感測器210中，單位電路在垂直方向上規則重複排列成的重複排列圖案電路231，係舉例如行掃描部213。單位電路在水平方向規則重複排列成的重複排列圖案電路231，係舉例如縱欄處理部214、或列掃描部215、每像素列地被連接至垂直訊號線218之一端的定電流源等。
此處，作為重複排列圖案電路231，舉例如圖17所示的行掃描部213的時候，則OR閘21321(21321-1～21321-m)及緩衝器21322(21322-1～21322-m)所成之電路部分，就是單位電路。然後，OR閘21321及緩衝器21322所成之單位電路，係以像素行單位，被重複排列恰好達到行數份。
當重複排列圖案電路231是行掃描部213時，像素驅動訊號(vb1～vbm)就是歸於重複排列圖案電路231的訊號SIG1～SIGm。順便一提，當重複排列圖案電路231是縱欄處理部214的情況下，係每一像素列地，被給予至比較器部2141或計數器部2142的活性化訊號ENha,ENhb，是關於重複排列圖案電路231的訊號SIG1～SIGm。
另一方面，微調補正所需的調整電路233，係被形成在第2晶片234。該調整電路233，會將因為配線長度所致之寄生電阻及寄生電容的差異，或與電源之距離所致之IR-DROP量之差異所產生的訊號SIG1～SIGm之活性/非活性時序之差異，進行微調補正，而例如將這些訊號的時序予以同時化。
調整電路233，係由重複排列圖案電路231的每個單位電路所對應之複數單位電路亦即可變延遲電路2331-1～2331-m及屬於記憶元件的非揮發性記憶體2332所構成。
可變延遲電路2331-1～2331-m，係藉由電阻或電容、電晶體段數或電流控制手段而為延遲量可變之構成，針對關於重複排列圖案電路231的訊號的活性/非活性時序，可進行x位元的調整。此處，x係為可變延遲電路2331-1～2331-m的調整數。
非揮發性記憶體332，係將對m個可變延遲電路2331-1～2331-m設定各自之延遲量所需的(m*x)個的碼CODE1[x：1]～CODEm[x：1]，加以記憶。
碼CODE1[x：1]～CODEm[x：1]，係藉由模擬等而預測的預測值，亦即隨著垂直方向、水平方向之位置而不同的延遲量。然後，該延遲量，係作為用來調整(補正)關於重複排列圖案電路31之訊號SIG1～SIGm的活性/非活性時序所需之資訊，而事前記憶在非揮發性記憶體2332中。
形成有調整電路233的第2晶片234，係對形成有重複排列圖案電路231的第1晶片232作層積。該層積時，對於第1晶片232的第2晶片234的位置的上下關係，係當在第1晶片232上生成像素陣列部212時，是隨入射光對像素220的入射構造(照射構造)而決定。
具體而言，對光電轉換部(光二極體221)配設配線層的側視為表面側時，從該當表面側擷取入射光的表面入射型(表面照射型)的像素構造的情況下，第2晶片234係成為背面側的方式而對第1晶片232作層積。又，從配線層的配設側的相反側，亦即從背面側擷取入射光的背面入射型(背面照射型)的像素構造的情況下，則第2晶片234係成為表面側的方式而對第1晶片232作層積。
第1晶片232上的重複排列圖案電路231的各單位電路，和第2晶片234上的調整電路233的各單位電路，亦即可變延遲電路2331-1～2331-m，係藉由連接部235而保持對應關係地作電性連接。該連接部235，係具有從第1晶片232往第2晶片234傳輸訊號的路徑，和從第2晶片234往第1晶片232傳輸訊號的路徑之2條路徑。
連接部235，係藉由使用周知的TSV(through silicon via；矽貫通電極/貫通配線通孔)等之3次元連接技術，而將重複排列圖案電路231的各單位電路與可變延遲電路2331-1～2331-m作電性連接。作為3次元連接技術，係除了TSV以外，還可舉例如使用微焊球的連接技術等。被連接部235作3次元連接的地點，係重複排列圖案電路231的各單位電路所對應的行數份、列數份或相當於其之複數行、複數列單位的地點。
(微調補正)
上記構成的本實施形態所述之固體攝像裝置230中，在第1晶片232上的重複排列圖案電路231中，該當圖案電路231內的配線長所致之寄生電阻及寄生電容之差異，或隨電源距離所致之IR-DROP量的差異，是無法避免。然後，因為這些差異，隨著垂直方向或水平方向的位置，關於重複排列圖案電路231的訊號SIG1～SIGm的活性/非活性時序，會發生延遲。
重複排列圖案電路231的每個單位電路所輸出的訊號SIG1～SIGm，係經由連接部235而一度被供給至第2晶片234上的對應之可變延遲電路2331-1～2331-m。可變延遲電路2331-1～2331-m，係以基於非揮發性記憶體2332中所記憶之碼CODE1[x：1]～CODEm[x：1]的延遲量，來對訊號SIG1～SIGm個別地進行時序調整。藉由該時序調整，就可使訊號SIG1～SIGm的活性/非活性時序對齊(同時化)。
已被可變延遲電路2331-1～2331-m時序調整過的訊號SIGD1～SIGDm，係經由連接部235而返回第1晶片232，在本例的情況下是成為，將像素陣列部212的各像素220以行單位進行驅動的像素驅動訊號vb1～vbm(參照圖15)。藉此，關於重複排列圖案電路231之每個單位電路的最終之訊號SIGD1～SIGDm，亦即像素驅動訊號vbD1～vbDm，係成為沒有活性/非活性時序之延遲的訊號。
如上述，將重複排列圖案電路231形成於第1晶片232，將調整電路233形成於第2晶片234，將第1,第2晶片232,234彼此間的電性連接設計成連接部235所致之3次元連接。藉此，將重複排列圖案電路231和調整電路233以外部端子加以連接等時候的端子(腳位)數的限制就會被解除，像素陣列部212的行數份、列數份或相當於這麼大量之複數行、複數列的多數地點的微調補正，就成為可能。
而且，作為一例，3～5V左右之低電壓驅動的重複排列圖案電路231，和含有需要10～20V左右之高電壓的非揮發性記憶體2332的調整電路233，是形成在個別晶片，因此不會有SOC構造所產生之耐壓等製程上困難。
以下，將以上記構成為基本的本實施形態所述之固體攝像裝置(例如CMOS影像感測器)的具體實施例，加以說明。
[6-1.實施例5-1]
圖20係本發明的實施例5-1所述之固體攝像裝置的系統構成之概略的系統構成圖。於圖20中，對應於圖15及圖19同等部分(對應的部分)係標示同一符號，並省略重述說明。
實施例5-1所述的固體攝像裝置230A，係作為重複排列圖案電路231是使用行掃描部213之構成。行掃描部213，係和圖15所示的CMOS影像感測器210同樣地，與像素陣列部212是被形成在相同基板、亦即第1晶片234上。第1晶片234，係相當於圖15的半導體基板211。
行掃描部213，係例如為圖17所示的電路構成，將用來驅動像素陣列部212的各像素220所需之像素驅動訊號vb1～vbm，予以輸出。這些像素驅動訊號vb1～vbm，係經由在第1晶片232與第2晶片234之間作電性連接的3次元連接之連接部235，而被供給至調整電路33的可變延遲電路2331-1～2331-m。
此處，固體攝像裝置230A係為具有全像素同時進行快門動作，亦即全像素同時開始曝光、結束曝光的全域快門(全像素同時快門)機能者。該全域快門機能，係藉由行掃描部213所致之前述電子快門動作而實現。然後，在具有全域快門機能的固體攝像裝置的情況下，因為重視快門、曝光、傳輸等之時序的同時性，所以像素驅動訊號vb1～vbm的時序差之降低，換言之，是全像素同時動作所強烈要求的。
於是，在非揮發性記憶體2332中係事前儲存著，用來將從行掃描部213經由連接部235而供給的像素驅動訊號vb1～vbm的各時序進行同時化所需的延遲資訊，亦即碼CODE1[x：1]～CODEm[x：1]。該延遲資訊，係藉由模擬等而預測的預測值。具體而言，是隨著在行掃描部13中，因配線長度所致之寄生電阻及寄生電容的差異，或與電源之距離所致之IR-DROP量之差異，所產生的像素驅動訊號vb1～vbm之活性/非活性時序的延遲量，而作設定。
然後，可變延遲電路2331-1～2331-m，係對像素驅動訊號vb1～vbm，以非揮發性記憶體2332中所儲存的碼CODE1[x：1]～CODEm[x：1]為依據延遲量，進行時序調整(微調補正)。藉由該時序調整，從可變延遲電路2331-1～2331-m就會輸出已被同時化的像素驅動訊號vbD1～vbDm。該像素驅動訊號vbD1～vbDm，係經由連接部235而被輸入至像素陣列部212。
此處，雖然是每行進行微調補正，但亦可設計成以複數行單位來進行微調補正。如此，使用調整電路233來每行、或是相當於其的複數行單位來進行微調補正，就可將輸入至像素陣列部212的像素驅動訊號vbD1～vbDm的活性/非活性時序加以對齊(同時化)。
藉此，起因於垂直方向的位置所造成的活性/非活性時序之延遲而發生的垂直方向之遮陰，就可被抑制，因此可提升畫質。尤其是，在需要全像素同時動作的具有全域快門機能的固體攝像裝置中，為了可確實地實現全像素同時之動作，可消除起因於非同時性的像素不勻等之發生。
此外，本實施例5-1中，係以適用於具有全域快門機能之固體攝像裝置時為前提，但對具有全域快門機能之固體攝像裝置的適用係僅為一例。亦即，亦可適用於，將像素陣列部212的各像素220以每像素行地逐次進行掃描而設定曝光之開始及結束的具有滾動快門(焦面快門)機能的固體攝像裝置。
在具有滾動快門機能的固體攝像裝置中，雖然不像具有全域快門機能的固體攝像裝置那樣要求全像素同時動作(同時性)，但必須要以按照每一像素行所決定之時序來作動。因此，在可變延遲電路2331-1～2331-m中，對於前述含有延遲而從行掃描部213所輸出的像素驅動訊號vb1～vbm，進行時序調整，使其成為事前決定之時序的像素驅動訊號vbD1～vbDm即可。
[6-2.實施例5-2]
實施例5-1的情況下，必須要將模擬等所預測的預測值，亦即垂直方向的延遲量的碼CODE1[x：1]～CODEm[x：1]，事前記憶在非揮發性記憶體2332中。如此，將延遲量事前事前儲存在非揮發性記憶體2332的情況下，若隨每一晶片的參差而導致實測值比預想值還大，則有可能無法獲得所望之補正結果。
於是，以下說明的實施例5-2中，採用附加監測回饋機能的構成。亦即，在實施例5-2中，是對圖19的構成附加上監測電路，可監測製造階段中的訊號遷移時序，可隨著監測到的實測值來對非揮發性記憶體2332寫入調整碼之構成。因為不以預想值而是用實測值來補正，所以比起不具監測回饋機能時，可進行更高精度的垂直方向、水平方向之微調補正(時序補正)。又，亦可對應每一晶片的參差補正。
圖21係本發明的實施例5-2所述之固體攝像裝置的系統構成之概略的系統構成圖。於圖21中，對於圖19同等部分係標示同一符號，並省略重述說明。
實施例5-2所述的固體攝像裝置230B，係除了圖19的構成要素外，還具有開關236～238及選擇器239,240之構成。開關236，係被連接至可變延遲電路2331-1～2331-m當中的一個，例如是被連接在延遲電路2331-1的輸出節點N1與監測焊墊(端子)241之間。然後，訊號SIGD1，係作為用來監測基準時序的基準訊號，透過開關241而被給予至監測焊墊241。
選擇器239係為，2個輸入端是分別連接至可變延遲電路2331-2,2331-3的輸出節點N2,N3，隨應於通過選擇焊墊242而從測定系(例如測試儀)260所給予之選擇訊號SELa，而選擇2輸入的一方。開關237，係被連接在選擇器239的輸出端和監測焊墊243之間。
選擇器240係為，2個輸入端是分別連接至可變延遲電路2331-m-1,2331-m的輸出節點N4,N5，隨應於通過選擇焊墊244而從測定系260所給予之選擇訊號SELb，而選擇2輸入的一方。開關238，係被連接在選擇器240的輸出端和監測焊墊245之間。
開關236～238，係藉由通過啟用焊墊246從測定系260所給予之啟用訊號EN，而被進行ON(閉路)/關閉(開路)控制。然後，對基準值(基準訊號)的垂直方向或水平方向的時序偏差之監測(觀察)用，訊號SIGD2,SIGD3係透過選擇器239及開關237而被給予至監測焊墊243。同樣地，訊號SIGDm-1,SIGDm，係透過選擇器240及開關238而被給予至監測焊墊245。
非揮發性記憶體2332，係通過資料輸入焊墊247而從測定系260，給予應該要按照每一像素行或像素列加以記憶保持的延遲量所對應之碼資料DIN。非揮發性記憶體2332係再次從測定系260，通過焊墊248,249,250而適宜地給予控制訊號CNT、位址訊號ADD、測試訊號TEST。
此處，係進行配線，使得輸出節點N1～開關236的距離和輸出節點N2～開關237的距離與輸出節點N3～開關237的距離是相等的。又，進行配線，使得開關236～監測焊墊241的距離和開關237～監測焊墊243的距離是相等。藉由此種配線，使得輸出節點N1～N3以下的時序延遲是在訊號SIGD1～SIGD3間呈現相同，較為理想。
又，關於上記各配線，若站在使訊號SIGD1～SIGD3的負載電容減少的觀點來看，應該儘可能越短越好。甚至，為了調整段數，將與選擇器239同一段數的電路，插入在開關36和可變延遲電路2331-1之間，較為理想。此外，此處係藉由測定系260的校正，使得監測焊墊241,243以降不會發生時序偏誤。
在以上的說明中，雖然作為代表而僅說明了SIGD1～SIGD3，但關於監測回饋機能係不限於訊號SIGD1～SIGD3，而是可置換成訊號SIGD1～SIGDm的任意訊號的說明。
又，選擇器239,240的輸入數也不限於2輸入，只要遵守上記等長配線的原則，則亦可增加至3輸入以上。此情況下，由於被監測的訊號數增加，因此可更正確地進行調整。
又，關於監測焊墊243,245，係可在焊墊(端子/腳位)數的容許範圍內，作更進一步的增加。此時，由於同時觀測(監測)數增加，因此較監測焊墊數為2個時，可更縮短試驗時間。又，藉由增加監測焊墊數，就可使調整電路233內部容易進行等長配線，具有如此優點。
(監測回饋機能)
接著，說明上記構成的實施例5-2所述之固體攝像裝置230B的監測回饋機能。該監測回饋機能，係在製造試驗時，將訊號SIGD1～SIGDm一起設成活性化，將從監測焊墊243,245所輸出的訊號的遷移時序，以測定系260而監測之，藉此加以實現。
具體而言，係改變可變延遲電路2331-2～2331-m的延遲量，相對於訊號SIGD1的遷移時序，以測定系260求出使訊號SIGD2～SIGDm的遷移時序對齊的碼。然後，將如此求出的碼，從測定系260透過資料輸入焊墊247而寫入非揮發性記憶體2332。藉此，來自測定系260的回饋補正就成為可能。
(監測回饋的微調處理)
以下，使用圖22的流程圖，具體說明製造試驗時的監測回饋之微調處理之一例。該一連串處理，係在測定系260的控制部、例如微電腦的控制之下而被執行。
首先，將透過焊墊250所給予的測試訊號TEST設成ON(活化)(步驟S11)，將透過焊墊246所給予的啟用訊號EN設成ON(步驟S12)，然後將初期值設定成i,j(i=1、j=1)(步驟S13)。然後，藉由選擇器(239,240)而選擇相當於第j行的訊號SIGDj(步驟S14)。
接著，從焊墊247直接輸入可變延遲電路2331-2～2331-m的碼CODE[i](步驟S15)。然後，令固體攝像裝置230B作動(步驟S16)。藉由固體攝像裝置230B的作動，訊號SIG1～SIGm就一起成為活性狀態。然後，該狀態下，將從監測焊墊241,243(245)所輸出的訊號SIGD1與訊號SIGDj的活性時序的時間差，予以計測(步驟S17)。
接著，判斷是否i=x(x係為碼的位元數/延遲調整數)，亦即針對全部的碼，判斷是否實施過CODE[i]的輸入(步驟S18)。此時，若i≠x，則執行i=i+1之處理(步驟S19)。然後，返回步驟S15，針對其他的碼，實施CODE[i+1]的輸入。
在步驟S18中若i=x，則將訊號SIGD1與訊號SIGDj的活性時序的時間差為最小時的碼(i的值)，寫入至非揮發性記憶體2332(步驟S20)。此時，寫入碼的非揮發性記憶體2332的場所，係由位址訊號ADD及控制訊號CNT所指定。
接著，判斷是否j=m(n)，亦即針對全行(全列)判斷是否實施過微調處理(步驟S21)，若j≠m(n)，則執行j=j+1之處理(步驟S22)。然後，返回步驟S14，針對其他行(列)，實施微調處理。若j=m(n)，則將測試訊號TEST設成OFF(步驟S23)，結束一連串微調處理。
上述一連串微調處理係唯一例，並不限於此例。亦即，在上記例子中，是隨著行(列)由小往大側前進，但只要是能檢查到全部的碼、全部的行(全部的列)，則無論哪種前進方式都無關緊要。
順便一提，在產品使用時，產品電源ON後，非揮發性記憶體2332中所被寫入的碼，就會被載入至可變延遲電路2331-1～2331-m中成為CODE[i]。然後，藉由該被載入的CODE[i]，可變延遲電路2331-1～2331-m的各延遲量就被設定。
具體而言，如圖23的流程圖所示，回應於電源的ON(步驟S31)，從非揮發性記憶體2332將碼載入成CODE[i](步驟S32)。藉此，藉由CODE[i]，可變延遲電路2331-1～2331-m的各延遲量就被設定。其結果為，對於從重複排列圖案電路231所輸出的訊號SIG1～SIGm，可個別地進行時序調整。
如以上所述，若依據實施例5-2所述之固體攝像裝置30B，則可監測在製造階段中的訊號遷移時序，隨著監測到的實測值，而對非揮發性記憶體2332寫入調整碼，藉此就可實現不是用預測值而是用實測值來進行微調補正。然後，藉由該實測值所作的微調補正，可較沒有監測回饋機能時進行更高精度的垂直方向、水平方向之時序補正，並且可對應每一晶片的參差補正。
[6-3.實施例5-3]
在實施例5-2中，為了將調整電路233透過許多的腳位(焊墊/端子)而與測定系(測試儀)260連接，因此腳位數會有所限制。當該腳位數被限制成少於行數或列數時，要將行數份、列數份以等長配線連接至外部監測用腳位，是有困難的。因此，即使行方向、列方向的一部分的監測回饋是可能的，但是行數份、列數份的監測回饋是有困難的。
相對於此，在實施例5-3中，係不是在外部設置測定系260，而是作為該當測定系260之替代，而將測試電路(測定電路)整合於調整電路233之中，採用BIST(built-in self test，內建自我測試)之構成。
圖24係本發明的實施例5-3所述之固體攝像裝置的系統構成之概略的系統構成圖。於圖24中，對於圖19同等部分係標示同一符號，並省略重述說明。
實施例5-3所述的固體攝像裝置230C，係除了圖19的構成要素外，調整電路233還具有行數(列數)份的開關271-1～271-m及測試電路(BIST)272之構成。開關271-1～271-m，係被連接在可變延遲電路2331-1～2331-m的各輸出節點N11-1～N11-m與測試電路272的各測試端子之間，藉由從測試電路272所輸出的啟用訊號EN，而進行著ON/OFF控制。
屬於BIST的測試電路272，基本上是具有和實施例5-2的測定系260相同之機能。亦即，藉由在調整電路233之中整合測試電路272，就可在調整電路233內進行監測回饋的微調處理。然後，藉由採取BIST構成，就可消除腳位數的限制，因此可做到行數份、列數份的監測回饋。
此外，即使是在調整電路233之中整合進測試電路272的BIST構成，也是和實施例5-2的情況同樣地，藉由選擇器的介隔存在而減少監測數，可充分考量謀求電路規模的削減。
[6-4.實施例5-4]
前述的實施例5-1中，行掃描部213是與像素陣列部212同樣被形成在第1晶片232中之構成。相對於此，在實施例5-4中則是採用，行掃描部213是被形成在與像素陣列部212不同的另一基板(晶片)之構成。
圖25係本發明的實施例5-4所述之固體攝像裝置的系統構成之概略的系統構成圖。於圖25中，對於圖20同等部分係標示同一符號，並省略重述說明。
實施例5-4所述之固體攝像裝置230D，係將3個晶片(基板)232A,234,232B依序層積，這些晶片232A,234,232B彼此間是以3次元連接而作電性連接之構成。
具體而言，像素陣列部212，係被形成在晶片232A。調整電路233，係由例如像對應於素陣列部212的像素列212-1～212-n之數目的調整部233-1～233-n所成，是被形成在與晶片232A不同的另一晶片234。此處，晶片234係對於晶片232A，在擷取入射光之側的相反側，而被層積。
在將晶片232A與晶片234作層積時，調整部233-1～233-n之每一者係位於像素列212-1～212-n之每一者的正下方而層積，較為理想。然後，晶片232A上的像素列212-1～212-n之每一者，和晶片234上的調整部233-1～233-n之每一者，係帶有1：1的對應關係，而被連接部235A作3次元連接。
行掃描部213係由例如對應於調整電路233的調整部233-1～233-n之數目、亦即對應於像素陣列部212的像素列212-1～212-n之數目的掃描部213-1～213-n所成，晶片232A及晶片234是被形成在個別的晶片232B。
在將晶片234與晶片232B作層積時，掃描部213-1～213-n之每一者係位於調整部233-1～233-n之每一者的正下方而層積，較為理想。然後，晶片234上的調整部233-1～233-n之每一者，和晶片232B上的掃描部213-1～213-n之每一者，係帶有1：1的對應關係，而被連接部235B作3次元連接。
調整部233-1～233-n之每一這，基本上是和圖20的調整電路233相同構成。只不過，關於非揮發性記憶體2332，可採用對調整部233-1～233-n全體或是每複數個地共通設置之構成。
此處，將行掃描部213以對應於像素列212-1～212-n之數目的掃描部213-1～213-n來加以構成的原因，是基於後述理由。
此外，此處雖然是將掃描部213-1～213-n與像素列212-1～212-n帶有1：1之對應關係來設置，但，亦可將像素列212-1～212-n按照每複數列而分組而對該當每一組分別設置1個掃描部213-i的構成。
同樣地，關於調整電路233的調整部233-1～233-n也是，並不一定要與掃描部213-i帶有1：1之對應關係而設置，亦可將掃描部213-i每複數個作分組而對該當每一組設置1個調整部233-j的構成。
如上述，若依據實施例5-4所述的固體攝像裝置230D，則藉由採用將3個晶片232A,234,232B依序層積，使這些晶片232A,234,232B彼此間以3次元連接而作電性連接之構成，就可得到以下之作用效果。
亦即，藉由調整電路233的調整部233-1～233-n所作的前述之微調補正，就可調整從行掃描部213之掃描部213-1～213-n的每一者所輸出的像素驅動訊號vb1～vbm的活性/非活性時序。藉由該時序調整，就可使輸入至像素陣列部212的像素驅動訊號vbD1～vbDm的活性/非活性時序，例如同時化。
又，藉由掃描部213-1～213-n之每一者是隔著晶片234而位於像素列212-1～212-n之每一者的正下方而層積晶片232A,234,232B，就可縮短像素列212-1～212-n的各像素220與驅動該當像素220的掃描部213-1～213-n之間的距離。具體而言，該當距離係如圖15所示，相較於像素陣列部212的例如從一方側起傳輸像素驅動訊號vb1～vbm之像素驅動線217的距離，是極短的。
藉此，由於像素驅動線217來傳輸像素驅動訊號vb1～vbm這類情形中，起因於像素驅動線217上的寄生電容等而導致的傳播延遲或波形鈍化是可受到抑制，因此像素驅動訊號vb1～vbm是可沒有延遲地被傳達至像素220。
又，由於是將掃描部213-1～213-n對例如每一像素列212-1～212-n作設置，因此可將掃描部213-1～213-n的像素驅動能力，設計成比對於像素列212-1～212-n設置1個掃描部時還來得小。藉此，就可提升構成掃描部213-1～213-n的電晶體的耐壓性。
而且，由於是採用，將像素驅動時發熱量大的發掃描部213-1～213-n形成在有別於晶片232A的另一晶片232B上以和像素列212-1～212-n分離之構成，因此可抑制掃描部213-1～213-n所產生的熱對像素220造成之影響。藉此，可極力抑制因發熱所致之畫質劣化，所以可獲得優質畫質的攝像影像。
此外，在本實施例5-4中，雖然舉例使用行掃描部213來作為重複排列圖案電路231的例子，但是並無限於行掃描部213。亦即，即使使用縱欄處理部214(比較器部2141及計數器部2142)、或列掃描部215、甚至每像素列被連接在垂直訊號線218之一端的定電流源等情況下，基本上也能獲得和使用行掃描部213時同樣的作用效果。
[2-5.變形例]
順便一提，在實施例5-1～5-4中，雖然採用了將可變延遲電路2331-1～2331-m及非揮發性記憶體2332形成在同一晶片234上的構成，但亦可採用將它們形成在個別晶片，將兩晶片間以3次元連接而作電性連接之構成。
此處，來自非揮發性記憶體2332的輸出CODE1～CODEm，係為m(行數/n之時則為列數)×x(延遲調整數)之條數的訊號。因此，關於傳輸CODE1～CODEm的部分也是設計成3次元連接地點，將可變延遲電路2331-1～2331-m和非揮發性記憶體2332分成個別晶片，對於配線領域之削減上，是有效的。
圖26係圖示本變形例所述之固體攝像裝置的系統構成之概略。如圖26所示，將可變延遲電路2331-1～2331-m形成在第1晶片232側，將該當可變延遲電路2331-1～2331-m與第2晶片234側的非揮發性記憶體2332，隔著3次元連接的連接部235而作電性連接。若依據該構成，則連接部235所作之連接地點係為行數×CODE數而增加，但是可極力減少欲調整之節點的配線長。
又，在實施例5-2,5-3中，在調整電路233內存在有監測用的開關236～238、271-1～271-m，但關於這些監測用開關的地點，也是可以採用3次元連接的構成。如此，將可變延遲電路2331-1～2331-m或非揮發性記憶體2332，和監測用開關部分分開，對於起因於監測用開關的負載電容之降低上，是有效的。
＜7.其他適用例＞
在以上說明的實施形態中，雖然舉例適用於CMOS影像感測器(CMOS型固體攝像裝置)的情形來說明，但本發明並不限於對CMOS影像感測器的適用。亦即，本發明係對於將相應於可見光之入射光量的電荷偵測為物理量而輸出成為電氣訊號的單位像素是呈矩陣狀配置而成的所有固體攝像裝置，均能適用。
甚至，本發明係不限定於對探知可見光之入射量分布而拍攝成為影像的固體攝像裝置之適用，亦可適用於將紅外線或X光、或是粒子等之入射量之分布予以拍攝成為影像的固體攝像裝置。又，在廣義的意義下，亦可適用於，將壓力或靜電電容等其他物理量之分布加以偵測而拍攝成為影像的指紋偵測感測器等之所有的固體攝像裝置(物理量分布偵測裝置)。
又，本發明並不限於，對於將像素陣列部的各單位像素以行單位依序進行掃描而從各單位像素讀出像素訊號的固體攝像裝置之適用。亦即，本發明係亦可對於，將像素陣列部的各單位像素以像素單位而任意選擇，從該當已選擇之單位像素，以像素單位來讀出像素訊號的X-Y位址型固體攝像裝置作適用。
此外，固體攝像裝置係可形成為單晶片的形態，也可將像素陣列部、訊號處理部或光學系集合成一個封裝而成為具有攝像功能的模組狀之形態。
＜8.電子機器＞
本發明所述的固體攝像裝置係可搭載於，在影像擷取部(光電轉換部)使用固體攝像裝置的所有電子機器。作為電子機器係可舉例如，數位靜態相機或視訊攝影機等之攝像裝置(相機系統)、或行動電話機等具有攝像機能的行動終端裝置、或在影像讀取部使用固體攝像裝置的複印機等等。此外，還包含將被搭載於電子機器的相機模組當作攝像裝置的情形。
(攝像裝置)
圖27係本發明所述之電子機器之一例如攝像裝置之構成之一例的區塊圖。如圖27所示，本發明所述之攝像裝置2100，係具有：含有透鏡群2101等之光學系、攝像元件2102、屬於相機訊號處理部的DSP電路2103、畫格記憶體2104、顯示裝置2105、記錄裝置2106、操作系2107及電源系2108等。然後，DSP電路2103、畫格記憶體2104、顯示裝置2105、記錄裝置2106、操作系2107及電源系2108是透過匯流排線2109而彼此連接之構成。
透鏡群2101，係將來自被攝體的入射光(像光)加以擷取而成像於攝像元件2102的攝像面上。攝像元件2102，係藉由透鏡群2101而將被成像在攝像面上之入射光的光量，以像素單位，轉換成電氣訊號，然後輸出成為像素訊號。作為該攝像元件2102，係可使用前述實施形態中所提及的固體攝像裝置。
顯示裝置2105，係由液晶顯示元件或有機EL(electro luminescence)顯示裝置等之面板型顯示裝置所成，會將攝像元件2102所拍攝到的動畫或靜止影像，加以顯示。記錄裝置2106，係將攝像元件2102所拍攝到的動畫或靜止影像，記錄至錄影帶或DVD(Digital Versatile Disc)等之記錄媒體。
操作系2107，係在使用者所作的操作下，針對本攝像裝置所具備的各種機能，發出操作指令。電源系2108，係將DSP電路2103、畫格記憶體2104、顯示裝置2105、記錄裝置2106及操作系2107的動作電源之各種電源，對這些供給對象，適宜地供給。
此種攝像裝置2100，係被適用於視訊攝影機或數位靜態相機，甚至行動電話機等行動機器專用的相機模組。於該攝像裝置2100中，作為攝像元件2102是使用前述實施形態中所提及的固體攝像裝置，藉此可得到以下的作用效果。
亦即，若依據前述實施形態所提及的固體攝像裝置，則由於可進行行數份、列數份或是相當於其之複數行、複數列的多數地點之微調補正，因此可抑制垂直方向或水平方向的遮陰之發生。因此，藉由將該當固體攝像裝置當作攝像元件2102來使用，就可提供不發生遮陰的良好畫質之攝像影像。
1．．．固體攝像裝置
2．．．第1晶片
3．．．第2晶片
4．．．像素
5．．．像素部
6．．．縱欄訊號處理電路
7．．．水平驅動電路
8．．．輸出電路
9．．．控制電路
10．．．時序同步電路
11．．．像素驅動電路
12．．．連接部
13．．．垂直訊號線
14．．．水平訊號線
15．．．基板
16．．．受光部
17．．．浮置擴散部
17a．．．電荷累積電容部
17b．．．浮置擴散部
18,19,20．．．雜質領域
21,21a,21b,22,22a,22b．．．閘極電極
23,24．．．閘極電極
25．．．閘極絕緣膜
26．．．多層配線層
27．．．層間絕緣膜
28．．．配線層
29．．．彩色濾光片層
30．．．晶片上微透鏡
31,32,33．．．接點部
34．．．微焊球
35．．．微焊球
36．．．基板
37．．．傳輸配線
38．．．重置配線
39．．．選擇配線
40．．．像素驅動電路
41．．．固體攝像裝置
42．．．第1晶片
43．．．第2晶片
44．．．基板
45．．．微焊墊
50．．．閘極絕緣膜
51,52,53,54．．．閘極電極
55．．．基板
56．．．受光部
57．．．浮置擴散部
58,59,60．．．雜質領域
61．．．多層配線層
62．．．層間絕緣膜
63．．．第1晶片
64．．．配線層
100．．．固體攝像裝置
104．．．像素
106．．．縱欄訊號處理電路
107．．．水平驅動電路
108．．．輸出電路
111．．．垂直驅動電路
112．．．配線
113．．．垂直訊號線
114．．．水平訊號線
115．．．配線
116．．．配線
117．．．像素部
200．．．電子機器
210．．．光學透鏡
211．．．快門裝置
212．．．驅動電路
213．．．訊號處理電路
210．．．CMOS影像感測器
211．．．半導體基板(晶片)
212．．．像素陣列部
212-1～212-n．．．像素列
213．．．行掃描部
213-1～213-n．．．掃描部
214．．．縱欄處理部
215．．．列掃描部
217．．．像素驅動線
218．．．垂直訊號線
219．．．水平匯流排
220．．．單位像素
221．．．光二極體
222．．．傳輸電晶體
223．．．重置電晶體
224．．．增幅電晶體
225．．．選擇電晶體
226．．．浮置擴散部(FD部)
230,230A,230B,230C,230D．．．固體攝像裝置
231．．．重複排列圖案電路
232,232A,232B．．．第1晶片
233．．．調整電路
233-1～233-n．．．調整部
234．．．第2晶片
235,235A,235B．．．連接部
236～238．．．開關
239,240．．．選擇器
241．．．監測焊墊
242．．．選擇焊墊
243．．．監測焊墊
244．．．選擇焊墊
245．．．監測焊墊
246．．．啟用焊墊
247．．．資料輸入焊墊
248,249,250．．．焊墊
260．．．測定系
271-1～271-m．．．開關
272．．．測試電路(BIST)
2100．．．攝像裝置
2101．．．透鏡群
2102．．．攝像元件
2103．．．DSP電路
2104．．．畫格記憶體
2105．．．顯示裝置
2106．．．記錄裝置
2107．．．操作系
2108．．．電源系
2109．．．匯流排線
2131．．．解碼器部
2132．．．驅動器部
2141．．．比較器部
2142．．．計數器部
2171．．．傳輸線
2172．．．重置線
2173．．．選擇線
2331-1～2331-m．．．可變延遲電路
2332．．．非揮發性記憶體
21321-1～21321-m．．．OR閘
21322-1～21322-m．．．緩衝器
21323．．．傳送線
21324．．．電源焊墊
21325．．．電源線
111a,111b．．．垂直驅動電路
ADD．．．位址訊號
CNT．．．控制訊號
DIN．．．碼資料
EN．．．啟用訊號
ENha．．．活性化訊號
ENhb．．．活性化訊號
ENva．．．活性化訊號
ENvb．．．全像素驅動訊號
FD．．．浮置擴散部
ha1～han．．．反轉輸出
N1．．．輸出節點
N11．．．輸出節點
N2．．．輸出節點
N3．．．輸出節點
N4．．．輸出節點
N5．．．輸出節點
PD．．．受光部
SELa．．．選擇訊號
SELb．．．選擇訊號
SIG1～SIGm．．．訊號
SIGD．．．訊號
sl1～sln．．．類比像素訊號
Tr1．．．傳輸電晶體
Tr1a．．．第1傳輸電晶體
Tr1b．．．第2傳輸電晶體
Tr2．．．重置電晶體
Tr2a．．．重置電晶體
Tr2b．．．受光部用重置電晶體
Tr3．．．增幅電晶體
Tr4‧‧‧選擇電晶體
va1~vam‧‧‧行
vb1~vbm‧‧‧像素驅動訊號
vbD1~vbDm‧‧‧像素驅動訊號
VDD‧‧‧電源電壓
OFG‧‧‧受光部用重置脈衝
ROG‧‧‧讀出脈衝
RST‧‧‧重置脈衝
SEL‧‧‧選擇脈衝
TRF‧‧‧傳輸脈衝
TRG‧‧‧傳輸脈衝
[圖1]先前例的固體攝像裝置的概略構成圖。
[圖2]先前例的固體攝像裝置的概略構成圖。
[圖3]A,B本發明的第1實施形態所述之固體攝像裝置的概略斜視圖，及從上面觀看的概略構成圖。
[圖4]A,B第1晶片的概略構成圖，及第2晶片的概略構成圖。
[圖5]第1實施形態所述之固體攝像裝置的第1晶片上所被形成之像素、和第2晶片上所被形成之像素驅動電路，和含有其連接部之領域的概略剖面構成圖。
[圖6]第1實施形態所述之固體攝像裝置的像素部中的電性連接關係的區塊圖。
[圖7]像素的等價電路圖。
[圖8]具有全域快門機能時的像素之一例的等價電路圖。
[圖9]變形例所述之固體攝像裝置的像素部中的電性連接關係的區塊圖。
[圖10]A,B本發明的第2實施形態所述之固體攝像裝置的概略斜視圖，及從上面觀看的概略構成圖。
[圖11]A,B第1晶片的概略構成圖，及第2晶片的概略構成圖。
[圖12]第2實施形態所述之固體攝像裝置的像素部中的電性連接關係的區塊圖。
[圖13]本發明的第3實施形態所述之固體攝像裝置的第1晶片上所被形成之像素、和第2晶片上所被形成之像素驅動電路，和含有其連接部之領域的概略剖面構成圖。
[圖14]本發明的第4實施形態所述之電子機器的概略構成圖。
[圖15]第5實施形態所述之CMOS影像感測器的系統構成之概略的系統構成圖。
[圖16]第5實施形態所述之單位像素的電路構成之一例的電路圖。
[圖17]第5實施形態所述之行掃描部的驅動器部之電路構成之一例的區塊圖。
[圖18]第5實施形態所述之因為延遲時間差或IR-DROP量之差的產生，造成像素驅動訊號(vb1～vbm)的活性/非活性時序產生差異之樣子的波形圖。
[圖19]第5實施形態所述之一實施形態所述之固體攝像裝置的系統構成之概略的系統構成圖。
[圖20]第5實施形態所述之實施例5-1所述之固體攝像裝置的系統構成之概略的系統構成圖。
[圖21]第5實施形態所述之實施例5-2所述之固體攝像裝置的系統構成之概略的系統構成圖。
[圖22]製造試驗時的監測回饋的微調處理一例的流程圖。
[圖23]產品使用時的微調補正之一例的流程圖。
[圖24]第5實施形態所述之實施例5-3所述之固體攝像裝置的系統構成之概略的系統構成圖。
[圖25]第5實施形態所述之實施例5-4所述之固體攝像裝置的系統構成之概略的系統構成圖。
[圖26]第5實施形態所述之變形例所述之固體攝像裝置的系統構成之概略的系統構成圖。
[圖27]本發明所述之電子機器之一例如攝像裝置之構成之一例的區塊圖。
1．．．固體攝像裝置
2．．．第1晶片
3．．．第2晶片
4．．．像素
5．．．像素部
6．．．縱欄訊號處理電路
7．．．水平驅動電路
8．．．輸出電路
9．．．控制電路
10．．．時序同步電路
11．．．像素驅動電路
12．．．連接部
13．．．垂直訊號線
14．．．水平訊號線

Claims (11)

  1. 一種固體攝像裝置，其特徵為，是被構成為含有：第1晶片，係為，隨應於受光量而生成訊號電荷用的受光部、和將前記受光部所生成之訊號電荷予以讀出並當作像素訊號而加以輸出用的複數MOS電晶體兩者所構成的像素，是被矩陣狀地複數形成；和第2晶片，係為，形成有用來對前記像素供給所望之驅動脈衝的複數像素驅動電路、和時序同步電路及控制電路之至少1者，並以使得在被形成於前記第1晶片之各像素之下部是配設有用來驅動該像素的像素驅動電路，可是前記時序同步電路及控制電路之至少1者係不存在於前記第1晶片上所形成之各像素之下部的方式，而被層積在前記第1晶片的下層；和連接部，係用以將前記像素、和被配設在前記像素之下部的像素驅動電路，作電性連接。
  2. 如申請專利範圍第1項所記載之固體攝像裝置，其中，前記第1晶片係被配置在光入射側，前記第2晶片係被配置在反光入射側。
  3. 如申請專利範圍第2項所記載之固體攝像裝置，其中，前記驅動電路係被形成為，對於1個或複數個像素，是對應有1個像素驅動電路。
  4. 如申請專利範圍第3項所記載之固體攝像裝置，其 中，前記受光部係被形成在，被配置於前記第1晶片之光入射側的基板上，含有前記複數MOS電晶體之閘極電極的多層配線層，係相對於前記基板而被形成在反光入射側；前記連接部係被形成在前記多層配線層側。
  5. 如申請專利範圍第4項所記載之固體攝像裝置，其中，前記連接部，係由微結著(microbonding)、或被形成在第1晶片及第2晶片的貫通孔所構成。
  6. 如申請專利範圍第2項所記載之固體攝像裝置，其中，前記驅動電路係被形成為，對於1列或複數列之像素列，是對應有1個像素驅動電路。
  7. 如申請專利範圍第1項所記載之固體攝像裝置，其中，前記各像素驅動電路，係在對應之一條縱欄像素之下部延伸配置。
  8. 如申請專利範圍第1項所記載之固體攝像裝置，其中，前記第2晶片係含有時序同步電路及控制電路。
  9. 一種電子機器，其特徵為，含有：光學透鏡；和由： 第1晶片，係為，隨應於透過前記光學透鏡所受光之光線的受光量而生成訊號電荷用的受光部、和將前記受光部所生成之訊號電荷予以讀出並當作像素訊號而加以輸出用的複數MOS電晶體兩者所構成的像素，是被矩陣狀地複數形成；和第2晶片，係為，形成有用來對前記像素供給所望之驅動脈衝的複數像素驅動電路、和時序同步電路及控制電路之至少1者，並以使得在被形成於前記第1晶片之各像素之下部是配設有用來驅動該像素的像素驅動電路，可是前記時序同步電路及控制電路之至少1者係不存在於前記第1晶片上所形成之各像素之下部的方式，而被層積在前記第1晶片的下層；和連接部，係用以將前記像素、和被配設在前記像素之下部的像素驅動電路，作電性連接所構成的固體攝像裝置；和訊號處理電路，係用來處理從前記固體攝像裝置所輸出之輸出訊號。
  10. 如申請專利範圍第9項所記載之電子機器，其中，前記各像素驅動電路，係在對應之一條縱欄像素之下部延伸配置。
  11. 如申請專利範圍第9項所記載之電子機器，其中，前記第2晶片係含有時序同步電路及控制電路。
TW099107283A 2009-03-24 2010-03-12 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器 TWI442770B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009072575A JP4941490B2 (ja) 2009-03-24 2009-03-24 固体撮像装置、及び電子機器
JP2009153620A JP5359611B2 (ja) 2009-06-29 2009-06-29 固体撮像装置、固体撮像装置の駆動方法および電子機器

Publications (2)

Publication Number Publication Date
TW201106691A TW201106691A (en) 2011-02-16
TWI442770B true TWI442770B (zh) 2014-06-21

Family

ID=42244298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099107283A TWI442770B (zh) 2009-03-24 2010-03-12 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器

Country Status (6)

Country Link
US (4) US8854517B2 (zh)
EP (1) EP2234387B8 (zh)
KR (4) KR101679854B1 (zh)
CN (1) CN101848344B (zh)
AT (1) ATE543215T1 (zh)
TW (1) TWI442770B (zh)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP5098502B2 (ja) * 2007-08-08 2012-12-12 株式会社ニコン 固体撮像装置
JP5272860B2 (ja) * 2009-04-08 2013-08-28 ソニー株式会社 固体撮像素子およびカメラシステム
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
JP5490482B2 (ja) * 2009-10-09 2014-05-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5489681B2 (ja) * 2009-12-02 2014-05-14 キヤノン株式会社 固体撮像装置
US8692198B2 (en) * 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
JP2012010008A (ja) * 2010-06-23 2012-01-12 Sony Corp 撮像素子及び撮像装置
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
CN103119630B (zh) 2010-07-19 2016-11-23 里斯特有限公司 指纹传感器和包括指纹传感器的系统
JP5633323B2 (ja) * 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
JP5721405B2 (ja) * 2010-11-22 2015-05-20 キヤノン株式会社 撮像システム、その制御方法及びプログラム
US8637800B2 (en) * 2011-04-19 2014-01-28 Altasens, Inc. Image sensor with hybrid heterostructure
CA2835848A1 (en) * 2011-05-12 2012-11-15 Olive Medical Corporation Image sensor with tolerance optimizing interconnects
JP2012253624A (ja) * 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
CN103946867A (zh) 2011-07-13 2014-07-23 西奥尼克斯公司 生物计量成像装置和相关方法
JP5791571B2 (ja) 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP6035714B2 (ja) * 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
KR101248805B1 (ko) * 2011-08-23 2013-04-01 주식회사 동부하이텍 고체 촬상 장치와 그 제조 방법
US9013615B2 (en) 2011-09-21 2015-04-21 Semiconductor Components Industries, Llc Image sensor with flexible interconnect capabilities
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
JP2013090127A (ja) * 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
CN102798471B (zh) * 2011-10-19 2015-08-12 清华大学 一种红外探测器及其制备方法
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
JP5959187B2 (ja) * 2011-12-02 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5895504B2 (ja) * 2011-12-15 2016-03-30 ソニー株式会社 撮像パネルおよび撮像処理システム
US9490373B2 (en) * 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion
US9185307B2 (en) 2012-02-21 2015-11-10 Semiconductor Components Industries, Llc Detecting transient signals using stacked-chip imaging systems
WO2013129202A1 (ja) * 2012-02-29 2013-09-06 ソニー株式会社 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像装置およびカメラシステム
WO2013136819A1 (ja) * 2012-03-16 2013-09-19 株式会社ニコン 撮像素子、撮像装置および撮像システム
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
EP3496394A1 (en) 2012-06-08 2019-06-12 Nikon Corporation Imaging sensor and imaging device
US9007500B2 (en) * 2012-07-24 2015-04-14 Forza Silicon Corporation Programmable global shutter timing to mitigate transient glitching
JP2014027479A (ja) * 2012-07-26 2014-02-06 Seiko Instruments Inc 光電変換装置
IN2015MN00019A (zh) 2012-07-26 2015-10-16 Olive Medical Corp
US9343497B2 (en) * 2012-09-20 2016-05-17 Semiconductor Components Industries, Llc Imagers with stacked integrated circuit dies
US8854475B2 (en) * 2013-02-08 2014-10-07 Omnivision Technologies, Inc. System and method for sensor failure detection
JP6037878B2 (ja) * 2013-02-13 2016-12-07 オリンパス株式会社 撮像装置
JP6033110B2 (ja) * 2013-02-14 2016-11-30 オリンパス株式会社 固体撮像装置および撮像装置
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
JP2014165396A (ja) * 2013-02-26 2014-09-08 Sony Corp 固体撮像装置および電子機器
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP6433975B2 (ja) 2013-03-15 2018-12-05 デピュイ・シンセス・プロダクツ・インコーポレイテッド 入力クロック及びデータ伝送クロックのない画像センサ同期
BR112015022884A2 (pt) 2013-03-15 2017-07-18 Olive Medical Corp minimizar o sensor de imagem i/o e as contagens do condutor em aplicações de endoscópio
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JP2015103958A (ja) * 2013-11-25 2015-06-04 ルネサスエレクトロニクス株式会社 撮像装置
JP6320272B2 (ja) * 2013-11-29 2018-05-09 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP6278881B2 (ja) 2013-12-06 2018-02-14 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
TWI633640B (zh) 2013-12-16 2018-08-21 新力股份有限公司 Semiconductor element, method of manufacturing semiconductor element, and electronic device
JP6350863B2 (ja) 2013-12-20 2018-07-04 ソニー株式会社 撮像素子、撮像装置、および電子装置
JP6303545B2 (ja) * 2014-01-29 2018-04-04 株式会社リコー 計測装置、投影装置、計測方法、及びプログラム
JP2015177311A (ja) * 2014-03-14 2015-10-05 株式会社東芝 固体撮像装置
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
JP6338440B2 (ja) * 2014-05-02 2018-06-06 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
CN105100655B (zh) * 2014-05-08 2018-05-29 恒景科技股份有限公司 像素电路
CN104360725B (zh) * 2014-12-05 2017-10-31 上海斐讯数据通信技术有限公司 一种双SoC芯片复位系统及方法
JP6924703B2 (ja) * 2015-03-05 2021-08-25 ダートマス カレッジ イメージセンサ画素のゲートレスリセット
JP6530053B2 (ja) * 2015-03-25 2019-06-12 オリンパス株式会社 固体撮像装置
JP6598505B2 (ja) * 2015-05-07 2019-10-30 キヤノン株式会社 撮像装置、および、撮像システム
US10944924B2 (en) 2015-09-30 2021-03-09 Nikon Corporation Image sensor and electronic camera
KR102109316B1 (ko) * 2015-09-30 2020-05-12 가부시키가이샤 니콘 촬상 소자 및 전자 카메라
JP6266185B2 (ja) * 2015-10-01 2018-01-24 オリンパス株式会社 撮像素子、内視鏡、及び内視鏡システム
US11297258B2 (en) * 2015-10-01 2022-04-05 Qualcomm Incorporated High dynamic range solid state image sensor and camera system
JP6743035B2 (ja) * 2015-10-05 2020-08-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、製造方法
EP3174286B1 (en) * 2015-11-25 2021-01-06 Canon Kabushiki Kaisha Image sensor and image capturing apparatus
JP6603558B2 (ja) 2015-11-25 2019-11-06 キヤノン株式会社 撮像素子および撮像装置
WO2017094322A1 (ja) 2015-11-30 2017-06-08 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
WO2017104765A1 (ja) 2015-12-16 2017-06-22 株式会社ニコン 撮像装置および動き検出方法
CN108886043B (zh) * 2016-04-25 2023-06-30 奥林巴斯株式会社 摄像元件、内窥镜以及内窥镜系统
KR102246424B1 (ko) * 2016-05-31 2021-04-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
US10910430B2 (en) 2016-06-08 2021-02-02 Sony Corporation Imaging device with opening parts for power and signal paths
JP6993773B2 (ja) 2016-12-01 2022-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US9998700B1 (en) 2016-12-05 2018-06-12 Omnivision Technologies, Inc. Image sensor failure detection
WO2018105475A1 (ja) * 2016-12-08 2018-06-14 パナソニックＩｐマネジメント株式会社 固体撮像装置、及びそれを用いる撮像装置
JPWO2018109821A1 (ja) * 2016-12-13 2019-10-24 オリンパス株式会社 固体撮像装置および撮像装置
US9961279B1 (en) 2016-12-20 2018-05-01 Omnivision Technologies, Inc. Blooming free high dynamic range image sensor read out architecture using in-frame multi-bit exposure control
US9955091B1 (en) * 2016-12-20 2018-04-24 Omnivision Technologies, Inc. High dynamic range image sensor read out architecture using in-frame multi-bit exposure control
WO2018143295A1 (ja) 2017-01-31 2018-08-09 株式会社ニコン 撮像素子および撮像装置
JP6809543B2 (ja) 2017-01-31 2021-01-06 株式会社ニコン 撮像素子および電子カメラ
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
JP6912922B2 (ja) 2017-04-12 2021-08-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
JP6976744B2 (ja) * 2017-06-29 2021-12-08 キヤノン株式会社 撮像装置、撮像システム、および、移動体
US10825854B2 (en) 2017-08-16 2020-11-03 Facebook Technologies, Llc Stacked photo sensor assembly with pixel level interconnect
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
KR102374111B1 (ko) 2017-08-21 2022-03-14 삼성전자주식회사 이미지 센서를 제조하는 방법 및 시스템
JP6917950B2 (ja) 2017-08-23 2021-08-11 東友ファインケム株式会社Ｄｏｎｇｗｏｏ Ｆｉｎｅ−Ｃｈｅｍ Ｃｏ．， Ｌｔｄ． 着色硬化性樹脂組成物、カラーフィルタ、及び表示装置
EP3462731B1 (en) * 2017-09-29 2021-11-10 Canon Kabushiki Kaisha Imaging device, imaging system, and moving body
JP6991816B2 (ja) * 2017-09-29 2022-01-13 キヤノン株式会社 半導体装置および機器
CN109786399B (zh) * 2017-11-13 2022-04-05 睿生光电股份有限公司 检测装置
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US11233085B2 (en) 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US10903260B2 (en) 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11924403B2 (en) 2018-06-19 2024-03-05 Sony Semiconductor Solutions Corporation Imaging element and electronic device
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
JP7048448B2 (ja) 2018-08-14 2022-04-05 株式会社東芝 固体撮像装置
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
CN110265292B (zh) * 2019-04-26 2021-07-27 芯盟科技有限公司 三维存储器以及制作方法
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
KR20210032722A (ko) * 2019-09-17 2021-03-25 에스케이하이닉스 주식회사 이미지 센싱 장치
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
KR20210070800A (ko) * 2019-12-05 2021-06-15 삼성전자주식회사 이미지 센서
US11069402B1 (en) * 2020-03-17 2021-07-20 Globalfoundries U.S. Inc. Integrated pixel and three-terminal non-volatile memory cell and an array of cells for deep in-sensor, in-memory computing
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US11457166B1 (en) 2021-03-05 2022-09-27 Semiconductor Components Industries, Llc Methods and apparatus for an image sensor
CN113394239B (zh) * 2021-05-10 2023-08-18 汇顶科技私人有限公司 图像传感器、指纹识别模组及电子装置
US20240008271A1 (en) * 2022-06-29 2024-01-04 GenXComm, Inc. Solid-state optical storage device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199968A (ja) * 1990-11-29 1992-07-21 Toshiba Corp 固体撮像装置
JPH04324563A (ja) 1991-04-25 1992-11-13 Matsushita Electron Corp デジタルｉｃおよびそれに使用するシリアル通信回路
JP3159171B2 (ja) * 1998-06-05 2001-04-23 日本電気株式会社 固体撮像装置
JP2000138867A (ja) 1998-11-02 2000-05-16 Yokogawa Electric Corp 固体撮像素子
US6729922B2 (en) * 2000-06-05 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Device for inspecting element substrates and method of inspection using this device
JP2002369078A (ja) 2001-06-08 2002-12-20 Canon Inc 放射線撮像装置及びそれを用いた放射線撮像システム
JP2003023573A (ja) * 2001-07-11 2003-01-24 Asahi Kasei Corp ビジョンチップ
JP2003152952A (ja) * 2001-11-13 2003-05-23 Rohm Co Ltd イメージセンサヘッドおよびこれを備えた画像読み取り装置
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
CN1234234C (zh) * 2002-09-30 2005-12-28 松下电器产业株式会社 固体摄像器件及使用该固体摄像器件的设备
JP2004244649A (ja) 2003-02-10 2004-09-02 National Institute For Materials Science ２次元又は３次元ナノ構造物の作製方法
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4816457B2 (ja) 2004-09-02 2011-11-16 ソニー株式会社 撮像装置及び撮像結果の出力方法
JP4599993B2 (ja) 2004-11-04 2010-12-15 ソニー株式会社 物理情報取得方法および物理情報取得装置
US7609309B2 (en) 2004-11-18 2009-10-27 Kla-Tencor Technologies Corporation Continuous clocking of TDI sensors
JP4507876B2 (ja) 2004-12-22 2010-07-21 ソニー株式会社 固体撮像素子
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
JP4277216B2 (ja) * 2005-01-13 2009-06-10 ソニー株式会社 撮像装置及び撮像結果の処理方法
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP4701975B2 (ja) * 2005-10-05 2011-06-15 パナソニック株式会社 固体撮像装置および撮像装置
JP2007208926A (ja) 2006-02-06 2007-08-16 Fujifilm Corp 固体撮像装置および撮像機器
JP4375364B2 (ja) * 2006-07-14 2009-12-02 ソニー株式会社 固体撮像装置の駆動方法
JP2008053286A (ja) * 2006-08-22 2008-03-06 Matsushita Electric Ind Co Ltd 撮像装置チップセット及び画像ピックアップシステム
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
JP4674589B2 (ja) * 2007-02-05 2011-04-20 ソニー株式会社 固体撮像装置および撮像装置
JP5016941B2 (ja) * 2007-02-08 2012-09-05 株式会社東芝 固体撮像装置
JP4984981B2 (ja) * 2007-03-08 2012-07-25 ソニー株式会社 撮像方法および撮像装置並びに駆動装置
JP2008235478A (ja) * 2007-03-19 2008-10-02 Nikon Corp 撮像素子
JP4858294B2 (ja) 2007-05-09 2012-01-18 ソニー株式会社 撮像装置、撮像回路および画像処理回路
US7804052B2 (en) * 2007-06-08 2010-09-28 Aptina Imaging Corp. Methods and apparatuses for pixel testing
JP2009015964A (ja) 2007-07-05 2009-01-22 Hitachi Ltd 半導体集積回路装置
JP5172267B2 (ja) 2007-10-09 2013-03-27 富士フイルム株式会社 撮像装置
JP4992681B2 (ja) 2007-11-27 2012-08-08 コニカミノルタビジネステクノロジーズ株式会社 固体撮像装置
US7948535B2 (en) * 2007-11-30 2011-05-24 International Business Machines Corporation High dynamic range imaging cell with electronic shutter extensions
JP5223343B2 (ja) 2008-01-10 2013-06-26 株式会社ニコン 固体撮像素子
JP5219724B2 (ja) * 2008-10-09 2013-06-26 キヤノン株式会社 固体撮像装置
JP2010244399A (ja) 2009-04-08 2010-10-28 Nikon Corp データ転送装置及び撮像装置

Also Published As

Publication number Publication date
EP2234387B8 (en) 2012-05-23
EP2234387A1 (en) 2010-09-29
KR20160108288A (ko) 2016-09-19
US20140368714A1 (en) 2014-12-18
US20150172574A1 (en) 2015-06-18
ATE543215T1 (de) 2012-02-15
KR101721381B1 (ko) 2017-03-29
CN101848344A (zh) 2010-09-29
US20100245647A1 (en) 2010-09-30
KR20170083514A (ko) 2017-07-18
US10270993B2 (en) 2019-04-23
US9060143B2 (en) 2015-06-16
KR20100106920A (ko) 2010-10-04
US9848143B2 (en) 2017-12-19
KR20170021808A (ko) 2017-02-28
TW201106691A (en) 2011-02-16
US8854517B2 (en) 2014-10-07
KR101679854B1 (ko) 2016-11-25
KR101762091B1 (ko) 2017-07-26
US20170374303A1 (en) 2017-12-28
CN101848344B (zh) 2016-09-28
EP2234387B1 (en) 2012-01-25
KR101804100B1 (ko) 2017-12-01

Similar Documents

Publication Publication Date Title
TWI442770B (zh) 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器
US9438840B2 (en) Solid-state image capturing apparatus, driving method thereof and electronic apparatus
JP4941490B2 (ja) 固体撮像装置、及び電子機器
JP4835710B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
CN113658967A (zh) 光检测设备
JP5708734B2 (ja) 積層型固体撮像装置および電子機器
JP5359611B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2020108152A (ja) 撮像素子及び撮像装置
JP5348176B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5278491B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP4985862B2 (ja) 固体撮像装置の駆動方法