TWI384587B - 形成複數個電容器之方法 - Google Patents

形成複數個電容器之方法 Download PDF

Info

Publication number
TWI384587B
TWI384587B TW098121062A TW98121062A TWI384587B TW I384587 B TWI384587 B TW I384587B TW 098121062 A TW098121062 A TW 098121062A TW 98121062 A TW98121062 A TW 98121062A TW I384587 B TWI384587 B TW I384587B
Authority
TW
Taiwan
Prior art keywords
openings
storage node
node contacts
forming
individual
Prior art date
Application number
TW098121062A
Other languages
English (en)
Other versions
TW201007889A (en
Inventor
Fred D Fishburn
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201007889A publication Critical patent/TW201007889A/zh
Application granted granted Critical
Publication of TWI384587B publication Critical patent/TWI384587B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

形成複數個電容器之方法
本文所揭示之實施例係關於形成複數個電容器之方法。
電容器係常用於製造積體電路(例如，用於DRAM電路)之一種類型之組件。一電容器由兩個由一非導電介電區域分離之導電電極組成。隨著積體電路密度之增加，儘管有典型的減少之電容器區，但對於維持足夠高的儲存電容仍存在一持續挑戰。積體電路密度之增加通常已導致電容器之水平尺寸與垂直尺寸相比而具有較大減小。在諸多實例中，電容器之垂直尺寸已增加。
製造電容器之一個方式係最初形成一其內形成有一電容器儲存節點電極之絕緣材料。例如，可在此絕緣電容器電極形成材料中製造個別電容器之一電容器電極開口陣列，舉例而言，絕緣電極形成材料係摻雜有磷及硼中之一者或兩者之二氧化矽。可藉由蝕刻形成該等電容器電極開口。可難以在該絕緣材料內蝕刻該等電容器電極開口，特別係在該等開口為深之情況下。
此外且無論如何，通常期望在已於該等開口內形成個別電容器電極之後若不蝕刻掉全部則蝕刻掉大部分電容器電極形成材料。此使得該等電極之外部側壁表面能夠為所形成之電容器提供增加之區且藉此增加之電容。然而，形成於深開口中之電容器電極通常比其寬度對應地高得多。此可導致該等電容器電極在用以曝露該等外部側壁表面之蝕刻期間、在運輸基板期間，及/或在沈積電容器介電層或外部電容器電極層期間之傾覆。我們的美國專利第6,667,502號教示意欲用以減輕此傾覆之一支架或保持結構之提供。亦揭示複數個電容器形成中之相關聯之其他態樣，其中某些態樣包含加撐結構，且該等態樣為：美國公開申請案第2005/0051822號；美國公開申請案第2005/0054159號；美國公開申請案第2005/0158949號；美國公開申請案第2005/0287780號；美國公開申請案第2006/0014344號；美國公開申請案第2006/0051918號；美國公開申請案第2006/0046420號；美國公開申請案第2006/0121672號；美國公開申請案第2006/0211211號；美國公開申請案第2006/0263968號；美國公開申請案第2006/0261440號；美國公開申請案第2007/0032014號；美國公開申請案第2006/0063344號；美國公開申請案第2006/0063345號；在記憶體電路中製造電容器可在一電容器陣列區內形成一電容器陣列。控制電路區或其他電路區通常自該電容器陣列區移位，以使基板包含一位於該電容器區與該控制電路區或其他電路區之間的中間區。在某些實例中，在該電容器陣列區與另一電路區之間的中間區中形成一溝槽。可 與在該電容器陣列區內製造開口相稱地形成此溝槽，在該電容器陣列區內將接納經隔離電容器電極。
參照圖1-50闡述形成複數個電容器之實例性方法。首先參照圖1-3，一般用參考編號10指示一基板，例如一半導體基板。在本文件之上下文中，術語「半導體基板」或「半導電基板」被定義為意指包括半導電材料之任一構造，該半導電材料包含但不限於例如一半導電晶圓之體半導電材料(單獨或在其上包括有其他材料之總成中)及半導電材料層(單獨或在包括其他材料之總成中)。術語「基板」係指任一支撐結構，包含但不限於上文所述之半導電基板。因此，且僅舉例而言，基板10可包括一例如體單晶體之體半導體材料(未顯示)，及/或包括絕緣體上半導體層。
可將基板10視為包括一電容器陣列區25、一除電容器陣列區25以外之電路區75，及一位於電容器陣列區25與電路區75之間的中間區50。在所繪示之實例性實施例中，中間區50完全環繞且包圍電容器陣列區25(圖1)，且電路區75包括一至電容器陣列區25之周邊電路區之周邊電路區。當然涵蓋替代構造，舉例而言，藉此中間區50或電路區75皆不完全地或部分地包圍一電容器陣列區25。
圖3繪示一具有穿過其形成之導電儲存節點柱14之絕緣材料12。可在某些合適下伏材料(例如，體單晶體及/或下伏電路)上方製造材料12及14。實例性絕緣材料12包含經摻雜及未經摻雜二氧化矽，舉例而言，藉由原矽酸四乙酯(TEOS)及/或硼磷矽酸鹽玻璃(BPSG)及/或氮化矽之分解而沈積之二氧化矽。另一選擇為，僅舉例而言，材料12可包括(舉例而言)圍繞電晶體閘線(未顯示)形成之經各向異性蝕刻之絕緣側壁間隔件。一實例性材料14係經導電摻雜之多晶矽。可將導電材料14視為包括或界定位於基板10上之複數個電容器儲存節點位置/觸點，且該等電容器儲存節點位置/觸點在圖4之三個實例性列中已由編號15、16、17、18、19、20、21及22指定。儲存節點觸點15、16、17、18、19、20、21及22僅係實例，且無論如何，其在製程中之此點處可導電，或隨後使其導電。
一第一材料23形成於儲存節點觸點陣列上方，包含在儲存節點觸點15、16、17、18、19、20、21及22上方。該第一材料可係同質的或非同質的，舉例而言，包括多個不同及/或交替組成區域及/或層。在實例性實施例中，第一材料23被繪示為包括材料24、25、26、27、28及29。每一材料之實例性相應厚度係275埃、1,000埃、10,000埃、2,000埃、10,000埃及3,000埃。第一材料23中之某些或全部材料可或可不保持為一併入有複數個電容器之最終電路構造之一部分。該第一材料可係絕緣、導電或半導電的。若係絕緣，則材料24之實例性組合物包括氮化矽及/或未經摻雜之二氧化矽。材料24可經包含以提供一蝕刻停止物或其他功能。在一個實施例中，材料25、27及29具有相同組成，例如未經摻雜之二氧化矽。在一個實施例中，材料26及28具有相同組成，舉例而言，經摻雜之二氧化矽，例如硼磷矽酸鹽玻璃、硼矽酸鹽玻璃或磷矽酸鹽玻璃。在一個實例性實施例中，第一材料23包括至少第一及第二在可蝕刻性上不同之材料。在一個實例中，且其中材料26及28係相同組成，可將其視為一在可蝕刻性上不同於一由材料25、27及29之組成(當此具有相同組成時)構成之第二材料之第一材料。此外，當然，亦可提供更少或更多個交替或不同組成層以用於材料23。同樣，「第一」及「第二」針對將各種材料區分開僅為方便起見而使用，其中此可獨立於提供於基板上方之次序且獨立於其他此等材料是提供在其下面還是其上方而互換。
參照圖2及3，已在第一材料23上方形成一遮罩30。遮罩30之一實例包含8,000埃透明碳，該透明碳具有一沈積在其上方之320埃抗反射塗層(亦即，DARC)。一開口32陣列已形成於遮罩30中(亦即，使用其他製程之光蝕刻)。
參照圖4及5，一第一開口34陣列已(舉例而言)使用遮罩30(未顯示)中之開口32(未顯示)形成至儲存節點觸點上方之第一材料23中且該遮罩隨後被移除。第一開口34中之個體形成於儲存節點觸點中之至少兩者上方。在一個實施例中，該等第一開口中之個體形成於該等儲存節點觸點中之四者或少於四者上方，其中圖4及5之實施例顯示第一開口34個別地形成於四個且僅四個儲存節點觸點上方。在一個實施例中，第一開口34中之個體在穿過基板之至少一個水平橫截面中之形狀係四邊形，在一個實施例中包括平行四邊形，且在一個實施例中包括矩形，例如，如圖所示。當然，亦涵蓋儲存節點觸點之其他形狀及/或子複數個收集。此外，第一開口34可或可不完全地延伸至該等第一開口在製程之此點處上覆於其之儲存節點觸點。在所繪示之實例性圖4及5實施例中，可藉由使用任何合適各向異性蝕刻化學品來最終選擇性地蝕刻至材料24且停止在材料24上而發生第一開口34之形成，如圖所示。在此文件之上下文中，一選擇性蝕刻界定一種材料相對於另一種材料為至少2：1之蝕刻速率。出於繼續論述之目的，可將個別第一開口34視為包括周圍側壁35。
參照圖6及7，遮蔽材料36已沈積在第一開口34內且遮蔽材料36在此等開口中之個體內接納於儲存節點觸點上方。一實例性遮蔽材料包括多晶矽。替代實例性遮蔽材料包含碳或其他有機材料。理想情況為，遮蔽材料36能夠等形沈積，例如以70%至100%之階梯覆蓋。在第一所繪示實例性實施例中，遮蔽材料36已經沈積而給周圍側壁35加襯且決不填充此等第一開口34。在其中第一開口34之最寬開口尺寸係約1,650乘以1900埃之一個實例中，遮蔽材料36之一實例性沈積厚度係600埃，以留下一約450埃乘以700埃之中心間隙或開口尺寸。圖6及7將此中心容積繪示為隨後已用另一材料37(例如，光阻)填充，其中接著將材料36及37至少共同地平坦化回至第一材料23之一最外表面。在一個實施例中，實施加襯動作以在第一開 口34內形成遮蔽材料36以在第一開口34內提供一橫向厚度之遮蔽材料36，該橫向厚度不大於在第一材料23內之個別第一開口34之最外部分處之一最小水平橫截面開口尺寸之百分之四十。
參照圖8-10，已移除材料37(未顯示)，且已將第二材料38毗鄰遮蔽材料36形成於第一開口34內。一實例性第二材料38係(舉例而言)使用原矽酸四乙酯沈積之未經摻雜之二氧化矽。可或可不形成來自此沈積之實例性縫39。在一個實施例中且如圖所示，第二材料38經沈積以在立面上接納於第一材料23上方(舉例而言)，達一約500埃之厚度。另一選擇為，僅舉例而言，可不將該第二材料提供為在立面上接納於第一材料23之任一者上方。此外，作為此實例之一替代方案，可消除如圖6及7中所示之材料37之沈積，且用實例性第二材料38之沈積替代，隨後係在一普通回蝕或拋光步驟中對遮蔽材料36及第二材料38之回蝕或平坦化拋光。
此外，已將一遮罩40形成為基板10之一部分。遮罩40可具有與如上所述之遮罩30之組成相同之組成。已將一第二開口42陣列形成為遮罩40之一部分。該陣列部分地接納於第一開口34陣列上方且與第一開口34陣列部分地偏離。第二開口42中之個體形成於接納於第一開口34中之不同且毗鄰者下方的至少兩個儲存節點觸點上方。在一個實施例中，該等第二開口中之個體形成於該等儲存節點觸點中之四者或少於四者上方。在所繪示實例性實施例中，第二開 口42中之個體形成於接納於第一開口34中之不同且毗鄰者下方之四個儲存節點觸點上方，其中該等第一及第二開口之重疊部分接納於該等儲存節點觸點上方。在一個實施例中，第二開口42在至少一個水平橫截面中之形狀個別地係四邊形，在一個實施例中，在至少一個水平橫截面中之形狀係平行四邊形，且在一個實施例中，在至少一個水平橫截面中之形狀係矩形，如圖所示。在一個實施例中，第一開口34及第二開口42在至少一個水平橫截面中皆具有相同大小及形狀，且無論在至少一個水平橫截面中之此大小及形狀是否係四邊形。若係四邊形，則該等第一及第二開口獨立於是否皆具有相同大小及形狀而個別地包括在至少一個水平橫截面中之平行四邊形形狀，其中所繪示實施例中之第一開口34及第二開口42在至少一個水平橫截面中具有相同大小及形狀且係矩形。
參照圖11-14，已透過遮罩40中之第二開口42蝕刻遮蔽材料36以移除遮蔽材料36而使其不在第一開口34內接納於儲存節點觸點上方。理想情況為，相對於第二材料38及第一材料23選擇性地實施此蝕刻。圖13亦繪示在蝕刻遮蔽材料36之後的材料24之移除以有效地曝露所繪示儲存節點觸點陣列。此外，圖11-14將遮罩40(未顯示)中在第二材料38外部之材料繪示為已被移除。
參照圖15-17，已在第一開口34內形成與相應儲存節點觸點電連接之導電材料50，且該導電材料包括個別電容器電極52。僅舉例而言，一實例性材料係氮化鈦。當然，亦 可利用多於一種導電材料，以及除氮化鈦以外之材料。所繪示之導電材料50已經至少蝕刻回至第一材料23以形成經隔離之個別電容器電極52。此亦可蝕刻第一材料23中之某些材料。圖18及19繪示第一材料23之某一後續移除、且特定而言材料29之某一後續移除，以提供一較平坦外表面組態相關材料29(若需要)。
最終將個別電容器電極52併入至複數個電容器中。此可包括自第一開口34蝕刻遮蔽材料36之某些或全部剩餘材料及/或第二材料38之某些或全部剩餘材料。舉例而言且參照圖20-23，其等繪示自第一開口34蝕刻遮蔽材料36(未顯示)之全部剩餘材料，且自第一開口34蝕刻第二材料38(未顯示)之全部剩餘材料。
在一個實施例中，可將某一形式之一晶格保持結構形成為自外部接納於個別電容器電極中。例如且僅舉例而言，圖24-27繪示可形成此一晶格保持結構之僅一個實例性方式。具體而言，已相對於第一在可蝕刻性上不同之材料25、27及29選擇性地蝕刻第二在可蝕刻性上不同之材料26、28(未顯示)，藉此形成一由第一在可蝕刻性上不同之材料25、27及29構成之晶格保持結構55，該晶格保持結構自外部接納於個別電容器電極52中。
參照圖28-31，已將一電容器電介質56及一單元電容器電極58沈積為基板10之一部分。實例性電容器介電材料包含二氧化矽、氮化矽、二氧化矽與氮化矽之一混合物中之一者或多者或者任一合適高k電介質，且無論是現有還是 尚待開發之電介質。僅舉例而言，高k電介質包含Ta2 O5 及鈦酸鋇鍶。一實例性外部電容器電極層包括經導電摻雜之多晶矽。藉此，該多晶矽界定個別電容器60。將該等電容器繪示為包括一至所有繪示電容器之共同單元電容器板，例如，此可用於DRAM或其他電路中。例如且僅舉例而言，圖32繪示一併入有一電容器60之實例性DRAM單元。該電容器包括一實例性電晶體閘極字線62，該字線具有絕緣側壁間隔件、一絕緣帽及一位於該帽下方之導電區域(例如一矽化物)、一位於該矽化物下方之導電多晶矽區域，及位於該多晶矽下方之閘極介電區域。顯示源極/汲極區域64形成於以運作方式接近電晶體閘極字線62之半導體材料內。源極/汲極區域64中之一者與電容器60電連接，且源極/汲極區域64中之另一者與一位元線66電連接。
上述實施例繪示其中將遮蔽材料36至第一開口34內之沈積僅部分地填充第一開口34之剩餘容積(例如，藉助此遮蔽材料給所繪示之周圍側壁35加襯)之實例。然而，本發明之實施例亦包含將遮蔽材料形成為完全地填充此等第一開口。舉例而言，圖33-43繪示關於一基板片斷10a之此一替代實例性實施例。在適當之處已利用來自第一所述實施例之相似編號，而差別之處藉助後綴「a」或藉助不同編號來指示。
參照圖33、34、35、36及37，其等分別依序對應於第一所述實施例之以上繪示之圖6、7、8、9及10。除此處之外，遮蔽材料36a已經沈積以完全地填充第一開口34。因 此，不存在其內一第二材料38(未顯示)可用於沈積之內部容積。
參照圖38及39，已透過遮罩40中之第二開口42蝕刻遮蔽材料36a以移除遮蔽材料36a而使其不在第一開口34內接納於相應儲存節點觸點上方。圖38及39分別依序對應於彼等圖11及13。
參照圖40-43，其等分別依序對應於第一所述實施例之彼等圖28-31。因此，已實施後續處理以形成個別電容器電極52，隨後係遮蔽材料36a(未顯示)之所有剩餘材料之移除以最終形成與圖28-31中之電容器基本相同之電容器60。
以上實例性實施例繪示其中導電材料50經沈積以將個別電容器電極52形成為包括單一的基本全實心柱之實施方案。然而，本發明之態樣亦涵蓋將此導電材料形成為經沈積以將個別電容器電極形成為包括開口容器形狀或其他形狀。例如，圖44及45繪示一與上文所參照之基板片斷10a相比之替代實例性基板片斷10b。在適當之處已利用來自基板10a實施例之相似編號，而差別之處藉助後綴「b」或藉助不同編號來指示。圖44及45繪示將導電材料50b之沈積繪示為決不填充藉由在個別儲存節點觸點上方移除遮蔽材料36b而形成之空隙。圖46-49繪示已實施後續對應處理以形成電容器60b，其中個別內部電容器電極52包括敞開的容器形狀。
如本文所述之實施例囊括一種形成複數個電容器之方法，該方法包括形成複數個個別電容器電極，其包括使用兩個遮蔽步驟。該兩個遮蔽步驟中之較早者係用來在複數個儲存節點觸點上方形成一第一開口(亦即，第一開口34)陣列。該兩個遮蔽步驟中之較晚者係用來形成部分地接納於該第一開口陣列上方且與該第一開口陣列部分地偏離之一第二開口(亦即，第二開口42)陣列。該等第一及第二開口之重疊部分接納於該等儲存節點觸點上方。亦可在製造複數個個別電容器電極中之所陳述較早及較晚遮蔽步驟之前及之後添加遮蔽步驟。
在該兩個所陳述遮蔽步驟兩者之後，將該等個別電容器電極之導電材料沈積至該等第一及第二開口中之每一者之重疊部分中。最終將該等個別電容器電極併入至複數個電容器中。在某些實施例中，第一及第二開口之重疊部分在至少一個水平橫截面中具有與儲存節點觸點中之個體之水平橫截面大小及形狀相同之水平橫截面大小及形狀，例如且僅舉例而言，如在上文所繪示實施例中之每一者中所繪示。然而，該等重疊部分可在任何位置皆具有與該等儲存節點觸點中之個體之水平橫截面大小及形狀不同之水平橫截面大小及形狀。
在某些實施例中，至少其內沈積有遮蔽材料之個別第一開口之水平大小不大於3.5F X 5.5F，其中「F」係經正交量測之最小特徵大小，其係藉由使用微影蝕刻在製造複數個電容器時圖案化特徵而獲得的。舉例而言，上文所繪示之圖1-49實施例中之每一者可用於將個別第一開口製造為具有小於或等於3.5F X 5.5F之此一水平大小。
圖50在俯視圖中示意性地繪示一其中個別第一開口34c中之每一者及個別第二開口42c中之每一者具有為3.5F X 5.5F之相應水平大小之替代實例性實施例。圖50示意性地繪示一基板片斷10c之一俯視圖。在適當之處已利用來自上述實施例之相似編號，而差別之處藉助後綴「c」或藉助不同編號來指示。僅舉例而言，第一開口34c及第二開口42c中之每一者之形狀係四邊形，但具有不同形狀。進一步僅舉例而言，開口34c及42c之不同形狀各自係平行四邊形。進一步在一個實例性實施例中且如圖所示，基板片斷10c被繪示為包括第一開口34c與第二開口42c之重疊部分70，該等重疊部分之形狀係四邊形，且但在一個實施例中其不具有一平行四邊形形狀。進一步僅舉例而言，此繪示一其中重疊部分70具有與儲存節點觸點中之個體之水平橫截面大小及形狀不同之水平橫截面大小及形狀之實例，其中舉例而言，如在上文所繪示之實例性圖1-49實施例中，該等重疊部分被製造為正方形或矩形，舉例而言亦可將其併入圖50實施例中。
在某些實施例中，至少其內可沈積有遮蔽材料之個別第一開口之水平大小不大於F X F，其中「F」係經正交量測之最小特徵大小，其係藉由使用微影蝕刻在製造複數個電容器時圖案化特徵而獲得的。
按照條例，已使用在結構及組織特徵上或多或少特定之語言闡述了本文所揭示之標的物。然而，將理解，由於本文所揭示之方法包括實例性實施例，因此申請專利範圍不限於所顯示及所闡述之具體特徵。因而，申請專利範圍係由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。
10．．．基板
10a．．．基板片斷
10b．．．基板片斷
10c．．．基板片斷
12．．．絕緣材料
14．．．導電儲存節點柱
15．．．儲存節點觸點
16．．．儲存節點觸點
17．．．儲存節點觸點
18．．．儲存節點觸點
19．．．儲存節點觸點
20．．．儲存節點觸點
21．．．儲存節點觸點
22．．．儲存節點觸點
23．．．第一材料
24．．．材料
25．．．材料
26．．．材料
27．．．材料
28．．．材料
29．．．材料
30．．．遮罩
32．．．開口
34．．．第一開口
34c．．．第一開口
35．．．周圍側壁
36．．．遮蔽材料
36a．．．遮蔽材料
36b．．．遮蔽材料
37．．．材料
38．．．第二材料
39．．．縫
40．．．遮罩
42．．．第二開口
42c．．．第二開口
50．．．導電材料
50b．．．導電材料
52．．．電容器電極
55．．．晶格保持結構
56．．．電容器電介質
58．．．單元電容器電極
60．．．電容器
60b．．．電容器
62．．．電晶體閘極字線
64．．．源極/汲極區域
66．．．位元線
圖1係一在根據本發明一實施例之製程中之基板片斷之示意性俯視平面圖。
圖2係圖1基板片斷之一小部分之一經放大示意性俯視平面圖；
圖3係一沿圖2中之線3-3截取之截面圖；
圖4係圖2之基板片斷在圖2所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖5係一沿圖4中之線5-5截取之截面圖；
圖6係圖4之基板片斷在圖4所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖7係一沿圖6中之線7-7截取之截面圖；
圖8係圖6之基板片斷在圖6所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖9係一沿圖8中之線9-9截取之截面圖；
圖10係一沿圖8中之線10-10截取之截面圖；
圖11係圖8之基板片斷在圖8所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖12係一沿圖11中之線12-12截取之截面圖；
圖13係一沿圖11中之線13-13截取之剖視圖；
圖14係一沿圖11中之線14-14截取之截面圖；
圖15係圖11之基板片斷在圖11所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖16係一沿圖15中之線16-16截取之截面圖；
圖17係一沿圖15中之線17-17截取之截面圖；
圖18係一圖16所示之基板片斷之後的圖16基板片斷之視圖；
圖19係一圖17所示之基板片斷之後的圖17基板片斷之視圖；
圖20係圖15之基板片斷在圖18及19所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖21係一沿圖20中之線21-21截取之截面圖；
圖22係一沿圖20中之線22-22截取之截面圖；
圖23係一沿圖20中之線23-23截取之截面圖；
圖24係圖20之基板片斷在圖20所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖25係一沿圖24中之線25-25截取之截面圖；
圖26係一沿圖24中之線26-26截取之截面圖；
圖27係一沿圖24中之線27-27截取之截面圖；
圖28係圖24之基板片斷在圖24所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖29係沿圖28中之線29-29截取之截面圖；
圖30係一沿圖28中之線30-30截取之截面圖；
圖31係一沿圖28中之線31-31截取之截面圖；
圖32係一DRAM單元之一示意圖；
圖33係一在根據本發明一實施例之製程中之一替代實施例基板片斷之示意性俯視平面圖；
圖34係沿一圖33中之線34-34截取之截面圖；
圖35係圖33之基板片斷在圖33所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖36係一沿圖35中之線36-36截取之截面圖；
圖37係一沿圖35中之線37-37截取之截面圖；
圖38係圖35之基板片斷在圖35所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖39係一沿圖38中之線39-39截取之截面圖；
圖40係圖38之基板片斷在圖38所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖41係一沿圖40中之線41-41截取之截面圖；
圖42係一沿圖40中之線42-42截取之截面圖；
圖43係一沿圖40中之線43-43截取之截面圖；
圖44係一在根據本發明一實施例之一製程中之替代實施例基板片斷之示意性俯視平面圖；
圖45係一沿圖44中之線45-45截取之截面圖；
圖46係圖44之基板片斷在圖44所示之處理步驟之後的一處理步驟處之一示意性俯視平面圖；
圖47係一沿圖46中之線47-47截取之截面圖；
圖48係一沿圖46中之線48-48截取之截面圖；
圖49係一沿圖46中之線49-49截取之截面圖；及
圖50係一在根據本發明一實施例之一製程中之替代實施例基板片斷之示意性俯視平面圖。
10．．．基板
14．．．導電儲存節點柱
15．．．儲存節點觸點
16．．．儲存節點觸點
17．．．儲存節點觸點
18．．．儲存節點觸點
19．．．儲存節點觸點
20．．．儲存節點觸點
21．．．儲存節點觸點
22．．．儲存節點觸點
23．．．第一材料
24．．．材料
34．．．第一開口
35．．．周圍側壁

Claims (43)

  1. 一種形成複數個電容器之方法，其包括：形成複數個個別電容器電極，其包括使用兩個遮蔽步驟，該兩個遮蔽步驟中之較早者係用來在複數個儲存節點觸點上方形成一第一開口陣列，該兩個遮蔽步驟中之較晚者係用來形成部分地接納於該第一開口陣列上方且與該第一開口陣列部分地偏離之一第二開口陣列，該等第一及第二開口之重疊部分接納於該等儲存節點觸點上方；在該兩個遮蔽步驟兩者之後，將該等個別電容器電極之導電材料沈積至該等第一及第二開口中之每一者之該等重疊部分中；及將該等個別電容器電極併入至複數個電容器中。
  2. 如請求項1之方法，其中沈積該導電材料以將該等個別電容器電極形成為包括一敞開的容器形狀。
  3. 如請求項1之方法，其中沈積該導電材料以將該等個別電容器電極形成為包括一單一柱。
  4. 如請求項1之方法，其中該重疊部分在至少一個水平橫截面中具有與該等儲存節點觸點中之個體之水平橫截面大小及形狀相同之水平橫截面大小及形狀。
  5. 如請求項1之方法，其中該等重疊部分在任何位置皆具有與該等儲存節點觸點中之個體之水平橫截面大小及形狀不同之水平橫截面大小及形狀。
  6. 如請求項1之方法，其包括使用微影蝕刻在製造複數個 電容器時圖案化特徵。
  7. 如請求項1之方法，其中構成一晶格保持結構該等個別電容器電極。
  8. 如請求項1之方法，其中該等第一及第二開口在至少一個水平橫截面中皆具有相同大小及形狀。
  9. 如請求項1之方法，其中該等第一及第二開口在至少一個水平橫截面中皆具有不同大小及形狀。
  10. 如請求項9之方法，其中該等不同形狀在該至少一個水平橫截面中各自係平行四邊形。
  11. 如請求項1之方法，其中在該等儲存節點觸點中之僅四者上方形成該等第一開口中之該個體，且在該等儲存節點觸點中之僅四者上方形成該等第二開口中之該個體。
  12. 一種形成複數個電容器之方法，其包括：在一儲存節點觸點陣列上方形成第一材料；將一第一開口陣列形成至該等儲存節點觸點上方之該第一材料中，該等第一開口中之個體形成於該等儲存節點觸點中之至少兩者上方；在該等第一開口內沈積遮蔽材料且該遮蔽材料接納於該等儲存節點觸點上方；在一遮罩中形成一第二開口陣列，該第二開口陣列部分地接納於該第一開口陣列上方且與該第一開口陣列部分地偏離，該等第二開口中之個體形成於接納於該等第一開口中之不同且毗鄰者下方之至少兩個儲存節點觸點上方； 透過該遮罩中之該等第二開口蝕刻該遮蔽材料以移除該遮蔽材料而使其不在該等第一開口內接納於該等儲存節點觸點上方；在該蝕刻之後，在該等第一開口內形成與該等儲存節點觸點電連接之導電材料且將該導電材料形成為包括個別電容器電極；及將該等個別電容器電極併入至複數個電容器中。
  13. 如請求項12之方法，其中其內沈積有該遮蔽材料之該等個別第一開口之水平大小等於或小於3.5F X 5.5F，其中「F」係經正交量測之最小特徵大小，其係藉由使用微影蝕刻在製造複數個電容器時圖案化特徵而獲得的。
  14. 如請求項13之方法，其中該水平大小係等於3.5F X 5.5F。
  15. 如請求項13之方法，其中該水平大小係小於3.5F X 5.5F。
  16. 如請求項12之方法，其中其內沈積有該遮蔽材料之該等個別第一開口之水平大小不大於5F X 5F，其中「F」係經正交量測之最小特徵大小，其係藉由使用微影蝕刻在製造複數個電容器時圖案化特徵而獲得的。
  17. 如請求項12之方法，其中在該等儲存節點觸點中之四者或少於四者上方形成該等第一開口中之該個體。
  18. 如請求項12之方法，其中該等第一及第二開口在至少一個水平橫截面中皆具有相同大小及形狀。
  19. 如請求項12之方法，其中該等第一及第二開口在至少一 個水平橫截面中具有不同大小及形狀。
  20. 如請求項19之方法，其中該等不同形狀在該至少一個水平橫截面中各自係平行四邊形。
  21. 如請求項12之方法，其中在該等儲存節點觸點中之僅四者上方形成該等第一開口中之該個體，且在該等儲存節點觸點中之僅四者上方形成該等第二開口中之該個體。
  22. 如請求項21之方法，其中該等第一及第二開口在至少一個水平橫截面中個別地包括平行四邊形形狀。
  23. 如請求項12之方法，其中該遮蔽材料包括矽。
  24. 如請求項12之方法，其中該遮蔽材料包括有機材料。
  25. 一種形成複數個電容器之方法，其包括：在一儲存節點觸點陣列上方形成第一材料；將一第一開口陣列形成至該等儲存節點觸點上方之該第一材料中，該等第一開口中之個體形成於該等儲存節點觸點中之至少兩者上方且包括周圍側壁；用遮蔽材料給該等周圍第一開口側壁加襯，該遮蔽材料決不填充該等第一開口且接納於該等儲存節點觸點上方；將第二材料毗鄰該遮蔽材料形成於該等第一開口內；在一遮罩中形成一第二開口陣列，該第二開口陣列部分地接納於該第一開口陣列上方且與該第一開口陣列部分地偏離，該等第二開口中之個體形成於接納於該等第一開口中之不同且毗鄰者下方之至少兩個儲存節點觸點上方； 透過該遮罩中之該等第二開口相對於該第二材料選擇性地蝕刻該遮蔽材料以移除該遮蔽材料而使其不在該等第一開口內接納於該等儲存節點觸點上方；在該蝕刻之後，在該等第一開口內形成與該等儲存節點觸點電連接之導電材料且將該導電材料形成為包括個別電容器電極；及將該等個別電容器電極併入至複數個電容器中。
  26. 如請求項25之方法，其中相對於該第一材料選擇性地實施該蝕刻。
  27. 如請求項25之方法，其中該第一材料包括至少第一及第二在可蝕刻性上不同之材料，且進一步包括相對於該第一在可蝕刻性不同之材料選擇性地蝕刻該第二在可蝕刻性上不同之材料以形成一由該第一在可蝕刻性上不同之材料構成之晶格保持結構，該晶格保持結構自外部接納於該等個別電容器電極中。
  28. 如請求項25之方法，其中在該等儲存節點觸點中之四者或少於四者上方形成該等第一開口中之該個體。
  29. 如請求項25之方法，其中於其內接納有該遮蔽材料之該等第一開口不延伸至該等儲存節點觸點。
  30. 如請求項25之方法，其中該加襯包括將該遮蔽材料形成為在該等第一開口內具有一不大於該等個別第一開口之最外部分處之一最小水平橫截面開口尺寸的40%之橫向厚度。
  31. 如請求項25之方法，其中在該等儲存節點觸點中之四者 或少於四者上方形成該等第二開口中之該個體。
  32. 如請求項25之方法，其中在該等儲存節點觸點中之僅四者上方形成該等第一開口中之該個體，且在該等儲存節點觸點中之僅四者上方形成該等第二開口中之該個體。
  33. 如請求項32之方法，其中該等第一及第二開口在至少一個水平橫截面中個別地包括平行四邊形形狀。
  34. 如請求項25之方法，其包括在形成該導電材料之後自該等第一開口蝕刻該遮蔽材料之全部剩餘材料。
  35. 如請求項25之方法，其包括在形成該導電材料之後自該等第一開口蝕刻該第二材料之全部剩餘材料。
  36. 一種形成複數個電容器之方法，其包括：在一儲存節點觸點陣列上方形成第一材料；將一第一開口陣列形成至該等儲存節點觸點上方之該第一材料中，該等第一開口中之個體形成於該等儲存節點觸點中之至少兩者上方；將遮蔽材料形成為完全地填充該等第一開口；在一遮罩中形成一第二開口陣列，該第二開口陣列部分地接納於該第一開口陣列上方且與該第一開口陣列部分地偏離，該等第二開口中之個體形成於接納於該等第一開口中之不同且毗鄰者下方之至少兩個儲存節點觸點上方；透過該遮罩中之該等第二開口蝕刻該遮蔽材料以移除該遮蔽材料而使其不在該等第一開口內接納於該等儲存節點觸點上方； 在該蝕刻之後，在該等第一開口內形成與該等儲存節點觸點電連接之導電材料且將該導電材料形成為包括個別電容器電極；及將該等個別電容器電極併入至複數個電容器中。
  37. 一種形成複數個電容器之方法，其包括：在一儲存節點觸點陣列上方形成第一材料；將一第一開口陣列形成至該儲存節點觸點上方之該第一材料中，該等第一開口中之個體形成於該等儲存節點觸點中之四者上方；在該等第一開口內沈積遮蔽材料且該遮蔽材料接納於該等儲存節點觸點上方；在一遮罩中形成一第二開口陣列，該第二開口陣列部分地接納於該第一開口陣列上方且與該第一開口陣列部分地偏離，該等第一及第二開口之重疊部分接納於該等儲存節點觸點上方，該等第二開口中之個體形成於該等儲存節點觸點中接納於該等第一開口中之不同且毗鄰者下方之四者上方，該等第一及第二開口在至少一個水平橫截面中之形狀個別地係四邊形；透過該遮罩中之該等第二開口蝕刻該遮蔽材料以移除該遮蔽材料而使其不在該等第一開口內接納於該等儲存節點觸點上方；在該蝕刻之後，在該等第一開口內形成與該等儲存節點觸點電連接之導電材料且將該導電材料形成為包括個別電容器電極；及 將該等個別電容器電極併入至複數個電容器中。
  38. 如請求項37之方法，其中該等第一開口在該至少一個橫截面中之該等四邊形形狀及該等第二開口在該至少一個橫截面中之該等四邊形形狀包括平行四邊形。
  39. 如請求項37之方法，其中該等第一開口在該至少一個橫截面中之該等四邊形形狀及該等第二開口在該至少一個橫截面中之該等四邊形形狀具有相同形狀。
  40. 如請求項37之方法，其中該等第一開口在該至少一個橫截面中之該等四邊形形狀與該等第二開口在該至少一個橫截面中之該等四邊形形狀具有不同形狀。
  41. 如請求項40之方法，其中該等不同形狀各自係平行四邊形。
  42. 如請求項37之方法，其中該等重疊部分在至少一個水平橫截面中係四邊形形狀。
  43. 如請求項42之方法，其中該等重疊部分之該等四邊形形狀非平行四邊形。
TW098121062A 2008-07-09 2009-06-23 形成複數個電容器之方法 TWI384587B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/170,307 US7759193B2 (en) 2008-07-09 2008-07-09 Methods of forming a plurality of capacitors

Publications (2)

Publication Number Publication Date
TW201007889A TW201007889A (en) 2010-02-16
TWI384587B true TWI384587B (zh) 2013-02-01

Family

ID=41505518

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121062A TWI384587B (zh) 2008-07-09 2009-06-23 形成複數個電容器之方法

Country Status (6)

Country Link
US (2) US7759193B2 (zh)
EP (1) EP2297779B1 (zh)
KR (1) KR101184513B1 (zh)
CN (1) CN102089877B (zh)
TW (1) TWI384587B (zh)
WO (1) WO2010005670A2 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083790A1 (ja) * 2004-02-27 2005-09-09 Texas Instruments Japan Limited 固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7602001B2 (en) * 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7682924B2 (en) 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) * 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US10449373B2 (en) 2009-07-31 2019-10-22 Medtronic, Inc. Connector enclosure assemblies of medical devices including an angled lead passageway
WO2012102969A1 (en) 2011-01-26 2012-08-02 Medtronic, Inc. Implantable medical devices and related connector enclosure assemblies utilizing conductors electrically coupled to feedthrough pins
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
EP2658608B1 (en) 2010-12-28 2016-10-05 Medtronic, Inc. Medical devices including metallic connector enclosures
KR101800419B1 (ko) * 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8593816B2 (en) 2011-09-21 2013-11-26 Medtronic, Inc. Compact connector assembly for implantable medical device
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8921977B2 (en) * 2011-12-21 2014-12-30 Nan Ya Technology Corporation Capacitor array and method of fabricating the same
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
CN104917748B (zh) * 2015-04-14 2019-09-20 百度在线网络技术（北京）有限公司 一种用于对密码信息进行换算和处理的方法和装置
KR20170011218A (ko) * 2015-07-22 2017-02-02 삼성전자주식회사 커패시터 구조물 및 이의 형성 방법, 및 상기 커패시터 구조물을 포함하는 반도체 장치
JP2017120853A (ja) * 2015-12-28 2017-07-06 Tdk株式会社 セラミック電子部品
US10062745B2 (en) * 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) * 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
KR102387945B1 (ko) * 2017-12-15 2022-04-18 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US11253708B2 (en) 2018-05-24 2022-02-22 Medtronic, Inc. Machined features of enclosures for implantable medical devices
CN110707005B (zh) 2018-08-03 2022-02-18 联华电子股份有限公司 半导体装置及其形成方法
US10964475B2 (en) * 2019-01-28 2021-03-30 Micron Technology, Inc. Formation of a capacitor using a sacrificial layer
US10978553B2 (en) * 2019-01-28 2021-04-13 Micron Technology, Inc. Formation of a capacitor using a hard mask
US11139309B2 (en) * 2019-07-03 2021-10-05 Micron Technology, Inc. Integrated circuitry, arrays of capacitors of integrated circuitry, and methods used in the fabrication of integrated circuitry
US10825691B1 (en) * 2019-08-29 2020-11-03 Micron Technology, Inc. Semiconductor structure stack

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513801B (en) * 2000-07-31 2002-12-11 Infineon Technologies Ag Semiconductor-memory-cell arrangement and its production method
US20030087501A1 (en) * 2000-06-28 2003-05-08 Hyundai Electronics Industries Co., Ltd. Capacitor and method of manufacturing the same
TW200715533A (en) * 2005-06-27 2007-04-16 Micron Technology Inc Semiconductor constructions, memory cells, dram arrays, electronic systems, methods of forming semiconductor constructions, and methods of forming dram arrays

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3037218A (en) * 1960-07-11 1962-06-05 Nat Textile Res Inc Shelter life raft
US4517729A (en) 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
US4871688A (en) 1988-05-02 1989-10-03 Micron Technology, Inc. Sequence of etching polysilicon in semiconductor memory devices
US5236860A (en) 1991-01-04 1993-08-17 Micron Technology, Inc. Lateral extension stacked capacitor
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5467305A (en) 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5252517A (en) 1992-12-10 1993-10-12 Micron Semiconductor, Inc. Method of conductor isolation from a conductive contact plug
US5563089A (en) 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5401681A (en) 1993-02-12 1995-03-28 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells
US5340763A (en) 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
US5605857A (en) 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
US5784112A (en) * 1993-07-02 1998-07-21 Canon Kabushiki Kaisha Encoding apparatus
US5532089A (en) 1993-12-23 1996-07-02 International Business Machines Corporation Simplified fabrication methods for rim phase-shift masks
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP2956482B2 (ja) 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
US6744091B1 (en) 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
US5654222A (en) 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5981992A (en) 1995-06-07 1999-11-09 International Business Machines Corporation Mechanical supports for very thin stacked capacitor plates
JPH0982918A (ja) 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
US5990021A (en) 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US6090700A (en) 1996-03-15 2000-07-18 Vanguard International Semiconductor Corporation Metallization method for forming interconnects in an integrated circuit
US5821142A (en) * 1996-04-08 1998-10-13 Vanguard International Semiconductor Method for forming a capacitor with a multiple pillar structure
US5672534A (en) 1996-05-10 1997-09-30 United Microelectronics Corporation Process for fabricating capacitor cells in dynamic random access memory (DRAM) chips
JP3226548B2 (ja) 1996-05-21 2001-11-05 シーメンス アクチエンゲゼルシヤフト 薄膜多層コンデンサ
JP2800787B2 (ja) * 1996-06-27 1998-09-21 日本電気株式会社 半導体記憶装置の製造方法
JPH1022476A (ja) 1996-07-02 1998-01-23 Sony Corp 容量素子
TW308727B (en) 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
US6395613B1 (en) 2000-08-30 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts
JP4056588B2 (ja) 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
KR19980064176A (ko) 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US5767561A (en) 1997-05-09 1998-06-16 Lucent Technologies Inc. Integrated circuit device with isolated circuit elements
US6249019B1 (en) 1997-06-27 2001-06-19 Micron Technology, Inc. Container capacitor with increased surface area and method for making same
US6432472B1 (en) 1997-08-15 2002-08-13 Energenius, Inc. Method of making semiconductor supercapacitor system and articles produced therefrom
US6200874B1 (en) 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
TW341729B (en) 1997-10-18 1998-10-01 United Microelectronics Corp Process for producing DRAM capacitors
US5827766A (en) * 1997-12-11 1998-10-27 Industrial Technology Research Institute Method for fabricating cylindrical capacitor for a memory cell
US6198168B1 (en) 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6025225A (en) 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
KR100292940B1 (ko) * 1998-03-30 2001-07-12 윤종용 디램 셀 캐패시터의 제조 방법
KR100268421B1 (ko) * 1998-04-18 2000-10-16 윤종용 커패시터 및 그의 제조 방법
US5981350A (en) 1998-05-29 1999-11-09 Micron Technology, Inc. Method for forming high capacitance memory cells
US6767789B1 (en) 1998-06-26 2004-07-27 International Business Machines Corporation Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US6458925B1 (en) 1998-08-03 2002-10-01 University Of Maryland, Baltimore Peptide antagonists of zonulin and methods for use of the same
JP4322330B2 (ja) 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US5956594A (en) 1998-11-02 1999-09-21 Vanguard International Semiconductor Corporation Method for simultaneously forming capacitor plate and metal contact structures for a high density DRAM device
JP4180716B2 (ja) 1998-12-28 2008-11-12 富士通株式会社 半導体装置の製造方法
US6204178B1 (en) 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
US6383861B1 (en) 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
US6303956B1 (en) 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6204143B1 (en) 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
US6667502B1 (en) 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US6159818A (en) 1999-09-02 2000-12-12 Micron Technology, Inc. Method of forming a container capacitor structure
US6395600B1 (en) 1999-09-02 2002-05-28 Micron Technology, Inc. Method of forming a contact structure and a container capacitor structure
US6403442B1 (en) 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
TW432546B (en) 1999-11-25 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
JP3595231B2 (ja) 1999-12-28 2004-12-02 株式会社東芝 半導体記憶装置及びその製造方法
KR20010061020A (ko) 1999-12-28 2001-07-07 박종섭 반도체소자의 제조방법
US6121084A (en) 2000-01-27 2000-09-19 Micron Technology, Inc. Semiconductor processing methods of forming hemispherical grain polysilicon layers, methods of forming capacitors, and capacitors
US6475855B1 (en) 2000-03-01 2002-11-05 Micron Technology, Inc. Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry
US6476432B1 (en) 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6372574B1 (en) 2000-06-02 2002-04-16 Micron Technology, Inc. Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion
KR100338775B1 (ko) 2000-06-20 2002-05-31 윤종용 Ｄｒａｍ을 포함하는 반도체 소자의 콘택 구조체 및 그형성방법
US6399490B1 (en) 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
DE10036724A1 (de) 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
DE10036725C2 (de) 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
US6482749B1 (en) 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US7115531B2 (en) 2000-08-21 2006-10-03 Dow Global Technologies Inc. Organosilicate resins as hardmasks for organic polymer dielectrics in fabrication of microelectronic devices
US6232168B1 (en) 2000-08-25 2001-05-15 Micron Technology, Inc. Memory circuitry and method of forming memory circuitry
US6787833B1 (en) 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
JP2002094027A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
WO2002047139A2 (en) 2000-12-04 2002-06-13 Ebara Corporation Methode of forming a copper film on a substrate
US6621112B2 (en) 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
KR100360414B1 (ko) 2001-01-05 2002-11-13 삼성전자 주식회사 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
KR100388682B1 (ko) 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
JP3671854B2 (ja) 2001-04-05 2005-07-13 松下電器産業株式会社 シリコン系基板の表面処理方法
KR100422063B1 (ko) 2001-05-02 2004-03-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
TW540154B (en) 2001-06-04 2003-07-01 Promos Technologies Inc Deep trench capacitor structure and its manufacturing method
KR100431656B1 (ko) 2001-09-11 2004-05-17 삼성전자주식회사 반도체 장치의 제조 방법
EP1306894A1 (en) 2001-10-19 2003-05-02 Infineon Technologies AG A method of forming a silicon dioxide layer on a curved Si surface
JP4060572B2 (ja) 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
US6656748B2 (en) 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
KR100487519B1 (ko) 2002-02-05 2005-05-03 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100423900B1 (ko) 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
US6617222B1 (en) 2002-02-27 2003-09-09 Micron Technology, Inc. Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
US6515325B1 (en) 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
JP4064695B2 (ja) 2002-03-19 2008-03-19 富士通株式会社 半導体装置の製造方法
KR100459707B1 (ko) 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR100473113B1 (ko) 2002-04-04 2005-03-08 삼성전자주식회사 반도체 장치의 커패시터 제조 방법
US6620724B1 (en) 2002-05-09 2003-09-16 Infineon Technologies Ag Low resistivity deep trench fill for DRAM and EDRAM applications
JP4047631B2 (ja) 2002-05-28 2008-02-13 エルピーダメモリ株式会社 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法
US6784479B2 (en) 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes
KR100475272B1 (ko) 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
US6727540B2 (en) 2002-08-23 2004-04-27 International Business Machines Corporation Structure and method of fabricating embedded DRAM having a vertical device array and a bordered bitline contact
JP4353685B2 (ja) 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置
US6645869B1 (en) 2002-09-26 2003-11-11 Vanguard International Semiconductor Corporation Etching back process to improve topographic planarization of a polysilicon layer
KR100481867B1 (ko) 2002-11-11 2005-04-11 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
JP4155810B2 (ja) 2002-12-13 2008-09-24 株式会社リコー 希土類マグネットブロックの製造装置
DE10259331B4 (de) 2002-12-18 2005-02-10 Infineon Technologies Ag Herstellungsverfahren für eine Photomaske für eine integrierte Schaltung und entsprechende Photomaske
US6812150B2 (en) 2002-12-26 2004-11-02 Micron Technology, Inc. Methods for making semiconductor device structures with capacitor containers and contact apertures having increased aspect ratios
JP4502173B2 (ja) 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TW578328B (en) 2003-03-28 2004-03-01 Gemtek Technology Co Ltd Dual-frequency inverted-F antenna
US6720232B1 (en) 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6939794B2 (en) 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
KR100526880B1 (ko) * 2003-06-27 2005-11-09 삼성전자주식회사 반도체 메모리에서의 스토리지 노드 콘택 형성방법과 그에따른 구조
JP2005032982A (ja) 2003-07-14 2005-02-03 Renesas Technology Corp 半導体装置
US7440255B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US6784069B1 (en) 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode
US7125781B2 (en) 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
DE10344814B3 (de) 2003-09-26 2005-07-14 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
JP4746835B2 (ja) 2003-10-20 2011-08-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US6962846B2 (en) 2003-11-13 2005-11-08 Micron Technology, Inc. Methods of forming a double-sided capacitor or a contact using a sacrificial structure
KR100546395B1 (ko) 2003-11-17 2006-01-26 삼성전자주식회사 반도체소자의 커패시터 및 그 제조방법
US7019346B2 (en) 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
KR100553835B1 (ko) 2004-01-26 2006-02-24 삼성전자주식회사 캐패시터 및 그 제조 방법
KR100568733B1 (ko) 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
US7153778B2 (en) 2004-02-20 2006-12-26 Micron Technology, Inc. Methods of forming openings, and methods of forming container capacitors
US7468323B2 (en) 2004-02-27 2008-12-23 Micron Technology, Inc. Method of forming high aspect ratio structures
US7005379B2 (en) 2004-04-08 2006-02-28 Micron Technology, Inc. Semiconductor processing methods for forming electrical contacts
US7279379B2 (en) 2004-04-26 2007-10-09 Micron Technology, Inc. Methods of forming memory arrays; and methods of forming contacts to bitlines
US7053453B2 (en) 2004-04-27 2006-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact and method of forming the same
KR100539268B1 (ko) 2004-06-24 2005-12-27 삼성전자주식회사 반도체 메모리 소자의 제조 방법
US7387939B2 (en) 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US20060024958A1 (en) 2004-07-29 2006-02-02 Abbas Ali HSQ/SOG dry strip process
US7160788B2 (en) 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
US7442600B2 (en) 2004-08-24 2008-10-28 Micron Technology, Inc. Methods of forming threshold voltage implant regions
US7235479B2 (en) 2004-08-26 2007-06-26 Applied Materials, Inc. Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials
US7439152B2 (en) 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7202127B2 (en) 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7312131B2 (en) 2004-11-30 2007-12-25 Promos Technologies Inc. Method for forming multilayer electrode capacitor
US7320911B2 (en) 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
JP2006217447A (ja) 2005-02-07 2006-08-17 Yazaki Corp 車両用表示装置
JP2006261193A (ja) 2005-03-15 2006-09-28 Toshiba Corp 半導体記憶装置およびその製造方法
US7557015B2 (en) 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7341909B2 (en) 2005-04-06 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
US7517753B2 (en) 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7491650B2 (en) 2005-07-27 2009-02-17 Micron Technology, Inc. Etch compositions and methods of processing a substrate
US7199005B2 (en) 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
TWI278069B (en) 2005-08-23 2007-04-01 Nanya Technology Corp Method of fabricating a trench capacitor having increased capacitance
US7608523B2 (en) 2005-08-26 2009-10-27 Disco Corporation Wafer processing method and adhesive tape used in the wafer processing method
US7226845B2 (en) 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US7713813B2 (en) 2005-08-31 2010-05-11 Micron Technology, Inc. Methods of forming capacitors
US20070057304A1 (en) 2005-09-12 2007-03-15 Infineon Technologies Ag Capacitor structure, memory cell and method for forming a capacitor structure
JP2007088113A (ja) 2005-09-21 2007-04-05 Sony Corp 半導体装置の製造方法
US7235485B2 (en) 2005-10-14 2007-06-26 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US20070099328A1 (en) 2005-10-31 2007-05-03 Yuan-Sheng Chiang Semiconductor device and interconnect structure and their respective fabricating methods
US7544621B2 (en) 2005-11-01 2009-06-09 United Microelectronics Corp. Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method
US7850836B2 (en) 2005-11-09 2010-12-14 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
JP2006135364A (ja) 2006-02-16 2006-05-25 Renesas Technology Corp 半導体集積回路装置の製造方法
US20070207622A1 (en) 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US7557013B2 (en) 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20070257323A1 (en) 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
KR100875654B1 (ko) * 2006-09-28 2008-12-26 주식회사 하이닉스반도체 반도체 소자의 스토리지노드콘택 형성 방법
US7902081B2 (en) 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
KR100840782B1 (ko) 2007-01-16 2008-06-23 삼성전자주식회사 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7807580B2 (en) 2007-04-30 2010-10-05 Spansion Llc Triple poly-si replacement scheme for memory devices
US7682924B2 (en) 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8268695B2 (en) 2008-08-13 2012-09-18 Micron Technology, Inc. Methods of making capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087501A1 (en) * 2000-06-28 2003-05-08 Hyundai Electronics Industries Co., Ltd. Capacitor and method of manufacturing the same
TW513801B (en) * 2000-07-31 2002-12-11 Infineon Technologies Ag Semiconductor-memory-cell arrangement and its production method
TW200715533A (en) * 2005-06-27 2007-04-16 Micron Technology Inc Semiconductor constructions, memory cells, dram arrays, electronic systems, methods of forming semiconductor constructions, and methods of forming dram arrays

Also Published As

Publication number Publication date
US20100266962A1 (en) 2010-10-21
KR20110039334A (ko) 2011-04-15
US8163613B2 (en) 2012-04-24
CN102089877A (zh) 2011-06-08
WO2010005670A3 (en) 2010-03-04
EP2297779B1 (en) 2015-12-02
WO2010005670A2 (en) 2010-01-14
US7759193B2 (en) 2010-07-20
EP2297779A2 (en) 2011-03-23
KR101184513B1 (ko) 2012-09-19
EP2297779A4 (en) 2012-12-05
TW201007889A (en) 2010-02-16
CN102089877B (zh) 2013-10-16
US20100009512A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
TWI384587B (zh) 形成複數個電容器之方法
US8470668B2 (en) Method for forming pillar type capacitor of semiconductor device
US11152368B2 (en) Semiconductor device including storage node electrode having filler and method for manufacturing the same
US20100096693A1 (en) Semiconductor device with vertical gate and method for fabricating the same
KR101748949B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
JP2010226109A (ja) キャパシタ構造物とその製造方法、及び前記キャパシタを含む半導体装置とその製造方法
US20060284228A1 (en) Semiconductor device and method for fabricating the same
JP2004104012A (ja) 半導体装置
KR101810531B1 (ko) 반도체 장치 및 그 제조 방법
KR101845977B1 (ko) 반도체 장치 및 그 제조 방법
US20100155802A1 (en) Semiconductor device and method of forming semiconductor device
US7612399B2 (en) Semiconductor integrated circuit devices
TWI396261B (zh) 堆疊式隨機動態存取記憶體之低寄生電容位元線之製造方法
KR20090068774A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
US20120025390A1 (en) Semiconductor device and method for fabricating the same
KR100520223B1 (ko) 반도체 소자 제조방법 및 그에 따른 구조
JP3976288B2 (ja) 半導体装置および半導体装置の製造方法
US20230363135A1 (en) Method of forming capacitor and method of manufacturing dram element by using the same
CN113130495B (zh) 半导体器件及其形成方法
JP2003007855A (ja) 半導体装置およびその製造方法
KR100929293B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100338959B1 (ko) 반도체 소자의 커패시터 하부전극 제조방법
JP4023163B2 (ja) キャパシタとその製造方法および半導体装置とその製造方法
CN115377008A (zh) 半导体结构的制备方法及半导体结构
TW200926358A (en) Method of manufacturing stack capacitors