CN115377008A - 半导体结构的制备方法及半导体结构 - Google Patents

Abstract

本申请提供一种半导体结构的制备方法及半导体结构，半导体结构的制备方法包括：提供衬底，衬底内设有间隔排布且相互平行的多条位线，位线沿第一方向延伸；在衬底上依次形成导电层和第一牺牲层；在第一牺牲层上通过两道光刻工序形成多组相互交错的第一沟槽和第二沟槽，第一沟槽和第二沟槽的交叠位置形成交叠沟槽；其中，第一沟槽沿第一方向延伸，第二沟槽沿第二方向延伸；去除至少部分暴露在交叠沟槽中的第一牺牲层，形成接触孔；在接触孔内填充绝缘柱，并以绝缘柱作为掩模刻蚀导电层，形成接触垫。本申请提供的半导体结构的制备方法可以减少接触垫的形成缺陷，增加产品良率；同时提高电容器的堆积密度，增大DRAM的数据存储量。

Description

半导体结构的制备方法及半导体结构

技术领域

本申请涉及半导体制备技术领域，尤其涉及一种半导体结构的制备方法及半导体结构。

背景技术

动态随机存取存储器(Dynamic random access memory，DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

DRAM包括多个重复的存储单元，每个存储单元包括电容器和晶体管，晶体管的栅极与字线(Word line，WL)相连、漏极与位线(Bit line，BL)相连、源极与电容器相连。其中，晶体管的有源区上设置有电容接触插塞，电容器通过接触垫与电容接触插塞电连接，实现电容器与有源区的导通。

然而，随着DRAM中电容尺寸的不断缩小，接触垫的制造变得越来越困难，同时接触垫的缺陷变的越来越多，造成产品良率降低，同时DRAM的存储容量也需增加。

发明内容

为了解决背景技术中提到的至少一个问题，本申请提供一种半导体结构的制备方法及半导体结构，能够减少接触垫的形成缺陷，提高产品良率；同时提高电容器的堆积密度，增大DRAM的数据存储量。

为了实现上述目的，本申请提供如下技术方案：

一方面，本申请提供一种半导体结构的制备方法，包括：

提供衬底，衬底内设有间隔排布且相互平行的多条位线，位线沿第一方向延伸；

在衬底上依次形成导电层和第一牺牲层；

在第一牺牲层上通过两道光刻工序形成多组相互交错的第一沟槽和第二沟槽，第一沟槽和第二沟槽的交叠位置形成交叠沟槽；其中，第一沟槽沿第一方向延伸，第二沟槽沿第二方向延伸；

去除至少部分暴露在交叠沟槽中的第一牺牲层，形成接触孔；

在接触孔内填充绝缘柱，并以绝缘柱作为掩模刻蚀导电层，形成接触垫。

如上所述的半导体结构的制备方法，可选的，第二方向与第一方向相互垂直。

如上所述的半导体结构的制备方法，可选的，在第一牺牲层上通过两道光刻工序形成多组相互交错的第一沟槽和第二沟槽，具体包括：

在第一牺牲层上形成第一掩膜层，并沿第一掩膜层去除第一牺牲层，形成多个第一沟槽；

在第一牺牲层上形成第二牺牲层，第二牺牲层部分填充在第一沟槽内；

在第二牺牲层上形成第二掩膜层，并沿第二掩膜层去除第二牺牲层，形成多个第二沟槽；其中，第二沟槽的槽口与第一沟槽的槽口平齐。

如上所述的半导体结构的制备方法，可选的，在衬底上依次形成导电层和第一牺牲层，具体包括：

在衬底上形成导电层；

在导电层上形成至少一层介质层。

如上所述的半导体结构的制备方法，可选的，在导电层上形成至少一层介质层，具体包括：

在导电层上形成第一介质层；

在第一介质层上形成第二介质层。

如上所述的半导体结构的制备方法，可选的，在第一牺牲层上形成第一掩膜层，并沿第一掩膜层去除第一牺牲层，具体包括：

在第二介质层上形成第一掩膜层；其中，第一掩膜层上具有多个沿第一方向延伸的第一掩膜开口，多个第一掩膜开口沿与第一方向垂直的方向间隔排布；

沿第一掩膜开口去除第二介质层，暴露出第一介质层的部分表面。

如上所述的半导体结构的制备方法，可选的，在导电层上形成第一介质层，具体包括：

在导电层上依次形成第一氧化物层和第一阻挡层。

如上所述的半导体结构的制备方法，可选的，在第一介质层上形成第二介质层，具体包括：

在第一阻挡层上依次形成第二氧化物层和第二阻挡层。

如上所述的半导体结构的制备方法，可选的，第一阻挡层和第二阻挡层均包括层叠的硬掩模层和抗反射层。

如上所述的半导体结构的制备方法，可选的，在第二牺牲层上形成第二掩膜层，并沿第二掩膜层去除第二牺牲层，具体包括：

在第二牺牲层上形成第二掩膜层；其中，第二掩膜层上具有多个沿与第一方向垂直的方向延伸的第二掩膜开口，多个第二掩膜开口沿第一方向间隔排布；

沿第二掩膜开口去除第二牺牲层，暴露出第一沟槽。

如上所述的半导体结构的制备方法，可选的，在第一牺牲层上形成第二牺牲层，第二牺牲层部分填充在第一沟槽内，具体包括：

在第一牺牲层上形成第三硬掩模层，第三硬掩模层部分填充在第一沟槽内；

在第三硬掩模层上形成第三抗反射层。

如上所述的半导体结构的制备方法，可选的，在接触孔内填充绝缘柱，并以绝缘柱作为掩膜刻蚀使导电层形成接触垫，具体包括：

去除部分第一牺牲层，并暴露出绝缘柱的部分；

形成包裹绝缘柱的保护层，保护层在绝缘柱之间形成间隔的小孔；

在小孔内填充绝缘柱；

刻蚀去除第一牺牲层及暴露在绝缘柱外的导电层，形成接触垫。

如上所述的半导体结构的制备方法，可选的，在小孔内填充绝缘柱之前，还包括：

刻蚀保护层和绝缘柱至小孔形成为圆孔；

在圆孔内填充绝缘柱。

如上所述的半导体结构的制备方法，可选的，形成包裹绝缘柱的保护层，具体包括：

采用原子层沉积工艺沉积保护层。

如上所述的半导体结构的制备方法，可选的，去除部分第一牺牲层，并暴露出绝缘柱的部分，具体包括：

刻蚀去除1/5-1/4厚的第一牺牲层。

如上所述的半导体结构的制备方法，可选的，接触垫和位线在衬底表面上的投影存在交叠。

另一方面，本申请提供一种半导体结构，半导体结构通过如上所述的制备方法制备而成。

本申请提供的半导体结构的制备方法及半导体结构，半导体结构的制备方法包括：提供衬底，衬底内设有间隔排布且相互平行的多条位线，位线沿第一方向延伸；在衬底上依次形成导电层和第一牺牲层；在第一牺牲层上通过两道光刻工序形成多组相互交错的第一沟槽和第二沟槽，第一沟槽和第二沟槽的交叠位置形成交叠沟槽；其中，第一沟槽沿第一方向延伸，第二沟槽沿第二方向延伸；去除至少部分暴露在交叠沟槽中的第一牺牲层，形成接触孔；在接触孔内填充绝缘柱，并以绝缘柱作为掩模刻蚀导电层，形成接触垫。本申请提供的接触垫的形成方法可以减少接触垫的形成缺陷，增加产品良率；同时提高电容器的堆积密度，增大DRAM的数据存储量。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作以简单介绍，显而易见地，下面描述中的附图是本申请的一些实施例。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例一提供的半导体结构的制备方法的流程示意图；

图2为本申请实施例一提供的衬底上形成有导电层和第一牺牲层的剖视图；

图3为图2中的导电层和第一牺牲层的立体示意图；

图4为本申请实施例一提供的接触垫在衬底中的投影图；

图5为本申请实施例一提供的在第一牺牲层上形成第一沟槽和第二沟槽的流程图；

图6为第一牺牲层上形成有第一掩膜层的结构图；

图7为图6中导电层以上的各层结构的立体图；

图8为本申请实施例一提供的在第一牺牲层形成第一沟槽的结构图；

图9为图8中导电层以上的各层结构的立体图；

图10为本申请实施例一提供的在第一牺牲层上形成第二牺牲层和第二掩膜层的结构图；

图11为图10中导电层以上的各层结构的立体图；

图12为本申请实施例一提供的在第一牺牲层上形成第二沟槽的结构图；

图13为图12中导电层以上的各层结构的立体图；

图14为本申请实施例一提供的第一牺牲层上形成接触孔的结构图；

图15为图14中导电层和第一牺牲层的立体图；

图16为图15中的接触孔内填充绝缘柱的结构图；

图17为以绝缘柱作为掩膜刻蚀形成接触垫的流程图；

图18为图16中去除部分第一氧化物层的结构图；

图19为图18中形成包裹绝缘柱的保护层的结构图；

图20为图19中去除部分保护层及绝缘柱的结构图；

图21为图20中在绝缘柱之间形成小孔的结构图；

图22为图21中小孔内填充绝缘柱的结构图；

图23为形成接触垫的结构图。

附图标记说明：

100-半导体结构；

1-衬底；2-导电层；3-第一牺牲层；4-第一掩膜层；5-第二牺牲层；6-第二掩膜层；

11-位线；12-有源区；13-浅沟槽隔离结构；14-接触插塞；15-绝缘结构；16-接触阻挡层；17-隔离结构；18-字线；21-接触垫；3a-第一沟槽；3b-第二沟槽；3c-交叠沟槽；3d-接触孔；3e-绝缘柱；31-第一介质层；32-第二介质层；33-保护层；41-第一掩膜开口；51-第三硬掩模层；52-第三抗反射层；61-第二掩膜开口；

111-第一位线层；112-第二位线层；113-位线阻挡层；311-第一氧化物层；312-第一阻挡层；321-第二氧化物层；322-第二阻挡层；331-小孔；

3311-圆孔；

A-硬掩模层；B-抗反射层。

具体实施方式

DRAM由多组相互垂直交错的字线和位线分割形成多个重复的存储单元，每个存储单元均包括电容器和晶体管，晶体管包括栅极、漏极和源极，栅极与字线相连，漏极与位线相连，源极与电容器相连。通过字线上的电压信号控制晶体管的打开或关闭，通过位线读取存储在电容器中的数据信息，或者，通过位线将数据信息写入到电容器中进行存储。

其中，晶体管的源极通过电容接触插塞及接触垫与电容器连接，电容接触插塞连接在源极上，接触垫与电容接触插塞接触，电容器与接触垫一一对应连接。

本申请实施例提供一种半导体结构的制备方法及半导体结构，半导体结构的制备方法可以用于形成密度较大的接触垫，同时减少接触垫的形成缺陷，增加产品良率。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

实施例一

本实施例提供一种半导体结构的制备方法，半导体结构的制备方法用于制备半导体结构，该半导体结构例如可以为DRAM。可以理解的是，半导体结构不限于为DRAM。

图1为本申请实施例一提供的半导体结构的制备方法的流程示意图；图2为本申请实施例一提供的衬底上形成有导电层和第一牺牲层的剖视图；图3为图2中的导电层和第一牺牲层的立体示意图；图4为本申请实施例一提供的接触垫在衬底中的投影图。

如图1所示，本实施例提供的半导体结构100的制备方法，包括：

S100、提供衬底1，衬底1内设有间隔排布且相互平行的多条位线11，位线11沿第一方向延伸。

如图2所示，衬底1上间隔设置有多个浅沟槽隔离结构13，相邻浅沟槽隔离结构13之间形成晶体管的有源区12。示例性的，构成浅沟槽隔离结构13的材料可以包括氧化硅、氮化硅等，构成有源区12的材料可以包括硅等。

衬底1内还设置有多条相互平行的位线11，位线11沿第一方向延伸，多条位线11间隔排布。另外，衬底1内还设置有多条相互平行的字线(图中未示出)，多条字线间隔排布，且字线沿与位线11垂直的方向延伸。

其中，位线11可以包括层叠设置的第一位线层111和第二位线层112，第一位线层111靠近有源区12和浅沟槽隔离结构13。示例性的，构成第一位线层111的材料可以为多晶硅，构成第二位线层112的材料可以为钨。

另外，第一位线层111和第二位线层112之间可以设置有位线阻挡层113，位线阻挡层113可以阻挡第一位线层111和第二位线层112之间的材料互相渗透，并且，位线阻挡层113可以实现第一位线层111和第二位线层112之间的电连接，构成位线阻挡层113的材料例如为氮化钛。

如图2所示，衬底1内还间隔设置有多个接触插塞14，接触插塞14位于相邻的位线11之间，各接触插塞14与各有源区12对应接合，接触插塞14用于实现有源区12与电容器的连接。示例性的，构成接触插塞14的材料可以包括多晶硅等导电材料。

为了实现接触插塞14和位线11之间的绝缘连接，接触插塞14和位线11之间可以设置有绝缘结构15。示例性的，构成绝缘结构15的材料可以包括氮化硅、氧化硅等，例如绝缘结构15包括连接在接触插塞14和位线11之间的层叠的氮化硅-氧化硅-氮化硅三层复合结构。

S200、在衬底1上依次形成导电层2和第一牺牲层3。

在实际应用中，如图2和图4所示，电容器(图中未示出)位于衬底上方，电容器通过接触垫21与有源区12导通，例如，电容器通过接触垫21与源极导通。通过在衬底1上沉积导电层2，通过导电层2形成接触垫21，接触垫21与位于其下方的接触插塞14接触，以通过接触垫21和接触插塞14实现电容器和有源区12的电连接。

通过在导电层2上形成第一牺牲层3，通过对第一牺牲层3进行刻蚀形成掩膜图形，以刻蚀后的第一牺牲层3作为掩膜版对导电层2进行刻蚀，最终使导电层2形成多个间隔的接触垫21，接触垫21与接触插塞14至少部分接触。

示例性的，导电层2和第一牺牲层3可以依次通过物理气相沉积工艺或化学气相沉积工艺沉积在衬底1上。

如图2所示，在衬底1上沉积导电层2之前，可以先在衬底1上沉积一层接触阻挡层16，接触阻挡层16位于接触插塞14和导电层2之间，用于阻挡接触插塞14和导电层2之间材料的相互渗透，接触阻挡层16还可以实现接触插塞14和导电层2的电连接。示例性的，构成接触阻挡层16的材料可以为氮化钛。

其中，本实施例中，第一牺牲层3包括至少一层介质层，在衬底1上依次形成导电层2和第一牺牲层3，具体为：先在衬底1上形成导电层2，然后在导电层2上形成至少一层介质层，例如，通过物理气相沉积工艺或化学气相沉积工艺在导电层2上沉积至少一层介质层。

如图2和图3所示，在一些实施例中，第一牺牲层3可以包括层叠的第一介质层31和第二介质层32。在导电层2上形成第一牺牲层3，具体为：在导电层2上形成第一介质层31，例如，在导电层2上沉积形成第一介质层31；然后，在第一介质层31上形成第二介质层32，例如，在第一介质层31上沉积形成第二介质层32。

本实施例中，第一介质层31可以包括第一氧化物层311和第一阻挡层312，第二介质层32可以包括第二氧化物层321和第二阻挡层322。在导电层2上形成第一介质层31和第二介质层32，具体为：在导电层2上依次形成第一氧化物层311、第一阻挡层312、第二氧化物层321和第二阻挡层322。

其中，第一阻挡层312和第二阻挡层322均包括层叠的硬掩模层A和抗反射层B。通过依次层叠硬掩模层A和抗反射层B既可以改善光刻工艺中的驻波效应，又可以增加刻蚀工艺的调节空间，从而提高后续在第一介质层31和第二介质层32上进行刻蚀工艺的刻蚀精度，最终可以提高刻蚀形成的接触垫21的位置精度。

如图2和图3所示，在导电层2上形成第一牺牲层3即包括：在导电层2上依次形成第一氧化物层311、硬掩模层A、抗反射层B、第二氧化物层321、硬掩模层A、抗反射层B。其中，硬掩模层A具体可以为旋涂硬掩模组合物层，例如SOH层；抗反射层B具体可以为氮氧化硅层。

S300、在第一牺牲层3上通过两道光刻工序形成多组相互交错的第一沟槽3a和第二沟槽3b，第一沟槽3a和第二沟槽3b的交叠位置形成交叠沟槽3c；其中，第一沟槽3a沿第一方向延伸，第二沟槽3b沿第二方向延伸。

通过第一牺牲层3上经过两道光刻工序后，形成多组间隔的第一沟槽3a和多组间隔的第二沟槽3b，第一沟槽3a和第二沟槽3b相互交错。第一沟槽3a和第二沟槽3b交叠的位置可形成交叠沟槽3c，后续通过对交叠沟槽3c所在的部位进行处理，以使导电层2形成多个间隔的接触垫21。

其中，第一沟槽3a沿第一方向延伸，即第一沟槽3a的延伸方向与位线11的延伸方向平行，这样便于对第一沟槽3a进行定位，进而，由第一沟槽3a和第二沟槽3b共同形成的交叠沟槽3c的位置更准确，从而可以提升接触垫21的位置的精确度，保证电容器和有源区12电连接的性能。

另外，为了进一步提升接触垫21定位的准确性，第二方向可以与第一方向相互垂直，即第二沟槽3b的延伸方向与第一沟槽3a的延伸方向相互垂直。例如，第二沟槽3b的延伸方向与字线的延伸方向平行。

如图2所示，需要说明的是，为了使各接触垫21之间相互绝缘，在衬底1上沉积导电层2之前，可以在衬底1上形成隔离结构17，相邻接触垫21通过隔离结构17相互绝缘隔离。示例性的，构成隔离结构17的材质可以为氮化硅。

另外，可以先在衬底1上形成隔离结构17，然后在衬底1上沉积接触阻挡层16，接触阻挡层16覆盖隔离结构17。

图5为本申请实施例一提供的在第一牺牲层上形成第一沟槽和第二沟槽的流程图；

图6为第一牺牲层上形成有第一掩膜层的结构图；图7为图6中导电层以上的各层结构的立体图；图8为本申请实施例一提供的在第一牺牲层形成第一沟槽的结构图；图9为图8中导电层以上的各层结构的立体图。

图10为本申请实施例一提供的在第一牺牲层上形成第二牺牲层和第二掩膜层的结构图；图11为图10中导电层以上的各层结构的立体图；图12为本申请实施例一提供的在第一牺牲层上形成第二沟槽的结构图；图13为图12中导电层以上的各层结构的立体图。

如图5所示，具体的，在第一牺牲层3上通过两道光刻工序形成多组相互交错的第一沟槽3a和第二沟槽3b，包括如下步骤：

S310、在第一牺牲层3上形成第一掩膜层4，并沿第一掩膜层4去除第一牺牲层3，形成多个第一沟槽3a。

如图6至图9所示，首先在第一牺牲层3上形成第一掩膜层4，第一掩膜层4上具有第一掩膜图案，通过将第一掩膜图案作为掩膜版，对第一牺牲层3上暴露在第一掩膜图案之外的区域进行刻蚀，以形成第一沟槽3a。

示例性的，第一掩膜层4可以为形成在第一牺牲层3上的第一光刻胶层，第一光刻胶层具有第一掩膜图案，以使第一牺牲层3的表面的部分区域暴露在第一掩膜图案外。刻蚀形成第一沟槽3a后，去除第一光刻胶层。

具体的，S310可以包括：

在第二介质层32上形成第一掩膜层4；其中，第一掩膜层4上具有多个沿第一方向延伸的第一掩膜开口41，多个第一掩膜开口41沿与第一方向垂直的方向间隔排布。

如图6和图7所示，在第二介质层32顶层的抗反射层B上形成第一掩膜层4，例如，在该抗反射层B上形成具有第一掩膜图案的第一光刻胶层，第一光刻胶层具有多个第一掩膜开口41，第一掩膜开口41沿第一方向延伸，多个第一掩膜开口41沿与第一方向垂直的方向间隔排布。

如图8和图9所示，在第二介质层32上形成第一掩膜层4后，以第一掩膜层4作为掩膜版对第二介质层32进行刻蚀，即对暴露在第一掩膜开口41内的第二介质层32进行刻蚀，刻蚀去除第二介质层32的抗反射层B、硬掩模层A及第二氧化物层321的暴露在第一掩膜开口41内的部分。第二氧化物层321形成多个沿第一方向延伸并沿第二方向间隔排布的第一沟槽3a，第一介质层31表面对应第一沟槽3a的槽口的部分暴露在图案化后的第二氧化物层321外，即暴露出位于第一介质层31顶层的抗反射层B的部分表面。

S320、在第一牺牲层3上形成第二牺牲层5，第二牺牲层5部分填充在第一沟槽3a内。

如图10和图11所示，通过对第二介质层32进行刻蚀，在第一介质层31的表面上形成第一沟槽3a后，再在第一牺牲层3(即第一介质层31)的表面上形成第二牺牲层5，例如，在第一介质层31上沉积形成第二牺牲层5，第二牺牲层5形成在第一介质层31表面上并填充入第一沟槽3a内。

具体的，第二牺牲层5可以包括第三硬掩模层51和第三抗反射层52，第三硬掩模层51和第三抗反射层52的作用与前述第一介质层31及第二介质层32中的硬掩模层A和抗反射层B的作用相同，此处不再赘述。

在第一牺牲层3上形成第二牺牲层5包括：在第一牺牲层3(即第一介质层31)的表面上形成第三硬掩模层51，第三硬掩模层51部分填充在第一沟槽3a内，然后在第三硬掩模层51上形成第三抗反射层52。

S330、在第二牺牲层5上形成第二掩膜层6，并沿第二掩膜层6去除第二牺牲层5，形成多个第二沟槽3b；其中，第二沟槽3b的槽口与第一沟槽3a的槽口平齐。

如图10和图11所示，在第一牺牲层3上形成第二牺牲层5后，在第二牺牲层5上形成第二掩膜层6，即在第三抗反射层52上形成第二掩膜层6。

其中，第二掩膜层6例如为第二光刻胶层，第二光刻胶层具有第二掩膜图案，使第三抗反射层52的部分表面暴露在第二掩膜层6外。具体的，第二掩膜层6上具有多个沿与第一方向垂直的方向延伸的第二掩膜开口61，多个第二掩膜开口61沿第一方向间隔排布。

如图12和图13所示，以第二掩膜层6为掩膜版，在第二掩膜开口61处对第二牺牲层5进行刻蚀，刻蚀至第三硬掩模层51，使第三硬掩模层51图案化形成多个第二沟槽3b，并暴露出第一沟槽3a。

形成的第二沟槽3b的延伸方向与第一沟槽3a的延伸方向相互垂直，第二沟槽3b和第一沟槽3a共同形成沿第一方向和第二方向阵列排列的多个交叠沟槽3c。并且，通过控制刻蚀速率和刻蚀时间，使第二沟槽3b的槽口与第一沟槽3a的槽口平齐，以提高后续在第一沟槽3a和第二沟槽3b共同形成的交叠沟槽3c内的刻蚀质量，减少倒塌风险以及提高刻蚀的均匀性。

S400、去除至少部分暴露在交叠沟槽3c中的第一牺牲层3，形成接触孔3d。

图14为本申请实施例一提供的第一牺牲层上形成接触孔的结构图；图15为图14中导电层和第一牺牲层的立体图。

如图14和图15所示，在第一牺牲层3(即第一介质层31)上形成第一沟槽3a和第二沟槽3b后，以第一沟槽3a和第二沟槽3b共同形成的图案作为掩膜版对第一牺牲层3(即第一介质层31)进行刻蚀。其中，对暴露在第一沟槽3a和第二沟槽3b交叠部位形成的交叠沟槽3c内的第一介质层31进行刻蚀。

由第一介质层31顶层的抗反射层B向底层的第一氧化物层311刻蚀，随着刻蚀的进行，会刻蚀掉交叠沟槽3c外周的部分第一沟槽3a和第二沟槽3b的槽壁，形成的接触孔3d也由方角逐渐趋于圆角。直至刻蚀到第一氧化物层311，在第一氧化物层311内形成的接触孔3d近似为圆孔3311。

其中，如图14和图15所示，刻蚀进行至第一氧化物层311，并去除第一氧化物层311上方的硬掩模层A和抗反射层B，在第一氧化物层311中形成接触孔3d。需要说明的是，通过控制刻蚀速率及刻蚀时间，可以使接触孔3d延伸至第一氧化物层311的中部，或者，接触孔3d可以贯穿第一氧化物层311。

S500、在接触孔3d内填充绝缘柱3e，并以绝缘柱3e作为掩膜刻蚀导电层2，形成接触垫21。

图16为图15中的接触孔内填充绝缘柱的结构图；图17为以绝缘柱作为掩膜刻蚀形成接触垫的流程图；图18为图16中去除部分第一氧化物层的结构图；图19为图18中形成包裹绝缘柱的保护层的结构图；图20为图19中去除部分保护层及绝缘柱的结构图；图21为图20中在绝缘柱之间形成小孔的结构图；图22为图21中小孔内填充绝缘柱的结构图；图23为形成接触垫的结构图。

如图16所示，在第一氧化物层311中形成接触孔3d后，在接触孔3d中填充绝缘材料形成绝缘柱3e。示例性的，该绝缘材料可以为氮化硅。其中，填充的绝缘材料可以高于第一氧化物层311的表面，以保证绝缘材料完全填充第一氧化物层311中的接触孔3d。填充完绝缘材料后，再对高于第一氧化物层311表面的绝缘柱3e进行刻蚀或研磨，使绝缘柱3e与第一氧化物层311上表面平齐。

如图17所示，在S500中，以绝缘柱3e作为掩膜刻蚀使导电层2形成接触垫21，具体包括：

S510、去除部分第一牺牲层3，并暴露出绝缘柱3e的部分。

如图18所示，刻蚀掉部分第一牺牲层3(即第一氧化物层311)，暴露出绝缘柱3e的部分。示例性的，刻蚀可以采用干法刻蚀或湿法刻蚀，通过对刻蚀气体或蚀刻液进行选择，刻蚀掉部分第一氧化物层311，而保留绝缘柱3e。

其中，去除的第一氧化物层311的厚度可以为其总厚度的1/5-1/4，使暴露出的绝缘柱3e的高度为第一氧化物层311的总厚度的1/5-1/4。便于后续在暴露的绝缘柱3e外形成保护层33，并保证后续通过保护层33之间的间隙对第一氧化物层311继续进行刻蚀的冗余量，降低后续将所述间隙刻蚀成圆孔的难度。

S520、形成包裹绝缘柱3e的保护层33，保护层33在绝缘柱3e之间形成间隔的小孔331。

如图19所示，具体的，可以采用原子层沉积工艺(ALD工艺)在第一氧化物层311上沉积保护层33，ALD工艺沉积形成的保护层33包裹在绝缘柱3e外部，相邻的绝缘柱3e外部的保护层33之间形成小孔331。进而，可以在小孔331内继续填充绝缘柱3e，以此增大绝缘柱3e的密度，继而增大形成的接触垫21的密度，增大与接触垫21一一对应的电容的密度，从而增大DRAM的存储量，提升DRAM的利用率。

示例性的，构成保护层33的材料可以与构成第一氧化物层311的材料相同，例如，保护层33为氧化硅层。

其中，可以理解的是，包裹在绝缘柱3e外部的保护层33的厚度可决定小孔331的大小，因此，可通过对ALD工艺的速率及时长进行控制，控制保护层33的厚度，使小孔331的横截面积略小于接触孔3d的横截面积，随着对小孔331的进一步刻蚀，使小孔331形成为和接触孔3d几乎同样大小的圆孔3311。

S530、在小孔331内填充绝缘柱3e。

如图20和图21所示，具体的，在小孔331内填充绝缘柱3e之前。通过对保护层33和第一氧化物层311进行刻蚀，使绝缘柱3e露出。然后，继续同时刻蚀保护层33、第一氧化物层311和绝缘柱3e，保护层33之间的小孔331的外周存在棱角的部位由于受到的蚀刻速率较大，随着刻蚀的进行，对小孔331外缘的棱角部分的材料刻蚀的越多，小孔331的尺寸逐渐增大，直至小孔331形成为与接触孔3d同样大小的圆孔3311。

随着刻蚀的进行，保护层33、绝缘柱3e及第一氧化物层311的厚度均减小。如图21所示，当小孔331形成为与接触孔3d同样大小的圆孔3311时，例如，绝缘柱3e和圆孔3311均与第一氧化物层311的表面平齐。如图22所示，刻蚀使小孔331形成为与接触孔3d同样大小的圆孔3311后，再在圆孔3311中填充绝缘柱3e。

S540、刻蚀去除第一牺牲层3及暴露在绝缘柱3e外的导电层2，形成接触垫21。

如图23所示，在圆孔3311中填充完绝缘柱3e之后，刻蚀去除第一牺牲层3，之后，以接触孔3d内的绝缘柱3e及圆孔3311内的绝缘柱3e为掩模，刻蚀掉暴露在绝缘柱3e之外的导电层2，以使导电层2形成多个间隔排布的接触垫21。

可以理解的是，通过在圆孔3311中填充绝缘柱3e，在原有阵列排布的绝缘柱3e的基础上，各绝缘柱3e之间的间隙内又增加了绝缘柱3e，增大了绝缘柱3e的密度，从而增大了接触垫21的密度，增大了与接触垫21一一对应的电容器的密度，进而，增大了DRAM的存储量，提升了DRAM的利用率。

另外，如图4所示，本实施例中，刻蚀导电层2形成的各接触垫21在阵列排列和空隙中增设接触垫21的基础上，接触垫21和位线11在衬底1表面上的投影可以存在交叠。

在实际应用中，接触插塞14通常位于垂直交错的字线18和位线11之间形成的空隙内，本实施例通过接触垫21和位线11在衬底1表面的投影有交叠，接触垫21和接触插塞14之间不完全重合，而是接触垫21相对接触插塞14有偏移。如此，与接触垫21一一对应的电容器也不需要正对接触插塞14设置，可以提高电容的堆集密度。

本实施例提供的半导体结构100的制备方法，通过在衬底1上依次形成导电层2和第一牺牲层3，在第一牺牲层3上通过两道光刻工序形成多组相互交错的第一沟槽3a和第二沟槽3b，第一沟槽3a和第二沟槽3b交叠的位置形成交叠沟槽3c，通过刻蚀去除暴露在交叠沟槽3c内的至少部分第一牺牲层3形成接触孔3d，并在接触孔3d内填充绝缘柱3e，以绝缘柱3e作为掩膜刻蚀导电层2，形成接触垫21。其中，通过使第一沟槽3a沿与衬底1内的位线11平行的第一方向延伸，第二沟槽3b沿第二方向延伸，第二方向与第一方向交错，可形成阵列排布的交叠沟槽3c，进而形成阵列排布的接触孔3d，通过在接触孔3d内填充绝缘柱3e以及利用绝缘柱3e自对准形成的圆孔3311，不仅提高了接触孔3d和圆孔3311的排列精度，减少后续形成的接触垫的短路风险；同时，增加了接触垫的密度以及电容器的密度，增大了DRAM的数据存储量。此外，接触孔3d和圆孔3311的错位排布有利于电容器的六角堆积方式的实现，进一步增大电容器的堆积密度。

实施例二

本实施例提供一种半导体结构100，该半导体结构100采用实施例一中的半导体结构100的制备方法制备而成。

具体的，半导体结构100包括衬底1，衬底1包括有源区12和浅沟槽隔离结构13，有源区12的表面上设有接触插塞14，相邻接触插塞14之间设有位线11，位线11和接触插塞14之间通过绝缘结构15隔离。接触插塞14的表面上设有接触垫21，接触垫21和接触插塞14一一对应，接触垫21和接触插塞14之间通过隔离结构17隔离。另外，半导体结构100还可以包括位于衬底1上方的电容器，电容器和接触垫21一一对应连接。

本实施例中，接触垫21由衬底1上的导电层2刻蚀形成，具体通过在导电层2上形成第一牺牲层3，在第一牺牲层3上通过两道光刻工艺形成相互交错的第一沟槽3a和第二沟槽3b，第一沟槽3a和第二沟槽3b的交叠位置形成交叠沟槽3c，通过对交叠沟槽3c的部位进行刻蚀，最终在导电层2上形成部分接触垫21；并且，通过在接触孔3d内填充绝缘柱3e以及利用绝缘柱3e自对准形成的圆孔3311，不仅提高了接触孔3d和圆孔3311的排列精度，减少后续形成的接触垫的短路风险；同时，增加了接触垫的密度以及电容器的密度，增大了DRAM的数据存储量。此外，接触孔3d和圆孔3311的错位排布有利于电容器的六角堆积方式的实现，进一步增大电容器的堆积密度。

另外，第一沟槽3a的延伸方向与衬底1中的位线11的延伸方向相同，可以提高接触垫21的定位精准度；在一些实施例中，第二沟槽3b的延伸方向可以与位线11的延伸方向相互垂直，例如，第二沟槽3b的延伸方向与字线18的延伸方向相同，以进一步提高接触垫21的位置精准度。从而，提高电容器的位置精准度。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，需要理解的是，本文中使用的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的相连或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (17)

1.一种半导体结构的制备方法，其特征在于，包括：

提供衬底，所述衬底内设有间隔排布且相互平行的多条位线，所述位线沿第一方向延伸；

在所述衬底上依次形成导电层和第一牺牲层；

在所述第一牺牲层上通过两道光刻工序形成多组相互交错的第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽的交叠位置形成交叠沟槽；其中，所述第一沟槽沿所述第一方向延伸，所述第二沟槽沿第二方向延伸；

去除至少部分暴露在所述交叠沟槽中的所述第一牺牲层，形成接触孔；

在所述接触孔内填充绝缘柱，并以所述绝缘柱作为掩模刻蚀所述导电层，形成接触垫。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二方向与所述第一方向相互垂直。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述在所述第一牺牲层上通过两道光刻工序形成多组相互交错的第一沟槽和第二沟槽，具体包括：

在所述第一牺牲层上形成第一掩膜层，并沿所述第一掩膜层去除所述第一牺牲层，形成多个所述第一沟槽；

在所述第一牺牲层上形成第二牺牲层，所述第二牺牲层部分填充在所述第一沟槽内；

在所述第二牺牲层上形成第二掩膜层，并沿所述第二掩膜层去除所述第二牺牲层，形成多个所述第二沟槽；其中，所述第二沟槽的槽口与所述第一沟槽的槽口平齐。

4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述在所述衬底上依次形成导电层和第一牺牲层，具体包括：

在所述衬底上形成导电层；

在所述导电层上形成至少一层介质层。

5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述在所述导电层上形成至少一层介质层，具体包括：

在所述导电层上形成第一介质层；

在所述第一介质层上形成第二介质层。

6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述在所述第一牺牲层上形成第一掩膜层，并沿所述第一掩膜层去除所述第一牺牲层，具体包括：

在所述第二介质层上形成第一掩膜层；其中，所述第一掩膜层上具有多个沿所述第一方向延伸的第一掩膜开口，多个所述第一掩膜开口沿与所述第一方向垂直的方向间隔排布；

沿所述第一掩膜开口去除所述第二介质层，暴露出所述第一介质层的部分表面。

7.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述在所述导电层上形成第一介质层，具体包括：

在所述导电层上依次形成第一氧化物层和第一阻挡层。

8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述在所述第一介质层上形成第二介质层，具体包括：

在所述第一阻挡层上依次形成第二氧化物层和第二阻挡层。

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述第一阻挡层和所述第二阻挡层均包括层叠的硬掩模层和抗反射层。

10.根据权利要求3-9任一项所述的半导体结构的制备方法，其特征在于，所述在所述第二牺牲层上形成第二掩膜层，并沿所述第二掩膜层去除所述第二牺牲层，具体包括：

在所述第二牺牲层上形成第二掩膜层；其中，所述第二掩膜层上具有多个沿与所述第一方向垂直的方向延伸的第二掩膜开口，多个所述第二掩膜开口沿所述第一方向间隔排布；

沿所述第二掩膜开口去除所述第二牺牲层，暴露出所述第一沟槽。

11.根据权利要求3-9任一项所述的半导体结构的制备方法，其特征在于，所述在所述第一牺牲层上形成第二牺牲层，所述第二牺牲层部分填充在所述第一沟槽内，具体包括：

在所述第一牺牲层上形成第三硬掩模层，所述第三硬掩模层部分填充在所述第一沟槽内；

在所述第三硬掩模层上形成第三抗反射层。

12.根据权利要求1-9任一项所述的半导体结构的制备方法，其特征在于，所述在所述接触孔内填充绝缘柱，并以所述绝缘柱作为掩膜刻蚀使所述导电层形成接触垫，具体包括：

去除部分所述第一牺牲层，并暴露出所述绝缘柱的部分；

形成包裹所述绝缘柱的保护层，所述保护层在所述绝缘柱之间形成间隔的小孔；

在所述小孔内填充所述绝缘柱；

刻蚀去除所述第一牺牲层及暴露在所述绝缘柱外的导电层，形成接触垫。

13.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述在所述小孔内填充所述绝缘柱之前，还包括：

刻蚀所述保护层和所述绝缘柱至所述小孔形成为圆孔；

在所述圆孔内填充所述绝缘柱。

14.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述形成包裹所述绝缘柱的保护层，具体包括：

采用原子层沉积工艺沉积所述保护层。

15.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述去除部分所述第一牺牲层，并暴露出所述绝缘柱的部分，具体包括：

刻蚀去除1/5-1/4厚的所述第一牺牲层。

16.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述接触垫和所述位线在所述衬底表面上的投影存在交叠。

17.一种半导体结构，其特征在于，所述半导体结构通过如权利要求1-16任一项所述的制备方法制备而成。

Images