TWI237311B - Method for forming silicon dioxide layers on substrates using atomic layer deposition and semiconductor device formed by the said method - Google Patents

Method for forming silicon dioxide layers on substrates using atomic layer deposition and semiconductor device formed by the said method Download PDF

Info

Publication number
TWI237311B
TWI237311B TW092116363A TW92116363A TWI237311B TW I237311 B TWI237311 B TW I237311B TW 092116363 A TW092116363 A TW 092116363A TW 92116363 A TW92116363 A TW 92116363A TW I237311 B TWI237311 B TW I237311B
Authority
TW
Taiwan
Prior art keywords
period
catalyst
reactant
cavity
time
Prior art date
Application number
TW092116363A
Other languages
English (en)
Other versions
TW200407981A (en
Inventor
Joo-Won Lee
Kang-Soo Chu
Jae-Eun Park
Jong-Ho Yang
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200407981A publication Critical patent/TW200407981A/zh
Application granted granted Critical
Publication of TWI237311B publication Critical patent/TWI237311B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]

Description

1237311 玖、發明說明： Μ所屬之技術領域 本發明是有關於一種譬如在半導體製造中使用原子層 沈積製程（atomic layer deposition process，簡稱 ALD)於基 底上成長二氧化矽層的改善方法。本發明的方法有助於非 常精確地去控制一二氧化矽層的特性，其例如是應用於一 閘氧化層或是一介電層。本發明的方法在半導體製造中製 作閘極間隙壁、閘氧化層、矽化阻擋層、位元線間隙壁、 內層介電層、蝕刻中止層以及相關最後或中間產物上具有 特別的效用。 先前技術 在半導體元件的製造中，二氧化矽層通常是藉由一化 學氣相沈積法（CVD)、低壓化學氣相沈積法（LPCVD)或電 漿化學氣相沈積法（PECVD)形成於一基底上。這些技術被 認爲在較低溫下可提供一優異的階梯覆蓋性（step coverage)。然而，當半導體元件密度增加時，其中相關的 構件包含元件的高度同樣也會增加。因此，由於增加的圖 案密度變動（variation)與一伴隨而來之均勻性（uniformity) 的減少而產生問題。 如美國專利第6090442號（Klaus ’442)所教示，係作爲 參考用，其中已有使用一種用原子層沈積技術作爲解決這 些問題的方法。然而，Klaus M42教示此種原子層沈積技 術卻有很大的缺點，主要是其所需溫度通常大於600K， 1 1636pif.doc/008 5 1237311 而爲完成表面反應所需之反應物暴露（exPosure)大於l〇9L (此處之1L=10·6 Ton* sec)。這種高溫與高暴露的步驟因各 種原因包含實施難度（difficulty)而對超薄（ultra~thin)薄膜 沈積應用來說是不想要的。
Klaus ’442專利因而教示一種改良方法，用以解決此 種問題。Klaus ’442提供一種在室溫下於官能性基底 (functionalized substrate)上成長原子層薄膜的方法，其係 利用催化的二元反應連續化學作用。根據Klaus ’442專利， 一種在室溫使用兩催化劑輔助（catalyst-assisted)「自行反 應（self-reaction)」之兩步驟（two-step)原子層沈積（ALD)製 程可用以於一 0H結尾（OH terminated)基底上成長一二氧 化矽膜。 於一具體的實施例中’Klaus ’442使用四氯化矽（SiCl4) 作爲一「第一分子前驅物（precursor)」以及用啶(pyridine) 作爲一催化劑。首先，基底被用如H20之0Η·官能化而作 爲一「第一官能基」。接下來，將官能性基底暴露於一催 化劑與一第一分子前驅物下，其中催化劑是Lewis基或 Lewis酸（例如 D定），而第一分子前驅物包含成長薄膜的 主要元素就像一第二官能基（例如SiCl4)。如Klaus ’442所 述，在第一「半反應（half-reaction)」中，催化齊!]與官能性 基底的第一官能基反應，然後第一分子前驅物與第一官能 基產生反應（被催化劑活化）導致催化齊〗@胃# (displacement)與基底之第一官能基和第一*分子前驅物之主 要元素（primary element)之間的鍵結。將這兩很1反應放在 1 I 636pif.doc/008 6 1237311 一起則包括第一「半反應」與代表薄膜形成的開端即現在 位於薄膜表面的第二官能基。 在Klaus，442製程中，需從反應腔體中淸除額外的第 一分子前驅物和其他副產物（byproduct)，並且暴露部分反 應的基底於添加的催化劑與一第二分子前驅物中。催化劑 會藉著與沿薄膜表面暴露出之第二官能基及第二分子前驅 物的反應而活化第二官能基，致使第二官能基的置換以及 導致一鍵結至第一分子前驅物之主要元素。目前，第二分 子前驅物與第一分子前驅物之主要元素及催化劑間的鍵產 生反應，而導致催化劑的置換與第一官能基於新生成之表 面層上的沈積，以便完成一整個成長/沈積循環以及恢復 基底表面至一官能狀態以備接下來的循環。 雖然Klaus ’442專利的催化劑輔助沈積製程代表原子 層沈積技術的重要發展，且使室溫原子層沈積技術成爲可 能，但是卻發現用Klaus ’442技術成長的薄膜在表面密度、 均勻性與品質上無法滿足半導體業界中增加地高要求標 準。隨著持續小型化（ever-smaller)的微電子零件似乎從未 終止之發展，在半導體元件的特性上需要更加精準的控 制。這樣的精準控制需要增加地高均勻表面特性及圖案密 度。目前已知依照本發明原子層沈積技術中新的改進處是 製作半導體元件之薄膜，其具有優異的表面密度與顯著地 比習知方法所得到的更均勻的表面特性，導致在一薄膜層 特性上以及在適於現代小型化（miniaturization)應用之較高 品質半導體元件中更精確的控制。 1 1636pif.doc/008 7 1237311
Klaus ’442專利表示：強胺基（strong amine base)如三 乙胺（triethylamine) ((C2H5)3N)已知是在氯矽烷 (chlorosilane)的存在下形成鹽化合物如三乙基氯化銨 (triethylammonium chloride) (NH+(C2H5)3C1)。這些鹽會污 染表面以及降解其反應效率（第9欄之第24〜28行）。因此， Klaus ’442似乎未教示在原子層沈積應用中有三乙胺的存 在，即第三脂族胺（tertiary aliphatic amine)。但是，在本 發明中，製程條件的控制配上多種淸除方法已知用以解決 上述問題。 發明內容 因此，本發明之目的是提供一種使用原子層沈積製程 (ALD)成長高均勻性薄膜的改善方法，此種薄膜具有較佳 的表面密度、相當高的純度(purity)以及對表面特性的高精 確控制。 本發明之再一目的是提供一種原子層沈積製程，以於 一半導體基底上形成二氧化矽層，其中使用具有至少兩個 矽原子的矽化合物（silicon compound)作爲其中一種反應物 (reactant)材料。 本發明之另一目的是提供〜種原子層沈積製程，以於 -半導體基底上贼―純物，其中㈣第三脂族胺化 合物作爲一催化劑(catalyst)材料。 本發明之又-目的疋提供最佳的溫度與壓力範圍，以 實施本發明之方法。 本發明之又-目的疋提供用以實施沈積循環（cycle)之 1 1 636pit、.doc/008 8 1237311 反應/淸除製程順序（reacti〇n//Purging process sequence)以及 時間的選擇（timing)與技術，以增進本發明之方法的好處。 本發明之又一目的是提供一種硬化藉由本發明之方法 於一基底上形成的一二氧化矽薄膜的方法。 本發明之又一目的是提供一種改良的半導體元件，其 具有一*基底’基底上有一' 一化砂層，其具有較佳的表面 密度、相當高的純度以及沿基底表面沈積的均句性，而此 種二氧化矽層可作爲閘極間隙壁、閘氧化層、矽化阻擋層、 位元線間隙壁、內層介電層、蝕刻中止層及類似者。 本發明之又一目的是提供一種催化劑輔助（catalyst-assisted)原子層沈積製程方法，以於一半導體基底上形成 二氧化矽層，其中使用六氯二矽（Si2Cl6)作爲第一反應物或 使用第三脂族胺作爲催化劑’抑或兩者均採用。 根據上述與其它目的，本發明提出一種使用催化劑輔 助原子層沈積製程方法於一半導體基底上形成二氧化矽薄 膜的方法，這種薄膜具有增進的特性與純度。於一發明實 施例中，具有至少兩個矽原子的一矽化合物如六氯二矽是 作爲一原子層沈積製程的第一反應物。於一第二發明實施 例中，一第三脂族胺化合物如三甲胺是作爲一原子層沈積 製程的催化劑。於一第三發明實施例中，具有至少兩個矽 原子的一矽化合物如六氯二矽是作爲一原子層沈積製程的 第一反應物，以及一第三脂族胺化合物如三甲胺是作爲一 原子層沈積製程的催化劑。於一其他發明實施例中，提供 硬化沈積的二氧化矽薄膜的方法、建立用以實施本發明之 1 1636pif.doc/〇〇8 9 1237311 最佳的溫度與壓力條件以及描述本發明之方法的選擇性反 應/淸除製程順序。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細 說明如下： 實施方式 表一
下列之表一是比較後續本發明之三個實施例與習知高 溫原子層沈積技術（atomic layer deposition technique，簡 稱ALD technique)以及Klaus ‘442專利的催化劑輔助 (catalyst-assisted)原子層沈積技術在理論上的化學反應 (theoretical chemical reaction)之摘要（summary)。 高溫原子層沈積 Si-0H* + SiCl4^Si-0-Si-Cl3*+HCl Si-Cl*+H2〇-> Si-OH*+HCl Klaus 6442 專利 Si-OH* + C5H5N+SiCl4-> Si-O-Si-C13*+HC1+ c5h5n Si-0-Si-Cl3*+C5H5N+H20—Si-〇-Si-0H*+HC1 + C5H5N 本發明之第一實施例 Si-OH* + Si2Cl6+C5H5N—Si-〇-Si(Cl3)-Si-Cl3*+HCl+ C5H5N Si-0-Si(Cl3)-Si-Cl3*+C5H5N+H20-> Si-0-Si-0-Si-0H*+HCl+C5H5N 本發明之第二實施例 Si-OH* + SiCl4+R3N— Si-O-Si-C13*+HC1+C5H5N Si-0-Si-Cl3*+R3N +H2〇—Si-O-Si-〇H*+HCl+C5H5N 本發明之第三實施例 Si-OH* + Si2Cl6+R3N—Si-0-Si(Cl3)-Si-Cl3* + HCl + R3N Si-0-Si(Cl3)-Si-Cl3*+R3N+H20->Si- 0-Si-0-Si-0H*+HCl+R3N 1 1 636pif.doc/008 1237311 (其中星號表示表面之類型） 下列表二是有關後續本發明之不同實施例之催化劑、 第一反應物與第二反應物的比較摘要。 表二 催化劑 第一反應物 —^ 第二反應物 第一實施例 氨、胺 Si2Cl6 —^ h2o、h2o2、臭氧 第二實施例 第三脂族胺(r3n) SiCl4 h2o、h2o2、臭氧 第三實施例 第三脂族胺(r3n) Si2Cl6 —'^- H20、H202、臭氧 第1圖係繪示一般應用本發明之方法的數個步驟、程 序與隨之而來的化學反應，以利用一催化（catalyzed)原子 層沈積步驟於一基底上形成二氧化矽薄膜。於第1圖中的 步驟將描述於後。 步驟110 將—^適虽的吕目巨性基底（functionalized substrate)裝入 一反應腔體（reaction chamber)中。 步驟120 預熱基底直到基底溫度達到一適當溫度通常約在25°C 〜l5〇°C之間，以開始二氧化矽原子層沈積製程。而反應腔 體被排氣則不是與預熱同時就是緊接在預熱之後。撤空腔 體通常約在6 0秒以下。 步驟130 1 1 636pi f.doc/008 1237311 利用原子層沈積於基底上形成一新的二氧化矽層。一 直重複此循環直到在基底上成長一預定厚度的二氧化矽薄 膜。步驟130包括單獨描述於後之分步驟（substep)132〜 138。 步驟132〜138 步驟132 供應第一反應物與催化劑之混合物至反應腔體中。催 化劑用以降低在基底上之第一反應物的反應活化能 (activation energy)。結果製程溫度被降低到約室溫或稍高 於室溫。 當供應第一反應物時，腔體中的製程溫度通常約在25 °C〜150°C之間，較佳爲90°C〜ll〇°C之間。腔體中的製程 壓力通常約在〇·1〜1〇〇 torr之間，較佳爲0.5〜5 torr之間。 舉例來說，可與第一反應物及催化劑一起供應一鈍氣至反 應腔體中。 在第一鹽基（base)催化劑的存在下，-0H反應位置 (reaction she)的Η與第一反應物之一鹵素原子反應，以形 成鹵素酸。鹵素酸則被第一鹽基催化劑中和，而產生一鹽。 同時，在基底上第一反應物的Si原子與一反應位置上的 氧反應而形成第一反應物之一化學吸附層（chemisorbed layer) 〇 步驟134 去除第一反應製程（步驟132)的副產物，如鹽、未反 應的第一反應物等。 1 1 636pif.doc/008 1237311 步驟136 供應弟一反應物（含氧與氫）與一第二鹽基催化劑之混 合物至反應腔體中，以使第一反應物之化學吸附層與第二 反應物反應。 桌一反應物例如是H20、H202或臭氧。於一較佳實施 例中，第二鹽基催化劑與第一鹽基催化劑是相同的。 當供應第二反應物至反應腔體時，腔體中的溫度與壓 力範圍通常與步驟132中的溫度與壓力範圍一樣。 在這個步驟中，第二反應物之氧原子與化學吸附於基 底表面的Si反應。而在第二鹽基催化劑的存在下，第二 反應物之氫原子與鹵素原子反應，以產生鹵素酸。然後鹵 素酸與鹽基催化劑間之中和產生鹽。 步驟138 去除第二反應製程（步驟136)的副產物。 步驟140 反應腔體排氣以去除腔體中任何殘留的沈積副產物， 在約90秒完成此一步驟。在步驟140期間，不用供應氣 體到腔體中。 步驟150 從腔體中取出沿著表面具有一 Si02薄膜的基底。 步驟160 這個步驟需硬化新沈積的Si02薄膜。有三種可選擇的 方法可用以硬化本發明沈積的二氧化矽層。 1.熱處理：包括於一鈍氣（即對基底表面遲鈍）存在下 1 1 636pif.doc/008 1237311 在300°C〜900°C回火基底，鈍氣如n2、〇2、H2、At*等。 2·電發處理··包括於〇2或112存在下在20(TC〜700t 回火基底。 3·03處理，通常在25°C〜700t^ 可使用上述三種硬化方式其中之一，來硬化依照本發 明使用的一催化原子層沈積製程成長出的二氧化矽薄膜。 而前述方法2與3已知是較佳的選擇。 第一^不範例 根據本發明之第一示範例，於一基底的一官能化表面 上成長二氧化砂薄膜，此基底具有氫氧基。其中，使用六 氯二砂（S^Cl,)或一比得上的化合物如具有一或更多矽原子 的鹵化矽（silicon halide)作爲第一反應物、使用含氧與氫 元素的化合物如h2〇與/或h2〇2作爲第二反應物以及用一 鹽基化合物如氨或胺作爲催化劑。對本發明的這個實例而 ’胃一反:應物是具有至少兩個矽原子的矽化合物，例如 選自包括8丨2}(6、3丨3又8、8丨4乂1。及8丨3乂6(三角）之族群的一 鹵化砂化合物，其具有下列之化學結構：
其中X係一鹵素如氟(F)、氯(C1)、溴（B〇、碘（I)。於一較 1 1636pif.doc/008 1237311 佳實施例中，第一反應物係選自包括Si2x6、Si3x8、Si4x1()、 Si3x6(三角）之族群。關於本發明的這個例子，第二反應物 是一種具有氧（〇)與氫（H)成分的一化合物係選自包括 H2〇、H202與臭氧（ozone)之族群。 請參照第2圖，於一第一步驟中曝露基底之氫氧基官 能化表面到包括第一反應物以及催化劑的混合物中，會有 第一反應物之一化學吸附層沿著基底表面形成。而後從基 底區域去除未反應之第一反應物以及副產物。在接下來的 製程步驟中，也可參照第2圖，於一鹽基化合物作爲催化 劑下第一反應物之化學吸附層與第二反應物反應，而此催 化劑可以是與一反應物反應之催化劑相同或是不同的鹽基 化合物。第二反應步驟中的未反應之第二反應物以及副產 物被從基底區域去除。目前含有一新的Si〇2單層(monolayer) 之基底表面被恢復成氫氧基官能化狀態以備開始一新的原 子層沈積循環（ALD cycle)。 雖然前述製程大體與Klaus M42專利描述的催化劑輔 助原子層沈積技術類似，但是已知不同的反應物與催化劑 之選擇對於基底的薄膜表層之品質與性質具有戲劇性與驚 人地影響。一個重要的不同是Klaus ’442專利教示使用只 有一個矽原子的鹵化矽即SiCl4，而本發明前述之實例卻 是使用至少有兩個矽原子的鹵化矽即Si2Cl6。根據本發明 已知這個不同處會導致成長速率上重要的改進。特別是已 知SiCl4單層在分子間有大間隔。在SiCl4的例子中’當一* Si原子與基底上之0-H位置形成具有〇的單一鍵’ SiCl4 1 1 636pif.doc/008 1237311 會循環。由於氯的空間障礙（steric hindr*anCe)(其並沒有矣 與反應），接下來的0-H位置將無法與其它SiCl4反應。相 較之下，S^Cl,單層可同時與兩個矽原子反應，因而加速 原子層沈積製程。再者，最終二氧化砂層的品質因舄沿_ 面之分子裝塡更密而更佳。 請參照第3〜6圖，其係比較依照本發明之六歙〜μ 眾、〜砂 (hexachlorodesilane，簡稱HCD)方法於一基底上成長的 單層以及用Klaus ’442專利的四氯化砂（tetrachlor〇silane 簡稱TCS)方法成長的Si02單層之特性與功效比較圖。 舉例來說，第3圖係比較使用習知sicl4方法以及 照本發明之Sifl6技術在不同製程溫度下於一基底 、 Si〇2單層之沈積速率的比較圖。第；3圖顯示在每程p 度下，用Si2Cl0(圓點）之沈積速率約是用sic以方點）的 倍。 第4圖則係比較用習知四氯化矽（TCS)方法在〜基底 上成長的薄膜層以及本發明之六氯二矽（HCD)方法成長的 薄膜之矽富含量（silicon richness)。使用歐傑電子光譜 (Auger electron spectroscopy)量測在不同濺鑛時間（spuuer time)下基底表面上Si與0之原子濃度，第4圖顯示用四 氯化矽技術之si與〇的比例是1:1·95而用六氯二矽技術 之Si與〇的比例是1:1.84。換句話說，用六氯二矽技術 形成之薄膜Si〇2層有「較多」的砂。 第5A圖用XPS資料去比較用本發明之六氯二矽（hcd) 方法成長的Si〇2單層以及用習知的四氯化矽（TCS)方法成 1 1 636pif.doc/008 1237311 長的單層中之砂鍵結狀態(bonding status)。在第5圖中所 不之鍵結狀態的不同’就如第4圖所示之在砂富含量上的 不同，相信可藉由當以六氯二矽（HCD)方法取代四氯化矽 (TCS)方法成長Si02單層所形成的矽鍵之不同型態（type)來 說明。如第5B圖所示，相信四氯化矽（TCS)方法會導致Si02 單層中鄰接的矽原子藉一中間氧原子互相鍵結，而本發明 之六氯二矽（HCD)方法卻會導致Si02單層中至少一些直接 的Si-Si鍵結。 第6圖係比較本發明之六氯二矽（HCD)方法形成的 Si02薄膜以及用習知的四氯化矽(TCS)方法形成的Si02薄 膜之濕式蝕刻率（第6圖之條狀圖的垂直刻度已被做成間 斷的以提供資料）。第6圖顯示用本發明之六氯二矽(HCD) 方法形成的Si02薄膜之濕式鈾刻率約爲用四氯化矽（TCS) 方法形成的Si02薄膜之6倍。 第二示範例 根據本發明之第二示範例，於一基底的一官能化表面 上成長二氧化矽薄膜，其使用一鹵化矽作爲第一反應物、 含氧與氫原子如H20與/或H2〇2的第二反應物以及一第三 脂族胺催化劑。於本發明的這個實施例中，在一第一製程 步驟中曝露基底之官能化表面到包括第一反應物以及催化 劑的混合物中，會有第一反應物之一化學吸附層沿著基底 表面形成。而後從基底區域去除未反應之第一反應物以及 副產物。在接下來的製程步驟中，於一第三脂族胺催化劑 下第一反應物之化學吸附層與第二反應物反應。第二反應 1 I636pi f-doc/008 1237311 步驟中的副產物被從基底區域去除。 依照這個本發明的實例，已知用第三脂族胺作爲反應 催化劑對製程效率、不要的副產物之排除與縮小以及沈積 於基底上的最終8102薄膜之品質與純度而言，將產生新且 意想不到的好處。特別是如果用正好有一氮-氫（N-H)鍵的 胺作爲催化劑，如氨(NH3)或一元、二元脂族胺(NR，H2或 NR2H)，貝ί]有形成具砍-氮（Si-N)鍵之不想要的畐IJ產品之趨 向，如下列化學式（1)與(2): (1) SiCl4+NR2H—Cl3Si-NR2+HCl (2) SiCl4+NH3—Cl3Si-NH，Cl·(鹽） 其中R是具有約1〜5個碳原子的一脂肪基（CxHy)，而且 其中脂肪基R可以是相同或不同。 然而，已知具矽-氮（Si-N)鍵之副產品（例如之前化學 式（1)與（2)右邊所說明的）主要起因是微粒之形成而導致表 層雜質與降低沈積的Si02薄膜之品質。相較之下，如果用 具有一般分子式NR3的一第三脂族胺催化劑作爲反應催化 劑，其中R是具有約1〜5個碳原子的一脂肪基（CxHy)， 則大致上不會有具矽-氮（Si-N)鍵之微粒形成。結果，可用 本發明的方法沈積具有較高品質與較優異的均勻性之較多 較純的S i 0 2薄3旲。 下面之第7圖與表三係用以證明這個發現的效力 (validity)與重要性。第7圖係一色層分析（RGA analysis)的 結果圖，用以證實當實施原子層沈積製程時採用胺催化劑 而不用第三脂族胺時，會有固體微粒狀副產物形成。第7 1 1 636pi f.doc/008 1237311 圖是根據Klaus ’442所教示的一催化原子層沈積製程而使 用SiCl4作爲第一反應物並用具有一單一氮-氫（N-H)鍵的 胺即二甲胺（dimethylamine)作爲催化劑。一殘留質量光譜 儀（mass spectrum apparatus)連至原子層沈積反應腔體，以 分析從反應而來的副產物。第7圖的質量光譜證實了反應 副產物Cl3Si-N(CH3)2的形成。這種副產物的形成意請著 從SiCl4第一反應物而來的一些Si被消耗在形成副產物上 而非沈積於基底表面成爲Si02。 以下之表三更進一步證實本發明的這個實例與習知相 較下的優點。 表三 催化劑 三乙胺 三甲胺 二甲胺 nh3 顆粒（大小 〇.16gm)@Tencor 數十個 數千個 數萬個 表三係比較在一基底表面之相同區域上用採用SiCl4 作爲第一反應物且以不同胺類作爲催化劑之催化原子層沈 積製程所沈積之不想要的顆粒（具有至少0.16μπι的大小）數 目。表三顯示用氨(ΝΗ3)作爲原子層沈積（ALD)催化劑時， 其中氨具有三個易受傷的氮-氫鍵，會在Si02薄膜表面上 導致數萬個副產物顆粒。這種在Si02薄膜上極高度的顆粒 污染物將不利於半導體元件的功效以及對最高要求的新式 半導體應用來說完全無法接受。 表三也顯示用二甲胺作爲原子層沈積（ALD)催化劑 時，其中二甲胺只有一個易受傷的氮-氫鍵，所以可稍微 1 163 6pif.doc/008 1237311 降低約一個數量級（order of magnitude)的顆粒狀副產物產 生。甚至用二甲胺催化劑可使得在Si02薄膜上之產生的顆 粒在數千個範圍內，對相當高功效的半導體元件而言仍舊 超過其可接受的限度。然而，表三更進一步顯示用三甲胺 作爲原子層沈積（ALD)催化劑以便消除所有易受傷的氮-氫 鍵時，有戲劇性與令人意外地結果，即降低副產物之顆粒 的產生到只有數十個，其係比氨降低三個數量級、比二甲 胺少兩個數量級。 本發明的這個實例與習知相較下的另一優點是本發明 的實例用一第三脂族胺催化劑取代啶，其係於Klaus，442 專利中的一較佳催化劑。啶是一種包含一個有五個碳原 子的環以及一個氮原子之親環化合物（heter〇cyclic compmmd)，其化學式爲c5h5N。它存在於室溫下是一有 毒的液體且具刺激性、特有的氣味，需小心處理。當啶 在原子層沈積製程中作爲催化劑使用時，必須蒸發啶成 爲热悲（其沸點約爲115·5°c )。因此，用以處理陡的設備 會變得複雜，而且供應啶的線路易受污染。 相較之下’ 一低分子重量的第三脂族胺如三甲胺在環 境條件下是氣體，而使其比在一般反應條件下需經過相變 化的催化劑更容易使用。再者，三甲胺的毒性比啶的低 得多，且三甲胺的沸點只在3〜4°C。 第三示範例 根據本發明之第三示範例，可瞭解之前本發明之示範 例中的所有優點與益處。於此示範例中，於一基底的一官 1 1636pif.doc/008 20 1237311 能化表面上成長二氧化矽薄膜，其使用具有至少兩個或更 多矽原子的一矽化合物作爲第一反應物如六氯二矽 (Si2Cl6)、含氧與氫原子如H2o與/或h202的化合物作爲第 二反應物以及一第三脂族胺催化劑。 因此，根據本發明的這個示範例，在一第一製程步驟 中曝露基底之官能化表面到包括第一反應物以及第三脂族 胺催化劑的混合物中，以沿著基底表面形成第一反應物之 一化學吸附層。而後從基底區域去除未反應之第一反應物 以及副產物。在接下來的製程步驟中，於第三脂族胺催化 劑下第一反應物之化學吸附層會與第二反應物反應。第二 反應步驟中的副產物會被從基底區域去除。 於本發明的另一實例中，已知於第1圖中的數個步驟 I32〜138中之一或多個使用一氣體脈衝/淸除方法（gas pulsing/purging method)可改善本發明的效率、降低製程污 染，進而改善成長在一基底上之最終Si02薄膜的品質。以 下將描述第8圖，其係繪示用以實行第1圖中的步驟132 〜138之一氣體脈衝方法。 步驟132_ 將一第一反應物與一適當的催化劑經由個別的供應線 流入反應腔體中。同時，經由一第二反應物供應線將一鈍 氣如氬氣流入反應腔體中，以避免第一反應物與催化劑之 混合物氣體所造成的污染。 步驟134_ 經由每一第一反應物供應線、第二反應物供應線以及 1 1 636pif.d〇c/008 1237311 催化劑供應線將淸除用的鈍氣流入腔體中。 步驟136 將含氧與氫之一第二反應物與一適當的催化劑經由個 別的供應線流入反應腔體中。同時’經由第一反應物供應 線將一鈍氣如氬氣流入反應腔體中’以淸除第一反應物供 應線。 步驟138 經由每一第一反應物供應線、第二反應物供應線以及 催化劑供應線將淸除用的鈍氣流入腔體中。 第9圖至第I2圖係用以施行第1圖中的步驟132〜138 以10秒作爲間隔的一些代表性的「配方（reciPe)」或順序 (sequence)循環圖，用以氣體脈衝/打氣以及/或是淸除各種 進料線及反應腔體。第9圖係一製程淸除順序包括下列每 一循環的步驟，以在選擇之製程時間週期上用一鈍氣淸除 與去除副產物：〇〜2秒製程時間進行六氯二矽（HCD)進料、 2〜4秒製程時間進行淸除、4〜7.5秒製程時間進行H20進 料、7.5〜10秒進行淸除。第1〇圖係一製程打氣（pumping) 順序，其中打氣壓力低於第一與第二反應物供應壓力，包 括下列每一循環的連續步驟：〇〜2秒製程時間進行六氯二 矽（HCD)進料、2〜4秒製程時間進行打氣、4〜7.5秒製程時 間進行H20進料、7.5〜10秒製程時間進行打氣。第11圖 係一製程淸除-打氣順序，其中打氣是在淸除之後’包括 下列每一循環的連續步驟：〇〜2秒製程時間進行六氯二矽 (HCD)進料、2〜3秒製程時間進行淸除、3〜4秒製程時間進 1 I 636pif.doc/008 22 1237311 行打氣、4〜7.5秒製程時間進行H20進料、7.5〜8.5秒製程 時間進行淸除、8.5〜10秒製程時間進行打氣。第12圖係 一製程打氣-淸除順序，其中淸除是在打氣之後，包括下 列每一循環的連續步驟：〇〜2秒製程時間進行六氯二矽 (HCD)進料、2〜3秒製程時間進行打氣、3〜4秒製程時間進 行淸除、4〜7.5秒製程時間進行H20進料、7.5〜8.5秒製程 時間進行打氣、8.5〜10秒製程時間進行淸除。 於本發明之另一實施例中，依照本發明用以實施催化 劑輔助原子層沈積以於基底上成長Si02薄膜的溫度條件係 藉由平衡兩個只能選其中之一的參數以臻完美。一方面， 請參照第13圖，使用催化劑輔助原子層沈積以及一多矽 原子的化合物（如Si2Cl6)作爲第一反應物形成Si02薄膜的 沈積速率是反比於溫度。第13圖顯示通常製程溫度愈高， 沈積速率愈低。這似乎是由於去吸附（desorption)速率，以 及原子層沈積製程之特殊特徵，這是因爲原子層沈積是一 種表面反應。製程溫度愈高，反應中參與的原子之表面去 吸附活化能就愈高。結果，表面的停留時間（staying time) 會變得比發生反應用的必須時間短，其係依照下列方程 式：
kd=Ae-WRT L是去吸附速率 d 是 Arrhenius 常數 A是去吸附活化能 是氣體常數 1 1636pif.doc/008 23 1237311 r是溫度 製程溫度愈高，基底表面之Ο-Η鏈更容易被脫氫氧。 因此，會降低沿著表面之反應位置數目，以及降低沈積速 率◦ 另一方面，於第14圖中所示是在一時間內之三個不 同製程溫度下的碳含量之二次離子質譜儀（secondary ion mass spectrometer，簡稱SIMS)曲線圖，而一原子層沈積 製程形成的Si02薄膜之碳含量也會隨製程溫度而變。通常 在較低的製程溫度下，原子層沈積反應製程的含碳副產物 於製程期間不能完全被從基底表面去除，而陷入沈積的 Si02薄膜中。在薄膜的雜質程度中產生的增加將導致一較 低品質的半導體元件。 因此，這兩個製程參數必須互相抵制以求平衡，以使 製程溫度條件達到理想。根據前述原因，本發明的這個實 施例決定最佳的製程溫度範圍是約在90°C〜ll〇°C之間。 於本發明之又一實施例中，依照本發明用以實施催化 劑輔助原子層沈積以於基底上成長S：i02薄膜的壓力條件係 藉由平衡兩個只能選其中之一的參數以臻完美。一方面， 請參照第15圖，使用催化劑輔助原子層沈積形成3102薄 膜的沈積速率是正比於製程條件壓力，即壓力愈高，在一 設定的時間週期/原子層沈積循環數下沈積的Si02層愈 厚。 另一方面，第16圖顯示製程壓力與非均勻度（non-uniformity) 之間係存在著非線性的關係 。因此 ，第 16 圖證 1 1636pif.doc/008 24 1237311 實上升至一點時，較高的製程壓力會降低沈積層的非均勻 度，不過越過那一點後，較高的製程壓力會與較高的非均 勻度有關連。 因此，這些製程參數必須互相抵制以求平衡’以使製 程壓力條件達到理想。根據前述原因’本發明的這個實施 例決定最佳的製程壓力範圍是約在500 mtorr〜5torr之間。 雖然本發明已以較佳實施例揭露如上’然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，即用於高功效半導體元件中之形成於基底表面 的二氧化矽薄膜的改良催化劑輔助原子層沈積製程，當可 作各種之更動與潤飾，因此本發明之保護範圍當視後附之 申請專利範圍所界定者爲準。 圖式簡單說明 第1圖係依照本發明之原子層沈積製程於一基底上形 成一二氧化矽薄膜的製造步驟流程圖； 第2圖係顯示根據本發明之改良原子層沈積製程在理 論上爲基本化學作用之數個化學反應步驟示意圖； 第3圖係比較依照本發明之原子層沈積製程以及用習 知的原子層沈積製程於一基底上的二氧化砂沈積速率比較 圖， 第4圖係比較依照本發明之原子層沈積製程以及用習 知的原子層沈積製程於一基底上形成的一薄膜二氧化矽層 之石夕「富含量」比較圖； 第5A圖係比較依照本發明之原子層沈積製程以及用 1 1 63 6pi f.doc/008 25 1237311 習知的原子層沈積製程於形成的一二氧化砂單層中之砂鍵 結狀態比較圖； 弟5 B圖係用以g兌明根據第5 A圖建AA之鍵結狀態中 理論上爲不同矽化學鍵排列之矽鍵結狀態示意圖； 第6圖係比較依照本發明之原子層沈積製程以及用習 知的原子層沈積製程形成的一二氧化砂薄膜之濕式蝕刻率 比較圖； 第7圖係一色層分析圖，用以證實當原子層沈積製程 採用習知的技術使用含有一或多個N-H鍵之催化劑施行時 會有不想要含Si-N鍵的微粒狀副產物形成； 第8圖係繪示依照本發明之一較佳實施例之一氣體脈 衝方法，用以供應反應物與催化劑至反應腔體中； 第9圖至第12圖係用以施行本發明之原子層沈積製 程的可選擇之代表「配方」或順序循環圖，以脈衝/打氣 以及/或是淸除氣體； 第13圖係本發明使用之原子層沈積製程的二氧化矽 沈積速率隨製程溫度而變的曲線圖； 第14圖係依照本發明之原子層沈積製程形成的二氧 化矽薄膜之雜質含量（以碳的百分比測量）隨製程溫度而變 的曲線圖； 第15圖係本發明使用之原子層沈積製程的二氧化矽 沈積速率隨製程壓力而變的曲線圖；以及 第16圖係依照本發明之原子層沈積製程形成的二氧 化矽薄膜之非均勻度隨製程壓力而變的曲線圖。 1 1636pif.doc/008 26 1237311 圖式標示說明 110、120、130、132、134、136、138、140、150、160 : 步驟 1 1636pif.doc/008 27

Claims (1)

1237311 爲第92 1 163 63號中文專利範圍無劃線修正本 修正日期：2005.3 · 29 拾、申請專利範圍： 1. 一種形成二氧化矽層於半導體基底表面的方法，係使 用一催化劑輔助原子層沈積，其步驟至少包括曝露該基底 之一官能面到一第一混合物，該第一混合物包括一第一反 應物以及一第一催化劑，以及曝露該官能面到一第二混合 物，該第二混合物包括一第二反應物以及一第二催化劑， 以於該官能面上形成一二氧化矽單層，其中改進處包括下 列其中一項： (a) 使用該第一反應物包含至少一構件，其係選自包括 具有至少兩個矽原子的矽化合物之族群； (b) 使用該第一催化劑包含至少一構件，其係選自包括 第三脂族胺化合物之族群；以及 (c) 使用該第一反應物包含至少一構件，其係選自包括 具有至少兩個砂原子的砂化合物之族群，並且使用該第一 催化劑包含至少一構件，其係選自包括第三脂族胺化合物 之族群。 2. 如申請專利範圍第1項所述之方法，其中該第一反應 物包括一鹵化矽化合物。 3. 如申請專利範圍第1項所述之方法，其中該第一反應 物包括六氯二矽（Si2Cl6)。 4. 如申請專利範圍第1項所述之方法，其中該第一反應 物係選自包括Si2X6、Si3X8、Si4X1G、Si3X6(三角）之族群， 其中X係一鹵素。 5. 如申請專利範圍第1項所述之方法，其中該第一催化 28 1 1 636pif2.doc 1237311 劑包含具有通式爲NR3的一第三脂族胺化合物，其中R代 表相同或不同之具有1〜5個碳原子的脂肪族。 6. 如申請專利範圍第1項所述之方法，其中該第一催化 劑包括三甲胺。 7. 如申請專利範圍第1項所述之方法，其中該第一反應 物包括六氯二矽以及該第一催化劑包括三甲胺。 8. 如申請專利範圍第1項所述之方法，其溫度範圍在 90°C 〜ll〇°C之間。 9. 如申請專利範圍第1項所述之方法，其壓力範圍在 500 mtorr〜5torr之間。 10. 如申請專利範圍第1項所述之方法，其中該第一催 化劑與該第二催化劑相同。 11. 如申請專利範圍第1項所述之方法，更包括於每一 反應步驟後從該官能面的區域去除未反應之反應物、催化 劑以及反應副產物。 12. 如申請專利範圍第2項所述之方法’更包括於每一 反應步驟後從該官能面的區域i除未反應之反應物、催化 劑以及反應副產物。 13. 如申請專利範圍第11項所述之方法，該第一反應 物、該第二反應物以及該第一與該第二催化劑係藉由個別 的進料線供應至該官能面。 14. 如申請專利範圍第13項所述之方法，包括下列沉積 循環： (a)—第一反應期：經由個別的進料線供應該第一反應 29 1 1 636pif2.doc 1237311 物與該第一催化劑至該基底表面同時經由該第二反應物之 進料線供應鈍氣； (b) —第一清除期：停止供應該第一反應物與該第一催 化劑以及經由該第一、該第二反應物與該第一、該第二催 化劑之進料線供應鈍氣； (c) 一第二反應期：經由個別的進料線供應該第二反應 物與該第二催化劑至該基底表面同時經由該第一反應物之 進料線供應鈍氣；以及 (d) —第二清除期：停止供應該第二反應物與該第二催 化劑以及經由該第一、該第二反應物與該第一、該第二催 化劑之進料線供應鈍氣。. 15. 如申請專利範圍第1項所述之方法，更包括於同一 基底上重複多次每一步驟，以獲得一預定厚度的一二氧化 矽薄膜。 16. 如申請專利範圍第14項所述之方法，更包括於同一 基底上重複多次每一步驟，以獲得一預定厚度的一二氧化 矽薄膜。 17. 如申請專利範圍第1項所述之方法，更包括硬化沈 積的該二氧化矽層。 18. 如申請專利範圍第17項所述之方法，其中硬化步驟 係選自於下列其中之一： (a)—熱處理包括於一鈍氣存在下在300°C〜900°C回火 該二氧化矽層，該鈍氣係選自於包括N2、02、H2與Αι*之 族群； 30 1 1636pif2.doc 1237311 (b) —電漿處理包括於〇2或出存在下在200°C〜700°C 回火該二氧化矽層；或是 (c) 一臭氧處理包括在25°C〜700°C暴露該二氧化矽層 於〇3中。 19. 如申請專利範圍第1項所述之方法，適於每一原子 層沈積一打氣清除製程，包括下列順序： 於一製程時間時期h的期間供應該第一反應物與該第 一催化劑至包含該基底的一區域； 於時期ti後之一時間時期t2的期間用一鈍氣清除該區 域； 於時期h後之一時間時期t3的期間爲該區域打氣，以 從該區域至少部分消除鈍氣與其他氣體的原料； 於時期h後之一時間時期U的期間供應該第二反應物 與該第二催化劑至該區域； 於時期U後之一時間時期的期間用〜鈍氣清除該區 域；以及 於時期ts後之一時間時期u的期間爲該區域打氣，以 從該區域至少部分消除鈍氣與其他氣體的原料。 20. 如申請專利範圍第1項所述之方法，適於每一原子 層沈積一^打氣清除製程’包括下列順序： 於一製程時間時期11的期間供應該第〜反應物與該第 *一催化劑至包含該基底的一區域； 於時期^後之一時間時期h的期間爲該區域打氣，以 從該區域至少部分消除氣體的原料； 3 1 1 1636pif2.doc 1237311 於時期〖2後之一時間時期t3的期間用一鈍氣清除該區 域； 於時期t3後之一時間時期t4的期間供應該第二反應物 與該第二催化劑至該區域； 於時期U後之一時間時期t5的期間爲該區域打氣，以 從該區域至少部分消除鈍氣與其他氣體的原料；以及 於時期t5後之一時間時期t6的期間用一鈍氣清除該區 域。 21. —種形成二氧化矽薄膜於半導體基底表面的方法， 包括： (a) 將一基底裝入一腔體； (b) 供應一第一反應物、一第一催化劑及一非必要的鈍 氣至該腔體中，其中該第一反應物包括具有至少兩個矽原 子的一鹵化矽化合物以及該第一催化劑係選自包括氨與胺 之族群； (c) 從該腔體清除反應副產物以及未反應的該第一反應 物與該第一催化劑； (d) 供應一第二反應物、一第二催化劑及一非必要的鈍 氣至該腔體中，其中該第二反應物包括具有氧成分的一化 合物以及該第二催化劑係選自包括氨與胺之族群； (e) 從該腔體清除反應副產物以及未反應的該第二反應 物與該第二催化劑；以及 (f) 重複步驟（a)〜（e)，直到該二氧化矽薄膜達到預定厚 度。 32 1 1 636pif2.doc 1237311 22. 如申請專利範圍第21項所述之方法，其中該第一反 應物包括六氯二矽（Si2Cl6)。 23. 如申請專利範圍第21項所述之方法，其中該第一反 應物係選自包括Si2X6、Si3X8、Si4X1G、Si3X6(三角）之族群， 其中X係一鹵素。 24. 如申請專利範圍第21項所述之方法，其中該第二反 應物係選自包括H20、臭氧與H202之族群。 25. 如申請專利範圍第21項所述之方法，其中於步驟(b) 與（d)中使用相同的催化劑。 26. 如申請專利範圍第21項所述之方法，其中於步驟(b) 與（d)中使用不同的催化劑。 27. 如申請專利範圍第21項所述之方法，其中該第一催 化劑或該第二催化劑是一第三脂族胺。 28. 如申請專利範圍第21項所述之方法，其中步驟(b) 〜（e)之實施包括下列順序： 於一製程時間時期h的期間供應該第一反應物與該第 一催化劑至該腔體； > 於時期^後之一時間時期t2的期間用一鈍氣清除該腔 體； 於時期"^後之一時間時期t3的期間爲該腔體打氣，以 從該腔體至少部分消除鈍氣與其他氣體的原料； 1 於時期t3後之一時間時期t4的期間供應該第二反應物 與該第二催化劑至該腔體； 於時期t4後之一時間時期t5的期間用一鈍氣清除該腔 33 1 1636pif2.doc 1237311 體；以及 於時期t5後之一時間時期t6的期間爲該腔體打氣，以 從該腔體至少部分消除鈍氣與其他氣體的原料。 29.如申請專利範圍第21項所述之方法，其中步驟(b) 〜（e)之實施包括下列順序： 於一製程時間時期b的期間供應該第一反應物與該第 一催化劑至該腔體； 於時期^後之一時間時期t2的期間爲該腔體打氣，以 從該腔體至少部分消除氣體的原料； 於時期t2後之一時間時期t3的期間用一鈍氣清除該腔 體， 於時期^後之一時間時期t4的期間供應該第二反應物 與該第二催化劑至該腔體； 於時期U後之一時間時期t5的期間爲該腔體打氣，以 從該腔體至少部分消除鈍氣與其他氣體的原料；以及 於時期t5後之一時間時期t6的期間用一鈍氣清除該腔 30. —種半導體元件，包括： 平坦的一基底；以及 幾乎無雜質的一二氧化矽薄膜，其沿該基底的一表面 具有增加的矽富含量，其中： 形成該二氧化矽薄膜的方法包括： (a)將該基底裝入一腔體； 34 1 1636pif2.doc 1237311 (b) 供應一第一反應物、一第一催化劑及一非必要的純 氣至該腔體中，其中該第一反應物包括具有至少兩個砂原 子的一鹵化矽化合物以及該第一催化劑係選自包括氨與月安 之族群； (c) 從該腔體清除反應副產物以及未反應的該第〜反應 物與該第一催化劑； (d) 供應一第二反應物、一第二催化劑及一非必要的隹屯 氣至該腔體中，其中該第二反應物包括具有氧成分的一化 合物以及該第二催化劑係選自包括氨與胺之族群； (e) 從該腔體清除反應副產物以及未反應的該第二反應 物與該第二催化劑；以及 ⑴重複步驟（a)〜（e)，直到該二氧化矽薄膜達到預定厚 度。 31.如申請專利範圍第30項所述之半導體元件，其中形 成該二氧化矽薄膜的方法，更包括使用一第三脂族胺作爲 催化劑。 32·如申請專利範圍第30項>斤述之半導體元件，其中該 第一反應物包括六氯二砂（Si2Cl6)。 33.如申請專利範圍第30項所述之半導體兀件，其中該 第一反應物係選自包括si2X6、Si3X8、Si4X1()、Si3X6(H角) 之族群，其中X係一鹵素。 ' 34.如申請專利範圍第30項所述之半導體元件，其中該 第一催化劑或第二催化劑包括一三甲胺。 35.如申請專利範圍第30項所述之半導體元件，其中步 1237311 驟(b)〜（e)之實施包括下列順序： 於一製程時間時期^的期間供應該第一反應物與該第 一催化劑至該腔體； 於時期之一時間時期t2的期間用一鈍氣清除該腔 體； 於時期t2後之一時間時期t3的期間爲該腔體打氣，以 從該腔體至少部分消除鈍氣與其他氣體的原料； 於時期t3後之一時間時期t4的期間供應該第二反應物 與該第二催化劑至該腔體； 於時期t4後之一時間時期t5的期間用一鈍氣清除該腔 體；以及 於時期t5後之一時間時期t6的期間爲該腔體打氣，以 從該腔體至少部分消除鈍氣與其他氣體的原料。 36.如申請專利範圍第30項所述之半導體元件，其中步 驟（b)〜（e)之實施包括下列順序： 於一製程時間時期I的期間供應該第一反應物與該第 一催化劑至該腔體； 於時期^後之一時間時期t2的期間爲該腔體打氣，以 從該腔體至少部分消除氣體的原料； 於時期〖2後之一時間時期t3的期間用一鈍氣清除該腔 體； 於時期t3後之一時間時期t4的期間供應該第二反應物 與該第二催化劑至該腔體； 於時期U後之一時間時期t5的期間爲該腔體打氣，以 36 1 1 636pif2.doc 1237311 從該腔體至少部分消除鈍氣與其他氣體的原料；以及 於時期t5後之一時間時期t6的期間用一鈍氣清除該腔 37 1 1 636pif2.doc
TW092116363A 2002-07-08 2003-06-17 Method for forming silicon dioxide layers on substrates using atomic layer deposition and semiconductor device formed by the said method TWI237311B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20020039428 2002-07-08
KR10-2003-0006370A KR100505668B1 (ko) 2002-07-08 2003-01-30 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
US10/459,943 US6992019B2 (en) 2002-07-08 2003-06-12 Methods for forming silicon dioxide layers on substrates using atomic layer deposition

Publications (2)

Publication Number Publication Date
TW200407981A TW200407981A (en) 2004-05-16
TWI237311B true TWI237311B (en) 2005-08-01

Family

ID=30772286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092116363A TWI237311B (en) 2002-07-08 2003-06-17 Method for forming silicon dioxide layers on substrates using atomic layer deposition and semiconductor device formed by the said method

Country Status (6)

Country Link
US (2) US6992019B2 (zh)
EP (1) EP1383163B1 (zh)
JP (1) JP4422445B2 (zh)
KR (1) KR100505668B1 (zh)
CN (1) CN100343960C (zh)
TW (1) TWI237311B (zh)

Families Citing this family (240)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5290488B2 (ja) * 2000-09-28 2013-09-18 プレジデント アンド フェロウズ オブ ハーバード カレッジ 酸化物、ケイ酸塩及びリン酸塩の気相成長
CN100360710C (zh) 2002-03-28 2008-01-09 哈佛学院院长等 二氧化硅纳米层压材料的气相沉积
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
KR100676597B1 (ko) * 2005-02-28 2007-01-30 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP4456533B2 (ja) * 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
US20060286774A1 (en) * 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP4617227B2 (ja) 2005-09-01 2011-01-19 富士通セミコンダクター株式会社 強誘電体メモリ装置およびその製造方法
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
KR100660890B1 (ko) * 2005-11-16 2006-12-26 삼성전자주식회사 Ａｌｄ를 이용한 이산화실리콘막 형성 방법
JP4896041B2 (ja) * 2006-01-17 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US8699384B2 (en) * 2006-03-15 2014-04-15 American Teleconferencing Services, Ltd. VOIP conferencing
DE102006027932A1 (de) * 2006-06-14 2007-12-20 Aixtron Ag Verfahren zum selbstlimitierenden Abscheiden ein oder mehrerer Monolagen
US20080032064A1 (en) * 2006-07-10 2008-02-07 President And Fellows Of Harvard College Selective sealing of porous dielectric materials
KR100697329B1 (ko) * 2006-08-07 2007-03-20 (주)호안건축사사무소 탈착식 세면대용 배수장치
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7692222B2 (en) * 2006-11-07 2010-04-06 Raytheon Company Atomic layer deposition in the formation of gate structures for III-V semiconductor
US7776395B2 (en) * 2006-11-14 2010-08-17 Applied Materials, Inc. Method of depositing catalyst assisted silicates of high-k materials
US7749574B2 (en) 2006-11-14 2010-07-06 Applied Materials, Inc. Low temperature ALD SiO2
US7964441B2 (en) * 2007-03-30 2011-06-21 Tokyo Electron Limited Catalyst-assisted atomic layer deposition of silicon-containing films with integrated in-situ reactive treatment
US7635634B2 (en) * 2007-04-16 2009-12-22 Infineon Technologies Ag Dielectric apparatus and associated methods
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP5341358B2 (ja) * 2008-02-01 2013-11-13 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置及び基板処理方法
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US7858535B2 (en) * 2008-05-02 2010-12-28 Micron Technology, Inc. Methods of reducing defect formation on silicon dioxide formed by atomic layer deposition (ALD) processes and methods of fabricating semiconductor structures
JP5384852B2 (ja) 2008-05-09 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置
US8298628B2 (en) * 2008-06-02 2012-10-30 Air Products And Chemicals, Inc. Low temperature deposition of silicon-containing films
US20110104901A1 (en) * 2008-06-13 2011-05-05 Tokyo Electron Limited Semiconductor device manufacturing method
US20100029072A1 (en) * 2008-07-31 2010-02-04 Park Jae-Eon Methods of Forming Electrical Interconnects Using Thin Electrically Insulating Liners in Contact Holes
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5518499B2 (ja) 2009-02-17 2014-06-11 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
US20100221426A1 (en) * 2009-03-02 2010-09-02 Fluens Corporation Web Substrate Deposition System
JP5385001B2 (ja) * 2009-05-08 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置
US20110008972A1 (en) * 2009-07-13 2011-01-13 Daniel Damjanovic Methods for forming an ald sio2 film
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2011042882A2 (en) * 2009-10-07 2011-04-14 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude HIGH DEPOSITION RATE OF SiO2 USING ATOMIC LAYER DEPOSITION AT EXTRA LOW TEMPERATURE
JP5859521B2 (ja) 2010-06-08 2016-02-10 プレジデント アンド フェローズ オブ ハーバード カレッジ シリカの低温合成法
US8460753B2 (en) * 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8759234B2 (en) * 2011-10-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deposited material and method of formation
JP6049395B2 (ja) * 2011-12-09 2016-12-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5951443B2 (ja) * 2011-12-09 2016-07-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6239079B2 (ja) * 2011-12-09 2017-11-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2013146632A1 (ja) * 2012-03-28 2013-10-03 株式会社日立国際電気 半導体デバイスの製造方法、基板処理方法、基板処理装置およびプログラム
US9460912B2 (en) 2012-04-12 2016-10-04 Air Products And Chemicals, Inc. High temperature atomic layer deposition of silicon oxide thin films
KR101361454B1 (ko) 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
US10109492B2 (en) * 2013-02-25 2018-10-23 Globalfoundries Inc. Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process
JP6112928B2 (ja) 2013-03-19 2017-04-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6155063B2 (ja) * 2013-03-19 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5998101B2 (ja) 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5788448B2 (ja) 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6068661B2 (ja) * 2013-09-30 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及びプログラム
CN104752258A (zh) * 2013-12-30 2015-07-01 中微半导体设备(上海)有限公司 等离子体处理腔室的清洁方法
WO2015136673A1 (ja) * 2014-03-13 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
US20150275355A1 (en) 2014-03-26 2015-10-01 Air Products And Chemicals, Inc. Compositions and methods for the deposition of silicon oxide films
US9875888B2 (en) 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
JP6470060B2 (ja) * 2015-01-30 2019-02-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
CN104911561B (zh) * 2015-04-14 2017-12-26 中国计量科学研究院 制备高厚度均匀性纳米/亚微米SiO2薄膜的方法
JP6456764B2 (ja) * 2015-04-28 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10283348B2 (en) 2016-01-20 2019-05-07 Versum Materials Us, Llc High temperature atomic layer deposition of silicon-containing films
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
CN105870249B (zh) * 2016-03-24 2017-10-03 江苏微导纳米装备科技有限公司 一种晶硅太阳能电池的制造工艺
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10703915B2 (en) 2016-09-19 2020-07-07 Versum Materials Us, Llc Compositions and methods for the deposition of silicon oxide films
JP6456893B2 (ja) 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置
US10464953B2 (en) 2016-10-14 2019-11-05 Versum Materials Us, Llc Carbon bridged aminosilane compounds for high growth rate silicon-containing films
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) * 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11177127B2 (en) 2017-05-24 2021-11-16 Versum Materials Us, Llc Functionalized cyclosilazanes as precursors for high growth rate silicon-containing films
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11049714B2 (en) * 2017-09-19 2021-06-29 Versum Materials Us, Llc Silyl substituted organoamines as precursors for high growth rate silicon-containing films
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10319696B1 (en) 2018-05-10 2019-06-11 Micron Technology, Inc. Methods for fabricating 3D semiconductor device packages, resulting packages and systems incorporating such packages
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US20200040454A1 (en) * 2018-08-06 2020-02-06 Lam Research Corporation Method to increase deposition rate of ald process
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
JP6946248B2 (ja) * 2018-09-26 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
CN111211088B (zh) * 2018-11-21 2023-04-25 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11211243B2 (en) 2018-11-21 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of filling gaps with carbon and nitrogen doped film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
US20200263297A1 (en) * 2019-02-14 2020-08-20 Asm Ip Holding B.V. Deposition of oxides and nitrides
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
JP2022530419A (ja) 2019-04-25 2022-06-29 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 酸化ケイ素薄膜の高温原子層堆積のための有機アミノジシラザン
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20210158414A (ko) 2019-05-21 2021-12-30 버슘머트리얼즈 유에스, 엘엘씨 실리콘 함유 필름의 열적 증착을 위한 조성물 및 이의 사용 방법
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
US20210384197A1 (en) 2019-06-14 2021-12-09 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
KR20200143109A (ko) 2019-06-14 2020-12-23 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
CN113444525A (zh) * 2021-06-25 2021-09-28 佛山安亿纳米材料有限公司 发光性能稳定的硫化物荧光体及制备发光性能稳定的硫化物荧光体的原子层沉积法
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL276019A (zh) * 1962-03-16
US5037514A (en) 1986-01-06 1991-08-06 Semiconductor Energy Laboratory Co., Ltd. Silicon oxide depositing method
JPH01143221A (ja) * 1987-11-27 1989-06-05 Nec Corp 絶縁薄膜の製造方法
JPH02138471A (ja) * 1988-11-18 1990-05-28 Matsushita Electric Ind Co Ltd 薄膜の製造方法
JPH04196321A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 成膜方法および装置
US5470800A (en) 1992-04-03 1995-11-28 Sony Corporation Method for forming an interlayer film
JPH06132276A (ja) 1992-10-22 1994-05-13 Kawasaki Steel Corp 半導体膜形成方法
JPH09181074A (ja) * 1995-12-27 1997-07-11 Fujitsu Ltd シリコンオキシナイトライド膜の形成方法及び半導体装置の製造方法
JPH1060649A (ja) * 1996-08-22 1998-03-03 Showa Denko Kk シリカ系被膜の形成方法
JP3836553B2 (ja) 1996-12-26 2006-10-25 独立行政法人科学技術振興機構 シリコン系絶縁膜の製造方法
US6090442A (en) 1997-04-14 2000-07-18 University Technology Corporation Method of growing films on substrates at room temperatures using catalyzed binary reaction sequence chemistry
KR100275738B1 (ko) * 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
US6037275A (en) 1998-08-27 2000-03-14 Alliedsignal Inc. Nanoporous silica via combined stream deposition
US6231989B1 (en) * 1998-11-20 2001-05-15 Dow Corning Corporation Method of forming coatings
JP2001002990A (ja) 1999-06-21 2001-01-09 Jsr Corp 膜形成用組成物、膜の形成方法および低密度膜
TW468212B (en) 1999-10-25 2001-12-11 Motorola Inc Method for fabricating a semiconductor structure including a metal oxide interface with silicon
FI118804B (fi) * 1999-12-03 2008-03-31 Asm Int Menetelmä oksidikalvojen kasvattamiseksi
AU2001245388A1 (en) 2000-03-07 2001-09-17 Asm America, Inc. Graded thin films
JP3549193B2 (ja) 2000-03-31 2004-08-04 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US6818250B2 (en) * 2000-06-29 2004-11-16 The Regents Of The University Of Colorado Method for forming SIO2 by chemical vapor deposition at room temperature
KR100467366B1 (ko) 2000-06-30 2005-01-24 주식회사 하이닉스반도체 원자층 증착법을 이용한 지르코늄산화막 형성방법
KR100378186B1 (ko) 2000-10-19 2003-03-29 삼성전자주식회사 원자층 증착법으로 형성된 박막이 채용된 반도체 소자 및그 제조방법
KR100385947B1 (ko) 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
US6528430B2 (en) 2001-05-01 2003-03-04 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing Si2C16 and NH3
US6391803B1 (en) 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
US6861334B2 (en) 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US6664156B1 (en) 2002-07-31 2003-12-16 Chartered Semiconductor Manufacturing, Ltd Method for forming L-shaped spacers with precise width control
US7531679B2 (en) * 2002-11-14 2009-05-12 Advanced Technology Materials, Inc. Composition and method for low temperature deposition of silicon-containing films such as films including silicon nitride, silicon dioxide and/or silicon-oxynitride
TWI262960B (en) * 2003-02-27 2006-10-01 Samsung Electronics Co Ltd Method for forming silicon dioxide film using siloxane

Also Published As

Publication number Publication date
EP1383163A3 (en) 2004-07-07
CN100343960C (zh) 2007-10-17
JP2004040110A (ja) 2004-02-05
CN1480998A (zh) 2004-03-10
US20060040510A1 (en) 2006-02-23
KR20040005568A (ko) 2004-01-16
EP1383163B1 (en) 2012-03-28
JP4422445B2 (ja) 2010-02-24
US6992019B2 (en) 2006-01-31
KR100505668B1 (ko) 2005-08-03
TW200407981A (en) 2004-05-16
EP1383163A2 (en) 2004-01-21
US20040018694A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
TWI237311B (en) Method for forming silicon dioxide layers on substrates using atomic layer deposition and semiconductor device formed by the said method
JP7320544B2 (ja) Ｓｉ含有膜形成組成物およびその使用方法
JP7423724B2 (ja) 金属表面上にブロッキング層を堆積させるための方法
JP7092709B2 (ja) ケイ素含有膜の高温原子層堆積
JP6600074B2 (ja) 窒化ケイ素膜を堆積するための組成物及び方法
US6602784B2 (en) Radical-assisted sequential CVD
US7084076B2 (en) Method for forming silicon dioxide film using siloxane
US7109129B1 (en) Optimal operation of conformal silica deposition reactors
US7135418B1 (en) Optimal operation of conformal silica deposition reactors
JP4494041B2 (ja) シロキサン化合物を利用した二酸化シリコン膜の形成方法
KR20080050510A (ko) 배치 ａｌｄ 반응기에 대한 처리 공정
JP2006522225A (ja) 窒化ハフニウム堆積の方法
KR100564609B1 (ko) 실록산 화합물을 이용한 이산화실리콘막 형성 방법
CN112567071A (zh) 用于增大ald工艺的沉积速率的方法
JP7156999B2 (ja) シリコン含有薄膜形成用シリコン含有化合物、及びシリコン含有薄膜の形成方法
TWI761838B (zh) 熱沉積含矽膜的組合物及方法
KR100555552B1 (ko) 원자층 증착법에 의한 이산화실리콘막 형성 방법 및이로부터 얻어지는 반도체 소자
KR20050028751A (ko) 실릴아민을 이용한 박막 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees