TW378346B - Semiconductor device and information control system thereof - Google Patents

Semiconductor device and information control system thereof Download PDF

Info

Publication number
TW378346B
TW378346B TW087103400A TW87103400A TW378346B TW 378346 B TW378346 B TW 378346B TW 087103400 A TW087103400 A TW 087103400A TW 87103400 A TW87103400 A TW 87103400A TW 378346 B TW378346 B TW 378346B
Authority
TW
Taiwan
Prior art keywords
information
chip
wafer
semiconductor
patent application
Prior art date
Application number
TW087103400A
Other languages
English (en)
Inventor
Isao Kudo
Original Assignee
Oki Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Ind Co Ltd filed Critical Oki Electric Ind Co Ltd
Application granted granted Critical
Publication of TW378346B publication Critical patent/TW378346B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K1/00—Methods or arrangements for marking the record carrier in digital fashion
    • G06K1/12—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching
    • G06K1/126—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching by photographic or thermographic registration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/08—Logistics, e.g. warehousing, loading or distribution; Inventory or stock management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7865—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H01L2224/78901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S235/00—Registers
    • Y10S235/90—Means to affix bar code, e.g. attaching, etching, coating, printing

Description

A7 B7 2768pif.doc/006 五、發明说明（/) 本發明是有關於一種半導體裝置及其資訊管理系統， 且特別是有關於一'種半導體裝置及其資訊管理系統，以利 用二度空間條碼圖形(Bar Code Pattern)，於製造此半導體裝 置時，達到有效率且精確的資訊管理。 半導體裝置的製造，通常包括非常繁冗的製程。在一 個傳統的半導體裝置製造方法中，首先’在晶圓製程中， 影微步驟，蝕刻步驟，淸洗步驟’以及類似步驟重覆在晶 圓表面實施，以形成所需之半導體晶片。接著，利用探測 設備，對晶圓表面形成的每一個半導體晶片進行合格/不合 格的檢驗，以得到一變換數據(Mapping Data)，然後，再進 入組合製程。在晶圓組合製程中，首先，晶圓在一切割 (Dicing)過程步驟中被分割成個別的晶粒。然後，依據變換 數據，品質優良的晶粒被選取後，在一打線步驟中裝置在 一接腳架上。之後，在導線打線步驟中，半導體晶體之連 接電極及接腳伸出端子經由導線打線連接。此後，在封裝 製程中，利用一熱固樹脂在半導體晶片上實施鑄模成型， 以及在封裝表面上作特定資訊的記號，以完成半導體裝置 的製造。 如以上所述，必需實施極繁冗的複雜製程才能完成一 半導體裝置的製造，同時，在半導體生產的各個步驟中， 必需實施精確的資訊管理。在習知的半導體製造方法中， 由於習知方法著重於對相同規格，大量生產半導體裝置， 利用此大量生產之優點，而資訊的管理是分佈在整個製程 過程，相對而言較爲簡單。換而言之，既然，在習知半導 4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ml 裝 .訂 I線-· -* (請先阶讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 [ 2768pif.doc/〇〇6 A7 B7 .__ 五、發明説明（Λ ) 體製造方法中，半導體裝置經由相同製造系統，分佈於各 製程而爲一批次單位，則每一批次通常在相伺的條件下操 作’使得資訊管理相對地簡單。 然而，近幾年來，由於半導體裝置廣泛應用於消費產 品及工業零件，因應多種不同型式之半導體裝置大量的市 場需求，所生產之小產量，例如應用特定積體電路 (Application Specific Integrated Circuits, ASIC)及砂上系統 (System On Silicon，SOS)，不斷提昇。在產量方面，有時一 個晶圚上可以確保足夠的量，以依據特定應用，生產多種 這樣的半導體裝置。 此時，有些情況下，如大容量的記憶晶片一般，只要 部分的晶片是優良的，產品將被傳遞。因此，在一指定晶 圓上，必需針對個別的晶片，分開實施資訊管理。 因此，在習知的半導體製造方法中，在所有不同製程 中’半導體裝置之物質分佈’在晶圓上之半導體晶片的表 面上，或樹脂封緘的半導體封裝上，標上一辨識 (Identification，ID)資訊記號。然而，可由字母及數字表示 之資訊有限。再者’在讀取字母數字特性時，必需實施困 難的邊緣辨識步驟，這種方法具〜外加的困難，即無法避 免灰塵及刮傷。 或者’可採用光學儀器簡化讀取步驟，應用一度空間 條碼圖形，在一些半導體製造方法中，半導體裝置步驟間 的物質分佈，錄下各種不同的資訊。然而，一度空間條碼 之每.一單位面積上可以錄取的資訊數量有限，而由於被一 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公----- ----------淋衣------、玎------# X請先軋讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 2768pif.d〇c/〇〇6 A 7 _____B7 五、發明说明（> ) 度空間條碼圖形所佔的面積，必需隨著大量資訊而增加， 因此，對於僅具有限空間以錄取資訊的半導體裝置，其製 造方法中，利用一度空間條碼處理資訊管理已顯不足。 此外，在習知中，由於有時很難製造對應封緘於半導 體封裝內，個別的晶片之相關資訊的半導體封裝’所提供 之各種型式的ID資訊。爲產生小量多種不同型式產品’其 半導體製造方法無法全然實施，引起關注。 因此，本發明之目的，針對與上述問題相關’習知半 導體製造方法中，步驟間物質分佈之半導體裝置的資訊管 理，提供一種新且改善的半導體裝寘及其資訊管理系統’ 得以對晶圓上排列的各個圓片，固定半導體晶片之個別的 接腳架，或封緘於樹脂內半導體晶片之個別封裝產品’實 施資訊管理。 本發明之另一目的；在提出一種新且改善之半導體裝 置及其資訊管理系統，利用錄取半導體裝置上有效之有 限，小空間中之資訊，以達到在半導體製造過程中’有效 及精確物質分佈。 本發明之另一目的，在提出一種新且改善之半導體裝 置及其資訊管理系統，藉由製造彼此對應之晶圓上排列的 各個晶片資訊，固定半導體晶片之個別的接腳架資訊’或 封緘於樹脂內半導體晶片之個別封裝產品的資訊’以達到 在半導體製造過程中，高度效率及精確度之物質分佈。 本發明之又另一個目的，在提供一種新且改善之半導 體裝置及其資訊管理系統，其中，提供各個接腳架及各個 6 本紙張尺度適用中國國家標準（CNS ) A4规格（21 〇 X 297公釐）— ----------裝------訂------線_---Ί i r · m _ - - (請先M-讀背面之注意事項再填寫本頁) A7 B7 2768pif.doc/006 五、發明説明（> ) . 封裝晶片產品上的ID資訊，可應用一相當經濟之工業光學 > 設備取得，且即使在灰塵及刮傷存在的條件下，亦可取得 高可靠度的資訊。 欲達上述之目的，本發明之第一個特徵中，提供一半導 體裝置，其特微在一做爲資訊管理之二度空間條碼圖形， 投影及曝光在晶圓排列的每一個晶片上。需注意的是，由 於每一個二度空間條碼圖形提供有晶片ID資訊，使得可以 應用與每一個晶片致的晶片資訊。 由於二度空間條碼圖形旳單位面積上，可錄取之資訊數 量相當大，且可利用光學設備簡單地辨識，可在排列的晶 圓上之晶片上作標記，此爲習知技藝所不能達成的，因此， 可對每一個基材上之晶片，輕易實施資訊管理。 此外，如在每個晶片上標記一二度空間條碼圖形的方 法，投影及曝光可應用一可改變不同曝光之傳送圖形的液 晶罩幕，以利用同一罩幕，提供每個晶圓不同的晶片ID資 .訊。 爲達上述之目的，本發明的第二個特徵，爲提供一半導 體裝置，其特徵在應用二度空間條碼標記在資訊管理，作 爲固定半導體裝置的接腳架之框架ID資訊。需注意的是， 在二度空間條碼圖形的框架ID資訊中，晶片之位置資訊指 示在框架中晶片的位置，且包括在申請專利範圍第7項中 所揭露之晶片ID資訊。 在習知中，此一 ID無法以肉眼辨識的承載晶片之接腳 架結構，在此，簡化成各個固定於框架內之晶片，可以由 7 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）' ' 裝 訂 I — 1 η · * t (請先閔讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 2768pif.doc/006 A7 B7 五、發明説明（孓） 利用一適當光學設備讀出框架ID資訊而辨識之。 爲達上述之目的，本發明的第三個特徵，爲提供一半導 體裝置，其特徵在應用二度空間條碼標記於資訊管理，作 爲樹脂封緘之半導體晶片封裝外表面上的ID資訊。需注意 的是，在記錄於二度空間條碼圖形的產品ID資訊中，包括 外加的資訊及對應每一個樹脂封緘晶片的ID晶片資訊。在 此結構中，即使晶片無法在鑄模後被肉眼辨識，資訊管理 亦會對每一個晶片實施。 在本發明的第四個特徵中，提供一種半導體裝置之資訊 管理系統，可分別管理有關各個半導體裝置的資訊。此資 訊管理系統包括晶片ID資訊，一讀取裝置以讀取晶片ID 資訊，以及一管理單位以儲存晶片ID資訊，而基於儲存的 晶片ID資訊，讀取及管理各個半導體製造製程。此外，由 管理彼此對應的晶片ID資訊及經由探測而得之變換數據， 在晶粒固定時，錯誤選取的可能性減低。 在本發明的第五個特徵中，提供一種半導體裝置之資訊 管理系統，可分別管理有關各個半導體裝置的資訊。此資 訊管理系統包括框架ID資訊，一讀取裝置以讀取框架ID 資訊，以及一管理單位以儲存框架ID資訊，而基於儲存的 框架ID資訊，讀取及管理各個半導體製造製程。 在本發明的第六個特徵中，提供一種半導體裝置之資訊 管理系統，可分別管理有關各個半導體裝置的資訊。此資 訊管理系統包括產品ID資訊，一讀取裝置以讀取產品ID 資訊，以及一管理單位以儲存產品ID資訊，而基於儲存的 8 ---------^------、玎------@ (請先'閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2768pif.doc/006 A7 B7 五、發明説明（) 產品ID資訊，讀取及管理產品傳送過程。 如以上所解釋，藉著半導體製程，製程間物質分佈中， 經由二度空間條碼所編碼的晶片ID資訊，框架ID資訊， 及產品ID資訊，可對各個晶片做詳細的管理，由此，可設 置一半導體製造設備，其具高度的彈性，以生產小量的多 種產品。 需注意的是，，將各個晶片的製造製程的記錄資料，與 申請專利範圍第14項中所揭發儲存產品資訊相聯係，或將 產品傳送之後的範圍中，形成之申請專利範圍中的資訊， 與申請專利範圍第15項中所揭發儲存產品資訊相聯係，可 精確指出在半導體製造過程中，對各個晶片所產生問題的 因素，還可提供在傳送後更詳細的維護服務。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下。 圖式之簡單說明： 第1圖繪示出本發明的可使用之二度空間條碼，一實 施的圖解結構； 第2圖繪示出習知中，一度空間條碼的圖解結構； 第3圖繪示出基於本發明，半導體晶片之二度空間條 碼的一實施例之圖解結構； 第4圖繪示出基於本發明，用來投影及曝光半導體晶 片上，二度空間條碼之液晶的實施例的圖解結構； 第5圖繪示出形成在晶圓上，不同數量晶片的陣列； 9 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2768pif.doc/006 A7 2768pif.doc/006 A7 經濟部中央標準局員工消費合作社印裝 ______B7 五、發明説明（7) — 第6圖顯示儲存在數據伺服器中，變換數據表格的例 子’包括第6(a)圖顯示習知之變換數據表格的例子，以及 第6(b)圖顯示本發明之變換數據表格的例子； 第7圖係一方塊圖，繪示出可使用於本發明中，資訊 管理系統之組合過程的圖示結構； 第8圖係一流程圖’繪示出在第7圖中顯示之組合過 程資料管理系統中，晶粒打線的資訊參考/探測序列； 第9圖繪示出基於本發明，特定晶片固定之接腳架上， 所提供之二度空間條碼圖形的實施例； 第10圖係一方塊圖’繪示出基於本發明之一晶粒固定 器(Bonder)的圖示結構，其可在固定過程中，在於接腳架加 上一二度空間條碼圖形； 第11圖繪示出基於本發明，對接腳架準備之晶片資訊 表格的例子； 第12圖繪示出基於本發明，有關組合過程資訊管理系 統的準備條件下，資訊表格儲存資訊的一實施例； 第13圖係一流程圖，繪示出第7圖所示之資訊管理系 統之組合過程，晶粒固定器上，所實施的一資訊參考/探測 序列的另一例子； 第14圖繪示出利用一導線固定器，具導線之晶片的導 線固定焊墊； 第I5圖係一流程圖，繪示出第7圖所示之組合製程資 訊管理系統中，在導線固定器之資訊參考/探測序列的例 子； I 种衣 線_ ' : · · (請先_閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家橾準（CNS ) A4规格'·（ 210Χ297公釐） A7 B7 2768pif.d〇c/〇〇6 五、發明说明（公） 第16圖係一流程圖，繪示出一步驟，其中當採用本發 明於此固定步驟時，在實施晶片ID資訊辨識，實施導線固 定製程； 第Π圖繪示出一狀態，其中特徵資訊及二度空間條碼 圖形列印在封裝處； 第IS圖係一流程圖，繪示出第7圖所示之組合製程資 訊管理系統中，在列印機實施之資訊參考/探測序列的例 子； 第19圖係一流程圖，繪示出第7圖所示之組合製程資 訊管理系統中，在列印機實施之資訊參考/探測序列的另一 例子； 第20圖係一方塊圖，繪示出可採用本發之一晶片分類 器(Sorter)的圖解結構； 第21圖繪示出基於本發明之資訊表格的例子，其中， 製程記錄儲存在每一個晶片上；以及 第22圖繪示出由增加傳送資訊組成之資訊表格，或第 21圖所示之資訊表格的申請表格的例子。 實施例 下列爲基於發明之半導體裝置及其資訊管理系統的較 佳實施，參考附圖的詳細說明。 首先，在第1圖中，一個本發明之實施例中可應用的 二度空間條碼圖形的例子如圖所示。如圖所示，一個二度 空間條碼圖形10爲一二度空間圖形，其中，特定資訊可由 將一格子的方塊11上黑色或白色而記.錄之，以形成區塊， 11 I--------$------、訂|-----線. -: ' · -- (讀先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 本紙張又度適用中國國( CNS ) A4规格（210X297公釐）" ： ~ 經濟部中央橾準局員工消費合作社印製 2768pif.doc/006 A 7 B7 五、發明説明（7 ) 依據預定的規格二度空間地延伸。需注意的是，當編寫在 二度空間對格子上黑及白色的規格時，可與習知相同’亦 可產生新的編寫規格取而代之。對格子上黑及白色之實際 方法的詳細解釋，因萸本發明之內容無直接關聯而在此省 略之。然而，由於錯誤數據偵測可編碼成爲部分的編寫規 格’在此情形下，對各個晶片，框架，及樹脂封緘半導體 晶片讀取二度空間條碼圖形時，所產生的錯誤可以減少， 將在之後敘述之。 習知中作爲各種型式之資訊，可錄取的一度空間條碼 圖形’在此，與本發明之二度空間條碼圖形相比較而解釋 之。 第2圖繪示出一傳統一度空間條碼圖形的例子。在圖 中’一度空間條碼圖形由具不同寬度之黑白平行條21組 成’而一文字串23由一可經由光學文字辨識之印刷字組 成。然而’此一度空間條碼圖形20上，單位面積可以錄取 的資訊數量有限。且被一度空間條碼圖形20所佔據的面 積’需隨著一度空間條碼圖形20中錄取的資訊數量的增加 而增加’因此，一度空間條碼圖形20無法一直在半導體製 造過程中，作資訊管理的應用。 相反地，本發明之發明人觀察到，本發明所採用之二 度空間條碼圖形，與習知中資訊特徵圖形及一度空間條碼 圖形相比，提供下列優越的特徵。 (1)在單位面積上可錄取之資訊數量，遠較一度空間條 碼圖形爲大，且由於其圖形大小可自由設定，適合於圖形 本纸張尺度適用中國國家榇準（CNS ) A4規格（210X297公釐） --------麥------tl------線' ' :. * * - / - (錆先聞讀背面之注意事項再填鸾本页) 經濟部中央標準局員工消費合作社印製 2768pif.doc/006 A7 _'_____B7_ 五、發明説明（/σ ) 受限之有效空間的應用。 (2) 本圖形可應用一簡單方法形成，且可依據圖形形成 之處，採用各種不同的習知技藝。 (3) 本圖形可藉由光學辨識，輕易辨認而不致引起灰 麈，刮傷及類似者。此外，其確保讀取方向高度的自由度。 因此，相對資訊裝置所需之代價可減至最低。 (4) 本圖形可包括數據錯誤偵測之指令，結果，錯誤圖 形讀取可減至最低。 本發明之發明人已對上述二度空間條碼圖形的特徵做 詳細硏究，其高度實現本發明，利用二度空間條碼圖形於 半導製造過程之各個階段，達到半導體製造過程中，製程 間物質分佈之有效及精確的資訊管理。 下列爲一實施例的詳細說明，其中在半導體製造過程 中，二度空間條碼應用在各種不同的階段。 全波整流電路21將電話線路11之線路電壓全波整 流，並不斷提供相同極性之電壓，給後續各階段之電路。 此可由一已知之電路組成。 1.在晶圓製程採用之實施例 在本實施例中，在晶圓製程中，二度空間條碼圖形30 作爲晶片ID資訊，亦即，二度空間條碼圖形30-1，30-2 , 3〇-3分別記錄在晶圚上形成之各晶片30-1，3〇_2，30-3上 的特定佔置(例如，圖示之左下方），如第3圖所示。晶片ID 資訊可在晶圓近乎結束時，佈線的微影步驟記錄之，例如， 在投影及曝光時，將對應每個晶片之特定位置之晶片ID資 13 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ ~~ 裝 訂 線 - -_ , - (请L閲讀背面之注意事項再填寫本頁) 2768pif.doc/006 A7 2768pif.doc/006 A7 經濟部中央標準局員工消費合作社印製 B7 >— 丨 五、發明説明（// ) 訊的二度空間條碼圖形投影及曝光。 第4圖繪示出應用於投影及曝光每一晶片之晶片ID資 訊的液晶罩幕。此液晶罩幕40可改變各個格子方塊的液晶 安排，以得對應於二度空間條碼圖形之一光穿透/光遮蔽圖 形。在一晶片ID產生單位41中，可得晶片ID資訊，例如 産品名稱，區塊ID，及每個晶片的晶片位置座標。在二度 空間條碼轉換單位42中，由晶片ID產生單位41傳送而來 之晶片ID資訊，被轉換成一二度空間條碼圖形。一液晶驅 動器43適當改變由液晶罩幕40形成之各個格子中，光穿 透/光遮蔽圖形。而此光穿透/光遮蔽圖形，在二度空間條碼 轉換單位42中，被轉換成二度空間條碼圖形，以經液晶驅 動器43，在液晶罩幕40上顯示。 然後，利用液晶罩幕40,由一投影曝光設備(未顯示）， 在每個晶片上特定位置賓施曝光，以顯示出每個晶片中的 度空間條碼圖形。之後，利用一般製程中的微影飩刻步驟， 形成每個晶片的二度空間條碼圖形。需注意的是，在一上 述之例子中，不同的二度空間條碼圖形提供給各個晶片， 而單一個二度空間條碼圖形亦可形成於所有的晶片。 如以上所述，在本實施例中，可增加晶片ID資訊，以 在晶圓之各個晶片上之極小的面積上，分辨晶圓上各個晶 片，此爲習知所無法達到的。此外，在晶圓製程之佈線步 驟中，利用形成二度空間條碼圖形，晶片ID資訊可錄至每 個晶片，而不需爲裝置二度空間條碼圖形，而分配特別的 空間。再者’利用第4圖所示之液晶罩幕40，每個晶片之 14 本紙張尺度適用中國國家標準（ CNsl Μ規格（210X297公釐）〜 ! --；- . n I I— n 訂 「1.— I n 線- :-_ - - (#先閱讀背面之注意事項再填寫本頁) 2768pif.doc/006 2768pif.doc/006 A7 B7 五、發明説明（/之） 不同的片ID資訊可由—個罩幕記錄。 2·在晶圓啦__之龍例
%接者’―實施例中，將上述之記錄於各晶片之晶片ID 貝訊’利用於〜料體製造方法 合難在以下解 釋之。 在半導體製造方法中，在晶圓製程中.，利用 斤’ &_上_晶片實施合格/不合格之測試。 第5圖繪不出~~~探獅. „ 泳側步驟中，被檢驗之晶圓50上，優良晶 片051(白色方塊）’局部優良晶片52(陰影方塊），及有缺陷 、曰曰53(黑色方塊）的排列。探測結果處理成一轉換數 據，如第6(8)_所午 _ 曰 所布。需注意的是，在局部優良的晶片52 =片在佈線或類似步驟中修補後傳送，在本實施例 中母個0曰片之資訊管理可各別執行，這些局部優良的晶 片52可輕易地改善至可髓的織，因此，翻改善產品 良的目的。 第7圖繪示出利用轉換數據的一組合製程資訊管理系 統7〇的Μ解結構，此轉醜據包括存紐麵晶片之晶片 ID資訊’及各種下列將詳述之各種資訊表格。 如圖所示，在探測步驟中所得之資訊，藉著一橋72， 由一探測LAN71傳送至組合製程LAN73，然後再傳送儲存 於一數據伺服器74之資料庫75中。組合處理器LAN73連 接執行各組合步驟之半導體製造元件，例如晶粒固定器 (DB)76,其選取已被切割之晶粒，並將其裝置在接腳架上， 導線固定器(WB)77，其藉導線打線，利用接腳外端子連接 15 本紙張尺度適用中國國家標準（CNS ) Μ规格（21〇 X 297公釐） ----------^------------線一 ---. - -(请先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 2768pif.doc/006 五、發明説明（ />) 晶片上的電極，一列印機78，其執行採用一熱固樹脂封裝 之表面上的標記，以及一晶片分類器79，依據印於封裝上 之資訊分類晶片。 基於本發明，一 ID資訊管理的應用實例例於下列詳述 之，其在晶片組合製程中，對各個半導體製造元件實施。 (A)在晶粒固定器採用之實施例 首先，解釋基於每個晶片之晶片ID資訊，對晶粒固定 器(DB)76實施的資訊管理。 在第8圖所示之轉換數據取得序列80中，首先，數據 伺服器74由晶粒固定器(DB)76端，被參考作將進行固定步 驟之區塊的區塊ID。然後，數據伺服器74取出與參考區塊 相關之晶圓轉換數據(參考第6(b)圖），並將其轉移至晶粒固 定器(DB)76(S82)。在晶粒固定器(DB)76中，晶粒固定處理 基於由此接收（S83)之轉換數據實施。在晶粒固定處理中’ 由於在本實施例中，每個晶片的晶片ID資訊對應轉換數掾 形成，如第6(b)圖所示，每個晶片之二度空間條碼在每個 晶片分選取於晶粒固定器(DB)76時，經由影像辨識直接辨 識’因此，每個晶片可參考轉換數據。結果’在晶粒固定 時，錯誤之選取可進一步減少。然後，在固定處理完成後， 一結束信號送至伺服器74，並在進行下一步驟前儲存在資 料庫75中（S84)。 如以上所述，在晶粒固定(DB)76中’在參考利用每一 晶片之晶片ID資訊所得之轉換數據的處理中’利用一適當 光學設備，可直接辨對應每個晶片之晶片1D資訊。其與習 16 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (请先閱讀背面之注意事項再填寫本頁) 、τ 經濟部中央標準局員工消費合作社印製 2768pif.doc/006 A7 五、發明説明（/y：) 知中之元件，僅利用位置資訊，亦即晶圓上之座標的方法 不同。因此，在晶粒固定中，錯誤選取的發生率減低。 當記錄有直接標記於各個晶片的晶片ID資訊之二度空 間條碼圖形已解釋如上時，框架ID資訊可利用提供在每個 固定有各晶片92之框架93上，將二度空間條碼圖形91記 錄於每個框架93上。 第10圖繪示出一實施例，其中，利用一晶粒固定器以 實施標記框架ID資訊於每個框架上。欲描述圖中晶粒接合 器100之圖解結構，在一晶圓環儲存庫101中，來自晶圓 環儲存庫101之晶片在接合製程之前儲存於晶圓環102 中，所需之晶圓環102被一傳送臂(未於圖中顯示)取出，再 移至一製程階段。一接合臂將一晶片由晶圓環中移出以接 合之，並放置在一接合頭單位(Bonding Head Unit)104。儲 存在一接腳架儲存庫中之一接腳架，由一接腳架供應元件 提供給接合頭單位104,且晶片接合在接腳架之特定位置。 需注意的是，參考數字107指示一影像辨識設備以辨識晶 片接合在接腳架的位置，且辨識各晶片所提供之晶片ID資 訊。當接合製程以此方式完成時，接腳架移至一標記單位， 其中，一框架ID資訊之二度空間條碼圖形由一框架ID資 訊列印電射元件108，列印在特定的位置，然後，其被一傳 送臂(未於圖中顯示)取出，以儲存在接腳架儲存庫1〇5中。 此外，回到晶圓環儲存庫109中。 如以上所述，由應用第10圖所示之晶粒接合器1〇〇， 提供每個框架93中之二度空間條碼圖形91，裝置有晶片之 17 本紙張尺度適用中國國家榡準（CNS ) M規格（2丨0X297公釐） 裝 訂 I 線_· --* „ - 一 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 經濟部中央標率局員工消費合作社印製 2768pif.doc/006 A7 ____ B7 五、發明説明（ο 接腳架裝置’其在習知中無法由觀察各個框架而由視覺分 辨，在此可以辨認出。 再者，第7圖中，在晶片組合製程資訊管理系統中， 利用框架id資訊的例子解釋如下。需注意的是，第η圖 表示數據伺服器74中，儲存及處理於資料庫75之接腳架 晶片資訊表格，並且，如圖所示，在接腳架晶片資訊表格 中’對應每個晶片之框架ID資訊，晶片數目，晶片ID資 訊’及類似者被記錄’並與框架上之二度空間條碼圖形及 各晶片之二度空間條碼圖形作相關處理。 此外，第12圖顯示有關各晶片製造條件之製造條件資 訊表格之例子，其中，各晶片在數據伺服器74中處理。如 圖所示，在製造條件資訊表格中，記錄有使用之元件型式， 製造條件，處理日期，處理元件，累積數據及有關各組合 步驟的類似資訊，加上一些基本數據，例如，各晶片ID， 產生編碼，晶圓製‘程之流程號碼及探測分類編碼，及有關 框架上之二度空間條碼圖形及各晶片上之二度空間條碼圖 '形。 如己上所述’由處理與框架上之二度空間條碼圖形及 各晶片上之二度空間條碼圖形相關之框架ID資訊及晶片 ID資訊，當實施參考於一基於框架ID資訊之一給定框架 上’所接合晶片對應之晶片ID資訊相關的給定製造元件 時，數據伺服器74搜尋儲存有關框架之資訊的資訊表格， 數據伺服器74可利用對應接合在框架之晶片的晶片id資 訊應答，因此，在整個半導體元件製造過程中，達到高效 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） n n 批衣— — I I —訂— I I n ^ :' - . ~ (請先閩讀背面之注意事項再填寫本頁) A7 B7 2768pif.doc/〇〇6 五、發明説明（/(>) 率物質分佈管理。 接著，參考第13圖所示之序列130，還有另一例子， 其中，解釋在晶粒接合器76及數據伺服器74之間’執行 資訊參考/取得之過程。 首先，晶粒接合器(DB)76提供參考給數據伺服器’ 以使區塊之區塊ID進行接合製程（S131)。相應地，伺服器 74由資料庫75取出有關被參考區塊之晶圓轉換資訊，並將 其傳遞至晶粒接合器(DB)76(S131)。在晶粒接合(DB)76 ’晶 粒接合的過程基於接收的轉換數據(S133)實施。在過程中’ 由於各晶片之晶片ID資訊，是依據本實施例之轉換數據形 成，當各晶片被晶粒接合器(DB)76選取時，各晶片上之二 度空間條碼直接被辨識爲影像辨識，因此參考轉換數據可 在各晶片上實施，其減少在晶粒接合時，錯誤選取發生的 可能。 然後’當一框架之接合過程(S134)完成時，晶粒接合器 (DB)76將對應框架之框架ID資訊回應至數據伺服器74， 以更新資料庫中，第11及12圖所示之資訊表格。此時， 在框架上之製程已完成，且已接合之各晶片之晶片ID資 訊。接著，晶粒接合器(DB)76依據轉換數據（S136)，對下 一框架執行接合製程’而當第一個框架之接合製程完成 (S137)時，其對應框架之框架ID資訊回應至數據伺服器 75(S138)，以更新資料庫中，第11及12圖所示之資訊表格。 此時，在框架上之製程已完成，且已接合之各晶片之晶片 ID資訊。之後，重覆一類似之步驟，而當己由數據伺服器 19 本紙張適用中國國家標準（CNS ) A顿洛（21〇Χ297公釐)' ·~^Γ~--;- I----^------1------、1T-------線 : t - _ ' . - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 2768pif.doc/006 A7 2768pif.doc/006 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（θ) 74提供之區塊資訊的接合製程完成時，在下一步驟進行 前，此一完成狀態將傳給數據伺服器74(S139)。 如以上所述，由於記錄在數據伺服器74之資訊表格 •中，有關各晶片之資訊，在此實施例中，與記錄於各晶片 二度空間條碼圖形及記錄於各框架二度空間條碼圖形相應 處理，在後續製程間物質分佈中，達到一較高效率，並在 資訊管理中，得到較高的精確度。例如，如果在一後續製 程所應用之製造元件中，框架ID資訊可利用適當影像辨識 元件辨識之。對應接合於框架之晶片的晶片ID資訊，及各 晶片之製造條件，可得自儲存於數據伺服器74之資訊表格 中，因此，使得對各晶片實施所需的精確製製可能。 (B)導線接合器採用之實施例 接著，解釋一利用上述資訊特定例子之實施例中，在 導線接合步驟時，儲存在數據伺服器74中之資訊表格及各 晶片記錄之二度空間條碼。 第14圖顯示在導線接合步驟中，晶片及接腳之間所實 施的佈線，以及在本實施例之導線接合步驟中，繪示於15 圖之資訊參考/取得處理序列150，在提供有二度空間條碼 141及接腳144之晶片週邊區域中，接合墊143位置之間執 行佈線145。 接著，參考第15及16圖，解釋實施於導線接合步驟 中之資訊參考/取得製程序列150。首先，區塊之區塊ID之 數據伺服器74，藉導線接合器(WB)77處理。對應這些參 考，數據伺服器74自儲存於資料庫之資訊表格中，取出區 20 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） I 裝 訂 線 ' ϊ ' * I I (請先閱讀背面之注意事項再填寫本頁) 2768pif.doc/006 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（/?) 塊之導線資訊及對應區塊之轉換數據，並將其傳送回到導 線接合器(WB)77(S152)。需注意的是，在對應區塊之導線 資訊中，包括對應各晶片之導線圖形及分類數據。 然後，導線接合器(WB)?7基於接收資訊，實施接合(佈 線)製程，下列爲一參考第16圖之本實施例中，接合製程 的解釋。首先，導線接合器(WB)77取得來自數據伺服器 74，基於區塊ID之產品型式導線資訊及轉換數據(S161)， 並在接合階段(S162)提供相關晶片。導線接合器(WB)77利 用適當的影像辨識設備，辨識出在框架及晶片上之ID資訊 (S163)。然後，基於因此辨識出之ID資訊，相應之分類編 碼得自轉換數據（S164)，且對應此分類型式，適當的導線圖 形設定在接合器（S165，S166-1，S166-2，.…，S166-N)內 之控制單位(未於圖中顯示）中。 當優良的晶片51，局部優良的晶片52，及有缺陷的晶 片53如弟5圖所不’存在於晶圓50中時，在局部優良的 晶片52之中，產品可在冗餘電路中修正其導線圖形，而轉 變成可傳送狀態。在此情形下，本實施例中，利用設定一 基於被辨識之每一晶片的晶片ID資訊之最佳導線分類，這 些局部優良的晶片52可成爲可傳送產品，以改善良率。 因此，利用對應每一晶片設定之導線圖形的導線座 標，在每一晶片之接合墊143及接腳144被佈線(S167)。當 特定接合製程完成時，導線接合器(WB)77在下一操作進行 之前，對伺服器74報導完成，如第15圖所示。 如以上所述，在本實施例中，每一晶片之ID資訊利用 2 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' I.II 裝 訂 备 - - - (請克聞讀背面之注意事項再填寫本育) 2768pif.doc/006 A7 2768pif.doc/006 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（/?) 一適當影像資訊設備，在導線接合圖形時直接被辨識’因 此，導線接合製程可藉修正每一晶片型式設定之導線圖 形，及在探測時每一晶片設定之分類編碼執行。結果’即 使晶圓上之各晶片的導線圖形不同時，亦可能實施接合製 程，而不需如習知之元件一般，修正其程序，因此，在製 程中達到一較高的效率及速率。 (c)列印機採用之實施例 接著，如第7圖所示，基於本發明，在組合製程資訊 管理系統中，利用晶片ID資訊及框架ID質訊於一列印機 78的實施例解釋如下。在此條件下，一樣地，利用接腳架 晶片資訊表格(第11圖），及對應各ID資訊組，儲存於數據 伺服器74之製造條件資訊表格(第I2圖），可在製程中達到 一高效率。 如第Π圖所示之第一例子，將參考第18圖，其中， 當在每一個由樹脂封裝之半導體晶片所構成的半導體元件 171，其封裝表面上列印特定資訊時，資訊參考/取得將解釋 如下。首先，列印機78辨識出框架ID資訊，其已利用應 用雷射或類似之適當影像辨識設備，在每一接腳架尾端列 印出(S181)。接著，數據伺服器74參考列印機78，辨識出 接腳架ID資訊(S182)。對應此一參考，數據伺服器74由識 存於資料庫之資訊表格中，取出所需資訊，例如，接合於 接腳架之晶片的位置資訊及ID資訊，這些使用在各晶片上 的列印圖形，列印的產品名稱及其他晶片上的資訊，被傳 送至資料庫75。列印機78形成一由列印符號172(參考第 22 本紙張尺度適用中國國家標準（CNS ) A4規格(210X297公釐〉~^ ： · ^----：--------批衣------ΐτ------線' - I II _ (請先聞讀背面之注意事項再填寫本頁) A7 B7 2768pif.doc/006 五、發明説明（加） Π圖)構成之列印圖形’其指示出產品名稱，特徵編碥，及 基於資訊所得之類似資訊，並實施列印於利用雷射或類似 方法形成之封裝的外表面上（S184)。之後，當一框架之列印 完成時，在操作移向下一步驟之前，此一完成狀態將傳送 給伺服器74(S185)。 如以上所述，在第18圖所示之實施例中，由於每一晶 片產品名稱的決定，及對應每一晶片之特徵中外加列印資 訊之決定，可利用讀取加於框架之ID資訊，及參考數據伺 服器74之資訊，即使在晶片內存於鑄模內而無法以肉眼觀 察的狀態時，列印可分別實施於各個晶片。 首先，如前述之實施例，列印機78辨識出框架⑴資 訊，其已利用應用雷射或類似之適當影像辨識設備，在每 一接腳架尾端列印出（S191)。接著，以接腳架ID資訊之列 印機78作參考，數據伺服器74因此被辨識（S192)。對應此 一參考，數據伺服器74由儲存於資料庫之資訊表格中，取 出所需資訊，例如，接合於接腳架之晶片的位置資訊及ID 資訊，使用在各晶片上的列印圖形，列印的產品名稱及其 他晶片上的資訊，被傳送至資料庫75。列印機78形成一列 印圖形，包括一晶片ID資訊，及符號資訊172，如第19 圖所示，其指示出產品名稱，特徵編碥，及類似資訊，並 實施列印於利用雷射或類似方法形成之封裝的外表面上 (S194)。之後，當一框架之列印完成時，在操作移向下一步 驟之前，此一完成狀態將傳送給伺服器74(S195)。 如以上所述，在第19圖所繪示之實施例中，由於晶片 23 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐} I--------I------------終 - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 2768pif.d〇c/006 五、發明説明（上丨） ID資訊及正常列印資訊列印於封裝表面，操作員可執行每 一晶片之資訊管理，其利用特定影像辨識設備，辨識晶片 ID資訊，並參考資訊之伺服器74。此外，由於其可以利用 晶片ID資訊之各個設定作爲關鍵資訊，可改善保養品質， 例如維修等。 (D)晶片分類器採用之實施例 第20圖繪示出一種用來對同時生產之產品，其不同 的種類進行分類之晶片分類器79之圖解結構。如圖所示， 在晶片分類器79中，儲存於晶片儲存承載器（Storage Tray)201中，未被分類之晶片，利用晶片再裝置頭203，被 選取並再裝置在一影像辨識單位204,其中，晶片再裝置頭 2〇3可利用一晶片移動單位202，自由地左右移動。然後， 一分類控制單位205在影像辨識單位204中，辨識出列印 在晶片上的列印資訊，而晶片之區塊ID因此參考伺服器74 而得。對應此參考，伺服器74由資訊表格得到所需資訊， 並將其傳送至分類控制單位205。此分類控制單位205利用 已被傳送之ID資訊實施分類，並選擇相關的儲存承載器 206-1，206-2及206-3，以進入選擇的儲存承載器206-1， 206-2及206-3中，分類每一晶片。 如以上所述，在第20圖所繪示之實施例中，即使在同 一框架中，製造不同型式之晶片時，分類亦可藉由各晶片 上列印之資訊及儲存於伺服器74之資訊表格的辨識，使給 定型式之晶片自動聚集而達成。需注意的是，當僅有每個 晶片封裝上，列印的符號資訊可在晶片分類器中被辨識， 24 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I — 訂 I 線 - , ' - - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 2768pif.doc/006 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（u) 而參考資訊表格中儲存之晶片ID資訊。如果晶片ID資訊 亦列印在每一晶片封裝上’分類的實施，則可利用辨識每 一晶片上之特徵値及在ID資訊中儲存之類似資訊執行。在 之後後的例子中，由於即使產生接受相同之列印資訊，各 晶片仍依分類特徵分類，即使依據相同產品名稱的產品， 其存取時間所需之詳細分類，例如在記憶體晶片中，分類 亦可高效率地實施。 3:其他實施例 當基於本發明，應用二度空間條碼於組合製程之例子 已如以上所述，本發明不受限於這些例子，由處理這些資 訊表格’包括有關於各晶片內之晶片ID資訊製程過程，在 最後製程’例如測試過程，及組合後執行之物質分佈過程， 甚至在產品傳送後之維護工作中，可達較高效率。 .第21圖顯示出在上述製程或維護工作中，利用儲存在 資訊表格中，每一晶片之製程過程的例子。如圖所示，晶 片ID資訊包括晶圓製程之處理過程資訊，組合製程之處理 過程資訊’探測及晶片狀態檢驗時所得之測試資料。 由利用此晶片ID資訊表格，必需之資訊可利用對每一 晶片’搜尋來自利用晶片ID資訊作爲關鍵資訊之數據伺服 器74中’資料庫75所儲存的資訊表格。在習知技藝，半 導體生產之一給定步驟中，當各區塊之單位實施製程檢驗 時’如果發現問題，在本實施例中，檢驗的範圍限制在各 晶片之單位，因此，可達到一製程之較高效率。 第22圖繪示出一例子，其將第21圖中資訊表格進一 25 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） II I I I —裝— I I 訂 I 备 (請先閲讀背面之注意事項再填寫本頁) 2768pif.doc/006 A7 B7 五、發明説明（〇 ~ 步擴展。在圖中之晶片ID資訊表格中，除了第21圖中， 資訊表格中之內容之外，封裝型式，傳送日期，及傳送後 範圍申報資訊，例如，申報過程，皆在表格中提供。傳送 資訊及申報資訊可依所需，加入第22圖中，晶片過程資訊 表格中，以利用晶片ID資訊作爲關鍵資訊，以作更新。 利用此一產品品質資訊表格，如果一申報由使用者基 於傳送半導體元件之品質形成，在各半導體製造過程中， 製程過程可作參考，以搜尋各具相同要求之晶片的晶片ID 資訊，而在晶片族中共同的因素可被分析。結果，缺陷晶 片檢測之範圍可縮小，其爲習知所無法達到的，對於改善 半導體元件之iL置及脱里者品Λ保當大 雖然本發明已以一半導體元件及其資訊管理系統之較 佳實施例揭露如上，然其並非用以限定本發明，任何熟習 此技藝者，在不脫離本發明之精神和範圍內，當可作各種 之更動與潤飾，因此本發明之保護範圍當視後附之申請專 利範圍所界定者爲準。 如以上所述，基於本發明，一內部二度空間條碼圖形 提供給排列於晶圓上之晶片，每個接合有晶片之接腳架， 或每個基於晶片ID資訊，由樹脂封緘的封裝產品，使得資 訊管理能夠對各個晶片，各個框架，及各個樹脂封緘產品 晶片分別實施。因此，在整個半導體的生產製程中，例如， 各個製造過程，物質分佈過程，運輸傳送過程’及申報處 理過程，半導體元件之資訊管理，可得一較高程度的效率 及精榷度。 (請先閲讀背面之注意事項再填寫本頁) 裝. ，βτ -線· 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 A8 2768pif.doc/006 B8 C8 D8 六、申請專利範圍 1. 一半導體元件，具有一二度空間條碼圖形，以應用於 資訊管理，提供給一晶圓表面上，排列之每一個複數個晶 片，以作爲一晶片ID資訊。 2. 如申請專利範圍第1項所述之半導體元件，其中： 該晶片ID資訊包括在每個該些晶片內的晶片資訊。 3. 如申請專利範圍第1項所述之半導體元件，其中： 該晶片ID資訊，利用可在每次曝光中，改變一光穿透 圖形的一液晶罩幕投影及曝光。 4. 一半導體元件，具有一二度空間條碼圖形，以應用於 資訊管理，提供給接合有一半導體晶片之一接腳架上，作 爲一框架ID資訊。 .5.如申請專利範圍第4項所述之半導體元件，其中： 該框架ID資訊包括在該框架中，該晶片之一晶片位置 資訊。 6. 如申請專利範圍第4項所述之半導體元件，其中： 該框架ID資訊之形成，與提供給該晶片之資訊管理， 作爲一晶片ID資訊之該二度空間條碼圖形相對。 7. —半導體元件，具有一二度空間條碼圖形，以應用於 資訊管理，提供在一樹脂封緘之半導體晶片的一外表面 上，作&一產品ID資訊。 8. 如申請專利範圍第7項所述之半導體元件，其中： 該產品ID資訊包括對應該樹脂封緘之晶片的一額外資 訊。 9. 如申請專利範圍第7項所述之半導體元件，其中： I 111 n 訂 < . r . (請t閱讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ABCD 2768pif.doc/006 六、申請專利範圍 該產品ID資訊的形成，與提供給該晶片之資訊管理， 作爲一晶片ID資訊之該二度空間條碼圖形相對應。 10. 如申請專利範圍第7項所述之半導體元件，其中： 該產品ID資訊的形成，與對應提供給接合有該晶片之 一接腳架的資訊管理，作爲一框架ID資訊之該二度空間條 碼圖形相對應。 11. 一種複數半導體元件之資訊管理系統，分別對每個 該些半導體元件，執行有關該些半導體元件之資訊的管 理，包括： 一晶片ID資訊，提供作爲一二度空間條碼圖形，應用 於每一個複數個晶片的資訊管理； 一讀取元件，以讀取該晶片ID資訊；以 一管理單位，暫存該晶片ID資訊，因而讀取及處理基於暫 存之該晶片ID資訊，各個半導體製造過程。. 12. 如申請專利範圍第11項所述之該半導體元件資訊 管理系統，其中： 該晶片ID資訊的形成，對應一探測步驟時所得到之一 轉換數據。 13. 如申請專利範圍第11項所述之該半導體元件資訊 管理系統，其中： 該晶片ID資訊，利用可在每次曝光中，改變一光穿透 圖形的一液晶罩幕投影及曝光。 14. 一種複數個半導體元件之資訊管理系統，分別對每 個該些半導體元件，執行有關該些半導體元件之資訊的管 28 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — ——ill I I 裝— I I I 訂— I __ 線 1 ~ - 1 · (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 2768pif.doc/006 B8 C8 D8 六、申請專利範圍 理，包括： 一框架ID資訊，提供作爲一二度空間條碼圖形，應用 於接合有複數個半導體晶片的一接腳架之資訊管理； 一讀取元件，以讀取該框架ID資訊；以 一管理單位，暫存該框架ID資訊，因而讀取及處理基 於暫存之該框架ID資訊，各個半導體製造過程。 15. 如申請專利範圍第14項所述之該半導體元件資訊 管理系統，其中： 該框架ID資訊的形成，與提供給每一個該些晶片之資 訊管理，作爲一晶片ID資訊之該二度空間條碼圖形相對 應。 16. —種複數個半導體元件之資訊管理系統，分別對每 個該些半導體元件，執行有關該些半導體元件之資訊的管 理，包括： 一產品ID資訊，提供作爲一二度空間條碼圖形，應用 於複數個樹脂封緘半導體晶片的一外表面之資訊管理； 一讀取元件，以讀取該產品ID資訊；以 一管理單位，暫存該產品ID資訊，因而讀取及處理基 於暫存之該產品ID資訊，各個半導體製造過程。 17. 如申請專利範圍第16項所述之該半導體元件資訊 管理系統，其中： 該產品ID資訊的形成，與提供給每一個該些晶片之資 訊管理，作爲一晶片ID資訊之該二度空間條碼圖形相對 應。 29 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝. 、1T A8 2768pif.doc/006 B8 C8 D8 六、申請專利範圍 18. 如申請專利範圍第16項所述之該半導體元件資訊 管理系統，其中： 該產品ID資訊的形成，與提供給接合有複數個晶片之 一接腳架之資訊管理，作爲一晶片框架資訊之該二度空間 條碼圖形相對應。 19. 如申請專利範圍第16項所述之該半導體元件資訊 管理系統，其中： A 暫存之該產品ID資訊的形成，與每一個該些晶片之製 造過程相對應。 20. 如申請專利範圍第16項所述之該半導體元件資訊 管理系統，其中： 暫存之該產品ID資訊的形成，在產品傳送之後，與範 圍中形成之複數個申報之一申報資訊相對應。 裝 訂 線 (請t閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 30 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087103400A 1997-06-27 1998-03-09 Semiconductor device and information control system thereof TW378346B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9187535A JPH1126333A (ja) 1997-06-27 1997-06-27 半導体装置及びその情報管理システム

Publications (1)

Publication Number Publication Date
TW378346B true TW378346B (en) 2000-01-01

Family

ID=16207798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087103400A TW378346B (en) 1997-06-27 1998-03-09 Semiconductor device and information control system thereof

Country Status (4)

Country Link
US (5) US6896186B2 (zh)
JP (1) JPH1126333A (zh)
KR (1) KR19990006383A (zh)
TW (1) TW378346B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511820B (zh) * 2013-12-02 2015-12-11 Ardentec Corp 雷射製程機台的參數載入方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
KR100610175B1 (ko) 1999-03-24 2006-08-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 칩 식별 정보의 기록 방법
JP2000331962A (ja) * 1999-05-18 2000-11-30 Lintec Corp 半導体ウエハの加工方法および半導体ウエハ支持部材
KR100303321B1 (ko) * 1999-05-20 2001-09-26 박종섭 반도체 라인 자동화 시스템에서의 오류발생 로트 제어 장치 및그 방법
JP2001080297A (ja) * 1999-09-17 2001-03-27 Kazuo Sato 透明体の文字図形作成方法
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
JP2001265000A (ja) * 2000-03-16 2001-09-28 Toray Eng Co Ltd レーザー露光装置
JP4617567B2 (ja) * 2000-12-05 2011-01-26 ソニー株式会社 半導体装置の製造方法
US6931298B1 (en) 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly
US6901984B1 (en) * 2001-02-27 2005-06-07 Cypress Semiconductor Corporation Method and system for controlling the processing of an integrated circuit chip assembly line using a central computer system and a common communication protocol
US7100826B1 (en) * 2001-03-26 2006-09-05 Advanced Micro Devices, Inc. Barcode marking of wafer products for inventory control
JP3870780B2 (ja) * 2001-12-21 2007-01-24 ヤマハ株式会社 半導体装置の製造方法
US6817527B2 (en) * 2002-06-28 2004-11-16 Nokia Corporation Carriers for printed circuit board marking
US7668702B2 (en) * 2002-07-19 2010-02-23 Applied Materials, Inc. Method, system and medium for controlling manufacturing process using adaptive models based on empirical data
JP2004319639A (ja) * 2003-04-14 2004-11-11 Toshiba Components Co Ltd 特殊コードが表示された半導体製品
EP1478022A1 (en) * 2003-05-13 2004-11-17 Infineon Technologies AG Integrated circuit package marked with product tracking information
JP2005109056A (ja) 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 半導体素子の検査装置
DE10357775B4 (de) * 2003-12-10 2006-03-23 Infineon Technologies Ag Verfahren zur Kennzeichnung einer Vielzahl von Halbleiterwafern mit Identifikationskennzeichen
EP2282338B1 (en) * 2004-04-19 2014-08-06 STMicroelectronics Srl Structures for indexing dice
US7343214B2 (en) 2004-10-15 2008-03-11 Applied Materials, Inc. Die-level traceability mechanism for semiconductor assembly and test facility
US6976627B1 (en) * 2004-11-12 2005-12-20 Align Technology, Inc. Identification of units in customized production
KR100674950B1 (ko) * 2005-01-22 2007-01-26 삼성전자주식회사 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한반도체 칩 어셈블리 방법
US20110175343A1 (en) * 2005-01-31 2011-07-21 Pipe Maintenance, Inc. Identification system for drill pipes and the like
US20060179694A1 (en) * 2005-01-31 2006-08-17 Akins Charles T Coding identification system and method for drill pipe
JP2006351620A (ja) * 2005-06-13 2006-12-28 Toshiba Corp 半導体装置、半導体装置の製造方法および半導体装置の情報管理システム
CN101198534B (zh) * 2005-06-15 2010-09-15 村田机械株式会社 络筒卷装的卷取管及络筒卷装的管理装置
JP4660400B2 (ja) * 2006-03-14 2011-03-30 シャープ株式会社 窒化物半導体レーザ素子の製造方法
US7715931B2 (en) * 2007-03-09 2010-05-11 Intel Corporation Socket alignment mechanism and method of using same
US8333322B2 (en) * 2007-03-30 2012-12-18 Sony Corporation Product identification system with component characteristics
US20080237811A1 (en) * 2007-03-30 2008-10-02 Rohit Pal Method for preserving processing history on a wafer
KR100941415B1 (ko) * 2007-10-23 2010-02-10 삼성전자주식회사 액체 바코드 및 액체 바코드 판독 장치
DE102007059133B4 (de) * 2007-12-07 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Substrat für ein LED-Submount, LED-Submount und LED-Lichtquelle
JP4665005B2 (ja) * 2008-02-27 2011-04-06 シャープ株式会社 半導体装置およびその製造方法、電子情報機器
JP5442958B2 (ja) * 2008-04-09 2014-03-19 株式会社ニューフレアテクノロジー 描画装置及び描画方法
TW200945454A (en) * 2008-04-16 2009-11-01 Powertech Technology Inc Chip mounting device and chip package array
US8754538B2 (en) * 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
JP2009206532A (ja) * 2009-06-18 2009-09-10 Renesas Technology Corp 半導体装置の製造方法
GB2472415A (en) * 2009-08-05 2011-02-09 Marden Edwards Ltd Product handling apparatus and method
JP5315186B2 (ja) * 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110259951A1 (en) * 2010-04-26 2011-10-27 Medtronic, Inc. Method for Tracing Individual Dies
KR20120032305A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 반도체 발광다이오드 칩, 그 제조방법 및 품질관리방법
KR101575831B1 (ko) * 2010-10-04 2015-12-08 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
US20140152947A1 (en) * 2012-12-05 2014-06-05 Shenzhen Chian Star Optoelectronics Technology Co., Ltd. Manufacturing device for liquid crystal panel and liquid crystal panel
US8936194B1 (en) * 2013-03-15 2015-01-20 Wunderlich-Malec Engineering, Inc. Methods and systems for using two-dimensional matrix codes associated with panel component and equipment information and quality control
KR101490936B1 (ko) * 2013-12-05 2015-02-06 현대자동차 주식회사 차량용 검사 시스템 제어방법
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9431349B2 (en) * 2014-11-07 2016-08-30 Globalfoundries Inc. Rule clean layer marker
JP6185492B2 (ja) * 2015-01-08 2017-08-23 サンディスク セミコンダクター （シャンハイ） カンパニー， リミテッドＳａｎｄｉｓｋ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ （Ｓｈａｎｇｈａｉ） Ｃｏ．， Ｌｔｄ． 個別部品後方追跡可能性および半導体装置前方追跡可能性
JP6546810B2 (ja) * 2015-08-24 2019-07-17 新電元工業株式会社 検査装置、及び検査方法
CN105550884B (zh) * 2015-10-22 2020-02-21 东莞酷派软件技术有限公司 一种电路信息查询方法及用户终端
WO2017068689A1 (ja) * 2015-10-22 2017-04-27 サンケン電気株式会社 二次元コードが表示された半導体装置
EP3631688A4 (en) * 2017-06-02 2021-03-31 Tera-print, LLC PRODUCTION OF MICRO / NANOSCALE BARCODES USING CARRIER-FREE SCREENING PROBE LITHOGRAPHY
JP2019066399A (ja) 2017-10-04 2019-04-25 三菱電機株式会社 半導体装置仕分けシステムおよび半導体装置
KR102473662B1 (ko) * 2017-10-18 2022-12-02 삼성전자주식회사 반도체 소자의 제조 방법
WO2019093194A1 (ja) * 2017-11-07 2019-05-16 住友電工焼結合金株式会社 鉄系焼結体とそのレーザーマーキング方法並びに製造方法
CN111902780A (zh) * 2018-03-29 2020-11-06 松下知识产权经营株式会社 电子部件、电子部件的制造方法、电子部件的管理方法以及程序
JP7185136B2 (ja) 2018-12-25 2022-12-07 ミツミ電機株式会社 光走査装置
US11576263B2 (en) * 2019-01-02 2023-02-07 Novatek Microelectronics Corp. Chip on film package structure and method for reading a code-included pattern on a package structure
DE102019213774A1 (de) * 2019-09-10 2021-03-11 Robert Bosch Gmbh Verfahren zum Bereitstellen von Homologationskennzeichnungen
JP2024042371A (ja) * 2022-09-15 2024-03-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343877A (en) * 1981-01-02 1982-08-10 Amdahl Corporation System for design and production of integrated circuit photomasks and integrated circuit devices
US4503135A (en) * 1981-02-27 1985-03-05 Drexler Technology Corporation Medium for recording visual images and laser written data
US4835376A (en) * 1981-02-27 1989-05-30 Drexler Technology Corporation Laser read/write system for personal information card
US4542288A (en) * 1981-02-27 1985-09-17 Drexler Technology Corporation Method for making a laser recordable wallet-size plastic card
US4542528A (en) * 1981-04-09 1985-09-17 Recognition Equipment Incorporated OCR and bar code reader with optimized sensor
US4614366A (en) * 1983-11-18 1986-09-30 Exactident, Inc. Nail identification wafer
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
US4794238A (en) * 1987-10-09 1988-12-27 Ultracision, Inc. Method and apparatus for reading and marking a small bar code on a surface of an item
JPH01212429A (ja) 1988-02-19 1989-08-25 Nec Corp 半導体素子
US4917292A (en) * 1988-04-21 1990-04-17 Drexler Technology Corporation Book on a pocket card
US4939354A (en) * 1988-05-05 1990-07-03 Datacode International, Inc. Dynamically variable machine readable binary code and method for reading and producing thereof
CA2011296A1 (en) * 1989-05-15 1990-11-15 Douglas C. Bossen Presence/absence bar code
JP2941308B2 (ja) * 1989-07-12 1999-08-25 株式会社日立製作所 検査システムおよび電子デバイスの製造方法
JPH0337331U (zh) * 1989-08-22 1991-04-11
US5129974A (en) * 1990-08-23 1992-07-14 Colorcode Unlimited Corporation Microlabelling system and method of making thin labels
US5118369A (en) * 1990-08-23 1992-06-02 Colorcode Unlimited Corporation Microlabelling system and process for making microlabels
JPH04171709A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置
JPH04340214A (ja) * 1990-12-14 1992-11-26 Fujitsu Ltd 半導体装置の製造方法
JP3158472B2 (ja) 1991-04-17 2001-04-23 松下電器産業株式会社 多品種製造ラインにおける加工工程の管理方法
JPH0689962A (ja) * 1992-02-28 1994-03-29 Mega Chips:Kk 半導体装置
JPH0613475A (ja) 1992-04-28 1994-01-21 Matsushita Electric Ind Co Ltd 符号を備えた電子部品とプリント配線基板と電子機器と符号の形成方法
JPH05315207A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体装置
FR2695234B1 (fr) * 1992-08-26 1994-11-04 Gemplus Card Int Procédé de marquage d'une carte à puce.
JPH0684730A (ja) * 1992-08-31 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
JPH06196575A (ja) 1992-12-24 1994-07-15 Kawasaki Steel Corp 半導体チップの表面における情報表示方法
JPH0722565A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp リードフレームおよびその情報識別装置
JPH0736997A (ja) * 1993-07-19 1995-02-07 Nec Corp バーコードｉｃ部品ロット管理システム
JPH07235617A (ja) * 1994-02-23 1995-09-05 Hitachi Ltd 半導体装置
US5513264A (en) * 1994-04-05 1996-04-30 Metanetics Corporation Visually interactive encoding and decoding of dataforms
JPH07335510A (ja) * 1994-06-09 1995-12-22 Hitachi Ltd 半導体装置およびその識別子付与方法およびその不良解析方法
JPH08316350A (ja) * 1995-05-23 1996-11-29 Rohm Co Ltd 半導体装置
JPH0966441A (ja) * 1995-08-30 1997-03-11 Asahi Chem Ind Co Ltd 生産計画立案修正支援システム
JPH09320911A (ja) * 1996-05-27 1997-12-12 Mitsubishi Electric Corp 被識別機能付き半導体基板
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
US6476499B1 (en) * 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511820B (zh) * 2013-12-02 2015-12-11 Ardentec Corp 雷射製程機台的參數載入方法

Also Published As

Publication number Publication date
US20040134979A1 (en) 2004-07-15
US20020036235A1 (en) 2002-03-28
US6896186B2 (en) 2005-05-24
US20040256463A1 (en) 2004-12-23
US7137557B2 (en) 2006-11-21
US7299973B2 (en) 2007-11-27
KR19990006383A (ko) 1999-01-25
US20080017700A1 (en) 2008-01-24
US7832648B2 (en) 2010-11-16
US7503479B2 (en) 2009-03-17
US20080083996A1 (en) 2008-04-10
JPH1126333A (ja) 1999-01-29

Similar Documents

Publication Publication Date Title
TW378346B (en) Semiconductor device and information control system thereof
JP4951811B2 (ja) 半導体装置の製造方法
US10431551B2 (en) Visual identification of semiconductor dies
US5984190A (en) Method and apparatus for identifying integrated circuits
US6256549B1 (en) Integrated manufacturing solutions
JPH10199777A (ja) 半導体製造プロセス期間中の情報を格納するシステム、方法及び装置
US20160351508A1 (en) Creating Unique Device Identification For Semiconductor Devices
JP2011066340A (ja) 半導体装置の製造方法
CN104022058A (zh) 分立组件后向可追溯性和半导体装置前向可追溯性
TW392235B (en) Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
JP5298141B2 (ja) 半導体装置の製造方法
TW520564B (en) Semiconductor integrated circuit device and method of manufacturing semiconductor integrated circuit device
TW200300235A (en) Management system for production line and management method for production line
JP2007059948A (ja) 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。
JP2736153B2 (ja) 半導体部品の製造方法及び半導体部品のマーキング装置
CN112242308B (zh) 芯片标记方法、装置、电子设备及存储介质
JP2003124365A (ja) 半導体集積回路チップ管理情報付与方法、半導体集積回路チップ管理情報管理方法、半導体集積回路チップ管理情報付与装置および管理情報を有する半導体集積回路チップ
TW516149B (en) Automated wafer re-testing process
TW432460B (en) Method for keeping wafer mark clear
JP2006179670A (ja) 半導体装置の管理方法
TW416102B (en) Device for engraving a semiconductor wafer mark and method for engraving the same
JPH07307255A (ja) ナンバリング装置
JP2005165699A (ja) Ｉｃカードの発行処理方法、およびｉｃカード用ｉｃモジュール、ｉｃカード
JPH0722459A (ja) ワイヤーボンディング方法
JPH0831431B2 (ja) 検査方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees