JP3870780B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3870780B2
JP3870780B2 JP2001389014A JP2001389014A JP3870780B2 JP 3870780 B2 JP3870780 B2 JP 3870780B2 JP 2001389014 A JP2001389014 A JP 2001389014A JP 2001389014 A JP2001389014 A JP 2001389014A JP 3870780 B2 JP3870780 B2 JP 3870780B2
Authority
JP
Japan
Prior art keywords
information
semiconductor chip
individual
recorded
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001389014A
Other languages
English (en)
Other versions
JP2003188197A (ja
Inventor
隆志 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2001389014A priority Critical patent/JP3870780B2/ja
Priority to KR10-2002-0081183A priority patent/KR100530396B1/ko
Priority to US10/321,568 priority patent/US20030129836A1/en
Priority to TW091136650A priority patent/TW569371B/zh
Priority to CNB021611122A priority patent/CN1269209C/zh
Publication of JP2003188197A publication Critical patent/JP2003188197A/ja
Priority to US11/166,223 priority patent/US20050280129A1/en
Application granted granted Critical
Publication of JP3870780B2 publication Critical patent/JP3870780B2/ja
Priority to US11/963,659 priority patent/US20080241999A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係わり、特に半導体装置の製造工程において、品質保証や不良解析のための製造条件や評価結果等の管理情報及びテスト情報の個別情報が記録され、読みとり可能な半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の製造に当たっては、その製品の品質保証や不良品解析のために、素子単位半導体チップ毎にそれぞれ個別に、製造工場、型名、ウエハー上の位置情報、ウエハーロット番号、ダイボンド装置の履歴、ダイボンド材のデータ、フレームデータ等の製造情報、特性、テスト項目とその結果等の評価情報等が、半導体装置に記録されている。
【０００３】
例えば、特開２０００−２２８３４１号公報においては、管理情報及びテスト情報等の個別情報を、ウエハーからダイシングされる個別の半導体チップそのものにレザー等によってパターン化されたメモリー回路により記録している。
又、特開２００１−０２８４０６号公報においては、管理情報及びテスト情報等の個別情報を、半導体チップの表面を保護する保護膜と、この半導体チップをリ−ドフレームにダイボンドして封止するパッケージに前記半導体チップより転記するような態様で記録すること等が開示されている。
【０００４】
しかるに、上記特開２０００−２２８３４１号公報における、管理情報及びテスト情報等の個別情報を個別の半導体チップ自体のメモリ回路に記録するものにおいては、半導体チップ上に記録された情報はそのまま読み取ることが出来ず、記録されたメモリ回路と外部のアクセス装置との間で、電気的な接続が必要であった。また、情報記録のための半導体チップ面積の増加を招くという不都合があった。
【０００５】
このようなことより、上記特開２００１−０２８４０６号公報のように、半導体チッブの保護膜に一度記録した情報を読み取って、半導体チップを封止、収容するパッケージに記録する方法が提案されたものである。
しかしながら、この特開２００１−０２８４０６号公報に開示されている半導体装置では、以下のような不都合があった。
【０００６】
すなわち、半導体装置の回路形成工程等における製造情報を半導体チップの保護膜に記録すると共に、この記録を読み取ってデータベースに保存しておき、前記半導体チップを封止するパッケージに、前記データベースから読み取った製造情報や後工程で記録した評価情報を書き込んで記録するものであった。それ故、パッケージへの書き込み記録は、一度半導体チップの保護膜に書き込んだ情報を、データベースを介して読み込んだ情報を再び転記するものであり、手間を要するばかりでなく、間接的な書き込み記録となって、記録が半導体チップに書き込まれた情報と不整合となる恐れがあった。
【０００７】
さらに、この先行発明では、通常黒色で粗面であるパッケージの表面に情報を記録（書き込む）するものであるので、このパッケージ表面に記録された情報の読み取りを光学的な手法によって行うことが難しく、情報の記録方法に工夫が必要であり、汎用性の点で難があった。
【０００８】
【発明が解決しようとする課題】
本発明は、上記した事情に鑑みなされたものであり、半導体装置の製造工程途中における管理情報及びテスト情報等の個別情報を直接的に読み取ることが出来て、品質保証や不良品解析等のためのトレーサビリティを向上せしめると共に、しかも半導体チップの管理情報やテスト情報等の個別情報を誤り無く書き込み、且つ書き込みおよび読み取りの作業性の向上を図った半導体装置の製造方法の提供を本発明の解決すべき課題としたものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため、
請求項１にかかる発明は、ウエハーから個々の素子単位にダイサーで分割するダイシング工程で得られた個々の半導体チップをダイボンダーによりリ−ドフレーム、サポートバーまたは配線基板に接着固定するダイボンド工程において、
接着固定前に前記個々の半導体チップの前記ウエハー上の位置情報を読み取り、接着固定後に当該半導体チップの接着固定位置の前記リードフレームのアウターリード、サポートバーまたは配線基板の外表面に当該半導体チップの前記読み取った前記ウエハー上の位置情報を記録することを特徴とする半導体装置の製造方法である。
【００１１】
請求項２にかかる発明は、前記ウエハー上の位置情報の読み取りと前記アウターリード、前記サポートバーまたは前記配線基板に当該半導体チップの読み取った前記ウエハー上の位置情報を記録する際に、
前記ダイボンダーに組み込まれた読み取り器と記録装置によって、前記読み取りと記録をダイボンド工程と同期して行うことを特徴とする請求項１記載の半導体装置の製造方法である。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面により説明する。
図１は、本発明の第１の実施の形態に係わる半導体装置の製造方法で製造した半導体装置のチップ構造を示す平面図である。図１（Ａ）にウエハダイシング前のシリコンウエハ１を示している。
シリコンウエハ１の上には、リソグラフィ等を用いて半導体チップ２が、半導体チップ２ａ、２ｂ、２ｃ、…と縦横に規則的に形成されている。この半導体チップ２は半導体チップ間のダイシングライン３に沿って後工程で切断され、方形の個別の半導体チップに分割される。
【００１３】
そして、シリコンウエハ１から個々の素子単位に分割された半導体チップ２ａ、２ｂ、２ｃ、…はそれぞれ、図１（Ｂ）に図示する如く、アウターリード４を配してなるリードフレーム５にダイボンド材を使用して、接着固定される。
本発明は、このような状態でリードフレーム５に接着固定される個々の半導体チップ２ａ、２ｂ、２ｃ、…の製造条件等の管理情報や特性等のテスト情報よりなる個別情報６を、これらが接着されるリードフレーム５のアウターリード４、サポートバーまたは配線基板の外表面上に記録したものである。
【００１４】
特に好ましくは、この情報６は、個々の半導体チップが接着されるアウターリ−ド４に記録すると良い。なお、この場合情報６が記録されるアウターリード４は特定されたリードに限定されることなく、複数のリ−ド４、４にわたって記録すれば、多くの情報を記録することが出来る。
図２は、上記したアウターリード４に個別情報６を記録された半導体チップ２ａをパッケージ７に封止して、リードフレーム５から切り出した状態の半導体装置の完成品を示すもので、リードフレーム５から切り出したアウターリード４の肩部分に上記個別情報６が記録されたものである。
【００１５】
記録する個別情報６としては、例えば、・製造工場、・製造年月日、・シリコンウエハ・ロット番号、・シリコンウエハ１上の位置情報、・ダイボンド装置の履歴、・ダイボンド材のデータ等の管理情報、・チップの特性、・テスト番号、テストデータ、フレームデータ等のテスト情報が記録される。
【００１６】
ここで、上記情報６のうち、例えば半導体チップ２ａのシリコンウエハ１上での位置情報は、図１（Ａ）のようにして特定される。一般に、半導体チップのパターン形成は、ウエハ１の面内における結晶軸方向の１つ示すオリエンテーション・フラット１ａと、これに垂直な方向に沿って行われるので、第１座標軸をオリエンテーション・フラット１ａと平行に、第２座標軸をウエハ面内でこれと垂直な方向に定め、これを用いて、図１（Ａ）に示すように個別の半導体チップ２ａ、２ｂ、２ｃ、…のシリコンウエハ１上の位置情報が定められる。
【００１７】
また、上述したその他の情報のうち・製造工場、・製造年月日、・シリコンウエハ・ロット番号、・ダイボンド装置の履歴、・ダイボンド材のデータ等の個別管理情報は、半導体チップ形成時の工程により必然的に特定され、又特性等のテスト情報等は個別の半導体チップをそれぞれテスト装置によって測定して特定される。
【００１８】
なお、上記した第１の実施の形態は、アウターリード４が配されているリードフレーム５（「ＱＦＰ」４側面リ−ド配置パッケージ）に半導体チップ１を接着固定する半導体装置に適用したものである。
このようなアウターリ−ド４の端子が配設されていないパッケージ、例えばＱＦＮ（４側面リードピン無配置）パッケージや、ＣＳＮ（チップと同寸法）パッケージ、更にはＢＧＡ（金属バンプ端子）パッケージで形成される半導体装置では別の実施の形態で情報を記録する。これを、第２、第３の実施の形態として図３と図４を参照して説明する。
【００１９】
図３は、第２の実施の形態の半導体装置の製造方法で製造した、ＱＦＮパッケージの半導体装置２１を説明するもので、図３（Ａ）は裏面図、図３（Ｂ）はＡ−Ａ´の断面図である。
図３において、半導体チップ２は、その四隅部がサポートバー２２で支持されて、パッケージ２３に収容されている。サポートバー２２の一部は少なくとも裏面に露出している。そして半導体チップ２の管理情報やテスト情報等の個別情報６は、前記サポートバー２２の露出部分２２ａ〜ｄに記録されている。これにより、個別の情報６はサポートバー２２の露出部、すなわち裏面や側面などの、必要に応じて目視、直接確認し得る状態に外表面に記録保持されている。なお、符号２４は電極パッドに配されたリードである。
【００２０】
図４は、第３の実施の形態の半導体装置の製造方法で製造した、ＢＧＡパッケージの半導体装置３１を説明するもので、図４（Ａ）は裏面図、図４（Ｂ）はＢ−Ｂ´の断面図である。
図４において、このＢＧＡパッケージの半導体装置３１では、半導体チップ２は、裏面にプリント配線が配されている基板３２の表面に固定されており、その配線基板３２の裏面に外部端子となる金属バンプ３３が格子状に配置されているものである。
【００２１】
この場合、配線基板３２に固定された半導体チップ２の管理情報やテスト情報等の個別情報６は、前記配線基板３２の裏面又は側面に記録されている。これにより、個別情報６は必要に応じて目視、確認し得る状態で外部表面に記録保持されている。なお、符号３４はパッケージである。
【００２２】
次に、上記半導体装置の製造方法について、図５に図示する製造工程系統図を参照して説明する。
まず、多数の半導体チップ２ａ、２ｂ、２ｃ、…が形成されたシリコンウエハ１は、ダイサー６１によりダイシングライン３に沿って切断されて、個別の素子単位の半導体チップ２ａ、２ｂ、…に分割される（ダイシング工程）。
次いで、分割された個別の半導体チップ２ａは、ダイボンダー６２にピックアップされて、リードフレーム５上に搬送されて、リードフレーム５上の特定箇所５ａに接着固定される（ダイボンド工程）。
【００２３】
この間に、前記個別の半導体チップ２ａをダイボンダー６２でピックアップする時に、半導体チップ２ａをバーコードリーダやスキャナ等の情報読み取り器６３にかけて、基板やサポートバー等に記録された当該半導体チップ２ａの管理情報やテスト情報等の個別情報６を読み取る。そしてこの読み取った個別情報６を記録装置６４に送信し、前記ダイボンダー６２が個別の半導体チップ２ａをリードフレーム５の所定箇所５ａに接着固定した時に、当該半導体チップ２ａを接着固定したリードフレーム５の所定箇所５ａに配されているアウターリード４に前記記録装置６４により、前記読み取った個別情報６を記録する。
【００２４】
この時、個別の半導体チップ２ａの位置情報６の読み取りとリードフレーム５への記録は、前記した通りダイボンド工程と共に同期して行うので、前記読み取り器６３と記録装置６４は、ダイボンダー６２に組み込んで、その動作をダイボンダー６２の動作と関連してシーケンス動作するようにプログラムしておくと、作業効率良く行うことが出来る。
【００２５】
以上は、個別の半導体チップ２ａをリードフレーム５に接着固定する前記第１の実施の形態のＱＦＰ型半導体装置１１の製造方法について説明したものであるが、前記図３に図示した第２の実施の形態の如き個別の半導体チップ２ａをサポートバーによって固定するＱＦＮ型の半導体装置２１の製造にあたっては、ダイボンド工程で半導体チップ２ａをサポートバー２２に固定する時に、サポートバー２２に個別情報６を記録すればよい。
【００２６】
さらに、図４に図示した第３の実施の形態のような個別の半導体チップ２ａを配線基板３２に固定するＢＧＡ型の半導体装置３１の製造に当たっては、ダイボンド工程で半導体チップ２ａを配線基板３２に固定する時に、配線基板３２の裏面や側面に個別情報６を記録すればよい。
【００２７】
また、個別情報６を記録する記録方法、装置は、レーザーが使用され、その例として以下のような方法、装置によって行われる。
●固体レーザ：ＹＡＧレーザ又は半導体レーザー。
●気体レーザ：Ｈe(ヘリウム)−Ｎe(ネオン)、ＣＯ2(炭酸ガス)、ＫrＦエキシマ、Ａrイオン、紫外線。
●液体レーザ；Ｄｙeレーザー。
例えば、ＹＡＧレーザーにあっては、単位熱量２〜６ｍＪ／ｃｍ2、使用波長５３２ｎｍ、ピークパワー０.５〜０.８８Ｍｗの条件で行える。
また、ＫrＦエキシマレーザーにあっては、単位熱量１０〜１５Ｊ／ｃｍ2、使用波長２４８ｎｍの条件で行える。
【００２８】
さらに、記録する個別情報６に使用する記号あるいは表示等の例としては、先の例において示したもの以外に、図６に表示するような記号等が好適に使用することが出来る。
また、記録された個別情報６の記録部分の形態は、フレームリード４の表面に刻印された状態、すなわち、表面に浅く凹部が形成された状態となることが必要であり、これはリード４表面のハンダのリフローがあっても、光学的に読み取りが可能でなければならないからである。
【００２９】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、個別の半導体チップのウエハー上の位置情報が、当該半導体チップが接着固定されるリードフレーム、サポートバー、又は配線基板等の外部表面に記録されているので、パッケージ等の封止容器を破壊することなく、半導体装置の情報をウエハー工程にまで遡及して迅速に確認することが出来て、不良の原因の解析等個別の情報が必要な時に迅速に対応することが出来、故障原因のトレーサビリティーを著しく向上せしめることが出来る。
【００３０】
また、本発明では、個別情報が、表面が平滑で光線反射率が高い金属製のアウターリード、サポートバー等に記録されているため、個別情報の認識が光学的に容易かつ確実に行うことができ、通常の光学的検出手段を採用することができ、汎用性に富む利点がある、さらに、リード表面のハンダが後工程でリフローされても、その情報を読み取ることができる。
【００３１】
また、個別の半導体チップの管理情報及びテスト情報等の個別情報の記録が、個別の半導体チップをリードフレーム、サポートバー、又は配線基板に接着固定するダイボンド工程で当該半導体チップより直接読み取って記録するので、情報の記録が整合された正確な記録されることとなって、誤りの無い個別情報を迅速に把握し得て、故障原因等の対応を適切に処理することが出来ると共に、ダイボンド工程と当該半導体チップの個別情報の読取工程−記録工程とを連携した自動化作動せしめることによって、作業効率を著しく向上せしめることが出来る。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係わる半導体装置の製造方法で製造した半導体装置のチップ構造を示す図面である。
【図２】 本発明の第１の実施の形態の半導体装置の製造方法で製造した半導体装置の一例を示す部分斜視図である。
【図３】 本発明の第２の実施の形態の半導体装置の製造方法で製造した、ＱＦＮパッケージの半導体装置の説明図である。
【図４】 本発明の第３の実施の形態の半導体装置の製造方法で製造した、ＢＧＡパッケージの半導体装置の説明図である。
【図５】 本発明の半導体装置の製造方法の一例を示す工程図である。
【図６】 本発明における個別情報の記録表示形態例を示す説明図である。
【符号の説明】
１１…半導体装置、２１…半導体装置、３１…半導体装置、 １…シリコンウエハ、 ２、２ａ、２ｂ、２ｃ…半導体チップ、 ３…ダイシングライン、 ４…フレームリード（アウターリード）、 ５…リードフレーム、 ５ａ…リードフレームの所定箇所、 ６…個別情報、 ２２…サポートバー、 ７、２３、３４…パッケージ、 ２４…リード、 ３２…配線基板、 ３３…金属ボール、 ６１…ダイサー、 ６２…ダイボンダー、 ６３…読み取り器、 ６４…記録装置

Claims (2)

  1. ウエハーから個々の素子単位にダイサーで分割するダイシング工程で得られた個々の半導体チップをダイボンダーによりリ−ドフレーム、サポートバーまたは配線基板に接着固定するダイボンド工程において、
    接着固定前に前記個々の半導体チップの前記ウエハー上の位置情報を読み取り、接着固定後に当該半導体チップの接着固定位置の前記リードフレームのアウターリード、サポートバーまたは配線基板の外表面に当該半導体チップの前記読み取った前記ウエハー上の位置情報を記録することを特徴とする半導体装置の製造方法。
  2. 前記ウエハー上の位置情報の読み取り、前記アウターリード、前記サポートバーまたは前記配線基板に当該半導体チップの読み取った前記ウエハー上の位置情報を記録する際に、
    前記ダイボンダーに組み込まれた読み取り器と記録装置によって、前記読み取りと記録をダイボンド工程と同期して行うことを特徴とする請求項１記載の半導体装置の製造方法。
JP2001389014A 2001-12-21 2001-12-21 半導体装置の製造方法 Expired - Fee Related JP3870780B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001389014A JP3870780B2 (ja) 2001-12-21 2001-12-21 半導体装置の製造方法
US10/321,568 US20030129836A1 (en) 2001-12-21 2002-12-18 Semiconductor device and manufacturing method therefor
KR10-2002-0081183A KR100530396B1 (ko) 2001-12-21 2002-12-18 반도체 장치 및 그 제조방법
CNB021611122A CN1269209C (zh) 2001-12-21 2002-12-19 半导体器件及其制造方法
TW091136650A TW569371B (en) 2001-12-21 2002-12-19 Semiconductor device and manufacturing method therefor
US11/166,223 US20050280129A1 (en) 2001-12-21 2005-06-27 Semiconductor device and manufacturing method therefor
US11/963,659 US20080241999A1 (en) 2001-12-21 2007-12-21 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001389014A JP3870780B2 (ja) 2001-12-21 2001-12-21 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006191785A Division JP2006279084A (ja) 2006-07-12 2006-07-12 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2003188197A JP2003188197A (ja) 2003-07-04
JP3870780B2 true JP3870780B2 (ja) 2007-01-24

Family

ID=19188225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001389014A Expired - Fee Related JP3870780B2 (ja) 2001-12-21 2001-12-21 半導体装置の製造方法

Country Status (5)

Country Link
US (3) US20030129836A1 (ja)
JP (1) JP3870780B2 (ja)
KR (1) KR100530396B1 (ja)
CN (1) CN1269209C (ja)
TW (1) TW569371B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
US20160141187A1 (en) * 2014-11-14 2016-05-19 Infineon Technologies Ag Method of manufacturing an integrated circuit with imprint, integrated circuit with imprint, device for forming an integrated circuit with imprint and verification system for an integrated circuit with imprint
DE102019110191A1 (de) * 2019-04-17 2020-10-22 Infineon Technologies Ag Package aufweisend einen Identifizierer auf und/oder in einem Träger

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
US5197650A (en) * 1990-09-18 1993-03-30 Sharp Kabushiki Kaisha Die bonding apparatus
US5670825A (en) * 1995-09-29 1997-09-23 Intel Corporation Integrated circuit package with internally readable permanent identification of device characteristics
US5610104A (en) * 1996-05-21 1997-03-11 Cypress Semiconductor Corporation Method of providing a mark for identification on a silicon surface
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5984190A (en) * 1997-05-15 1999-11-16 Micron Technology, Inc. Method and apparatus for identifying integrated circuits
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
US6121067A (en) * 1998-02-02 2000-09-19 Micron Electronics, Inc. Method for additive de-marking of packaged integrated circuits and resulting packages
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6644982B1 (en) * 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US6476499B1 (en) * 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
US6337122B1 (en) * 2000-01-11 2002-01-08 Micron Technology, Inc. Stereolithographically marked semiconductors devices and methods
JP3784671B2 (ja) * 2001-07-23 2006-06-14 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003188197A (ja) 2003-07-04
KR20030053017A (ko) 2003-06-27
US20030129836A1 (en) 2003-07-10
US20080241999A1 (en) 2008-10-02
TW569371B (en) 2004-01-01
TW200305239A (en) 2003-10-16
US20050280129A1 (en) 2005-12-22
CN1441483A (zh) 2003-09-10
KR100530396B1 (ko) 2005-11-22
CN1269209C (zh) 2006-08-09

Similar Documents

Publication Publication Date Title
US9287142B2 (en) Method of manufacturing a semiconductor device using markings on both lead frame and sealing body
US7255273B2 (en) Descriptor for identifying a defective die site
JP3827497B2 (ja) 半導体装置の製造方法
US6043564A (en) Semiconductor device having ball-bonded pads
US6888159B2 (en) Substrate mapping
US6392433B2 (en) Method and apparatus for testing semiconductor devices
JP3870780B2 (ja) 半導体装置の製造方法
JP2013157626A (ja) 半導体装置の製造方法
US6777250B1 (en) Manufacture of wafer level semiconductor device with quality markings on the sealing resin
JP2006279084A (ja) 半導体製造装置
JP6415411B2 (ja) 半導体装置の製造方法
JP2557583B2 (ja) 半導体装置用チップ寿命テスト装置
JP2006179670A (ja) 半導体装置の管理方法
KR100300497B1 (ko) 몰딩후 불량 반도체 패키지 검출 방법
JP2000228489A (ja) チップオンチップの半導体チップおよび半導体装置
JPH05144891A (ja) 半導体装置用マツピングデータ・マーキングユニツト
JPH03276652A (ja) 半導体部品の製造方法及び半導体部品のマーキング装置
JP3938876B2 (ja) 半導体装置の製造方法
US20040252474A1 (en) Integrated circuit stack with lead frames
JP2001028406A (ja) 半導体装置及びその製造方法並びにその製造装置
JP2003347319A (ja) 半導体装置の製造方法
JP2002208607A (ja) 半導体装置、その装着用回路基板及びそれらを用いた実装方法
KR19990034138A (ko) 바코드 웨이퍼 고유번호의 프레임 부착기능을 구비한 웨이퍼 마운팅 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061009

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees