TW201826271A - 非揮發性記憶體的驅動電路 - Google Patents

非揮發性記憶體的驅動電路 Download PDF

Info

Publication number
TW201826271A
TW201826271A TW106141886A TW106141886A TW201826271A TW 201826271 A TW201826271 A TW 201826271A TW 106141886 A TW106141886 A TW 106141886A TW 106141886 A TW106141886 A TW 106141886A TW 201826271 A TW201826271 A TW 201826271A
Authority
TW
Taiwan
Prior art keywords
node
supply voltage
transistor
drain
gate
Prior art date
Application number
TW106141886A
Other languages
English (en)
Other versions
TWI652675B (zh
Inventor
柏正豪
張武昌
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201826271A publication Critical patent/TW201826271A/zh
Application granted granted Critical
Publication of TWI652675B publication Critical patent/TWI652675B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches

Abstract

一種驅動電路，包括：一第一驅動器、一切換電路與一第二驅動器。第一驅動器接收一輸入信號與一反相的輸入信號，並產生一驅動信號。切換電路，接收該驅動信號與一第一模式信號，並於一輸出端產生一輸出信號。第二驅動器，連接於該輸出端。

Description

非揮發性記憶體的驅動電路
本發明是有關於一種驅動電路，且特別是有關於一種運用於非揮發性記憶體的驅動電路。
眾所周知，非揮發性記憶體可在電源消失之後，仍可保存資料，因此非揮發性記憶體已經廣泛的運用於電子產品中。再者，非揮發性記憶體中包括多個非揮發性記憶胞 (non-volatile cell)排列而成非揮發性記憶胞陣列(non-volatile cell array)，而每個非揮發性記憶胞中皆包含一浮動閘電晶體(floating gate transistor)。
請參照第1圖，其所繪示為揮發性記憶體示意圖。非揮發性記憶體中包括一非揮發性記憶胞陣列110與一驅動電路(driving circuit)120。其中，驅動電路120連接至非揮發性記憶胞陣列110，且驅動電路120可在各種運作模式下提供各種驅動信號OUT至非揮發性記憶胞陣列110。
舉例來說，根據非揮發性記憶胞陣列的運作模式，驅動電路120提供適當的驅動信號OUT來操控非揮發性記憶胞陣列110進行讀取運作(read operation)或者編程運作(program operation)。
本發明之主要目的係提出一種非揮發性記憶體中的驅動電路，可在高溫的環境下，穩定地提供驅動信號至非揮發性記憶胞陣列。
本發明係有關於一種驅動電路，包括：一第一電晶體，其源極與體極連接至一第一供應電壓，汲極連接至一節點a1、閘極連接至一節點b1或一節點b2；一第二電晶體，其源極與體極連接至該第一供應電壓，汲極連接至該節點b1、閘極連接至一節點a1或一節點a2；一第三電晶體，其源極連接至一第二供應電壓，體極連接至該第一供應電壓或該節點a1，汲極與閘極連接至該節點a1；一第四電晶體，其源極連接至該第二供應電壓，體極連接至該第一供應電壓或該節點b1，汲極與閘極連接至該節點b1；一第五電晶體，其源極與體極連接至該節點a1，閘極連接至該第二供應電壓、汲極連接至該節點a2；一第六電晶體，其源極與體極連接至該節點b1，閘極連接至該第二供應電壓、汲極連接至該節點b2；其中，該節點b2產生一驅動信號；一第七電晶體，其源極與體極連接至該節點a2，閘極連接至一第三供應電壓、汲極連接至一節點a3；一第八電晶體，其源極與體極連接至該節點b2，閘極連接至該第三供應電壓、汲極連接至一節點b3；一第九電晶體，其汲極連接至該節點a3、閘極連接至一第四供應電壓、源極連接至一節點a4、體極連接至一第五供應電壓，其中該第四供應電壓異於該第三供應電壓；一第十電晶體，其汲極連接至該節點b3、閘極連接至該第四供應電壓、源極連接至一節點b4、體極連接至該第五供應電壓；一第十一電晶體，其汲極連接至該節點a4、閘極接收一輸入信號、源極與體極連接至該第五供應電壓；一第十二電晶體，其汲極連接至該節點b4、閘極接收一反相的輸入信號、源極連接至一第六供應電壓、體極連接至該第五供應電壓；一第一偏壓電路，連接至該節點a2；以及一第二偏壓電路，連接至該節點b2。
本發明係有關於一種驅動電路，包括：一第一驅動器，包括：一第一電晶體，其源極與體極連接至一第一供應電壓，汲極連接至一節點a1、閘極連接至一節點b1或一節點b2；一第二電晶體，其源極與體極連接至該第一供應電壓，汲極連接至該節點b1、閘極連接至一節點a1或一節點a2；一第三電晶體，其源極連接至一第二供應電壓，體極連接至該第一供應電壓或該節點a1，汲極與閘極連接至該節點a1；一第四電晶體，其源極連接至該第二供應電壓，體極連接至該第一供應電壓或該節點b1，汲極與閘極連接至該節點b1；一第五電晶體，其源極與體極連接至該節點a1，閘極連接至該第二供應電壓、汲極連接至該節點a2；一第六電晶體，其源極與體極連接至該節點b1，閘極連接至該第二供應電壓、汲極連接至該節點b2；一第七電晶體，其源極與體極連接至該節點a2，閘極連接至一第三供應電壓、汲極連接至一節點a3；一第八電晶體，其源極與體極連接至該節點b2，閘極連接至該第三供應電壓、汲極連接至一節點b3；一第九電晶體，其汲極連接至該節點a3、閘極連接至一第四供應電壓、源極連接至一節點a4、體極連接至一第五供應電壓，其中該第四供應電壓異於該第三供應電壓；一第十電晶體，其汲極連接至該節點b3、閘極連接至該第四供應電壓、源極連接至一節點b4、體極連接至該第五供應電壓；一第十一電晶體，其汲極連接至該節點a4、閘極接收一輸入信號、源極與體極連接至該第五供應電壓；一第十二電晶體，其汲極連接至該節點b4、閘極接收一反相的輸入信號、源極連接至一第六供應電壓、體極連接至該第五供應電壓；一第一偏壓電路，連接至該節點a2；以及一第二偏壓電路，連接至該節點b2；一第一切換電路，連接於該節點b2與一第一輸出端之間；以及一第二驅動器，連接於該第一輸出端，且該第一輸出端產生一第一輸出信號。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
請參照第2圖，其所繪示為本發明的第一實施例非揮發性記憶體的驅動電路。驅動電路200可提供一驅動信號OUT至非揮發性記憶胞陣列(未繪示)。
驅動電路200包括：包括多個p型電晶體m1~m8，以及多個n型電晶體m9~m12。其中，電晶體m1~m4的體極(body terminal)連接至第一供應電壓Vpp1，電晶體m9~m12的體極連接至第五供應電壓Vnn，第一供應電壓Vpp1有最高的電壓值，第五供應電壓Vnn有最低的電壓值。
電晶體m1源極連接至第一供應電壓Vpp1、閘極連接至節點b2、汲極連接至節點a1；電晶體m2源極連接至第一供應電壓Vpp1、閘極連接至節點a2、汲極連接至節點b1；電晶體m3源極連接至第二供應電壓Vpp2、閘極與汲極連接至節點a1；電晶體m4源極連接至第二供應電壓Vpp2、閘極與汲極連接至節點b1。
另外，第一實施例的電晶體m3與電晶體m4的體極連接至連接至第一供應電壓Vpp1。在此領域的技術人員也可以將電晶體m3的體極連接至節點a1，並將電晶體m4的體極連接至節點b1，以降低體極效應(body effect)。
另外，第一實施例的電晶體m1與電晶體m2的閘極分別連接至節點b2與節點a2。在此領域的技術人員也可以將電晶體m1的閘極連接至節點b1，並將電晶體m2的閘極連接至節點a1。如此，電晶體m1與電晶體m2的閘極與源極之間的電壓差(voltage difference)會比第一實施例中電晶體m1與電晶體m2的閘極與源極之間的電壓差還要小，以確定電晶體m1與電晶體m2可以操作在安全運作區(safe operation area，SOA)的保護範圍。
電晶體m5源極與體極連接至節點a1、閘極連接至第二供應電壓Vpp2、汲極連接至節點a2；電晶體m6源極與體極連接至節點b1、閘極連接至第二供應電壓Vpp2、汲極連接至節點b2；其中，第二供應電壓Vpp2小於等於第一供應電壓Vpp1，且節點b2可產生驅動信號OUT。
再者，電晶體m7源極與體極連接至節點a2、閘極連接至第三供應電壓Vpp3、汲極連接至節點a3；電晶體m8源極與體極連接至節點b2、閘極連接至第三供應電壓Vpp3、汲極連接至節點b3；其中，第三供應電壓Vpp3小於等於第二供應電壓Vpp2。
電晶體m9汲極連接至節點a3、閘極連接至第四供應電壓Vpp4、源極連接至節點a4；電晶體m10汲極連接至節點b3、閘極連接至第四供應電壓Vpp4、源極連接至節點b4；電晶體m11汲極連接至節點a4、閘極連接至輸入信號IN、源極連接至第五供應電壓Vnn；電晶體m12汲極連接至節點b4、閘極連接至反相的輸入信號INb、源極連接至第六供應電壓Vpr。其中，第六供應電壓Vpr小於等於第三供應電壓Vpp3，且第六供應電壓Vpr大於等於第五供應電壓Vnn。
當驅動電路200在運作時，在某些狀況下會造成節點a2或者節點b2呈現浮接狀態(floating)。舉例來說，於節點b2呈現浮接狀態時，電晶體m6的源極與汲極之間的電壓差(voltage difference)可能超過其安全運作區(safe operation area，簡稱SOA)。同理，電晶體m1的源極與閘極之間的電壓差也可能超過其安全運作區。另外，當電晶體m1與電晶體m6超過安全運作區後，會導致漏電流(leakage current)增加，進而影響供應電壓與驅動信號OUT，並使得非揮發性記憶胞陣列無法正常運作。再者，所謂的安全運作區(SOA)的定義為電晶體在運作的過程中不會造成自我損傷(self-damage)的電壓狀況。根據安全運作區(SOA)的規格書，電晶體的源極與汲極之間的電壓差Vds_soa必須小於等於8.5V，電晶體的閘極與源極之間的電壓差Vgs_soa必須小於等於11.5V。
請參照第3A圖，其所繪示為本發明的第二實施例運用於非揮發性記憶體的驅動電路。與第一實施例的差異在於，第二實施例的驅動電路300中，增加一第一偏壓電路310與第二偏壓電路320分別連接至節點a2與b2。
相同地，第二實施例的驅動電路中，電晶體m3的體極也可改連接至節點a1，電晶體m4的體極也可改連接至節點b1，以降低體極效應(body effect)。
另外，電晶體m1的閘極也可改連接至節點b1，電晶體m2的閘極也可改連接至節點a1。如此，電晶體m1與電晶體m2的閘極與源極之間的電壓會比第二實施例中電晶體m1與電晶體m2的閘極與源極之間的電壓差還要小，以確定電晶體m1與電晶體m2可以操作在安全運作區(SOA)的保護範圍。
根據本發明的第二實施例，第一供應電壓 Vpp1為為非揮發性記憶體的編程電壓(program voltage)，第六供應電壓Vpr為非揮發性記憶體的讀取電壓，第二供應電壓Vpp2不大於兩倍的Vds_soa，第三供應電壓Vpp3不大於Vgs_soa。舉例來說，第一供應電壓Vpp1為21V，第二供應電壓 Vpp2為17V(2×8.5V)，第三供應電壓 Vpp3為11.5，第四供應電壓Vpp4為4.5V，第五供應電壓Vnn為0V，第六供應電壓Vpr為1.5V。
請參照第3B圖，其所繪示為本發明第二實施例中的第一偏壓電路。請參照第3C圖，其所繪示為本發明第二實施例中的第二偏壓電路。
如第3B圖所示，第一偏壓電路310：包括n型電晶體m13與p型電晶體m14。電晶體m13汲極連接至節點a2，閘極接收第一特定電壓VM1；以及，電晶體m14源極連接至電晶體m13源極，閘極接收反相的輸入信號INb，汲極接收第二特定電壓VN1。根據本發明的實施例，第二特定電壓VN1小於等於第一特定電壓VM1。例如，第一特定電壓VM1與第二特定電壓VN1皆為Vds_soa(8.5V)。
如第3C圖所示，第二偏壓電路320：包括n型電晶體m15與p型電晶體m16。電晶體m15汲極連接至節點b2，閘極接收第三特定電壓VM2；以及，電晶體m16源極連接至電晶體m15源極，閘極接收輸入信號IN，汲極接收第四特定電壓VN2。根據本發明的實施例，第四特定電壓VN2小於等於第三特定電壓VM2。例如，第三特定電壓VM2與第四特定電壓VN2皆為Vds_soa(8.5V)。
另外，電晶體m13與電晶體m15的體極可以連接至第五供應電壓Vnn，電晶體m14的體極與汲極相互連接，電晶體m16的體極與汲極相互連接。
以下以節點a2為例來做說明為何節點a2不會呈現浮接狀態。當輸入信號IN為高邏輯準位且反相的輸入信號INb為低邏輯準位時，第二偏壓電路320被禁能(diasble)，第一偏壓電路310被致能(enable)。當第二偏壓電路320被禁能時，節點b2的電壓為第一供電電壓Vpp1。當第一偏壓電路310被致能時，節點a2的電壓為(VM1-Vth13)，其中Vth13為電晶體m13的臨限電壓(threshold voltage)，例如Vth13為0.8V。在此情況下，節點a2的電壓為7.7V(8.5V-0.8V)。因此，對於電晶體m7來說，其汲極與源極的電壓差Vds7為7.7V。也就是說，電晶體m7會在安全運作區(SOA)內。
反之，當輸入信號IN為低邏輯準位且反相的輸入信號INb為高邏輯準位時，第一偏壓電路310被禁能(diasble)，第二偏壓電路320被致能(enable)。節點b2的電壓為(VM2-Vth15)，其中Vth15為電晶體m15的臨限電壓，例如Vth13為0.8V。在此情況下，節點b2的電壓為7.7V(8.5V-0.8V)。因此，對於電晶體m8來說，其的汲極與源極的電壓差Vds8為7.7V。也就是說，電晶體m8會在安全運作區(SOA)內。。
由以上的說明可知，第二實施例的驅動電路300可以使得節點a2不會呈現浮接狀態。同理，第二實施例的驅動電路300也可以使得節點b2不會呈現浮接狀態。
請參照第4A圖，其所繪示為本發明的第三實施例運用於非揮發性記憶體的驅動電路。第三實施例的驅動電路包括一第一驅動器(driver)400、一第二驅動器460、一第三驅動器465、一第一切換電路(switching circuit)450與一第二切換電路455。其中，第一驅動器400與第二實施例之驅動電路300完全相同，此處不再贅述。
相較於第二實施例，第三實施例增加了第一切換電路450、第二切換電路455、第二驅動器460與第三驅動器465。其中，第一切換電路450連接於節點b2與一第一輸出端之間，且第一輸出端可產生第一輸出信號OUT1。第二切換電路455連接於節點b2與一第二輸出端之間，且第二輸出端可產生第二輸出信號OUT2。再者，第二驅動器460連接至第一輸出端；第三驅動器465連接至第二輸出端。
第一切換電路450中，p型電晶體m17~m19係作為開關(switch)的用途。其中，電晶體m17源極接收驅動信號OUT、體極連接至源極、閘極接收模式信號(mode signal)M1、汲極連接至節點x1；電晶體m18源極連接至節點x1、體極連接至源極、閘極接收第二供應電壓Vpp2、汲極連接至節點x2；電晶體m19源極連接至節點x2、體極連接至源極、閘極接第三供應電壓Vpp3、汲極連接至第一輸出端以產生第一輸出信號OUT1。
第二驅動器460包括n型電晶體m20~m22，電晶體m20~m22的體極皆連接至第五供應電壓Vnn。電晶體m20汲極連接至第一輸出端，閘極接收第四供應電壓Vpp4；電晶體m21汲極連接至電晶體m20源極、閘極接收反相的輸入信號INb、源極連接至第六供應電壓Vpr；電晶體m22極汲極連接至電晶體m20源極、閘極接收模式信號M2、源極連接至第六供應電壓Vpr。
同理，為了防止節點x1與x2在驅動電路運作的過程呈現浮接狀態，本發明更提供一第三偏壓電路430連接於節點x1，以及提供一第四偏壓電路440連接於節點x2。
第二切換電路455中，p型電晶體m26係作為開關的用途。其中，電晶體m26源極接收驅動信號OUT、體極連接至源極、閘極接收第七特定電壓VM4、汲極連接至第二輸出端以產生第二輸出信號OUT2。其中，第七特定電壓VM4等於Vds_soa(8.5V)。
第三驅動器465包括n型電晶體m27、m28，電晶體m27、28的體極皆連接至第五供應電壓Vnn。電晶體m27汲極連接至第二輸出端，閘極接收第四供應電壓Vpp4；電晶體m28汲極連接至電晶體m27源極、閘極接收反相的輸入信號INb、源極連接至第六供應電壓Vpr。
請參照第4B圖，其所繪示為本發明第三實施例中的第三偏壓電路430。請參照第4C圖，其所繪示為本發明第三實施例中的第四偏壓電路440。
第三偏壓電路430：包括p型電晶體m23。電晶體m23源極連接接收第二供應電壓Vpp2、閘極、體極與汲極皆連接至節點x1。根據本發明的實施例，第三偏壓電路430可供應()至節點x1。其中，Vth23為電晶體m23的臨限電壓。
第四偏壓電路440：包括或閘(OR gate)411、反閘412、n型電晶體m24與p型電晶體m25。反閘412接收模式信號M2並產生反相的模式信號M2。或閘411接收輸入信號IN與反相的模式信號M2。電晶體m24汲極連接至節點x2，閘極接收第五特定電壓VM3；電晶體m25源極連接至電晶體m24源極，閘極連接至反或閘411的輸出端，汲極接收第六特定電壓VN3。根據本發明的實施例，第六特定電壓VN3大於等於第五特定電壓VM3。例如，第五特定電壓VM3與第六特定電壓VN3皆等於Vsd_soa(8.5V)。
當輸入信號IN為低邏輯準位且模式信號M2為高邏輯準位時，第四偏壓電路440被致能(enable)，使得節點x2電壓為()。其中，Vth24為電晶體m24的臨限電壓，例如Vth24為0.8V。因此，節點x2電壓為7.7V(8.5V-0.8V)。
請參照第4D圖，其所繪示為本發明第三實施例驅動電路運作於各種操作狀態時的真值表。
其中，於第一模式時，模式信號M1為Vpp1，模式信號M2為Vdd；於第二模式時，模式信號M1為Vpp2或者VM3，而模式信號M2為0V。
在第一操作狀態時，驅動電路處於第一模式、輸入信號IN為Vdd且反相的輸入信號INb為0V時，節點a2的電壓為()、節點b2的電壓為第一供應電壓Vpp1、節點x1的電壓為()、x2的電壓為()、第一輸出信號OUT1為第六供應電壓Vpr、且第二輸出信號OUT2為第一供應電壓Vp1。
在第二操作狀態時，驅動電路處於第二模式、輸入信號IN為Vdd且反相的輸入信號INb為0V時，節點a2的電壓為()、節點b2的電壓為第一供應電壓Vpp1、節點x1、x2與第一輸出信號OUT1的電壓皆為第一供應電壓Vpp1、且第二輸出信號OUT2為第一供應電壓Vpp1。
在第三操作狀態時，驅動電路處於第一模式、輸入信號IN為0V且反相的輸入信號INb為Vdd時，節點a2的電壓為第一供應電壓Vpp1、節點b2的電壓為()、節點x1的電壓為()、x2的電壓為()、第一輸出信號OUT1為第六供應電壓Vpr、且第二輸出信號OUT2為第六供應電壓Vpr。
在第四操作狀態時，驅動電路處於第二模式、輸入信號IN為0V且反相的輸入信號INb為Vdd時，節點a2的電壓為第一供應電壓Vpp1、節點b2的電壓為()、節點x1的電壓為()、節點x2的電壓為()、第一輸出信號OUT1為第六供應電壓Vpr、且第二輸出信號OUT2為第六供應電壓Vpr。
由以上的說明可知，本發明第二實施例與第三實施例的驅動電路確實可以讓節點不會呈現浮接狀態。因此，第二實施例與第三實施例的驅動電路可以使非揮發性記憶胞陣列正常運作。
再者，在此技術領域的技術人員也可以對本發明進行修改並達成本發明所教示的功能。舉例來說，驅動電路可以修改為僅有第一驅動器、第二驅動器與第一切換電路。而驅動電路僅輸出第一輸出信號OUT1。而省略輸出第二驅動信號OUT2的第三驅動器與第二切換電路。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧非揮發性記憶胞陣列
120、200、300‧‧‧驅動電路
310、320、430、440‧‧‧偏壓電路
400、460、465‧‧‧驅動器
450、455‧‧‧切換電路
第1圖所所繪示為揮發性記憶體示意圖。 第2圖所繪示為本發明的第一實施例非揮發性記憶體的驅動電路。 第3A圖所繪示為本發明的第二實施例運用於非揮發性記憶體的驅動電路。 第3B圖所繪示為本發明第二實施例中的第一偏壓電路。 第3C圖所繪示為本發明第二實施例中的第二偏壓電路。 第4A圖所繪示為本發明的第三實施例運用於非揮發性記憶體的驅動電路。 第4B圖所繪示為本發明第三實施例中的第三偏壓電路。 第4C圖所繪示為本發明第三實施例中的第四偏壓電路。 第4D圖所繪示為本發明第三實施例驅動電路運作於各種操作狀態時的真值表。

Claims (19)

  1. 一種驅動電路，連接至一非揮發性記憶胞陣列，該驅動電路包括： 一第一電晶體，其源極與體極連接至一第一供應電壓，汲極連接至一節點a1、閘極連接至一節點b1或一節點b2； 一第二電晶體，其源極與體極連接至該第一供應電壓，汲極連接至該節點b1、閘極連接至一節點a1或一節點a2； 一第三電晶體，其源極連接至一第二供應電壓，體極連接至該第一供應電壓或該節點a1，汲極與閘極連接至該節點a1； 一第四電晶體，其源極連接至該第二供應電壓，體極連接至該第一供應電壓或該節點b1，汲極與閘極連接至該節點b1； 一第五電晶體，其源極與體極連接至該節點a1，閘極連接至該第二供應電壓、汲極連接至該節點a2； 一第六電晶體，其源極與體極連接至該節點b1，閘極連接至該第二供應電壓、汲極連接至該節點b2；其中，該節點b2產生一驅動信號； 一第七電晶體，其源極與體極連接至該節點a2，閘極連接至一第三供應電壓、汲極連接至一節點a3； 一第八電晶體，其源極與體極連接至該節點b2，閘極連接至該第三供應電壓、汲極連接至一節點b3； 一第九電晶體，其汲極連接至該節點a3、閘極連接至一第四供應電壓、源極連接至一節點a4、體極連接至一第五供應電壓，其中該第四供應電壓異於該第三供應電壓； 一第十電晶體，其汲極連接至該節點b3、閘極連接至該第四供應電壓、源極連接至一節點b4、體極連接至該第五供應電壓； 一第十一電晶體，其汲極連接至該節點a4、閘極接收一輸入信號、源極與體極連接至該第五供應電壓； 一第十二電晶體，其汲極連接至該節點b4、閘極接收一反相的輸入信號、源極連接至一第六供應電壓、體極連接至該第五供應電壓； 一第一偏壓電路，連接至該節點a2；以及 一第二偏壓電路，連接至該節點b2。
  2. 如申請專利範圍第1項所述之驅動電路，其中該第一偏壓電路包括： 一第十三電晶體，閘極接收一第一特定電壓、汲極連接至該節點a2；以及 一第十四電晶體，源極連接至該第十三電晶體的源極、閘極接收該反相的輸入信號、汲極連接至一第二特定電壓。
  3. 如申請專利範圍第2項所述之驅動電路，其中該第二偏壓電路包括： 一第十五電晶體，閘極接收一第三特定電壓、汲極連接至該節點b2；以及 一第十六電晶體，源極連接至該第十五電晶體的源極、閘極接收該輸入信號、汲極接收一第四特定電壓。
  4. 如申請專利範圍第3項所述之驅動電路，其中該第十三電晶體的體極連接至該第五供應電壓，該第十四電晶體的體極與汲極相互連接，該第十五電晶體的體極連接至該第五供應電壓，該第十六電晶體的體極與汲極相互連接。
  5. 如申請專利範圍第3項所述之驅動電路，其中該第二特定電壓小於等於該第一特定電壓；以及該第四特定電壓小於等於該第三特定電壓。
  6. 如申請專利範圍第1項所述之驅動電路，其中該第一供應電壓大於等於該第二供應電壓，該第二供應電壓大於等於該第三供應電壓，該第三供應電壓大於該第四供應電壓。
  7. 一種驅動電路，連接至一非揮發性記憶胞陣列，該驅動電路包括： 一第一驅動器，包括： 一第一電晶體，其源極與體極連接至一第一供應電壓，汲極連接至一節點a1、閘極連接至一節點b1或一節點b2； 一第二電晶體，其源極與體極連接至該第一供應電壓，汲極連接至該節點b1、閘極連接至一節點a1或一節點a2； 一第三電晶體，其源極連接至一第二供應電壓，體極連接至該第一供應電壓或該節點a1，汲極與閘極連接至該節點a1； 一第四電晶體，其源極連接至該第二供應電壓，體極連接至該第一供應電壓或該節點b1，汲極與閘極連接至該節點b1； 一第五電晶體，其源極與體極連接至該節點a1，閘極連接至該第二供應電壓、汲極連接至該節點a2； 一第六電晶體，其源極與體極連接至該節點b1，閘極連接至該第二供應電壓、汲極連接至該節點b2； 一第七電晶體，其源極與體極連接至該節點a2，閘極連接至一第三供應電壓、汲極連接至一節點a3； 一第八電晶體，其源極與體極連接至該節點b2，閘極連接至該第三供應電壓、汲極連接至一節點b3； 一第九電晶體，其汲極連接至該節點a3、閘極連接至一第四供應電壓、源極連接至一節點a4、體極連接至一第五供應電壓，其中該第四供應電壓異於該第三供應電壓； 一第十電晶體，其汲極連接至該節點b3、閘極連接至該第四供應電壓、源極連接至一節點b4、體極連接至該第五供應電壓； 一第十一電晶體，其汲極連接至該節點a4、閘極接收一輸入信號、源極與體極連接至該第五供應電壓； 一第十二電晶體，其汲極連接至該節點b4、閘極接收一反相的輸入信號、源極連接至一第六供應電壓、體極連接至該第五供應電壓； 一第一偏壓電路，連接至該節點a2；以及 一第二偏壓電路，連接至該節點b2； 一第一切換電路，連接於該節點b2與一第一輸出端之間；以及 一第二驅動器，連接於該第一輸出端，且該第一輸出端產生一第一輸出信號。
  8. 如申請專利範圍第7項所述之驅動電路，其中該第一偏壓電路包括： 一第十三電晶體，閘極連接至一第一特定電壓、汲極連接至該節點a2；以及 一第十四電晶體，源極連接至該第十三電晶體的源極、閘極接收該反相的輸入信號、汲極連接至一第二特定電壓。
  9. 如申請專利範圍第8項所述之驅動電路，其中該第二偏壓電路包括： 一第十五電晶體，閘極連接至一第三特定電壓、汲極連接至該節點b2；以及 一第十六電晶體，源極連接至該第十五電晶體的源極、閘極接收該輸入信號、汲極接收一第四特定電壓。
  10. 如申請專利範圍第9項所述之驅動電路，其中該第十三電晶體的體極接收該第五供應電壓，該第十四電晶體的體極與汲極相互連接，該第十五電晶體的體極接收該第五供應電壓，該第十六電晶體的體極與汲極相互連接。
  11. 如申請專利範圍第9項所述之驅動電路，其中該第二特定電壓小於等於該第一特定電壓；且該第四特定電壓小於等於該第三特定電壓。
  12. 如申請專利範圍第7項所述之驅動電路，其中該第一供應電壓大於等於該第二供應電壓，該第二供應電壓大於等於該第三供應電壓，該第三供應電壓大於該第四供應電壓。
  13. 如申請專利範圍第7項所述之驅動電路，其中該第一切換電路包括： 一第十七電晶體，其源極與體極連接至該節點b2、閘極接收一第一模式信號、汲極連接至一節點x1； 一第十八電晶體，其源極與體極連接至該節點x1、閘極接收該第二供應電壓、汲極連接至一節點x2； 一第十九電晶體，其源極與體極連接至該節點x2、閘極接收該第三供應電壓、汲極連接至該第一輸出端； 一第三偏壓電路，連接至該節點x1；以及 一第四偏壓電路，連接至該節點x2。
  14. 如申請專利範圍第13項所述之驅動電路，其中該第二驅動器包括： 一第二十電晶體，汲極連接至該第一輸出端、閘極接收該第四供應電壓、體極接收該第五供應電壓； 一第二十一電晶體，汲極連接至該第二十電晶體的源極、閘極接收該反相的輸入信號、體極接收該第五供應電壓、源極接收該第六供應電壓；以及 一第二十二電晶體，汲極連接至該第二十電晶體的源極、閘極接收一第二模式信號、體極接收該第五供應電壓、源極接收該第六供應電壓。
  15. 如申請專利範圍第13項所述之驅動電路，其中該第三偏壓電路包括： 一第二十三電晶體，源極連接至該第二供應電壓、閘極與汲極連接至該節點x1、體極連接至該節點x1。
  16. 如申請專利範圍第15項所述之驅動電路，其中該第四偏壓電路包括： 一或閘，據有二輸入端接收該輸入信號與反相的該第二模式信號； 第二十四電晶體，汲極連接至該節點x2、閘極連接至一第五特定電壓；以及 一第二十五電晶體，源極連接至該第二十四電晶體的源極、閘極連接至或閘的輸出端、汲極連接至一第六特定電壓。
  17. 如申請專利範圍第7項所述之驅動電路，更包括： 一第二切換電路，連接於該節點b2與一第二輸出端之間；以及 一第三驅動器，連接於該第二輸出端，且該第二輸出端產生一第二輸出信號。
  18. 如申請專利範圍第17項所述之驅動電路，其中該第二切換電路包括： 一第二十六電晶體，其源極與體極連接至該節點b2、閘極接收一第七特定電壓、汲極連接至該第二輸出端。
  19. 如申請專利範圍第17項所述之驅動電路，其中該第三驅動器包括： 一第二十七電晶體，汲極連接至該第二輸出端、閘極連接至該第四供應電壓、體極連接至該第五供應電壓；以及 一第二十八電晶體，汲極連接至該第二十七電晶體的源極、閘極接收該反相的輸入信號、體極連接至該第五供應電壓、源極連接至該第六供應電壓。
TW106141886A 2017-01-10 2017-11-30 非揮發性記憶體的驅動電路 TWI652675B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762444379P 2017-01-10 2017-01-10
US62/444,379 2017-01-10
US15/631,384 US9882566B1 (en) 2017-01-10 2017-06-23 Driving circuit for non-volatile memory
US15/631,384 2017-06-23

Publications (2)

Publication Number Publication Date
TW201826271A true TW201826271A (zh) 2018-07-16
TWI652675B TWI652675B (zh) 2019-03-01

Family

ID=59350789

Family Applications (4)

Application Number Title Priority Date Filing Date
TW106141886A TWI652675B (zh) 2017-01-10 2017-11-30 非揮發性記憶體的驅動電路
TW107100150A TWI656626B (zh) 2017-01-10 2018-01-03 非揮發性記憶體
TW107100776A TWI655635B (zh) 2017-01-10 2018-01-09 單層多晶矽非揮發記憶胞的操作方法
TW107100756A TWI658572B (zh) 2017-01-10 2018-01-09 具抹除閘極區域的非揮發性記憶體

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW107100150A TWI656626B (zh) 2017-01-10 2018-01-03 非揮發性記憶體
TW107100776A TWI655635B (zh) 2017-01-10 2018-01-09 單層多晶矽非揮發記憶胞的操作方法
TW107100756A TWI658572B (zh) 2017-01-10 2018-01-09 具抹除閘極區域的非揮發性記憶體

Country Status (5)

Country Link
US (4) US9882566B1 (zh)
EP (1) EP3346474B1 (zh)
JP (1) JP6464232B2 (zh)
CN (3) CN108288486B (zh)
TW (4) TWI652675B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423675B1 (ko) * 2017-09-22 2022-07-22 주식회사 디비하이텍 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치
TWI652683B (zh) * 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
US10797063B2 (en) * 2018-01-10 2020-10-06 Ememory Technology Inc. Single-poly nonvolatile memory unit
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
US10763212B1 (en) * 2019-04-18 2020-09-01 Nanya Technology Corporation Semiconductor structure
US10818592B1 (en) * 2019-04-29 2020-10-27 Nanya Technology Corporation Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US11387242B2 (en) * 2020-03-03 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory (NVM) cell structure to increase reliability
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
US11342422B2 (en) * 2020-07-30 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device and associated memory device
WO2023012893A1 (ja) * 2021-08-03 2023-02-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797856A (en) 1987-04-16 1989-01-10 Intel Corporation Self-limiting erase scheme for EEPROM
US5544103A (en) * 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
JPH09134591A (ja) * 1995-11-07 1997-05-20 Oki Micro Design Miyazaki:Kk 半導体メモリ装置
US6487687B1 (en) * 1997-01-02 2002-11-26 Texas Instruments Incorporated Voltage level shifter with testable cascode devices
US6134150A (en) 1999-07-23 2000-10-17 Aplus Flash Technology, Inc. Erase condition for flash memory
US6636442B2 (en) 2002-01-29 2003-10-21 Lattice Semiconductor Corporation Non-volatile memory element having a cascoded transistor scheme to reduce oxide field stress
US7113430B2 (en) * 2002-05-31 2006-09-26 Freescale Semiconductor, Inc. Device for reducing sub-threshold leakage current within a high voltage driver
KR100628419B1 (ko) * 2003-02-26 2006-09-28 가부시끼가이샤 도시바 개선된 게이트 전극을 포함하는 불휘발성 반도체 기억 장치
KR100500579B1 (ko) 2003-06-28 2005-07-12 한국과학기술원 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터한번 프로그램 가능한 롬
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US7078761B2 (en) * 2004-03-05 2006-07-18 Chingis Technology Corporation Nonvolatile memory solution using single-poly pFlash technology
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7099192B2 (en) 2004-06-07 2006-08-29 Yield Microelectronics Corp. Nonvolatile flash memory and method of operating the same
TWI294662B (en) * 2005-11-28 2008-03-11 Episil Technologies Inc Non-volatile memory and manufacturing method and erasing mothod thereof
CN101022110A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法与操作方法
JP2007234133A (ja) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd 半導体記憶装置及び半導体集積回路システム
KR100694977B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 스위칭 동작 속도를 증가시키는 부스팅 회로를 포함하는고전압 스위치 회로와 이를 포함하는 플래시 메모리 장치
US7773416B2 (en) * 2006-05-26 2010-08-10 Macronix International Co., Ltd. Single poly, multi-bit non-volatile memory device and methods for operating the same
US7944749B2 (en) * 2006-12-21 2011-05-17 Sandisk Corporation Method of low voltage programming of non-volatile memory cells
US7605633B2 (en) * 2007-03-20 2009-10-20 Kabushiki Kaisha Toshiba Level shift circuit which improved the blake down voltage
CN101276228A (zh) * 2007-03-28 2008-10-01 株式会社瑞萨科技 生成温度补偿用电压的半导体装置
US7889553B2 (en) * 2007-04-24 2011-02-15 Novelics, Llc. Single-poly non-volatile memory cell
WO2009090892A1 (ja) * 2008-01-18 2009-07-23 Sharp Kabushiki Kaisha 不揮発性ランダムアクセスメモリ
US7800156B2 (en) * 2008-02-25 2010-09-21 Tower Semiconductor Ltd. Asymmetric single poly NMOS non-volatile memory cell
TWI438892B (zh) * 2009-01-08 2014-05-21 United Microelectronics Corp 非揮發性記憶體
SG10201700467UA (en) * 2010-02-07 2017-02-27 Zeno Semiconductor Inc Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
WO2011105310A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110233643A1 (en) * 2010-03-23 2011-09-29 Chingis Technology Corporation PMOS Flash Cell Using Bottom Poly Control Gate
CN101969305B (zh) * 2010-11-09 2012-09-05 威盛电子股份有限公司 电位转换电路
US8373485B2 (en) 2011-04-20 2013-02-12 Ememory Technology Inc. Voltage level shifting apparatus
US8797806B2 (en) * 2011-08-15 2014-08-05 Micron Technology, Inc. Apparatus and methods including source gates
US9252775B2 (en) 2011-12-22 2016-02-02 Intel Corporation High-voltage level-shifter
US8658495B2 (en) 2012-03-08 2014-02-25 Ememory Technology Inc. Method of fabricating erasable programmable single-poly nonvolatile memory
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US9171627B2 (en) 2012-04-11 2015-10-27 Aplus Flash Technology, Inc. Non-boosting program inhibit scheme in NAND design
US8681528B2 (en) * 2012-08-21 2014-03-25 Ememory Technology Inc. One-bit memory cell for nonvolatile memory and associated controlling method
US9093152B2 (en) * 2012-10-26 2015-07-28 Micron Technology, Inc. Multiple data line memory and methods
KR101978450B1 (ko) * 2012-12-21 2019-05-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US9041089B2 (en) * 2013-06-07 2015-05-26 Ememory Technology Inc. Nonvolatile memory structure
US9171856B2 (en) * 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof
KR102132845B1 (ko) * 2014-02-11 2020-07-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9417675B2 (en) * 2014-05-29 2016-08-16 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices
US20160005749A1 (en) * 2014-07-01 2016-01-07 Qualcomm Incorporated Series ferroelectric negative capacitor for multiple time programmable (mtp) devices
US9437603B2 (en) * 2014-10-10 2016-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wing-type projection between neighboring access transistors in memory devices
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
KR102345674B1 (ko) * 2015-04-06 2021-12-31 에스케이하이닉스 주식회사 불휘발성 메모리소자 및 그 제조방법과, 불휘발성 메모리 셀어레이
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory

Also Published As

Publication number Publication date
TWI656626B (zh) 2019-04-11
TW201826503A (zh) 2018-07-16
CN108288483B (zh) 2021-01-12
CN108288483A (zh) 2018-07-17
US20180197613A1 (en) 2018-07-12
TWI658572B (zh) 2019-05-01
CN108346662A (zh) 2018-07-31
EP3346474B1 (en) 2019-08-28
JP2018125057A (ja) 2018-08-09
TW201842505A (zh) 2018-12-01
TWI655635B (zh) 2019-04-01
US20180197872A1 (en) 2018-07-12
US9882566B1 (en) 2018-01-30
EP3346474A1 (en) 2018-07-11
TWI652675B (zh) 2019-03-01
US20180197875A1 (en) 2018-07-12
CN108288486A (zh) 2018-07-17
JP6464232B2 (ja) 2019-02-06
CN108346662B (zh) 2020-10-13
CN108288486B (zh) 2020-07-07
US10224108B2 (en) 2019-03-05
US10083976B2 (en) 2018-09-25
US10127987B2 (en) 2018-11-13
TW201826505A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
TWI652675B (zh) 非揮發性記憶體的驅動電路
TWI587310B (zh) 非揮發性記憶體的驅動電路
TWI621123B (zh) 非揮發性記憶體的驅動電路
TWI667653B (zh) 記憶胞
TWI451698B (zh) 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器
TWI671983B (zh) 電壓調節器及動態洩流電路
TWI517579B (zh) 位準移位電路以及利用位準移位電路之半導體裝置
CN104124957A (zh) 电平转换电路
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
TWI472155B (zh) 電壓開關電路
CN115987262A (zh) 一种低压模拟开关电路
TWI535198B (zh) 差分信號驅動器
TWI656737B (zh) 電壓準位移位器
TW201729197A (zh) 產生施加給非揮發性記憶體單元的電壓的電壓供應裝置
CN111049502A (zh) 低压锁存电路
TW472451B (en) Multi-stage voltage level shifter
TWI777759B (zh) 省電重置電路
TWI685196B (zh) 切換裝置與漏電控制方法
JP2006108778A (ja) 出力回路
CN110320957B (zh) 一种电压选择电路
TWI448076B (zh) 可承載高電壓之輸出緩衝器
TWI511450B (zh) 開關電路
TWI606693B (zh) 高壓電源裝置
KR101116285B1 (ko) 전압 레벨 변환기 및 그를 포함한 전압 레벨 변환 장치
JPS6068717A (ja) 出力回路