TWI655635B - 單層多晶矽非揮發記憶胞的操作方法 - Google Patents

單層多晶矽非揮發記憶胞的操作方法 Download PDF

Info

Publication number
TWI655635B
TWI655635B TW107100776A TW107100776A TWI655635B TW I655635 B TWI655635 B TW I655635B TW 107100776 A TW107100776 A TW 107100776A TW 107100776 A TW107100776 A TW 107100776A TW I655635 B TWI655635 B TW I655635B
Authority
TW
Taiwan
Prior art keywords
voltage
floating gate
memory cell
volatile memory
region
Prior art date
Application number
TW107100776A
Other languages
English (en)
Other versions
TW201842505A (zh
Inventor
許家榮
孫文堂
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201842505A publication Critical patent/TW201842505A/zh
Application granted granted Critical
Publication of TWI655635B publication Critical patent/TWI655635B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches

Abstract

一種單層多晶矽非揮發性記憶胞的抹除操作方法，將一源極線電壓VSL 施加到PMOS選擇電晶體的P+ 源極摻雜區，其中VSL = 0V，將字元線電壓VWL 施加到PMOS選擇電晶體的選擇閘極，其中VWL = 0V，將位元線電壓VBL 施加到PMOS浮置閘極電晶體的P+ 汲極摻雜區，其中VBL = 0V，對抹除閘極區施加抹除線電壓VEL ，其中VEL = VEE ，VEE 是相對高於VBL 的正電壓，對N型井施加N型井電壓VNW ，其中VNW ＞ 0V，以抹除該單層多晶矽非揮發性記憶胞。

Description

單層多晶矽非揮發記憶胞的操作方法
本發明係有關於一種非揮發性記憶胞的操作方法。更具體地說，本發明係有關於一種自我限制（self-limiting）或逐位元自動飽和（bit-by-bit self-saturated）的抹除方法，用來抹除一具有抹除閘極區域的單層多晶矽浮置閘極非揮發性記憶胞。
半導體記憶體元件，如非揮發性記憶體（NVM），已廣泛應用於各種電子元件，例如，行動電話、數位相機、個人數位助理、行動計算裝置及其他應用中。
通常，NVM可分為多次可編程（MTP）記憶體及單次可編程（OTP）記憶體。MTP記憶體可以進行多次讀寫。例如，EEPROM及快閃記憶體設計有相應的電路，以支持編程、抹除或讀取等不同的操作。OTP記憶體具有編程及讀取功能，不需要用於抹除操作的電路。
已知，單層多晶矽NVM的設計可以減少額外的製程成本。單層多晶矽NVM係以單一層的多晶矽構成電荷儲存浮置閘極。由於單層多晶矽NVM與一般CMOS製程相容，因此常應用於嵌入式記憶體領域、混合模式電路及微控制器（如系統單晶片，SOC）中的嵌入式非揮發性記憶體。
此外，已知通過熱電子注入技術（也稱為通道熱電子或CHE編程）可實現記憶體單元的編程，經由抹除閘極的FN隧穿可以抹除記憶體單元。當浮置閘極儲有電荷時，記憶胞即處於被編程狀態（programmed）。當電荷自浮置閘極釋出時，記憶胞即處於未編程（unprogrammed）或抹除狀態。透過度抹除操作，可以將電荷從浮置閘極移除。
現有技術中，單層多晶矽非揮發性記憶胞的問題之一在於過度抹除（over-erasure），這可能會導致諸如陷位元（stuck bits）等硬錯誤（hard errors），並可能導致寫入失敗。為了避免造成記憶胞的過度抹除，通常使用較高壓的軟編程（soft-program mode）模式，但是，這樣的作法卻可能會導致飛逝位元（fly bits）並使互擾問題（disturbance）更嚴重。
本發明的主要目的在提供具有抹除閘極及較佳抹除效率的單層多晶非揮發性記憶體（NVM）。
本發明一實施例提供一種單層多晶矽非揮發性記憶胞的操作方法，其中該單層多晶矽非揮發性記憶胞包含設置在一N型井上且互相串聯的一PMOS選擇電晶體及一PMOS浮置閘極電晶體，其中該PMOS浮置閘極電晶體包括一浮置閘極及一浮置閘極延伸部，而該浮置閘極延伸部與一抹除閘極區域電容耦合，該方法包含：通過將一源極線電壓VSL 施加到該PMOS選擇電晶體的一P+ 源極摻雜區，其中VSL = 0V，將一字元線電壓VWL 施加到該PMOS選擇電晶體的一選擇閘極，其中VWL = 0V，將一位元線電壓VBL 施加到該PMOS浮置閘極電晶體的P+ 汲極摻雜區，其中VBL = 0V，對該抹除閘極區施加一抹除線電壓VEL ，其中VEL = VEE ，VEE 是相對高於VBL 的正電壓，對該N型井施加一N型井電壓VNW ，其中VNW ＞ 0V，以抹除該單層多晶矽非揮發性記憶胞；其中，VNW 係低於一第一汲極-源極飽和電壓VDS-Sat1 且高於一第二汲極-源極飽和電壓VDS-Sat2 ，其中該第一汲極-源極飽和電壓VDS-Sat1 是確保在抹除操作初始時在該浮置閘極之下的一P通道兩端不會發生夾斷現象（pinchoff）的一上限電壓，而該第二汲極-源極飽和電壓VDS-Sat2 是當該浮置閘極處於抹除狀態時，確保在P通道的兩端發生夾斷現象的一下限電壓。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
在下文中，將參照附圖說明細節，該些附圖中之內容亦構成說明書細節描述的一部份，並且以可實行該實施例之特例描述方式來繪示。下文實施例已描述足夠的細節俾使該領域之一般技藝人士得以具以實施。
當然，亦可採行其他的實施例，或是在不悖離下文中所述實施例的前提下作出任何結構性、邏輯性、及電性上的改變。因此，下文的細節描述不應被視為是限制，反之，其中所包含的實施例將由隨附的申請專利範圍來加以界定。
在本技術領域中，用語“氧化物界定（OD）區域”（“OD”區域有時被稱為“氧化物界定”區域或“氧化物定義”區域）通常指基底的矽主表面上除了局部氧化矽（LOCOS）或淺溝槽絕緣（STI）區域之外的區域。用語“氧化物界定（OD）區域”也通常指“主動區域（active area）”，即用來形成及操作諸如電晶體等主動電路元件的區域。
第1圖為根據本發明一實施例所繪示的單層多晶矽非揮發性記憶胞的例示性佈局示意圖。如第1圖所示，非揮發性記憶胞1包括一選擇電晶體21及串聯到選擇電晶體21的一浮置閘極電晶體22。選擇電晶體21與浮置閘極電晶體22可以直接形成在相同的氧化物界定區域100a上。在半導體基底100如P型矽基底（P-Sub）上可以形成有一N型井（NW）101。N型井101涵蓋氧化物界定區100a，這使得選擇電晶體21與浮置閘極電晶體22均設置在N型井101上。操作時，N型井101係電性耦合一N型井電壓（VNW ）。
根據例示實施例，選擇電晶體21包括在N型井101中的源極摻雜區121、與源極摻雜區121間隔開的共用摻雜區122、半導體基底的主表面附近源極摻雜區121與共用摻雜區122之間的選擇閘極通道區210、位於選擇閘極通道區210上的選擇閘極（SG）212，以及選擇閘極212與選擇閘極通道區210之間的閘極介電層211。選擇閘極212係電性耦合到一字元線電壓（VWL ）。
根據例示實施例，選擇電晶體21可以是PMOS電晶體，且選擇閘極212可以是P+ 摻雜多晶矽閘極，但不限於此。源極摻雜區121及共用摻雜區122可以是P+ 摻雜區。根據例示實施例，源極摻雜區121可以電性耦合到一源極線電壓（VSL ）。
儘管未在附圖中示出，但是可以理解的是，在選擇閘極212的相對側壁上可以形成側壁子，並且可以在側壁子的正下方可以形成輕摻雜汲極（LDD）區域。儘管附圖中未示出，但是應該理解，在一些實施例中，源極摻雜區121及共用摻雜區122可以包括諸如PLDD區域的LDD區域。
浮置閘極電晶體22係直接形成在氧化物界定區域100a上。浮置閘極電晶體22通過共用摻雜區122串聯到選擇電晶體21。共用摻雜區122由浮置閘極電晶體22及選擇電晶體21共享，如此形成兩個串聯的電晶體21及22，在此實施例中，為兩個串聯的PMOS電晶體。
浮置閘極電晶體22包括設在氧化物界定區域100a上的浮置閘極（FG）222。根據例示實施例，浮置閘極222由單層多晶矽，例如，P+ 摻雜多晶矽所組成。根據例示實施例，浮置閘極222是單層多晶矽閘極。也就是說，在浮置閘極222上不會堆疊額外的閘極層。根據例示實施例，浮置閘極電晶體22係做為非揮發性記憶胞1的電荷儲存元件。
浮置閘極電晶體22還包括浮置閘極（FG）222一側的共用摻雜區122、浮置閘極222另一側與共用摻雜區122相對的汲極摻雜區123、共用摻雜區122與汲極摻雜區123之間的浮置閘極通道區220，以及在浮置閘極222與浮置閘極通道區220之間的閘極介電層221。儘管未在附圖中示出，但是可以理解的是，在浮置閘極222的相對側壁上可以形成側壁子。根據例示實施例，汲極摻雜區123可以是P+ 摻雜區並且電性耦合到一位元線電壓（VBL ）。
根據例示實施例，非揮發性記憶胞1進一步包括浮置閘極延伸部222a，從浮置閘極222連續地延伸到氧化物界定區域100c並且與抹除閘極（EG）區域30相鄰，所述抹除閘極區域30電性耦合到抹除線電壓（VEL ）。浮置閘極延伸部222a穿過在氧化物界定區域100a與氧化物界定區域100c之間的溝槽隔離區域110，並與氧化物界定區域100c部分重疊，從而電容耦合到抹除閘極區域30。P型井（PW）102可以設置在半導體基底100中。P型井102涵蓋氧化物界定區域100c。操作時，P型井101係被施加P型井電壓（VPW ）。
抹除閘極區域30可以包括重摻雜區302，例如與浮置閘極延伸部222a相鄰的N+ 摻雜區。諸如NLDD的輕摻雜汲極（LDD）區域303可以設置在半導體基底100中，並且可以位於側壁子的正下方。輕摻雜汲極區域303與重摻雜區302相鄰接。
根據例示實施例，可以在浮置閘極延伸區222a及半導體基底100之間形成閘極介電層221a。根據例示實施例，重摻雜區302形成在未被浮置閘極延伸部222a覆蓋的區域中。操作時，諸如抹除操作，重摻雜區302係電性耦合到抹除線電壓（VEL ）。
根據例示實施例，PMOS型非揮發性記憶胞1的抹除操作涉及經由浮置閘極延伸部222a從記憶胞的浮置閘極222去除電子的隧穿機制。
例如，在非揮發性記憶胞1的抹除操作期間，施加於選擇電晶體21的源極摻雜區121的源極線電壓VSL 是0V（VSL = 0V），施加於選擇電晶體21的選擇閘極212的字元線電壓（或選擇閘極電壓）VWL 也是0V（VWL = 0V）。位元線電壓VBL 是0V（VBL = 0V）。抹除線電壓VEL 為正的高電壓VEE （VEL = VEE ），VEE 大約在12〜20V之間。N型井電壓VNW 大於0V，其範圍大約在1〜3V（VNW = 1〜3V）之間，例如2V。P型井電壓VPW 為0V（VPW = 0V）。半導體基底100被施加基底電壓VP-Sub ，其中VP-Sub = 0V。
從第2圖及第3圖可以較容易理解本發明抹除技術之進行過程。為了簡化說明，圖中僅示出了非揮發性記憶胞1的一部分。第2圖例示性的顯示出已處於編程狀態的浮置閘極電晶體22並且剛開始進行抹除。第3圖例示性的顯示出處於抹除狀態的浮置閘極電晶體22。
如第2圖所示，在抹除操作的早期階段，在浮置閘極222下方形成P通道220a，P通道220a的兩個相對端E1和E2分別與共用摻雜區122和汲極摻雜區123鄰接。由於浮置閘極222與P通道220a（0V）完全耦合，所以起始的抹除效率相對較高。由於較高的抹除偏壓條件（VEE 相對0V），在抹除操作剛開始時，電子322經由浮置閘極延伸部222a從浮置閘極222被快速移除。
如第3圖所示，隨著抹除操作的繼續，浮置閘極222中的電子322的數量減少，並且P通道220a的兩個相對端E1和E2處逐漸消失（或開始漸縮或萎縮），最終P通道220a的兩個相對端E1和E2會分別與共用摻雜區122及汲極摻雜區123斷開。此時（當夾斷pinchoff發生時），浮置閘極222部分地耦合到萎縮的P通道220a，並且部分地耦合到萎縮的P通道220a與共同摻雜區122之間的N型井101以及萎縮的P通道220a與汲極摻雜區123之間的N型井101。此時，由於抹除偏壓（VEE 相對VNW ）下降，導致抹除效率降低，這減緩了記憶胞1的抹除操作。
本發明的優點在於，抹除操作是自我限制的，而無需修改單層多晶矽非揮發性記憶胞的佈局，並且記憶體陣列中的每個記憶胞的最終抹除狀態可以收斂到近似相同的水平，並且是逐位元自動飽和。如此一來，可以避免過度抹除的問題。此外，可以採用較少應力的軟編程模式，從而提高了可靠性，並且可以採用較低壓的電源供應。由於軟編程模式的電壓應力較小，可以避免飛逝位元及互擾。
根據本發明實施例，以下描述如何決定施加到N型井101的N型井電壓VNW 的上限電壓水平及下限電壓水平的方法。對於浮置閘極處於編程狀態的PMOS記憶胞的抹除操作，施加到N型井101的VNW 必須被設定為低於第一汲極-源極飽和電壓VDS-Sat1 （上限電壓）以確保在抹除操作開始時在P通道220a的兩端E1及E2處不發生夾斷，因此抹除效率較高。當浮置閘處於抹除狀態時，施加到N型井101的VNW 必須被設定為高於第二汲極-源極飽和電壓VDS-Sat2 （下限電壓），以確保夾斷發生在P通道220a的兩端E1及E2，如此可以避免過度抹除。
第4圖及第5圖例示出根據另一實施例用於非揮發性記憶胞1的抹除操作的電壓條件，其中為簡化說明，僅示出了非揮發性記憶胞1的一部分。同樣的，第4圖例示性的顯示出浮置閘極電晶體22處於編程狀態並且剛開始被抹除。第5圖例示性的顯示出處於抹除狀態的浮置閘極電晶體22。
在非揮發性記憶胞1的抹除操作期間，施加於選擇電晶體21的源極摻雜區121的源極線電壓VSL 是負電壓，例如VSL = -VBB ，施加於選擇電晶體21的選擇閘極212的字元線電壓（或選擇閘極電壓）VWL 是-VBB 或比VBB 絶對值更大的負電壓。位元線電壓VBL 是負電壓，例如VBL = -VBB 。VBB 的範圍大約在1〜3V之間（VBB = 1〜3V）。抹除線電壓VEL 為正的高電壓VEE （VEL = VEE ），VEE 大約在12〜20V之間。N型井電壓VNW 為0V（VNW = 0V）。P型井電壓VPW 為0V（VPW = 0V）。半導體基底100被施加基底電壓VP-Sub ，其中VP-Sub = 0V。
如第4圖所示，在抹除操作的早期階段，浮置閘極222下方形成P通道220a，且P通道220a的兩個相對端E1和E2分別與共用摻雜區122及汲極摻雜區123鄰接。由於浮置閘極222與P通道220a（-VBB ）耦合，所以起始的抹除效率相對較高。較高的抹除偏壓條件（VEE 相對-VBB ）使得在抹除操作開始時，電子322經由浮置閘極延伸部222a從浮置閘極222被快速移除。
如第5圖所示，隨著抹除操作的繼續，浮置極222中的電子322的數量減少，且P通道220a的相對兩端E1和E2處逐漸消失（或開始漸縮或萎縮），最終使萎縮的P通道220a的相對兩端E1和E2分別與共用摻雜區122及汲極摻雜區123斷開。此時（當夾斷發生時），浮置閘極222耦合到N型井101（0V）。由於抹除偏壓條件降低（VEE 相對0V），導致抹除效率降低，減緩了記憶胞1的抹除操作。
本發明可以應用於NMOS型記憶胞。NMOS型記憶胞可以包括在氧化物界定區域100a下面的P型井103以及在P型井103下面的深N型井（DNW）105。
第6圖及第7圖例示本發明另一實施例用於NMOS型非揮發性記憶胞的抹除操作的電壓條件，其中為簡化說明，僅示出了NMOS型非揮發性記憶胞的一部分。同樣的，第6圖例示性的顯示出NMOS浮置閘極電晶體處於編程狀態並且剛開始被抹除。第7圖例示性的顯示出處於抹除狀態的NMOS浮置閘極電晶體。
在對NMOS型非揮發性記憶胞的抹除操作期間，施加於選擇電晶體21的源極摻雜區121的源極線電壓VSL 是0V，VSL = 0V，施加於選擇電晶體21的選擇閘極212的字元線電壓（或選擇閘極電壓）VWL 是0V（VWL = 0V）。位元線電壓VBL 是0V，VBL = 0V。抹除線電壓VEL 為正的高電壓VEE （VEL = VEE ），VEE 大約在12〜20V之間。施加到P型井103的P型井電壓VPW 是負電壓（VPW = -VBB ，VBB 大約在1〜3V之間（VBB = 1〜3V）。
如第6圖所示，在抹除操作的早期階段，浮置閘極222與P型井電壓VPW 耦合，起始的抹除效率較高。由於較高的抹除偏壓條件，在抹除操作開始時，電子322經由浮置閘極延伸部222a從浮置閘極222被快速移除。
如第7圖所示，隨著抹除操作的繼續，浮置閘極222中的電子322的數量減少，N通道220b逐漸出現，從而最終連接共用摻雜區122與汲極摻雜區123。此時，浮置閘極222耦合到N通道220b（0V）。由於抹除偏壓條件降低（VEE 相對0V），導致抹除效率降低，減緩了記憶胞的抹除操作。
第8圖及第9圖例示本發明又另一實施例用於NMOS型非揮發性記憶胞的抹除操作的電壓條件，其中深N型井可以被省略。第8圖例示性的顯示出NMOS浮置閘極電晶體處於編程狀態並且剛開始被抹除。第9圖例示性的顯示出處於抹除狀態的NMOS浮置閘極電晶體。
在NMOS型非揮發性記憶胞的抹除操作期間，施加於選擇電晶體21的源極摻雜區121的源極線電壓VSL 是正電壓，VSL = +VBB ，施加於選擇電晶體21的選擇閘極212的字元線電壓（或選擇閘極電壓）VWL 是+VBB 或比VBB 更高一點的電壓。位元線電壓VBL 是正電壓，VBL = +VBB 。VBB 的範圍大約在1〜3V之間（VBB = 1〜3V）。抹除線電壓VEL 為正的高電壓VEE （VEL = VEE ），VEE 大約在12〜20V之間。施加到P型井103的P型井電壓VPW 是0V（VPW = 0V）。根據該實施例，深N型井可以被省略。
如第8圖所示，在抹除操作的早期階段，浮置閘極222與P型井電壓VPW 完全耦合，起始的抹除效率較高。由於較高的抹除偏壓條件，在抹除操作開始時，電子322經由浮置閘極延伸部222a從浮置閘極222被快速移除。
在第9圖中，隨著抹除操作的繼續，浮置閘極222中的電子322的數量減少，N通道220b逐漸出現，從而N通道220b最終連接共用摻雜區122及汲極摻雜區123。此時，浮置閘極222耦合到N通道220b（+VBB ）。由於抹除偏壓條件降低（VEE 相對+VBB ），導致抹除效率降低，減緩了記憶胞的抹除操作。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1‧‧‧非揮發性記憶胞
100‧‧‧半導體基底
100a、100c‧‧‧氧化物界定區域
101‧‧‧N型井（NW）
102‧‧‧P型井（PW）
103‧‧‧P型井
105‧‧‧深N型井（DNW）
121‧‧‧源極摻雜區
122‧‧‧共用摻雜區
123‧‧‧汲極摻雜區
21‧‧‧選擇電晶體
210‧‧‧選擇閘極通道區
211‧‧‧閘極介電層
212‧‧‧選擇閘極（SG）
22‧‧‧浮置閘極電晶體
220‧‧‧浮置閘極通道區
220a‧‧‧P通道
220b‧‧‧N通道
221‧‧‧閘極介電層
221a‧‧‧閘極介電層
222‧‧‧浮置閘極（FG）
222a‧‧‧浮置閘極延伸部
30‧‧‧抹除閘極（EG）區域
302‧‧‧重摻雜區
303‧‧‧輕摻雜汲極（LDD）區域
322‧‧‧電子
VNW‧‧‧N型井電壓
VPW‧‧‧P型井電壓
VWL‧‧‧字元線電壓
VSL‧‧‧源極線電壓
VBL‧‧‧位元線電壓
VEL‧‧‧抹除線電壓
E1、E2‧‧‧P通道兩個相對端
所附圖式係提供對實施例的進一步理解，並且被併入並構成本說明書的一部分。所附圖式用以例示部分實施例，並用於解釋其原理。在所附圖式中： 第1圖為根據本發明一實施例所繪示的單層多晶矽非揮發性記憶胞的例示性佈局示意圖。 第2圖例示性的顯示出已處於編程狀態的浮置閘極電晶體並且剛開始進行抹除。 第3圖例示性的顯示出處於抹除狀態的浮置閘極電晶體。 第4圖例示性的顯示出浮置閘極電晶體處於編程狀態並且剛開始被抹除。 第5圖例示性的顯示出處於抹除狀態的浮置閘極電晶體。 第6圖例示性的顯示出NMOS浮置閘極電晶體處於編程狀態並且剛開始被抹除。 第7圖例示性的顯示出處於抹除狀態的NMOS浮置閘極電晶體。 第8圖例示性的顯示出NMOS浮置閘極電晶體處於編程狀態並且剛開始被抹除。 第9圖例示性的顯示出處於抹除狀態的NMOS浮置閘極電晶體。 應該注意的是，所附圖式僅供例示說明。為方便說明及為求清楚，部分附圖的相對尺寸及比例係被放大或縮小。通常，相同的附圖標記在各不同實施例中表示對應或相似特徵。

Claims (10)

  1. 一種單層多晶矽非揮發性記憶胞的操作方法，其中該單層多晶矽非揮發性記憶胞包含設置在一N型井上且互相串聯的一PMOS選擇電晶體及一PMOS浮置閘極電晶體，其中該PMOS浮置閘極電晶體包括一浮置閘極及一浮置閘極延伸部，而該浮置閘極延伸部與一抹除閘極區域電容耦合，該方法包含： 通過將一位元線電壓施加到該PMOS浮置閘極電晶體的P+汲極摻雜區，對該抹除閘極區施加一抹除線電壓，對該N型井施加一N型井電壓，以抹除該單層多晶矽非揮發性記憶胞，其中該位元線電壓係為0V，而該抹除線電壓是相對高於該位元線電壓的正電壓； 其中，該N型井電壓係大於0V，且其電壓值介於一第一汲極-源極飽和電壓VDS-Sat1及一第二汲極-源極飽和電壓VDS-Sat2之間，其中該第一汲極-源極飽和電壓VDS-Sat1是確保在抹除操作初始時在該浮置閘極之下的一P通道兩端不會發生夾斷現象（pinchoff）的一上限電壓，而該第二汲極-源極飽和電壓VDS-Sat2是當該浮置閘極處於抹除狀態時，確保在P通道的兩端發生夾斷現象的一下限電壓。
  2. 如請求項1所述的單層多晶矽非揮發性記憶胞的操作方法，其中更包括將一源極線電壓施加到該PMOS選擇電晶體的一P+源極摻雜區，將一字元線電壓施加到該PMOS選擇電晶體的一選擇閘極，其中該源極線電壓及該字元線電壓皆為0V。
  3. 如請求項1所述的單層多晶矽非揮發性記憶胞的操作方法，其中該單層多晶矽非揮發性記憶胞包含一第一氧化物界定區域，設於一半導體基底上，及一第二氧化物界定區域與該第一氧化物界定區域隔離，其中該抹除閘極區域設於該第二氧化物界定區域內。
  4. 如請求項3所述的單層多晶矽非揮發性記憶胞的操作方法，其中該半導體基底係為一P型矽基底，該抹除閘極區域係設於一P型井中，其中該抹除閘極區域包含一重摻雜區，設於該P型井中，並鄰近該浮置閘極延伸部。
  5. 如請求項4所述的單層多晶矽非揮發性記憶胞的操作方法，其中該重摻雜區係為一N+摻雜區。
  6. 如請求項4所述的單層多晶矽非揮發性記憶胞的操作方法，其中另包含： 對該P型井施加一P型井電壓；以及 對該半導體基底施加一基底電壓，其中該P型井電壓及該基底電壓皆為0V。
  7. 如請求項3所述的單層多晶矽非揮發性記憶胞的操作方法，其中該單層多晶矽非揮發性記憶胞另包含一溝渠絕緣區域，將該第一氧化物界定區域與該第二氧化物界定區域隔離。
  8. 如請求項7所述的單層多晶矽非揮發性記憶胞的操作方法，其中該PMOS選擇電晶體及該PMOS浮置閘極電晶體均設置在該第一氧化物界定區域上，其中該PMOS選擇電晶體透過一P+共用摻雜區與該PMOS浮置閘極電晶體串接在一起。
  9. 如請求項1所述的單層多晶矽非揮發性記憶胞的操作方法，其中該抹除線電壓約介於12〜20V。
  10. 如請求項1所述的單層多晶矽非揮發性記憶胞的操作方法，其中該N型井電壓約介於1〜3V。
TW107100776A 2017-01-10 2018-01-09 單層多晶矽非揮發記憶胞的操作方法 TWI655635B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762444379P 2017-01-10 2017-01-10
US62/444,379 2017-01-10
US15/834,063 US10127987B2 (en) 2017-01-10 2017-12-07 Method for operating single-poly non-volatile memory cell
US15/834,063 2017-12-07

Publications (2)

Publication Number Publication Date
TW201842505A TW201842505A (zh) 2018-12-01
TWI655635B true TWI655635B (zh) 2019-04-01

Family

ID=59350789

Family Applications (4)

Application Number Title Priority Date Filing Date
TW106141886A TWI652675B (zh) 2017-01-10 2017-11-30 非揮發性記憶體的驅動電路
TW107100150A TWI656626B (zh) 2017-01-10 2018-01-03 非揮發性記憶體
TW107100776A TWI655635B (zh) 2017-01-10 2018-01-09 單層多晶矽非揮發記憶胞的操作方法
TW107100756A TWI658572B (zh) 2017-01-10 2018-01-09 具抹除閘極區域的非揮發性記憶體

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106141886A TWI652675B (zh) 2017-01-10 2017-11-30 非揮發性記憶體的驅動電路
TW107100150A TWI656626B (zh) 2017-01-10 2018-01-03 非揮發性記憶體

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW107100756A TWI658572B (zh) 2017-01-10 2018-01-09 具抹除閘極區域的非揮發性記憶體

Country Status (5)

Country Link
US (4) US9882566B1 (zh)
EP (1) EP3346474B1 (zh)
JP (1) JP6464232B2 (zh)
CN (3) CN108288486B (zh)
TW (4) TWI652675B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708399B (zh) * 2019-04-29 2020-10-21 南亞科技股份有限公司 半導體結構、半導體晶片及半導體結構之製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423675B1 (ko) * 2017-09-22 2022-07-22 주식회사 디비하이텍 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치
TWI652683B (zh) * 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
US10797063B2 (en) * 2018-01-10 2020-10-06 Ememory Technology Inc. Single-poly nonvolatile memory unit
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
US10763212B1 (en) * 2019-04-18 2020-09-01 Nanya Technology Corporation Semiconductor structure
US11387242B2 (en) * 2020-03-03 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory (NVM) cell structure to increase reliability
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
US11342422B2 (en) * 2020-07-30 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device and associated memory device
WO2023012893A1 (ja) * 2021-08-03 2023-02-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199936A1 (en) * 2004-03-05 2005-09-15 Alex Wang Nonvolatile memory solution using single-poly pflash technology
TW200721488A (en) * 2005-11-28 2007-06-01 Episil Technologies Inc Non-volatile memory and manufacturing method and erasing mothod thereof
US20080291728A1 (en) * 2007-04-24 2008-11-27 Esin Terzioglu Single-Poly Non-Volatile Memory Cell
TW201027717A (en) * 2009-01-08 2010-07-16 United Microelectronics Corp Non-volatile memory
US20110233643A1 (en) * 2010-03-23 2011-09-29 Chingis Technology Corporation PMOS Flash Cell Using Bottom Poly Control Gate
TW201515239A (zh) * 2013-10-01 2015-04-16 Ememory Technology Inc 非揮發性記憶體結構
US20160365444A1 (en) * 2010-02-07 2016-12-15 Zeno Semiconductor, Inc. Semiconductor Device Having Electrically Floating Body Transistor, Semiconductor Device Having Both Volatile and Non-Volatile Functionality and Method of Operating

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797856A (en) 1987-04-16 1989-01-10 Intel Corporation Self-limiting erase scheme for EEPROM
US5544103A (en) * 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
JPH09134591A (ja) * 1995-11-07 1997-05-20 Oki Micro Design Miyazaki:Kk 半導体メモリ装置
US6487687B1 (en) * 1997-01-02 2002-11-26 Texas Instruments Incorporated Voltage level shifter with testable cascode devices
US6134150A (en) 1999-07-23 2000-10-17 Aplus Flash Technology, Inc. Erase condition for flash memory
US6636442B2 (en) 2002-01-29 2003-10-21 Lattice Semiconductor Corporation Non-volatile memory element having a cascoded transistor scheme to reduce oxide field stress
US7113430B2 (en) * 2002-05-31 2006-09-26 Freescale Semiconductor, Inc. Device for reducing sub-threshold leakage current within a high voltage driver
KR100628419B1 (ko) * 2003-02-26 2006-09-28 가부시끼가이샤 도시바 개선된 게이트 전극을 포함하는 불휘발성 반도체 기억 장치
KR100500579B1 (ko) 2003-06-28 2005-07-12 한국과학기술원 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터한번 프로그램 가능한 롬
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7099192B2 (en) 2004-06-07 2006-08-29 Yield Microelectronics Corp. Nonvolatile flash memory and method of operating the same
CN101022110A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法与操作方法
JP2007234133A (ja) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd 半導体記憶装置及び半導体集積回路システム
KR100694977B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 스위칭 동작 속도를 증가시키는 부스팅 회로를 포함하는고전압 스위치 회로와 이를 포함하는 플래시 메모리 장치
US7773416B2 (en) * 2006-05-26 2010-08-10 Macronix International Co., Ltd. Single poly, multi-bit non-volatile memory device and methods for operating the same
US7944749B2 (en) * 2006-12-21 2011-05-17 Sandisk Corporation Method of low voltage programming of non-volatile memory cells
US7605633B2 (en) * 2007-03-20 2009-10-20 Kabushiki Kaisha Toshiba Level shift circuit which improved the blake down voltage
CN101276228A (zh) * 2007-03-28 2008-10-01 株式会社瑞萨科技 生成温度补偿用电压的半导体装置
WO2009090892A1 (ja) * 2008-01-18 2009-07-23 Sharp Kabushiki Kaisha 不揮発性ランダムアクセスメモリ
US7800156B2 (en) * 2008-02-25 2010-09-21 Tower Semiconductor Ltd. Asymmetric single poly NMOS non-volatile memory cell
WO2011105310A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101969305B (zh) * 2010-11-09 2012-09-05 威盛电子股份有限公司 电位转换电路
US8373485B2 (en) 2011-04-20 2013-02-12 Ememory Technology Inc. Voltage level shifting apparatus
US8797806B2 (en) * 2011-08-15 2014-08-05 Micron Technology, Inc. Apparatus and methods including source gates
US9252775B2 (en) 2011-12-22 2016-02-02 Intel Corporation High-voltage level-shifter
US8658495B2 (en) 2012-03-08 2014-02-25 Ememory Technology Inc. Method of fabricating erasable programmable single-poly nonvolatile memory
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US9171627B2 (en) 2012-04-11 2015-10-27 Aplus Flash Technology, Inc. Non-boosting program inhibit scheme in NAND design
US8681528B2 (en) * 2012-08-21 2014-03-25 Ememory Technology Inc. One-bit memory cell for nonvolatile memory and associated controlling method
US9093152B2 (en) * 2012-10-26 2015-07-28 Micron Technology, Inc. Multiple data line memory and methods
KR101978450B1 (ko) * 2012-12-21 2019-05-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US9041089B2 (en) * 2013-06-07 2015-05-26 Ememory Technology Inc. Nonvolatile memory structure
KR102132845B1 (ko) * 2014-02-11 2020-07-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9417675B2 (en) * 2014-05-29 2016-08-16 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices
US20160005749A1 (en) * 2014-07-01 2016-01-07 Qualcomm Incorporated Series ferroelectric negative capacitor for multiple time programmable (mtp) devices
US9437603B2 (en) * 2014-10-10 2016-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wing-type projection between neighboring access transistors in memory devices
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
KR102345674B1 (ko) * 2015-04-06 2021-12-31 에스케이하이닉스 주식회사 불휘발성 메모리소자 및 그 제조방법과, 불휘발성 메모리 셀어레이
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199936A1 (en) * 2004-03-05 2005-09-15 Alex Wang Nonvolatile memory solution using single-poly pflash technology
TW200721488A (en) * 2005-11-28 2007-06-01 Episil Technologies Inc Non-volatile memory and manufacturing method and erasing mothod thereof
US20080291728A1 (en) * 2007-04-24 2008-11-27 Esin Terzioglu Single-Poly Non-Volatile Memory Cell
TW201027717A (en) * 2009-01-08 2010-07-16 United Microelectronics Corp Non-volatile memory
US20160365444A1 (en) * 2010-02-07 2016-12-15 Zeno Semiconductor, Inc. Semiconductor Device Having Electrically Floating Body Transistor, Semiconductor Device Having Both Volatile and Non-Volatile Functionality and Method of Operating
US20110233643A1 (en) * 2010-03-23 2011-09-29 Chingis Technology Corporation PMOS Flash Cell Using Bottom Poly Control Gate
TW201515239A (zh) * 2013-10-01 2015-04-16 Ememory Technology Inc 非揮發性記憶體結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708399B (zh) * 2019-04-29 2020-10-21 南亞科技股份有限公司 半導體結構、半導體晶片及半導體結構之製造方法

Also Published As

Publication number Publication date
TWI656626B (zh) 2019-04-11
TW201826503A (zh) 2018-07-16
CN108288483B (zh) 2021-01-12
CN108288483A (zh) 2018-07-17
TW201826271A (zh) 2018-07-16
US20180197613A1 (en) 2018-07-12
TWI658572B (zh) 2019-05-01
CN108346662A (zh) 2018-07-31
EP3346474B1 (en) 2019-08-28
JP2018125057A (ja) 2018-08-09
TW201842505A (zh) 2018-12-01
US20180197872A1 (en) 2018-07-12
US9882566B1 (en) 2018-01-30
EP3346474A1 (en) 2018-07-11
TWI652675B (zh) 2019-03-01
US20180197875A1 (en) 2018-07-12
CN108288486A (zh) 2018-07-17
JP6464232B2 (ja) 2019-02-06
CN108346662B (zh) 2020-10-13
CN108288486B (zh) 2020-07-07
US10224108B2 (en) 2019-03-05
US10083976B2 (en) 2018-09-25
US10127987B2 (en) 2018-11-13
TW201826505A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
TWI655635B (zh) 單層多晶矽非揮發記憶胞的操作方法
TWI582959B (zh) 具有輔助閘極之非揮發性記憶胞結構及其記憶體陣列
JP6092315B2 (ja) 高スケーラブルな単一ポリ不揮発性メモリセル
TWI649858B (zh) 非揮發性記憶體及其製作方法
JP4784940B2 (ja) 単層ポリシリコン不揮発性メモリーセルの動作方法
US9805806B2 (en) Non-volatile memory cell and method of operating the same
CN109841629B (zh) 每位多单元的非易失性存储器单元
US8189399B2 (en) EEPROM having single gate structure and method of operating the same
US20150091080A1 (en) Method of forming and structure of a non-volatile memory cell
KR100219331B1 (ko) 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법
TWI716981B (zh) 非揮發性記憶體單元以及非揮發性記憶體陣列
US20130234228A1 (en) Erasable programmable single-ploy nonvolatile memory
CN111508541A (zh) 非易失性存储器的非对称传输场效应晶体管
US11164880B2 (en) Multi-time programming non-volatile memory
US7193265B2 (en) Single-poly EEPROM
US8687424B2 (en) NAND flash memory of using common P-well and method of operating the same
US10490438B2 (en) Non-volatile semiconductor memory device and manufacturing method of p-channel MOS transistor
CN110021606B (zh) 单层多晶硅非挥发性内存单元
JP4810330B2 (ja) 半導体記憶装置
US10008267B2 (en) Method for operating flash memory
TWI694590B (zh) 單層多晶矽非揮發性記憶體單元
JP7245171B2 (ja) 半導体装置及びその動作方法
JP2008198866A (ja) 不揮発性半導体メモリ
TW201545281A (zh) 非揮發性記憶體單元
EP2811530B1 (en) Single-poly floating-gate transistor comprising an erase gate formed in the substrate