TW201327838A - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TW201327838A
TW201327838A TW101140526A TW101140526A TW201327838A TW 201327838 A TW201327838 A TW 201327838A TW 101140526 A TW101140526 A TW 101140526A TW 101140526 A TW101140526 A TW 101140526A TW 201327838 A TW201327838 A TW 201327838A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
conductive film
electrode
semiconductor film
Prior art date
Application number
TW101140526A
Other languages
English (en)
Other versions
TWI544643B (zh
Inventor
Shunpei Yamazaki
Jun Koyama
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201327838A publication Critical patent/TW201327838A/zh
Application granted granted Critical
Publication of TWI544643B publication Critical patent/TWI544643B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種顯示裝置包括：閘極電極；位於閘極電極上的閘極絕緣膜；位於閘極絕緣膜上且重疊於閘極電極的半導體膜；位於半導體膜上且重疊於閘極電極的島狀的第一絕緣膜；位於半導體膜上的第一導電膜；其間夾著島狀的第一絕緣膜且位於半導體膜上的一對第二導電膜；位於第一絕緣膜、第一導電膜以及一對第二導電膜上的第二絕緣膜；以及位於第二絕緣膜上且藉由設置在第二絕緣膜中的第一開口部連接於一對第二導電膜中的一方的像素電極，其中，第二絕緣膜及半導體膜中設置有位於第一導電膜與一對第二導電膜中的一方之間的第二開口部。

Description

顯示裝置及其製造方法
本發明係關於一種在各像素中具有電晶體的液晶顯示裝置及其製造方法。本發明係關於一種在各像素中具有電晶體的發光裝置及其製造方法。
近年來，作為兼有結晶性的矽所具有的高遷移率和非晶矽所具有的均勻的元件特性的新的半導體材料，被稱為氧化物半導體的呈現半導體特性的金屬氧化物引人注目。金屬氧化物用於多種用途，例如作為眾所周知的金屬氧化物的氧化銦被用於液晶顯示裝置等中的具有透光性的像素電極。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知將上述呈現半導體特性的金屬氧化物用於通道形成區的電晶體(專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
較佳的是作為用於液晶顯示裝置的電晶體隨時間的劣化電特性(臨界電壓、遷移率、S值等)變化小且隨時間的劣化電特性偏差小。藉由使用隨時間的劣化電特性變化小且隨時間的劣化電特性偏差小的電晶體，可以提高液晶顯示裝置的可靠性，並可以提高顯示影像的品質。
另外，在光微影法中使用的用於曝光的掩模通常較昂貴，並且在光微影法中需要對每一個掩模進行光抗蝕劑的成膜、曝光、顯影、蝕刻、剝離等一系列的製程。因此，由於製造液晶顯示裝置所需要的掩模的數量增加，製程數也增加，並且製造所需要的成本增高。
鑒於上述技術背景，本發明的目的之一是提供一種可靠性高的液晶顯示裝置。此外，本發明的目的之一是提供一種能夠用較少的數量的掩模製造且可靠性高的液晶顯示裝置。
或者，本發明的目的之一是提供一種能夠用較少的數量的掩模獲得可靠性高的液晶顯示裝置的製造方法。
另外，在使用OLED(Organic Light Emitting Diode：有機發光二極體)等發光元件的主動矩陣型發光裝置中，較佳地設置在各像素中的電晶體隨時間的劣化電特性變化小，並且隨時間的劣化電特性偏差小。藉由使用隨時間的劣化電特性變化小且隨時間的劣化電特性偏差小的電晶體，可以提高發光裝置的可靠性，並可以提高顯示影像的品質。
另外，在光微影法中使用的用於曝光的掩模通常較昂貴，並且在光微影法中需要對每一個掩模進行光抗蝕劑的成膜、曝光、顯影、蝕刻、剝離等一系列的製程。因此，由於製造發光裝置所需要的掩模的數量增加，製程數也增 加，並且製造所需要的成本增高。
鑒於上述技術背景，本發明的目的之一是提供一種可靠性高的發光裝置。此外，本發明的目的之一是提供一種能夠用較少的數量的掩模製造且可靠性高的發光裝置。
或者，本發明的目的之一是提供一種能夠用較少的數量的掩模獲得可靠性高的發光裝置的製造方法。
在本發明的一個方式中，在將用來連接像素電極與源極電極或汲極電極的開口部形成在源極電極及汲極電極上的絕緣膜中的製程中，不僅對該絕緣膜的形狀進行加工而且還對半導體膜的形狀進行加工。明確而言，在根據本發明的一個方式的液晶顯示裝置的製造方法中，使用利用掩模的光微影法進行如下製程：形成閘極電極的製程；形成具有保護半導體膜所具有的通道形成區的功能的絕緣膜(以下，也稱為通道保護膜)的製程；形成源極電極或汲極電極的製程；在源極電極及汲極電極上的絕緣膜中形成開口部且對半導體膜的形狀進行加工的製程；以及形成像素的電極的製程。因此，在本發明的一個方式中可以省略用來僅單獨對半導體膜進行加工的使用光微影法的製程。
此外，明確而言，在根據本發明的一個方式的發光裝置的製造方法中，使用利用掩模的光微影法進行如下製程：形成閘極電極的製程；形成具有保護半導體膜所具有的通道形成區的功能的絕緣膜的製程；形成源極電極或汲極電極的製程；在源極電極及汲極電極上的絕緣膜中形成開口部且對半導體膜的形狀進行加工的製程；形成像素電 極的製程；以及藉由在像素電極上的絕緣膜中設置開口部形成隔壁的製程。因此，在本發明的一個方式中可以省略用來僅單獨對半導體膜的形狀進行加工的使用光微影法的製程。
另外，源極電極及汲極電極以及與源極電極及汲極電極形成在相同層中的導電膜存在於源極電極及汲極電極上的絕緣膜與半導體膜之間。因此，當如上所述那樣利用使用同一掩模對源極電極及汲極電極上的絕緣膜的形狀以及半導體膜的形狀進行加工的製造方法時，難以對半導體膜的位於上述導電膜的下部的部分的形狀進行加工。當多個導電膜與半導體膜重疊時，由於從像素電極施加到半導體膜的電場，有時在導電膜之間在半導體膜中形成通道(以下，稱為寄生通道)。當形成有寄生通道時，由於應該電分離的導電膜藉由半導體膜彼此電連接，而引起顯示影像的品質降低。
根據本發明的一個方式的液晶顯示裝置或發光裝置採用如下結構，即：在多個導電膜之間多個導電膜上的絕緣膜具有開口部，在與上述開口部重疊的區域中的半導體膜被去除。因此，設置於與多個導電膜重疊的位置上的半導體膜被該開口部分離。藉由採用上述結構，可以抑制寄生通道的形成，從而可以防止導電膜彼此電連接。
此外，在形成通道保護膜的製程或者形成源極電極或汲極電極的製程中，當因蝕刻而露出的半導體膜或通道保護膜表面上附著有雜質時，容易引起電晶體的截止電流增 加或電晶體的電特性劣化。此外，容易使半導體膜中產生寄生通道，而容易使應該電分離的導電膜藉由半導體膜彼此電連接。明確而言，上述雜質包括構成源極電極或汲極電極的元素、存在於進行了蝕刻的處理室內的元素或者構成用於蝕刻的蝕刻氣體或蝕刻劑的元素等。在根據本發明的一個方式的液晶顯示裝置或發光裝置的製造方法中還包括如下製程，即：在用來形成通道保護膜的蝕刻結束之後或在用來形成源極電極或汲極電極的蝕刻結束之後，去除附著在半導體膜或通道保護膜表面的雜質。
明確而言，根據本發明的一個方式的液晶顯示裝置包括：閘極電極；位於閘極電極上的閘極絕緣膜；位於閘極絕緣膜上且重疊於閘極電極的半導體膜；位於半導體膜上且重疊於閘極電極的島狀的第一絕緣膜；位於半導體膜上的第一導電膜；其間夾著島狀的第一絕緣膜且位於半導體膜上的一對第二導電膜；位於半導體膜、島狀的第一絕緣膜、第一導電膜以及一對第二導電膜上的第二絕緣膜；以及位於第二絕緣膜上且藉由設置在第二絕緣膜中的第一開口部連接於一對第二導電膜中的一方的像素電極，其中，在第二絕緣膜及半導體膜中設置有位於第一導電膜與一對第二導電膜中的一方或另一方之間的第二開口部。
明確而言，根據本發明的一個方式的一種液晶顯示裝置的製造方法包括如下步驟：在閘極絕緣膜上以重疊於閘極電極的方式形成半導體膜的製程；藉由光微影法在半導體膜上以重疊於閘極電極的方式形成島狀的第一絕緣膜的 製程；藉由光微影法在半導體膜上形成第一導電膜及其間夾著島狀的第一絕緣膜的一對第二導電膜的製程；在半導體膜、島狀的第一絕緣膜、第一導電膜及一對第二導電膜上形成第二絕緣膜的製程；藉由光微影法形成使一對第二導電膜中的一方部分露出的第一開口部以及第二絕緣膜及半導體膜中的位於第一導電膜與一對第二導電膜中的一方或另一方之間的第二開口部的製程；以及藉由光微影法在第二絕緣膜上形成藉由第一開口部連接於一對第二導電膜中的一方的像素電極的製程。
明確而言，根據本發明的一個方式的發光裝置包括：閘極電極；位於閘極電極上的閘極絕緣膜；位於閘極絕緣膜上且重疊於閘極電極的半導體膜；位於半導體膜上且重疊於閘極電極的島狀的第一絕緣膜；位於半導體膜上的第一導電膜；其間夾著島狀的第一絕緣膜且位於半導體膜上的一對第二導電膜；位於半導體膜、島狀的第一絕緣膜、第一導電膜以及一對第二導電膜上的第二絕緣膜；位於第二絕緣膜上且藉由設置在第二絕緣膜中的第一開口部連接於一對第二導電膜中的一方的像素電極；以及像素電極上的第三絕緣膜，其中，第二絕緣膜及半導體膜中設置有位於第一導電膜與一對第二導電膜中的一方或另一方之間的第二開口部，並且，第三絕緣膜中設置有使像素電極部分露出的第三開口部。
明確而言，根據本發明的一個方式的發光裝置的製造方法包括如下步驟：在閘極絕緣膜上以重疊於閘極電極的 方式形成半導體膜的製程；藉由光微影法在半導體膜上以重疊於閘極電極的方式形成島狀的第一絕緣膜的製程；藉由光微影法在半導體膜上形成第一導電膜及其間夾著島狀的第一絕緣膜的一對第二導電膜的製程；在半導體膜、島狀的第一絕緣膜、第一導電膜及一對第二導電膜上形成第二絕緣膜的製程；藉由光微影法形成使一對第二導電膜中的一方部分露出的第一開口部以及在第二絕緣膜及半導體膜中的位於第一導電膜與一對第二導電膜中的一方或另一方之間的第二開口部的製程；藉由光微影法在第二絕緣膜上形成藉由第一開口部連接於一對第二導電膜中的一方的像素電極的製程；以及藉由光微影法在像素電極上形成在重疊於像素電極的位置中具有開口部的第三絕緣膜的製程。
根據本發明的一個方式可以提供可靠性高的液晶顯示裝置。另外，根據本發明的一個方式可以提供能夠用較少的數量的掩模製造的可靠性高的液晶顯示裝置。
另外，藉由根據本發明的一個方式的液晶顯示裝置的製造方法，可以用較少的數量的掩模製造可靠性高的液晶顯示裝置。
此外，根據本發明的一個方式可以提供可靠性高的發光裝置。另外，根據本發明的一個方式可以提供能夠用較少的數量的掩模製造的可靠性高的發光裝置。
另外，藉由根據本發明的一個方式的發光裝置的製造方法，可以用較少的數量的掩模製造可靠性高的發光裝 置。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。
注意，在本說明書中液晶顯示裝置在其範疇內包括：在各像素中形成有液晶元件的面板；以及在該面板上安裝有包括驅動電路或控制器的IC等的模組。再者，根據本發明的一個方式的液晶顯示裝置在其範圍內包括：相當於製造該液晶顯示裝置的過程中完成液晶元件之前的一個方式的元件基板，在該元件基板中各像素分別具備電晶體以及藉由電晶體供應電壓的像素電極。
注意，在本說明書中發光裝置在其範疇內包括：在各像素中形成有發光元件的面板；以及在該面板上安裝有包括驅動電路或控制器的IC等的模組。再者，根據本發明的一個方式的發光裝置在其範圍內包括：相當於製造該發光裝置的過程中完成發光元件之前的一個方式的元件基板，在該元件基板中各像素分別具備電晶體以及藉由電晶體供應電壓的像素電極。
實施方式1
圖1A和圖1B示出根據本發明的一個方式的液晶顯示裝置的結構。圖1A是像素所具有的電晶體100在通道長度方向上的剖面圖的一個例子。
在圖1A中示出絕緣表面上的閘極電極101、位於閘極電極101上的閘極絕緣膜102、位於閘極絕緣膜102上且重疊於閘極電極101的半導體膜103、位於半導體膜103上且重疊於閘極電極101的島狀的絕緣膜104、位於半導體膜103上的導電膜105、其間夾著絕緣膜104且位於半導體膜103上的導電膜106a及導電膜106b、位於半導體膜103、絕緣膜104、導電膜105、導電膜106a及導電膜106b上的絕緣膜107、位於絕緣膜107上且藉由設置在絕緣膜107中的開口部108連接到導電膜106b的像素電極109以及設置在絕緣膜107及半導體膜103中的開口部110。
在圖1A中，閘極電極101、閘極絕緣膜102、半導體膜103、用作通道保護膜的絕緣膜104、導電膜106a及導電膜106b構成電晶體100。而且，將導電膜106a和導電膜106b中的一方用作源極電極，並且將另一方用作汲極電極。
在根據本發明的一個方式的液晶顯示裝置的製造方法中，在如下製程中利用使用掩模的光微影法：形成閘極電極101的製程；形成絕緣膜104的製程；形成導電膜105、導電膜106a及導電膜106b的製程；在絕緣膜107 中形成開口部108且在絕緣膜107及半導體膜103中形成開口部110的製程；以及形成像素電極109的製程。就是說，在本發明的一個方式中，由於在絕緣膜107中形成開口部110的製程中對半導體膜103的形狀進行加工，所以可以省略用來只單獨對半導體膜103的形狀進行加工的光微影法的製程。因此，在根據本發明的一個方式的液晶顯示裝置中，可以省略利用光微影法進行的光抗蝕劑的成膜、曝光、顯影、蝕刻、剝離等一系列的製程的一部分。由此，由於可以減少昂貴的用於曝光的掩模的數量，所以可以抑制液晶顯示裝置的製造成本。
另外，導電膜105、導電膜106a及導電膜106b存在於絕緣膜107與半導體膜103之間。因此，當在在絕緣膜107中形成開口部108的製程中還進行對半導體膜103的形狀進行加工時，難以對位於導電膜105、導電膜106a及導電膜106b的下部的半導體膜103的形狀進行加工。而且，當導電膜105、導電膜106a及導電膜106b重疊於半導體膜103時，由於從像素電極109施加到半導體膜103的電場，有時在半導體膜103中形成寄生通道。當形成有寄生通道時，由於應該電分離的導電膜105與導電膜106a或導電膜106b藉由半導體膜103彼此電連接，而引起顯示影像的品質降低。
於是，在根據本發明的一個方式的液晶顯示裝置中，將開口部110的位置設定於導電膜105與導電膜106a或導電膜106b之間，因此部分去除半導體膜103。此外，在 圖1A中示出在開口部110中不僅去除半導體膜103及絕緣膜107還去除閘極絕緣膜102的情況。在本發明的一個方式中，不需要必須去除開口部110中的閘極絕緣膜102，也可以在開口部110中殘留閘極絕緣膜102。
圖1B示出具有圖1A所示的剖面結構的液晶顯示裝置的俯視圖的一個例子。注意，在圖1B中示出為了明確顯示液晶顯示裝置的佈局省略閘極絕緣膜102及絕緣膜107的俯視圖。此外，沿著圖1B的點劃線A1-A2的剖面圖相當於圖1A。
如圖1A及圖1B所示，在本發明的一個方式中，在半導體膜103及絕緣膜107中設置有位於導電膜105與導電膜106a或導電膜106b之間的開口部110。
在本發明的一個方式中，如圖1A及圖1B所示，由於開口部110位於導電膜106a或導電膜106b之下的半導體膜103與位於導電膜105之下的半導體膜103分開。因此，在本發明的一個方式中，即使從像素電極109等對半導體膜103施加電場，由於開口部110介於導電膜105與導電膜106a或導電膜106b之間，由此也可以抑制半導體膜103中形成寄生通道。而且，由於寄生通道的形成得到抑制，可以防止導電膜105與導電膜106a或導電膜106b不意圖性地電連接，從而可以防止液晶顯示裝置所顯示的影像品質的降低。
另外，在圖1B中示出位於導電膜106a或導電膜106b之下的半導體膜103與位於導電膜105之下的半導體 膜103完全分開的情況。但是，在本發明的一個方式中，半導體膜103不一定需要完全分開，在導電膜105與導電膜106a或導電膜106b之間半導體膜103也可以部分地分開。
圖2示出具有圖1A所示的剖面結構的液晶顯示裝置的俯視圖的一個例子。注意，在圖2中示出為了明確顯示液晶顯示裝置的佈局省略閘極絕緣膜102及絕緣膜107的俯視圖。
在圖2所示的液晶顯示裝置中，開口部110的形狀與圖1B不同。在圖2中，雖然開口部110與圖1B所示的情況同樣地位於導電膜105與導電膜106a或導電膜106b之間，但是在開口部110以外的區域位於導電膜106a或導電膜106b之下的半導體膜103與位於導電膜105之下的半導體膜103連接。就是說，在圖2中，在導電膜105與導電膜106a或導電膜106b之間半導體膜103部分地分開。即使半導體膜103部分地分開，也可以獲得抑制寄生通道的生成的效果。
另外，形成開口部110的區域的一部分也可以重疊於導電膜106a或導電膜106b。或者，形成開口部110的區域的一部分也可以重疊於形成導電膜105的區域。
圖3A是像素所具有的電晶體100在通道長度方向上的剖面圖的一個例子。圖3B示出具有圖3A所示的剖面結構的液晶顯示裝置的俯視圖的一個例子。注意，在圖3B中示出為了明確顯示液晶顯示裝置的佈局省略閘極絕緣膜 102及絕緣膜107的俯視圖。此外，沿著圖3B的點劃線B1-B2的剖面圖相當於圖3A。
在圖3A及圖3B所示的液晶顯示裝置中，形成開口部110的區域與圖1A及圖1B的情況不同。在圖3A及圖3B中，形成開口部110的區域的一部分重疊於形成導電膜106b的區域。位於導電膜106b之下的半導體膜103在形成開口部110時不被去除。因此，在形成開口部110的區域中，半導體膜103部分地殘留，開口部110中的半導體膜103的端部與絕緣膜107的端部不一致。
在本發明的一個方式中，如圖3A及圖3B所示，即使形成開口部110的區域的一部分重疊於形成導電膜106b的區域，也可以使位於導電膜106b之下的半導體膜103與位於導電膜105之下的半導體膜103分開。因此，可以獲得抑制寄生通道的生成的效果。
另外，當形成開口部110的區域的一部分重疊於形成導電膜106a的區域時，也可以獲得抑制寄生通道的生成的效果。或者，當形成開口部110的區域的一部分重疊於形成導電膜105的區域時，也可以獲得抑制寄生通道的生成的效果。
此外，當形成開口部110的區域的一部分重疊於形成導電膜106b的區域時，不需要設置用來連接導電膜106b與像素電極109的開口部108。因此，由於不需要確保形成開口部108的區域，所以可以實現像素部的高清晰化。
另外，圖4A示出像素所具有的電晶體100的在通道 長度方向上的剖面圖的一個例子。圖4B示出具有圖4A所示的剖面結構的液晶顯示裝置的俯視圖的一個例子。注意，在圖4B中示出為了明確顯示液晶顯示裝置的佈局省略閘極絕緣膜102及絕緣膜107的俯視圖。此外，沿著圖4B的點劃線C1-C2的剖面圖相當於圖4A。
圖4A及圖4B所示的液晶顯示裝置的結構與圖1A及圖1B所示的液晶顯示裝置的結構的不同之處在於：在與閘極電極101相同的層中設置有導電膜111。明確而言，在圖4A及圖4B中，導電膜111位於絕緣表面上，在導電膜111上依次層疊有閘極絕緣膜102及半導體膜103，在半導體膜103的重疊於導電膜111的位置上設置有導電膜105。
此外，在圖4A及圖4B中，形成開口部110的區域與形成導電膜111的區域部分地重疊，在開口部110中導電膜111的一部分露出。另外，由於導電膜111位於半導體膜103下，所以在開口部110中半導體膜103的一部分被去除。因此，在圖4A及圖4B中，由於位於導電膜106a或導電膜106b之下的半導體膜103與位於導電膜105之下的半導體膜103分開，所以可以獲得抑制寄生通道的生成的效果。
另外，在根據本發明的一個方式的液晶顯示裝置中，電晶體100所具有的半導體膜103包含氧化物半導體等寬能隙半導體。
氧化物半導體較佳的是至少包含銦(In)或鋅 (Zn)。此外，作為用來減小使用該氧化物半導體的電晶體的電特性的偏差的穩定劑，較佳的是除了上述元素以外還具有鎵(Ga)。此外，作為穩定劑較佳地包含錫(Sn)。另外，作為穩定劑較佳地包含鉿(Hf)。此外，作為穩定劑較佳地包含鋁(Al)。此外，作為穩定劑較佳地包含鋯(Zr)。
另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為用作半導體膜103的氧化物半導體，可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物諸如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物諸如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物諸如In-Sn-Ga-Zn類氧化物、 In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，例如，In-Ga-Zn類氧化物是指包含In、Ga及Zn的氧化物，而對In、Ga及Zn的比率沒有限制。此外，In-Ga-Zn類氧化物也可以包含In、Ga及Zn以外的金屬元素。In-Ga-Zn類氧化物無電場時的電阻充分高而能夠充分地降低截止電流，並且遷移率也高。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的原子比的In-Ga-Zn類氧化物或其組成接近的氧化物。或者，較佳地使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子比的In-Sn-Zn類氧化物或其組成接近的氧化物。
例如，In-Sn-Zn類氧化物比較容易得到高遷移率。但是，即使使用In-Ga-Zn類氧化物，也可以藉由降低塊體內缺陷密度來提高遷移率。
另外，藉由減少成為電子給體(施體)的水分或氫等雜質且減少氧缺損來實現高度純化的氧化物半導體(purified Oxide Semiconductor)是i型(本質半導體)或無限趨近於i型。因此，使用上述氧化物半導體的電晶體具有截止電流顯著低的特性。另外，氧化物半導體的能隙是2eV以上，較佳的是2.5eV以上，更佳的是3eV以上。藉由使用藉由充分減少水分或氫等的雜質濃度並減少 氧缺損而被高度純化的氧化物半導體膜，可以降低電晶體的截止電流。
明確而言，根據各種實驗可以證明將被高度純化的氧化物半導體用於半導體膜的電晶體的截止電流低。例如，即便是通道寬度為1×106μm且通道長度為10μm的元件，在源極端子和汲極端子之間的電壓(汲極電壓)為1V至10V的範圍內，也可以使截止電流為半導體參數分析儀的測量極限以下，即1×10-13A以下。在此情況下，可知：相當於截止電流除以電晶體的通道寬度的數值的截止電流為100zA/μm以下。此外，藉由使用如下電路來測量截止電流，在該電路中連接電容元件與電晶體且由該電晶體控制流入到電容元件或從電容元件流出的電荷。在該測量時，將被高度純化的氧化物半導體膜用於上述電晶體的通道形成區，且根據電容元件的每單位時間的電荷量推移測量該電晶體的截止電流。由此，可知：當電晶體的源極端子和汲極端子之間的電壓為3V時，可以獲得更低的截止電流，即幾十yA/μm。由此，將被高度純化的氧化物半導體膜用於通道形成區的電晶體的截止電流比使用具有結晶性的矽的電晶體的截止電流顯著低。
此外，在沒有特別的說明的情況下，在n通道型電晶體中，本說明書所述的截止電流是指在使汲極端子的電位高於源極端子及閘極電極的電位的狀態下，當以源極端子的電位為標準時的閘極電極的電位為0以下時，流過源極端子和汲極端子之間的電流。或者，在p通道型電晶體 中，本說明書所述的截止電流是指在使汲極端子的電位低於源極端子及閘極電極的電位的狀態下，當以源極端子的電位為標準時的閘極電極的電位為0以上時，流過源極端子和汲極端子之間的電流。
另外，電晶體的源極端子是指作為活性層的一部分的源極區或與活性層連接的源極電極。同樣地，電晶體的汲極端子是指作為活性層的一部分的汲極區或與活性層連接的汲極電極。
另外，氧化物半導體膜處於單晶、多晶(也稱為多晶體)或非晶等狀態。氧化物半導體膜較佳的是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的 方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面附近相比，有時在表面附近結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區域中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，該電晶體的可靠性高。
CAAC-OS膜例如使用作為多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳地應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn類氧化物靶材。
將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn類氧化物靶材。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及其混合莫耳數比可以根據所製造的濺射靶材適當地改變。
實施方式2
接著，舉出一個例子來說明根據本發明的一個方式的液晶顯示裝置的像素部的具體結構。
圖8A示出像素部10的結構例。在圖8A中在像素部10中設置有藉由掃描線驅動電路控制電位的y個掃描線GL(GL1至GLy)及藉由信號線驅動電路控制電位的x個信號線SL(SL1至SLx)。
掃描線GL分別連接於多個像素11。明確而言，各掃描線GL連接於設置為矩陣狀的多個像素11中的設置在任一個行的x個像素11。
另外，信號線SL在像素部10中連接於設置在x列y行的多個像素11中的設置在任一個列的y個像素11。
注意，在本說明書中，連接是指電連接，相當於能夠供應或傳送電流、電壓或電位的狀態。因此，連接狀態不一定必須是指直接連接的狀態，而在其範疇內還包括以能 夠供應或傳送電流、電壓或電位的方式藉由佈線、電阻器、二極體、電晶體等電路元件間接地連接的狀態。
此外，有時即使在電路圖上表示為獨立的構成要素彼此連接，而實際上存在一個導電膜兼具多個構成要素的功能的情況，例如佈線的一部分用作電極的情況等。在本說明書中的連接的範疇內也包括這種一個導電膜兼具多個構成要素的功能的情況。
圖8B示出像素11的電路圖的一個例子。圖8B所示的像素11具有用作切換元件的電晶體12、其透過率由藉由電晶體12供應的影像信號的電位控制的液晶元件13以及電容元件14。
液晶元件13具有像素電極、共用電極以及包含被施加像素電極和共用電極之間的電壓的液晶的液晶層。此外，電容元件14具有保持液晶元件13所具有的像素電極與共用電極之間的電壓的功能。
作為液晶層，例如可以使用被分類為熱致液晶或溶致液晶的液晶材料。或者，作為液晶層，例如可以使用被分類為向列相液晶、近晶相液晶、膽固醇相(cholesteric)液晶或盤狀液晶的液晶材料。或者，作為液晶層，例如可以使用被分類為鐵電液晶、反鐵電液晶的液晶材料。或者，作為液晶層，例如可以使用被分類為主鏈型高分子液晶、側鏈型高分子液晶或複合型高分子液晶等的高分子液晶或者低分子液晶的液晶材料。或者，作為液晶層，例如可以使用被分類為高分子分散型液晶(PDLC)的液晶材 料。
另外，也可以將不使用配向膜的呈現藍相的液晶用於液晶層。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以添加手性試劑或紫外線固化樹脂來改善溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，即為1msec以下，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小，因此是較佳的。
此外，作為液晶的驅動方法，可以使用TN(Twisted Nematic：扭轉向列)模式、STN(Super Twisted Nematic：超扭曲向列)模式、VA(Vertical Alignment：垂直定向)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、IPS(In-Plane Switching：平面內切換)模式、OCB(Optically Compensated Birefringence：光學補償雙折射)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、藍相模式、TBA(Transverse Bend Alignment：橫向彎曲配向)模式、VA-IPS模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液 晶)模式、賓主模式等。
像素11根據需要還可以具有電晶體、二極體、電阻元件、電容元件、電感器等其他電路元件。
明確而言，在圖8B中，電晶體12的閘極電極連接到掃描線GL。電晶體12的源極端子和汲極端子中的一方連接到信號線SL，另一方連接到液晶元件13的像素電極。電容元件14的一方的電極連接到液晶元件13的像素電極，另一方的電極連接到供應有特定的電位的節點。此外，也對液晶元件13所具有的共用電極供應特定的電位。另外，對共用電極供應的電位也可以與對電容元件14所具有的另一方的電極供應的電位相同。
另外，雖然在圖8B中示出在像素11中將一個電晶體12用作切換元件的情況，但是本發明不侷限於該結構。也可以使用用作一個切換元件的多個電晶體。當多個電晶體用作一個切換元件時，上述多個電晶體可以並聯連接、串聯連接或組合串聯與並聯而連接。
在本說明書中，電晶體串聯連接的狀態是指例如第一電晶體的源極端子和汲極端子中的僅一方連接到第二電晶體的源極端子和汲極端子中的僅一方的狀態。此外，電晶體並聯連接的狀態是指第一電晶體的源極端子和汲極端子中的一方連接到第二電晶體的源極端子和汲極端子中的一方並且第一電晶體的源極端子和汲極端子中的另一方連接到第二電晶體的源極端子和汲極端子中的另一方的狀態。
藉由使電晶體12的通道形成區中包括氧化物半導 體，可以實現截止電流極小且耐壓性高的電晶體12。此外，藉由將具有上述結構的電晶體12用作切換元件，與使用一般的由矽或鍺等半導體材料形成的電晶體的情況相比可以防止積累在液晶元件13中的電荷洩漏。
藉由使用截止電流極小的電晶體12，可以延長供應到液晶元件13的電壓的保持期間。因此，當像靜態影像那樣在連續的幾個圖框期間內對像素部10寫入具有相同的影像資訊的影像信號時，即使降低驅動頻率，換言之，即使減少一定期間內對像素部10寫入影像信號的次數，也可以維持顯示影像。例如，藉由使用將被高度純化的氧化物半導體用於活性層的電晶體12，可以將影像信號的寫入間隔設定為10秒以上，較佳為30秒以上，更佳為1分鐘以上。而且，寫入影像信號的間隔越長，耗電量越低。
另外，由於可以在更長的期間保持影像信號的電位，所以即使不將用來保持影像信號的電位的電容元件14連接到液晶元件13，也可以防止所顯示的影像品質降低。因此，由於無需設置電容元件14或者藉由縮小電容元件14的尺寸可以提高孔徑比，所以可以降低液晶顯示裝置的耗電量。
另外，藉由進行以共用電極的電位為標準使影像信號的電位的極性反轉的反轉驅動，可以防止被稱為殘影的液晶材料的劣化。但是，由於在進行反轉驅動的情況下，影像信號的極性變化時供應到信號線SL的電位的變化大，因此用作切換元件的電晶體12的源極端子和汲極端子之 間的電位差變大。因此，電晶體12容易發生特性劣化諸如臨界電壓的漂移等。此外，為了維持液晶元件13所保持的電壓，即使源極端子和汲極端子之間的電位差較大也需要使截止電流低。藉由將其能隙寬於矽或鍺且本質載流子密度低於矽或鍺的氧化物半導體等的半導體用於電晶體12，可以提高電晶體12的耐壓性，且顯著地減少截止電流。由此，與使用一般的由矽或鍺等半導體材料形成的電晶體的情況相比，可以防止電晶體12的劣化並維持液晶元件13所保持的電壓。
接著，參照圖5、圖6A及圖6B說明圖8B所示的像素11的佈局。圖5是像素11的俯視圖的一個例子。此外，圖6A相當於沿著圖5所示的俯視圖的點劃線D1-D2的剖面圖的一個例子。圖6B相當於沿著圖5所示的俯視圖的點劃線D3-D4的剖面圖的一個例子。注意，在圖5中，為了明確顯示像素11的佈局省略各種絕緣膜而示出像素11的俯視圖。此外，在圖5中，為了明確顯示像素11所具有的各種半導體元件的佈局，示出像素11的俯視圖而省略液晶元件13所具有的液晶層及共用電極。
在圖5、圖6A及圖6B所示的像素11中，電晶體12在具有絕緣表面的基板202上具有用作閘極電極的導電膜203、導電膜203上的閘極絕緣膜204、閘極絕緣膜204上的與導電膜203重疊的半導體膜205、半導體膜205上的與導電膜203重疊的用作通道保護膜的絕緣膜206、半導體膜205上的用作源極端子或汲極端子的導電膜207及導 電膜208。
導電膜203也用作對電晶體12的閘極電極供應電位的掃描線。此外，導電膜207還用作對像素11供應影像信號的電位的信號線。
電容元件14在具有絕緣表面的基板202上具有導電膜210、導電膜210上的閘極絕緣膜204及半導體膜205、閘極絕緣膜204及半導體膜205上的與導電膜210重疊的導電膜211。
此外，在導電膜207、導電膜208及導電膜211上設置有絕緣膜212。另外，在絕緣膜212、半導體膜205及閘極絕緣膜204中設置有開口部213及開口部214。
開口部213設置在導電膜207或導電膜208與導電膜211之間。此外，形成有開口部213的區域的一部分重疊於形成有導電膜208的區域的一部分及形成有導電膜210的區域的一部分。在開口部213中，導電膜208上的絕緣膜212、導電膜210上的絕緣膜212、半導體膜205及閘極絕緣膜204被去除，導電膜208與導電膜210藉由導電膜208及導電膜210上的導電膜215彼此電連接。
此外，在開口部214中導電膜210上的絕緣膜212、半導體膜205及閘極絕緣膜204被去除，導電膜210連接到用作像素電極的導電膜216。此外，導電膜216不僅設置在開口部214中的導電膜210上，還設置在絕緣膜212上。
此外，在開口部214中導電膜203上的絕緣膜212、 半導體膜205及閘極絕緣膜204也被去除。藉由採用上述結構，可以降低形成在導電膜203、閘極絕緣膜204及半導體膜205重疊的區域的寄生電容。
此外，在絕緣膜212的與導電膜211重疊的位置上設置有用作隔離物的絕緣膜217。
另外，在圖5、圖6A及圖6B中示出形成有開口部213的區域的一部分重疊於形成有導電膜208的區域的一部分及形成有導電膜210的區域的一部分的情況。此時，在開口部213中進行導電膜208與導電膜215的連接以及導電膜210與導電膜215的連接。但是，在本發明的一個方式中，也可以在不同的開口部中進行導電膜208與導電膜215的連接以及導電膜210與導電膜215的連接。
圖7示出導電膜208及導電膜210與導電膜215的連接部分的像素11的剖面圖的一個例子。在圖7中，在設置在絕緣膜212中的開口部213a中，導電膜208與導電膜215連接。此外，在設置在絕緣膜212、半導體膜205及閘極絕緣膜204中的開口部213b中，導電膜210與導電膜215連接。
但是，如圖5、圖6A及圖6B所示，當在開口部213中連接導電膜208與導電膜215以及連接導電膜210與導電膜215時，由於不需要確保形成多個開口部的區域，所以可以實現像素部10的高清晰化。
另外，在圖5、圖6A及圖6B中示出在用作像素電極的導電膜216上依次設置液晶層及共用電極時的像素11 的佈局，但是根據本發明的一個方式的液晶顯示裝置不侷限於該結構。像素11也可以如IPS型的液晶元件或使用藍相的液晶元件那樣具有在像素電極及共用電極上設置有液晶層的結構。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式3
在本實施方式中，以圖5、圖6A及圖6B所示的像素11為例子對根據本發明的一個方式的液晶顯示裝置的製造方法進行說明。
首先，如圖9A所示，在具有絕緣表面的基板202上形成用作閘極電極的導電膜203、用作電容元件14的電極的導電膜210。
雖然對可以用作具有絕緣表面的基板202的基板沒有很大的限制，但是至少需要具有能夠承受後面的加熱處理程度的耐熱性。例如，可以使用利用熔融法或浮法製造的玻璃基板。當後面的加熱處理的溫度較高時，作為玻璃基板較佳地使用應變點為730℃以上的玻璃基板。另外，作為玻璃基板，例如可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等的玻璃材料。
此外，也可以使用陶瓷基板、石英基板、藍寶石基板等的由絕緣體構成的基板而代替上述玻璃基板。除此之外，也可以使用晶化玻璃等。另外，也可以使用在不鏽鋼合金等金屬基板表面上設置有絕緣膜的基板。注意，當液 晶顯示裝置為透過型或半透過型時，作為基板202使用具有透光性的基板。
作為導電膜203及導電膜210可以使用由如下材料形成的導電膜的單層或疊層：鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧、鈮等金屬材料；以這些金屬材料為主要成分的合金材料；這些金屬的氮化物。另外，若能夠承受後面的製程中進行的加熱處理的溫度，則作為上述金屬材料也可以使用鋁、銅。為了避免耐熱性或腐蝕性等問題，較佳的是與高熔點金屬材料組合使用。作為高熔點金屬材料，可以舉出鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為具有兩層結構的導電膜203及導電膜210，較佳地採用鈦膜上層疊有銅膜的兩層結構、鋁膜上層疊有鉬膜的兩層結構、銅膜上層疊有鉬膜的兩層結構、銅膜上層疊有氮化鈦膜或氮化鉭膜的兩層結構、或者層疊氮化鈦膜與鉬膜的兩層結構。作為具有三層結構的導電膜203及導電膜210，較佳地採用層疊氮化鈦膜與銅膜與鎢膜的三層結構。
另外，作為導電膜203及導電膜210，也可以使用氧化銦、氧化銦-氧化錫、氧化銦-氧化鋅、氧化鋅、氧化鋅鋁、氧氮化鋅鋁或氧化鋅鎵等的具有透光性的金屬氧化物。
導電膜203及導電膜210的厚度為10nm至400nm，較佳為100nm至200nm。在本實施方式中，在藉由濺射法形成厚度為200nm的鎢膜之後，藉由利用光微影法的蝕刻 將該鎢膜加工(構圖)為所希望的形狀，來形成導電膜203及導電膜210。另外，當所形成的導電膜203及導電膜210的端部的形狀為錐形形狀時，層疊在其上的閘極絕緣膜204的覆蓋性得到提高，因此是較佳的。另外，也可以使用噴墨法形成光阻掩罩。由於當藉由噴墨法形成光阻掩罩時不使用光掩模，因此可以縮減製造成本。
另外，在本實施方式中示出直接在基板202上形成導電膜203及導電膜210的情況，但是也可以在基板202上形成用作基底膜的絕緣膜，然後在該基底膜上形成導電膜203及導電膜210。作為基底膜，例如可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氮化鋁膜和氮氧化鋁膜中的一個膜或多個膜的疊層。尤其是作為基底膜使用高阻擋性的絕緣膜例如氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜或氮氧化鋁膜等，可以防止水分或氫等的氛圍中的雜質或者包含在基板202內的鹼金屬、重金屬等雜質侵入到後面形成的半導體膜205內、閘極絕緣膜204內或半導體膜205和其他絕緣膜之間的介面及其近旁。
另外，在本說明書中，氧氮化物是指在其組成中含氧量多於含氮量的物質。此外，氮氧化物是指在其組成中含氮量多於含氧量的物質。
另外，圖11是上述製程結束時的液晶顯示裝置的俯視圖。沿著圖11的點劃線A1-A2的剖面圖相當於圖9A。
接著，如圖9B所示，在導電膜203及導電膜210上形成閘極絕緣膜204。閘極絕緣膜204藉由利用電漿CVD 法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鎵膜、氧化鑭膜、氧化鉭膜的單層或疊層來形成。閘極絕緣膜204較佳的是儘量不包含水分、氫等雜質。
閘極絕緣膜204既可以是單層絕緣膜，也可以是多個絕緣膜的疊層。無論上述哪一種情況，較佳的是以使包含超過化學計量組成的氧的絕緣膜與後面形成的半導體膜205接觸的方式形成閘極絕緣膜204。藉由採用上述結構，可以由閘極絕緣膜204向半導體膜205供應氧，由此可以獲得具有良好的電特性的電晶體12。
此外，當層疊高阻擋性的絕緣膜及含氧的絕緣膜作為閘極絕緣膜204時，較佳的是將高阻擋性的絕緣膜設置在含氧的絕緣膜與導電膜203及導電膜210之間。藉由使用高阻擋性的絕緣膜，可以防止水分或氫等的氛圍中的雜質或包含在基板202內的鹼金屬、重金屬等雜質侵入到半導體膜205內、閘極絕緣膜204內或者半導體膜205與其他絕緣膜的介面及其近旁。作為高阻擋性的絕緣膜，例如可以舉出氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜或氮氧化鋁膜等。
可以根據電晶體所需要的特性適當地設定閘極絕緣膜204的厚度，例如設定為1nm以上且800nm以下，較佳為200nm以上且500nm以下。藉由形成較厚的閘極絕緣膜204，可以提高電晶體12的耐壓性。在本實施方式中，作 為閘極絕緣膜204使用藉由電漿CVD法形成的厚度為100nm的氧氮化矽膜。
接著，如圖9B所示，在閘極絕緣膜204上形成厚度為2nm以上且200nm以下，較佳為3nm以上且50nm以下，更佳為3nm以上且20nm以下的半導體膜205。作為靶材使用氧化物半導體藉由濺射法形成半導體膜205。此外，半導體膜205可以在稀有氣體(例如氬)氛圍下、氧氛圍下或稀有氣體(例如氬)和氧的混合氛圍下藉由濺射法形成。
另外，較佳的是在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體產生電漿的反濺射，來去除附著在閘極絕緣膜204表面的塵屑。反濺射是指不對靶材一側施加電壓而使用RF電源在氬氛圍下對基板一側施加電壓來在基板近旁形成電漿以進行表面改性的方法。另外，也可以使用氮、氦等的氛圍代替氬氛圍。此外，也可以在對氬氛圍添加氧、一氧化二氮等的氛圍下進行反濺射。此外，也可以在對氬氛圍添加氯、四氟化碳等的氛圍下進行反濺射。
作為用於半導體膜205的氧化物半導體，如上所述可以舉出氧化銦；氧化錫；氧化鋅；二元金屬氧化物諸如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物諸如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、 Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物諸如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
此外，例如，半導體膜205可以藉由使用包含In(銦)、Ga(鎵)和Zn(鋅)的靶材的濺射法形成。在藉由濺射法形成In-Ga-Zn類半導體膜205的情況下，較佳地使用原子數比為In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3或3：1：4的In-Ga-Zn類氧化物的靶材。藉由使用具有上述原子數比的In-Ga-Zn類氧化物的靶材形成氧化物半導體膜，容易形成多晶或CAAC。另外，包含In、Ga及Zn的靶材的填充率為90%以上且100%以下，較佳為95%以上且低於100%。藉由採用填充率高的靶材，可以形成緻密的氧化物半導體膜。
另外，當作為氧化物半導體使用In-Zn類氧化物時，將所使用的靶材的組成的原子數比設定為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為 In2O3：ZnO=10：1至1：2)，更佳為In：Zn=1.5：1至15：1(換算為莫耳數比則為In2O3：ZnO=3：4至15：2)。例如，作為用來形成In-Zn類氧化物的半導體膜205的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y的關係。藉由將Zn的比率設定為上述範圍內的值，可以提高遷移率。
此外，在使用In-Sn-Zn類氧化物的材料作為氧化物半導體的情況下，較佳的是所使用的靶材的組成的原子數比為In：Sn：Zn=1：2：2、2：1：3、1：1：1或20：45：35。
在本實施方式中，將基板放置在保持為減壓狀態的處理室內，去除殘留在處理室內的水分並引入氫及水分被去除了的濺射氣體，使用上述靶材在基板202上形成氧化物半導體膜。為了去除殘留在處理室中的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。在使用低溫泵對處理室進行排氣時，例如排出氫原子、水(H2O)等的包含氫原子的化合物(更佳地，還包括包含碳原子的化合物)等，由此可以降低在該處理室中形成的氧化物半導體膜所包含的雜質的濃度。
另外，作為形成由CAAC-OS構成的半導體膜205的方法可以舉出三個方法。第一個方法是以將成膜溫度設定為200℃以上且450℃以下的方式形成半導體膜205的方法。第二個方法是在形成較薄的半導體膜205之後進行200℃以上且700℃以下的熱處理的方法。第三個方法是在形成較薄的第一層氧化物半導體膜之後，進行200℃以上 且700℃以下的熱處理，並且進一步形成第二層氧化物半導體膜，由此形成半導體膜205的方法。
在本實施方式中，在如下條件下形成包含In-Ga-Zn類氧化物半導體的厚度為25nm的半導體膜205：基板202與靶材的距離為100mm；壓力為0.4Pa；直流(DC)電源為0.5kW；基板溫度為250℃；氬及氧流量分別為30sccm、15sccm的氛圍下。
另外，為了使半導體膜205中儘量不包含氫、羥基及水分，作為形成的預處理，較佳的是在濺射裝置的預熱室中對形成到閘極絕緣膜204的基板202進行預熱，來使吸附到基板202的水分或氫等雜質脫離而排出。另外，預熱的溫度為100℃以上且400℃以下，較佳為150℃以上且300℃以下。
另外，有時在藉由濺射法等形成的半導體膜205中包含多量的水分或氫(包括羥基)等雜質。由於水分或氫容易形成施體能階，因此對於氧化物半導體來說水分或氫是雜質。於是，在本發明的一個方式中，在形成半導體膜205之後，為了減少半導體膜205中的水分或氫等雜質(脫水化或脫氫化)，在減壓氛圍、氮或稀有氣體等惰性氣體氛圍下對半導體膜205進行加熱處理。
藉由對半導體膜205進行加熱處理，可以使半導體膜205中的水分或氫脫離。明確而言，以250℃以上且750℃以下，較佳的是以400℃以上且低於基板的應變點的溫度進行加熱處理，即可。藉由使用RTA法進行加熱處理， 可以在短時間內進行脫水化或脫氫化，由此即使在超過玻璃基板的應變點的溫度下也可以進行處理。在本實施方式中，在超乾燥空氣氛圍下以450℃進行1個小時左右的加熱處理。
注意，加熱處理裝置不侷限於電爐，還可以具備利用來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用由燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體如氬等的稀有氣體或者氮等。
在加熱處理中，較佳的是在氮或氦、氖、氬等的稀有氣體中不包含水分或氫等。或者，較佳的是，引入到加熱處理裝置的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)以上，較佳為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
藉由上述製程可以降低半導體膜205中的水分或氫濃度。另外，在半導體膜205中，在藉由上述加熱處理去除水分或氫的同時，會增加因氧的脫離導致的氧缺損。於是，較佳的是在進行上述加熱處理之後，進行對半導體膜 205供應氧的處理，來減少氧缺損。
藉由使用水分或氫濃度被降低且氧缺損被降低而高度純化的半導體膜205，可以形成耐壓性高且截止電流顯著低的電晶體12。
例如，藉由在含氧的氣體氛圍下進行加熱處理，可以對半導體膜205供應氧。可以在與上述用來降低水分或氫濃度的加熱處理同樣的條件下進行用來供應氧的加熱處理。但是，在氧氣體或使用超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀測量時的水分量為20ppm(露點換算為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)等的氛圍下進行用來供應氧的加熱處理。
較佳的是上述含氧的氣體中的水、氫等的濃度低。明確而言，較佳地包含在含氧的氣體中的雜質濃度為1ppm以下，較佳為0.1ppm以下。
或者，可以藉由使用離子植入法、離子摻雜法、電漿浸沒式離子植入法(Plasma-immersion ion implantation method)、電漿處理等，對半導體膜205供應氧。當藉由使用上述方法將氧供應到半導體膜205之後包含在半導體膜205中的結晶部受到損傷時，可以進行加熱處理來修復受到損傷的結晶部。
也可以藉由噴墨法形成用來形成半導體膜205的光阻掩罩。由於當藉由噴墨法形成光阻掩罩時不使用光掩模，因此可以縮減製造成本。
接著，如圖9C所示，在半導體膜205上形成絕緣膜之後，藉由使用光微影法的蝕刻將該絕緣膜加工為所希望的形狀，形成用作通道保護膜的島狀的絕緣膜206。絕緣膜206以重疊於導電膜203的方式設置於半導體膜205上。
絕緣膜206的厚度為50nm以上且600nm以下，較佳為100nm以上且400nm以下。另外，絕緣膜206可以使用與閘極絕緣膜204同樣的結構、材料形成。此外，絕緣膜206較佳的是與閘極絕緣膜204同樣地儘量不包含水分、氫等雜質，並較佳地包含超過化學計量組成的氧。藉由採用上述結構，由於可以將半導體膜205中的水分、氫等雜質濃度抑制得較低，且從絕緣膜206將氧供應到半導體膜205，所以可以獲得具有良好的電特性的電晶體12。
在本實施方式中，作為絕緣膜206使用藉由電漿CVD法形成的厚度為300nm的氧氮化矽膜。
此外，作為絕緣膜206，也可以使用至少包含In和Zn中的一方且藉由包含Ti、Zr、Hf、Ge、Ce等絕緣性比半導體膜205高的金屬氧化物。
例如，也可以將In-M1-M2-Zn類氧化物用於絕緣膜206。注意，元素M1是包含在3A族、3B族和4A族中的元素中的3價的元素。元素M2是包含在4A族和4B族中的元素中的4價的元素。明確而言，當作為元素M1使用Ga時，在In-M1-M2-Zn類氧化物中，用4價的元素代替3價的Ga的一部分。由於4價的元素比3價的元素多一個 鍵，所以藉由用4價的元素代替3價的元素的一部分，可以提高構成In-M1-M2-Zn類氧化物的金屬元素(M1或M2)與氧的接合力。因此，藉由將In-M1-M2-Zn類氧化物用於絕緣膜206，可以提高絕緣膜206的絕緣性。明確而言，作為元素M2，可以舉出Ti、Zr、Hf、Ge、Ce等。
例如，藉由In：Zr：Ga：Zn=3：0.05：0.95：2的靶材並利用濺射法，形成使用In-M1-M2-Zn類氧化物的絕緣膜206。
此外，例如也可以將由化學式InMZnOx表示的In-M-Zn類氧化物用於絕緣膜206。作為元素M，應用In-M-Zn類氧化物的絕緣性比構成半導體膜205的金屬氧化物的絕緣性高的元素。例如，作為元素M，可以使用Ti、Zr、Hf、Ge、Ce等的4價的元素。由於4價的元素比3價的元素多一個鍵，所以在藉由作為元素M使用4價的元素的In-M-Zn類氧化物中元素M與氧的接合力較高。因此，藉由將In-M-Zn類氧化物用於絕緣膜206，可以提高絕緣膜206的絕緣性。
例如，作為元素M使用Zr的In-Zr-Zn類氧化物的能隙比In-Ga-Zn類氧化物的能隙(3.2eV左右)大。換言之，可以說In-Zr-Zn類氧化物的絕緣性比In-Ga-Zn類氧化物的絕緣性高。
另外，釔的電負性比Ga的電負性小。因此，當在In-M1-M2-Zn類氧化物中作為元素M2使用釔時，可以加大氧與元素M2的電負性上的差，由此可以進一步增強金屬氧 化物中的藉由離子鍵與氧形成的接合。因此，即使作為元素M2使用釔，也可以提高使用In-M1-M2-Zn類氧化物的絕緣膜206的絕緣性。此外，當在In-M-Zn類氧化物中作為元素M使用釔時，可以加大氧與元素M的電負性上的差，由此可以進一步增強金屬氧化物中的藉由離子鍵與氧形成的接合。因此，即使作為元素M使用釔，也可以提高使用In-M-Zn類氧化物的絕緣膜206的絕緣性。
另外，在本說明書中，“能隙”的意思與“能隙”或“禁止帶寬度”相同。此外，作為能隙值使用利用橢偏儀(ellipsometer)測量材料的單膜而得到的值。
此外，In-M-Zn類氧化物中的元素M的含量為In的含量的0.3倍以上且小於1.3倍。此外，In-M-Zn類氧化物中的元素M的含量為Zn的含量的0.3倍以上且小於1.3倍。相對於元素M的In或Zn的相對數越少，絕緣膜206的絕緣性越高。
明確而言，當利用濺射法形成含元素M的金屬氧化物材料時，較佳地使用原子數比為In：M：Zn=1：1：1、3：1：3、3：2：4、2：1：3、4：5：4或4：2：3的金屬氧化物靶材。
藉由將In-M-Zn類氧化物或In-M1-M2-Zn類氧化物用於絕緣膜206，可以使絕緣膜206與半導體膜205之間的介面保持良好的狀態，因此可以使電晶體12的電特性良好。
另外，因用來形成絕緣膜206的蝕刻而露出的半導體 膜205的表面容易附著雜質。上述雜質包含構成用於蝕刻的蝕刻氣體或蝕刻劑的元素或者存在於進行了蝕刻的處理室內的元素等。作為上述雜質，明確而言，可以舉出硼、氯、氟、碳、鋁等。
當上述雜質附著在半導體膜205表面時，容易導致電晶體的截止電流的增加或電晶體的電特性的劣化。此外，在半導體膜205中容易產生寄生通道，而導致應該電分離的導電膜藉由半導體膜205容易彼此電連接。於是，在本發明的一個方式中，在用來形成絕緣膜206的蝕刻結束之後，進行用來去除附著在半導體膜205及絕緣膜206表面的雜質的洗滌處理。
可以使用TMAH(四甲基氫氧化銨)溶液等的鹼性溶液、水或稀氫氟酸等進行洗滌處理。明確而言，當將稀氫氟酸用於洗滌處理時，較佳地用水將50wt%的氫氟酸稀釋為1/102至1/105來將其用於洗滌處理。就是說，較佳的是將濃度為0.5 wt%至5×10-4wt%的稀氫氟酸用於洗滌處理。藉由進行洗滌處理，可以去除附著在半導體膜205及絕緣膜206表面的上述雜質。此外，藉由將稀氫氟酸用於洗滌處理，可以在去除半導體膜205的一部分的同時去除附著在半導體膜205上的雜質。
接著，在藉由濺射法或真空蒸鍍法在半導體膜205上形成導電膜之後，藉由利用光微影法的蝕刻對該導電膜進行構圖，如圖9D所示，在半導體膜205上分別形成以其間夾著絕緣膜206的方式設置的導電膜207及導電膜 208、以重疊於導電膜210的方式設置在閘極絕緣膜204及半導體膜205上的導電膜211。導電膜207及導電膜208用作電晶體12的源極電極或汲極電極。此外，導電膜211用作電容元件14的電極。
導電膜207、導電膜208及導電膜211可以使用與導電膜203及導電膜210同樣的結構、材料形成。當在形成導電膜207、導電膜208及導電膜211之後進行加熱處理時，較佳的是使導電膜具有耐受該加熱處理的耐熱性。在本實施方式中，作為導電膜207、導電膜208及導電膜211使用厚度為150nm的鎢膜。
另外，當進行用來形成導電膜207、導電膜208及導電膜211的蝕刻時，以儘量不去除半導體膜205的方式適當地調節各個材料及蝕刻條件。根據蝕刻條件，有時半導體膜205中的露出的部分被部分地蝕刻，而形成槽部(凹部)。
在本實施方式中，藉由使用ICP蝕刻法的乾蝕刻，形成導電膜207、導電膜208及導電膜211。明確而言，首先在如下條件下進行乾蝕刻：作為蝕刻氣體的六氟化硫的流量為50sccm；反應壓力為1.5Pa；下部電極的溫度為70℃；施加到線圈型的電極的RF(13.56MHz)電力為500W；施加到下部電極(偏壓一側)的電力為50W，然後改為在如下條件下進行乾蝕刻：作為蝕刻氣體的三氯化硼的流量為60sccm；氯的流量為20sccm；反應壓力為1.9Pa；下部電極的溫度為21℃；施加到線圈型的電極的 RF(13.56MHz)電力為450W；施加到下部電極(偏壓一側)的電力為100W，在乾蝕刻的中途改變條件來進行乾蝕刻。
另外，為了減少在光微影法中使用的掩模數及製程數，還可以使用由多色調掩模形成的光阻掩罩來進行蝕刻製程，該多色調掩模是使透過的光具有多種強度的掩模。由於使用多色調掩模形成的光阻掩罩成為具有多種厚度的形狀，並且可以藉由進行蝕刻進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。因此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩罩。由此，可以減少曝光掩模數，所以能夠實現製程的簡化。
另外，因用來形成導電膜207、導電膜208及導電膜211的蝕刻而露出的半導體膜205及絕緣膜206的表面容易附著硼、氯、氟、碳、鋁等雜質。再者，在上述雜質中有時也包含構成導電膜207、導電膜208及導電膜211的元素。
當上述雜質附著在半導體膜205表面時，如上所述容易導致電晶體的截止電流的增加或電晶體的電特性的劣化。此外，在半導體膜205中容易產生寄生通道，而導致應該電分離的導電膜藉由半導體膜205容易彼此電連接。於是，在本發明的一個方式中，在用來形成導電膜207、導電膜208及導電膜211的蝕刻結束之後，進行用來去除附著在半導體膜205及絕緣膜206表面的雜質的洗滌處 理。
可以使用TMAH溶液等的鹼性溶液、水或稀氫氟酸等進行洗滌處理。明確而言，當將稀氫氟酸用於洗滌處理時，較佳地用水將50wt%的氫氟酸稀釋為1/102至1/105來將其用於洗滌處理。就是說，較佳的是將濃度為0.5 wt%至5×10-4wt%的稀氫氟酸用於洗滌處理。藉由進行洗滌處理，可以去除附著在半導體膜205及絕緣膜206表面的上述雜質。此外，藉由將稀氫氟酸用於洗滌處理，可以在去除半導體膜205的一部分的同時去除附著在半導體膜205上的雜質。
另外，在本實施方式中說明如下情況：分別在形成絕緣膜206之後以及在形成導電膜207、導電膜208及導電膜211之後進行以去除蝕刻後的雜質為目的的洗滌處理，即一共進行兩次洗滌處理。但是在本發明的一個方式中也可以僅進行一次上述洗滌處理。
另外，圖12是上述製程結束時的液晶顯示裝置的俯視圖。沿著圖12的點劃線A1-A2的剖面圖相當於圖9D。
接著，如圖10A所示，以覆蓋半導體膜205、絕緣膜206、導電膜207、導電膜208及導電膜211的方式形成絕緣膜212。絕緣膜212較佳的是儘量不包含水分、氫等雜質，既可以是單層的絕緣膜，又可以是由層疊的多個絕緣膜構成的絕緣膜。當在絕緣膜212中含有氫時，氫侵入半導體膜205或因氫抽出半導體膜205中的氧，由此半導體膜205表面近旁低電阻化(n型化)。此外，在低電阻化 了的半導體膜205表面近旁容易形成寄生電容，有可能因寄生電容導致導電膜208與導電膜211彼此電連接。因此，重要的是，為了使絕緣膜212成為儘量不包含氫的膜，在成膜方法中不使用氫。
另外，即使進行了上述洗滌處理，當在形成絕緣膜212之前基板202暴露於大氣時，有時包含在大氣中的碳等雜質附著在半導體膜205及絕緣膜206表面。於是，在本發明的一個方式中，也可以在用來形成絕緣膜212的處理室內，在形成絕緣膜212之前，藉由氧、一氧化二氮或稀有氣體(典型的是氬)等的電漿處理洗滌附著在半導體膜205及絕緣膜206表面的碳等雜質，從而去除碳等雜質。在藉由電漿處理去除雜質之後，以不使基板202暴露於大氣的方式形成絕緣膜212，由此可以防止雜質侵入到半導體膜205及絕緣膜206與絕緣膜212之間的介面近旁，從而可以防止電晶體的截止電流的增加或電晶體的電特性的劣化。
另外，上述絕緣膜212較佳地使用阻擋性高的材料。例如，作為阻擋性高的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜或氮氧化鋁膜等。當使用多個層疊的絕緣膜時，將含氧的氧化矽膜、氧氮化矽膜等的絕緣膜形成在與上述阻擋性高的絕緣膜相比接近半導體膜205一側。然後，以夾著含氧的絕緣膜且與半導體膜205重疊的方式形成阻擋性高的絕緣膜。藉由使用阻擋性高的絕緣膜，可以防止水分或氫等雜質侵入到半導體膜205 內、閘極絕緣膜204內或半導體膜205與其他絕緣膜的介面及其近旁。
另外，當作為絕緣膜212使用多個層疊的絕緣膜時，作為第一層以外的絕緣膜，例如可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂或環氧樹脂等具有耐熱性的有機材料。另外，除了上述有機材料之外，也可以使用矽氧烷類樹脂、氧化矽、氮化矽、氧氮化矽、氮氧化矽、鋁土等。矽氧烷類樹脂是以矽(Si)與氧(O)的鍵為骨架結構的材料。作為取代基，除了氫以外，還可以具有氟、氟基團、有機基(例如，烴基、芳香烴)之中的至少一種。此外，絕緣膜212可以根據其材料藉由CVD法、濺射法、旋塗、浸漬、噴塗、液滴噴出法(噴墨法)、印刷法(絲網印刷、膠版印刷等)等的方法來形成。或者，也可以使用刮刀、輥塗機、幕塗機或刮刀塗佈機等的工具形成絕緣膜212。或者，作為第一層以外的絕緣膜，也可以使用藉由化學氣相沉積法並使用有機矽烷形成的氧化矽膜。對於有機矽烷來說，可以使用四乙氧基矽烷(TEOS：Si(OC2H5)4)、三甲基矽烷(TMS：(CH3)3SiH)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽胺烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)或三(二甲胺基)矽烷(SiH(N(CH3)2)3)等。
在本實施方式中，作為絕緣膜212使用藉由濺射法形成的厚度為300nm的氧化矽膜。進行成膜時的基板溫度為 室溫以上且300℃以下，即可。在本實施方式中採用100℃。
接著，如圖10B所示，藉由使用光微影法的蝕刻將閘極絕緣膜204、半導體膜205及絕緣膜212加工為所希望的形狀，由此形成開口部213及開口部214。
在本實施方式中，藉由使用ICP蝕刻法的乾蝕刻，對閘極絕緣膜204、半導體膜205及絕緣膜212進行構圖。明確而言，在如下條件下進行乾蝕刻：作為蝕刻氣體的三氟甲烷、氦、甲烷的流量分別為22.5sccm、127.5sccm、5sccm；反應壓力為3.5Pa；下部電極的溫度為21℃；施加到線圈型的電極的RF(13.56MHz)電力為475W；施加到下部電極(偏壓一側)的電力為300W。
由於形成開口部213的區域重疊於形成有導電膜208的區域的一部分及形成有導電膜210的區域的一部分，所以在開口部213中部分地露出導電膜208及導電膜210。此外，由於形成開口部214的區域重疊於形成有導電膜210的區域的一部分，所以在開口部214中部分地露出導電膜210。
另外，圖13是上述製程結束時的液晶顯示裝置的俯視圖。沿著圖13的點劃線A1-A2的剖面圖相當於圖10B。
接著，如圖10C所示，在開口部213中形成接觸於導電膜208及導電膜210的導電膜215，在開口部214中形成接觸於導電膜210的導電膜216。導電膜216用作像素 電極，其一部分還設置在絕緣膜212上。
當採用透過型液晶顯示裝置時，導電膜215及導電膜216較佳地使用具有透光性的導電材料形成。此外，當採用反射型液晶顯示裝置時，導電膜215及導電膜216較佳地使用反射光的導電材料形成。
明確而言，作為導電膜215及導電膜216，可以使用除了氧化銦、氧化銦-氧化錫(ITO：Indium Tin Oxide)、包含矽或氧化矽的氧化銦-氧化錫、氧化銦-氧化鋅(Indium Zinc Oxide)、包含氧化鎢及氧化鋅的氧化銦、包含氮的Al-Zn類氧化物半導體、包含氮的Zn類氧化物半導體、包含氮的Sn-Zn類氧化物半導體、金(Au)、鉑(Pt)、鎳(Ni)、鎢(W)、鉻(Cr)、鉬(Mo)、鐵(Fe)、鈷(Co)、銅(Cu)、鈀(Pd)、鈦(Ti)之外，還可以使用屬於元素週期表中第1族或第2族的元素，即：諸如鋰(Li)和銫(Cs)等的鹼金屬；諸如鎂(Mg)、鈣(Ca)和鍶(Sr)等的鹼土金屬；包含它們的合金(MgAg、AlLi)；諸如銪(Eu)和鐿(Yb)等的稀土金屬；包含它們的合金等。另外，例如在藉由濺射法或蒸鍍法(包括真空蒸鍍法)等使用上述材料形成導電膜之後，藉由使用光微影法的蝕刻將該導電膜加工為所希望的形狀，可以形成導電膜215及導電膜216。
在上述製程之後，在絕緣膜212上形成用作隔離物的絕緣膜，以夾著液晶層的方式使用作像素電極的導電膜216及另行準備的反電極對置，可以製造液晶顯示裝置。
另外，在本實施方式中示出作為電晶體12使用單閘結構的電晶體的情況，但是根據需要，藉由具有電連接的多個導電膜203，也可以形成具有多個通道形成區的多閘結構的電晶體。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式4
接著，參照圖14A和圖14B說明根據本發明的一個方式的液晶顯示裝置的面板的外觀。圖14A相當於利用密封材料4005黏合基板4001和對置基板4006而成的面板的俯視圖，而圖14B相當於沿圖14A的點劃線E1-E2的剖面圖。
以圍繞設置在基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。另外，在像素部4002和掃描線驅動電路4004上設置有對置基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4007一起由基板4001、密封材料4005和對置基板4006密封。
另外，在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有形成有信號線驅動電路4003的基板4021。圖14B例示信號線驅動電路4003所包括的電晶體4009。另外，在本實施方式中示出掃描線驅動電路4004與像素部4002一起形成在基板4001上的情況，但是也可以將形成在其他基板上的掃描線驅動電路4004安裝在基板4001上。此外，在本實施方式中示出將形成在基 板4021上的信號線驅動電路4003安裝在基板4001上的情況，但是也可以將信號線驅動電路4003與像素部4002一起形成在基板4001上。或者，也可以將信號線驅動電路4003的一部分或掃描線驅動電路4004的一部分與像素部4002一起形成在基板4001上。
此外，設置在基板4001上的像素部4002和掃描線驅動電路4004具有多個電晶體。圖14B示出像素部4002所包括的電晶體4010。液晶元件4011所具有的像素電極4030與電晶體4010連接。而且，液晶元件4011的反電極4031形成在對置基板4006上。像素電極4030、反電極4031以及液晶層4007重疊的部分相當於液晶元件4011。
此外，形成在對置基板4006上的遮蔽膜4040重疊於形成有電晶體4010的區域。另外，在對置基板4006上形成有用作濾色片的僅使特定波長區的可見光優先透過的著色層4041，著色層4041重疊於形成有液晶元件4011的區域。
藉由在每個像素中設置優先透過對應於紅色、藍色、綠色的波長區的光的著色層4041，可以顯示全彩色的影像。在此情況下，為了提高影像所具有的顏色的純度，較佳地使用可獲得白光的背光。作為可獲得白光的背光，例如可以使用組合紅光源與藍光源與綠光源的結構、組合黃或橙光源與藍光源的結構、單獨使用白光源的結構、組合青色光源與洋紅色光源與黃光源的結構等。
或者，也可以從背光依次輸出對應於紅色、藍色、綠 色的波長區的光。此時，不使用濾色片也可以顯示全彩色的影像，因此可以提高液晶顯示裝置的發光效率。
此外，作為用於背光的光源，除了冷陰極管以外，也可以使用LED、OLED等發光元件。注意，根據光源可獲得的光波長不同，所以可以根據所需要的顏色適當地選擇所使用的光源。
另外，在圖14B中示出在對置基板4006一側設置遮蔽膜4040及著色層4041的情況，但是也可以在基板4001一側設置遮蔽膜4040及著色層4041。可以根據光入射到液晶元件4011的方向及光透過液晶元件4011射出的方向適當地設定遮蔽膜4040及著色層4041的設置位置。
此外，隔離物4035是為控制像素電極4030和反電極4031之間的距離(單元間隙)而設置的。另外，圖14B示出藉由對絕緣膜進行構圖而形成隔離物4035的情況，但是，也可以使用球狀隔離物。
此外，提供給信號線驅動電路4003、掃描線驅動電路4004以及像素部4002的各種信號及電位，由連接端子4016藉由引導佈線4014及4015提供。連接端子4016藉由各向異性導電膜4019與FPC4018所具有的端子電連接。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式5
圖15是示出液晶顯示裝置的結構的透視圖的一個例 子。圖15所示的液晶顯示裝置包括在一對基板之間形成有像素部的面板1601、第一擴散板1602、稜鏡片1603、第二擴散板1604、導光板1605、具有多個光源1607的背光1620、反射板1606、電路基板1608以及形成有信號線驅動電路的基板1611。
依次層疊面板1601、第一擴散板1602、稜鏡片1603、第二擴散板1604、導光板1605、反射板1606。背光1620設置在導光板1605的端部。擴散到導光板1605內部的來自光源1607的光藉由第一擴散板1602、稜鏡片1603以及第二擴散板1604均勻地照射到面板1601。
另外，雖然在本實施方式中使用第一擴散板1602和第二擴散板1604，但是擴散板的數量不侷限於此，還可以是單數或者三個以上。擴散板只要設置在導光板1605與面板1601之間，即可。因此，擴散板既可以僅設置在比稜鏡片1603更接近面板1601的一側，又可以僅設置在比稜鏡片1603更接近導光板1605的一側。
此外，稜鏡片1603的形狀不侷限於圖15所示的鋸齒狀的剖面形狀，只要是可以將來自導光板1605的光聚集到面板1601一側的形狀，即可。
在電路基板1608中設置有生成輸入到面板1601的各種信號的電路或者對這些信號進行處理的電路等。而且，在圖15中，電路基板1608和麵板1601藉由COF膠帶1609連接。此外，形成有信號線驅動電路的基板1611藉由COF(Chip On Film)法連接到COF膠帶1609。
在圖15示出如下例子，即：在電路基板1608上設置有控制背光1620的驅動的控制類電路，並且該控制類電路與背光1620藉由FPC1610連接的例子。但是，上述控制類電路也可以形成在面板1601上，在此情況下，使面板1601與背光1620藉由FPC等連接。
另外，雖然圖15示出使用配置在面板1601的端部的邊緣照明型背光1620的情況，但是本發明不侷限於該結構。在本發明的一個方式中，也可以使用配置在面板1601的正下方的正下型背光。或者，在本發明的一個方式中，也可以使用前燈。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式6
圖17A和圖17B示出根據本發明的一個方式的發光裝置的結構。圖17A是像素所具有的電晶體300在通道長度方向上的剖面圖的一個例子。
在圖17A中示出絕緣表面上的閘極電極301、位於閘極電極301上的閘極絕緣膜302、位於閘極絕緣膜302上且重疊於閘極電極301的半導體膜303、位於半導體膜303上且重疊於閘極電極301的島狀的絕緣膜304、位於半導體膜303上的導電膜305、其間夾著絕緣膜304且位於半導體膜303上的導電膜306a及導電膜306b、位於半導體膜303、絕緣膜304、導電膜305、導電膜306a及導電膜306b上的絕緣膜307、位於絕緣膜307上且藉由設置 在絕緣膜307中的開口部308連接到導電膜306a的像素電極309、設置在絕緣膜307及半導體膜303中的開口部310、位於像素電極309上的絕緣膜320、在設置在絕緣膜320中的開口部321中依次層疊在像素電極309上的EL層322及反電極323。
在圖17A中，閘極電極301、閘極絕緣膜302、半導體膜303、用作通道保護膜的絕緣膜304、導電膜306a及導電膜306b構成電晶體300。而且，將導電膜306a和導電膜306b中的一方用作源極電極，將另一方用作汲極電極。
另外，在圖17A中，在開口部321中層疊有像素電極309、EL層322及反電極323的部分相當於發光元件324。
在根據本發明的一個方式的發光裝置的製造方法中，在如下製程中利用使用掩模的光微影法：形成閘極電極301的製程；形成絕緣膜304的製程；形成導電膜305、導電膜306a及導電膜306b的製程；在絕緣膜307中形成開口部308且在絕緣膜307及半導體膜303中形成開口部310的製程；形成像素電極309的製程；以及在絕緣膜320中形成開口部321的製程。就是說，在本發明的一個方式中，由於在絕緣膜307中形成開口部310的製程中對半導體膜303的形狀進行加工，所以可以省略用來只單獨對半導體膜303的形狀進行加工的光微影法的製程。因此，在根據本發明的一個方式的發光裝置中，可以省略利 用光微影法進行的光抗蝕劑的成膜、曝光、顯影、蝕刻、剝離等一系列的製程的一部分。由此，由於可以減少昂貴的用於曝光的掩模的數量，所以可以抑制發光裝置的製造成本。
另外，導電膜305、導電膜306a及導電膜306b存在於絕緣膜307與半導體膜303之間。因此，當在在絕緣膜307中形成開口部308的製程中還進行對半導體膜303的形狀進行加工時，難以對位於導電膜305、導電膜306a及導電膜306b的下部的半導體膜303的形狀進行加工。而且，當導電膜305、導電膜306a及導電膜306b重疊於半導體膜303時，由於從像素電極309對半導體膜303施加電場，有時在半導體膜303中形成寄生通道。當形成有寄生通道時，由於應該電分離的導電膜305與導電膜306a或導電膜306b藉由半導體膜303彼此電連接，而引起顯示影像的品質降低。
於是，在根據本發明的一個方式的發光裝置中，將開口部310的位置設定於導電膜305與導電膜306a或導電膜306b之間，因此部分去除半導體膜303。此外，在圖17A中示出在開口部310中不僅去除半導體膜303及絕緣膜307還去除閘極絕緣膜302的情況。在本發明的一個方式中，不需要必須去除開口部310中的閘極絕緣膜302，也可以在開口部310中殘留閘極絕緣膜302。
圖17B示出具有圖17A所示的剖面結構的發光裝置的俯視圖的一個例子。注意，在圖17B中示出為了明確顯示 發光裝置的佈局省略閘極絕緣膜302、絕緣膜307、絕緣膜320、EL層322及反電極323的俯視圖。此外，沿著圖17B的點劃線A1-A2的剖面圖相當於圖17A。
如圖17A及圖17B所示，在本發明的一個方式中，在半導體膜303及絕緣膜307中設置有位於導電膜305與導電膜306a或導電膜306b之間的開口部310。
在本發明的一個方式中，如圖17A及圖17B所示，由於開口部310位於導電膜306a或導電膜306b之下的半導體膜303與位於導電膜305之下的半導體膜303分開。因此，在本發明的一個方式中，即使從像素電極309等對半導體膜303施加電場，由於開口部310介於導電膜305與導電膜306a或導電膜306b之間，由此也可以抑制半導體膜303中形成寄生通道。而且，由於寄生通道的形成得到抑制，可以防止導電膜305與導電膜306a或導電膜306b不意圖性地電連接，從而可以防止發光裝置所顯示的影像品質的降低。
另外，在圖17B中示出位於導電膜306a或導電膜306b之下的半導體膜303與位於導電膜305之下的半導體膜303完全分開的情況。但是，在本發明的一個方式中，半導體膜303不一定需要完全分開，在導電膜305與導電膜306a或導電膜306b之間半導體膜303也可以部分地分開。
圖18示出具有圖17A所示的剖面結構的發光裝置的俯視圖的一個例子。注意，在圖18中示出為了明確顯示 發光裝置的佈局省略閘極絕緣膜302、絕緣膜307、絕緣膜320、EL層322及反電極323的俯視圖。
在圖18所示的發光裝置中，開口部310的形狀與圖17B不同。在圖18中，雖然開口部310與圖17B所示的情況同樣地位於導電膜305與導電膜306a或導電膜306b之間，但是在開口部310以外的區域位於導電膜306a或導電膜306b之下的半導體膜303與位於導電膜305之下的半導體膜303連接。就是說，在圖18中，在導電膜305與導電膜306a或導電膜306b之間半導體膜303部分地分開。即使半導體膜303部分地分開，也可以獲得抑制寄生通道的生成的效果。
另外，形成開口部310的區域的一部分也可以重疊於導電膜306a或導電膜306b。或者，形成開口部310的區域的一部分也可以重疊於形成導電膜305的區域。
圖19A是像素所具有的電晶體300在通道長度方向上的剖面圖的一個例子。圖19B示出具有圖19A所示的剖面結構的發光裝置的俯視圖的一個例子。注意，在圖19B中示出為了明確顯示發光裝置的佈局省略閘極絕緣膜302、絕緣膜307、絕緣膜320、EL層322及反電極323的俯視圖。此外，沿著圖19B的點劃線B1-B2的剖面圖相當於圖19A。
在圖19A及圖19B所示的發光裝置中，形成開口部310的區域與圖17A及圖17B的情況不同。在圖19A及圖19B中，形成開口部310的區域的一部分重疊於形成導電 膜306a的區域。位於導電膜306a之下的半導體膜303在形成開口部310時不被去除。因此，在形成開口部310的區域中，半導體膜303部分地殘留，開口部310中的半導體膜303的端部與絕緣膜307的端部不一致。
在本發明的一個方式中，如圖19A及圖19B所示，即使形成開口部310的區域的一部分重疊於形成導電膜306a的區域，也可以使位於導電膜306a之下的半導體膜303與位於導電膜305之下的半導體膜303分開。因此，可以獲得抑制寄生通道的生成的效果。
另外，當形成開口部310的區域的一部分重疊於形成導電膜306b的區域時，也可以獲得抑制寄生通道的生成的效果。或者，當形成開口部310的區域的一部分重疊於形成導電膜305的區域時，也可以獲得抑制寄生通道的生成的效果。
此外，當形成開口部310的區域的一部分重疊於形成導電膜306a的區域時，不需要設置用來連接導電膜306a與像素電極309的開口部308。因此，由於不需要確保形成開口部308的區域，所以可以實現像素部的高清晰化。
另外，圖20A示出像素所具有的電晶體300在通道長度方向上的剖面圖的一個例子。圖20B示出具有圖20A所示的剖面結構的發光裝置的俯視圖的一個例子。注意，在圖20B中示出為了明確顯示發光裝置的佈局省略閘極絕緣膜302、絕緣膜307、絕緣膜320、EL層322及反電極323的俯視圖。此外，沿著圖20B的點劃線C1-C2的剖面 圖相當於圖20A。
圖20A及圖20B所示的發光裝置的結構與圖17A及圖17B所示的發光裝置的結構的不同之處在於：在與閘極電極301相同的層中設置有導電膜311。明確而言，在圖20A及圖20B中，導電膜311位於絕緣表面上，在導電膜311上依次層疊有閘極絕緣膜302及半導體膜303，在半導體膜303的重疊於導電膜311的位置上設置有導電膜305。
此外，在圖20A及圖20B中，形成開口部310的區域與形成導電膜311的區域部分地重疊，在開口部310中導電膜311的一部分露出。另外，由於導電膜311位於半導體膜303下，所以在開口部310中半導體膜303的一部分被去除。因此，在圖20A及圖20B中，由於位於導電膜306a或導電膜306b之下的半導體膜303與位於導電膜305之下的半導體膜303分開，所以可以獲得抑制寄生通道的生成的效果。
另外，在根據本發明的一個方式的發光裝置中，電晶體300所具有的半導體膜303包含上述氧化物半導體等寬能隙半導體。
實施方式7
接著，舉出一個例子來說明根據本發明的一個方式的發光裝置的像素部的具體結構。
圖24A示出像素部510的結構例。在圖24A中在像 素部510中設置有藉由掃描線驅動電路控制電位的y個掃描線GL(GL1至GLy)、藉由號線驅動電路控制電位的x個信號線SL(SL1至SLx)及對像素電極供應電位的x個電源線VL(VL1至VLx)。
掃描線GL分別連接於多個像素511。明確而言，各掃描線GL連接於設置為矩陣狀的多個像素511中的設置在任一個行的x個像素511。
另外，信號線SL在像素部510中連接於設置在x列y行的多個像素511中的設置在任一個列的y個像素511。電源線VL在像素部510中連接於設置在x列y行的多個像素511中的設置在任一個列的y個像素511。
另外，在本實施方式中示出像素511連接於掃描線GL、信號線SL、電源線VL的情況，但是可以根據像素511的結構、數量及配置適當地決定連接於各像素511的佈線的種類及數量。
圖24B示出像素511的電路圖的一個例子。像素511包括控制對像素511的影像信號的輸入的電晶體512、具有像素電極、反電極及設置在像素電極與反電極之間的EL層的發光元件515、根據影像信號控制發光元件515所具有的像素電極的電位的電晶體513、用來保持影像信號的電位的電容元件514。
另外，在圖24B中示出像素511具有電容元件514的情況，但是在利用其他電容可以充分保持影像信號的電位的情況下，如形成在電晶體513的閘極電極與活化層之間 的閘極電容充分大等情況下，不需要一定將電容元件514設置在像素511中。
發光元件515在其範疇內包括由電流或電壓控制亮度的元件。例如，可以將OLED元件等用作發光元件515。OLED元件至少具有EL層、陽極及陰極。將陽極和陰極中的一方用作像素電極，而將另一方用作反電極。EL層設置在陽極與陰極之間，由單層或多個層構成。有時在這些層中也包含無機化合物。EL層中的發光包括當從單態激發態回到基態時的發光(螢光)和當從三重態激發態回到基態時的發光(磷光)。
根據輸入到像素511的影像信號控制發光元件515的像素電極的電位。此外，根據像素電極與反電極之間的電位差決定發光元件515的亮度。此外，在每個像素部510所具有的多個像素511中，藉由根據影像信號調整發光元件515的亮度，在像素部510顯示影像。
像素511根據需要還可以具有電晶體、二極體、電阻元件、電容元件、電感器等其他電路元件。
接著，說明像素511所具有的電晶體512、電晶體513、電容元件514、發光元件515的連接結構。
電晶體512的源極端子和汲極端子中的一方連接於信號線SL，源極端子和汲極端子中的另一方連接於電晶體513的閘極電極。電晶體513的源極端子和汲極端子中的一方連接於電源線VL，源極端子和汲極端子中的另一方連接於發光元件515。發光元件515具有像素電極、反電 極及像素電極與反電極之間的EL層，明確而言，電晶體513的源極端子和汲極端子中的另一方連接於發光元件515的像素電極。對發光元件515的反電極施加電位(公共電位)。
在電源電位與公共電位之間具有電位差，該電位差相當於電晶體513處於導通狀態時發光元件515的像素電極與反電極之間施加的能使發光元件515發光程度的正向偏壓的電壓。
另外，電晶體512、電晶體513至少具有只存在於活化層的一側的閘極電極即可，但是也可以具有其間夾有活化層的一對閘極電極。另外，電晶體512、電晶體513既可以採用具有一個閘極電極和一個通道形成區的單閘結構，又可以採用藉由具有彼此電連接的多個閘極電極而具有多個通道形成區的多閘結構。
接著，說明圖24A和圖24B所示的發光裝置的驅動方法。
依次選擇掃描線GL1至掃描線GLy。例如，選擇掃描線GLj(j是1以上且y以下的自然數)，其閘極電極與掃描線GLj連接的電晶體512成為導通狀態。由於電晶體512變為導通狀態，輸入到信號線SL1至信號線SLx的影像信號的電位被輸入到電晶體513的閘極電極。然後，當掃描線GLj的選擇結束時，電晶體512變為截止狀態，由此影像信號的電位被保持於電晶體513的閘極電極中。
當根據影像信號的電位電晶體513處於導通狀態時， 藉由對發光元件515供應電流發光元件515發光。在發光元件515中流過的電流值由電晶體513的汲極電流決定，所以發光元件515的亮度由影像信號的電位決定。與此相反，當根據影像信號的電位電晶體513處於截止狀態時，不對發光元件515供應電流，而發光元件515不發光。
藉由上述工作可以顯示影像。
另外，雖然在圖24B中示出將一個電晶體512用作切換元件的情況，但是本發明不侷限於該結構。也可以將用作一個切換元件的多個電晶體用於像素511。當多個電晶體用作一個切換元件時，上述多個電晶體可以並聯連接、串聯連接或組合串聯與並聯而連接。
藉由電晶體512的通道形成區中包括氧化物半導體，可以實現截止電流極小且耐壓性高的電晶體512。此外，藉由將具有上述結構的電晶體512用作切換元件，與使用一般的由矽或鍺等半導體材料形成的電晶體的情況相比可以防止積累在電晶體513的閘極電極中的電荷洩漏。
藉由使用截止電流極小的電晶體512，可以延長電晶體513的閘極電極的電位的保持期間。因此，當像靜態影像那樣在連續的幾個圖框期間內對像素部510寫入具有相同的影像資訊的影像信號時，即使降低驅動頻率，換言之，即使減少一定期間內對像素部510寫入影像信號的次數，也可以維持顯示影像。例如，藉由使用將被高度純化的氧化物半導體用於活性層的電晶體512，可以將影像信號的寫入間隔設定為10秒以上，較佳為30秒以上，更佳 為1分鐘以上。而且，寫入影像信號的間隔越長，耗電量越低。
另外，由於可以在更長的期間保持影像信號的電位，所以即使不將用來保持影像信號的電位的電容元件514連接到電晶體513的閘極電極，也可以防止所顯示的影像品質降低。因此，由於無需設置電容元件514或者藉由縮小電容元件514的尺寸可以提高孔徑比，所以可以降低發光裝置的耗電量。
接著，參照圖21至圖23說明圖24B所示的像素511的佈局。圖21是像素511的俯視圖的一個例子。此外，圖22相當於沿著圖21所示的俯視圖的點劃線D1-D2及點劃線D3-D4的剖面圖的一個例子。圖23相當於沿著圖21所示的俯視圖的點劃線D5-D6的剖面圖的一個例子。注意，在圖21中，為了明確顯示像素511的佈局省略各種絕緣膜而示出像素511的俯視圖。此外，在圖21中，為了明確顯示像素511所具有的各種半導體元件的佈局，示出像素511的俯視圖而省略發光元件515所具有的EL層及反電極。
在圖21至圖23所示的像素511中，電晶體512在具有絕緣表面的基板400上具有用作閘極電極的導電膜401、導電膜401上的閘極絕緣膜402、閘極絕緣膜402上的與導電膜401重疊的半導體膜403、半導體膜403上的與導電膜401重疊的用作通道保護膜的絕緣膜404、半導體膜403上的用作源極端子或汲極端子的導電膜405及導 電膜406。
導電膜401也用作對電晶體512的閘極電極供應電位的掃描線GL。此外，導電膜405還用作對像素511供應影像信號的電位的信號線SL。
此外，電晶體513在具有絕緣表面的基板400上具有用作閘極電極的導電膜407、導電膜407上的閘極絕緣膜402、閘極絕緣膜402上的與導電膜407重疊的半導體膜403、半導體膜403上的與導電膜407重疊的用作通道保護膜的絕緣膜408、半導體膜403上的用作源極端子或汲極端子的導電膜409及導電膜410。
電容元件514在具有絕緣表面的基板400上具有導電膜407、導電膜407上的閘極絕緣膜402及半導體膜403、閘極絕緣膜402及半導體膜403上的與導電膜407重疊的導電膜410。
此外，在導電膜405、導電膜406、導電膜409及導電膜410上設置有絕緣膜411。另外，在絕緣膜411、半導體膜403及閘極絕緣膜402中設置有開口部412、開口部413及開口部414。
開口部412設置在導電膜406與導電膜409之間。此外，形成有開口部412的區域的一部分重疊於形成有導電膜406的區域的一部分及形成有導電膜407的區域的一部分。在開口部412中，導電膜406上的絕緣膜411、導電膜407上的絕緣膜411、半導體膜403及閘極絕緣膜402被去除，導電膜406與導電膜407藉由導電膜406及導電 膜407上的導電膜415彼此電連接。
開口部413設置在導電膜410與導電膜405及導電膜406之間。此外，形成有開口部413的區域的一部分重疊於形成有導電膜409的區域的一部分。在開口部413中導電膜409上的絕緣膜411被去除，導電膜409連接於導電膜409及絕緣膜411上的用作像素電極的導電膜416。
開口部414設置在相鄰的像素511間的導電膜410與導電膜405之間。在開口部414中，絕緣膜411、半導體膜403及閘極絕緣膜402被去除。
另外，在圖21至圖23中示出形成有開口部412的區域的一部分重疊於形成有導電膜406的區域的一部分及形成有導電膜407的區域的一部分的情況。此時，在開口部412中進行導電膜406與導電膜415的連接以及導電膜407與導電膜415的連接。但是，在本發明的一個方式中，也可以在不同的開口部中進行導電膜406與導電膜415的連接以及導電膜407與導電膜415的連接。
圖25示出導電膜406及導電膜407與導電膜415的連接部分的像素511的剖面圖的一個例子。在圖25中，在設置在絕緣膜411中的開口部412a中，導電膜406與導電膜415連接。此外，在設置在絕緣膜411、半導體膜403及閘極絕緣膜402中的開口部412b中，導電膜407與導電膜415連接。
但是，如圖21至圖23所示，當在開口部412中連接導電膜406與導電膜415以及連接導電膜407與導電膜 415時，由於不需要確保形成多個開口部的區域，所以可以實現像素部510的高清晰化。
此外，以覆蓋導電膜416的一部分的方式在絕緣膜411上設置有絕緣膜417。絕緣膜417所具有的開口部418重疊於導電膜416的一部分，在開口部418中，在導電膜416上依次層疊有EL層419及用作反電極的導電膜420。層疊有導電膜416、EL層419及導電膜420的部分用作發光元件515。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式8
在本實施方式中，以圖21至圖23所示的像素511為例子對根據本發明的一個方式的發光裝置的製造方法進行說明。
首先，如圖26A所示，在具有絕緣表面的基板400上形成用作閘極電極的導電膜407。
雖然對可以用作具有絕緣表面的基板400的基板沒有很大的限制，但是至少需要具有能夠承受後面的加熱處理程度的耐熱性。例如，可以使用利用熔融法或浮法製造的玻璃基板。當後面的加熱處理的溫度較高時，作為玻璃基板較佳地使用應變點為730℃以上的玻璃基板。另外，作為玻璃基板，例如可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等的玻璃材料。
此外，也可以使用陶瓷基板、石英基板、藍寶石基板 等的由絕緣體構成的基板而代替上述玻璃基板。除此之外，也可以使用晶化玻璃等。另外，也可以使用在不鏽鋼合金等金屬基板表面上設置有絕緣膜的基板。注意，當發光裝置具有從發光元件515向基板400一側發射光的底部發射結構時，作為基板400使用具有透光性的基板。
作為導電膜407可以使用由如下材料形成的導電膜的單層或疊層：鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧、鈮等金屬材料；以這些金屬材料為主要成分的合金材料；這些金屬的氮化物。另外，若能夠承受後面的製程中進行的加熱處理的溫度，則作為上述金屬材料也可以使用鋁、銅。為了避免耐熱性或腐蝕性等問題，較佳的是與高熔點金屬材料組合使用。作為高熔點金屬材料，可以舉出鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為具有兩層結構的導電膜407，較佳地採用鈦膜上層疊有銅膜的兩層結構、鋁膜上層疊有鉬膜的兩層結構、銅膜上層疊有鉬膜的兩層結構、銅膜上層疊有氮化鈦膜或氮化鉭膜的兩層結構、或者層疊氮化鈦膜與鉬膜的兩層結構。作為具有三層結構的導電膜407，較佳地採用層疊氮化鈦膜與銅膜與鎢膜的三層結構。
另外，作為導電膜407，也可以使用氧化銦、氧化銦-氧化錫、氧化銦-氧化鋅、氧化鋅、氧化鋅鋁、氧氮化鋅鋁或氧化鋅鎵等的具有透光性的金屬氧化物。
導電膜407的厚度為10nm至400nm，較佳為100nm至200nm。在本實施方式中，在藉由濺射法形成厚度為 200nm的鎢膜之後，藉由利用光微影法的蝕刻將該鎢膜加工(構圖)為所希望的形狀，來形成導電膜407。另外，當所形成的導電膜407的端部的形狀為錐形形狀時，層疊在其上的閘極絕緣膜402的覆蓋性得到提高，因此是較佳的。另外，也可以使用噴墨法形成光阻掩罩。由於當藉由噴墨法形成光阻掩罩時不使用光掩模，因此可以縮減製造成本。
另外，在本實施方式中示出直接在基板400上形成導電膜407的情況，但是也可以在基板400上形成用作基底膜的絕緣膜，然後在該基底膜上形成導電膜407。作為基底膜，例如可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氮化鋁膜和氮氧化鋁膜中的一個膜或多個膜的疊層。尤其是作為基底膜使用高阻擋性的絕緣膜例如氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜或氮氧化鋁膜等，可以防止水分或氫等的氛圍中的雜質或者包含在基板400內的鹼金屬、重金屬等雜質侵入到後面形成的半導體膜403內、閘極絕緣膜402內或半導體膜403和其他絕緣膜之間的介面及其近旁。
另外，在本說明書中，氧氮化物是指在其組成中含氧量多於含氮量的物質。此外，氮氧化物是指在其組成中含氮量多於含氧量的物質。
另外，圖28是上述製程結束時的發光裝置的俯視圖。沿著圖28的點劃線D5-D6的剖面圖相當於圖26A。
接著，如圖26B所示，在導電膜407上形成閘極絕緣 膜402。閘極絕緣膜402藉由利用電漿CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鎵膜、氧化鑭膜、氧化鉭膜的單層或疊層來形成。閘極絕緣膜402較佳的是儘量不包含水分、氫等雜質。
閘極絕緣膜402既可以是單層絕緣膜，也可以是多個絕緣膜的疊層。無論上述哪一種情況，較佳的是以使包含超過化學計量組成的氧的絕緣膜與後面形成的半導體膜403接觸的方式形成閘極絕緣膜402。藉由採用上述結構，可以由閘極絕緣膜402向半導體膜403供應氧，由此可以獲得具有良好的電特性的電晶體513。
此外，當層疊高阻擋性的絕緣膜及含氧的絕緣膜作為閘極絕緣膜402時，較佳的是將高阻擋性的絕緣膜設置在含氧的絕緣膜與導電膜407之間。藉由使用高阻擋性的絕緣膜，可以防止水分或氫等的氛圍中的雜質或包含在基板400內的鹼金屬、重金屬等雜質侵入到半導體膜403內、閘極絕緣膜402內或者半導體膜403與其他絕緣膜的介面及其近旁。作為高阻擋性的絕緣膜，例如可以舉出氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜或氮氧化鋁膜等。
可以根據電晶體513所需要的特性適當地設定閘極絕緣膜402的厚度，例如設定為1nm以上且800nm以下，較佳為200nm以上且500nm以下。藉由形成較厚的閘極絕緣膜402，可以提高電晶體513的耐壓性。在本實施方 式中，作為閘極絕緣膜402使用藉由電漿CVD法形成的厚度為100nm的氧氮化矽膜。
接著，如圖26B所示，在閘極絕緣膜402上形成厚度為2nm以上且200nm以下，較佳為3nm以上且50nm以下，更佳為3nm以上且20nm以下的半導體膜403。作為靶材使用氧化物半導體藉由濺射法形成半導體膜403。此外，半導體膜403可以在稀有氣體(例如氬)氛圍下、氧氛圍下或稀有氣體(例如氬)和氧的混合氛圍下藉由濺射法形成。
另外，較佳的是在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體產生電漿的反濺射，來去除附著在閘極絕緣膜402表面的塵屑。反濺射是指不對靶材一側施加電壓而使用RF電源在氬氛圍下對基板一側施加電壓來在基板近旁形成電漿以進行表面改性的方法。另外，也可以使用氮、氦等的氛圍代替氬氛圍。此外，也可以在對氬氛圍添加氧、一氧化二氮等的氛圍下進行反濺射。此外，也可以在對氬氛圍添加氯、四氟化碳等的氛圍下進行反濺射。
作為用於半導體膜403的氧化物半導體，如上所述可以舉出氧化銦；氧化錫；氧化鋅；二元金屬氧化物諸如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物諸如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、 Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物諸如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
此外，例如，半導體膜403可以藉由使用包含In(銦)、Ga(鎵)和Zn(鋅)的靶材的濺射法形成。在藉由濺射法形成In-Ga-Zn類半導體膜403的情況下，較佳地使用原子數比為In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3或3：1：4的In-Ga-Zn類氧化物的靶材。藉由使用具有上述原子數比的In-Ga-Zn類氧化物的靶材形成氧化物半導體膜，容易形成多晶或CAAC。另外，包含In、Ga及Zn的靶材的填充率為90%以上且100%以下，較佳為95%以上且低於100%。藉由採用填充率高的靶材，可以形成緻密的氧化物半導體膜。
另外，當作為氧化物半導體使用In-Zn類氧化物時，將所使用的靶材的組成的原子數比設定為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為 In2O3：ZnO=10：1至1：2)，更佳為In：Zn=1.5：1至15：1(換算為莫耳數比則為In2O3：ZnO=3：4至15：2)。例如，作為用來形成In-Zn類氧化物的半導體膜403的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y的關係。藉由將Zn的比率設定為上述範圍內的值，可以提高遷移率。
此外，在使用In-Sn-Zn類氧化物的材料作為氧化物半導體的情況下，較佳的是所使用的靶材的組成的原子數比為In：Sn：Zn=1：2：2、2：1：3、1：1：1或20：45：35。
在本實施方式中，將基板放置在保持為減壓狀態的處理室內，去除殘留在處理室內的水分並引入氫及水分被去除了的濺射氣體，使用上述靶材在基板400上形成氧化物半導體膜。為了去除殘留在處理室中的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。在使用低溫泵對處理室進行排氣時，例如排出氫原子、水(H2O)等的包含氫原子的化合物(更佳地，還包括包含碳原子的化合物)等，由此可以降低在該處理室中形成的氧化物半導體膜所包含的雜質的濃度。
另外，作為形成由CAAC-OS構成的半導體膜403的方法可以舉出三個方法。第一個方法是以將成膜溫度設定為200℃以上且450℃以下的方式形成半導體膜403的方法。第二個方法是在形成較薄的半導體膜403之後進行200℃以上且700℃以下的熱處理的方法。第三個方法是在形成較薄的第一層氧化物半導體膜之後，進行200℃以上 且700℃以下的熱處理，並且進一步形成第二層氧化物半導體膜，由此形成半導體膜403的方法。
在本實施方式中，在如下條件下形成包含In-Ga-Zn類氧化物半導體的厚度為25nm的半導體膜403：基板400與靶材的距離為100mm；壓力為0.4Pa；直流(DC)電源為0.5kW；基板溫度為250℃；氬及氧流量分別為30sccm、15sccm的氛圍下。
另外，為了使半導體膜403中儘量不包含氫、羥基及水分，作為形成的預處理，較佳的是在濺射裝置的預熱室中對形成到閘極絕緣膜402的基板400進行預熱，來使吸附到基板400的水分或氫等雜質脫離而排出。另外，預熱的溫度為100℃以上且400℃以下，較佳為150℃以上且300℃以下。
另外，有時在藉由濺射法等形成的半導體膜403中包含多量的水分或氫(包括羥基)等雜質。由於水分或氫容易形成施體能階，因此對於氧化物半導體來說水分或氫是雜質。於是，在本發明的一個方式中，在形成半導體膜403之後，為了減少半導體膜403中的水分或氫等雜質(脫水化或脫氫化)，在減壓氛圍、氮或稀有氣體等惰性氣體氛圍下對半導體膜403進行加熱處理。
藉由對半導體膜403進行加熱處理，可以使半導體膜403中的水分或氫脫離。明確而言，以250℃以上且750℃以下，較佳的是以400℃以上且低於基板的應變點的溫度進行加熱處理，即可。藉由使用RTA法進行加熱處理， 可以在短時間內進行脫水化或脫氫化，由此即使在超過玻璃基板的應變點的溫度下也可以進行處理。在本實施方式中，在超乾燥空氣氛圍下以450℃進行1個小時左右的加熱處理。
注意，加熱處理裝置不侷限於電爐，還可以具備利用來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用由燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體如氬等的稀有氣體或者氮等。
在加熱處理中，較佳的是在氮或氦、氖、氬等的稀有氣體中不包含水分或氫等。或者，較佳的是，引入到加熱處理裝置的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)以上，較佳為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
藉由上述製程可以降低半導體膜403中的水分或氫濃度。另外，在半導體膜403中，在藉由上述加熱處理去除水分或氫的同時，會增加因氧的脫離導致的氧缺損。於是，較佳的是在進行上述加熱處理之後，進行對半導體膜 403供應氧的處理，來減少氧缺損。
藉由使用水分或氫濃度被降低且氧缺損被降低而高度純化的半導體膜403，可以形成耐壓性高且截止電流顯著低的電晶體513。
例如，藉由在含氧的氣體氛圍下進行加熱處理，可以對半導體膜403供應氧。可以在與上述用來降低水分或氫濃度的加熱處理同樣的條件下進行用來供應氧的加熱處理。但是，在氧氣體或使用超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀測量時的水分量為20ppm(露點換算為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)等的氛圍下進行用來供應氧的加熱處理。
較佳的是上述含氧的氣體中的水、氫等的濃度低。明確而言，較佳地包含在含氧的氣體中的雜質濃度為1ppm以下，較佳為0.1ppm以下。
或者，可以藉由使用離子植入法、離子摻雜法、電漿浸沒式離子植入法(Plasma-immersion ion implantation method)、電漿處理等，對半導體膜403供應氧。當藉由使用上述方法將氧供應到半導體膜403之後包含在半導體膜403中的結晶部受到損傷時，可以進行加熱處理來修復受到損傷的結晶部。
也可以藉由噴墨法形成用來形成半導體膜403的光阻掩罩。由於當藉由噴墨法形成光阻掩罩時不使用光掩模，因此可以縮減製造成本。
接著，如圖26C所示，在半導體膜403上形成絕緣膜之後，藉由使用光微影法的蝕刻將該絕緣膜加工為所希望的形狀，形成用作通道保護膜的島狀的絕緣膜408。絕緣膜408以重疊於導電膜407的方式設置於半導體膜403上。
絕緣膜408的厚度為50nm以上且600nm以下，較佳為100nm以上且400nm以下。另外，絕緣膜408可以使用與閘極絕緣膜402同樣的結構、材料形成。此外，絕緣膜408較佳的是與閘極絕緣膜402同樣地儘量不包含水分、氫等雜質，並較佳地包含超過化學計量組成的氧。藉由採用上述結構，由於可以將半導體膜403中的水分、氫等雜質濃度抑制得較低，且從絕緣膜408將氧供應到半導體膜403，所以可以獲得具有良好的電特性的電晶體513。
在本實施方式中，作為絕緣膜408使用藉由電漿CVD法形成的厚度為300nm的氧氮化矽膜。
此外，作為絕緣膜408，也可以使用至少包含In和Zn中的一方且藉由包含Ti、Zr、Hf、Ge、Ce等絕緣性比半導體膜403高的金屬氧化物。
例如，也可以將In-M1-M2-Zn類氧化物半導體用於絕緣膜408。注意，元素M1是包含在3A族、3B族和4A族中的元素中的3價的元素。元素M2是包含在4A族和4B族中的元素中的4價的元素。明確而言，當作為元素M1使用Ga時，在In-M1-M2-Zn類氧化物中，用4價的元素 代替3價的Ga的一部分。由於4價的元素比3價的元素多一個鍵，所以藉由用4價的元素代替3價的元素的一部分，可以提高構成In-M1-M2-Zn類氧化物的金屬元素(M1或M2)與氧的接合力。因此，藉由將In-M1-M2-Zn類氧化物用於絕緣膜408，可以提高絕緣膜408的絕緣性。明確而言，作為元素M2，可以舉出Ti、Zr、Hf、Ge、Ce等。
例如，藉由使用In：Zr：Ga：Zn=3：0.05：0.95：2的靶材並利用濺射法，形成使用In-M1-M2-Zn類氧化物的絕緣膜408。
此外，例如也可以將由化學式InMZnOx表示的In-M-Zn類氧化物用於絕緣膜408。作為元素M，應用In-M-Zn類氧化物的絕緣性比構成半導體膜403的金屬氧化物的絕緣性高的元素。例如，作為元素M，可以使用Ti、Zr、Hf、Ge、Ce等的4價的元素。由於4價的元素比3價的元素多一個鍵，所以在藉由作為元素M使用4價的元素的In-M-Zn類氧化物中元素M與氧的接合力較高。因此，藉由將In-M-Zn類氧化物用於絕緣膜408，可以提高絕緣膜408的絕緣性。
例如，作為元素M使用Zr的In-Zr-Zn類氧化物的能隙比In-Ga-Zn類氧化物的能隙(3.2eV左右)大。換言之，可以說In-Zr-Zn類氧化物的絕緣性比In-Ga-Zn類氧化物的絕緣性高。
另外，釔的電負性比Ga的電負性小。因此，當在In- M1-M2-Zn類氧化物中作為元素M2使用釔時，可以加大氧與元素M2的電負性上的差，由此可以進一步增強金屬氧化物中的藉由離子鍵與氧形成的接合。因此，即使作為元素M2使用釔，也可以提高使用In-M1-M2-Zn類氧化物的絕緣膜408的絕緣性。此外，當在In-M-Zn類氧化物中作為元素M使用釔時，可以加大氧與元素M的電負性上的差，由此可以進一步增強金屬氧化物中的藉由離子鍵與氧形成的接合。因此，即使作為元素M使用釔，也可以提高使用In-M-Zn類氧化物的絕緣膜408的絕緣性。
此外，In-M-Zn類氧化物中的元素M的含量為In的含量的0.3倍以上且小於1.3倍。此外，In-M-Zn類氧化物中的元素M的含量為Zn的含量的0.3倍以上且小於1.3倍。相對於元素M的In或Zn的相對數越少，絕緣膜408的絕緣性越高。
明確而言，當利用濺射法形成含元素M的金屬氧化物材料時，較佳地使用原子數比為In：M：Zn=1：1：1、3：1：3、3：2：4、2：1：3、4：5：4或4：2：3的金屬氧化物靶材。
藉由將In-M-Zn類氧化物或In-M1-M2-Zn類氧化物用於絕緣膜408，可以使絕緣膜408與半導體膜403之間的介面保持良好的狀態，因此可以使電晶體513的電特性良好。
另外，因用來形成絕緣膜408的蝕刻而露出的半導體膜403的表面容易附著雜質。上述雜質包含構成用於蝕刻 的蝕刻氣體或蝕刻劑的元素或者存在於進行了蝕刻的處理室內的元素等。作為上述雜質，明確而言，可以舉出硼、氯、氟、碳、鋁等。
當上述雜質附著在半導體膜403表面時，容易導致電晶體的截止電流的增加或電晶體的電特性的劣化。此外，在半導體膜403中容易產生寄生通道，而導致應該電分離的導電膜藉由半導體膜403容易彼此電連接。於是，在本發明的一個方式中，在用來形成絕緣膜408的蝕刻結束之後，進行用來去除附著在半導體膜403及絕緣膜408表面的雜質的洗滌處理。
可以使用TMAH(四甲基氫氧化銨)溶液等的鹼性溶液、水或稀氫氟酸等進行洗滌處理。明確而言，當將稀氫氟酸用於洗滌處理時，較佳地用水將50wt%的氫氟酸稀釋為1/102至1/105來將其用於洗滌處理。就是說，較佳的是將濃度為0.5 wt%至5×10-4wt%的稀氫氟酸用於洗滌處理。藉由進行洗滌處理，可以去除附著在半導體膜403及絕緣膜408表面的上述雜質。此外，藉由將稀氫氟酸用於洗滌處理，可以在去除半導體膜403的一部分的同時去除附著在半導體膜403上的雜質。
接著，在藉由濺射法或真空蒸鍍法在半導體膜403上形成導電膜之後，藉由利用光微影法的蝕刻對該導電膜進行構圖，如圖26D所示，在半導體膜403上形成以其間夾著絕緣膜408的方式設置的導電膜409及導電膜410。導電膜409及導電膜410用作電晶體513的源極電極或汲極 電極。
導電膜409及導電膜410可以使用與導電膜407同樣的結構、材料形成。當在形成導電膜409及導電膜410之後進行加熱處理時，較佳的是使導電膜409及導電膜410具有耐受該加熱處理的耐熱性。在本實施方式中，作為導電膜409及導電膜410使用厚度為150nm的鎢膜。
另外，當進行用來形成導電膜409及導電膜410的蝕刻時，以儘量不去除半導體膜403的方式適當地調節各個材料及蝕刻條件。根據蝕刻條件，有時半導體膜403中的露出的部分被部分地蝕刻，而形成槽部(凹部)。
在本實施方式中，藉由使用ICP蝕刻法的乾蝕刻，形成導電膜409及導電膜410。明確而言，首先在如下條件下進行乾蝕刻：作為蝕刻氣體的六氟化硫的流量為50sccm；反應壓力為1.5Pa；下部電極的溫度為70℃；施加到線圈型的電極的RF(13.56MHz)電力為500W；施加到下部電極(偏壓一側)的電力為50W，然後改為在如下條件下進行乾蝕刻：作為蝕刻氣體的三氯化硼的流量為60sccm；氯的流量為20sccm；反應壓力為1.9Pa；下部電極的溫度為21℃；施加到線圈型的電極的RF(13.56MHz)電力為450W；施加到下部電極(偏壓一側)的電力為100W，在乾蝕刻的中途改變條件來進行乾蝕刻。
另外，為了減少在光微影法中使用的掩模數及製程數，還可以使用由多色調掩模形成的光阻掩罩來進行蝕刻 製程，該多色調掩模是使透過的光具有多種強度的掩模。由於使用多色調掩模形成的光阻掩罩成為具有多種厚度的形狀，並且可以藉由進行蝕刻進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。因此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩罩。由此，可以減少曝光掩模數，所以能夠實現製程的簡化。
另外，因用來形成導電膜409及導電膜410的蝕刻而露出的半導體膜403及絕緣膜408的表面容易附著硼、氯、氟、碳、鋁等雜質。再者，在上述雜質中有時也包含構成導電膜409及導電膜410的元素。
當上述雜質附著在半導體膜403表面時，如上所述容易導致電晶體的截止電流的增加或電晶體的電特性的劣化。此外，在半導體膜403中容易產生寄生通道，而導致應該電分離的導電膜藉由半導體膜403容易彼此電連接。於是，在本發明的一個方式中，在用來形成導電膜409及導電膜410的蝕刻結束之後，進行用來去除附著在半導體膜403及絕緣膜408表面的雜質的洗滌處理。
可以使用TMAH溶液等的鹼性溶液、水或稀氫氟酸等進行洗滌處理。明確而言，當將稀氫氟酸用於洗滌處理時，較佳地用水將50wt%的氫氟酸稀釋為1/102至1/105來將其用於洗滌處理。就是說，較佳的是將濃度為0.5 wt%至5×10-4wt%的稀氫氟酸用於洗滌處理。藉由進行洗滌處理，可以去除附著在半導體膜403及絕緣膜408表面 的上述雜質。此外，藉由將稀氫氟酸用於洗滌處理，可以在去除半導體膜403的一部分的同時去除附著在半導體膜403上的雜質。
另外，在本實施方式中說明如下情況：分別在形成絕緣膜408之後以及在形成導電膜409及導電膜410之後進行以去除蝕刻後的雜質為目的的洗滌處理，即一共進行兩次洗滌處理。但是在本發明的一個方式中也可以僅進行一次上述洗滌處理。
另外，圖29是上述製程結束時的發光裝置的俯視圖。沿著圖29的點劃線D5-D6的剖面圖相當於圖26D。
接著，如圖27A所示，以覆蓋半導體膜403、絕緣膜408、導電膜409及導電膜410的方式形成絕緣膜411。絕緣膜411較佳的是儘量不包含水分、氫等雜質，既可以是單層的絕緣膜，又可以是由層疊的多個絕緣膜構成的絕緣膜。當在絕緣膜411中含有氫時，氫侵入半導體膜403或因氫抽出半導體膜403中的氧，由此半導體膜403表面近旁低電阻化(n型化)。此外，在低電阻化了的半導體膜403表面近旁容易形成寄生電容，有可能因寄生電容導致導電膜409或導電膜410與半導體膜403上的其他導電膜彼此電連接。因此，重要的是，為了使絕緣膜411成為儘量不包含氫的膜，在成膜方法中不使用氫。
另外，即使進行了上述洗滌處理，當在形成絕緣膜411之前基板400暴露於大氣時，有時包含在大氣中的碳等雜質附著在半導體膜403及絕緣膜408表面。於是，在 本發明的一個方式中，也可以在用來形成絕緣膜411的處理室內，在形成絕緣膜411之前，藉由氧、一氧化二氮或稀有氣體(典型的是氬)等的電漿處理洗滌附著在半導體膜403及絕緣膜408表面的碳等雜質，從而去除碳等雜質。在藉由電漿處理去除雜質之後，以不使基板400暴露於大氣的方式形成絕緣膜411，由此可以防止雜質侵入到半導體膜403及絕緣膜408與絕緣膜411之間的介面近旁，從而可以防止電晶體的截止電流的增加或電晶體的電特性的劣化。
另外，上述絕緣膜411較佳地使用阻擋性高的材料。例如，作為阻擋性高的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜或氮氧化鋁膜等。當使用多個層疊的絕緣膜時，將含氧的氧化矽膜、氧氮化矽膜等的絕緣膜形成在與上述阻擋性高的絕緣膜相比接近半導體膜403一側。然後，以夾著含氧的絕緣膜且與半導體膜403重疊的方式形成阻擋性高的絕緣膜。藉由使用阻擋性高的絕緣膜，可以防止水分或氫等雜質侵入到半導體膜403內、閘極絕緣膜402內或半導體膜403與其他絕緣膜的介面及其近旁。
另外，當作為絕緣膜411使用多個層疊的絕緣膜時，作為第一層以外的絕緣膜，例如可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂或環氧樹脂等具有耐熱性的有機材料。另外，除了上述有機材料之外，也可以使用矽氧烷類樹脂、氧化矽、氮化矽、氧氮化 矽、氮氧化矽、鋁土等。矽氧烷類樹脂是以矽(Si)與氧(O)的鍵為骨架結構的材料。作為取代基，除了氫以外，還可以具有氟、氟基團、有機基(例如，烴基、芳香烴)之中的至少一種。此外，絕緣膜411可以根據其材料藉由CVD法、濺射法、旋塗、浸漬、噴塗、液滴噴出法(噴墨法)、印刷法(絲網印刷、膠版印刷等)等的方法來形成。或者，也可以使用刮刀、輥塗機、幕塗機或刮刀塗佈機等的工具形成絕緣膜411。或者，作為第一層以外的絕緣膜，也可以使用藉由化學氣相沉積法並使用有機矽烷形成的氧化矽膜。對於有機矽烷來說，可以使用四乙氧基矽烷(TEOS：Si(OC2H5)4)、三甲基矽烷(TMS：(CH3)3SiH)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽胺烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)或三(二甲胺基)矽烷(SiH(N(CH3)2)3)等。
在本實施方式中，作為絕緣膜411使用藉由濺射法形成的厚度為300nm的氧化矽膜。進行成膜時的基板溫度為室溫以上且300℃以下，即可。在本實施方式中採用100℃。
接著，如圖27B所示，藉由使用光微影法的蝕刻將閘極絕緣膜402、半導體膜403及絕緣膜411加工為所希望的形狀，由此形成開口部412至開口部414。
在本實施方式中，藉由使用ICP蝕刻法的乾蝕刻，對閘極絕緣膜402、半導體膜403及絕緣膜411進行構圖。 明確而言，在如下條件下進行乾蝕刻：作為蝕刻氣體的三氟甲烷、氦、甲烷的流量分別為22.5sccm、127.5sccm、5sccm；反應壓力為3.5Pa；下部電極的溫度為21℃；施加到線圈型的電極的RF(13.56MHz)電力為475W；施加到下部電極(偏壓一側)的電力為300W。
由於形成開口部413的區域重疊於形成有導電膜409的區域的一部分，所以在開口部413中部分地露出導電膜409。
另外，圖30是上述製程結束時的發光裝置的俯視圖。沿著圖30的點劃線D5-D6的剖面圖相當於圖27B。
接著，如圖27B所示，在開口部413中形成接觸於導電膜409的導電膜416。導電膜416用作像素電極，其一部分還設置在絕緣膜411上。
接著，如圖27C所示，以覆蓋導電膜416的一部分的方式在導電膜416上形成具有開口部418的絕緣膜417。在絕緣膜417的開口部418中導電膜416的一部分露出。絕緣膜417可以使用有機樹脂膜、無機絕緣膜或矽氧烷絕緣膜來形成。例如，作為有機樹脂膜，可以使用丙烯酸樹脂、聚醯亞胺、聚醯胺等，而作為無機絕緣膜，可以使用氧化矽、氮氧化矽等。尤其是藉由將感光性有機樹脂膜用作絕緣膜417並在導電膜416上形成開口部418，使開口部418的側壁形成為具有連續曲率的傾斜面，可以防止導電膜416與後面形成的導電膜420連接。可以藉由液滴噴射法或印刷法形成用來形成開口部418的掩模。此外，絕 緣膜417本身也可以藉由液滴噴出法或印刷法形成。
接著，在導電膜416及絕緣膜417上依次層疊形成EL層419及導電膜420。藉由上述製程，在絕緣膜417的開口部418中，可以形成依次層疊有導電膜416、EL層419及導電膜420的發光元件515。
另外，發光元件515既可以具有從發光元件515向基板400的方向發射光的頂部發射結構，又可以具有從發光元件515向與基板400的方向相反一側發射光的底部發射結構。或者，也可以具有從發光元件515向基板400的方向及與基板400的方向相反一側發射光的雙面發射結構。根據上述三個結構中的為目的的結構決定導電膜416、導電膜420的材料及厚度。
明確而言，作為導電膜416或導電膜420，可以使用除了氧化銦、氧化銦-氧化錫(ITO：Indium Tin Oxide)、包含矽或氧化矽的氧化銦-氧化錫、氧化銦-氧化鋅(Indium Zinc Oxide)、包含氧化鎢及氧化鋅的氧化銦、包含氮的Al-Zn類氧化物半導體、包含氮的Zn類氧化物半導體、包含氮的Sn-Zn類氧化物半導體、金(Au)、鉑(Pt)、鎳(Ni)、鎢(W)、鉻(Cr)、鉬(Mo)、鐵(Fe)、鈷(Co)、銅(Cu)、鈀(Pd)、鈦(Ti)之外，還可以使用屬於元素週期表中第1族或第2族的元素，即：諸如鋰(Li)和銫(Cs)等的鹼金屬；諸如鎂(Mg)、鈣(Ca)和鍶(Sr)等的鹼土金屬；包含它們的合金(MgAg、AlLi)；諸如銪(Eu)和鐿(Yb) 等的稀土金屬；包含它們的合金等。另外，例如在藉由濺射法或蒸鍍法(包括真空蒸鍍法)等使用上述材料形成導電膜之後，藉由使用光微影法的蝕刻將該導電膜加工為所希望的形狀，可以形成導電膜416。
另外，當形成發光元件515時，為了不使發光元件515暴露於外氣，較佳的是將發光元件515封入在基板400與覆蓋材料之間。
另外，在本實施方式中示出作為電晶體513使用單閘結構的電晶體的情況，但是根據需要，藉由具有電連接的多個導電膜407，也可以形成具有多個通道形成區的多閘結構的電晶體。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式9
在根據本發明的一個方式的發光裝置中，可以採用彩色濾光片方式，其中藉由組合發射白色等單色光的發光元件和彩色濾光片進行全彩色影像的顯示。或者可以採用使用彼此發射彼此不同的色調的光的多個發光元件進行全彩色影像的顯示的方式。該方式由於根據對應的顏色分別塗布設置在發光元件所具有的一對電極之間的EL層，因此被稱為分別塗布方式。
當採用分別塗布方式時，通常，使用金屬掩模等掩模藉由蒸鍍法進行EL層的分別塗布。由此，像素的尺寸依賴於藉由蒸鍍法的EL層的分別塗布精度。另一方面，當 採用彩色濾光片方式時，與分別塗布法不同，不需要進行EL層的分別塗布。因此，與採用分別塗布方式的情況相比，容易縮小像素的尺寸，從而可以實現高精細的像素部。
另外，作為發光裝置的結構有：從形成有電晶體的基板，所謂的元件基板一側取出發光元件的光的底部發射結構；以及從元件基板的相反一側取出發光元件的光的頂部發射結構。當採用頂部發射結構時，因為發光元件所發射的光不被佈線、電晶體、電容元件等各種元件遮擋，所以與採用底部發射結構時相比，可以提高從像素取出光的效率。因此，即使降低供應到發光元件的電流值，頂部發射結構也可以得到高亮度，所以可以提高發光元件的使用壽命。
此外，在根據本發明的一個方式的發光裝置中，也可以採用使從EL層發射的光諧振在發光元件內的微腔(光學微諧振腔)結構。藉由採用微腔結構，可以提高從發光元件取出具有特定波長的光的效率，因此可以提高像素部的亮度和色純度。
圖31示出像素的剖面圖作為一個例子。此外，在圖31中示出對應紅色的像素的剖面的一部分、對應藍色的像素的剖面的一部分、對應綠色的剖面的一部分。
明確地說，圖31示出對應紅色的像素340r、對應綠色的像素340g、對應藍色的像素340b。像素340r、像素340g、像素340b分別具有陽極715r、陽極715g、陽極 715b。上述陽極715r、陽極715g、陽極715b在像素340r、像素340g、像素340b的每一個中設置在形成於基板740上的絕緣膜750上。
並且，在陽極715r、陽極715g及陽極715b上設置有具有絕緣膜的隔壁730。隔壁730具有開口部，在上述開口部中陽極715r、陽極715g及陽極715b的一部分分別露出。另外，以覆蓋上述露出的區域的方式在隔壁730上依次層疊EL層731與對可見光具有透過性的陰極732。
陽極715r、EL層731和陰極732彼此重疊的部分相當於對應紅色的發光元件741r。陽極715g、EL層731和陰極732彼此重疊的部分相當於對應綠色的發光元件741g。陽極715b、EL層731和陰極732彼此重疊的部分相當於對應藍色的發光元件741b。
基板742以夾著發光元件741r、發光元件741g及發光元件741b的方式與基板740相對。在基板742上設置有對應像素340r的著色層743r、對應像素340g的著色層743g以及對應像素340b的著色層743b。著色層743r是對應紅色的波長區域的光透過率高於其他波長區域的光透過率的層，著色層743g是對應綠色的波長區域的光透過率高於其他波長區域的光透過率的層，並且著色層743b是對應藍色的波長區域的光透過率高於其他波長區域的光透過率的層。
並且，在基板742上以覆蓋著色層743r、著色層743g、著色層743b的方式設置有保護層744。保護層744 是用來保護著色層743r、著色層743g、著色層743b的對可見光具有透過性的層，並且較佳地使用平坦性高的樹脂材料。可以組合著色層743r、著色層743g及著色層743b以及保護層744而將其看作彩色濾光片，也可以組合著色層743r、著色層743g及著色層743b的每一個看作彩色濾光片。
並且，在圖31中，作為陽極715r，依次層疊可見光的反射率高的導電膜745r、可見光的透過率高於上述導電膜745r的可見光的透過率的導電膜746r而使用。此外，作為陽極715g，依次層疊可見光的反射率高的導電膜745g、可見光的透過率高於上述導電膜745g的可見光的透過率的導電膜746g而使用。此外，將導電膜746g的膜厚度設定為小於導電膜746r的膜厚度。此外，作為陽極715b使用可見光的反射率高的導電膜745b。
因此，在圖31所示的發光裝置中，在發光元件741r中從EL層731發射的光的光程長度可以由導電膜745r與陰極732之間的距離而調節。另外，在發光元件741g中從EL層731發射的光的光程長度可以由導電膜745g與陰極732之間的距離而調節。另外，在發光元件741b中從EL層731發射的光的光程長度可以由導電膜745b與陰極732之間的距離而調節。
在本發明的一個方式中也可以採用微腔結構，在該微腔結構中藉由根據分別對應發光元件741r、發光元件741g、發光元件741b的光波長調整上述光程長度，使從 EL層731發射的光諧振在上述各發光元件內。
藉由作為根據本發明的一個方式的發光裝置採用上述微腔結構，從發光元件741r發射的光中，由於諧振而具有對應紅色的波長的光的強度提高。因此，藉由著色層743r得到的紅色光的色純度及亮度提高。另外，在從發光元件741g發射的光中，由於諧振而具有對應綠色的波長的光的強度提高。因此，藉由著色層743g得到的綠色光的色純度及亮度提高。另外，在從發光元件741b發射的光中，由於諧振而具有對應藍色的波長的光的強度提高。因此，藉由著色層743b得到的藍色光的色純度及亮度提高。
注意，在圖31中示出使用對應紅色、綠色、藍色的三種顏色像素的結構，但是本發明的一個方式不侷限於該結構。作為在本發明的一個方式中使用的顏色的組合，例如可以使用紅色、綠色、藍色和黃色(yellow)的四種顏色或者青色(cyan)、洋紅色(magenta)、黃色的三種顏色。或者，作為上述顏色的組合，可以使用淡色的紅色、綠色、藍色以及濃色的紅色、綠色、藍色的六種顏色。或者，作為上述顏色的組合，可以使用紅色、綠色、藍色、青色、洋紅色和黃色的六種顏色。
另外，例如，使用紅色、綠色及藍色的像素能夠表現的顏色侷限於顯示在色度圖上的對應於各發光顏色的三點所形成的三角形的內側的顏色。從而，如使用紅色、綠色、藍色和黃色的情況那樣，藉由另行追加其發光顏色存 在於色度圖上的該三角形的外側的發光元件，可以擴大在該發光裝置中能夠表現的顏色範圍，而使顏色再現特性變為豐富。
另外，在圖31中，在發光元件741r、發光元件741g以及發光元件741b中其光波長λ最短的發光元件741b中，藉由將可見光的反射率高的導電膜745b用作陽極調整光程長度，並且在其他發光元件741r、發光元件741g中，藉由使用其膜厚度彼此不同的導電膜746r及導電膜746g調整光程長度。在本發明的一個方式中，在其光波長λ最短的發光元件741b中也可以在可見光的反射率高的導電膜745b上設置如導電膜746r及導電膜746g那樣的透過率高的導電膜。但是，如圖31所示那樣，與當所有的發光元件中將透過率高的導電膜用作陽極時相比，當在其光波長λ最短的發光元件741b中使用可見光的反射率高的導電膜745b構成陽極時，陽極的製程被簡化，所以是較佳的。
另外，在很多情況下，與可見光的透過率高的導電膜746r及導電膜746g的功函數相比，可見光的反射率高的導電膜745b的功函數小。因此，在其光波長λ最短的發光元件741b中，與發光元件741r及發光元件741g相比，難以進行從陽極715b到EL層731的電洞注入，因此有發光效率低的趨勢。由此，在本發明的一個方式中，在其光波長λ最短的發光元件741b中，在EL層731中的接觸於可見光的反射率高的導電膜745b的層中，較佳地使用含 有電洞傳輸性高的物質及對該電洞傳輸性高的物質呈現受體性(電子接受性)的物質的複合材料。藉由接觸陽極715b形成上述複合材料，容易進行從陽極715b到EL層731的電洞注入，而可以提高發光元件741b的發光效率。
作為呈現受體性的物質，可以舉出7，7，8，8-四氰基-2，3，5，6-四氟喹啉並二甲烷(簡稱：F4-TCNQ)、氯醌等。另外，還可以舉出過渡金屬氧化物。另外，可以舉出屬於元素週期表中第4族至第8族的金屬的氧化物。明確而言，較佳地使用氧化釩、氧化鈮、氧化鉭、氧化鉻、氧化鉬、氧化鎢、氧化錳和氧化錸，這是因為它們具有高受體性。尤其，較佳地使用氧化鉬，因為氧化鉬在大氣中穩定且其吸濕性低，所以容易進行處理。
作為用於複合材料的電洞傳輸性高的物質，可以使用芳香胺化合物、咔唑衍生物、芳香烴、高分子化合物(低聚物、樹枝狀聚合物、聚合物等)等各種化合物。另外，用於複合材料的有機化合物較佳的是電洞傳輸性高的有機化合物。明確地說，較佳為具有10-6cm2/Vs以上的電洞遷移率的物質。但是，只要是電洞傳輸性高於電子傳輸性的物質，就還可以使用上述以外的物質。
另外，作為可見光的反射率高的導電膜745r、導電膜745g、導電膜745b，例如可以以單層或疊層形成鋁、銀或包含這些金屬材料的合金等。此外，也可以層疊反射率高的導電膜和薄的導電膜(較佳為20nm以下，更佳為10nm以下)而形成導電膜745r、導電膜745g、導電膜745b。 例如，藉由在反射率高的導電膜上層疊薄的鈦膜或薄的鉬膜形成導電膜745b，可以防止在反射率高的導電膜(鋁、包含鋁的合金或銀等)的表面上形成氧化膜。
此外，例如將氧化銦、氧化錫、氧化鋅、銦錫氧化物、銦鋅氧化物等用作可見光的透過率高的導電膜746r及導電膜746g。
另外，例如藉由層疊透過光的程度的薄的導電膜(較佳為20nm以下，更佳為10nm以下)和由導電金屬氧化物構成的導電膜可以形成陰極732。透過光的程度的薄的導電膜可以使用銀、鎂或包含這些金屬材料的合金等的單層或疊層形成。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、銦錫氧化物、銦鋅氧化物或包含氧化矽的這些金屬氧化物材料。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式10
接著，參照圖32A和圖32B說明根據本發明的一個方式的發光裝置的面板的外觀。圖32A相當於利用密封材料6005黏合基板6001和對置基板6006而成的面板的俯視圖，而圖32B相當於沿著圖32A的點劃線E1-E2的剖面圖。
以圍繞設置在基板6001上的像素部6002和掃描線驅動電路6004的方式設置有密封材料6005。另外，在像素部6002和掃描線驅動電路6004上設置有基板6006。因 此，像素部6002和掃描線驅動電路6004與填充材料6007一起由基板6001、密封材料6005和基板6006密封。
作為填充材料6007，除了氮或氬等惰性氣體之外，也可以使用紫外線固化樹脂或熱固性樹脂。作為密封材料6005，可以使用樹脂(紫外線固化樹脂、熱固性樹脂等)或玻璃粉等。
另外，在基板6001上的與由密封材料6005圍繞的區域不同的區域中安裝有形成有信號線驅動電路6003的基板6021。圖32B例示信號線驅動電路6003所包括的電晶體6009。另外，在本實施方式中示出掃描線驅動電路6004與像素部6002一起形成在基板6001上的情況，但是也可以將形成在其他基板上的掃描線驅動電路6004安裝在基板6001上。此外，在本實施方式中示出將形成在基板6021上的信號線驅動電路6003安裝在基板6001上的情況，但是也可以將信號線驅動電路6003與像素部6002一起形成在基板6001上。或者，也可以將信號線驅動電路6003的一部分或掃描線驅動電路6004的一部分與像素部6002一起形成在基板6001上。
此外，設置在基板6001上的像素部6002和掃描線驅動電路6004具有多個電晶體。圖32B示出像素部6002所包括的電晶體6008及電晶體6010。液晶元件6011所具有的像素電極6030與電晶體6010連接。像素電極6030、反電極6031以及EL層6029重疊的部分相當於發光元件6011。
此外，形成在基板6006上的遮蔽膜6040重疊於形成有電晶體6008及電晶體6010的區域。另外，在基板6006上形成有用作濾色片的僅使特定波長區的可見光優先透過的著色層6041，著色層6041重疊於形成有發光元件6011的區域。
藉由在每個像素中設置優先透過對應於紅色、藍色、綠色的波長區的光的著色層6041並使用可以獲得白光的發光元件6011，可以顯示全彩色的影像。或者，組合可以獲得紅光的發光元件6011與對應於紅色的著色層6041，組合可以獲得藍光的發光元件6011與對應於藍色的著色層6041，並且組合可以獲得綠光的發光元件6011與對應於綠色的著色層6041，可以顯示色純度高的全彩色影像。或者，不設置著色層6041，而藉由將分別可以獲得紅光、藍光、綠光的多個發光元件6011設置在像素部6002中，可以顯示全彩色影像。
另外，在圖32B中示出在基板6006一側設置遮蔽膜6040及著色層6041的情況，但是也可以在基板6001一側設置遮蔽膜6040及著色層6041。可以根據光入射到發光元件6011的方向及光透過發光元件6011射出的方向適當地設定遮蔽膜6040及著色層6041的設置位置。
此外，提供給信號線驅動電路6003、掃描線驅動電路6004以及像素部6002的各種信號及電位，由連接端子6016藉由引導佈線6014及6015提供。連接端子6016藉由各向異性導電膜6019與FPC6018所具有的端子電連 接。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式11
圖33是根據本發明的一個方式的發光裝置的透視圖的一個例子。
圖33所示的發光裝置具有面板2601、電路基板2602、COF膠帶2603及形成有信號線驅動電路的晶片2604。形成有信號線驅動電路的晶片2604藉由COF(Chip On Film)法連接到COF膠帶2603。在電路基板2602中設置有生成輸入到面板2601中的各種信號的電路或處理這些信號的電路等。此外，從電路基板2602藉由COF膠帶2603將各種信號及電位輸入到面板2601。
面板2601具有設置有多個像素的像素部2605及掃描線驅動電路2606。掃描線驅動電路2606按行選擇像素部2605所具有的多個像素。設置有晶片2604的信號線驅動電路控制對用掃描線驅動電路2606選擇的行中的像素的影像信號的輸入。
另外，也可以使用FPC(Flexible Printed Circuit：撓性印刷電路)等代替COF膠帶2603以使電路基板2602與面板2601電連接。
此外，當使用COF膠帶2603時，也可以在另行準備的晶片上形成電路基板2602中的部分電路，然後藉由COF法使該晶片連接到COF膠帶2603。另外，也可以在 晶片上形成掃描線驅動電路2606的一部分或整體或者信號線驅動電路的一部分，然後藉由COF法使該晶片連接到COF膠帶2603。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式12
根據本發明的一個方式的液晶顯示裝置可以用於顯示設備、個人電腦、具備儲存介質的影像再現裝置(典型地是，能夠再現如DVD(Digital Versatile Disc：數位通用磁片)等儲存介質並具有能夠顯示其影像的顯示器的裝置)。此外，作為能夠使用根據本發明的一個方式的液晶顯示裝置或發光裝置的電子裝置，可以舉出行動電話、包括可攜式在內的遊戲機、可攜式資訊終端、電子書閱讀器、攝像機和數位相機等影像拍攝裝置、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再現裝置(例如，汽車音頻系統和數位音頻播放器等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、自動售貨機等。圖16A至圖16E示出這樣的電子裝置的具體示例。
圖16A是可攜式遊戲機，其包括外殼5001、外殼5002、顯示部5003、顯示部5004、麥克風5005、揚聲器5006、操作鍵5007、觸控筆5008等。藉由將根據本發明的一個方式的液晶顯示裝置或發光裝置用於顯示部5003或顯示部5004，可以提供可靠性高的可攜式遊戲機。另外，圖16A所示的可攜式遊戲機具有顯示部5003及顯示 部5004兩個顯示部，但是可攜式遊戲機所具有的顯示部的數目不侷限於此。
圖16B是顯示設備，其包括外殼5201、顯示部5202、支架5203等。藉由將根據本發明的一個方式的液晶顯示裝置或發光裝置用於顯示部5202，可以提供可靠性高的顯示設備。注意，顯示裝置包括顯示資訊的所有顯示設備，例如用於個人電腦、電視廣播接收以及廣告顯示等的顯示設備。
圖16C是筆記本式個人電腦，其包括外殼5401、顯示部5402、鍵盤5403及指向裝置5404等。藉由將根據本發明的一個方式的液晶顯示裝置或發光裝置用於顯示部5402，可以提供可靠性高的筆記本式個人電腦。
圖16D是可攜式資訊終端，其包括第一外殼5601、第二外殼5602、第一顯示部5603、第二顯示部5604、連接部5605、操作鍵5606等。第一顯示部5603設置在第一外殼5601中，第二顯示部5604設置在第二外殼5602中。並且，第一外殼5601與第二外殼5602藉由連接部5605連接，第一外殼5601與第二外殼5602之間的角度可以藉由連接部5605改變。第一顯示部5603中的影像可以根據由連接部5605形成的第一外殼5601與第二外殼5602之間的角度進行切換。另外，也可以對第一顯示部5603和第二顯示部5604中的至少一個使用附加有位置輸入裝置的功能的液晶顯示裝置或發光裝置。另外，可以藉由對液晶顯示裝置或發光裝置設置觸摸屏來使其具有位置輸入 裝置的功能。或者，也可以藉由在液晶顯示裝置或發光裝置的像素部中設置被稱為光電感測器的光電轉換元件來使其具有位置輸入裝置的功能。藉由將根據本發明的一個方式的液晶顯示裝置或發光裝置用於第一顯示部5603或第二顯示部5604，可以提供可靠性高的可攜式資訊終端。
圖16E是攝像機，其包括第一外殼5801、第二外殼5802、顯示部5803、操作鍵5804、透鏡5805、連接部5806等。操作鍵5804及透鏡5805設置在第一外殼5801中，顯示部5803設置在第二外殼5802中。並且，第一外殼5801與第二外殼5802藉由連接部5806連接，第一外殼5801與第二外殼5802之間的角度可以藉由連接部5806改變。顯示部5803中的影像可以根據由連接部5806形成的第一外殼5801與第二外殼5802之間的角度進行切換。藉由將根據本發明的一個方式的液晶顯示裝置或發光裝置用於顯示部5803，可以提供可靠性高的攝像機。
本實施方式可以與其他實施方式適當地組合而實施。
10‧‧‧像素部
11‧‧‧像素
12‧‧‧電晶體
13‧‧‧液晶元件
14‧‧‧電容元件
100‧‧‧電晶體
101‧‧‧閘極電極
102‧‧‧閘極絕緣膜
103‧‧‧半導體膜
104‧‧‧絕緣膜
105‧‧‧導電膜
106a‧‧‧導電膜
106b‧‧‧導電膜
107‧‧‧絕緣膜
108‧‧‧開口部
109‧‧‧像素電極
110‧‧‧開口部
111‧‧‧導電膜
202‧‧‧基板
203‧‧‧導電膜
204‧‧‧閘極絕緣膜
205‧‧‧半導體膜
206‧‧‧絕緣膜
207‧‧‧導電膜
208‧‧‧導電膜
210‧‧‧導電膜
211‧‧‧導電膜
212‧‧‧絕緣膜
213‧‧‧開口部
213a‧‧‧開口部
213b‧‧‧開口部
214‧‧‧開口部
215‧‧‧導電膜
216‧‧‧導電膜
217‧‧‧絕緣膜
300‧‧‧電晶體
301‧‧‧閘極電極
302‧‧‧閘極絕緣膜
303‧‧‧半導體膜
304‧‧‧絕緣膜
305‧‧‧導電膜
306a‧‧‧導電膜
306b‧‧‧導電膜
307‧‧‧絕緣膜
308‧‧‧開口部
309‧‧‧像素電極
310‧‧‧開口部
311‧‧‧導電膜
320‧‧‧絕緣膜
321‧‧‧開口部
322‧‧‧EL層
323‧‧‧反電極
324‧‧‧發光元件
340b‧‧‧像素
340g‧‧‧像素
340r‧‧‧像素
400‧‧‧基板
401‧‧‧導電膜
402‧‧‧閘極絕緣膜
403‧‧‧半導體膜
404‧‧‧絕緣膜
405‧‧‧導電膜
406‧‧‧導電膜
407‧‧‧導電膜
408‧‧‧絕緣膜
409‧‧‧導電膜
410‧‧‧導電膜
411‧‧‧絕緣膜
412‧‧‧開口部
412a‧‧‧開口部
412b‧‧‧開口部
413‧‧‧開口部
414‧‧‧開口部
415‧‧‧導電膜
416‧‧‧導電膜
417‧‧‧絕緣膜
418‧‧‧開口部
419‧‧‧EL層
420‧‧‧導電膜
510‧‧‧像素部
511‧‧‧像素
512‧‧‧電晶體
513‧‧‧電晶體
514‧‧‧電容元件
515‧‧‧發光元件
715b‧‧‧陽極
715g‧‧‧陽極
715r‧‧‧陽極
730‧‧‧隔壁
731‧‧‧EL層
732‧‧‧陰極
740‧‧‧基板
741b‧‧‧發光元件
741g‧‧‧發光元件
741r‧‧‧發光元件
742‧‧‧基板
743b‧‧‧著色層
743g‧‧‧著色層
743r‧‧‧著色層
744‧‧‧保護層
745b‧‧‧導電膜
745g‧‧‧導電膜
745r‧‧‧導電膜
746g‧‧‧導電膜
746r‧‧‧導電膜
750‧‧‧絕緣膜
1601‧‧‧面板
1602‧‧‧擴散板
1603‧‧‧稜鏡片
1604‧‧‧擴散板
1605‧‧‧導光板
1606‧‧‧反射板
1607‧‧‧光源
1608‧‧‧電路基板
1609‧‧‧COF膠帶
1610‧‧‧FPC
1611‧‧‧基板
1620‧‧‧背光
2601‧‧‧面板
2602‧‧‧電路基板
2603‧‧‧COF膠帶
2604‧‧‧晶片
2605‧‧‧像素部
2606‧‧‧掃描線驅動電路
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧對置基板
4007‧‧‧液晶層
4009‧‧‧電晶體
4010‧‧‧電晶體
4011‧‧‧液晶元件
4014‧‧‧佈線
4016‧‧‧連接端子
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4021‧‧‧基板
4030‧‧‧像素電極
4031‧‧‧反電極
4035‧‧‧隔離物
4040‧‧‧遮蔽膜
4041‧‧‧著色層
5001‧‧‧外殼
5002‧‧‧外殼
5003‧‧‧顯示部
5004‧‧‧顯示部
5005‧‧‧麥克風
5006‧‧‧揚聲器
5007‧‧‧操作鍵
5008‧‧‧觸控筆
5201‧‧‧外殼
5202‧‧‧顯示部
5203‧‧‧支架
5401‧‧‧外殼
5402‧‧‧顯示部
5403‧‧‧鍵盤
5404‧‧‧指向裝置
5601‧‧‧外殼
5602‧‧‧外殼
5603‧‧‧顯示部
5604‧‧‧顯示部
5605‧‧‧連接部
5606‧‧‧操作鍵
5801‧‧‧外殼
5802‧‧‧外殼
5803‧‧‧顯示部
5804‧‧‧操作鍵
5805‧‧‧透鏡
5806‧‧‧連接部
6001‧‧‧基板
6002‧‧‧像素部
6003‧‧‧信號線驅動電路
6004‧‧‧掃描線驅動電路
6005‧‧‧密封材料
6006‧‧‧基板
6007‧‧‧填充材料
6008‧‧‧電晶體
6009‧‧‧電晶體
6010‧‧‧電晶體
6011‧‧‧發光元件
6014‧‧‧佈線
6016‧‧‧連接端子
6018‧‧‧FPC
6019‧‧‧各向異性導電膜
6021‧‧‧基板
6029‧‧‧EL層
6030‧‧‧像素電極
6031‧‧‧反電極
6040‧‧‧遮蔽膜
6041‧‧‧著色層
在圖式中：圖1A和圖1B是示出液晶顯示裝置的結構的圖；圖2是示出液晶顯示裝置的結構的圖；圖3A和圖3B是示出液晶顯示裝置的結構的圖；圖4A和圖4B是示出液晶顯示裝置的結構的圖；圖5是液晶顯示裝置的像素的俯視圖； 圖6A和圖6B是液晶顯示裝置的像素的剖面圖；圖7是示出液晶顯示裝置的結構的圖；圖8A和圖8B是液晶顯示裝置的像素部的結構及像素的電路圖；圖9A至圖9D是示出液晶顯示裝置的製造方法的圖；圖10A至圖10C是示出液晶顯示裝置的製造方法的圖；圖11是示出液晶顯示裝置的製造方法的圖；圖12是示出液晶顯示裝置的製造方法的圖；圖13是示出液晶顯示裝置的製造方法的圖；圖14A和圖14B是示出面板的結構的圖；圖15是液晶顯示裝置的透視圖；圖16A至圖16E是電子裝置的圖；圖17A和圖17B是示出發光裝置的結構的圖；圖18是示出發光裝置的結構的圖；圖19A和圖19B是示出發光裝置的結構的圖；圖20A和圖20B是示出發光裝置的結構的圖；圖21是發光裝置的像素的俯視圖；圖22是發光裝置的像素的剖面圖；圖23是發光裝置的像素的剖面圖；圖24A和24B是發光裝置的像素部的結構及像素的電路圖；圖25是示出發光裝置的結構的圖； 圖26A至圖26D是示出發光裝置的製造方法的圖；圖27A至圖27C是示出發光裝置的製造方法的圖；圖28是示出發光裝置的製造方法的圖；圖29是示出發光裝置的製造方法的圖；圖30是示出發光裝置的製造方法的圖；圖31是像素的剖面圖；圖32A和圖32B是示出面板的結構的圖；圖33是發光裝置的透視圖。
100‧‧‧電晶體
101‧‧‧閘極電極
102‧‧‧閘極絕緣膜
103‧‧‧半導體膜
104‧‧‧絕緣膜
105‧‧‧導電膜
106a‧‧‧導電膜
106b‧‧‧導電膜
107‧‧‧絕緣膜
108‧‧‧開口部
109‧‧‧像素電極
110‧‧‧開口部

Claims (22)

  1. 一種顯示裝置，包括：基板；該基板上的閘極電極；該閘極電極上的閘極絕緣膜；隔著該閘極絕緣膜在該閘極電極上的半導體膜；隔著該閘極絕緣膜及該半導體膜在該閘極電極上的第一絕緣膜；該半導體膜及該第一絕緣膜上的源極電極及汲極電極，其中該第一絕緣膜設置在該源極電極與該汲極電極之間；該半導體膜上的第一導電膜；該源極電極、該汲極電極、該第一絕緣膜及該半導體膜上的第二絕緣膜；在該第二絕緣膜上且電連接於該源極電極和該汲極電極中的一方的像素電極；以及該閘極絕緣膜、該半導體膜及該第二絕緣膜中的第一開口部，其中該第一開口部設置在該第一導電膜與該源極電極和該汲極電極中的一方之間。
  2. 根據申請專利範圍第1項之顯示裝置，還包括在該第二絕緣膜中且重疊於該源極電極和該汲極電極中的該一方的第二開口部，其中該像素電極設置在該第二開口部中。
  3. 根據申請專利範圍第1項之顯示裝置，其中該像 素電極設置在該第一開口部中。
  4. 根據申請專利範圍第3項之顯示裝置，其中該像素電極接觸於該基板。
  5. 根據申請專利範圍第1項之顯示裝置，還包括該基板上的第二導電膜，其中該閘極絕緣膜、該半導體膜及該第二絕緣膜設置在該第二導電膜上，並且該第一開口部重疊於該第二導電膜。
  6. 根據申請專利範圍第5項之顯示裝置，還包括在該第二導電膜及該源極電極和該汲極電極中的該一方上且並與其電連接的第三導電膜，其中該像素電極藉由該第二導電膜及該第三導電膜電連接於該源極電極和該汲極電極中的該一方。
  7. 根據申請專利範圍第1項之顯示裝置，還包括該像素電極上的液晶層。
  8. 根據申請專利範圍第1項之顯示裝置，還包括：該像素電極上的第三絕緣膜；以及該像素電極及該第三絕緣膜上的電致發光膜。
  9. 根據申請專利範圍第8項之顯示裝置，其中該第三絕緣膜填滿該第一開口部。
  10. 根據申請專利範圍第1項之顯示裝置，其中該半導體膜為氧化物半導體膜。
  11. 根據申請專利範圍第10項之顯示裝置，其中該氧化物半導體膜包含銦及鋅。
  12. 根據申請專利範圍第1項之顯示裝置，其中該第一絕緣膜為島狀。
  13. 一種顯示裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在該閘極電極上形成閘極絕緣膜；在該閘極電極上形成半導體膜；在該半導體膜上以與該閘極電極重疊的方式形成第一絕緣膜；在該閘極絕緣膜及該第一絕緣膜上以夾著該第一絕緣膜的方式形成源極電極及汲極電極並在該閘極絕緣膜上形成第一導電膜；在該半導體膜、該第一絕緣膜、該源極電極、該汲極電極及該第一導電膜上形成第二絕緣膜；藉由去除該第二絕緣膜、該半導體膜及該閘極絕緣膜的一部分在該第一導電膜與該源極電極和該汲極電極中的一方之間形成第一開口部；以及在該第二絕緣膜上形成像素電極。
  14. 根據申請專利範圍第13項之顯示裝置的製造方法，其中在形成該第一開口部的同一製程中形成第二開口部，該第二開口部重疊於該源極電極和該汲極電極中的該一方，該第二開口部藉由去除該第二絕緣膜的一部分形成， 並且該像素電極形成在該第二開口部中。
  15. 根據申請專利範圍第13項之顯示裝置的製造方法，其中該像素電極形成在該第一開口部中。
  16. 根據申請專利範圍第13項之顯示裝置的製造方法，其中在形成該閘極電極的同一製程中在該基板上形成第二導電膜，並且該第一開口部到達該第二導電膜。
  17. 根據申請專利範圍第16項之顯示裝置的製造方法，其中在形成該像素電極的同一製程中在該第二導電膜及該源極電極和該汲極電極中的該一方上以與其電連接的方式形成第三導電膜，並且該像素電極藉由該第二導電膜及該第三導電膜電連接於該源極電極和該汲極電極中的該一方。
  18. 根據申請專利範圍第13項之顯示裝置的製造方法，還包括在該像素電極上形成液晶層的製程。
  19. 根據申請專利範圍第13項之顯示裝置的製造方法，還包括在該像素電極上形成電致發光膜的製程。
  20. 根據申請專利範圍第13項之顯示裝置的製造方法，其中該半導體膜為氧化物半導體膜。
  21. 根據申請專利範圍第20項之顯示裝置的製造方法，其中該氧化物半導體膜包含銦及鋅。
  22. 根據申請專利範圍第13項之顯示裝置的製造方 法，還包括使用選自水、四甲基氫氧化銨溶液和稀氫氟酸中的一種對該第一絕緣膜及該半導體膜進行洗滌的製程。
TW101140526A 2011-11-11 2012-11-01 顯示裝置及其製造方法 TWI544643B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011247256 2011-11-11
JP2011247258 2011-11-11

Publications (2)

Publication Number Publication Date
TW201327838A true TW201327838A (zh) 2013-07-01
TWI544643B TWI544643B (zh) 2016-08-01

Family

ID=48280327

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140526A TWI544643B (zh) 2011-11-11 2012-11-01 顯示裝置及其製造方法

Country Status (4)

Country Link
US (2) US8988625B2 (zh)
JP (10) JP6122275B2 (zh)
KR (5) KR102036376B1 (zh)
TW (1) TWI544643B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797228B (zh) * 2018-01-04 2023-04-01 南韓商三星顯示器有限公司 顯示裝置
US11665922B2 (en) 2018-01-04 2023-05-30 Samsung Display Co., Ltd. Display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011614B1 (ko) * 2009-07-10 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5673782B1 (ja) * 2013-11-11 2015-02-18 凸版印刷株式会社 液晶表示装置
US10073571B2 (en) * 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
WO2016039211A1 (ja) * 2014-09-10 2016-03-17 シャープ株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
CA3019219A1 (en) * 2016-07-25 2018-02-01 Shenzhen Royole Technologies Co., Ltd. Method for manufacturing array substrate
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
CN206003842U (zh) * 2016-09-22 2017-03-08 合肥鑫晟光电科技有限公司 显示装置及封装盖板
JP7281254B2 (ja) * 2018-07-24 2023-05-25 スタンレー電気株式会社 車両用灯具
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
CN111106131B (zh) * 2019-12-18 2022-09-30 京东方科技集团股份有限公司 一种阵列基板

Family Cites Families (200)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831570A (ja) * 1981-08-20 1983-02-24 Toshiba Corp 半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3172840B2 (ja) 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
US6020222A (en) * 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
JP2000029066A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 表示装置用アレイ基板、及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4796221B2 (ja) * 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100508034B1 (ko) * 1998-11-26 2005-12-02 삼성전자주식회사 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100601163B1 (ko) * 1998-11-26 2006-10-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
US6900854B1 (en) * 1998-11-26 2005-05-31 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
JP4493744B2 (ja) * 1998-12-28 2010-06-30 シャープ株式会社 液晶表示装置用基板及びその製造方法
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100342860B1 (ko) 1999-09-08 2002-07-02 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002162646A (ja) 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4202655B2 (ja) * 2002-02-13 2008-12-24 東芝松下ディスプレイテクノロジー株式会社 薄膜トランジスタの製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4636487B2 (ja) 2003-01-08 2011-02-23 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ表示板の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004327977A (ja) 2003-04-11 2004-11-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
JP4654581B2 (ja) 2004-01-30 2011-03-23 セイコーエプソン株式会社 Ｔｆｔ基板の製造方法
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4742295B2 (ja) * 2004-09-08 2011-08-10 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101107682B1 (ko) 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR101112534B1 (ko) * 2005-03-04 2012-03-13 삼성전자주식회사 유기 발광 표시 소자 및 그 제조 방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP5100034B2 (ja) * 2005-05-26 2012-12-19 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2006337713A (ja) 2005-06-02 2006-12-14 Seiko Epson Corp 発光装置および電子機器
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
KR101277606B1 (ko) 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008042043A (ja) 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP5521270B2 (ja) 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP5064124B2 (ja) * 2007-06-14 2012-10-31 出光興産株式会社 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US20090289280A1 (en) * 2008-05-22 2009-11-26 Da Zhang Method for Making Transistors and the Device Thereof
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR20100023559A (ko) 2008-08-22 2010-03-04 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102187427B1 (ko) 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010128323A (ja) * 2008-11-28 2010-06-10 Sharp Corp アクティブマトリクス基板及び液晶表示装置
JP2010141211A (ja) 2008-12-12 2010-06-24 Sharp Corp 半導体装置
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2010258118A (ja) * 2009-04-23 2010-11-11 Sony Corp 半導体装置、半導体装置の製造方法、表示装置、および電子機器
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
EP2460183A4 (en) 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011043217A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101711870B1 (ko) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
US20120088151A1 (en) 2010-10-08 2012-04-12 Semiconductor Energy Laboratory Co., Ltd. Positive-electrode active material and power storage device
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797228B (zh) * 2018-01-04 2023-04-01 南韓商三星顯示器有限公司 顯示裝置
US11665922B2 (en) 2018-01-04 2023-05-30 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
JP2023029440A (ja) 2023-03-03
KR102252903B1 (ko) 2021-05-18
JP2017156754A (ja) 2017-09-07
KR20130052723A (ko) 2013-05-23
JP7475565B2 (ja) 2024-04-26
JP2013123039A (ja) 2013-06-20
JP2023075198A (ja) 2023-05-30
US20130120701A1 (en) 2013-05-16
US8988625B2 (en) 2015-03-24
JP7339971B2 (ja) 2023-09-06
JP6370435B2 (ja) 2018-08-08
KR102375944B1 (ko) 2022-03-18
JP7202503B2 (ja) 2023-01-11
KR20210056982A (ko) 2021-05-20
US9219163B2 (en) 2015-12-22
TWI544643B (zh) 2016-08-01
KR102036376B1 (ko) 2019-10-24
JP2020073964A (ja) 2020-05-14
JP2022177013A (ja) 2022-11-30
KR102413104B1 (ko) 2022-06-27
JP7432030B2 (ja) 2024-02-15
JP6594494B2 (ja) 2019-10-23
JP6824353B2 (ja) 2021-02-03
JP7238202B2 (ja) 2023-03-13
KR102139212B1 (ko) 2020-07-29
JP6122275B2 (ja) 2017-04-26
KR20200091841A (ko) 2020-07-31
JP2021076851A (ja) 2021-05-20
KR20220036932A (ko) 2022-03-23
JP2018163376A (ja) 2018-10-18
JP2024054190A (ja) 2024-04-16
JP2022189858A (ja) 2022-12-22
US20150255613A1 (en) 2015-09-10
KR20190120149A (ko) 2019-10-23
JP7185803B2 (ja) 2022-12-07

Similar Documents

Publication Publication Date Title
TWI544643B (zh) 顯示裝置及其製造方法
JP7449353B2 (ja) 半導体装置
TWI654464B (zh) 顯示裝置和用於製造顯示裝置的方法
TWI535037B (zh) 半導體裝置和其製造方法
TWI635615B (zh) 時序電路、半導體裝置
TW201133786A (en) Semiconductor device and method for manufacturing semiconductor device
TWI651856B (zh) 半導體裝置
TW201530744A (zh) 顯示裝置