JP2023029440A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2023029440A
JP2023029440A JP2022206373A JP2022206373A JP2023029440A JP 2023029440 A JP2023029440 A JP 2023029440A JP 2022206373 A JP2022206373 A JP 2022206373A JP 2022206373 A JP2022206373 A JP 2022206373A JP 2023029440 A JP2023029440 A JP 2023029440A
Authority
JP
Japan
Prior art keywords
film
conductive film
insulating film
transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022206373A
Other languages
English (en)
Other versions
JP7238202B2 (ja
Inventor
舜平 山崎
Shunpei Yamazaki
潤 小山
Jun Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2023031073A priority Critical patent/JP7432030B2/ja
Publication of JP2023029440A publication Critical patent/JP2023029440A/ja
Application granted granted Critical
Publication of JP7238202B2 publication Critical patent/JP7238202B2/ja
Priority to JP2024014924A priority patent/JP7475565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

【課題】少ない枚数のマスクで作製でき、なおかつ信頼性が高い液晶表示装置及び発光装置。【解決手段】ゲート電極と、ゲート電極上に位置するゲート絶縁膜と、ゲート絶縁膜上に位置し、ゲート電極と重なる半導体膜と、半導体膜上に位置し、ゲート電極と重なる島状の第１絶縁膜と、半導体膜上に位置する第１導電膜と、第１絶縁膜を間に挟み、なおかつ半導体膜上に位置する一対の第２導電膜と、第１絶縁膜、第１導電膜、及び一対の第２導電膜上に位置する第２絶縁膜と、第２絶縁膜上に位置し、第２絶縁膜に設けられた第１開口部を介して、一対の第２導電膜のいずれか一方に接続される画素電極と、を有し、第２絶縁膜及び半導体膜には、第１導電膜と、一対の第２導電膜のいずれか一方または他方の間に位置する第２開口部が設けられている。【選択図】図１

Description

本発明は、各画素にトランジスタを有する液晶表示装置と、その作製方法に関する。本発
明は、各画素にトランジスタを有する発光装置と、その作製方法に関する。
結晶性を有するシリコンによって得られる高い移動度と、非晶質シリコンによって得られ
る均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半導体と呼ばれる、半
導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々な用途に用いられて
おり、例えば、よく知られた金属酸化物である酸化インジウムは、液晶表示装置などで透
光性を有する画素電極に用いられている。半導体特性を示す金属酸化物としては、例えば
、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体
特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが、既に知られている（
特許文献１及び特許文献２）。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
ところで、液晶表示装置に用いられるトランジスタは、経時劣化による電気的特性（閾値
電圧、移動度、Ｓ値など）の変化が小さいこと、また、経時劣化により生じる電気的特性
のばらつきが小さいことが望まれる。経時劣化による電気的特性の変化が小さいトランジ
スタ、また、経時劣化により生じる電気的特性のばらつきが小さいトランジスタを用いる
ことで、液晶表示装置の信頼性を高めることができ、表示する画像の品質を高めることが
できる。
また、フォトリソグラフィ法で用いられる露光用のマスクは一般的に高価であり、なおか
つ、フォトリソグラフィ法では、１枚のマスクにつき、フォトレジストの成膜、露光、現
像、エッチング、剥離などの一連の工程が必要となる。よって、液晶表示装置の作製に必
要なマスクの枚数が増えると、それだけ作製工程数が増加し、なおかつ作製に費やされる
コストが高くなりやすい。
上述したような技術的背景のもと、本発明は、信頼性の高い液晶表示装置の提供を、課題
の一つとする。また、本発明は、少ない枚数のマスクで作製でき、なおかつ信頼性の高い
液晶表示装置の提供を、課題の一つとする。
或いは、本発明は、少ない枚数のマスクを用いて、信頼性の高い液晶表示装置を得られる
、液晶表示装置の作製方法の提供を、課題の一つとする。
また、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの
発光素子を用いたアクティブマトリクス型の発光装置において、各画素に設けられたトラ
ンジスタは、経時劣化による電気的特性の変化が小さいこと、また、経時劣化により生じ
る電気的特性のばらつきが小さいことが望まれる。経時劣化による電気的特性の変化が小
さいトランジスタ、また、経時劣化により生じる電気的特性のばらつきが小さいトランジ
スタを用いることで、発光装置の信頼性を高めることができ、表示する画像の品質を高め
ることができる。
また、フォトリソグラフィ法で用いられる露光用のマスクは一般的に高価であり、なおか
つ、フォトリソグラフィ法では、１枚のマスクにつき、フォトレジストの成膜、露光、現
像、エッチング、剥離などの一連の工程が必要となる。よって、発光装置の作製に必要な
マスクの枚数が増えると、それだけ作製工程数が増加し、なおかつ作製に費やされるコス
トが高くなりやすい。
上述したような技術的背景のもと、本発明は、信頼性の高い発光装置の提供を、課題の一
つとする。また、本発明は、少ない枚数のマスクで作製でき、なおかつ信頼性の高い発光
装置の提供を、課題の一つとする。
或いは、本発明は、少ない枚数のマスクを用いて、信頼性の高い発光装置を得られる、発
光装置の作製方法の提供を、課題の一つとする。
本発明の一態様では、画素電極とソース電極またはドレイン電極とを接続するための開口
部を、ソース電極及びドレイン電極上の絶縁膜に形成する工程において、当該絶縁膜の形
状のみならず、半導体膜の形状をも加工する。具体的に、本発明の一態様に係る液晶表示
装置の作製方法では、ゲート電極を形成する工程と、半導体膜が有するチャネル形成領域
を保護する機能を有する絶縁膜（以下、チャネル保護膜とも呼ぶ）を形成する工程と、ソ
ース電極またはドレイン電極を形成する工程と、ソース電極及びドレイン電極上の絶縁膜
に開口部を形成し、なおかつ半導体膜の形状を加工する工程と、画素電極を形成する工程
とにおいて、マスクを利用したフォトリソグラフィ法を用いる。よって、半導体膜の形状
を単独で加工するためだけの、フォトリソグラフィ法を用いた工程を、本発明の一態様で
は、省略することができる。
また、具体的に、本発明の一態様に係る発光装置の作製方法では、ゲート電極を形成する
工程と、半導体膜が有するチャネル形成領域を保護する機能を有する絶縁膜を形成する工
程と、ソース電極またはドレイン電極を形成する工程と、ソース電極及びドレイン電極上
の絶縁膜に開口部を形成し、なおかつ半導体膜の形状を加工する工程と、画素電極を形成
する工程と、画素電極上の絶縁膜に開口部を設けることで隔壁を形成する工程と、におい
て、マスクを利用したフォトリソグラフィ法を用いる。よって、半導体膜の形状を単独で
加工するためだけの、フォトリソグラフィ法を用いた工程を、本発明の一態様では、省略
することができる。
なお、ソース電極及びドレイン電極と、ソース電極及びドレイン電極と同じ層に形成され
た導電膜とは、ソース電極及びドレイン電極上の絶縁膜と、半導体膜の間に存在する。そ
のため、上述したような、ソース電極及びドレイン電極上の絶縁膜の形状と半導体膜の形
状を同一のマスクで加工する作製方法を用いる場合、半導体膜のうち上記導電膜の下部に
位置する部分は、その形状を加工することが難しい。そして、複数の導電膜が半導体膜と
重なっていると、画素電極から半導体膜に印加される電界により、導電膜間において半導
体膜にチャネル（以下、寄生チャネルと呼ぶ）が形成されることがある。寄生チャネルが
形成されると、電気的に分離されるべき導電膜どうしが半導体膜を介して電気的に接続さ
れるため、表示される画質の低下が引き起こされる。
そこで、本発明の一態様に係る液晶表示装置または発光装置では、複数の導電膜間におい
て複数の導電膜上の絶縁膜が開口部を有し、半導体膜は上記開口部と重なる領域において
除去されている構成とする。よって、複数の各導電膜と重なる位置に設けられた半導体膜
どうしは、当該開口部において離隔している構成となる。上記構成により、寄生チャネル
の形成が抑制され、導電膜どうしが電気的に接続されるのを防ぐことができる。
また、チャネル保護膜を形成する工程、或いは、ソース電極またはドレイン電極を形成す
る工程において、エッチングにより露出した半導体膜またはチャネル保護膜の表面に不純
物が付着すると、トランジスタのオフ電流の増加、或いはトランジスタの電気的特性の劣
化がもたらされやすい。また、半導体膜に寄生チャネルが生じやすくなり、電気的に分離
されるべき導電膜どうしが半導体膜を介して電気的に接続されやすくなる。具体的に、上
記不純物には、ソース電極またはドレイン電極を構成する元素、エッチングを行った処理
室内に存在する元素、或いは、エッチングに用いたエッチングガスやエッチング液を構成
する元素などが含まれる。そこで、本発明の一態様に係る液晶表示装置または発光装置の
作製方法では、チャネル保護膜を形成するためのエッチングが終了した後、もしくは、ソ
ース電極またはドレイン電極を形成するためのエッチングが終了した後に、半導体膜また
はチャネル保護膜の表面に付着したであろう不純物を除去する工程も有する。
具体的に、本発明の一態様に係る液晶表示装置は、ゲート電極と、ゲート電極上に位置す
るゲート絶縁膜と、ゲート絶縁膜上に位置し、ゲート電極と重なる半導体膜と、半導体膜
上に位置し、ゲート電極と重なる島状の第１絶縁膜と、半導体膜上に位置する第１導電膜
と、島状の第１絶縁膜を間に挟み、なおかつ半導体膜上に位置する一対の第２導電膜と、
半導体膜、島状の第１絶縁膜、第１導電膜、及び一対の第２導電膜上に位置する第２絶縁
膜と、第２絶縁膜上に位置し、第２絶縁膜に設けられた第１開口部を介して、一対の第２
導電膜のいずれか一方に接続される画素電極と、を有し、第２絶縁膜及び半導体膜には、
第１導電膜と、一対の第２導電膜のいずれか一方または他方の間に位置する第２開口部が
設けられている。
具体的に、本発明の一態様に係る液晶表示装置の作製方法は、ゲート絶縁膜上においてゲ
ート電極と重なるように半導体膜を形成する工程と、半導体膜上においてゲート電極と重
なるように島状の第１絶縁膜を、フォトリソグラフィ法により形成する工程と、第１導電
膜と、島状の第１絶縁膜を間に挟む一対の第２導電膜とを、フォトリソグラフィ法により
半導体膜上に形成する工程と、第２絶縁膜を、半導体膜、島状の第１絶縁膜、第１導電膜
、及び一対の第２導電膜上に形成する工程と、一対の第２導電膜の一方を部分的に露出さ
せる第１開口部と、第２絶縁膜及び半導体膜に、第１導電膜と一対の第２導電膜のいずれ
か一方または他方の間に位置する第２開口部とを、フォトリソグラフィ法により形成する
工程と、第２絶縁膜上に、第１開口部を介して一対の第２導電膜の一方に接続される画素
電極を、フォトリソグラフィ法により形成する工程と、を有する。
具体的に、本発明の一態様に係る発光装置は、ゲート電極と、ゲート電極上に位置するゲ
ート絶縁膜と、ゲート絶縁膜上に位置し、ゲート電極と重なる半導体膜と、半導体膜上に
位置し、ゲート電極と重なる島状の第１絶縁膜と、半導体膜上に位置する第１導電膜と、
島状の第１絶縁膜を間に挟み、なおかつ半導体膜上に位置する一対の第２導電膜と、半導
体膜、島状の第１絶縁膜、第１導電膜、及び一対の第２導電膜上に位置する第２絶縁膜と
、第２絶縁膜上に位置し、第２絶縁膜に設けられた第１開口部を介して、一対の第２導電
膜のいずれか一方に接続される画素電極と、画素電極上の第３絶縁膜と、を有し、第２絶
縁膜及び半導体膜には、第１導電膜と、一対の第２導電膜のいずれか一方または他方の間
に位置する第２開口部が設けられており、第３絶縁膜には、画素電極が部分的に露出する
ような第３開口部が設けられている。
具体的に、本発明の一態様に係る発光装置の作製方法は、ゲート絶縁膜上においてゲート
電極と重なるように半導体膜を形成する工程と、半導体膜上においてゲート電極と重なる
ように島状の第１絶縁膜を、フォトリソグラフィ法により形成する工程と、第１導電膜と
、島状の第１絶縁膜を間に挟む一対の第２導電膜とを、フォトリソグラフィ法により半導
体膜上に形成する工程と、第２絶縁膜を、半導体膜、島状の第１絶縁膜、第１導電膜、及
び一対の第２導電膜上に形成する工程と、一対の第２導電膜の一方を部分的に露出させる
第１開口部と、第２絶縁膜及び半導体膜に、第１導電膜と一対の第２導電膜のいずれか一
方または他方の間に位置する第２開口部とを、フォトリソグラフィ法により形成する工程
と、第２絶縁膜上に、第１開口部を介して一対の第２導電膜の一方に接続される画素電極
を、フォトリソグラフィ法により形成する工程と、画素電極上に、画素電極と重なる位置
に開口部を有する第３絶縁膜を、フォトリソグラフィ法により形成する工程と、を有する
。
本発明の一態様では、信頼性の高い液晶表示装置を提供することができる。また、本発明
の一態様では、少ない枚数のマスクで、信頼性の高い液晶表示装置を提供することができ
る。
また、本発明の一態様に係る液晶表示装置の作製方法では、少ない枚数のマスクで、信頼
性の高い液晶表示装置を作製することができる。
本発明の一態様では、信頼性の高い発光装置を提供することができる。また、本発明の一
態様では、少ない枚数のマスクで、信頼性の高い発光装置を提供することができる。
また、本発明の一態様に係る発光装置の作製方法では、少ない枚数のマスクで、信頼性の
高い発光装置を作製することができる。
液晶表示装置の構造を示す図。 液晶表示装置の構造を示す図。 液晶表示装置の構造を示す図。 液晶表示装置の構造を示す図。 液晶表示装置の画素の上面図。 液晶表示装置の画素の断面図。 液晶表示装置の構造を示す図。 液晶表示装置の画素部の構造と、画素の回路図。 液晶表示装置の作製方法を示す図。 液晶表示装置の作製方法を示す図。 液晶表示装置の作製方法を示す図。 液晶表示装置の作製方法を示す図。 液晶表示装置の作製方法を示す図。 パネルの構造を示す図。 液晶表示装置の斜視図。 電子機器の図。 発光装置の構造を示す図。 発光装置の構造を示す図。 発光装置の構造を示す図。 発光装置の構造を示す図。 発光装置の画素の上面図。 発光装置の画素の断面図。 発光装置の画素の断面図。 発光装置の画素部の構造と、画素の回路図。 発光装置の構造を示す図。 発光装置の作製方法を示す図。 発光装置の作製方法を示す図。 発光装置の作製方法を示す図。 発光装置の作製方法を示す図。 発光装置の作製方法を示す図。 画素の断面図。 パネルの構造を示す図。 発光装置の斜視図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書において液晶表示装置とは、液晶素子が各画素に形成されたパネルと、駆
動回路またはコントローラを含むＩＣ等を当該パネルに実装した状態にあるモジュールと
を、その範疇に含む。さらに、本発明の一態様に係る液晶表示装置は、当該液晶表示装置
を作製する過程における、液晶素子が完成する前の一形態に相当する素子基板をその範疇
に含み、当該素子基板は、トランジスタと、トランジスタを介して電圧が供給される画素
電極とを、複数の各画素に備える。
また、本明細書において発光装置とは、発光素子が各画素に形成されたパネルと、駆動回
路またはコントローラを含むＩＣ等を当該パネルに実装した状態にあるモジュールとを、
その範疇に含む。さらに、本発明の一態様に係る発光装置は、当該発光装置を作製する過
程における、発光素子が完成する前の一形態に相当する素子基板をその範疇に含み、当該
素子基板は、トランジスタと、トランジスタを介して電圧が供給される画素電極とを、複
数の各画素に備える。
（実施の形態１）
図１に、本発明の一態様に係る液晶表示装置の構造を例示する。図１（Ａ）は、画素が有
するトランジスタ１００の、チャネル長方向における断面図の一例である。
図１（Ａ）では、絶縁表面上のゲート電極１０１と、ゲート電極１０１上に位置するゲー
ト絶縁膜１０２と、ゲート絶縁膜１０２上に位置し、ゲート電極１０１と重なる半導体膜
１０３と、半導体膜１０３上に位置し、ゲート電極１０１と重なる島状の絶縁膜１０４と
、半導体膜１０３上に位置する導電膜１０５と、絶縁膜１０４を間に挟み、なおかつ半導
体膜１０３上に位置する導電膜１０６ａ及び導電膜１０６ｂと、半導体膜１０３、絶縁膜
１０４、導電膜１０５、導電膜１０６ａ及び導電膜１０６ｂ上に位置する絶縁膜１０７と
、絶縁膜１０７上に位置し、絶縁膜１０７に設けられた開口部１０８を介して導電膜１０
６ｂに接続される画素電極１０９と、絶縁膜１０７及び半導体膜１０３に設けられた開口
部１１０とが、図示されている。
そして、図１（Ａ）では、ゲート電極１０１、ゲート絶縁膜１０２、半導体膜１０３、チ
ャネル保護膜として機能する絶縁膜１０４、導電膜１０６ａ及び導電膜１０６ｂがトラン
ジスタ１００を構成している。そして、導電膜１０６ａ及び導電膜１０６ｂは、いずれか
一方がソース電極、他方がドレイン電極として機能する。
本発明の一態様に係る液晶表示装置の作製方法では、ゲート電極１０１を形成する工程と
、絶縁膜１０４を形成する工程と、導電膜１０５、導電膜１０６ａ、及び導電膜１０６ｂ
を形成する工程と、絶縁膜１０７に開口部１０８を形成し、なおかつ絶縁膜１０７及び半
導体膜１０３に開口部１１０を形成する工程と、画素電極１０９を形成する工程とにおい
て、マスクを用いたフォトリソグラフィ法を用いる。すなわち、本発明の一態様では、絶
縁膜１０７に開口部１１０を形成する工程において、半導体膜１０３の形状を加工してい
るため、半導体膜１０３の形状を単独で加工するためだけの、フォトリソグラフィ法を用
いた工程を、省略することができる。よって、本発明の一態様に係る液晶表示装置では、
フォトリソグラフィ法で行なわれるフォトレジストの成膜、露光、現像、エッチング、剥
離などの一連の工程を一部省略することができる。そして、高価な露光用のマスクの枚数
を抑えることができるので、液晶表示装置の作製に費やされるコストを抑えることができ
る。
なお、導電膜１０５、導電膜１０６ａ、及び導電膜１０６ｂは、絶縁膜１０７と、半導体
膜１０３の間に存在する。そのため、絶縁膜１０７に開口部１０８を形成する工程におい
て半導体膜１０３の形状をも加工する作製方法を用いる場合、導電膜１０５、導電膜１０
６ａ、及び導電膜１０６ｂの下部に位置する半導体膜１０３の形状を加工することが難し
い。そして、導電膜１０５、導電膜１０６ａ、及び導電膜１０６ｂが半導体膜１０３と重
なっていると、画素電極１０９から半導体膜１０３に印加される電界により半導体膜１０
３に寄生チャネルが形成されることがある。寄生チャネルが形成されると、電気的に分離
されるべき導電膜１０５と、導電膜１０６ａまたは導電膜１０６ｂとが、半導体膜１０３
を介して電気的に接続されるため、表示される画質の低下が引き起こされる。
そこで、本発明の一態様に係る液晶表示装置では、開口部１１０の位置を、導電膜１０５
と、導電膜１０６ａまたは導電膜１０６ｂの間に定め、それにより、半導体膜１０３を部
分的に除去する構成とする。なお、図１（Ａ）では、開口部１１０において半導体膜１０
３及び絶縁膜１０７だけではなく、ゲート絶縁膜１０２が除去されている場合を例示して
いる。本発明の一態様では、開口部１１０においてゲート絶縁膜１０２を必ずしも除去す
る必要はなく、開口部１１０においてゲート絶縁膜１０２が残存していても良い。
図１（Ｂ）に、図１（Ａ）に示した断面構造を有する液晶表示装置の、上面図の一例を示
す。ただし、図１（Ｂ）では、液晶表示装置のレイアウトを明確にするために、ゲート絶
縁膜１０２及び絶縁膜１０７を省略した上面図を示す。また、図１（Ｂ）の一点鎖線Ａ１
－Ａ２における断面図が、図１（Ａ）に相当する。
図１（Ａ）及び図１（Ｂ）に示すように、本発明の一態様では、半導体膜１０３及び絶縁
膜１０７に、導電膜１０５と、導電膜１０６ａまたは導電膜１０６ｂの間に位置する、開
口部１１０が設けられている。
開口部１１０により、本発明の一態様では、図１（Ａ）及び図１（Ｂ）に示すように、導
電膜１０６ａまたは導電膜１０６ｂの下に位置する半導体膜１０３と、導電膜１０５の下
に位置する半導体膜１０３とが、離隔した状態にある。よって、本発明の一態様では、画
素電極１０９などから半導体膜１０３に電界が印加されても、開口部１１０が導電膜１０
５と、導電膜１０６ａまたは導電膜１０６ｂの間に存在することで、半導体膜１０３に寄
生チャネルが形成されるのを抑制することができる。そして、寄生チャネルの形成が抑制
されることで、導電膜１０５と、導電膜１０６ａまたは導電膜１０６ｂとが意図せず電気
的に接続されるのを防ぎ、液晶表示装置に表示される画質の低下を防ぐことができる。
なお、図１（Ｂ）では、導電膜１０６ａまたは導電膜１０６ｂの下に位置する半導体膜１
０３と導電膜１０５の下に位置する半導体膜１０３とが、完全に離隔している場合を例示
している。しかし、本発明の一態様では、半導体膜１０３が必ずしも完全に離隔している
必要はなく、導電膜１０５と、導電膜１０６ａまたは導電膜１０６ｂの間において、半導
体膜１０３が部分的に離隔していても良い。
図２に、図１（Ａ）に示した断面構造を有する液晶表示装置の、上面図の一例を示す。た
だし、図２では、液晶表示装置のレイアウトを明確にするために、ゲート絶縁膜１０２及
び絶縁膜１０７を省略した上面図を示す。
図２に示す液晶表示装置では、開口部１１０の形状が図１（Ｂ）の場合と異なる。図２で
は、開口部１１０が、図１（Ｂ）の場合と同様に導電膜１０５と、導電膜１０６ａまたは
導電膜１０６ｂの間に位置しているが、導電膜１０６ａまたは導電膜１０６ｂの下に位置
する半導体膜１０３と導電膜１０５の下に位置する半導体膜１０３とが、開口部１１０以
外の領域で繋がっている。すなわち、図２では、導電膜１０５と、導電膜１０６ａまたは
導電膜１０６ｂの間において、半導体膜１０３が部分的に離隔した状態にある。半導体膜
１０３が部分的に離隔した状態にあっても、寄生チャネルの生成が抑制されるという効果
を得ることができる。
また、開口部１１０が形成される領域の一部は、導電膜１０６ａまたは導電膜１０６ｂと
重なっていても良い。或いは、開口部１１０が形成される領域の一部は、導電膜１０５が
形成される領域と重なっていても良い。
図３（Ａ）に、画素が有するトランジスタ１００の、チャネル長方向における断面図の一
例を示す。また、図３（Ｂ）に、図３（Ａ）に示した断面構造を有する液晶表示装置の、
上面図の一例を示す。ただし、図３（Ｂ）では、液晶表示装置のレイアウトを明確にする
ために、ゲート絶縁膜１０２及び絶縁膜１０７を省略した上面図を示す。また、図３（Ｂ
）の一点鎖線Ｂ１－Ｂ２における断面図が、図３（Ａ）に相当する。
図３（Ａ）及び図３（Ｂ）に示す液晶表示装置では、開口部１１０の形成される領域が図
１（Ａ）及び図１（Ｂ）の場合と異なる。図３（Ａ）及び図３（Ｂ）では、開口部１１０
が形成される領域の一部が、導電膜１０６ｂが形成される領域と重なっている。導電膜１
０６ｂの下に位置する半導体膜１０３は、開口部１１０の形成の際に、除去されない。よ
って、開口部１１０が形成されている領域内において、半導体膜１０３は、部分的に残存
している状態にあり、開口部１１０における半導体膜１０３の端部と絶縁膜１０７の端部
とは一致しない。
本発明の一態様では、図３（Ａ）及び図３（Ｂ）に示すように、開口部１１０が形成され
る領域の一部が、導電膜１０６ｂが形成される領域と重なっていても、導電膜１０６ｂの
下に位置する半導体膜１０３と、導電膜１０５の下に位置する半導体膜１０３とを、離隔
した状態にすることができる。よって、寄生チャネルの生成が抑制されるという効果を得
ることができる。
なお、開口部１１０が形成される領域の一部と、導電膜１０６ａが形成される領域とが重
なっている場合でも、寄生チャネルの生成が抑制されるという効果を得ることができる。
或いは、開口部１１０が形成される領域の一部と、導電膜１０５が形成される領域とが重
なっている場合でも、寄生チャネルの生成が抑制されるという効果を得ることができる。
そして、開口部１１０が形成される領域が、導電膜１０６ｂが形成される領域と部分的に
重なっている場合、導電膜１０６ｂと画素電極１０９を接続するための開口部１０８を設
ける必要がない。よって、開口部１０８を形成するための領域を確保する必要がないので
、画素部の高精細化を実現することができる。
また、図４（Ａ）に、画素が有するトランジスタ１００の、チャネル長方向における断面
図の一例を示す。また、図４（Ｂ）に、図４（Ａ）に示した断面構造を有する液晶表示装
置の、上面図の一例を示す。ただし、図４（Ｂ）では、液晶表示装置のレイアウトを明確
にするために、ゲート絶縁膜１０２及び絶縁膜１０７を省略した上面図を示す。また、図
４（Ｂ）の一点鎖線Ｃ１－Ｃ２における断面図が、図４（Ａ）に相当する。
図４（Ａ）及び図４（Ｂ）に示す液晶表示装置は、ゲート電極１０１と同じ層に導電膜１
１１が設けられている点において、図１（Ａ）及び図１（Ｂ）に示す液晶表示装置と構造
が異なる。具体的に、図４（Ａ）及び図４（Ｂ）では、絶縁表面上に導電膜１１１が位置
し、導電膜１１１上にゲート絶縁膜１０２及び半導体膜１０３が順に積層されるように設
けられており、半導体膜１０３上において導電膜１１１と重なる位置に導電膜１０５が設
けられている。
そして、図４（Ａ）及び図４（Ｂ）では、開口部１１０が形成される領域と、導電膜１１
１が形成される領域とが部分的に重なっており、開口部１１０において導電膜１１１の一
部が露出した状態にある。そして、導電膜１１１は半導体膜１０３の下に位置するため、
開口部１１０において半導体膜１０３は部分的に除去された状態にある。よって、図４（
Ａ）及び図４（Ｂ）の場合でも、導電膜１０６ａまたは導電膜１０６ｂの下に位置する半
導体膜１０３と、導電膜１０５の下に位置する半導体膜１０３とが、離隔した状態にある
ため、寄生チャネルの生成が抑制されるという効果を得ることができる。
なお、本発明の一態様に係る液晶表示装置では、トランジスタ１００が有する半導体膜１
０３が、酸化物半導体などのワイドギャップ半導体を含んでいる。
酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むこと
が好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減ら
すためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好まし
い。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビラ
イザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとして
アルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウ
ム（Ｚｒ）を含むことが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸
化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化
物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物
、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、
Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉ
ｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四元
系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化
物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－
Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を、半導体膜１０３に用いること
ができる。
なお、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ－Ｇａ－Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ－Ｇａ－Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
例えば、Ｉｎ－Ｓｎ－Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。
そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性
を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ
以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減
され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いる
ことにより、トランジスタのオフ電流を下げることができる。
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低
いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチ
ャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン電
圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定
限界以下、すなわち１×１０－１３Ａ以下という特性を得ることができる。この場合、オ
フ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μ
ｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流
入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電
流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜を
チャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジス
タのオフ電流を測定した。その結果、トランジスタのソース端子とドレイン端子間の電圧
が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった
。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、
オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレイン端子をソース端子とゲート電極よりも高い電位とした状態において、ソー
ス端子の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース端子と
ドレイン端子の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐ
チャネル型トランジスタにおいては、ドレイン端子をソース端子とゲート電極よりも低い
電位とした状態において、ソース端子の電位を基準としたときのゲート電極の電位が０以
上であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。
また、トランジスタのソース端子とは、活性層の一部であるソース領域、或いは活性層に
接続されたソース電極を意味する。同様に、トランジスタのドレイン端子とは、活性層の
一部であるドレイン領域、或いは活性層に接続されたドレイン電極を意味する。
また、酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。好ましくは、酸化物半導体膜は、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌ
ｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と
する。
ＣＡＡＣ－ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ－ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶－非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ－ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ－ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、－５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ－ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
ＣＡＡＣ－ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ－ｂ面から劈開し、ａ
－ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ－ＯＳ膜を成膜することができる。
また、ＣＡＡＣ－ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
－８０℃以下、好ましくは－１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ－Ｇａ－Ｚｎ系酸化物ターゲットについ
て以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇ
ａ－Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。
なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲ
ットによって適宜変更すればよい。
（実施の形態２）
次いで、本発明の一態様に係る液晶表示装置の、画素部の具体的な構成について、一例を
挙げて説明する。
図８（Ａ）に、画素部１０の構成例を示す。図８（Ａ）では、画素部１０に、走査線駆動
回路によって電位が制御されるｙ本の走査線ＧＬ（ＧＬ１乃至ＧＬｙ）と、信号線駆動回
路によって電位が制御されるｘ本の信号線ＳＬ（ＳＬ１乃至ＳＬｘ）とが設けられている
。
そして、走査線ＧＬは、複数の画素１１にそれぞれ接続されている。具体的に、各走査線
ＧＬは、マトリクス状に設けられた複数の画素１１のうち、いずれかの行に設けられたｘ
個の画素１１に接続される。
また、信号線ＳＬは、画素部１０においてｘ列ｙ行に設けられた複数の画素１１のうち、
いずれかの列に設けられたｙ個の画素１１に接続される。
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介し
て間接的に接続している状態も、その範疇に含む。
なお、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
図８（Ｂ）に、画素１１の回路図の一例を示す。図８（Ｂ）に示す画素１１は、スイッチ
ング素子として機能するトランジスタ１２と、トランジスタ１２を介して与えられた画像
信号の電位に従って、その透過率が制御される液晶素子１３と、容量素子１４とを有する
。
液晶素子１３は、画素電極と、共通電極と、画素電極と共通電極間の電圧が印加される液
晶を含んだ液晶層とを有している。そして、容量素子１４は、液晶素子１３が有する画素
電極と共通電極間の電圧を保持する機能を有している。
液晶層には、例えば、サーモトロピック液晶またはリオトロピック液晶に分類される液晶
材料を用いることができる。或いは、液晶層には、例えば、ネマチック液晶、スメクチッ
ク液晶、コレステリック液晶、または、ディスコチック液晶に分類される液晶材料を用い
ることができる。或いは、液晶層には、例えば、強誘電性液晶、または反強誘電性液晶に
分類される液晶材料を用いることができる。或いは、液晶層には、例えば、主鎖型高分子
液晶、側鎖型高分子液晶、或いは、複合型高分子液晶などの高分子液晶、または低分子液
晶に分類される液晶材料を用いることができる。或いは、液晶層には、例えば、高分子分
散型液晶（ＰＤＬＣ）に分類される液晶材料を用いることができる。
また、配向膜を用いないブルー相を示す液晶を液晶層に用いてもよい。ブルー相は液晶相
の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転
移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラ
ル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤
とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向
処理が不要であり、視野角依存性が小さいため好ましい。
また液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ
（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、
ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）
モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ブルー相モ
ード、ＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モード、ＶＡ－
ＩＰＳモード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆ
ｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒ
ｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを適用することが可能である。
画素１１は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダク
タなどのその他の回路素子を、さらに有していても良い。
具体的に、図８（Ｂ）では、トランジスタ１２のゲート電極が走査線ＧＬに接続されてい
る。トランジスタ１２は、そのソース端子またはドレイン端子の一方が信号線ＳＬに接続
され、他方が液晶素子１３の画素電極に接続されている。容量素子１４は、一方の電極が
液晶素子１３の画素電極に接続されており、他方の電極が、特定の電位の与えられている
ノードに接続されている。なお、液晶素子１３が有する共通電極にも特定の電位が与えら
れている。そして、共通電極に与えられる電位は、容量素子１４が有する他方の電極に与
えられる電位と共通であっても良い。
なお、図８（Ｂ）では、画素１１において、一のトランジスタ１２をスイッチング素子と
して用いている場合について示しているが、本発明はこの構成に限定されない。一のスイ
ッチング素子として機能する複数のトランジスタを用いていても良い。複数のトランジス
タが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続さ
れていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続さ
れていても良い。
本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトラ
ンジスタのソース端子またはドレイン端子の一方のみが、第２のトランジスタのソース端
子またはドレイン端子の一方のみに接続されている状態を意味する。また、トランジスタ
が並列に接続されている状態とは、第１のトランジスタのソース端子またはドレイン端子
の一方が第２のトランジスタのソース端子またはドレイン端子の一方に接続され、第１の
トランジスタのソース端子またはドレイン端子の他方が第２のトランジスタのソース端子
またはドレイン端子の他方に接続されている状態を意味する。
トランジスタ１２が酸化物半導体をチャネル形成領域に含むことで、オフ電流が極めて小
さく、なおかつ高耐圧であるトランジスタ１２を実現することができる。そして、上記構
成を有するトランジスタ１２をスイッチング素子として用いることで、通常のシリコンや
ゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素
子１３に蓄積された電荷のリークを防ぐことができる。
オフ電流の極めて小さいトランジスタ１２を用いることで、液晶素子１３に与えられる電
圧が保持される期間を長く確保することができる。そのため、静止画のように、連続する
幾つかのフレーム期間に渡って、画素部１０に同じ画像情報を有する画像信号が書き込ま
れる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部１０へ
の画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば
、高純度化された酸化物半導体を活性層に用いたトランジスタ１２を用いることで、画像
信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上
にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、消費
電力をより低減することができる。
また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電
位を保持するために、液晶素子１３に容量素子１４を接続しなくても、表示される画質が
低下するのを防ぐことができる。よって、容量素子１４を設けないことによって、或いは
容量素子１４のサイズを小さくすることによって、開口率を高めることができるため、液
晶表示装置の消費電力を低減させることができる。
また、画像信号の電位の極性を、共通電極の電位を基準として反転させる反転駆動を行う
ことで、焼き付きと呼ばれる液晶材料の劣化を防ぐことができる。しかし、反転駆動を行
うと、画像信号の極性が変化する際に信号線ＳＬに与えられる電位の変化が大きくなるた
め、スイッチング素子として機能するトランジスタ１２のソース端子とドレイン端子の電
位差が大きくなる。よって、トランジスタ１２は、閾値電圧がシフトするなどの特性劣化
が生じやすい。また、液晶素子１３に保持されている電圧を維持するために、ソース端子
とドレイン端子の電位差が大きくても、オフ電流が低いことが要求される。トランジスタ
１２に、シリコンまたはゲルマニウムよりもバンドギャップが大きく、真性キャリア密度
が低い酸化物半導体などの半導体を用いることで、トランジスタ１２の耐圧性を高め、オ
フ電流を著しく小さくすることができる。よって、通常のシリコンやゲルマニウムなどの
半導体材料で形成されたトランジスタを用いた場合に比べて、トランジスタ１２の劣化を
防ぎ、液晶素子１３に保持されている電圧を維持することができる。
次いで、図８（Ｂ）に示した画素１１のレイアウトについて、図５及び図６を用いて説明
する。図５は、画素１１の上面図の一例である。また、図６（Ａ）は、図５に示す上面図
の、一点鎖線Ｄ１－Ｄ２における断面図の一例に相当する。図６（Ｂ）は、図５に示す上
面図の、一点鎖線Ｄ３－Ｄ４における断面図の一例に相当する。ただし、図５では、画素
１１のレイアウトを明確に示すために、各種の絶縁膜を省略して、画素１１の上面図を示
す。また、図５では、画素１１が有する各種半導体素子のレイアウトを明確に示すために
、液晶素子１３が有する液晶層及び共通電極を省略して、画素１１の上面図を示す。
図５及び図６に示す画素１１において、トランジスタ１２は、絶縁表面を有する基板２０
２上に、ゲート電極として機能する導電膜２０３と、導電膜２０３上のゲート絶縁膜２０
４と、導電膜２０３と重なる位置においてゲート絶縁膜２０４上に位置する半導体膜２０
５と、導電膜２０３と重なる位置において半導体膜２０５上に位置し、チャネル保護膜と
して機能する絶縁膜２０６と、ソース端子またはドレイン端子として機能し、半導体膜２
０５上に位置する導電膜２０７及び導電膜２０８とを有する。
導電膜２０３はトランジスタ１２のゲート電極に電位を与える走査線としても機能する。
また、導電膜２０７は、画像信号の電位を画素１１に与える信号線としても機能する。
容量素子１４は、絶縁表面を有する基板２０２上に、導電膜２１０と、導電膜２１０上の
ゲート絶縁膜２０４及び半導体膜２０５と、導電膜２１０と重なる位置においてゲート絶
縁膜２０４及び半導体膜２０５上に位置する導電膜２１１とを有する。
また、導電膜２０７、導電膜２０８、及び導電膜２１１上には絶縁膜２１２が設けられて
いる。そして、絶縁膜２１２、半導体膜２０５、及びゲート絶縁膜２０４には、開口部２
１３及び開口部２１４が設けられている。
開口部２１３は、導電膜２０７または導電膜２０８と、導電膜２１１との間に設けられて
いる。また、開口部２１３が形成されている領域の一部は、導電膜２０８が形成されてい
る領域の一部、及び導電膜２１０が形成されている領域の一部と重なっている。開口部２
１３において、導電膜２０８上の絶縁膜２１２と、導電膜２１０上の絶縁膜２１２、半導
体膜２０５、及びゲート絶縁膜２０４とが除去されており、導電膜２０８及び導電膜２１
０は、導電膜２０８及び導電膜２１０上の導電膜２１５により電気的に接続されている。
また、開口部２１４において、導電膜２１０上の絶縁膜２１２、半導体膜２０５、及びゲ
ート絶縁膜２０４が除去されており、導電膜２１０は、画素電極として機能する導電膜２
１６と接続されている。なお、導電膜２１６は、開口部２１４における導電膜２１０上の
みならず、絶縁膜２１２上にも設けられている。
また、開口部２１４において、導電膜２０３上の絶縁膜２１２、半導体膜２０５、及びゲ
ート絶縁膜２０４も除去されている。上記構成により、導電膜２０３、ゲート絶縁膜２０
４、及び半導体膜２０５が重なる領域に形成される寄生容量を、小さくすることができる
。
また、絶縁膜２１２上において導電膜２１１と重なる位置に、スペーサとして機能する絶
縁膜２１７が設けられている。
なお、図５及び図６では、開口部２１３が形成されている領域の一部は、導電膜２０８が
形成されている領域の一部、及び導電膜２１０が形成されている領域の一部と重なってい
る場合を例示している。この場合、導電膜２０８及び導電膜２１５の接続と、導電膜２１
０及び導電膜２１５の接続とは、共に開口部２１３において行われることとなる。しかし
、本発明の一態様では、導電膜２０８及び導電膜２１５の接続と、導電膜２１０及び導電
膜２１５の接続とが、互いに異なる開口部で行われていても良い。
図７に、導電膜２０８及び導電膜２１０と導電膜２１５との接続箇所における、画素１１
の断面図の一例を示す。図７では、絶縁膜２１２に設けた開口部２１３ａにおいて、導電
膜２０８と導電膜２１５が接続されている。また、絶縁膜２１２、半導体膜２０５、及び
ゲート絶縁膜２０４に設けた開口部２１３ｂにおいて、導電膜２１０と導電膜２１５が接
続されている。
ただし、図５及び図６のように、導電膜２０８及び導電膜２１５の接続と、導電膜２１０
及び導電膜２１５の接続とが、共に開口部２１３において行われる場合、複数の開口部を
形成するための領域を確保する必要がないので、画素部１０の高精細化を実現することが
できる。
なお、図５及び図６では、画素電極として機能する導電膜２１６上に、液晶層及び共通電
極が順に設けられる場合の画素１１のレイアウトを示しているが、本発明の一態様に係る
液晶表示装置はこの構成に限定されない。画素１１は、ＩＰＳ型の液晶素子やブルー相を
用いた液晶素子のように、画素電極と共通電極の上に液晶層が設けられている構造を有し
ていても良い。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、図５及び図６に示した画素１１を例に挙げて、本発明の一態様に係る
液晶表示装置の作製方法について説明する。
まず、図９（Ａ）に示すように、絶縁表面を有する基板２０２上に、ゲート電極として機
能する導電膜２０３と、容量素子１４の電極として機能する導電膜２１０とを形成する。
絶縁表面を有する基板２０２として使用することができる基板に大きな制限はないが、少
なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば
、フュージョン法やフロート法で作製されるガラス基板を用いることができる。ガラス基
板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いる
と良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ
酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。ステ
ンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。ただし、液晶
表示装置が透過型または半透過型である場合、基板２０２に透光性を有する基板を用いる
。
導電膜２０３、導電膜２１０の材料は、モリブデン、チタン、クロム、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウム、ニオブ等の金属材料、これら金属
材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は
積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうる
のであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウム
または銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用
いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タング
ステン、ネオジム、スカンジウム等を用いることができる。
例えば、２層の構造を有する導電膜２０３、導電膜２１０として、チタン膜上に銅膜が積
層された２層の構造、アルミニウム膜上にモリブデン膜が積層された２層の構造、銅膜上
にモリブデン膜を積層した２層の構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を
積層した２層の構造、または、窒化チタン膜とモリブデン膜とを積層した２層の構造とす
ることが好ましい。３層の構造を有する導電膜２０３、導電膜２１０としては、例えば、
窒化チタン膜と、銅膜と、タングステン膜とを積層した３層の構造とすることが好ましい
。
また、導電膜２０３、導電膜２１０に酸化インジウム、酸化インジウム－酸化スズ、酸化
インジウム－酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、ま
たは酸化亜鉛ガリウム等の透光性を有する金属酸化物を用いることもできる。
導電膜２０３、導電膜２１０の膜厚は、１０ｎｍ～４００ｎｍ、好ましくは１００ｎｍ～
２００ｎｍとする。本実施の形態では、スパッタ法により膜厚２００ｎｍのタングステン
膜を形成した後、該タングステン膜を、フォトリソグラフィ法を用いたエッチングにより
所望の形状に加工（パターニング）することで、導電膜２０３、導電膜２１０を形成する
。なお、形成された導電膜２０３及び導電膜２１０の端部がテーパー形状であると、上に
積層するゲート絶縁膜２０４の被覆性が向上するため好ましい。なお、レジストマスクを
インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフ
ォトマスクを使用しないため、製造コストを低減できる。
なお、本実施の形態では、基板２０２上に直接導電膜２０３及び導電膜２１０を形成する
場合を例示しているが、基板２０２上に下地膜として機能する絶縁膜を形成してから、上
記下地膜上に導電膜２０３及び導電膜２１０を形成しても良い。下地膜として、例えば、
酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、また
は窒化酸化アルミニウム膜のいずれか１つを単層で、或いは複数を積層させて用いること
ができる。特に、下地膜に、バリア性の高い絶縁膜、例えば窒化珪素膜、窒化酸化珪素膜
、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜などを用い
ることで、水分、または水素などの雰囲気中の不純物、或いは基板２０２内に含まれるア
ルカリ金属、重金属などの不純物が、後に形成される半導体膜２０５内、ゲート絶縁膜２
０４内、或いは、半導体膜２０５と他の絶縁膜の界面とその近傍に入り込むのを防ぐこと
ができる。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質を意味する。
なお、図１１は、上述の工程が終了した時点での、液晶表示装置の上面図である。図１１
の一点鎖線Ａ１－Ａ２における断面図が、図９（Ａ）に相当する。
次いで、図９（Ｂ）に示すように、導電膜２０３及び導電膜２１０上に、ゲート絶縁膜２
０４を形成する。ゲート絶縁膜２０４は、プラズマＣＶＤ法又はスパッタリング法等を用
いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜
、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニ
ウム膜、酸化イットリウム膜、酸化ガリウム膜、酸化ランタン膜、または酸化タンタル膜
を単層で又は積層させて形成することができる。ゲート絶縁膜２０４は、水分、水素など
の不純物を極力含まないことが望ましい。
ゲート絶縁膜２０４は、単層の絶縁膜で構成されていても良いし、複数の絶縁膜が積層さ
れることで構成されていても良い。いずれにしても、化学量論的組成を超える量の酸素を
含む絶縁膜が、後に形成される半導体膜２０５と接するように、ゲート絶縁膜２０４を形
成することが望ましい。上記構成により、ゲート絶縁膜２０４から半導体膜２０５に酸素
を供給することができるので、良好な電気的特性を有するトランジスタ１２を得ることが
できる。
また、バリア性の高い絶縁膜と、酸素を含む絶縁膜とを積層させた構造を有するゲート絶
縁膜２０４を形成する場合、バリア性の高い絶縁膜は、酸素を含む絶縁膜と、導電膜２０
３及び導電膜２１０との間に設けることが望ましい。バリア性の高い絶縁膜を用いること
で、水分または水素などの雰囲気中の不純物、或いは基板２０２内に含まれるアルカリ金
属、重金属などの不純物が、半導体膜２０５内、ゲート絶縁膜２０４内、或いは、半導体
膜２０５と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。バリア性の高
い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミ
ニウム膜、または窒化酸化アルミニウム膜などが挙げられる。
ゲート絶縁膜２０４の膜厚は、トランジスタに要求される特性によって適宜設定すればよ
く、例えば１ｎｍ以上８００ｎｍ以下、好ましくは２００ｎｍ以上５００ｎｍ以下とする
。ゲート絶縁膜２０４を厚く形成することで、トランジスタ１２の耐圧を向上させること
ができる。本実施の形態では、プラズマＣＶＤ法で形成された膜厚１００ｎｍの酸化窒化
珪素膜をゲート絶縁膜２０４として用いる。
次いで、図９（Ｂ）に示すように、ゲート絶縁膜２０４上に膜厚２ｎｍ以上２００ｎｍ以
下、好ましくは膜厚３ｎｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ
以下の半導体膜２０５を形成する。半導体膜２０５は、酸化物半導体をターゲットとして
用い、スパッタ法により形成する。また、半導体膜２０５は、希ガス（例えばアルゴン）
雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下において
スパッタ法により形成することができる。
なお、酸化物半導体膜をスパッタ法により形成する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁膜２０４の表面に付着している塵埃を除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、ア
ルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
半導体膜２０５に用いる酸化物半導体として、上述したように、酸化インジウム、酸化ス
ズ、酸化亜鉛、二元系金属の酸化物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａ
ｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉ
ｎ－Ｇａ系酸化物、三元系金属の酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも
表記する）、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ
系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系
酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸
化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化
物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物
、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、
Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物
、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａ
ｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物
などが挙げられる。
なお、例えば、半導体膜２０５は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（
亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ－Ｇａ－
Ｚｎ系の半導体膜２０５をスパッタリング法で形成する場合、好ましくは、原子数比がＩ
ｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、また
は３：１：４で示されるＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いる。前述の原子数
比を有するＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を形成するこ
とで、多結晶またはＣＡＡＣが形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含む
ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満であ
る。充填率の高いターゲットを用いることにより、形成した酸化物半導体膜は緻密な膜と
なる。
なお、酸化物半導体としてＩｎ－Ｚｎ系酸化物を用いる場合、用いるターゲットの組成は
、原子数比で、Ｉｎ：Ｚｎ＝５０：１～１：２（モル数比に換算するとＩｎ２Ｏ３：Ｚｎ
Ｏ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（モル数比に換算す
るとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：
１～１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４～１５：２）とする。
例えば、Ｉｎ－Ｚｎ系酸化物である半導体膜２０５の形成に用いるターゲットは、原子数
比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範
囲に収めることで、移動度の向上を実現することができる。
また、酸化物半導体としてＩｎ－Ｓｎ－Ｚｎ系酸化物の材料を用いる場合、用いるターゲ
ットの組成は、Ｉｎ：Ｓｎ：Ｚｎの原子数比を、１：２：２、２：１：３、１：１：１、
または２０：４５：３５とすれば良い。
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
基板２０２上に酸化物半導体膜を形成する。処理室内の残留水分を除去するためには、吸
着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チ
タンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ
ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室
を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好まし
くは炭素原子を含む化合物も）等が排気されるため、当該処理室で形成した酸化物半導体
膜に含まれる不純物の濃度を低減できる。
なお、ＣＡＡＣ－ＯＳで構成される半導体膜２０５を形成する方法として、三つ挙げられ
る。一つめは、成膜温度を２００℃以上４５０℃以下として半導体膜２０５の形成を行う
方法である。二つめは、半導体膜２０５を薄い膜厚で形成した後、２００℃以上７００℃
以下の熱処理を行う方法である。三つめは、一層目の酸化物半導体膜を薄く形成した後、
２００℃以上７００℃以下の熱処理を行い、さらに２層目の酸化物半導体膜の形成を行う
ことで、半導体膜２０５を形成する方法である。
本実施の形態では、基板２０２とターゲットの距離を１００ｍｍ、圧力０．４Ｐａ、直流
（ＤＣ）電源０．５ｋＷ、基板温度２５０℃とし、アルゴンと酸素の流量がそれぞれ３０
ｓｃｃｍ、１５ｓｃｃｍの雰囲気下において、Ｉｎ－Ｇａ－Ｚｎ系酸化物半導体を含む、
膜厚２５ｎｍの半導体膜２０５の形成を行う。
なお、半導体膜２０５に水素、水酸基及び水分がなるべく含まれないようにするために、
形成の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜２０４までが形成
された基板２０２を予備加熱し、基板２０２に吸着した水分または水素などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好
ましくは１５０℃以上３００℃以下である。
なお、スパッタ等で形成された半導体膜２０５中には、不純物としての水分又は水素（水
酸基を含む）が多量に含まれていることがある。水分又は水素はドナー準位を形成しやす
いため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、半導体膜
２０５を形成した後、半導体膜２０５中の水分又は水素などの不純物を低減（脱水化また
は脱水素化）するために、半導体膜２０５に対して、減圧雰囲気下、窒素や希ガスなどの
不活性ガス雰囲気下で、加熱処理を施す。
半導体膜２０５に加熱処理を施すことで、半導体膜２０５中の水分又は水素を脱離させる
ことができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の
歪み点未満の温度で加熱処理を行えば良い。加熱処理にＲＴＡ法を用いれば、短時間に脱
水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができ
る。本実施の形態では、超乾燥エア雰囲気下において、４５０℃で１時間程度、加熱処理
を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻
射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アル
ゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気
体が用いられる。
加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は水
素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム
、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７
Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とすることが好ましい。
以上の工程により、半導体膜２０５中の水分又は水素の濃度を低減することができる。な
お、半導体膜２０５では、上記加熱処理により水分又は水素が除去されると共に、酸素の
脱離による酸素欠損が増加している恐れがある。そこで、上記加熱処理の後に、半導体膜
２０５に酸素を供給する処理を行い、酸素欠損を低減させることが望ましい。
水分又は水素の濃度が低減され、なおかつ酸素欠損が低減されることで高純度化された半
導体膜２０５を用いることで、耐圧性が高く、オフ電流の著しく小さいトランジスタ１２
を作製することができる。
例えば、酸素を含むガス雰囲気下において加熱処理を行うことで、半導体膜２０５に酸素
を供給することができる。酸素を供給するための加熱処理は、上述した、水分又は水素の
濃度を低減するための加熱処理と同様の条件で行えば良い。ただし、酸素を供給するため
の加熱処理は、酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー
分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃
）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）などの雰囲気下に
おいて行う。
上記酸素を含むガスには、水、水素などの濃度が低いことが好ましい。具体的には、酸素
を含むガス内に含まれる不純物濃度を、１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とす
ることが好ましい。
或いは、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテ
ーション法、プラズマ処理などを用いて、半導体膜２０５に酸素を供給することができる
。上記方法を用いて酸素を半導体膜２０５に供給した後、半導体膜２０５に含まれる結晶
部が損傷を受けた場合は、加熱処理を行い、損傷を受けた結晶部を修復するようにしても
良い。
半導体膜２０５を形成するためのレジストマスクをインクジェット法で形成してもよい。
レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コ
ストを低減できる。
次いで、図９（Ｃ）に示すように、半導体膜２０５上に絶縁膜を形成した後、フォトリソ
グラフィ法を用いたエッチングにより所望の形状に加工することで、チャネル保護膜とし
て機能する島状の絶縁膜２０６を形成する。絶縁膜２０６は、半導体膜２０５上において
導電膜２０３と重なる位置に設ける。
絶縁膜２０６の膜厚は、５０ｎｍ以上６００ｎｍ以下、好ましくは１００ｎｍ以上４００
ｎｍ以下とする。そして、絶縁膜２０６は、ゲート絶縁膜２０４と同様の構造、材料を用
いて形成することができる。そして、絶縁膜２０６は、ゲート絶縁膜２０４と同様に、水
分、水素などの不純物を極力含まないことが望ましく、なおかつ、化学量論的組成を超え
る量の酸素を含むことが望ましい。上記構成により、半導体膜２０５中における水分、水
素などの不純物の濃度を低く抑え、なおかつ絶縁膜２０６から半導体膜２０５に酸素を供
給することができるので、良好な電気的特性を有するトランジスタ１２を得ることができ
る。
本実施の形態では、プラズマＣＶＤ法にて形成した膜厚３００ｎｍの酸化窒化珪素膜を、
絶縁膜２０６として用いる。
なお、絶縁膜２０６として、少なくともＩｎまたはＺｎの一方を含む金属酸化物であり、
なおかつ、Ｔｉ、Ｚｒ、Ｈｆ、Ｇｅ、Ｃｅなどを含むことで、半導体膜２０５よりも絶縁
性の高まった、金属酸化物を用いても良い。
例えば、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物を、絶縁膜２０６に用いても良い。ただし、元
素Ｍ１は、３Ａ族、３Ｂ族、及び４Ａ族に含まれる元素のうち、３価の元素である。元素
Ｍ２は４Ａ族、及び４Ｂ族に含まれる元素のうち、４価の元素である。具体的に、元素Ｍ
１にＧａを用いる場合、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物において、３価のＧａの一部が
、４価の元素で置き換えられることになる。４価の元素は３価の元素よりも一本結合手が
多いので、３価の元素の一部を４価の元素に置き換えることで、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ
系酸化物を構成する金属元素（Ｍ１またはＭ２）と酸素の結合力を高めることができる。
よって、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物を絶縁膜２０６に用いることで、絶縁膜２０６
の絶縁性を高めることができる。具体的に、元素Ｍ２として、Ｔｉ、Ｚｒ、Ｈｆ、Ｇｅ、
Ｃｅなどが挙げられる。
例えば、Ｉｎ：Ｚｒ：Ｇａ：Ｚｎ＝３：０．０５：０．９５：２のターゲットを用いて、
スパッタリング法により、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物を用いた絶縁膜２０６を形成
すれば良い。
また、例えば、化学式ＩｎＭＺｎＯｘで表されるＩｎ－Ｍ－Ｚｎ系酸化物を絶縁膜２０６
に用いても良い。元素Ｍとして、Ｉｎ－Ｍ－Ｚｎ系酸化物の絶縁性が、半導体膜２０５を
構成する金属酸化物の絶縁性よりも高くなるような元素を適用する。例えば、元素Ｍとし
て、Ｔｉ、Ｚｒ、Ｈｆ、Ｇｅ、Ｃｅなどの４価の元素を適用することができる。４価の元
素は３価の元素よりも一本結合手が多いので、これら４価の元素を元素Ｍとして用いたＩ
ｎ－Ｍ－Ｚｎ系酸化物は、元素Ｍと酸素の結合力が高い。よって、Ｉｎ－Ｍ－Ｚｎ系酸化
物を絶縁膜２０６に用いることで、絶縁膜２０６の絶縁性を高めることができる。
例えば、元素ＭとしてＺｒを用いたＩｎ－Ｚｒ－Ｚｎ系酸化物のエネルギーギャップは、
Ｉｎ－Ｇａ－Ｚｎ系酸化物のエネルギーギャップ（約３．２ｅＶ）よりも大きくなる。す
なわち、Ｉｎ－Ｚｒ－Ｚｎ系酸化物はＩｎ－Ｇａ－Ｚｎ系酸化物よりも絶縁性が高いと言
える。
また、イットリウムはＧａよりも電気陰性度が小さい。そのため、Ｉｎ－Ｍ１－Ｍ２－Ｚ
ｎ系酸化物において、元素Ｍ２をイットリウムとすると、酸素と元素Ｍ２の電気陰性度の
差を大きくすることができ、金属酸化物中での酸素とのイオン結合による結合をより強く
することができる。よって、元素Ｍ２をイットリウムとしても、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ
系酸化物を用いた絶縁膜２０６の絶縁性を高めることができる。また、Ｉｎ－Ｍ－Ｚｎ系
酸化物において、元素Ｍをイットリウムとすると、酸素と元素Ｍの電気陰性度の差を大き
くすることができ、金属酸化物中での酸素とのイオン結合による結合をより強くすること
ができる。よって、元素Ｍをイットリウムとしても、Ｉｎ－Ｍ－Ｚｎ系酸化物を用いた絶
縁膜２０６の絶縁性を高めることができる。
なお、本明細書において、「エネルギーギャップ」という用語は、「バンドギャップ」や
、「禁制帯幅」と同じ意味で用いている。また、バンドギャップの値は、材料の単膜のエ
リプソで測定して得られる値を用いる。
また、Ｉｎ－Ｍ－Ｚｎ系酸化物中の元素Ｍの含有量は、Ｉｎの含有量の０．３倍以上１．
３倍未満である。また、Ｉｎ－Ｍ－Ｚｎ系酸化物中の元素Ｍの含有量は、Ｚｎの含有量の
０．３倍以上１．３倍未満である。元素Ｍに対するＩｎまたはＺｎの相対的な数が少ない
ほど、より絶縁性の高い絶縁膜２０６を得ることができる。
具体的には、元素Ｍを含ませた金属酸化物材料をスパッタリング法で形成する場合、好ま
しくは原子数比がＩｎ：Ｍ：Ｚｎ＝１：１：１、３：１：３、３：２：４、２：１：３、
４：５：４、または４：２：３で示される金属酸化物ターゲットを用いる。
Ｉｎ－Ｍ－Ｚｎ系酸化物や、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物を絶縁膜２０６に用いるこ
とで、絶縁膜２０６と半導体膜２０５の界面の状態を良好に保つことができ、トランジス
タ１２の電気的特性を良好にすることができる。
なお、絶縁膜２０６を形成するためのエッチングにより露出した半導体膜２０５の表面に
は、不純物が付着しやすい。上記不純物には、エッチングに用いたエッチングガスまたは
エッチング液を構成する元素、或いはエッチングを行った処理室内に存在する元素などが
含まれる。上記不純物として、具体的には、ボロン、塩素、フッ素、炭素、アルミニウム
などが挙げられる。
上記不純物が半導体膜２０５の表面に付着すると、トランジスタのオフ電流の増加、或い
はトランジスタの電気的特性の劣化がもたらされやすい。また、半導体膜２０５に寄生チ
ャネルが生じやすくなり、電気的に分離されるべき導電膜が半導体膜２０５を介して電気
的に接続されやすくなる。そこで、本発明の一態様では、絶縁膜２０６を形成するための
エッチングが終了した後、半導体膜２０５及び絶縁膜２０６の表面に付着したであろう不
純物を除去するための洗浄処理を行う。
洗浄処理は、ＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液などのアルカリ性の溶液
、水、または希フッ酸などを用いて行うことができる。具体的に、希フッ酸を洗浄処理に
用いる場合、５０重量％フッ酸を、水で１／１０２乃至１／１０５に希釈して、洗浄処理
に用いることが望ましい。すなわち、濃度が０．５重量％乃至５×１０－４重量％の希フ
ッ酸を、洗浄処理に用いることが望ましい。洗浄処理により、半導体膜２０５及び絶縁膜
２０６の表面に付着した上記不純物を、除去することができる。また、洗浄処理に希フッ
酸を用いると、半導体膜２０５に付着した不純物を、半導体膜２０５の一部とともに除去
することができる。
次いで、半導体膜２０５上に、スパッタ法や真空蒸着法で導電膜を形成したあと、フォト
リソグラフィ法を用いたエッチングにより当該導電膜をパターニングすることで、図９（
Ｄ）に示すように、半導体膜２０５上において、絶縁膜２０６を間に挟む様に設けられた
導電膜２０７及び導電膜２０８と、導電膜２１０と重なる位置においてゲート絶縁膜２０
４及び半導体膜２０５上に設けられた導電膜２１１とを、それぞれ形成する。導電膜２０
７及び導電膜２０８は、トランジスタ１２のソース電極またはドレイン電極として機能す
る。また、導電膜２１１は容量素子１４の電極として機能する。
導電膜２０７、導電膜２０８、及び導電膜２１１は、導電膜２０３及び導電膜２１０と同
様の構造、材料を用いることができる。導電膜２０７、導電膜２０８、及び導電膜２１１
の形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせるこ
とが好ましい。本実施の形態では、導電膜２０７、導電膜２０８、及び導電膜２１１とし
て、膜厚１５０ｎｍのタングステン膜を用いる。
なお、導電膜２０７、導電膜２０８、及び導電膜２１１を形成するためのエッチングの際
に、半導体膜２０５がなるべく除去されないようにそれぞれの材料及びエッチング条件を
適宜調節する。エッチング条件によっては、半導体膜２０５の露出した部分が一部エッチ
ングされることで、溝部（凹部）が形成されることもある。
本実施の形態では、ＩＣＰエッチング法によるドライエッチングを用いて、導電膜２０７
、導電膜２０８、及び導電膜２１１を形成する。具体的には、エッチングガスである六フ
ッ化硫黄の流量を５０ｓｃｃｍ、反応圧力１．５Ｐａ、下部電極の温度７０℃、コイル型
の電極に投入するＲＦ（１３．５６ＭＨｚ）電力を５００Ｗ、下部電極（バイアス側）に
投入する電力を５０Ｗとした後、エッチングガスである三塩化ホウ素の流量を６０ｓｃｃ
ｍ、塩素の流量２０ｓｃｃｍ、反応圧力１．９Ｐａ、下部電極の温度２１℃、コイル型の
電極に投入するＲＦ（１３．５６ＭＨｚ）電力４５０Ｗ、下部電極（バイアス側）に投入
する電力１００Ｗとなるように、途中で条件を変更してドライエッチングを行う。
なお、フォトリソグラフィ法で用いるマスク数及び工程数を削減するため、透過した光に
多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチ
ング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を
有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異
なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。よって露光マスク数を削減することができ、工程の簡略化が可
能となる。
なお、導電膜２０７、導電膜２０８、及び導電膜２１１を形成するためのエッチングによ
り露出した半導体膜２０５及び絶縁膜２０６の表面には、ボロン、塩素、フッ素、炭素、
アルミニウムなどの不純物が付着しやすい。さらに、上記不純物には、導電膜２０７、導
電膜２０８、及び導電膜２１１を構成する元素も含まれる場合がある。
上記不純物が半導体膜２０５の表面に付着すると、上述したように、トランジスタのオフ
電流の増加、或いはトランジスタの電気的特性の劣化がもたらされやすい。また、半導体
膜２０５に寄生チャネルが生じやすくなり、電気的に分離されるべき導電膜が半導体膜２
０５を介して電気的に接続されやすくなる。そこで、本発明の一態様では、導電膜２０７
、導電膜２０８、及び導電膜２１１を形成するためのエッチングが終了した後、半導体膜
２０５及び絶縁膜２０６の表面に付着したであろう不純物を除去するための洗浄処理を行
う。
洗浄処理は、ＴＭＡＨ溶液などのアルカリ性の溶液、水、または希フッ酸などを用いて行
うことができる。具体的に、希フッ酸を洗浄処理に用いる場合、５０重量％フッ酸を、水
で１／１０２乃至１／１０５に希釈して、洗浄処理に用いることが望ましい。すなわち、
濃度が０．５重量％乃至５×１０－４重量％の希フッ酸を、洗浄処理に用いることが望ま
しい。洗浄処理により、半導体膜２０５及び絶縁膜２０６の表面に付着した上記不純物を
、除去することができる。また、洗浄処理に希フッ酸を用いると、半導体膜２０５に付着
した不純物を、半導体膜２０５の一部とともに除去することができる。
なお、本実施の形態では、エッチング後における不純物除去を目的とした洗浄処理を、絶
縁膜２０６の形成後と、導電膜２０７、導電膜２０８、及び導電膜２１１の形成後の２回
行う場合について説明したが、本発明の一態様では、上記洗浄処理をいずれか１回のみと
しても良い。
なお、図１２は、上述の工程が終了した時点での、液晶表示装置の上面図である。図１２
の一点鎖線Ａ１－Ａ２における断面図が、図９（Ｄ）に相当する。
次いで、図１０（Ａ）に示すように、半導体膜２０５と、絶縁膜２０６と、導電膜２０７
及び導電膜２０８と、導電膜２１１とを覆うように、絶縁膜２１２を形成する。絶縁膜２
１２は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっ
ても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜２１２に水素が含
まれると、その水素が半導体膜２０５に侵入し、又は水素が半導体膜２０５中の酸素を引
き抜き、半導体膜２０５の表面近傍が低抵抗化（ｎ型化）してしまう。そして、低抵抗化
した半導体膜２０５の表面近傍には寄生チャネルが形成されやすく、寄生チャネルにより
導電膜２０８と導電膜２１１が電気的に接続されるおそれがある。よって、絶縁膜２１２
はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要であ
る。
なお、上記洗浄処理を行った場合でも、絶縁膜２１２を形成する前に基板２０２を大気に
さらすと、大気中に含まれる炭素などの不純物が、半導体膜２０５及び絶縁膜２０６の表
面に付着することがある。そこで、本発明の一態様では、絶縁膜２１２を形成するための
処理室内において、絶縁膜２１２を形成する前に、半導体膜２０５及び絶縁膜２０６の表
面に付着した炭素などの不純物を、酸素、一酸化二窒素、もしくは希ガス（代表的にはア
ルゴン）などを用いたプラズマ処理により洗浄し、炭素などの不純物を除去するようにし
ても良い。そして、プラズマ処理による不純物の除去を行った後、基板２０２を大気にさ
らすことなく、絶縁膜２１２を形成することで、半導体膜２０５及び絶縁膜２０６と絶縁
膜２１２の界面近傍に不純物が入り込むのを防ぎ、トランジスタのオフ電流の増加、或い
はトランジスタの電気的特性の劣化を防ぐことができる。
また、上記絶縁膜２１２には、バリア性の高い材料を用いるのが望ましい。例えば、バリ
ア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アル
ミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層され
た絶縁膜を用いる場合、酸素を含む酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バ
リア性の高い絶縁膜よりも、半導体膜２０５に近い側に形成する。そして、酸素を含む絶
縁膜を間に挟んで、半導体膜２０５と重なるように、バリア性の高い絶縁膜を形成する。
バリア性の高い絶縁膜を用いることで、半導体膜２０５内、ゲート絶縁膜２０４内、或い
は、半導体膜２０５と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入
り込むのを防ぐことができる。
また、複数の積層された絶縁膜を絶縁膜２１２として用いる場合、１層目以外の絶縁膜と
して、例えば、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド
樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機
材料の他に、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ア
ルミナ等を用いることができる。シロキサン系樹脂は、シリコン（Ｓｉ）と酸素（Ｏ）と
の結合で骨格構造が構成される材料である。置換基として、水素の他、フッ素、フルオロ
基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有していて
も良い。そして、絶縁膜２１２の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、
スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、印刷法（ス
クリーン印刷、オフセット印刷等）などの方法で形成する。また、ドクターナイフ、ロー
ルコーター、カーテンコーター、ナイフコーター等の器具を用いて形成しても良い。或い
は、１層目以外の絶縁膜として、有機シランを用いて化学気相成長法により作製される酸
化珪素膜を用いることもできる。有機シランとしては、珪酸エチル（ＴＥＯＳ：Ｓｉ（Ｏ
Ｃ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシク
ロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ
）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）
３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等を用いることがで
きる。
本実施の形態では、スパッタ法で形成された膜厚３００ｎｍの酸化珪素膜を絶縁膜２１２
として用いる。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態
では１００℃とする。
次いで、図１０（Ｂ）に示すように、ゲート絶縁膜２０４、半導体膜２０５、及び絶縁膜
２１２を、フォトリソグラフィ法を用いたエッチングにより所望の形状に加工することで
、開口部２１３及び開口部２１４を形成する。
本実施の形態では、ＩＣＰエッチング法によるドライエッチングを用いて、ゲート絶縁膜
２０４、半導体膜２０５、及び絶縁膜２１２をパターニングする。具体的には、エッチン
グガスであるトリフルオロメタン、ヘリウム、メタンの流量をそれぞれ２２．５ｓｃｃｍ
、１２７．５ｓｃｃｍ、５ｓｃｃｍ、反応圧力を３．５Ｐａ、下部電極の温度２１℃、コ
イル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力を４７５Ｗ、下部電極（バイアス
側）に投入する電力を３００Ｗとして、ドライエッチングを行う。
開口部２１３が形成される領域は、導電膜２０８が形成されている領域の一部、及び導電
膜２１０が形成されている領域の一部と重なっているため、開口部２１３において導電膜
２０８及び導電膜２１０は部分的に露出する。また、開口部２１４が形成される領域は、
導電膜２１０が形成されている領域の一部と重なっているため、開口部２１４において導
電膜２１０は部分的に露出する。
なお、図１３は、上述の工程が終了した時点での、液晶表示装置の上面図である。図１３
の一点鎖線Ａ１－Ａ２における断面図が、図１０（Ｂ）に相当する。
次いで、図１０（Ｃ）に示すように、開口部２１３において導電膜２０８及び導電膜２１
０と接する導電膜２１５と、開口部２１４において導電膜２１０と接する導電膜２１６と
を形成する。導電膜２１６は画素電極として機能し、その一部は絶縁膜２１２上にも設け
られている。
導電膜２１５及び導電膜２１６は、透過型の液晶表示装置の場合、透光性を有する導電性
材料で形成することが望ましい。また、導電膜２１５及び導電膜２１６は、反射型の液晶
表示装置の場合、光を反射する導電性材料で形成することが望ましい。
具体的に導電膜２１５及び導電膜２１６として、酸化インジウム、酸化インジウム－酸化
スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有した
酸化インジウム－酸化スズ、酸化インジウム－酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘ
ｉｄｅ）、酸化タングステン及び酸化亜鉛を含有した酸化インジウム、窒素を含ませたＡ
ｌ－Ｚｎ系酸化物半導体、窒素を含ませたＺｎ系酸化物半導体、窒素を含ませたＳｎ－Ｚ
ｎ系酸化物半導体、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）
、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、
パラジウム（Ｐｄ）、チタン（Ｔｉ）の他、元素周期表の第１族または第２族に属する元
素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウ
ム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、およ
びこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユウロピウム（Ｅｕ）、イッテルビウム（
Ｙｂ）等の希土類金属およびこれらを含む合金などを用いることができる。なお、導電膜
２１５及び導電膜２１６は、例えばスパッタリング法や蒸着法（真空蒸着法を含む）等に
より上記材料を用いて導電膜を形成した後、フォトリソグラフィ法を用いたエッチングに
より当該導電膜を所望の形状に加工することで、形成することができる。
上記工程の後、スペーサとして機能する絶縁膜を絶縁膜２１２上に形成し、画素電極とし
て機能する導電膜２１６と、別途用意した対向電極とを、間に液晶層が挟まるように対峙
させることで、液晶表示装置を作製することができる。
なお、本実施の形態では、トランジスタ１２がシングルゲート構造である場合を例示して
いるが、必要に応じて、電気的に接続された複数の導電膜２０３を有することで、チャネ
ル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
次いで、本発明の一態様に係る液晶表示装置のパネルの外観について、図１４を用いて説
明する。図１４（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によっ
て接着させたパネルの上面図であり、図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ｅ１－Ｅ
２における断面図に相当する。
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように
、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４
の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４
００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶層４０
０７と共に封止されている。
また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、
信号線駆動回路４００３が形成された基板４０２１が、実装されている。図１４では、信
号線駆動回路４００３に含まれるトランジスタ４００９を例示している。なお、本実施の
形態では、走査線駆動回路４００４が画素部４００２と共に基板４００１上に形成されて
いる場合を例示しているが、別の基板に形成された走査線駆動回路４００４が基板４００
１に実装されていても良い。また、本実施の形態では、基板４０２１に形成された信号線
駆動回路４００３が基板４００１に実装されている場合を例示しているが、信号線駆動回
路４００３が画素部４００２と共に基板４００１上に形成されていても良い。或いは、信
号線駆動回路４００３の一部、または走査線駆動回路４００４の一部が、画素部４００２
と共に基板４００１上に形成されていても良い。
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トラン
ジスタを複数有している。図１４（Ｂ）では、画素部４００２に含まれるトランジスタ４
０１０を図示している。液晶素子４０１１が有する画素電極４０３０は、トランジスタ４
０１０に接続されている。そして、液晶素子４０１１の対向電極４０３１は、対向基板４
００６に形成されている。画素電極４０３０と対向電極４０３１と液晶層４００７とが重
なっている部分が、液晶素子４０１１に相当する。
また、対向基板４００６に形成されている遮蔽膜４０４０は、トランジスタ４０１０が形
成されている領域と重なっている。また、対向基板４００６には、カラーフィルタとして
機能する、特定の波長領域の可視光のみを優先的に透過する着色層４０４１が形成されて
おり、着色層４０４１は、液晶素子４０１１が形成されている領域と重なっている。
赤、青、緑に対応する波長領域の光を、それぞれ優先的に透過するような着色層４０４１
を画素ごとに設けることで、フルカラーの画像を表示することができる。この場合、白の
光が得られるバックライトを用いることが、画像の有する色の純度を高める上で望ましい
。白の光が得られるバックライトとして、例えば、赤の光源と青の光源と緑の光源を組み
合わせた構成、黄または橙の光源と青の光源を組み合わせた構成、白の光源を単体で用い
る構成、シアンの光源とマゼンタの光源と黄の光源を組み合わせた構成などを、用いるこ
とができる。
或いは、バックライトから、赤、青、緑に対応する波長領域の光を順に出力するようにし
ても良い。この場合、カラーフィルタを用いなくともフルカラーの画像を表示することが
でき、液晶表示装置の発光効率を高めることができる。
また、バックライトに用いる光源として、冷陰極管の他、ＬＥＤ、ＯＬＥＤなどの発光素
子を用いることができる。ただし、光源によって得られる光の波長が異なるので、必要と
する色に合わせて適宜用いる光源を選択すると良い。
なお、図１４では、遮蔽膜４０４０と着色層４０４１とを、対向基板４００６側に設けた
場合を例示しているが、遮蔽膜４０４０または着色層４０４１を、基板４００１側に設け
ても良い。液晶素子４０１１への光の入射方向と、液晶素子４０１１を透過した光の射出
方向とに合わせて、適宜、遮蔽膜４０４０と着色層４０４１の設ける位置を定めることが
できる。
また、スペーサ４０３５が、画素電極４０３０と対向電極４０３１との間の距離（セルギ
ャップ）を制御するために設けられている。なお、図１４（Ｂ）では、スペーサ４０３５
が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペー
サを用いていても良い。
また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる
各種信号及び電位は、引き回し配線４０１４及び４０１５を介して、接続端子４０１６か
ら供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と異方性導電膜４
０１９を介して電気的に接続されている。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
図１５は、液晶表示装置の構造を示す、斜視図の一例である。図１５に示す液晶表示装置
は、一対の基板間に画素部が形成されたパネル１６０１と、第１の拡散板１６０２と、プ
リズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、複数の光源１６
０７を有するバックライト１６２０と、反射板１６０６と、回路基板１６０８と、信号線
駆動回路の形成された基板１６１１とを有している。
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板
１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。バックライ
ト１６２０は導光板１６０５の端部に配置されている。導光板１６０５内部に拡散された
光源１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡
散板１６０４によって、均一にパネル１６０１に照射される。
なお、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いている
が、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡
散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズム
シート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、
プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても
良い。
またプリズムシート１６０３は、図１５に示した断面が鋸歯状の形状に限定されず、導光
板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
回路基板１６０８には、パネル１６０１に入力される各種信号を生成する回路、またはこ
れら信号に処理を施す回路などが設けられている。そして、図１５では、回路基板１６０
８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。また、信号線
駆動回路の形成された基板１６１１が、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて
ＣＯＦテープ１６０９に接続されている。
図１５では、バックライト１６２０の駆動を制御する制御系の回路が回路基板１６０８に
設けられており、該制御系の回路とバックライト１６２０とがＦＰＣ１６１０を介して接
続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されて
いても良く、この場合はパネル１６０１とバックライト１６２０とがＦＰＣなどにより接
続されるようにする。
なお、図１５では、パネル１６０１の端部に配置されたエッジライト型のバックライト１
６２０を用いている場合を例示しているが、本発明はこの構成に限定されない。本発明の
一態様では、パネル１６０１の直下に配置される直下型のバックライトを用いていても良
い。或いは、本発明の一態様では、フロントライトを用いていても良い。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
図１７に、本発明の一態様に係る発光装置の構造を例示する。図１７（Ａ）は、画素が有
するトランジスタ３００の、チャネル長方向における断面図の一例である。
図１７（Ａ）では、絶縁表面上のゲート電極３０１と、ゲート電極３０１上に位置するゲ
ート絶縁膜３０２と、ゲート絶縁膜３０２上に位置し、ゲート電極３０１と重なる半導体
膜３０３と、半導体膜３０３上に位置し、ゲート電極３０１と重なる島状の絶縁膜３０４
と、半導体膜３０３上に位置する導電膜３０５と、絶縁膜３０４を間に挟み、なおかつ半
導体膜３０３上に位置する導電膜３０６ａ及び導電膜３０６ｂと、半導体膜３０３、絶縁
膜３０４、導電膜３０５、導電膜３０６ａ及び導電膜３０６ｂ上に位置する絶縁膜３０７
と、絶縁膜３０７上に位置し、絶縁膜３０７に設けられた開口部３０８を介して導電膜３
０６ａに接続される画素電極３０９と、絶縁膜３０７及び半導体膜３０３に設けられた開
口部３１０と、画素電極３０９上に位置する絶縁膜３２０と、絶縁膜３２０に設けられた
開口部３２１において画素電極３０９上に順に積層されたＥＬ層３２２及び対向電極３２
３と、が図示されている。
そして、図１７（Ａ）では、ゲート電極３０１、ゲート絶縁膜３０２、半導体膜３０３、
チャネル保護膜として機能する絶縁膜３０４、導電膜３０６ａ及び導電膜３０６ｂがトラ
ンジスタ３００を構成している。そして、導電膜３０６ａ及び導電膜３０６ｂは、いずれ
か一方がソース電極、他方がドレイン電極として機能する。
また、図１７（Ａ）では、開口部３２１において画素電極３０９、ＥＬ層３２２及び対向
電極３２３が積層されている部分が、発光素子３２４に相当する。
本発明の一態様に係る発光装置の作製方法では、ゲート電極３０１を形成する工程と、絶
縁膜３０４を形成する工程と、導電膜３０５、導電膜３０６ａ、及び導電膜３０６ｂを形
成する工程と、絶縁膜３０７に開口部３０８を形成し、なおかつ絶縁膜３０７及び半導体
膜３０３に開口部３１０を形成する工程と、画素電極３０９を形成する工程と、絶縁膜３
２０に開口部３２１を形成する工程と、において、マスクを用いたフォトリソグラフィ法
を用いる。すなわち、本発明の一態様では、絶縁膜３０７に開口部３１０を形成する工程
において、半導体膜３０３の形状を加工しているため、半導体膜３０３の形状を単独で加
工するためだけの、フォトリソグラフィ法を用いた工程を、省略することができる。よっ
て、本発明の一態様に係る発光装置では、フォトリソグラフィ法で行なわれるフォトレジ
ストの成膜、露光、現像、エッチング、剥離などの一連の工程を一部省略することができ
る。そして、高価な露光用のマスクの枚数を抑えることができるので、発光装置の作製に
費やされるコストを抑えることができる。
なお、導電膜３０５、導電膜３０６ａ、及び導電膜３０６ｂは、絶縁膜３０７と、半導体
膜３０３の間に存在する。そのため、絶縁膜３０７に開口部３０８を形成する工程におい
て半導体膜３０３の形状をも加工する作製方法を用いる場合、導電膜３０５、導電膜３０
６ａ、及び導電膜３０６ｂの下部に位置する半導体膜３０３の形状を加工することが難し
い。そして、導電膜３０５、導電膜３０６ａ、及び導電膜３０６ｂが半導体膜３０３と重
なっていると、画素電極３０９から半導体膜３０３に印加される電界により半導体膜３０
３に寄生チャネルが形成されることがある。寄生チャネルが形成されると、電気的に分離
されるべき導電膜３０５と、導電膜３０６ａまたは導電膜３０６ｂとが、半導体膜３０３
を介して電気的に接続されるため、表示される画質の低下が引き起こされる。
そこで、本発明の一態様に係る発光装置では、開口部３１０の位置を、導電膜３０５と、
導電膜３０６ａまたは導電膜３０６ｂの間に定め、それにより、半導体膜３０３を部分的
に除去する構成とする。なお、図１７（Ａ）では、開口部３１０において半導体膜３０３
及び絶縁膜３０７だけではなく、ゲート絶縁膜３０２が除去されている場合を例示してい
る。本発明の一態様では、開口部３１０においてゲート絶縁膜３０２を必ずしも除去する
必要はなく、開口部３１０においてゲート絶縁膜３０２が残存していても良い。
図１７（Ｂ）に、図１７（Ａ）に示した断面構造を有する発光装置の、上面図の一例を示
す。ただし、図１７（Ｂ）では、発光装置のレイアウトを明確にするために、ゲート絶縁
膜３０２、絶縁膜３０７、絶縁膜３２０、ＥＬ層３２２、及び対向電極３２３を省略した
上面図を示す。また、図１７（Ｂ）の一点鎖線Ａ１－Ａ２における断面図が、図１７（Ａ
）に相当する。
図１７（Ａ）及び図１７（Ｂ）に示すように、本発明の一態様では、半導体膜３０３及び
絶縁膜３０７に、導電膜３０５と、導電膜３０６ａまたは導電膜３０６ｂの間に位置する
、開口部３１０が設けられている。
開口部３１０により、本発明の一態様では、図１７（Ａ）及び図１７（Ｂ）に示すように
、導電膜３０６ａまたは導電膜３０６ｂの下に位置する半導体膜３０３と、導電膜３０５
の下に位置する半導体膜３０３とが、離隔した状態にある。よって、本発明の一態様では
、画素電極３０９などから半導体膜３０３に電界が印加されても、開口部３１０が導電膜
３０５と、導電膜３０６ａまたは導電膜３０６ｂの間に存在することで、半導体膜３０３
に寄生チャネルが形成されるのを抑制することができる。そして、寄生チャネルの形成が
抑制されることで、導電膜３０５と、導電膜３０６ａまたは導電膜３０６ｂとが意図せず
電気的に接続されるのを防ぎ、発光装置に表示される画質の低下を防ぐことができる。
なお、図１７（Ｂ）では、導電膜３０６ａまたは導電膜３０６ｂの下に位置する半導体膜
３０３と導電膜３０５の下に位置する半導体膜３０３とが、完全に離隔している場合を例
示している。しかし、本発明の一態様では、半導体膜３０３が必ずしも完全に離隔してい
る必要はなく、導電膜３０５と、導電膜３０６ａまたは導電膜３０６ｂの間において、半
導体膜３０３が部分的に離隔していても良い。
図１８に、図１７（Ａ）に示した断面構造を有する発光装置の、上面図の一例を示す。た
だし、図１８では、発光装置のレイアウトを明確にするために、ゲート絶縁膜３０２、絶
縁膜３０７、絶縁膜３２０、ＥＬ層３２２、及び対向電極３２３を省略した上面図を示す
。
図１８に示す発光装置では、開口部３１０の形状が図１７（Ｂ）の場合と異なる。図１８
では、開口部３１０が、図１７（Ｂ）の場合と同様に導電膜３０５と、導電膜３０６ａま
たは導電膜３０６ｂの間に位置しているが、導電膜３０６ａまたは導電膜３０６ｂの下に
位置する半導体膜３０３と導電膜３０５の下に位置する半導体膜３０３とが、開口部３１
０以外の領域で繋がっている。すなわち、図１８では、導電膜３０５と、導電膜３０６ａ
または導電膜３０６ｂの間において、半導体膜３０３が部分的に離隔した状態にある。半
導体膜３０３が部分的に離隔した状態にあっても、寄生チャネルの生成が抑制されるとい
う効果を得ることができる。
また、開口部３１０が形成される領域の一部は、導電膜３０６ａまたは導電膜３０６ｂと
重なっていても良い。或いは、開口部３１０が形成される領域の一部は、導電膜３０５が
形成される領域と重なっていても良い。
図１９（Ａ）に、画素が有するトランジスタ３００の、チャネル長方向における断面図の
一例を示す。また、図１９（Ｂ）に、図１９（Ａ）に示した断面構造を有する発光装置の
、上面図の一例を示す。ただし、図１９（Ｂ）では、発光装置のレイアウトを明確にする
ために、ゲート絶縁膜３０２、絶縁膜３０７、絶縁膜３２０、ＥＬ層３２２、及び対向電
極３２３を省略した上面図を示す。また、図１９（Ｂ）の一点鎖線Ｂ１－Ｂ２における断
面図が、図１９（Ａ）に相当する。
図１９（Ａ）及び図１９（Ｂ）に示す発光装置では、開口部３１０の形成される領域が図
１７（Ａ）及び図１７（Ｂ）の場合と異なる。図１９（Ａ）及び図１９（Ｂ）では、開口
部３１０が形成される領域の一部が、導電膜３０６ａが形成される領域と重なっている。
導電膜３０６ａの下に位置する半導体膜３０３は、開口部３１０の形成の際に、除去され
ない。よって、開口部３１０が形成されている領域内において、半導体膜３０３は、部分
的に残存している状態にあり、開口部３１０における半導体膜３０３の端部と絶縁膜３０
７の端部とは一致しない。
本発明の一態様では、図１９（Ａ）及び図１９（Ｂ）に示すように、開口部３１０が形成
される領域の一部が、導電膜３０６ａが形成される領域と重なっていても、導電膜３０６
ａの下に位置する半導体膜３０３と、導電膜３０５の下に位置する半導体膜３０３とを、
離隔した状態にすることができる。よって、寄生チャネルの生成が抑制されるという効果
を得ることができる。
なお、開口部３１０が形成される領域の一部と、導電膜３０６ｂが形成される領域とが重
なっている場合でも、寄生チャネルの生成が抑制されるという効果を得ることができる。
或いは、開口部３１０が形成される領域の一部と、導電膜３０５が形成される領域とが重
なっている場合でも、寄生チャネルの生成が抑制されるという効果を得ることができる。
そして、開口部３１０が形成される領域が、導電膜３０６ａが形成される領域と部分的に
重なっている場合、導電膜３０６ａと画素電極３０９を接続するための開口部３０８を設
ける必要がない。よって、開口部３０８を形成するための領域を確保する必要がないので
、画素部の高精細化を実現することができる。
また、図２０（Ａ）に、画素が有するトランジスタ３００の、チャネル長方向における断
面図の一例を示す。また、図２０（Ｂ）に、図２０（Ａ）に示した断面構造を有する発光
装置の、上面図の一例を示す。ただし、図２０（Ｂ）では、発光装置のレイアウトを明確
にするために、ゲート絶縁膜３０２、絶縁膜３０７、絶縁膜３２０、ＥＬ層３２２、及び
対向電極３２３を省略した上面図を示す。また、図２０（Ｂ）の一点鎖線Ｃ１－Ｃ２にお
ける断面図が、図２０（Ａ）に相当する。
図２０（Ａ）及び図２０（Ｂ）に示す発光装置は、ゲート電極３０１と同じ層に導電膜３
１１が設けられている点において、図１７（Ａ）及び図１７（Ｂ）に示す発光装置と構造
が異なる。具体的に、図２０（Ａ）及び図２０（Ｂ）では、絶縁表面上に導電膜３１１が
位置し、導電膜３１１上にゲート絶縁膜３０２及び半導体膜３０３が順に積層されるよう
に設けられており、半導体膜３０３上において導電膜３１１と重なる位置に導電膜３０５
が設けられている。
そして、図２０（Ａ）及び図２０（Ｂ）では、開口部３１０が形成される領域と、導電膜
３１１が形成される領域とが部分的に重なっており、開口部３１０において導電膜３１１
の一部が露出した状態にある。そして、導電膜３１１は半導体膜３０３の下に位置するた
め、開口部３１０において半導体膜３０３は部分的に除去された状態にある。よって、図
２０（Ａ）及び図２０（Ｂ）の場合でも、導電膜３０６ａまたは導電膜３０６ｂの下に位
置する半導体膜３０３と、導電膜３０５の下に位置する半導体膜３０３とが、離隔した状
態にあるため、寄生チャネルの生成が抑制されるという効果を得ることができる。
なお、本発明の一態様に係る発光装置では、トランジスタ３００が有する半導体膜３０３
が、上述したような酸化物半導体などのワイドギャップ半導体を含んでいる。
（実施の形態７）
次いで、本発明の一態様に係る発光装置の、画素部の具体的な構成について、一例を挙げ
て説明する。
図２４（Ａ）に、画素部５１０の構成例を示す。図２４（Ａ）では、画素部５１０に、走
査線駆動回路によって電位が制御されるｙ本の走査線ＧＬ（ＧＬ１乃至ＧＬｙ）と、信号
線駆動回路によって電位が制御されるｘ本の信号線ＳＬ（ＳＬ１乃至ＳＬｘ）と、画素電
極への電位の供給を行うｘ本の電源線ＶＬ（ＶＬ１乃至ＶＬｘ）と、が設けられている。
そして、走査線ＧＬは、複数の画素５１１にそれぞれ接続されている。具体的に、各走査
線ＧＬは、マトリクス状に設けられた複数の画素５１１のうち、いずれかの行に設けられ
たｘ個の画素５１１に接続される。
また、信号線ＳＬは、画素部５１０においてｘ列ｙ行に設けられた複数の画素５１１のう
ち、いずれかの列に設けられたｙ個の画素５１１に接続される。電源線ＶＬは、画素部５
１０においてｘ列ｙ行に設けられた複数の画素５１１のうち、いずれかの列に設けられた
ｙ個の画素５１１に接続される。
なお、本実施の形態では、画素５１１が走査線ＧＬ、信号線ＳＬ、電源線ＶＬにそれぞれ
接続されている場合を例示しているが、各画素５１１に接続される配線の種類及びその数
は、画素５１１の構成、数及び配置によって、適宜決めることができる。
図２４（Ｂ）に、画素５１１の回路図の一例を示す。画素５１１は、画素５１１への画像
信号の入力を制御するトランジスタ５１２と、画素電極、対向電極、及び画素電極と対向
電極の間に設けられたＥＬ層を有する発光素子５１５と、画像信号に従って発光素子５１
５が有する画素電極の電位を制御するトランジスタ５１３と、画像信号の電位を保持する
ための容量素子５１４と、を有する。
なお、図２４（Ｂ）では、画素５１１が容量素子５１４を有する場合を例示しているが、
例えばトランジスタ５１３のゲート電極と活性層の間に形成されるゲート容量が十分大き
い場合など、他の容量により画像信号の電位を十分保持できる場合には、必ずしも容量素
子５１４を画素５１１に設ける必要はない。
発光素子５１５は、電流または電圧によって輝度が制御される素子をその範疇に含んでい
る。例えば、ＯＬＥＤ素子などを、発光素子５１５として用いることができる。ＯＬＥＤ
素子は、ＥＬ層と、陽極と、陰極とを少なくとも有している。陽極と陰極は、いずれか一
方が画素電極として機能し、他方が対向電極として機能する。ＥＬ層は陽極と陰極の間に
設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を
含んでいる場合もある。ＥＬ層におけるルミネッセンスには、一重項励起状態から基底状
態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが
含まれる。
発光素子５１５の画素電極は、画素５１１に入力される画像信号に従ってその電位が制御
される。また、発光素子５１５の輝度は、画素電極と対向電極の間の電位差によって定ま
る。そして、画素部５１０が有する複数の画素５１１のそれぞれにおいて、発光素子５１
５の輝度が画像信号に従って調整されることで、画素部５１０に画像が表示される。
画素５１１は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダ
クタなどのその他の回路素子を、さらに有していても良い。
次いで、画素５１１が有する、トランジスタ５１２、トランジスタ５１３、容量素子５１
４、発光素子５１５の接続構成について説明する。
トランジスタ５１２は、ソース端子またはドレイン端子の一方が信号線ＳＬに接続され、
ソース端子またはドレイン端子の他方がトランジスタ５１３のゲート電極に接続されてい
る。
トランジスタ５１３は、ソース端子またはドレイン端子の一方が電源線ＶＬに接続され、
ソース端子またはドレイン端子の他方が発光素子５１５に接続されている。発光素子５１
５は、画素電極と、対向電極と、画素電極と対向電極の間のＥＬ層とを有しており、具体
的に、トランジスタ５１３のソース端子またはドレイン端子の他方は、発光素子５１５の
画素電極に接続される。発光素子５１５の対向電極には電位（共通電位）が与えられる。
電源電位と共通電位は、トランジスタ５１３がオンのときに、発光素子５１５の画素電極
と対向電極の間に、発光素子５１５が発光する程度に大きい順方向バイアスの電圧が印加
されるような電位差である。
また、トランジスタ５１２、トランジスタ５１３は、活性層の片側にだけ存在するゲート
電極を少なくとも有していれば良いが、活性層を間に挟んで存在する一対のゲート電極を
有していても良い。また、トランジスタ５１２、トランジスタ５１３は、単数のゲート電
極と単数のチャネル形成領域を有するシングルゲート構造であっても良いし、電気的に接
続された複数のゲート電極を有することで、チャネル形成領域を複数有する、マルチゲー
ト構造であっても良い。
次に、図２４（Ａ）及び図２４（Ｂ）に示した発光装置の駆動方法について説明する。
走査線ＧＬ１～走査線ＧＬｙが順に選択される。例えば走査線ＧＬｊ（ｊは１以上ｙ以下
の自然数）が選択されると、走査線ＧＬｊにゲート電極が接続されているトランジスタ５
１２がオンになる。そして、信号線ＳＬ１乃至信号線ＳＬｘに入力された画像信号の電位
が、トランジスタ５１２がオンになることで、トランジスタ５１３のゲート電極に与えら
れる。そして、走査線ＧＬｊの選択が終了すると、トランジスタ５１２がオフになり、画
像信号の電位はトランジスタ５１３のゲート電極において保持される。
そして、画像信号の電位に従ってトランジスタ５１３がオンである場合、発光素子５１５
に電流が供給されることで発光素子５１５が点灯する。発光素子５１５に流れる電流の値
は、トランジスタ５１３のドレイン電流によって決まるため、発光素子５１５の輝度は、
画像信号の電位に従って定まる。逆に、画像信号の電位に従って、トランジスタ５１３が
オフになっている場合、発光素子５１５への電流の供給は行われず、発光素子５１５は消
灯する。
上記動作により、画像を表示することができる。
なお、図２４（Ｂ）では、一のトランジスタ５１２をスイッチング素子として用いている
場合について示しているが、本発明はこの構成に限定されない。一のスイッチング素子と
して機能する複数のトランジスタを、画素５１１に用いていても良い。複数のトランジス
タが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続さ
れていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続さ
れていても良い。
トランジスタ５１２が酸化物半導体をチャネル形成領域に含むことで、オフ電流が極めて
小さく、なおかつ高耐圧であるトランジスタ５１２を実現することができる。そして、上
記構成を有するトランジスタ５１２をスイッチング素子として用いることで、通常のシリ
コンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、
トランジスタ５１３のゲート電極に蓄積された電荷のリークを防ぐことができる。
オフ電流の極めて小さいトランジスタ５１２を用いることで、トランジスタ５１３のゲー
ト電極の電位が保持される期間を長く確保することができる。そのため、静止画のように
、連続する幾つかのフレーム期間に渡って、画素部５１０に同じ画像情報を有する画像信
号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における
画素部５１０への画像信号の書き込み回数を少なくしても、画像の表示を維持することが
できる。例えば、高純度化された酸化物半導体を活性層に用いたトランジスタ５１２を用
いることで、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好
ましくは１分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすれ
ばするほど、消費電力をより低減することができる。
また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電
位を保持するために、トランジスタ５１３のゲート電極に容量素子５１４を接続しなくて
も、表示される画質が低下するのを防ぐことができる。よって、容量素子５１４を設けな
いことによって、或いは容量素子５１４のサイズを小さくすることによって、開口率を高
めることができるため、発光装置の消費電力を低減させることができる。
次いで、図２４（Ｂ）に示した画素５１１のレイアウトについて、図２１乃至図２３を用
いて説明する。図２１は、画素５１１の上面図の一例である。また、図２２は、図２１に
示す上面図の、一点鎖線Ｄ１－Ｄ２及び一点鎖線Ｄ３－Ｄ４における断面図の一例に相当
する。図２３は、図２１に示す上面図の、一点鎖線Ｄ５－Ｄ６における断面図の一例に相
当する。ただし、図２１では、画素５１１のレイアウトを明確に示すために、各種の絶縁
膜を省略して、画素５１１の上面図を示す。また、図２１では、画素５１１が有する各種
半導体素子のレイアウトを明確に示すために、発光素子５１５が有するＥＬ層及び対向電
極を省略して、画素５１１の上面図を示す。
図２１乃至図２３に示す画素５１１において、トランジスタ５１２は、絶縁表面を有する
基板４００上に、ゲート電極として機能する導電膜４０１と、導電膜４０１上のゲート絶
縁膜４０２と、導電膜４０１と重なる位置においてゲート絶縁膜４０２上に位置する半導
体膜４０３と、導電膜４０１と重なる位置において半導体膜４０３上に位置し、チャネル
保護膜として機能する絶縁膜４０４と、ソース端子またはドレイン端子として機能し、半
導体膜４０３上に位置する導電膜４０５及び導電膜４０６とを有する。
導電膜４０１はトランジスタ５１２のゲート電極に電位を与える走査線ＧＬとしても機能
する。また、導電膜４０５は、画像信号の電位を画素５１１に与える信号線ＳＬとしても
機能する。
また、トランジスタ５１３は、絶縁表面を有する基板４００上に、ゲート電極として機能
する導電膜４０７と、導電膜４０７上のゲート絶縁膜４０２と、導電膜４０７と重なる位
置においてゲート絶縁膜４０２上に位置する半導体膜４０３と、導電膜４０７と重なる位
置において半導体膜４０３上に位置し、チャネル保護膜として機能する絶縁膜４０８と、
ソース端子またはドレイン端子として機能し、半導体膜４０３上に位置する導電膜４０９
及び導電膜４１０とを有する。
容量素子５１４は、絶縁表面を有する基板４００上に、導電膜４０７と、導電膜４０７上
のゲート絶縁膜４０２及び半導体膜４０３と、導電膜４０７と重なる位置においてゲート
絶縁膜４０２及び半導体膜４０３上に位置する導電膜４１０とを有する。
また、導電膜４０５、導電膜４０６、導電膜４０９、及び導電膜４１０上には、絶縁膜４
１１が設けられている。そして、絶縁膜４１１、半導体膜４０３、及びゲート絶縁膜４０
２には、開口部４１２、開口部４１３、及び開口部４１４が設けられている。
開口部４１２は、導電膜４０６と、導電膜４０９の間に設けられている。また、開口部４
１２が形成されている領域の一部は、導電膜４０６が形成されている領域の一部と、導電
膜４０７が形成されている領域の一部とに、重なっている。開口部４１２において、導電
膜４０６上の絶縁膜４１１と、導電膜４０７上の絶縁膜４１１、半導体膜４０３、及びゲ
ート絶縁膜４０２とが除去されており、導電膜４０６及び導電膜４０７は、導電膜４０６
及び導電膜４０７上の導電膜４１５により電気的に接続されている。
開口部４１３は、導電膜４１０と、導電膜４０５及び導電膜４０６との間に設けられてい
る。また、開口部４１３が形成されている領域の一部は、導電膜４０９が形成されている
領域の一部に、重なっている。開口部４１３において、導電膜４０９上の絶縁膜４１１が
除去されており、導電膜４０９は、導電膜４０９及び絶縁膜４１１上の、画素電極として
機能する導電膜４１６に接続されている。
開口部４１４は、隣接する画素５１１間の、導電膜４１０と導電膜４０５の間に設けられ
ている。開口部４１４において、絶縁膜４１１、半導体膜４０３、及びゲート絶縁膜４０
２が、除去されている。
なお、図２１乃至図２３では、開口部４１２が形成されている領域の一部が、導電膜４０
６が形成されている領域の一部、及び導電膜４０７が形成されている領域の一部と重なっ
ている場合を例示している。この場合、導電膜４０６及び導電膜４１５の接続と、導電膜
４０７及び導電膜４１５の接続とは、共に開口部４１２において行われることとなる。し
かし、本発明の一態様では、導電膜４０６及び導電膜４１５の接続と、導電膜４０７及び
導電膜４１５の接続とが、互いに異なる開口部で行われていても良い。
図２５に、導電膜４０６及び導電膜４０７と導電膜４１５との接続箇所における、画素５
１１の断面図の一例を示す。図２５では、絶縁膜４１１に設けた開口部４１２ａにおいて
、導電膜４０６と導電膜４１５が接続されている。また、絶縁膜４１１、半導体膜４０３
、及びゲート絶縁膜４０２に設けた開口部４１２ｂにおいて、導電膜４０７と導電膜４１
５が接続されている。
ただし、図２１乃至図２３のように、導電膜４０６及び導電膜４１５の接続と、導電膜４
０７及び導電膜４１５の接続とが、共に開口部４１２において行われる場合、複数の開口
部を形成するための領域を確保する必要がないので、画素部５１０の高精細化を実現する
ことができる。
また、導電膜４１６を一部覆うように、絶縁膜４１１上に絶縁膜４１７が設けられている
。絶縁膜４１７が有する開口部４１８が、導電膜４１６の一部と重なっており、開口部４
１８において、導電膜４１６上にＥＬ層４１９及び対向電極として機能する導電膜４２０
が順に積層されている。導電膜４１６、ＥＬ層４１９、及び導電膜４２０が積層されてい
る部分が、発光素子５１５として機能する。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、図２１乃至図２３に示した画素５１１を例に挙げて、本発明の一態様
に係る発光装置の作製方法について説明する。
まず、図２６（Ａ）に示すように、絶縁表面を有する基板４００上に、ゲート電極として
機能する導電膜４０７を形成する。
絶縁表面を有する基板４００として使用することができる基板に大きな制限はないが、少
なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば
、フュージョン法やフロート法で作製されるガラス基板を用いることができる。ガラス基
板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いる
と良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ
酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。ステ
ンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。ただし、発光
装置が、発光素子５１５からの光が基板４００側に向かうボトムエミッション構造を有す
る場合、基板４００には透光性を有する基板を用いる。
導電膜４０７の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミ
ニウム、銅、ネオジム、スカンジウム、ニオブ等の金属材料、これら金属材料を主成分と
する合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いるこ
とができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上
記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐
熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高
融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジ
ム、スカンジウム等を用いることができる。
例えば、２層の構造を有する導電膜４０７として、チタン膜上に銅膜が積層された２層の
構造、アルミニウム膜上にモリブデン膜が積層された２層の構造、銅膜上にモリブデン膜
を積層した２層の構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した２層の
構造、または、窒化チタン膜とモリブデン膜とを積層した２層の構造とすることが好まし
い。３層の構造を有する導電膜４０７としては、例えば、窒化チタン膜と、銅膜と、タン
グステン膜とを積層した３層の構造とすることが好ましい。
また、導電膜４０７に酸化インジウム、酸化インジウム－酸化スズ、酸化インジウム－酸
化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガ
リウム等の透光性を有する金属酸化物を用いることもできる。
導電膜４０７の膜厚は、１０ｎｍ～４００ｎｍ、好ましくは１００ｎｍ～２００ｎｍとす
る。本実施の形態では、スパッタ法により膜厚２００ｎｍのタングステン膜を形成した後
、該タングステン膜を、フォトリソグラフィ法を用いたエッチングにより所望の形状に加
工（パターニング）することで、導電膜４０７を形成する。なお、形成された導電膜４０
７の端部がテーパー形状であると、上に積層するゲート絶縁膜４０２の被覆性が向上する
ため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマ
スクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減
できる。
なお、本実施の形態では、基板４００上に直接導電膜４０７を形成する場合を例示してい
るが、基板４００上に下地膜として機能する絶縁膜を形成してから、上記下地膜上に導電
膜４０７を形成しても良い。下地膜として、例えば、酸化珪素膜、酸化窒化珪素膜、窒化
珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜のいずれ
か１つを単層で、或いは複数を積層させて用いることができる。特に、下地膜に、バリア
性の高い絶縁膜、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミ
ニウム膜、または窒化酸化アルミニウム膜などを用いることで、水分、または水素などの
雰囲気中の不純物、或いは基板４００内に含まれるアルカリ金属、重金属などの不純物が
、後に形成される半導体膜４０３内、ゲート絶縁膜４０２内、或いは、半導体膜４０３と
他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質を意味する。
なお、図２８は、上述の工程が終了した時点での、発光装置の上面図である。図２８の一
点鎖線Ｄ５－Ｄ６における断面図が、図２６（Ａ）に相当する。
次いで、図２６（Ｂ）に示すように、導電膜４０７上に、ゲート絶縁膜４０２を形成する
。ゲート絶縁膜４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素
膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニ
ウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、酸化イ
ットリウム膜、酸化ガリウム膜、酸化ランタン膜、または酸化タンタル膜を単層で又は積
層させて形成することができる。ゲート絶縁膜４０２は、水分、水素などの不純物を極力
含まないことが望ましい。
ゲート絶縁膜４０２は、単層の絶縁膜で構成されていても良いし、複数の絶縁膜が積層さ
れることで構成されていても良い。いずれにしても、化学量論的組成を超える量の酸素を
含む絶縁膜が、後に形成される半導体膜４０３と接するように、ゲート絶縁膜４０２を形
成することが望ましい。上記構成により、ゲート絶縁膜４０２から半導体膜４０３に酸素
を供給することができるので、良好な電気的特性を有するトランジスタ５１３を得ること
ができる。
また、バリア性の高い絶縁膜と、酸素を含む絶縁膜とを積層させた構造を有するゲート絶
縁膜４０２を形成する場合、バリア性の高い絶縁膜は、酸素を含む絶縁膜と、導電膜４０
７との間に設けることが望ましい。バリア性の高い絶縁膜を用いることで、水分または水
素などの雰囲気中の不純物、或いは基板４００内に含まれるアルカリ金属、重金属などの
不純物が、半導体膜４０３内、ゲート絶縁膜４０２内、或いは、半導体膜４０３と他の絶
縁膜の界面とその近傍に入り込むのを防ぐことができる。バリア性の高い絶縁膜として、
例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または
窒化酸化アルミニウム膜などが挙げられる。
ゲート絶縁膜４０２の膜厚は、トランジスタ５１３に要求される特性によって適宜設定す
ればよく、例えば１ｎｍ以上８００ｎｍ以下、好ましくは２００ｎｍ以上５００ｎｍ以下
とする。ゲート絶縁膜４０２を厚く形成することで、トランジスタ５１３の耐圧を向上さ
せることができる。本実施の形態では、プラズマＣＶＤ法で形成された膜厚１００ｎｍの
酸化窒化珪素膜をゲート絶縁膜４０２として用いる。
次いで、図２６（Ｂ）に示すように、ゲート絶縁膜４０２上に膜厚２ｎｍ以上２００ｎｍ
以下、好ましくは膜厚３ｎｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎ
ｍ以下の半導体膜４０３を形成する。半導体膜４０３は、酸化物半導体をターゲットとし
て用い、スパッタ法により形成する。また、半導体膜４０３は、希ガス（例えばアルゴン
）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下におい
てスパッタ法により形成することができる。
なお、酸化物半導体膜をスパッタ法により形成する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁膜４０２の表面に付着している塵埃を除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、ア
ルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
半導体膜４０３に用いる酸化物半導体として、上述したように、酸化インジウム、酸化ス
ズ、酸化亜鉛、二元系金属の酸化物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａ
ｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉ
ｎ－Ｇａ系酸化物、三元系金属の酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも
表記する）、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ
系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系
酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸
化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化
物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物
、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、
Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物
、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａ
ｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物
などが挙げられる。
なお、例えば、半導体膜４０３は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（
亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ－Ｇａ－
Ｚｎ系の半導体膜４０３をスパッタリング法で形成する場合、好ましくは、原子数比がＩ
ｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、また
は３：１：４で示されるＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いる。前述の原子数
比を有するＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を形成するこ
とで、多結晶またはＣＡＡＣが形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含む
ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満であ
る。充填率の高いターゲットを用いることにより、形成した酸化物半導体膜は緻密な膜と
なる。
なお、酸化物半導体としてＩｎ－Ｚｎ系酸化物を用いる場合、用いるターゲットの組成は
、原子数比で、Ｉｎ：Ｚｎ＝５０：１～１：２（モル数比に換算するとＩｎ２Ｏ３：Ｚｎ
Ｏ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（モル数比に換算す
るとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：
１～１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４～１５：２）とする。
例えば、Ｉｎ－Ｚｎ系酸化物である半導体膜４０３の形成に用いるターゲットは、原子数
比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範
囲に収めることで、移動度の向上を実現することができる。
また、酸化物半導体としてＩｎ－Ｓｎ－Ｚｎ系酸化物の材料を用いる場合、用いるターゲ
ットの組成は、Ｉｎ：Ｓｎ：Ｚｎの原子数比を、１：２：２、２：１：３、１：１：１、
または２０：４５：３５とすれば良い。
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
基板４００上に酸化物半導体膜を形成する。処理室内の残留水分を除去するためには、吸
着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チ
タンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ
ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室
を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好まし
くは炭素原子を含む化合物も）等が排気されるため、当該処理室で形成した酸化物半導体
膜に含まれる不純物の濃度を低減できる。
なお、ＣＡＡＣ－ＯＳで構成される半導体膜４０３を形成する方法として、三つ挙げられ
る。一つめは、成膜温度を２００℃以上４５０℃以下として半導体膜４０３の形成を行う
方法である。二つめは、半導体膜４０３を薄い膜厚で形成した後、２００℃以上７００℃
以下の熱処理を行う方法である。三つめは、一層目の酸化物半導体膜を薄く形成した後、
２００℃以上７００℃以下の熱処理を行い、さらに２層目の酸化物半導体膜の形成を行う
ことで、半導体膜４０３を形成する方法である。
本実施の形態では、基板４００とターゲットの距離を１００ｍｍ、圧力０．４Ｐａ、直流
（ＤＣ）電源０．５ｋＷ、基板温度２５０℃とし、アルゴンと酸素の流量がそれぞれ３０
ｓｃｃｍ、１５ｓｃｃｍの雰囲気下において、Ｉｎ－Ｇａ－Ｚｎ系酸化物半導体を含む、
膜厚２５ｎｍの半導体膜４０３の形成を行う。
なお、半導体膜４０３に水素、水酸基及び水分がなるべく含まれないようにするために、
形成の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜４０２までが形成
された基板４００を予備加熱し、基板４００に吸着した水分または水素などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好
ましくは１５０℃以上３００℃以下である。
なお、スパッタ等で形成された半導体膜４０３中には、不純物としての水分又は水素（水
酸基を含む）が多量に含まれていることがある。水分又は水素はドナー準位を形成しやす
いため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、半導体膜
４０３を形成した後、半導体膜４０３中の水分又は水素などの不純物を低減（脱水化また
は脱水素化）するために、半導体膜４０３に対して、減圧雰囲気下、窒素や希ガスなどの
不活性ガス雰囲気下で、加熱処理を施す。
半導体膜４０３に加熱処理を施すことで、半導体膜４０３中の水分又は水素を脱離させる
ことができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の
歪み点未満の温度で加熱処理を行えば良い。加熱処理にＲＴＡ法を用いれば、短時間に脱
水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができ
る。本実施の形態では、超乾燥エア雰囲気下において、４５０℃で１時間程度、加熱処理
を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻
射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アル
ゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気
体が用いられる。
加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は水
素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム
、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７
Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とすることが好ましい。
以上の工程により、半導体膜４０３中の水分又は水素の濃度を低減することができる。な
お、半導体膜４０３では、上記加熱処理により水分又は水素が除去されると共に、酸素の
脱離による酸素欠損が増加している恐れがある。そこで、上記加熱処理の後に、半導体膜
４０３に酸素を供給する処理を行い、酸素欠損を低減させることが望ましい。
水分又は水素の濃度が低減され、なおかつ酸素欠損が低減されることで高純度化された半
導体膜４０３を用いることで、耐圧性が高く、オフ電流の著しく小さいトランジスタ５１
３を作製することができる。
例えば、酸素を含むガス雰囲気下において加熱処理を行うことで、半導体膜４０３に酸素
を供給することができる。酸素を供給するための加熱処理は、上述した、水分又は水素の
濃度を低減するための加熱処理と同様の条件で行えば良い。ただし、酸素を供給するため
の加熱処理は、酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー
分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃
）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）などの囲気下にお
いて行う。
上記酸素を含むガスには、水、水素などの濃度が低いことが好ましい。具体的には、酸素
を含むガス内に含まれる不純物濃度を、１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とす
ることが好ましい。
或いは、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテ
ーション法、プラズマ処理などを用いて、半導体膜４０３に酸素を供給することができる
。上記方法を用いて酸素を半導体膜４０３に供給した後、半導体膜４０３に含まれる結晶
部が損傷を受けた場合は、加熱処理を行い、損傷を受けた結晶部を修復するようにしても
良い。
半導体膜４０３を形成するためのレジストマスクをインクジェット法で形成してもよい。
レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コ
ストを低減できる。
次いで、図２６（Ｃ）に示すように、半導体膜４０３上に絶縁膜を形成した後、フォトリ
ソグラフィ法を用いたエッチングにより所望の形状に加工することで、チャネル保護膜と
して機能する島状の絶縁膜４０８を形成する。絶縁膜４０８は、半導体膜４０３上におい
て導電膜４０７と重なる位置に設ける。
絶縁膜４０８の膜厚は、５０ｎｍ以上６００ｎｍ以下、好ましくは１００ｎｍ以上４００
ｎｍ以下とする。そして、絶縁膜４０８は、ゲート絶縁膜４０２と同様の構造、材料を用
いて形成することができる。そして、絶縁膜４０８は、ゲート絶縁膜４０２と同様に、水
分、水素などの不純物を極力含まないことが望ましく、なおかつ、化学量論的組成を超え
る量の酸素を含むことが望ましい。上記構成により、半導体膜４０３中における水分、水
素などの不純物の濃度を低く抑え、なおかつ絶縁膜４０８から半導体膜４０３に酸素を供
給することができるので、良好な電気的特性を有するトランジスタ５１３を得ることがで
きる。
本実施の形態では、プラズマＣＶＤ法にて形成した膜厚３００ｎｍの酸化窒化珪素膜を、
絶縁膜４０８として用いる。
なお、絶縁膜４０８として、少なくともＩｎまたはＺｎの一方を含む金属酸化物であり、
なおかつ、Ｔｉ、Ｚｒ、Ｈｆ、Ｇｅ、Ｃｅなどを含むことで、半導体膜４０３よりも絶縁
性の高まった、金属酸化物を用いても良い。
例えば、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物を、絶縁膜４０８に用いても良い。ただし、元
素Ｍ１は、３Ａ族、３Ｂ族、及び４Ａ族に含まれる元素のうち、３価の元素である。元素
Ｍ２は４Ａ族、及び４Ｂ族に含まれる元素のうち、４価の元素である。具体的に、元素Ｍ
１にＧａを用いる場合、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物において、３価のＧａの一部が
、４価の元素で置き換えられることになる。４価の元素は３価の元素よりも一本結合手が
多いので、３価の元素の一部を４価の元素に置き換えることで、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ
系酸化物を構成する金属元素（Ｍ１またはＭ２）と酸素の結合力を高めることができる。
よって、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物を絶縁膜４０８に用いることで、絶縁膜４０８
の絶縁性を高めることができる。具体的に、元素Ｍ２として、Ｔｉ、Ｚｒ、Ｈｆ、Ｇｅ、
Ｃｅなどが挙げられる。
例えば、Ｉｎ：Ｚｒ：Ｇａ：Ｚｎ＝３：０．０５：０．９５：２のターゲットを用いて、
スパッタリング法により、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物を用いた絶縁膜４０８を形成
すれば良い。
また、例えば、化学式ＩｎＭＺｎＯｘで表されるＩｎ－Ｍ－Ｚｎ系酸化物を絶縁膜４０８
に用いても良い。元素Ｍとして、Ｉｎ－Ｍ－Ｚｎ系酸化物の絶縁性が、半導体膜４０３を
構成する金属酸化物の絶縁性よりも高くなるような元素を適用する。例えば、元素Ｍとし
て、Ｔｉ、Ｚｒ、Ｈｆ、Ｇｅ、Ｃｅなどの４価の元素を適用することができる。４価の元
素は３価の元素よりも一本結合手が多いので、これら４価の元素を元素Ｍとして用いたＩ
ｎ－Ｍ－Ｚｎ系酸化物は、元素Ｍと酸素の結合力が高い。よって、Ｉｎ－Ｍ－Ｚｎ系酸化
物を絶縁膜４０８に用いることで、絶縁膜４０８の絶縁性を高めることができる。
例えば、元素ＭとしてＺｒを用いたＩｎ－Ｚｒ－Ｚｎ系酸化物のエネルギーギャップは、
Ｉｎ－Ｇａ－Ｚｎ系酸化物のエネルギーギャップ（約３．２ｅＶ）よりも大きくなる。す
なわち、Ｉｎ－Ｚｒ－Ｚｎ系酸化物はＩｎ－Ｇａ－Ｚｎ系酸化物よりも絶縁性が高いと言
える。
また、イットリウムはＧａよりも電気陰性度が小さい。そのため、Ｉｎ－Ｍ１－Ｍ２－Ｚ
ｎ系酸化物において、元素Ｍ２をイットリウムとすると、酸素と元素Ｍ２の電気陰性度の
差を大きくすることができ、金属酸化物中での酸素とのイオン結合による結合をより強く
することができる。よって、元素Ｍ２をイットリウムとしても、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ
系酸化物を用いた絶縁膜４０８の絶縁性を高めることができる。また、Ｉｎ－Ｍ－Ｚｎ系
酸化物において、元素Ｍをイットリウムとすると、酸素と元素Ｍの電気陰性度の差を大き
くすることができ、金属酸化物中での酸素とのイオン結合による結合をより強くすること
ができる。よって、元素Ｍをイットリウムとしても、Ｉｎ－Ｍ－Ｚｎ系酸化物を用いた絶
縁膜４０８の絶縁性を高めることができる。
また、Ｉｎ－Ｍ－Ｚｎ系酸化物中の元素Ｍの含有量は、Ｉｎの含有量の０．３倍以上１．
３倍未満である。また、Ｉｎ－Ｍ－Ｚｎ系酸化物中の元素Ｍの含有量は、Ｚｎの含有量の
０．３倍以上１．３倍未満である。元素Ｍに対するＩｎまたはＺｎの相対的な数が少ない
ほど、より絶縁性の高い絶縁膜４０８を得ることができる。
具体的には、元素Ｍを含ませた金属酸化物材料をスパッタリング法で形成する場合、好ま
しくは原子数比がＩｎ：Ｍ：Ｚｎ＝１：１：１、３：１：３、３：２：４、２：１：３、
４：５：４、または４：２：３で示される金属酸化物ターゲットを用いる。
Ｉｎ－Ｍ－Ｚｎ系酸化物や、Ｉｎ－Ｍ１－Ｍ２－Ｚｎ系酸化物を絶縁膜４０８に用いるこ
とで、絶縁膜４０８と半導体膜４０３の界面の状態を良好に保つことができ、トランジス
タ５１３の電気的特性を良好にすることができる。
なお、絶縁膜４０８を形成するためのエッチングにより露出した半導体膜４０３の表面に
は、不純物が付着しやすい。上記不純物には、エッチングに用いたエッチングガスまたは
エッチング液を構成する元素、或いはエッチングを行った処理室内に存在する元素などが
含まれる。上記不純物として、具体的には、ボロン、塩素、フッ素、炭素、アルミニウム
などが挙げられる。
上記不純物が半導体膜４０３の表面に付着すると、トランジスタのオフ電流の増加、或い
はトランジスタの電気的特性の劣化がもたらされやすい。また、半導体膜４０３に寄生チ
ャネルが生じやすくなり、電気的に分離されるべき導電膜が半導体膜４０３を介して電気
的に接続されやすくなる。そこで、本発明の一態様では、絶縁膜４０８を形成するための
エッチングが終了した後、半導体膜４０３及び絶縁膜４０８の表面に付着したであろう不
純物を除去するための洗浄処理を行う。
洗浄処理は、ＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液などのアルカリ性の溶液
、水、または希フッ酸などを用いて行うことができる。具体的に、希フッ酸を洗浄処理に
用いる場合、５０重量％フッ酸を、水で１／１０２乃至１／１０５に希釈して、洗浄処理
に用いることが望ましい。すなわち、濃度が０．５重量％乃至５×１０－４重量％の希フ
ッ酸を、洗浄処理に用いることが望ましい。洗浄処理により、半導体膜４０３及び絶縁膜
４０８の表面に付着した上記不純物を、除去することができる。また、洗浄処理に希フッ
酸を用いると、半導体膜４０３に付着した不純物を、半導体膜４０３の一部とともに除去
することができる。
次いで、半導体膜４０３上に、スパッタ法や真空蒸着法で導電膜を形成したあと、フォト
リソグラフィ法を用いたエッチングにより当該導電膜をパターニングすることで、図２６
（Ｄ）に示すように、半導体膜４０３上において、絶縁膜４０８を間に挟む様に設けられ
た導電膜４０９及び導電膜４１０を形成する。導電膜４０９及び導電膜４１０は、トラン
ジスタ５１３のソース電極またはドレイン電極として機能する。
導電膜４０９及び導電膜４１０は、導電膜４０７と同様の構造、材料を用いることができ
る。導電膜４０９及び導電膜４１０の形成後に加熱処理を行う場合には、この加熱処理に
耐える耐熱性を導電膜４０９及び導電膜４１０に持たせることが好ましい。本実施の形態
では、導電膜４０９及び導電膜４１０として、膜厚１５０ｎｍのタングステン膜を用いる
。
なお、導電膜４０９及び導電膜４１０を形成するためのエッチングの際に、半導体膜４０
３がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エ
ッチング条件によっては、半導体膜４０３の露出した部分が一部エッチングされることで
、溝部（凹部）が形成されることもある。
本実施の形態では、ＩＣＰエッチング法によるドライエッチングを用いて、導電膜４０９
及び導電膜４１０を形成する。具体的には、エッチングガスである六フッ化硫黄の流量を
５０ｓｃｃｍ、反応圧力１．５Ｐａ、下部電極の温度７０℃、コイル型の電極に投入する
ＲＦ（１３．５６ＭＨｚ）電力を５００Ｗ、下部電極（バイアス側）に投入する電力を５
０Ｗとした後、エッチングガスである三塩化ホウ素の流量を６０ｓｃｃｍ、塩素の流量２
０ｓｃｃｍ、反応圧力１．９Ｐａ、下部電極の温度２１℃、コイル型の電極に投入するＲ
Ｆ（１３．５６ＭＨｚ）電力４５０Ｗ、下部電極（バイアス側）に投入する電力１００Ｗ
となるように、途中で条件を変更してドライエッチングを行う。
なお、フォトリソグラフィ法で用いるマスク数及び工程数を削減するため、透過した光に
多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチ
ング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を
有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異
なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。よって露光マスク数を削減することができ、工程の簡略化が可
能となる。
なお、導電膜４０９及び導電膜４１０を形成するためのエッチングにより露出した半導体
膜４０３及び絶縁膜４０８の表面には、ボロン、塩素、フッ素、炭素、アルミニウムなど
の不純物が付着しやすい。さらに、上記不純物には、導電膜４０９及び導電膜４１０を構
成する元素も含まれる場合がある。
上記不純物が半導体膜４０３の表面に付着すると、上述したように、トランジスタのオフ
電流の増加、或いはトランジスタの電気的特性の劣化がもたらされやすい。また、半導体
膜４０３に寄生チャネルが生じやすくなり、電気的に分離されるべき導電膜が半導体膜４
０３を介して電気的に接続されやすくなる。そこで、本発明の一態様では、導電膜４０９
及び導電膜４１０を形成するためのエッチングが終了した後、半導体膜４０３及び絶縁膜
４０８の表面に付着したであろう不純物を除去するための洗浄処理を行う。
洗浄処理は、ＴＭＡＨ溶液などのアルカリ性の溶液、水、または希フッ酸などを用いて行
うことができる。具体的に、希フッ酸を洗浄処理に用いる場合、５０重量％フッ酸を、水
で１／１０２乃至１／１０５に希釈して、洗浄処理に用いることが望ましい。すなわち、
濃度が０．５重量％乃至５×１０－４重量％の希フッ酸を、洗浄処理に用いることが望ま
しい。洗浄処理により、半導体膜４０３及び絶縁膜４０８の表面に付着した上記不純物を
、除去することができる。また、洗浄処理に希フッ酸を用いると、半導体膜４０３に付着
した不純物を、半導体膜４０３の一部とともに除去することができる。
なお、本実施の形態では、エッチング後における不純物除去を目的とした洗浄処理を、絶
縁膜４０８の形成後と、導電膜４０９及び導電膜４１０の形成後の２回行う場合について
説明したが、本発明の一態様では、上記洗浄処理をいずれか１回のみとしても良い。
なお、図２９は、上述の工程が終了した時点での、発光装置の上面図である。図２９の一
点鎖線Ｄ５－Ｄ６における断面図が、図２６（Ｄ）に相当する。
次いで、図２７（Ａ）に示すように、半導体膜４０３と、絶縁膜４０８と、導電膜４０９
及び導電膜４１０を覆うように、絶縁膜４１１を形成する。絶縁膜４１１は、水分や、水
素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層さ
れた複数の絶縁膜で構成されていても良い。絶縁膜４１１に水素が含まれると、その水素
が半導体膜４０３に侵入し、又は水素が半導体膜４０３中の酸素を引き抜き、半導体膜４
０３の表面近傍が低抵抗化（ｎ型化）してしまう。そして、低抵抗化した半導体膜４０３
の表面近傍には寄生チャネルが形成されやすく、寄生チャネルにより導電膜４０９または
導電膜４１０と、半導体膜４０３上の他の導電膜が電気的に接続されるおそれがある。よ
って、絶縁膜４１１はできるだけ水素を含まない膜になるように、成膜方法に水素を用い
ないことが重要である。
なお、上記洗浄処理を行った場合でも、絶縁膜４１１を形成する前に基板４００を大気に
さらすと、大気中に含まれる炭素などの不純物が、半導体膜４０３及び絶縁膜４０８の表
面に付着することがある。そこで、本発明の一態様では、絶縁膜４１１を形成するための
処理室内において、絶縁膜４１１を形成する前に、半導体膜４０３及び絶縁膜４０８の表
面に付着した炭素などの不純物を、酸素、一酸化二窒素、もしくは希ガス（代表的にはア
ルゴン）などを用いたプラズマ処理により洗浄し、炭素などの不純物を除去するようにし
ても良い。そして、プラズマ処理による不純物の除去を行った後、基板４００を大気にさ
らすことなく、絶縁膜４１１を形成することで、半導体膜４０３及び絶縁膜４０８と絶縁
膜４１１の界面近傍に不純物が入り込むのを防ぎ、トランジスタのオフ電流の増加、或い
はトランジスタの電気的特性の劣化を防ぐことができる。
また、上記絶縁膜４１１には、バリア性の高い材料を用いるのが望ましい。例えば、バリ
ア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アル
ミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層され
た絶縁膜を用いる場合、酸素を含む酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バ
リア性の高い絶縁膜よりも、半導体膜４０３に近い側に形成する。そして、酸素を含む絶
縁膜を間に挟んで、半導体膜４０３と重なるように、バリア性の高い絶縁膜を形成する。
バリア性の高い絶縁膜を用いることで、半導体膜４０３内、ゲート絶縁膜４０２内、或い
は、半導体膜４０３と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入
り込むのを防ぐことができる。
また、複数の積層された絶縁膜を絶縁膜４１１として用いる場合、１層目以外の絶縁膜と
して、例えば、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド
樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機
材料の他に、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ア
ルミナ等を用いることができる。シロキサン系樹脂は、シリコン（Ｓｉ）と酸素（Ｏ）と
の結合で骨格構造が構成される材料である。置換基として、水素の他、フッ素、フルオロ
基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有していて
も良い。そして、絶縁膜４１１の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、
スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、印刷法（ス
クリーン印刷、オフセット印刷等）などの方法で形成する。また、ドクターナイフ、ロー
ルコーター、カーテンコーター、ナイフコーター等の器具を用いて形成しても良い。或い
は、１層目以外の絶縁膜として、有機シランを用いて化学気相成長法により作製される酸
化珪素膜を用いることもできる。有機シランとしては、珪酸エチル（ＴＥＯＳ：Ｓｉ（Ｏ
Ｃ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシク
ロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ
）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）
３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等を用いることがで
きる。
本実施の形態では、スパッタ法で形成された膜厚３００ｎｍの酸化珪素膜を絶縁膜４１１
として用いる。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態
では１００℃とする。
次いで、図２７（Ｂ）に示すように、ゲート絶縁膜４０２、半導体膜４０３、及び絶縁膜
４１１を、フォトリソグラフィ法を用いたエッチングにより所望の形状に加工することで
、開口部４１２乃至開口部４１４を形成する。
本実施の形態では、ＩＣＰエッチング法によるドライエッチングを用いて、ゲート絶縁膜
４０２、半導体膜４０３、及び絶縁膜４１１をパターニングする。具体的には、エッチン
グガスであるトリフルオロメタン、ヘリウム、メタンの流量をそれぞれ２２．５ｓｃｃｍ
、１２７．５ｓｃｃｍ、５ｓｃｃｍ、反応圧力を３．５Ｐａ、下部電極の温度２１℃、コ
イル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力を４７５Ｗ、下部電極（バイアス
側）に投入する電力を３００Ｗとして、ドライエッチングを行う。
開口部４１３が形成される領域は、導電膜４０９が形成されている領域の一部と重なって
いるため、開口部４１３において導電膜４０９は部分的に露出する。
なお、図３０は、上述の工程が終了した時点での、発光装置の上面図である。図３０の一
点鎖線Ｄ５－Ｄ６における断面図が、図２７（Ｂ）に相当する。
次いで、図２７（Ｂ）に示すように、開口部４１３において導電膜４０９と接する導電膜
４１６を形成する。導電膜４１６は画素電極として機能し、その一部は絶縁膜４１１上に
も設けられている。
次いで、図２７（Ｃ）に示すように、導電膜４１６の一部を覆うように、導電膜４１６上
に、開口部４１８を有する絶縁膜４１７を形成する。絶縁膜４１７の開口部４１８におい
て導電膜４１６はその一部が露出している。絶縁膜４１７は、有機樹脂膜、無機絶縁膜ま
たはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアク
リル樹脂、ポリイミド樹脂、ポリアミド樹脂など、無機絶縁膜ならば酸化珪素、窒化酸化
珪素などを用いることができる。特に感光性の有機樹脂膜を絶縁膜４１７に用い、導電膜
４１６上に開口部４１８を形成し、その開口部４１８の側壁が連続した曲率を持って形成
される傾斜面となるように形成することで、導電膜４１６と、後に形成される導電膜４２
０とが接続するのを防ぐことができる。開口部４１８を形成するためのマスクを、液滴吐
出法または印刷法で形成することができる。また絶縁膜４１７自体を、液滴吐出法または
印刷法で形成することもできる。
次いで、導電膜４１６及び絶縁膜４１７上に、ＥＬ層４１９及び導電膜４２０を、順に積
層するように形成する。上記工程により、絶縁膜４１７の開口部４１８において導電膜４
１６、ＥＬ層４１９及び導電膜４２０が順に積層された発光素子５１５を形成することが
できる。
なお、発光素子５１５は、発光素子５１５からの光が基板４００の方向に向かうトップエ
ミッション構造であっても、発光素子５１５からの光が基板４００と反対側の方向に向か
うボトムエミッション構造であっても良い。或いは、発光素子５１５からの光が基板４０
０の方向と、基板４００と反対側の方向とに向かうデュアルエミッション構造であっても
良い。上記３つの構造のうち、目的とする構造に合わせて、導電膜４１６、導電膜４２０
の、ぞれぞれの材料及び膜厚を選択するようにする。
具体的に導電膜４１６または導電膜４２０として、酸化インジウム、酸化インジウム－酸
化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有し
た酸化インジウム－酸化スズ、酸化インジウム－酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏ
ｘｉｄｅ）、酸化タングステン及び酸化亜鉛を含有した酸化インジウム、窒素を含ませた
Ａｌ－Ｚｎ系酸化物半導体、窒素を含ませたＺｎ系酸化物半導体、窒素を含ませたＳｎ－
Ｚｎ系酸化物半導体、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ
）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）
、パラジウム（Ｐｄ）、チタン（Ｔｉ）の他、元素周期表の第１族または第２族に属する
元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシ
ウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、お
よびこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユウロピウム（Ｅｕ）、イッテルビウム
（Ｙｂ）等の希土類金属およびこれらを含む合金などを用いることができる。なお、導電
膜４１６は、例えばスパッタリング法や蒸着法（真空蒸着法を含む）等により上記材料を
用いて導電膜を形成した後、フォトリソグラフィ法を用いたエッチングにより当該導電膜
を所望の形状に加工することで、形成することができる。
なお、発光素子５１５を形成したら、発光素子５１５が外気に曝されないように、発光素
子５１５を基板４００とカバー材の間に封入することが好ましい。
なお、本実施の形態では、トランジスタ５１３がシングルゲート構造である場合を例示し
ているが、必要に応じて、電気的に接続された複数の導電膜４０７を有することで、チャ
ネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態９）
本発明の一態様に係る発光装置では、白色などの単色の光を発する発光素子と、カラーフ
ィルタを組み合わせることで、フルカラー画像の表示を行う、カラーフィルタ方式を採用
することができる。或いは、互いに異なる色相の光を発する複数の発光素子を用いて、フ
ルカラー画像の表示を行う方式を採用することもできる。この方式は、発光素子が有する
一対の電極間に設けられるＥＬ層を、対応する色ごとに塗り分けるため、塗り分け方式と
呼ばれる。
塗り分け方式の場合、ＥＬ層の塗り分けは、通常、メタルマスクなどのマスクを用いて、
蒸着法で行われる。そのため、画素のサイズは蒸着法によるＥＬ層の塗り分け精度に依存
する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、ＥＬ層の塗り分けを
行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小化が容易であり
、高精細の画素部を実現することができる。
また、発光装置には、トランジスタが形成された基板、所謂素子基板側から発光素子の光
を取り出すボトムエミッション構造と、素子基板とは反対の側から発光素子の光を取り出
すトップエミッション構造とがある。トップエミッション構造の場合、発光素子から発せ
られる光を、配線、トランジスタ、容量素子などの各種素子によって遮られることがない
ため、ボトムエミッション構造に比べて、画素からの光の取り出し効率を高めることがで
きる。よって、トップエミッション構造は、発光素子に供給する電流値を低く抑えても、
高い輝度を得ることができるため、発光素子の長寿命化に有利である。
また、本発明の一態様に係る発光装置では、ＥＬ層から発せられる光を発光素子内で共振
させる、マイクロキャビティ（微小光共振器）構造を有していても良い。マイクロキャビ
ティ構造により、特定の波長の光について、発光素子からの取り出し効率を高めることが
できるので、画素部の輝度と色純度を向上させることができる。
図３１に、画素の断面図を、一例として示す。なお、図３１では、赤に対応する画素の断
面の一部、青に対応する画素の断面の一部と、緑に対応する画素の断面の一部とを示して
いる。
具体的に、図３１では、赤に対応した画素３４０ｒと、緑に対応した画素３４０ｇと、青
に対応した画素３４０ｂとが示されている。画素３４０ｒ、画素３４０ｇ、画素３４０ｂ
は、それぞれ陽極７１５ｒ、陽極７１５ｇ、陽極７１５ｂを有する。上記陽極７１５ｒ、
陽極７１５ｇ、陽極７１５ｂは、画素３４０ｒ、画素３４０ｇ、画素３４０ｂのそれぞれ
において、基板７４０に形成された絶縁膜７５０の上に設けられている。
そして、陽極７１５ｒ、陽極７１５ｇ、及び陽極７１５ｂ上には絶縁膜を有する隔壁７３
０が設けられている。隔壁７３０は開口部を有し、上記開口部において、陽極７１５ｒ、
陽極７１５ｇ、及び陽極７１５ｂが、それぞれ一部露出している。また、上記露出してい
る領域を覆うように、隔壁７３０上に、ＥＬ層７３１と、可視光に対して透光性を有する
陰極７３２とが、順に積層されている。
陽極７１５ｒと、ＥＬ層７３１と、陰極７３２とが重なる部分が、赤に対応した発光素子
７４１ｒに相当する。陽極７１５ｇと、ＥＬ層７３１と、陰極７３２とが重なる部分が、
緑に対応した発光素子７４１ｇに相当する。陽極７１５ｂと、ＥＬ層７３１と、陰極７３
２とが重なる部分が、青に対応した発光素子７４１ｂに相当する。
また、基板７４２は、発光素子７４１ｒ、発光素子７４１ｇ、及び発光素子７４１ｂを間
に挟むように、基板７４０と対峙している。基板７４２上には、画素３４０ｒに対応した
着色層７４３ｒ、画素３４０ｇに対応した着色層７４３ｇ、画素３４０ｂに対応した着色
層７４３ｂが設けられている。着色層７４３ｒは、赤に対応した波長領域の光の透過率が
、他の波長領域の光の透過率より高い層であり、着色層７４３ｇは、緑に対応した波長領
域の光の透過率が、他の波長領域の光の透過率より高い層であり、着色層７４３ｂは、青
に対応した波長領域の光の透過率が、他の波長領域の光の透過率より高い層である。
さらに、基板７４２上には、着色層７４３ｒ、着色層７４３ｇ、着色層７４３ｂを覆うよ
うに、オーバーコート７４４が設けられている。オーバーコート７４４は、着色層７４３
ｒ、着色層７４３ｇ、着色層７４３ｂを保護するための、可視光に対して透光性を有する
層であり、平坦性の高い樹脂材料を用いるのが好ましい。着色層７４３ｒ、着色層７４３
ｇ、及び着色層７４３ｂと、オーバーコート７４４とを合わせてカラーフィルタと見なし
ても良いし、着色層７４３ｒ、着色層７４３ｇ、及び着色層７４３ｂのそれぞれをカラー
フィルタと見なしても良い。
そして、図３１では、陽極７１５ｒに、可視光の反射率が高い導電膜７４５ｒと、可視光
の透過率が上記導電膜７４５ｒよりも高い導電膜７４６ｒとを、順に積層して用いる。ま
た、陽極７１５ｇに、可視光の反射率が高い導電膜７４５ｇと、可視光の透過率が上記導
電膜７４５ｇよりも高い導電膜７４６ｇとを、順に積層して用いる。導電膜７４６ｇの膜
厚は、導電膜７４６ｒの膜厚よりも小さいものとする。また、陽極７１５ｂに、可視光の
反射率が高い導電膜７４５ｂを用いる。
よって、図３１に示す発光装置では、発光素子７４１ｒにおいて、ＥＬ層７３１から発せ
られた光の光路長は、導電膜７４５ｒと陰極７３２の距離により調節することができる。
また、発光素子７４１ｇにおいて、ＥＬ層７３１から発せられた光の光路長は、導電膜７
４５ｇと陰極７３２の距離により調節することができる。また、発光素子７４１ｂにおい
て、ＥＬ層７３１から発せられた光の光路長は、導電膜７４５ｂと陰極７３２の距離によ
り調節することができる。
本発明の一態様では、発光素子７４１ｒと、発光素子７４１ｇと、発光素子７４１ｂにそ
れぞれ対応する光の波長に合わせて、上記光路長を調整することで、ＥＬ層７３１から発
せられた光を上記各発光素子内において共振させる、マイクロキャビティ構造としても良
い。
上記マイクロキャビティ構造を、本発明の一態様に係る発光装置に採用することで、発光
素子７４１ｒから発せられる光において、赤に対応した波長を有する光の強度が、共振に
より高まる。よって、着色層７４３ｒを通して得られる赤の光の色純度及び輝度が高まる
。また、発光素子７４１ｇから発せられる光において、緑に対応した波長を有する光の強
度が、共振により高まる。よって、着色層７４３ｇを通して得られる緑の光の色純度及び
輝度が高まる。また、発光素子７４１ｂから発せられる光において、青に対応した波長を
有する光の強度が、共振により高まる。よって、着色層７４３ｂを通して得られる青の光
の色純度及び輝度が高まる。
なお、図３１では、赤、緑、青の３色に対応する画素を用いる構成について示したが、本
発明の一態様では、当該構成に限定されない。本発明の一態様で用いる色の組み合わせは
、例えば、赤、緑、青、黄の４色、または、シアン、マゼンタ、イエローの３色を用いて
いても良い。或いは、上記色の組み合わせは、淡色の赤、緑、及び青、並びに濃色の赤、
緑、及び青の６色を用いていても良い。或いは、上記色の組み合わせは、赤、緑、青、シ
アン、マゼンタ、イエローの６色を用いていても良い。
なお、例えば、赤、緑、及び青の画素を用いて表現できる色は、色度図上のそれぞれの発
光色に対応する３点が描く三角形の内側に示される色に限られる。従って、赤、緑、青、
黄の画素を用いた場合のように、色度図上の該三角形の外側に発光色が存在する発光素子
を別途加えることで、当該発光装置において表現できる色域を拡大し、色再現性を豊かに
することができる。
また、図３１では、発光素子７４１ｒ、発光素子７４１ｇ、発光素子７４１ｂのうち、光
の波長λが最も短い発光素子７４１ｂにおいて、可視光の反射率が高い導電膜７４５ｂを
陽極として用い、他の発光素子７４１ｒ、発光素子７４１ｇにおいては、膜厚が互いに異
なる導電膜７４６ｒ及び導電膜７４６ｇを用いることにより、光路長を調整している。本
発明の一態様では、波長λが最も短い発光素子７４１ｂにおいても、可視光の反射率が高
い導電膜７４５ｂ上に、導電膜７４６ｒ及び導電膜７４６ｇのような、透過率の高い導電
膜を設けていても良い。ただし、図３１に示すように、波長λが最も短い発光素子７４１
ｂにおいて、可視光の反射率が高い導電膜７４５ｂで陽極を構成する場合、全ての発光素
子において、陽極に透過率が高い導電膜を用いる場合よりも、陽極の作製工程が簡素化さ
れるため、好ましい。
なお、可視光の反射率が高い導電膜７４５ｂは、可視光の透過率が高い導電膜７４６ｒ及
び導電膜７４６ｇに比べて、仕事関数が小さい場合が多い。よって、光の波長λが最も短
い発光素子７４１ｂでは、発光素子７４１ｒ、発光素子７４１ｇに比べて、陽極７１５ｂ
からＥＬ層７３１への正孔注入が行われにくいため、発光効率が低い傾向にある。そこで
、本発明の一態様では、光の波長λが最も短い発光素子７４１ｂにおいて、ＥＬ層７３１
のうち、可視光の反射率が高い導電膜７４５ｂと接する層において、正孔輸送性の高い物
質に、当該正孔輸送性の高い物質に対してアクセプター性（電子受容性）を示す物質を含
有させた複合材料を用いることが好ましい。上記複合材料を、陽極７１５ｂに接して形成
することにより、陽極７１５ｂからＥＬ層７３１への正孔注入が行われやすくなり、発光
素子７４１ｂの発光効率を高めることができる。
アクセプター性を示す物質としては、７，７，８，８－テトラシアノ－２，３，５，６－
テトラフルオロキノジメタン（略称：Ｆ４－ＴＣＮＱ）、クロラニル等を挙げることがで
きる。また、遷移金属酸化物を挙げることができる。また、元素周期表における第４族乃
至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸
化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガ
ン、酸化レニウムはアクセプター性が高いため好ましい。中でも特に、酸化モリブデンは
大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘
導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、
種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔
輸送性の高い有機化合物であることが好ましい。具体的には、１０－６ｃｍ２／Ｖｓ以上
の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い
物質であれば、これら以外のものを用いてもよい。
また、可視光の反射率が高い導電膜７４５ｒ、導電膜７４５ｇ、導電膜７４５ｂとしては
、例えば、アルミニウム、銀、または、これらの金属材料を含む合金等を、単層で、或い
は積層することで、形成することができる。また、導電膜７４５ｒ、導電膜７４５ｇ、導
電膜７４５ｂを、反射率の高い導電膜と、膜厚の薄い導電膜（好ましくは２０ｎｍ以下、
更に好ましくは１０ｎｍ以下）とを積層させて、形成してもよい。例えば、反射率の高い
導電膜上に、薄いチタン膜やモリブデン膜を積層して、導電膜７４５ｂを形成することに
より、反射率の高い導電膜（アルミニウム、アルミニウムを含む合金、または銀など）の
表面に酸化膜が形成されるのを防ぐことができる。
また、可視光の透過率が高い導電膜７４６ｒ及び導電膜７４６ｇには、例えば、酸化イン
ジウム、酸化スズ、酸化亜鉛、インジウム錫酸化物、インジウム亜鉛酸化物などを用いる
ことができる。
また、陰極７３２は、例えば、光を透過する程度の薄い導電膜（好ましくは２０ｎｍ以下
、更に好ましくは１０ｎｍ以下）と、導電性の金属酸化物で構成された導電膜とを積層す
ることで、形成することができる。光を透過する程度の薄い導電膜は、銀、マグネシウム
、またはこれらの金属材料を含む合金等を、単層で、或いは積層して形成することができ
る。導電性の金属酸化物としては、酸化インジウム、酸化スズ、酸化亜鉛、インジウム錫
酸化物、インジウム亜鉛酸化物、またはこれらの金属酸化物材料に酸化シリコンを含ませ
たものを用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態１０）
次いで、本発明の一態様に係る発光装置のパネルの外観について、図３２を用いて説明す
る。図３２（Ａ）は、基板６００１と基板６００６とをシール材６００５によって接着さ
せたパネルの上面図であり、図３２（Ｂ）は、図３２（Ａ）の一点鎖線Ｅ１－Ｅ２におけ
る断面図に相当する。
基板６００１上に設けられた画素部６００２と、走査線駆動回路６００４とを囲むように
、シール材６００５が設けられている。また、画素部６００２、走査線駆動回路６００４
の上に基板６００６が設けられている。よって、画素部６００２と走査線駆動回路６００
４は、基板６００１とシール材６００５と基板６００６とによって、充填材６００７と共
に封止されている。
充填材６００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができる。シール材６００５には、樹脂（紫外線硬化性樹脂、
熱硬化性樹脂など）、またはガラスフリットなどを用いることができる。
また、基板６００１上のシール材６００５によって囲まれている領域とは異なる領域に、
信号線駆動回路６００３が形成された基板６０２１が、実装されている。図３２では、信
号線駆動回路６００３に含まれるトランジスタ６００９を例示している。なお、本実施の
形態では、走査線駆動回路６００４が画素部６００２と共に基板６００１上に形成されて
いる場合を例示しているが、別の基板に形成された走査線駆動回路６００４が基板６００
１に実装されていても良い。また、本実施の形態では、基板６０２１に形成された信号線
駆動回路６００３が基板６００１に実装されている場合を例示しているが、信号線駆動回
路６００３が画素部６００２と共に基板６００１上に形成されていても良い。或いは、信
号線駆動回路６００３の一部、または走査線駆動回路６００４の一部が、画素部６００２
と共に基板６００１上に形成されていても良い。
また、基板６００１上に設けられた画素部６００２、走査線駆動回路６００４は、トラン
ジスタを複数有している。図３２（Ｂ）では、画素部６００２に含まれるトランジスタ６
００８及びトランジスタ６０１０を図示している。発光素子６０１１が有する画素電極６
０３０は、トランジスタ６０１０に接続されている。画素電極６０３０と対向電極６０３
１とＥＬ層６０２９とが重なっている部分が、発光素子６０１１に相当する。
また、基板６００６に形成されている遮蔽膜６０４０は、トランジスタ６００８及びトラ
ンジスタ６０１０が形成されている領域と重なっている。また、基板６００６には、カラ
ーフィルタとして機能する、特定の波長領域の可視光のみを優先的に透過する着色層６０
４１が形成されており、着色層６０４１は、発光素子６０１１が形成されている領域と重
なっている。
赤、青、緑に対応する波長領域の光を、それぞれ優先的に透過するような着色層６０４１
を画素ごとに設け、白の光が得られる発光素子６０１１を用いることで、フルカラーの画
像を表示することができる。或いは、赤の光が得られる発光素子６０１１と赤に対応する
着色層６０４１を組み合わせ、青の光が得られる発光素子６０１１と青に対応する着色層
６０４１を組み合わせ、なおかつ、緑の光が得られる発光素子６０１１と緑に対応する着
色層６０４１を組み合わせることで、色純度の高いフルカラーの画像を表示することがで
きる。或いは、着色層６０４１を設けずに、赤、青、緑の光がそれぞれ得られる複数の発
光素子６０１１を画素部６００２に設けることで、フルカラーの画像を表示することがで
きる。
なお、図３２では、遮蔽膜６０４０と着色層６０４１とを、基板６００６側に設けた場合
を例示しているが、遮蔽膜６０４０または着色層６０４１を、基板６００１側に設けても
良い。発光素子６０１１への光の入射方向と、発光素子６０１１を透過した光の射出方向
とに合わせて、適宜、遮蔽膜６０４０と着色層６０４１の設ける位置を定めることができ
る。
また、信号線駆動回路６００３、走査線駆動回路６００４、画素部６００２に与えられる
各種信号及び電位は、引き回し配線６０１４及び６０１５を介して、接続端子６０１６か
ら供給されている。接続端子６０１６は、ＦＰＣ６０１８が有する端子及び異方性導電膜
６０１９を介して電気的に接続されている。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１１）
図３３は、本発明の一態様に係る発光装置の斜視図の一例である。
図３３に示す発光装置は、パネル２６０１と、回路基板２６０２と、ＣＯＦテープ２６０
３と信号線駆動回路の形成されたチップ２６０４とを有している。信号線駆動回路の形成
されたチップ２６０４は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いてＣＯＦテープ
２６０３に接続されている。回路基板２６０２には、パネル２６０１に入力される各種信
号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、
回路基板２６０２から、ＣＯＦテープ２６０３を介して、各種信号及び電位がパネル２６
０１に入力される。
パネル２６０１は、画素が複数設けられた画素部２６０５と、走査線駆動回路２６０６と
を有する。走査線駆動回路２６０６は、画素部２６０５が有する複数の画素を、行ごとに
選択する。チップ２６０４に設けられた信号線駆動回路は、走査線駆動回路２６０６によ
って選択された行内の画素への、画像信号の入力を制御する。
なお、ＣＯＦテープ２６０３の代わりに、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ
Ｃｉｒｃｕｉｔ）などを用いて、回路基板２６０２とパネル２６０１を電気的に接続する
ことも可能である。
また、ＣＯＦテープ２６０３を用いる場合、回路基板２６０２内の一部の回路を別途用意
したチップに形成しておき、ＣＯＦ法を用いて当該チップをＣＯＦテープ２６０３に接続
しておいても良い。また、走査線駆動回路２６０６の一部または全て、或いは信号線駆動
回路の一部をチップに形成し、ＣＯＦ法を用いて当該チップをＣＯＦテープ２６０３に接
続しておいても良い。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１２）
本発明の一態様に係る液晶表示装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓ
ｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いるこ
とができる。その他に、本発明の一態様に係る液晶表示装置または発光装置を用いること
ができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、
ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディス
プレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディ
オプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預
け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１
６に示す。
図１６（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、
表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタ
イラス５００８等を有する。表示部５００３または表示部５００４に、本発明の一態様に
係る液晶表示装置または発光装置を用いることで、信頼性の高い携帯型ゲーム機を提供す
ることができる。なお、図１６（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３
と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定
されない。
図１６（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有
する。表示部５２０２に本発明の一態様に係る液晶表示装置または発光装置を用いること
で、信頼性の高い表示機器を提供することができる。なお、表示機器には、パーソナルコ
ンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示機器が含まれる
。
図１６（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２
、キーボード５４０３、ポインティングデバイス５４０４等を有する。表示部５４０２に
本発明の一態様に係る液晶表示装置または発光装置を用いることで、信頼性の高いノート
型パーソナルコンピュータを提供することができる。
図１６（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部
５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表
示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６
０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６
０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部
５６０５により変更が可能となっている。第１表示部５６０３における映像の切り替えを
、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、
切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少な
くとも一方に、位置入力装置としての機能が付加された液晶表示装置または発光装置を用
いるようにしても良い。なお、位置入力装置としての機能は、液晶表示装置または発光装
置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての
機能は、フォトセンサとも呼ばれる光電変換素子を液晶表示装置または発光装置の画素部
に設けることでも、付加することができる。第１表示部５６０３または第２表示部５６０
４に本発明の一態様に係る液晶表示装置または発光装置を用いることで、信頼性の高い携
帯情報端末を提供することができる。
図１６（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８
０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０
４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体
５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部
５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接
続部５８０６により変更が可能となっている。表示部５８０３における映像の切り替えを
、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って行
う構成としても良い。表示部５８０３に本発明の一態様に係る液晶表示装置または発光装
置を用いることで、信頼性の高いビデオカメラを提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
１０ 画素部
１１ 画素
１２ トランジスタ
１３ 液晶素子
１４ 容量素子
１００ トランジスタ
１０１ ゲート電極
１０２ ゲート絶縁膜
１０３ 半導体膜
１０４ 絶縁膜
１０５ 導電膜
１０６ａ 導電膜
１０６ｂ 導電膜
１０７ 絶縁膜
１０８ 開口部
１０９ 画素電極
１１０ 開口部
１１１ 導電膜
２０２ 基板
２０３ 導電膜
２０４ ゲート絶縁膜
２０５ 半導体膜
２０６ 絶縁膜
２０７ 導電膜
２０８ 導電膜
２１０ 導電膜
２１１ 導電膜
２１２ 絶縁膜
２１３ 開口部
２１３ａ 開口部
２１３ｂ 開口部
２１４ 開口部
２１５ 導電膜
２１６ 導電膜
２１７ 絶縁膜
３００ トランジスタ
３０１ ゲート電極
３０２ ゲート絶縁膜
３０３ 半導体膜
３０４ 絶縁膜
３０５ 導電膜
３０６ａ 導電膜
３０６ｂ 導電膜
３０７ 絶縁膜
３０８ 開口部
３０９ 画素電極
３１０ 開口部
３１１ 導電膜
３２０ 絶縁膜
３２１ 開口部
３２２ ＥＬ層
３２３ 対向電極
３２４ 発光素子
３４０ｂ 画素
３４０ｇ 画素
３４０ｒ 画素
４００ 基板
４０１ 導電膜
４０２ ゲート絶縁膜
４０３ 半導体膜
４０４ 絶縁膜
４０５ 導電膜
４０６ 導電膜
４０７ 導電膜
４０８ 絶縁膜
４０９ 導電膜
４１０ 導電膜
４１１ 絶縁膜
４１２ 開口部
４１２ａ 開口部
４１２ｂ 開口部
４１３ 開口部
４１４ 開口部
４１５ 導電膜
４１６ 導電膜
４１７ 絶縁膜
４１８ 開口部
４１９ ＥＬ層
４２０ 導電膜
５１０ 画素部
５１１ 画素
５１２ トランジスタ
５１３ トランジスタ
５１４ 容量素子
５１５ 発光素子
７１５ｂ 陽極
７１５ｇ 陽極
７１５ｒ 陽極
７３０ 隔壁
７３１ ＥＬ層
７３２ 陰極
７４０ 基板
７４１ｂ 発光素子
７４１ｇ 発光素子
７４１ｒ 発光素子
７４２ 基板
７４３ｂ 着色層
７４３ｇ 着色層
７４３ｒ 着色層
７４４ オーバーコート
７４５ｂ 導電膜
７４５ｇ 導電膜
７４５ｒ 導電膜
７４６ｇ 導電膜
７４６ｒ 導電膜
７５０ 絶縁膜
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ 回路基板
１６０９ ＣＯＦテープ
１６１０ ＦＰＣ
１６１１ 基板
１６２０ バックライト
２６０１ パネル
２６０２ 回路基板
２６０３ ＣＯＦテープ
２６０４ チップ
２６０５ 画素部
２６０６ 走査線駆動回路
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 対向基板
４００７ 液晶層
４００９ トランジスタ
４０１０ トランジスタ
４０１１ 液晶素子
４０１４ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 基板
４０３０ 画素電極
４０３１ 対向電極
４０３５ スペーサ
４０４０ 遮蔽膜
４０４１ 着色層
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 筐体
５８０３ 表示部
５８０４ 操作キー
５８０５ レンズ
５８０６ 接続部
６００１ 基板
６００２ 画素部
６００３ 信号線駆動回路
６００４ 走査線駆動回路
６００５ シール材
６００６ 基板
６００７ 充填材
６００８ トランジスタ
６００９ トランジスタ
６０１０ トランジスタ
６０１１ 発光素子
６０１４ 配線
６０１６ 接続端子
６０１８ ＦＰＣ
６０１９ 異方性導電膜
６０２１ 基板
６０２９ ＥＬ層
６０３０ 画素電極
６０３１ 対向電極
６０４０ 遮蔽膜
６０４１ 着色層

Claims (4)

  1. マトリクス状に配置された複数の画素を有し、
    前記複数の画素は、第１のトランジスタ、第２のトランジスタ、及び発光素子をそれぞれ有し、
    前記第１のトランジスタは、前記第２のトランジスタのゲートに、画像信号に応じた電位を供給する機能を有し、
    前記第２のトランジスタは、前記電位に従って前記発光素子への電流の供給を制御する機能を有し、
    前記複数の画素は、第１の画素乃至第３の画素を少なくとも有し、
    前記第１の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、第１の信号線に接続され、
    前記第２の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、前記第１の信号線に接続され、
    前記第３の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、第２の信号線に接続され、
    前記第１の画素が有する前記第１のトランジスタのゲートは、第１の走査線に接続され、
    前記第３の画素が有する前記第１のトランジスタのゲートは、前記第１の走査線に接続され、
    前記第２の画素が有する前記第１のトランジスタのゲートは、第２の走査線に接続され、
    前記第１の画素が有する前記第２のトランジスタのチャネル形成領域は、第１の半導体層に配置され、
    前記第２の画素が有する前記第２のトランジスタのチャネル形成領域は、前記第１の半導体層に配置され、
    前記第３の画素が有する前記第２のトランジスタのチャネル形成領域は、第２の半導体層に配置され、
    前記第１の半導体層は、前記第２の信号線としての機能を有する導電膜と重なりを有さず、
    前記第１の半導体層は、前記第２の走査線としての機能を有する導電膜と重なりを有する、
    発光装置。
  2. マトリクス状に配置された複数の画素を有し、
    前記複数の画素は、第１のトランジスタ、第２のトランジスタ、及び発光素子をそれぞれ有し、
    前記第１のトランジスタは、前記第２のトランジスタのゲートに、画像信号に応じた電位を供給する機能を有し、
    前記第２のトランジスタは、前記電位に従って前記発光素子への電流の供給を制御する機能を有し、
    前記複数の画素は、第１の画素乃至第３の画素を少なくとも有し、
    前記第１の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、第１の信号線に接続され、
    前記第２の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、前記第１の信号線に接続され、
    前記第３の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、第２の信号線に接続され、
    前記第１の画素が有する前記第１のトランジスタのゲートは、第１の走査線に接続され、
    前記第３の画素が有する前記第１のトランジスタのゲートは、前記第１の走査線に接続され、
    前記第２の画素が有する前記第１のトランジスタのゲートは、第２の走査線に接続され、
    前記第１の画素が有する前記第２のトランジスタのチャネル形成領域は、第１の半導体層に配置され、
    前記第２の画素が有する前記第２のトランジスタのチャネル形成領域は、前記第１の半導体層に配置され、
    前記第３の画素が有する前記第２のトランジスタのチャネル形成領域は、第２の半導体層に配置され、
    前記第１の半導体層は、前記第２の信号線としての機能を有する導電膜と重なりを有さず、
    前記第１の半導体層は、前記第１の走査線としての機能を有する導電膜と重なりを有し、
    前記第１の半導体層は、前記第２の走査線としての機能を有する導電膜と重なりを有する、
    発光装置。
  3. マトリクス状に配置された複数の画素を有し、
    前記複数の画素は、第１のトランジスタ、第２のトランジスタ、及び発光素子をそれぞれ有し、
    前記第１のトランジスタは、前記第２のトランジスタのゲートに、画像信号に応じた電位を供給する機能を有し、
    前記第２のトランジスタは、前記電位に従って前記発光素子への電流の供給を制御する機能を有し、
    前記複数の画素は、第１の画素及び第２の画素を少なくとも有し、
    前記第１の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、第１の信号線に接続され、
    前記第２の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、前記第１の信号線に接続され、
    前記第１の画素が有する前記第１のトランジスタのゲートは、第１の走査線に接続され、
    前記第２の画素が有する前記第１のトランジスタのゲートは、第２の走査線に接続され、
    前記第１の画素が有する前記第２のトランジスタのチャネル形成領域は、第１の半導体層に配置され、
    前記第２の画素が有する前記第２のトランジスタのチャネル形成領域は、前記第１の半導体層に配置され、
    前記第１の半導体層は、前記第１の走査線としての機能を有する導電膜と重ならない領域を有し、
    前記第１の半導体層は、前記第２の走査線としての機能を有する導電膜と重なりを有する、
    発光装置。
  4. マトリクス状に配置された複数の画素を有し、
    前記複数の画素は、第１のトランジスタ、第２のトランジスタ、及び発光素子をそれぞれ有し、
    前記第１のトランジスタは、前記第２のトランジスタのゲートに、画像信号に応じた電位を供給する機能を有し、
    前記第２のトランジスタは、前記電位に従って前記発光素子への電流の供給を制御する機能を有し、
    前記複数の画素は、第１の画素及び第２の画素を少なくとも有し、
    前記第１の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、第１の信号線に接続され、
    前記第２の画素が有する前記第１のトランジスタのソースまたはドレインの一方は、前記第１の信号線に接続され、
    前記第１の画素が有する前記第１のトランジスタのゲートは、第１の走査線に接続され、
    前記第２の画素が有する前記第１のトランジスタのゲートは、第２の走査線に接続され、
    前記第１の画素が有する前記第２のトランジスタのチャネル形成領域は、第１の半導体層に配置され、
    前記第２の画素が有する前記第２のトランジスタのチャネル形成領域は、前記第１の半導体層に配置され、
    前記第１の半導体層は、前記第１の走査線としての機能を有する導電膜と重ならない領域を有し、
    前記第１の半導体層は、前記第１の走査線としての機能を有する導電膜と重なりを有し、
    前記第１の半導体層は、前記第２の走査線としての機能を有する導電膜と重なりを有する、
    発光装置。
JP2022206373A 2011-11-11 2022-12-23 発光装置 Active JP7238202B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023031073A JP7432030B2 (ja) 2011-11-11 2023-03-01 発光装置
JP2024014924A JP7475565B2 (ja) 2011-11-11 2024-02-02 発光装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011247258 2011-11-11
JP2011247258 2011-11-11
JP2011247256 2011-11-11
JP2011247256 2011-11-11
JP2022162189A JP7202503B2 (ja) 2011-11-11 2022-10-07 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022162189A Division JP7202503B2 (ja) 2011-11-11 2022-10-07 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023031073A Division JP7432030B2 (ja) 2011-11-11 2023-03-01 発光装置

Publications (2)

Publication Number Publication Date
JP2023029440A true JP2023029440A (ja) 2023-03-03
JP7238202B2 JP7238202B2 (ja) 2023-03-13

Family

ID=48280327

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2012238463A Active JP6122275B2 (ja) 2011-11-11 2012-10-30 表示装置
JP2017070406A Active JP6370435B2 (ja) 2011-11-11 2017-03-31 表示装置
JP2018130407A Active JP6594494B2 (ja) 2011-11-11 2018-07-10 電子機器
JP2019172926A Active JP6824353B2 (ja) 2011-11-11 2019-09-24 電子機器
JP2021002562A Active JP7339971B2 (ja) 2011-11-11 2021-01-12 表示装置
JP2022134764A Active JP7185803B2 (ja) 2011-11-11 2022-08-26 発光装置
JP2022162189A Active JP7202503B2 (ja) 2011-11-11 2022-10-07 発光装置
JP2022206373A Active JP7238202B2 (ja) 2011-11-11 2022-12-23 発光装置
JP2023031073A Active JP7432030B2 (ja) 2011-11-11 2023-03-01 発光装置
JP2024014924A Active JP7475565B2 (ja) 2011-11-11 2024-02-02 発光装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2012238463A Active JP6122275B2 (ja) 2011-11-11 2012-10-30 表示装置
JP2017070406A Active JP6370435B2 (ja) 2011-11-11 2017-03-31 表示装置
JP2018130407A Active JP6594494B2 (ja) 2011-11-11 2018-07-10 電子機器
JP2019172926A Active JP6824353B2 (ja) 2011-11-11 2019-09-24 電子機器
JP2021002562A Active JP7339971B2 (ja) 2011-11-11 2021-01-12 表示装置
JP2022134764A Active JP7185803B2 (ja) 2011-11-11 2022-08-26 発光装置
JP2022162189A Active JP7202503B2 (ja) 2011-11-11 2022-10-07 発光装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023031073A Active JP7432030B2 (ja) 2011-11-11 2023-03-01 発光装置
JP2024014924A Active JP7475565B2 (ja) 2011-11-11 2024-02-02 発光装置

Country Status (4)

Country Link
US (2) US8988625B2 (ja)
JP (10) JP6122275B2 (ja)
KR (5) KR102036376B1 (ja)
TW (1) TWI544643B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101801500B1 (ko) 2009-07-10 2017-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8829528B2 (en) 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5673782B1 (ja) * 2013-11-11 2015-02-18 凸版印刷株式会社 液晶表示装置
US10073571B2 (en) * 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
CN107078165B (zh) 2014-09-10 2020-10-02 夏普株式会社 半导体装置、液晶显示装置和半导体装置的制造方法
CN107636823A (zh) * 2016-07-25 2018-01-26 深圳市柔宇科技有限公司 阵列基板的制造方法
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
CN206003842U (zh) * 2016-09-22 2017-03-08 合肥鑫晟光电科技有限公司 显示装置及封装盖板
CN110010659A (zh) 2018-01-04 2019-07-12 三星显示有限公司 显示设备
KR102560948B1 (ko) * 2018-01-04 2023-08-01 삼성디스플레이 주식회사 표시 장치
JP7281254B2 (ja) 2018-07-24 2023-05-25 スタンレー電気株式会社 車両用灯具
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
CN111106131B (zh) * 2019-12-18 2022-09-30 京东方科技集团股份有限公司 一种阵列基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331880B1 (en) * 1996-01-15 2001-12-18 Lg Electronics Inc. Liquid crystal display and method for forming the same
US20030206252A1 (en) * 1999-09-08 2003-11-06 Lg. Philips Lcd Co. , Ltd. Liquid crystal display device and method for fabricating the same
JP2006337713A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 発光装置および電子機器
JP2007005780A (ja) * 2005-05-26 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP2011077511A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法

Family Cites Families (194)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831570A (ja) * 1981-08-20 1983-02-24 Toshiba Corp 半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3172840B2 (ja) 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6020222A (en) * 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
JP2000029066A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 表示装置用アレイ基板、及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100508034B1 (ko) * 1998-11-26 2005-12-02 삼성전자주식회사 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
JP4796221B2 (ja) * 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100601163B1 (ko) * 1998-11-26 2006-10-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
US6900854B1 (en) * 1998-11-26 2005-05-31 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP4493744B2 (ja) * 1998-12-28 2010-06-30 シャープ株式会社 液晶表示装置用基板及びその製造方法
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002162646A (ja) 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4202655B2 (ja) * 2002-02-13 2008-12-24 東芝松下ディスプレイテクノロジー株式会社 薄膜トランジスタの製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TWI353467B (en) 2003-01-08 2011-12-01 Samsung Electronics Co Ltd Polysilicon thin film transistor array panel and m
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004327977A (ja) 2003-04-11 2004-11-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
JP4654581B2 (ja) 2004-01-30 2011-03-23 セイコーエプソン株式会社 Ｔｆｔ基板の製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4742295B2 (ja) * 2004-09-08 2011-08-10 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR101112534B1 (ko) * 2005-03-04 2012-03-13 삼성전자주식회사 유기 발광 표시 소자 및 그 제조 방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
KR101277606B1 (ko) 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5521270B2 (ja) 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5064124B2 (ja) * 2007-06-14 2012-10-31 出光興産株式会社 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US20090289280A1 (en) * 2008-05-22 2009-11-26 Da Zhang Method for Making Transistors and the Device Thereof
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR20100023559A (ko) 2008-08-22 2010-03-04 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102413263B1 (ko) 2008-09-19 2022-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2010128323A (ja) * 2008-11-28 2010-06-10 Sharp Corp アクティブマトリクス基板及び液晶表示装置
JP2010141211A (ja) * 2008-12-12 2010-06-24 Sharp Corp 半導体装置
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2010258118A (ja) * 2009-04-23 2010-11-11 Sony Corp 半導体装置、半導体装置の製造方法、表示装置、および電子機器
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
CN102473735B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR20120083341A (ko) 2009-10-09 2012-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함하는 전자 기기
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101711870B1 (ko) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR20180124158A (ko) 2010-09-15 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
US20120088151A1 (en) 2010-10-08 2012-04-12 Semiconductor Energy Laboratory Co., Ltd. Positive-electrode active material and power storage device
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8829528B2 (en) 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331880B1 (en) * 1996-01-15 2001-12-18 Lg Electronics Inc. Liquid crystal display and method for forming the same
US20030206252A1 (en) * 1999-09-08 2003-11-06 Lg. Philips Lcd Co. , Ltd. Liquid crystal display device and method for fabricating the same
JP2007005780A (ja) * 2005-05-26 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006337713A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 発光装置および電子機器
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP2011077511A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法

Also Published As

Publication number Publication date
JP7432030B2 (ja) 2024-02-15
US9219163B2 (en) 2015-12-22
JP2024054190A (ja) 2024-04-16
JP7339971B2 (ja) 2023-09-06
JP7475565B2 (ja) 2024-04-26
JP2020073964A (ja) 2020-05-14
KR20130052723A (ko) 2013-05-23
KR20220036932A (ko) 2022-03-23
US20150255613A1 (en) 2015-09-10
JP7185803B2 (ja) 2022-12-07
KR102036376B1 (ko) 2019-10-24
JP2022189858A (ja) 2022-12-22
JP6370435B2 (ja) 2018-08-08
JP2017156754A (ja) 2017-09-07
JP2023075198A (ja) 2023-05-30
US20130120701A1 (en) 2013-05-16
JP2021076851A (ja) 2021-05-20
KR20210056982A (ko) 2021-05-20
JP2013123039A (ja) 2013-06-20
KR102139212B1 (ko) 2020-07-29
JP6594494B2 (ja) 2019-10-23
JP7202503B2 (ja) 2023-01-11
JP2022177013A (ja) 2022-11-30
KR102375944B1 (ko) 2022-03-18
KR102413104B1 (ko) 2022-06-27
TW201327838A (zh) 2013-07-01
TWI544643B (zh) 2016-08-01
JP7238202B2 (ja) 2023-03-13
JP2018163376A (ja) 2018-10-18
KR20200091841A (ko) 2020-07-31
US8988625B2 (en) 2015-03-24
JP6122275B2 (ja) 2017-04-26
JP6824353B2 (ja) 2021-02-03
KR20190120149A (ko) 2019-10-23
KR102252903B1 (ko) 2021-05-18

Similar Documents

Publication Publication Date Title
JP7238202B2 (ja) 発光装置
JP6444471B2 (ja) 半導体装置
JP6480619B2 (ja) 半導体装置
JP7449353B2 (ja) 半導体装置
TWI535037B (zh) 半導體裝置和其製造方法
JP2019080077A (ja) 半導体装置
TW201207815A (en) Display device and electronic device including display device
TW201133786A (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221226

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230301

R150 Certificate of patent or registration of utility model

Ref document number: 7238202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150