JP4202655B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4202655B2 JP4202655B2 JP2002035837A JP2002035837A JP4202655B2 JP 4202655 B2 JP4202655 B2 JP 4202655B2 JP 2002035837 A JP2002035837 A JP 2002035837A JP 2002035837 A JP2002035837 A JP 2002035837A JP 4202655 B2 JP4202655 B2 JP 4202655B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- channel
- region
- electrode
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チャネルエッチ型薄膜トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
液晶画像表示装置(ＬＣＤ：Liquid Clystal Display）は、薄型化、軽量化、省電力化が可能であるといった特徴を有しており、大型のものではノートパソコン、モニタ、テレビなどに用いられ、中型および小型のものでは携帯電話、デジタルカメラ、ビデオカメラなどに広く用いられている。
【０００３】
液晶画像表示装置は、構造上の違いから、パッシブマトリクス型とアクティブマトリクス型とに分けられる。パッシブマトリクス型は、互いに交差したストライプ状の電極から構成されるため、構造が簡単で製造コストの面で有利である。しかしながら、原理的にクロストークが発生しやすく、また、応答速度も遅いため、画質の面で問題が生じる。一方、アクティブマトリクス型は、各画素ごとにスイッチング素子が設けられているため、クロストークが少なく応答速度も速い。したがって、良好な画像を得ることができる。このため、現在では、アクティブマトリクス型が液晶画像表示装置の主流となっている。
【０００４】
アクティブマトリクス型液晶画像表示装置のスイッチング素子として一般的に用いられているのは、非晶質シリコン（ａ−Ｓｉ）で構成された半導体膜を構成要素として含む薄膜トランジスタ(以下、ＴＦＴ:Thin Film Transistor と呼ぶ)である。このＴＦＴは、構造上の違いから、チャネル保護型ＴＦＴ(ＣｈＰ型ＴＦＴ）とチャネルエッチ型ＴＦＴ（ＣｈＥ型ＴＦＴ）とに大きく分けられる。
【０００５】
図１０（ａ）〜（ｄ），図１１（ａ），（ｂ）は、一般的な構造のチャネル保護型ＴＦＴを有する液晶画像表示装置用基板の製造方法を示す模式的な工程別断面図である。まず、図１０（ａ）に示すように、ガラス基板１の表面全体に透明電極膜を成膜した後、フォト工程とエッチング工程とにより透明電極膜を所定形状にパターニングして画素電極２を形成する。次に、図１０（ｂ）に示すように、ガラス基板１上に金属電極膜を成膜した後、フォト工程とエッチング工程とにより金属電極膜を所定形状にパターニングしてゲート線３’およびゲート電極３を形成する。そして、図１０（ｃ）に示すように、画素電極２、ゲート線３’およびゲート電極３が形成されたガラス基板１の表面全体にゲート絶縁膜４および半導体膜５およびチャネル保護絶縁膜をこの順で連続して成膜するとともにフォト工程とエッチング工程とによりチャネル保護絶縁膜を所定形状にパターニングしてチャネル保護部６を形成する。続いて、図１０（ｄ）に示すように、半導体膜５上およびチャネル保護部６上に不純物半導体からなるコンタクト膜７を成膜するとともに、フォト工程とエッチング工程とにより画素電極２の所定領域上のゲート絶縁膜４、半導体膜５およびコンタクト膜７を除去してコンタクトホール８および開口部１３を形成する。次に、図１１（ａ）に示すように、コンタクト膜７と開口部１３内およびコンタクトホール８内とに金属電極膜９を成膜し、その後、フォト工程とエッチング工程とにより、チャネル保護部６の所定領域上のコンタクト膜７および金属電極膜９と、画素電極２の所定領域上に位置する領域上の金属電極膜９、コンタクト膜７および半導体膜５を除去する。それにより、ギャップ１２を形成して金属電極膜９を対向する２つの領域に分離してソース電極９ａおよびドレイン電極９ｂを形成するとともにゲート電極３上に位置する半導体膜５の領域にチャネル領域２１を形成する。このようにソース電極９ａおよびドレイン電極９ｂを形成し、その結果としてソース電極９ａとドレイン電極９ｂとの間に位置する半導体膜５の領域付近ににチャネル領域２１を形成する。この工程はプラズマを用いたドライエッチングにより行われる。
【０００６】
最後に、図１１（ｂ）に示すように、金属電極膜９上、チャネル保護部６上および露出したゲート絶縁膜４上に保護絶縁膜１０を成膜し、その後、フォト工程とエッチング工程とにより画素電極２の所定領域上の保護絶縁膜１０、金属電極膜９およびゲート絶縁膜４を除去して画素電極開口部１１を形成する。以上のようにして、チャネル保護型ＴＦＴ５０を有する液晶画像表示装置用基板が得られる。
【０００７】
一方、図１２（ａ）〜（ｅ）は、一般的な構造のチャネルエッチ型ＴＦＴを有する液晶画像表示装置用基板の製造方法を示す模式的な工程断面図である。まず、図１２（ａ）に示すように、ガラス基板１の表面全体に金属電極膜を成膜した後、フォト工程とエッチング工程とにより金属電極膜を所定形状にパターニングしてゲート線３’およびゲート電極３を形成する。そして、図１２（ｂ）に示すように、ゲート線３’およびゲート電極３が形成されたガラス基板１の表面全体にゲート絶縁膜４、半導体膜５および不純物がドープされた半導体からなるコンタクト膜７をこの順で連続して成膜するとともに、フォト工程とエッチング工程とにより、ゲート電極３上の領域以外の領域のコンタクト膜７および半導体膜５を除去する。
【０００８】
続いて、図１２（ｃ）に示すように、ゲート絶縁膜４上およびコンタクト膜７上に金属電極膜９を成膜し、その後、フォト工程とエッチング工程とによりゲート電極３上の所定領域の金属電極膜９およびコンタクト膜７、画素電極形成領域１４の所定領域の金属電極膜９を除去する。このようにゲート電極３上の所定領域の金属電極膜９およびコンタクト膜７を除去しギャップ１２を形成して金属電極膜９を分離することによりソース電極９ａおよびドレイン電極９ｂを形成し、その結果としてソース電極９ａとドレイン電極９ｂとの間に位置する半導体膜５の領域付近にチャネル領域２１を形成する。この工程はプラズマを用いたドライエッチングにより行われる。
【０００９】
さらに、図１２（ｄ）に示すように、前記工程が施されたガラス基板１の表面全体に保護絶縁膜１０を成膜するとともに、フォト工程とエッチング工程とにより画素電極形成領域１４にコンタクトホール８および開口部１５を形成する。最後に、図１２（ｅ）に示すように、画素電極形成領域１４の保護絶縁膜１０上、コンタクトホール８内および開口部１５内に透明電極膜を成膜して画素電極２を形成する。以上のようにして、チャネルエッチ型ＴＦＴ５１を有する液晶画像表示装置用基板が得られる。
【００１０】
上記のように、チャネルエッチ型ＴＦＴ５１は、チャネル保護型ＴＦＴ５０に比べて製造時における工程数が少ない。また、チャネルエッチ型ＴＦＴ５１では、チャネル保護型ＴＦＴ５０に比べて平面視においてソース電極９ａおよびドレイン電極９ｂとゲート電極３とが重なる領域の面積を小さくすることができ、よって、ソース電極９ａとゲート電極３との間に生じる寄生容量を低減することができる。さらに、チャネル保護型ＴＦＴ５０では、チャネル保護部６をエッチングストッパー層として機能させるためにソース電極９ａとドレイン電極９ｂとを分離するためのギャップ１２を平面視においてチャネル保護部６内に収まるように形成しなくてはならず、よって、フォトリソグラフィにおける位置ずれ等を考慮してチャネル保護部６の面積を大きくしなくてはいけないため小型化を図るのが困難であるのに対して、チャネルエッチ型ＴＦＴ５１では、チャネル保護部６を形成する必要がないため小型化を図りやすい。以上のような特徴を有していることから、現在ではチャネルエッチ型ＴＦＴ５１がＴＦＴの主流として用いられている。
【００１１】
【発明が解決しようとする課題】
しかしながら、一般的に、チャネルエッチ型ＴＦＴ５１の実効的なキャリアの移動度(以下、単に移動度と呼ぶ。なお、この場合においては電子がキャリアに相当する）は０．４ｃｍ2／ｖ・ｓ程度であり、移動度が約０．８ｃｍ2／ｖ・ｓであるチャネル保護型ＴＦＴ５０に比べて劣っている。このため、チャネルエッチ型ＴＦＴ５１を用いて高い移動度が要求される大画面・高精細液晶画像表示装置を実現するのは困難である。
【００１２】
チャネルエッチ型ＴＦＴ５１の移動度が低い要因の１つとして、前述のチャネルエッチング工程が半導体膜５のチャネル領域２１へ及ぼすダメージの影響が挙げられる。チャネル保護型ＴＦＴ５０では、前述のチャネルエッチング工程において、チャネル保護部６がドライエッチングのストッパー層として機能するため、チャネル領域２１となるチャネル保護部６下の半導体膜５の領域にエッチングのダメージが及ぶのを防止することが可能である。これに対して、チャネルエッチ型ＴＦＴ５１ではチャネル保護部６が形成されずに半導体膜５上に直接コンタクト膜７が形成されているため、チャネルエッチング工程においてプラズマによるドライエッチングを行うと半導体膜５のチャネル領域２１にプラズマにより大きなダメージ（格子欠陥等の発生）が及んでしまう。このように半導体膜５のチャネル領域２１が大きなダメージを受けると、ＴＦＴ５１における移動度が低下する。
【００１３】
一方、ウエットエッチングによりエッチングを行ってチャネル領域を形成するチャネルエッチ型ＴＦＴにおいては、ドライエッチングを行う場合に比べてチャネル領域に与えるダメージを小さくすることができる。このため、ドライエッチングを行って形成した場合よりも高い移動度を実現することができる。
【００１４】
しかしながら、ソース電極およびドレイン電極を構成する金属電極膜のうちウエットエッチングによりエッチング可能な材料はＭｏやＣｒおよびその合金等に限定されてしまう。これに対して、ドライエッチングでは幅広い構成材料に対してエッチングを行うことが可能であるため、ドライエッチングにより高い移動度を有するチャネルエッチ型ＴＦＴを形成することは有効である。
【００１５】
本発明は、上記のような課題を解決するためになされたもので、高い移動度が実現可能なチャネルエッチ型ＴＦＴの製造方法を提供することを目的としている。
【００１８】
【課題を解決するための手段】
本発明に係る薄膜トランジスタの製造方法は、基板上に形成されたゲート電極と、前記ゲート電極上に順に形成されたゲート絶縁膜、半導体膜およびコンタクト膜と、前記コンタクト膜上に対向するように形成された金属電極膜から構成されるソース電極およびドレイン電極とを備え、略前記ソース電極と前記ドレイン電極との間に位置する前記半導体膜の領域にチャネル領域が形成されるチャネルエッチ型構造を有する薄膜トランジスタの製造方法であって、前記基板上に、順に、前記ゲート電極、ゲート絶縁膜、５０ｎｍ以上１００ｎｍ以下の厚さの半導体膜、２０ｎｍ以上１００ｎｍ以下の厚さのコンタクト膜および金属電極膜を形成し、前記ソース電極および前記ドレイン電極を形成するチャネルエッチング工程が、前記コンタクト膜を覆うように形成された前記金属電極膜の所定領域をプラズマを用いたドライエッチングにより除去して前記金属電極膜を対向する２つの領域に分離することにより前記ソース電極と前記ドレイン電極とを形成し、前記ソース電極およびドレイン電極間に位置する前記コンタクト膜の領域の厚さを２０ｎｍ以上とするソース・ドレイン電極形成エッチング工程と、前記ソース・ドレイン電極形成エッチング工程の後に残った前記ソース電極および前記ドレイン電極間に位置する前記コンタクト膜の領域を、前記ソース・ドレイン電極形成エッチング工程におけるドライエッチングのプラズマよりも小さなプラズマによりドライエッチングして除去し前記半導体膜を露出させるチャネル領域形成エッチング工程とを合わせるものである。
【００１９】
かかる構成によれば、大きなプラズマ電力を用いてドライエッチングを行うソース・ドレイン電極形成エッチング工程において形成されたダメージの状態密度の大きな領域を、続くチャネル領域形成エッチング工程のドライエッチングにより除去することができる。このチャネル領域形成エッチング工程のドライエッチングは、ソース・ドレイン電極形成エッチング工程よりも小さなプラズマ電力を用いて行われため、チャネル領域形成エッチング工程のドライエッチングにより半導体膜のエッチング表面に形成されたダメージ領域のダメージの状態密度は小さくなる。このため、本発明に係る製造方法によれば、薄膜トランジスタにおいてダメージ領域とチャネル領域とを近づけることが可能となり、半導体膜の薄膜化を図ることが可能となる。また、この場合においては、ダメージ領域とチャネル領域との距離を適切に保つことが可能であるため、このようにダメージ領域とチャネル領域とを近づけても閾値電圧の上昇を抑制することができる。したがって、本発明に係る製造方法によれば、閾値電圧の上昇を抑制しつつ移動度の向上が図られた薄膜トランジスタを製造することが可能となる。
【００２１】
さらに、かかる構成によれば、ソース・ドレイン電極形成エッチング工程において大きなダメージを受ける領域をコンタクト膜内にとどめることができ、この大きなダメージを受けた領域を、続くチャネル領域形成エッチング工程におけるドライエッチングにより除去することにより、最終的に半導体膜に形成されるダメージ領域のダメージの状態密度を低減化することが可能となる。また、半導体膜においてダメージ領域とチャネル領域との距離を適切に保つことができるため、閾値電圧の上昇を抑制しながら半導体膜の薄膜化を図り、移動度の向上を図ることが可能となる。さらに、コンタクト膜および半導体膜の厚さをこのように設定することにより、各工程のドライエッチングにおける面内のエッチング状態の均一性を図ることができるとともに容易にドライエッチングを行うことが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１に係る液晶画像表示装置用基板の構成を示す模式的な図であって、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のIb−Ib’線における断面図である。
【００２７】
図１（ａ）に示すように、平面視において、ガラス基板１上にゲート線２０１（３’）とソース線２０２とが互いに直交するように形成されており、このゲート線２００およびソース線２０２でマトリクス状に区画された領域が１つの画素を構成している。なお、液晶画像表示装置用基板には複数のゲート線２０１とソース線２０２とが形成されており、これらに区画されて複数の画素が形成されている。ここでは液晶画像表示装置用基板に形成された複数の画素のうちの１つの画素を抜き出して説明する。
【００２８】
画素領域には画素電極２が形成されており、また、ゲート線２０１上に重なるように蓄積容量電極２０３が形成されている。ゲート電極３を含む領域には画像信号を画素に書き込むためのスイッチング素子として後述する構造を有するチャネルエッチ型ＴＦＴ１１０が配設されており、ＴＦＴ１１０のドレイン電極９ｂがコンタクトホール８を介して画素電極２に接続されるとともにＴＦＴのソース電極９ａにソース線２０２が接続されている。また、ゲート電極３はゲート線２０１に接続されている。
【００２９】
図１（ｂ）に示すように、断面視において、液晶画像表示装置用基板１００では、ガラス基板１の所定領域上にゲート電極３およびゲート線３’（２０１）が形成されている。ここで、液晶画像表示装置用基板１００において、ゲート電極３が形成され後述するようにチャネルエッチ型ＴＦＴ（以下、単にＴＦＴと呼ぶ）１１０が形成された領域をＴＦＴ部と呼ぶ。また、ゲート線３’が形成された領域をゲート線部と呼ぶ。さらに、このＴＦＴ部とゲート線部との間に位置し後述するように画素電極２が形成された領域を画素部と呼ぶ。
【００３０】
ＴＦＴ部において、ガラス基板１上およびこのガラス基板１上に形成された前記ゲート電極３上には、ゲート絶縁膜４、半導体膜５、コンタクト膜７および金属電極膜９がこの順で積層されており、所定領域の金属電極膜９から半導体膜５の所定深さまでがエッチングにより除去されてギャップ２０が形成されている。この場合、ギャップ２０が形成された領域を除く領域の半導体膜５の厚さｔ2は５０ｎｍ以上１００ｎｍ以下であり、コンタクト膜７の厚さｔ1は２０ｎｍ以上１００ｎｍ以下である。ギャップ２０によりソース電極９ａとドレイン電極９ｂとが分離されて対向するように形成され、その結果として略ソース電極３ａとドレイン電極３ｂとの間に位置する半導体膜５の領域付近にチャネル領域２１が形成される。また、ギャップ２０の底部にあたる半導体膜５のエッチング表面（以下、この領域をバックチャネル領域と呼ぶ）にはエッチングによりダメージを受けたダメージ領域２２が形成される。ソース電極９ａおよびドレイン電極９ｂを構成する金属電極膜９表面およびギャップ２０内には保護絶縁膜１０が形成されている。以上のようにして、ＴＦＴ１１０が形成されている。
【００３１】
画素部では、ガラス基板１上にゲート絶縁膜４が形成され、このゲート絶縁膜４上に、開口部２３を有する金属電極膜９が形成されている。金属電極膜９上および開口部２３内には、コンタクトホール８および開口部２４を有する保護絶縁膜１０が形成されており、さらに、保護絶縁膜１０上、コンタクトホール８内および開口部２４内には画素電極２が形成されている。このような構成の画素部においては、コンタクトホール８を介して画素電極２がＴＦＴ１１０のドレイン電極９ｂに接続している。
【００３２】
ゲート線部においては、ガラス基板１上に形成されたゲート線３’（２０１）を覆うようにゲート絶縁膜４が形成され、ゲート絶縁膜４の所定領域上に金属電極膜９が形成されるとともにこの金属電極膜９および露出したゲート絶縁膜４を覆うように保護絶縁膜１０が形成されている。
【００３３】
上記の液晶画像表示装置用基板１００において、ゲート電極３およびゲート線３’を構成する金属電極膜ならびにソース電極９ａおよびドレイン電極９ｂを構成する金属電極膜９としては、Ａｌ・Ｎｂ合金膜やＭｏＷ膜などの単層膜だけでなく、Ｔｉ膜／Ａｌ膜／Ｔｉ膜、Ａｌ・Ｎｂ合金膜／ＭｏＷ膜、ＭｏＷ膜／Ａｌ膜／ＭｏＷ膜などの積層膜も用いられる。また、ゲート絶縁膜４は窒化ケイ素からなり、半導体膜５は非晶質シリコン（ａ−Ｓｉ）からなり、コンタクト膜７は不純物がドープされた半導体、具体的には不純物としてリンがドープされた非晶質シリコンからなり、保護絶縁膜１０は窒化ケイ素からなる。また、画素電極２を構成する透明電極膜としてはＩＴＯ（インジウムスズ酸化物）膜が用いられる。
【００３４】
本実施の形態の液晶画像表示装置用基板１００は、以下の製造方法により製造される。
【００３５】
図２（ａ）〜（ｄ），図３（ａ），（ｂ）は、本実施の形態の液晶画像表示装置用基板の製造方法を模式的に示す工程別断面図である。
【００３６】
図２（ａ）に示すように、まず、ガラス基板１の表面全体に金属電極膜を成膜した後、フォト工程およびエッチング工程によりパターニングを行ってゲート電極３およびゲート線３’を形成する。次に、図２（ｂ）に示すように、ゲート電極３およびゲート線３’が形成されたガラス基板１の表面全体に、ゲート絶縁膜４、半導体膜５およびコンタクト膜７をこの順で成膜した後、フォト工程とエッチング工程によりゲート絶縁膜４、半導体膜５およびコンタクト膜７を所定形状にパターニングする。ここで、半導体膜５の厚さｔ2は５０ｎｍ以上１００ｎｍ以下とする。また、コンタクト膜７の厚さｔ1は２０ｎｍ以上１００ｎｍ以下とする。
【００３７】
なお、ゲート絶縁膜４、半導体膜５およびコンタクト膜７はいずれもＰＣＶＤ装置を用いて成膜し、これらの膜４，５，７は同一成膜チャンバ内において真空状態を保持したまま連続して成膜することが望ましい。
【００３８】
次に、コンタクト膜７上およびゲート絶縁膜４上に金属電極膜９を成膜する。そして、図２（ｃ）に示すように、画素部およびゲート線部の所定領域の金属電極膜９を除去して開口部２３，２３’を形成する。それにより、ゲート線部に、金属電極膜９から構成される蓄積容量電極２０３が形成される。この蓄積容量電極２０３はゲート絶縁膜４を介してゲート線３’と対向しているため、ゲート線３’との間に容量が形成される。また、ＴＦＴ部においては、所定領域の金属電極膜９を除去して金属電極膜９をソース線に平行な所定幅の帯状に形成し（図１（ｂ）参照）、次に、図２（ｃ）および図２（ｄ）に示すよう、チャネルエッチング工程を行うことによりこの帯状の金属電極膜９にギャップ２０を形成して金属電極膜９を対向する２つの領域に分離してソース電極９ａとドレイン電極９ｂとを形成し、その結果として略ソース電極９ａとドレイン電極９ｂとの間に位置する半導体膜５の領域にチャネル領域２１を形成する。以下、このチャネルエッチング工程の詳細について説明する。
【００３９】
チャネルエッチング工程においては、まず第１段階として、図２（ｃ）に示すように、フォト工程とエッチング工程とにより、ＴＦＴ部のチャネル領域形成領域の金属電極膜９からコンタクト膜７の所定深さまでを除去してギャップ２０を形成する。このギャップ２０により金属電極膜９を対向する２つの領域に分離してソース電極９ａとドレイン電極９ｂとを形成する。
【００４０】
ここでは、上記のようにチャネル領域形成領域の金属電極膜９およびコンタクト膜７をエッチングしてギャップ２０を形成しソース電極９ａとドレイン電極９ｂとを形成する工程を、チャネルエッチング工程のうちのソース・ドレイン電極形成エッチング工程と呼ぶ。ソース・ドレイン電極形成エッチング工程では、金属電極膜９をプラズマを用いてドライエッチングするため、エッチングの際のプラズマ電力を大きくする。このため、エッチング後に残ったコンタクト膜７は大きなダメージを受けておりダメージの状態密度が大きくなる。なお、ドライエッチングによるダメージとは、具体的には格子欠陥や不純物の注入のことをさす。
【００４１】
本実施の形態においては、ソース・ドレイン電極形成エッチング工程後に残るコンタクト膜７の厚さｔ3を２０ｎｍ以上とする。このような厚さのコンタクト膜７においては、ソース・ドレイン電極形成エッチング工程のドライエッチングによるダメージをコンタクト膜７内にとどめることができ、コンタクト膜７下の半導体膜５にまでエッチングのダメージが及ぶのを防止できる。
【００４２】
なお、ソース・ドレイン電極形成エッチング工程におけるコンタクト膜７のエッチングの深さは浅いほど好ましく、金属電極膜９のみをエッチングしてコンタクト膜７はエッチングしないのが理想的である。コンタクト膜７のエッチングの深さを浅くすることにより、より確実にコンタクト膜７内にダメージを閉じこめることができダメージが半導体膜５に及ぶのを防止することができる。
【００４３】
次に、チャネルエッチング工程の第２段階として、図２（ｄ）に示すように、チャネル領域形成領域に形成されたギャップ２０内のコンタクト膜７から半導体膜５の所定深さまでをプラズマを用いたドライエッチングにより除去し、半導体膜５にチャネル領域２１を形成する。このようにチャネル領域２１を形成する工程を、チャネルエッチング工程のうちのチャネル領域形成エッチング工程と呼ぶ。このチャネル領域形成エッチング工程により、ダメージの状態密度が大きいコンタクト膜７を除去することができる。
【００４４】
ここで、チャネル領域形成エッチング工程では、前述のソース・ドレイン電極形成エッチング工程のように金属電極膜９をエッチングする必要がないため、エッチングの際のプラズマ電力を小さくすることができる。このため、半導体膜５のバックチャネル領域が受けるダメージは小さく、よって、バックチャネル領域の表層部分に形成されたダメージ領域２２のダメージの状態密度は小さくなる。
【００４５】
ＴＦＴ１１０においては、半導体膜５のゲート電極３に対向する面に沿ってチャネル領域２１が形成されるが、後述するように、ダメージ領域２２とこのチャネル領域２１との距離が小さくなるほど閾値電圧が高くなるため、ダメージ領域２２とチャネル領域２１との距離は可能な限り大きい方が好ましい。よって、半導体膜５におけるエッチング深さは浅い方が好ましく、エッチングの深さを０、すなわちコンタクト膜７のみを除去して半導体膜５はエッチングしないのが理想的である。しかし、コンタクト膜７のみを除去して半導体膜５をエッチングしないようにするにはコンタクト膜７の膜厚をガラス基板１に平行な面内で均一にしかつドライエッチングのエッチングレートを前記面内で均一にしなければならないが、実際にはコンタクト膜７の膜厚およびエッチングレートは不均一となるため、半導体膜５のエッチング深さを０とするのは現実にはほぼ不可能である。
【００４６】
ところで、コンタクト膜７は導電性であり、このような導電性のコンタクト膜７がＴＦＴ１１０のチャネル領域２１に存在するとソース電極９ａとドレイン電極９ｂとが電気的に接続されてしまう。このため、チャネル領域２１のコンタクト膜７は完全に除去しなければならない。それゆえ、コンタクト膜７の膜厚やエッチングレートの不均一性に関わらずコンタクト膜７をエッチングにより確実に除去できるように、通常はコンタクト膜７が除去された後も余分にエッチングを行う（これをオーバーエッチングと呼ぶ）。このオーバーエッチングの際に半導体膜５がエッチングされる。オーバーエッチングにおける半導体膜５のエッチングの量は、コンタクト膜７の膜厚およびエッチングレートの面内ばらつき、ＴＦＴ１１０の閾値電圧上昇の許容量等によって決まるが、前述のようにダメージ領域２２とチャネル領域２１との距離を大きくする点から、オーバーエッチングにおける半導体膜５のエッチング量は少ない方が好ましい。
【００４７】
以上のように、本実施の形態の製造方法においては、エッチング時のプラズマ電力の大きさが異なる２段階のエッチング工程、すなわちソース・ドレイン電極形成エッチング工程とチャネル領域形成エッチング工程とから構成されるチャネルエッチング工程により半導体膜５にチャネル領域２１を形成する。このような方法によれば、半導体膜５のダメージ領域２２のダメージの状態密度を低減することができるとともに、ダメージ領域２２とチャネル領域２１との距離を適切に保つことが可能となる。
【００４８】
上記のチャネルエッチング工程の後、図３（ａ）に示すように、金属電極膜９上、ギャップ２０および開口部２３，２３’内に保護絶縁膜１０を成膜し、フォト工程とエッチング工程により所定領域の保護絶縁膜１０を除去して画素部にコンタクトホール８および開口部２４を形成する。最後に、図３（ｂ）に示すように、画素部の保護絶縁膜１０上、コンタクトホール８内および開口部２４内に透明電極膜を成膜し、フォト工程とエッチング工程により所定領域の透明電極膜を除去して画素電極２を形成する。以上のようにして液晶画像表示装置用基板１００が製造される。
【００４９】
液晶表示装置用基板１００のＴＦＴ１１０は、上記のようにエッチングの際のプラズマ電力の大きさが異なる２段階のエッチング工程から構成されるチャネルエッチング工程を経て製造されるため、図１２に示す従来のチャネルエッチ型ＴＦＴ５１に比べて半導体膜５のダメージ領域２２におけるダメージの状態密度を低く抑えることができる。このため、ダメージ領域２２とチャネル領域２１とを近づけても、従来のチャネルエッチ型ＴＦＴ５１に比べて閾値電圧の上昇を抑制することができ、よって、半導体膜５の厚さｔ2を薄くすることが可能となる。このように、ＴＦＴ１１０では、抵抗が大きい半導体膜５の厚さｔ2を薄くできることから、従来のチャネルエッチ型ＴＦＴ５１に比べて移動度の向上が図られる。以下に、本実施の形態のＴＦＴ１１０の効果をより詳細に説明する。
【００５０】
まず、一般に、図１２（ｅ）に示す従来のチャネルエッチ型ＴＦＴ５１の移動度が図１１（ｆ）に示すチャネル保護型ＴＦＴ５０の移動度と比較して低い原因の１つには、チャネルエッチ型ＴＦＴ５１の半導体膜５の厚さがチャネル保護型ＴＦＴ５０の半導体膜５と比較して厚いことが挙げられる。例えば、通常のチャネルエッチ型ＴＦＴ５１の半導体膜５の厚さが２００ｎｍ程度であるのに対して、チャネル保護型ＴＦＴ５０の半導体膜５の厚さは５０ｎｍ程度である。このように半導体膜５の厚さが厚いチャネルエッチ型ＴＦＴ５１では、以下の理由により移動度が低くなる。
【００５１】
図４は一般のチャネルエッチ型ＴＦＴの導通状態における電流経路を示す模式図である。なお、図４ではチャネルエッチ型ＴＦＴの場合の電流経路を示しているが、チャネル保護型ＴＦＴの場合の電流経路も同様である。図４の矢印で示すように、電流は、ソース電極９ａからコンタクト膜７、半導体膜５を通り、半導体膜５のゲート絶縁膜４との界面付近に形成されているチャネル領域２１を通った後、再び半導体膜５、コンタクト膜７を通りドレイン電極９ｂに抜ける。この電流経路において、チャネル領域２１における抵抗をチャネル抵抗と呼び、チャネル領域２１以外の半導体膜５およびコンタクト膜７における抵抗を寄生抵抗と呼ぶ。
【００５２】
寄生抵抗に関して、コンタクト膜７と半導体膜５のうち、コンタクト膜７は不純物として高濃度のリンがドープされた非晶質シリコンであるため比抵抗が小さいのに対し、半導体膜５は不純物がドープされていない真性の非晶質シリコンであるため比抵抗が非常に大きい。このため、寄生抵抗の大部分は半導体膜５の抵抗で占められているといってよい。したがって、半導体膜５の厚さが厚いほど寄生抵抗が大きくなり、半導体膜５の厚さが２００ｎｍ程度である従来のチャネルエッチ型ＴＦＴの寄生抵抗は半導体膜の厚さが５０ｎｍ程度である従来のチャネル保護型ＴＦＴの寄生抵抗の数倍大きくなる。ここで、寄生抵抗はＴＦＴに流れる電流を抑制する働きをもつことから、寄生抵抗の大きいチャネルエッチ型ＴＦＴでは、寄生抵抗の小さいチャネルプロテクト型ＴＦＴに比べて電流の流れが強く抑制され、その結果としてキャリア（この場合は電子）の移動度が低くなる。
【００５３】
このことから、チャネルエッチ型ＴＦＴの移動度を向上させるには、半導体膜５を薄膜化して寄生抵抗を減少させる必要がある。しかしながら、単純に半導体膜５を薄膜化したのでは、ＴＦＴの閾値電圧が大幅に上昇してしまいＴＦＴの特性が劣化するという問題が発生する。
【００５４】
従来のチャネルエッチ型ＴＦＴにおいて半導体膜５を薄膜化するとＴＦＴの閾値電圧が上昇する現象には、チャネルエッチング工程によって半導体膜５のエッチングされた表面付近（バックチャネル領域）に形成されるダメージ領域２２が関係している。チャネルエッチ型ＴＦＴのバックチャネル領域は、チャネルエッチング工程において、ドライエッチング装置の基板側電極に生じる直流バイアスによって加速されたプラズマ中のイオンが打ち込まれるため物理的なダメージを受ける。一般的に、従来のチャネルエッチ型ＴＦＴでは、図１２（ｃ）に示すように、大きなプラズマ電力を用いて金属電極膜９をドライエッチングしてソース電極９ａおよびドレイン電極９ｂを形成した後、連続してコンタクト膜７をエッチングしてチャネル領域２１を形成する。ここで、基本的にドライエッチングにおけるプラズマ電力が大きければ大ききほど、基板側電極に生じる直流バイアスが大きくなり打ち込まれるイオンのエネルギーが大きくなることから、このように大きなプラズマ電力によりエッチングされて形成されたバックチャネル領域には、ダメージの状態密度が大きいダメージ領域２２が形成される。
【００５５】
チャネルエッチ型ＴＦＴの移動度向上を目的として半導体膜５を薄膜化すると、必然的に半導体膜５のバックチャネル領域のダメージ領域２２とチャネル領域２１との距離が近くなる。このようにダメージ領域２２とチャネル領域２１とが近づくと、ＴＦＴの閾値電圧が上昇する。特に、従来のチャネルエッチ型ＴＦＴでは前述のようにダメージ領域２２のダメージの状態密度が大きいため、閾値電圧の上昇が顕著となる。
【００５６】
図５は、チャネルエッチ型ＴＦＴにおいて半導体膜５のバックチャネル領域のダメージ領域２２とチャネル領域２１との距離を変化させた場合のＴＦＴの閾値電圧の変化を示す図である。図５に示すように、バックチャネル領域がダメージを受けていない場合には、バックチャネル領域とチャネル領域２１とを近づけても閾値電圧はほとんど変化しないが、バックチャネル領域にダメージ領域が形成された場合には、バックチャネル領域のダメージ領域とチャネル領域との距離が近づくにしたがって閾値電圧が上昇する。この場合、ダメージ領域のダメージの状態密度が大きいほど閾値電圧の上昇がより顕著となる。
【００５７】
このことから、チャネルエッチ型ＴＦＴにおいて閾値電圧の上昇を抑えながら移動度を向上させるためには、半導体膜５を薄膜化するだけでなく、バックチャネル領域のダメージ領域２２とチャネル領域２１との距離を離し、なおかつ、バックチャネル領域のダメージ領域２２のダメージの状態密度を小さくする必要がある。
【００５８】
ところで、ドライエッチング時のプラズマ電力が大きいチャネルエッチング工程では、ドライエッチング時のプラズマ電力を小さくしてチャネルエッチング工程を行った場合に比べて、バックチャネル領域に与えるダメージが大きくダメージ領域２２のダメージの状態密度が大きくなる。このことから、バックチャネル領域のダメージ領域２２のダメージの状態密度を低減させる手段の１つとして、チャネルエッチング工程におけるプラズマ電力を小さくする方法が考えられる。しかしながら、プラズマ電力を小さくすると、副作用として金属電極膜９のエッチングレートが減少したりエッチング状態の均一性が悪化するなどの問題が生じるため、プラズマ電力を小さくするにも限度がありあまり現実的ではない。
【００５９】
そこで、本実施の形態においては、バックチャネル領域のダメージ領域２２のダメージの状態密度を小さくする手段として、チャネルエッチング工程を、大きなプラズマ電力で行うソース・ドレイン電極形成エッチング工程と小さなプラズマ電力で行うチャネル領域形成エッチング工程との２段階に分けて行い、かつ、ソース・ドレイン電極形成エッチング工程におけるダメージをコンタクト膜７内にとどめることができるようにコンタクト膜７の厚さを設定する。
【００６０】
このような本実施の形態の方法によれば、大きなプラズマ電力によりソース・ドレイン電極形成エッチング工程において形成されたダメージの状態密度の大きなコンタクト膜７の領域を小さなプラズマ電力で行うチャネル領域形成エッチング工程で除去することができるため、最終的に半導体膜５のバックチャネル領域が受けるダメージはプラズマ電力の小さなチャネル領域形成エッチング工程のダメージとなり、よって、バックチャネル領域のダメージ領域２２のダメージの状態密度を小さくすることが可能となる。また、ソース・ドレイン電極形成エッチング工程のプラズマ電力が大きいため、金属電極膜９のエッチングレートが減少したりエッチング状態の均一性が悪化したりするといった問題が生じることはない。
【００６１】
ところで、ソース・ドレイン電極形成エッチング工程によるダメージ領域の厚さはエッチング条件にもよるが２０ｎｍ程度であると考えられる。このため、エッチングによるダメージをコンタクト膜７内に閉じこめるために、本実施の形態においては、ソース・ドレイン電極形成エッチング工程後に残るコンタクト膜７の厚さを２０ｎｍ以上とする。また、コンタクト膜７のエッチングされない領域の厚さ、すなわち成膜時における厚さを２０ｎｍ以上１００ｎｍ以下とする。成膜時のコンタクト膜７の厚さをこのような範囲とするのは、厚さが２０ｎｍよりも薄いとエッチングによるダメージを閉じこめることができなくなるためであり、また、１００ｎｍよりも厚いとエッチング量が増加するためエッチングレートの面内不均一性によるエッチング量のばらつきが増加するためである。
【００６２】
ソース・ドレイン電極形成エッチング工程によって形成されたダメージの状態密度の大きなコンタクト膜７の領域を、続くチャネル領域形成エッチング工程において除去するためには、チャネル領域形成エッチング工程において、ソース・ドレイン電極形成エッチング工程で形成されたダメージ領域の厚さ以上のエッチングを行なわなければならない。ところで、前述のように本実施の形態のＴＦＴ１１０においては、チャネル領域に導電性であるコンタクト膜７が存在するとソース電極９ａとドレイン電極９ｂとが電気的に接続されてしまうため、チャネル領域のコンタクト膜７をチャネル領域形成エッチング工程において完全に除去する必要があることから、この場合においてはソース・ドレイン電極形成エッチング工程後に残った厚さ２０ｎｍ以上のコンタクト膜７をチャネル領域形成エッチング工程において完全に除去する。したがって、このチャネル領域形成エッチング工程により、ソース・ドレイン電極形成エッチング工程によりコンタクト膜７内に形成された厚さ２０ｎｍ程度のダメージ領域は完全は除去される。
【００６３】
また、閾値電圧の上昇を抑えるためには半導体膜５においてバックチャネル領域のダメージ領域２２とチャネル領域２１とを出来るだけ離す必要があることから、本実施の形態においては、チャネルエッチング工程のチャネル領域形成エッチング工程における半導体膜５のエッチング量を適切に調整してダメージ領域２２とチャネル領域２１との距離を適切に保っている。
【００６４】
本実施の形態においては、エッチングされていない領域の半導体膜５の厚さ、すなわち成膜時の半導体膜５の厚さを５０ｎｍ以上１００ｎｍ以下としている。成膜時の半導体膜５の厚さをこのような範囲としているのは、厚さが５０ｎｍよりも薄い場合には、チャネル形成エッチング工程において形成されたダメージ領域２２とチャネル領域２１とが近づきすぎるのでダメージ領域２２のダメージの状態密度を小さくしても閾値電圧の上昇が大きくなるためであり、また、厚さが１００ｎｍよりも厚い場合には前述のように半導体膜５における寄生抵抗が大きくなるので移動度の向上の度合いが小さくなるためである。
【００６５】
図６は、チャネルエッチ型ＴＦＴにおける半導体膜の厚さと移動度との関係を示す図である。ここでは半導体膜の厚さが５０ｎｍ、１００ｎｍおよび２００ｎｍの場合について示している。なお、この場合においては、各膜厚の半導体膜を有するチャネルエッチ型ＴＦＴにおいて、チャネル長２００μｍの時の移動度を１００％として基準値とし、この基準値に基づいて規格化した移動度を規格化移動度と呼ぶ。なお、チャネル長２００μｍの時の移動度を基準値としたのは、厚さが５０〜２００ｎｍの範囲の半導体膜を有するチャネルエッチ型ＴＦＴにおいては、移動度が半導体膜の厚さに依存しなくなるのがチャネル長２００μｍ付近であるためである。
【００６６】
現在使用されている通常の液晶画像表示パネルに用いられているチャネルエッチ型ＴＦＴではチャネル長は４μｍであり半導体膜の厚さは２００ｎｍである。そこで、チャネル長４μｍの場合を見ると、半導体膜の厚さが２００ｎｍでは規格化移動度が約６０％であるのに対して、厚さが１００ｎｍでは約８４％であり、厚さが５０ｎｍでは約９５％である。また、チャネル長が４μｍよりも長い場合においても、半導体膜の厚さが薄いほど規格化移動度が高くなっている。このことから、半導体膜の厚さが薄いほど、チャネルエッチ型ＴＦＴにおいて規格化移動度が向上することが分かる。
【００６７】
なお、半導体膜の厚さを５０ｎｍよりも薄くすればさらに規格化移動度は向上するが、５０ｎｍよりも半導体膜の厚さを薄くすると、前述のようにダメージ領域とチャネル領域との距離が近づきすぎるために閾値電圧の上昇を抑制することができなくなるとともに、エッチングレートの制御やエッチングレートの面内均一性を向上させる必要が生じる。このため、チャネルエッチ型ＴＦＴ１１０の半導体膜５の厚さの下限は５０ｎｍとするのが好ましい。
【００６８】
以上のように、本実施の形態のチャネルエッチ型ＴＦＴ１１０においては、チャネルエッチング工程における半導体膜５のダメージ領域２２のダメージを小さく抑えかつダメージ領域２２とチャネル領域２１との距離を適切に保ちつつ半導体膜５を薄膜化して寄生抵抗を抑えることができる。このため、閾値電圧の上昇を抑制しつつ高い移動度を実現することが可能となる。
【００６９】
また、このようなＴＦＴ１１０は、チャネルエッチング工程を前述のようにエッチング時のプラズマ電力を調整して２段階に分ける点を除いて従来のチャネルエッチ型ＴＦＴの製造方法と同様の方法により製造することができるので容易に製造が可能である。
【００７０】
なお、本実施の形態においては半導体膜５が非結晶質シリコンから構成される場合について説明したが、半導体膜５が多結晶質シリコンから構成されてもよい。
（実施の形態２）
図７は本発明の実施の形態２に係る液晶画像表示装置の構成を模式的に示すブロック図である。
【００７１】
図７に示すように、本実施の形態に係る液晶画像表示装置４００は、液晶画像表示素子３００と、液晶画像表示素子３００のソース線ＳＬおよびゲート線ＧＬを通じて液晶画像表示素子３００を駆動するソース駆動回路４０２およびゲート駆動回路４０３と、ソース駆動回路４０２およびゲート駆動回路４０３を制御する信号処理回路４０１とを有している。液晶画像表示素子３００においては、ソース線ＳＬとゲート線ＧＬとでマトリクス状に区画された領域が１つの画素を構成しており、全ての画素の集合が液晶画像表示素子３００の表示画面を構成している。
【００７２】
図８は図７の液晶画像表示素子３００の構造を示す模式的な断面図である。
【００７３】
図８に示すように、液晶画像表示素子３００は、実施の形態１の液晶表示装置用基板１００をＴＦＴアレイ基板１００’として備えており、ＴＦＴ１１０が液晶画像表示素子３００のスイッチング素子として用いられる。このＴＦＴアレイ基板１００’に対向する対向基板１０１とＴＦＴアレイ基板１００’との間に液晶層２００が挟持され、両基板１００’，１０１の外側にそれぞれ偏光板２１０ａ，２１０ｂが配設されている。
【００７４】
対向基板１０１は、ガラス基板３１の内面にカラーフィルタ３２、透明電極膜３３および配向膜（図示せず）がこの順に積層されて構成されている。また、ＴＦＴアレイ基板１００’の表面には配向膜（図示せず）が形成されている。
【００７５】
液晶画像表示装置４００では、信号処理回路４０１の制御を受けてゲート線ＧＬを通じてゲート駆動回路４０３から入力されるゲート信号に応じて各画素のＴＦＴ１１０が順次オンし、このオン時にソース線ＳＬを通じてソース駆動回路４０２から画像信号（ソース信号）が順次各画素に書き込まれる。それにより、液晶層２００の液晶分子が画像信号に応じて変調され、表示画面に前記画像信号に応じた画像が表示される。
【００７６】
本実施の形態の液晶画像表示装置４００では、実施の形態１の液晶画像表示装置用基板１００が用いられているため、ＴＦＴ１１０において高い移動度を実現することができる。このようなＴＦＴ１１０により画素が駆動される液晶画像表示装置４００においては、ＴＦＴ１１０の移動度が高いのでスイッチング速度が速く高いオン電流を実現することができるため、画素への書き込み能力が高くまたその能力の均一性が高くなり、よって、大画面・高精細な液晶画像表示装置を実現することが可能となる。
［実施例］
実施の形態１のチャネルエッチ型ＴＦＴ１１０と、図１２に示す従来のチャネルエッチ型ＴＦＴ５１の特性の比較を行った。その結果を図９（ａ），（ｂ）に示す。なお、この場合においては、ＴＦＴ１１０のコンタクト膜７および半導体膜５の厚さｔ1，ｔ2を５０ｎｍおよび７０ｎｍとし、チャネルエッチング工程のソース・ドレイン電極形成エッチング工程後に残ったコンタクト膜７の厚さｔ3を３０ｎｍとした。また、ＴＦＴ５１のコンタクト膜７および半導体膜５の厚さを２０ｎｍおよび２００ｎｍとした。
【００７７】
図９（ａ）は各ＴＦＴ１１０，５１における印加電圧と電流との関係を対数で示したものであり、この図においてグラフＡが急激な立ち上がりを示す時の印加電圧がＴＦＴ１１０の閾値電圧に相当し、グラフＢが急激な立ち上がりを示す時の印加電圧がＴＦＴ５１の閾値電圧に相当する。本実施の形態のＴＦＴ１１０では、バックチャネル領域のダメージ領域のダメージの状態密度が小さくなるとともにダメージ領域２２とチャネル領域２１とを適切に離すことができるため、半導体膜５の厚さを薄くしてもＴＦＴ５１の閾値電圧と比較して閾値電圧の上昇を低く抑えることができる。このため、ＴＦＴ１１０の特性を示すグラフＢはＴＦＴ５１の特性を示すグラフＡから右側にわずかにずれるのみである。これに対して、図中には示していないが、従来のＴＦＴ５１と同様の製造方法により製造されるが移動度を向上させるために半導体膜５の厚さをＴＦＴ１１０と同様に薄くしたＴＦＴの特性をみると、このＴＦＴにおいては半導体膜５の厚さが薄くなるためにチャネルエッチング工程において大きなダメージを受けたバックチャネル領域のダメージ領域がチャネル領域に近くなり、その結果、ＴＦＴの閾値電圧が大幅に上昇する。このため、ＴＦＴの特性を示すグラフが従来のＴＦＴ５１のグラフＡから大幅に右側にずれる。
【００７８】
図９（ｂ）は各ＴＦＴ１１０，５１における印加電圧と電流との関係を指数で示したものであり、この図においては電流の値が大きいほどＴＦＴにおける移動度が高いことを示している。図に示すように、印加電圧が大きくなると、実施の形態１のＴＦＴ１１０は従来のＴＦＴ５１に比べて電流の値が大きくなる。このことから、印加電圧が大きい場合には実施の形態１のＴＦＴ１１０の方が従来おＴＦＴ５１に比べて移動度が高くなることがわかる。
【００７９】
以上のことから、実施の形態１のＴＦＴ１１０では、閾値電圧の上昇を抑えながら移動の度向上が図られていることがわかった。
【００８０】
【発明の効果】
本発明は、以上に説明したような形態で実施され、従来のチャネルエッチ型ＴＦＴの製造方法から大幅な変更なく製造が可能であり移動度の向上が図られたチャネルエッチ型ＴＦＴおよびこれを備えた液晶画像表示装置用基板ならびに液晶画像表示装置を実現できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る液晶画像表示装置用基板の構成を示す模式図であり、（ａ）は平面図であり、（ｂ）は（ａ）の切断線における断面図である。
【図２】図１の液晶画像表示装置用基板の製造方法を示す模式的な工程別断面図である。
【図３】図１の液晶画像表示装置用基板の製造方法を示す模式的な工程別断面図である。
【図４】チャネルエッチ型ＴＦＴの導通状態における電流経路を示す模式的な断面図である。
【図５】チャネルエッチ型ＴＦＴにおけるダメージ領域とチャネル領域との距離と閾値電圧との関係を示す図である。
【図６】チャネルエッチ型ＴＦＴにおける半導体膜（ａ−Ｓｉ膜）の膜厚と移動度との関係を示す図である。
【図７】本発明の実施の形態２に係る液晶画像表示装置の構成を模式的に示すブロック図である。
【図８】図７の液晶画像表示装置を構成する液晶画像表示素子の構成を模式的に示す断面図である。
【図９】実施の形態１のＴＦＴの特性と従来のチャネルエッチ型ＴＦＴの特性を比較した結果を示す図であり、（ａ）は各ＴＦＴの閾値電圧について示しており、(ｂ）は移動度について示している。
【図１０】従来のチャネル保護型ＴＦＴの製造方法を模式的に示す工程別断面図である。
【図１１】従来のチャネル保護型ＴＦＴの製造方法を模式的に示す工程別断面図である。
【図１２】従来のチャネルエッチ型ＴＦＴの製造方法を模式的に示す工程別断面図である。
【符号の説明】
１，３１ ガラス基板
２ 画素電極
３ ゲート電極
３’ ゲート線
４ ゲート絶縁膜
５ 半導体膜
６ チャネル保護部
７ コンタクト膜
８ コンタクトホール
９ 金属電極膜
９ａ ソース電極
９ｂ ドレイン電極
１０ 保護絶縁膜
２０ ギャップ
２１ チャネル領域
２２ ダメージ領域
３２ カラーフィルタ
３３ 透明電極膜
１００ 液晶画像表示装置用基板
１００’ ＴＦＴアレイ基板
１０１ 対向基板
１１０ ＴＦＴ
２００ 液晶層
２０１ ゲート線
２０２ ソース線
２０３ 蓄積容量電極
２１０ａ，２１０ｂ 偏光板
３００ 液晶画像表示素子
４００ 液晶画像表示装置
４０１ 信号処理回路
４０２ ソース駆動回路
４０３ ゲート駆動回路
【発明の属する技術分野】
本発明は、チャネルエッチ型薄膜トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
液晶画像表示装置(ＬＣＤ：Liquid Clystal Display）は、薄型化、軽量化、省電力化が可能であるといった特徴を有しており、大型のものではノートパソコン、モニタ、テレビなどに用いられ、中型および小型のものでは携帯電話、デジタルカメラ、ビデオカメラなどに広く用いられている。
【０００３】
液晶画像表示装置は、構造上の違いから、パッシブマトリクス型とアクティブマトリクス型とに分けられる。パッシブマトリクス型は、互いに交差したストライプ状の電極から構成されるため、構造が簡単で製造コストの面で有利である。しかしながら、原理的にクロストークが発生しやすく、また、応答速度も遅いため、画質の面で問題が生じる。一方、アクティブマトリクス型は、各画素ごとにスイッチング素子が設けられているため、クロストークが少なく応答速度も速い。したがって、良好な画像を得ることができる。このため、現在では、アクティブマトリクス型が液晶画像表示装置の主流となっている。
【０００４】
アクティブマトリクス型液晶画像表示装置のスイッチング素子として一般的に用いられているのは、非晶質シリコン（ａ−Ｓｉ）で構成された半導体膜を構成要素として含む薄膜トランジスタ(以下、ＴＦＴ:Thin Film Transistor と呼ぶ)である。このＴＦＴは、構造上の違いから、チャネル保護型ＴＦＴ(ＣｈＰ型ＴＦＴ）とチャネルエッチ型ＴＦＴ（ＣｈＥ型ＴＦＴ）とに大きく分けられる。
【０００５】
図１０（ａ）〜（ｄ），図１１（ａ），（ｂ）は、一般的な構造のチャネル保護型ＴＦＴを有する液晶画像表示装置用基板の製造方法を示す模式的な工程別断面図である。まず、図１０（ａ）に示すように、ガラス基板１の表面全体に透明電極膜を成膜した後、フォト工程とエッチング工程とにより透明電極膜を所定形状にパターニングして画素電極２を形成する。次に、図１０（ｂ）に示すように、ガラス基板１上に金属電極膜を成膜した後、フォト工程とエッチング工程とにより金属電極膜を所定形状にパターニングしてゲート線３’およびゲート電極３を形成する。そして、図１０（ｃ）に示すように、画素電極２、ゲート線３’およびゲート電極３が形成されたガラス基板１の表面全体にゲート絶縁膜４および半導体膜５およびチャネル保護絶縁膜をこの順で連続して成膜するとともにフォト工程とエッチング工程とによりチャネル保護絶縁膜を所定形状にパターニングしてチャネル保護部６を形成する。続いて、図１０（ｄ）に示すように、半導体膜５上およびチャネル保護部６上に不純物半導体からなるコンタクト膜７を成膜するとともに、フォト工程とエッチング工程とにより画素電極２の所定領域上のゲート絶縁膜４、半導体膜５およびコンタクト膜７を除去してコンタクトホール８および開口部１３を形成する。次に、図１１（ａ）に示すように、コンタクト膜７と開口部１３内およびコンタクトホール８内とに金属電極膜９を成膜し、その後、フォト工程とエッチング工程とにより、チャネル保護部６の所定領域上のコンタクト膜７および金属電極膜９と、画素電極２の所定領域上に位置する領域上の金属電極膜９、コンタクト膜７および半導体膜５を除去する。それにより、ギャップ１２を形成して金属電極膜９を対向する２つの領域に分離してソース電極９ａおよびドレイン電極９ｂを形成するとともにゲート電極３上に位置する半導体膜５の領域にチャネル領域２１を形成する。このようにソース電極９ａおよびドレイン電極９ｂを形成し、その結果としてソース電極９ａとドレイン電極９ｂとの間に位置する半導体膜５の領域付近ににチャネル領域２１を形成する。この工程はプラズマを用いたドライエッチングにより行われる。
【０００６】
最後に、図１１（ｂ）に示すように、金属電極膜９上、チャネル保護部６上および露出したゲート絶縁膜４上に保護絶縁膜１０を成膜し、その後、フォト工程とエッチング工程とにより画素電極２の所定領域上の保護絶縁膜１０、金属電極膜９およびゲート絶縁膜４を除去して画素電極開口部１１を形成する。以上のようにして、チャネル保護型ＴＦＴ５０を有する液晶画像表示装置用基板が得られる。
【０００７】
一方、図１２（ａ）〜（ｅ）は、一般的な構造のチャネルエッチ型ＴＦＴを有する液晶画像表示装置用基板の製造方法を示す模式的な工程断面図である。まず、図１２（ａ）に示すように、ガラス基板１の表面全体に金属電極膜を成膜した後、フォト工程とエッチング工程とにより金属電極膜を所定形状にパターニングしてゲート線３’およびゲート電極３を形成する。そして、図１２（ｂ）に示すように、ゲート線３’およびゲート電極３が形成されたガラス基板１の表面全体にゲート絶縁膜４、半導体膜５および不純物がドープされた半導体からなるコンタクト膜７をこの順で連続して成膜するとともに、フォト工程とエッチング工程とにより、ゲート電極３上の領域以外の領域のコンタクト膜７および半導体膜５を除去する。
【０００８】
続いて、図１２（ｃ）に示すように、ゲート絶縁膜４上およびコンタクト膜７上に金属電極膜９を成膜し、その後、フォト工程とエッチング工程とによりゲート電極３上の所定領域の金属電極膜９およびコンタクト膜７、画素電極形成領域１４の所定領域の金属電極膜９を除去する。このようにゲート電極３上の所定領域の金属電極膜９およびコンタクト膜７を除去しギャップ１２を形成して金属電極膜９を分離することによりソース電極９ａおよびドレイン電極９ｂを形成し、その結果としてソース電極９ａとドレイン電極９ｂとの間に位置する半導体膜５の領域付近にチャネル領域２１を形成する。この工程はプラズマを用いたドライエッチングにより行われる。
【０００９】
さらに、図１２（ｄ）に示すように、前記工程が施されたガラス基板１の表面全体に保護絶縁膜１０を成膜するとともに、フォト工程とエッチング工程とにより画素電極形成領域１４にコンタクトホール８および開口部１５を形成する。最後に、図１２（ｅ）に示すように、画素電極形成領域１４の保護絶縁膜１０上、コンタクトホール８内および開口部１５内に透明電極膜を成膜して画素電極２を形成する。以上のようにして、チャネルエッチ型ＴＦＴ５１を有する液晶画像表示装置用基板が得られる。
【００１０】
上記のように、チャネルエッチ型ＴＦＴ５１は、チャネル保護型ＴＦＴ５０に比べて製造時における工程数が少ない。また、チャネルエッチ型ＴＦＴ５１では、チャネル保護型ＴＦＴ５０に比べて平面視においてソース電極９ａおよびドレイン電極９ｂとゲート電極３とが重なる領域の面積を小さくすることができ、よって、ソース電極９ａとゲート電極３との間に生じる寄生容量を低減することができる。さらに、チャネル保護型ＴＦＴ５０では、チャネル保護部６をエッチングストッパー層として機能させるためにソース電極９ａとドレイン電極９ｂとを分離するためのギャップ１２を平面視においてチャネル保護部６内に収まるように形成しなくてはならず、よって、フォトリソグラフィにおける位置ずれ等を考慮してチャネル保護部６の面積を大きくしなくてはいけないため小型化を図るのが困難であるのに対して、チャネルエッチ型ＴＦＴ５１では、チャネル保護部６を形成する必要がないため小型化を図りやすい。以上のような特徴を有していることから、現在ではチャネルエッチ型ＴＦＴ５１がＴＦＴの主流として用いられている。
【００１１】
【発明が解決しようとする課題】
しかしながら、一般的に、チャネルエッチ型ＴＦＴ５１の実効的なキャリアの移動度(以下、単に移動度と呼ぶ。なお、この場合においては電子がキャリアに相当する）は０．４ｃｍ2／ｖ・ｓ程度であり、移動度が約０．８ｃｍ2／ｖ・ｓであるチャネル保護型ＴＦＴ５０に比べて劣っている。このため、チャネルエッチ型ＴＦＴ５１を用いて高い移動度が要求される大画面・高精細液晶画像表示装置を実現するのは困難である。
【００１２】
チャネルエッチ型ＴＦＴ５１の移動度が低い要因の１つとして、前述のチャネルエッチング工程が半導体膜５のチャネル領域２１へ及ぼすダメージの影響が挙げられる。チャネル保護型ＴＦＴ５０では、前述のチャネルエッチング工程において、チャネル保護部６がドライエッチングのストッパー層として機能するため、チャネル領域２１となるチャネル保護部６下の半導体膜５の領域にエッチングのダメージが及ぶのを防止することが可能である。これに対して、チャネルエッチ型ＴＦＴ５１ではチャネル保護部６が形成されずに半導体膜５上に直接コンタクト膜７が形成されているため、チャネルエッチング工程においてプラズマによるドライエッチングを行うと半導体膜５のチャネル領域２１にプラズマにより大きなダメージ（格子欠陥等の発生）が及んでしまう。このように半導体膜５のチャネル領域２１が大きなダメージを受けると、ＴＦＴ５１における移動度が低下する。
【００１３】
一方、ウエットエッチングによりエッチングを行ってチャネル領域を形成するチャネルエッチ型ＴＦＴにおいては、ドライエッチングを行う場合に比べてチャネル領域に与えるダメージを小さくすることができる。このため、ドライエッチングを行って形成した場合よりも高い移動度を実現することができる。
【００１４】
しかしながら、ソース電極およびドレイン電極を構成する金属電極膜のうちウエットエッチングによりエッチング可能な材料はＭｏやＣｒおよびその合金等に限定されてしまう。これに対して、ドライエッチングでは幅広い構成材料に対してエッチングを行うことが可能であるため、ドライエッチングにより高い移動度を有するチャネルエッチ型ＴＦＴを形成することは有効である。
【００１５】
本発明は、上記のような課題を解決するためになされたもので、高い移動度が実現可能なチャネルエッチ型ＴＦＴの製造方法を提供することを目的としている。
【００１８】
【課題を解決するための手段】
本発明に係る薄膜トランジスタの製造方法は、基板上に形成されたゲート電極と、前記ゲート電極上に順に形成されたゲート絶縁膜、半導体膜およびコンタクト膜と、前記コンタクト膜上に対向するように形成された金属電極膜から構成されるソース電極およびドレイン電極とを備え、略前記ソース電極と前記ドレイン電極との間に位置する前記半導体膜の領域にチャネル領域が形成されるチャネルエッチ型構造を有する薄膜トランジスタの製造方法であって、前記基板上に、順に、前記ゲート電極、ゲート絶縁膜、５０ｎｍ以上１００ｎｍ以下の厚さの半導体膜、２０ｎｍ以上１００ｎｍ以下の厚さのコンタクト膜および金属電極膜を形成し、前記ソース電極および前記ドレイン電極を形成するチャネルエッチング工程が、前記コンタクト膜を覆うように形成された前記金属電極膜の所定領域をプラズマを用いたドライエッチングにより除去して前記金属電極膜を対向する２つの領域に分離することにより前記ソース電極と前記ドレイン電極とを形成し、前記ソース電極およびドレイン電極間に位置する前記コンタクト膜の領域の厚さを２０ｎｍ以上とするソース・ドレイン電極形成エッチング工程と、前記ソース・ドレイン電極形成エッチング工程の後に残った前記ソース電極および前記ドレイン電極間に位置する前記コンタクト膜の領域を、前記ソース・ドレイン電極形成エッチング工程におけるドライエッチングのプラズマよりも小さなプラズマによりドライエッチングして除去し前記半導体膜を露出させるチャネル領域形成エッチング工程とを合わせるものである。
【００１９】
かかる構成によれば、大きなプラズマ電力を用いてドライエッチングを行うソース・ドレイン電極形成エッチング工程において形成されたダメージの状態密度の大きな領域を、続くチャネル領域形成エッチング工程のドライエッチングにより除去することができる。このチャネル領域形成エッチング工程のドライエッチングは、ソース・ドレイン電極形成エッチング工程よりも小さなプラズマ電力を用いて行われため、チャネル領域形成エッチング工程のドライエッチングにより半導体膜のエッチング表面に形成されたダメージ領域のダメージの状態密度は小さくなる。このため、本発明に係る製造方法によれば、薄膜トランジスタにおいてダメージ領域とチャネル領域とを近づけることが可能となり、半導体膜の薄膜化を図ることが可能となる。また、この場合においては、ダメージ領域とチャネル領域との距離を適切に保つことが可能であるため、このようにダメージ領域とチャネル領域とを近づけても閾値電圧の上昇を抑制することができる。したがって、本発明に係る製造方法によれば、閾値電圧の上昇を抑制しつつ移動度の向上が図られた薄膜トランジスタを製造することが可能となる。
【００２１】
さらに、かかる構成によれば、ソース・ドレイン電極形成エッチング工程において大きなダメージを受ける領域をコンタクト膜内にとどめることができ、この大きなダメージを受けた領域を、続くチャネル領域形成エッチング工程におけるドライエッチングにより除去することにより、最終的に半導体膜に形成されるダメージ領域のダメージの状態密度を低減化することが可能となる。また、半導体膜においてダメージ領域とチャネル領域との距離を適切に保つことができるため、閾値電圧の上昇を抑制しながら半導体膜の薄膜化を図り、移動度の向上を図ることが可能となる。さらに、コンタクト膜および半導体膜の厚さをこのように設定することにより、各工程のドライエッチングにおける面内のエッチング状態の均一性を図ることができるとともに容易にドライエッチングを行うことが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１に係る液晶画像表示装置用基板の構成を示す模式的な図であって、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のIb−Ib’線における断面図である。
【００２７】
図１（ａ）に示すように、平面視において、ガラス基板１上にゲート線２０１（３’）とソース線２０２とが互いに直交するように形成されており、このゲート線２００およびソース線２０２でマトリクス状に区画された領域が１つの画素を構成している。なお、液晶画像表示装置用基板には複数のゲート線２０１とソース線２０２とが形成されており、これらに区画されて複数の画素が形成されている。ここでは液晶画像表示装置用基板に形成された複数の画素のうちの１つの画素を抜き出して説明する。
【００２８】
画素領域には画素電極２が形成されており、また、ゲート線２０１上に重なるように蓄積容量電極２０３が形成されている。ゲート電極３を含む領域には画像信号を画素に書き込むためのスイッチング素子として後述する構造を有するチャネルエッチ型ＴＦＴ１１０が配設されており、ＴＦＴ１１０のドレイン電極９ｂがコンタクトホール８を介して画素電極２に接続されるとともにＴＦＴのソース電極９ａにソース線２０２が接続されている。また、ゲート電極３はゲート線２０１に接続されている。
【００２９】
図１（ｂ）に示すように、断面視において、液晶画像表示装置用基板１００では、ガラス基板１の所定領域上にゲート電極３およびゲート線３’（２０１）が形成されている。ここで、液晶画像表示装置用基板１００において、ゲート電極３が形成され後述するようにチャネルエッチ型ＴＦＴ（以下、単にＴＦＴと呼ぶ）１１０が形成された領域をＴＦＴ部と呼ぶ。また、ゲート線３’が形成された領域をゲート線部と呼ぶ。さらに、このＴＦＴ部とゲート線部との間に位置し後述するように画素電極２が形成された領域を画素部と呼ぶ。
【００３０】
ＴＦＴ部において、ガラス基板１上およびこのガラス基板１上に形成された前記ゲート電極３上には、ゲート絶縁膜４、半導体膜５、コンタクト膜７および金属電極膜９がこの順で積層されており、所定領域の金属電極膜９から半導体膜５の所定深さまでがエッチングにより除去されてギャップ２０が形成されている。この場合、ギャップ２０が形成された領域を除く領域の半導体膜５の厚さｔ2は５０ｎｍ以上１００ｎｍ以下であり、コンタクト膜７の厚さｔ1は２０ｎｍ以上１００ｎｍ以下である。ギャップ２０によりソース電極９ａとドレイン電極９ｂとが分離されて対向するように形成され、その結果として略ソース電極３ａとドレイン電極３ｂとの間に位置する半導体膜５の領域付近にチャネル領域２１が形成される。また、ギャップ２０の底部にあたる半導体膜５のエッチング表面（以下、この領域をバックチャネル領域と呼ぶ）にはエッチングによりダメージを受けたダメージ領域２２が形成される。ソース電極９ａおよびドレイン電極９ｂを構成する金属電極膜９表面およびギャップ２０内には保護絶縁膜１０が形成されている。以上のようにして、ＴＦＴ１１０が形成されている。
【００３１】
画素部では、ガラス基板１上にゲート絶縁膜４が形成され、このゲート絶縁膜４上に、開口部２３を有する金属電極膜９が形成されている。金属電極膜９上および開口部２３内には、コンタクトホール８および開口部２４を有する保護絶縁膜１０が形成されており、さらに、保護絶縁膜１０上、コンタクトホール８内および開口部２４内には画素電極２が形成されている。このような構成の画素部においては、コンタクトホール８を介して画素電極２がＴＦＴ１１０のドレイン電極９ｂに接続している。
【００３２】
ゲート線部においては、ガラス基板１上に形成されたゲート線３’（２０１）を覆うようにゲート絶縁膜４が形成され、ゲート絶縁膜４の所定領域上に金属電極膜９が形成されるとともにこの金属電極膜９および露出したゲート絶縁膜４を覆うように保護絶縁膜１０が形成されている。
【００３３】
上記の液晶画像表示装置用基板１００において、ゲート電極３およびゲート線３’を構成する金属電極膜ならびにソース電極９ａおよびドレイン電極９ｂを構成する金属電極膜９としては、Ａｌ・Ｎｂ合金膜やＭｏＷ膜などの単層膜だけでなく、Ｔｉ膜／Ａｌ膜／Ｔｉ膜、Ａｌ・Ｎｂ合金膜／ＭｏＷ膜、ＭｏＷ膜／Ａｌ膜／ＭｏＷ膜などの積層膜も用いられる。また、ゲート絶縁膜４は窒化ケイ素からなり、半導体膜５は非晶質シリコン（ａ−Ｓｉ）からなり、コンタクト膜７は不純物がドープされた半導体、具体的には不純物としてリンがドープされた非晶質シリコンからなり、保護絶縁膜１０は窒化ケイ素からなる。また、画素電極２を構成する透明電極膜としてはＩＴＯ（インジウムスズ酸化物）膜が用いられる。
【００３４】
本実施の形態の液晶画像表示装置用基板１００は、以下の製造方法により製造される。
【００３５】
図２（ａ）〜（ｄ），図３（ａ），（ｂ）は、本実施の形態の液晶画像表示装置用基板の製造方法を模式的に示す工程別断面図である。
【００３６】
図２（ａ）に示すように、まず、ガラス基板１の表面全体に金属電極膜を成膜した後、フォト工程およびエッチング工程によりパターニングを行ってゲート電極３およびゲート線３’を形成する。次に、図２（ｂ）に示すように、ゲート電極３およびゲート線３’が形成されたガラス基板１の表面全体に、ゲート絶縁膜４、半導体膜５およびコンタクト膜７をこの順で成膜した後、フォト工程とエッチング工程によりゲート絶縁膜４、半導体膜５およびコンタクト膜７を所定形状にパターニングする。ここで、半導体膜５の厚さｔ2は５０ｎｍ以上１００ｎｍ以下とする。また、コンタクト膜７の厚さｔ1は２０ｎｍ以上１００ｎｍ以下とする。
【００３７】
なお、ゲート絶縁膜４、半導体膜５およびコンタクト膜７はいずれもＰＣＶＤ装置を用いて成膜し、これらの膜４，５，７は同一成膜チャンバ内において真空状態を保持したまま連続して成膜することが望ましい。
【００３８】
次に、コンタクト膜７上およびゲート絶縁膜４上に金属電極膜９を成膜する。そして、図２（ｃ）に示すように、画素部およびゲート線部の所定領域の金属電極膜９を除去して開口部２３，２３’を形成する。それにより、ゲート線部に、金属電極膜９から構成される蓄積容量電極２０３が形成される。この蓄積容量電極２０３はゲート絶縁膜４を介してゲート線３’と対向しているため、ゲート線３’との間に容量が形成される。また、ＴＦＴ部においては、所定領域の金属電極膜９を除去して金属電極膜９をソース線に平行な所定幅の帯状に形成し（図１（ｂ）参照）、次に、図２（ｃ）および図２（ｄ）に示すよう、チャネルエッチング工程を行うことによりこの帯状の金属電極膜９にギャップ２０を形成して金属電極膜９を対向する２つの領域に分離してソース電極９ａとドレイン電極９ｂとを形成し、その結果として略ソース電極９ａとドレイン電極９ｂとの間に位置する半導体膜５の領域にチャネル領域２１を形成する。以下、このチャネルエッチング工程の詳細について説明する。
【００３９】
チャネルエッチング工程においては、まず第１段階として、図２（ｃ）に示すように、フォト工程とエッチング工程とにより、ＴＦＴ部のチャネル領域形成領域の金属電極膜９からコンタクト膜７の所定深さまでを除去してギャップ２０を形成する。このギャップ２０により金属電極膜９を対向する２つの領域に分離してソース電極９ａとドレイン電極９ｂとを形成する。
【００４０】
ここでは、上記のようにチャネル領域形成領域の金属電極膜９およびコンタクト膜７をエッチングしてギャップ２０を形成しソース電極９ａとドレイン電極９ｂとを形成する工程を、チャネルエッチング工程のうちのソース・ドレイン電極形成エッチング工程と呼ぶ。ソース・ドレイン電極形成エッチング工程では、金属電極膜９をプラズマを用いてドライエッチングするため、エッチングの際のプラズマ電力を大きくする。このため、エッチング後に残ったコンタクト膜７は大きなダメージを受けておりダメージの状態密度が大きくなる。なお、ドライエッチングによるダメージとは、具体的には格子欠陥や不純物の注入のことをさす。
【００４１】
本実施の形態においては、ソース・ドレイン電極形成エッチング工程後に残るコンタクト膜７の厚さｔ3を２０ｎｍ以上とする。このような厚さのコンタクト膜７においては、ソース・ドレイン電極形成エッチング工程のドライエッチングによるダメージをコンタクト膜７内にとどめることができ、コンタクト膜７下の半導体膜５にまでエッチングのダメージが及ぶのを防止できる。
【００４２】
なお、ソース・ドレイン電極形成エッチング工程におけるコンタクト膜７のエッチングの深さは浅いほど好ましく、金属電極膜９のみをエッチングしてコンタクト膜７はエッチングしないのが理想的である。コンタクト膜７のエッチングの深さを浅くすることにより、より確実にコンタクト膜７内にダメージを閉じこめることができダメージが半導体膜５に及ぶのを防止することができる。
【００４３】
次に、チャネルエッチング工程の第２段階として、図２（ｄ）に示すように、チャネル領域形成領域に形成されたギャップ２０内のコンタクト膜７から半導体膜５の所定深さまでをプラズマを用いたドライエッチングにより除去し、半導体膜５にチャネル領域２１を形成する。このようにチャネル領域２１を形成する工程を、チャネルエッチング工程のうちのチャネル領域形成エッチング工程と呼ぶ。このチャネル領域形成エッチング工程により、ダメージの状態密度が大きいコンタクト膜７を除去することができる。
【００４４】
ここで、チャネル領域形成エッチング工程では、前述のソース・ドレイン電極形成エッチング工程のように金属電極膜９をエッチングする必要がないため、エッチングの際のプラズマ電力を小さくすることができる。このため、半導体膜５のバックチャネル領域が受けるダメージは小さく、よって、バックチャネル領域の表層部分に形成されたダメージ領域２２のダメージの状態密度は小さくなる。
【００４５】
ＴＦＴ１１０においては、半導体膜５のゲート電極３に対向する面に沿ってチャネル領域２１が形成されるが、後述するように、ダメージ領域２２とこのチャネル領域２１との距離が小さくなるほど閾値電圧が高くなるため、ダメージ領域２２とチャネル領域２１との距離は可能な限り大きい方が好ましい。よって、半導体膜５におけるエッチング深さは浅い方が好ましく、エッチングの深さを０、すなわちコンタクト膜７のみを除去して半導体膜５はエッチングしないのが理想的である。しかし、コンタクト膜７のみを除去して半導体膜５をエッチングしないようにするにはコンタクト膜７の膜厚をガラス基板１に平行な面内で均一にしかつドライエッチングのエッチングレートを前記面内で均一にしなければならないが、実際にはコンタクト膜７の膜厚およびエッチングレートは不均一となるため、半導体膜５のエッチング深さを０とするのは現実にはほぼ不可能である。
【００４６】
ところで、コンタクト膜７は導電性であり、このような導電性のコンタクト膜７がＴＦＴ１１０のチャネル領域２１に存在するとソース電極９ａとドレイン電極９ｂとが電気的に接続されてしまう。このため、チャネル領域２１のコンタクト膜７は完全に除去しなければならない。それゆえ、コンタクト膜７の膜厚やエッチングレートの不均一性に関わらずコンタクト膜７をエッチングにより確実に除去できるように、通常はコンタクト膜７が除去された後も余分にエッチングを行う（これをオーバーエッチングと呼ぶ）。このオーバーエッチングの際に半導体膜５がエッチングされる。オーバーエッチングにおける半導体膜５のエッチングの量は、コンタクト膜７の膜厚およびエッチングレートの面内ばらつき、ＴＦＴ１１０の閾値電圧上昇の許容量等によって決まるが、前述のようにダメージ領域２２とチャネル領域２１との距離を大きくする点から、オーバーエッチングにおける半導体膜５のエッチング量は少ない方が好ましい。
【００４７】
以上のように、本実施の形態の製造方法においては、エッチング時のプラズマ電力の大きさが異なる２段階のエッチング工程、すなわちソース・ドレイン電極形成エッチング工程とチャネル領域形成エッチング工程とから構成されるチャネルエッチング工程により半導体膜５にチャネル領域２１を形成する。このような方法によれば、半導体膜５のダメージ領域２２のダメージの状態密度を低減することができるとともに、ダメージ領域２２とチャネル領域２１との距離を適切に保つことが可能となる。
【００４８】
上記のチャネルエッチング工程の後、図３（ａ）に示すように、金属電極膜９上、ギャップ２０および開口部２３，２３’内に保護絶縁膜１０を成膜し、フォト工程とエッチング工程により所定領域の保護絶縁膜１０を除去して画素部にコンタクトホール８および開口部２４を形成する。最後に、図３（ｂ）に示すように、画素部の保護絶縁膜１０上、コンタクトホール８内および開口部２４内に透明電極膜を成膜し、フォト工程とエッチング工程により所定領域の透明電極膜を除去して画素電極２を形成する。以上のようにして液晶画像表示装置用基板１００が製造される。
【００４９】
液晶表示装置用基板１００のＴＦＴ１１０は、上記のようにエッチングの際のプラズマ電力の大きさが異なる２段階のエッチング工程から構成されるチャネルエッチング工程を経て製造されるため、図１２に示す従来のチャネルエッチ型ＴＦＴ５１に比べて半導体膜５のダメージ領域２２におけるダメージの状態密度を低く抑えることができる。このため、ダメージ領域２２とチャネル領域２１とを近づけても、従来のチャネルエッチ型ＴＦＴ５１に比べて閾値電圧の上昇を抑制することができ、よって、半導体膜５の厚さｔ2を薄くすることが可能となる。このように、ＴＦＴ１１０では、抵抗が大きい半導体膜５の厚さｔ2を薄くできることから、従来のチャネルエッチ型ＴＦＴ５１に比べて移動度の向上が図られる。以下に、本実施の形態のＴＦＴ１１０の効果をより詳細に説明する。
【００５０】
まず、一般に、図１２（ｅ）に示す従来のチャネルエッチ型ＴＦＴ５１の移動度が図１１（ｆ）に示すチャネル保護型ＴＦＴ５０の移動度と比較して低い原因の１つには、チャネルエッチ型ＴＦＴ５１の半導体膜５の厚さがチャネル保護型ＴＦＴ５０の半導体膜５と比較して厚いことが挙げられる。例えば、通常のチャネルエッチ型ＴＦＴ５１の半導体膜５の厚さが２００ｎｍ程度であるのに対して、チャネル保護型ＴＦＴ５０の半導体膜５の厚さは５０ｎｍ程度である。このように半導体膜５の厚さが厚いチャネルエッチ型ＴＦＴ５１では、以下の理由により移動度が低くなる。
【００５１】
図４は一般のチャネルエッチ型ＴＦＴの導通状態における電流経路を示す模式図である。なお、図４ではチャネルエッチ型ＴＦＴの場合の電流経路を示しているが、チャネル保護型ＴＦＴの場合の電流経路も同様である。図４の矢印で示すように、電流は、ソース電極９ａからコンタクト膜７、半導体膜５を通り、半導体膜５のゲート絶縁膜４との界面付近に形成されているチャネル領域２１を通った後、再び半導体膜５、コンタクト膜７を通りドレイン電極９ｂに抜ける。この電流経路において、チャネル領域２１における抵抗をチャネル抵抗と呼び、チャネル領域２１以外の半導体膜５およびコンタクト膜７における抵抗を寄生抵抗と呼ぶ。
【００５２】
寄生抵抗に関して、コンタクト膜７と半導体膜５のうち、コンタクト膜７は不純物として高濃度のリンがドープされた非晶質シリコンであるため比抵抗が小さいのに対し、半導体膜５は不純物がドープされていない真性の非晶質シリコンであるため比抵抗が非常に大きい。このため、寄生抵抗の大部分は半導体膜５の抵抗で占められているといってよい。したがって、半導体膜５の厚さが厚いほど寄生抵抗が大きくなり、半導体膜５の厚さが２００ｎｍ程度である従来のチャネルエッチ型ＴＦＴの寄生抵抗は半導体膜の厚さが５０ｎｍ程度である従来のチャネル保護型ＴＦＴの寄生抵抗の数倍大きくなる。ここで、寄生抵抗はＴＦＴに流れる電流を抑制する働きをもつことから、寄生抵抗の大きいチャネルエッチ型ＴＦＴでは、寄生抵抗の小さいチャネルプロテクト型ＴＦＴに比べて電流の流れが強く抑制され、その結果としてキャリア（この場合は電子）の移動度が低くなる。
【００５３】
このことから、チャネルエッチ型ＴＦＴの移動度を向上させるには、半導体膜５を薄膜化して寄生抵抗を減少させる必要がある。しかしながら、単純に半導体膜５を薄膜化したのでは、ＴＦＴの閾値電圧が大幅に上昇してしまいＴＦＴの特性が劣化するという問題が発生する。
【００５４】
従来のチャネルエッチ型ＴＦＴにおいて半導体膜５を薄膜化するとＴＦＴの閾値電圧が上昇する現象には、チャネルエッチング工程によって半導体膜５のエッチングされた表面付近（バックチャネル領域）に形成されるダメージ領域２２が関係している。チャネルエッチ型ＴＦＴのバックチャネル領域は、チャネルエッチング工程において、ドライエッチング装置の基板側電極に生じる直流バイアスによって加速されたプラズマ中のイオンが打ち込まれるため物理的なダメージを受ける。一般的に、従来のチャネルエッチ型ＴＦＴでは、図１２（ｃ）に示すように、大きなプラズマ電力を用いて金属電極膜９をドライエッチングしてソース電極９ａおよびドレイン電極９ｂを形成した後、連続してコンタクト膜７をエッチングしてチャネル領域２１を形成する。ここで、基本的にドライエッチングにおけるプラズマ電力が大きければ大ききほど、基板側電極に生じる直流バイアスが大きくなり打ち込まれるイオンのエネルギーが大きくなることから、このように大きなプラズマ電力によりエッチングされて形成されたバックチャネル領域には、ダメージの状態密度が大きいダメージ領域２２が形成される。
【００５５】
チャネルエッチ型ＴＦＴの移動度向上を目的として半導体膜５を薄膜化すると、必然的に半導体膜５のバックチャネル領域のダメージ領域２２とチャネル領域２１との距離が近くなる。このようにダメージ領域２２とチャネル領域２１とが近づくと、ＴＦＴの閾値電圧が上昇する。特に、従来のチャネルエッチ型ＴＦＴでは前述のようにダメージ領域２２のダメージの状態密度が大きいため、閾値電圧の上昇が顕著となる。
【００５６】
図５は、チャネルエッチ型ＴＦＴにおいて半導体膜５のバックチャネル領域のダメージ領域２２とチャネル領域２１との距離を変化させた場合のＴＦＴの閾値電圧の変化を示す図である。図５に示すように、バックチャネル領域がダメージを受けていない場合には、バックチャネル領域とチャネル領域２１とを近づけても閾値電圧はほとんど変化しないが、バックチャネル領域にダメージ領域が形成された場合には、バックチャネル領域のダメージ領域とチャネル領域との距離が近づくにしたがって閾値電圧が上昇する。この場合、ダメージ領域のダメージの状態密度が大きいほど閾値電圧の上昇がより顕著となる。
【００５７】
このことから、チャネルエッチ型ＴＦＴにおいて閾値電圧の上昇を抑えながら移動度を向上させるためには、半導体膜５を薄膜化するだけでなく、バックチャネル領域のダメージ領域２２とチャネル領域２１との距離を離し、なおかつ、バックチャネル領域のダメージ領域２２のダメージの状態密度を小さくする必要がある。
【００５８】
ところで、ドライエッチング時のプラズマ電力が大きいチャネルエッチング工程では、ドライエッチング時のプラズマ電力を小さくしてチャネルエッチング工程を行った場合に比べて、バックチャネル領域に与えるダメージが大きくダメージ領域２２のダメージの状態密度が大きくなる。このことから、バックチャネル領域のダメージ領域２２のダメージの状態密度を低減させる手段の１つとして、チャネルエッチング工程におけるプラズマ電力を小さくする方法が考えられる。しかしながら、プラズマ電力を小さくすると、副作用として金属電極膜９のエッチングレートが減少したりエッチング状態の均一性が悪化するなどの問題が生じるため、プラズマ電力を小さくするにも限度がありあまり現実的ではない。
【００５９】
そこで、本実施の形態においては、バックチャネル領域のダメージ領域２２のダメージの状態密度を小さくする手段として、チャネルエッチング工程を、大きなプラズマ電力で行うソース・ドレイン電極形成エッチング工程と小さなプラズマ電力で行うチャネル領域形成エッチング工程との２段階に分けて行い、かつ、ソース・ドレイン電極形成エッチング工程におけるダメージをコンタクト膜７内にとどめることができるようにコンタクト膜７の厚さを設定する。
【００６０】
このような本実施の形態の方法によれば、大きなプラズマ電力によりソース・ドレイン電極形成エッチング工程において形成されたダメージの状態密度の大きなコンタクト膜７の領域を小さなプラズマ電力で行うチャネル領域形成エッチング工程で除去することができるため、最終的に半導体膜５のバックチャネル領域が受けるダメージはプラズマ電力の小さなチャネル領域形成エッチング工程のダメージとなり、よって、バックチャネル領域のダメージ領域２２のダメージの状態密度を小さくすることが可能となる。また、ソース・ドレイン電極形成エッチング工程のプラズマ電力が大きいため、金属電極膜９のエッチングレートが減少したりエッチング状態の均一性が悪化したりするといった問題が生じることはない。
【００６１】
ところで、ソース・ドレイン電極形成エッチング工程によるダメージ領域の厚さはエッチング条件にもよるが２０ｎｍ程度であると考えられる。このため、エッチングによるダメージをコンタクト膜７内に閉じこめるために、本実施の形態においては、ソース・ドレイン電極形成エッチング工程後に残るコンタクト膜７の厚さを２０ｎｍ以上とする。また、コンタクト膜７のエッチングされない領域の厚さ、すなわち成膜時における厚さを２０ｎｍ以上１００ｎｍ以下とする。成膜時のコンタクト膜７の厚さをこのような範囲とするのは、厚さが２０ｎｍよりも薄いとエッチングによるダメージを閉じこめることができなくなるためであり、また、１００ｎｍよりも厚いとエッチング量が増加するためエッチングレートの面内不均一性によるエッチング量のばらつきが増加するためである。
【００６２】
ソース・ドレイン電極形成エッチング工程によって形成されたダメージの状態密度の大きなコンタクト膜７の領域を、続くチャネル領域形成エッチング工程において除去するためには、チャネル領域形成エッチング工程において、ソース・ドレイン電極形成エッチング工程で形成されたダメージ領域の厚さ以上のエッチングを行なわなければならない。ところで、前述のように本実施の形態のＴＦＴ１１０においては、チャネル領域に導電性であるコンタクト膜７が存在するとソース電極９ａとドレイン電極９ｂとが電気的に接続されてしまうため、チャネル領域のコンタクト膜７をチャネル領域形成エッチング工程において完全に除去する必要があることから、この場合においてはソース・ドレイン電極形成エッチング工程後に残った厚さ２０ｎｍ以上のコンタクト膜７をチャネル領域形成エッチング工程において完全に除去する。したがって、このチャネル領域形成エッチング工程により、ソース・ドレイン電極形成エッチング工程によりコンタクト膜７内に形成された厚さ２０ｎｍ程度のダメージ領域は完全は除去される。
【００６３】
また、閾値電圧の上昇を抑えるためには半導体膜５においてバックチャネル領域のダメージ領域２２とチャネル領域２１とを出来るだけ離す必要があることから、本実施の形態においては、チャネルエッチング工程のチャネル領域形成エッチング工程における半導体膜５のエッチング量を適切に調整してダメージ領域２２とチャネル領域２１との距離を適切に保っている。
【００６４】
本実施の形態においては、エッチングされていない領域の半導体膜５の厚さ、すなわち成膜時の半導体膜５の厚さを５０ｎｍ以上１００ｎｍ以下としている。成膜時の半導体膜５の厚さをこのような範囲としているのは、厚さが５０ｎｍよりも薄い場合には、チャネル形成エッチング工程において形成されたダメージ領域２２とチャネル領域２１とが近づきすぎるのでダメージ領域２２のダメージの状態密度を小さくしても閾値電圧の上昇が大きくなるためであり、また、厚さが１００ｎｍよりも厚い場合には前述のように半導体膜５における寄生抵抗が大きくなるので移動度の向上の度合いが小さくなるためである。
【００６５】
図６は、チャネルエッチ型ＴＦＴにおける半導体膜の厚さと移動度との関係を示す図である。ここでは半導体膜の厚さが５０ｎｍ、１００ｎｍおよび２００ｎｍの場合について示している。なお、この場合においては、各膜厚の半導体膜を有するチャネルエッチ型ＴＦＴにおいて、チャネル長２００μｍの時の移動度を１００％として基準値とし、この基準値に基づいて規格化した移動度を規格化移動度と呼ぶ。なお、チャネル長２００μｍの時の移動度を基準値としたのは、厚さが５０〜２００ｎｍの範囲の半導体膜を有するチャネルエッチ型ＴＦＴにおいては、移動度が半導体膜の厚さに依存しなくなるのがチャネル長２００μｍ付近であるためである。
【００６６】
現在使用されている通常の液晶画像表示パネルに用いられているチャネルエッチ型ＴＦＴではチャネル長は４μｍであり半導体膜の厚さは２００ｎｍである。そこで、チャネル長４μｍの場合を見ると、半導体膜の厚さが２００ｎｍでは規格化移動度が約６０％であるのに対して、厚さが１００ｎｍでは約８４％であり、厚さが５０ｎｍでは約９５％である。また、チャネル長が４μｍよりも長い場合においても、半導体膜の厚さが薄いほど規格化移動度が高くなっている。このことから、半導体膜の厚さが薄いほど、チャネルエッチ型ＴＦＴにおいて規格化移動度が向上することが分かる。
【００６７】
なお、半導体膜の厚さを５０ｎｍよりも薄くすればさらに規格化移動度は向上するが、５０ｎｍよりも半導体膜の厚さを薄くすると、前述のようにダメージ領域とチャネル領域との距離が近づきすぎるために閾値電圧の上昇を抑制することができなくなるとともに、エッチングレートの制御やエッチングレートの面内均一性を向上させる必要が生じる。このため、チャネルエッチ型ＴＦＴ１１０の半導体膜５の厚さの下限は５０ｎｍとするのが好ましい。
【００６８】
以上のように、本実施の形態のチャネルエッチ型ＴＦＴ１１０においては、チャネルエッチング工程における半導体膜５のダメージ領域２２のダメージを小さく抑えかつダメージ領域２２とチャネル領域２１との距離を適切に保ちつつ半導体膜５を薄膜化して寄生抵抗を抑えることができる。このため、閾値電圧の上昇を抑制しつつ高い移動度を実現することが可能となる。
【００６９】
また、このようなＴＦＴ１１０は、チャネルエッチング工程を前述のようにエッチング時のプラズマ電力を調整して２段階に分ける点を除いて従来のチャネルエッチ型ＴＦＴの製造方法と同様の方法により製造することができるので容易に製造が可能である。
【００７０】
なお、本実施の形態においては半導体膜５が非結晶質シリコンから構成される場合について説明したが、半導体膜５が多結晶質シリコンから構成されてもよい。
（実施の形態２）
図７は本発明の実施の形態２に係る液晶画像表示装置の構成を模式的に示すブロック図である。
【００７１】
図７に示すように、本実施の形態に係る液晶画像表示装置４００は、液晶画像表示素子３００と、液晶画像表示素子３００のソース線ＳＬおよびゲート線ＧＬを通じて液晶画像表示素子３００を駆動するソース駆動回路４０２およびゲート駆動回路４０３と、ソース駆動回路４０２およびゲート駆動回路４０３を制御する信号処理回路４０１とを有している。液晶画像表示素子３００においては、ソース線ＳＬとゲート線ＧＬとでマトリクス状に区画された領域が１つの画素を構成しており、全ての画素の集合が液晶画像表示素子３００の表示画面を構成している。
【００７２】
図８は図７の液晶画像表示素子３００の構造を示す模式的な断面図である。
【００７３】
図８に示すように、液晶画像表示素子３００は、実施の形態１の液晶表示装置用基板１００をＴＦＴアレイ基板１００’として備えており、ＴＦＴ１１０が液晶画像表示素子３００のスイッチング素子として用いられる。このＴＦＴアレイ基板１００’に対向する対向基板１０１とＴＦＴアレイ基板１００’との間に液晶層２００が挟持され、両基板１００’，１０１の外側にそれぞれ偏光板２１０ａ，２１０ｂが配設されている。
【００７４】
対向基板１０１は、ガラス基板３１の内面にカラーフィルタ３２、透明電極膜３３および配向膜（図示せず）がこの順に積層されて構成されている。また、ＴＦＴアレイ基板１００’の表面には配向膜（図示せず）が形成されている。
【００７５】
液晶画像表示装置４００では、信号処理回路４０１の制御を受けてゲート線ＧＬを通じてゲート駆動回路４０３から入力されるゲート信号に応じて各画素のＴＦＴ１１０が順次オンし、このオン時にソース線ＳＬを通じてソース駆動回路４０２から画像信号（ソース信号）が順次各画素に書き込まれる。それにより、液晶層２００の液晶分子が画像信号に応じて変調され、表示画面に前記画像信号に応じた画像が表示される。
【００７６】
本実施の形態の液晶画像表示装置４００では、実施の形態１の液晶画像表示装置用基板１００が用いられているため、ＴＦＴ１１０において高い移動度を実現することができる。このようなＴＦＴ１１０により画素が駆動される液晶画像表示装置４００においては、ＴＦＴ１１０の移動度が高いのでスイッチング速度が速く高いオン電流を実現することができるため、画素への書き込み能力が高くまたその能力の均一性が高くなり、よって、大画面・高精細な液晶画像表示装置を実現することが可能となる。
［実施例］
実施の形態１のチャネルエッチ型ＴＦＴ１１０と、図１２に示す従来のチャネルエッチ型ＴＦＴ５１の特性の比較を行った。その結果を図９（ａ），（ｂ）に示す。なお、この場合においては、ＴＦＴ１１０のコンタクト膜７および半導体膜５の厚さｔ1，ｔ2を５０ｎｍおよび７０ｎｍとし、チャネルエッチング工程のソース・ドレイン電極形成エッチング工程後に残ったコンタクト膜７の厚さｔ3を３０ｎｍとした。また、ＴＦＴ５１のコンタクト膜７および半導体膜５の厚さを２０ｎｍおよび２００ｎｍとした。
【００７７】
図９（ａ）は各ＴＦＴ１１０，５１における印加電圧と電流との関係を対数で示したものであり、この図においてグラフＡが急激な立ち上がりを示す時の印加電圧がＴＦＴ１１０の閾値電圧に相当し、グラフＢが急激な立ち上がりを示す時の印加電圧がＴＦＴ５１の閾値電圧に相当する。本実施の形態のＴＦＴ１１０では、バックチャネル領域のダメージ領域のダメージの状態密度が小さくなるとともにダメージ領域２２とチャネル領域２１とを適切に離すことができるため、半導体膜５の厚さを薄くしてもＴＦＴ５１の閾値電圧と比較して閾値電圧の上昇を低く抑えることができる。このため、ＴＦＴ１１０の特性を示すグラフＢはＴＦＴ５１の特性を示すグラフＡから右側にわずかにずれるのみである。これに対して、図中には示していないが、従来のＴＦＴ５１と同様の製造方法により製造されるが移動度を向上させるために半導体膜５の厚さをＴＦＴ１１０と同様に薄くしたＴＦＴの特性をみると、このＴＦＴにおいては半導体膜５の厚さが薄くなるためにチャネルエッチング工程において大きなダメージを受けたバックチャネル領域のダメージ領域がチャネル領域に近くなり、その結果、ＴＦＴの閾値電圧が大幅に上昇する。このため、ＴＦＴの特性を示すグラフが従来のＴＦＴ５１のグラフＡから大幅に右側にずれる。
【００７８】
図９（ｂ）は各ＴＦＴ１１０，５１における印加電圧と電流との関係を指数で示したものであり、この図においては電流の値が大きいほどＴＦＴにおける移動度が高いことを示している。図に示すように、印加電圧が大きくなると、実施の形態１のＴＦＴ１１０は従来のＴＦＴ５１に比べて電流の値が大きくなる。このことから、印加電圧が大きい場合には実施の形態１のＴＦＴ１１０の方が従来おＴＦＴ５１に比べて移動度が高くなることがわかる。
【００７９】
以上のことから、実施の形態１のＴＦＴ１１０では、閾値電圧の上昇を抑えながら移動の度向上が図られていることがわかった。
【００８０】
【発明の効果】
本発明は、以上に説明したような形態で実施され、従来のチャネルエッチ型ＴＦＴの製造方法から大幅な変更なく製造が可能であり移動度の向上が図られたチャネルエッチ型ＴＦＴおよびこれを備えた液晶画像表示装置用基板ならびに液晶画像表示装置を実現できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る液晶画像表示装置用基板の構成を示す模式図であり、（ａ）は平面図であり、（ｂ）は（ａ）の切断線における断面図である。
【図２】図１の液晶画像表示装置用基板の製造方法を示す模式的な工程別断面図である。
【図３】図１の液晶画像表示装置用基板の製造方法を示す模式的な工程別断面図である。
【図４】チャネルエッチ型ＴＦＴの導通状態における電流経路を示す模式的な断面図である。
【図５】チャネルエッチ型ＴＦＴにおけるダメージ領域とチャネル領域との距離と閾値電圧との関係を示す図である。
【図６】チャネルエッチ型ＴＦＴにおける半導体膜（ａ−Ｓｉ膜）の膜厚と移動度との関係を示す図である。
【図７】本発明の実施の形態２に係る液晶画像表示装置の構成を模式的に示すブロック図である。
【図８】図７の液晶画像表示装置を構成する液晶画像表示素子の構成を模式的に示す断面図である。
【図９】実施の形態１のＴＦＴの特性と従来のチャネルエッチ型ＴＦＴの特性を比較した結果を示す図であり、（ａ）は各ＴＦＴの閾値電圧について示しており、(ｂ）は移動度について示している。
【図１０】従来のチャネル保護型ＴＦＴの製造方法を模式的に示す工程別断面図である。
【図１１】従来のチャネル保護型ＴＦＴの製造方法を模式的に示す工程別断面図である。
【図１２】従来のチャネルエッチ型ＴＦＴの製造方法を模式的に示す工程別断面図である。
【符号の説明】
１，３１ ガラス基板
２ 画素電極
３ ゲート電極
３’ ゲート線
４ ゲート絶縁膜
５ 半導体膜
６ チャネル保護部
７ コンタクト膜
８ コンタクトホール
９ 金属電極膜
９ａ ソース電極
９ｂ ドレイン電極
１０ 保護絶縁膜
２０ ギャップ
２１ チャネル領域
２２ ダメージ領域
３２ カラーフィルタ
３３ 透明電極膜
１００ 液晶画像表示装置用基板
１００’ ＴＦＴアレイ基板
１０１ 対向基板
１１０ ＴＦＴ
２００ 液晶層
２０１ ゲート線
２０２ ソース線
２０３ 蓄積容量電極
２１０ａ，２１０ｂ 偏光板
３００ 液晶画像表示素子
４００ 液晶画像表示装置
４０１ 信号処理回路
４０２ ソース駆動回路
４０３ ゲート駆動回路
Claims (1)
- 基板上に形成されたゲート電極と、前記ゲート電極上に順に形成されたゲート絶縁膜、半導体膜およびコンタクト膜と、前記コンタクト膜上に対向するように形成された金属電極膜から構成されるソース電極およびドレイン電極とを備え、略前記ソース電極と前記ドレイン電極との間に位置する前記半導体膜の領域にチャネル領域が形成されるチャネルエッチ型構造を有する薄膜トランジスタの製造方法であって、
前記基板上に、順に、前記ゲート電極、ゲート絶縁膜、５０ｎｍ以上１００ｎｍ以下の厚さの半導体膜、２０ｎｍ以上１００ｎｍ以下の厚さのコンタクト膜および金属電極膜を形成し、
前記ソース電極および前記ドレイン電極を形成するチャネルエッチング工程が、
前記コンタクト膜を覆うように形成された前記金属電極膜の所定領域をプラズマを用いたドライエッチングにより除去して前記金属電極膜を対向する２つの領域に分離することにより前記ソース電極と前記ドレイン電極とを形成し、前記ソース電極およびドレイン電極間に位置する前記コンタクト膜の領域の厚さを２０ｎｍ以上とするソース・ドレイン電極形成エッチング工程と、
前記ソース・ドレイン電極形成エッチング工程の後に残った前記ソース電極および前記ドレイン電極間に位置する前記コンタクト膜の領域を、前記ソース・ドレイン電極形成エッチング工程におけるドライエッチングのプラズマ電力よりも小さなプラズマ電力によりドライエッチングして除去し前記半導体膜を露出させるチャネル領域形成エッチング工程とを合わせることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002035837A JP4202655B2 (ja) | 2002-02-13 | 2002-02-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002035837A JP4202655B2 (ja) | 2002-02-13 | 2002-02-13 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243412A JP2003243412A (ja) | 2003-08-29 |
| JP4202655B2 true JP4202655B2 (ja) | 2008-12-24 |
Family
ID=27777913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002035837A Expired - Fee Related JP4202655B2 (ja) | 2002-02-13 | 2002-02-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4202655B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6122275B2 (ja) * | 2011-11-11 | 2017-04-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2002
- 2002-02-13 JP JP2002035837A patent/JP4202655B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003243412A (ja) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
| WO2010032386A1 (ja) | 半導体装置 | |
| US20010028071A1 (en) | Array substrate for use in LCD device and method of fabricating same | |
| KR20070000546A (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| KR20000075031A (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| JPH11274504A (ja) | Ｔｆｔおよびその製法 | |
| JP6436333B2 (ja) | 表示装置 | |
| JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2008304830A (ja) | 表示デバイスの製造方法 | |
| WO2017143660A1 (zh) | 阵列基板、显示面板以及液晶显示装置 | |
| JP4202655B2 (ja) | 薄膜トランジスタの製造方法 | |
| WO2020082460A1 (zh) | 一种显示面板的制作方法和显示面板 | |
| US20060071352A1 (en) | Thin film transistors and methods of manufacture thereof | |
| JP2003075870A (ja) | 平面表示装置およびその製造方法 | |
| KR100674236B1 (ko) | 프린지필드구동 액정표시장치의 제조방법 | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| JP2001133804A (ja) | 液晶表示装置の製造方法 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP4083379B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP5507738B2 (ja) | 液晶表示装置 | |
| KR100832885B1 (ko) | 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법 | |
| JP4859266B2 (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JPH0822029A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081009 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |