JP2003243412A - 薄膜トランジスタおよびその製造方法ならびに液晶画像表示装置用基板および液晶画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 高い移動度が実現可能なチャネルエッチ型Ｔ
ＦＴおよびその製造方法、ならびにこのＴＦＴを備えた
液晶画像表示装置用基板および液晶画像表示装置を提供
する。 【解決手段】 チャネルエッチ型ＴＦＴの作製時には膜
厚５０〜１００ｎｍの半導体膜５および膜厚２０〜１０
０ｎｍのコンタクト膜７を成膜する。ＴＦＴのチャネル
エッチング工程では、まず金属電極膜９およびコンタク
ト膜７を大きなプラズマ電力でドライエッチングする
（ソース・ドレイン電極形成エッチング工程）。この
時、エッチング後に膜厚２０ｎｍ以上のコンタクト膜７
が残るようにする。続いて、残ったコンタクト膜７を小
さなプラズマ電力でドライエッチングして除去し、半導
体膜５のソース電極９ａとドレイン電極９ｂとの間に位
置する領域にチャネル領域２１を形成する（チャネル領
域形成エッチング工程）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チャネルエッチ型
薄膜トランジスタおよびその製造方法、ならびにこの薄
膜トランジスタを備えた液晶画像表示装置用基板および
この液晶画像表示装置用基板を備えたアクティブマトリ
クス型の液晶画像表示装置に関するものである。

【０００２】

【従来の技術】液晶画像表示装置(ＬＣＤ：Liquid Clys
tal Display）は、薄型化、軽量化、省電力化が可能で
あるといった特徴を有しており、大型のものではノート
パソコン、モニタ、テレビなどに用いられ、中型および
小型のものでは携帯電話、デジタルカメラ、ビデオカメ
ラなどに広く用いられている。

【０００３】液晶画像表示装置は、構造上の違いから、
パッシブマトリクス型とアクティブマトリクス型とに分
けられる。パッシブマトリクス型は、互いに交差したス
トライプ状の電極から構成されるため、構造が簡単で製
造コストの面で有利である。しかしながら、原理的にク
ロストークが発生しやすく、また、応答速度も遅いた
め、画質の面で問題が生じる。一方、アクティブマトリ
クス型は、各画素ごとにスイッチング素子が設けられて
いるため、クロストークが少なく応答速度も速い。した
がって、良好な画像を得ることができる。このため、現
在では、アクティブマトリクス型が液晶画像表示装置の
主流となっている。

【０００４】アクティブマトリクス型液晶画像表示装置
のスイッチング素子として一般的に用いられているの
は、非晶質シリコン（ａ−Ｓｉ）で構成された半導体膜
を構成要素として含む薄膜トランジスタ(以下、ＴＦＴ:
Thin Film Transistor と呼ぶ)である。このＴＦＴ
は、構造上の違いから、チャネル保護型ＴＦＴ(ＣｈＰ
型ＴＦＴ）とチャネルエッチ型ＴＦＴ（ＣｈＥ型ＴＦ
Ｔ）とに大きく分けられる。

【０００５】図１０（ａ）〜（ｄ），図１１（ａ），
（ｂ）は、一般的な構造のチャネル保護型ＴＦＴを有す
る液晶画像表示装置用基板の製造方法を示す模式的な工
程別断面図である。まず、図１０（ａ）に示すように、
ガラス基板１の表面全体に透明電極膜を成膜した後、フ
ォト工程とエッチング工程とにより透明電極膜を所定形
状にパターニングして画素電極２を形成する。次に、図
１０（ｂ）に示すように、ガラス基板１上に金属電極膜
を成膜した後、フォト工程とエッチング工程とにより金
属電極膜を所定形状にパターニングしてゲート線３’お
よびゲート電極３を形成する。そして、図１０（ｃ）に
示すように、画素電極２、ゲート線３’およびゲート電
極３が形成されたガラス基板１の表面全体にゲート絶縁
膜４および半導体膜５およびチャネル保護絶縁膜をこの
順で連続して成膜するとともにフォト工程とエッチング
工程とによりチャネル保護絶縁膜を所定形状にパターニ
ングしてチャネル保護部６を形成する。続いて、図１０
（ｄ）に示すように、半導体膜５上およびチャネル保護
部６上に不純物半導体からなるコンタクト膜７を成膜す
るとともに、フォト工程とエッチング工程とにより画素
電極２の所定領域上のゲート絶縁膜４、半導体膜５およ
びコンタクト膜７を除去してコンタクトホール８および
開口部１３を形成する。次に、図１１（ａ）に示すよう
に、コンタクト膜７と開口部１３内およびコンタクトホ
ール８内とに金属電極膜９を成膜し、その後、フォト工
程とエッチング工程とにより、チャネル保護部６の所定
領域上のコンタクト膜７および金属電極膜９と、画素電
極２の所定領域上に位置する領域上の金属電極膜９、コ
ンタクト膜７および半導体膜５を除去する。それによ
り、ギャップ１２を形成して金属電極膜９を対向する２
つの領域に分離してソース電極９ａおよびドレイン電極
９ｂを形成するとともにゲート電極３上に位置する半導
体膜５の領域にチャネル領域２１を形成する。このよう
にソース電極９ａおよびドレイン電極９ｂを形成し、そ
の結果としてソース電極９ａとドレイン電極９ｂとの間
に位置する半導体膜５の領域付近ににチャネル領域２１
を形成する。この工程はプラズマを用いたドライエッチ
ングにより行われる。

【０００６】最後に、図１１（ｂ）に示すように、金属
電極膜９上、チャネル保護部６上および露出したゲート
絶縁膜４上に保護絶縁膜１０を成膜し、その後、フォト
工程とエッチング工程とにより画素電極２の所定領域上
の保護絶縁膜１０、金属電極膜９およびゲート絶縁膜４
を除去して画素電極開口部１１を形成する。以上のよう
にして、チャネル保護型ＴＦＴ５０を有する液晶画像表
示装置用基板が得られる。

【０００７】一方、図１２（ａ）〜（ｅ）は、一般的な
構造のチャネルエッチ型ＴＦＴを有する液晶画像表示装
置用基板の製造方法を示す模式的な工程断面図である。
まず、図１２（ａ）に示すように、ガラス基板１の表面
全体に金属電極膜を成膜した後、フォト工程とエッチン
グ工程とにより金属電極膜を所定形状にパターニングし
てゲート線３’およびゲート電極３を形成する。そし
て、図１２（ｂ）に示すように、ゲート線３’およびゲ
ート電極３が形成されたガラス基板１の表面全体にゲー
ト絶縁膜４、半導体膜５および不純物がドープされた半
導体からなるコンタクト膜７をこの順で連続して成膜す
るとともに、フォト工程とエッチング工程とにより、ゲ
ート電極３上の領域以外の領域のコンタクト膜７および
半導体膜５を除去する。

【０００８】続いて、図１２（ｃ）に示すように、ゲー
ト絶縁膜４上およびコンタクト膜７上に金属電極膜９を
成膜し、その後、フォト工程とエッチング工程とにより
ゲート電極３上の所定領域の金属電極膜９およびコンタ
クト膜７、画素電極形成領域１４の所定領域の金属電極
膜９を除去する。このようにゲート電極３上の所定領域
の金属電極膜９およびコンタクト膜７を除去しギャップ
１２を形成して金属電極膜９を分離することによりソー
ス電極９ａおよびドレイン電極９ｂを形成し、その結果
としてソース電極９ａとドレイン電極９ｂとの間に位置
する半導体膜５の領域付近にチャネル領域２１を形成す
る。この工程はプラズマを用いたドライエッチングによ
り行われる。

【０００９】さらに、図１２（ｄ）に示すように、前記
工程が施されたガラス基板１の表面全体に保護絶縁膜１
０を成膜するとともに、フォト工程とエッチング工程と
により画素電極形成領域１４にコンタクトホール８およ
び開口部１５を形成する。最後に、図１２（ｅ）に示す
ように、画素電極形成領域１４の保護絶縁膜１０上、コ
ンタクトホール８内および開口部１５内に透明電極膜を
成膜して画素電極２を形成する。以上のようにして、チ
ャネルエッチ型ＴＦＴ５１を有する液晶画像表示装置用
基板が得られる。

【００１０】上記のように、チャネルエッチ型ＴＦＴ５
１は、チャネル保護型ＴＦＴ５０に比べて製造時におけ
る工程数が少ない。また、チャネルエッチ型ＴＦＴ５１
では、チャネル保護型ＴＦＴ５０に比べて平面視におい
てソース電極９ａおよびドレイン電極９ｂとゲート電極
３とが重なる領域の面積を小さくすることができ、よっ
て、ソース電極９ａとゲート電極３との間に生じる寄生
容量を低減することができる。さらに、チャネル保護型
ＴＦＴ５０では、チャネル保護部６をエッチングストッ
パー層として機能させるためにソース電極９ａとドレイ
ン電極９ｂとを分離するためのギャップ１２を平面視に
おいてチャネル保護部６内に収まるように形成しなくて
はならず、よって、フォトリソグラフィにおける位置ず
れ等を考慮してチャネル保護部６の面積を大きくしなく
てはいけないため小型化を図るのが困難であるのに対し
て、チャネルエッチ型ＴＦＴ５１では、チャネル保護部
６を形成する必要がないため小型化を図りやすい。以上
のような特徴を有していることから、現在ではチャネル
エッチ型ＴＦＴ５１がＴＦＴの主流として用いられてい
る。

【００１１】

【発明が解決しようとする課題】しかしながら、一般的
に、チャネルエッチ型ＴＦＴ５１の実効的なキャリアの
移動度(以下、単に移動度と呼ぶ。なお、この場合にお
いては電子がキャリアに相当する）は０．４ｃｍ²／ｖ
・ｓ程度であり、移動度が約０．８ｃｍ²／ｖ・ｓであ
るチャネル保護型ＴＦＴ５０に比べて劣っている。この
ため、チャネルエッチ型ＴＦＴ５１を用いて高い移動度
が要求される大画面・高精細液晶画像表示装置を実現す
るのは困難である。

【００１２】チャネルエッチ型ＴＦＴ５１の移動度が低
い要因の１つとして、前述のチャネルエッチング工程が
半導体膜５のチャネル領域２１へ及ぼすダメージの影響
が挙げられる。チャネル保護型ＴＦＴ５０では、前述の
チャネルエッチング工程において、チャネル保護部６が
ドライエッチングのストッパー層として機能するため、
チャネル領域２１となるチャネル保護部６下の半導体膜
５の領域にエッチングのダメージが及ぶのを防止するこ
とが可能である。これに対して、チャネルエッチ型ＴＦ
Ｔ５１ではチャネル保護部６が形成されずに半導体膜５
上に直接コンタクト膜７が形成されているため、チャネ
ルエッチング工程においてプラズマによるドライエッチ
ングを行うと半導体膜５のチャネル領域２１にプラズマ
により大きなダメージ（格子欠陥等の発生）が及んでし
まう。このように半導体膜５のチャネル領域２１が大き
なダメージを受けると、ＴＦＴ５１における移動度が低
下する。

【００１３】一方、ウエットエッチングによりエッチン
グを行ってチャネル領域を形成するチャネルエッチ型Ｔ
ＦＴにおいては、ドライエッチングを行う場合に比べて
チャネル領域に与えるダメージを小さくすることができ
る。このため、ドライエッチングを行って形成した場合
よりも高い移動度を実現することができる。

【００１４】しかしながら、ソース電極およびドレイン
電極を構成する金属電極膜のうちウエットエッチングに
よりエッチング可能な材料はＭｏやＣｒおよびその合金
等に限定されてしまう。これに対して、ドライエッチン
グでは幅広い構成材料に対してエッチングを行うことが
可能であるため、ドライエッチングにより高い移動度を
有するチャネルエッチ型ＴＦＴを形成することは有効で
ある。

【００１５】本発明は、上記のような課題を解決するた
めになされたもので、高い移動度が実現可能なチャネル
エッチ型ＴＦＴおよびその製造方法、ならびにこのＴＦ
Ｔを備えた液晶画像表示装置用基板および液晶画像表示
装置を提供することを目的としている。

【００１６】

【課題を解決するための手段】本発明に係る薄膜トラン
ジスタは、基板上に形成されたゲート電極と、前記ゲー
ト電極上に順に形成されたゲート絶縁膜、半導体膜およ
びコンタクト膜と、前記コンタクト膜上に対向するよう
に形成された金属電極膜から構成されるソース電極およ
びドレイン電極とを備え、略前記ソース電極と前記ドレ
イン電極との間に位置する前記半導体膜の領域にチャネ
ル領域が形成されるチャネルエッチ型構造を有する薄膜
トランジスタにおいて、前記対向するソース電極とドレ
イン電極との間に位置する領域を除く前記半導体膜の領
域の膜厚が５０ｎｍ以上１００ｎｍ以下であるととも
に、前記コンタクト膜の膜厚が２０ｎｍ以上１００ｎｍ
以下であるものである（請求項１）。

【００１７】かかる構成を有する薄膜トランジスタにお
いては、製造時のチャネルエッチング工程において適切
な条件でプラズマを用いたドライエッチングを行うこと
により、エッチング表面付近に形成される半導体膜のダ
メージ領域のダメージの状態密度を低減化することがで
きる。このため、ダメージ領域とチャネル領域とを近づ
けることが可能となり、半導体膜を薄膜化することが可
能となる。また、この場合、半導体膜におけるダメージ
領域とチャネル領域との距離を適切に保つことにより、
上記のようにダメージ領域とチャネル領域とを近づけて
も、閾値電圧の上昇を抑制することが可能となる。以上
のことから、本発明の薄膜トランジスタにおいては、閾
値電圧の上昇を抑制しつつ移動度の向上を図ることが可
能となる。

【００１８】本発明に係る薄膜トランジスタの製造方法
は、基板上に形成されたゲート電極と、前記ゲート電極
上に順に形成されたゲート絶縁膜、半導体膜およびコン
タクト膜と、前記コンタクト膜上に対向するように形成
された金属電極膜から構成されるソース電極およびドレ
イン電極とを備え、略前記ソース電極と前記ドレイン電
極との間に位置する前記半導体膜の領域にチャネル領域
が形成されるチャネルエッチ型構造を有する薄膜トラン
ジスタの製造方法であって、前記ソース電極および前記
ドレイン電極を形成するチャネルエッチング工程が、前
記コンタクト膜を覆うように形成された前記金属電極膜
の所定領域をプラズマを用いたドライエッチングにより
除去して前記金属電極膜を対向する２つの領域に分離す
ることにより前記ソース電極と前記ドレイン電極とを形
成するソース・ドレイン電極形成エッチング工程と、前
記ソース・ドレイン電極形成エッチング工程の後に残っ
た前記ソース電極および前記ドレイン電極間に位置する
前記コンタクト膜の領域を、前記ソース・ドレイン電極
形成エッチング工程におけるドライエッチングのプラズ
マよりも小さなプラズマによりドライエッチングして除
去し前記半導体膜を露出させるチャネル領域形成エッチ
ング工程とを合わせるものである（請求項２）。

【００１９】かかる構成によれば、大きなプラズマ電力
を用いてドライエッチングを行うソース・ドレイン電極
形成エッチング工程において形成されたダメージの状態
密度の大きな領域を、続くチャネル領域形成エッチング
工程のドライエッチングにより除去することができる。
このチャネル領域形成エッチング工程のドライエッチン
グは、ソース・ドレイン電極形成エッチング工程よりも
小さなプラズマ電力を用いて行われため、チャネル領域
形成エッチング工程のドライエッチングにより半導体膜
のエッチング表面に形成されたダメージ領域のダメージ
の状態密度は小さくなる。このため、本発明に係る製造
方法によれば、薄膜トランジスタにおいてダメージ領域
とチャネル領域とを近づけることが可能となり、半導体
膜の薄膜化を図ることが可能となる。また、この場合に
おいては、ダメージ領域とチャネル領域との距離を適切
に保つことが可能であるため、このようにダメージ領域
とチャネル領域とを近づけても閾値電圧の上昇を抑制す
ることができる。したがって、本発明に係る製造方法に
よれば、閾値電圧の上昇を抑制しつつ移動度の向上が図
られた薄膜トランジスタを製造することが可能となる。

【００２０】前記コンタクト膜の厚さを２０ｎｍ以上１
００ｎｍ以下とするとともに、前記ソース電極と前記ド
レイン電極との間に位置する領域を除く前記半導体膜の
領域の厚さを５０ｎｍ以上１００ｎｍ以下とすることが
好ましく（請求項３）、また、前記ソース・ドレイン電
極形成エッチング工程の後に残った前記ソース電極およ
びドレイン電極間に位置する前記コンタクト膜の領域の
厚さを２０ｎｍ以上とすることが好ましい（請求項
４）。

【００２１】かかる構成によれば、ソース・ドレイン電
極形成エッチング工程において大きなダメージを受ける
領域をコンタクト膜内にとどめることができ、この大き
なダメージを受けた領域を、続くチャネル領域形成エッ
チング工程におけるドライエッチングにより除去するこ
とにより、最終的に半導体膜に形成されるダメージ領域
のダメージの状態密度を低減化することが可能となる。
また、半導体膜においてダメージ領域とチャネル領域と
の距離を適切に保つことができるため、閾値電圧の上昇
を抑制しながら半導体膜の薄膜化を図り、移動度の向上
を図ることが可能となる。さらに、コンタクト膜および
半導体膜の厚さをこのように設定することにより、各工
程のドライエッチングにおける面内のエッチング状態の
均一性を図ることができるとともに容易にドライエッチ
ングを行うことが可能となる。

【００２２】本発明に係る液晶画像表示装置用基板は、
チャネルエッチ型構造を有する薄膜トランジスタを備え
液晶画像表示装置に用いられる液晶画像表示装置用基板
であって、前記薄膜トランジスタが、請求項１記載の薄
膜トランジスタであるものである（請求項５）。

【００２３】かかる構成によれば、前述したように、薄
膜トランジスタにおいて移動度の向上を図ることが可能
であるため、スイッチング速度が速く高いオン電流を実
現することが可能となる。したがって、このような液晶
表示装置用基板を用いれば、大画面・高精細な液晶画像
表示装置を実現することが可能となる。

【００２４】本発明に係る液晶画像表示装置は、互いに
対向する一対の薄膜トランジスタアレイ基板と対向基板
との間に液晶層が挟持されてなる液晶画像表示装置であ
って、前記薄膜トランジスタアレイ基板が画像信号を画
素に書き込むためのスイッチング素子として請求項１記
載の薄膜トランジスタを備えたものである（請求項
６）。

【００２５】かかる構成によれば、前述したように、薄
膜トランジスタにおいて移動度の向上を図ることが可能
であるため、スイッチング速度が速く高いオン電流を実
現することができ、画素への書き込み能力が高くまたそ
の能力の均一性が高くなり、よって、大画面・高精細な
液晶画像表示装置を実現することが可能となる。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。 （実施の形態１）図１は本発明の実施の形態１に係る液
晶画像表示装置用基板の構成を示す模式的な図であっ
て、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のIb
−Ib’線における断面図である。

【００２７】図１（ａ）に示すように、平面視におい
て、ガラス基板１上にゲート線２０１（３’）とソース
線２０２とが互いに直交するように形成されており、こ
のゲート線２００およびソース線２０２でマトリクス状
に区画された領域が１つの画素を構成している。なお、
液晶画像表示装置用基板には複数のゲート線２０１とソ
ース線２０２とが形成されており、これらに区画されて
複数の画素が形成されている。ここでは液晶画像表示装
置用基板に形成された複数の画素のうちの１つの画素を
抜き出して説明する。

【００２８】画素領域には画素電極２が形成されてお
り、また、ゲート線２０１上に重なるように蓄積容量電
極２０３が形成されている。ゲート電極３を含む領域に
は画像信号を画素に書き込むためのスイッチング素子と
して後述する構造を有するチャネルエッチ型ＴＦＴ１１
０が配設されており、ＴＦＴ１１０のドレイン電極９ｂ
がコンタクトホール８を介して画素電極２に接続される
とともにＴＦＴのソース電極９ａにソース線２０２が接
続されている。また、ゲート電極３はゲート線２０１に
接続されている。

【００２９】図１（ｂ）に示すように、断面視におい
て、液晶画像表示装置用基板１００では、ガラス基板１
の所定領域上にゲート電極３およびゲート線３’（２０
１）が形成されている。ここで、液晶画像表示装置用基
板１００において、ゲート電極３が形成され後述するよ
うにチャネルエッチ型ＴＦＴ（以下、単にＴＦＴと呼
ぶ）１１０が形成された領域をＴＦＴ部と呼ぶ。また、
ゲート線３’が形成された領域をゲート線部と呼ぶ。さ
らに、このＴＦＴ部とゲート線部との間に位置し後述す
るように画素電極２が形成された領域を画素部と呼ぶ。

【００３０】ＴＦＴ部において、ガラス基板１上および
このガラス基板１上に形成された前記ゲート電極３上に
は、ゲート絶縁膜４、半導体膜５、コンタクト膜７およ
び金属電極膜９がこの順で積層されており、所定領域の
金属電極膜９から半導体膜５の所定深さまでがエッチン
グにより除去されてギャップ２０が形成されている。こ
の場合、ギャップ２０が形成された領域を除く領域の半
導体膜５の厚さｔ₂は５０ｎｍ以上１００ｎｍ以下であ
り、コンタクト膜７の厚さｔ₁は２０ｎｍ以上１００ｎ
ｍ以下である。ギャップ２０によりソース電極９ａとド
レイン電極９ｂとが分離されて対向するように形成さ
れ、その結果として略ソース電極３ａとドレイン電極３
ｂとの間に位置する半導体膜５の領域付近にチャネル領
域２１が形成される。また、ギャップ２０の底部にあた
る半導体膜５のエッチング表面（以下、この領域をバッ
クチャネル領域と呼ぶ）にはエッチングによりダメージ
を受けたダメージ領域２２が形成される。ソース電極９
ａおよびドレイン電極９ｂを構成する金属電極膜９表面
およびギャップ２０内には保護絶縁膜１０が形成されて
いる。以上のようにして、ＴＦＴ１１０が形成されてい
る。

【００３１】画素部では、ガラス基板１上にゲート絶縁
膜４が形成され、このゲート絶縁膜４上に、開口部２３
を有する金属電極膜９が形成されている。金属電極膜９
上および開口部２３内には、コンタクトホール８および
開口部２４を有する保護絶縁膜１０が形成されており、
さらに、保護絶縁膜１０上、コンタクトホール８内およ
び開口部２４内には画素電極２が形成されている。この
ような構成の画素部においては、コンタクトホール８を
介して画素電極２がＴＦＴ１１０のドレイン電極９ｂに
接続している。

【００３２】ゲート線部においては、ガラス基板１上に
形成されたゲート線３’（２０１）を覆うようにゲート
絶縁膜４が形成され、ゲート絶縁膜４の所定領域上に金
属電極膜９が形成されるとともにこの金属電極膜９およ
び露出したゲート絶縁膜４を覆うように保護絶縁膜１０
が形成されている。

【００３３】上記の液晶画像表示装置用基板１００にお
いて、ゲート電極３およびゲート線３’を構成する金属
電極膜ならびにソース電極９ａおよびドレイン電極９ｂ
を構成する金属電極膜９としては、Ａｌ・Ｎｂ合金膜や
ＭｏＷ膜などの単層膜だけでなく、Ｔｉ膜／Ａｌ膜／Ｔ
ｉ膜、Ａｌ・Ｎｂ合金膜／ＭｏＷ膜、ＭｏＷ膜／Ａｌ膜
／ＭｏＷ膜などの積層膜も用いられる。また、ゲート絶
縁膜４は窒化ケイ素からなり、半導体膜５は非晶質シリ
コン（ａ−Ｓｉ）からなり、コンタクト膜７は不純物が
ドープされた半導体、具体的には不純物としてリンがド
ープされた非晶質シリコンからなり、保護絶縁膜１０は
窒化ケイ素からなる。また、画素電極２を構成する透明
電極膜としてはＩＴＯ（インジウムスズ酸化物）膜が用
いられる。

【００３４】本実施の形態の液晶画像表示装置用基板１
００は、以下の製造方法により製造される。

【００３５】図２（ａ）〜（ｄ），図３（ａ），（ｂ）
は、本実施の形態の液晶画像表示装置用基板の製造方法
を模式的に示す工程別断面図である。

【００３６】図２（ａ）に示すように、まず、ガラス基
板１の表面全体に金属電極膜を成膜した後、フォト工程
およびエッチング工程によりパターニングを行ってゲー
ト電極３およびゲート線３’を形成する。次に、図２
（ｂ）に示すように、ゲート電極３およびゲート線３’
が形成されたガラス基板１の表面全体に、ゲート絶縁膜
４、半導体膜５およびコンタクト膜７をこの順で成膜し
た後、フォト工程とエッチング工程によりゲート絶縁膜
４、半導体膜５およびコンタクト膜７を所定形状にパタ
ーニングする。ここで、半導体膜５の厚さｔ₂は５０ｎ
ｍ以上１００ｎｍ以下とする。また、コンタクト膜７の
厚さｔ₁は２０ｎｍ以上１００ｎｍ以下とする。

【００３７】なお、ゲート絶縁膜４、半導体膜５および
コンタクト膜７はいずれもＰＣＶＤ装置を用いて成膜
し、これらの膜４，５，７は同一成膜チャンバ内におい
て真空状態を保持したまま連続して成膜することが望ま
しい。

【００３８】次に、コンタクト膜７上およびゲート絶縁
膜４上に金属電極膜９を成膜する。そして、図２（ｃ）
に示すように、画素部およびゲート線部の所定領域の金
属電極膜９を除去して開口部２３，２３’を形成する。
それにより、ゲート線部に、金属電極膜９から構成され
る蓄積容量電極２０３が形成される。この蓄積容量電極
２０３はゲート絶縁膜４を介してゲート線３’と対向し
ているため、ゲート線３’との間に容量が形成される。
また、ＴＦＴ部においては、所定領域の金属電極膜９を
除去して金属電極膜９をソース線に平行な所定幅の帯状
に形成し（図１（ｂ）参照）、次に、図２（ｃ）および
図２（ｄ）に示すよう、チャネルエッチング工程を行う
ことによりこの帯状の金属電極膜９にギャップ２０を形
成して金属電極膜９を対向する２つの領域に分離してソ
ース電極９ａとドレイン電極９ｂとを形成し、その結果
として略ソース電極９ａとドレイン電極９ｂとの間に位
置する半導体膜５の領域にチャネル領域２１を形成す
る。以下、このチャネルエッチング工程の詳細について
説明する。

【００３９】チャネルエッチング工程においては、まず
第１段階として、図２（ｃ）に示すように、フォト工程
とエッチング工程とにより、ＴＦＴ部のチャネル領域形
成領域の金属電極膜９からコンタクト膜７の所定深さま
でを除去してギャップ２０を形成する。このギャップ２
０により金属電極膜９を対向する２つの領域に分離して
ソース電極９ａとドレイン電極９ｂとを形成する。

【００４０】ここでは、上記のようにチャネル領域形成
領域の金属電極膜９およびコンタクト膜７をエッチング
してギャップ２０を形成しソース電極９ａとドレイン電
極９ｂとを形成する工程を、チャネルエッチング工程の
うちのソース・ドレイン電極形成エッチング工程と呼
ぶ。ソース・ドレイン電極形成エッチング工程では、金
属電極膜９をプラズマを用いてドライエッチングするた
め、エッチングの際のプラズマ電力を大きくする。この
ため、エッチング後に残ったコンタクト膜７は大きなダ
メージを受けておりダメージの状態密度が大きくなる。
なお、ドライエッチングによるダメージとは、具体的に
は格子欠陥や不純物の注入のことをさす。

【００４１】本実施の形態においては、ソース・ドレイ
ン電極形成エッチング工程後に残るコンタクト膜７の厚
さｔ₃を２０ｎｍ以上とする。このような厚さのコンタ
クト膜７においては、ソース・ドレイン電極形成エッチ
ング工程のドライエッチングによるダメージをコンタク
ト膜７内にとどめることができ、コンタクト膜７下の半
導体膜５にまでエッチングのダメージが及ぶのを防止で
きる。

【００４２】なお、ソース・ドレイン電極形成エッチン
グ工程におけるコンタクト膜７のエッチングの深さは浅
いほど好ましく、金属電極膜９のみをエッチングしてコ
ンタクト膜７はエッチングしないのが理想的である。コ
ンタクト膜７のエッチングの深さを浅くすることによ
り、より確実にコンタクト膜７内にダメージを閉じこめ
ることができダメージが半導体膜５に及ぶのを防止する
ことができる。

【００４３】次に、チャネルエッチング工程の第２段階
として、図２（ｄ）に示すように、チャネル領域形成領
域に形成されたギャップ２０内のコンタクト膜７から半
導体膜５の所定深さまでをプラズマを用いたドライエッ
チングにより除去し、半導体膜５にチャネル領域２１を
形成する。このようにチャネル領域２１を形成する工程
を、チャネルエッチング工程のうちのチャネル領域形成
エッチング工程と呼ぶ。このチャネル領域形成エッチン
グ工程により、ダメージの状態密度が大きいコンタクト
膜７を除去することができる。

【００４４】ここで、チャネル領域形成エッチング工程
では、前述のソース・ドレイン電極形成エッチング工程
のように金属電極膜９をエッチングする必要がないた
め、エッチングの際のプラズマ電力を小さくすることが
できる。このため、半導体膜５のバックチャネル領域が
受けるダメージは小さく、よって、バックチャネル領域
の表層部分に形成されたダメージ領域２２のダメージの
状態密度は小さくなる。

【００４５】ＴＦＴ１１０においては、半導体膜５のゲ
ート電極３に対向する面に沿ってチャネル領域２１が形
成されるが、後述するように、ダメージ領域２２とこの
チャネル領域２１との距離が小さくなるほど閾値電圧が
高くなるため、ダメージ領域２２とチャネル領域２１と
の距離は可能な限り大きい方が好ましい。よって、半導
体膜５におけるエッチング深さは浅い方が好ましく、エ
ッチングの深さを０、すなわちコンタクト膜７のみを除
去して半導体膜５はエッチングしないのが理想的であ
る。しかし、コンタクト膜７のみを除去して半導体膜５
をエッチングしないようにするにはコンタクト膜７の膜
厚をガラス基板１に平行な面内で均一にしかつドライエ
ッチングのエッチングレートを前記面内で均一にしなけ
ればならないが、実際にはコンタクト膜７の膜厚および
エッチングレートは不均一となるため、半導体膜５のエ
ッチング深さを０とするのは現実にはほぼ不可能であ
る。

【００４６】ところで、コンタクト膜７は導電性であ
り、このような導電性のコンタクト膜７がＴＦＴ１１０
のチャネル領域２１に存在するとソース電極９ａとドレ
イン電極９ｂとが電気的に接続されてしまう。このた
め、チャネル領域２１のコンタクト膜７は完全に除去し
なければならない。それゆえ、コンタクト膜７の膜厚や
エッチングレートの不均一性に関わらずコンタクト膜７
をエッチングにより確実に除去できるように、通常はコ
ンタクト膜７が除去された後も余分にエッチングを行う
（これをオーバーエッチングと呼ぶ）。このオーバーエ
ッチングの際に半導体膜５がエッチングされる。オーバ
ーエッチングにおける半導体膜５のエッチングの量は、
コンタクト膜７の膜厚およびエッチングレートの面内ば
らつき、ＴＦＴ１１０の閾値電圧上昇の許容量等によっ
て決まるが、前述のようにダメージ領域２２とチャネル
領域２１との距離を大きくする点から、オーバーエッチ
ングにおける半導体膜５のエッチング量は少ない方が好
ましい。

【００４７】以上のように、本実施の形態の製造方法に
おいては、エッチング時のプラズマ電力の大きさが異な
る２段階のエッチング工程、すなわちソース・ドレイン
電極形成エッチング工程とチャネル領域形成エッチング
工程とから構成されるチャネルエッチング工程により半
導体膜５にチャネル領域２１を形成する。このような方
法によれば、半導体膜５のダメージ領域２２のダメージ
の状態密度を低減することができるとともに、ダメージ
領域２２とチャネル領域２１との距離を適切に保つこと
が可能となる。

【００４８】上記のチャネルエッチング工程の後、図３
（ａ）に示すように、金属電極膜９上、ギャップ２０お
よび開口部２３，２３’内に保護絶縁膜１０を成膜し、
フォト工程とエッチング工程により所定領域の保護絶縁
膜１０を除去して画素部にコンタクトホール８および開
口部２４を形成する。最後に、図３（ｂ）に示すよう
に、画素部の保護絶縁膜１０上、コンタクトホール８内
および開口部２４内に透明電極膜を成膜し、フォト工程
とエッチング工程により所定領域の透明電極膜を除去し
て画素電極２を形成する。以上のようにして液晶画像表
示装置用基板１００が製造される。

【００４９】液晶表示装置用基板１００のＴＦＴ１１０
は、上記のようにエッチングの際のプラズマ電力の大き
さが異なる２段階のエッチング工程から構成されるチャ
ネルエッチング工程を経て製造されるため、図１２に示
す従来のチャネルエッチ型ＴＦＴ５１に比べて半導体膜
５のダメージ領域２２におけるダメージの状態密度を低
く抑えることができる。このため、ダメージ領域２２と
チャネル領域２１とを近づけても、従来のチャネルエッ
チ型ＴＦＴ５１に比べて閾値電圧の上昇を抑制すること
ができ、よって、半導体膜５の厚さｔ₂を薄くすること
が可能となる。このように、ＴＦＴ１１０では、抵抗が
大きい半導体膜５の厚さｔ₂を薄くできることから、従
来のチャネルエッチ型ＴＦＴ５１に比べて移動度の向上
が図られる。以下に、本実施の形態のＴＦＴ１１０の効
果をより詳細に説明する。

【００５０】まず、一般に、図１２（ｅ）に示す従来の
チャネルエッチ型ＴＦＴ５１の移動度が図１１（ｆ）に
示すチャネル保護型ＴＦＴ５０の移動度と比較して低い
原因の１つには、チャネルエッチ型ＴＦＴ５１の半導体
膜５の厚さがチャネル保護型ＴＦＴ５０の半導体膜５と
比較して厚いことが挙げられる。例えば、通常のチャネ
ルエッチ型ＴＦＴ５１の半導体膜５の厚さが２００ｎｍ
程度であるのに対して、チャネル保護型ＴＦＴ５０の半
導体膜５の厚さは５０ｎｍ程度である。このように半導
体膜５の厚さが厚いチャネルエッチ型ＴＦＴ５１では、
以下の理由により移動度が低くなる。

【００５１】図４は一般のチャネルエッチ型ＴＦＴの導
通状態における電流経路を示す模式図である。なお、図
４ではチャネルエッチ型ＴＦＴの場合の電流経路を示し
ているが、チャネル保護型ＴＦＴの場合の電流経路も同
様である。図４の矢印で示すように、電流は、ソース電
極９ａからコンタクト膜７、半導体膜５を通り、半導体
膜５のゲート絶縁膜４との界面付近に形成されているチ
ャネル領域２１を通った後、再び半導体膜５、コンタク
ト膜７を通りドレイン電極９ｂに抜ける。この電流経路
において、チャネル領域２１における抵抗をチャネル抵
抗と呼び、チャネル領域２１以外の半導体膜５およびコ
ンタクト膜７における抵抗を寄生抵抗と呼ぶ。

【００５２】寄生抵抗に関して、コンタクト膜７と半導
体膜５のうち、コンタクト膜７は不純物として高濃度の
リンがドープされた非晶質シリコンであるため比抵抗が
小さいのに対し、半導体膜５は不純物がドープされてい
ない真性の非晶質シリコンであるため比抵抗が非常に大
きい。このため、寄生抵抗の大部分は半導体膜５の抵抗
で占められているといってよい。したがって、半導体膜
５の厚さが厚いほど寄生抵抗が大きくなり、半導体膜５
の厚さが２００ｎｍ程度である従来のチャネルエッチ型
ＴＦＴの寄生抵抗は半導体膜の厚さが５０ｎｍ程度であ
る従来のチャネル保護型ＴＦＴの寄生抵抗の数倍大きく
なる。ここで、寄生抵抗はＴＦＴに流れる電流を抑制す
る働きをもつことから、寄生抵抗の大きいチャネルエッ
チ型ＴＦＴでは、寄生抵抗の小さいチャネルプロテクト
型ＴＦＴに比べて電流の流れが強く抑制され、その結果
としてキャリア（この場合は電子）の移動度が低くな
る。

【００５３】このことから、チャネルエッチ型ＴＦＴの
移動度を向上させるには、半導体膜５を薄膜化して寄生
抵抗を減少させる必要がある。しかしながら、単純に半
導体膜５を薄膜化したのでは、ＴＦＴの閾値電圧が大幅
に上昇してしまいＴＦＴの特性が劣化するという問題が
発生する。

【００５４】従来のチャネルエッチ型ＴＦＴにおいて半
導体膜５を薄膜化するとＴＦＴの閾値電圧が上昇する現
象には、チャネルエッチング工程によって半導体膜５の
エッチングされた表面付近（バックチャネル領域）に形
成されるダメージ領域２２が関係している。チャネルエ
ッチ型ＴＦＴのバックチャネル領域は、チャネルエッチ
ング工程において、ドライエッチング装置の基板側電極
に生じる直流バイアスによって加速されたプラズマ中の
イオンが打ち込まれるため物理的なダメージを受ける。
一般的に、従来のチャネルエッチ型ＴＦＴでは、図１２
（ｃ）に示すように、大きなプラズマ電力を用いて金属
電極膜９をドライエッチングしてソース電極９ａおよび
ドレイン電極９ｂを形成した後、連続してコンタクト膜
７をエッチングしてチャネル領域２１を形成する。ここ
で、基本的にドライエッチングにおけるプラズマ電力が
大きければ大ききほど、基板側電極に生じる直流バイア
スが大きくなり打ち込まれるイオンのエネルギーが大き
くなることから、このように大きなプラズマ電力により
エッチングされて形成されたバックチャネル領域には、
ダメージの状態密度が大きいダメージ領域２２が形成さ
れる。

【００５５】チャネルエッチ型ＴＦＴの移動度向上を目
的として半導体膜５を薄膜化すると、必然的に半導体膜
５のバックチャネル領域のダメージ領域２２とチャネル
領域２１との距離が近くなる。このようにダメージ領域
２２とチャネル領域２１とが近づくと、ＴＦＴの閾値電
圧が上昇する。特に、従来のチャネルエッチ型ＴＦＴで
は前述のようにダメージ領域２２のダメージの状態密度
が大きいため、閾値電圧の上昇が顕著となる。

【００５６】図５は、チャネルエッチ型ＴＦＴにおいて
半導体膜５のバックチャネル領域のダメージ領域２２と
チャネル領域２１との距離を変化させた場合のＴＦＴの
閾値電圧の変化を示す図である。図５に示すように、バ
ックチャネル領域がダメージを受けていない場合には、
バックチャネル領域とチャネル領域２１とを近づけても
閾値電圧はほとんど変化しないが、バックチャネル領域
にダメージ領域が形成された場合には、バックチャネル
領域のダメージ領域とチャネル領域との距離が近づくに
したがって閾値電圧が上昇する。この場合、ダメージ領
域のダメージの状態密度が大きいほど閾値電圧の上昇が
より顕著となる。

【００５７】このことから、チャネルエッチ型ＴＦＴに
おいて閾値電圧の上昇を抑えながら移動度を向上させる
ためには、半導体膜５を薄膜化するだけでなく、バック
チャネル領域のダメージ領域２２とチャネル領域２１と
の距離を離し、なおかつ、バックチャネル領域のダメー
ジ領域２２のダメージの状態密度を小さくする必要があ
る。

【００５８】ところで、ドライエッチング時のプラズマ
電力が大きいチャネルエッチング工程では、ドライエッ
チング時のプラズマ電力を小さくしてチャネルエッチン
グ工程を行った場合に比べて、バックチャネル領域に与
えるダメージが大きくダメージ領域２２のダメージの状
態密度が大きくなる。このことから、バックチャネル領
域のダメージ領域２２のダメージの状態密度を低減させ
る手段の１つとして、チャネルエッチング工程における
プラズマ電力を小さくする方法が考えられる。しかしな
がら、プラズマ電力を小さくすると、副作用として金属
電極膜９のエッチングレートが減少したりエッチング状
態の均一性が悪化するなどの問題が生じるため、プラズ
マ電力を小さくするにも限度がありあまり現実的ではな
い。

【００５９】そこで、本実施の形態においては、バック
チャネル領域のダメージ領域２２のダメージの状態密度
を小さくする手段として、チャネルエッチング工程を、
大きなプラズマ電力で行うソース・ドレイン電極形成エ
ッチング工程と小さなプラズマ電力で行うチャネル領域
形成エッチング工程との２段階に分けて行い、かつ、ソ
ース・ドレイン電極形成エッチング工程におけるダメー
ジをコンタクト膜７内にとどめることができるようにコ
ンタクト膜７の厚さを設定する。

【００６０】このような本実施の形態の方法によれば、
大きなプラズマ電力によりソース・ドレイン電極形成エ
ッチング工程において形成されたダメージの状態密度の
大きなコンタクト膜７の領域を小さなプラズマ電力で行
うチャネル領域形成エッチング工程で除去することがで
きるため、最終的に半導体膜５のバックチャネル領域が
受けるダメージはプラズマ電力の小さなチャネル領域形
成エッチング工程のダメージとなり、よって、バックチ
ャネル領域のダメージ領域２２のダメージの状態密度を
小さくすることが可能となる。また、ソース・ドレイン
電極形成エッチング工程のプラズマ電力が大きいため、
金属電極膜９のエッチングレートが減少したりエッチン
グ状態の均一性が悪化したりするといった問題が生じる
ことはない。

【００６１】ところで、ソース・ドレイン電極形成エッ
チング工程によるダメージ領域の厚さはエッチング条件
にもよるが２０ｎｍ程度であると考えられる。このた
め、エッチングによるダメージをコンタクト膜７内に閉
じこめるために、本実施の形態においては、ソース・ド
レイン電極形成エッチング工程後に残るコンタクト膜７
の厚さを２０ｎｍ以上とする。また、コンタクト膜７の
エッチングされない領域の厚さ、すなわち成膜時におけ
る厚さを２０ｎｍ以上１００ｎｍ以下とする。成膜時の
コンタクト膜７の厚さをこのような範囲とするのは、厚
さが２０ｎｍよりも薄いとエッチングによるダメージを
閉じこめることができなくなるためであり、また、１０
０ｎｍよりも厚いとエッチング量が増加するためエッチ
ングレートの面内不均一性によるエッチング量のばらつ
きが増加するためである。

【００６２】ソース・ドレイン電極形成エッチング工程
によって形成されたダメージの状態密度の大きなコンタ
クト膜７の領域を、続くチャネル領域形成エッチング工
程において除去するためには、チャネル領域形成エッチ
ング工程において、ソース・ドレイン電極形成エッチン
グ工程で形成されたダメージ領域の厚さ以上のエッチン
グを行なわなければならない。ところで、前述のように
本実施の形態のＴＦＴ１１０においては、チャネル領域
に導電性であるコンタクト膜７が存在するとソース電極
９ａとドレイン電極９ｂとが電気的に接続されてしまう
ため、チャネル領域のコンタクト膜７をチャネル領域形
成エッチング工程において完全に除去する必要があるこ
とから、この場合においてはソース・ドレイン電極形成
エッチング工程後に残った厚さ２０ｎｍ以上のコンタク
ト膜７をチャネル領域形成エッチング工程において完全
に除去する。したがって、このチャネル領域形成エッチ
ング工程により、ソース・ドレイン電極形成エッチング
工程によりコンタクト膜７内に形成された厚さ２０ｎｍ
程度のダメージ領域は完全は除去される。

【００６３】また、閾値電圧の上昇を抑えるためには半
導体膜５においてバックチャネル領域のダメージ領域２
２とチャネル領域２１とを出来るだけ離す必要があるこ
とから、本実施の形態においては、チャネルエッチング
工程のチャネル領域形成エッチング工程における半導体
膜５のエッチング量を適切に調整してダメージ領域２２
とチャネル領域２１との距離を適切に保っている。

【００６４】本実施の形態においては、エッチングされ
ていない領域の半導体膜５の厚さ、すなわち成膜時の半
導体膜５の厚さを５０ｎｍ以上１００ｎｍ以下としてい
る。成膜時の半導体膜５の厚さをこのような範囲として
いるのは、厚さが５０ｎｍよりも薄い場合には、チャネ
ル形成エッチング工程において形成されたダメージ領域
２２とチャネル領域２１とが近づきすぎるのでダメージ
領域２２のダメージの状態密度を小さくしても閾値電圧
の上昇が大きくなるためであり、また、厚さが１００ｎ
ｍよりも厚い場合には前述のように半導体膜５における
寄生抵抗が大きくなるので移動度の向上の度合いが小さ
くなるためである。

【００６５】図６は、チャネルエッチ型ＴＦＴにおける
半導体膜の厚さと移動度との関係を示す図である。ここ
では半導体膜の厚さが５０ｎｍ、１００ｎｍおよび２０
０ｎｍの場合について示している。なお、この場合にお
いては、各膜厚の半導体膜を有するチャネルエッチ型Ｔ
ＦＴにおいて、チャネル長２００μｍの時の移動度を１
００％として基準値とし、この基準値に基づいて規格化
した移動度を規格化移動度と呼ぶ。なお、チャネル長２
００μｍの時の移動度を基準値としたのは、厚さが５０
〜２００ｎｍの範囲の半導体膜を有するチャネルエッチ
型ＴＦＴにおいては、移動度が半導体膜の厚さに依存し
なくなるのがチャネル長２００μｍ付近であるためであ
る。

【００６６】現在使用されている通常の液晶画像表示パ
ネルに用いられているチャネルエッチ型ＴＦＴではチャ
ネル長は４μｍであり半導体膜の厚さは２００ｎｍであ
る。そこで、チャネル長４μｍの場合を見ると、半導体
膜の厚さが２００ｎｍでは規格化移動度が約６０％であ
るのに対して、厚さが１００ｎｍでは約８４％であり、
厚さが５０ｎｍでは約９５％である。また、チャネル長
が４μｍよりも長い場合においても、半導体膜の厚さが
薄いほど規格化移動度が高くなっている。このことか
ら、半導体膜の厚さが薄いほど、チャネルエッチ型ＴＦ
Ｔにおいて規格化移動度が向上することが分かる。

【００６７】なお、半導体膜の厚さを５０ｎｍよりも薄
くすればさらに規格化移動度は向上するが、５０ｎｍよ
りも半導体膜の厚さを薄くすると、前述のようにダメー
ジ領域とチャネル領域との距離が近づきすぎるために閾
値電圧の上昇を抑制することができなくなるとともに、
エッチングレートの制御やエッチングレートの面内均一
性を向上させる必要が生じる。このため、チャネルエッ
チ型ＴＦＴ１１０の半導体膜５の厚さの下限は５０ｎｍ
とするのが好ましい。

【００６８】以上のように、本実施の形態のチャネルエ
ッチ型ＴＦＴ１１０においては、チャネルエッチング工
程における半導体膜５のダメージ領域２２のダメージを
小さく抑えかつダメージ領域２２とチャネル領域２１と
の距離を適切に保ちつつ半導体膜５を薄膜化して寄生抵
抗を抑えることができる。このため、閾値電圧の上昇を
抑制しつつ高い移動度を実現することが可能となる。

【００６９】また、このようなＴＦＴ１１０は、チャネ
ルエッチング工程を前述のようにエッチング時のプラズ
マ電力を調整して２段階に分ける点を除いて従来のチャ
ネルエッチ型ＴＦＴの製造方法と同様の方法により製造
することができるので容易に製造が可能である。

【００７０】なお、本実施の形態においては半導体膜５
が非結晶質シリコンから構成される場合について説明し
たが、半導体膜５が多結晶質シリコンから構成されても
よい。 （実施の形態２）図７は本発明の実施の形態２に係る液
晶画像表示装置の構成を模式的に示すブロック図であ
る。

【００７１】図７に示すように、本実施の形態に係る液
晶画像表示装置４００は、液晶画像表示素子３００と、
液晶画像表示素子３００のソース線ＳＬおよびゲート線
ＧＬを通じて液晶画像表示素子３００を駆動するソース
駆動回路４０２およびゲート駆動回路４０３と、ソース
駆動回路４０２およびゲート駆動回路４０３を制御する
信号処理回路４０１とを有している。液晶画像表示素子
３００においては、ソース線ＳＬとゲート線ＧＬとでマ
トリクス状に区画された領域が１つの画素を構成してお
り、全ての画素の集合が液晶画像表示素子３００の表示
画面を構成している。

【００７２】図８は図７の液晶画像表示素子３００の構
造を示す模式的な断面図である。

【００７３】図８に示すように、液晶画像表示素子３０
０は、実施の形態１の液晶表示装置用基板１００をＴＦ
Ｔアレイ基板１００’として備えており、ＴＦＴ１１０
が液晶画像表示素子３００のスイッチング素子として用
いられる。このＴＦＴアレイ基板１００’に対向する対
向基板１０１とＴＦＴアレイ基板１００’との間に液晶
層２００が挟持され、両基板１００’，１０１の外側に
それぞれ偏光板２１０ａ，２１０ｂが配設されている。

【００７４】対向基板１０１は、ガラス基板３１の内面
にカラーフィルタ３２、透明電極膜３３および配向膜
（図示せず）がこの順に積層されて構成されている。ま
た、ＴＦＴアレイ基板１００’の表面には配向膜（図示
せず）が形成されている。

【００７５】液晶画像表示装置４００では、信号処理回
路４０１の制御を受けてゲート線ＧＬを通じてゲート駆
動回路４０３から入力されるゲート信号に応じて各画素
のＴＦＴ１１０が順次オンし、このオン時にソース線Ｓ
Ｌを通じてソース駆動回路４０２から画像信号（ソース
信号）が順次各画素に書き込まれる。それにより、液晶
層２００の液晶分子が画像信号に応じて変調され、表示
画面に前記画像信号に応じた画像が表示される。

【００７６】本実施の形態の液晶画像表示装置４００で
は、実施の形態１の液晶画像表示装置用基板１００が用
いられているため、ＴＦＴ１１０において高い移動度を
実現することができる。このようなＴＦＴ１１０により
画素が駆動される液晶画像表示装置４００においては、
ＴＦＴ１１０の移動度が高いのでスイッチング速度が速
く高いオン電流を実現することができるため、画素への
書き込み能力が高くまたその能力の均一性が高くなり、
よって、大画面・高精細な液晶画像表示装置を実現する
ことが可能となる。 ［実施例］実施の形態１のチャネルエッチ型ＴＦＴ１１
０と、図１２に示す従来のチャネルエッチ型ＴＦＴ５１
の特性の比較を行った。その結果を図９（ａ），（ｂ）
に示す。なお、この場合においては、ＴＦＴ１１０のコ
ンタクト膜７および半導体膜５の厚さｔ₁，ｔ₂を５０ｎ
ｍおよび７０ｎｍとし、チャネルエッチング工程のソー
ス・ドレイン電極形成エッチング工程後に残ったコンタ
クト膜７の厚さｔ₃を３０ｎｍとした。また、ＴＦＴ５
１のコンタクト膜７および半導体膜５の厚さを２０ｎｍ
および２００ｎｍとした。

【００７７】図９（ａ）は各ＴＦＴ１１０，５１におけ
る印加電圧と電流との関係を対数で示したものであり、
この図においてグラフＡが急激な立ち上がりを示す時の
印加電圧がＴＦＴ１１０の閾値電圧に相当し、グラフＢ
が急激な立ち上がりを示す時の印加電圧がＴＦＴ５１の
閾値電圧に相当する。本実施の形態のＴＦＴ１１０で
は、バックチャネル領域のダメージ領域のダメージの状
態密度が小さくなるとともにダメージ領域２２とチャネ
ル領域２１とを適切に離すことができるため、半導体膜
５の厚さを薄くしてもＴＦＴ５１の閾値電圧と比較して
閾値電圧の上昇を低く抑えることができる。このため、
ＴＦＴ１１０の特性を示すグラフＢはＴＦＴ５１の特性
を示すグラフＡから右側にわずかにずれるのみである。
これに対して、図中には示していないが、従来のＴＦＴ
５１と同様の製造方法により製造されるが移動度を向上
させるために半導体膜５の厚さをＴＦＴ１１０と同様に
薄くしたＴＦＴの特性をみると、このＴＦＴにおいては
半導体膜５の厚さが薄くなるためにチャネルエッチング
工程において大きなダメージを受けたバックチャネル領
域のダメージ領域がチャネル領域に近くなり、その結
果、ＴＦＴの閾値電圧が大幅に上昇する。このため、Ｔ
ＦＴの特性を示すグラフが従来のＴＦＴ５１のグラフＡ
から大幅に右側にずれる。

【００７８】図９（ｂ）は各ＴＦＴ１１０，５１におけ
る印加電圧と電流との関係を指数で示したものであり、
この図においては電流の値が大きいほどＴＦＴにおける
移動度が高いことを示している。図に示すように、印加
電圧が大きくなると、実施の形態１のＴＦＴ１１０は従
来のＴＦＴ５１に比べて電流の値が大きくなる。このこ
とから、印加電圧が大きい場合には実施の形態１のＴＦ
Ｔ１１０の方が従来おＴＦＴ５１に比べて移動度が高く
なることがわかる。

【００７９】以上のことから、実施の形態１のＴＦＴ１
１０では、閾値電圧の上昇を抑えながら移動の度向上が
図られていることがわかった。

【００８０】

【発明の効果】本発明は、以上に説明したような形態で
実施され、従来のチャネルエッチ型ＴＦＴの製造方法か
ら大幅な変更なく製造が可能であり移動度の向上が図ら
れたチャネルエッチ型ＴＦＴおよびこれを備えた液晶画
像表示装置用基板ならびに液晶画像表示装置を実現でき
るという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る液晶画像表示装置
用基板の構成を示す模式図であり、（ａ）は平面図であ
り、（ｂ）は（ａ）の切断線における断面図である。

【図２】図１の液晶画像表示装置用基板の製造方法を示
す模式的な工程別断面図である。

【図３】図１の液晶画像表示装置用基板の製造方法を示
す模式的な工程別断面図である。

【図４】チャネルエッチ型ＴＦＴの導通状態における電
流経路を示す模式的な断面図である。

【図５】チャネルエッチ型ＴＦＴにおけるダメージ領域
とチャネル領域との距離と閾値電圧との関係を示す図で
ある。

【図６】チャネルエッチ型ＴＦＴにおける半導体膜（ａ
−Ｓｉ膜）の膜厚と移動度との関係を示す図である。

【図７】本発明の実施の形態２に係る液晶画像表示装置
の構成を模式的に示すブロック図である。

【図８】図７の液晶画像表示装置を構成する液晶画像表
示素子の構成を模式的に示す断面図である。

【図９】実施の形態１のＴＦＴの特性と従来のチャネル
エッチ型ＴＦＴの特性を比較した結果を示す図であり、
（ａ）は各ＴＦＴの閾値電圧について示しており、
(ｂ）は移動度について示している。

【図１０】従来のチャネル保護型ＴＦＴの製造方法を模
式的に示す工程別断面図である。

【図１１】従来のチャネル保護型ＴＦＴの製造方法を模
式的に示す工程別断面図である。

【図１２】従来のチャネルエッチ型ＴＦＴの製造方法を
模式的に示す工程別断面図である。

【符号の説明】

１，３１ ガラス基板 ２ 画素電極 ３ ゲート電極 ３’ ゲート線 ４ ゲート絶縁膜 ５ 半導体膜 ６ チャネル保護部 ７ コンタクト膜 ８ コンタクトホール ９ 金属電極膜 ９ａ ソース電極 ９ｂ ドレイン電極 １０ 保護絶縁膜 ２０ ギャップ ２１ チャネル領域 ２２ ダメージ領域 ３２ カラーフィルタ ３３ 透明電極膜 １００ 液晶画像表示装置用基板 １００’ ＴＦＴアレイ基板 １０１ 対向基板 １１０ ＴＦＴ ２００ 液晶層 ２０１ ゲート線 ２０２ ソース線 ２０３ 蓄積容量電極 ２１０ａ，２１０ｂ 偏光板 ３００ 液晶画像表示素子 ４００ 液晶画像表示装置 ４０１ 信号処理回路 ４０２ ソース駆動回路 ４０３ ゲート駆動回路

フロントページの続き Ｆターム(参考） 2H092 HA04 JA26 JA28 JA33 JA34 JA37 JA41 JA46 KA05 MA17 MA19 NA21 5F110 AA01 AA16 BB02 CC07 DD02 EE03 EE04 EE06 EE15 FF03 FF30 GG02 GG15 GG22 GG25 GG45 HK03 HK04 HK06 HK09 HK22 HK25 HK35 NN01 NN23 NN72 NN73 QQ04

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基板上に形成されたゲート電極と、前記
   ゲート電極上に順に形成されたゲート絶縁膜、半導体膜
   およびコンタクト膜と、前記コンタクト膜上に対向する
   ように形成された金属電極膜から構成されるソース電極
   およびドレイン電極とを備え、略前記ソース電極と前記
   ドレイン電極との間に位置する前記半導体膜の領域にチ
   ャネル領域が形成されるチャネルエッチ型構造を有する
   薄膜トランジスタにおいて、 前記対向するソース電極とドレイン電極との間に位置す
   る領域を除く前記半導体膜の領域の膜厚が５０ｎｍ以上
   １００ｎｍ以下であるとともに、前記コンタクト膜の膜
   厚が２０ｎｍ以上１００ｎｍ以下であることを特徴とす
   る薄膜トランジスタ。
2. 【請求項２】 基板上に形成されたゲート電極と、前記
   ゲート電極上に順に形成されたゲート絶縁膜、半導体膜
   およびコンタクト膜と、前記コンタクト膜上に対向する
   ように形成された金属電極膜から構成されるソース電極
   およびドレイン電極とを備え、略前記ソース電極と前記
   ドレイン電極との間に位置する前記半導体膜の領域にチ
   ャネル領域が形成されるチャネルエッチ型構造を有する
   薄膜トランジスタの製造方法であって、 前記ソース電極および前記ドレイン電極を形成するチャ
   ネルエッチング工程が、 前記コンタクト膜を覆うように形成された前記金属電極
   膜の所定領域をプラズマを用いたドライエッチングによ
   り除去して前記金属電極膜を対向する２つの領域に分離
   することにより前記ソース電極と前記ドレイン電極とを
   形成するソース・ドレイン電極形成エッチング工程と、 前記ソース・ドレイン電極形成エッチング工程の後に残
   った前記ソース電極および前記ドレイン電極間に位置す
   る前記コンタクト膜の領域を、前記ソース・ドレイン電
   極形成エッチング工程におけるドライエッチングのプラ
   ズマ電力よりも小さなプラズマ電力によりドライエッチ
   ングして除去し前記半導体膜を露出させるチャネル領域
   形成エッチング工程とを合わせることを特徴とする薄膜
   トランジスタの製造方法。
3. 【請求項３】 前記コンタクト膜の厚さを２０ｎｍ以上
   １００ｎｍ以下とするとともに、前記ソース電極と前記
   ドレイン電極との間に位置する領域を除く前記半導体膜
   の領域の厚さを５０ｎｍ以上１００ｎｍ以下とする請求
   項２記載の薄膜トランジスタの製造方法。
4. 【請求項４】 前記ソース・ドレイン電極形成エッチン
   グ工程の後に残った前記ソース電極およびドレイン電極
   間に位置する前記コンタクト膜の領域の厚さを２０ｎｍ
   以上とする請求項２記載の薄膜トランジスタの製造方
   法。
5. 【請求項５】 チャネルエッチ型構造を有する薄膜トラ
   ンジスタを備え液晶画像表示装置に用いられる液晶画像
   表示装置用基板であって、 前記薄膜トランジスタが、請求項１記載の薄膜トランジ
   スタであることを特徴とする液晶画像表示装置用基板。
6. 【請求項６】 互いに対向する一対の薄膜トランジスタ
   アレイ基板と対向基板との間に液晶層が挟持されてなる
   液晶画像表示装置であって、 前記薄膜トランジスタアレイ基板が画像信号を画素に書
   き込むためのスイッチング素子として請求項１記載の薄
   膜トランジスタを備えたことを特徴とする液晶画像表示
   装置。