KR920017102A - 내부전압발생회로를 갖춘 반도체기억장치 - Google Patents

내부전압발생회로를 갖춘 반도체기억장치 Download PDF

Info

Publication number
KR920017102A
KR920017102A KR1019920001630A KR920001630A KR920017102A KR 920017102 A KR920017102 A KR 920017102A KR 1019920001630 A KR1019920001630 A KR 1019920001630A KR 920001630 A KR920001630 A KR 920001630A KR 920017102 A KR920017102 A KR 920017102A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
signal
generating
response
Prior art date
Application number
KR1019920001630A
Other languages
English (en)
Other versions
KR950014905B1 (ko
Inventor
세이기 구마노야
마사미 다카사카
야스히로 고니시
아키라 야마사키
히사시 이와모도
고지 하야노
Original Assignee
시키모리야
미쓰비시덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시키모리야, 미쓰비시덴키가부시키가이샤 filed Critical 시키모리야
Publication of KR920017102A publication Critical patent/KR920017102A/ko
Application granted granted Critical
Publication of KR950014905B1 publication Critical patent/KR950014905B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

내부전압발생회로를 갖춘 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제11도는 이 발명의 한 실시예에 의한 반도체기억장치의 전체구성을 기능적으로 표시한 블록도, 제12도는 이 발명의 한 실시예에 의한 캐쉬내장 반도체기억장치의 메모리어레이의 구성표시도.

Claims (35)

  1. 외부에서 주어진 외부제어신호에 응답하여 동작하는 회로부(254)(250)(252)(800)를 포함하는 반도체기억장치와, 상기 반도체기억장치로의 접근유무에 관계없이 상기 외부제어신호가 반복적으로 주어지는 장치에 있어서, 상기 외부제어신호에 응답하여 상기 반도체기억장치에 사용되는 내부전압을 발생하는 수단(800)(900)(920)(891)(898)을 구비한 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 상기 반도체기억장치는 반도체기판상에 형성되고 상기 발생수단은 상기 반도체기판에 소정의 바이어스전위를 주기 위한 수단(800)(811)을 포함하는 반도체기억장치.
  3. 제1항에 있어서, 상기 발생수단은 상기 외부제어신호에 응답하여 동작전원전위 이상의 레벨인 승압된 신호를 발생하는 수단(900)(920)을 포함하는 반도체기억장치.
  4. 제3항에 있어서, 제어신호에 응답하여 상기 승압신호를 워드선구동신호로서 선택된 워드선에 전달되도록 전송하는 수단(910)을 추가 구성한 반도체기억장치.
  5. 제1항에 있어서, 제어신호(Z)에 응답하여 상기 내부전압을 내부신호선에 전달하여 이 내부신호선을 상기 내부전압레벨로 유지시키는 수단(TQ90)을 추가 구성한 반도체기억장치.
  6. 단일 기판상에 형성된 반도체기억장치에 있어서, 연속적인 외부클럭신호(K)(SC)(CLK)를 수신하는 클럭입력단자와, 이 클럭신호에 응답하여 내부전압을 발생하는 상기 클럭입력단자에 접속된 발생회로수단(800)(900)(891)(898)을 구비한 반도체기억장치.
  7. 제6항에 있어서, 내부전압은 상기 기판에 주어진 기판바이어스전압인 반도체기억장치.
  8. 제6항에 있어서, 상기 발생회로수단은 전하펌프회로(811)(830)(891)로 구성된 반도체기억장치.
  9. 제8항에 있어서, 상기 전하펌프회로는 상기 클럭신호에 응답하여 동작하는 용량수단(CP10)(CP30)과 크램핑수단(TQ50)(TQ51)(TQ52)(TQ53)(TQ60)(TQ61)로 구성된 반도체기억장치.
  10. 제9항에 있어서, 상기 크램핑수단은 다이오드 접속된 전계효과트랜지스터(FET)로 구성된 반도체기억장치.
  11. 제8항에 있어서, 상기 발생회로수단은 상기 전하펌프회로와 상기 클럭입력단자간에 접속된 분주회로 수단(820)이 추가구성된 반도체기억장치.
  12. 제11항에 있어서, 상기 분주회로수단은 연속(cascade)으로 접속된 복수개의 2진카운터회로(821a)-(82In)로 구성된 반도체기억장치.
  13. 제8항에 있어서, 메모리기능을 가능하게 하는 신호(E)를 수신하는 칩선택다자가 추가구성되고 상기 발생회로수단을 상기 칩선택단자에 접속되어 칩선택신호에 응답하여서 상기 전하펌프 회로를 선택적으로 활성화하는 스위칭회로수단(835)이 추가구성된 반도체기억장치.
  14. 제13항에 있어서, 상기 발생회로수단에는 제1전하펌프회로(830)와 다른 능력을 가진 제2전하펌프회로(831)를 추가구성하는, 상기 스위칭회로에는 상기 칩선택신호에 응답하여 서로 독립저으로 상기 제1및 제2의 전하수다을 활성화하는 논리회로수단(AND1)(AND2)을 구성한 반도체기억장치.
  15. 제8항에 있어서, 메모리기능을 가능하게 하는 신호를 수신하는 칩선택단자를추가구성하고 상기 발생회로 수단에는 상기 전하펌프회로에 접속되고 상기 클럭신호를 수신하는 상이한 분주비를 가진 한쌍의 분주회로수단(850)(851)과 그리고 상기 칩선택단자에 접속되어서 상기 칩선택신호에 응답하여 서로 독립적으로 상기 한쌍의 분주회로수단을 활성화하는 스위칭회로수단(835)을 추가구성한 반도체기억장치.
  16. 제13항에 있어서, 상기 전하펌프회로는 상기 클럭신호에 응답하여 동작하는 용량수단(CP10)(Cp30)및 다이오드 접속된 전계효과 트랜지스터 스위칭수단(TQ50)(TQ51)(TQ52)(TQ53)(TQ60)(TQ61)으로 구성된 반도체기억장치.
  17. 제15항에 있어서, 상기 전하펌프회로는 상기 클럭신호에 응답하여 동작하는 용량수단과 다이오드접속된 전계효과 트랜지스터 스위칭수단으로 구성된 반도체기억장치.
  18. 제6항에 있어서, 제어신호에 응답하여 상기 내부전압을 내부구동신호(A)로서 전송하는 수단(910)을 추가구성한 반도체기억장치.
  19. 제18항에 있어서, 상기 내부전압은 상기 반도체기억장치의 동작전원전압보다 높은 레벨인 반도체기억장치.
  20. 제19항에 있어서, 상기 내부구동신호는 선택된 워드선으로 전달될 승압워드선구동신호인 반도체기억장치.
  21. 단일 반도체칩상에 형성된 반도체기억장치에 있어서, 복수의 동적메모리셀(DMC)를 포함하는 제1메모리어레이(1)(101)(MM)와, 복수의 정적메모리셀(SMC)를 포함하는 제2메모리어레이(2)(201)(SMA)와, 상기 제1메모리어레이와 제2메모리어레이간 데이타전송을 하는 데이타전송수단(3)(20)(BTG)과, 반복적으로 주어진 클럭신호에 응답하여 상기 반도체기억장치내에 사용하는 내부신호를 발생하는 제어수단(250)(252)(270)과, 그리고 반복적으로 주어진 클럭신호에 응답하여 내부전압을 발생하는 전압발생수단(800)(900)으로 구성된 것을 특징으로 하는 반도체기억장치.
  22. 제21항에 있어서, 상기 내부전압은 상기 반도체칩에 인가되는 기판바이어스전압을 공급하는 반도체기억장치.
  23. 제21항에 있어서, 상기 내부전압은 상기 반도체기억장치의 동작전원전압보다 높은 승압된 전압을 공급하는 반도체기억장치.
  24. 제21항에 있어서, 전송제어신호(Z)에 응답하여 상기 내부신호를 상기 반도체기억장치에 사용되는 제어신호로서 전송하는 전송수단(910)을 추가구성한 반도체기억장치.
  25. 제24항에 있어서, 상기 전송수단은 제1메모리어레이내 메모리셀의 한행에 접속되는 선택된 워드선으로 전달될 승압된 워드선구동신호를 발생하는 수단(TQ90)을 포함하는 반도체기억장치.
  26. 제21항에 있어서, 상기 발생수단은 용량수단(CP10)(CP30)의 전하펌핑동작을 통하여 상기 내부전압을 발생하는 전하펌핑수단(811)(830)(831)을 포함하고, 상기 반도체기억장치는 이 장치의 기능을 표시하는 칩선택신호(E)에 응답하여 상기 전하펌핑수단의 전하펌핑 동작반복사이클을 제어하는 수단(835)을 추가구성하는 반도체기억장치.
  27. 반도체기억장치에 있어서, 상기 반도체기억장치에 반복주어지는 클럭신호에 응답하여 상기 반도체기억장치에 사용되는 내부전압을 발생하는 스텝으로 구성한 반도체기억장치의 내부전압발생 방법.
  28. 제27항에 있어서, 상기 발생스텝은 용량의 전하펌핑동작을 상기 반도체기억장치가 형성된 기판에 인가될 기판바이어스전아비을 발생하는 스텝을 포함하는 반도체기억장치의 내부전압 발생방법.
  29. 제27항에 있어서, 상기 발생스텝은 용량의 전하펌핑동작과 상기 반도체장치의 동작전원 전압이상의 승압된 전압신호를 통하여 발생하는 스텝을 포함하는 반도체기억장치의 내부전압 발생방법.
  30. 제39하에 있어서, 상기 반도체장치는 행과 열의 행렬로 배열된 복수의 동적메모리셀(DMC)이 포함되고 상기 발생스텝에는 상기 행렬의 메모리셀의 한행에 접속되는 선택된 워드선에 전송될 승압워드선구동신호(A)를 발생하는 스텝이 반도체기억장치의 내부전압 발생방법.
  31. 복수의 정적메모리셀(SMC)을 포함하는 캐쉬메모리(200)와 복수의 동적메모리셀(DMC)를 포함하는 메인메모리(100)와 그리고 상기 캐쉬메모리와 메인메모리간에 데이타를 전송하는 데이타전송수단(3)(BTG)(210)으로 반도체기억장치를 구성하고, 상기 반도체기억장치에 반복주어지는 클럭신호에 응답하여 내부전압을 발생하는 스텝을 구성한 반도체기억장치에 사용되는 내부전압 발생방법.
  32. 제31항에 있어서, 상기 발생스텝에는 상기 클럭신호에 응답하여 용량의 전하펌핑동작을 통하여 상기 반도체기억장치가 형성된 기판에 인가되는 바이어스전압을 발생하는 스텝을 포함하는 반도체기억장치에 사용되는 내부전압 발생방법.
  33. 제31항에 있어서, 상기 발생스텝은 상기 클럭신호에 응답하는 용량의 전하펌핑동작을 통하여 상기 반도체기억장치의 동작전원전압보다 높은 승압전압신호를 발생하는 스텝이 포함된 반도체기억장치에 사용되는 내부전압 발생방법.
  34. 제33항에 있어서, 전송제어신호(Z)에 응답하여 상기 반도체기억장치에 사용되는 내부신호로서 상기 승압 전압신호를 전송하는 스텝을 추가구성한 반도체기억장치에 사용되는 내부전압 발생방법.
  35. 제33항에 있어서, 상기 동적메모리셀은 행과 열의 행렬로 배열되고 상기 방법은 워드선구동제어신호(Z)에 응답하여 상기 행렬의 메모리셀의 선택된 행에 접속된 선택된 워드선으로 상기 승압전압신호를 전송하는 스텝을 포함하는 반도체기억장치에 사용되는 내부전압 발생방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920001630A 1991-02-07 1992-02-01 반도체기억장치 및 그 내부전압발생방법 KR950014905B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-016694 1991-02-07
JP3016694A JPH04255989A (ja) 1991-02-07 1991-02-07 半導体記憶装置および内部電圧発生方法

Publications (2)

Publication Number Publication Date
KR920017102A true KR920017102A (ko) 1992-09-26
KR950014905B1 KR950014905B1 (ko) 1995-12-16

Family

ID=11923406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001630A KR950014905B1 (ko) 1991-02-07 1992-02-01 반도체기억장치 및 그 내부전압발생방법

Country Status (5)

Country Link
US (1) US6333873B1 (ko)
EP (1) EP0498107B1 (ko)
JP (1) JPH04255989A (ko)
KR (1) KR950014905B1 (ko)
DE (1) DE69126420T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689817B1 (ko) * 2004-11-05 2007-03-08 삼성전자주식회사 전압 발생 회로 및 이 회로를 구비하는 반도체 메모리 장치
KR100761358B1 (ko) * 2004-06-03 2007-09-27 주식회사 하이닉스반도체 반도체 기억 소자 및 그의 내부 전압 조절 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347172A (en) * 1992-10-22 1994-09-13 United Memories, Inc. Oscillatorless substrate bias generator
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US5933855A (en) 1997-03-21 1999-08-03 Rubinstein; Richard Shared, reconfigurable memory architectures for digital signal processing
US6895452B1 (en) 1997-06-04 2005-05-17 Marger Johnson & Mccollom, P.C. Tightly coupled and scalable memory and execution unit architecture
AU7693198A (en) * 1997-06-04 1998-12-21 Richard Rubinstein Processor interfacing to memory-centric computing engine
WO1999000846A1 (fr) * 1997-06-27 1999-01-07 Hitachi, Ltd. Dispositif a circuit integre a semi-conducteurs
JP2002015565A (ja) * 2000-06-29 2002-01-18 Mitsubishi Electric Corp 半導体記憶装置
JP4160790B2 (ja) * 2002-06-28 2008-10-08 株式会社ルネサステクノロジ 半導体装置
EP1543418B1 (en) 2002-08-07 2016-03-16 MMagix Technology Limited Apparatus, method and system for a synchronicity independent, resource delegating, power and instruction optimizing processor
KR100520138B1 (ko) * 2002-11-28 2005-10-10 주식회사 하이닉스반도체 펌핑전압 발생장치
KR100542708B1 (ko) * 2003-05-28 2006-01-11 주식회사 하이닉스반도체 고전압 발생기
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR100604657B1 (ko) * 2004-05-06 2006-07-25 주식회사 하이닉스반도체 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치
KR100702124B1 (ko) * 2005-04-01 2007-03-30 주식회사 하이닉스반도체 내부전압 공급회로
KR100696956B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부전원 생성장치
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733414B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
US7417494B2 (en) * 2005-09-29 2008-08-26 Hynix Semiconductor Inc. Internal voltage generator
US8001434B1 (en) 2008-04-14 2011-08-16 Netlist, Inc. Memory board with self-testing capability
KR100902060B1 (ko) * 2008-05-08 2009-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로 및 방법
JP5667932B2 (ja) * 2011-06-16 2015-02-12 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
US10199090B2 (en) 2016-09-21 2019-02-05 Apple Inc. Low active power write driver with reduced-power boost circuit
JP7166797B2 (ja) * 2018-06-13 2022-11-08 ラピスセミコンダクタ株式会社 電圧生成回路、半導体記憶装置、及び電圧生成方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162257A (en) * 1979-06-05 1980-12-17 Fujitsu Ltd Semiconductor element having substrate bias generator circuit
JPS56117390A (en) * 1980-02-16 1981-09-14 Fujitsu Ltd Semiconductor memory device
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
US4494223B1 (en) * 1982-09-16 1999-09-07 Texas Instruments Inc Sequentially clocked substrate bias generator for dynamic memory
JPS59162690A (ja) * 1983-03-04 1984-09-13 Nec Corp 擬似スタテイツクメモリ
JPH069114B2 (ja) 1983-06-24 1994-02-02 株式会社東芝 半導体メモリ
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
JPS60170962A (ja) 1984-02-16 1985-09-04 Nec Corp 半導体集積回路
US4577293A (en) 1984-06-01 1986-03-18 International Business Machines Corporation Distributed, on-chip cache
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
JPH0793009B2 (ja) * 1984-12-13 1995-10-09 株式会社東芝 半導体記憶装置
US4731758A (en) 1985-06-21 1988-03-15 Advanced Micro Devices, Inc. Dual array memory with inter-array bi-directional data transfer
JPS6214368A (ja) * 1985-07-11 1987-01-22 Victor Co Of Japan Ltd デイスク駆動装置
JPS6238590A (ja) 1985-08-13 1987-02-19 Fujitsu Ltd 半導体記憶装置
JPS62164296A (ja) 1986-01-14 1987-07-20 Sanyo Electric Co Ltd 半導体メモリ
JPH0817032B2 (ja) 1986-03-12 1996-02-21 株式会社日立製作所 半導体集積回路装置
JPS62223891A (ja) 1986-03-26 1987-10-01 Hitachi Ltd 半導体記憶装置
JPH0799625B2 (ja) * 1986-06-02 1995-10-25 松下電子工業株式会社 基板バイアス電圧発生器
JPS6339057A (ja) 1986-08-05 1988-02-19 Fujitsu Ltd 仮想記憶メモリ
JPS6381692A (ja) 1986-09-26 1988-04-12 Hitachi Ltd 半導体記憶装置
US4912636A (en) * 1987-03-13 1990-03-27 Magar Surendar S Data processing device with multiple on chip memory buses
US4894770A (en) 1987-06-01 1990-01-16 Massachusetts Institute Of Technology Set associative memory
JP2714944B2 (ja) 1987-08-05 1998-02-16 三菱電機株式会社 半導体記憶装置
JP2631663B2 (ja) * 1987-08-20 1997-07-16 富士写真フイルム株式会社 所望画像信号範囲決定方法
JPH01146187A (ja) 1987-12-02 1989-06-08 Mitsubishi Electric Corp キヤッシュメモリ内蔵半導体記憶装置
JPH01225354A (ja) 1988-03-04 1989-09-08 Hitachi Ltd 半導体装置
JPH01263993A (ja) 1988-04-13 1989-10-20 Hitachi Ltd 半導体記憶装置
US5200925A (en) * 1988-07-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Serial access semiconductor memory device and operating method therefor
JPH0724298B2 (ja) * 1988-08-10 1995-03-15 日本電気株式会社 半導体記憶装置
US4961167A (en) * 1988-08-26 1990-10-02 Mitsubishi Denki Kabushiki Kaisha Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
JPH0287392A (ja) 1988-09-22 1990-03-28 Hitachi Ltd 半導体記憶装置
US5185721A (en) * 1988-10-31 1993-02-09 Texas Instruments Incorporated Charge-retaining signal boosting circuit and method
KR910004737B1 (ko) * 1988-12-19 1991-07-10 삼성전자 주식회사 백바이어스전압 발생회로
KR910009555B1 (ko) * 1989-01-09 1991-11-21 조경연 싱글 포트 듀얼 ram(spdram)
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
KR940008295B1 (ko) * 1989-08-28 1994-09-10 가부시기가이샤 히다찌세이사꾸쇼 반도체메모리
FR2668668B1 (fr) * 1990-10-30 1994-02-04 Samsung Electronics Co Ltd Generateur de tension de substrat pour un dispositif a semiconducteurs.
US5239639A (en) * 1990-11-09 1993-08-24 Intel Corporation Efficient memory controller with an independent clock
JP3315130B2 (ja) * 1991-05-20 2002-08-19 三菱電機株式会社 半導体集積回路
US5146110A (en) * 1991-05-22 1992-09-08 Samsung Electronics Co., Ltd. Semiconductor memory with substrate voltage generating circuit for removing unwanted substrate current during precharge cycle memory mode of operation
US5208557A (en) * 1992-02-18 1993-05-04 Texas Instruments Incorporated Multiple frequency ring oscillator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761358B1 (ko) * 2004-06-03 2007-09-27 주식회사 하이닉스반도체 반도체 기억 소자 및 그의 내부 전압 조절 방법
KR100689817B1 (ko) * 2004-11-05 2007-03-08 삼성전자주식회사 전압 발생 회로 및 이 회로를 구비하는 반도체 메모리 장치
US7532534B2 (en) 2004-11-05 2009-05-12 Samsung Electronics Co., Ltd. Voltage generating circuit and semiconductor memory device having the same

Also Published As

Publication number Publication date
EP0498107A2 (en) 1992-08-12
JPH04255989A (ja) 1992-09-10
US6333873B1 (en) 2001-12-25
DE69126420T2 (de) 1997-10-30
DE69126420D1 (de) 1997-07-10
EP0498107A3 (en) 1993-01-13
KR950014905B1 (ko) 1995-12-16
EP0498107B1 (en) 1997-06-04

Similar Documents

Publication Publication Date Title
KR920017102A (ko) 내부전압발생회로를 갖춘 반도체기억장치
US4429375A (en) Consecutive addressing of a semiconductor memory
KR0183413B1 (ko) 차지-펌프형 부스터 회로
US5636175A (en) Row decoder/driver circuit for determining non selected wordlines and for driving non-selected wordlines to a potential less than the lowest potential of the digit lines
US20010028591A1 (en) Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit
US6801076B1 (en) High output high efficiency low voltage charge pump
KR100200922B1 (ko) 반도체 메모리장치의 펌핑전압발생기
KR940017213A (ko) 반도체 기억장치
KR940004645A (ko) 반도체 기억장치
US4667312A (en) Charge pump method and apparatus
US4807190A (en) Semiconductor integrated circuit device
KR920013457A (ko) 반도체 기억장치
US3406346A (en) Shift register system
US5126968A (en) Content addressable semiconductor memory device and operating method therefor
CN100423128C (zh) 带有单元比率小的存储单元的半导体存储装置
US4161791A (en) Automatic refresh memory cell
US5357416A (en) Voltage generating circuit causing no threshold voltage loss by FET in output voltage
US6028780A (en) Two-phase clock charge pump with power regulation
US5940284A (en) Low voltage charge pump circuit
KR910014948A (ko) 반도체 기억 장치 및 데이타 처리장치
KR940007873A (ko) 반도체 메모리장치의 플레시 라이트 회로
US3798616A (en) Strobe driver including a memory circuit
KR100208443B1 (ko) 네가티브 전압 구동회로
KR880002182A (ko) 불휘발성반도체기억장치
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071207

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee