KR20180015305A - Nmos 금속 게이트 물질들, 그 제조 방법들, 및 금속계 전구체들을 사용하는 cvd 및 ald 프로세스들 장비 - Google Patents

Nmos 금속 게이트 물질들, 그 제조 방법들, 및 금속계 전구체들을 사용하는 cvd 및 ald 프로세스들 장비 Download PDF

Info

Publication number
KR20180015305A
KR20180015305A KR1020187003565A KR20187003565A KR20180015305A KR 20180015305 A KR20180015305 A KR 20180015305A KR 1020187003565 A KR1020187003565 A KR 1020187003565A KR 20187003565 A KR20187003565 A KR 20187003565A KR 20180015305 A KR20180015305 A KR 20180015305A
Authority
KR
South Korea
Prior art keywords
metal
gas
carbide
tantalum
rti
Prior art date
Application number
KR1020187003565A
Other languages
English (en)
Other versions
KR102180890B1 (ko
Inventor
세사드리 강굴리
스리니바스 간디코타
유 레이
신리앙 루
상호 유
훈 김
파울 에프. 마
메이 창
마이트레이 마하자니
패트리시아 엠. 리우
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20180015305A publication Critical patent/KR20180015305A/ko
Application granted granted Critical
Publication of KR102180890B1 publication Critical patent/KR102180890B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 실시예들은 일반적으로 금속-함유 물질들을 증착하기 위한 방법들과 그 조성들을 제공한다. 상기 방법들은, 열분해, CVD, 펄스-CVD 또는 ALD를 포함하는 기상 증착 프로세스에 의해, 금속, 금속 탄화물, 금속 규화물, 금속 질화물 및 금속 탄화물 유도체들을 형성하는 증착 프로세스들을 포함한다. 일 실시예에서, 10 초과의 유전상수를 가진 유전체 물질을 증착하는 단계, 유전체 물질에 내에 피쳐 데피니션을 형성하는 단계, 피쳐 데피니션의 측벽들과 바닥에 컨포멀하게 일함수 물질을 증착하는 단계, 및 피쳐 데피니션을 충진하도록 일함수 물질 상에 금속 게이트 충진 물질을 증착하는 단계를 포함하고, 일함수 물질은 화학식(MXY)을 가진 적어도 하나의 금속-할로겐화물 전구체를 반응시킴으로써 증착되며, 여기서, M은 탄탈륨, 하프늄, 티타늄 및 란타늄이고, X는 불소, 염소, 브롬 또는 요오드로 이루어진 군으로부터 선택된 할로겐화물이며, y는 3 내지 5인, 기판 프로세싱 방법이 제공된다.

Description

NMOS 금속 게이트 물질들, 그 제조 방법들, 및 금속계 전구체들을 사용하는 CVD 및 ALD 프로세스들 장비 {NMOS METAL GATE MATERIALS, MANUFACTURING METHODS, AND EQUIPMENT USING CVD AND ALD PROCESSES WITH METAL BASED PRECURSORS}
본 발명의 실시예들은 일반적으로 전자 소자(device) 프로세싱에 관한 것으로, 보다 구체적으로, 금속 함유 물질들을 위한 기상 증착 프로세스들 및 금속 함유 물질들의 조성들에 관한 것이다.
전자 소자 산업과 반도체 산업은, 표면적들이 갈수록 더 커지는 기판들 상에 증착되는 층들의 균일도를 증가시키면서, 제조 수율을 더 높이기 위한 노력을 계속하고 있다. 신물질들과 조합한 이러한 동일한 요인들이 또한 기판상의 단위 면적당 회로들의 더 높은 집적도를 제공한다. 회로 집적도가 증가할수록, 층 특성들과 관련한 프로세스 제어 및 더 큰 균일도에 대한 필요성이 커진다.
계속 개선되고 있는 몇몇 제조 분야들은 금속 게이트 전극들의 형성과 컨택트 배리어층(contact barrier layer)들의 증착을 포함한다. 게이트 전극들은 종종 실리콘계 물질들로 제조되지만, 텅스텐 또는 코발트와 같은 금속 물질들로 더 자주 제조된다. 그러나, 게이트 전극들을 위해 사용되는 물질들은 원하지 않는 전자적 특성들을 갖고 있었다. 탄탈륨 물질들이 배리어층들과 같은 반도체 구조들에서 사용되었으나, 탄탈륨 물질들로부터 이용가능한 다양한 전자적 특성들에도 불구하고, 탄탈륨 물질들은 금속 게이트 전극들의 형성을 위해서 오로지 거의 사용되지 않았다.
스퍼터링된(sputtered) 탄탈륨과 반응성 스퍼터링된(reactive sputtered) 탄탈륨 질화물로 형성된 게이트 물질층들은 적당한 전자적 특성들을 보여주었다. 예시적인 특성들은 높은 전도성, 높은 열적 안정성 및 이종 원자들의 확산에 대한 저항을 포함한다. 약 5:1의 높은 종횡비와 소형(예컨대, 약 90㎚의 폭)의 피쳐(features)들에서 또는 게이트 전극들로서 탄탈륨 물질들을 증착하기 위해 물리 기상 증착(PVD) 프로세스들이 사용된다.
반도체 구조들을 형성하기 위한 기술들의 발전은 이제, PVD를 원하지 않게 만들고 많은 CVD 프로세스들이 원하지 않는 결과들을 초래하게 하였던 전통적으로 바닥만을 증착하는 해법과는 대조적으로, 일함수 물질들 상의 게이트 전극들 및 하이 k(high k) 유전체 물질들 상의 일함수 물질들에 대해 바닥 및 측벽들 상의 컨포멀한(conformal) 증착을 요구한다. 또한, PVD 프로세스들은 이러한 크기와 종횡비에서 한계에 도달했을 것으로 여겨진다. 또한, PVD 프로세스를 사용할 때 탄탈륨 물질들에 대해 다양한 조성들이 매우 제한된다.
탄탈륨 물질들을 증착하기 위해 화학 기상 증착(CVD) 또는 원자 층 증착(ALD) 프로세스들에서 발견된 전통적인 탄탈륨 전구체들을 사용하는 시도들이 이루어져왔다. 다수의 CVD 및 ALD 프로세스들이 약 10:1 또는 그 초과의 종횡비들을 가진 45㎚ 폭의 피쳐들의 차세대 기술에서 사용될 것으로 예상된다. 또한, ALD 프로세스들은 언더컷(undercuts)들을 포함한 피쳐들 상에 탄탈륨 물질들을 증착하는 것을 PVD 프로세스들이 하는 것보다 더 용이하게 증착한다. TaCl5를 전구체로 사용하는 CVD 또는 ALD 프로세스들로부터의 탄탈륨 함유 필름들의 형성은 탄탈륨 물질들을 형성하기 위해 다양한 라디알계(radial based) 화학물들(예컨대, 원자 수소 또는 원자 질소)을 사용하는 3개나 되는 많은 처리(treatment) 사이클들을 필요로 할 수 있다. 또한, TaCl5를 사용하는 프로세스들은 탄탈륨 물질 내의 염소 오염물질들로 인해 곤란을 겪을 수 있다. 염소 오염물질들을 함유하지 않은 탄탈륨 물질들을 형성하기 위해 금속-유기 탄탈륨 전구체들이 사용될 수 있으나, 증착된 물질들이 높은 탄소 함량의 원하지 않는 특성으로 곤란을 겪을 수 있다. 금속 게이트 전극들에 대해 증착되는 다른 금속 물질들은 탄탈륨의 증착과 유사한 어려움들을 겪어왔다.
따라서, 배리어층과 아울러 금속 게이트 전극 등으로서 포함하여, 금속-함유 물질들을 기판 상에 증착하기 위한 프로세스가 요구된다.
본 발명의 실시예들은 일반적으로 기판 상에 금속-함유 물질을 증착하기 위한 방법들을 제공한다. 금속-함유 물질들은, 질소, 탄소, 실리콘 및/또는 알루미늄과 함께 더 도핑(doped)될 수 있는, 탄탈륨, 하프늄, 티타늄 및 란타늄-함유 물질들을 포함할 수 있다. 증착 프로세스는 열분해 프로세스들, 화학 기상 증착(CVD) 프로세스들, 펄스(pulsed) CVD 프로세스들, 원자 층 증착(ALD) 프로세스들과 아울러, PE-CVD 및 PE-ALD와 같은 플라즈마 강화(PE) 프로세스들을 포함할 수 있다.
일 실시예에서, 기판 프로세싱 방법은, 10 초과의 유전상수를 가진 유전체 물질을 증착하는 단계, 유전체 물질에 내에 피쳐 데피니션(feature definition)을 형성하는 단계, 피쳐 데피니션의 바닥과 측벽들에 컨포멀하게 일함수 물질을 증착하는 단계, 및 피쳐 데피니션을 충진(fill)하도록 상기 일함수 물질 상에 금속 게이트 충진 물질을 증착하는 단계를 포함하고, 일함수 물질은 화학식(MXY)을 가진 적어도 하나의 금속-할로겐화물 전구체를 반응시킴으로써 증착되며, 여기서, M은 탄탈륨, 하프늄, 티타늄 및 란타늄이고, X는 불소, 염소, 브롬 또는 요오드로 이루어진 군으로부터 선택된 할로겐화물이며, y는 3 내지 5이다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 본 명세서에 설명된 실시예들에 따라 금속 탄화물 물질을 증착하는 방법을 도시한 흐름도를 도시한다.
도 2a 및 도 2b는 본 명세서에 설명된 실시예들에 따라 게이트 전극들로서 사용된 금속 탄화물 물질들을 함유한 기판들의 단면도들을 도시한다.
도 3a는 본 명세서에 설명된 다른 실시예들에 따라 배리어층으로서 사용된 금속 탄화물을 함유한 다른 기판들의 단면도를 도시한다.
도 3b는 본 명세서에 설명된 실시예들에 따라 컨포멀한 게이트 전극들로서 사용된 금속 탄화물 물질들을 함유한 기판의 단면도를 도시한다.
도 4는 본 발명의 일 실시예에 따른 NMOS 및 PMOS 양태들을 가진 CMOS 구조의 개략도이다.
본 발명의 실시예들은 금속, 금속 탄화물(MCx), 금속 규화물(MSix), 금속 탄화물 규화물(MCxSiy), 금속 탄화물 질화물(MCxNy) 또는 금속 붕소화물(MBx)과 같은 금속-함유 물질을 기판 상에 증착하는 것을 제공한다. 금속-함유 물질들은 게이트 전극 구조를 위해서, 일함수 금속으로서, 그리고 선택적으로 금속 게이트 충진 물질로서 사용될 수 있다. 특히, 금속, 금속 탄화물, 금속 탄화물 규화물 및 금속 붕소화물 물질들은 금속 게이트 구조를 위해서 NMOS 물질로서 사용될 수 있다. 금속 탄화물 질화물 물질들은 게이트 전극 구조를 위한 PMOS 물질로서 사용될 수 있다. 일반적으로, 금속 탄화물 질화물들과 같은 질소 함유 물질들은 PMOS 구조들에 대해 바람직하고 NMOS 구조들에 대해 바람직하지 않다.
일 실시예에서, 본 명세서에 설명된 금속-함유 물질은 금속 게이트 구조에 사용될 수 있다. 예컨대, 도 3b는 본 명세서에 설명된 방법들에 의해 증착된 금속, 금속 탄화물 또는 금속 탄화물 규화물 물질을 함유한 금속-함유 게이트 전극(350)을 가진, 로직 애플리케이션에서 사용될 수 있는, 반도체 구조를 도시한다.
초기 피쳐 데피니션(355)이, 기판 상에 이전에 증착된 하이 k, 즉, 10 초과의 유전상수를 가진 유전체 물질(360) 내에 형성된다. 적합한 하이 k 유전체 물질들은 25 또는 그 초과의 유전상수를 가진 유전체 물질을 포함한다. 사용될 수 있는 일 군의 하이 k 유전체 물질(360)은 하나 또는 그 초과의 산화물 물질들을 포함한다. 적합한 산화물 물질들의 예들은 하프늄 산화물, 규산 하프늄, 하프늄 실리콘 옥시나이트라이드, 이들의 알루민산염, 또는 이들의 유도체들(derivatives) 또는 이들의 조합들을 포함한다. 다른 산화물 물질들은 란타늄 산화물, 규산 란타늄, 지르코늄 산화물, 규산 지르코늄 또는 이들의 조합들을 포함한다. 하나 또는 그 초과의 산화물 물질들은 또한 각각 지르코늄, 란타늄, 세륨, 티타늄 또는 이들의 조합들로 이루어진 군으로부터 선택된 물질과 함께 도핑될 수 있다.
*그 다음, 일함수 물질층(370)이 하이 k 유전체 물질(360) 내에 형성된 피쳐 데피니션 내에 컨포멀하게 증착된다. 그 다음, 금속 게이트 충진 물질(380)이 일함수 물질층(370) 상에 형성되고 피쳐 데피니션(355)을 충진한다.
일함수는 전자 볼트(eV)로 측정되는 물질 특성이며, 고체로부터 고체 표면 외부의 한 지점으로 전자를 제거하기 위해 필요한 에너지의 양 또는 페르미 준위로부터 진공으로 전자를 이동시키기 위해 필요한 에너지를 나타낸다. 실제로, 일함수값은 금속으로부터 하이-k 물질로 금속 전자를 이동시키기 위해 필요한 에너지의 양이다. 값은 이상적인 일함수에 가깝고, 유전체 물질에 증착되는 금속의 구조로 인해 가끔 변할 수 있는 것으로 여겨진다. 금속에 있어서, 일함수는 상수(constant)이고, 반도체 물질에 있어서, 일함수는 일반적으로 도펀트(dopant) 물질들로 간주되는 붕소나 인과 같은 다른 물질들의 추가에 의해 변화될 수 있다. 금속 게이트 전극 구조에 상이한 바람직한 일함수들을 가진 물질들을 사용할 때, 트랜지스터의 임계 전압(threshold voltage)이 변화될 수 있다.
본 명세서에 설명된 바와 같은 일함수 물질은 트랜지스터 구조에서 게이트 전극의 전기적 특성들과 같은 바람직한 특성들을 형성하기 위해 사용되며 일함수 물질 특성들을 가진 물질이다. 일함수 물질은, 트랜지스터의 금속 게이트 전극 구조에 일함수 물질의 특성들의 대부분의 효과를 제공하기 위해, 하이 k 유전체 물질 상에 또는 그의 근처에서 배치될 수 있다. 필요한 일함수는 하이 k 물질과, 소오스, 드레인 및 게이트의 도핑 유형과 양에 따라 좌우될 것이다. 따라서, 원하는 양을 얻기 위해서 일함수 금속의 조성이 변화되는 것이 필요할 수 있다. N-금속 평면 게이트 구조들의 일함수는 전형적으로 4.3eV와 같거나 또는 그 미만이어야 하지만, 더 높은 도핑이 허용 가능한, FinFET 게이트 구조들과 같은 비평면 게이트 구조들에 대한 일함수는 4.4eV와 같거나 또는 그 미만일 수 있다. 주어진 회로 디자인의 일함수는 허용되는 도핑량에 따라 좌우된다. 일함수 물질층(370)은 본 명세서에 설명된 금속-함유층들을 포함할 수 있으며, 본 명세서에 설명된 프로세스들에 의해 증착될 수 있다.
일함수 물질은 본 명세서에 설명된 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물, 금속 탄화물 질화물 또는 금속 붕소화물 물질일 수 있으며, 본 명세서에 설명된 프로세스들에 의해 증착될 수 있다. 게다가, 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물, 금속 탄화물 질화물 또는 금속 붕소화물 물질들은 알루미늄과 같은 다른 전도성 물질들을 함유할 수 있다. 적합한 일함수 물질들은 탄탈륨, 하프늄, 티타늄, 란타늄, 탄탈늄 탄화물, 하프늄 탄화물, 티타늄 탄화물, 란타늄 탄화물, 하프늄 규화물들, 탄탈륨 규화물들, 티타늄 규화물들, 란타늄 규화물들, 탄탈늄 탄화물 규화물, 하프늄 탄화물 규화물, 티타늄 탄화물 규화물, 란타늄 탄화물 규화물, 하프늄 알루미나이드 탄화물, 탄탈늄 알루미나이드 탄화물, 란타늄 알루미나이드 탄화물, 탄탈륨 탄화물 질화물, 탄탈륨 알루미나이드 질화물, 란타늄 붕소화물, 하프늄 붕소화물 또는 이들의 조합들로 이루어진 군으로부터 선택된 물질을 포함한다. 게다가, 일함수 물질은, 예컨대, 약 20Å 내지 약 80Å과 같은 약 20Å 또는 그 초과의 두께로, 예컨대 약 30Å의 두께로 증착될 수 있다.
도 3b에 도시된 바와 같이 게이트 전극(350)을 완성하기 위해 금속 게이트 충진 물질이 사용된다. 일함수 물질층(370)과 금속 게이트 충진 물질(380)은 게이트 전극(350)에 대해 바람직한 각각의 전도성에 따라 동일한 또는 상이한 물질일 수 있다. 일함수 물질과 상이한 금속 게이트 충진 물질이 사용되면, 금속 게이트 충진 물질은 금속 또는 금속 합금과 같은 전기 전도성 물질을 포함할 수 있다. 금속 게이트 충진 물질로서 사용하기 위한 금속 또는 금속 합금의 예들은 텅스텐, 알루미늄, 구리, 코발트 및 이들의 조합들과, 텅스텐, 알루미늄, 구리, 코발트 및 이들의 조합들의 합금들로 이루어진 군으로부터의 물질들을 포함한다.
일함수 물질과 동일하거나 실질적으로 동일한 금속 게이트 충진 물질이 사용되면, 금속 게이트 충진 물질(380)은 본 명세서에 설명된 금속, 금속 탄화물, 금속 탄화물 규화물, 금속 규화물, 금속 붕소화물 또는 금속 탄화물 질화물 물질들을 포함할 수 있으며, 본 명세서에 설명된 프로세스들에 의해 증착될 수 있다. 대안적으로, 일함수 물질층(370)과 금속 게이트 충진 물질(380) 모두는 본 명세서에 설명된 금속, 금속 탄화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 물질들로부터 선택된 상이한 물질들일 수 있다. 예컨대, 고유전상수 물질은 하프늄 산화물일 수 있고, 일함수 물질층(370)은 하프늄 탄화물일 수 있고, 게이트 충진 물질은 탄탈륨 탄화물일 수 있다. 게이트 충진 물질은 일함수 물질층과 동일하거나 그보다 더 작은 저항률(resistivity)을 가져야만 한다. 금속 탄화물 질화물들과 같은 질소 함유 물질들은 NMOS 구조들이 아닌, PMOS 구조들 또는 게이트 전극(350)에 대해 바람직하다.
선택적으로, 금속 게이트 충진 물질(380)의 증착 전에, 습윤층(wetting layer)이 증착될 수 있다. 습윤층은 코발트, 탄탈늄, 티타늄 및 이들의 조합들로 이루어진 군으로부터 선택된 금속 물질일 수 있다. 대안적으로, 또한 습윤층과 함께 사용될 수 있거나 습윤층으로서 수행할 수 있는 배리어층이 일함수 물질층 이전에 또는 이후에 증착될 수 있다. 배리어층은 충진 물질에 대해 임의의 적합한 배리어층, 즉, 텅스텐, 구리 및 알루미늄을 포함할 수 있으며, 탄탈늄 질화물, 티타늄 질화물, 텅스텐 질화물 및 이들의 조합들로 이루어진 군으로부터 선택된 금속-함유 물질일 수 있다. 일함수층(370) 이전에 증착된 배리어층이 층(365)에서 점선들로 도시되어 있다. 일함수층(370) 이후에 그러나 금속 게이트 충진 물질(380) 이전에 증착된 배리어층 및/또는 습윤층이 층(375)에서 점선들로 도시되어 있다. 각각의 배리어층 및/또는 습윤층은, 약 1Å 내지 약 20Å과 같이, 50Å 또는 그 미만의 두께로 증착될 수 있다.
전술한 프로세스는 상보형 금속 산화물 반도체(CMOS) 구조를 형성하기 위해 사용될 수 있으며, 특히, 상기 CMOS 구조의 n-도핑부(NMOS) 또는 상기 CMOS 구조의 p-도핑부(PMOS)를 위한 게이트 전극 또는 금속 게이트 전극층을 형성하기 위해 사용될 수 있고, 하이 k층, 캡핑층(capping layer) 및 금속 게이트 전극층의 증착을 수반하며, 이 모든 층들이 동일한 프로세싱 챔버 내에서 증착될 수 있다.
금속-함유 물질들은, 열분해, 화학 기상 증착(CVD), 펄스-화학 기상 증착(pulsed-CVD), 플라즈마 강화 화학 기상 증착(PE-CVD), 원격 플라즈마 강화 화학 기상 증착(RPE-CVD), 원자 층 증착(ALD), 플라즈마 강화 원자 층 증착(PE-ALD) 또는 이들의 조합들과 같은 다양한 증착 기술들에 의해 증착될 수 있다. 도 1과 그에 대응하는 설명은 증착 프로세스의 일 실시예에 대한 흐름도에 관한 것이며, 본 명세서에 설명된 본 발명의 양태들을 한정하는 것으로 해석되거나 간주되어서는 아니된다.
도 1은 금속-함유층을 형성하기 위해 사용될 수 있는 방법(100)에서의 프로세싱을 나타낸 흐름도를 도시하고 있다. 상기 금속-함유층은, 예컨대, 금속, 금속 탄화물 물질, 금속 규화물 물질, 금속 탄화물 규화물 물질 또는 금속 탄화물 질화물 물질일 수 있다. 프로세스(102) 동안에, 기판은 프로세스 챔버 내부에서 초기 증착 온도로 가열된다. 기판은 약 100℃ 내지 약 600℃, 바람직하게, 약 100℃ 내지 약 500℃, 더 바람직하게, 약 150℃ 내지 약 500℃ 범위 내의 온도로 가열될 수 있다. 본 명세서에 설명된 금속 할로겐화물 전구체들을 사용하는 증착에 적합한 온도들은, 약 150℃ 내지 약 425℃와 같은, 100℃ 내지 약 450℃일 수 있다.
하나의 중요한 전구체 특성은 양호한 증기압을 갖는 것이다. 증착 전구체들은 주위 온도 및 압력에서 기체, 액체 또는 고체 상태들을 가질 수 있다. 그러나, 프로세스 챔버 내부에서, 전구체들은 가스처럼 휘발(volatilized)될 수 있다. 프로세스 챔버는 약 1 mTorr 내지 약 100 Torr, 바람직하게, 약 1 Torr 내지 약 10 Torr, 더 바람직하게, 약 2 Torr 내지 약 5 Torr 범위 내로 가압된 제어된 환경을 갖는다. 일반적으로, 전구체들은 프로세스 챔버 속으로 전달되기 전에 예를 들어 약 실온 내지 약 200℃ 같은 온도에서 가열된다.
그 후, 프로세스(104)에서, 기판은 초기 유량을 가진 금속 할로겐화물 전구체 함유 가스에 노출된다. 금속-함유 물질들은 화학식(MXY)을 가진 적어도 하나(하나 또는 그 초과)의 금속-할로겐화물 전구체의 반응 프로세스에 의해 증착될 수 있으며, 여기서, M은 탄탈륨, 하프늄, 티타늄 및 란타늄으로 이루어진 군으로부터 선택된 금속이고, X는 불소, 염소, 브롬 및 요오드로 이루어진 군으로부터 선택된 할로겐화물이며, y는 3 내지 5이다. 금속 할로겐화물 전구체들은 탄탈륨 오염화물, 탄탈륨 오불화물, 탄탈륨 오브롬화물, 하프늄 사염화물, 란타늄 삼염화물 및 이들의 조합들로 이루어진 군으로부터 선택된 불소-함유 또는 염소-함유 할로겐화물 화합물일 수 있다.
프로세스(106)에서, 기판은 초기 유량을 가진 하나 또는 그 초과의 반응성 가스들에 또한 노출된다. 반응성 가스는 단일의 반응성 가스 또는 다양한 반응성 가스들의 조합들을 포함할 수 있다. 일반적으로, 반응성 가스는 할로겐화물과 반응할 수 있고 할로겐화물과 결합하며, 증착된 금속으로부터 할로겐화물을 제거한다. 일부 실시예들에서, 반응성 가스의 일부는 금속과 결합하고, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 및 금속 탄화물 질화물과 같은 금속 화합물을 형성한다. 반응성 가스는 할로겐화물 부분을 박리한 다음 금속 할로겐화물 전구체들과 반응시켜 일함수 금속을 형성하는 플라즈마 처리 프로세스를 또한 포함할 수 있다.
반응성 가스는 무질소(nitrogen-free) 반응성 가스일 수 있다. 대안적으로, 반응성 가스는 금속 탄화물 질화물 증착들을 위해 질소-함유 가스(예컨대, 암모니아)를 포함한 환원 가스(reducing gas)를 포함할 수 있다. 반응성 가스는 불활성 가스 또는 불활성 가스 플라즈마/라디칼들을 더 포함할 수 있다. 무질소 반응성 가스는 수소계 가스, 탄소-함유 반응성 가스, 실리콘-함유 반응성 또는 환원 가스 또는 이들의 조합들일 수 있다. 수소계 가스는, 예컨대, 플라즈마 또는 원격 플라즈마로부터의 수소 가스 또는 수소 가스 플라즈마/수소 라디칼들을 포함할 수 있다.
또한, 탄소-함유 반응성 가스는, 특히, 탄화물 증착들을 위해 사용될 수 있는, 메탄, 에틸렌, 에틴, 프로판, 프로펜, 프로핀, 부탄, 헥산, 헵탄, 옥탄, 노난, 데칸, 메탄 및 아세틸렌 플라즈마/라디칼들, 및 이들의 조합들과 같은 탄소-함유 환원 가스일 수 있다.
실리콘-함유 반응성 가스는 규화물들과 같이 실리콘-함유 물질 증착들을 위해 사용될 수 있다. 실리콘-함유 전구체들은 실란들과 유기실란들을 포함한다. 실란들은 실란(SiH4)과, 디실란(Si2H6), 트리실란(Si3H8) 및 테트라실란(Si4H10)과 같은 실험식(SixH(2x+2))을 가진 고차 실란들(higher silanes)과 아울러 다른 것들도 포함한다. 유기실란들은 실험식(RySixH(2x+2-y))을 가진 화합물들을 포함하며, 여기서, R은 독립적으로, 메틸실란((CH3)SiH3), 디메틸실란((CH3)2SiH2), 에틸실란((CH3CH2)SiH3), 메틸디실란((CH3)Si2H5), 디메틸디실란((CH3)2Si2H4), 헥사메틸디실란((CH3)6Si2), 트리스(디메틸아미노)실란(TDMAS) 및 이들의 조합들과 같은, 메틸, 에틸, 프로필 또는 부틸이다.
*반응성 가스는, 알루미늄계 반응성 화합물들, 예컨대, 트리메틸알루미늄(TMA, Al2Me6 또는 (AlMe3)2), 트리에틸알루미늄(Al2Et6, (AlEt3)2 또는 TEA), 디메틸알루미늄 수소화물(DMAH), 트리터셔리부틸(tritertiarybutyl) 알루미늄(TTBA), 알루미늄 수소화물(AlH3) 및 이들의 조합들을 더 포함할 수 있다. 게다가, 하기된 금속 탄화물 및 금속 규화물들 화합물들은 추가적인 금속 화합물과 함께 증착될 수 있다. 트리메틸알루미늄, 트리에틸알루미늄, 트리이소부틸 알루미늄, 디메틸 알루미늄 수소화물(DMAH), 트리테르트부틸 알루미늄, 알루미늄 수소화물, 알루미늄 삼염화물 및 이들의 조합들과 같은 알루미늄 전구체를 도입함으로써, 알루미늄이 본 명세서에 설명된 금속-함유 물질들과 함께 증착될 수 있다. 증착된 물질들에 알루미늄을 포함시키기 위해 수소계 플라즈마가 사용될 수 있다. 알루미늄을 포함한 증착된 금속-함유 물질들은, 특히, 하프늄 알루미늄 탄화물, 탄탈륨 알루미늄 탄화물, 티타늄 알루미늄 탄화물 및 란타늄 알루미늄 탄화물을 포함할 수 있다.
반응성 가스는, 예컨대, PMOS 구조들을 위해, 금속 탄화물 질화물들을 형성하는데 사용하기 위한 질소-함유 환원 가스일 수 있다. 질소-함유 환원 가스는 탄탈륨 탄화물 질화물 물질들과 같은 금속-함유 질화물 물질들을 증착하기 위해 사용될 수 있다. 질소-함유 환원 가스 또는 질소 전구체는 암모니아(NH3), 하이드라진(N2H4), 메틸 하이드라진((CH3)HN2H2), 디메틸 하이드라진((CH3)2N2H2), 티-부틸하이드라진(C4H9N2H3), 페닐하이드라진(C6H5N2H3), 다른 하이드라진 유도체들, 트리메틸아민, 디메틸아민 및 트리테르트부틸아민을 포함하는 아민들, 질소 플라즈마 소오스(예컨대, N2, N2/H2, NH3 또는 N2H4 플라즈마들), 2,2'-아조테르트부탄((CH3)6C2N2), 메틸아지드(CH3N3), 에틸아지드(C2H5N3), 트리메틸시릴아지드(Me3SiN3)와 같은 유기 또는 알킬 아지드들(azides), 무기 아지드들(예컨대, NaN3 또는 Cp2CoN3) 및 다른 적합한 질소 소오스들을 포함할 수 있다. 라디칼 질소 화합물들은 열, 고온-와이어들 및/또는 N3, N2, N, NH 또는 NH2와 같은 플라즈마에 의해 생성될 수 있다. 많은 예들에서, 질소-함유 가스는 암모니아를 함유한다.
붕소-함유 화합물들 또는 붕소 전구체들은 금속 붕소화물 탄화물 질화물, 금속 붕소화물 질화물, 금속 붕소화물 탄화물 또는 금속 붕소화물과 같이 붕소를 포함하는 금속-함유 물질들을 증착하기 위해 사용될 수 있다. 붕소 전구체들은 보란(BH3), 디보란(B2H6), 트리보란(B3H8), 테트라보란(B4H10), 트리메틸보란((CH3)3B), 트리에틸보란((CH3CH2)3B) 또는 이들의 유도체들을 포함하는 보란들 및 유기보란들을 포함한다. 예시적인 보란 전구체들은 디보란과 트리메틸보란을 포함한다.
기판이 반응성 가스에 10초 초과 내지 60초와 같이, 10초 또는 그 초과의 시간 동안 노출되면, 반응성 가스 노출은 침지(soak) 프로세스와 같은 전처리 프로세스로 간주될 수 있다. 침지 전처리 프로세스(soak pretreatment process)가 실시된다면, 바람직한 침지 전구체들은 실란, 디보란 및 이들의 조합들이다.
캐리어 가스가 또한 금속 할로겐화물 함유 가스 또는 반응성 가스와 조합될 수 있다. 증착 사이클들 동안에 또는 증착 사이클들 사이에서 챔버를 퍼징하기 위해 퍼지 가스가 또한 사용될 수 있다. 캐리어 가스와 퍼지 가스는 아르곤, 질소, 수소, 헬륨, 형성 가스(N2/H2) 또는 이들의 조합들일 수 있으며, 그 중 헬륨 및 아르곤과 같은 비반응성 무질소 가스들이 NMOS 증착 프로세스들을 위해 바람직하다.
전술한 임의의 증착 기술들을 사용하여, 프로세스(108) 동안, 금속 할로겐화물 함유 가스와 반응성 가스에 기판이 노출되는 동안, 기판 상에 금속-함유 물질이 형성된다. 프로세스(108)에서, 반응성 가스가 이전에 또는 동시에 기판에 노출되는 동안, 금속-함유 물질이 기판 상에 증착될 수 있다. NMOS 구조로서 사용하기 위해, 할로겐화물 함량이 최소이거나 없고 또한 무질소인 금속, 금속 탄화물들, 금속 규화물들 및 금속 탄화물 규화물들이 바람직하다. PMOS 구조에 대해, 할로겐화물 함량이 최소이거나 없는 질화물들이 바람직하다. 따라서, 금속-함유 물질의 일부로서 증착될 수 있는 금속들은 탄탈륨, 하프늄, 티타늄 및 란타늄이다. 일부 실시예들에서, 금속-함유 물질은 금속 할로겐화물 전구체로부터의 금속과 함께 알루미늄을 또한 포함할 수 있다. 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 물질들을 포함하는 금속-함유 물질들의 다양한 실시예들이 하기되어 있다.
일 실시예에서, 탄탈륨 또는 탄탈륨 탄화물 물질들이 탄탈륨 할로겐화물 전구체와 반응성 가스를 사용하는 화학 기상 증착 또는 원자 층 증착에 의해 증착될 수 있다. 그러한 전구체들의 예들은 탄탈륨 오염화물(TaCl5), 탄탈륨 오불화물(TaF5), 탄탈륨 오브롬화물(TaBr5) 또는 이들의 조합들을 포함한다. 탄탈륨 금속 물질을 형성하기 위한 반응성 가스는 수소 가스 플라즈마/라디칼들을 포함하는 본 명세서에 설명된 바와 같은 수소 환원 가스일 수 있다. 탄탈륨 탄화물을 형성하기 위한 반응성 가스는 에틸렌, 메탄, 에틸렌과 메탄의 혼합물을 포함할 수 있는 탄소-함유 반응성 가스들일 수 있고, 그리고 탄화물 증착들을 위한 반응성 가스들의 플라즈마들/라디칼들을 포함한다.
다른 실시예에서, 탄탈륨 규화물 물질이 전술한 것들과 같은 실리콘-함유 반응성 가스와 탄탈륨 전구체 가스를 포함하는 프로세스 가스에 기판을 노출시킴으로써 증착될 수 있다. 탄탈륨 규화물 물질은 탄탈륨 탄화물 규화물 물질을 증착하기 위해 전술한 것들과 같은 탄소-함유 반응성 가스를 더 포함할 수 있다. 그러한 실시예에서, 탄탈륨 전구체와 실란 전구체가 먼저 반응한 다음, 탄소-함유 전구체에 노출된다. N-금속 일함수로서 사용되는 TaSix 필름에 있어서, Ta/Si 비율은 대략 2.00이다.
증착 프로세스의 일 예에서, 기판 상에 단층(monolayer)을 형성하기 위해 프로세싱 챔버 속으로 탄탈륨 오불화물이 도입된 다음, 단층으로부터 할로겐화물 함유 화합물들을 제거하기 위해, 증착된 물질이 수소 가스의 플라즈마와 같은 환원 가스의 플라즈마에 노출된다. 환원 가스는 챔버 내에서 또는 원격 플라즈마 발생에 의해 형성될 수 있다. 그런 다음에, 할로겐화물 함량이 저감된 탄탈륨 금속의 노출된 물질은 탄탈륨 탄화물을 형성하기 위해 에틸렌과 같은 탄소-함유 물질에, 그리고/또는 탄탈륨 규화물 또는 탄탈륨 탄화물 규화물을 형성하기 위해 실란과 같은 실리콘-함유 물질에 더 노출될 수 있다. NMOS 구조들에서 사용하기 위해, 탄탈륨 탄화물에서 탄소 함량이 더 높은 것이 바람직하다.
일 실시예에서, 바람직한 일함수값을 제공하고 이후의 도펀트에 적합하도록 탄탈륨 금속이 증착될 수 있다. 약 1원자 퍼센트(at.%) 내지 약 3원자 퍼센트 미만과 같은 약 3원자 퍼센트 미만의 할로겐화물 원자들을 갖고 약 4.2의 일함수를 갖는 탄탈륨 금속층을 증착하기 위해 탄탈륨 오불화물(TaF5)이 사용될 수 있다. 증착 프로세스 동안에 또는 플라즈마 처리일 수 있는 증착후 처리의 일부로서, 본 명세서에 설명된 바와 같은 수소 가스 또는 알루미늄 환원제들을 사용함으로써 증착된 탄탈륨 층의 불소 함량이 약 3원자 퍼센트 미만의 범위까지 달성될 수 있다.
증착 프로세스의 다른 예에서, 기판 상에 단층을 형성하기 위해 프로세싱 챔버 속으로 탄탈륨 오염화물(TaCl5)이 도입된 다음, 증착된 물질이 수소와 같은 환원 가스의 플라즈마에 노출된다. 플라즈마는 챔버 내에서 또는 원격 플라즈마 발생에 의해 형성될 수 있다. 그런 다음에, 할로겐화물 함량이 저감된 탄탈륨 금속의 노출된 물질은, 원한다면, 규화물을 형성하기 위해 실리콘-함유 물질에, 또는 증착된 물질의 탄소 함량을 높이기 위해 에틸렌과 같은 탄소-함유 전구체에, 필요에 따라 더 노출될 수 있다.
일 실시예에서, 550℃에서 탄탈륨 오염화물(TaCl5)과 에틸렌 가스에 기판을 노출시키는 프로세스에 의해서, 탄탈륨 탄화물이 증착될 수 있다. 원한다면, 사이클 동안에, 에틸렌 가스 노출 후에 수소 플라즈마가 또한 사용될 수 있다. 수소 플라즈마는 필름에서 탄소 함량을 줄이는 것을 돕는다. 그러한 프로세싱 온도는 사용되는 각각의 물질들에 기초한 온도 한계들을 가질 수 있는 다층 증착 프로세스에서 효과적인 통합을 허용한다. TaC로 형성된 때에, N-금속 일함수에 있어서, Ta/C 비율은 대략 1.00이다.
다른 실시예에서, 반응성 가스와 하프늄 전구체 가스를 포함하는 프로세스 가스에 기판을 노출시킴으로써, 하프늄 금속 또는 하프늄 탄화물 물질이 증착될 수 있다. 그러한 하프늄 할로겐화물 전구체의 예는 하프늄 사염화물(HfCl4)이다. 반응성 가스들은 수소 가스 및/또는 하프늄 탄화물을 위한 탄소-함유 반응성 가스를 포함할 수 있다. 반응성 가스는, 본 명세서에 설명된 하프늄 물질들의 규화물들을 생성하기 위한, 전술한 바와 같은 실란들과 유기실란들 같은 실리콘-함유 가스를 더 포함할 수 있다. 예컨대, 하프늄 탄화물 실리콘 물질 증착에 있어서, 하프늄 전구체가 실리콘-함유 화합물에 노출될 수 있고, 그런 다음에 탄소-함유 화합물과 반응할 수 있다.
증착 프로세스의 일 예에서, 기판 상에 단층을 형성하기 위해 프로세싱 챔버 속으로 하프늄 사염화물(HfCl4)이 도입된 다음, 증착된 물질이 수소와 같은 환원 가스의 플라즈마에 노출된다. 플라즈마는 챔버 내에서 또는 원격 플라즈마 발생에 의해 형성될 수 있다. 그런 다음에 할로겐화물 함량이 저감된 하프늄 금속의 노출된 물질은, 예를 들어, 원한다면, 규화물을 형성하기 위해 실리콘-함유 물질에, 또는 증착된 물질의 탄소 함량을 높이기 위해 에틸렌과 같은 탄소-함유 전구체에, 필요에 따라 더 노출될 수 있다.
또 다른 실시예에서, 반응성 가스와 란타늄 전구체 가스를 포함하는 프로세스 가스에 기판을 노출시킴으로써, 란타늄 금속 또는 란타늄 탄화물 물질이 증착될 수 있다. 그러한 란타늄 할로겐화물 전구체의 예는 란타늄 삼염화물(LaCl3)이다. 반응성 가스들은 란타늄을 위한 수소 플라즈마/라디칼들을 포함하는 수소 가스 및/또는 란타늄 탄화물 물질을 위한 탄소-함유 반응성 가스 또는 란타늄 붕소화물 물질을 위한 붕소-함유 반응성 가스를 포함할 수 있다.
반응성 가스는 전술한 것들과 같은 실리콘-함유 반응성 가스와 란타늄 전구체 가스를 포함하는 프로세스 가스에 기판을 노출시킴으로써 란타늄 규화물 물질을 생성하기 위해 본 명세서에 설명된 바와 같은 실리콘-함유 가스를 더 포함할 수 있다. 란타늄 규화물 물질을 증착하기 위한 프로세스 가스는 란타늄 탄화물 규화물 물질을 증착하기 위해 전술한 것들과 같은 탄소-함유 반응성 가스를 더 포함할 수 있다. 예컨대, 란타늄 탄화물 실리콘 물질 증착에 있어서, 란타늄 전구체가 실리콘-함유 화합물들에 노출될 수 있고, 그런 다음에 탄소-함유 화합물과 반응할 수 있다.
또 다른 실시예에서, 반응성 가스와 티타늄 전구체 가스를 포함하는 프로세스 가스에 기판을 노출시킴으로써, 티타늄 금속 또는 티타늄 탄화물 물질이 증착될 수 있다. 그러한 티타늄 할로겐화물 전구체의 예는 티타늄 사염화물(TiCl4)과 티타늄 사불화물(TiF4)이다. 티타늄 금속 물질을 형성하기 위한 반응성 가스는 수소 가스 플라즈마/라디칼들을 포함하는 본 명세서에 설명된 바와 같은 수소 환원 가스일 수 있다. 티타늄 탄화물을 형성하기 위한 반응성 가스는 본 명세서에 설명된 바와 같은 탄소-함유 반응성 가스들일 수 있다.
또 다른 실시예에서, 티타늄 규화물 물질이 전술한 것들과 같은 실리콘-함유 반응성 가스와 티타늄 전구체 가스를 포함하는 프로세스 가스에 기판을 노출시킴으로써 증착될 수 있다. 티타늄 규화물 물질은 티타늄 탄화물 규화물 물질을 증착하기 위해 전술한 것들과 같은 탄소-함유 반응성 가스를 더 포함할 수 있다. 그러한 실시예에서, 티타늄 전구체와 실란 전구체가 먼저 반응한 다음, 탄소-함유 전구체에 노출된다.
특별히 전술한 실시예들에 부가하여, 프로세스(106) 동안에 증착 프로세스 내에서 금속-함유 물질들을 증착하기 위해 본 명세서에 설명된 반응성 가스들은 추가적인 물질들 및 반응성 가스들과 함께 증착될 수 있다. 다른 실시예들에서, 금속-함유 물질들은, 탄소 및/또는 질소에 부가하여 또는 그 대체물로서, 실리콘, 알루미늄, 인, 수소 및 다른 요소들을 함유할 수 있다.
금속 할로겐화물 전구체를 사용한 금속 또는 금속 탄화물 필름에 증착되는 할로겐화물 원자 퍼센트 농도를 3원자 퍼센트 미만과 같이 저감하거나 최소화하기 위해, 수소 플라즈마 처리와 같은 플라즈마 처리가 또한 사용될 수도 있다. 플라즈마 처리 이후, 할로겐화물 농도는 약 0.5 내지 3원자 퍼센트 미만 할로겐화물 원자들일 수 있다. 플라즈마 처리는 증착 프로세싱 시퀀스들을 위해 본 명세서에 설명된 바와 같은 플라즈마 가스 프로세스들 중 하나일 수 있다.
탄탈륨, 란타늄, 티타늄 및 하프늄에 대해 전술한 금속, 금속 탄화물들, 금속 규화물들, 금속 탄화물 규화물들 및 금속 탄화물 질화물들은 또한 알루미늄계 반응성 화합물들과의 반응에 의해 증착될 수 있다. 알루미늄 반응성 가스는 플라즈마 처리 프로세스의 대안으로서 TiCl4 및 TaCl5 가 증착된 물질과 같은 금속-할로겐화물 전구체가 증착된 물질로부터 할로겐화물 원자들의 제거를 허용한다. 알루미늄 반응성 가스는 염소 원자들과 반응하여 알킬 알루미늄 염화물들을 형성하며, 그런 다음에 알킬 알루미늄 염화물들이 제거된다. 할로겐화물 금속 전구체들이 있는 알루미늄 반응성 가스는 약 4원자% 미만과 같이 약 7원자 퍼센트(at.%) 미만의 할로겐화물 원자들을 가진 물질층들의 증착을 허용하는 것으로 관찰되었다. 예컨대, 탄탈륨 오불화물로부터 증착된 탄탈륨층이 트리에틸알루미늄(TEA)을 사용함으로써 증착된 물질의 할로겐화물 농도를 3원자 퍼센트 미만의 불소 원자들로 감소시키는 것으로 관찰되었다. 알루미늄 전구체와 반응할 때, 할로겐화물 농도는 0.5 내지 4원자 퍼센트 할로겐화물 원자들일 수 있다.
대안적으로, 알루미늄계 환원제들은 금속 및 금속 탄화물 증착 프로세스들에서 증착된 물질내로 도입되는 알루미늄을 제공할 수 있다. 예컨대, 알루미늄 반응성 가스들이 NMOS 물질로서 사용하기 위한 하프늄 알루미나이드(HfAl), 탄탈륨 알루미나이드(TaAl), 하프늄 알루미나이드 탄화물(HfAlCx) 또는 탄탈륨 알루미나이드 탄화물(TaAlCx)을 형성하기 위해 사용될 수 있으며, 증착된 물질들에서 약 10원자 퍼센트 내지 약 30원자 퍼센트와 같이, 최대 30원자 퍼센트의 탄소 함량/불순물을 제공할 수 있다.
본 명세서에 설명된 다른 것들과 탄탈륨 알루미나이드(TaAl)와 같은 다중-금속 화합물들은 또한 금속 합금들로 간주될 수 있다. 또한, 탄소 및 실리콘과 같은 추가적인 화합물들을 가진 다중-금속 화합물들은, 예컨대, 금속 탄화물 또는 금속 규화물들을 형성하도록, 합금의 금속 원자들 중 하나 또는 그 초과의 원자들에 결합된 탄소 또는 실리콘을 가진 금속 합금으로 간주될 수 있다. 예컨대, 탄탈륨 알루미나이드 탄화물(TaAlCx)은 알루미늄이 내부에 배치된 탄탈륨 탄화물로 간주될 수 있다. 알루미늄은 일부 물질 증착 프로세스들에 있어서 불순물들로 간주될 수 있다.
프로세스(108)는 화학 기상 증착 동시-유동(co-flow) 또는 순차적 유동(sequential flow)과 같은 다양한 프로세스 시퀀스들을 포함할 수 있다. 최소의 지속 기간들 동안 그러한 순차적 유동 사이클들을 반복하는 것은 원자 층 증착 반복 사이클을 초래할 것이다.
열분해 프로세스에 있어서, 금속 할로겐화물 전구체(및 임의의 캐리어 가스들)와 임의의 반응성 가스들이 필요에 따라 프로세싱 챔버 속으로 개별적으로 유동되거나 동시에 유동될 수 있다. 열분해 프로세스들은 약 100℃ 내지 약 600℃의 온도에서 실시될 수 있다. 화학 기상 증착 프로세스에 있어서, 금속 전구체(및 임의의 캐리어 가스들)와 임의의 반응성 가스들이 프로세싱 챔버 속으로 동시에 유동될 수 있다.
일 실시예에서, 순차적 유동 프로세스는 이화합물 유동 프로세스를 포함한다. 이화합물 유동 프로세스는 금속 할로겐화물 전구체와 임의의 수반하는 캐리어 가스들과 같은 제 1 화합물과, 본 명세서에 설명된 반응성 가스와 같은 제 2 화합물을 포함한다. 탄소-함유 가스 및 실리콘-함유 가스와 같은 듀얼 환원 가스들과 같은 추가적인 반응성 화합물들이 그들 사이에 선택적인 퍼지 가스와 함께 동시에 또는 순차적으로 도입될 수 있다. 플라즈마 프로세스를 나타내는 후속 프로세스들에서, 플라즈마 가스는 수소 가스, 수소 가스와 실란 가스의 혼합물, 또는 수소 가스와 에틸렌 가스의 혼합물일 수 있다. 플라즈마 프로세싱이 원자 층 증착 프로세스에서 임의의 상당량의 금속 전구체 가스를 포함할 것 같지 않지만, 플라즈마 프로세스 및 캐리어 가스들, 그리고 선택적으로 금속 할로겐화물 전구체 가스가 있을 때, 플라즈마가 갑자기 발생(struck)하게 된다. 또한, 플라즈마는 챔버 내부에서 형성될 수 있거나, 플라즈마 가스의 원격 플라즈마 소오스에 의해 발생될 수 있다.
본 명세서에 설명된 프로세스 시퀀스들에 앞서서, 기판 표면은 본 명세서에 설명된 바와 같은, 예컨대, 실란 또는 디보란인 환원제와 같은 반응제(reactive agent)로 전처리 될 수 있거나, "침지"될 수 있다. 전처리 프로세스는 약 10초 초과 내지 약 60초 동안 반응제에 기판을 노출시키는 단계를 포함한다.
일 프로세싱 시퀀스에서, 기판 표면상에 제 1 층 또는 제 1 단층을 형성하기 위해 프로세싱 챔버 속으로 제 1 전구체가 도입되고, 퍼지 가스를 사용하여 제 1 챔버 퍼지 프로세스가 실시되며, 제 2 층 또는 제 2 단층을 형성하기 위해 프로세싱 챔버 속으로 제 2 전구체가 도입되고, 퍼지 가스를 사용하여 제 2 챔버 퍼지 프로세스가 실시되며, 챔버 속으로 플라즈마 가스가 도입되어 플라즈마가 발생되고, 그런 다음에, 퍼지 가스를 사용하여 제 3 챔버 퍼지 프로세스가 실시된다. 원자 층 증착 프로세스에 있어서, 상기 프로세스는 1회의 사이클을 포함할 것이며, ALD 프로세스는 원하는 두께에 기초하여 2 내지 100회의 사이클들을 포함할 것이다. 제 1 전구체는 본 명세서에 설명된 바와 같은 금속 할로겐화물 전구체들일 수 있으며, 제 2 전구체는 본 명세서에 설명된 반응성/환원 화합물들 중 하나 또는 그 초과일 수 있다.
이 프로세싱 시퀀스의 예는, 물질의 단층을 증착하기 위해 프로세싱 챔버와 그 내부에 배치된 기판으로 하프늄 사염화물 전구체를 도입하는 단계, 프로세싱 챔버에서 하프늄 사염화물 전구체를 퍼징하는 단계, 증착된 물질과 반응하도록 트리에틸알루미늄 또는 트리테르트부틸 알루미늄과 같은 알루미늄 전구체를 도입하는 단계, 프로세싱 챔버에서 트리에틸알루미늄 또는 트리테르트부틸 알루미늄을 퍼징하는 단계, 및 증착된 물질을 하프늄 또는 하프늄 탄화물로 환원시키기 위해 수소 가스 플라즈마/라디칼들의 플라즈마를 인-시츄 또는 원격으로 제공하고 그런 다음에 챔버에서 수소 가스 플라즈마/라디칼들을 퍼징하는 단계를 포함한다. 이 프로세싱 시퀀스의 일부 실시예들에서, 오염을 더 줄이기 위해 필요한 경우에만 플라즈마가 추가될 수 있다.
또 다른 프로세싱 시퀀스에서, 기판 표면상에 제 1 층 또는 제 1 단층을 형성하기 위해 프로세싱 챔버 속으로 제 1 전구체가 도입되고, 퍼지 가스를 사용하여 제 1 챔버 퍼지 프로세스가 실시되며, 챔버 속으로 플라즈마 가스가 도입되어 플라즈마가 발생되고, 퍼지 가스를 사용하여 제 2 챔버 퍼지 프로세스가 실시되며, 제 2 층 또는 제 2 단층을 형성하기 위해 프로세싱 챔버 속으로 제 2 전구체가 도입되고, 그런 다음에 퍼지 가스를 사용하여 제 3 챔버 퍼지 프로세스가 실시된다. 원자 층 증착(ALD) 프로세스에 있어서, 상기 프로세스는 1회의 사이클일 것이며, ALD 프로세스는 원하는 두께에 기초하여 2 내지 200회의 사이클들을 포함할 것이다. 제 1 전구체는 본 명세서에 설명된 바와 같은 금속-할로겐화물 전구체들일 수 있으며, 제 2 전구체는 본 명세서에 설명된 반응성/환원 화합물들 중 하나 또는 그 초과일 수 있다.
이 프로세싱 시퀀스의 예는, 물질의 단층을 증착하기 위해 프로세싱 챔버와 그 내부에 배치된 기판으로 하프늄 사염화물 전구체를 도입하는 단계, 프로세싱 챔버에서 하프늄 사염화물 전구체를 퍼징하는 단계, 증착된 물질을 하프늄 또는 하프늄 탄화물로 환원시키기 위해 수소 가스 플라즈마/라디칼들의 플라즈마를 인-시츄 또는 원격으로 제공하는 단계, 챔버에서 수소 가스 플라즈마/라디칼들을 퍼징하는 단계, 증착된 물질과 반응하도록 트리에틸알루미늄 또는 트리테르트부틸 알루미늄과 같은 알루미늄 전구체를 도입하는 단계, 및 그런 다음에 프로세싱 챔버에서 트리에틸알루미늄 또는 트리테르트부틸 알루미늄을 퍼징하는 단계를 포함한다.
제 3 프로세싱 시퀀스에서, 기판 표면상에 제 1 층 또는 제 1 단층을 형성하기 위해 프로세싱 챔버 속으로 제 1 전구체가 도입되고, 퍼지 가스를 사용하여 제 1 챔버 퍼지 프로세스가 실시되며, 챔버 속으로 제 1 플라즈마 가스가 도입되어 제 1 플라즈마가 발생되고, 퍼지 가스를 사용하여 제 2 챔버 퍼지 프로세스가 실시되며, 제 2 층 또는 제 2 단층을 형성하기 위해 프로세싱 챔버 속으로 제 2 전구체가 도입되고, 챔버 속으로 제 2 플라즈마 가스가 도입되어 제 2 플라즈마가 발생되며, 그런 다음에 퍼지 가스를 사용하여 제 3 챔버 퍼지 프로세스가 실시된다. 원자 층 증착 프로세스에 있어서, 상기 프로세스는 1회의 사이클일 것이며, ALD 프로세스는 원하는 두께에 기초하여 2 내지 100회의 사이클들을 포함할 것이다. 제 1 전구체는 본 명세서에 설명된 바와 같은 금속 할로겐화물 전구체들일 수 있으며, 제 2 전구체는 본 명세서에 설명된 반응성/환원 화합물들 중 하나 또는 그 초과일 수 있다.
추가적인 프로세싱 시퀀스에서, 기판 표면상에 제 1 층 또는 제 1 단층을 형성하기 위해 프로세싱 챔버 속으로 제 1 전구체와 제 2 전구체가 동시에 유동되고, 퍼지 가스를 사용하여 제 1 챔버 퍼지 프로세스가 실시되며, 챔버 속으로 플라즈마 가스가 도입되어 플라즈마가 발생되고, 그런 다음에 퍼지 가스를 사용하여 제 2 챔버 퍼지 프로세스가 실시된다. 원자 층 증착 프로세스에 있어서, 상기 프로세스는 1회의 사이클일 것이며, ALD 프로세스는 원하는 두께에 기초하여 2 내지 100회의 사이클들을 포함할 것이다. 제 1 전구체는 본 명세서에 설명된 바와 같은 금속-할로겐화물 전구체들일 수 있으며, 제 2 전구체는 본 명세서에 설명된 반응성/환원 화합물들 중 하나 또는 그 초과일 수 있다.
다른 프로세싱 시퀀스에서, 기판 표면상에 제 1 층 또는 제 1 단층을 형성하기 위해 프로세싱 챔버 속으로 제 1 전구체가 도입되고, 퍼지 가스를 사용하여 제 1 챔버 퍼지 프로세스가 실시되며, 제 2 층 또는 제 2 단층을 형성하기 위해 프로세싱 챔버 속으로 제 2 전구체가 도입되어 플라즈마가 발생되고, 그런 다음에, 퍼지 가스를 사용하여 제 2 챔버 퍼지 프로세스가 실시된다. 원자 층 증착 프로세스에 있어서, 상기 프로세스는 1회의 사이클일 것이며, ALD 프로세스는 원하는 두께에 기초하여 2 내지 100회의 사이클들을 포함할 것이다. 제 1 전구체는 본 명세서에 설명된 바와 같은 금속-할로겐화물 전구체들일 수 있으며, 제 2 전구체는 본 명세서에 설명된 반응성/환원 화합물들 중 하나 또는 그 초과일 수 있다.
다른 프로세싱 시퀀스에서, 기판 표면상에 제 1 층 또는 제 1 단층을 형성하기 위해 프로세싱 챔버 속으로 제 1 전구체가 도입되고, 퍼지 가스를 사용하여 제 1 챔버 퍼지 프로세스가 실시되며, 제 2 층 또는 제 2 단층을 형성하기 위해 제 2 전구체가 프로세싱 챔버 속으로 도입되거나 상기 제 1 단층과 반응하고, 그런 다음에 퍼지 가스를 사용하여 제 2 챔버 퍼지 프로세스가 실시된다. 원자 층 증착 프로세스에 있어서, 상기 프로세스는 1회의 사이클일 것이며, ALD 프로세스는 원하는 두께에 기초하여 2 내지 100회의 사이클들을 포함할 것이다. 제 1 전구체는 본 명세서에 설명된 바와 같은 금속-할로겐화물 전구체들일 수 있으며, 제 2 전구체는 본 명세서에 설명된 반응성/환원 화합물들 중 하나 또는 그 초과일 수 있다. 프로세스 시퀀스에서, 기판을 프로세싱하기 위해 플라즈마가 사용되지 않았다.
다른 프로세싱 시퀀스에서, 기간(period of time) 동안 프로세싱 챔버 속으로 제 1 전구체가 도입된 다음, 유동이 중단된다. 그 다음, 기간 동안 프로세싱 챔버 속으로 제 2 전구체가 도입되고 제 1 전구체와 반응하여 기판 상에 층을 형성한다. 그런 다음에 제 2 전구체가 중단된다. 상기 프로세스 시퀀스는 1회의 사이클일 것이며, 프로세스는 원하는 두께에 기초하여 2 내지 100회의 사이클들을 포함할 것이다. 제 1 전구체는 본 명세서에 설명된 바와 같은 금속-할로겐화물 전구체들일 수 있으며, 제 2 전구체는 본 명세서에 설명된 반응성/환원 화합물들 중 하나 또는 그 초과일 수 있다.
다른 프로세싱 시퀀스에서, 프로세싱 챔버 속으로 제 1 전구체가 도입되고, 프로세싱 챔버 속으로 제 2 전구체가 연달아 유동되며, 제 1 전구체 유동이 펄싱(pulsed)된다. 제 1 전구체가 챔버 속으로 유동되고 그런 다음에 유동이 중단되는 것은 1회의 사이클일 것이며, 프로세스는 원하는 두께에 기초하여 2 내지 100회의 사이클들을 포함할 것이다. 제 1 전구체는 본 명세서에 설명된 바와 같은 금속-할로겐화물 전구체들일 수 있으며, 제 2 전구체는 본 명세서에 설명된 반응성/환원 화합물들 중 하나 또는 그 초과일 수 있다.
금속, 금속 탄화물 물질, 금속 규화물 물질, 금속 탄화물 규화물 물질, 또는 금속 탄화물 질화물 물질과 같은 금속-함유 물질의 조성은 프로세스(112) 또는 프로세스(114) 중 어느 하나로 진행하기 전에 프로세스(110) 동안에 결정될 수 있다. 원하는 조성이 얻어지지 않았으면, 방법(100)은 원하는 조성을 얻기 위해 특정 프로세스 파라미터들(예컨대, 증착 가스들의 유량 및/또는 증착 온도)을 조절하도록 프로세스(112)로 진행한다. 대안적으로, 일단 금속-함유 물질의 원하는 조성을 얻도록 프로세스 파라미터들이 교정(calibrated)되면, 방법(100)은 프로세스(114)로 진행한다.
프로세스(112) 동안에, 금속-함유 물질의 원하는 조성을 얻기 위해, 증착 온도와 아울러, 금속 할로겐화물-함유 가스 및 반응성 가스의 유량이 조절될 수 있다. 그 후, 금속-함유 물질을 형성하기 위해 프로세스(108)가 반복된다. 증착 온도는 열분해, CVD 프로세스들 또는 ALD 프로세스들과 같은 증착 프로세스 동안에 조절될 수 있다. 증착 온도의 조절은 금속-함유 물질 내의 원소 농도들을 변화시킬 수 있다. 예컨대, 금속 탄화물 물질 내의 탄소 농도를 낮추기 위해 증착 온도가 증대될 수 있다. 대안적으로, 금속 탄화물 물질 내의 탄소 농도를 높이기 위해 증착 온도가 낮춰질 수 있다. 일 실시예에서, 프로세스(108) 동안에 기판 또는 기판 페데스탈의 온도는 약 200℃ 내지 약 800℃, 바람직하게, 약 350℃ 내지 약 550℃, 더 바람직하게, 약 400℃ 내지 약 500℃ 범위 내일 수 있다. 또 다른 실시예에서, 기판은 약 100℃ 내지 약 600℃, 바람직하게, 약 100℃ 내지 약 500℃, 더 바람직하게, 약 150℃ 내지 약 500℃ 범위 내의 온도로 가열될 수 있다. 본 명세서에 설명된 금속 할로겐화물 전구체들을 사용하는 증착을 위한 적합한 온도들은 약 150℃ 내지 약 425℃와 같은 약 100℃ 내지 약 450℃일 수 있다.
또 다른 실시예에서, 특정 인터스티셜(interstitial)/원소성(elemental) 탄소 원자비(atomic ratio), 실리콘 원자비, 알루미늄 원자비, 또는 질소 원자비와 같은 금속-함유 물질의 원하는 조성을 얻기 위해, 금속 할로겐화물 전구체 가스 및/또는 반응성 가스들의 유량이 또한 조절될 수 있다. 원자비들은 할로겐화물 전구체 내의 금속 및 원하는 일함수 특성들에 따라 변할 것이다. 반응성 가스들의 유량은, 약 100sccm 내지 약 4,000sccm, 바람직하게, 약 300sccm 내지 약 3,000sccm, 더 바람직하게, 약 1,000sccm 내지 약 2,000sccm 범위 이내와 같이, 약 4,000sccm 또는 그 미만으로 각각 조절될 수 있다. 대안적으로, 반응성 가스들은, 약 50sccm 내지 약 2,000sccm, 바람직하게, 약 100sccm 내지 약 1,500sccm 범위 내의 유량을 가질 수 있다. 다양한 예들에서, 환원 가스는 약 100sccm, 500sccm, 1,000sccm 또는 1,500sccm의 유량을 가질 수 있다. 금속 할로겐화물 전구체 가스의 캐리어 가스의 유량은, 약 50sccm 내지 약 2,000sccm, 바람직하게, 약 100sccm 내지 약 1,000sccm, 더 바람직하게, 약 300sccm 내지 약 700sccm 범위 이내와 같이, 약 1,000sccm 또는 그 미만으로 조절될 수 있다. 반응성 가스가 또한 알루미늄 전구체들과 같은 전구체 가스이면, 이 또한 캐리어 가스 유량을 가질 것이다.
금속 할로겐화물 전구체 가스의 유량에 대한 반응성 가스들의 유량들은 약 1:1, 2:1, 3:1, 4:1, 5:1 또는 그 초과의 가스의 유량비를 가질 수 있다. 가스들의 유량들을 조절하고, 따라서 유량비들을 조절하는 것은 금속-함유 물질 내의 원소 농도들을 변화시킬 수 있다. 예컨대, 금속 탄화물 물질 내의 탄소 농도를 낮추기 위해 가스의 유량비가 증대될 수 있다. 대안적으로, 금속 탄화물 물질 내의 탄소 농도를 높이기 위해 가스의 유량비가 낮춰질 수 있다.
프로세스(114)에서, 금속 또는 금속-함유 물질의 원하는 두께가 달성되지 않으면, 방법은 프로세스(108)로 되돌아 간다. 일단 기판 상에 금속-함유 물질의 원하는 두께가 형성되면, 방법(100)은 중단된다. 금속-함유 물질의 전체 두께는 제조 애플리케이션의 특정 요구 사항들에 따라 좌우된다. 예컨대, 약 10Å 내지 약 1,000Å, 바람직하게, 약 40Å 내지 약 200Å 범위 내의 두께를 가진 금속-함유 게이트 전극을 형성하기 위해, 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 물질이 증착될 수 있다. 또 다른 예에서, 약 3Å 내지 약 200Å, 바람직하게, 약 5Å 내지 약 100Å, 더 바람직하게, 약 10Å 내지 약 50Å 범위 내의 두께를 가진 금속-함유 배리어층을 형성하기 위해, 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물이 증착될 수 있다.
일 프로세스의 예에서, 탄탈륨 탄화물, 하프늄 탄화물 또는 하프늄 규화물이 본 명세서에 설명된 구조들 내에 일함수 금속으로서 증착될 수 있다. 탄탈륨 탄화물, 하프늄 탄화물 또는 하프늄 규화물과 같은 NMOS 구조들을 위한 N-금속 게이트 타입들은 4.3eV 미만의 일함수들을 나타낼 수 있다. 탄탈륨 탄화물, 하프늄 탄화물 또는 하프늄 규화물은 도핑된 물질이 4.4eV 미만의 일함수를 나타내도록 허용하는 양으로, 이미 존재하지 않는다면, 탄소 또는 실리콘으로 더 도핑될 수 있다. 금속 탄화물 질화물 같은 PMOS 구조들을 위한 P-금속 게이트 타입들은 5.0 내지 5.1eV의 일함수들을 나타낼 수 있다. 탄소, 실리콘 또는 질소(또는 본 명세서에 설명된 다른 추가적인 물질들)의 도펀트들의 존재는 원하는 애플리케이션을 위해 원하는 일함수값을 제공하도록 일함수값의 변화를 허용한다. 증착된 탄화물과 규화물들에 할로겐화물과 같은 다른 원자들이 존재할 수 있으며, 여전히 유효한(effective) 일함수값을 제공한다.
일 실시예에서, 증착된 금속 탄화물 물질은 화학식(MCx)을 가질 수 있으며, 여기서, x는 약 0.5 내지 약 2의 범위 내이다. 증착된 금속 탄화물 물질은, 약 3:1 내지 약 5:1 같이, 약 2:1 또는 그 초과의 인터스티셜/원소성 탄소 원자비를 가질 수 있다. 또 다른 실시예에서, 증착된 금속 규화물 물질은 화학식(MSix)을 가질 수 있으며, 여기서, x는 약 0.05 내지 약 2의 범위 내이다. 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 붕소화물 층은, 3.5eV 내지 4.3eV 미만 같은, 약 4.3eV 미만의 일함수, 예컨대, 4.1eV 내지 4.3eV 미만의 일함수를 가질 수 있다. 또한, 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 붕소화물 층은, 2.5μΩ-㎝ 내지 1,000μΩ-㎝ 미만, 예컨대, 약 500μΩ-㎝, 또는 50 내지 200μΩ-㎝ 미만과 같은, 예컨대, 약 150μΩ-㎝의 저항률을 가질 수 있다. 일함수 저항률이 낮으면, 그런 다음에 일함수 금속이 또한 충진 물질로서 사용될 수 있다. 그러한 경우, 일함수 금속 저항률은 100μΩ-㎝ 미만일 수 있다. 일 실시예에서, 금속, 금속 탄화물, 금속 규화물 또는 금속 탄화물 규화물 층은 결정질 구조 또는 비정질 구조를 가지며 증착될 수 있다. 금속, 금속 탄화물, 금속 규화물 또는 금속 탄화물 규화물 층이, 도 3b에 도시된 바와 같이, NMOS 구조에서 일함수 물질과 함께과 같이, 배리어 물질로서 사용되면, 물질은 비정질 물질로서 바람직하게 증착된다.
결정질 구조에서, 두 가지 형태의 탄소가 금속 또는 금속 탄화물 물질 내에서 결합될 수 있다. 결정질 금속 또는 금속 탄화물은 인터스티셜 탄소를 가질 수 있으며, 인터스티셜 탄소는 금속 및 질소 원자들에 공유 결합으로 결합되고 결정질 구조의 격자 위치들 내에 개재하여(interstitially) 위치된다. 결정질 금속 또는 금속 탄화물은 또한 원소성 탄소를 가질 수 있으며, 원소성 탄소는 금속 및 질소 원자들에 물리적으로 결합되고(공유 결합으로 결합되지 않고) 결정질 구조의 격자 위치들 외부에 위치된다.
또한, 금속 또는 금속 탄화물 물질이 약 1×104Ω/sq 내지 1×106Ω/sq 범위 내의 시트 저항(sheet resistance)을 갖도록 탄소 및 질소 농도들이 변화될 수 있다.
도 3b에 도시된 실시예에 부가하여, 다른 구조들은 본 명세서에 설명된 본 발명의 실시예들에 따라 증착된 금속-함유 물질들을 포함할 수 있다. 일 실시예에서, 도 2a는, 로직 애플리케이션에서 사용될 수 있는, 기판(200a) 상에 본 명세서에 설명된 방법들에 의해 증착된 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 물질을 함유한 금속-함유 게이트 전극(210)을 도시한다. 기판(200a)은 기판 표면일 수 있거나 그 위에 배치된 유전체 층일 수 있는 층(202) 상에 형성되거나 증착된 소오스층(204a)과 드레인층(204b)을 포함한다. 일 예에서, 소오스층(204a)과 드레인층(204b)은 층(202) 속으로 이온들을 주입함으로써 형성될 수 있다. 소오스층(204a)과 드레인층(204b)의 세그먼트들은 게이트 절연층(206) 상에 형성된 금속-함유 게이트 전극(210)에 의해 브릿지(bridged)된다. 금속-함유 게이트 전극(210)의 양측에 오프셋층 또는 스페이서(spacer, 208)가 증착될 수 있다. 게이트 절연층(206)은 하프늄 산화물, 하프늄 실리케이트, 하프늄 실리콘 옥시나이트라이드, 이들의 알루민산염, 또는 이들의 유도체들 같은 유전체 물질을 함유할 수 있다. 스페이서(208)는 실리콘 질화물, 실리콘 옥시나이트라이드, 이들의 유도체들 또는 이들의 조합들을 함유할 수 있다.
또 다른 실시예에서, 도 2b는 플래시 애플리케이션에서 사용될 수 있는, 기판(200b) 상에 본 명세서에 설명된 방법들에 의해 증착된 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 물질을 함유한 금속-함유 게이트 전극(210)을 도시한다. 기판(200b)은 기판(200a)과 대부분의 피쳐들을 공유할 수 있으나, 금속-함유 게이트 전극(210) 상에 배치된 분리층(212) 상에 증착된 금속-함유 게이트 전극(214), 게이트 제어층을 또한 포함한다. 금속-함유 게이트 전극(214)은 본 명세서에 설명된 방법들에 의해 증착된 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 물질을 함유할 수 있다. 분리층(212)은 산화물-질화물(ON) 층상 물질 또는 산화물-질화물-산화물(ONO) 층상 물질과 같은 옥시나이트라이드, 실리콘 질화물(SiN) 층상 물질 또는 금속 규화물과 같은 규화물을 함유할 수 있다.
금속-함유 게이트 전극(210 또는 214)들에 함유된 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 물질은, 본 명세서에 설명된 금속 할로겐화물 전구체들을 사용하여, 열분해 프로세스, CVD 프로세스, 펄스-CVD 프로세스, PE-CVD 프로세스, ALD 프로세스, PE-ALD 프로세스, 또는 이들의 파생(derivatives) 프로세스들에 의해 형성될 수 있거나 증착될 수 있다. 약 40Å 내지 약 200Å와 같은, 약 10Å 내지 약 1,000Å 범위 내의 두께를 가진 금속-함유 게이트 전극(210 또는 214)들을 형성하기 위해 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 물질이 증착될 수 있다. 또 다른 실시예에서, 두께는 약 25Å 내지 약 70Å와 같은, 약 10Å 내지 약 300Å 범위 이내일 수 있다.
금속-함유 게이트 전극(210 또는 214)들은, 소오스층(204a)과 드레인층 사이의 금속-함유 게이트 전극(210)의 일함수 같은, 일함수를 더 잘 제어하기 위해 변화된 조성을 각각 가질 수 있다. 금속-함유 게이트 전극(210 또는 214)들은 금속을 함유할 수 있으며, 선택적으로, 탄소, 질소, 실리콘, 알루미늄, 붕소, 인 또는 이들의 조합들을 함유할 수 있다. 많은 예들에서, 금속-함유 게이트 전극(210 또는 214)들은 약 1×104Ω/sq 내지 1×106Ω/sq 범위 내의 시트 저항을 가질 수 있다. 그러나, 질소와 같은 물질 농도를 증대시키고 그리고/또는 금속 농도에 대한 탄소 농도를 감소시킴으로써 저항이 덜해지도록(to be less resistive) 금속-함유 게이트 전극(210 또는 214)들의 일함수가 조절될 수 있다. 일 예에서, 금속-함유 게이트 전극(210 또는 214)들은 시트 저항이 약 1×105Ω/sq를 초과하는, 바람직하게, 약 1×106Ω/sq 또는 그 초과인 금속 탄화물을 함유한다. 대안적으로, 질소와 같은 물질 농도를 감소시키고 그리고/또는 금속 농도에 대한 탄소 농도를 증대시킴으로써 저항이 더해지도록(to be more resistive) 금속-함유 게이트 전극(210 또는 214)들의 일함수가 조절될 수 있다. 또 다른 예에서, 금속-함유 게이트 전극(210 또는 214)들은, 약 1×104Ω/sq 또는 그 미만과 같은, 약 1×105Ω/sq 미만의 시트 저항을 갖는다.
또 다른 실시예에서, 도 3a는 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 물질이 금속-함유 배리어층(320)으로서 위에 증착될 수 있는 예시적인 구조를 가진 기판(300)을 도시한다. 기판(300)은 하나 또는 그 초과의 층일 수 있는 하층(302)과, 그 위에 배치된 유전체 층(304)을 포함한다. 에칭 기술들에 의해 유전체 층(304) 내에 비아(310)가 형성될 수 있거나, 비아(310)를 형성하며 유전체 층(304)이 증착될 수 있다. 비아(310)는 유전체 층(304)을 통해 하층(302)까지 연장한다. 비아(310)는 바닥 표면(312)과 벽 표면(314)들을 포함한다. 기판(300)의 필드(field)는 유전체 층(304)의 상부 표면(316)을 가로질러 연장한다.
금속-함유 배리어층(320)은 열분해, CVD, 펄스-CVD, PE-CVD, ALD 또는 PE-ALD와 같이 본 명세서에 설명된 증착 프로세스들을 채용함으로써 기판(300) 상에 형성될 수 있거나 증착될 수 있는 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물을 함유한다. 약 5Å 내지 약 100Å 같은, 약 3Å 내지 약 200Å, 또는 약 10Å 내지 약 50Å 범위 내의 두께를 가진 금속-함유 배리어층(320)을 형성하기 위해 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물이 증착될 수 있다.
금속-함유 배리어층(320)은 도 3a에 도시된 바와 같이 상부 표면(316)에 직접 증착될 수 있다. 대안적으로, 금속-함유 배리어층(320)이 증착되기 전에, 상부 표면(316)이 전처리될 수 있거나 그 위에 증착된 하나 또는 다수의 층들을 가질 수 있다(미도시). 예컨대, 상부 표면(316)과 금속-함유 배리어층(320) 사이에 접착층 또는 핵생성층(nucleation layer)이 증착될 수 있다. 또한, 금속층(322)을 증착하기 전에, 금속-함유 배리어층(320) 상에 추가적인 배리어층들, 핵생성층들 또는 시드층(seed layer)들이 증착될 수 있다(미도시). 접착층, 핵생성층, 시드층 또는 추가적인 배리어층은 티타늄, 탄탈륨, 텅스텐, 코발트, 루테늄, 이들의 질화물들, 이들의 규화물들 또는 이들의 합금들을 함유할 수 있으며, ALD, CVD 또는 PVD와 같은 증착 프로세스에 의해 형성될 수 있다. 금속-함유 배리어층(320)은, 예컨대, 전기도금 또는 ALD 기술들을 사용한 금속층(322)의 형성을 촉진하기 위해 시드층으로서 역할을 할 수 있다. 금속-함유 배리어층(320)이 나타내어야 하는 중요한 특징들은 우수한 프로세스 커버리지, 두께 균일성, 높은 전기 전도성 및 구리 및/또는 알루미늄 확산 억제력을 포함한다.
일 예에서, 금속-함유 배리어층(320)은 ALD 프로세스 동안에 금속 전구체 및 적어도 또 다른 전구체에 기판(300)을 순차적으로 노출시킴으로써 형성된다. 요구되지는 않지만, 금속-함유 배리어층(320)은 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물과 같은 다수의 화합물들의 단층들을 포함할 수 있다. 금속-함유 배리어층(320)은, 유전체층(304)의 상부 표면(316) 전체 뿐만 아니라 바닥 표면(312)과 벽 표면(314)을 덮도록, 비아(310)의 프로파일에 일치한다.
금속층(322)은 금속-함유 배리어층(320) 위에 증착되면서 비아(310)를 충진한다. 금속층(322)은 구리, 텅스텐, 알루미늄, 탄탈륨, 티타늄, 루테늄, 은, 이들의 합금들 또는 이들의 조합들을 포함하는 전도성 금속을 함유할 수 있다. 금속층(322)을 형성하기 위해 사용되는 증착 프로세스는 CVD, PVD, 무전해 도금, 전기도금 또는 이들의 조합들을 포함할 수 있다. 또한, 금속층(322)은, ALD 프로세스에 의해 형성된 시드층과 CVD 프로세스에 의해 형성되는 벌크층 또는 충진층과 같이, 다양한 증착 프로세스들에 의해 제조되는 층들의 조합을 포함할 수 있다.
일 예에서, 금속층(322)은, PVD, 무전해 도금 또는 전기도금으로 증착된 구리-함유 시드층과, CVD, 무전해 도금 또는 전기도금에 의해 증착된 구리-함유 벌크층을 포함한다. 또 다른 예에서, 금속층(322)은, ALD, PVD, 무전해 도금 또는 전기도금에 의해 증착된 루테늄-함유 시드층과, CVD, 무전해 도금 또는 전기도금에 의해 증착된 구리-함유 벌크층을 포함한다. 또 다른 예에서, 금속층(322)은, ALD, CVD 또는 PVD에 의해 증착된 텅스텐-함유 시드층과, CVD에 의해 증착된 텅스텐-함유 벌크층을 포함한다.
다른 예들에서, 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물에 대한 금속 게이트 애플리케이션들이 본 명세서에 설명된 증착 프로세스들에 의해 증착될 수 있다. 게이트층은 실리콘 옥시나이트라이드, 하프늄 산화물, 알루미늄 산화물 또는 이들의 조합들과 같은 게이트 물질을 함유할 수 있다. 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물이 본 명세서에 설명된 기상 증착 프로세스들에 의해 게이트층 상에 증착된다. 일반적으로, 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물은, 약 40Å 같이, 약 20Å 내지 약 200Å 범위 내의 두께로 게이트층 상에 증착된다. 이에 후속하여, 제 2 금속-함유층이 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물 상에 증착된다. 제 2 금속-함유층은 티타늄, 티타늄 질화물, 텅스텐, 탄탈륨, 루테늄 또는 이들의 조합들을 함유할 수 있으며, CVD, ALD, PVD, 전기화학적 도금 또는 무전해 도금 프로세스들에 의해 증착된다.
도 3b는 본 명세서에 설명된 방법들에 의해 증착된 금속, 금속 탄화물, 금속 규화물, 금속 탄화물 규화물 또는 금속 탄화물 질화물을 함유한 금속-함유 게이트 전극(350)을 가진, 로직 애플리케이션에서 사용될 수 있는, 반도체 구조를 도시한다. 게다가, 도 3b의 반도체 구조는 게이트 구조들을 가진 3차원 및 평면 트랜지스터들에서 사용될 수 있다. 3차원 트랜지스터들의 예들은 FinFET(초기 DELTA(싱글-게이트) 트랜지스터 디자인에 기초하여, 절연체 기술 기판 상의 실리콘 상에 구축된 비평면의 더블-게이트 트랜지스터) 또는 트리게이트(tri gate) 트랜지스터 구조를 포함한다.
도 4는 본 발명의 일 실시예에 따른 CMOS 구조(400)의 개략도이다. CMOS 구조(400)는 에피텍셜층(epitaxial layer, 404)이 위에 증착된 기판(402)을 포함할 수 있다. 에피텍셜층(404) 내에서, p-웰(406)과 n-웰(408)이 형성될 수 있다. p-웰(406) 위에, NMOS 구조(418)가 형성될 수 있다. NMOS 구조(418)는 소오스 전극(410A), 드레인 전극(410B), 하이 k층(412), 캡핑층(capping layer, 414) 및 게이트 전극(416)을 포함할 수 있다. 마찬가지로, n-웰(408) 위에 PMOS 구조(428)가 형성될 수 있다. PMOS 구조(428)는 소오스 전극(420A), 드레인 전극(420B), 하이 k층(422), 캡핑층(424) 및 게이트 전극(426)을 포함할 수 있다. NMOS 구조(418)는 분리 영역(430)에 의해 PMOS 구조(428)로부터 분리될 수 있다.
캡핑 층(414, 424)들은 게이트 전극(416, 426)들이 하이 k층(412, 422)들과 반응하지 못하도록 게이트 전극(416, 426)들과 하이 k층(412, 422)들 사이에 존재할 수 있다. 캡핑 층(414, 424)들은 임계 전압을 조정(tune)할 수 있다. 일 실시예에서, NMOS 구조(418) 내의 캡핑 층(414)은 PMOS 구조(428) 내의 캡핑 층(424)과 상이하다. NMOS 구조(418)에 있어서, 하이 k층(412)은 하프늄 산화물일 수 있으며, 게이트 전극(416)은 본 명세서에 설명된 바와 같은 금속 또는 금속 탄화물을 포함할 수 있다.
본 명세서에 설명된 증착 프로세스와 함께 사용될 수 있는 ALD 프로세스들과 ALD 증착 챔버들에 대한 상세한 설명이, 2002년 10월 25일자에 출원되고, 미국 출원공개 번호 제 2003-0121608 호로 공개된, 본원과 양수인이 동일한 미국 특허 번호 제 6,916,398 호, 및 미국 특허출원 번호 제 10/281,079 호에, 2006년 11월 6일자에 출원되고, 미국 출원공개 번호 제 2007-0119370 호로 공개된, 본원과 양수인이 동일한 미국 특허 번호 제 6,998,014 호와 아울러 미국 특허출원 번호 제 11/556,745 호에, 그리고 2006년 11월 6일자에 출원되고 미국 출원공개 번호 제 2007-0128864 호로 공개된 미국 특허출원 번호 제 11/556,763 호에 더 설명되어 있다. 전구체들을 예열하기 위한 증발기(vaporizer) 또는 앰플에 대한 상세한 설명이, 2006년 8월 24일자에 출원되고 미국 출원공개 번호 제 2007-0067609 호로 공개된, 본원과 양수인이 동일한 미국 특허 번호 제 6,905,541 호, 제 6,915,592 호 및 제 7,186,385 호와 아울러 미국 특허출원 번호 제10/590,448 호에, 그리고 2005년 10월 7일자에 출원되고 미국 출원공개 번호 제 2007-0079759 호로 공개된 미국 특허출원 번호 제11/246,890 호에 설명되어 있다. 전구체들을 프로세스 챔버로 전달하기 위한 시스템에 대한 상세한 설명이, 2003년 11월 3일자에 출원되고 미국 출원공개 번호 제 2005-0095859 호로 공개된, 본원과 양수인이 동일한 미국 특허 번호 제 6,955,211 호, 및 미국 특허출원 번호 제 10/700,328 호에 설명되어 있다.
본 명세서에 사용된 바와 같은 "기판 표면" 또는 "기판"은 임의의 기판 또는 제조 프로세스 동안에 필름 프로세싱이 실시되는 기판 상에 형성된 물질 표면을 의미한다. 예컨대, 프로세싱이 실시될 수 있는 기판 표면은 단결정질, 다결정질 또는 비정질 실리콘, 인장(strained) 실리콘, 실리콘 온 인슐레이터(SOI), 도핑된 실리콘, 실리콘 게르마늄, 게르마늄, 비화 갈륨, 유리, 사파이어, 실리콘 산화물, 실리콘 질화물, 실리콘 옥시나이트라이드, 및/또는, SiOxCy 같은, 예컨대, 캘리포니아주 산타 클라라에 소재한 어플라이드 머티어리얼 인코포레이티드로부터 입수할 수 있는 BLACK DIAMOND® 로우-k 유전체와 같은 탄소 도핑된 실리콘 산화물들과 같은 물질들을 포함한다. 기판들은, 200㎜ 또는 300㎜ 직경의 웨이퍼들과 아울러, 직사각형 또는 정사각형의 판유리들 같이 다양한 치수를 가질 수 있다. 다른 언급이 없다면, 본 명세서에 설명된 예들 및 실시예들은 200㎜ 직경 또는 300㎜ 직경을 가진 기판들 상에서 실시된다.
본 명세서에 설명된 프로세스들의 실시예들은 금속 탄화물 질화물 물질들, 금속 질화물 물질들, 이들의 유도체들, 이들의 합금들 및 다른 금속-함유 물질들을 많은 기판들과 표면들 상에 증착하기 위해 사용될 수 있다. 본 발명의 실시예들이 유용할 수 있는 기판들은, 이에 한정되는 것은 아니지만, 결정질 실리콘(예컨대, Si<100> 또는 Si<111>), 실리콘 산화물, 인장 실리콘, 실리콘 게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼들 및 패턴화된 또는 패턴화되지 않은 웨이퍼들과 같은 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 폴리싱, 에칭, 환원, 산화, 수산화, 어닐링 및/또는 베이킹하기 위한 전처리 프로세스에 노출될 수 있다.
예들
본 명세서에 설명된 금속 탄화물 물질들과 같은 금속-함유 물질들은 하기된 실제 및 가상 예들에서 다양한 증착 프로세스들에 의해 형성될 수 있다. 금속 탄화물 물질들, 층들 또는 필름들의 증착은, 금속 게이트 전극들, 배리어층들, 접착층들을 위해서 사용될 수 있고, 컨택트 애플리케이션과 아울러, 다양한 로직, 플래시 및 DRAM 애플리케이션들에서 사용되는 다른 부품들로서 사용될 수 있다.
탄탈륨 할로겐화물 전구체(TaF5 및/또는 TaCl5)와 같은 금속 전구체들은, 증착 챔버로 유동하기 전에 증발기, 기포기 또는 앰플에서 가열될 수 있다. 금속 전구체는 적어도 약 60℃와 같이, 적어도 약 50℃, 더 바람직하게, 약 60℃ 내지 약 85℃, 예컨대 약 65℃의 온도로 가열될 수 있다. 예열된 금속 전구체는 금속 전구체가 실온에 있었던 것보다 더 철저하게 캐리어 가스 내에서 유지된다. 증착 프로세스 동안에 예시적인 기판 온도 또는 기판 페데스탈은 약 200℃ 내지 약 800℃, 바람직하게, 약 350℃ 내지 약 550℃, 더 바람직하게, 약 400℃ 내지 약 500℃ 범위 내에 있다. 증착 챔버는 국부적으로 변하지만, 기판 온도와 유사한 온도를 갖는다. 증착 챔버는 약 1 mTorr 내지 약 100 Torr, 바람직하게, 약 1 Torr 내지 약 10 Torr, 더 바람직하게, 약 2 Torr 내지 약 5 Torr 범위 내로 가압된 제어된 환경을 갖는다. 다른 예들에서, 본 명세서에 설명된 프로세스 동안에 다른 온도들과 압력들이 사용될 수 있음이 이해되어야 한다.
예 1: PE - ALD
PE-ALD 프로세스에 의해 기판 상에 탄탈륨 층이 증착될 수 있다. 기판과 기판 페데스탈은 약 250℃의 온도로 가열되었다. PE-ALD 사이클 동안에, 기판은 탄탈륨 할로겐화물 전구체, TaF5, 아르곤 퍼지 가스, 수소 플라즈마 가스에 순차적으로 노출되었으며, 플라즈마가 발생되고, 아르곤 퍼지 가스에 노출되었다. PE-ALD 사이클은 기판을 탄탈륨 전구체 가스에 약 5초 동안, 그리고 퍼지 가스에 약 2초 동안, 그리고 400와트의 플라즈마가 발생된 수소 가스에 약 10초 동안 노출하였다. 탄탈륨 전구체 가스는 아르곤 캐리어 가스의 약 250sccm에서 TaF5의 약 3sccm의 유량을 가졌다. 약 20초동안 지속되는 각각의 사이클에서 약 0.5Å씩 20회의 사이클들에 의해 약 10Å의 최종 두께로 탄탈륨 물질이 기판 상에 증착되었다.
탄탈륨 물질의 조성 분석은 약 20초의 플라즈마 노출 후 100Å 평균 층 두께에 대하여 130μΩ-㎝ 내지 200μΩ-㎝ 미만과 같은, 200μΩ-㎝ 미만의 저항을 제공하였다. 증착된 층은 15.5/㎤ 초과의 밀도, 베타상(beta phase) 탄탈륨 구조, 및 5%미만의 산소 원자량과 1%미만의 불소 원자량을 갖는 것으로 관찰되었다. 일부 영역들에서, 순수 탄탈륨으로 간주될 수 있는 100μΩ-㎝ 미만의 저항이 일부 100Å 평균 층 두께 영역들에 대하여 관찰되었다.
예 2: ALD
ALD 프로세스에 의해 기판 상에 하프늄 알루미나이드 탄화물 층이 증착될 수 있다. 기판과 기판 페데스탈은 약 500℃의 온도로 가열되었다. ALD 사이클 동안에, 기판은 하프늄 할로겐화물 전구체, HfCl4, 질소 퍼지 가스, 알루미늄 전구체, 트리에틸알루미늄(TEA), 트리테르트부틸 알루미늄(TTBA) 및/또는 트리메틸알루미늄(TMA) 및 제 2 질소 가스 퍼지에 순차적으로 노출되었다. ALD 사이클은 기판을 하프늄 전구체 가스에 약 10초 동안, 질소 가스 퍼지에 약 10초 동안 노출하였으며, 기판을 TEA 및/또는 TTBA에 약 5초 동안, 그런 다음에 질소 가스 퍼지에 5초 동안 노출하였다. 하프늄 전구체 가스는 아르곤 캐리어 가스의 약 250sccm에서 HfCl4의 약 2sccm의 유량을 가졌다. TEA 및/또는 TTBA 전구체는 약 30mg/분의 유량을 가졌다. 약 20초동안 지속되는 각각의 사이클에서 약 2Å 내지 약 3Å씩 100회의 사이클들에 의해 약 200 내지 300Å의 최종 두께로 하프늄 알루미나이드 물질이 기판 상에 증착되었다. 하프늄 탄화물 물질의 조성 분석은, 100Å 평균 층 두께에 대하여 800 내지 900μΩ-㎝와 같은, 1,000μΩ-㎝ 미만의 저항을 제공하였다. 증착된 층은 약 35원자%의 하프늄 원자 퍼센트, 약 15원자%의 알루미늄, 약 45원자%의 탄소 및 약 5원자%의 산소를 갖는 것으로 관찰되었다.
예 3: PE - ALD
ALD 프로세스에 의해 기판 상에 하프늄 알루미나이드 층이 증착될 수 있다. 기판과 기판 페데스탈은 약 500℃의 온도로 가열되었다. ALD 사이클 동안에, 기판은 하프늄 할로겐화물 전구체, HfCl4, 질소 퍼지 가스, 알루미늄 전구체, 트리에틸알루미늄(TEA) 및/또는 트리테르트부틸 알루미늄(TTBA) 및 제 2 질소 가스 퍼지에 순차적으로 노출되었으며, ALD 사이클들 중 하나 또는 그 초과의 사이클 이후에 수소의 플라즈마에 노출되었다. ALD 사이클은 기판을 하프늄 전구체 가스에 약 10초 동안, 질소 가스 퍼지에 약 10초 동안 노출하였으며, 기판을 TEA 및/또는 TTBA에 약 5초 동안, 그런 다음에 질소 가스 퍼지에 5초 동안 노출하였다. 하프늄 전구체 가스는 아르곤 캐리어 가스의 약 250sccm에서 HfCl4의 약 2sccm의 유량을 가졌다. 알루미늄 전구체는 약 30mg/분의 유량을 가졌다. 플라즈마 가스가 2000sccm의 유량으로 도입되었고, 약 10초 동안 플라즈마가 발생되었다.
예 4: PE - ALD
ALD 프로세스에 의해 기판 상에 하프늄 알루미나이드 층이 증착될 수 있다. 기판과 기판 페데스탈은 약 500℃의 온도로 가열되었다. ALD 사이클 동안에, 기판은 하프늄 할로겐화물 전구체, HfCl4, 질소 퍼지 가스, 플라즈마 프로세스, 알루미늄 전구체, 트리에틸알루미늄(TEA) 및/또는 트리테르트부틸 알루미늄(TTBA) 및 제 2 질소 가스 퍼지에 순차적으로 노출되었다. ALD 사이클은 기판을 하프늄 전구체 가스에 약 10초 동안, 질소 가스 퍼지에 약 10초 동안 노출하였으며, 기판을 수소 플라즈마에 약 5초 동안 노출하였고, 기판을 알루미늄 전구체에 5초 동안 노출하였으며, 그런 다음에 질소 가스 퍼지를 5초 동안 실시하였다. 하프늄 전구체 가스는 아르곤 캐리어 가스의 약 250sccm에서 HfCl4의 약 2sccm의 유량을 가졌다. 알루미늄 전구체는 약 30mg/분의 유량을 가졌다. 플라즈마 가스가 2000sccm의 유량으로 도입되었고, 약 10초 동안 플라즈마가 발생되었다.
예 5: ALD
ALD 프로세스에 의해 기판 상에 탄탈륨 탄화물 층이 증착될 수 있다. 기판과 기판 페데스탈은 약 550℃의 온도로 가열되었다. 100회의 ALD 사이클들 동안에, 기판은 탄탈륨 할로겐화물 전구체, TaCl5, 질소 퍼지 가스, 에틸렌 전구체, 및 제 2 질소 가스 퍼지에 순차적으로 노출되었다. ALD 사이클은 기판을 탄탈륨 전구체 가스에 약 5초 동안, 질소 가스 퍼지에 약 2초 동안 노출하였으며, 기판을 에틸렌에 5초 동안 노출하였고, 그런 다음에 질소 가스 퍼지에 2초 동안 노출하였다. 탄탈륨 전구체 가스는 아르곤 캐리어 가스의 약 250sccm에서 TaCl5의 약 2sccm의 유량을 가졌다. 에틸렌 전구체는 약 1000sccm의 유량을 가졌다. 에틸렌이 TaCl5와 반응하여 C2H4Cl2를 형성하고, 이는 TaC 필름을 남기고 펌핑된 것으로 여겨진다. 약 14초동안 지속되는 각각의 사이클에서 약 1Å 미만씩 100회의 사이클들에 의해 약 100Å의 최종 두께로 탄탈륨 탄화물 물질이 기판 상에 증착되었다. Ta/C비는 약 0.90이었다.
예 6: 펄스 CVD
펄스 화학 기상 증착 프로세스에 의해 기판 상에 탄탈륨 탄화물 층이 증착될 수 있다. 100회의 사이클들 동안에, 기판은 탄탈륨 할로겐화물 전구체, TaCl5, 질소 퍼지 가스, 에틸렌 전구체, 및 제 2 질소 가스 퍼지에 순차적으로 노출되었다.
예 7: ALD
펄스 화학 기상 증착 프로세스에 의해 기판 상에 탄탈륨 규화물 층이 증착될 수 있다. 100회의 ALD 사이클들 동안에, 기판은 탄탈륨 할로겐화물 전구체, TaCl5, 질소 퍼지 가스, 실란 전구체 및/또는 디실란, 및 제 2 질소 가스 퍼지에 순차적으로 노출되었다. 기판과 기판 페데스탈은 약 425℃의 온도로 가열되었다. 실란이 TaCl5와 반응하여 Si2H2Cl2 또는 HCl을 형성하고, 이는 이후에 TaSi 필름을 남기고 펌핑된 것으로 여겨진다. 형성된 탄탈륨 규화물 필름은 1.75의 Ta/Si비를 갖는다. 유사한 실시예에서, 약 350℃로 온도를 감소시킴으로써, Ta/Si비는 0.90이었다.
예 8: ALD
펄스 화학 기상 증착 프로세스에 의해 기판 상에 탄탈륨 탄화물 알루미나이드 층이 증착될 수 있다. 100회의 ALD 사이클들 동안에, 기판은 탄탈륨 할로겐화물 전구체, TaCl5, 질소 퍼지 가스, 알루미늄 전구체, 트리에틸알루미늄(TEA), 및 제 2 질소 가스 퍼지에 순차적으로 노출되었다. TEA가 TaCl5와 반응하여 알루미늄 알킬(akyl) 염화물을 형성하고, 이는 이후에 TaCxAly 필름을 남기고 펌핑된 것으로 여겨진다. 기판과 기판 페데스탈은 약 300℃의 온도로 가열되었다. 형성된 탄탈륨 탄화물 알루미나이드 필름은 약 1.00의 Ta/C비를 갖는다. 증착된 층은 약 37.60원자%의 탄탈륨 원자 퍼센트, 약 15.50원자%의 알루미늄, 및 약 37.50원자%의 탄소를 갖는 것으로 관찰되었다.
유사한 실시예에서, 약 350℃로 온도를 증대시킴으로써, Ta/C비는 약 0.90이었다. 350℃의 증착 온도에서, 증착된 탄탈륨 탄화물 알루미나이드 필름은 약 36.35원자%의 탄탈륨 원자 퍼센트, 약 17.80원자%의 알루미늄, 및 약 40.25원자%의 탄소를 갖는 것으로 관찰되었다.
이번엔 약 400℃로 온도를 다시 증대시킴으로써, Ta/C비는 약 0.79이었다. 400℃의 증착 온도에서, 증착된 층은 약 33.30원자%의 탄탈륨 원자 퍼센트, 약 22.30원자%의 알루미늄, 및 약 42.30원자%의 탄소를 갖는 것으로 관찰되었다.
특정 실시예들과 관련하여 본 발명이 설명되었으나, 당업자는 반응 조건들, 예컨대, 온도, 압력, 필름 두께 등에 대한 다양한 변경들이 대체될 수 있으며, 증착되는 가스들의 시퀀스와 본 명세서에 포함되는 것으로 의도되는 것임을 인지할 것이다. 예컨대, 순차적인 증착 프로세스는 상이한 초기 시퀀스를 가질 수 있다. 초기 시퀀스는 탄탈륨 전구체 가스가 프로세싱 챔버 속으로 도입되기 전에 질소-함유 가스에 기판을 노출하는 단계를 포함할 수 있다. 게다가, 탄탈륨 탄화물 질화물 층이 컨택트들에 대한 확산 배리어로서 기능함과 아울러, 회로들의 다른 피쳐들을 위해 채용될 수 있다. 따라서, 본 발명의 범위는 전술한 상세한 설명에 기초하지 않아야 한다. 그 대신, 본 발명의 범위는 본 명세서에 나열된 특허청구범위에 기초하여, 그 등가물들의 전체 범위를 포함하여, 결정되어야 한다.
전술한 설명은 본 발명의 실시예들에 관한 것이나, 본 발명의 기본적인 범위를 벗어나지 않고 본 발명의 다른 및 추가적인 실시예들이 안출될 수 있으며, 그 범위는 하기된 특허청구범위에 의해 결정된다.

Claims (15)

  1. 기판 프로세싱 방법으로서,
    10 초과의 유전상수를 가진 유전체 물질을 증착하는 단계;
    상기 유전체 물질에 피쳐 데피니션(feature definition)을 형성하는 단계;
    상기 피쳐 데피니션의 바닥과 측벽들 상에 컨포멀하게(conformally) 일함수 물질(work function material)을 증착하는 단계; 및
    상기 피쳐 데피니션을 충진하도록 상기 일함수 물질 상에 금속 게이트 충진 물질을 증착하는 단계를 포함하고,
    상기 일함수 물질은 화학식(MXY)을 가진 적어도 하나의 금속-할로겐화물 전구체를 반응시킴으로써 증착되며, 여기서, M은 탄탈륨, 하프늄, 티타늄 및 란타늄이고, X는 불소, 염소, 브롬 또는 요오드로 이루어진 군으로부터 선택된 할로겐화물이며, y는 3 내지 5인,
    기판 프로세싱 방법.
  2. 제 1 항에 있어서,
    상기 일함수 물질은 4.4eV 미만의 일함수와 1,000μΩ-㎝ 미만의 저항을 가진,
    기판 프로세싱 방법.
  3. 제 1 항에 있어서,
    상기 금속 게이트 충진 물질과 상기 일함수 물질은 동일한 물질인,
    기판 프로세싱 방법.
  4. 제 1 항에 있어서,
    상기 금속 게이트 충진 물질은 알루미늄, 텅스텐, 구리, 코발트 또는 그 조합들인,
    기판 프로세싱 방법.
  5. 제 1 항에 있어서,
    상기 일함수 물질은 란타늄계 물질, 하프늄계 물질, 지르코늄계 물질, 탄탈륨계 물질, 티타늄계 물질 또는 그 조합들인,
    기판 프로세싱 방법.
  6. 제 5 항에 있어서,
    상기 일함수 물질은 탄소, 질소, 실리콘, 알루미늄 또는 그 조합들을 더 포함할 수 있는,
    기판 프로세싱 방법.
  7. 제 1 항에 있어서,
    상기 일함수 물질은, x가 약 0.5 내지 약 2의 범위 내인 화학식(MCx)을 가진 금속 탄화물 물질, 또는 x가 약 0.05 내지 약 2의 범위 내인 화학식(MSix)을 가진 금속 규화물 물질 중 하나인,
    기판 프로세싱 방법.
  8. 제 1 항에 있어서,
    상기 금속 할로겐화물 전구체는 탄탈륨 오염화물, 탄탈륨 오불화물, 하프늄 사염화물, 란타늄 삼염화물, 티타늄 사염화물, 티타늄 사불화물 또는 그 조합들인,
    기판 프로세싱 방법.
  9. 제 1 항에 있어서,
    상기 금속-할로겐화물 전구체의 반응 프로세스는 무질소(nitrogen-free) 수소계 가스, 무질소 탄소-함유 가스 또는 무질소 실리콘-함유 가스를 더 포함하는,
    기판 프로세싱 방법.
  10. 제 9 항에 있어서,
    상기 일함수 물질은 탄탈늄 탄화물, 하프늄 탄화물, 란타늄 탄화물, 하프늄 규화물들, 탄탈륨 규화물들, 란타늄 규화물들, 탄탈늄 규화물 탄화물, 하프늄 규화물 탄화물, 란타늄 규화물 탄화물, 하프늄 알루미나이드 탄화물, 탄탈늄 알루미나이드 탄화물, 란타늄 알루미나이드 탄화물, 탄탈륨 탄소 질화물, 탄탈륨 알루미나이드 질화물, 란타늄 붕소화물, 하프늄 붕소화물 또는 그 조합들을 포함하는,
    기판 프로세싱 방법.
  11. 제 1 항에 있어서,
    상기 금속-할로겐화물 전구체의 반응 프로세스는 알루미늄계 전구체와의 반응을 더 포함하는,
    기판 프로세싱 방법.
  12. 제 1 항에 있어서,
    상기 금속-할로겐화물 전구체의 반응 프로세스는,
    상기 금속 할로겐화물 전구체를 증착하는 단계;
    상기 금속 할로겐화물 전구체를 수소 가스 플라즈마에 노출시키는 단계; 및
    할로겐화물 농도를 할로겐화물 원자들의 4원자% 미만으로 낮추는 단계를 더 포함하는,
    기판 프로세싱 방법.
  13. 제 1 항에 있어서,
    상기 반응 프로세스 동안 기판 온도는 약 150℃ 내지 약 425℃인,
    기판 프로세싱 방법.
  14. 제 1 항에 있어서,
    상기 반응 프로세스는,
    상기 프로세싱 챔버 속으로 금속 할로겐화물 전구체를 도입하여 상기 기판 표면 상에 제 1 층 또는 제 1 단층을 형성하는 단계;
    퍼지 가스를 사용하여 상기 금속 할로겐화물 전구체를 퍼징(purge)하는 단계;
    상기 프로세싱 챔버 속으로 무질소 반응 가스를 도입하여 제 2 층 또는 제 2 단층을 형성하는 단계;
    상기 퍼지 가스를 사용하여 상기 무질소 반응 가스를 퍼징하는 단계;
    상기 프로세싱 챔버 속으로 플라즈마 가스를 도입하는 단계; 및
    플라즈마를 발생시키고, 상기 프로세싱 챔버로부터 상기 플라즈마 가스를 퍼징하는 단계
    의 하나 또는 그 초과의 순차적 사이클들을 포함하는 원자 층 증착 프로세스인,
    기판 프로세싱 방법.
  15. 제 1 항에 있어서,
    상기 반응 프로세스는,
    상기 프로세싱 챔버 속으로 금속 할로겐화물 전구체를 도입하여 상기 기판 표면 상에 제 1 층 또는 제 1 단층을 형성하는 단계;
    퍼지 가스를 사용하여 상기 금속 할로겐화물 전구체를 퍼징하는 단계;
    상기 프로세싱 챔버 속으로 무질소 반응 가스를 도입하는 단계;
    플라즈마를 발생시켜 제 2 층 또는 제 2 단층을 형성하는 단계; 및
    상기 퍼지 가스를 사용하여 상기 무질소 반응 가스를 퍼징하는 단계
    의 하나 또는 그 초과의 순차적 사이클들을 포함하는 원자 층 증착 프로세스인,
    기판 프로세싱 방법.
KR1020187003565A 2010-04-26 2011-04-25 Nmos 금속 게이트 물질들, 그 제조 방법들, 및 금속계 전구체들을 사용하는 cvd 및 ald 프로세스들 장비 KR102180890B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US32799510P 2010-04-26 2010-04-26
US61/327,995 2010-04-26
PCT/US2011/033820 WO2011139642A2 (en) 2010-04-26 2011-04-25 Nmos metal gate materials, manufacturing methods, and equipment using cvd and ald processes with metal based precursors

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127030798A Division KR20130062935A (ko) 2010-04-26 2011-04-25 Nmos 금속 게이트 물질들, 그 제조 방법들, 및 금속계 전구체들을 사용하는 cvd 및 ald 프로세스들 장비

Publications (2)

Publication Number Publication Date
KR20180015305A true KR20180015305A (ko) 2018-02-12
KR102180890B1 KR102180890B1 (ko) 2020-11-19

Family

ID=44816161

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127030798A KR20130062935A (ko) 2010-04-26 2011-04-25 Nmos 금속 게이트 물질들, 그 제조 방법들, 및 금속계 전구체들을 사용하는 cvd 및 ald 프로세스들 장비
KR1020187003565A KR102180890B1 (ko) 2010-04-26 2011-04-25 Nmos 금속 게이트 물질들, 그 제조 방법들, 및 금속계 전구체들을 사용하는 cvd 및 ald 프로세스들 장비

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127030798A KR20130062935A (ko) 2010-04-26 2011-04-25 Nmos 금속 게이트 물질들, 그 제조 방법들, 및 금속계 전구체들을 사용하는 cvd 및 ald 프로세스들 장비

Country Status (5)

Country Link
US (2) US8642468B2 (ko)
KR (2) KR20130062935A (ko)
CN (2) CN105390381B (ko)
TW (2) TWI536451B (ko)
WO (1) WO2011139642A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026711A (ko) * 2018-08-30 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속층들을 위한 형성 및 인시츄 에칭 공정들
US11424317B2 (en) 2019-10-21 2022-08-23 Samsung Electronics Co., Ltd. Method of manufacturing metal nitride film and electronic device including metal nitride film

Families Citing this family (332)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
JP5087657B2 (ja) * 2009-08-04 2012-12-05 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US8592305B2 (en) * 2011-11-15 2013-11-26 Applied Materials, Inc. Doping aluminum in tantalum silicide
TWI563111B (en) 2011-12-16 2016-12-21 Applied Materials Inc Film deposition using tantalum precursors
CN103205805B (zh) * 2012-01-11 2016-05-04 中国科学院微电子研究所 一种单晶立方形氮化碳薄膜的制备方法
TWI586828B (zh) * 2012-02-10 2017-06-11 財團法人國家同步輻射研究中心 原子層沈積之摻雜方法
KR101909205B1 (ko) 2012-04-20 2018-10-17 삼성전자 주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
TWI623100B (zh) * 2012-06-13 2018-05-01 聯華電子股份有限公司 半導體結構及其製程
TW201408810A (zh) * 2012-07-12 2014-03-01 Applied Materials Inc 用於沉積貧氧金屬膜的方法
EP2695966B1 (en) * 2012-08-06 2018-10-03 IMEC vzw ALD method
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9064857B2 (en) 2012-12-19 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. N metal for FinFET
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
CN103072971B (zh) * 2013-03-04 2014-07-09 南京航空航天大学 Scdd及cdc制备装置
US9607904B2 (en) * 2013-03-11 2017-03-28 Intermolecular, Inc. Atomic layer deposition of HfAlC as a metal gate workfunction material in MOS devices
WO2014164742A1 (en) * 2013-03-11 2014-10-09 Intermolecular, Inc Atomic layer deposition of hfaic as a metal gate workfunction material in mos devices
US8841182B1 (en) * 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US9166014B2 (en) 2013-06-06 2015-10-20 GlobalFoundries, Inc. Gate electrode with stabilized metal semiconductor alloy-semiconductor stack
US9685371B2 (en) 2013-09-27 2017-06-20 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
EP3084033B1 (en) * 2013-12-18 2023-05-10 IMEC vzw Method of producing transition metal dichalcogenide layer and materials
WO2015117150A1 (en) * 2014-02-03 2015-08-06 Tokyo Electron Limited INTEGRATION OF ALD BARRIER LAYER AND CVD Ru LINER FOR VOID-FREE Cu FILLING
KR102195139B1 (ko) 2014-02-20 2020-12-24 삼성전자주식회사 반도체 장치의 제조 방법
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
WO2015147203A1 (ja) * 2014-03-28 2015-10-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
US9418903B2 (en) * 2014-05-21 2016-08-16 Globalfoundries Inc. Structure and method for effective device width adjustment in finFET devices using gate workfunction shift
CN105336615B (zh) * 2014-07-08 2018-06-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
KR102262887B1 (ko) * 2014-07-21 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105448812A (zh) * 2014-07-23 2016-03-30 中国科学院微电子研究所 半导体器件制造方法
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
EP2979991A1 (en) 2014-07-31 2016-02-03 Greif International Holding BV. Multilayer material, fire protection mat with said multilayer material and transport and storage container assembly comprising said fire protection mat.
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10002936B2 (en) * 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US9449887B2 (en) 2014-12-08 2016-09-20 Globalfoundries Inc. Method of forming replacement gate PFET having TiALCO layer for improved NBTI performance
EP3038140B1 (en) 2014-12-22 2017-11-22 IMEC vzw Method for tuning the effective work function of a metal
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10199230B2 (en) * 2015-05-01 2019-02-05 Applied Materials, Inc. Methods for selective deposition of metal silicides via atomic layer deposition cycles
CN106298663B (zh) * 2015-05-22 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN107836034B (zh) * 2015-06-05 2022-07-19 东京毅力科创株式会社 用于互连的钌金属特征部填充
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10090396B2 (en) 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures
US10204790B2 (en) 2015-07-28 2019-02-12 Asm Ip Holding B.V. Methods for thin film deposition
US11421321B2 (en) 2015-07-28 2022-08-23 Asm Ip Holding B.V. Apparatuses for thin film deposition
US10118828B2 (en) 2015-10-02 2018-11-06 Asm Ip Holding B.V. Tritertbutyl aluminum reactants for vapor deposition
CN105296955A (zh) * 2015-10-16 2016-02-03 北京印刷学院 一种等离子体增强原子层沉积铜薄膜的方法
TWI740848B (zh) * 2015-10-16 2021-10-01 荷蘭商Ａｓｍ智慧財產控股公司 實施原子層沉積以得閘極介電質
US9799745B2 (en) * 2015-10-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition methods and structures thereof
US9972694B2 (en) 2015-10-20 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition methods and structures thereof
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
KR101755465B1 (ko) * 2015-11-16 2017-07-07 현대자동차 주식회사 연료전지용 분리판의 코팅 방법 및 연료전지용 분리판
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10147799B2 (en) 2016-01-15 2018-12-04 Taiwan Semiconductor Manufacturing Company Limited Method of fabricating tantalum nitride barrier layer and semiconductor device thereof
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) * 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
JP6774800B2 (ja) * 2016-07-06 2020-10-28 株式会社Ｓｃｒｅｅｎホールディングス 半導体装置の製造方法
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
CN107731740B (zh) * 2016-08-12 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
CN108074801B (zh) * 2016-11-08 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10487398B2 (en) * 2016-12-04 2019-11-26 Applied Materials, Inc. Synthesis of metal nitride thin films materials using hydrazine derivatives
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US10153156B2 (en) * 2016-12-15 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma enhanced atomic layer deposition
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102553784B1 (ko) * 2017-03-30 2023-07-12 인텔 코포레이션 랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10490649B2 (en) * 2017-05-30 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with adhesion layer
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11189482B2 (en) 2017-06-12 2021-11-30 Ulvac, Inc. Thin film formation method
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102295721B1 (ko) * 2017-09-08 2021-08-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102403729B1 (ko) * 2017-11-03 2022-05-30 삼성전자주식회사 집적 회로 소자 및 그의 제조 방법
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US10566435B2 (en) * 2018-04-06 2020-02-18 International Business Machines Corporation Gate stack quality for gate-all-around field-effect transistors
CN111989762A (zh) 2018-04-19 2020-11-24 应用材料公司 经由气相沉积调谐p金属功函数膜的功函数
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US20190348369A1 (en) * 2018-05-10 2019-11-14 Mehul B. Naik Method and apparatus for protecting metal interconnect from halogen based precursors
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US11164725B2 (en) * 2018-06-11 2021-11-02 Beijing E-town Semiconductor Technology Co., Ltd. Generation of hydrogen reactive species for processing of workpieces
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112335021A (zh) * 2018-06-22 2021-02-05 应用材料公司 金属膜的催化沉积
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10971366B2 (en) * 2018-07-06 2021-04-06 Applied Materials, Inc. Methods for silicide deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US20200071825A1 (en) * 2018-08-28 2020-03-05 Applied Materials, Inc. Methods Of Depositing Metal Carbide Films
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
KR20200038184A (ko) 2018-10-01 2020-04-10 에이에스엠 아이피 홀딩 비.브이. 기판 유지 장치, 장치를 포함하는 시스템, 및 이를 이용하는 방법
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
CN110349839B (zh) * 2019-06-21 2021-03-12 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
TW202142733A (zh) 2020-01-06 2021-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 反應器系統、抬升銷、及處理方法
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) * 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11527621B2 (en) * 2020-08-05 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Gate electrode deposition and structure formed thereby
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
JP7159254B2 (ja) * 2020-09-18 2022-10-24 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
TW202233884A (zh) * 2020-12-14 2022-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成臨限電壓控制用之結構的方法
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
US20230002888A1 (en) * 2021-07-01 2023-01-05 Applied Materials, Inc. Method of depositing metal films
US11908893B2 (en) * 2021-08-30 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
CN115637419A (zh) * 2022-10-12 2023-01-24 厦门中材航特科技有限公司 一种钽-碳化钽复合涂层的制备方法及其制品
CN115584486A (zh) * 2022-10-12 2023-01-10 厦门中材航特科技有限公司 一种碳化钽涂层制品及制备方法
US20240266414A1 (en) * 2023-02-07 2024-08-08 Applied Materials, Inc. Multi-vt integration scheme for semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
KR20030009093A (ko) * 2001-07-19 2003-01-29 삼성전자 주식회사 원자층 적층 방법과 이를 이용한 박막 적층 방법 및금속층 적층 방법
US20040259303A1 (en) * 2003-01-14 2004-12-23 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US20060240665A1 (en) * 2002-07-17 2006-10-26 Sang-Bom Kang Methods of producing integrated circuit devices utilizing tantalum amine derivatives
US20090149012A1 (en) * 2004-09-30 2009-06-11 Brask Justin K Method of forming a nonplanar transistor with sidewall spacers

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0643248B2 (ja) * 1987-09-18 1994-06-08 科学技術庁金属材料技術研究所長 遷移金属ほう化物繊維の製造法
US6139922A (en) * 1999-05-18 2000-10-31 Gelest, Inc. Tantalum and tantalum-based films formed using fluorine-containing source precursors and methods of making the same
KR100465761B1 (ko) 2002-06-17 2005-01-13 삼성전자주식회사 탄탈륨 질화막을 포함하는 반도체 배선 구조 및 그 형성방법
KR100466309B1 (ko) 2002-05-21 2005-01-13 삼성전자주식회사 반도체 장치의 금속층 형성 방법 및 장치
US20030017697A1 (en) * 2001-07-19 2003-01-23 Kyung-In Choi Methods of forming metal layers using metallic precursors
US7098131B2 (en) 2001-07-19 2006-08-29 Samsung Electronics Co., Ltd. Methods for forming atomic layers and thin films including tantalum nitride and devices including the same
US7105444B2 (en) 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
KR100502407B1 (ko) 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
KR100476926B1 (ko) 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
TW559917B (en) * 2002-09-24 2003-11-01 Univ Nat Chiao Tung Gate structure of metal oxide semiconductor field effect transistor
US7198820B2 (en) * 2003-02-06 2007-04-03 Planar Systems, Inc. Deposition of carbon- and transition metal-containing thin films
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US6943097B2 (en) * 2003-08-19 2005-09-13 International Business Machines Corporation Atomic layer deposition of metallic contacts, gates and diffusion barriers
JP2005086185A (ja) * 2003-09-11 2005-03-31 Tokyo Electron Ltd 成膜方法
US7148548B2 (en) * 2004-07-20 2006-12-12 Intel Corporation Semiconductor device with a high-k gate dielectric and a metal gate electrode
US7126199B2 (en) * 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
US7563701B2 (en) 2005-03-31 2009-07-21 Intel Corporation Self-aligned contacts for transistors
JP4455427B2 (ja) * 2005-06-29 2010-04-21 株式会社東芝 半導体装置及びその製造方法
JP4854245B2 (ja) * 2005-09-22 2012-01-18 東京エレクトロン株式会社 半導体装置の製造方法
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
JP2009026997A (ja) * 2007-07-20 2009-02-05 Renesas Technology Corp 半導体装置およびその製造方法
US20090035946A1 (en) 2007-07-31 2009-02-05 Asm International N.V. In situ deposition of different metal-containing films using cyclopentadienyl metal precursors
US7678298B2 (en) 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7585762B2 (en) 2007-09-25 2009-09-08 Applied Materials, Inc. Vapor deposition processes for tantalum carbide nitride materials
US7875519B2 (en) * 2008-05-21 2011-01-25 Intel Corporation Metal gate structure and method of manufacturing same
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US8012817B2 (en) * 2008-09-26 2011-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor performance improving method with metal gate
US8367563B2 (en) * 2009-10-07 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for a gate replacement process
US8138543B2 (en) * 2009-11-18 2012-03-20 International Business Machines Corporation Hybrid FinFET/planar SOI FETs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
KR20030009093A (ko) * 2001-07-19 2003-01-29 삼성전자 주식회사 원자층 적층 방법과 이를 이용한 박막 적층 방법 및금속층 적층 방법
US20060240665A1 (en) * 2002-07-17 2006-10-26 Sang-Bom Kang Methods of producing integrated circuit devices utilizing tantalum amine derivatives
US20040259303A1 (en) * 2003-01-14 2004-12-23 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US20090149012A1 (en) * 2004-09-30 2009-06-11 Brask Justin K Method of forming a nonplanar transistor with sidewall spacers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026711A (ko) * 2018-08-30 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속층들을 위한 형성 및 인시츄 에칭 공정들
US11545363B2 (en) 2018-08-30 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Formation and in-situ etching processes for metal layers
US11424317B2 (en) 2019-10-21 2022-08-23 Samsung Electronics Co., Ltd. Method of manufacturing metal nitride film and electronic device including metal nitride film
US11798980B2 (en) 2019-10-21 2023-10-24 Samsung Electronics Co., Ltd. Integrated circuit device and electronic device including capacitor with interfacial layer containing metal element, other element, nitrogen, and oxygen
US11810946B2 (en) 2019-10-21 2023-11-07 Samsung Electronics Co., Ltd. Integrated circuit device including capacitor with metal nitrate interfacial layer

Also Published As

Publication number Publication date
WO2011139642A2 (en) 2011-11-10
CN105390381B (zh) 2018-12-21
CN102918636B (zh) 2015-11-25
US9048183B2 (en) 2015-06-02
WO2011139642A3 (en) 2012-03-01
TWI536451B (zh) 2016-06-01
CN102918636A (zh) 2013-02-06
CN105390381A (zh) 2016-03-09
KR102180890B1 (ko) 2020-11-19
TWI490945B (zh) 2015-07-01
KR20130062935A (ko) 2013-06-13
US20110263115A1 (en) 2011-10-27
TW201142946A (en) 2011-12-01
US20140120712A1 (en) 2014-05-01
US8642468B2 (en) 2014-02-04
TW201142947A (en) 2011-12-01

Similar Documents

Publication Publication Date Title
KR102180890B1 (ko) Nmos 금속 게이트 물질들, 그 제조 방법들, 및 금속계 전구체들을 사용하는 cvd 및 ald 프로세스들 장비
US7585762B2 (en) Vapor deposition processes for tantalum carbide nitride materials
US11651955B2 (en) Methods of forming silicon nitride including plasma exposure
KR102646467B1 (ko) 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
CN109423617B (zh) 通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的半导体器件结构
US7691742B2 (en) Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US8617985B2 (en) High temperature tungsten metallization process
CN107026072B (zh) 形成薄膜的方法、制造集成电路器件的方法和形成半导体器件的方法
TWI744804B (zh) 薄膜形成用生長抑制劑，利用該生長抑制劑的薄膜形成方法以及由此製造的半導體基板
JP2021050410A (ja) 薄膜製造方法及び薄膜製造装置
JP2021050409A (ja) 薄膜製造方法及び薄膜製造装置
US7989339B2 (en) Vapor deposition processes for tantalum carbide nitride materials
WO2009068454A1 (en) Metal-organic compounds containing an amidinate ligand and their use of vapour phase deposition of metal containing thin films
WO2013074339A1 (en) Doping aluminum in tantalum silicide
CN115104178A (zh) 形成高品质含Si膜的超低温ALD

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right