CN111989762A - 经由气相沉积调谐p金属功函数膜的功函数 - Google Patents

经由气相沉积调谐p金属功函数膜的功函数 Download PDF

Info

Publication number
CN111989762A
CN111989762A CN201980026264.5A CN201980026264A CN111989762A CN 111989762 A CN111989762 A CN 111989762A CN 201980026264 A CN201980026264 A CN 201980026264A CN 111989762 A CN111989762 A CN 111989762A
Authority
CN
China
Prior art keywords
work function
substrate
metal
precursor
gas phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980026264.5A
Other languages
English (en)
Inventor
蹇国强
唐薇
林志周
马伯方
杨逸雄
张镁
刘雯伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111989762A publication Critical patent/CN111989762A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开内容涉及一种在基板上形成具有期望p功函数的p金属功函数氮化物膜的方法，包括：调节基板温度、一或多个时间上分开的气相脉冲的持续时间、钨前驱物与钛前驱物的比率、或反应的压力中的一或多项以将p金属功函数氮化物膜的功函数调谐为期望p功函数；和使基板与钨前驱物、钛前驱物、及反应气体的时间上分开的气相脉冲接触以在所述基板上形成具有期望p功函数的p金属功函数氮化物膜。

Description

经由气相沉积调谐P金属功函数膜的功函数
技术领域
本公开内容的实施方式一般地涉及半导体制造工艺的领域，尤其是，涉及用于p金属膜的功函数调谐的气相沉积方法。
背景技术
p金属膜在10nm技术节点及其以外的技术节点中的诸如鳍式场效应晶体管(finfield-effect transistor；FinFET)的金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect-transistor；MOSFET)中越来越多地使用，然而发明者已经观察到，在该领域中仍有众多挑战。例如，晶体管技术到更先进节点(n<10nm)的发展需要在晶体管器件中的低电阻率功函数金属(例如，p金属)的发展。另外，由于在栅极结构中可用的有限空间，阈值电压(Vt)调谐范围由传统膜厚度缩放极大地限制。因此，对于p金属膜的功函数控制，在不改变膜厚度的情况下调谐功函数(诸如多Vt调谐)的能力变得重要。
此外，发明人已经观察到，尽管一些金属氮碳化物膜具有期望的功函数，但这些金属氮碳化物膜可具有高电阻率，这限制金属氮碳化物膜在FinFET装置中作为功函数材料的应用。
据此，发明人已经观察到，对于具有较小尺寸的FinFET装置，在没有厚度缩放的情况下获得期望的p功函数调谐及低电阻率的能力是重要的。
因此，发明人已提供了一种形成一或多个p金属功函数膜和调谐一或多个p金属功函数膜的功函数的方法。
发明内容
本文提供了形成具有期望p功函数的p金属功函数膜的方法。在一些实施方式中，一种用于在基板上形成具有期望p功函数的p金属功函数氮化物膜的方法包括：调节基板温度、一或多个时间上分开的气相脉冲的持续时间、钨前驱物与钛前驱物的比率、或反应压力中的一或多项以将p金属功函数氮化物膜的功函数调谐为期望p功函数；和使基板与时间上分开的气相脉冲的钨前驱物、钛前驱物、及反应气体的时间上分开的气相脉冲接触以在所述基板上形成具有期望p功函数的p金属功函数氮化物膜。
在一些实施方式中，一种在反应中于基板上方形成具有期望p功函数的一或多个p金属功函数膜的方法包括：调节反应的一或多个处理参数以将一或多个p金属功函数氮化物膜的功函数调谐为期望p功函数；和交替及连续地使基板与一或多种金属源化学试剂及一或多种反应气体的时间上分开的气相脉冲接触，以形成具有期望功函数的一或多个p金属功函数氮化物膜。
在一些实施方式中，本公开内容涉及一种其上储存有指令的非暂时性计算机可读取媒体，当执行所述指令时，产生一种在处理腔室中的基板上形成具有期望p功函数的p金属功函数氮化物膜的方法，该方法包含：调节基板温度、一或多个时间上分开的气相脉冲的持续时间、钨前驱物与钛前驱物的比率、或反应压力中的一或多项以将p金属功函数氮化物膜的功函数调谐为期望p功函数；和使基板与钨前驱物、钛前驱物及反应气体的时间上分开的气相脉冲接触，以在所述基板上形成具有期望p功函数的p金属功函数氮化物膜。
下文描述了本公开内容的其他及进一步的实施方式。
附图说明
以上简要概述的、和下文更详细论述的本公开内容的实施方式，可通过参照在附图中描绘的本公开内容的说明性实施方式来理解。然而，附图仅绘示本公开内容的典型实施方式，并且因此不被视为对本发明的范围的限制，因为本公开内容可允许其他等同有效的实施方式。
图1描绘了根据本公开内容的一些实施方式的在基板上形成具有期望功函数的p金属功函数氮化物膜的方法的流程图。
图2描绘了根据本公开内容的一些实施方式的在基板上形成具有期望功函数的p金属功函数氮化物膜的方法的流程图。
图3描绘了根据本公开内容的一些实施方式的在基板上形成具有期望功函数的p金属功函数氮化物膜的方法的流程图。
图4描绘了包括适合根据本公开内容使用的基板及p金属功函数氮化物膜的PMOS晶体管。
图5描绘了根据本公开内容的一些实施方式的适用于在基板上形成具有期望功函数的p金属功函数氮化物膜的沉积腔室。
为了便于理解，尽可能地使用了相同的附图标号标示图式中共通的相同元件。图式并非按比例绘制，并且可以为了清楚而简化。一个实施方式的元件及特征在没有进一步描述下可有利地并入其他实施方式中。
具体实施方式
本公开内容的实施方式提供了在基板上方形成一或多个p金属功函数膜的方法，该方法有利地调谐一或多个p金属功函数氮化物膜的功函数。根据本公开内容调谐的功函数可适用于在半导体器件中获得期望阈值电压(Vt)。因此，本公开内容的实施方式可有利地在不同的化学气相沉积(Chemical Vapor Deposition；CVD)及原子层沉积(AtomicLayer Deposition ALD)工艺期间使用，或者在可经历进一步处理的装置中使用。在一些实施方式中，本公开内容的方法有利地提供适于在10nm技术节点及其以上的技术节点中的鳍式场效应晶体管(FinFET)中使用的具有期望或预定p功函数的p金属功函数氮化物膜。在实施方式中，预定本公开内容的p金属膜的期望功函数。例如，本公开内容的p金属膜的期望功函数可订指标为4.8eV以上，或大于4.8eV至约5.0eV、4.9eV至5.0eV，约4.9eV至约5.0eV、约5.0eV、或5.0eV。
图1是根据本公开内容的一些实施方式的在基板上形成具有期望功函数的p金属功函数氮化物膜的方法100的流程图。方法100在下文关于处理基板的各阶段进行描述，并且例如可在适当的晶片处理系统中执行。可用于执行本文公开的方法的示例性处理系统可包括但不限于可购自Santa Clara，California的Applied Materials，Inc.的下列系统中的任一个：
Figure BDA0002727602020000031
或
Figure BDA0002727602020000032
品牌的处理系统。适合的ALD晶片处理系统的一个实例在2007年7月3日授权给Applied Materials Inc.的标题为Method and Apparatus for Depositing Tungsten After Surface Treatment toImprove Film Characteristics的美国专利第7,238,552号中示出并描述。包括可获自其他制造商的处理腔室的其他处理腔室亦可适当地与本文提供的教示结合使用。
方法100通常在诸如半导体基板及玻璃基板的基板以及所述基板上方形成的层上执行，所述层诸如，介电层(例如，SiO2)及阻挡层(例如，钛、氮化钛及类似物)。在一些实施方式中，基板可为提供到处理腔室的处理容积的高介电常数介电层。高介电常数介电层可为与二氧化硅(3.9)相比具有高介电常数的任何适当层。高介电常数介电材料的非限制性实例包括具有大于7的介电常数的材料。高介电常数介电层可包括金属氧化物。根据本公开内容使用的适当金属氧化物的非限制性实例包括含有诸如铪(Hf)的金属的氧化物。例如，金属氧化物可包括氧化铪或HfO2。根据本公开内容适合用作基板的高介电常数介电材料的非限制性实例可进一步包括HfO2、TiO2、Ta2O5、CeO2、BaZrTiO3、Al2O3、及上述的组合。在实施方式中，基板具有1至5nm的厚度。在实施方式中，基板是通过物理气相沉积、化学气相沉积、及原子层沉积中的一种形成。
在本公开内容的实施方式中，p金属功函数氮化物膜是通过ALD工艺、CVD工艺、或其衍生工艺在诸如上文描述的那般的基板顶部且接触所述基板形成或沉积。返回参见图1，在102处，工艺包括调节基板温度、一或多个时间上分开的气相脉冲的持续时间、钨前驱物与钛前驱物的比率、或反应的压力中的一或多项以调谐p金属功函数氮化物膜的功函数。在102处描述的工艺可在下文进一步描述的104之前、之后或期间执行。在实施方式中，适当的p金属功函数氮化物膜包括膜，所述膜包括钨(W)、钛(Ti)及上述的组合，例如，诸如WTiNC膜、或WxTiyNC膜的膜。
在实施方式中，取决于具体沉积工艺，诸如，例如是ALD，可在沉积中设定基板温度。在实施方式中，可调节反应的一或多个时间上分开的气相脉冲的温度以调谐p金属功函数氮化物膜的功函数。基板可在层沉积之前经由嵌入基座内的加热器在反应腔室中加热至期望温度，反应腔室诸如，图5中的处理腔室16。例如，基座可通过将电流从电源供应器施加到在基座中设置的加热器组件来电阻式加热。基板继而经加热并且可以维持在例如约250℃至约500℃的期望处理温度范围内。在一些实施方式中，基板温度介于约375℃至约400℃之间。诸如热电偶的温度传感器亦可嵌入晶片支撑基座中以常规方式监测基座温度。
在实施方式中，可调节反应的一或多个时间上分开的气相脉冲的持续时间以调谐p金属功函数氮化物膜的功函数。例如，在诸如ALD的沉积工艺中包括金属有机前驱物的第一气相脉冲、诸如包括钨、氮、碳及氢的前驱物的第一气相脉冲可在基板上沉积。第一前驱物的其他非限制性实例包括钨前驱物，诸如WCl5、WCl6、WF6、双(叔丁基亚胺基)-双(二甲基酰胺基)钨-(VI)(bis(tert-butylimido)-bis(dimethylamido)tungsten-(VI))或类似物中的一或多种。第一前驱物可以足够在基板的顶表面之上形成第一层的量被供应，诸如足够有助于形成具有在约10埃至约50埃之间的厚度的一或多个p金属功函数氮化物膜的量。在实施方式中，气相脉冲的持续时间介于约0.1秒至10秒之间。在一些实施方式中，调谐第一气相脉冲的持续时间或一或多个时间上分开的气相脉冲的持续时间以将p金属功函数氮化物膜的膜功函数改变为期望功函数。在实施方式中，气相脉冲的持续时间改变了在约0.2秒至9.9秒之间的量。
在实施方式中，可调节反应的第二时间上分开的气相脉冲的持续时间以将p金属功函数氮化物膜的功函数调谐为期望值。例如，在诸如ALD的沉积工艺中，包括金属前驱物的第二气相脉冲、诸如包括钛的前驱物的第二气相脉冲可在基板上沉积。第二前驱物的其他非限制性实例包括以下物质中的一或多个：钛前驱物，诸如TiCl4、四(二甲基酰胺基)钛(TDMAT)、四(二乙基酰胺基)钛(TDEAT)、或类似物，或者上述的组合。在实施方式中，适合的第二前驱物是TiCl4。第二前驱物可以足够在由第一前驱物在基板的顶表面上方形成的所述层之上形成一层的量被供应，诸如足够有助于形成具有在约10埃至约50埃之间的厚度的一或多个p金属功函数氮化物膜的量。在实施方式中，第二气相脉冲的持续时间介于约0.1秒至10秒之间。在一些实施方式中，调节第二气相脉冲的持续时间以调谐p金属功函数氮化物膜的功函数。在实施方式中，第二气相脉冲的持续时间改变了在约0.2秒至9.9秒之间的量。
在实施方式中，可调节反应的钨前驱物与钛前驱物的比率以将p金属功函数氮化物膜的功函数调谐为期望值。例如，在第一前驱物是钨前驱物并且第二前驱物是钛前驱物的情况下，可调节形成膜的每种前驱物的量以将p金属功函数氮化物膜的功函数调谐为期望值。在实施方式中，在膜中存在钨的百分比显著大于在膜中的钛量的情况下，形成富钨膜(tungsten rich film)。在实施方式中，钨以大于膜中的钛1、2、5、10至20倍的量存在。类似地，富Ti膜的形成可调谐p金属功函数氮化物膜的功函数。在实施方式中，钛以大于膜中的钨1、2、5、10至20倍的量存在。在实施方式中，以在1:99与99:1之间的钨前驱物与钛前驱物的比率将钨前驱物施加到钛。所选比率适用于调谐p金属功函数氮化物膜的功函数。在实施方式中，增加钨或钨成分将提供更高p功函数膜，并且可降低具有p功函数膜设置在其中或其上的半导体器件中的Vt，半导体器件诸如，晶体管。在实施方式中，增加钛或钛成分将提供更低p功函数膜，并且可增加具有p功函数膜设置在其中或其上的的半导体器件中的Vt，半导体器件诸如，晶体管。
在实施方式中，可调节反应压力以将p金属功函数氮化物膜的功函数调谐为期望p功函数。真空泵亦可用于抽空处理腔室，并且帮助在处理腔室内维持适当的气流及压力。在实施方式中，反应的压力介于约1Torr至50Torr之间，或介于约5Torr至25Torr之间。
返回参见图1，104包括使基板与钨前驱物、钛前驱物及反应气体(各物质独立地添加)的时间上分开的气相脉冲接触，以在所述基板上形成具有期望p功函数的p金属功函数氮化物膜。
在实施方式中，反应气体以足够使上文描述的第一前驱物及第二前驱物反应以形成p金属氮化物膜的量被提供。在实施方式中，反应气体包含呈气相并且以反应气体脉冲供应到基板并进入基板开口中的氨、肼、或上述的组合。
在实施方式中，在已经供应足够的钨前驱物、钛前驱物及反应气体以至少到达期望沉积于其上方的所有表面之后，过量的钨前驱物、钛前驱物及反应气体(以及任何反应物副产物)在每个时间上分开的气相脉冲之后的一或多个净化或移除工艺、诸如并且包括用惰性气体净化的工艺中移除。
图2为根据本公开内容的一些实施方式的在基板上形成具有期望功函数的p金属功函数氮化物膜的方法200的流程图。方法200关于处理基板的各阶段类似于方法100，并且例如，方法200可在适当的晶片处理系统中执行。此外，方法200可利用上文提及的前驱物及反应气体。然而，在方法200中的工艺亦可以应用到采用以交替及时间上分开的脉冲的三种或更多种反应物的工艺，并且可以采用其他额外的反应物或条件，使得通常可以调节处理参数从而根据本公开内容调谐p金属氮化物膜的功函数。例如，对于一些应用，供应仅通过移除、例如通过净化分开的相同反应物的两个连续脉冲可为有利的。另外，在一些应用中，在应用如上文描述的反应气体以形成本公开内容的p金属膜之前，在仅通过移除、例如通过净化分开的钨前驱物脉冲之前，供应钛前驱物脉冲可为有利的。仍参见图2，方法200涉及在基板上方形成具有期望p功函数的一或多个p金属功函数膜。在工艺序列202处，方法200包括调节反应的一或多个处理参数以将一或多个p金属功函数氮化物膜的功函数调谐为期望p功函数。进一步在204处，方法200包括交替及连续地使基板与一或多种金属源化学试剂及一或多种反应气体的时间上分开的气相脉冲接触，以形成具有期望功函数的一或多个p金属功函数氮化物膜。在一些实施方式中，一或多个处理参数是基板温度、时间上分开的气相脉冲的持续时间、或反应的压力中的一或多项，以调谐一或多个p金属功函数氮化物膜的功函数。在一个实施方式中，一个处理参数是根据本公开内容适用于预选择或调节的基板温度。在一个实施方式中，一个处理参数是根据本公开内容适用于预选择或调节的时间上分开的气相脉冲的持续时间。在一个实施方式中，反应压力是根据本公开内容适用于预选择或调节的处理参数。在一个实施方式中，本文使用的适当金属源化学试剂包括钨前驱物及钛前驱物，其中钨前驱物及钛前驱物以在1:99与99:1之间的比率应用。
图3为根据本公开内容的实施方式大体上示出交替及连续沉积工艺的流程图。在实施方式中，例如，在302处通过调节以下项中的一或多个来调节处理参数：基板温度、一或多个时间上分开的气相脉冲的持续时间、钨前驱物与钛前驱物的比率、或反应的压力，以调谐p金属功函数氮化物膜的功函数用以达成期望p功函数值。在实施方式中，在第一前驱物脉冲304中将第一前驱物供应到基板并进入基板中的开口中。在已经供应足够的诸如钨前驱物的前驱物以至少到达期望沉积于其上方的所有表面之后，过量的第一反应物(以及任何反应物副产物)在第一移除或净化305中移除。移除或净化305可以包括抽气至真空；然而，移除亦可以作为净化通过供应惰性气体来达成。在基板之上的反应空间中第一与第二前驱物之间的不期望的气相反应是通过移除来避免，将该移除优化为尽可能短的同时确保相互反应的反应物空间及时间分开。第一前驱物脉冲304及第一移除或净化305一起表示第一反应物阶段。
随后，在第二前驱物脉冲306中将第二前驱物、例如呈气相的钛前驱物供应到基板并进入基板开口中。在已经供应足够的第二前驱物以至少到达期望沉积于其上方的所有表面之后，过量的第二前驱物(以及任何反应物副产物)在第二移除307中移除，所述第二移除可包括用惰性气体净化。第二前驱物脉冲306及第二移除307一起表示第二阶段。在图3中的第二前驱物脉冲306以虚线显示以示出第二前驱物脉冲306及反应气体脉冲308任选地为可互换的实施方式。例如，下文描述的反应气体脉冲308可在净化305之后，并且第二前驱物脉冲306可视情况在第二移除307之后。
在反应气体脉冲308中将反应气体、诸如呈气相的氨、肼、或上述的组合供应到基板并进入基板开口中。在已经供应足够的反应气体以至少到达其上方期望沉积于其上方的所有表面之后，过量的反应气体(以及任何反应物副产物)在第三移除309中移除，所述第三移除可包括用惰性气体净化。反应气体脉冲308及第三移除309一起表示第三阶段，并且第一、第二及第三阶段一起表示交替及连续沉积工艺的循环。循环随后按需要重复多次，直至形成期望厚度的膜。此外，如上文描述，可根据本公开内容改变处理参数302以将p金属功函数氮化物的功函数调谐为期望阈值电压。
在实施方式中，第一前驱物及第二前驱物可为等离子体活化的。例如，等离子体活化的前驱物于直接在基板上表面上方的反应器内原位活化，以提供跨基板的活化物质的均匀供应。
参见图4，在实施方式中，本公开内容的氮化钨膜402适于在PMOS晶体管400中使用，例如，PMOS晶体管400包括：包括第一表面的适用于小于10纳米的节点的基板404；和在基板的顶表面之上设置的具有10至50埃的厚度的功函数金属，其中功函数金属包含预定的期望功函数。在实施方式中，PMOS晶体管包括p金属功函数氮化物膜，所述p金属功函数氮化物膜包括包含钨(W)、钛(Ti)及上述的组合的膜，例如，诸如WTiNC膜或WxTiyNC膜的膜。在实施方式中，p金属功函数氮化物膜具有预定的期望功函数。例如，本公开内容的p金属膜的期望功函数可订指标并预定为4.8eV以上，或大于4.8eV至约5.0eV、4.9eV至5.0eV、约4.9eV至约5.0eV、约5.0eV、或5.0eV。
现在参见图5，示出了根据本公开内容适用于在基板上形成具有期望功函数的p金属功函数氮化物膜的处理腔室16。在实施方式中，处理腔室16可经构造以在CVD模式或循环沉积模式(ALD)二者中操作。参见图5，加热器/升降组件46设置在处理腔室16内，该加热器/升降组件包括连接到适用于支撑晶片的支撑轴件48a的支撑基座48。当盖组件20处于关闭位置时，支撑基座48在支撑轴件48a与盖组件20之间定位。支撑轴件48a从支撑基座48远离盖组件20延伸穿过在外壳14中形成的通道。波纹管50附接到与盖组件20相对设置的外壳14的一部分，以防止从支撑轴件48a与外壳14之间泄露到处理腔室16中。加热器/升降组件46可在处理腔室16内垂直地移动，使得可控制在支撑基座48与盖组件20之间的距离。传感器(未示出)提供关于支撑基座48在处理腔室16内的位置的信息。
支撑基座48包括可用于监测其温度的嵌入式热电偶50a。例如，来自热电偶50a的信号可在反馈回路中使用以控制由电源52施加到加热器元件52a的功率。加热器元件52a可为在支撑基座48内设置的或与支撑基座48接触而设置的电阻式加热器元件或其他热传递装置，所述电阻式加热器元件用于控制支撑基座48的温度。视情况地，可使用热传递流体(未示出)加热支撑基座48。
支撑基座48可由包括氮化铝及氧化铝的任何工艺可相容的材料形成，并且亦可经构造以在其上采用真空固持基板(未示出)，亦即，支撑基座48可为真空吸盘。为此，支撑基座48可包括多个真空孔(未示出)，所述多个真空孔经由穿过支撑轴件48a而定路径的真空管与真空源(诸如泵系统)流体连通地放置。
衬垫组件设置在处理腔室16中，并且包括圆柱形部分54及平面部分。圆柱形部分54及平面部分可由诸如铝、陶瓷及类似材料的任何适当材料形成。圆柱形部分54围绕支撑基座48。圆柱形部分54额外地包括孔60，该孔与在外壳14的侧壁14b上设置的狭缝阀开口44对准，以允许基板从处理腔室16进入及离开。
泵送通道62沿着处理腔室16的侧壁14b邻近盖组件20而设置。泵送通道62包括多个孔，示出这些孔中的一个为第一孔62a。泵送通道62包括第二孔62b，所述第二孔由管道66耦接到泵系统18。节流阀18A在泵送通道62与泵系统18之间耦接。泵送通道62、节流阀18A及泵系统18控制从处理腔室16流动的量。孔的尺寸及数量与位置、诸如与处理腔室16连通的第一孔62a的尺寸及数量与位置经构造以在安置于支撑基座48上时达成离开盖组件20的气体在支撑基座48及基板上方的均匀流动。处理流体和/或其他流体的多个供应器68a、68b及68c穿过一系列管道(未示出)与阀32a、32b或32c中的一个流体连通，所述系列管道穿过外壳14、盖组件20及气体歧管34形成。
控制器70调整系统10的各个部件的操作。控制器70包括与存储器数据通信的处理器72，并且与至少泵系统18、电源52、及阀32a、32b及32c通信，所述存储器诸如，随机存取存储器74及硬盘驱动器76。
尽管可采用任何类型的处理流体，处理流体的一个实例为如上文描述的钨前驱物、钛前驱物及反应气体，并且视情况为净化流体。腔室压力可处于如上文描述的压力范围中，并且加热支撑基座48，使得可将基板维持在设定温度，诸如处于本文上文描述的温度的基板。在实施方式中，处理流体可随诸如Ar的载体流体流入处理腔室16中，所述处理流体诸如，钨前驱物、钛前驱物及反应气体。然而，净化流体可能不同于载体流体或前驱物、或共反应物。
在根据本公开内容的气相沉积实施方式中，方法包括：通过调节基板温度、一或多个时间上分开的气相脉冲的持续时间、钨前驱物与钛前驱物的比率、或反应的压力中的一或多项以将p金属功函数氮化物膜的功函数调谐为期望p功函数，在处理腔室中执行化学气相沉积(CVD)工艺，所述处理腔室诸如处理腔室16。在实施方式中，处理腔室适用于使基板与一或多种钨前驱物、一或多种钛前驱物、及反应气体的时间上分开的气相脉冲接触，以在所述基板上形成具有期望p功函数的p金属功函数氮化物膜。
在一些实施方式中，根据本公开内容的气相沉积实施方式包括方法，所述方法包括通过调节反应的一或多个处理参数以将一或多个p金属功函数氮化物膜的功函数调谐为期望p功函数，在处理腔室中执行化学气相沉积(CVD)工艺，所述处理腔室诸如处理腔室16。在实施方式中，处理腔室经构造用于交替及连续地使基板与一或多种金属源化学试剂及一或多种反应气体的时间上分开的气相脉冲接触，以形成具有期望功函数的一或多个p金属功函数氮化物膜。
在另一实施方式中，一种其上储存有指令的非暂时性计算机可读取媒体，当执行这些指令时，产生沉积方法，诸如例如，根据本公开内容的基板处理。例如，在实施方式中，一种其上储存有指令的非暂时性计算机可读取媒体，当执行这些指令时，产生在沉积腔室内或穿过沉积腔室处理的基板处理方法，该方法包括：调节基板温度、一或多个时间上分开的气相脉冲的持续时间、钨前驱物与钛前驱物的比率、或反应的压力中的一或多项以将p金属功函数氮化物膜的功函数调谐为期望p功函数；和使基板与钨前驱物、钛前驱物、及反应气体的时间上分开的气相脉冲接触，以在所述基板上形成具有期望p功函数的p金属功函数氮化物膜。
在另一实施方式中，一种其上储存有指令的非暂时性计算机可读取媒体，当执行这些指令时，产生沉积方法，诸如例如，根据本公开内容的基板处理。例如，在实施方式中，一种其上储存有指令的非暂时性计算机可读取媒体，当执行这些指令时，产生在沉积腔室内或穿过沉积腔室处理的基板处理方法，该方法包括：调节反应的一或多个处理参数以将一或多个p金属功函数氮化物膜的功函数调谐为期望p功函数；和交替及连续地使基板与一或多种金属源化学试剂及一或多种反应气体的时间上分开的气相脉冲接触，以形成具有期望功函数的一或多个p金属功函数氮化物膜。
以上实施方式仅以示例性方式进行描述，并且在不背离由随附权利要求书限定的保护范围的情况下可能存在变型。

Claims (15)

1.一种在基板上形成具有期望p功函数的p金属功函数氮化物膜的方法，包含以下步骤：
调节基板的温度、一或多个时间上分开的气相脉冲的持续时间、钨前驱物与钛前驱物的比率、或反应的压力中的一或多项，以将p金属功函数氮化物膜的功函数调谐为期望p功函数；和
使所述基板与所述钨前驱物、所述钛前驱物、及反应气体的时间上分开的气相脉冲接触，以在所述基板上形成具有所述期望p功函数的p金属功函数氮化物膜。
2.如权利要求1所述的方法，其中所述基板的所述温度介于约250℃至约500℃之间。
3.如权利要求1或2所述的方法，其中所述基板的所述温度介于约375℃至约400℃之间。
4.如权利要求1至3任一项所述的方法，其中所述时间上分开的气相脉冲具有在约0.1秒至10秒之间的持续时间。
5.如权利要求1至4任一项所述的方法，其中一或多个时间上分开的气相脉冲的持续时间介于约1秒至5秒之间。
6.如权利要求1至5任一项所述的方法，其中所述反应的所述压力介于约1Torr至50Torr之间。
7.如权利要求1至6任一项所述的方法，其中所述反应的所述压力介于约5Torr至25Torr之间。
8.如权利要求1至7任一项所述的方法，其中所述基板的所述温度介于约375℃至约400℃之间，其中所述时间上分开的气相脉冲的持续时间介于约1秒至5秒之间，其中所述压力介于约5Torr至25Torr之间。
9.如权利要求1至8任一项所述的方法，进一步包含以下步骤：在每个气相脉冲之后移除过量的钨前驱物、钛前驱物、及反应气体。
10.如权利要求9所述的方法，其中移除的步骤进一步包含以下步骤：用惰性气体净化反应空间。
11.如权利要求1至10任一项所述的方法，其中所述p金属功函数氮化物膜进一步包含碳化物。
12.如权利要求1至11任一项所述的方法，其中所述钨前驱物包含WCl5、WCl6、WF6、双(叔丁基亚胺基)-双(二甲基酰胺基)钨-(VI)中的一或多种。
13.如权利要求1至12任一项所述的方法，其中所述钛前驱物包含TiCl4、TDMAT、TDEAT、或上述的组合。
14.一种在反应中于基板上方形成具有期望p功函数的一或多个p金属功函数膜的方法，包含以下步骤：
调节反应的一或多个处理参数以将一或多个p金属功函数氮化物膜的功函数调谐为期望p功函数；和
交替及连续地使所述基板与一或多种金属源化学试剂及一或多种反应气体的时间上分开的气相脉冲接触以形成具有期望功函数的一或多个p金属功函数氮化物膜。
15.一种其上储存有指令的非暂时性计算机可读取媒体，当执行所述指令时，产生一种在处理腔室中的基板上形成具有期望p功函数的p金属功函数氮化物膜的方法，所述方法包含以下步骤：调节基板的温度、一或多个时间上分开的气相脉冲的持续时间、钨前驱物与钛前驱物的比率、或反应的压力中的一或多项，以将p金属功函数氮化物膜的功函数调谐为期望p功函数；和使所述基板与所述钨前驱物、所述钛前驱物、及反应气体的时间上分开的气相脉冲接触，以在所述基板上形成具有所述期望p功函数的p金属功函数氮化物膜。
CN201980026264.5A 2018-04-19 2019-04-11 经由气相沉积调谐p金属功函数膜的功函数 Pending CN111989762A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862660235P 2018-04-19 2018-04-19
US62/660,235 2018-04-19
PCT/US2019/027053 WO2019204120A1 (en) 2018-04-19 2019-04-11 Tuning work function of p-metal work function films through vapor deposition

Publications (1)

Publication Number Publication Date
CN111989762A true CN111989762A (zh) 2020-11-24

Family

ID=68238136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980026264.5A Pending CN111989762A (zh) 2018-04-19 2019-04-11 经由气相沉积调谐p金属功函数膜的功函数

Country Status (6)

Country Link
US (1) US11018009B2 (zh)
JP (2) JP7515402B2 (zh)
KR (2) KR20230107400A (zh)
CN (1) CN111989762A (zh)
TW (1) TW201945572A (zh)
WO (1) WO2019204120A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11851761B2 (en) * 2021-04-16 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor processing tool

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
JP2007243105A (ja) * 2006-03-13 2007-09-20 Sony Corp 半導体装置およびその製造方法
US20150325447A1 (en) * 2013-01-18 2015-11-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
TW201542855A (zh) * 2014-03-31 2015-11-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP2016189432A (ja) * 2015-03-30 2016-11-04 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
CN107829075A (zh) * 2012-10-26 2018-03-23 应用材料公司 沉积无氟/碳保形钨的方法
CN107863289A (zh) * 2016-09-21 2018-03-30 株式会社日立国际电气 半导体装置的制造方法、基板处理装置和存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387259B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2006135229A (ja) 2004-11-09 2006-05-25 Elpida Memory Inc 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置
US7682891B2 (en) * 2006-12-28 2010-03-23 Intel Corporation Tunable gate electrode work function material for transistor applications
US7927943B2 (en) 2008-09-12 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for tuning a work function of high-k metal gate devices
TWI536451B (zh) * 2010-04-26 2016-06-01 應用材料股份有限公司 使用具金屬系前驅物之化學氣相沉積與原子層沉積製程之ｎ型金氧半導體金屬閘極材料、製造方法及設備
US9362385B2 (en) 2013-12-18 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Method for tuning threshold voltage of semiconductor device with metal gate structure
TWI556429B (zh) 2014-07-10 2016-11-01 台灣積體電路製造股份有限公司 積體電路裝置與其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
JP2007243105A (ja) * 2006-03-13 2007-09-20 Sony Corp 半導体装置およびその製造方法
CN107829075A (zh) * 2012-10-26 2018-03-23 应用材料公司 沉积无氟/碳保形钨的方法
US20150325447A1 (en) * 2013-01-18 2015-11-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
TW201542855A (zh) * 2014-03-31 2015-11-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP2016189432A (ja) * 2015-03-30 2016-11-04 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
CN107863289A (zh) * 2016-09-21 2018-03-30 株式会社日立国际电气 半导体装置的制造方法、基板处理装置和存储介质

Also Published As

Publication number Publication date
KR20230107400A (ko) 2023-07-14
JP2023051913A (ja) 2023-04-11
KR20200133814A (ko) 2020-11-30
JP7515402B2 (ja) 2024-07-12
US20190326120A1 (en) 2019-10-24
JP2021522405A (ja) 2021-08-30
WO2019204120A1 (en) 2019-10-24
US11018009B2 (en) 2021-05-25
TW201945572A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
US11056567B2 (en) Method of forming a doped metal carbide film on a substrate and related semiconductor device structures
KR102662958B1 (ko) 원자층 퇴적에 의한 기판 상의 전이 금속 질화물 막의 형성 방법 및 관련 반도체 소자 구조물들
US10388530B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US7776733B2 (en) Method for depositing titanium nitride films for semiconductor manufacturing
US7651961B2 (en) Method for forming strained silicon nitride films and a device containing such films
US7727864B2 (en) Controlled composition using plasma-enhanced atomic layer deposition
US9418855B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
JP6086892B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101552005B1 (ko) Ｆｉｎｆｅｔ를 위한 ｎ 금속
US7939455B2 (en) Method for forming strained silicon nitride films and a device containing such films
TW202247469A (zh) 以偶極膜工程化的mosfet閘極
US7589020B2 (en) Method for depositing titanium nitride films for semiconductor manufacturing
JP2023051913A (ja) 気相堆積によるｐ－金属仕事関数膜の仕事関数の調整
TW202108815A (zh) 用於藉由循環沉積製程將氮化鉬膜沉積於基板表面上之方法及包括氮化鉬膜之相關半導體裝置結構
JP2023537931A (ja) 不純物を含まない金属合金膜を形成するための方法
KR20210113563A (ko) 비정질 탄소 막들의 분자 층 증착
TWI851060B (zh) 於反應腔室內藉由循環沉積製程於基板上沉積材料膜之方法及相關裝置結構
TW202226596A (zh) Ｐｍｏｓ的高ｋ金屬閘極
KR20240010505A (ko) 다이폴 영역들을 갖는 v-nand 스택들
CN118355486A (zh) 使用硅化钌的双硅化物处理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination