KR20040002790A - 고체 촬상장치 및 이를 이용한 카메라시스템 - Google Patents

고체 촬상장치 및 이를 이용한 카메라시스템 Download PDF

Info

Publication number
KR20040002790A
KR20040002790A KR1020030042623A KR20030042623A KR20040002790A KR 20040002790 A KR20040002790 A KR 20040002790A KR 1020030042623 A KR1020030042623 A KR 1020030042623A KR 20030042623 A KR20030042623 A KR 20030042623A KR 20040002790 A KR20040002790 A KR 20040002790A
Authority
KR
South Korea
Prior art keywords
region
transistor
type
conductive
layer
Prior art date
Application number
KR1020030042623A
Other languages
English (en)
Other versions
KR100537546B1 (ko
Inventor
시노하라마히토
이노우에순스케
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20040002790A publication Critical patent/KR20040002790A/ko
Application granted granted Critical
Publication of KR100537546B1 publication Critical patent/KR100537546B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상장치는 복수의 화소를 포함하고 있다. 각각의 화소는 포토 다이오드, 제 1트랜지스터 및 제 2트랜지스터를 가지고 있다. 상기 포토 다이오드는 제 1도전형 반도체영역 및 제 2도전형 반도체영역에 의해 구성된다. 상기 제 1도전형과 제 2도전형은 서로 대향하고 있다. 상기 제 1트랜지스터는 상기 제 2도전형 반도체 영역 내에 형성된 제 1도전형의 드레인 영역을 가진다. 상기 제 2트랜지스터는 소스영역과 상기 제 2도전형 반도체 영역 내에 형성되고 또한 상기 제 1도전형을 가지는 드레인 영역을 가진다. 상기 제 1트랜지스터의 상기 드레인 영역, 상기 제 2트랜지스터의 상기 소스 영역 및 상기 드레인 영역의 하부에 제 2 도전형을 가진 적어도 하나의 전위장벽을 형성하거나, 또는 상기 제 1트랜지스터의 상기 드레인 영역, 상기 제 2트랜지스터의 상기 소스 영역이나 상기 드레인 영역의 하부에 제 2 도전형의 전위 장벽이 형성된다.

Description

고체 촬상장치 및 이를 이용한 카메라시스템{SOLID-STATE IMAGE SENSING DEVICE AND CAMERA SYSTEM USING THE SAME}
본 발명은 고체 촬상장치 및 이를 이용한 카메라시스템에 관한 것이다.
최근에, 고체 촬상장치에 대한 수요는 주로 디지털 스틸카메라, 비디오 캠코더등의 화상 입력 촬상장치용으로 급속히 증가되고 있다.
이러한 고체 촬상장치로서 CCD(Charge　Coupled　Device :　전하결합소자)나 M0S형 고체 촬상장치가 이용되고 있다. 전자는 후자와 비교하여, 감도가 높고 노이즈가 작기 때문에, 고화질의 촬상장치로서 널리 보급되어 있는 반면, 다소 불리한 점이 있다. 보다 자세하게는, 일반적인 반도체제조 프로세스를 사용할 수 없기 때문에, 소비 전력 및 구동전압이 높아지고, 비용이 높아진다. 또한, 구동회로 등의 주변회로를 통합하는 것이 곤란하다.
이러한 이유 때문에, 증폭형 M0S형 고체 촬상장치의 개발에 많은 노력을 기울여 왔다. 증폭형 고체 촬상장치에서, 포토다이오드에 축적된 신호전하를 각각의 화소에 형성된 증폭 트랜지스터의 제어전극에 유도하여 상기 증폭형 트랜지스터에 의해 증폭하고, 신호전하양에 따라서 상기 결과 출력이 주전극으로부터 출력된다. 특히 증폭형 고체 촬상장치에 대해서, 증폭트랜지스터로서 M0S트랜지스터를 이용하여 CM0S센서의 개발에 노력을 기울이고 있다. 휴대 전화에 대한 수요가 증가되는 것이 예상되고, 상기의 CCD의 불리한 점을 극복할 수 있는 M0S형 고체 촬상장치가 적용될 것으로 기대되고 있다.
도 13은 고체 촬상장치로서 CMOS센서 화소의 전형적인 예를 나타내는 회로도이다.
도 13에서, (30)은 단위 화소를 나타내고, (1)은 입사광으로부터 발생한 신호전하를 축적하기 위한 포토다이오드이고, (6)은 신호전하량에 따라서 증폭 신호 출력을 내기 위한 증폭 MOS트랜지스터이며, (3)은 신호전하를 받아 증폭 MOS트랜지스터(6)의 게이트 전극에 접속하는 부동확산영역(floating diffusion region, 이하 FD 영역으로 칭함)이다. (2)는 포토다이오드(1)에 축적한 신호전하를 FD 영역(3)에 전송하기 위한 전송 MOS트랜지스터를 나타내며, (4)는 FD영역(3)을 리셋하기 위한 리셋 MOS트랜지스터이고, (5)는 출력 화소를 선택하기 위한 선택 MOS트랜지스터이다. (9a)는 전송 MOS트랜지스터(2)의 게이트에 펄스를 인가하고, 전하 전송 동작을 제어하기 위한 제어선이고, (9b)는 리셋 MOS트랜지스터(4)의 게이트에 펄스를 인가하고, 리셋동작을 제어하기 위한 제어선이며, (9c)는 선택 MOS트랜지스터(5)의 게이트에 펄스를 인가하고, 선택 동작을 제어하기 위한 제어선이다. (10a)는 증폭 M0S 트랜지스터(6)의 드레인 및 리셋 MOS트랜지스터(4)의 드레인에 접속되고, 그것들에 전원 전위를 공급하고 있는 전원 배선이다. (1Ob)는 선택된 화소의 증폭 신호가 출력되는 출력선이고, (8)은 정전류원으로서 동작하고, 증폭 MOS트랜지스터(6)로 유도하는 소스 팔로워를 형성하는 정전류용 MOS트랜지스터이며, (10c)는 MOS트랜지스터(8)가 정전류로 동작하도록하는 전위를 MOS트랜지스터(8)의 게이트 전극에 공급하기 위한 배선이다.
2차원 매트릭스에서 상기 복수의 화소(30)는 2차원 고체 촬상장치를 위한 화소 영역을 형성한다. 상기 매트릭스 구성에서, 출력선(10b)은 동일한 열의 화소의공통선으로 사용되고, 제어선(9a, 9b, 9c)은 가각 대응하는 행의 화소를 위한 공통선으로 사용되고 있다. 제어선(9c)에 의해 선택 된 행의 화소만이 출력선(1Ob)에 대응하는 신호를 출력한다.
도 14는 종래의 고체 촬상장치와 또 다른 화소의 회로도이다. 도 14에서, (1)은 포토다이오드를 나타내고, (2)는 포토다이오드의 전하를 전송하는 전송 MOS 트랜지스터이며, (3)은 전송된 전하를 일시적으로 축적해두는 부동확산 영역(FD영역)이다. (4)는 부동확산영역(3) 및 포토다이오드(1, 5)를 리셋하는 리셋 MOS트랜지스터이며, (5)는 배열내의 한 행을 선택하기 위한 선택 MOS트랜지스터이고, (6)은 소스 팔로워 MOS트랜지스터이다. 이 소스 팔로워 MOS트랜지스터는 부동확산영역(3)의 전하를 전압으로 변환하여 전원추적 증폭기를 이용하여 증폭한다. (7)는 동일한 열로 공통화되어 사용되는 화소 전압신호를 판독하는 판독선을 나타내고, (8)는 판독선(7)에 정전류를 공급하기 위한 정전류원을 나타낸다.
종래 고체촬상 소자장치의 동작을 간단하게 설명한다. 포토다이오드(1)는 입사광을 전하로 변환하고, 전송 MOS트랜지스터(2)는 부동확산영역(3)에 축적될 전하를 일으킨다. 부동확산영역(3) 및 포토다이오드(1)는 미리 리셋 MOS트랜지스터(4) 및 전송 MOS트랜지스터(2)를 개방함으로써 일정 전위에 리셋 된다. 따라서, 부동확산영역(3)의 전위는 입사광으로부터 발생된 전하에 따라서 변화한다.
부동확산영역(3)의 전위는 전원팔로워 MOS트랜지스터(6)에 의해 증폭되고, 판독선(7)에 출력된다. 선택 MOS트랜지스터(5)를 개방하는 경우, 바로 그 화소가 선택된다. 도시하지 않은 출력회로는 광 신호 축적 후의 부동확산영역(3)의 전위와상기 부동확산영역(3)의 전위간의 차이를 결정함으로써, 광 신호성분을 검출한다.
도 15는 도 13에 도시된 고체 촬상장치의 개략 단면도이다. 이 개략 단면도는 포토다이오드, 전송 MOS트랜지스터 및 FD영역에 대응하는 부분을 포함한다. 이 도면에서, (11)는 N형의 반도체기판, (12)는 P형 웰이고, (15)는 P형 웰(12)에 형성된 N형 반도체 영역이다. P형 웰(12)및 N형 반도체 영역(15)은 포토다이오드를 구성한다. N형 반도체 영역(15)에 입사광으로부터 발생한 신호전하가 축적된다. (14)는 도 13에 도시된 전송 MOS트랜지스터(2)의 게이트 전극이다. (18)는 P형 웰내에 형성된 N형 반도체 영역인 FD영역이며, 전송 MOS트랜지스터의 드레인 영역으로도 기능을 한다. 전송 MOS트랜지스터의 소스 영역은 N형 반도체 영역(15)에 대응한다. (20)는 FD영역(18)에 접속되는 배선이며 도시되지 않은 증폭 MOS트랜지스터의 게이트 전극에도 접속된다. (17)는 LOCOS산화막으로 칭하는 소자 분리용 절연막이다. (29)는 소자 분리용 절연막(17)아래에 형성된 P+ 형의 채널 스토퍼이며 P형 웰(12)보다도 도핑 농도가 높다.
도 16은 도 14에 도시된 고체 촬상장치의 개략적 단면도이다. 이 단면도는 도 14에 도시된 포토다이오드(1) 및 전송 MOS트랜지스터(2)에 대응하는 부분의 조합을 도시한다. (11)은 n형 실리콘기판이고, (12)는 P형 웰이며, (13a)는 전송 MOS 트랜지스터(2)의 게이트 산화막이고, (13b)는 수광부 위에 형성된 얇은 산화막이며, (14)는 상기 전송 MOS트랜지스터(2)의 게이트 전극이고, (15)는 포토다이오드(1)의 N형 캐소드이다. (16)는 포토다이오드가 매입 구조를 형성하기 위한 P형 표면영역을 나타내고, (17)은 소자 분리를 위한 LOCOS산화막이다. (18)는부동확산영역을 형성하는 도핑이 고농도로 첨가된 n형 영역이며, 전송 MOS트랜지스터(2)의 드레인 영역으로도 작용한다. (19)는 게이트 전극과 제 1 금속 층(21) 사이에 절연을 형성하기 위한 산화 규소막이다. (20)는 접촉 플러그이고, (22)는 제 1금속층(21)과 제 2금속층(23) 사이에 절연을 형성하기 위한 절연막이고, (24)는 제 2금속층(23) 과 제3금속층(25) 사이에 절연을 형성하기 위한 절연막이고 (26)은 패시베이션막이다. 컬러 광전변환 장치에 대해서, 패시베이션막(26)의 상층에 도시되지 않은 컬러필터 층을 형성하고, 감도 향상을 위한 초소형 렌즈를 부가하여 형성한다. 표면으로부터 입사 한 광은 제 3 금속층이 형성되지 않은 개구부를 통하여 포토다이오드에 입사한다. 광은 포토다이오드의 N형 캐소드(15) 또는 P형 웰(12)에 의해 흡수되어 전자홀 쌍을 형성한다. 이들 쌍에서의 전자는 N형 캐소드 영역에 축적된다. 미국 특허번호 6,403,998호 공보에는 n형 기판으로부터 소정의 거리에 p형 매입층을 형성하고, n형 기판에 광전변환 부분을 형성한 고체 촬상장치가 개시되어 있다.
또한, 미국 특허 6,504,193호 공보에는, 포토다이오드의 일단이 판독 게이트의 하부에 위치가 연장하여 형성되고 펀치 스루 스토퍼(punch through stopper)영역을 드레인 영역에 상당하는 신호검출 부분의 하부에, 게이트 전극에 대해서 자체 정열하여 형성된 고체 촬상장치가 개시되어 있다.
그러나, 도 15, 도 16에 도시된 종래 구조에 의해, 포토다이오드 하부에 발생된 신호전하의 일부가 포토다이오드에 의해 흡수되지 않고 FD영역(18)이나 화소내의 트랜지스터의 소스 및 드레인 영역에 차례로 흡수된다. 그 결과, 감도가 저하된다.
또한, CM0S형 고체 촬상장치에 다양한 개량이 이루어지는 경우에도, 특히 작은 화소 사이즈를 가지는 장치에서 감도가 낮다고 하는 과제가 여전히 있다. 본 발명은 신규한 구조를 가지고 미세한 화소에서도 고감도를 제공할 수 있는 CM0S형 고체 촬상장치를 제공한다.
도 16에 도시된 종래 구조로 감도가 낮은 이유를 설명한다. 도 16을 참조하면, 개구부에 입사한 광선(27)으로부터 발생한 전자는 순조롭게 N형 캐소드 영역에 축적되고, 유효한 신호전하로서 기능을 한다. 그러나, 예를 들면 광선(28)과 같이 포토다이오드로부터 다소 떨어진 위치에서 발생한 전자는 N형 캐소드 영역이 아니고, 보다 낮은 전위의 N+형 부동확산영역(18)에 의해 파악될 수도 있다. 또한, 포토다이오드의 직하부인 경우에도, 전자의 확산과 반복되는 드리프트의 결과, 어떤 확률로 포토다이오드 이외의 저전위 영역에 전자가 흡수되고 따라서 광전변환 신호로서 기여하지 않는다. N형 캐소드(15)를 실리콘 표면에 대해 보다 깊은 위치에 형성하면, 상기 구성에 의해 포토다이오드가 전자를 수집하는 것이 용이하게 한다. 그러나, N형 캐소드 영역은 이온 주입에 의해 P형 웰 영역(12)에 형성되기 때문에, 도핑 농도를 별로 낮게 할 수 없다. 종래 구조에도, N형 캐소드(15)의 공핍화동작의 제약으로 인해 상당히 깊은 위치에 도핑을 높은 농도로 N형 캐소드(15)에 형성할 수 없다는 문제가 있다.
이와 같이, 포토다이오드를 형성하는 N형 캐소드의 양이 한정되어 있다. 따라서, 입사광으로부터 발생한 전자를 수집하는 능력이 충분하지 않았기 때문에, 감도가 낮아지는 결과를 초래한다.
한편, 미국 특허번호 6,403,998호 공보에 개시된 종래 구조에서도 신호 판독 게이트의 하부에 전위장벽(potential barrier)이 형성되지 않았기 때문에, 입사광에 응하여 깊은 위치에 발생된 전자가 부동확산영역(18) 등에 의해 흡수되는 것을 방지하지 못한다. 따라서, 이 구조는 감도가 감소되는 문제가 있다.
또한, 미국 특허번호 6,054,193호 공보에 개시된 종래 구조에서도, 펀치 스루 스토퍼 영역이 신호검출 부분의 하부에만 형성되고 있을 뿐이므로, 입사광으로부터 발생한 전자의 일부가 화소내의 다른 트랜지스터의 소스 및 드레인에 의해 흡수되거나 인접 화소에 의해 흡수되는 것을 방지하지 못한다. 마찬가지로 이 구조는 감도가 감소되는 문제가 있다.
본 발명의 목적은 미소한 화소에서도 고감도 고체 촬상장치를 제공하고, 본 발명의 또 다른 목적은 저소비 전력 및 저구동 전압과 저비용인 카메라를 제공하는 데 있다.
도 1은 본 발명의 제 1 실시예에 의한 고체 촬상장치의 개략 단면도.
도 2는 본 발명의 제 2 실시예에 의한 고체 촬상장치의 개략 단면도.
도 3은 본 발명의 제 3 실시예에 의한 고체 촬상장치의 개략 단면도.
도 4는 본 발명의 제 4 실시예에 의한 고체 촬상장치의 개략 단면도.
도 5는 본 발명의 제 5 실시예에 의한 고체 촬상장치의 개략 단면도.
도 6은 본 발명의 제 6 실시예에 의한 고체 촬상장치의 개략 단면도.
도 7은 본 발명의 제 7 실시예에 의한 고체 촬상장치의 개략 단면도.
도 8은 본 발명에 의한 고체 촬상장치의 화소 평면도.
도 9는 본 발명의 제 8 실시예에 의한 고체 촬상장치의 개략 단면도.
도 10은 본 발명의 제 9 실시예에 의한 고체 촬상장치의 개략 단면도.
도 11은 본 발명에 의한 고체 촬상장치 부분의 회로도.
도 12는 본 발명에 의한 고체 촬상장치를 이용한 카메라 시스템의 블럭도.
도 13은 고체 촬상장치용 CM0S센서 화소의 전형적인 예의 회로도.
도 14는 종래의 고체 촬상장치의 화소의 회로도.
도 15는 도 13에 도시된 고체 촬상장치의 개략 단면도.
도 16은 도 14에 도시된 고체 촬상장치의 개략 단면도.
<간단한 도면 부호의 설명>
1, 801, 1102 : 포토다이오드 2, 1103 : 전송 MOS 트랜지스터
3, 18, 211, 311, 804: 부동 확산(FD)영역
4, 1105 : 리셋 MOS 트랜지스터 7 : 판독 선
5, 1106 : 선택 MOS 트랜지스터 9a, 9b, 9c : 제어선
6, 1104 : 증폭 MOS 트랜지스터(전원 팔로워)
8 : 정전류원(정전류용 MOS 트랜지스터)
1l, 101, 201, 301, 501 : N형 반도체기판
10a, 1Oc, 113, 213, 313, 413 : 배선 12 : p형 웰
16, 906a, 906b, 1006a, 1006b : p형 영역
14 : 전송 MOS 트랜지스터 게이트 전극
15 : 포토다이오드 N형 캐소드 17 : LOCOS 산화막
19 : 산화 실리콘막
20 : 컨택트 플러그 21, 23, 25 : 메탈층
22, 24 : 절연 막 26, 519 : 패시베이션막
27, 28, 520, 521 : 입사광 30, 1101 : 단위 화소
29, 106, 206 : 채널 스토퍼
105, 205, 305, 405 : 전위장벽
103 : N형 반도체 영역 312,412 : 신호전하 축적 영역
107, 207, 307, 407 : 소자분리용 절연막
109, 309 : 전송트랜지스터의 게이트 전극
130 : 증폭 트랜지스터의 게이트 전극
131 : 증폭 트랜지스터의 소스영역
132 : 증폭 트랜지스터의 드레인영역
133 : 수직 신호 선 226 : 전원선
134 : 선택 트랜지스터의 드레인영역
135 : 선택 트랜지스터의 게이트 전극
136 : 선택 트랜지스터의 드레인 전극
223, 323 : 리셋 트랜지스터의 게이트 전극
224 : 리셋 트랜지스터의 드레인 전극
502, 702, 902, 1002 : P형 고농도 매입층
503, 603, 703 : N형 에피택셜층 506a, 506b : 채널 정치층
102, 202, 505a, 505b, 605a, 605b, 705a, 705b, 905a, 905b, 1005 : P형 층
504a, 504b, 604a, 604b, 704a, 704b, 904a, 904b, 1004 : P형 분리층
507 : 필드 산화막 13a, 508, 608, 708 : 게이트 산화막
509, 609 : 게이트 폴리 실리콘전극
510, 610, 710, 910, 1010 : 표면 P형 층
511, 611, 711, 911, 101l : N형 드레인 영역
512 : 제 1층간 절연막 513 : 컨택트 플러그
514 : 제 1배선층 515 : 제 2층간절연막
516 : 제 2배선층 517 : 제３층간절연막
518 : 제 ３배선층 612 : 표면 N형층
805 : 출력신호선 803 : 전송 트랜지스터 게이트선
1107 : 행 선택선 1108 : 리셋선
1109 : 전송선 1110 : 수직주사 회로
1111 : 출력선 1112 : 정전류원
1113 : 광 신호 판독 MOS 트랜지스터
1114 : 노이즈 신호 판독 MOS 트랜지스터
1115 : 광신호 판독선 1116 : 노이즈 신호 판독 선
1117 : 수평주사 회로 1118 : 전하 축적지역
907 : STI 산화막 1007 : 트렌치 분리 산화막
1201 : 셔터 1202 : 렌즈
1203 : 다이아프램 1204 : 고체 촬상장치
1205 : 촬상신호 처리회로 1206 : A/D 변환기
1207 : 신호 처리기 1208 : 타이밍 발생기
1209: 전체 제어ㆍ산술논리유닛 1210 : 메모리 유닛
1211: 기록 매체 제어 I/F 유닛 1212 : 기록 매체
1213 외부 I/F 유닛
상기 과제를 해결하기 위하여, 본 발명의 제 1의 측면에 의하면, 복수의 화소를 가진 고체 촬상장치로서, 상기 각각의 화소는, 제 1도전형과 제 2도전형이 서로 대향하고, 또한 신호전하를 발생하기 위해 제 1도전형을 가진 반도체 영역 및 상기 제 2도전형을 가지는 반도체 영역으로 구성되는 포토 다이오드와 ; 상기 신호전하를 드레인 영역으로 전송하기 위해 상기 제 2도전형 반도체 영역 내에 형성되어 상기 제 1도전형을 가진 드레인 영역을 가지는 제 1트랜지스터와 ; 상기 제 2도전형 반도체 영역 내에 형성되어 제 1도전형을 가진 소스영역 및 드레인 영역을 가지는 제 2 트랜지스터를 포함하고, 상기 제 1트랜지스터의 상기 드레인 영역, 상기 제 2트랜지스터의 상기 소스 영역 및 상기 드레인 영역의 하부에 제 2도전형을 가진 적어도 하나의 전위장벽을 형성하거나, 또는 상기 제 1트랜지스터의 상기 드레인 영역, 상기 제 2트랜지스터의 상기 소스 영역이나 상기 드레인 영역의 하부에 제 2 도전형의 전위 장벽이 형성되어 있는 고체 촬상장치를 제공한다.
상기 구성에 의해, 각 트랜지스터의 FD 영역, 소스전극 및/또는 드레인 전극 하부에 상기 적어도 하나의 전위장벽이 형성되기 때문에, 이에 의해 감도를 증가시킨다.
이것은 상기 전위장벽 하부에 발생된 신호전하가, 전위장벽의 하부에서 각 트랜지스터의 FD 영역, 소스영역 및/또는 드레인 영역에 의해 흡수되지 않기 때문이다.
본 발명의 제 2측면에 따르면, 제 1전도형 반도체 영역과 상기 제 1전도형과 반대 전도형의 제 2전도형 반도체 영역으로 구성되는 포트다이오드를 포함하고, 제 1도전형과 제 2도전형이 서로 대향하고, 상기 제 1전도형 반도체 영역내에 형성된 제 1전도형의 소스/드레인영역을 가지는 트랜지스터를 제 2전도형의 전위장벽이 설치되어 있는 고체 촬상장치를 제공한다. 이 구성에 의해, 상기 화소를 구성하는 n형 트랜지스터의 게이트 전극의 하부에 형성된 상기 전위장벽은 소스와 드레인 사이의 회로 단락을 방지한다.
본 발명의 제 3측면에 따르면, 제 1도전형 기판, 제 2도전형을 가지는 층 및 제 1도전형을 가지는 층을 포함하고, 상기 제 2도전형 층과 상기 제 1도전형 층은 포토다이오드를 형성하여, 제 2 도전형을 가진 영역에 의해 형성되는 적어도 하나의 전위장벽이, 상기 포토다이오드를 형성하는 영역의 주위에 형성되고, 상기 제 2도전형 영역은 상기 제 1도전형 층에 형성 될 수 있고, 상기 제 2도전형 층은 매입 층이 될 수 있고 또한 상기 제 2도전형 영역은 길이방향으로 상기 제 2도전형 매입 층까지 연장될 수 있는 고체 촬상장치가 제공된다. 이 구성에 의해, 포토다이오드에 대한 n형 층이 반대편의 도전형을 가진 매입층 및 매입층과 같은 동일한 도전형을 가진 층에 의해 포위되는 경우, 전위장벽은 전자에 대항해서 형성된다. 또한, 이 구성에 의해, 상기 포토다이오드가 낮은 도핑농도 및 큰 부피를 가질 수 있어서, 광학신호의 수집능력을 향상시킬 수 있다.
상기 전위장벽은 상기 제 1전도형 층의 깊이방향으로 복수층에 배치된 복수의 전위장벽에 의해 구성된다. 이 구성에 의해, 상기 포토다이오드에 대해 n형의 깊은 층을 가지는 구조에서는 즉, 보다 긴 파장에서도 감도를 가지는 구조에서는, 복수의 p형 층을 제공함으로써 효과적인 전위장벽을 형성할 수 있다.
상기 복수 층의 최상층은 상기 포토다이오드로부터 전송 트랜지스터까지의 전하 전송통로를 제어할 수 있다. 이 구성에 의해 상기 전송 트랜지스터가 상기 포토다이오드로부터 신호의 전송을 확보할 수 있는 구조를 달성할 수 있다.
상기 제 1도전형 층의 반대편 도전형 매입 층의 근처에 적어도 한 부분은 포위하고 있는 반대측 도전형층 보다 낮은 도핑 농도를 가질 수 있다. 이 구성에 의해, 상기 포토다이오드는 전하 축적시에 역으로 바이어스 되는 경우에, 완전한 공핍을 용이하게 하도록 공핍 층이 상기 n형 층을 향하여 효과적으로 연장된다. 웰 층 및 매입 층이 수평면 방향으로 실질적으로 동일 위치에 배치되므로, 포토마스크 처리가 보다 적게 요구된다. 따라서, 이 구성에 의해 한층 더 높은 분리효과를 얻을 수 있다.
상기 제 1도전형 층은 반도체 표면에 인접한 부분의 다른 부분보다 높은 농도의 도핑을 가진 영역을 가질 수 있다. 이 구성에 의해. 반도체 표면에서 전위장벽이 다른 부분보다 낮아지고 따라서 전하 축적시에 상기 표면의 부근에 전자가 모인다. 따라서, 전하 전송시에 전자가 보다 적게 잔류하게 된다.
상기 제 1도전형 층은 전하 전송시에 완전히 공핍화될 수 있다. 이 구성에 의해 상기 반대측 도전형 층에 의해 포위된 상기 포토다이오드가 역 바이어스로 인하여 공핍화 되도록 깊이방향으로 농도를 결정할 수 있고, 리셋 노이즈가 없는 "완전 전송형" 포토 다이오드를 제공할 수 있다.
본 발명의 제 4측면에 따르면, 본 발명의 제 3측면의 고체 촬상장치를 제조하는 방법을 제공한다. 이 제조방법에서는, 상기 제 1도전형 층을 상기 반대편의 도전형 매입층 위에 형성한 후, 상기 반대편 도전형 층을 이온주입에 의해 형성한다. 이 제조방법에 의해 에피택셜 층의 두께를 변경함으로써 다양한 스펙트럼 특성을 취급할 수 있는 고체 촬상장치의 제조가 가능하다.
본 발명의 제 5측면에 따르면, 본 발명의 제 3측면의 고체 촬상장치를 제조하는 방법을 제공한다. 이 제조방법에서는, 이온을 상기 제 1도전형 층에 주입한후, 이온이 상기 반대편 도전형 매입층에 주입되는 방식으로 상기 반대편 전도형 매입층을 형성한다. 이 제조방법에 의해 보다 긴 파장에서 상당히 높은 스펙트럼의 감도가 필요하지 않은 경우에, 이온주입에 의해 깊이방향으로 높은 재현성을 가지고 표면 내에 균일한 매입층을 형성할 수 있다.
또한, 분리영역은 STI(Sha11ow　Trench　Isolation: 얕은 트렌치 분리)에 의해 인접하는 화소 사이에 형성될 수 있다. STI를 이용하기 때문에 미세한 화소의 경우에도, 인접한 화소 사이의 전하누설이 더 적고 혼선이 적고 감도가 높은 촬상장치를 제공할 수 있다.
STI에 의해 형성되고 화소를 분리하는 산화막과 실리콘의 접촉면 전체가 제 1 도전형 반도체 층에 의해 덮여 있다. 이 구성에 의해, 산화막과 실리콘간의 계면에 공핍층이 형성되지 않음으로써, 어두운 경우 노이즈가 적은 촬상소자를 형성할 수 있다.
분리영역은 깊은 트렌치 분리(Deep Trench　Isolation)에 의해 인접하는 화소 사이에 형성될 수 있다. 이 구성에 의해, 미세 화소에 대해서 화소간의 분리가 더욱 강화될 수 있고, 혼선이 적고 감도가 높은 촬상소자를 제공할 수 있다.
깊은 트렌치 분리에 의해 형성되고 화소를 분리하는 산화막과 실리콘 사이의 접촉면 전체가 제 1도전형의 반도체 층으로 덮여질 수 있다. 이 구성에 의해, 깊은 트렌치 분리시에, 산화막과 실리콘 사이의 계면에 공핍층이 형성하지 않음으로써, 어두운 경우에 노이즈가 적은 촬상소자를 형성할 수 있다.
본 발명의 또 다른 목적, 특징 및 이점은 첨부하는 도면을 참조한 바람직한다음의 실시예로부터 명백하게 될 것이다.
[발명의 실시의 형태]
< 제 1실시예 >
도 1은 본 발명의 제 1실시예에 의한 고체 촬상장치의 개략적 단면도이다.
도 1에서, (101)는 제 1도전형(여기서는 예시로서 N형)의 반도체기판을 나타내고 (102)는 제 2도전형 반도체 영역인 P형 웰이며, (103)은 P형 웰(102)중에 형성되고 제 1도전형 반도체 영역인 N형 반도체 영역이다. 상기 P형 웰(102)과 N형 반도체 영역(103)은 포토다이오드를 구성한다. 입사 광으로부터 발생한 신호전하가 N형 반도체 영역(103)에 축적 된다. (111)는 포토다이오드에 의해 발생된 신호전하를 전송하기 위한 제 1트랜지스터인 전송 트랜지스터의 드레인 영역을 나타낸다. 상기 드레인 영역은 제 1전도형을 가지며 P형 웰(102)중에 형성된 N형 반도체 영역의 FD영역으로 기능을 한다. (109)는 전송 트랜지스터의 게이트 전극을 나타낸다. N형 반도체 영역(103, 111)은 각각 전송 트랜지스터의 소스영역 및 드레인 영역으로 기능을 한다. (113)는 N형 반도체 영역(111)에 접속하는 배선이며, 제 2트랜지스터인 증폭 트랜지스터의 게이트 전극(130)에도 접속하고 있다. 증폭 트랜지스터는, 소스 영역(131)과 드레인 영역(132)간에 게이트 전극(130)을 형성하도록 구성된다. (133)는 소스 전극(131)에 접속되는 수직 신호 선이다. 드레인 전극(132)은 증폭 트랜지스터의 드레인 전극으로 기능하고, 또 다른 제 2트랜지스터인 선택 트랜지스터의 소스 영역으로 기능을 한다. (134)는 선택 트랜지스터의 드레인전극을 나타내고, 소스전극(132)과 드레인 전극(134) 사이에 게이트 전극(135)을 형성한다. (136)는 선택 트랜지스터의 드레인 전극(134)에 접속되는 드레인 선이다. (107)는 두꺼운 산화막으로 형성된 소자분리용 절연막을 나타낸다. (106)는 소자분리용 절연막(107)아래에 형성되어 P형 웰(102)보다 도핑 농도가 높은 P+형의 채널스토퍼를 나타낸다. (105)는 전위장벽을 나타낸다. 상기 전위장벽(105)은 P형 웰(102)로서 동일한 도전형을 가진 P형 반도체 영역으로 형성된다.
여기서, 전송 트랜지스터를 "제 1트랜지스터"로 칭하고, 화소 내에 형성된 전송 트랜지스터 이외의 트랜지스터를 "제 2트랜지스터"로 칭하는 것에 유의해야한다.
N형 반도체 영역(103)에 축적된 신호전하는 전송동작시에 FD영역 (111)에 전송된다. 전송 직후에 N형 반도체 영역(103)이 공핍화하도록, N형 반도체 영역(103)의 N형의 도핑 농도가 설정된다.
본 실시예의 고체 촬상장치에서는, 단일의 화소가 포토다이오드, 전송 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터로 구성된다. 그러나, 상기 단일의 화소의 구성은 본 실시예에 한정되지 않는다. 예를 들면, 단일의 화소가 전송 트랜지스터 및 증폭 트랜지스터로 구성되어 있어도 된다. 또한, 또한 단일의 화소가 포토다이오드, 전송 트랜지스터, 증폭 트랜지스터, 선택 트랜지스터 및 리셋 트랜지스터로 구성되어 있어도 된다.
본 발명의 전위장벽(105)은 제 1트랜지스터의 드레인 영역하부 및 제 2트랜지스터의 소스영역 및/또는 드레인 영역하부에 형성되어 있는 것을 특징으로 한다. 제 2트랜지스터가 복수 형성되어 있는 경우는, 적어도 하나의 소스영역 및/또는 드레인 영역에 대응하도록 형성된다.
상기 전위장벽(105)은 P형 웰(102) 보다 농도가 높은 p형 도핑을 가지고 있다. 채널 스토퍼(106)및 전위장벽(105)은 동일한 P+형 반도체 영역을 가지는 반면에, 그 도핑 농도는 서로 달라도 됨은 물론이다. 상기 전위장벽(105)은 예를 들면, 이온주입을 이용하여 붕소나 갈륨을 P형 웰(102)에 주입시킴으로써 형성된다.
도 1에 도시된 바와 같이, 본 발명의 전위장벽(105)은 FD영역(111), 증폭 트랜지스터 및 선택 트랜지스터의 소스와 드레인 영역(131, 132,134)아래에 형성되어 있다.
본 발명과 같이, 전위장벽(105)을 FD영역, 각 트랜지스터의 소스 전극 및/또는 드레인 전극 하부에 형성함으로써, 감도을 향상시킬 수 있다. 이것은 전위장벽(105) 하부에 발생된 신호전하는 FD영역(111), 전위장벽이 설치된 하부에 각 트랜지스터의 소스 영역 및/또는 드레인 영역에 의해 흡수되지 않기 때문이다.
또한, 이 구성은, 보다 많은 전위장벽(105)을 제 2트랜지스터의 소스 및 드레인 영역 하부에 형성함으로써, 신호전하가 포토다이오드 이외의 영역에 의해 보다 적게 흡수되는 구조가 되므로 바람직하다.
또한, 전위장벽(105)은 소자분리 절연막(107) 하부에 형성되어도 된다. 소자분리 절연막(107) 하부에 전위장벽(105)을 형성함으로써 인접한 화소내의 포트다이오드 또는 트랜지스터에 의해 신호전하가 보다 적게 흡수되는 구조가 되고, 이에 의해 인접 화소간의 신호전하의 혼합을 방지 할 수 있다.
< 제 2 실시예 >
도 2는 본 발명의 제 2 실시예의 고체 촬상장치의 개략적 단면도이다.
보다 상세하게는, 도 2는 포토다이오드, 전송 트랜지스터 및 FD 전극 (211)을 리셋하기 위한 리셋트 트랜지스터를 가지는 고체 촬상장치의 개략적 단면도이다. 따라서, 이 고체 촬상장치는 제 2트랜지스터로 기능을 하는 FD 전극을 리셋 하기 위한 리셋 트랜지스터를 가지고 있다.
도 2에서, (223)는 FD 전극(211)을 리셋하기 위한 리셋 트랜지스터의 게이트 전극을 나타내고, (224)는 리셋 트랜지스터의 드레인 영역을 나타내고 전원선(226)에 접속된다.
전위장벽(205)이 제 2 트랜지스터의 게이트 전극의 아래에도 형성되어 있는 점에서, 본 실시예는 상기 설명된 제 1 실시예와 다르다. 따라서, 전위장벽(205)에 의해 포토다이오드 이외의 N형 반도체 영역에 흡수되는 신호전하를 감소시키고, 이에 의해 감도를 향상시킨다.
본 실시예의 제 2 트랜지스터는 리셋 트랜지스터를 예로서 의해 설명하고 있는 반면에, 제 1 실시예에서와 마찬가지로 제 2 트랜지스터는 증폭 트랜지스터 또는 선택 트랜지스터이어도 된다. 또한, 복수의 제 2 트랜지스터가 형성되어 있어도 된다.
예를 들면, 본 발명의 전위장벽(205)이 포토다이오드, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터에 의해 하나의 화소가 구성되는 고체 촬상장치에 형성되어도 된다.
화소 내에 형성된 모든 트랜지스터의 게이트 전극, 소스영역 및 드레인 영역하부에 전위장벽(205)을 형성함으로써, 포토다이오드 이외의 영역에 의해 신호전하가 흡수되는 것이 더욱 어렵게 하고, 이에 의해 감도를 향상시킨다.
또한, 소자분리 절연영역(207) 하부에 전위장벽(205)을 형성함으로써, 포토다이오드를 포위하도록 트랜지스터의 소스 및 드레인 영역보다 깊은 영역에 전위장벽(205)이 형성된 고체 촬상장치를 제공할 수 있다.
상술한 바와 같이, 전위장벽(205)을 포토다이오드의 주위에 형성함으로써, 포토다이오드에 의해 발생된 신호전하가 인접한 트랜지스터의 소스 또는 드레인 영역에 흡수되기 어렵게 되고, 이에 의해 감도를 향상시킨다.
포토다이오드를 포위하도록 형성된 전위장벽(205)은 적어도 하나의 개구부를 가지고 있어도 된다.
개구부 없이 포토다이오드의 주위에 전위장벽(205)을 형성하고, 상기 포토다이오드로부터 신호전하가 오버플로우 될 경우, 상기 신호전하가 주변의 N형 반도체 영역에 의해 흡수되기 쉽지 않으므로, 블루밍(blooming)(초점 번짐)을 일으키게된다. 따라서, 포토다이오드로부터 오버플로우된 신호전하를 흡수시켜서 블루밍을 억제할 수 있도록 포토다이오드 주변의 적어도 일부에 전위장벽(205)이 형성되지 않은 개구부를 가지는 것이 바람직하다.
<제 3 실시예>
도 3은 본 발명의 제 3 실시예의 고체 촬상장치의 개략적 단면도이다.
상세하게는, 도 3은 포토다이오드, 전송 트랜지스터 및 FD 전극(311)을 리셋 하기위한 리셋 트랜지스터를 가지는 고체 촬상장치의 개략적 단면도이다.
도 3을 참조하면, N형 웰 혹은 N형 반도체 영역(303)은 N형 반도체기판(301)위의 층에 제 1 도전형 반도체 영역으로서 형성된다. P형 반도체 영역(302)은 제 2도전형 반도체 영역으로서 형성된다. 상기 P형 반도체영역(302) 및 상기 N형 반도체영역(303)은 포토다이오드를 구성한다. 제 1도전형의 신호전하 축적 영역(312)은 포토다이오드에 의해 발생된 신호전하를 수집하여 축적하고, N형 반도체 영역(303)보다 높은 도핑 농도를 가진다.
도 2와 도3에 도시된 구성의 차이는 다음과 같다. 도 2에 도시된 구성에서는, P형 웰(202)내에 상기 P형 웰의 반대 도전형인 N형 소스 및 드레인 영역을 가지는 트랜지스터가 형성되고, 전위장벽(205)은 P형 웰(202)로서 동일한 도전형을 가진다. 대조적으로, 도 3에 도시된 본 실시예서는, 제 1 도전형 반도체 영역인 N형 반도체 영역(303)내에 N형 반도체 영역의 소스 및 드레인 영역으로서 동일한 도전형의 소스 및 드레인 영역을 가지는 트랜지스터가 형성된다. 또한, N형 반도체 영역과 반대 도전형을 가지는 P형의 전위장벽(305)이 형성된다.
본 실시예에서는, 포토다이오드와 함께 화소를 구성하는 트랜지스터로서, 포토다이오드에 의해 발생된 신호전하를 전송하는 전송 트랜지스터 및 FD 전극을 리셋하기 위한 리셋 트랜지스터가 예시되어 있다. 그러나, 트랜지스터는 이 특별한 구성에 한정되지 않는다. 예를 들면, 화소내에 형성된 트랜지스터는 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 선택 트랜지스터 등의 어느 하나 또는 그 조합으로도 된다.
본 실시예에서는, 화소를 구성하는 N형 트랜지스터의 게이트 전극의 하부에형성된 전위장벽(30)은 소스와 드레인 사이가 회로단락 되는 것을 방지한다. N형 반도체 영역(303)에 형성된 N형 트랜지스터가 동작하는 것도 가능하게 하는 기능을 한다.
게이트 전극의 하부에 배치된 전위장벽(305)은 게이트 영역에 대응 하도록 하는 크기가 될 수 있고, 게이트 전극의 일부의 하부에 형성되어도 된다.
따라서, 본 실시예에서는, 전송 트랜지스터의 게이트 전극(309)하부에 배치된 전위장벽(305)은 게이트 전극(309)의 일부의 하부에 위치 결정되고 리셋 트랜지스터의 게이트 전극(323)하부에 게이트 전극(323)의 크기에 대응한 전위장벽이 형성되어 있다.
여기서, 소스 및 드레인 영역 하부에 형성된 전위장벽은 소스 및 드레인 영역의 일부의 아래에 위치결정 되어도 된다.
도 3에 도시된 화소 구조에서는, 포토다이오드의 N형 영역이 광의 진행 방향으로 깊게 형성되므로, 신호전하에 대한 양자효율이 제 1 실시예와 비교해도 강화된다.
제 3 실시예에서는, 화소내의 N형 트랜지스터는 N형 반도체 영역 내에 형성되므로, N형 트랜지스터의 한계 전위는 종래의 N형 트랜지스터의 한계 전위보다 낮아진다. 이에 의해, 증폭 트랜지스터의 입력/출력 범위를 증가시킬 수 있다.
본 실시예에서 트랜지스터의 상기 한계 전위는 백 게이트 효과에 의한 변동을 감소시키고, 종래 구성과 비교하여 이득을 증가시킬 수 있다.
상기 전위장벽(305)은 소자 분리영역(307) 하부에 형성되어도 된다. 소자 분리영역(307) 하부에 전위장벽(305)을 형성함으로써 인접한 화소내의 포토다이오드 또는 트랜지스터에 신호전하가 보다 적게 흡수되는 구조가 되고, 이에 의해 인접 화소간의 신호전하가 혼합되는 것을 방지 할 수 있다.
< 제 4 실시예 >
도 4는 본 발명의 제 4 실시예의 고체 촬상장치의 개략적 단면도이다.
전위장벽 (405)이 트랜지스터의 게이트 하부에 형성되고, 화소 내에 형성된 트랜지스터의 소스영역 및/또는 드레인 영역 하부에도 형성된다는 점에서 본 실시예는 도 3에 도시된 제 3 실시예와 다르다.
게이트의 하부는 물론, 소스영역 및/또는 드레인 영역 하부에도 전위장벽(405)을 형성함으로써, 전위장벽(405) 아래에 발생된 신호전하가 트랜지스터의 소스 영역 및/또는 드레인 영역에 의해 보다 적게 흡수되는 구조를 제공 할 수 있으므로, 감도를 더욱 향상시킨다.
본 실시예에서는, 화소내에 형성된 트랜지스터로서, 포토다이오드에 의해 발생된 신호전하를 전송하는 전송 트랜지스터 및 FD 전극을 리셋 하기위한 리셋 트랜지스터를 예시되어 있다. 그러나, 트랜지스터는 이 특별한 구성에 한정되지 않는다. 예를 들면, 화소내의 트랜지스터는, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 또는 선택 트랜지스터 등의 어느 하나 또는 그 조합으로도 된다.
소자 분리 절연막(407)하부에 전위장벽(405)이 형성되어도 된다. 소자 분리 절연막(407) 하부에 전위장벽(405)을 형성함으로써 인접한 화소내의 포토다이오드 또는 트랜지스터에 의해 신호전하가 보다 적게 흡수되는 구조를 제공할 수 있으므로, 인접 화소간의 신호전하의 혼합이 방지된다.
상기와 같이, 전위장벽(405)을 포토다이오드의 주위에 형성함으로써, 포토다이오드에 의해 발생된 신호전하가 인접한 트랜지스터의 소스영역 또는 드레인 영역에 의해 보다 적게 흡수되고, 이에 의해 전위장벽이 형성되지 않은 경우와 비교하여 감도를 높인다. 포토다이오드를 포위하도록 형성된 전위장벽(405)은 적어도 하나의 전위장벽이 설치되지 않은 개구부분이 형성되어도 된다.
개구부 없이 포토다이오드의 주위면 전체에 전위장벽(405)을 형성하는 구조에 의해, 포토다이오드로부터 신호전하가 오버플로우 될 경우, 포토다이오드로부터 오버플로우 된 신호전하가 주변의 N형 반도체 영역에 보다 적게 흡수되기 때문에, 블루밍을 일으키기 쉬워진다. 따라서, 포토다이오드 주변의 적어도 일부분에 전위장벽(405)이 형성되지 않은 개구부분을 형성하는 것으로, 포토다이오드로부터 오버플로우 된 신호전하를 흡수시킴으로써 블루밍을 억제할 수 있다.
블루밍을 억제하는 대안으로서, 소위 "버티컬 오버플로 드레인(vertical overflow drain)"로 칭하는 구조가 유용하다. 이 구조에서, p형 반도체 영역(402)의 도핑 농도를, 전위장벽(405)의 도핑 농도보다 낮게 하여, 포토다이오드로부터 오버플로우 된 신호전하를 N형 반도체기판(40l)으로 회피시킬 수 있다. 이러한 구조는 상술한 개구부분을 형성할 필요를 제거할 수 있고, 이에 의해 상기 개구부가 형성되지 않는 경우와 비교하여 감도가 향상한다.
본 실시예에서는, 신호전하 축적 영역(412)이 형성되어 있지만 반드시 형성되지 않아도 된다. 소위 "매입 포토다이오드"를 사용하여도 된다. 즉, 신호전하가축적되는 N형 반도체 영역, 또는 신호전하 축적 영역(412)의 반도체 계면 부분에 P형의 반도체 영역이 형성되어도 된다.
상술한 제 1 내지 제 4 실시예의 화소 구조로서, N형, P형층, 기타부분의 극성을 모두 반전한 구조를 사용하여도 된다.
< 제 5 실시예>
제 5실시예는 도 5를 참조하면서 설명한다.
도 5는 본 발명의 제 5 실시예에 의한 고체 촬상장치의 개략적 단면도이다.
도 5에는, 종래 예의 도 16과 같은, 화소내의 포토다이오드 부분과 전송 M0S 트랜지스터 부분, 부동확산영역이 도시되어 있다. (501)는 N형 실리콘기판이고, (502)는 P형 고농도 매입층, (503)은 포토다이오드의 캐소드로 작용하는 N형 에피택셜층이고, (504a) 및 (504b)는 P형 분리층이며, (505a) 및 (505b)는 P형 웰층이다. (506a)는 필드 산화막(507)하부에 형성된 P형 채널정지 층이다. (508)는 MOS 트랜지스터의 게이트 산화막이고, (509)는 전송 MOS 트랜지스터의 폴리 실리콘 게이트이며, (510)은 매입 포토다이오드 구조를 형성하기 위한 P형 표면층이다. (511)는 전송 MOS 트랜지스터를 위한 N형 드레인 확산 영역이다. 전송된 전하를 일시적으로 축적하는 부동확산 부분으로서 작용을 한다. 또한, (512)는 제 1 층간절연 막을 나타내고, (513)은 컨택트 플러그이고, (514)는 제 1층 배선층이며, (515)는 제 2 절연막이며, (516)은 제2층 배선층이고, (517)은 제 ３ 층간 절연막이며, (518)은 제 3층 배선층이고, (519)는 패시베이션막 이다.
본 실시예에서는 3개의 배선층을 형성하지만, 센서의 설명서에 의하면, 광학특성을 확보하기 위해서 배선층이 1층 또는 2층이 되어도 된다. 이러한 구성은 본 발명의 구성요소와 일치하는 것에 유의해야 한다. 본 실시예의 고체 촬상장치가 컬러 촬상장치로서 사용하는 경우에 패시베이션막 위에 컬러필터 층을 형성하거나 컬러필터층의 상부에 초소형렌즈를 부가하여 형성함으로써 종래의 촬상장치와 마찬가지의 방식으로 광감도를 향상시킬 수 있다. 또한, P형 분리층(504a, 504b), P형 웰층(505a, 505b)는 P형 고농도 매입층과 함께, 포토다이오드의 캐소드로 작용하는 N형 에피택셜 영역(503)을 포위한다. 이 구성에 의해 인접 화소의 포토다이오드 사이의 전기적인 분리를 형성한다.
화소에 입사광(520, 521)에 의해 발생된 전자-홀 쌍 중에서, 전자는 N형 에피택셜층을 둘러싸고 있는 다양한 P형 층에 의한 전위장벽에 의해, 확실히 신호전하로서 포토다이오드에 축적된다. P형 웰층(505a)는 전송 MOS 트랜지스터의 거의 직하부에 위치하고, N형 에피택셜층(503)에 축적된 전자를 전송 MOS 트랜지스터의 채널을 통해 부동확산 부분(511)에 전송하기 위한 전송로도 제어한다. P형 웰층(505a,505b)의 농도, 깊이, 수평방향을 적절히 설계함으로써, MOS 게이트(509)에 판독전압을 인가에 응답하여 N형 에피택셜층(503)을 완전하게 공핍화할 수 있다.
P형 분리층(504a)과 전기적으로 연결된 P형 웰층(505a)은 전하전송 M0S 트랜지스터를 위한 웰로서 동작하여 상기 M0S 트랜지스터의 임계 전압을 제어한다. 또 다른 P형 웰층(505a)는 화소내의 또 다른 트랜지스터 하부에도 배치되어 상기 트랜지스터를 위한 웰로서도 동작한다. P형 고농도 매입층(502)은 센서에 의해 필요한분광 특성을 형성하는 깊이에 배치한다. 전위장벽에 관해서는, 도핑 농도가 1E15(/cm3) 이상이면 충분하다. 또한,전기저항을 내리기 위해서 고농도로 도핑 매입층을 형성하는 것이 바람직하다. 그러나, 고에너지로 대용량의 주입을 하는 것은 제조 코스트를 상승 시킨다. 따라서, 현실적으로는 농도 상한은 상기 인자 에 좌우된다.
포토다이오드의 개구부 면적과 입사광이 도달할 수 있는 위치에 의거하여, P형 분리층(504a, 504b)의 수평위치는 결정된다. 전위장벽을 형성할 수 있도록 도핑 농도는 1E15(/cm3) 이상이면 충분하다. 또한, N형 에피택셜층의 두께가 본 실시예보다 더욱 두꺼운 경우에는, 깊이 방향으로 P형 층이 연결하는 구조를 형성하도록 제 2 P형 분리층이 추가될 수 있다.
본 실시예의 구조를 제조하기 위한 제조 방법을 기술한다. 일반적으로, P형 고농도 매입층(502)을 형성하기 위한 2 가지 방법이 있다.
제 1 방법에서는, N형 실리콘기판(501)표면에 붕소이온을 주입한 후, N형 실리콘층(503)을 에피택셜 성장시킨다. N형 기판(501)의 도핑 농도는 1E13~1E15(/cm3)의 범위가 바람직하다. P형 매입층(502)은 1E15~1E20(/cm3)의 범위가 될 수 있다. N형 에피택셜 층(503)의 도핑 농도는 1E14~1E16(/cm3)의 범위가 될 수 있다. N형 에피택셜층(503)의 두께는 필요한 분광 감도에 의해 설정된다. 전형적인 가시광의 촬상장치에 대해서, N형 에피택셜층(503)의 두께는 약 2㎛~6㎛ 정도가 바람직하다.
제 2방법에서는, 도핑 농도 1 E14~1E16(/cm3)를 가지는 n형 실리콘기판, 또는 N형 실리콘기판에 에피택셜 성장시킨 기판 표면을 개재하여, 1MeV~5MeV의 가속 에너지로 붕소이온을 주입함으로써, P형 고농도 매입층(502)을 형성한다. P형 고농도 매입층(502)의 표면 측이 도 5에 도시된 N형 에피택셜층(503)이 된다. 다음에 패터닝 및 이온 주입에 의해, P형 분리층(504a, 504b)과, 계속해서 P형 웰층(505a, 505b)을 형성한다. P형 분리층(504a, 504b)의 순 도핑 농도, 즉 기질의 N형 실리콘의 도핑 농도를 상쇄한 후, P형 분리층의 농도는 1E15 ~ 1E18(/cm3)의 범위가 가능하다.
N형 에피택셜층(503)의 도핑 농도보다 높은 도핑농도를 가지도록 상기 분리층(504a, 504b)을 설계함으로써, 포토다이오드의 PN 접합이 역바이어스 되었을 경우에도, P형층이 공핍화하지 않고 전위장벽으로서 작용 가능하다. 본 실시예와 같이 에피택셜층의 두께가 4㎛정도의 경우, P형 분리층(504a, 504b)의 이온 주입의 범위는 1.5㎛~3.0㎛ 가 바람직하다.
본 실시예에서는 이온 종류로서 붕소를 이용하고 1200KeV의 에너지로 6El1(cm-2)의 용량을 주입한다. 이들 조건하에서, 붕소의 범위는 1.9㎛가 되어, P형 분리층 (504a, 504b)과 P형 고농도 매입층(501)의 사이에 전기적으로 접속을 형성할 수 있다.
P형 웰층(505a, 505b)에 관해서, 이온주입의 범위는 0.5㎛~1.5㎛가 바람직하다. 본 실시예에서는, 이온 종류로서 붕소를 이용하여 500KeV의 에너지로 1E12(cm-2)의 용량을 주입한다. 이들 조건하에서, 붕소의 범위는 1.O㎛ 가 되어, P형 웰층(505b)과 P형 분리층(504a) 및 P형 웰층(505b)과 P형 분리층(504b)의 사이에 전기적인 접속을 형성한다.
P형 분리층 (504a, 504b) 및 P형 웰층(505a, 505b)은 에피택셜층(503)에 좌우되어 변화한다. 상기 에피택셜층의 두께가 6㎛이상인 경우에, P형 웰층이 고농도 P형 매입층과 전기적으로 접속되기 위하여 2층으로 P형 분리층을 가지는 구조가 바람직하다. 상기 에피택셜층의 두께가 2㎛이하인 경우에, P형 분리층을 형성할 필요가 없다. 에피택셜층의 두께는 촬상소자의 장파장에서의 분광감도를 한정하고, 전형적인 가시광역에서는 에피택셜층의 두께가 4㎛이면 충분하다. 따라서, 본실시예의 상기 구조는 가시광역에 대한 촬상소자에서 사용하는 것이 유리하다.
다음에, 이온주입에 의해 채널 정지층(506a, 506b)를 형성한 후, 통상의 로코스(LOCOS)분리 또는 리세스 로코스(recessed LOCOS)처리에 의해 필드 산화막(507)을 형성한다. 폴리 실리콘 전극을 형성한 후, P형 표면층(510) 및 N형 고농도층이 이온주입에 의해 포토다이오드의 표면에 형성된다. 이 방법에서는, 접촉을 한 후에 처리는 종래 촬상소자와 유사하므로 설명은 생략한다.
본 실시예에 따르면, 종래 포토다이오드에 의해 포획될 수 없는 광캐리어도 포획할 수 있고, 이에 의해 감도를 향상시킨다. 본 실시예에서는, 상기 에피택셜 층이 N형 도전형을 가지지만 P형 도전형을 가져도 된다. 따라서, 당연히 상기 부분 및 층의 도전형 전체가 홀 축적형 화소를 구성하도록 반전되는 경우에 적용 가능하다.
도 8은 본 발명에서 화소의 일예의 평면도이다. 포토다이오드(801)를 둘러싸도록 P형 웰층 및 분리층(802)이 점선에 의해 표시된 바와 같이 배치되어 있다. 포토다이오드(801)의 한 쪽에 전하를 전송하기 위한 전송 트랜지스터 게이트 선(803)이 배치된다. 또한, 부동확산영역(804)은 전송된 전하를 일시적으로 축적하기 위해 형성된다.
본평면도에서는 증폭용 M0S 트랜지스터, 리셋 M0S 트랜지스터 및 행선택 M0S 트랜지스터는 도시하고 있지 않지만, 상기 예시된 구성이 본 발명을 달성하기 위한 그들 장치의 구성에 제한하는 것은 아니다. 본 평면도의 주요점은 웰층, 분리층이 포토다이오드를 포위하여 인접화소와의 분리를 형성하는 점에 있다.
도 11은 본 발명의 복수의 화소 회로를 2차원에 배치한 회로구성의 개략도이다. 화소(1101)는 포토다이오드(1102), 전송 MOS 트랜지스터 (1103), 증폭 MOS 트랜지스터(1104), 리셋 MOS 트랜지스터(1105) 및 선택 MOS 트랜지스터(1106)를 각각 가진다. 동일한 행의 선택 MOS 트랜지스터의 게이트는 동일한 선택 선(1107)에 접속되고, 동일한 행의 리셋 MOS 트랜지스터의 게이트는 동일한 리셋선(1108)에 접속되며, 그리고 전송 MOS 트랜지스터의 게이트는 동일한 전송선(1109)에 접속된다. 이들 선(1107,1108, 1109)은 수직주사 회로(1110)에 의해 주사되고 선택된다. 전류원(1112)은 대응하는 열의 출력선(1111)에 접속되고, 출력선(1111)의 전위를 전원팔로워 동작으로 판독할 수 있다.
광 신호 판독선(1115)에 의해 선택 된 광 신호 전송 MOS 트랜지스터(1113)는 대응하는 출력 선상의 광 신호를 전하 축적지역(1118)에 축적할 수 있게 하며, 마찬가지로, 노이즈 신호 판독선(1116)에 의해 선택된 노이즈 신호 전송 MOS 트랜지스터(1114)는 노이즈 신호를 전하 축적지역(1118)에 축적할 수 있게 한다. 전하 축적지역(1118)에 축적된 광신호 및 노이즈신호는 수평주사 회로(1117)에 의해 순차적으로 주사되고 판독된다. 판독된 광신호와 노이즈 신호의 차분이 도시하지 않은 차동 증폭 회로에 의해 출력된다.
도 12는 본 발명의 고체 촬상장치를 결합한 카메라 시스템의 회로 블록의 일 예를 도시한 것이다. 촬영렌즈(1202)의 앞에 노광을 제어하기 위한 셔터(1201)가 있다. 다이아프램(1203)에 의해 필요에 따라 광량을 제어하고, 고체 촬상장치(1204)에 결상 시킨다. 고체 촬상장치(1204)로부터 출력된 신호는 촬상신호 처리회로(1205)에 의해 처리되고, A/D 변환기에 의해 아날로그신호로를 디지탈신호로 변환된다. 또한, 출력된 디지털 신호는 신호처리기(1207)에 의해 연산처리 된다. 처리된 디지탈신호는 메모리(1210)에 축적되거나 외부 인터페이스(I/F)(1213)를 통해 외부의 기기에 전송된다. 타이밍 발생기(1208)는 의해 고체 촬상장치(1204), 촬상 신호처리회로(1205), A/D 변환기(1206) 및 신호처리기(1207)를 제어한다. 전체 제어/연산부(1209)는 시스템 전체를 제어한다. 출력 디지털신호는 전체 제어/연산부에 의해 제어되는 기록매체 제어 I/F부(1211)를 통하여 기록 매체(1212)에 화상데이터로서 기록된다.
본 발명에 의해, CM0S형 고체 촬상장치의 감도를 실질적으로 향상할 수 있을 뿐만 아니라 종래의 구성과 비교하여 N형 층의 체적이 증가된 포토다이오드를 구성할 수 있다. 따라서, 이에 의해 촬상소자의 포화 전하도 증가시킬 수 있다.
또한, 매입 포토다이오드의 표면 P형층(510)과 N형 에피택셜층(503)이 서로 접촉하는 접합부분의 도핑 농도가 종래 구성의 도핑의 농도 보다 낮다. 따라서, 본 발명에 의해 화소 결함의 발생율을 저하시킬 수 있으므로, 종래 예와 비교하여 품질을 향상시킬 수 있다.
<제 6 실시예 >
도 6을 참조하면서 제 6 실시예를 설명한다. 도 6은 본 발명의 제 6실시예에 의한 고체 촬상장치의 개략적 단면도이다. 게이트 전극을 제외한 배선 부분은 제 5 실시예와 같으므로, 공통부분은 도시하지 않는다.
제 5 실시예와 다른 점은 포토다이오드 구조의 N형 에피택셜층(603)의 표면 부근에 또 다른 N 형층(612)이 형성된 것이다. 상기 N형층(612)은 P형 표면 층(610) 하부에 배치하고, 또한, 폴리실리콘 게이트 전극(609)의 부분의 하부 영역으로 연장된다. N형 층(612)의 도핑 농도는 N형 에피택셜층 보다 높고, 바람직하게는 1E15 ~ 1E17(cm3 ) 정도이다. N형 층(612)은 전자에 대해 전위가 낮은 영역이므로, 전하가 축적되는 경우 전자는 N형 층 (612)에 모인다. 따라서, 본실시예의 구조는 M0S 트랜지스터가 전하를 전송 하는 경우, 전자를 완전히 전송하기에 적합하다. 상기 전자의 완전한 전송에 의해, 포토다이오드에 잔류하는 전자수의 변동을 제거할 수 있으므로 랜덤 노이즈가 작은 촬상소자를 구성할 수 있다.
N형 층(612)은 폴리실리콘 게이트 전극(609)을 형성하기 이전의 공정에서 패터닝 및 이온 주입에 의해 형성된다. 또한, 폴리실리콘 게이트전극(609) 형성 후에 기울기 이온주입에 의해, 폴리실리콘 게이트전극(609)하부에 배치될 수 있다. 도 6의 단면도의 다른 부분은 제 5 실시예와 같다. 본 발명의 요점인, P형 분리층(604a, 604b), P형 웰층(605a,605b)은 제 5실시예와 동일한 방법을 이용하여 형성될 수 있다. 다른 부분도 유사하므로 그 부분의 설명을 생략한다.
본 실시예는 포토다이오드의 캐소드 부분의 표면 측에 다른 부분보다 도핑 농도가 높은 부분이 형성되므로, 축적된 전자를 전송 M0S 트랜지스터로 전송하기 쉽게 하는 이점을 제공한다. 이 구조에 의해, 포토다이오드 전하의 완전한 전송이 용이하게 되어, 랜덤노이즈가 적은 장치를 달성할 수 있다. 또한, 본 실시예는 도 8의 평면구조, 도 11의 회로구성 및 도 12의 블록 구성에 적용 가능하고, 효과적으로 작동하는 촬상시스템을 제공한다.
< 제 7 실시예>
도 7은 본 발명의 제 7실시 형태의 고체촬상장치의 모식적 단면도이다.
도 7을 참조하면서 제 7 실시예를 설명한다. 도 7은 본 발명의 제 7실시예에 의한 고체 촬상장치의 개략적인 단면도이다.
본 실시예에서는 P형 분리층(704a, 704b)는 P형 웰층(705a,705b) 및 P형 고농도 매입층(702)과 도핑 농도 상으로는 완전히 접촉되지 않는다. 이러한 구조인 경우에도, 이들의 P형 영역들이 포토다이오드의 N형 영역(N형 에피택셜층(703))에 대해서 충분한 전위장벽을 형성하는 한 유리하게 사용 가능하다. 상기 전위장벽은 포토다이오드에 축적되는 전하 양으로부터 결정될 수 있다. 제 5실시예의 N형 에피택셜층의 두께가 2 ㎛ ~ 6 ㎛ 이지만, P형층에서 전위장벽을 형성하도록, 분리층의 수를 깊이 방향으로 증가시킬 수 있다. 도 7의 단면도의 다른 부분은 제 5실시 형태와 같으므로 설그 부분의 설명을 생략한다.
본 실시예에서 예시한 바와 같이, 분리층이 P웰층이나 P형 매입층과 접촉하지 않는 경우에도, 충분한 전위장벽이 형성되면, 본 발명은 유리하게 적용 가능하다 . 즉, 본 발명의 요소에 의한 N형 에피택셜층의 두께에 따라 필요한 분리층의 수와 도핑 농도를 배치를 설계하기에 충분하다.
<제 8 실시예>
도 9를 참조하면서 제 9 실시예를 설명한다. 도 9는 본 발명의 제 8실시예에 의한 고체 촬상장치의 개략적 단면도이다. 본 실시예는 소자 분리 방법으로서, STI(얕은 트렌치 분리 ; Shallow　Trench　Isolation)를 이용했을 경우를 나타낸다. 본 실시에서는, P형 분리층(904a, 904b)은 P형 웰층(905a, 905b) 및 P형 고농도 매입층(902)과 도핑 농도 상으로는 완전히 접촉되지 않는다. 이 구조는 제 7 실시예와 같다.
도 9를 참조하면, STI 산화막(907)과 실리콘 사이의 계면을 공핍화 시키지 않도록 STI 산화막(907)의 하부에 P형 영역(906a, 906b)이 배치된다. 상기 P형 영역은 STI 산화막(907)의 측면 부분이 공핍화 되는 것을 방지하기 위하여 특히 중요하다. 상기 P형 웰층(905, 905b)은 제 7실시예와 동일한 깊이에 형성되고 인접 화소에 전하가 누설하는 것을 방지한다. 또한, 전송 M0S트랜지스터의 전송로를 제어하고, 전송 MOS트랜지스터의 임계값도 제어한다. STI산화막(907)의 직하부에 있는 P형 웰층(905b)은 소자 분리 영역 직하부에 전위장벽을 형성하고 STI산화막(907) 하부에 채널 스토퍼로도 기능을 한다.
다른 실시예와 같이, P형 분리층(904a, 904b)은 P형 웰 영역(905a, 905b)과 P형 고농도 매입영역(902)의 사이에 전위장벽을 형성한다.
다른 구조는 제 6실시예 및 제 7실시예와 같으므로 그 부분의 설명을 생략한다. 분리소자를 STI로 사용하므로, 본 실시예는 부가적인 이점
이 있다. 상세하게는, 인접 포토다이오드 사이의 분리성이 향상된다. 또한, 표면이 평탄하므로 미세한 가공처리를 포함하는 경우에도 레지스트 형상이 안정된다. 또한, STI 산화막의 형성후, 이온 주입에 의해 P형 분리층, P형 웰층을 형성할 수 있으므로, P형 분리층, P형 웰층이 산화동안 에 열확산으로 인해 퍼지지 않도록 미세한 패턴을 형성할 수 있다. 따라서, STI를 이용한 본 실시예는 미세한 화소를 가지는 촬상소자의 제조에 적합하다.
< 제 9 실시예>
도 10을 참조하면서, 제 9 실시예를 설명한다. 도 10은 본 발명의 제 9 실시예에 의한 고체 촬상장치의 개략적 단면도이다. 본 실시예에서는 소자 분리방법으로서 DTI(Deep Trench Isolation; 깊은 트렌치 분리)법을 이용한 경우를 나타낸다.
본 실시예에서, P형 분리층(1004) 및 P형 웰층(1005)는, P형 고농도 매입층(1002)과 도핑 농도 상으로는 완전히 접촉하지 않는다. 이 구조는 제 7 실시예 및 제 8실시예와 같다. 트렌치-분리(trench-isolation) 산화막(1007)은 실리콘 내의 3 ㎛의 깊이까지 연장된다. 상기 트렌치-분리 산화막 (1007)과 실리콘 사이의 계면이 공핍화 하는 것을 방지하기 위하여 P형 영역(1006a, 1006b)은 계면을 가린다. 상기 P형 영역(1006a,1006b)은 암전류가 발생되는 것을 방지하고, 트렌치-분리 산화막(1007)과 P형 고농도 매입층(1007)사이에 전위장벽을 형성한다. 다른 구조는 제 6실시예 내지 제 8 실시예와 같으므로 그 부분의 설명을 생략 한다.
소자를 분리하기 위하여 DTI(깊은 트렌치 분리)를 사용하므로, 본 실시예는 부가적인 이점이 있다. 보다 명백히 설명하면, 인접한 포토다이오드 사이의 분리성이 더욱 향상된다. 폭이 좁고 깊은 분리영역을 형성할 수 있어서, 이에 의해 미세한 화소에 대해 적합한 구조를 제공한다.
상술한 바와 같이, 본 발명에 의하면, 화소 구조내에 전위장벽을 형성하기 때문에 포토다이오드 이외의 부분에 신호전하가 보다 적게 흡수된다. 따라서 높은 감도의 고체 촬상장치를 달성할 수 있다. 또한, 본 발명에 의해, 종래구성과 비교하여 체적이 큰 N형층을 가지는 포토다이오드를 형성 할수 있다. 따라서, 촬상소자의 포화 전하를 증가시키는 것이 가능하다.
또한, N형 에피택셜층과 매입 포토다이오드의 표면 P형층이 접촉하는 접합부분의 도핑 농도가 종래 구성의 도핑의 농도 보다 낮다. 따라서, 화소 결함의 발생율을 저하시킬 수 있으므로, 종래예와 비교하여 품질을 향상시킬 수 있다.
또한, 포토다이오드의 캐소드 부분의 부근에 다른 부분보다 도핑 농도가 높은 부분을 형성함으로써, 포토다이오드 전하의 완전한 전송이 용이하게 된다. 따라서, 랜덤 노이즈가 적은 고체 촬상장치를 달성 할 수 있다.
본 발명은 현재 바람직한 실시예가 되도록 고려한 것에 관련하여 설명하지만, 본 발명은 개시된 실시예에 제한되지 않는 것으로 이해되어야한다. 이에 반하여, 본 발명은 첨부된 청구항의 사상 및 범주 내에 포함된 다양한 변경과 균등한 구성을 커버할 수 있도록 되어 있다. 이하 청구항의 범위는 모든 상기 변경과 균등한 구조와 기능을 포함하도록 광범위한 해석이 허용된다.

Claims (15)

  1. 복수의 화소를 가진 고체 촬상장치로서,
    상기 각각의 화소는,
    제 1도전형과 제 2도전형이 서로 대향하고, 또한 신호전하를 발생하기 위해 제 1도전형을 가진 반도체 영역 및 상기 제 2도전형을 가지는 반도체 영역으로 구성되는 포토 다이오드와;
    상기 신호전하를 드레인 영역으로 전송하기 위해 상기 제 2도전형 반도체 영역 내에 형성되어 상기 제 1도전형을 가진 드레인 영역을 가지는 제 1트랜지스터와;
    상기 제 2도전형 반도체 영역 내에 형성되어 제 1도전형을 가진 소스영역 및 드레인 영역을 가지는 제 2트랜지스터와;
    를 포함하는 고체 촬상장치에 있어서,
    상기 제 1트랜지스터의 상기 드레인 영역, 상기 제 2트랜지스터의 상기 소스 영역 및 상기 드레인 영역의 하부에 제 2도전형을 가진 적어도 하나의 전위장벽을 형성하거나, 또는 상기 제 1트랜지스터의 상기 드레인 영역, 상기 제 2트랜지스터의 상기 소스 영역이나 상기 드레인 영역의 하부에 제 2도전형의 전위 장벽이 형성되어 있는 것을 특징으로 하는 고체 촬상장치.
  2. 제 1항에 있어서,
    상기 적어도 하나의 제 2도전형 전위장벽의 도핑 농도는 상기 제 2도전형 반도체 영역의 도핑 농도보다도 높은 것을 특징으로 하는 고체 촬상장치.
  3. 제 1항에 있어서,
    상기 적어도 하나의 장벽이, 상기 제 1트랜지스터의 게이트 전극 및 상기 제 2트랜지스터의 게이트 전극의 하부에 형성되어 있거나 또는 상기 제 1트랜지스터의 게이트 전극이나 상기 제 2트랜지스터의 게이트 전극의 하부에 상기 적어도 하나의 장벽이 형성되어 있는 것을 특징으로 하는 고체 촬상장치.
  4. 제 1항에 있어서,
    상기 고체 촬상장치는 상기 화소간에 소자 분리영역을 부가하여 포함하고, 상기 적어도 하나의 전위장벽이 상기 소자 분리영역의 하부에 형성되어 있는 것을 특징으로 하는 고체 촬상장치.
  5. 복수의 화소를 가진 고체 촬상장치로서,
    상기 각각의 화소는, 제 1도전형과 제 2도전형이 서로 대향하고, 또한 제 1 도전형을 가진 반도체 영역 및 상기 제 2도전형을 가지는 반도체 영역으로 구성되는 포토 다이오드와;
    상기 제 1도전형 반도체 영역 내에 형성되어 상기 제 1도전형을 가진 소스영역 및 드레인 영역을 가지는 트랜지스터와;
    를 포함하는 적어도 하나의 화소, 상기화소를 포함하는 고체 촬상장치에 있어서,
    제 2도전형을 가진 전위장벽이 상기 트랜지스터의 게이트 전극의 하부에 형성되어 있는 것을 특징으로 하는 고체 촬상장치.
  6. 제 5항에 있어서,
    제 2도전형을 가진 적어도 하나의 전위 장벽은, 제 2도전형 전위 장벽으로 되어상기 트랜지스터의 소스 영역 및 드레인 영역의 하부 또는 상기 트랜지스터의 소스 영역이나 드레인 영역의 하부에 형성되어 있는 것을 특징으로 하는 고체 촬상장치.
  7. 제 5항에 있어서,
    상기 화소는 상기 포토 다이오드에 의해 발생된 신호전하를 축적하기 위하여 제 1도전형 반도체 영역에 형성되는 신호전하 축적영역을 부가하여 포함하고, 상기 신호전하 축적부분이 상기 제 1도전형을 가지고 상기 제 1도전형 반도체 영역 보다 높은 도핑 농도를 가지는 것을 특징으로 하는 고체 촬상장치.
  8. 제 5항에 있어서,
    상기 전위장벽의 도핑 농도는 상기 제 2도전형 반도체 영역의 도핑 농도보다 높은 것을 특징으로 하는 고체 촬상장치.
  9. 제 1도전형을 가진 기판과;
    제 2도전형을 가진 층과;
    제 1도전형을 가진 층과;
    을 포함한 고체 촬상장치에 있어서,
    상기 제 2도전형 층 및 상기 제 1도전형 층은 포토다이오드를 형성하고 또한 적어도 하나의 전위장벽은 상기 포토다이오드가 형성되는 영역의 주위에 형성되고, 상기 적어도 하나의 전위장벽은 상기 제 2도전형을 가진 영역에 의해 형성되는 것을 특징으로 하는 고체 촬상장치.
  10. 제 9항에 있어서,
    상기 제 2도전형 영역은 상기 제 1도전형 층에 형성되고 제 2도전형 층은 매입 층으로 되는 것을 특징으로 하는 고체 촬상장치.
  11. 제 10항에 있어서,
    상기 제 2도전형 영역은 깊이 방향으로 상기 제 2도전형 매입층까지 연장되는 것을 특징으로 하는 고체 촬상장치.
  12. 제 10항에 있어서,
    상기 제 2도전형 영역은 상기 제 1도전형 층의 깊이 방향으로 복수의 층이 배치된 복수의 제 2도전형 영역을 포함하는 것을 특징으로 하는 고체 촬상장치.
  13. 제 10항에 있어서,
    상기 복수층 중의 최상층은 상기 포토다이오드로부터 전송 트랜지스터까지 전하 전송경로를 제어하는 것을 특징으로 하는 고체 촬상장치.
  14. 제 10항에 있어서,
    상기 제일 도전형 층의 반도체 표면에 인접한 부분은 다른 영역보다 높은 도핑 농도를 가진 영역을 가지는 것을 특징으로 하는 고체 촬상장치.
  15. 카메라 시스템은 제 9항에 기재된 고체 촬상장치를 포함하는 것을 특징으로 하는 카메라시스템.
KR10-2003-0042623A 2002-06-27 2003-06-27 고체 촬상장치 및 이를 이용한 카메라시스템 KR100537546B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002187682 2002-06-27
JPJP-P-2002-00187682 2002-06-27
JPJP-P-2002-00302912 2002-10-17
JP2002302912 2002-10-17
JPJP-P-2003-00159403 2003-06-04
JP2003159403A JP3840203B2 (ja) 2002-06-27 2003-06-04 固体撮像装置及び固体撮像装置を用いたカメラシステム

Publications (2)

Publication Number Publication Date
KR20040002790A true KR20040002790A (ko) 2004-01-07
KR100537546B1 KR100537546B1 (ko) 2005-12-16

Family

ID=29718638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0042623A KR100537546B1 (ko) 2002-06-27 2003-06-27 고체 촬상장치 및 이를 이용한 카메라시스템

Country Status (6)

Country Link
US (7) US6885047B2 (ko)
EP (5) EP1376701B1 (ko)
JP (1) JP3840203B2 (ko)
KR (1) KR100537546B1 (ko)
CN (1) CN1266773C (ko)
TW (1) TWI225304B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719361B1 (ko) * 2005-11-22 2007-05-17 삼성전자주식회사 씨모스 이미지 센서 및 그 형성 방법
KR20170103682A (ko) * 2016-03-04 2017-09-13 에스아이아이 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법

Families Citing this family (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840203B2 (ja) 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP5241759B2 (ja) * 2002-06-27 2013-07-17 キヤノン株式会社 固体撮像装置
JP4435063B2 (ja) * 2002-06-27 2010-03-17 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP4208559B2 (ja) 2002-12-03 2009-01-14 キヤノン株式会社 光電変換装置
JP2004273781A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 固体撮像装置
US7709921B2 (en) 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
US8519503B2 (en) 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
US8686529B2 (en) * 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
US7148528B2 (en) * 2003-07-02 2006-12-12 Micron Technology, Inc. Pinned photodiode structure and method of formation
US7119393B1 (en) * 2003-07-28 2006-10-10 Actel Corporation Transistor having fully-depleted junctions to reduce capacitance and increase radiation immunity in an integrated circuit
US7170315B2 (en) 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
JP4155568B2 (ja) * 2003-08-07 2008-09-24 キヤノン株式会社 固体撮像装置及びカメラ
KR100508864B1 (ko) * 2003-10-23 2005-08-17 동부아남반도체 주식회사 씨모스 이미지 센서 및 이의 제조 방법
KR100538069B1 (ko) * 2003-12-16 2005-12-20 매그나칩 반도체 유한회사 암신호 감소를 위한 이미지센서의 소자분리 방법
CN100397105C (zh) * 2003-12-18 2008-06-25 松下电器产业株式会社 聚光元件及固体摄像器件
JP4075797B2 (ja) * 2003-12-25 2008-04-16 ソニー株式会社 固体撮像素子
US7902624B2 (en) * 2004-02-02 2011-03-08 Aptina Imaging Corporation Barrier regions for image sensors
US7002231B2 (en) * 2004-02-02 2006-02-21 Micron Technology, Inc. Barrier regions for image sensors
JP4794821B2 (ja) * 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム
US7920185B2 (en) * 2004-06-30 2011-04-05 Micron Technology, Inc. Shielding black reference pixels in image sensors
KR100606954B1 (ko) * 2004-07-08 2006-08-01 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 포토다이오드 제조방법
JP5089017B2 (ja) * 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP4680552B2 (ja) * 2004-09-02 2011-05-11 富士フイルム株式会社 固体撮像素子の製造方法
JP4595464B2 (ja) * 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
JP2006108497A (ja) * 2004-10-07 2006-04-20 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4703163B2 (ja) 2004-10-19 2011-06-15 株式会社東芝 固体撮像装置
US7812381B2 (en) * 2005-01-24 2010-10-12 Samsung Electronics Co., Ltd. Image sensor with light receiving region having different potential energy according to wavelength of light and electronic product employing the same
US20060180885A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Image sensor using deep trench isolation
US7205627B2 (en) * 2005-02-23 2007-04-17 International Business Machines Corporation Image sensor cells
JP4105170B2 (ja) * 2005-03-02 2008-06-25 日本テキサス・インスツルメンツ株式会社 半導体装置およびその検査方法
JP4794877B2 (ja) * 2005-03-18 2011-10-19 キヤノン株式会社 固体撮像装置及びカメラ
JP4459098B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
US7151287B1 (en) 2005-03-25 2006-12-19 Cypress Semiconductor Corporation Minimizing the effect of directly converted x-rays in x-ray imagers
KR100642760B1 (ko) * 2005-03-28 2006-11-10 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2006103733A1 (ja) * 2005-03-28 2006-10-05 Fujitsu Limited 撮像装置
KR100690884B1 (ko) * 2005-04-28 2007-03-09 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP4854216B2 (ja) * 2005-04-28 2012-01-18 キヤノン株式会社 撮像装置および撮像システム
JP5292628B2 (ja) * 2005-04-29 2013-09-18 トリクセル 画像センサを備えた半導体装置及びその製造方法
US7432121B2 (en) * 2005-05-24 2008-10-07 Micron Technology, Inc. Isolation process and structure for CMOS imagers
US7253461B2 (en) * 2005-05-27 2007-08-07 Dialog Imaging Systems Gmbh Snapshot CMOS image sensor with high shutter rejection ratio
JP5247007B2 (ja) * 2005-06-09 2013-07-24 キヤノン株式会社 撮像装置及び撮像システム
KR100760142B1 (ko) * 2005-07-27 2007-09-18 매그나칩 반도체 유한회사 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀
WO2007015420A1 (ja) * 2005-08-03 2007-02-08 Matsushita Electric Industrial Co., Ltd. 固体撮像装置
JP4714528B2 (ja) 2005-08-18 2011-06-29 富士フイルム株式会社 固体撮像素子の製造方法および固体撮像素子
US7830412B2 (en) * 2005-08-22 2010-11-09 Aptina Imaging Corporation Method and apparatus for shielding correction pixels from spurious charges in an imager
US20070045668A1 (en) * 2005-08-26 2007-03-01 Micron Technology, Inc. Vertical anti-blooming control and cross-talk reduction for imagers
US7800146B2 (en) * 2005-08-26 2010-09-21 Aptina Imaging Corporation Implanted isolation region for imager pixels
US7202463B1 (en) 2005-09-16 2007-04-10 Adobe Systems Incorporated Higher dynamic range image sensor with signal integration
KR100772891B1 (ko) * 2005-10-04 2007-11-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR100708772B1 (ko) * 2005-10-07 2007-04-17 주식회사 뮤타스 다이아프램을 구비한 화상 촬영 장치
US8378396B2 (en) * 2005-10-28 2013-02-19 Seiko Instruments Inc. Photoelectric conversion device and image sensor using the same
US7423302B2 (en) * 2005-11-21 2008-09-09 Digital Imaging Systems Gmbh Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
JP4857773B2 (ja) * 2006-01-16 2012-01-18 株式会社ニコン 固体撮像素子及びその製造方法
US7671460B2 (en) * 2006-01-25 2010-03-02 Teledyne Licensing, Llc Buried via technology for three dimensional integrated circuits
KR100752658B1 (ko) * 2006-02-28 2007-08-29 삼성전자주식회사 폴리실리콘을 이용한 반사방지구조를 구비하는고체촬상소자 및 그 제조방법
JP2007288136A (ja) * 2006-03-24 2007-11-01 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP4788478B2 (ja) * 2006-05-26 2011-10-05 ソニー株式会社 固体撮像装置
JP2007335751A (ja) * 2006-06-16 2007-12-27 Toshiba Corp 固体撮像装置
JP2008004692A (ja) * 2006-06-21 2008-01-10 Nikon Corp 固体撮像装置
JP2008021875A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 固体撮像装置
US7795655B2 (en) * 2006-10-04 2010-09-14 Sony Corporation Solid-state imaging device and electronic device
KR100821469B1 (ko) * 2006-10-13 2008-04-11 매그나칩 반도체 유한회사 개선된 컬러 크로스토크를 갖는 소형 ｃｍｏｓ 이미지 센서및 그 제조 방법
US20080138926A1 (en) * 2006-12-11 2008-06-12 Lavine James P Two epitaxial layers to reduce crosstalk in an image sensor
US7763913B2 (en) * 2006-12-12 2010-07-27 Aptina Imaging Corporation Imaging method, apparatus, and system providing improved imager quantum efficiency
US7843012B2 (en) * 2007-01-31 2010-11-30 United Microelectronics Corp. CMOS transistor
JP4480033B2 (ja) * 2007-02-16 2010-06-16 シャープ株式会社 固体撮像素子および電子情報機器
US8440495B2 (en) * 2007-03-06 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing crosstalk in image sensors using implant technology
US7498650B2 (en) * 2007-03-08 2009-03-03 Teledyne Licensing, Llc Backside illuminated CMOS image sensor with pinned photodiode
US7923763B2 (en) * 2007-03-08 2011-04-12 Teledyne Licensing, Llc Two-dimensional time delay integration visible CMOS image sensor
TW200903790A (en) * 2007-04-18 2009-01-16 Rosnes Corp Solid-state imaging device
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP5400280B2 (ja) * 2007-06-07 2014-01-29 パナソニック株式会社 固体撮像装置
TW200849462A (en) * 2007-06-11 2008-12-16 Taiwan Semiconductor Mfg Isolation structure for image sensor device
CN101459184B (zh) * 2007-12-13 2011-03-23 中芯国际集成电路制造(上海)有限公司 在cmos上感测图像的系统和方法
KR20090071067A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5366396B2 (ja) * 2007-12-28 2013-12-11 キヤノン株式会社 光電変換装置の製造方法、半導体装置の製造方法、光電変換装置、及び撮像システム
US7939867B2 (en) * 2008-02-27 2011-05-10 United Microelectronics Corp. Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof
CN101533802B (zh) * 2008-03-12 2011-02-09 联华电子股份有限公司 互补金属氧化物半导体影像感测器及其制造方法
US20090243025A1 (en) * 2008-03-25 2009-10-01 Stevens Eric G Pixel structure with a photodetector having an extended depletion depth
JP5335271B2 (ja) 2008-04-09 2013-11-06 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP4759590B2 (ja) 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5283965B2 (ja) * 2008-05-09 2013-09-04 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
US7759755B2 (en) 2008-05-14 2010-07-20 International Business Machines Corporation Anti-reflection structures for CMOS image sensors
US8003425B2 (en) * 2008-05-14 2011-08-23 International Business Machines Corporation Methods for forming anti-reflection structures for CMOS image sensors
JP5374941B2 (ja) * 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器
JP5793688B2 (ja) * 2008-07-11 2015-10-14 パナソニックＩｐマネジメント株式会社 固体撮像装置
TWI463644B (zh) * 2008-08-12 2014-12-01 United Microelectronics Corp Ｃｍｏｓ影像感測器及其製法、及抑制ｃｍｏｓ影像感測器之暗電流及訊號干擾之方法
JP2010056402A (ja) * 2008-08-29 2010-03-11 Panasonic Corp 固体撮像素子
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
BRPI0919221A2 (pt) 2008-09-15 2015-12-08 Osi Optoelectronics Inc fotodiodo de espinha de peixe de camada ativa fina com uma camada n+ rasa e método de fabricação do mesmo
KR101046798B1 (ko) * 2008-09-30 2011-07-05 주식회사 동부하이텍 이미지센서 및 그 제조방법
US7795650B2 (en) * 2008-12-09 2010-09-14 Teledyne Scientific & Imaging Llc Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits
US8772891B2 (en) * 2008-12-10 2014-07-08 Truesense Imaging, Inc. Lateral overflow drain and channel stop regions in image sensors
US20100148230A1 (en) * 2008-12-11 2010-06-17 Stevens Eric G Trench isolation regions in image sensors
KR20100079058A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP2010206181A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置及び撮像システム
JP2010206173A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
JP5538922B2 (ja) 2009-02-06 2014-07-02 キヤノン株式会社 固体撮像装置の製造方法
JP2010206178A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置、及び光電変換装置の製造方法
US7875918B2 (en) * 2009-04-24 2011-01-25 Omnivision Technologies, Inc. Multilayer image sensor pixel structure for reducing crosstalk
US8399909B2 (en) 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
JP5326937B2 (ja) * 2009-08-26 2013-10-30 ソニー株式会社 Ｃｍｏｓ固体撮像素子の駆動方法
US8138531B2 (en) * 2009-09-17 2012-03-20 International Business Machines Corporation Structures, design structures and methods of fabricating global shutter pixel sensor cells
FR2950504B1 (fr) * 2009-09-24 2012-06-22 St Microelectronics Sa Circuit de pixel de capteur d'image
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP5546222B2 (ja) * 2009-12-04 2014-07-09 キヤノン株式会社 固体撮像装置及び製造方法
JP5723094B2 (ja) * 2009-12-11 2015-05-27 キヤノン株式会社 固体撮像装置およびカメラ
JP5621266B2 (ja) * 2010-01-27 2014-11-12 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
US8299545B2 (en) * 2010-01-28 2012-10-30 International Business Machines Corporation Method and structure to improve body effect and junction capacitance
JP2011192841A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 半導体装置
US8778717B2 (en) * 2010-03-17 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Local oxidation of silicon processes with reduced lateral oxidation
JP5538976B2 (ja) * 2010-03-29 2014-07-02 ソニー株式会社 固体撮像素子、撮像装置
KR101770289B1 (ko) * 2010-09-29 2017-08-23 삼성전자주식회사 이미지 센서 및 이의 형성 방법
US8507962B2 (en) * 2010-10-04 2013-08-13 International Business Machines Corporation Isolation structures for global shutter imager pixel, methods of manufacture and design structures
DE102010043822B4 (de) * 2010-11-12 2014-02-13 Namlab Ggmbh Fotodiode und Fotodiodenfeld sowie Verfahren zu deren Betrieb
JP2012142560A (ja) * 2010-12-15 2012-07-26 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
JP2012164768A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 固体撮像装置
WO2012169211A1 (ja) * 2011-06-09 2012-12-13 パナソニック株式会社 光学素子とその製造方法
JP5225434B2 (ja) * 2011-06-27 2013-07-03 キヤノン株式会社 固体撮像装置および撮像システム
US9070611B2 (en) 2011-07-29 2015-06-30 Semiconductor Components Industries, Llc Image sensor with controllable vertically integrated photodetectors
US8730362B2 (en) 2011-07-29 2014-05-20 Truesense Imaging, Inc. Image sensor with controllable vertically integrated photodetectors
US8946612B2 (en) 2011-07-29 2015-02-03 Semiconductor Components Industries, Llc Image sensor with controllable vertically integrated photodetectors
US8736728B2 (en) 2011-07-29 2014-05-27 Truesense Imaging, Inc. Image sensor with controllable vertically integrated photodetectors
US8829637B2 (en) * 2011-07-29 2014-09-09 Semiconductor Components Industries, Llc Image sensor with controllable vertically integrated photodetectors using a buried layer
US9318370B2 (en) 2011-08-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High-k dielectric liners in shallow trench isolations
JPWO2013027524A1 (ja) * 2011-08-24 2015-03-19 シャープ株式会社 固体撮像素子
WO2013115075A1 (ja) * 2012-02-03 2013-08-08 ソニー株式会社 半導体装置及び電子機器
KR101989567B1 (ko) * 2012-05-31 2019-06-14 삼성전자주식회사 이미지 센서
JP6179865B2 (ja) 2012-06-26 2017-08-16 パナソニックＩｐマネジメント株式会社 固体撮像装置及びその製造方法
US8969997B2 (en) * 2012-11-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structures and methods of forming the same
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light
JP5512002B2 (ja) * 2013-02-21 2014-06-04 キヤノン株式会社 固体撮像装置
JP6119432B2 (ja) * 2013-05-31 2017-04-26 ソニー株式会社 固体撮像素子、電子機器、および製造方法
US9070802B2 (en) * 2013-08-16 2015-06-30 Himax Imaging, Inc. Image sensor and fabricating method of image sensor
EP3050128A4 (en) * 2013-09-25 2017-04-05 Princeton Infrared Technologies, Inc. LOW NOISE InGaAs PHOTODIODE ARRAY
JP2015177034A (ja) * 2014-03-14 2015-10-05 キヤノン株式会社 固体撮像装置、その製造方法、及びカメラ
JP6595750B2 (ja) * 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
JP6308864B2 (ja) * 2014-05-15 2018-04-11 キヤノン株式会社 撮像装置
JP6347677B2 (ja) * 2014-06-24 2018-06-27 キヤノン株式会社 固体撮像装置
JP6029698B2 (ja) * 2015-02-19 2016-11-24 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP6491509B2 (ja) * 2015-03-25 2019-03-27 キヤノン株式会社 固体撮像装置及びその製造方法
JP6764234B2 (ja) * 2015-06-03 2020-09-30 キヤノン株式会社 固体撮像装置及びカメラ
JP2017045873A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2017059563A (ja) * 2015-09-14 2017-03-23 ルネサスエレクトロニクス株式会社 撮像素子
US11297258B2 (en) * 2015-10-01 2022-04-05 Qualcomm Incorporated High dynamic range solid state image sensor and camera system
WO2017073334A1 (ja) * 2015-10-27 2017-05-04 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
EP3336883B1 (en) * 2016-12-13 2023-10-18 STMicroelectronics (Research & Development) Limited A charge storage cell and method of manufacturing a charge storage cell
WO2018139188A1 (ja) * 2017-01-24 2018-08-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置および製造方法、固体撮像素子、並びに電子機器
JP6957157B2 (ja) * 2017-01-26 2021-11-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
US10163963B2 (en) * 2017-04-05 2018-12-25 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
US11916095B2 (en) * 2018-04-16 2024-02-27 Sony Semiconductor Solutions Corporation Imaging device and method of manufacturing imaging device
JP2019212900A (ja) * 2018-05-31 2019-12-12 パナソニックＩｐマネジメント株式会社 撮像装置
JP7224823B2 (ja) * 2018-09-19 2023-02-20 キヤノン株式会社 光検出装置
US11503234B2 (en) * 2019-02-27 2022-11-15 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, radioactive ray imaging system, and movable object

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164855U (ko) 1979-05-16 1980-11-27
JPS5917585B2 (ja) 1981-08-31 1984-04-21 株式会社日立製作所 固体撮像装置
JPS58125962A (ja) 1982-01-21 1983-07-27 Nec Corp 固体撮像装置とその駆動方法
JPH04152670A (ja) 1990-10-17 1992-05-26 Nec Corp 受光素子の製造方法
US5453611A (en) * 1993-01-01 1995-09-26 Canon Kabushiki Kaisha Solid-state image pickup device with a plurality of photoelectric conversion elements on a common semiconductor chip
JP3697769B2 (ja) * 1995-02-24 2005-09-21 株式会社ニコン 光電変換素子及び光電変換装置
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
JP2848268B2 (ja) * 1995-04-20 1999-01-20 日本電気株式会社 固体撮像装置およびその製造方法
US6026964A (en) 1997-08-25 2000-02-22 International Business Machines Corporation Active pixel sensor cell and method of using
TW393777B (en) * 1997-09-02 2000-06-11 Nikon Corp Photoelectric conversion devices and photoelectric conversion apparatus employing the same
JPH11126893A (ja) * 1997-10-23 1999-05-11 Nikon Corp 固体撮像素子とその製造方法
US6023081A (en) * 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor
US6051857A (en) 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
US5880495A (en) * 1998-01-08 1999-03-09 Omnivision Technologies, Inc. Active pixel with a pinned photodiode
JP3617917B2 (ja) 1998-02-13 2005-02-09 株式会社東芝 Ｍｏｓイメージセンサ
JP3403061B2 (ja) 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
US6690423B1 (en) 1998-03-19 2004-02-10 Kabushiki Kaisha Toshiba Solid-state image pickup apparatus
JP3600430B2 (ja) 1998-03-19 2004-12-15 株式会社東芝 固体撮像装置
JPH11274461A (ja) 1998-03-23 1999-10-08 Sony Corp 固体撮像装置とその製造方法
JP3410016B2 (ja) * 1998-03-31 2003-05-26 株式会社東芝 増幅型固体撮像装置
JP3403062B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
US6218691B1 (en) * 1998-06-30 2001-04-17 Hyundai Electronics Industries Co., Ltd. Image sensor with improved dynamic range by applying negative voltage to unit pixel
US6259124B1 (en) 1998-08-07 2001-07-10 Eastman Kodak Company Active pixel sensor with high fill factor blooming protection
JP2000091551A (ja) 1998-09-11 2000-03-31 Toshiba Corp 固体撮像装置およびその製造方法
JP3457551B2 (ja) 1998-11-09 2003-10-20 株式会社東芝 固体撮像装置
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
JP3576033B2 (ja) 1999-03-31 2004-10-13 株式会社東芝 固体撮像装置
US6992714B1 (en) * 1999-05-31 2006-01-31 Canon Kabushiki Kaisha Image pickup apparatus having plural pixels arranged two-dimensionally, and selective addition of different pixel color signals to control spatial color arrangement
JP3934827B2 (ja) * 1999-06-30 2007-06-20 株式会社東芝 固体撮像装置
JP4449106B2 (ja) 1999-07-14 2010-04-14 ソニー株式会社 Ｍｏｓ型固体撮像装置及びその製造方法
JP4406964B2 (ja) * 1999-08-05 2010-02-03 ソニー株式会社 固体撮像素子及びその製造方法
US6339248B1 (en) 1999-11-15 2002-01-15 Omnivision Technologies, Inc. Optimized floating P+ region photodiode for a CMOS image sensor
JP4419238B2 (ja) * 1999-12-27 2010-02-24 ソニー株式会社 固体撮像素子及びその製造方法
TW483127B (en) * 2000-01-07 2002-04-11 Innotech Corp Solid state imaging device and driving method thereof
JP2002009270A (ja) * 2000-06-23 2002-01-11 Victor Co Of Japan Ltd 固体撮像装置
JP3688980B2 (ja) * 2000-06-28 2005-08-31 株式会社東芝 Ｍｏｓ型固体撮像装置及びその製造方法
JP3750502B2 (ja) * 2000-08-03 2006-03-01 ソニー株式会社 固体撮像装置およびカメラシステム
JP2002203954A (ja) * 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子
KR100381026B1 (ko) * 2001-05-22 2003-04-23 주식회사 하이닉스반도체 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법
JP3840203B2 (ja) 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719361B1 (ko) * 2005-11-22 2007-05-17 삼성전자주식회사 씨모스 이미지 센서 및 그 형성 방법
US7659563B2 (en) 2005-11-22 2010-02-09 Samsung Electronics Co., Ltd. Complementary metal-oxide-silicon (CMOS) image sensor and method of forming the same
KR20170103682A (ko) * 2016-03-04 2017-09-13 에스아이아이 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
EP2139039A3 (en) 2010-07-14
TWI225304B (en) 2004-12-11
US20100187581A1 (en) 2010-07-29
EP2339631A3 (en) 2013-04-24
EP2270863A2 (en) 2011-01-05
EP2270864A3 (en) 2013-10-23
EP1376701A2 (en) 2004-01-02
US20080258190A1 (en) 2008-10-23
EP2139039A2 (en) 2009-12-30
US20040000681A1 (en) 2004-01-01
CN1266773C (zh) 2006-07-26
US7723766B2 (en) 2010-05-25
EP1376701B1 (en) 2013-03-27
US20050035382A1 (en) 2005-02-17
KR100537546B1 (ko) 2005-12-16
EP1376701A3 (en) 2008-08-06
JP2004193547A (ja) 2004-07-08
EP2270864A2 (en) 2011-01-05
TW200400627A (en) 2004-01-01
JP3840203B2 (ja) 2006-11-01
US7423305B2 (en) 2008-09-09
US20060124977A1 (en) 2006-06-15
US20080164500A1 (en) 2008-07-10
EP2270863A3 (en) 2013-04-17
US8580595B2 (en) 2013-11-12
US6885047B2 (en) 2005-04-26
EP2139039B1 (en) 2017-08-09
US7705381B2 (en) 2010-04-27
US8436406B2 (en) 2013-05-07
CN1471311A (zh) 2004-01-28
US20130203208A1 (en) 2013-08-08
EP2339631A2 (en) 2011-06-29

Similar Documents

Publication Publication Date Title
KR100537546B1 (ko) 고체 촬상장치 및 이를 이용한 카메라시스템
JP5451098B2 (ja) 半導体装置の製造方法
US7427740B2 (en) Image sensor with drain region between optical black regions
JP4282049B2 (ja) 半導体装置、光電変換装置及びカメラ
EP2282345A2 (en) Imaging sensor with transfer gate having multiple channel sub-regions
US20110249163A1 (en) Photoelectric conversion device and camera
JP2010206174A (ja) 光電変換装置およびその製造方法ならびにカメラ
JP2005268814A (ja) 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP4435063B2 (ja) 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP2005197352A (ja) 固体撮像装置
JP5241759B2 (ja) 固体撮像装置
CN114078889A (zh) 全局快门cmos图像传感器及其制造方法
JP4863517B2 (ja) 光電変換装置及びカメラ
JP2015084425A (ja) 光電変換装置およびその製造方法ならびにカメラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 14