JPH04152670A - 受光素子の製造方法 - Google Patents
受光素子の製造方法Info
- Publication number
- JPH04152670A JPH04152670A JP2278263A JP27826390A JPH04152670A JP H04152670 A JPH04152670 A JP H04152670A JP 2278263 A JP2278263 A JP 2278263A JP 27826390 A JP27826390 A JP 27826390A JP H04152670 A JPH04152670 A JP H04152670A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline
- forming
- emitter
- cmrr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- -1 Arsenic ions Chemical class 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はホトカプラに用いる受光素子の製造方法に関す
る。
る。
ホトカブラに用いる従来の受光素子は、第２図に示すよ
うに、フォトダイオードで成る受光部とトランジスタで
成る増幅器が１つの半導体基板に形成されており、各素
子はｐｎ接合分離により隔てられ、受光部のフォトダイ
オードの表面（受光面）にはＣＭＲＲ対策のため、多結
晶Ｓｉが設けられている。
うに、フォトダイオードで成る受光部とトランジスタで
成る増幅器が１つの半導体基板に形成されており、各素
子はｐｎ接合分離により隔てられ、受光部のフォトダイ
オードの表面（受光面）にはＣＭＲＲ対策のため、多結
晶Ｓｉが設けられている。
この受光素子は以下に示す手順に従って作られている。
まず、半導体基板に成長したエピタキシャル層に不純物
を拡散してｐｎ接合分離領域を形成した後、ｐｎ接合分
離領域で囲まれた各領域にそれぞれイオン注入によりｐ
ｎ接合を形成してフォトダイオードとトランジスタを形
成する。この後、酸化等の工程を経た後、全面に多結晶
ＳＬを形成し、この多結晶Ｓｔに不純物（例えば燐）を
拡散する。この結果、多結晶Ｓ１は低抵抗化する。この
後、フォトリソグラフィ工程により多結晶Ｓｉをパター
ン化してフォトダイオードの表面のみに多結晶Ｓｉを設
けた後、さらに、酸化、フォトリソグラフィ、蒸着等の
工程を経て、第２図に示すようにＡＪ配線を施して受光
素子が完成する。
を拡散してｐｎ接合分離領域を形成した後、ｐｎ接合分
離領域で囲まれた各領域にそれぞれイオン注入によりｐ
ｎ接合を形成してフォトダイオードとトランジスタを形
成する。この後、酸化等の工程を経た後、全面に多結晶
ＳＬを形成し、この多結晶Ｓｔに不純物（例えば燐）を
拡散する。この結果、多結晶Ｓ１は低抵抗化する。この
後、フォトリソグラフィ工程により多結晶Ｓｉをパター
ン化してフォトダイオードの表面のみに多結晶Ｓｉを設
けた後、さらに、酸化、フォトリソグラフィ、蒸着等の
工程を経て、第２図に示すようにＡＪ配線を施して受光
素子が完成する。
上述した従来の受光素子は、ＣＭＲＲ対策用の比抵抗が
低い多結晶Ｓｉ層の形成に熱抵抗の加わる燐拡散工程を
有していた。その為、低比抵抗のＣＭＲＲ対策用の多結
晶Ｓｉ層を形成する場合、熱工程が加わり、その熱によ
り、エミッタ及びベースの拡散が進み、トランジスタの
ｈｐｉのコントロールが非常に困難であ、るという欠点
がある。また、素子分離をｐｎ接合により行っていたた
め、深い不純物拡散領域を形成する必要があり、製作に
長時間を要していた。
低い多結晶Ｓｉ層の形成に熱抵抗の加わる燐拡散工程を
有していた。その為、低比抵抗のＣＭＲＲ対策用の多結
晶Ｓｉ層を形成する場合、熱工程が加わり、その熱によ
り、エミッタ及びベースの拡散が進み、トランジスタの
ｈｐｉのコントロールが非常に困難であ、るという欠点
がある。また、素子分離をｐｎ接合により行っていたた
め、深い不純物拡散領域を形成する必要があり、製作に
長時間を要していた。
本発明の製造方法は、半導体層に局部的に絶縁膜を形成
して素子分離領域を形成する工程と、前記素子分離領域
に囲まれた各領域にそれぞれｐｎ接合を形成する工程と
、全面に多結晶Ｓｉ層を形成し、この多結晶Ｓｉ層にイ
オン注入した後、多結晶Ｓｉ層をパターン化して前記ｐ
ｎ接合のうちの１つのｐｎ接合を構成する半導体面上の
みに多結晶Ｓｉ層を形成する工程と、再度多結晶８１層
を形成し、多結晶Ｓｉ層にイオン注入を施した後、熱処
理を施してエミッタを形成する工程と、再度形成した多
結晶Ｓｉ層をエツチングしてｎ＋（又はｐ”）領域に接
触した部分のみを残す工程と、金属配線を施す工程とを
少くとも備えた構成になっている。
して素子分離領域を形成する工程と、前記素子分離領域
に囲まれた各領域にそれぞれｐｎ接合を形成する工程と
、全面に多結晶Ｓｉ層を形成し、この多結晶Ｓｉ層にイ
オン注入した後、多結晶Ｓｉ層をパターン化して前記ｐ
ｎ接合のうちの１つのｐｎ接合を構成する半導体面上の
みに多結晶Ｓｉ層を形成する工程と、再度多結晶８１層
を形成し、多結晶Ｓｉ層にイオン注入を施した後、熱処
理を施してエミッタを形成する工程と、再度形成した多
結晶Ｓｉ層をエツチングしてｎ＋（又はｐ”）領域に接
触した部分のみを残す工程と、金属配線を施す工程とを
少くとも備えた構成になっている。
本発明によればＣＭＲＲ対策用多結晶Ｓｉ層をイオン注
入を２回行うことにより実現している。
入を２回行うことにより実現している。
すなわち、１回目はＣＭＲＲ対策用多結晶Ｓｉ層に、イ
オン注入により不純物をドープし、さらに２回目は、ｎ
＋コンタクト部を形成する為の多結晶Ｓｉ層にイオン注
入により不純物をドープする時、同時にＣＭＲＲ対策用
多結晶Ｓｉ層にもイオン注入により不純物がドープされ
、ドープされた不純物を均一化する為の熱処理は、ｎ“
コンタクト用多結晶Ｓｉ層の不純物を均一化する時に同
時に行うので、２回のイオン注入及び１回の熱処理を施
すことで、低比抵抗のＣＭＲＲ対策用多結晶Ｓｉ層を形
成出来、しかも熱工程は標準とされる１回のみなのでベ
ース及びエミッタの深さが余分な熱工程により変化し、
その為にｈＰＥのコントロールが困難になることはない
。
オン注入により不純物をドープし、さらに２回目は、ｎ
＋コンタクト部を形成する為の多結晶Ｓｉ層にイオン注
入により不純物をドープする時、同時にＣＭＲＲ対策用
多結晶Ｓｉ層にもイオン注入により不純物がドープされ
、ドープされた不純物を均一化する為の熱処理は、ｎ“
コンタクト用多結晶Ｓｉ層の不純物を均一化する時に同
時に行うので、２回のイオン注入及び１回の熱処理を施
すことで、低比抵抗のＣＭＲＲ対策用多結晶Ｓｉ層を形
成出来、しかも熱工程は標準とされる１回のみなのでベ
ース及びエミッタの深さが余分な熱工程により変化し、
その為にｈＰＥのコントロールが困難になることはない
。
第１図に本発明による製造方法の主要工程を示す。
まず、第１図（ａ）に示すように、ｐｙＪ、Ｓｉ基板１
に不純物を選択的に拡散してｎ３埋込層１ａを形成し、
さらに、基板上にｎ型エピタキシャル層１６を形成する
０次いで、第１図（ｂ）に示す如＜、ＬＯＣＯ３により
５１０２膜２を選択的に形成して絶縁素子分離領域２と
する。この後、酸化、フォトリングラフィ等いくつかの
工程を経た後、第１図（ｃ）の如く、燐を拡散してｎ＋
領領域形成しそのうちの１つく図中右側）をトランジス
タのコレクタ３ａとする。さらに、ｎ４領域の内側に、
イオン注入によりｐ型領域４ａ、４ｂを形成する（第１
図（ｄ））、この２つのｐ型領域４ａ、４ｂのうち、一
方（図中左側）はフォトダイオード１０のｐｎ接合を形
成し、他方（図中右側）はトランジスタ２０のベースと
なる。ＣＶＤにより全面に多結晶Ｓｉ層５ａを形成した
後、この多結晶Ｓｉ層５ａに燐をイオン注入しく第１図
（ｅ））、次いで、フォトリソグラフィ技術により多結
晶Ｓ１層５ａをパターン化してフォトダイオードの表面
（受光面）のみに多結晶Ｓｉ層５ａを残す（第１図（ｆ
））、、ｊ７）後、５ｉｓＮ４Ｊｌ！形成、フォトリン
グラフィ等の工程を経た後、再び全面に多結晶Ｓｉ層５
ｂを形成し、この層５ｂに砒素をイオン注入した後、９
５０℃でアニールしてベース内にエミッタ６を形成する
（第１図（ｇ））、このエミッタ形成時に、先に形成し
た多結晶Ｓｉ層５ａのアニールも同時に行われるので、
従来に比べて熱処理工程が１つ減ることになる。アニー
ル後、多結晶Ｓｉ層５ｂをエツチングしてｎ１コンタク
ト部のみに多結晶Ｓｉ層５ｂを残す（第１図（ｈ））、
最後に、Ａ、Ｃ蒸着・パターニング、Ｓｉ３Ｎ４膜形成
等のＡＪ配線工程を経て第１図（ｉ）に示す受光素子が
完成する。
に不純物を選択的に拡散してｎ３埋込層１ａを形成し、
さらに、基板上にｎ型エピタキシャル層１６を形成する
０次いで、第１図（ｂ）に示す如＜、ＬＯＣＯ３により
５１０２膜２を選択的に形成して絶縁素子分離領域２と
する。この後、酸化、フォトリングラフィ等いくつかの
工程を経た後、第１図（ｃ）の如く、燐を拡散してｎ＋
領領域形成しそのうちの１つく図中右側）をトランジス
タのコレクタ３ａとする。さらに、ｎ４領域の内側に、
イオン注入によりｐ型領域４ａ、４ｂを形成する（第１
図（ｄ））、この２つのｐ型領域４ａ、４ｂのうち、一
方（図中左側）はフォトダイオード１０のｐｎ接合を形
成し、他方（図中右側）はトランジスタ２０のベースと
なる。ＣＶＤにより全面に多結晶Ｓｉ層５ａを形成した
後、この多結晶Ｓｉ層５ａに燐をイオン注入しく第１図
（ｅ））、次いで、フォトリソグラフィ技術により多結
晶Ｓ１層５ａをパターン化してフォトダイオードの表面
（受光面）のみに多結晶Ｓｉ層５ａを残す（第１図（ｆ
））、、ｊ７）後、５ｉｓＮ４Ｊｌ！形成、フォトリン
グラフィ等の工程を経た後、再び全面に多結晶Ｓｉ層５
ｂを形成し、この層５ｂに砒素をイオン注入した後、９
５０℃でアニールしてベース内にエミッタ６を形成する
（第１図（ｇ））、このエミッタ形成時に、先に形成し
た多結晶Ｓｉ層５ａのアニールも同時に行われるので、
従来に比べて熱処理工程が１つ減ることになる。アニー
ル後、多結晶Ｓｉ層５ｂをエツチングしてｎ１コンタク
ト部のみに多結晶Ｓｉ層５ｂを残す（第１図（ｈ））、
最後に、Ａ、Ｃ蒸着・パターニング、Ｓｉ３Ｎ４膜形成
等のＡＪ配線工程を経て第１図（ｉ）に示す受光素子が
完成する。
以上説明したように、本発明の従来と異る点は、
（１）ＣＭＲＲ対策用多結晶Ｓｉ層（フォトダイオード
の受光面に形成した多結晶Ｓｉ層５ａ）の形成工程をエ
ミッタ形成工程前に行う。
の受光面に形成した多結晶Ｓｉ層５ａ）の形成工程をエ
ミッタ形成工程前に行う。
（２）ＣＭＲＲ対策用多結晶Ｓｉ層への不純物のドーピ
ングはイオン注入による。
ングはイオン注入による。
（３）ＣＭＲＲ対策用多結晶Ｓｉ層のイオン注入後のア
ニール工程は、ｎ１領域（エミッタ）形成時の熱処理で
兼用されるので熱処理工程が１つ経る。
ニール工程は、ｎ１領域（エミッタ）形成時の熱処理で
兼用されるので熱処理工程が１つ経る。
（４）ＣＭＲＲ対策用多結晶Ｓｉ層にはｎ１領域形成用
のイオン注入の際にもイオンが注入される（低抵抗化が
計れる）。
のイオン注入の際にもイオンが注入される（低抵抗化が
計れる）。
（５）素子分離は絶縁分離方式を採用している。
である、この結果、トランジスタの特性変動を誘起する
ことなく、抵抗の低いＣＭＲＲ対策用の多結晶Ｓｉ層を
形成できる。また、絶縁分離方式であるため、深い拡散
が不必要になり、製造期間が短縮できる。
ことなく、抵抗の低いＣＭＲＲ対策用の多結晶Ｓｉ層を
形成できる。また、絶縁分離方式であるため、深い拡散
が不必要になり、製造期間が短縮できる。
第１図は、本発明の製造方法の主要な製造工程を示す図
、第２図は従来の受光素子の断面図である。 １・・・Ｓｉ基板、２・・・５ｉｎ２膜（絶縁分離領域
）、３・・・ｎ＋領領域３ａ・・・コレクタ、４ａ・・
・ｐ型頭域、４ｂ・・・ベース、５ａ・・・ＣＭＲＲ対
策用多結晶Ｓｉ層、５ｂ・・・ｎ１コンタクト用多結晶
Ｓｉ層、６・・・エミッタ、１０・・・フォトダイオー
ド、第 ！ 箭 何
、第２図は従来の受光素子の断面図である。 １・・・Ｓｉ基板、２・・・５ｉｎ２膜（絶縁分離領域
）、３・・・ｎ＋領領域３ａ・・・コレクタ、４ａ・・
・ｐ型頭域、４ｂ・・・ベース、５ａ・・・ＣＭＲＲ対
策用多結晶Ｓｉ層、５ｂ・・・ｎ１コンタクト用多結晶
Ｓｉ層、６・・・エミッタ、１０・・・フォトダイオー
ド、第 ！ 箭 何
Claims (1)
- 半導体層に局部的に絶縁膜を形成して素子分離領域を
形成する工程と、前記素子分離領域に囲まれた各領域に
それぞれｐｎ接合を形成する工程と、全面に多結晶Ｓｉ
層を形成し、この多結晶Ｓｉ層にイオン注入した後、多
結晶Ｓｉ層をパターン化して前記ｐｎ接合のうちの１つ
のｐｎ接合を構成する半導体面上のみに多結晶Ｓｉ層を
形成する工程と、再度多結晶Ｓｉ層を形成し、多結晶Ｓ
ｉ層にイオン注入を施した後、熱処理を施してエミッタ
を形成する工程と、再度形成した多結晶Ｓｉ層をエッチ
ングしてｎ＾＋（又はｐ＾＋）領域に接触した部分のみ
を残す工程と、金属配線を施す工程とを少くとも備えた
ことを特徴とする受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278263A JPH04152670A (ja) | 1990-10-17 | 1990-10-17 | 受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278263A JPH04152670A (ja) | 1990-10-17 | 1990-10-17 | 受光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04152670A true JPH04152670A (ja) | 1992-05-26 |
Family
ID=17594907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2278263A Pending JPH04152670A (ja) | 1990-10-17 | 1990-10-17 | 受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04152670A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418396A (en) * | 1992-06-25 | 1995-05-23 | Sanyo Electric Co., Ltd. | Optical semiconductor device and fabrication method therefor |
| US6433366B1 (en) * | 1999-07-27 | 2002-08-13 | Sharp Kabushiki Kaisha | Circuit-incorporating light receiving device and method of fabricating the same |
| WO2008026536A1 (fr) * | 2006-08-29 | 2008-03-06 | Hamamatsu Photonics K.K. | Photodétecteur et procédé de fabrication d'un photodétecteur |
| EP1376701A3 (en) * | 2002-06-27 | 2008-08-06 | Canon Kabushiki Kaisha | CMOS image sensor with a special MOS transistor |
-
1990
- 1990-10-17 JP JP2278263A patent/JPH04152670A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418396A (en) * | 1992-06-25 | 1995-05-23 | Sanyo Electric Co., Ltd. | Optical semiconductor device and fabrication method therefor |
| US6433366B1 (en) * | 1999-07-27 | 2002-08-13 | Sharp Kabushiki Kaisha | Circuit-incorporating light receiving device and method of fabricating the same |
| US6593165B2 (en) | 1999-07-27 | 2003-07-15 | Sharp Kabushiki Kaisha | Circuit-incorporating light receiving device and method of fabricating the same |
| EP2139039A3 (en) * | 2002-06-27 | 2010-07-14 | Canon Kabushiki Kaisha | CMOS image sensor with a special MOS transistor |
| EP1376701A3 (en) * | 2002-06-27 | 2008-08-06 | Canon Kabushiki Kaisha | CMOS image sensor with a special MOS transistor |
| EP2139039A2 (en) | 2002-06-27 | 2009-12-30 | Canon Kabushiki Kaisha | CMOS image sensor with a special MOS transistor |
| US7705381B2 (en) | 2002-06-27 | 2010-04-27 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system using the same |
| US7723766B2 (en) | 2002-06-27 | 2010-05-25 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system using the same |
| US8436406B2 (en) | 2002-06-27 | 2013-05-07 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system using the same |
| US8580595B2 (en) | 2002-06-27 | 2013-11-12 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system the same |
| JP2008060161A (ja) * | 2006-08-29 | 2008-03-13 | Hamamatsu Photonics Kk | 光検出器及び光検出器の製造方法 |
| WO2008026536A1 (fr) * | 2006-08-29 | 2008-03-06 | Hamamatsu Photonics K.K. | Photodétecteur et procédé de fabrication d'un photodétecteur |
| US8101940B2 (en) | 2006-08-29 | 2012-01-24 | Hamamatsu Photonics K.K. | Photodetector and method for manufacturing photodetector |
| US8263966B2 (en) | 2006-08-29 | 2012-09-11 | Hamamatsu Photonics K.K. | Photodetector and method for manufacturing photodetector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| EP0519592B1 (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH03178133A (ja) | バイポーラ・トランジスタとその製作方法 | |
| KR20020020215A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JPH04152670A (ja) | 受光素子の製造方法 | |
| JPH04278577A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JP2794572B2 (ja) | 半導体装置の製造方法 | |
| JPH079929B2 (ja) | 集積回路の製造方法 | |
| JP2969846B2 (ja) | ＢｉＣＭＯＳ集積回路装置の製造方法 | |
| KR100388212B1 (ko) | 바이폴라접합트랜지스터의제조방법 | |
| JP5105830B2 (ja) | 半導体装置の製造方法 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JP2002083877A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01134962A (ja) | 半導体装置の製造方法 | |
| KR19980036110A (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS63119570A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH02312244A (ja) | 半導体装置の製造方法 | |
| JPS62111461A (ja) | 半導体装置の製造方法 | |
| JP2002343878A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| JPH10303210A (ja) | 半導体集積回路の製造方法 |