JPH01134962A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えばＢｉＣＭＯ８）ランジスタなどのよ
うに、ｎ型及びｐ型不純物の高濃度埋込層を有する半導
体装置の埋込層形成方法に関するものである。

［従来の技術］ 従来、ｎ型及びｐ型窩濃度埋込層（以下ダブル埋込層と
記す）の形成方法としては、１例として“月刊　５ｅＩ
Ｉｉｃｏｎｄｕｃｔｏｒ　Ｗｏｒｌｄ″　１９８７．４
．Ｐ９９〜Ｐ１０５．の文献に詳述されているような方
法がある。

第３図（ａ）　、（ｂ）　、（Ｃ）はこの従来例に示さ
れた半導体製造方法の工程を示す断面説明図である。

先ず第３図（ａ）で示すように、ｐ型基板１上に高濃度
のｐ型不純物領域（ｐ＋）２、及び高濃度のｎ型不純物
領ｋＡ（ｎ”）４をホトリソグラフィー及びエツチング
技術により選択的に形成する。第３図（ａ）はｐ及びｎ
型層２及び４を熱拡散にて形成する場合を示しており、
その時はシリコン酸化膜３が拡散マスクとして働く。こ
こでｐ型不純物はボロン、ｎ型不純物はアンチモンであ
る。

第３図（ｂ）で、拡散マスクとしてのシリコン酸化膜３
を除去した後、ｐ型基板１上の全面にｐ型の不純物を含
んだエピタキシャル層（Ｐｅｐｉ）　５をＣＶＤ法によ
り成長させる。この時、ｐ十及びｎ十不純物はエピタキ
シャル層５中へ数ミクロンのオーダーで拡散され、ｐ十
埋込層２ａとヤ埋込層４ａの、ダブル埋込層が形成され
たこととなる。

次に、第３図（ｃ）でヤ埋込層４ａ上にｎ−層８を形成
し、製造工程終了時にはｎ−層８とに埋込層４ａ層がエ
ピタキシャル層５内にて高温で長時間の熱処理で接する
ようにする訳であるが、図はｎ−層８を熱拡散又はイオ
ン注入で形成する場合でのマスクとなるシリコン酸化膜
６及びその領域７を示している。

以下通常の半導体プロセス通り、ｐ十埋込層２ａ上には
ｎチャネル型ＭＯ３）ランジスタ等の素子が、に埋込層
４ａ上のｎ−層８内にはｐチャネル型ＭＯＳトランジス
タ又はバイポーラ型トランジスタ等が順次形成されて、
前記Ｂ１ＣＭＯＳなどを形成するようになっている。し
かし本発明の説明にはとくに必要としないことからその
説明は省略する。

［発明が解決しようとする問題点コ 上記のような構成の半導体装置の目的とするところは、
ダブル埋込層を設けることにより標準ＣＭＯＳと高速の
バイポーラトランジスタを同一チップ上に形成するなど
の場合の各半導体素子の特性及び信頼性を向上させるこ
とにあるが、製造プロセス面からみると従来方法は下記
の３項目に示すように技術的に満足されるものは得られ
ていなかった。

（１）ダブル埋込層を形成させるために２回のホトリソ
グラフィ、エツチング、拡散工程を必要とし工程が複雑
である。

（ｎ）　ｐ十埋込層及びが埋込層は急峻な濃度プロファ
イルを持ちエピタキシャル層は薄いことが素子特性及び
製造工程上望ましいのであるが、ｐ十不純物が通常拡散
係数の大きいボロンであるため、エピタキシャル層を薄
くするとｐ十不純物がエピキシャル層表面に及び、素子
動作に影響する。

（ｍ）特にに埋込層にアンチモンなどの非常に拡散係数
の小さい不純物を使用しその利点を生かしてエピタキシ
ャル層を薄くしようとしてもｎ十埋込層とｎ−層を接続
するための高温で長時間の熱処理工程があることから現
状では薄くできなかった。

この発明は上記のようなダブル埋込層の形成工程におけ
る問題点を解決するためになされたもので、工程を簡素
化するとともにエピタキシャル層を薄くすることのでき
るダブル埋込層の形成方法を提供することを目的とする
ものである。

［問題点を解決するための手段］ この発明に係る半導体装置の製造方法は、ダブル埋込層
を有する半導体装置のダブル埋込層を形成する方法とし
て、まずに型拡散層を拡散係数の大きく異る２種の不純
物で形成し、プ型拡散層の不純物をｐ型基板全面にイオ
ン注入により形成したのち、基板全面にｐ型のエピタキ
シャル層を形成してｎ十及び〆埋込み層を形成する。さ
らにｎ−層（ｎウェル）をｎ十埋込層領域上に低温かつ
短時間の処理で形成する（必要とすればｐ十埋込層領域
上に同様にして１層を形成する）ことにより、上記の問
題点を解決したものである。

［作　用コ この発明においては、イ埋込層上に１層を形成する場合
についてみると、はじめに、拡散係数の小さい不純物で
イ拡散層を形成したのち、拡散係数の大きいｎ型不純物
を注入して、２種のｎ型不純物による１拡散層を形成し
てから、その上にエピタキシャル層を形成してに埋込層
を形成することにより、エピタキシャル層にｎ−層を形
成する際に、−埋込層形成時に注入された拡散係数の大
きい不純物かに埋込層からもエピタキシャル層へ拡散さ
れる。したがって、に埋込層とｎ−層が上下の拡散係数
の大きい不純物の拡散で低温・短時間の処理によって互
に接しやすくなる。

［実施例コ 以下この発明の製造方法の一実施例を第１図■〜■の断
面図による工程フロー図に従って順次説明する。

■　はじめに、ｐ型シリコン単結晶基板（以下ｐ型Ｓｌ
基板と記す）１を準備し、このｐ型Ｓ１基板１上にに埋
込層を形成するためのマスクとなるシリコン酸化膜３を
熱酸化法により０．５〜１．０μｍの厚さで形成し、そ
の後ホトリソグラフィ、エツチング工程にて所望領域の
シリコン酸化膜３を除去する。次に拡散係数の小さいｎ
型不純物であ　するアンチモンをシリカフィルム又は気
相拡散あるいはイオン注入法等で所望の深さまで熱拡散
しヤ拡散層４を形成する。

■　さらにシリコン酸化膜３をマスクにして拡散係数の
大きいＰ（リン）又はＡｓ　　（ヒ素）９を５イオン注
入法にて１拡散層領域４上に形成する。

このときアンチモンで形成したイ拡散層領域４の不純物
濃度に対し、Ｐ又はＡｓのイオン注入濃度は低目に設定
しておく。

■　ついで、シリコン酸化膜３を希フッ酸等で・除去し
たのち、ｐ型Ｓ１基板１上の全面にＢ（ボロン）又はＢ
　Ｆ　２等のｐ型不純物１０をイオン注入する。このと
きのイオン注入条件は２０〜８０ｋｅＶ１〜１００Ｘ■
０１３ｃＩＩ＋−２である。

■　ついで■工程後のｐ型Ｓｉ基板１上にｐ型不純物を
含んだエピタキシャル層（Ｐｅｐｉ層）５をＣＶＤ法に
より厚さ約２−成長させて、イ埋込層４ａ及びｐ十埋込
層２ａをＰ　ｅｐｉ層５の下に形成する。

■　■工程ののち、熱酸化法によりシリコン酸化膜６を
０．５〜ｉ、ｏ、成長させたのち、このシリコン酸化膜
６をマスクとしてＰ９又はＡｓのイオン注入法と１００
０℃の低温熱処理により、ｎ−層８をに埋込層４ａ上の
領域７のＰ　ｅｐｉ層５内に形成する。

以上第１図■〜■の工程によって、■に示すようにｐ型
Ｓ１基板１にＶ埋込層２　ａ　ｓに埋込層４ａ及びこの
ｎ十埋込層４ａ上の１層８の形成が終了する。

ここで、第１図■の断面図で示したｎ−層８の表面から
内側のＸ方向における不純物分布の測定結果を第２図で
示した。図において、横軸はＸ方向の深さを示し、縦軸
は不純物濃度を示したものであり、実線は第１図の実施
例の測定結果を示すプロファイル、点線は比較のため示
した従来の方法による同一部分の濃度プロファイルであ
る。第２図に示した■及び■はイネ鈍物分布であり■の
分布の大部分はアンチモンによるものであり、■はイオ
ン注入により導入されたリン（Ｐ）が拡散して形成され
た分布である。そして、点線で示した従来法によるプロ
ファイルのうち■で示した部分がｎ−層形成時に高温で
長時間の熱処理によって形成された分布である。なお、
上記のｒ層あるいはｐ−層は一般に別名ｎウェル又はｎ
ウェルとも表現されて使用されている不純物層のことを
指すものである。

又、本発明による上記実施例においてはｐ基板上にイ及
びｐ中型埋込層を設け、その上部にｐ型エピキタシャル
層とぎ不純物層を形成する場合について述べたが、この
応用として、ｐ基板上に１及びｐ中型埋込層を形成した
後にｎ型エピタキシャル層とｐ−不純物層を形成する製
造工程にも利用できる。

さらには、ｎウェル及びｎウェルの両ウェルを有する半
導体装置にも応用できるものである。

［発明の効果］ 以上のようにこの発明の製造方法によれば、ダブル埋込
層を形成する場合、に埋込層を高濃度（〜ｌｏ１９ｃｍ
−３）の拡散係数の小さい不純物と、それより低濃度（
１０１３〜１０１５ｃｍ−２）の拡散係数の大きい不純
物との２種の不純物で形成し、ｐ十不純物はｐ型基板上
へのマスク不使用によるイオン注入で形成し、その後エ
ピタキシャル層を成長させてダブル埋込層を形成し、ｎ
中層上のみにｎ−層又はｐ＋埋込層上にｐ−層をイオン
注入法と〜１０００℃程度の低温熱処理で形成するよう
にしたので、１１＋埋込層から拡散係数の大きい不純物
の方がエピタキシャル層中へ深く拡散し、その分だけｎ
−層を浅くできることからｎ−層形成を低温で短時間処
理で形成でき、その結果を埋込層からの不純物のエピタ
キシャル層中への拡散を最小限に抑制でき、薄いエピタ
キシャル層を実現できる。さらに、ｐ十埋込層の形成を
全面イオン注入で行うことからマスク層数を低減でき工
程を簡単にできる効果がある。

【図面の簡単な説明】

第１図■〜■はこの発明の一実施例を示す断面図による
工程フロー説明図、第２図は第１図の実施例で製造され
た半導体装置のに埋込層の深さ方向の不純物濃度分布プ
ロファイルを示す線図、第３図（ａ）〜（Ｃ）は従来の
方法によるダブル埋込層の製造方法を示す断面工程フロ
ー図である。 図において、１はｐｕｓｔ基板、２はｐ型高濃度不純物
領域（ｐ土層）、２ａは〆埋込層、３はシリコン酸化膜
、４はｎ型高濃度不純物領域（ｎ＋層）、４ａはヤ埋込
層、５はｐ型エピタキシャル層（Ｐｅｐｌ）、６はシリ
コン酸化膜、７はシリコン酸化膜６のマスク領域、８は
ｎ−層（ｎウェル）、９はりん（Ｐ）のイオンビーム、
ｌＯはボロン（Ｂ）のイオンビームである。

Claims (1)

1. 【特許請求の範囲】 　半導体基板にｎ型及びｐ型の２種の高濃度不純物を拡
   散した埋込層を形成する半導体装置の製造方法において
   、 上記半導体基板としてｐ型基板を準備する工程と、 このｐ型基板上に選択的に拡散係数の異る２種の不純物
   からなるｎ型領域を形成する工程と、このｎ型領域の形
   成された上記ｐ型基板上にｐ型不純物を全面拡散してｎ
   型及びｐ型の２種の高濃度不純物層を形成する工程と、 この２種のｎ型及びｐ型の高濃度不純物層が形成された
   ｐ型基板の上部全面にｎ型又はｐ型のいずれかのエピタ
   キシャル層を形成する工程と、このｎ型又はｐ型エピタ
   キシャル層上にｎ型及びｐ型のうちいずれか片方又は両
   方の低濃度不純物拡散層を形成する工程と を上記の工程順に実施して、前記半導体装置のｐ型基板
   内に上記ｎ型及びｐ型の高濃度不純物層からなる２種の
   埋込み層を形成することを特徴とする半導体装置の製造
   方法。