JPH02244737A - 集積回路の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 この発明は集積回路を形成する方法、更に具体的に云え
ば、埋込みドープ領域の形成に関する。 従来の　　　び［ 集積回路を製造するとき、回路の能動部分の下に比抵抗
の小さい層を設ける為に、埋込みドープ領域が使われる
場合が多い、普通の例は、サブコレクタがベース領域の
下にある様な普通の縦形バイポーラ・トランジスタにサ
ブコレクタの様な埋込みドープ領域を使う場合である。 サブコレクタに対する電気的な接続は、能動的なベース
・エミッタ領域から離れた点で表面から行なわれる。周
知の様に、サブコレクタに高いドーピング濃度を使うこ
とによって、コレクタ直列抵抗を減少Ｊることにより、
並びに適切なコレクタ・ベース降伏電圧を保つと云う拘
束の範囲内で、それ程強くドープされていないコレクタ
領域を通ってナブコレクタからベースに電流が流れなけ
ればならない距離を最小限に抑えるように、能動的なト
ランジスタのドーピング分布を設計することにより、バ
イポーラ位置の改善された性能を達成することができる
。 埋込みドープ領域は、バイポーラ集積回路を製造する時
でなく、同じチップ内に両方のチャンネルの導電型を持
つバイポーラ・トランジスタ及びＭＯＳトランジスタを
含む様な今日の［３ｉ　ＣＭＯ８集積回路でも、サブコ
レクタとしＣ使われる。 Ｂ　ｉ　０Ｍ０３回路では、埋込みドープ領域がバイポ
ーラ・トランジスタに対するザブ」レクタとして使われ
ると共に、その中にＭＯＳトランジスタを形成するｎ形
（及びｎ形）井戸の底にも使われる。ｎ形１を戸の下の
ｎ十形埋込みドープ領域、及びｐ形井戸のトのｐ十−形
埋込みドープ領域の各々が、それに重４

【る＃１戸を一
様にバイアスし、トランジスタの性能を改善する。さら
に、井戸の下にある埋込みドープ領域を使うことにより
、隣り合ったｎヂ（ｐンネル及びｐチャンネル型ＭＯＳ
トランジスタによって形成される奇生ＳＣＲが１゛ラツ
チ７ツブ」する傾向が低下する。Ｆ３１ｃｖｏｓ構造に
ｎ＋形及びｎ十形埋込みドープ領域を使う一例が、出願
人によって１９８７年１２月７日に出願された係属中の
米国特許出願通し番号第１２９゜２６１号及び同第１２
９．２．７１号に記載されている。 今日の集積回路の特徴の寸法が小さくなるにつれて、こ
の様な−・層小さい特徴の寸法を持つトランジスタによ
って得られる、−層高い密度を完全に実現ＩＪることは
、位置を一層近付けて配置づることができる場合にだ＆
ｔ−７ｌｌ能になる。然し、埋込みドープ領域を使うこ
とは、隣り合ったトランジスタに関連する共通の導、ｉ
ｔ型を待′つ埋込みドープ領域を電気的に隔離しなｃ）
ればならないから、能動位置を互いに隔てる時の制約に
なる。 従来の１つの隔１１ｔ　ｉｊ法は、出願人によって１９
８７年１２月７日に出願された係属中の米国特許出願通
しｉ号第１２９．２７０号（出願大枠番号■”ｌ−１２
４８１）に記載されている様に、埋込みドープ領域の間
にトレンチｖｉＡＭ部を使うものである。この方法は有
効な電気的な隔離を施すが、トレンチのエツチング及び
埋戻しがプロセスを複雑にすると共に、位置の製造コス
トを高くづる。 坤込みドープｆ１４域の間を隔離する為のそれ程コスト
のか１らない、普通に使われる方法は、その間の場所を
反対の導電型を持つドーパントでドープすることＣある
。第１図には、この様な従来の方法が示されている。埋
込みドープ領域を形成する従来の方法では、厘込みドー
プ領域を形成しようとしない位置のトに窒化物マスク（
一般的に酸化物バッファ・パッドに重なる）を設ける。 その後、窒化シリコン・マスクによって覆われていない
位置で、基＆１（一般的に軽くドープされたｎ形）にｎ
形ドーパントを導入する。ｎ形の埋込みドープ領域ぐは
、シリコンに於けるその拡散速度が比較的遅い為に、普
通は砒素が使われる。これによって、燐の様なドーパン
トに比べて、埋込みドープ領域の配置についで一層よ＜
　ｉｔ、ＩＪ御ができる。 その後、この構造を酸化雰囲気（例えば１２５０℃と云
う様な高い温度で）アニールして、「）形ドーパントを
内方駆逐して、ｎ十形坪込みドープ領域２を形成すると
共に、窒化物マスクが存在しない位置では、熱酸化物層
４を形成する。その後、窒化物マスクを除くと、第１図
に示す構造になる。 埋込みドープ領域２の間を隔ｌ！ｉ１する為、基板１の
内、その間にある領域５は、基板のドーピング・レベル
より６−層強くドープして、その間の所望の電気的な隔
離をＩＩ！４−ｔことが望ましい。熱酸化物層４が、埋
込みドープ領域２０間の領域５をドープＪる時の第１図
に示したｐ形打込み（一般的に硼素を使う）に対するマ
スクとして役立つ。この層をマスクとして使うことによ
りセルファフィン・プロセスになる。これは、埋込みド
ープ領域２の縁と整合させなければならない余分のマス
ク層を必要とｔノないからである。 然し、熱酸化物層４を、Ｆｋ、述べた様な硼素の打込み
に対するマスクとして使うと、隔離領域を形成する」−
で問題が生じ、特にその結果前られる構造の倍率を決定
する上で問題を生ずる。酸化物層４をマスクとして使う
時、硼素の打込みのエネルギを十分低くして、実際に酸
化物層４が打込みをマスクし、埋込みドープ領域２に反
対ドーピングを防止する様にしなければならない。然し
、通常、隔、ｍ領域を形成した後の次の工程は、■ビタ
キシャル・シリコンを形成する前に、基板１の表面をき
れいにする為のその場所でのシリコン・エッチを行なう
ことであるから、このエッチの模、大多数の打込み領域
が残る様に、硼素の打込みエネルギは十分高くしなけれ
ばならない。更に、酸化物層４の厚さは、より良いマス
クとして作用する様に勝手に増加することができない。 これは、基板１の表面の形状が第１図に示す場合よりも
平面性が更に悪くなり、この後の処理の際に別の問題を
生ずるからである。 更に、第１図に示す様に、埋込み領域２の上にある酸化
物層４は、（ドーパントとしてアンチモンを用いた場合
でも）埋込みドープ領域２が、アニールの間、酸化物層
４が窒化物マスクの下にはいり込むよりも一層早く、横
方向に拡散する為に、埋込みドープ領域２の縁まで広が
らないことに注意すべきである。その為、硼素の打込み
エネルギが酸化物層４にはいり込まないくらいに低く抑
えられるから、表面の近くには、埋込みドープ領域２の
縁に重なって硼素領域が形成される。第２図には、第１
図と同じ構造の別の位置が示されており、その上にｎ形
井戸を形成しようとする埋込みドープ領域２と隣接する
ｐＪｔｄ井戸の間の境界が示されている。ＣＭＯＳプロ
セスでＭＯＳトランジスタ用のｎ形井戸８及びｐ形井戸
１０をその中に形成する為のエピタキシャル層６を形成
した後、ｎ十形埋込みドープ領域の表面で、その縁の近
くに（即ち、酸化物１１１４によって覆われていない所
に）形成された硼素層は、エピタキシャル層６の中に外
方拡散し、ｐ形材料のフィラメント１２を形成し、これ
がｎ形井戸８とその下にある埋込みドープ領域２の間に
はいり込む。 更に第２図で、この構造の形状が平面状とはほど遠いこ
とに注意されたい。第１図について述べた様に、埋込み
ドープ領域２を形成する間、基板１が消費されることに
より、第１の段１４が形成される。更に、セルファライ
ンの双子井戸を形成する為の普通の処理方法では、第２
の段１６が形成される場合が多い。こう云う従来の方法
では、ｎ形井戸８は、前に述べた埋込みドープ領域２と
同じ様に形成される。これは、ｎ形井戸８は、ｐ形井戸
１０を形成しようとする領域の上にマスクを置いて打込
まれ、その１！！酸化雰囲気内でアニルして、ｎ形井戸
８の上に井戸をマスクする酸化物層を形成するからであ
る。この井戸をマスクする酸化物層（図面に示してない
）が、酸化物層４が隔離打込み部を埋込みドープ領域２
からマスクしたのと同様に、ｐ形井戸１０を形成する為
に使われるｐ形硼素打込み部をｎ形井戸８からマスクす
る。然し、その結果、形状に第２の段１６ができ、その
結果書られる構造が同一平面性を持たない程度がひどく
なる。表面の形状のこの様な段は、それに重なる導電層
に段を覆う問題を生ずると共に、異方性エツチングの後
、段の底に残るフィラメントを除去する為に、この様な
導電層の過剰エッチを強めることを必要とする。この過
剰エッチが残っている線の線幅を細くすると共に、エッ
チの選択性について厳しい条件を課す。表面の形状にあ
る段は、同じパターン及びエッチ工程を用いて、ｐ形井
戸１０の表面及びｎ形井戸８の表面に対する電気的な接
点を確実に形成する能力を低下させる。更に、ｎ形井戸
８及びｐ形井戸１０の表面の高さの違いにより、１μ未
満の特徴のパターンを決める時の焦点深度は、ｎ形井戸
８の表面からｐ形井戸１０の表面までの段ｔよと大きく
ないことがあるから、構造の表面に写真製版によって特
徴のパターンを定める能力を低Ｆさせる。 更に、（前に述べた埋込みドープ領域のアニルの様な）
高温アニールの間、シリコンの上にマスク用窒化物層が
存在することは、特に埋込みドープ領域の様な強くドー
プされた領域が存在する場合、窒化物マスク層の下にあ
るシリコン表面に欠陥が発生ずる可能性を生ずる。 従って、この発明の目的は、集積回路に埋込みドープ領
域を形成する方法として、その間の隔離用のドーパント
を高エネルギで打込み、こうして間隔条件を一層小さく
することができる様にする方法を提供することである。 この発明の別の目的は、従来の方法に比べて、形状の平
面性が改善される様なこの方法を提供することである。 この発明の別の目的は、アニール工程後の欠陥密度が減
少するこの様な方法を提供プることである。 この発明の別の１」的は、マスク工程を追加せずに上に
述べた利点が得られる様にすることである。 この発明の上記の１」的並びに利点は、以下図面につい
て説明する所から、当業者に明らかになろう。 問題点を解決する為の手段　び この発明は、アニールの間に、埋込みドープ領域の上に
形成された酸化物層を除去し、比較的高いエネルギで、
埋込みドープ領域とは反対の導電型のドーパントの一面
打込みを実施することによって、埋込みドープ領域を持
つ集積回路を形成する方法に実施することができる。打
込まれたドーパントの拡散は、ドープされた隔１ｍ領域
が形成される埋込みドープＴ４域の間を除いて、埋込み
ドープ領域の高い濃度によって抑υ１される。この代わ
りに、ｐ形基根に「）形埋込みドープ領域を形成する場
合、基板に対して一一高い硼素のドーピング濃度を使い
、埋込みドープ領域のアニールの間硼素が酸化に消費さ
れることにより、強くドープされたｎ形埋込み領域に於
１ノる硼素の拡散を抑制（ることができる。伺れの方法
で６、基板の内、埋込みドープ領域を形成しない部分の
上にある酸化物層を形成することにより、反対導電型の
吏引戸の間の段を減少Ｊることができる。 実　　施　　例 第３ａ図乃至第３１図について、この発明に従って集積
回路を構成づ−ることを詳しく説明Ｊる。 第３ａ図の構造は、ｐ形１＆２０を含み、これはこの発
明の第１の実施例では比較的軽くドープされている。例
えば１Ｅ１５乃至２Ｅ１５ｃｍ−”程度である。熱酸化
により、２５乃至５Ｑｎｎ＋程度の９さを持つ薄いパッ
ド酸化物層２２を基板の表面の上に形成する。次に、Ｃ
ＶＤにより、窒化シリコンのマスク廟２４を１００乃至
１５０ｒ＋ｍ程度の厚さにデポジットする。その後、普
通の写真製版を用いて、窒化物層２４のうち、残すべき
部分を限定し、エッチを実施して、不所望の部分を除去
し、Ｍ（知の様に、窒化物のデボジッシＪン、エッチ及
び酸化工程の間、機械的な応力を最小限に抑える為に使
われることにｔ１意されたい。この発明では、窒化物層
２４は、基板２０の内、ｎ十形埋込みドープ領域を形成
すべき部分の上の所定位置に残す。 これは侵で明らかになる。 次に第３ａ図の構造を酸化雰υＩ気の中に配置し、第３
ｂ図に承り二酸化シリコン層２６を３００乃争６００　
ｔｖ程度の厚さに形成する。勿論、酸化物層２６を形成
プる時、基板２０の一部分が消費され、窒化物マスク層
２４が酸ｉ原子に対する１障壁として作用し、この為そ
の下で酸化が起こらないことに注意されたい、酸化物層
２６を形成する上に述べた方法は、周知の局部シリコン
酸化（ＬＯＣＯＳ＞方法によるものであるが、出願人の
米ｉｎ特許第４．５４１．１６７号に記載されているポ
リバッフｐＬＯＣＯ８方法を含めて、酸化物層２６を形
成するこの他の方法もこの発明の方法に同じ様に用いる
ことができることは八うまでもない。 次に、窒化物層２４をはがし、パッド酸化物２２を短時
間の釉薬除去によって除去し、基板２０の内、０＋形埋
込みドープ領域を形成しようとする部分を第３ｂ図に示
す様に露出する。次にこの構造をｎ形ドーパント、好ま
しくはアンチモン又は砒素のイオン打込みにかける。こ
の打込みは、最終的なｎ十形埋込みドープ領域を形成す
るのに希望１”る量及びエネルギで実施づる。勿論、打
込みエネルギは、酸化物層２６が打込みに対するンスク
として作用する様に選ぶ。この領域を形成する為に使わ
れる打込みの一例は、４０ｋｃＶＰｉ！度のエネルギで
、５Ｅ１５ｃＩＭ−２程度の８のアンチモンの打込みで
ある。この代わりに、パッド酸化物２２を除去せずに、
１００ｋｅＶと云う様な一層高いエネルギで砒素の打込
みを実施してもよい。この様な一層高いエネルギの打込
みにより、パッド酸化物２２を介してドーパントが打込
まれるが、酸化物層２６を通らず、こうしてパッド酸化
物２２を除去する為の釉薬除去工程が省略される。 ｎ形の打込みの後、高い温度、例えばアンチモンの打込
みでは１２．５０℃程度で、酸化雰囲気内でアニールを
実施して、打込まれたイオンを駆逐し、第３Ｃ図のｎ十
形埋込みドープ領［３０を形成する。この例では、こう
して得られた埋込みドープ領域は高いピーク・ドーピン
グ濃度、例えば１Ｅ１９ｃｍ−３程度の濃度を有する。 このアニールが、埋込みドープ領域３０の表面の上に酸
化物層を形成し、勿論構造の残りを更に酸化して、第３
Ｃ図に示す様に、酸化物１２６の厚さを若干増加する。 その下にある基板２０の酸化を著しく抑制する他に、酸
化物層２６は、酸化物１１２６の引込んだ部分が、打込
まれたｎ形ドーパントに対する拡散障壁となるから、こ
のアニールの間、ｎ十形埋込みドープ領域３０の横方自
拡散を抑制する。 このアニールの間、基板２０の表面には窒化シリコン層
が無いことに注意されたい。この高温アニールの間に窒
化物層が存在すると共に、ｎ十形領域３０の様な強くド
ープされた領域があると、その下にあるシリコンに欠陥
を生じ、その影響を受けた区域に働かないトランジスタ
を形成されることになることが分かった。こ）で説明し
たこの発明の方法は、この様な窒化物層なしにこのアニ
ールを実施することができる様にし、この構成の集積回
路の製造能力を改善する。 この後、酸化物層２６及び２８を除去する。この発明の
この実施例では、比較的軽くドープされたｐ形基板を利
用して、この後第３ｄ図に示す様に、ｐ形の−ｉｍ打込
みを実施する。この打込みの目的は、前に述べた様に、
隣り合ったｎ十形埋込みドープ領域３０の間の隔離を強
めることである。 この発明では、この打込みは一面の形式で、高いエネル
ギで行なうことができる。これは、ｎ十形埋込み領域３
０の高いドーピング濃度が、その中でのドーパント硼素
の拡散を抑制するので、隔離にとって好ましい。即ち、
ｎ十形埋込みドープ領域３０に於ける硼素の拡散を抑制
することは、（第２図に示す様な）埋込みドープ領域３
０の表面の反対ドーピングを防止し、この為、埋込みド
ープ領域３０とその上に形成されるｎ形井戸との間の界
面は、硼素の打込みの犠牲とならない。基板２０の内、
ｎ十形埋込みドープ領域３０がない部分では、硼素ドー
パントの拡散が抑制されず、従って、硼素ドーパントが
上向きに拡散して、その上に形成されるｐ形井戸と良好
な接触をすると共に、隣り合うｎ十形埋込みドープ領域
との間の良好な隔離を作る。埋込みが第１図に示す様な
酸化物マスクを用いずに行なわれるから、打込みエネル
ギは高いレベル、例えば１００乃至３００　ｋｅＶ程度
又はそれ以上に設定して、所望の隔離特性を達成するこ
とができる。この硼素の打込みは、希望によっては、ｎ
十形埋込みドープ領域３０と同様な作用をするｐ形埋込
みドープ領域を形成する程の天吊（例えば１Ｅ１２乃至
Ｉ　Ｅ　１３ｃｍ２）にすることができることに注意さ
れたい。−層強くドープされたｐ影領域の位置が第３ｅ
図に破線３１で示されている。 この代わりに、硼素の打込みエネルギを非常に高い値に
増加し、例えば３００　ｋｅＶを越える様にする場合、
第３Ｃ図に示す打込みは、酸化物層２６．２８をその場
所に残したま）実施することができる。この様な高エネ
ルギの打込みは、打込まれた硼素をｎ十形埋込みドープ
領域３０の中の一層深い所に置き、硼素が後でその上に
形成されるエピタキシトル層に上方拡散する範囲を更に
減少する。この様な別の案では、打込みの後、そしてこ
れから説明するエピタキシャル層を形成する前に、酸化
物層２６．２８を除去する。 この発明の別の実施例では、更に強くドープしたｐ形基
板２０、例えばＩＥ１６乃至５Ｅ１６程度あるいはそれ
以上のドーパント濃度を持つｐ形基板を使うことができ
、これによって今述べた硼素打込み工程を除去すること
ができる。この様な基板の濃度にすると、隣り合うｎ十
形埋込みドープ領ｔｉｉ１３０の間を十分に隔離するこ
とができる。 基板２０に於けるこの様な更に強い１度の硼素の拡散が
、打込みの場合と同じ様に、ｎ十形埋込みドープ領１１
ｉ１３０でやはり抑制され、ｎ十形埋込みドープ領域３
０とその上に形成されるｎ形井戸の間に良好な界面を形
成することができる。更に、基板２０からの硼素が、ｎ
十形埋込みドープ領域３０の上に重なる酸化層２８の中
に分離し、この発明のこの別の実施例（”は、硼素の表
面濃度を史に減少する。 次に第；３ｆ図について、この発明の方法の残りを説明
する。以下の工程は、これまで説明したどの代案と組合
せても（［！Ｊも、第３ｄ図の硼素の打込みがあっても
なくても）実施することができることに注意されたい。 第３ｅ図の構造の表面の士に、所望の厚さになるまで誘
過の方法でエピタキシ１アル層３２を成長させる。前に
引用した係属中の米国特許出願通し番号第１２９．２６
１号に記載されているが、バイポーラ・トランジスタの
性能にとって髪よ、■ビラキシ１フル層３２が比較的薄
いこと（例えば０．７５乃至１．５０μ程度）であるこ
とが１２（ましく、ｎ５ヤンネル形ＭＯ３Ｉ−ランジス
タの性能にとっては、エピタキシャル層３２が比較的軽
くドー・ブされ、真性レベルに近いことが好ましい。然
し、この発明では、エピタキシャルＷ３２の厚さ及びド
ーピング濃度が任意であり、最終的な集積回路の種類と
性能によって左右されることを承知されたい。 エピタキシャル層３２を形成した後、その中に能動位置
を形成づ゛るｒ＋形井戸及びｐ形材ｐを形成Ｊる。ｎ（
形埋込みドープ領域３０の上に重なるｎ形井戸を形成す
る為、パッド酸化物３４をもう一層（前に述べたｎト形
埋込みドーグ領域３０を形成Ｊる方法の時と同じ様に）
２５乃至５Ｑ１１１１１程度の厚さに形成する。マスク
用窒化物層３６をｆポジットし、この後フォトレジスト
層３８をゲボジットして、それを写真製版によってパタ
ーン決めづると共に現像して、ｎ形（１ρの場所を定め
、それから窒化物層３６を除去し、第３ｆ図の構造にす
る。フォト−ジス１〜層３８（及び窒化物層３６）の縁
の位置は、第３ｂ図で酸化物層２０を形成ｌる際にＭ根
２０が消費されることによって生じたエピタキシャル層
３２の小さな段と整合させることができる。その後、ｎ
形井戸を形成りる為にｎ形ドーパントを打込み、ノ第１
〜レジスト層３８及び窒化物層３６が、Ｉ’１形ｆ−を
戸を形成すべきでない場所からこの打込みをマスクする
。非常に軽くドープしたエピタキシャル層に対Ｊる「）
形井戸の打込みの一例は、２］程からなる打込みであり
、１　Ｅ　１２ｃ履−２程度の吊で７０ｋｅＶで１回目
に燐を打込／ｕだ後、１．２Ｅ１２ａ−２のｆｉｌｒ３
５０ｋｅＶで２回１」に燐をｆ］込むことからなる。勿
論、所望の井戸の特性に応じて、−１程のｎ形井戸の打
込みや、その他の吊、■ネルギ又はドーパントの種］、
１を使うことがて゛きる。ｒｔ形彫刻の打込みの後、ノ
オトレジスト層３８をはがし、第３Ｑ図に示す様に、打
込み領域の土に厚手の酸化物層４２を熱成長させる。酸
化物層４２は、窒化物層３６が存在する為に、「１形井
Ｆｌ　４０の」−に選択、的に形成される。、、酸化物
層４２の厚さの例としては３００乃至５　Ｏ０ｔｖＩＨ
度ひある。ｎ形に打込まれた領域が、この醇化の開成る
程度拡散して、ｎ形）キル４０を形成し始めるがこれも
第３（コ図に小されている。 勿論、ｎ彫刻を丁１４０の表面の一部分がこの酸化によ
って消費される。然し、この位置に於けるエピタキシャ
ル層３２の表面は、「）４形埋込みドープ領域３２に重
なっていない表面よりも一層高かったから、この酸化は
第３ｑ図に示す様に段を小さくする傾向を持つ。ｎ形ｊ
４戸４０の縁とｎ＋−形理込みドーゾ領１ｇ！　３．０
の元の縁との間には、これらの境界が必ずしも一致しな
い為に、依然としてへこみが存在する。然し、このへこ
みは、＠造の内、能動位置が形成される司能性がない部
分にあり、このへこみの深さは比較的浅いので、このへ
こみによる望ましくない影胃は小さい。 酸化物層４２を形成した後、窒化物層３６を除去し、ｎ
系の打込みによるｒ）形井ｊ−］の反対ドーピングを防
止する為のンスクとして酸化物層を使って、次に硼素の
打込みを実施４る。この打込みの吊及びＪ−ネルでの−
・例は、借がＩＥ１２Ｃ講−２で、１ネルギは５０ｋｅ
Ｖ程度である。この打込みの後、１１戸に対づる内方駆
）ｔア、−−ルを不活性雰囲気内で実施しで、ドーパン
トを所望の井Ｆ１の深さまで拡散させる。この井戸の内
方駆逐アーールの前又はその後に酸化物層４２を除去す
ることができる。 この結果書られる構造が第３１図に示されでおり、基板
２０の内、ｎ十形埋込みドーグ領域３０を持−＞ていく
ｆい部分に重なる（そして隔離層をＦ］込／υだ場合は
、Ｔａ素を打込んだ領域３１に重なる）ｐ形井戸４４が
形成されることが示されている。 第３１図から明らかな様に、ｎ形井戸４０及びｐ形井戸
４４の上面は比較的同一平面であり、第２図に示した従
来の方法に比べると特にそうである。この様に形状が改
善される結果、その形状が写真製版に使われる露出位置
の焦点深度の範囲内になる可能性が大きくなるので、後
の工程に於けるこの構造に対する写真製版の能力が改善
される。 更に、構造の表面にある段の高さが減少し、平面化に使
われるエッチバックの長さが減少するので、この上に重
なる誘電体材料の平面化が容易になる。 この平面化を利用する場合、ｎ形井戸４０及びｐ形井戸
４４に対す開口の深さが事実上同一であって、下側の面
に対する接点が上側の面に対する接点よりも一層長いエ
ツチングを必要とすると云う可能性が少なくなるから、
それに重なる酸化物を通して接点用の開口を形成するこ
とが容易になる。 更に、こうして得られる構造は、その上に導電層（ポリ
シリコン又は金属）を形成する為の形状が一層滑らかに
なり、同一平面でない形状を持つ構造でしばしば出会う
段を覆うと云う問題が軽減される。 第４図は集積回路の別の場所を示しており、隣り合うｎ
十形埋込みドープ領域３０が示されており、その間に配
置されたｐ形基板２０の一部分が示されている。この場
合、ｐ形基板４４は何ら能動位置を持っていないが、強
くしたｐ形ドープ領域３１と組合さって、第４図に示す
様にその間隔が狭くても、ｎ十形埋込みドープ領域３０
の間に良好な電気的な隔離部を作る。 上に述べた方法が完了した後、トランジスタ及びその他
の素子とその間の接続がｐ形井戸４４及びｎ形井戸４０
に形成される。この構造並びにそれを形成する方法の一
例が、前に引用した係属中の米国特許出願通し番号第１
２９．２６１号及び同第１２９．２７１号に記載されて
いる。その後、個々の回路を基数２０の部分から分離し
、周知の様にワイヤ・ボンド、直接隆起接続部等により
、外部接続を施こす。その後、個々の回路を二重インラ
イン・パッケージ、チップ支持体又はその他の種類のパ
ッケージに包装することができる。 この様なパッケージの一例が米国特許第４，４９５．３
７６号に記載されている。 この発明の好ましい実施例を詳しく説明したが、この説
明は例に過ぎず、この発明を制限するものと解してはな
らない。更に、以上の説明から、当業者であ゛れば、こ
の発明の実施例の細部に種々の変更を加えることができ
るし、この発明のその他の実施例も容易に考えられよう
。この様な変更及び追加の実施例もこの発明の範囲内に
属することを承知されたい。 以上の説明に関連して更に、下記の項を開示する。 （１）　　第１の導電型を持つ半導体の表向に集積回路
を製造する方法に於いて、該表面の第１の位置に第１の
酸化物層を形成し、前記表面のうち、前記第１の酸化物
層によって覆われていない第２の位置を第２の導電型を
持つドーパントでドープし、前記第１及び第２の位置の
両方に前記第１の導電型を持つドーパントを打込み、該
打込む工程の後、前記第１及び第２の位置の上にエピタ
キシャル層を形成して、前記表面のドープされた第２の
位置が埋込みドープ領域を形成する様にする工程を含む
方法。 （２）　　（１）項に記載した方法に於いて、前記ドー
プする工程の後、前記打込む工程より前に、前記第１の
酸化物層を除去することを含む方法。 （３）　　（１）項に記載した方法に於いて、前記打込
む工程の模、エピタキシャル層を形成する工程の前に、
前記第１の酸化物層を除去することを含む方法。 （４）　　（１）項に記載した方法に於いて、第２の位
置をドー１する工程が、第２のＩｌｌ型を持つドーパン
トを打込み、前記第１の酸化物層が、打込まれたドーパ
ントが、その下にある表面の前記第１の位置に達しない
様にマスクし、半導体を加熱して前記第２のＩ！導電型
持つ打込まれたドーパントを拡散させることを含む方法
。 （５１（４）項に記載した方法に於いて、アニールする
工程が酸化雰囲気内−ぐ実施される方法。 （６）　（１）墳に記載した方法に於いて、第１の酸化
物層を形成”りる工程が、前記表向の第１の位置には設
けず、前記表面の第２の位置の土にマスクを形成し、該
マスクは酸化！４壁であり、酸化雰囲気内ぐ半導体を加
熱して前記表面の前記第１の位置に前記第１の酸化物層
を形成りることを含む方法。 （７）　　（１）項に記載した方法に於いて、前記表面
の前記第１の位置に十４【る位置で、前記１ビタキシャ
ル層の［にマスク層を形成し、前記埋込みドープ領域に
重なる位置て・、前記１ビタキシャル層に前記第２の導
電へ“）を持つドーパントを打込み、前記マスク層はｌ
］込まれたドーパントがその′トにある］ビシ１−シヤ
ル層の部分に達しない様にし、半導体を加熱しｒ：前記
Ｌビシ４シせル層内に打込まれたドーパントを拡散させ
【、＠記載２の導電型を持つ井戸を形成することを含む
ｈ法。 （８）　　（７１項に記載した方法に於いて、加熱する
工程が酸化雰囲気内ぐ行なわれ工、前記井戸に重なる＄
■ＰＭ化物層を形成づる方法。 （！Ｉｌｌ　　ｆ８１項に記載した方法に於いで、前記
ンスク層を除去し、前記■、ビタ１シャル隅に前記第１
の導を型を持つドーパントをＵ込み、前記井戸酸化物層
１ユ０１１記第１の導電型を持つ１］込まれｌごドーパ
ントが前記第２の導電型を持つ井戸に達しない様にし、
前記半導体を加熱し゛て前記第１の導電型を持つ打込ま
れたドーパントを１、ビタＶシャル層内に拡散さｔｉ−
Ｃ，！ｖｉ記第１の導電型を持つ井ρを形成覆ること庖
含む方法。 （１０）　　（７）　＊に記載した方法に於いて、前記
埋込みドープ領域が前記第２の導電型を持つ井１うより
も相対的に一層強くドープされでいる方法。 （ｉｔ）　　（１）項に記載しｋ　１）法に於いて、前
記埋込みドープ領域のドーピング濃１貨が前記半導体の
ドーピング濃度より相対的に高い方法。 （１２）　　（１）項に記載しｌこ方法に於いて、１１
ノ１記打込む■稈より後の前記第１の位置のドーピング
ｍ度が、前記半導体の８！麿よりも大体−桁高い方法。 （１３）第１のＩＩ導電型ドー□−’７されたシリコン
基数の表面に集積回路を製造する方法に於いて、前記表
面の第１の位置に酸化物層を形成し、第２の導電型を持
つドーパントを打込み、前記第１の位置にある酸化物層
は打込まれたドーパントがその下にある表面の第１の位
置に達しない様にし、酸化雰囲気内で前記基板を加熱し
て、前記第２の導電型を持つ打込まれたドーパントを拡
散Ｍると共に、前記第２の位置の上に酸化物層を形成し
、該酸化物層を除去し、Ｉ込む工程の後前記第１及び第
２の位置の上に１ビタキシャル層を形成して、打込まれ
て拡散されたドーパントが埋込みドープ領域を形成する
様にする工程を含むｈ法。 （１４）　　（１３１項に記載したｈ法に於いて、酸化
物層を除去する１稈の後前記第１及び第２の位置に前記
第１の導電型を持つドーパントを打込むことを含む方法
。 （１５）　　（１３）項に記載した方法に於いて、前記
表面の第１の位置の上に酸化物層を形成する工程が、前
記表面の第１の位置には設けず、前記表面の第２の位置
のＬにマスクを形成し、該マスクは酸化障壁であり、酸
化雰囲気内で基板を加熱して、前記表面の前記第１の位
置に酸化物層を形成することを含む方法。 （１６）　　（１３）項に記載したｈ法に於いて、前記
表面の前記第１の（位置に重４ｆる位置ｅ前記１ビタ１
シャル層の［にマスク層を形成し、前記埋込みドープ領
ＩＰ！ｔ：重なる位置で、前記１ピタギシャル層に前記
第２の導電型を持つドーパントを打込み、前記マスク層
は）］込まれたドーパントがその１９にあるＪビタ↓シ
セル層の部分に達しない様にし、前記基板を加熱して↑
］込まれたドーパントを１ビタキシャル層内で拡散させ
て、前記第２の導電型を持つ井戸を形成する工程を含む
１】法。 （１７）　　（１６）項に記載した方法に於いて、加熱
する工程が酸化雰囲気内ぐ行なわれて、前記井戸に重な
る井戸酸化物層を形成するｌｊ法。 （１８）　　ｆ１７）項に記載した方法に於いて、前記
マスク層を除去し、前記］ビタギシャル層に前記第１の
導電へＪを持つドーパントを打込み、前記井戸酸化物に
４は前記第１の導電ｊ１！を持つｆＪ込まれたドーパン
トが前記第２の導電型を持つ井戸に達しない様にし、前
記基板を加熱して前記第１の導電型を持つ打込まれたド
ーパントを前記エピタキシャル層内で拡散させて、前記
第１のＳ電型を持つ井戸を形成する工程を含む方法。 （１９）　　（１６）項に記載した方法に於いて、前記
埋込みドープ領域が前記第２の導電型を持つ井戸よりも
相対的に一閣強くドープされている方法。 （２０）　　（１３）項に記載した方法に於いて、前記
埋込みドープ領域のドーピング濃度が前記基板のドーピ
ングｌ１ｌｆｆよりも相対的に高い方法。 （２１）　　（１６）項に記載した方法に於いて、前記
第２の導電型を持つ井戸の中に回路素子を形成し、該回
路素子及びパッケージの外部端子の間に電気接続部を作
る工程を含む方法。 （２２）埋込みドープ領域を持つ集積回路を製造する方
法を説明した。ｐ形基板（２０）の内、ｎ十形埋込みド
ープ領域（３０）を形成しない一部分の上に熱酸化物１
ａｌ　（２６）を形成し、埋込みドープ領域（３０）に
対する打込み部をマスクする。 打込み部のアニールを酸化雰囲気内で実施して、表面の
上に別の酸化、物（２８）を成長させる。酸化物層（２
６，２８＞を除去し、隔離の為にｐ形の一面打込みを実
施し、希望によっては、ｐ形埋込みドープ領域（３１）
を形成する。ｎ十形埋込みドープ領域（３０）のドーピ
ング濃度が、その上にある表面へのｒａ素の拡散を抑制
する。この代わりに、基板に普通のドーピング・レベル
より高いレベルを用いて、隔離の為の十分な硼素を供給
することができる。その後、表面の上にエピタキシャル
層（３２）を成長させ、ｎ形ドーパントを打込むことに
よってｎ形井戸（４０）を形成する。 この時ｐ形井戸領域は窒化物マスクによって７スクされ
る。ｎ形井戸のアニールも酸化雰囲気内で行なわれ、こ
の為酸化物（４２）によってｎ形井戸（４０）の一部分
が消費されることにより、位置の形状が更に平面状にな
る。

【図面の簡単な説明】

第１図は従来の特定の形成段階に於ける、一対のｎ形埋
込みドープ領域を含む集積回路の断面図、第２図は、従
来の特定の形成段階に於ける、その上にｒ）形井戸を持
ち且つｐ形井戸に隣接しているｎ形埋込みドープ領域の
縁に於ける第１図の集積回路の断面図、第３ａ図乃至第
３１図はこの発明の方法の種々の形成段階に於ける集積
回路の断面図、第４図はこの発明に従って構成されたｎ
形埋込みドープ領域がＶＡ接している位置に於ける第３
１図の集積回路の断面図である。 主な符号の説明 ２０：０ＴＩ３基根 ２６：ｌ化物層 ３０：ｎ十形埋込みドープ領域 ３１：ｐ形ドープ領域 ３２：エピタキシャル層

Claims (1)

【特許請求の範囲】
1. （１）第１の導電型を持つ半導体の表面に集積回路を製
   造する方法に於いて、該表面の第１の位置に第１の酸化
   物層を形成し、前記表面のうち、前記第１の酸化物層に
   よって覆われていない第２の位置を第２の導電型を持つ
   ドーパントでドープし前記第１及び第２の位置の両方に
   前記第１の導電型を持つドーパントを打込み、該打込む
   工程の後前記第１及び第２の位置の上にエピタキシャル
   層を形成して、前記表面のドープされた第２の位置が埋
   込みドープ領域を形成する様にする工程を含む方法。