KR100719361B1 - 씨모스 이미지 센서 및 그 형성 방법 - Google Patents

씨모스 이미지 센서 및 그 형성 방법 Download PDF

Info

Publication number
KR100719361B1
KR100719361B1 KR1020050111950A KR20050111950A KR100719361B1 KR 100719361 B1 KR100719361 B1 KR 100719361B1 KR 1020050111950 A KR1020050111950 A KR 1020050111950A KR 20050111950 A KR20050111950 A KR 20050111950A KR 100719361 B1 KR100719361 B1 KR 100719361B1
Authority
KR
South Korea
Prior art keywords
deep well
photoelectric conversion
semiconductor layer
forming
image sensor
Prior art date
Application number
KR1020050111950A
Other languages
English (en)
Inventor
이준택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050111950A priority Critical patent/KR100719361B1/ko
Priority to US11/592,577 priority patent/US7659563B2/en
Application granted granted Critical
Publication of KR100719361B1 publication Critical patent/KR100719361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

씨모스 이미지 센서 및 그 형성 방법을 제공한다. 이 센서에 의하면, 광전변환부 하부에서 딥웰이 오직 광전변환부와 중첩되거나 중첩되지 않도록 형성되어 광감도를 향상시키고 혼색 현상을 방지할 수 있다.
Figure 112005067309307-pat00001
씨모스 이미지 센서

Description

씨모스 이미지 센서 및 그 형성 방법{CMOS image sensor and method of forming the same}
도 1은 본 발명의 일 예에 따른 씨모스 이미지 센서의 등가회로도이다.
도 2는 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 평면도이다.
도 3은 도 2를 I-I' 선을 따라 자른 것으로, 본 발명의 일 실시예에 따라 형성된 씨모스 이미지 센서의 단면도를 나타낸다.
도 4는 도 3의 X-X 선을 따라 분포하는 포텐셜을 나타내는 그래프이다.
도 5는 도 2를 II-II'선을 따라 자른 것으로, 본 발명의 일 실시예에 따라 형성된 씨모스 이미지 센서의 단면도를 나타낸다.
도 6 및 7은 도 3의 씨모스 이미지 센서를 형성하는 방법을 순차적으로 나타내는 공정 단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 씨모스 이미지 센서의 평면도이다.
도 9는 도 8을 I-I' 선을 따라 자른 것으로, 본 발명의 다른 실시예에 따라 형성된 씨모스 이미지 센서의 단면도를 나타낸다.
도 10은 도 9의 Y-Y 선을 따라 분포하는 포텐셜을 나타내는 그래프이다.
도 11은 도 8을 II-II'선을 따라 자른 것으로, 본 발명의 다른 실시예에 따라 형성된 씨모스 이미지 센서의 단면도를 나타낸다.
도 12 및 13은 도 9의 씨모스 이미지 센서를 형성하는 방법을 순차적으로 나타내는 공정 단면도들이다.
본 발명은 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서(image sensor)는 광학적 이미지를 전기적 신호로 변형시키는 소자이다. 상기 이미지 센서는 크게 씨모스(CMOS, Complementary Metal-Oxide-Silicon)이미지 센서와 씨씨디(CCD, Charge Coupled Device) 이미지 센서로 구분될 수 있다. 상기 씨씨디 이미지 센서는 상기 씨모스 이미지 센서에 비하여 광감도(Photo sensitivity) 및 노이즈(noise)에 대한 특성이 우수하나, 고집적화에 어려움이 있고, 전력 소모가 높다. 이에 반하여, 상기 씨모스 이미지 센서는 씨씨디 이미지 센서에 비하여 공정들이 단순하고, 고집적화에 적합하며, 전력 소모가 낮다.
최근, 반도체 소자의 제조 기술이 고도로 발전함에 따라, 씨모스 이미지 센서의 제조 기술 및 특성이 크게 향상되고 있다. 따라서, 상기 씨모스 이미지 센서에 대한 연구가 활발히 진행되고 있다.
통상적으로, 상기 씨모스 이미지 센서의 화소(pixel)는 빛을 받아들이는 포토 다이오드들과 상기 포토 다이오드들로부터 입력된 영상신호들을 제어하는 씨모스 소자들을 구비한다. 통상의 포토 다이오드들은 서로 상반되는 종류의 불순물이 도핑된 2개의 불순물 주입 영역들을 구비한다. 상기 포토 다이오드를 이루는 각각의 불순물 주입 영역들은 입사되는 빛의 파장에 관계없이 모두 동일한 Rp(Range of projection)를 갖도록 형성된다. 상기 포토 다이오드들에서는 칼라필터를 통해 입사되는 적색(Red)광, 녹색(Green)광 및 청색(Blue)광의 파장과 세기에 따라 전자(electron)-정공(hole) 쌍(pair)이 발생되고, 상기 발생된 전자들의 양에 따라 출력신호가 변화된다. 이로써 이미지를 감지할 수 있다. 또한 통상적인 씨모스 이미지 센서는 포토다이오드의 공핍층 영역을 조절하며 누설전류를 막기 위해 상기 포토 다이오드 하부에 딥웰 영역을 구비한다. 통상적인 상기 딥웰 영역은 화소 영역의 전체에 고르게 분포되어 있다.
한편, 종래의 씨모스 이미지 센서에서 빛의 파장이 증가할수록 빛의 침투 깊이(Penetration depth)는 증가되나 그만큼 실리콘층내 흡수 계수(Absorption coefficient)는 감소한다. 따라서 상기 세 종류의 색중 파장이 긴 적색광과 녹색광은 상기 포토다이오드 하부의 상기 딥웰에 인접하여 전자-정공쌍이 발생되기도 한다. 또한 이러한 긴 파장을 가지는 빛들이 수직으로 입사하지 않고 경사진 각도로 입사하기도 한다. 이 경우, 전자-정공 쌍이 소자분리막 또는 씨모스 소자(트랜지스터) 하부에서 발생되기도 한다. 이렇게 딥웰에 인접한 곳 또는 소자분리막이나 트랜지스터 하부에서 발생된 전자들은 해당 화소의 포토다이오드로 유입되지 않고, 이웃하는 화소의 포토다이오드로 확산되기도 한다. 이로써 씨모스 이미지 센서의 감도가 떨어지고, 혼색(Cross-talk) 현상을 유발한다.
따라서, 본 발명의 기술적 과제는 감도를 향상시킬 수 있는 씨모스 이미지 센서 및 그 형성 방법을 제공하는데 있다.
본 발명의 다른 기술적 과제는 혼색 현상을 방지할 수 있는 씨모스 이미지 센서 및 그 형성 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 씨모스 이미지 센서는 화소의 일부에만 존재하는 딥웰을 구비하는 것을 특징으로 한다.
좀 더 상세하게, 본 발명에 따른 씨모스 이미지 센서는 어레이 구조를 가지며 파장이 다른 색들을 각각 구현하기 위한 복수개의 화소들을 구비하며, 제 1 도전형의 반도체층; 상기 반도체층의 상부에 위치하며 제 2형의 불순물이 도핑된 영역을 포함하는 광전변환부; 및 상기 반도체층 내에서 상기 광전변환부 보다 낮은 위치에 있으나 상기 반도체층 보다 큰 불순물주입농도를 가지는 제 1 도전형의 딥웰(deep well)을 포함하되, 상기 딥웰은 상기 화소의 일부에만 존재한다.
상기 반도체층은 제 1 도전형의 반도체 기판과 제 1 도전형의 에피택시얼층(epitaxial layer)을 포함할 수 있다. 이때 상기 에피택시얼층에 주입된 불순물 농도는 상기 반도체 기판의 것보다 작을 수 있다.
본 발명의 일 예에 있어서, 상기 딥웰은 상기 광전 변환부와 중첩되지 않는 다. 상기 딥웰은 어느 광전 변환부와 이에 이웃하는 화소의 광전변환부 사이에 위치하여 그물망 형태를 가질 수 있다. 상기 딥웰은 상기 그물망 형태의 일 단부에 연결되는 접지부를 더 포함할 수 있으며, 상기 접지부에 접지 전압이 인가될 수 있 다. 상기 씨모스 이미지 센서는 상기 각각의 화소들을 분리하되 상기 반도체층 상부에 위치하는 소자분리막; 및 상기 광전 변환부에 인접하며 상기 광전변환부에서 생성된 전하를 이송하기 위한 트랜지스터를 더 구비할 수 있으며, 이때 상기 딥웰은 상기 소자분리막과 상기 트랜지스터 하부에 위치한다.
상기 일 예에 따른 씨모스 이미지 센서에서, 상기 딥 웰은 광전 변환부 하부에는 존재하지 않고 광전변환부에 인접하는 소자분리막과 트랜지스터 하부에만 위치한다. 상기 딥웰의 포텐셜(전위)은 주변의 반도체층의 것보다 높기에, 전자들이 상대적으로 낮은 포텐셜을 가지는 반도체층에 존재하려는 경향이 강해진다. 이로써, 광이 경사지게 입사되어 광전변환부에 인접하는 소자분리막 하부에서 전자가 발생할지라도, 발생된 전자는 이웃 화소의 광전변환부로 이동하지 않고, 가까운 광전변환부 하부의 반도체층으로 이동하려고 한다. 이로써, 감도를 향상시키고 혼색 현상을 방지할 수 있다.
본 발명의 다른 예에 있어서, 상기 딥웰은 상기 광전변환부 하부에 존재하여 상기 광전변환부와 중첩된다. 상기 씨모스 이미지 센서는 어느 화소에 위치하는 상기 딥웰과 어느 화소에 이웃하는 화소에 위치하는 딥웰을 연결하며 상기 딥웰과 동일한 농도를 가지는 동일한 불순물이 도핑된 딥웰 연결부를 더 포함할 수 있으며, 상기 딥웰 연결부는 상기 광전 변환부의 폭보다 매우 좁은 폭을 가질 수 있다. 상기 씨모스 이미지 센서는 상기 딥웰의 일 단부에 연결되는 접지부를 더 포함할 수 있으며, 상기 접지부에 접지 전압이 인가될 수 있다.
상기 다른 예에 따른 씨모스 이미지 센서에서, 상기 딥 웰은 광전변환부 하 부에만 위치하고 소자분리막과 트랜지스터 하부에는 존재하지 않는다. 이 경우, 소자분리막과 트랜지스터 하부의 전위가 광전변환부 하부의 전위보다 낮기에, 광이 경사지게 입사되어 소자분리막이나 트랜지스터 하부에 전자가 발생될 경우, 전자가 주위의 광전변환부로 이동하지 않고, 발생된 자리에 있으려는 경향이 강해진다. 이로써 혼색 현상을 방지할 수 있다.
상기 씨모스 이미지 센서는 상기 반도체층을 덮는 층간절연막; 상기 층간절연막 상의 평탄화층; 상기 평탄화층 상에 위치하며 상기 각각의 화소들에 해당하는 각각의 색을 구현하기 위한 칼라 필터; 및 상기 칼라 필터 상의 마이크로 렌즈를 더 구비할 수 있다. 바람직하게는, 상기 제 1 도전형은 P타입이고, 상기 제 2 도전형은 N타입이다.
어레이 구조를 가지며 파장이 다른 색들을 각각 구현하기 위한 복수개의 화소들을 구비하는 본 발명에 따른 씨모스 이미지 센서를 제조하는 방법은 제 1 도전형의 반도체층을 형성하는 단계; 상기 반도체층 상에 화소가 될 영역의 일부를 노출시키는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 이온주입 마스크로 이용하여 이온주입 공정을 진행하여 상기 반도체층 내에 상기 반도체층 보다 높은 불순물 주입 농도를 가지는 제 1 도전형의 딥웰을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계; 상기 화소들을 분리하기 위한 소자분리막을 형성하는 단계; 각각의 화소에 위치하는 상기 반도체층의 상부에 제 2 도전형의 불순물 주입 영역을 포함하는 광전변환부를 형성하는 단계; 및 상기 광전 변환부에 생성되는 전하를 전송하기 위한 트랜지스터를 형성하는 단계를 포함한다.
일 예에 있어서, 상기 딥웰은 상기 광전 변환부와 중첩되지 않도록 형성된다. 상기 마스크 패턴은 상기 광전변환부가 형성될 영역들을 각각 덮는 고립된 섬과 같은 형태를 가지도록 형성되며, 상기 딥웰은 상기 광전 변환부가 형성될 영역들의 사이의 상기 반도체층 내에서 그물망 형태를 가지도록 형성될 수 있다. 상기 딥웰은 상기 소자분리막과 상기 트랜지스터 하부에 형성될 수 있다.
다른 예에 있어서, 상기 딥웰은 상기 광전변환부와 중첩되도록 형성된다.
상기 방법은 상기 광전변환부 및 상기 트랜지스터를 덮는 층간절연막을 형성하는 단계; 상기 층간절연막 상에 평탄화층을 형성하는 단계; 상기 평탄화층 상에 상기 각각의 화소들에 대응하는 각각의 색을 구현하기 위한 칼라 필터를 형성하는 단계; 상기 칼라 필터 상의 마이크로 렌즈를 형성하는 단계; 및 상기 딥웰에 접지 전압을 인가하기 위한 접지 콘택을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 본 명세서에서, 포토다이오드는 입사되는 광에 의해 전하가 형성되는 광전변환부를 의미한다.
도 1은 본 발명의 일 예에 따른 씨모스 이미지 센서의 등가회로도이다.
도 1을 참조하면, 씨모스 이미지 센서에서 소자분리막(FOX)에 의해 절연되는 각각의 단위 화소들은 하나의 광전 변환부(PD)와 4개의 트랜지스터들(Tx, Rx, Sx, Ax)을 구비한다. 구체적으로 상대적으로 넓은 광전 변환부(PD)의 일 측에 트랜스퍼 트랜지스터(Tx, Transfer transistor)가 위치하고 상기 트랜스퍼 게이트의 일측에 순서대로 리셋 트랜지스터(Rx, Reset transistor), 선택 트랜지스터(Sx, Select gate) 및 억세스 트랜지스터(Ax, Access transistor)가 위치한다. 상기 트랜스퍼 트랜지스터(Tx)의 드레인이자 상기 리셋 트랜지스터(Rx)의 소오스를 부유확산(FD, floating diffusion) 영역이라 한다.
상기 씨모스 이미지 센서의 동작을 도 1을 참조하여 설명하면 다음과 같다. 먼저, 빛이 차단된 상태에서 리셋 트랜지스터(Rx)와 선택 트랜지스터(Sx)에 VDD를 인가하고 네개의 트랜지스터들을 모두 혹은 트랜스퍼 트랜지스터를 제외한 3개의 트랜지스터들을 온(ON)시키어 기준값을 검출한다. 그 후에 상기 리셋 트랜지스터(Rx)를 오프(OFF)시키고, 상기 외부에서 수광부인 광전변환부(PD)에 빛을 입사시킨다. 이때 상기 광전변환부(PD)에서 전자-정공 쌍이 생성된다. 상기 트랜스퍼 트랜지스터(Tx)를 온(ON)시키면 상기 생성된 전하는 부유 확산(FD) 영역으로 전달되며, 전달된 전하량에 비례하여 선택 트랜지스터(Sx)의 게이트 바이어스가 변하게 된다. 이는 결국 선택 트랜지스터(Sx)의 소오스 전위 변화를 초래하게 된다. 이때 억세스 트랜지스터(Ax)을 온시키면, 칼럼쪽으로 전하에 의한 신호가 읽히게 된다.
<첫번째 실시예>
도 2는 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 평면도이다. 도 3은 도 2를 I-I' 선을 따라 자른 것으로, 본 발명의 일 실시예에 따라 형성된 씨모스 이미지 센서의 단면도를 나타낸다. 도 5는 도 2를 II-II'선을 따라 자른 것으로, 본 발명의 일 실시예에 따라 형성된 씨모스 이미지 센서의 단면도를 나타낸다.
도 2, 3 및 5를 참조하면, 각각의 색을 구현하기 위한 화소 영역들을 구비하는 P형 반도체 기판(1)상에 P형 에피택시얼층(3)이 위치한다. 하나의 화소 영역은 하나의 광전변환부(PD)와 4개의 트랜지스터들(Tx, Rx, Sx, Ax)가 형성되는 영역을 의미한다. 상기 반도체 기판(1)에 도핑된 불순물의 농도는 상기 에피택시얼층(3)에 도핑된 불순물의 농도보다 크다. 상기 각각의 화소 영역들은 소자분리막(Fox, 7)에 의해 구분된다. 상기 에피택시얼층(3)의 상부에 P형의 제 1 불순물 주입 영역(19)과 N형의 제 2 불순물 주입 영역(17)이 위치하여 광전변환부(PD)인 포토 다이오드를 이룬다. 또한, 상기 N형의 제 2 불순물 주입 영역(17)과 상기 P형 에피택시얼층(3) 또한 광전변환부(PD)를 이룰 수 있다. 상기 광전변환부에 인접하는 상기 에피택시얼층(3) 상에 상기 광전변환부에서 생성된 전하를 전송하기 위한 트랜스퍼 트랜지스터(20, Tx)가 위치한다. 상기 트랜지스터들(Tx, Rx, Sx, Ax), 상기 광전변환부(PD) 및 상기 소자분리막(Fox, 7)상에 차례로 반사방지막(21), 층간절연막(23), 평탄화층(25)이 위치한다. 상기 반사방지막(21)은 예를 들면 실리콘산화질화막 (SiON) 또는 실리콘질화막(Si3N4)으로 이루어질 수 있다. 상기 층간절연막(23)은 예를 들면 실리콘산화막(SiO2) 또는 실리콘산화불화막(SiOF)으로 이루어질 수 있다. 상기 평탄화층(25)은 실리콘산화질화막(SiON) 또는 실리콘질화막(Si3N4)으로 이루어질 수 있다. 상기 평탄화층(25) 상에 각각의 색을 구현하기 위한 칼라 필터들(27)이 위치한다. 상기 색들은 상기 칼라 필터들(27) 상에 마이크로 렌즈(29)가 위치하여 입사되는 빛을 집광하는 역할을 한다.
계속해서, 상기 제 2 불순물 주입 영역(17)를 포함하는 상기 광전 변환부 보다 낮은 위치에서, 상기 에피택시얼층(3) 내에 P형의 딥웰(5a)이 위치한다. 상기 딥웰(5a)에 도핑된 불순물의 농도는 상기 에피택시얼층(3)에 도핑된 불순물의 농도보다 크다. 상기 딥웰(5a)은 상기 광전변환부를 제외한 영역에 위치하여 도 2에서와 같이 그물망 형태를 가진다. 상기 그물망 형태의 딥 웰(5a)은 상기 트랜지스터들(Tx, Rx, Sx, Ax)과 상기 소자분리막(Fox, 7) 하부에 위치한다. 상기 딥웰(5a)은 접지 전압이 인가되는 접지부(6)에 연결되며, 상기 접지부(6)는 상기 딥웰(5a)과 동일한 불순물이 동일한 농도로 도핑되어 형성된다. 상기 접지부(6)는 상기 딥웰(5a)부터 상기 에피택시얼층(3)의 표면까지 확장된다. 상기 접지부(6)는 상기 층간절연막(23) 및 상기 보호막(21)을 관통하는 접지 콘택(31)과 전기적으로 연결된다.
도시하지는 않았지만, 본 실시예에서, 상기 딥웰(5a)은 상하로 확장되어 상기 소자분리막(7) 하부 및 상기 반도체 기판(1) 사이 그리고 상기 트랜지스터(Tx, Rx, Sx, Ax)과 상기 반도체 기판(1) 사이를 연결하며 수직으로 고르게 분포할 수 있다. 또는 상기 소자분리막(7) 하부에 고농도의 P형의 불순물이 도핑된 채널 스탑 층이 위치할 수 있다.
도 4는 도 3의 X-X 선을 따라 분포하는 포텐셜을 나타내는 그래프이다.
도 3 및 4를 참조하여, 상기와 같이 화소의 일부를 차지하는 상기 딥웰(5a)을 포함하는 씨모스 이미지 센서에 따르면, 상기 딥웰(5a)에 도핑된 P형의 불순물의 농도가 상기 에피택시얼층(3) 보다 높기에, 전자(ⓔ)들은 상기 에피택시얼층(3) 에 위치하려는 경향이 강해진다. 따라서 빛이 상기 광전변환부 하부의 상기 에피택시얼층(3)에 입사하여 발생된 전자는, 상기 딥웰(5a)의 포텐셜의 높은 장벽에 의해 이웃하는 화소로 확산되지 못하고 해당 화소의 광전변환부로 이동한다. 또한 빛이 경사지게 입사하여 상기 소자분리막(7) 하부에서 발생된 전자는 인접하는(거리가 가까운) 화소의 광전변환부로 이동하려는 경향이 강해진다. 또한 상기 광전변환부(PD) 하부에 상기 딥웰(5a)이 존재하지 않으므로 상기 광전변 환부(PD)의 공핍층이 무한히 넓어질 수 있다. 이로써 씨모스 이미지 센서의 감도를 향상시킬 수 있다.
한편, 상기 딥웰(5a)에 접지 전압이 인가된다. 따라서 상기 딥웰(5a)에는 전자와 정공이 무제한 공급될 수 있다. 그리고, 상기 딥웰(5a) 주변에 형성되어 이웃하는 화소로 이동하는 전자(ⓔ)들은 상기 딥웰(5a)에서 정공과 재결합될 수 있다. 이로써 이웃하는 화소들 간의 전자 유입에 의한 혼색 현상을 방지할 수 있다. 또한 씨모스 이미지 센서를 안정적으로 동작시킬 수 있다.
도 6 및 7은 도 3의 씨모스 이미지 센서를 형성하는 방법을 순차적으로 나타내는 공정 단면도들이다.
도 6을 참조하면, P형의 불순물이 도핑된 반도체 기판(1) 상에 에피택시얼층(3)을 성장시킨다. 상기 에피택시얼층(3)은 P형 불순물을 도핑하면서 성장될 수 있다. 상기 에피택시얼층(3) 상부에 마스크 패턴(4a)을 형성한다. 상기 마스크 패턴(4a)은 포토레지스트 패턴 또는 실리콘질화막이나 실리콘산화막으로 이루어지는 하드마스크 패턴일 수 있다. 상기 마스크 패턴(4a)은 도 2의 광전변환부(PD)가 형성될 영역을 덮는 서로 고립된 복수개의 섬 형태로 형성되어 딥웰의 형태를 한정한다. 도시하지는 않았지만, 상기 마스크 패턴(42a)은 도 2의 접지부(6)을 한정하는 형태를 더 가진다. 상기 마스크 패턴(4a)을 이온주입 마스크로 이용하여 상기 에피택시얼층(3) 내에 딥웰(5a)을 형성한다. 상기 딥웰(5a)은 붕소를 1x1011~1x1012atoms/cm2의 도우즈(dose)로 주입하여 형성될 수 있다. 이로써 상기 딥웰(5a)은 그물망 형태로 형성된다.
도시하지는 않았지만, 상기 딥웰(5a)의 형성 과정 동안 또는 후에 상기 접지부(6)도 형성된다.
도 7을 참조하면, 상기 에피택시얼층(3) 상부에 소자분리막(7)을 형성하여 각 화소를 분리한다. 상기 소자분리막(7)은 일반적인 얕은 트렌치 격리(shallow trench isolation) 방법으로 형성될 수 있다. 상기 마스크 패턴(4a)은 상기 소자분리막(7)을 형성하기 위한 마스크로 사용될 수도 있다. 또는 상기 마스크 패턴(4a)은 상기 소자분리막(7)을 형성하기 전에 제거될 수도 있다. 상기 소자분리막(7)으로 한정된 상기 각각의 화소에 이온주입 공정을 진행하여 제 2 불순물 주입 영역 (17) 및 제 1 불순물 주입 영역(19)을 형성하여 광전변환부(PD)를 형성한다. 예를 들어, 상기 제 2 불순물 주입 영역(17)은 비소를 약 1x1012atoms/cm2의 도우즈로 주입하여 형성될 수 있고, 상기 제 1 불순물 주입 영역(19)은 불화붕소(BF2)를 약 1x1013atoms/cm2의 도우즈로 주입하여 형성될 수 있다. 도시하지는 않았지만, 상기 광전변환부(PD)를 형성한 후에, 전하를 전송하기 위한 도 2의 트랜지스터들(Tx, Rx, Sx, Ax)을 형성한다. 그리고 상기 반도체 기판(1)의 전면 상에 보호막(21)을 콘포말하게 형성한다.
후속으로, 층간절연막(23), 평탄화층(25), 칼라필터(27) 및 마이크로 렌즈(29)를 형성하여 도 3의 씨모스 이미지 센서를 완성한다. 또한, 상기 층간절연막(23)을 패터닝하여 상기 접지부(6)을 노출시키는 콘택홀을 형성한 후에, 도전물질로 상기 콘택홀을 채워 도 5의 접지 콘택(31)을 형성한다.
<제 2 실시예>
도 8은 본 발명의 다른 실시예에 따른 씨모스 이미지 센서의 평면도이다. 도 9는 도 8을 I-I' 선을 따라 자른 것으로, 본 발명의 다른 실시예에 따라 형성된 씨모스 이미지 센서의 단면도를 나타낸다. 도 11은 도 8을 II-II'선을 따라 자른 것으로, 본 발명의 다른 실시예에 따라 형성된 씨모스 이미지 센서의 단면도를 나타낸다.
도 8, 9 및 11을 참조하면, 딥웰(5b)이 제 1 실시예와 반대로 거의 광전변환부(PD)와 중첩되도록 위치한다. 즉, 상기 딥웰(5b)은 상기 광전변환부(PD) 하부에서 상기 에피택시얼(3)내에 섬 형태(island type)로 배열된다. 한편, 상기 딥웰(5b)은 이웃하는 화소의 딥웰(5b)과 연결부(C)에 의해 연결된다. 상기 연결부(C)는 상기 딥웰(5b)와 동일한 불순물이 동일한 농도로 도핑되어 형성되며 상기 딥웰(5b)의 폭보다 매우 작은 폭을 가지도록 형성되며, 바람직하게는 상기 딥웰(5b)에 접지전압을 인가하기에 어려움이 없는 동시에 최소 선폭을 가져, 이웃 화소들 간의 혼색 현상을 일으키지 않는 폭을 가지도록 형성된다. 도 8에서는 II-II'선을 따라 딥웰(5b)들이 연결된 모습을 보이나 딥웰(5b)들이 연결되는 형태는 다양할 수 있다. 상기 딥웰(5b)은 접지부(6)에 연결되며, 접지 콘택(31)에 의해 접지 전압이 인가된다. 상기 연결부(C)들이 상기 딥웰(5b)들을 연결하므로, 접지 콘택(31)이 각각의 화소에 형성될 필요없이 특정 부위에서 형성될 수 있으므로 씨모스 이미지 센서의 고집적화에 유리하다. 다른 구성은 제 1 실시예의 것들과 동일하다.
도 10은 도 9의 Y-Y 선을 따라 분포하는 포텐셜을 나타내는 그래프이다. 도 9 및 10을 참조하면, 상기 딥웰(5b)에 도핑된 P형의 불순물의 농도가 상기 에피택시얼층(3) 보다 높기에, 전자(ⓔ)들은 상기 에피택시얼층(3)에 위치하려는 경향이 강해진다. 따라서 빛이 상기 소자분리막(7) 하부의 상기 에피택시얼층(3)에 입사하여 발생된 전자는, 이웃하는 화소의 광전변환부로 확산하지 않고, 상기 낮은 포텐셜을 가지는 에피택시얼층(3)에 있으려는 경향이 강해진다. 이로써 화소간의 혼색 현상을 방지할 수 있다.
도 12 및 13은 도 9의 씨모스 이미지 센서를 형성하는 방법을 순차적으로 나타내는 공정 단면도들이다.
도 12를 참조하면, P형의 불순물이 도핑된 반도체 기판(1) 상에 에피택시얼층(3)을 성장시킨다. 상기 에피택시얼층(3)은 P형 불순물을 도핑하면서 성장될 수 있다. 상기 에피택시얼층(3) 상부에 마스크 패턴(4b)을 형성한다. 상기 마스크 패턴(4a)은 도 8의 광전변환부(PD)와 연결부(C) 및 접지부(6)의 형태를 제외한 영역을 덮도록 그물망 형태로 형성된다. 상기 마스크 패턴(4b)을 이온주입 마스크로 이용하여 상기 에피택시얼층(3) 내에 딥웰(5b)을 형성한다. 상기 딥웰(5b)은 붕소를 1x1011~1x1012atoms/cm2의 도우즈(dose)로 주입하여 형성될 수 있다. 이로써 상기 딥웰(5b)은 도 8에 도시된 바와 같이 광전변환부와 대응하는 섬 형태로 배열되도록 형성된다.
도 13을 참조하면, 상기 마스크 패턴(4b)을 제거한다. 상기 에피택시얼층(3) 상부에 소자분리막(7)을 형성하여 각 화소를 분리한다. 상기 소자분리막(7)은 일반적인 얕은 트렌치 격리(shallow trench isolation) 방법으로 형성될 수 있다. 상기 소자분리막(7)으로 한정된 상기 각각의 화소에 이온주입 공정을 진행하여 제 2 불순물 주입 영역(17) 및 제 1 불순물 주입 영역(19)을 형성하여 광전변환부(PD)를 형성한다. 상기 광전변환부(PD)를 형성한 후에, 전하를 전송하기 위한 도 8의 트랜지스터들(Tx, Rx, Sx, Ax)을 형성한다. 그리고 상기 반도체 기판(1)의 전면 상에 보호막(21)을 콘포말하게 형성한다. 후속으로, 층간절연막(23), 평탄화층(25), 칼라필터(27) 및 마이크로 렌즈(29)를 형성하여 도 9의 씨모스 이미지 센서를 완성한다. 또한, 상기 층간절연막(23)을 패터닝하여 상기 접지부(6)을 노출시키는 콘택홀을 형성한 후에, 도전물질로 상기 콘택홀을 채워 도 11의 접지 콘택(31)을 형성한 다.
따라서, 본 발명에 의한 씨모스 이미지 센서 및 그 형성 방법에 따르면, 광전변환부 하부에서 딥웰이 오직 광전변환부와 중첩되거나 중첩되지 않도록 형성되어 광감도를 향상시키고 혼색 현상을 방지할 수 있다.

Claims (17)

  1. 어레이 구조를 가지며 파장이 다른 색들을 각각 구현하기 위한 복수개의 화소들을 구비하는 씨모스 이미지 센서에 있어서,
    제 1 도전형의 반도체층;
    상기 반도체층 내의 상기 화소에 위치하며 제 2형의 불순물이 도핑된 영역을 포함하는 광전변환부; 및
    상기 반도체층 내에서 상기 광전변환부 보다 낮은 위치에 있으나 상기 반도체층보다 큰 불순물농도를 가지는 제 1 도전형의 딥웰(deep well)을 포함하되,
    상기 딥웰은 어느 광전변환부와 이에 이웃하는 화소의 광전변환부 사이에 위치하여 그물망 형태를 가지는 것을 특징으로 하는 씨모스 이미지 센서.
  2. 제 1 항에 있어서,
    상기 딥웰은 상기 광전 변환부와 중첩되지 않는 것을 특징으로 하는 씨모스 이미지 센서.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 딥웰은 상기 그물망 형태의 일 단부에 연결되는 접지부를 더 포함하며, 상기 접지부에 접지 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서.
  5. 제 2 항에 있어서,
    상기 각각의 화소들을 분리하되 상기 반도체층 상부에 위치하는 소자분리막; 및
    상기 광전 변환부에 인접하며 상기 광전변환부에서 생성된 전하를 이송하기 위한 트랜지스터를 더 구비하되,
    상기 딥웰은 상기 소자분리막과 상기 트랜지스터 하부에 위치하는 것을 특징으로 하는 씨모스 이미지 센서.
  6. 어레이 구조를 가지며 파장이 다른 색들을 각각 구현하기 위한 복수개의 화소들을 구비하는 씨모스 이미지 센서에 있어서,
    제 1 도전형의 반도체층;
    상기 반도체층 내의 상기 화소에 위치하며 제 2형의 불순물이 도핑된 영역을 포함하는 광전변환부; 및
    상기 반도체층 내에서 상기 광전변환부 보다 낮은 위치에 있으나 상기 반도체층보다 큰 불순물농도를 가지는 제 1 도전형의 딥웰(deep well)을 포함하되,
    상기 딥웰은 상기 광전변환부와 중첩되도록 상기 광전변환부 하부에 섬 형태로 배열되는 것을 특징으로 하는 씨모스 이미지 센서.
  7. 제 6 항에 있어서,
    어느 화소에 위치하는 상기 딥웰과 어느 화소에 이웃하는 화소에 위치하는 딥웰을 연결하며 상기 딥웰과 동일한 농도를 가지는 동일한 불순물이 도핑된 딥웰 연결부를 더 포함하며,
    상기 딥웰 연결부는 상기 딥웰의 폭보다 좁은 폭을 가지는 것을 특징으로 하는 씨모스 이미지 센서.
  8. 제 7 항에 있어서,
    상기 딥웰의 일 단부에 연결되는 접지부를 더 포함하며, 상기 접지부에 접지 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서.
  9. 제 1 항에 있어서,
    상기 반도체층을 덮는 층간절연막;
    상기 층간절연막 상의 평탄화층;
    상기 평탄화층 상에 위치하며 상기 각각의 화소들에 해당하는 각각의 색을 구현하기 위한 칼라 필터; 및
    상기 칼라 필터 상의 마이크로 렌즈를 더 구비하는 것을 특징으로 하는 씨모스 이미지 센서.
  10. 제 1 항에 있어서,
    상기 제 1 도전형은 P타입이고, 상기 제 2 도전형은 N타입인 것을 특징으로 하는 씨모스 이미지 센서.
  11. 어레이 구조를 가지며 파장이 다른 색들을 각각 구현하기 위한 복수개의 화소들을 구비하는 씨모스 이미지 센서를 제조하는 방법에 있어서,
    제 1 도전형의 반도체층을 형성하는 단계;
    상기 반도체층 상에 화소가 될 영역의 일부를 노출시키는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 이온주입 마스크로 이용하여 이온주입 공정을 진행하여 상기 반도체층 내에 상기 반도체층 보다 높은 불순물 주입 농도를 가지는 제 1 도전형의 딥웰을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 화소들을 분리하기 위한 소자분리막을 형성하는 단계;
    각각의 화소에 위치하는 상기 반도체층의 상부(upper portion)에 제 2 도전형의 불순물 주입 영역을 포함하는 광전변환부를 형성하는 단계; 및
    상기 광전 변환부에 생성되는 전하를 전송하기 위한 트랜지스터를 형성하는 단계를 포함하며,
    상기 마스크 패턴은 상기 광전변환부가 형성될 영역들을 각각 덮는 섬 형태를 가지도록 형성되고,
    상기 딥웰은 상기 광전 변환부가 형성될 영역들 사이의 상기 반도체층 내에서 그물망 형태를 가지도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
  12. 제 11 항에 있어서,
    상기 딥웰은 상기 광전 변환부와 중첩되지 않도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 딥웰은 상기 소자분리막과 상기 트랜지스터 하부에 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
  15. 어레이 구조를 가지며 파장이 다른 색들을 각각 구현하기 위한 복수개의 화소들을 구비하는 씨모스 이미지 센서를 제조하는 방법에 있어서,
    제 1 도전형의 반도체층을 형성하는 단계;
    상기 반도체층 상에 화소가 될 영역의 일부를 노출시키는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 이온주입 마스크로 이용하여 이온주입 공정을 진행하여 상기 반도체층 내에 상기 반도체층 보다 높은 불순물 주입 농도를 가지는 제 1 도전형의 딥웰을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 화소들을 분리하기 위한 소자분리막을 형성하는 단계;
    각각의 화소에 위치하는 상기 반도체층의 상부(upper portion)에 제 2 도전형의 불순물 주입 영역을 포함하는 광전변환부를 형성하는 단계; 및
    상기 광전 변환부에 생성되는 전하를 전송하기 위한 트랜지스터를 형성하는 단계를 포함하며,
    상기 마스크 패턴은 상기 광전변환부가 형성될 영역들을 노출하는 그물망 형태를 가지도록 형성되고,
    상기 딥웰은 상기 광전변환부와 중첩되도록 섬 형태를 가지도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
  16. 제 11 항에 있어서,
    상기 광전변환부 및 상기 트랜지스터를 덮는 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 평탄화층을 형성하는 단계;
    상기 평탄화층 상에 상기 각각의 화소들에 대응하는 각각의 색을 구현하기 위한 칼라 필터를 형성하는 단계;
    상기 칼라 필터 상의 마이크로 렌즈를 형성하는 단계; 및
    상기 딥웰에 접지 전압을 인가하기 위한 접지 콘택을 형성하는 단계를 더 포 함하는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
  17. 제 11 항에 있어서,
    상기 제 1 도전형은 P타입이고 상기 제 2 도전형은 N타입인 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
KR1020050111950A 2005-11-22 2005-11-22 씨모스 이미지 센서 및 그 형성 방법 KR100719361B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050111950A KR100719361B1 (ko) 2005-11-22 2005-11-22 씨모스 이미지 센서 및 그 형성 방법
US11/592,577 US7659563B2 (en) 2005-11-22 2006-11-04 Complementary metal-oxide-silicon (CMOS) image sensor and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111950A KR100719361B1 (ko) 2005-11-22 2005-11-22 씨모스 이미지 센서 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR100719361B1 true KR100719361B1 (ko) 2007-05-17

Family

ID=38052643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111950A KR100719361B1 (ko) 2005-11-22 2005-11-22 씨모스 이미지 센서 및 그 형성 방법

Country Status (2)

Country Link
US (1) US7659563B2 (ko)
KR (1) KR100719361B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199988A (zh) * 2018-11-16 2020-05-26 精準基因生物科技股份有限公司 子像素阵列以及图像传感器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763913B2 (en) * 2006-12-12 2010-07-27 Aptina Imaging Corporation Imaging method, apparatus, and system providing improved imager quantum efficiency
JP5109962B2 (ja) * 2008-12-22 2012-12-26 ソニー株式会社 固体撮像装置および電子機器
KR20100074966A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 브리지 방지 금속 배선 구조를 갖는 시모스 이미지 센서 및제조 방법
TWI691096B (zh) * 2019-01-28 2020-04-11 力晶積成電子製造股份有限公司 半導體元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002790A (ko) * 2002-06-27 2004-01-07 캐논 가부시끼가이샤 고체 촬상장치 및 이를 이용한 카메라시스템
KR20050082587A (ko) * 2004-02-19 2005-08-24 매그나칩 반도체 유한회사 이미지센서의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262006B1 (ko) 1997-12-30 2000-07-15 김영환 고체촬상소자 및 그 제조방법
KR100296142B1 (ko) 1998-12-22 2001-08-07 박종섭 깊은 필드스탑층을 갖는 씨모스이미지센서
JP3886297B2 (ja) * 1999-06-24 2007-02-28 Ｎｅｃエレクトロニクス株式会社 光電変換装置およびその製造方法
JP4103485B2 (ja) 2002-07-26 2008-06-18 ソニー株式会社 Ｃｍｏｓ型固体撮像素子の駆動方法
US7148528B2 (en) * 2003-07-02 2006-12-12 Micron Technology, Inc. Pinned photodiode structure and method of formation
JP4486043B2 (ja) * 2004-12-30 2010-06-23 東部エレクトロニクス株式会社 Ｃｍｏｓイメージセンサー及びその製造方法
TWI302754B (en) * 2005-02-28 2008-11-01 Magnachip Semiconductor Ltd Complementary metal-oxide-semiconductor image sensor and method for fabricating the same
US7307327B2 (en) * 2005-08-04 2007-12-11 Micron Technology, Inc. Reduced crosstalk CMOS image sensors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002790A (ko) * 2002-06-27 2004-01-07 캐논 가부시끼가이샤 고체 촬상장치 및 이를 이용한 카메라시스템
KR20050082587A (ko) * 2004-02-19 2005-08-24 매그나칩 반도체 유한회사 이미지센서의 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020040002790
1020050082587

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199988A (zh) * 2018-11-16 2020-05-26 精準基因生物科技股份有限公司 子像素阵列以及图像传感器
CN111199988B (zh) * 2018-11-16 2022-11-25 精準基因生物科技股份有限公司 子像素阵列以及图像传感器

Also Published As

Publication number Publication date
US20070114583A1 (en) 2007-05-24
US7659563B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
US11069731B2 (en) Apparatus for reducing optical cross-talk in image sensors
KR100684878B1 (ko) 빛의 파장에 따라 다른 두께의 메몰 베리어층을 구비하는이미지 센서 및 그 형성 방법
KR100278285B1 (ko) 씨모스 이미지센서 및 그 제조방법
KR102589016B1 (ko) 반도체 소자
US7535037B2 (en) Solid state image sensor devices having non-planar transistors
KR100821469B1 (ko) 개선된 컬러 크로스토크를 갖는 소형 ｃｍｏｓ 이미지 센서및 그 제조 방법
US20060255372A1 (en) Color pixels with anti-blooming isolation and method of formation
US9111829B2 (en) Color-optimized image sensor
KR100778856B1 (ko) 씨모스 이미지 센서의 제조방법
KR20170084519A (ko) 이미지 센서
US7655545B2 (en) Image sensor and method of fabricating the same
KR100719361B1 (ko) 씨모스 이미지 센서 및 그 형성 방법
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
KR100486756B1 (ko) 이미지센서 제조 방법
KR100700267B1 (ko) 이미지센서 및 그 제조 방법
US11502117B2 (en) Image sensor including conductive connection pattern
KR100873812B1 (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
KR100720492B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20100077986A (ko) 이미지 센서 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13