JP4103485B2

JP4103485B2 - Ｃｍｏｓ型固体撮像素子の駆動方法

Info

Publication number: JP4103485B2
Application number: JP2002217891A
Authority: JP
Inventors: 一成松林; 幸秀慶児
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-07-26
Filing date: 2002-07-26
Publication date: 2008-06-18
Anticipated expiration: 2022-07-26
Also published as: JP2004063624A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳ型固体撮像素子の駆動方法に関するものである。
【０００２】
【従来の技術】
近年、デジタルカメラやカメラ付携帯電話などの撮像装置は、小型化や低消費電力化を図るために、固体撮像素子として小型かつ低消費電力のＣＭＯＳ型固体撮像素子が広く使用されてきている。
【０００３】
かかるＣＭＯＳ型固体撮像素子は、光エネルギを電気エネルギに変換する複数の光電変換部を半導体基板上に格子配列状に形成するとともに、各光電変換部に蓄積された電荷を転送するための電荷転送部を各光電変換部に隣接させて形成したものである。
【０００４】
すなわち、図８〜図10に示すように、ＣＭＯＳ型固体撮像素子100は、Ｎ型半導体基板101（または、Ｎ型エピタキシャル基板）の内部に硼素イオンを注入することによってＰ型ウェル102を形成し、同Ｐ型ウェル102の上部にＰＮ接合されたフォトダイオードからなる光電変換部103とＮチャンネル型ＦＥＴからなる電荷転送部104とをそれぞれ形成し、さらには、Ｐ型ウェル102の上部にリセット回路105及び増幅回路106を形成しており、Ｐ型ウェル102は、グランド電位に接地していた。これを等価回路図で示すと図11のように表される。
【０００５】
ここで、図11中、107は読出し信号線であり、かかる読出し信号線107から供給される読出し信号がＨｉｇｈ状態の場合には、電荷転送部104がＯＮ状態となって光電変換部103に蓄積された電荷が電荷転送部104を介して増幅回路106へ転送され、一方、読出し信号がＬｏｗ状態の場合には、電荷転送部104がＯＦＦ状態となって光電変換部103から増幅回路106への電荷転送が行われない。また、108は選択信号線であり、かかる選択信号線108から供給される選択信号がＨｉｇｈ状態の場合には、増幅回路106からの出力が行われ、一方、選択信号がＬｏｗ状態の場合には、増幅回路106からの出力が行われない。
【０００６】
このように、上記従来のＣＭＯＳ型固体撮像素子100では、光電変換部103と電荷転送部104とを共通のＰ型ウェル102の上部にそれぞれ形成した構造となっていた。
【０００７】
【発明が解決しようとする課題】
ところが、上記従来のＣＭＯＳ型固体撮像素子にあっては、共通のウェルの上部に光電変換部と電荷転送部とをそれぞれ形成していたため、光電変換部の周囲に形成したウェルと電荷転送部の周囲に形成したウェルとの電位を異ならせることができず、ＣＭＯＳ型固体撮像素子の特性をさらに向上させることができなかった。
【０００８】
すなわち、従来のＣＭＯＳ型固体撮像素子にあっては、電荷転送部の周囲のウェルに一定のグランド電位をバイアス電位として印加したほうが電荷転送部が安定に動作することから、電荷転送部の安定的な動作を優先して、共通のウェルをグランド電位に接地していた。
【０００９】
そのため、従来のＣＭＯＳ型固体撮像素子では、光電変換部の周辺に形成したウェルにも一定のグランド電位が印加されることになり、光電変換部の周辺に形成したウェルに印加するバイアス電位を変更することができなかった。
【００１２】
【課題を解決するための手段】
また、請求項１に係る本発明では、半導体基板にウェルを形成し、同ウェルに光電変換部と電荷転送部とをそれぞれ形成し、しかも、ウェルは、光電変換部の周囲に形成した光電変換部用ウェルと電荷転送部の周囲に形成した電荷転送部用ウェルとに分離して形成したＣＭＯＳ型固体撮像素子の駆動方法であって、光電変換部用ウェルと電荷転送部用ウェルとに異なるバイアス電位をそれぞれ印加することにした。
【００１３】
また、請求項２に係る本発明では、前記光電変換部用ウェルに印加するバイアス電位を電荷転送部による電荷転送時と非電荷転送時とで切換えることにした。
【００１４】
また、請求項３に係る本発明では、前記電荷転送部の非電荷転送時に光電変換部用ウェルに印加するバイアス電位を電荷転送部用ウェルに印加するバイアス電位よりも高電位とすることにした。
【００１５】
また、請求項４に係る本発明では、前記電荷転送部の電荷転送時に光電変換部用ウェルに印加するバイアス電圧を電荷転送部用ウェルに印加するバイアス電位よりも低電位とすることにした。
【００１９】
【発明の実施の形態】
本発明に係るＣＭＯＳ型固体撮像素子は、半導体基板の内部にウェルを形成し、同ウェルの上部に光電変換部と電荷転送部とをそれぞれ形成したものである。
【００２０】
しかも、ウェルは、光電変換部の周囲に形成した光電変換部用ウェルと電荷転送部の周囲に形成した電荷転送部用ウェルとに分離して形成したものである。
【００２１】
このように、光電変換部の周囲に形成した光電変換部用ウェルと電荷転送部の周囲に形成した電荷転送部用ウェルとを分離して形成することによって、ＣＭＯＳ型固体撮像素子の特性を向上させることができるものである。
【００２２】
すなわち、光電変換部用ウェルと電荷転送部用ウェルとを分離して形成することによって、光電変換部用ウェルと電荷転送部用ウェルとに異なるバイアス電位を印加することができ、例えば、電荷転送部用ウェルに一定のグランド電位をバイアス電位として印加することによって、電荷転送部を安定に動作させることができ、一方、光電変換部用ウェルに印加するバイアス電位を制御することによって、光電変換部の感度や飽和電荷量を変更することができる。
【００２３】
特に、隣接する光電変換部用ウェル同士を分離して形成した場合には、各光電変換部用ウェルに印加するバイアス電位をそれぞれ制御することによって、各光電変換部の感度や飽和電荷量を変更することができる。
【００２４】
しかも、光電変換部用ウェルと電荷転送部用ウェルとに異なるバイアス電位をそれぞれ印加した場合には、電荷転送部用ウェルに一定のグランド電位をバイアス電位として印加して、電荷転送部を安定に動作させる一方、光電変換部用ウェルに印加するバイアス電位を制御することによって、光電変換部の感度や飽和電荷量を変更することができる。
【００２５】
また、光電変換部用ウェルに印加するバイアス電位を、電荷転送部による電荷転送時と非電荷転送時とで切換えて駆動するようにした場合には、光電変換部の特性を電荷転送部の電荷転送時と非電荷転送時とで異ならせることができる。
【００２６】
特に、電荷転送部の非電荷転送時に光電変換部用ウェルに印加するバイアス電位を電荷転送部用ウェルに印加するバイアス電位よりも高電位とした場合には、光電変換部の飽和電荷量を増大させることができるとともに、光電変換部の感度を向上させることができる。
【００２７】
また、電荷転送部の電荷転送時に光電変換部用ウェルに印加するバイアス電圧を電荷転送部用ウェルに印加するバイアス電位（グランド電位）よりも低電位とした場合には、電荷転送部をＯＮ状態として光電変換部に蓄積された電荷を転送する際に、光電変換部領域と電荷転送部領域とのポテンシャル差を可及的に大きくすることができ、これにより、光電変換部から電荷を円滑に転送することができて、ＣＭＯＳ型固体撮像素子の読出し効率を向上させることができる。
【００２８】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００２９】
本発明に係るＣＭＯＳ型固体撮像素子１は、図１〜図３に示すように、Ｎ型の半導体基板２の内部に硼素イオンをイオン注入することによってＰ型の光電変換部用ウェル３と電荷転送部用ウェル４とを隣接させた状態で格子配列状に形成し、光電変換部用ウェル３の上部にＰＮ接合されたフォトダイオードからなる光電変換部５を形成する一方、電荷転送部用ウェル４の上部にＮチャンネル型ＦＥＴからなる電荷転送部６とをそれぞれ形成している。なお、本実施の形態では、理解を容易にするために４画素分の光電変換部５等について説明している。
【００３０】
かかる光電変換部用ウェル３と電荷転送部用ウェル４とは、従来と同様にイオン注入によってそれぞれ別個に形成することができる。また、光電変換部５や電荷転送部６などは従来と同様の方法により形成することができる。
【００３１】
各光電変換部用ウェル３には、Ｐチャンネルコンタクト９を形成し、同Ｐチャンネルコンタクト９に、各光電変換部用ウェル３へ印加するバイアス電位を通電するためのバイアス信号線10をそれぞれ接続している。
【００３２】
一方、電荷転送部用ウェル４には、バイアス電位としてグランド電位を印加している。
【００３３】
そして、上記構成のＣＭＯＳ型固体撮像素子１の各画素を等価回路図で示すと図４のように表され、同等価回路図に示すように、電荷転送部６は、リードアウトゲート11とリセット回路７と増幅回路８とから構成しており、リードアウトゲート11には、読出し信号線13が接続されるとともに、増幅回路８には、選択信号線12が接続され、さらには、光電変換部５には、バイアス変更回路14が接続されている。
【００３４】
かかるバイアス変更回路14は、読出し信号線13から供給される読出し信号16と選択信号線12から供給される選択信号15とに基づいてバイアス信号線10へ供給するバイアス信号17を生成する回路であり、ＮＡＮＤ素子18と電圧変換素子19とで構成している。かかる電圧変換素子19は、ＮＡＮＤ素子18の出力電圧を後述する所定のバイアス電位に変換するものである。
【００３５】
ここで、読出し信号16がＨｉｇｈ状態の場合には、電荷転送部６がＯＮ状態となって光電変換部５に蓄積された電荷が電荷転送部６を介して増幅回路８へ転送され、一方、読出し信号16がＬｏｗ状態の場合には、電荷転送部６がＯＦＦ状態となって光電変換部５から増幅回路８への電荷転送が行われない。
【００３６】
また、選択信号15がＨｉｇｈ状態の場合には、増幅回路８からの出力が行われ、一方、選択信号15がＬｏｗ状態の場合には、増幅回路８からの出力が行われない。
【００３７】
そして、バイアス信号17は、図５に示すように、バイアス変更回路14のＮＡＮＤ素子18によって読出し信号16と選択信号15とのＮＡＮＤをとり、それを電圧変換素子19によって所定の電圧に変換して生成される。
【００３８】
かかるバイアス信号17の電圧は、Ｈｉｇｈ状態では電荷転送部用ウェル４に印加するバイアス電位（グランド電位）よりも高電位の正電位とし、一方、Ｌｏｗ状態では電荷転送部用ウェル４に印加するバイアス電位（グランド電位）よりも低電位の負電位としており、このバイアス信号17のＨｉｇｈ状態及びＬｏｗ状態での電位を各光電変換部用ウェル３にバイアス電位として印加することによってＣＭＯＳ型固体撮像素子１の特性を向上させることができる。
【００３９】
これを図６及び図７に示す模式図を用いて説明すると次のようになる。
【００４０】
すなわち、図６は、読出し信号16をＬｏｗ状態として電荷転送部６による電荷の転送を行っていない状態（非電荷転送時）における光電変換部５のポテンシャル20と電荷転送部６のポテンシャル21とを模式的に図示したものであり、図６(a)は、従来のようにバイアス信号17のＨｉｇｈ状態での電位をグランド電位として、各光電変換部用ウェル３のバイアス電位をグランド電位とした場合のポテンシャル状態を模式的に示した図であり、一方、図６(b)は、バイアス信号17のＨｉｇｈ状態での電位を正電位として、各光電変換部用ウェル３のバイアス電位を正電位とした場合のポテンシャル状態を模式的に示した図である。
【００４１】
そして、図６(b)に示すように、各光電変換部用ウェル３のバイアス電位を正電位とすることによって光電変換部５のポテンシャル20が下がり、これによって、光電変換部５のポテンシャル20と電荷転送部６のポテンシャル21との差が増大し、光電変換部５の飽和信号量を増大させることができる。
【００４２】
また、図６(b)に示すように、各光電変換部用ウェル３のバイアス電位を正電位とすることによって光電変換部５のポテンシャル20が下がり、これによって、光電変換部５の空乏層幅を伸張させることができる。これにより光電変換部５の長波長側での光電変換効率を向上させることができ、その結果、光電変換部５の感度を向上させることができる。
【００４３】
このように、電荷転送部６の非電荷転送時にバイアス信号17をＬｏｗ状態で正電位とすることにより電荷転送部用ウェル４に印加するバイアス電位（グランド電位）よりも高電位のバイアス電位を各光電変換部用ウェル３に印加することによって、光電変換部５の飽和信号量を増大させることができるとともに、光電変換部５の感度を向上させることができ、ＣＭＯＳ型固体撮像素子１の特性を向上させることができる。かかる光電変換部５の飽和信号量や感度は、光電変換部用ウェル３に印加するバイアス電位を増減することによって変更することができる。特に、各光電変換部用ウェル３に異なる正電位のバイアス電位を印加することによって、各光電変換部５ごとに適切な飽和信号量や感度を設定することができる。
【００４４】
また、図７は、読出し信号16をＨｉｇｈ状態として電荷転送部６によって電荷を転送している状態（電荷転送時）における光電変換部５のポテンシャル22と電荷転送部６のポテンシャル23とを模式的に図示したものであり、図７(a)は、従来のようにバイアス信号17のＬｏｗ状態での電位をグランド電位として、各光電変換部用ウェル３のバイアス電位をグランド電位とした場合のポテンシャル状態を模式的に示した図であり、一方、図７(b)は、バイアス信号17のＬｏｗ状態での電位を負電位として、各光電変換部用ウェル３のバイアス電位を負電位とした場合のポテンシャル状態を模式的に示した図である。
【００４５】
そして、図７(b)に示すように、各光電変換部用ウェル３のバイアス電位を負電位とすることによって光電変換部５のポテンシャル22が上がり、これによって、光電変換部５のポテンシャル22と電荷転送部６のポテンシャル23との差が増大し、光電変換部５に蓄積した電荷を迅速かつ円滑に増幅回路８へ転送することができる。
【００４６】
このように、電荷転送部６の電荷転送時にバイアス信号17をＨｉｇｈ状態で負電位とすることにより電荷転送部用ウェル４に印加するバイアス電位（グランド電位）よりも低電位のバイアス電位を各光電変換部用ウェル３に印加することによって、光電変換部５に蓄積した電荷を迅速かつ円滑に増幅回路８へ転送することができ、これにより、ＣＭＯＳ型固体撮像素子１の読出し効率を向上させることができる。
【００４７】
上記構成のＣＭＯＳ型固体撮像素子１は、デジタルカメラ、ビデオカメラ、監視カメラ、カメラ付携帯電話などの各種の撮像装置に適用することができる。そして、上述したようにＣＭＯＳ型固体撮像素子１の特性を向上させることによって、撮像装置の性能を向上させることができる。
【００４８】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００４９】
すなわち、本発明では、光電変換部の周囲に形成した光電変換部用ウェルと電荷転送部の周囲に形成した電荷転送部用ウェルとに分離して形成しているため、光電変換部用ウェルと電荷転送部用ウェルとに異なるバイアス電位をそれぞれ印加することができる。
【００５０】
特に、電荷転送部用ウェルに一定のグランド電位をバイアス電位として印加することによって、電荷転送部を安定に動作させることができ、一方、光電変換部用ウェルに印加するバイアス電位を制御することによって、光電変換部の感度や飽和電荷量を変更することができる。
【図面の簡単な説明】
【図１】本発明に係るＣＭＯＳ型固体撮像素子を示す平面図。
【図２】同Ａ−Ａ断面図。
【図３】同Ｂ−Ｂ断面図。
【図４】同等価回路図。
【図５】同タイミングチャート。
【図６】非電荷転送時のポテンシャル状態を示す模式図。
【図７】電荷転送時のポテンシャル状態を示す模式図。
【図８】従来のＣＭＯＳ型固体撮像素子を示す平面図。
【図９】同Ｃ−Ｃ断面図。
【図１０】同Ｄ−Ｄ断面図。
【図１１】同等価回路図。
【符号の説明】
１ＣＭＯＳ型固体撮像素子
２半導体基板
３光電変換部用ウェル
４電荷転送部用ウェル
５光電変換部
６電荷転送部
７リセット回路
８増幅回路
９Ｐチャンネルコンタクト
10 バイアス信号線
11 ゲート端子
12 読出し信号線
13 選択信号線
14 バイアス変更回路

Claims

半導体基板にウェルを形成し、同ウェルに光電変換部と電荷転送部とをそれぞれ形成し、しかも、ウェルは、光電変換部の周囲に形成した光電変換部用ウェルと電荷転送部の周囲に形成した電荷転送部用ウェルとに分離して形成したＣＭＯＳ型固体撮像素子の駆動方法であって、
光電変換部用ウェルと電荷転送部用ウェルとに異なるバイアス電位をそれぞれ印加することを特徴とするＣＭＯＳ型固体撮像素子の駆動方法。
前記光電変換部用ウェルに印加するバイアス電位は、電荷転送部による電荷転送時と非電荷転送時とで切換えることを特徴とする請求項１記載のＣＭＯＳ型固体撮像素子の駆動方法。
前記電荷転送部の非電荷転送時に光電変換部用ウェルに印加するバイアス電位を電荷転送部用ウェルに印加するバイアス電位よりも高電位とすることを特徴とする請求項２記載のＣＭＯＳ型固体撮像素子の駆動方法。
前記電荷転送部の電荷転送時に光電変換部用ウェルに印加するバイアス電圧を電荷転送部用ウェルに印加するバイアス電位よりも低電位とすることを特徴とする請求項２又は請求項３記載のＣＭＯＳ型固体撮像素子の駆動方法。