KR20030093265A - 반도체 발광 소자 - Google Patents

반도체 발광 소자 Download PDF

Info

Publication number
KR20030093265A
KR20030093265A KR10-2003-7012295A KR20037012295A KR20030093265A KR 20030093265 A KR20030093265 A KR 20030093265A KR 20037012295 A KR20037012295 A KR 20037012295A KR 20030093265 A KR20030093265 A KR 20030093265A
Authority
KR
South Korea
Prior art keywords
layer
crystal
gan
light emitting
growth
Prior art date
Application number
KR10-2003-7012295A
Other languages
English (en)
Other versions
KR100632760B1 (ko
Inventor
가즈유끼 다다또모
히로아끼 오까가와
요이찌로 오우찌
다까시 쯔네까와
Original Assignee
미츠비시 덴센 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001080806A external-priority patent/JP3595276B2/ja
Priority claimed from JP2001081447A external-priority patent/JP3595277B2/ja
Application filed by 미츠비시 덴센 고교 가부시키가이샤 filed Critical 미츠비시 덴센 고교 가부시키가이샤
Publication of KR20030093265A publication Critical patent/KR20030093265A/ko
Application granted granted Critical
Publication of KR100632760B1 publication Critical patent/KR100632760B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

제 1 층 (1) 의 표면층을 가공함으로써, 요철 (1a) 을 형성하며, 제 1 층과 상이한 굴절율을 갖는 제 2 층 (2) 을 요철을 매립하면서 성장시킨다 (또는, 성장으 기초가 될 결정층 (S) 상의 요철로서 제 1 결정 (10) 을 성장시키며, 제 1 결정과 상이한 굴절율을 갖는 제 2 결정 (20) 을 성장시킨다). 이들 요철 굴절율 계면 (1a(10a)) 을 형성한 후, 발광층 (A) 을 포함하는 반도체 결정층이 적층되는 소자 구조가 형성된다. 그 결과, 발광층에서 발생되는 측면 방향의 광이 요철 굴절율 계면의 영향으로 그의 방향을 변화시켜, 밖으로 향하게 된다. 특히, 자외선은 발광층의 재료로 InGaN 을 사용하여 방출되며, 양자 우물 구조가 사용되며, 양자 우물 구조와 저온 버퍼층 사이의 모든 층들은 AlGaN 을 제거하는 GaN 결정으로 형성된다. 양자 우물 구조는 InGaN 으로 이루어진 우물층과 GaN 으로 이루어진 장벽층으로 이루어지는 것이 바람직하며, 장벽층의 두께는 6㎚ 내지 30㎚ 인 것이 바람직하다.

Description

반도체 발광 소자{SEMICONDUCTOR LIGHT-EMITTING DEVICE}
기술분야
본 발명은 반도체 발광 장치 (이하, 간단히 발광 소자라 칭한다) 에 관한 것이다. 특히, 본 발명은 GaN계 반도체 결정 (GaN계 결정) 으로 이루어진 발광층을 갖는 반도체 발광 소자에 관한 것이다.
배경기술
발광 다이오드 (LED) 의 기본 소자 구조는 결정 기판, 및 그 상부에 순차적으로 성장된 n-형 반도체층, 발광층 (DH 구조, MQW 구조, SQW 구조를 구비하는) 및 p-형 반도체층을 구비하고, 여기서, n-형 층, 도전 결정 기판 (SiC 기판, GaN 기판등) 및 p-형 층 각각은 외부 배출 전극을 갖는다.
예를 들어, 도 8은 발광층의 재료로서 GaN계 반도체를 포함하는 소자 (GaN계 LED) 의 일 예시적인 구조를 도시하고, 여기서, GaN계 결정층 (n-형 GaN 콘택층 (또한 클래드층) : 102), GaN계 반도체 발광층 (103) 및 p-형 GaN 콘택층 (또한 클래드층 : 104) 은 결정 성장에 의해 결정 기판 (101) 상에 순차적으로 적층되고, 하부 전극 (일반적으로 n-형 전극 : 105) 및 상부 전극 (일반적으로 p-형 전극 : 106) 이 세트된다. 이러한 사양에서, 설명을 위한 목적으로, 층은 결정 기판 (아래쪽) 상에 탑재되고 광은 위로 향한다.
LED에서, 중요한 문제는 발광층에서 발생한 광을 얼마나 효율적으로 외부로집어낼 수 있는지 (소위, 광-취득 효율) 이다. 따라서, 발광층으로부터 상부로 향하는 광이 외부에 대해 장애물을 형성하지 않도록 도 8의 상부 전극 (106) 을 투명 전극으로 하는 실시형태, 발광층으로부터 하부로 향하는 광이 반사층을 형성함으로써 상부로 복귀되는 실시형태등과 같은 여러 설계가 종래에 시도되었다.
수직 방향에서 발광층으로부터 방출된 광에 대하여, 광 취득 효율은 상술한 바와 같이, 투명 전극을 이루거나 반사층을 형성함으로써 개선될 수 있다. 그러나, 발광층의 확산 방향 (도 8의 발광층 (103) 에서 두꺼운 화살표로 도시된 방향, 이하 "측면 방향" 이라 칭한다) 으로 향하는 광에 있어서, 굴절율차에 의해 정의된 전반사각내에서 측벽에 도달하는 광은 외부로 방출될 수 있지만, 많은 다른 광은 예를 들어, 측벽 사이에서 반사를 반복하여, 특히, 발광층 자체에 의해 소자에 흡수되고, 감쇠되고 소멸된다. 측면 방향의 이러한 광은 상부 및 하부 클래드 층 또는 기판 (사파이어 기판) 및 상부 클래드층, 또는 기판과 상부 전극 (또한, 소자등의 외부상의 코팅 물질) 에 의해 가둬지고, 측면 방향으로 전파된다. 측면 방향으로 전파하는 광은 발광층에 의해 발생하는 전체 광량중의 많은 부분을 차지하고, 어떤 경우에는, 전체의 60%의 양이다.
상부측상의 기판과 탑재되는 (광이 기판을 통해 나가는) 플립-칩형 LED에 관하여, 측면 방향의 광이 기판 방향으로 반사될 수 있도록, 소자 구조인 적층의 측벽이 각을 갖고 그 측벽이 기판측을 향한 반사면으로서 사용되는 실시형태가 공지되어 있다. 그러나, 각을 갖는 소형 칩의 4개 패싯을 컷팅한다는 것은 가공하기가 곤란하고, 비용에서 문제점을 일으킨다.
또한, 수직 방향으로 향하는 광 또한, GaN계 반도체 층/사파이어 반도체의 계면과 GaN계 반도체 층/p-형 전극 (또는 밀봉 재료) 의 계면 사이에서 반사를 반복하는 정재파가 형성되고, 광-취득 효율을 방해한다는 문제점과 관련된다.
본 발명의 제 1 목적은 상술한 문제점을 해결할 수 있고, 발광층에서 발생한 측면 방향의 광을 외부로 향하게 할 수 있고, 상술한 정재파의 발생을 억제할 수 있는 새로운 구조를 갖는 발광 소자를 제공하는 것이다.
상술한 광-취득 효율의 문제점에 더하여, InGaN이 발광층의 재료로서 사용되고 자외선이 방출될 때 다음과 같은 저 출력의 문제점이 존재한다.
발광층으로서 InGaN을 포함하는 발광 소자는 일반적으로 더 고효율의 방출을 제공한다. 이것은, In 조성의 변동에 의해 초래되는 캐리어의 국재화로 인해, 발광층으로 주입된 캐리어 사이로부터 비-발광 중심에 의해 포획된 캐리어의 더 작은 부분에 기인한다고 생각되어, 고효율의 방출을 발생시킨다고 설명되고 있다.
420nm 이하의 파장을 갖는 블루-퍼플 (blue purple) 광 - 자외선이 GaN계 발광 다이오드 (LED) 및 GaN계 반도체 레이저 (LD) 에 의해 방출될 때, InGaN (0.15 이하의 In 조성) 이 발광층의 재료로서 일반적으로 사용되고, 방출과 수반되는 구조는 단일 양자 우물 구조 (소위, 활성 박층 때문에 둘러싸이는 DH 구조), 또는 다중 양자 우물 구조이다.
일반적으로, 자외선 파장의 상한은 가시광선의 단파장단 (380nm - 400nm) 보다 짧고, 하한은 약 1nm (0.2nm - 2nm) 로 고려된다. 본 명세서에서, 0.15 이하의 In 조성을 갖는 상술한 InGaN에 의해 방출되는 420nm 이하의 블루 퍼플 광을자외선이 또한 칭하고, 이러한 자외선을 방출하는 반도체 발광 소자는 자외선 방출 소자라 칭한다.
GaN이 발생시킬 수 있는 자외선은 365nm의 파장을 갖는다. 따라서, InGaN이 In 조성을 필수적으로 함유하고 Al을 함유하지 않는 3원자 시스템의 경우에, 발생할 수 있는 자외선의 파장 하한은 상기 365nm보다 더 길다.
고 In 조성을 갖는 발광층을 구비하는 블루 및 그린 발광 소자에 비교할 때, 자외선 발광 소자는 더 짧은 파장을 갖는다. 따라서, 발광층의 In 조성을 감소시킬 필요성이 있다. 그 결과, In 조성의 상술한 변동의 국재화 효과가 감소하고 비-발광 재결합 중심에서 포획되는 비율이 증가하여서, 높은 출력을 방해한다. 이러한 상황하에서, 비-발광 재결합 중심을 초래하는 전위 (轉位) 밀도가 활발히 감소되고 있다. 전위 밀도를 감소시키는 방법으로서, ELO 방법 (측면 성장 방법) 이 언급될 수 있고, 전위 밀도를 감소시킴으로써 고 출력 및 긴 수명이 달성되었다 (문헌 (Jpn. J. Appl. Phys. 39(2000) PP. L647) 등 참조).
GaN계 발광 소자에서, 발광층 (우물층) 은 더 큰 밴드갭을 갖는 재료로 이루어진 클래드층 (장벽층) 사이에 샌드위치된다. 문헌 (Hiroo Yonezu, Hikari Tsushin Soshi Kogaku, Kougakutosho Ltd. , p. 72) 에 따르면, 대역갭의 차를 "0.3 eV" 이상으로 설정하는 지침이 제공되어 있다.
상술한 배경으로부터, 자외선을 방출시킬 수 있는 조성을 갖는 InGaN이 발광층 (우물 층) 으로서 사용될 때, 발광층을 샌드위치하기 위해 사용되는 클래드층 (단일 양자 우물 구조는 클래드층 뿐만 아니라 장벽층도 포함한다) 은 캐리어를 둘러싸는 관점에서 더 큰 대역갭을 갖는 AlGaN이다.
또한, 양자 우물 구조를 구성할 때, 장벽층은 일반적으로 약 3-6nm인, 터널 효과를 발생시키는 레벨의 두께를 가질 필요성이 있다.
예를 들어, 도 9는 n-형 GaN 콘택층(202), n-형 Al0.1Ga0.9N 클래드층 (203), In0.05Ga0.95N 우물층 (발광층 : 204), p-형 Al0.2Ga0.8N 클래드층 (205) 및 p-형 GaN 콘택층 (206) 이 결정 성장에 의해 버퍼층 (201) 을 통해 결정 기판 (S10) 상에 순차적으로 적층되고, 하부 전극 (일반적으로 n-형 전극 : P10)) 및 상부 전극 (일반적으로 p-형 전극 : P20) 이 형성되는 소자 구조를 갖는 발광층의 재료로서 In0.05Ga0.95N을 사용하는 종래의 발광 다이오드의 일 실시형태를 도시한다.
그러나, ELO 방법은, 기초가 될 GaN 층을 성장하고, 마스크 층을 형성하고, 재-성장하는 방법이 필요하고, 다수회의 성장이 필요하여, 단계의 수를 증가시킨다는 문제점이 있다. 또한, 재-성장 계면이 존재하기 때문에, 전위 밀도가 감소하더라도, 출력이 쉽게 증가하지 않는다는 문제점이 있다.
본 발명자가 발광층의 재료로서 InGaN을 사용하고 자외선의 더 높은 출력을 달성하기 위한 시도로 종래의 소자 구조를 검토한 바, AlGaN 층은 InGaN 발광 층에 대하여 격자 상수의 차로부터 발생하는 변형의 원인이 되고 있다는 것을 발견하였다.
또한, 장벽층이 양자 우물 구조에서 얇게 이루어질 때, 그 위에 형성된 p-형층으로부터 발광층까지 MG가 확산하고 비-발광 중심을 형성하여서, 자외선 발광 소자의 고출력을 방해하는 문제점이 있다는 것을 발견하였다.
본 발명의 제 2 목적은 InGaN을 본 발명의 발광 소자의 발광층의 재료로서 사용하고 자외선을 방출할 때, 소자의 구조를 최적화함으로써, 고출력 및 긴 수명을 달성하는 것이다.
발명의 개시
따라서, 본 발명은 이하의 특징을 갖는다.
(1) 표면에 요철이 가공된 제 1 결정층, 상기 제 1 결정층과 상이한 굴절율을 갖는 반도체 재료로 이루어지고, 버퍼층을 사이에 두고 형성되거나 또는 상기 제 1 결정층 상에 직접 형성되어 상기 요철을 매립하는 제 2 결정층, 및 제 2 결정층상에 적층된 발광층을 포함하는 반도체 결정층을 구비하는 소자 구조를 갖는 반도체 발광 소자.
(2) 제 2 결정층 및 상기 제 2 결정층 상에 반도체 결정층이 GaN계 반도체 결정으로 이루어지는, 상기 (1) 의 반도체 발광 소자.
(3) 제 1 결정층은 결정 기판이고 제 2 결정층은 결정 기판의 표면상에 가공된 요철로부터 패싯 (facet) 구조를 실질적으로 형성하면서 성장하는, 상기 (2) 의 반도체 발광 소자.
(4) 결정 기판의 표면상에 가공된 요철이 스트라이프 패턴을 갖고 스트라이프의 횡 방향은 요철을 매립하면서 성장된 GaN계 반도체의 <11-20> 방향 또는 <1-100> 방향인, 상기 (3)의 반도체 발광 소자.
(5) 요철이 직사각형파, 삼각파 또는 사인 곡선의 횡단면 형상을 갖는, 상기(1) 또는 (4) 의 반도체 발광 소자.
(6) 발광층으로부터 방출된 광의 파장에서의 제 1 결정층의 굴절률과 제 2 결정층의 굴절률 사이의 차가 0.05 이상인, 상기 (1) 의 반도체 발광 소자.
(7) 발광층이 자외선을 발생시킬 수 있는 조성을 갖는 InGaN 결정으로 이루어진, 상기 (1) 의 반도체 발광 소자.
(8) 발광층이 InGaN으로 이루어진 우물층 및 GaN으로 이루어진 장벽층을 포함하는 양자 우물 구조인, 상기 (1) 의 반도체 발광 소자.
(9) 제 1 결정층이 결정 기판이고, 제 2 결정층이 요철을 매립하면서 결정 기판의 표면상에 가공된 요철상에 저온 버퍼층을 사이에 두고 성장되고, 발광층은 InGaN으로 이루어진 우물층 및 GaN으로 이루어진 장벽층을 포함하고, 양자 우물 구조와 저온 버퍼층 사이의 모든 층은 GaN 결정으로 이루어지는, 상기 (1) 의 반도체 발광 소자.
(10) 장벽층이 6nm - 30nm의 두께를 갖는, 상기 (8) 또는 (9) 의 반도체 발광 소자.
(11) 결정 성장의 기초가 되는 결정층 표면, 상기 표면상에 요철을 형성하도록 성장된 제 1 Ga계 반도체 결정, 상기 요철의 적어도 일부분을 피복하면서 성장된, 제 1 GaN계 반도체 결정과는 상이한 굴절율을 갖는 제 2 GaN계 반도체 결정, 상기 요철을 평탄화 할 때까지 성장된 제 3 GaN계 반도체 결정, 및 상기 제 3 GaN계 반도체 결정상에 적층된, 발광층을 갖는 반도체 결정층을 구비하는 소자 구조를 갖는 반도체 발광 소자.
(12) 결정 성장의 기초가 되는 결정층 표면이 결정 성장 영역을 치수적으로 제한하는 구조를 갖거나 표면 처리되고, 이러한 제한에 의해, 상기 제 1 GaN계 반도체 결정이 실질적인 패싯 구조 또는 유사-패싯 구조를 형성하면서, 요철을 이루도록 성장하는, 상기 (11) 의 반도체 발광 소자.
(13) 결정 성장 영역을 제한하는 구조 또는 표면 처리가, 결정 성장의 기초가 되는 결정층 표면상에서 가공된 요철, 또는 결정 성장의 기초가 되는 결정층 표면상에 형성되는 측면 성장 가능한 마스크 패턴, 또는 결정 성장의 기초가 되는 결정층 표면의 특정 영역에 도포되는 GaN계 결정 성장을 억제할 수 있는 표면 처리인, 상기 (12) 의 반도체 발광 소자.
(14) 제 2 GaN계 반도체 결정이, 제 1 GaN계 반도체 결정으로 이루어진 요철중 적어도 볼록부를 막형상으로 피복하여 성장되고, 그것을 피복하는 제 3 GaN계 반도체 결정이 상기 요철을 평탄화할 때까지 성장되고, 그 위에 발광층을 갖는 반도체 결정층이 적층되는, 소자 구조를 갖고, 제 2 GaN계 반도체 결정이 다층 막 구조를 갖는, 상기 (11) 의 반도체 발광 소자.
(15) 발광층이 자외선을 발생시킬 수 있는 조성을 갖는 InGaN 결정으로 이루어진, 상기 (11) 의 반도체 발광 소자.
(16) 발광층이 InGaN으로 이루어진 우물층 및 GaN으로 이루어진 장벽층을 포함하는 양자 우물 구조인, 상기 (11) 의 반도체 발광 소자.
(17) 장벽층이 6nm - 30nm의 두께를 갖는, 상기 (16) 의 반도체 발광 소자.
(18) 상기 요철이 스트라이프 패턴을 갖고, 스트라이프의 횡 방향은 제 1GaN계 반도체 결정의 <11-20> 방향 또는 <1-100> 방향인, 상기 (11) 의 반도체 발광 소자.
이하, 상기 (1) 의 실시형태를 "실시형태 (Ⅰ)" 로 칭하고 상기 (11) 의 실시형태를 "실시형태 (Ⅱ)" 로 칭하여 설명한다.
도면의 간단한 설명
도 1은 본 발명의 발광 소자 구조의 실시예를 도시하는 개략도로서, 음영선은 영역의 경계를 도시하기 위해 사용되는 도면 (이하 도면에서 동일함) 이다.
도 2는 본 발명의 실시형태 (Ⅰ) 에서 요철 굴절율 계면을 형성하기 위한 결정 성장 방법의 일 실시예를 도시하는 개략도이다.
도 3은 본 발명의 실시형태 (Ⅰ) 에서 사면을 갖는 요철을 형성하기 위한 결정 기판의 표면을 가공하는 방법을 도시하는 개략도이다.
도 4는 본 발명의 실시형태 (Ⅱ) 에서 요철 굴절율 계면을 형성하기 위한 결정 성장의 일 실시예를 도시하는 개략도이다.
도 5는 본 발명의 실시형태 (Ⅱ) 에서 요철 굴절율 계면을 형성하기 위한 결정 성장의 또 다른 실시예를 도시하는 개략도이다.
도 6은 도 4 및 5에 도시한 결정 성장 방법의 변화를 도시하는 개략도이다.
도 7은 본 발명의 실시형태 (Ⅱ) 에서 요철 굴절율 계면을 형성하기 위한 결정 성장 방법의 또 다른 실시예를 도시하는 개략도이다.
도 8은 종래의 GaN 발광 소자의 구조를 도시하는 개략도이다.
도 9는 발광층의 재료로서 In0.05Ga0.95N을 사용하는 종래의 발광 다이오드의 일 실시예를 도시하는 개략도이다.
발명의 상세한 설명
본 발명의 과제가 발광 소자에 대하여 가장 중요한 의미를 갖기 때문에, 본 발명의 발광 소자는 LED 형태가 가장 바람직하다. 재료는 제한되지 않지만, 본 발명의 유용성이 이하 나타내는 바와 같이 특히 현저해지는 GaN계 재료를 사용하는 LED (GaN계 LED) 를 실시예로서 택하여, 발광 소자를 설명한다.
어떤 실시형태에서도, 발광 소자는 발광층의 아래에 형성된 요철 굴절율 계면의 작용 및 효과에 의해 광-취득 효율을 향상시킨다. 발광 소자는 어떻게 이러한 요철 굴절율 계면이 형성되는지에 기초하여 상기 실시형태 (Ⅰ) 및 실시형태 (Ⅱ) 로 분류된다.
상기 실시형태 (Ⅰ) 에서, 요철이 결정 기판상에서 가공되고 반도체 결정 (특히, GaN계 결정) 과 매립되어 요철 굴절율 계면을 구성한다.
상기 실시형태 (Ⅱ) 에서, GaN계 결정이 상이한 GaN계 결정과 매립되는 요철에서 성장되어 요철 굴절율 계면을 구성한다.
먼저, 상기 실시형태 (Ⅰ) 를 설명한다. 도 1 (a) 는 실시형태 (Ⅰ) 의 발광 소자 구조의 일 실시예로서 GaN계 LED를 도시하고, 여기서, 요철 (1a) 는 제 1 결정층 (이하, "제 1 층" 이라 칭한다) (1) 의 표면상에서 가공되고, 상기 결정층과 상이한 굴절율을 갖는 재료로 이루어진 제 2 결정층 (이하, "제 2 층" 이라칭한다) (2) 이 요철을 매립하면서 버퍼를 통하거나 직접 성장된다. 그 결과, 상이한 굴절율을 갖는 계면이 요철 형태로 형성된다. 그 위에, 반도체 결정층 (n-형 콘택층 (3), 발광층 (A), p-형 콘택층 (4)) 이 결정 성장에 의해 적층되고 전극 (P1 및 P2) 이 형성되어 소자 구조를 제공한다. 이 도면에서 소자 구조가 단순한 DH 구조이지만, 전용 콘택층, 전용 클래드층등이 형성될 수도 있고, 발광층은 발광 소자와 같은 구조를 갖는 SQW 구조 또는 MQW 구조일 수도 있다.
상기 구성으로 인해, 측면 방향으로 전파하는, 발광층 (A) 에서 발생한 광이 요철 굴절율 계면 (1a) 에 의해 영향을 받아서, 일종의 모드 변환 (표면 방출의 방향에 대한 광 방향의 변화) 을 초래하여, 측면 방향 이외의 방향으로 향한다. 그 결과, 취득면으로 향하는 광의 양이 증가하고, 소자에서의 광 흡수층이 감소한다. 그 결과, 광-취득 효율이 개선된다.
종래 기술에서 설명한 바와 같이, 광의 취득 방출구를 향하는 방향 이외의 방향 (예를 들어, 아래 방향 및 측면 방향) 으로 향하는 광은 종단 표면에 의한 광의 단순한 반사에 의해서만 방출구로 향하도록 이루어져 있다.
한편, 본 발명에서는, 에피택셜 성장에 의해 기판상에 형성된 GaN계 반도체층 영역을 [측면 방향으로 광을 전파하는 도파관] 으로 간주하고, 그 도파관을 따라, 요철 굴절율 계면이 측면 방향으로 향하는 광에 영향을 미칠 수 있는 위치에 형성됨으로써, 일종의 모드 변환 (또는 난반사) 을 초래하여, 광을 다른 방향으로 향하게 한다.
본 발명은, 측면 방향으로 전파하는 광이 발광층을 중심으로 하여 그 상하층으로 광범위하게 확장하는 전계를 갖는 전자기파로서 측면 방향으로 전파한다는 사실에 주목한다. 발광층의 두께는 통상의 DH 구조의 활성층에 대해 대략 10nm - 100nm이다. 측면 방향에서의 광은 이러한 얇은 활성층내에서 전파하는 것 뿐만 아니라 결정 기판에 도달하는 넓은 분포폭을 갖는 파동으로서 측면 방향에서 또한 전파하고 있다. 따라서, 도 1 (a) 에 도시한 바와 같이, 요철 굴절율 계면 (1a) 이 측면 방향의 광 분포 내에서 형성될 때, 측면 방향의 광의 파동은 영향을 받고, 그것의 특정 양이 일종의 모드 변환 (또는 난반사를 발생시킴으로써) 에 의해 다른 방향으로 향할 수 있어서, 외부로 나가는 광의 양을 증가시킨다. 또한, 이들 요철은 요철 자체를 향해 발광층으로부터 방출된 광에 대해서 상방으로의 난반사를 초래하는 반사면으로서 기능한다.
또한, 이들 요철은 GaN계 반도체층/사파이어 기판의 계면의 수직 방향에서의 반사율을 저하시키도록 기능한다. 따라서, 상하 방향에서 정재파의 발생을 억제할 수 있어서, 대량의 광을 사파이어 기판으로 입사시키는 것을 가능하게 하여, 사파이어 기판으로부터 취득될 광의 양을 증가시키고, 특히, 기판측으로부터 광을 취득할 때 광-취득 효율을 향상시킨다.
실시형태 (Ⅰ) 에서, 제 1 층의 표면상에서 가공될 요철은 제 1 층의 자체 표면에 의해 형성된 것이다. 이것은, 종래의 공지된 측면 성장 방법을 위해 사용되는 SiO2등으로 이루어진 마스크 층이 평탄한 표면에 사용될 때 형성된 요철과는 다르다.
또한, 상기 구성은 결정 기판상에 성장된 GaN계 결정의 전위 밀도를 바람직하게 감소시키는 것을 가능하게 한다. 이 구성에 의해, 전위 밀도는 ELO용 마스크 층을 사용하지 않고 1회 성장함으로써 감소될 수 있다.
즉, 마스크를 사용하는 ELO 방법에 의해, GaN 막이 기초상에 성장되고, 마스크를 형성하기 위해 성장 장치로부터 꺼내지고, 다음으로 재-성장을 위해 성장 장치로 복귀된다. 한편, 결정 기판상에 요철을 형성하는 성장 방법에 의해, 요철을 가공한 이후 결정 기판이 성장 장치에 세트되면 성장을 중지할 필요가 없다. 그 결과, 재-성장 계면을 피하고 양호한 결정성을 갖는 결정을 제작할 수 있다.
또한, 본 발명의 상기 구성에 따르면, GaN계 결정층이 마스크를 사용하지 않고 성장되기 때문에, 마스크의 분해로 인한 불순물이 갖는 오염 및 결정 품질의 저하의 문제점이 제거된다.
이들 작용 및 효과는 더 적은 전위를 갖는 양호한 결정을 제공하고, 따라서, 방출 출력을 현저하게 증가시킨다. 또한, 저하를 초래하는 전위 밀도가 감소하기 때문에, 더 긴 수명을 얻을 수 있다.
요철의 전체 위치 패턴은, 그것이 측면 방향의 광의 파동에 영향을 미칠 수 있는 한, 도트와 같은 오목부 (또는 볼록부) 가 제 1 층의 표면 (규준 평면) 상에 배열된 패턴일 수도 있거나, 직선 또는 곡선 오목홈 (또는 볼록 능선) 이 일정한 간격으로 배열된 스트라이프형 요철 패턴일 수도 있다. 격자 형상으로 배열된 블록 능선 패턴은 각형 오목부의 배열이라고 할 수 있다. 스트라이프형 요철 패턴은 측면 방향의 광에 강한 영향을 미칠 수 있다.
요철의 횡단면 형상은, 도 2 (a) 에 도시한 바와 같은 직사각형 (사다리꼴 포함) 파, 도 3 (c) 에 도시한 바와 같은 삼각파 및 사인파, 이들의 합성된 파형일 수 있다.
요철의 상세한 설명을 위해, 후술하는 GaN계 결정의 전위 밀도를 감소시키기 위해 형성되는 결정 성장용 요철 구조를 참조할 수도 있다.
또한, 측면 방향의 광에 영향을 미치기 위한 요철에 있어서, 요철은 발광층으로부터 특정한 거리 이내에 있는 것이 바람직하다. 이 거리는, 도 1 (a)에서 k에 의해 도시된 바와 같이, 약 0.5 ㎛ - 20 ㎛, 특히, 1 ㎛ - 10 ㎛인 것이 바람직하고, 통상의 LED에서의 기판의 상부 표면과 발광층의 하부 표면 사이의 거리를 포함한다. 따라서, 소자 구조가 제 1 층으로서 소자의 결정 기판을 사용하고, 그 위에 요철을 형성하고, 요철을 매립하기 위해 제 2 층을 성장함으로써 구성될 때, 요철은 측면 방향의 광에 충분히 영향을 미친다.
발광 소자의 재료는 GaAs계, InP계, GaN계등과 같은 종래의 공지된 재료일 수도 있다. 본 발명의 유용성은, 결정의 전위 밀도 감소라는 큰 문제점을 갖는 GaN계 발광 소자 (적어도 발광층의 재료가 GaN계 반도체) 에서 매우 현저해진다. GaN계 발광 소자에서, GaN계 결정의 전위 밀도 감소가 소자를 형성하는데 있어서의 필수 전제이다. 본 발명에서, GaN계 결정의 전위 밀도 감소는 이하와 같은 유용한 요철 구조를 사용하는 성장 방법을 제공함으로써 달성된다. 요철 구조가 상기 굴절율 계면의 요철을 모두 이용할 수 있기 때문에, 요철의 유용성은 굴절율 계면을 위해서만 형성된 요철에 비교하여 향상될 수 있다. 이하, 이러한 요철구조를 사용하는 GaN계 결정 성장 방법을 설명한다.
요철 구조를 사용하는 GaN계 결정 성장 방법은, 도 2 (a) 에 도시한 바와 같이, 결정 기판 (제 1 층 : 1) 의 표면 상에 요철 (1a) 을 가공하는 단계, 및 도 2 (b) 에 도시한 바와 같이, 실질적으로 패싯 구조를 형성하면서 오목부 및 볼록부로부터 GaN계 결정 (21, 22) 을 성장하는 단계를 포함하고, 그것에 의해, 도 2 (c) 에 도시한 바와 같이, 상기 요철이 GaN계 결정과 실질적으로 매립되어서, 공동과 같은 오목부를 남기지 않고 매립하는 방법이다. 패싯 구조를 실질적으로 형성하는 성장은, 후술할 패싯 구조 성장의 형태 (예를 들어, 두께 방향으로 요철을 형성하는 성장) 를 의미한다. 이하, 요철을 사용하여 오목부를 매립하는 성장 방법을 "상기 패싯 성장 방법" 이라 칭한다.
본 발명에서 사용되는 상기 패싯 성장 방법은, 버퍼층등이 아직 형성되지 않았을 때 결정 기판의 표면상에 요철을 가공함으로써, 패싯면이 형성될 수 있는 기초 표면을 결정 성장의 초기 단계에 앞서서 제공하는 것을 특징으로 한다.
결정 기판상에 요철을 형성함으로써, 서로의 레벨차에 의해 구획된 오목면 및 볼록면이 단위 표준 면으로서 사용되고, 여기서, 패싯 구조 성장이 상기 단위 표준 면상에서 GaN계 결정의 기상 성장을 위해 수행된다. 도 2 (b) 에 도시한 바와 같이, 패싯 구조 성장을 할 수 있는 면으로서 오목면 및 볼록면 모두를 사용함으로써, 오목면 및 볼록면 모두로부터 볼록을 형성하는 결정 성장이 초기 단계에 발생한다.
그 결과, C-축 방향으로 결정 기판으로부터 확장하는 전위선이 패싯면 (도 2(b) 에 도시된, 결정 (21, 22) 의 경사면) 에 의해 측면 방향으로 굴곡되고, 상방으로 전파하지 않는다. 다음으로, 도 2 (c) 에 도시한 바와 같이, 성장이 계속된다. 성장면이 평탄화되었을 때, 표면의 근처는 기판으로부터의 전위 전파가 감소된 저 전위 밀도 영역이 된다.
GaN계 결정을 성장시키는 통상의 방법에 따르면, GaN 막이 MOVPE등에 의해 고온에서 AlN등과 같은 저온 버퍼층을 통해 사파이어 C면 기판상에서 성장된다. 고온 GaN이 저온 버퍼층 상에서 성장될 때, 고온 GaN 결정은 성장 중심부분으로서 결정화된 버퍼층의 일부분과 아일랜드형 성장을 시작하고, 높은 성장 속도를 갖는 결정은 느린 성장 속도를 갖는 결정을 피복 및 결합하여서, 측면 방향의 성장을 촉진하고 평탄한 GaN 결정을 형성한다. 요철이 사파이어 기판 상에서 가공되지 않을 때, 안정하고 더 낮은 성장 속도를 갖는 C 면이 발생한다는 방식으로 성장이 진행되기 때문에, 면이 평탄화된다. 이것은, 측면 방향의 성장 속도가 안정한 C 면의 성장 속도에 비해 빠르기 때문이다.
한편, 기판면 상에 요철을 가공함으로써, 결정 성장 영역에 대한 치수적 제한이 측면 방향의 성장에 작용한다. 따라서, 예를 들어, 요철의 세로 방향이 <11-20> 방향에 평행한 스트라이프 형상으로 구성될 때, 제한이 <1-100> 방향의 성장에 가해진다. 그 결과, C-축 방향의 성장 속도가 증가하고 안정한 {1-101} 등과 같은 느린 결정 성장 속도를 갖는 경사 패싯이 형성될 수 있다. 본 발명에서, 기판의 성장면상에 요철을 가공함으로써, 치수적 제한이 측면 방향의 상기 성장 영역에 가해진다.
본 명세서에서, 표기되는 결정면 및 결정 방향은 결정 기판상에 성장된 GaN 결정의 결정면 및 방향이다.
오목부가 제 2 층과 실질적으로 매립된다는 것은, 본 발명의 목적을 달성할 수 있는 유효한 요철 굴절율 계면을 제공하는 동안 어떤 매립 모드 뿐만 아니라 완벽하게 매립된 상태를 의미한다. 예를 들어, 오목부로부터 성장된 결정과 볼록부로부터 성장된 결정이 결합되는 부분에서 틈이 형성될 수도 있지만, 이것은 굴절율의 변화가 달성될 수 있기 때문에 사용하기에 편리하다. 틈이 오목부상에서 형성될 때에도, 오목부상에 성장된 제 2 층의 하부면이 본 발명의 목적을 달성할 수 있는 범위의 오목부로 들어가는 한은 유효한 요철 굴절율 계면을 구성하는 것을 허용할 수 있다.
상기 패싯 성장 방법에 대하여, 예를 들어, JP-A-2000-016455 호는 결정 기판상에 요철을 형성하는 단계 및 공동으로서 오목부를 남겨두는 단계를 포함하는 질화 갈륨계 반도체를 성장시키는 방법을 기재하고 있다. 그러나, 이러한 성장 방법은 충전 (充塡) 시키지 않고 공동으로서 오목부를 유지하기 때문에, 제 2 층 (즉, 제 2 층의 하부면) 에서 볼 때 굴절율 계면이 요철을 충분히 형성하지 않고 측면 방향의 광에 대한 모드 변조의 작용 및 효과가 작다. 또한, 공동의 존재는 발광층에 발생한 열을 기판측으로 방출하는데 있어서 불리하다. 또한, 전위의 전파가 적극적으로 제어되지 않기 때문에, 전위는 볼록부의 상부로 전파되고, 전위 밀도 감소 효과가 충분하지 못하다.
상기 패싯 성장 방법에서 사용되는 결정 기판은 여러 반도체 결정 기판의 성장용 기초 기판이고, 격자 정합을 위해 버퍼층등의 형성 이전 상태에 있다. 바람직한 결정 기판으로서, 사파이어 (C 면, A 면, R 면), SiC (6H, 4H, 3H), GaN, AlN, Si, 스피넬, ZnO, GaAs, NGO등이 사용될 수 있지만, 다른 재료 또한 본 발명의 목적을 달성할 수 있는 한은 사용될 수 있다. 기판의 면 방위는 특별하게 제한되지 않고, 저스트 기판 또는 오프-각을 갖는 기판일 수도 있다.
GaN계 반도체는 InXGaYAlZN (0≤X≤1, 0≤Y≤1, 0≤Z≤1, X+Y+Z=1) 로 표현되는 화합물 반도체이다. 결정 혼합비는 임의적으로 결정되고, 예를 들어, AlN, GaN, AlGaN, InGaN등이 중요한 화합물로 언급될 수 있다.
상기 패싯 성장 방법을 위해 사용되는 요철은 상기 언급한 바와 같이, 오목면 및 볼록면 모두로부터의 패싯 구조 성장을 허용하고, 발광층에서 발생하는 측면 방향의 광에 대해 작용할 수 있는 요철 형상을 갖는 것이 바람직하다. 이하, 요철에 의해 형성된 바람직한 패턴 및 요철의 바람직한 모드를 설명한다.
패싯 성장 방법에서 사용되는 요철의 위치 패턴에 대해, 측면 방향의 광 파동에 영향을 미칠 수 있는 상기 요철을 일반적으로 참조할 수 있고, 도트형 오목부 (또는 볼록부) 가 배열되는 패턴, 또는 직선 또는 곡선 오목 홈 (또는 볼록 능선) 가 일정한 간격으로 배열되는 스트라이프형 요철 패턴일 수도 있다. 요철의 단면 형상은 직사각형 (사다리꼴 포함) 파, 삼각파, 사인파등일 수 있고, 피치가 반드시 일정할 필요가 없는 것도 상기와 같다.
요철의 이러한 여러 실시형태중에서도, 직선 또는 곡선 오목 홈 (볼록 능선)이 일정한 간격으로 배열되는 스트라이프형 요철 패턴이, 제작 단계를 간략화할 수 있고, 패턴을 쉽게 조작할 수 있고, 상술한 바와 같이 측면 방향의 광에 대한 영향이 크기 때문에 바람직하다.
요철의 패턴이 스트라이프형일 때, 스트라이프형의 세로 방향은 임의적일 수 있다. 요철을 매립하면서 성장된 GaN계 결정에 대하여 스트라이프의 세로 방향이 <11-20> 방향으로 설정할 때, {1-101}등의 경사 패싯은 치수적 제한이 측면 방향의 성장에 대해 가해질 때 쉽게 형성되는 경향이 있다. 그 결과, 기판측으로부터 C-축 방향으로 전파된 전위는 측면 방향으로 이러한 패싯면에 의해 굴곡되고, 상방으로의 전파가 어렵게 되고, 저 전위 밀도 영역이 형성될 수 있다는 점에서 특히 바람직하다.
한편, 스트라이프의 세로 방향이 <1-100> 방향으로 설정될 때, 유사-패싯면을 쉽게 형성할 수 있는 성장 조건을 결정함으로써 상술한 효과를 달성할 수 있다.
도 2 (a) 에 도시한 바와 같은 직사각형파의 단면을 갖는 요철을 실시예로 들어 이하, 상기 패싯 성장 방법, 및 측면 방향의 광 방향에 유효한 영향을 미칠 수 있는 요철의 바람직한 크기를 나타낸다.
오목 홈의 폭 (W1) 은 0.5 ㎛ - 20 ㎛, 특히 1 ㎛ - 10 ㎛가 바람직하다.
볼록부의 폭 (W2) 은 0.5 ㎛ - 20 ㎛, 특히 1 ㎛ - 10 ㎛가 바람직하다.
요철의 진폭 (오목 홈의 깊이 : d) 는 0.05 ㎛ - 5 ㎛, 특히 0.2 ㎛ - 3 ㎛가 바람직하다.
이들 크기 및 거기서 계산된 피치는 상이한 단면 형상을 갖는 요철에서도 동일하다.
패싯면이 GaN계 결정상에 어떻게 성장되는지는 오목부의 폭과 볼록부의 폭의 조합에 따라 변화하지만, 이러한 패싯면은 전위의 전파를 굴곡시킬 수 있는 한은 사용하기에 충분하다. 단위 기준면으로부터 성장된 각 결정 단위 (21, 22) 는 각 정부 (頂部) 상에 평탄부를 형성하지 않고 정부에서 교차하는 패싯면 모두를 갖는 산 (mountain) 형상 (삼각 또는 산 범위의 형상에서 긴 능선) 을 형성한다. 이러한 패싯면에서, 상기 기초면으로부터 연속된 모든 전위선은 굴곡될 수 있고, 바로 위의 전위 밀도가 더 감소될 수 있다.
요철 폭의 조합 뿐만 아니라 오목부의 깊이 (볼록부의 높이 :d) 를 변화시킴으로써, 패싯면 형성 영역을 제어할 수 있다.
요철의 가공 방법으로서, 예를 들어, 목적 요철을 제공하기 위해 통상의 포토리소그래픽 기술에 의해 목적 요철의 실시형태에 따라 패턴화하는 단계, 및 RIE 기술에 의해 에칭 가공하는 단계를 포함하는 방법을 언급할 수 있다.
기판 상에 반도체 결정층을 성장시키는 방법은 HVPE, MOVPE, MBE 방법등이 바람직하다. 후막 (厚膜) 을 제작하는 경우, HVPE 방법이 바람직하고, 막을 형성하는 경우, MOVPE 방법 및 MBE 방법이 바람직하다.
패싯면의 형성은 결정 성장을 할 때의 성장 조건 (가스 종류, 성장 압력, 성자 온도등) 에 의해 제어된다. 감압 성장에 의해 NH3분압이 낮은 경우, {1-101} 면 패싯이 쉽게 형성되고, 감압 성장에 비교하여 통상 압력 성장에 의해 패싯면이 쉽게 형성된다.
성장 온도가 상승할 때, 측면 방향의 성장이 촉진된다. 저온 성장에 의해, C-축 방향의 성장이 측면 방향의 성장 보다 더 빨라지고 패싯면이 쉽게 형성된다.
이상의 성장 조건은, 패싯 형상의 제어가 성장 조건에 따라 사용 가능하다는 것을 나타낸다. 본 발명의 효과가 달성되는 한은, 조건은 목적에 따라 결정될 수 있다.
상기 패싯 성장 방법에서, GaN계 결정이 결정 기판상에 형성된 요철로부터 성장될 때, 결정 기판상에 직접 성장될 수 있거나, GaN, AlN등과 같은 공지된 저온 버퍼층 또는 다른 공지된 버퍼층을 통해 성장될 수도 있다.
이상, 상기 패싯 성장 방법에 의해 요철을 매립하는 방법을 설명하였지만, 요철의 크기 및 결정 성장 조건을 선택함으로써, 패싯 구조 성장에 집중하지 않고 일반 성장 (예를 들어, 측면 방향의 성장이 큰 성장) 에 의해 요철이 매립될 수 있다.
다음으로, 요철의 단면이 삼각파인 실시형태를 설명한다. 이 실시형태는 GaN 결정 기판이 제 1 층으로서 사용될 때 특히 유용하다.
결정 기판의 표면을 사면을 갖는 요철에 가공하는 방법으로서, 예를 들어, 도 3 (a) 에 도시한 바와 같이, GaN 기판 (1) 의 표면상에, 더 얇은 양쪽 에지를 갖는 볼록 아치의 단면 형상을 갖는 저항 (R) 을 스트라이프, 격자등의 목적 패턴으로 형성하는 단계, 및 가스 에칭을 사용하는 단계를 포함하는 방법을 언급할 수있다. 저항 재료로서, 가스 에칭이 가능한 재료가 사용되는 것이 바람직하다. 저항 (R) 을 갖는 GaN 기판에 가스 에칭을 함으로써, GaN 기판의 노출된 영역은 처음부터 부식될 수 있고, 저항의 얇은 숄더는 에칭이 진행할 때 제거되고, GaN 결정의 에칭은 지연되어 시작한다. 이러한 방식으로 에칭의 시작 시간이 어긋나기 때문에, 요철은 최종적으로 도 3 (b) 에 도시한 바와 같이, 전체로서 거의 삼각파 단면을 갖는다. 저항의 가장 두꺼운 부분은 상기 에칭에 의해 제거될 수도 있지만, 유지될 수도 있다. 이 경우에, GaN 결정에 대한 손상에 자유로운 저항용 전용 제거제가 이 부분을 제거하기 위해 사용될 수 있다. 또한, 최종적으로 볼록부의 에칭 처리를 행하는 것이 더욱 효과적이다.
도 3 (b) 에 도시한 바와 같은 사면을 갖는 요철의 크기는 바람직하게는 다음과 같다.
요철의 피치는 2 ㎛ - 40 ㎛, 특히 2 ㎛ - 20 ㎛가 바람직하다.
요철의 진폭은 0.05 ㎛ - 5 ㎛, 특히 0.2 ㎛ - 3 ㎛가 바람직하다.
상술한 상기 패싯 성장 방법에서와 같이, 사면을 갖는 요철의 배치 패턴은, 도트형 오목부 (또는 볼록부) 가 배열되는 패턴, 또는 직선 또는 곡선 오목 홈 (또는 볼록 능선) 이 일정한 간격으로 배열되는 스트라이프형 요철 패턴이다. 특히, 스트라이프 요철 패턴이 바람직하다.
도 3 (c) 에 도시한 바와 같이, 제 2 층 (2) 의 성장은 요철의 전체 표면으로부터 시작하고, 성장은 요철이 완벽하게 매립될 때 까지 계속된다. 오목 홈의 측벽이 이 점에서 유사-패싯면이기 때문에, GaN계 결정이 성장될 때 전위선이계면으로서 상기 패싯면과 굴곡되고, 저전위 밀도를 갖는 일부분이 상부층에 형성될 수 있다는 작용 및 효과가 달성된다. 또한, 이러한 요철이 측면 방향의 광에 대해 작용할 뿐만 아니라 반사 표면으로서도 작용한다는 것이 바람직한 실시형태이다.
에칭 방법은 한정되지 않지만, 제 1 층이 GaN 결정 표면일 때 결정 표면에 손상을 주지 않기 때문에, 염소를 포함하는 에칭 가스를 사용하는 RIE (Reactive Ion Etching : 반응 이온 에칭) 에 의한 가스 에칭이 바람직하다.
이상의 설명에서, 상기 패싯 성장 방법의 요철 구조는 GaN계 발광 소자에서 측면 방향의 광에 대한 요철로서 또한 사용된다. 그러나, 이러한 동시 사용은 필수적인 것은 아니고, 측면 방향의 광을 위한 요철만이 별개로 형성될 수도 있다.
이하, 상기 실시형태 (Ⅱ) 를 설명한다.
도 1 (b) 는 상기 실시형태 (Ⅱ) 에 의한 발광 소자 구조의 실시예로서 GaN계 LED를 도시하고, 여기서, 제 1 GaN계 결정 (이하, "제 1 층" 이라 칭한다. : 10) 이 패싯 구조로 요철을 형성하면서, 결정 성장의 기초가 될 결정층 (이 도면에서 결정 기판 : S) 의 표면상에 성장되고, 제 1 GaN계 결정과는 다른 굴절율을 갖는 제 2 GaN계 결정 (이하, "제 2 층" 이라 칭함 : 20) 이 상기 요철 사이로부터, 최소한의 오목부 (도 4 의 실시형태에서 제 1 결정 (10) 자체) 를 피복하면서 성장되고, 그것에 의해, 요철 굴절율 계면을 구성하고, 상기 실시형태 (Ⅰ) 에서와 동일한 작용 및 효과를 달성할 수 있다.
이 실시형태 (Ⅱ) 에서, 제 1 결정이 요철을 형성하기 위해 성장될 때 조성을 다른 GaN계 결정으로 변화시킴으로써, 굴절율을 변화시키는 것, 즉, 제 1 결정만으로 평탄화할 때까지 성장시키지 않는 것이 중요하다. 굴절율의 변화 (조성의 변화) 는 스텝형 변화 또는 분포 굴절율 도파관에서 볼 수 있는 바와 같은 연속 변화일 수도 있다.
제 1 결정을 요철에 성장시키는 방법은 제한되지 않는다. 실질적으로 패싯 구조를 형성하면서, 의사 패싯 구조를 성장하여, 요철이 성장될 수 있으며, 이에 따라서 본 발명의 목적을 바람직하게 달성할 수 있다.
여기에 사용되는 요철은, 볼록부가 순차적으로 파를 형성하도록 인접되는 것 뿐만 아니라 볼록부와 같은 제 1 결정 (10) 이 이산적으로 배치되는 것이며, 도 5 의 (a) 내지 (c) 에 도시된 바와 같이, 상이한 물질이 오목부로서 위치된다.
제 1 결정의 패싯 성장에 의해 형성되는 요철부의 형상은 제한되지 않고, 예를 들어, 볼록부의 상부상에 평탄부를 갖는 사다리꼴상일 수도 있다. 상술한 실시형태 (Ⅰ) 와 같이, 요철상의 굴절율 계면의 충분한 작용 및 효과를 달성하기 위해, 각각의 표준 단위면으로부터 성장된 결정 단위가 각각의 상부 (삼각형 또는 산맥의 형상으로 길게 연속해 있는 능선형상 (ridge-like)) 상에 평탄부를 형성하지 않고 양쪽 패싯면이 상부를 교차하도록 산맥 형상 (mountain shape) 을 형성하는 실시형태가 바람직하다.
실시형태 (Ⅱ) 에서, 제 1 결정으로 요철을 형성할 수 있는 한 어떠한 방법도 사용될 수 있으며, 제 1 결정이 요철을 형성할 때, 제 2 결정은 그들을 피복하도록 성장되며, 이에 따라 요철 굴절율 계면을 구성한다.
특히, GaN계 결정을 요철에 성장시키는 방법은 패싯 성장 (또는 그에 유사한 성장) 을 달성하는 방법에 바람직하다. 이를 위해서는, 결정 성장의 기초가 되는 결정층 표면에 결정 성장 영역을 치수적으로 제한하는 방법이 언급될 수 있다.
예를 들어, (1) 상세한 설명에서 설명된 상기 패싯 성장으로서 결정 성장의 기초가 되는 결정층 표면에 요철을 가공하는 방법 (도 1 (b), 도 4, 도 5 (a), 도 6, 도 7), (2) 결정 성장의 기초가 되는 결정층 표면의 특정 영역에 GaN계 결정의 성장을 방지하는 마스크 패턴을 형성하는 방법 (도 5 (b)), (3) GaN계 결정 성장을 억제하는 표면 처리가 결정 성장의 기초가 되는 결정층 표면의 특정 영역에 가해지는 방법 (도 5 (c)) 등이 언급될 수 있다.
이들 방법에 의해서, 제 1 결정이 요철을 형성하도록 성장된다.
상술한 (1) 의 방법으로는, 도 4 에 도시된 바와 같이, 요철의 오목부가 상기 패싯 성장 방법에 기초하는 GaN계 결정 (10, 20) 으로 실질적으로 충전되는 실시형태 뿐만 아니라, 도 5 (a) 에 도시된 실시형태와 같이, 볼록부의 상부로부터 배타적으로 제 1 결정 (10) 을 패싯 성장시킨 후, 제 2 결정 (20) 으로 전환하여, 오목부상을 측면 성장시켜, 오목부를 공동으로서 남기는 실시형태를 이용할 수도 있다. 상술한 실시형태 (Ⅰ) 에 있어서, 도 3 의 실시형태에서 설명한 사면을 갖는 요철을 이용하는 것이 가능하다. 이것은, 도 7 에 도시한 바와 같이, 결정 기판 (S) 상의 사면을 갖는 요철상에 제 1 결정 (10) 을 성장시켜, 의사적 패싯 성장을 행한 후, 제 2 결정 (20) 으로 전환되는 실시형태이다.
상술한 (2) 의 방법으로는, 도 5 (b) 에 도시된 바와 같이, 종래에 알려진마스크를 사용하는 각종 측면 성장 방법이 전부 적용 가능하다.
마스크 (m) 의 재료로서, 공지된 마스크 재료로는 Si, Ti, Ta, Zr 등의 질화물 및 산화물, 즉 SiO2, SiNx, TiO2, ZrO2등이 사용될 수도 있다. 마스크 패턴으로서, 공지된 패턴이 참조될 수도 있으며, 주로 줄무늬 패턴, 격자 패턴 등이 중요하며, 마스크 영역과 비마스크 영역 사이의 경계선의 방향이 특히 중요하다. 마스크 영역과 비마스크 영역 사이의 경계선이 성장될 GaN계 결정의 <1-100> 방향으로 연장하는 직선일 때, 횡방향으로의 성장이 빨라진다. 반대로, 마스크 영역과 비마스크 영역 사이의 경계선이 <11-20> 방향이 될 때, {1-101} 면과 같은 경사 패싯이 쉽게 형성되며, 이것은 본 발명에 대해 바람직한 패싯 성장이다.
마스크를 사용하는 측면 성장을 실시하는 마스크의 특정 크기, 대기 가스 (H2, N2, Ar, He 등), 결정 성장 방법 (HVPE, MOVPE) 등에 관해서는, 종래의 기술, 예를 들어, 문헌 (A. Sakai 등의 Appl. Phys. Lett. 71(1997) 2259) 에 상세히 기재된 것을 참조한다.
상술한 (3) 의 방법으로는, 예를 들어, JP-A-2000-277435 에 개시된 방법에서는, 마스크로서 SiO2잔류물을 사용하는 것이 개시되어 있다. 이러한 방법에 의해서, 상술한 마스크와 유사한 작용 효과가 달성될 수 있으며, 처리를 실시할 수 없는 영역으로부터 GaN계 결정 (10) 을 볼록 형상에 패싯 성장시킬 수 있다.
상술한 실시형태 (Ⅱ) 에서, 볼록 형상에 성장될 제 1 결정, 및 이것을 피복하는 제 2 결정의 조합 (제 1 결정 / 제 2 결정) 으로서, (AlGaN/GaN),(AlInGaN/GaN) 등이 언급될 수 있다. GaN 의 AlGaN 하측의 제 1 결정으로서의 존재에 의해서, 제 2 결정의 GaN 이 광도파로에서 말하는 고굴절율을 갖는 코어에 대응하고, 제 1 결정의 AlGaN 은 상술한 것보다 더 낮은 굴절율을 갖는 클래드 (clad) 에 대응하여, 본 발명의 작용 및 효과를 향상시키며, 효율적으로 반사층으로서 작용한다. 요철을 피복하는 GaN계 (예를 들어, GaN) 는 도프되지 않거나, n-형으로 될 수도 있다.
상술한 (1) 내지 (3) 은 GaN계 결정을 패싯 성장하는 각종 방법이지만, 어떠한 방법으로 요철을 평탄하게 하는 제 3 GaN계 결정은 제 2 결정 (제 2 결정이 평탄화할 때까지 순차적으로 성장) 이거나 제 2 결정과 상이한 결정 (제 1 결정을 포함) 일 수도 있다. 또한, 제 3 GaN계 결정은 다층을 포함하도록 변화될 수도 있다.
제 3 GaN계 결정의 태양의 선택에 의한 패싯 구조의 성장 동안 또는 성장 후에, GaN계 결정의 조성을 다층으로 변화시키는 공통적인 변화가 존재한다. 그러한 변화는, 상술한 (1) 의 상기 패싯 성장 방법에 의한 요철의 형성을 설명한다.
도 4 (a) 의 실시형태에서, 제 1 결정을 피복하는 제 2 결정 (20) 은 요철부를 평탄화할 때까지 계속적으로 성장한다. 이러한 변화에서, 도 4 (b) 에 도시된 바와 같이, 제 1 결정(예를 들어, GaN; 10) 을 피복하는 제 2 결정 (예를 들어, AlGaN; 20) 은 막이며, 상이한 굴절율을 갖는 GaN계 결정 (예를 들어, GaN) 이 평탄화될 때까지 성장한다. 또한, 도 4 (c) 의 실시형태에서, 제 2 결정 (20) 은 제 1 결정을 피복하는 막으로 성장하며, 제 1 결정 (20a) 및 제 2 결정 (20b) 는순차적으로 제 2 결정 (20) 을 피복하며, 따라서, 상이한 굴절율을 갖는 GaN계 결정층의 다층 구조를 형성한다.
상이한 굴절율을 갖는 GaN계 결정층을 구성하는 다층 구조의 실시형태에 의해서, 반사 특성을 더 향상시킬 수 있다. 예를 들어, 발광 파장에 대한 막두께를 최적으로 설계하고, 한 쌍의 AlGaN/GaN 등에 의한 초격자 구조를 형성함으로써, 브래그 (Bragg) 반사층이 형성될 수도 있다.
다층 구조가 형성될 때, 도 4 (b) 에 도시된 바와 같이, 막의 층수에는 제한이 없으며, 도 4 (c) 에 도시된 바와 같이, 막의 하나의 층을 개입하는 구조, 및 다층 (5 쌍 내지 100 쌍) 을 포함하는 구조일 수도 있다.
요철상에 성장되는 제 1 결정 (특히 바람직하게는 패싯 성장) 을 제 2 결정으로 변화시키는 시점에는 제한이 없고, 예를 들어, GaN계 결정으로 구성되는 다층 요철의 성장 단계를 도시하는 도 6 에 도시된 바와 같이, 조성은 기판 (S) 상에 형성된 요철상의 초기 성장 단계로부터 변화될 수도 있다. 이 도면에서, 상이한 굴절율을 갖는 GaN계 결정이 요철을 형성하도록 다층 상태에서 성장하는 것을 분명하게 보여주기 위해, 음영선 (hatching) 이 적용된다.
실시형태 (Ⅱ) 에서, 요철 굴절율 계면은 0.05㎛ 내지 10㎛, 특히 0.1㎛ 내지 5㎛ 의 볼록부 높이를 가져, 본 발명의 목적을 바람직하게 달성한다. 또한, 일반적으로, 종래의 측면 성장 방법에서, 요철 굴절율 계면의 피치는 1㎛ 내지 10㎛, 바람직하게는 1㎛ 내지 5㎛ 가 된다. 상기 패싯 성장 방법에 의해 얻어진 요철의 피치는 상술한 실시형태 (Ⅰ) 에서의 피치와 동일하다.
상술한 실시형태 (Ⅰ) 또는 (Ⅱ) 에서, 제 1 층 (제 1 결정) 의 굴절율과 제 2 층 (제 2 결정) 사이의 차이는, 발광층으로부터 방출되는 광의 파장에서, 0.01 이상, 특히 0.05 이상인 것이 바람직하다.
양자의 여러가지 굴절율 사이의 관계는 제 1 층 (제 1 결정) 이 제 2 층 (제 2 결정) 보다 작게 되며, 여기서 제 2 층 (제 2 결정) 은 광도파관에서 말하는 고굴절율의 코어에 대응하며, 제 1 층은 낮은 굴절율을 갖는 클래드에 대응하고, 본 발명의 작용 및 효과는 더욱 강화될 수 있다.
다음으로, 발광층의 재료로서 InGaN 을 사용하며, 자외선 (420㎚ 이하) 을 출력하는 바람직한 실시형태를 나타낸다. 이러한 경우에, InGaN 은 0.15 이하의 In 조성을 갖는다.
상술한 실시형태 (Ⅰ) 및 (Ⅱ) 에서, 요철에 기인하여 작은 전위를 갖는 양호한 결정이 형성되며, 차례로 발광 출력을 현저하게 증가시킨다. 또한, 열화의 원인 전위 밀도가 저감되어 수명이 길어지게 된다.
자외선이 출력되는 경우의 바람직한 실시형태는, 기판의 요철상에 형성될 GaN계 결정층의 재료가 GaN 결정에 제한되는 상술한 실시형태 (Ⅰ) 이다. 자외선의 발생을 허여하는 조성을 갖는 InGaN 결정층을 포함하는 MQW 구조는 이러한 InGaN 결정층상에 구성되며, 발광층으로서 사용된다. 즉, 이것은, n-형 클래드층은 GaN 으로 구성되며, AlGaN 층은 발광층과 저온 버퍼층 사이에 존재하지 않는 구성이다.
본 실시형태에서, 자외선의 발생을 허여하는 조성을 갖는 InGaN 은 발광층으로서 사용되며, n-형 클래드층의 재료로서 종래에 필수적인 것으로 여겨졌던 AlGaN 은 사용되지 않으며, GaN 이 사용된다. 본 발명에서, 자와선 발광층에 있어서, n-형 클래드층이 GaN 이지만, 정공은 충분히 제한될 수 있다. 이것은, p-형층으로부터 주입된 유효 질량이 크기 때문에, 짧은 확산 길이를 갖고, n-형 클래드층에 충분히 도달할 수 없다는 사실에 기인한다. 그러므로, 본 발명의 구성에서, InGaN 발광층의 하부층으로 존재하는 n-형 GaN 층은 엄격한 의미에서 종래의 클래드층에 대응하지 못한다. 결정 기판과 발광층 사이의 클래드층으로서 존재하는 AlGaN 을 제거하며, GaN 층을 이용함으로써, InGaN 발광층의 왜곡을 감소시킬 수 있다.
발광층 (우물층) 이 변형되어 있을때, 압전기장 (piezo-electric field) 이 왜곡에 기인하여 발생되며, 이것은 우물 구조의 경사를 초래하며, 이에 따라서 전자 및 정공의 파동 계수의 중첩을 감소시킨다. 그 결과, 전자와 정공의 재결합 확률을 감소시키며, 발광 출력을 약화시킨다. 이러한 것을 피하기 위해, MQW 구조에 Si 을 도프시키는 시도가 이루어져, 압전기장을 취소시킨다. 그러나, 도핑에 기인한 결정성의 저하 때문에, 이것은 바람직한 방법이 아니다. 상술한 바와 같이, n-형 AlGaN 층을 제거함으로써, 그러한 확률이 제거되며, 고출력이 달성될 수 있다.
상술한 기판의 요철을 사용하는 전위 밀도의 감소화와 AlGaN 을 제거함으로써 발생되는 상술한 작용 및 효과가 결합되어, InGaN 발광층의 전위 밀도가 감소되고, 왜곡이 감소되어, 방사 출력 및 소자의 수명을 충분하게 향상시킨다.
자외선의 출력에 대한 상이한 바람직한 실시형태에서, 발광층의 양자 우물 구조의 장벽층의 재료는 GaN 에 제한된다. 그 결과, 우물층과 저온 버퍼층 사이의 AlGaN 층은 제거되며, 우물층의 왜곡이 억제되고 고출력 및 장수명이 달성될 수 있다. 종래의 양자 우물 구조에서, 우물층의 캐리어의 제한의 고려시, AlGaN 이 장벽층 및 클래드층으로서 사용된다.
그러나, 이들 조합은 AlGaN 및 InGaN 에 대한 결정 성장 조건의 매우 상이한 최적값에 의해 야기되는 하기의 문제점을 갖는다. AlN 은 GaN 과 비교하여 고융점을 갖고, InN 은 GaN 과 비교하여 저융점을 갖는다. 그러므로, InGaN 의 최적의 성장 온도는 1000℃ 이하, 바람직하게는 약 600 내지 800℃ 가 되며, GaN 이 1000℃ 일 때, AlGaN 의 온도는 GaN 의 온도보다 낮게 된다. AlGaN 을 장벽층에 사용하는 경우, 최적의 결정 성장 조건은 AlGaN 장벽층 및 InGaN 우물층의 성장 온도가 변화되지 않는한 달성될 수 없으며, 이에 따라 결정 품질이 낮아지게 되는 문제가 발생된다. 성장 온도를 변화시키는 것은 성장 중단을 의미하며, 약 3 ㎚ 의 두께를 갖는 막인 우물층에서, 성장의 중단 동안 에칭 작용에 기인하여 두께가 변화하는 문제가 발생하여, 표면상에 결정의 흠결이 발생한다. 그러한 트레이드-오프 (trade-off) 의 존재에 기인하여, AlGaN 장벽층과 InGaN 우물층의 조합에 의한 고품질 제품을 얻는 것은 어렵게 된다. 또한, AlGaN 을 장벽층에 사용하는 경우, 왜곡이 우물층에 가중되며, 그것은 고출력을 방해하는 문제점을 발생시킨다. 따라서, 본 발명은 장벽층의 재료로서 GaN 을 사용하여, 상술한 트레이드-오프의 문제점을 감소시키며, 이에 따라서 결정 품질을 향상시켰다. 왜곡을 감소시키기 위해서, n-형으로 GaN 을 사용하여, 감소된 왜곡은 고출력을 할 수 있었다. GaN 을 클래드층에 사용하는 경우, 자외선 InGaN 발광을 할 수 있는 조성의 InGaN 에 대해서, 불충분함이 우려되지만, 캐리어 (특히, 정공) 이 제한될 수 있음이 판명되었다.
자외선의 출력에 대한 상이한 바람직한 실시형태에서, MQW 구조에서의 장벽층의 두께는 6㎚ 내지 30㎚, 바람직하게는 8㎚ 내지 30㎚, 특히 바람직하게는 9㎚ 내지 15㎚ 로 제한된다. 종래의 MQW 구조에서의 장벽층의 두께는 3㎚ 내지 7㎚ 이다.
장벽층을 이와 같은 두께로 제조할 때, 파동계수가 전체적으로 중첩되지 않고, MQW 구조 보다는 다층내에 적층되는 SQW 구조에서, 충분한 고출력을 달성할 수 있다. 장벽층이 30㎚ 을 초과하는 경우, p-형층으로부터 주입된 정공은 우물층에 도달하기 전에 GaN 장벽층내에 존재하는 비발광 중심이 되는 전위 흠결에 의해 트랩되어, 발광 효율이 바람직하지 않게 감소된다.
우물층이 상술한 층의 성장동안 열에 쉽게 수난을 받지 않고, 가스에 의한 손상을 받지 않는데, 이는 장벽층이 두꺼워져 손상을 감소시키기 때문이며, p-형층으로부터 우물층으로의 도펀트 재료의 확산이 감소되어, 우물층에 가중되는 왜곡이 감소되는, 작용 및 효과를 달성할 수 있다.
실시예
상술한 실시형태 (Ⅰ) 및 (Ⅱ) 에 따른, 요철 굴절율 계면을 갖는 GaN계 LED 의 실질적인 제작의 실시예를 하기에서 나타낸다.
실시예 1
본 실시예에서, 도 1 (a) 에 도시된 바와 같이, 사파이어 기판의 요철이 상술한 실시형태 (Ⅰ) 에 따른 상기 패싯 성장법에 의해 매립되어, 요철 굴절율 계면 및 GaN계 LED 가 실제적으로 제작되었다.
스트라이프 패턴 (폭 2㎛, 주기 4㎛, 스트라이프 방위 : 스트라이프의 횡방향이 기판상에 성장되는 GaN계 결정에 대한 <11-20> 방향) 은 포토레지스트를 사용하여 C-면 사파이어 기판상에 형성되며, 단면이 2㎛ 깊이의 정사각형이 될 때까지 RIE 장치로 에칭되며, 이에 따라서, 도 2 (a) 에 도시된 바와 같이, 스트라이프 패턴의 요철을 갖는 표면의 기판이 얻어졌다. 이 때, 스트라이프 홈 (groove) 단면의 비율은 1 이 되었다.
포토레지스트를 제거한 후, 기판은 MOVPE 장치상에 설치되며, 기온은 가스 (주성분은 질소) 대기하에서 1100℃ 까지 상승되어, 열세정을 행하였다. 온도는 500℃ 로 낮아지며, 트리메틸 갈륨 (trimethyl gallium; 이하 TMG) 을 Ⅲ계 원료로서, 암모니아를 N 원료로서 흐르게 하여, 30㎚ 의 두께를 갖는 GaN 저온 버퍼층을 성장하였다.
그 후, 온도가 1000℃ 로 상승되며, 원료로서 TMG 와 암모니아 및 도펀트로서 실란 (silane) 을 흐르게 하여, n-형 GaN 층 (콘택층) 을 성장하였다. 도 2 (b) 에 도시된 바와 같이, 볼록부의 상면 및 오목부의 저면으로부터, 패싯면과 산형단면 갖는 능선 모양의 결정을 나타낸 후, 오목부에 공동을 형성하지 않고, 전체를 매립하여 GaN 층을 성장하였다.
패싯 구조 성장에서, GaN 결정의 C-면이 완전히 소멸되고 정부가 첨예된 볼록부가 될 때, 성장 조건을 횡방향 성장이 우세하게 되는 성장 조건 (성장 온도를 높임) 으로 전환시켜, 사파이어 기판의 상면으로부터 두께가 5㎛ 인 GaN 결정을 성장하였다. 평탄한 상면을 갖는 매립층을 얻기 위해, 5㎛ 로 성막하는 것이 필요하였다.
그 후, n-형 AlGaN 클래드층, InGaN 발광층 (MQW 구조), p-형 AlGaN 클래드층, 및 p-형 GaN 콘택층을 순차적으로 형성하여, 370㎚ 의 발광파장을 갖는 자외선 LED 용 적층기판으로 하였다. n-형 콘택층을 표출하기 위해, 에칭 가공, 전극 형성 및 소자 분리를 행하여 LED 소자로 하였다.
전체적인 웨이퍼로부터 얻어진 각각의 LED 칩 (베아칩 (bare chip) 상태, 파장 370㎚, 통전류 20㎃) 의 출력을 측정하였다.
비교예 1 에서, 사파이어 기판상에 스트라이프의 요철을 형성하는 것을 제외하고 상술한 바와 같은 유사한 조건하에서 자외선 LED 칩을 형성하며 (즉, 저온 버퍼층을 통해 플랫 사파이어 기판상에 소자 구조를 형성함), 그것의 출력을 측정하였다. 측정 결과는 하기에서 설명한다.
비교예 2
이 비교예에서, 공지된 마스크를 사용하는 측면 성장 방법을 적용하여, 상술한 비교예 1 의 GaN 결정층의 전위 밀도의 감소를 달성하였다. 이 비교예 2 은, 패싯 구조 성장 동안 조성을 변화시키지 않고 동일한 조성으로 마스크를 매립하는 종래의 구성이며, 패싯 성장으로부터 요철 굴절율 계면을 갖지 않는다는 점에서 본 발명 (Ⅱ) 의 실시형태 (특히 도 5 (b)) 와 상당히 다르다.
실시예 1 와 같은 동일한 사양의 C-면 사파이어 기판을 MOVPE 장치상에 설치하며, 가스 대기 (주성분은 질소) 하에서 온도를 1100℃ 까지 상승시켜, 열세정을 행하였다. 온도를 500℃ 로 낮추며, Ⅲ계 원료로서의 TMG 와 N 원료로서의 암모니아를 흐르게 하여, 30㎚ 두께를 갖는 GaN 저온 버퍼층을 성장하였다.
그 후, 온도를 1000℃ 까지 상승시켜, 원료로서의 TMG 및 암모니아와 도펀트로서의 실란을 흐르게 하여, n-형 GaN 층 (약 2㎛) 을 성장하였다.
MOVPE 장치로부터 장치를 취출하여, 포토레지스트를 사용하여 스트라이프 패턴 (폭 2㎛, 주기 4㎛, 스프라이프 방위 : 스트라이프의 횡방향은 GaN 결정에 대해 <11-20> 방향) 을 형성하며, 전자빔 증착 장치로 100㎚ 두께의 SiO2를 증착하였다. 리프트-오프 (Lift-off) 라 칭하는 방법에 의해 포토레지스트를 제거하여 스트라이프형 SiO2 마스크로 하였다.
MOVPE 장치상에 기판을 설치하여, n-형 GaN 결정 콘택층을 성장하였다. 성장 조건은 실시예 1 와 동일하며, GaN 결정의 노출부 (비마스크 영역) 로부터의 성장이, 패싯면과 산형단면을 포함하는 능선 모양의 결정으로써 발생한 후, 그대로 전체를 매립하여 평탄화될 때까지, 성장을 행하였다. 매립에 있어서, C-축 방향으로 약 5㎛ 두께의 GaN 결정의 성장이 필요하였다.
그 후, n-형 AlGaN 클래드층, InGaN 발광층 (MQW 구조), p-형 AlGaN 클래드층, 및 p-형 GaN 콘택층을 순차적으로 형성하여, 370㎚ 의 발광파장을 갖는 자외선LED 용 적층 (epitaxial) 기판으로 하였다. 또한, n-형 콘택층을 노출하기 위해서, 에칭 가공, 전극 형성, 및 소자 분리를 행하여, LED 소자로 하였다.
전체적인 웨이퍼로부터 얻어진 각각의 LED 칩 (베어칩 상태, 파장 370㎚, 통전류 20㎃) 의 출력을 측정하였다. 이 측정 결과는 후에 나타낸다.
실시예 2
본 실시예에서, 도 1 (b) 에 도시된 바와 같이, 상술한 실시형태 (Ⅱ) 에 따른 상기 패싯 성장 방법에 의해, AlGaN 결정을 포함하는 요철 패싯 구조를 형성하며, 이것을 GaN 에 매립하여, 요철 굴절율 계면으로 하며, GaN계 LED 을 실제적으로 제작하였다.
실시예 1 와 동일한 방법으로, C-면 사파이어 기판상에 스트라이프 패턴의 요철을 형성하며, 이것을 MOVPE 장치상에 설치하고, 가스 대기 (주성분은 질소) 하에서 온도를 1100℃ 까지 상승시켜, 열세정을 행한다. 그 후, 온도를 500℃ 까지 낮추어, Ⅲ 원료로서의 TMG 와 N 원료로서의 암모니아를 흐르게 하여, 두께 30㎚ 의 두께를 갖는 GaN 저온 버퍼층을 성장하였다.
그 후, 온도를 1000℃ 까지 상승시키며, 원료로서 TMG 와 암모니아를 흐르게 하여, 약 100㎚ 의 GaN 층을 성장하였다. 그 후, 트리메틸알루미늄 (trimethylaluminum; TMA) 을 Ⅲ계 원료에 첨가하며, 성장을 계속하여, AlGaN 을 성장하였다. AlGaN/GaN 층의 성장이, 도 2 (b) 에 도시된 바와 같이, 볼록부의 상면 및 오목부의 저면으로부터 산형단면과 패싯면을 포함하는 능선 모양의 결정으로써 발생한 후, 오목부내에 공동을 형성하지 않고 성장하였다.
패싯 구조 성장에서, AlGaN 결정의 C-면이 완전히 소멸하며, 정부가 첨예의 볼록부가 될 때, n-형 GaN 성장에 대해 성장 조건을 횡방향 성장이 우세하게 되는 성장 조건으로 전환시켜, 사파이어 기판의 상면으로부터 5㎚ 의 두께인 n-GaN 결정 (콘택층) 을 성장하였다.
실시예 1 와 완전히 동일한 방법에서, n-형 AlGaN 클래드층, InGaN 발광층 (MQW 구조), p-형 AlGaN 클래드층, p-형 GaN 콘택층을 n-형 GaN 콘택층상에 순차적으로 형성하여, 발광파장 370㎚ 두께를 갖는 자외선 LED 용 적층 기판으로 하였다. 또한, n-형 콘택층을 노출시키기 위해, 에칭 가공, 전극 형성, 소자 분리를 행하여, LED 소자로 하였다.
전체적인 웨이퍼로부터 각각의 LED 칩 (베아칩 상태, 파장 370㎚, 통전류 20㎃) 의 출력을 측정하였다. 이 측정 결과는 후에 나타낸다.
실시예 3
본 실시예에서, 도 4 (c) 에 도시된 바와 같이, 상술한 실시형태 (Ⅱ) 에 따른 상기 패싯 성장 방법에 의해, GaN 결정을 포함하는 요철 패싯 구조를 형성하며, 이것을 AlGaN/GaN 초격자 구조를 갖는 50 쌍의 브래그 반사층에 피복하여, 요철 굴절율 계면으로 하며, GaN계 LED 을 실제적으로 제작하였다.
실시예 1 와 동일한 방법으로, C-면 사파이어 기판상에 스트라이프 패턴의 요철을 형성하고, 이것을 MOVPE 장치상에 설치하여, 가스 대기 (주성분은 질소) 하에서 온도를 1100℃ 까지 상승시켜, 열세정을 행하였다. 그 후, 온도를 500℃ 까지 낮추어, Ⅲ 원료로서의 TMG 와 N 원료로서의 암모니아를 흐르게 하여, 두께30㎚ 의 두께를 갖는 GaN 저온 버퍼층을 성장하였다.
그 후, 온도를 1000℃ 까지 상승시키며, 원료로서 TMG 와 암모니아를 흐르게 하여, 도 4 (c) 에 도시된 바와 같이, 볼록부의 상면과 오목부의 저면으로부터 발생된, 패싯면과 산형단면을 갖는 능선 모양의 결정으로서, GaN 층을 성장하였다.
패싯 구조 성장에서, GaN 결정의 C-면이 완전히 소멸하며, 정부가 첨예의 볼록부가 될 때, 50 쌍의 Al0.2Ga0.8N (C 축방향에서 37㎚)/GaN (C 축방향에서 34㎚) 을 성장하여, 그 후, 성장 조건을 n-형 GaN 성장으로, 그리고 횡방향 성장이 우세하게 되는 성장 조건으로 전환시켜, 사파이어 기판의 상면으로부터 두께가 5㎛ 인 n-형 결정 (콘택층) 을 성장하였다.
실시예 1 와 완전히 동일한 방법에서, n-형 AlGaN 클래드층, InGaN 발광층 (MQW 구조), p-형 AlGaN 클래드층, p-형 GaN 콘택층을 n-형 GaN 콘택층상에 순차적으로 형성하여, 발광파장 370㎚ 두께를 갖는 자외선 LED 용 적층 기판으로 하였다. 또한, n-형 콘택층을 노출시키기 위해, 에칭 가공, 전극 형성, 소자 분리를 행하여, LED 소자로 하였다.
전체적인 웨이퍼로부터 각각의 LED 칩 (베아칩 상태, 파장 370㎚, 통전류 20㎃) 의 출력을 측정하였다.
상술한 실시예 1 내지 3 및 비교예 1 및 2 의 측정 결과 (평균치) 는 하기와 같다.
실시예 1 : 14㎽
실시예 2 : 14.5㎽
실시예 3 : 15㎽
비교예 1 : 6㎽
비교예 2 : 7㎽
상기의 비교로부터 명확해지는 바와 같이, 발광층의 하방으로 요철 굴절율 계면을 형성함으로써, 소자 내부에서 소멸하는 횡방향의 광의 일부를 외부로 취출될 수 있으며, 발광 소자의 출력이 향상되었다.
실시예 4
본 실시예에서, 양자 우물 구조를 갖는 GaN계 LED 을 발광층 및 결정 기판 사이의 층이 GaN 만을 포함하는 실시형태로서 제작하였다.
스트라이프 패턴 (폭 2㎛, 주기 4㎛, 스트라이프 방위 : 스트라이프의 방향은 기판상에 성장되는 GaN계 결정에 대한 <11-20> 방향) 을 포토레지스트를 사용하여 C-면 사파이어 기판상에 형성하고, 단면이 2㎛ 깊이의 정사각형이 될 때까지 RIE 로 에칭하여, 스트라이프 패턴의 요철을 갖는 표면을 갖는 기판을 얻었다. 이 때의 스트라이프 홈의 단면의 비는 1 이었다.
포토레지스트를 제거한 후, MOVPE 장치상에 기판을 설치하며, 질소 대기하에서 온도를 1100℃ 까지 상승시켜, 열에칭을 행하였다. 온도를 500℃ 까지 낮추어, Ⅲ 계 원료로서의 트리메틸 갈륨 (이하, TMG 라 함) 와 N 원료로서의 암모니아를 흐르게 하여, 두께 30㎚ 의 두께를 갖는 GaN 저온 버퍼층을 성장하였다. 볼록부의 상면과 오목부의 저면상에만 GaN 저온 버퍼층을 형성하였다.
그 후, 온도를 1000℃ 까지 상승시키고, 원료로서 TMG 와 암모니아를 흐르게 하여, 도프되지 않은 GaN 층을 평탄화 기판상의 2㎛ 에 대응하는 시간 동안 성장한 후, 성장 온도를 1050℃ 까지 상승시켜, 평탄화 기판상의 4㎛ 에 대응하는 시간 동안 GaN 을 성장하였다. 도 2 (b) 에 도시된 바와 같이, 그러한 조건하에서 성장을 행한 후, GaN 층의 성장은 볼록부의 상면 및 오목부의 저면으로부터 생성되는, 산형단면과 패싯면을 포함하는 능선 모양의 결정을 초래한다. 이 후에, 성장 온도를 변경시킴으로써, 2 차원 성장이 촉진되며, GaN 이 평탄화된다.
그 후, n-형 GaN 콘택층 (클래드층), 3㎚ 두께의 InGaN 우물층 (발광파장 380㎚, 조성은 거의 0 에 가까워 측정하기 곤란), 6㎚ 두께의 GaN 장벽층, 30㎚ 두께의 p-형 AlGaN 클래드층, 50㎚ 두께의 p-형 GaN 콘택층을 순차적으로 형성하여, 380㎚ 의 발광파장을 갖는 자외선 LED 웨이퍼로 하며, 또한, 전극 형성 및 소자 분리를 행하여, LED 소자로 하였다.
전체적인 웨이퍼로부터 얻어진 각각의 LED 소자 (베어칩 상태) 의 출력을 측정하였다.
비교를 위해, 요철 가공을 하지 않는 사파이어 기판상에 상술한 것과 동일한 조건으로 자외선 LED 칩 (비교예 1) 을 형성하여, 그의 출력을 측정하였다.
또한, 통상의 ELO 용 기판 (평탄화 기판상에 GaN 층을 형성하고, 마스크층을 형성) 상에 상술한 것과 동일한 조건으로 자외선 LED 칩 (비교예 2) 를 형성하고, 그 출력을 측정하였다.
음극선 발광에 의해 측정된 바와 같이, LED 의 왜곡 밀도 평균치의 결과, 출력의 평균치, 및 80℃ 및 20㎃ (초기 출력의 80% 까지 저하시키는 시간) 의 가속 테스트에서 측정된 수명을 표 1 에 나타낸다.
표 1 로부터 명확해진 바와 같이, 본 실시예에서, 전위 밀도는 감소되며, 장수명과 고출력을 달성할 수 있다. 비교예 2 로부터 명확해진 바와 같이, 전위 밀도가 전위 밀도 감소 방법중 하나인 ELO 방법에 의해 감소되면서, 출력은 본 실시예와 비교하여 저하된다. 이것은 재성장 계면의 존재에 의해 야기되는 결정성의 차이에서 기인하는 것으로 간주된다. 또한, 기판상의 전위 밀도가 일반적으로 높기 때문에, 출력 및 수명은 본 실시예와 비교하여 열악해졌다.
실시예 5
본 실시예에서, 실시예 4 에서 n-형 GaN 콘택층과 InGaN 우물층 사이에 Al0.1Ga0.9N 을 형성하여, 그것의 출력을 측정하는 것을 제외하고, 동일한 방법으로 자외선 LED 칩을 제조하였다.
상술한 표 1 에 나타낸 바와 같이, 실시예 4 의 소자의 출력은 10㎽ 인 반면, 본 실시예의 소자의 출력은 7㎽ 이다. 이 결과로부터, 본 실시예의 소자는비교예 1, 2 와 비교하여 증가된 출력을 나타내며, 실시예 4 의 InGaN 우물층 및 결정 기판으로부터 AlGaN 층을 제거함으로써, 출력을 더 향상시킬 수 있다.
실시예 6
본 실시예에서, MQW 구조의 장벽층의 두께에 대한 한정의 작용 및 효과를 검사하는 실험예를 행하였다.
실시예 4 의 MQW 구조의 각각의 장벽층의 두께가 샘플 1 (3㎚), 샘플 2 (6㎚), 샘플 3 (10㎚), 샘플 4 (15㎚), 및 샘플 5 (30㎚) 로 설정된다는 점을 제외하고, 상술한 실시예 4 와 동일한 방법으로 GaN 계 LED 를 제조하였다. 이들은 본 발명의 발광 소자에 속한다.
상술한 것과 동일한 조건 하에서, 자외선 LED 칩의 출력을 측정하였다.
이들 측정 결과의 평균치는 하기와 같다.
샘플 1 : 2㎽
샘플 2 : 7㎽
샘플 3 : 10㎽
샘플 4 : 8㎽
샘플 5 : 5㎽
이들 샘플을 4K 의 저온에서의 광냉광 (photoluminescence) 측정을 행한 결과, 샘플 1 에서 Mg 으로부터 약 3.2eV 의 발광이 관측되었다. 이것은, 얇은 장벽층에 기인하여 p-형 층으로부터 Mg 의 확산의 결과로 간주된다.
상술한 결과로부터 명확해진 바와 같이, 고출력은 6㎚ 내지 30㎚ 두께의 장벽층에서 향상될 수 있다.
산업상 이용가능성
상술한 바와 같이, 발광층의 하방에 요철 굴절율 계면을 형성함으로써, 발광층에서 생성되는 횡방향 광의 적어도 일부의 진행 방향은 변화될 수 있으며, 또한, 광의 양도 증가될 수 있다.
상하 방향의 정재파 (standing wave) 의 발생을 억제하면서, 사파이어 기판으로의 광의 투입을 허여하는 신규한 구조를 갖는 발광 소자를 제공하며, 특히, 기판측으로부터 광-추출 효율을 향상시킬 수 있다.
또한, 요철 가공된 기판상에 결정 구조를 형성함으로써, 전위의 저감을 꾀할 수 있고, n-형 클래드층의 재료를 GaN 로 함으로써 왜곡의 저감을 꾀할 수 있고, 또한, MQW 구조의 바람직한 실시형태에서 장벽층의 두께를 제한함으로써, 소자의 발광 출력이 증가되어, 장수명을 달성할 수 있다.
본 출원은 일본에서 특허 출원된 제 2001-81447 호 및 제 2001-80806 호에 기초하며, 그들의 내용은 여기에서 전부 참조로서 통합된다.

Claims (18)

  1. 표면에 요철이 가공된 제 1 결정층;
    상기 제 1 결정층과 상이한 굴절율을 갖는 반도체 재료로 이루어지고, 버퍼층을 사이에 두고 형성되거나 또는 상기 제 1 결정층상에 직접 형성되어 상기 요철을 매립하는 제 2 결정층; 및
    상기 제 2 결정층상에 적층된, 발광층을 포함하는 반도체 결정층을 구비하는 소자 구조를 갖는 것을 특징으로 하는 반도체 발광 소자.
  2. 제 1 항에 있어서,
    상기 제 2 결정층 및 상기 제 2 결정층 상에 적층된 상기 반도체 결정층은 GaN계 반도체 결정으로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  3. 제 2 항에 있어서,
    상기 제 1 결정층은 결정 기판이며, 상기 제 2 결정층은 상기 결정 기판의 표면상에 가공된 요철로부터 패싯 구조를 실질적으로 형성하면서 성장하는 것을 특징으로 하는 반도체 발광 소자.
  4. 제 3 항에 있어서,
    상기 결정 기판의 표면상에 가공되는 요철은 스트라이프 패턴을 갖고,
    상기 스트라이프의 횡방향은 요철을 매립하면서 성장된 GaN계 반도체의 <11-20> 방향 또는 <1-100> 방향인 것을 특징으로 하는 반도체 발광 소자.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 요철은 구형파, 삼각파, 또는 사인 곡선의 단면 형상을 갖는 것을 특징으로 하는 반도체 발광 소자.
  6. 제 1 항에 있어서,
    상기 발광층으로부터 방출된 광의 파장에서의, 상기 제 1 결정층의 굴절율과 상기 제 2 결정층의 굴절율의 차이는 0.05 이상인 것을 특징으로 하는 반도체 발광 소자.
  7. 제 1 항에 있어서,
    상기 발광층은 자외선을 발생시킬 수 있는 조성을 갖는 InGaN 결정으로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  8. 제 1 항에 있어서,
    상기 발광층은 InGaN 으로 이루어진 우물층과 GaN 으로 이루어진 장벽층을 포함하는 양자 우물 구조인 것을 특징으로 하는 반도체 발광 소자.
  9. 제 1 항에 있어서,
    상기 제 1 결정층은 결정 기판이고,
    상기 제 2 결정층은 요철을 매립하면서 결정 기판의 표면상에 가공된 요철상에 저온 버퍼층을 사이에 두고 성장되고,
    상기 발광층은 InGaN 으로 이루어진 우물층과 GaN 으로 이루어진 장벽층을 포함하는 양자 우물 구조이며,
    상기 양자 우물 구조와 상기 저온 버퍼층 사이의 모든 층들은 GaN 결정으로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 장벽층은 6㎚ 내지 30㎚ 의 두께를 갖는 것을 특징으로 하는 반도체 발광 소자.
  11. 결정 성장의 기초가 되는 결정층 표면;
    상기 표면상에 요철을 형성하도록 성장된 제 1 GaN계 반도체 결정;
    상기 요철의 적어도 일부분을 피복하면서 성장된, 상기 제 1 GaN계 반도체 결정과는 상이한 굴절율을 갖는 제 2 GaN계 반도체 결정;
    상기 요철을 평탄화할 때까지 성장된 제 3 GaN계 반도체 결정; 및
    상기 제 3 GaN계 반도체 결정상에 적층된, 발광층을 갖는 반도체 결정층을 포함하는 소자 구조를 갖는 것을 특징으로 하는 반도체 발광 소자.
  12. 제 11 항에 있어서,
    결정 성장의 기초가 되는 상기 결정층 표면은, 결정 성장 영역을 치수적으로 제한하는 구조를 갖거나 또는 표면 처리되고,
    이러한 제한에 의해, 상기 제 1 GaN계 반도체 결정이 실질적인 패싯 구조 또는 의사-패싯 구조를 형성하면서, 요철을 이루도록 성장하는 것을 특징으로 하는 반도체 발광 소자.
  13. 제 12 항에 있어서,
    상기 결정 성장 영역을 제한하는 구조 또는 표면 처리는, 결정 성장의 기초가 되는 상기 결정층 표면상에 가공된 요철, 또는 결정 성장의 기초가 되는 상기 결정층 표면상에 형성되는 측면 성장 가능한 마스크 패턴, 또는 결정 성장의 기초가 되는 결정층 표면의 특정 영역에 도포되는 GaN계 결정 성장을 억제할 수 있는 표면 처리인 것을 특징으로 하는 반도체 발광 소자.
  14. 제 11 항에 있어서,
    상기 제 2 GaN계 반도체 결정이, 상기 제 1 GaN계 반도체 결정으로 이루어진 요철 중 적어도 볼록부를 막형상으로 피복하여 성장되고,
    그것을 피복하는 제 3 GaN계 반도체 결정이 상기 요철을 평탄화할 때까지 성장되고,
    그 위에, 발광층을 갖는 반도체 결정층이 적층되며,
    상기 제 2 GaN계 반도체 결정은 다층 막구조를 갖는 것을 특징으로 하는 반도체 결정 소자.
  15. 제 11 항에 있어서,
    상기 발광층은 자외선을 발생시킬 수 있는 조성을 갖는 InGaN 결정으로 이루어진 것을 특징으로 하는 반도체 발광 소자.
  16. 제 11 항에 있어서,
    상기 발광층은 InGaN 으로 이루어진 우물층 및 GaN 으로 이루어진 장벽층을 포함하는 양자 우물 구조인 것을 특징으로 하는 반도체 발광 소자.
  17. 제 16 항에 있어서,
    상기 장벽층은 6㎚ 내지 30㎚ 의 두께를 갖는 것을 특징으로 하는 반도체 발광 소자.
  18. 제 11 항에 있어서,
    상기 요철은 스트라이프 패턴을 갖고,
    상기 스트라이프의 횡방향은 상기 제 1 GaN계 반도체 결정의 <11-20> 방향 또는 <1-100> 방향인 것을 특징으로 하는 반도체 발광 소자.
KR1020037012295A 2001-03-21 2002-03-20 반도체 발광 소자 KR100632760B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001080806A JP3595276B2 (ja) 2001-03-21 2001-03-21 紫外線発光素子
JP2001081447A JP3595277B2 (ja) 2001-03-21 2001-03-21 ＧａＮ系半導体発光ダイオード
JPJP-P-2001-00080806 2001-03-21
JPJP-P-2001-00081447 2001-03-21
PCT/JP2002/002658 WO2002075821A1 (fr) 2001-03-21 2002-03-20 Dispositif luminescent semiconducteur

Publications (2)

Publication Number Publication Date
KR20030093265A true KR20030093265A (ko) 2003-12-06
KR100632760B1 KR100632760B1 (ko) 2006-10-11

Family

ID=26611679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037012295A KR100632760B1 (ko) 2001-03-21 2002-03-20 반도체 발광 소자

Country Status (6)

Country Link
US (1) US7053420B2 (ko)
EP (1) EP1378949A4 (ko)
KR (1) KR100632760B1 (ko)
CN (1) CN1284250C (ko)
TW (1) TW536841B (ko)
WO (1) WO2002075821A1 (ko)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112680A1 (en) * 2005-04-20 2006-10-26 Theleds Co., Ltd. Light emitting element and a manufacturing method thereof
KR100644052B1 (ko) * 2004-11-08 2006-11-10 엘지전자 주식회사 고 광적출 효율 발광 다이오드 및 그의 제조 방법
KR100683446B1 (ko) * 2005-07-16 2007-02-20 서울옵토디바이스주식회사 요철 버퍼층을 갖는 발광소자 및 그 제조방법
KR100690322B1 (ko) * 2005-08-19 2007-03-09 서울옵토디바이스주식회사 거칠어진 표면을 구비하는 고굴절률 물질층을 채택한 발광다이오드
WO2007091762A1 (en) * 2006-02-09 2007-08-16 Seoul Opto Device Co., Ltd. Patterned substrate for light emitting diode and light emitting diode employing the same
KR100826390B1 (ko) * 2006-03-20 2008-05-02 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 및 ⅲ족 질화물 반도체 발광소자
KR100856267B1 (ko) * 2006-12-04 2008-09-03 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
KR100878979B1 (ko) * 2007-01-18 2009-01-14 광주과학기술원 광결정 구조를 가지는 발광 다이오드
WO2009031857A3 (en) * 2007-09-06 2009-05-07 Lg Innotek Co Ltd Semiconductor light emitting device and method of fabricating the same
WO2011099685A1 (en) * 2010-02-10 2011-08-18 Seoul Opto Device Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR101158076B1 (ko) * 2006-01-13 2012-06-22 서울옵토디바이스주식회사 요철 반도체층을 갖는 발광 다이오드의 제조 방법 및 이를위한 발광 다이오드
KR101229830B1 (ko) * 2006-04-14 2013-02-04 서울옵토디바이스주식회사 교류용 발광다이오드 및 그 제조방법
KR101287590B1 (ko) * 2010-09-27 2013-07-18 내셔날 충싱 유니버시티 패턴 기판과 패턴 기판을 구비한 발광 다이오드
KR101405790B1 (ko) * 2007-09-21 2014-06-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20160067312A (ko) * 2014-12-03 2016-06-14 주식회사 올릭스 미술 조명용 스펙트럼 특성을 만족하는 발광 다이오드 소자 및 모듈

Families Citing this family (165)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677683B1 (ko) * 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP3797151B2 (ja) * 2001-07-05 2006-07-12 ソニー株式会社 レーザダイオード、光学ピックアップ装置、光ディスク装置および光通信装置
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP4150527B2 (ja) * 2002-02-27 2008-09-17 日鉱金属株式会社 結晶の製造方法
US7071494B2 (en) * 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
TW571449B (en) * 2002-12-23 2004-01-11 Epistar Corp Light-emitting device having micro-reflective structure
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
US7683386B2 (en) 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
EP1704596A2 (en) * 2003-09-05 2006-09-27 Dot Metrics Technology, Inc. Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
JP4557542B2 (ja) * 2003-12-24 2010-10-06 ▲さん▼圓光電股▲ふん▼有限公司 窒化物発光装置及び高発光効率窒化物発光装置
TWI224877B (en) * 2003-12-25 2004-12-01 Super Nova Optoelectronics Cor Gallium nitride series light-emitting diode structure and its manufacturing method
KR20050077902A (ko) 2004-01-29 2005-08-04 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
KR100581831B1 (ko) * 2004-02-05 2006-05-23 엘지전자 주식회사 발광 다이오드
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件
TWI269466B (en) * 2004-06-18 2006-12-21 Showa Denko Kk Group III nitride semiconductor light emitting device
US7161188B2 (en) * 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
DE102005013894B4 (de) * 2004-06-30 2010-06-17 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung erzeugender Halbleiterchip und Verfahren zu dessen Herstellung
KR100649494B1 (ko) * 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
WO2006025277A1 (ja) * 2004-08-31 2006-03-09 Meijo University 半導体発光素子製造方法および半導体発光素子
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
KR100601138B1 (ko) * 2004-10-06 2006-07-19 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자 및 그 제조 방법
DE102004050891B4 (de) * 2004-10-19 2019-01-10 Lumileds Holding B.V. Lichtmittierende III-Nitrid-Halbleitervorrichtung
KR100664988B1 (ko) * 2004-11-04 2007-01-09 삼성전기주식회사 광추출효율이 향상된 반도체 발광소자
US8605769B2 (en) * 2004-12-08 2013-12-10 Sumitomo Electric Industries, Ltd. Semiconductor laser device and manufacturing method thereof
KR100580751B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN100431182C (zh) * 2005-01-28 2008-11-05 晶元光电股份有限公司 发光组件
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2006324324A (ja) * 2005-05-17 2006-11-30 Sumitomo Electric Ind Ltd 発光装置、発光装置の製造方法および窒化物半導体基板
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
JP2006339605A (ja) * 2005-06-06 2006-12-14 Sumitomo Electric Ind Ltd 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
KR101154744B1 (ko) * 2005-08-01 2012-06-08 엘지이노텍 주식회사 질화물 발광 소자 및 그 제조 방법
WO2007060931A1 (ja) * 2005-11-22 2007-05-31 Rohm Co., Ltd. 窒化物半導体素子
US20080128734A1 (en) * 2006-01-06 2008-06-05 Epistar Corporation Light-emitting device
US20100084679A1 (en) * 2006-01-06 2010-04-08 Epistar Corporation Light-emitting device
TWI288491B (en) * 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
KR100828873B1 (ko) * 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100780233B1 (ko) * 2006-05-15 2007-11-27 삼성전기주식회사 다중 패턴 구조를 지닌 반도체 발광 소자
KR100735470B1 (ko) * 2006-05-19 2007-07-03 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
TWI304278B (en) * 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
US20080025037A1 (en) * 2006-07-28 2008-01-31 Visteon Global Technologies, Inc. LED headlamp
TWI309481B (en) 2006-07-28 2009-05-01 Epistar Corp A light emitting device having a patterned substrate and the method thereof
JP2008053602A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
CN102751402B (zh) * 2006-09-08 2016-04-06 晶元光电股份有限公司 半导体发光元件和发光元件的制造方法
WO2008047923A1 (fr) * 2006-10-20 2008-04-24 Mitsubishi Chemical Corporation Dispositif de diode émettrice de lumière à semi-conducteur à base de nitrure
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5032171B2 (ja) * 2007-03-26 2012-09-26 株式会社東芝 半導体発光素子およびその製造方法ならびに発光装置
TW200905928A (en) * 2007-03-29 2009-02-01 Univ California Dual surface-roughened N-face high-brightness LED
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TWI354382B (en) * 2007-06-01 2011-12-11 Huga Optotech Inc Semiconductor substrate with electromagnetic-wave-
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US20090032799A1 (en) * 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
WO2009002129A2 (en) * 2007-06-27 2008-12-31 Epivalley Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
EP2020691A2 (en) 2007-07-31 2009-02-04 Epivalley Co., Ltd. III-Nitride semiconductor light emitting device
JP2009049044A (ja) * 2007-08-13 2009-03-05 Sumitomo Electric Ind Ltd 半導体レーザを作製する方法
TWI361497B (en) * 2007-08-20 2012-04-01 Delta Electronics Inc Light-emitting diode apparatus and manufacturing method thereof
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
TW200929593A (en) * 2007-12-20 2009-07-01 Nat Univ Tsing Hua Light source with reflective pattern structure
WO2009102033A1 (ja) 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
KR100947507B1 (ko) * 2008-03-25 2010-03-12 우리엘에스티 주식회사 임의의 발진파장을 갖는 발광소자 제조방법
US8030666B2 (en) * 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
KR101020961B1 (ko) 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100953658B1 (ko) 2008-06-05 2010-04-20 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US8395168B2 (en) * 2008-06-06 2013-03-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
US20100200880A1 (en) * 2008-06-06 2010-08-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
US20110108800A1 (en) * 2008-06-24 2011-05-12 Pan Shaoher X Silicon based solid state lighting
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
US8058082B2 (en) 2008-08-11 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with textured substrate
US7741134B2 (en) * 2008-09-15 2010-06-22 Bridgelux, Inc. Inverted LED structure with improved light extraction
KR101009651B1 (ko) * 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
US8513685B2 (en) * 2008-11-13 2013-08-20 3M Innovative Properties Company Electrically pixelated luminescent device incorporating optical elements
TWI527260B (zh) 2008-11-19 2016-03-21 廣鎵光電股份有限公司 發光元件結構及其半導體晶圓結構
KR101005301B1 (ko) 2008-11-20 2011-01-04 전북대학교산학협력단 발광소자 및 이의 제조 방법
JP5180050B2 (ja) * 2008-12-17 2013-04-10 スタンレー電気株式会社 半導体素子の製造方法
JP5311408B2 (ja) * 2008-12-26 2013-10-09 シャープ株式会社 窒化物半導体発光素子
GB2467911B (en) * 2009-02-16 2013-06-05 Rfmd Uk Ltd A semiconductor structure and a method of manufacture thereof
KR101055090B1 (ko) * 2009-03-02 2011-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5196403B2 (ja) 2009-03-23 2013-05-15 国立大学法人山口大学 サファイア基板の製造方法、および半導体装置
TWI385832B (zh) * 2009-04-15 2013-02-11 Huga Optotech Inc Light emitting diode structure
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
US20110017972A1 (en) * 2009-07-22 2011-01-27 Rfmd (Uk) Limited Light emitting structure with integral reverse voltage protection
TW201108473A (en) * 2009-08-27 2011-03-01 Genesis Photonics Inc Light emitting diode package structure
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
US8476658B2 (en) 2009-11-25 2013-07-02 Jing Jie Dai Semiconductor light-emitting devices
US8586963B2 (en) * 2009-12-08 2013-11-19 Lehigh University Semiconductor light-emitting devices having concave microstructures providing improved light extraction efficiency and method for producing same
TWI415300B (zh) * 2009-12-24 2013-11-11 Hk Applied Science & Tech Res 半導體晶圓及半導體裝置及製造半導體晶圓及裝置之方法
CN101777615B (zh) * 2010-01-13 2013-07-31 南京大学 表面多孔的GaN基片的制备方法及由所述制备方法得到的GaN基片
CN102130051A (zh) * 2010-01-20 2011-07-20 晶元光电股份有限公司 发光二极管及其制造方法
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
KR100999779B1 (ko) * 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8716049B2 (en) * 2010-02-23 2014-05-06 Applied Materials, Inc. Growth of group III-V material layers by spatially confined epitaxy
KR101047721B1 (ko) 2010-03-09 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8378367B2 (en) * 2010-04-16 2013-02-19 Invenlux Limited Light-emitting devices with vertical light-extraction mechanism and method for fabricating the same
JP5789782B2 (ja) * 2010-05-20 2015-10-07 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN102044608A (zh) * 2010-11-17 2011-05-04 重庆大学 一种倒装焊led芯片结构及其制作方法
WO2012090818A1 (ja) * 2010-12-29 2012-07-05 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
CN102651438B (zh) * 2011-02-28 2015-05-13 比亚迪股份有限公司 衬底、该衬底的制备方法及具有该衬底的芯片
KR20120100193A (ko) * 2011-03-03 2012-09-12 서울옵토디바이스주식회사 발광 다이오드 칩
CN102760810B (zh) * 2011-04-28 2015-01-07 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
CN104733592A (zh) * 2011-04-29 2015-06-24 新世纪光电股份有限公司 发光元件结构及其制作方法
TW201248915A (en) * 2011-05-31 2012-12-01 Aceplux Optotech Inc Light-emitting diode of high light-extraction efficiency and its preparation method
TW201248725A (en) * 2011-05-31 2012-12-01 Aceplux Optotech Inc Epitaxial substrate with transparent cone, LED, and manufacturing method thereof.
KR101436077B1 (ko) * 2011-07-12 2014-09-17 마루분 가부시키가이샤 발광소자 및 그 제조방법
JP5879225B2 (ja) 2011-08-22 2016-03-08 住友化学株式会社 窒化物半導体テンプレート及び発光ダイオード
TWI514614B (zh) * 2011-08-30 2015-12-21 Lextar Electronics Corp 固態發光半導體結構及其磊晶層成長方法
JP5689533B2 (ja) * 2011-08-31 2015-03-25 旭化成イーマテリアルズ株式会社 光学用基材、半導体発光素子、インプリント用モールドおよび露光方法
JP5832210B2 (ja) * 2011-09-16 2015-12-16 キヤノン株式会社 有機ｅｌ素子
US10622515B2 (en) * 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
KR101262953B1 (ko) 2011-12-13 2013-05-09 고려대학교 산학협력단 질화물계 반도체 발광소자 및 그 제조방법
JP2013145867A (ja) * 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
CN103219433A (zh) * 2012-01-20 2013-07-24 泰谷光电科技股份有限公司 发光二极管及其制造方法
TWI455304B (zh) * 2012-01-30 2014-10-01 Lextar Electronics Corp 圖案化基板及堆疊發光二極體結構
KR102141815B1 (ko) * 2012-11-02 2020-08-06 리켄 자외선 발광 다이오드 및 그 제조 방법
KR101977677B1 (ko) 2013-02-05 2019-05-13 삼성전자주식회사 반도체 발광소자
JP2014183285A (ja) * 2013-03-21 2014-09-29 Stanley Electric Co Ltd 発光素子
KR20140119266A (ko) * 2013-03-28 2014-10-10 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
CN105283968A (zh) 2013-07-17 2016-01-27 丸文株式会社 半导体发光元件及其制造方法
KR20150039926A (ko) * 2013-10-04 2015-04-14 엘지이노텍 주식회사 발광소자
CN104752577A (zh) * 2013-12-30 2015-07-01 比亚迪股份有限公司 一种发光二极管芯片及其制作方法
JP6562842B2 (ja) * 2014-02-07 2019-08-21 日本碍子株式会社 複合基板、発光素子及びそれらの製造方法
CN105934833B (zh) 2014-03-06 2017-09-15 丸文株式会社 深紫外led及其制造方法
WO2015163908A1 (en) * 2014-04-25 2015-10-29 The Texas State University-San Marcos Material selective regrowth structure and method
US9548419B2 (en) 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
KR102352661B1 (ko) * 2014-05-30 2022-01-18 루미리즈 홀딩 비.브이. 패터닝된 기판을 가지는 발광 디바이스
KR20170018802A (ko) * 2014-06-17 2017-02-20 엘시드 가부시끼가이샤 발광 소자의 제조 방법 및 발광 소자
KR20160024170A (ko) 2014-08-25 2016-03-04 삼성전자주식회사 반도체 발광 소자
JP6415909B2 (ja) 2014-09-17 2018-10-31 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP6436694B2 (ja) 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP5999800B1 (ja) 2015-01-16 2016-09-28 丸文株式会社 深紫外ｌｅｄ及びその製造方法
DE102015102365A1 (de) * 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Strahlungskörper und Verfahren zur Herstellung eines Strahlungskörpers
JP6230038B2 (ja) 2015-09-03 2017-11-15 丸文株式会社 深紫外ｌｅｄ及びその製造方法
DE102016101442A1 (de) * 2016-01-27 2017-07-27 Osram Opto Semiconductors Gmbh Konversionselement und strahlungsemittierendes Halbleiterbauelement mit einem solchen Konversionselement
KR101811819B1 (ko) 2016-03-30 2017-12-22 마루분 가부시키가이샤 심자외 led 및 그 제조 방법
CN106098883B (zh) * 2016-06-27 2018-04-13 山东浪潮华光光电子股份有限公司 一种量子阱结构、一种led外延结构及其生长方法
DE112017005532T5 (de) * 2016-11-02 2019-07-25 Sony Corporation Lichtemittierendes element und verfahren zu seiner herstellung
WO2018209168A1 (en) * 2017-05-12 2018-11-15 Crystal Is, Inc. Aluminum nitride substrate removal for ultraviolet light-emitting devices
CN109004075B (zh) * 2017-06-06 2020-02-07 清华大学 发光二极管
US20190198564A1 (en) * 2017-12-20 2019-06-27 Lumileds Llc Monolithic segmented led array architecture with islanded epitaxial growth
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
JP7316610B6 (ja) 2018-01-26 2024-02-19 丸文株式会社 深紫外ｌｅｄ及びその製造方法
US10847625B1 (en) * 2019-11-19 2020-11-24 Opnovix Corp. Indium-gallium-nitride structures and devices
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
CN112038461B (zh) * 2020-07-17 2021-11-05 华灿光电(苏州）有限公司 发光二极管外延片、芯片及其制备方法
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3714984B2 (ja) 1995-03-06 2005-11-09 シャープ株式会社 分布帰還型半導体レーザ装置
US5779924A (en) 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
JP3439063B2 (ja) 1997-03-24 2003-08-25 三洋電機株式会社 半導体発光素子および発光ランプ
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
JP3189877B2 (ja) * 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP3491538B2 (ja) 1997-10-09 2004-01-26 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JP3201475B2 (ja) 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
KR100677683B1 (ko) * 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
JP3471685B2 (ja) 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法
JP3587081B2 (ja) * 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP3633447B2 (ja) 1999-09-29 2005-03-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644052B1 (ko) * 2004-11-08 2006-11-10 엘지전자 주식회사 고 광적출 효율 발광 다이오드 및 그의 제조 방법
KR100669142B1 (ko) * 2005-04-20 2007-01-15 (주)더리즈 발광 소자와 이의 제조 방법
WO2006112680A1 (en) * 2005-04-20 2006-10-26 Theleds Co., Ltd. Light emitting element and a manufacturing method thereof
KR100683446B1 (ko) * 2005-07-16 2007-02-20 서울옵토디바이스주식회사 요철 버퍼층을 갖는 발광소자 및 그 제조방법
KR100690322B1 (ko) * 2005-08-19 2007-03-09 서울옵토디바이스주식회사 거칠어진 표면을 구비하는 고굴절률 물질층을 채택한 발광다이오드
KR101158076B1 (ko) * 2006-01-13 2012-06-22 서울옵토디바이스주식회사 요철 반도체층을 갖는 발광 다이오드의 제조 방법 및 이를위한 발광 다이오드
WO2007091762A1 (en) * 2006-02-09 2007-08-16 Seoul Opto Device Co., Ltd. Patterned substrate for light emitting diode and light emitting diode employing the same
US8895329B2 (en) 2006-02-09 2014-11-25 Seoul Viosys Co.,. Ltd. Patterned substrate for light emitting diode and light emitting diode employing the same
US8614458B2 (en) 2006-02-09 2013-12-24 Seoul Opto Device Co., Ltd. Patterned substrate for light emitting diode and light emitting diode employing the same
KR100826390B1 (ko) * 2006-03-20 2008-05-02 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 및 ⅲ족 질화물 반도체 발광소자
KR101229830B1 (ko) * 2006-04-14 2013-02-04 서울옵토디바이스주식회사 교류용 발광다이오드 및 그 제조방법
KR100856267B1 (ko) * 2006-12-04 2008-09-03 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
KR100878979B1 (ko) * 2007-01-18 2009-01-14 광주과학기술원 광결정 구조를 가지는 발광 다이오드
US8274093B2 (en) 2007-09-06 2012-09-25 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
WO2009031857A3 (en) * 2007-09-06 2009-05-07 Lg Innotek Co Ltd Semiconductor light emitting device and method of fabricating the same
KR101405790B1 (ko) * 2007-09-21 2014-06-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2011099685A1 (en) * 2010-02-10 2011-08-18 Seoul Opto Device Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR101287590B1 (ko) * 2010-09-27 2013-07-18 내셔날 충싱 유니버시티 패턴 기판과 패턴 기판을 구비한 발광 다이오드
KR20160067312A (ko) * 2014-12-03 2016-06-14 주식회사 올릭스 미술 조명용 스펙트럼 특성을 만족하는 발광 다이오드 소자 및 모듈

Also Published As

Publication number Publication date
US7053420B2 (en) 2006-05-30
EP1378949A1 (en) 2004-01-07
KR100632760B1 (ko) 2006-10-11
EP1378949A4 (en) 2006-03-22
US20040113166A1 (en) 2004-06-17
CN1498427A (zh) 2004-05-19
WO2002075821A1 (fr) 2002-09-26
TW536841B (en) 2003-06-11
CN1284250C (zh) 2006-11-08

Similar Documents

Publication Publication Date Title
KR100632760B1 (ko) 반도체 발광 소자
JP3595277B2 (ja) ＧａＮ系半導体発光ダイオード
US6316785B1 (en) Nitride-compound semiconductor device
KR100917260B1 (ko) 결정막, 결정기판 및 반도체장치
KR100580307B1 (ko) 반도체 레이저 및 반도체 장치
US7122825B2 (en) Lighting system
JP4288743B2 (ja) 窒化物半導体の成長方法
US7109049B2 (en) Method for fabricating a nitride semiconductor light-emitting device
JP3889662B2 (ja) ＧａＮ系半導体発光素子の製造方法
JP4005275B2 (ja) 窒化物半導体素子
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
JP4304750B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
KR20010076264A (ko) 반도체 디바이스
US7781796B2 (en) Nitride semiconductor laser element
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
JP2011060917A (ja) 半導体発光素子
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
JP3896718B2 (ja) 窒化物半導体
US7804882B2 (en) Nitride semiconductor laser element
EP0982819B1 (en) Epitaxial facet formation for laser diodes based on III-V material systems
JP4000172B2 (ja) ＧａＮ系半導体発光素子の製造方法
JP3906739B2 (ja) 窒化物半導体基板の製造方法
JP3746783B2 (ja) ＧａＮ系半導体発光ダイオード
JP4104234B2 (ja) 半導体発光素子およびその製造方法
JP3589185B2 (ja) 窒化物半導体の成長方法と窒化物半導体基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee