KR101811819B1 - 심자외 led 및 그 제조 방법 - Google Patents

심자외 led 및 그 제조 방법 Download PDF

Info

Publication number
KR101811819B1
KR101811819B1 KR1020177013240A KR20177013240A KR101811819B1 KR 101811819 B1 KR101811819 B1 KR 101811819B1 KR 1020177013240 A KR1020177013240 A KR 1020177013240A KR 20177013240 A KR20177013240 A KR 20177013240A KR 101811819 B1 KR101811819 B1 KR 101811819B1
Authority
KR
South Korea
Prior art keywords
layer
type algan
photonic crystal
contact layer
type
Prior art date
Application number
KR1020177013240A
Other languages
English (en)
Inventor
유키오 가시마
에리코 마츠우라
미츠노리 고쿠보
다카하루 다시로
히데키 히라야마
류이치로 가미무라
야마토 오사다
도시로 모리타
Original Assignee
마루분 가부시키가이샤
도시바 기카이 가부시키가이샤
고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소
가부시키가이샤 아루박
도쿄 오카 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마루분 가부시키가이샤, 도시바 기카이 가부시키가이샤, 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소, 가부시키가이샤 아루박, 도쿄 오카 고교 가부시키가이샤 filed Critical 마루분 가부시키가이샤
Application granted granted Critical
Publication of KR101811819B1 publication Critical patent/KR101811819B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Abstract

심자외 LED에서 광취출 효율을 높인다. 설계 파장을 λ로 하는 심자외 LED로서, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층, 다중 양자 장벽층 혹은 전자 블록층, 배리어층, 양자 우물층을 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향의 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN층과 상기 p형 GaN 컨택트층의 막두께의 합계값 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED.

Description

심자외 LED 및 그 제조 방법{Deep ultraviolet LED and method for manufacturing the same}
본 발명은 AlGaN계 심자외 LED 기술에 관한 것이다.
발광 파장이 280nm 이하인 심자외 LED는 살균, 정수·공기 정화, 의료 등의 폭넓은 응용 분야에서 수은 램프 살균등의 대체 기술로서 주목받고 있다. 그러나, LED의 전력 광변환 효율(WPE)은 수%로서 수은 램프의 20%와 비교하여 현저히 낮다. 그 주요 이유는, 발광한 광이 p형 GaN 컨택트층에서 50% 이상 흡수되기 때문에 광취출 효율(LEE)이 6% 정도로 낮은 것에 기인한다.
특허문헌 1에 의하면, p형 GaN 컨택트층과 p형 AlGaN층의 계면을 포함하는 두께 방향으로 포토닉 결정을 마련하여 입사광을 반사시켜 상기 흡수를 억제하고 있다.
특허문헌 1: 일본특허 제5757512호 공보
그러나, 상기 문헌에 마련된 포토닉 결정의 깊이는 주기와 동등 이상의 300nm 정도의 깊이가 없으면 유효한 반사 효과를 얻을 수 없다. 이를 위해서는, p형 GaN 컨택트층과 p형 AlGaN층의 막두께 총합이 300nm 이상 혹은 p형 AlGaN 컨택트층의 막두께가 300nm 이상 필요하다.
그런데, p형 AlGaN층을 막두께 300nm로 하면 백탁(白濁)되어 충분한 투명도를 확보할 수 없고, 결과적으로 LEE가 저하된다는 문제가 발생한다.
본 발명은 심자외 LED에서 광취출 효율을 높이는 새로운 기술을 제공하는 것을 목적으로 한다.
본 발명의 제1 관점에 의하면, 설계 파장을 λ로 하는 심자외 LED로서, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층, 다중 양자 장벽층(혹은 전자 블록층), 배리어층, 양자 우물층을 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향의 범위 내에 설치된 복수의 공공(空孔)을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN층과 상기 p형 GaN 컨택트층의 막두께의 합계값 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED가 제공된다.
본 발명의 제2 관점에 의하면, 설계 파장을 λ로 하는 심자외 LED로서, 반사 전극층과, 극박막 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층, 다중 양자 장벽층(혹은 전자 블록층), 배리어층, 양자 우물층을 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 p형 AlGaN 컨택트층 내에 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향의 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED가 제공된다.
본 발명의 제3 관점에 의하면, 설계 파장을 λ로 하는 심자외 LED로서, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층, 다중 양자 장벽층(혹은 전자 블록층), 배리어층, 양자 우물층을 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향으로부터 p형 GaN 컨택트층 및 금속층을 관통하여 반사 전극층 내에 도달하는데, 반사 전극층을 넘지 않는 위치에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED가 제공된다.
본 발명의 제4 관점에 의하면, 설계 파장을 λ로 하는 심자외 LED로서, 반사 전극층과, 극박막 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층, 다중 양자 장벽층(혹은 전자 블록층), 배리어층, 양자 우물층을 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향으로부터 극박막 금속층을 관통하여 반사 전극층 내에 도달하는데, 반사 전극층을 넘지 않는 위치에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED가 제공된다.
본 발명의 제5 관점에 의하면, 설계 파장을 λ로 하는 심자외 LED로서, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층, 다중 양자 장벽층(혹은 전자 블록층), 배리어층, 양자 우물층을 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향으로부터 p형 GaN 컨택트층과 금속층의 계면에 걸쳐 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN층과 상기 p형 GaN 컨택트층의 막두께의 합계값 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED가 제공된다.
본 발명의 제6 관점에 의하면, 설계 파장을 λ로 하는 심자외 LED로서, 반사 전극층과, 극박막 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층, 다중 양자 장벽층(혹은 전자 블록층), 배리어층, 양자 우물층을 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 p형 AlGaN 컨택트층 내에 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향으로부터 p형 AlGaN 컨택트층과 극박막 금속층의 계면에 걸쳐 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 p형 AlGaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED가 제공된다.
본 발명의 제7 관점에 의하면, 설계 파장을 λ로 하는 심자외 LED로서, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층, 다중 양자 장벽층(혹은 전자 블록층), 배리어층, 양자 우물층을 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 넘지 않고 상기 기판 방향에서 상기 p형 GaN 컨택트층의 막두께의 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 GaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED가 제공된다.
본 발명의 제8 관점에 의하면, 상기 제1 관점에 의한 심자외 LED의 제조 방법으로서, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향의 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN층과 상기 p형 GaN 컨택트층의 막두께의 합계값 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과, 상기 적층 구조체 상에 레지스트층을 형성하고 상기 금형의 구조를 전사하는 공정과, 상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정을 갖는 심자외 LED의 제조 방법이 제공된다.
본 발명의 제9 관점에 의하면, 상기 제2 관점에 의한 심자외 LED의 제조 방법으로서, 반사 전극층과, 극박막 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과, 상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 p형 AlGaN 컨택트층 내에 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향의 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과, 상기 적층 구조체 상에 레지스트층을 형성하고 상기 금형의 구조를 전사하는 공정과, 상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정을 갖는 심자외 LED의 제조 방법이 제공된다.
본 발명의 제10 관점에 의하면, 상기 제3 관점에 의한 심자외 LED의 제조 방법으로서, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향으로부터 p형 GaN 컨택트층과 금속층을 관통하여 반사 전극층 내에 도달하는데, 반사 전극층을 넘지 않는 위치에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과, 상기 적층 구조체 상에 레지스트층을 형성하고 상기 금형의 구조를 전사하는 공정과, 상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정과, 반사 전극층을 재증착시키는 공정을 갖는 심자외 LED의 제조 방법이 제공된다.
본 발명의 제11 관점에 의하면, 상기 제4 관점에 의한 심자외 LED의 제조 방법으로서, 반사 전극층과, 극박막 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과, 상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향으로부터 극박막 금속층을 관통하여 반사 전극층 내에 도달하는데, 반사 전극층을 넘지 않는 위치에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과, 상기 적층 구조체 상에 레지스트층을 형성하고 상기 금형의 구조를 전사하는 공정과, 상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정과, 반사 전극층을 재증착시키는 공정을 갖는 심자외 LED의 제조 방법이 제공된다.
본 발명의 제12 관점에 의하면, 상기 제5 관점에 의한 심자외 LED의 제조 방법으로서, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향으로부터 p형 GaN 컨택트층과 금속층의 계면에 걸쳐 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN층과 상기 p형 GaN 컨택트층의 막두께의 합계값 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과, 상기 적층 구조체 중에서 상기 p형 GaN 컨택트층까지 결정 성장시킨 후에 레지스트층을 형성하고, 상기 금형의 구조를 전사하는 공정과, 상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정과, 상기 포토닉 결정 주기 구조 형성 후에 금속층과 반사 전극층을 이 순서로 경사 증착시키는 공정을 갖는 심자외 LED의 제조 방법이 제공된다.
본 발명의 제13 관점에 의하면, 상기 제6 관점에 의한 심자외 LED의 제조 방법으로서, 반사 전극층과, 극박막 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과, 상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 p형 AlGaN 컨택트층 내에 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향으로부터 p형 AlGaN 컨택트층과 극박막 금속층의 계면에 걸쳐 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과, 상기 적층 구조체 중에서 상기 p형 AlGaN 컨택트층까지 결정 성장시킨 후에 레지스트층을 형성하고, 상기 금형의 구조를 전사하는 공정과, 상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정과, 상기 포토닉 결정 주기 구조 형성 후에 극박막 금속층과 반사 전극층을 이 순서로 경사 증착시키는 공정을 갖는 심자외 LED의 제조 방법이 제공된다.
본 발명의 제14 관점에 의하면, 상기 제7 관점에 의한 심자외 LED의 제조 방법으로서, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 넘지 않고 상기 기판 방향에서 상기 p형 GaN 컨택트층의 막두께 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층(혹은 상기 전자 블록층)의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 GaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과, 상기 적층 구조체 중에서 상기 p형 GaN 컨택트층까지 결정 성장시킨 후에 레지스트층을 형성하고, 상기 금형의 구조를 전사하는 공정과, 상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정을 갖는 심자외 LED의 제조 방법이 제공된다.
본 발명에 의하면, 막두께가 얇은 p형 AlGaN층에 포토닉 결정 주기 구조를 마련함으로써 심자외 LED의 LEE를 비약적으로 향상시킬 수 있다.
도 1a의 (a-1), (a-2)는, 본 발명의 제1 실시형태에 의한 p형 GaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 일례를 나타내는 단면도 및 평면도이다.
도 1b의 (b)는, 본 발명의 제1 실시형태에 의한 p형 GaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 표면 실장형 패키지의 구성예를 나타내는 도면이다.
도 1c는, 도 1a의 변형예로서 나타내는 도면이다.
도 1d는, 도 1b의 변형예로서 나타내는 도면이다.
도 2는, 포토닉 결정 주기 구조가 브래그 산란 조건(mλ/neff=2a, 단 neff: 등가 굴절률, a: 주기, m: 차수)을 만족하는 경우 TM광(도 2의 (a)), TE광(도 2의 (b))의 포토닉 밴드 구조를 평면파 전개법으로 구한 일례를 나타내는 도면이다.
도 3은, 포토닉 결정 반사 효과의 모습을 나타내는 상면도(a)와 단면도(b)이다.
도 4a의 (a-1), (a-2)는, 본 발명의 제2 실시형태에 의한 p형 AlGaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 일례를 나타내는 단면도 및 평면도이다.
도 4b의 (b)는, 본 발명의 제2 실시형태에 의한 p형 AlGaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 표면 실장형 패키지의 구성예를 나타내는 도면이다.
도 4c는, 도 4a의 변형예로서 나타내는 도면이다.
도 4d는, 도 4b의 변형예로서 나타내는 도면이다.
도 5는, p형 GaN 컨택트층 포토닉 결정을 이용한 경우의 FDTD법 계산 모델을 나타내는 도면이다.
도 6은, p형 AlGaN 컨택트층 포토닉 결정을 이용한 경우의 FDTD법 계산 모델을 나타내는 도면이다.
도 7a는, 광선 추적법의 계산 모델과 해석 결과를 나타내는 도면이다.
도 7b는, 포토닉 밴드갭의 크기와 반사·투과 효과의 관계 및 심자외 LED에서의 광취출 효율(LEE) 증감률을 FDTD법에 따른 해석으로 구하고, LEE 증감률이 최대가 되는 포토닉 결정의 직경(d), 주기(a) 및 깊이(h)를 얻기 위한 상세한 처리 흐름도이다.
도 8a는 포토닉 결정 근방 전계 분포:x성분을 나타내는 도면으로, (a)는 플랫(Flat)의 경우, (b)는 포토닉 결정 주기 구조를 마련한 경우의 Ex, (c)는 포토닉 결정 주기 구조를 마련한 경우의 Ex에 관한 계산 결과를 나타내는 도면이다.
도 8b는, 도 8a에 대응하는 포토닉 결정 근방 전계 분포:y성분을 나타내는 도면이다.
도 8c는, 도 8a에 대응하는 포토닉 결정 근방 전계 분포:z성분을 나타내는 도면이다.
도 8d는, 포토닉 결정 공공의 깊이 방향 중간점과 수직 교차하는 수평면 내에서 전계 분포의 합계 성분을 나타내는 도면이다.
도 9는, FDTD법에 따른 LEE 증감률의 해석 결과를 나타내는 도면이다.
도 10은, FDTD법과 광선 추적법의 크로스 시뮬레이션에 따른 LEE 해석 결과를 나타내는 도면이다.
도 11은, 포토닉 결정 주기 구조의 가공 프로세스의 일례를 나타내는 도면이다.
도 12a의 (a-1), (a-2)는, 본 발명의 제4 실시형태에 의한 p형 GaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 일례를 나타내는 단면도 및 평면도이다.
도 12b의 (b)는, 본 발명의 제4 실시형태에 의한 p형 GaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 표면 실장형 패키지의 구성예를 나타내는 도면이다.
도 13은, p형 GaN 포토닉 결정을 이용한 경우의 FDTD법 계산 모델을 나타내는 도면이다.
도 14는, (a) LEE의 증감률(Enhancement of LEE), (b) 광취출 효율, (c) 방사 패턴(Radiation Pattern)의 해석 결과이다.
도 15a는, 포토닉 결정의 깊이 120nm의 단면에서의 전계 강도 분포이다.
도 15b는, 포토닉 결정의 깊이 140nm의 단면에서의 전계 강도 분포이다.
도 15c는, 포토닉 결정의 깊이 160nm의 단면에서의 전계 강도 분포이다.
도 16a의 (a-1), (a-2)는, 본 발명의 제5 실시형태에 의한 p형 GaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 일례를 나타내는 단면도 및 평면도이다.
도 16b의 (b)는, 본 발명의 제5 실시형태에 의한 p형 GaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 표면 실장형 패키지의 구성예를 나타내는 도면이다.
도 17은, p형 GaN 포토닉 결정을 이용한 경우의 FDTD법 계산 모델을 나타내는 도면이다.
도 18은, (a) LEE의 증감률(Enhancement of LEE), (b) 광취출 효율, (c) 방사 패턴(Radiation Pattern)의 해석 결과이다.
도 19a의 (a-1), (a-2)는, 본 발명의 제6 실시형태에 의한 p형 AlGaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 일례를 나타내는 단면도 및 평면도이다.
도 19b는, 본 발명의 제6 실시형태에 의한 p형 AlGaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 표면 실장형 패키지의 구성예를 나타내는 도면이다.
도 20은, p형 AlGaN 포토닉 결정을 이용한 경우의 FDTD법 계산 모델을 나타내는 도면이다.
도 21은, (a) LEE의 증감률(Enhancement of LEE), (b) 광취출 효율, (c) 방사 패턴(Radiation Pattern)의 해석 결과이다.
도 22a의 (a-1), (a-2)는, 본 발명의 제7 실시형태에 의한 p형 GaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 일례를 나타내는 단면도 및 평면도이다.
도 22b는, 본 발명의 제7 실시형태에 의한 p형 GaN 컨택트층 포토닉 결정을 이용한 심자외 LED 구조의 표면 실장형 패키지의 구성예를 나타내는 도면이다.
도 23은, p형 GaN 포토닉 결정을 이용한 경우의 FDTD법 계산 모델을 나타내는 도면이다.
도 24는, (a) LEE의 증감률(Enhancement of LEE), (b) 광취출 효율, (c) 방사 패턴(Radiation Pattern)의 해석 결과이다.
이하, 본 발명의 실시형태에 의한 심자외 LED에 대해 도면을 참조하면서 상세하게 설명한다.
(제1 실시형태)
본 발명의 제1 실시형태에 관한 심자외 LED로서, 설계 파장(λ)을 280nm로 하는 AlGaN계 심자외 LED의 구조(단면도와 평면도)를 도 1a의 (a-1), (a-2)에 나타낸다. 도 1b의 (b)는 표면 실장형 패키지에 탑재한 심자외 LED이다.
구체적으로 도 1a의 (a-1)의 단면도의 위부터 차례대로 사파이어 기판(1), AlN 버퍼층(2), n형 AlGaN층(3), 배리어층(4), 양자 우물층(5), 배리어층(6), 다중 양자 장벽층(MQB)(7), p형 AlGaN층(투명 p형 AlGaN층)(8), p형 GaN 컨택트층(9), Ni층(10), Au 반사 전극층(11)을 가진다. 그리고, p형 AlGaN층(8)의 막두께가 100nm 이내이고, p형 GaN 컨택트층(9)과 p형 AlGaN층(8)의 계면을 포함하며, 기판 방향에서 p형 AlGaN층을 넘지 않는 범위 내에 포토닉 결정 주기 구조(100)를 마련하고, 포토닉 결정 주기 구조(100)는 공공(空孔)(기둥형 구조, 홀)(101(h))을 설치하고 포토닉 밴드갭을 가짐으로써 파장(λ)의 광을 반사하는 반사형 포토닉 결정 주기 구조이다. 또, 포토닉 결정 주기 구조를 p형 GaN 컨택트층(9) 내에만 형성하면, 광이 p형 GaN 컨택트층에서 흡수되기 때문에 바람직하지 않다. 또, 다중 양자 장벽층(MQB)(7)은 전자 블록층이어도 된다. 이하의 실시형태에서도 동일하다.
도 1a의 (a-2)에 xy 평면도로서 도시된 바와 같이, 반사형 포토닉 결정 주기 구조(100)는, 원기둥 등의 형상의 p형 AlGaN층이나 p형 GaN 컨택트층보다 굴절률이 작은 공기 등의 반경이 R의 원을 단면으로 하는 공공(101(h))이 x방향 및 y방향을 따라 주기(a)로 삼각 격자 형상으로 형성된 홀 구조를 가진다. 또한, 공공(101(h))은 p형 AlGaN층(8)과 다중 양자 장벽층(7)의 계면을 넘지 않는 구조이고, 공공(101(h))의 기판 방향의 단면과 양자 우물층(5)까지의 거리(G)가 배리어층(6)과 다중 양자 장벽층(7)의 막두께의 합계값 이상 80nm 이내의 범위에 있다. 나아가 반사형 포토닉 결정 주기 구조(100)의 깊이(h)가 p형 AlGaN층(8)과 p형 GaN 컨택트층(9)의 막두께의 합계값 이내이다.
또, 디바이스 제조 프로세스 상의 다른 방법이라는 관점에서 본 본 실시형태의 변형예로서, 도 1c의 (a-1), (a-2), 도 1d에 도시된 바와 같이, 기둥형 구조체(101(h))는 Ni층(10)을 관통하여 Au 반사 전극층(11) 내에 도달하지만 Au 반사 전극층(11)과 공기의 계면에는 도달하지 않는 구조이어도 된다.
상기 구조에서는, 양자 우물층(5)에서 발광한 파장(λ)의 심자외광은 TE광과 TM광이 전체방향으로 방사되어 타원 편광하면서 매질 중을 전반(傳搬) 한다. 양자 우물층(5)의 근방에 마련된 포토닉 결정 주기 구조(100)가 단면(端面)에서 다른 굴절률을 갖는 p형 AlGaN층(8)과 공기를 2개의 구조체로서 형성되고, 공공의 반경(R)과 주기(a)의 비인 R/a=0.4로 하였을 때, 상기 포토닉 결정의 충전율(f)은 다음 식으로 계산되어 f=2π/30.5×(R/a)2=0.58이 된다.
그리고, 공기의 굴절률 n1=1.0, p형 AlGaN의 굴절률 n2=2.583, f=0.58에 의해 등가 굴절률(neff)은 다음 식으로 계산되어 neff=(n2 2+(n1 2-n2 2)×f)0.5=1.838이 얻어진다.
그리고, 발광 파장 λ=280nm로 하면, 이 포토닉 결정 주기 구조가 브래그 산란 조건(mλ/neff=2a, 단 neff: 등가 굴절률, a: 주기, m: 차수)을 만족하는 경우의 TM광, TE광의 포토닉 밴드 구조를 평면파 전개법으로 구하면 도 2가 얻어진다.
도 2의 (a)에 도시된 바와 같이 TM광에서는 포토닉 밴드갭(PBG)이 관측되지 않지만, 도 2의 (b)에 도시된 바와 같이 TE광에서는 제1 포토닉 밴드(ω1TE)와 제2 포토닉 밴드(ω2TE) 사이에 큰 PBG가 관측되었다.
또, R/a=0.4는 발명자 자신이 발명하여 국제출원 PCT/JP2015/071453호(선행기술 1)에 기재한 「R/a의 크기, PBG의 크기, 광취출 효율 증감률이 각각 비례한다」는 원리로부터 채용한 값이다.
본 실시형태에서는, 포토닉 결정의 위치가 양자 우물층에 가까워짐에 따라 주기가 선행기술 1 등에서의 300nm이어도 깊이를 300nm로 할 필요가 없고, 60nm 정도의 얕은 깊이에서도 선행기술 1 등의 구조 이상의 반사 효과를 얻을 수 있다. 또한, 차수(m)가 취할 수 있는 범위도 넓어졌다. 또, m이 작아지면 주기도 작아진다.
도 3은, 포토닉 결정 반사 효과의 모습을 나타내는 도면이다. 도 3의 (a), (b)에 도시된 바와 같이, 양자 우물층의 근방에 설치된 포토닉 결정 주기 구조에 모든 방향으로부터 입사한 TE광은 AR1로 나타내는 바와 같이 브래그 산란 조건을 완전히 만족하기 위해 이 면 내에서 산란되어 기판의 방향으로 반사된다. 한편, TM광은 점선(AR2)으로 나타내는 바와 같이 PBG가 없기 때문에 깊이 방향으로 브래그 산란되는 일은 없다. 따라서, 입사한 광이 p형 GaN 컨택트층에서 흡수·소실되지 않는다.
따라서, 본 실시형태에 의한 심자외 LED에 의하면, 포토닉 결정 주기 구조를 마련하는 대상이 되는 층에서 포토닉 결정 주기 구조를 마련하는 위치를 연구함으로써, 결정을 형성하는 층을 두껍게 하지 않고 백탁을 억제하면서 반사 효과를 증대시킴으로써 큰 광취출 효율을 얻을 수 있다.
(제2 실시형태)
다음에, 본 발명의 제2 실시형태에 관한 심자외 LED로서, 설계 파장(λ)을 280nm로 하는 AlGaN계 심자외 LED의 구조를 도 4a의 (a-1), (a-2)에 나타낸다. 도 4a의 (a-1)은 단면도, (a-2)는 평면도이다. 도 4b는 표면 실장형 패키지에 탑재한 심자외 LED이다. 구체적으로 도 4a의 (a-1)의 위부터 차례대로 사파이어 기판(1), AlN 버퍼층(2), n형 AlGaN층(3), 배리어층(4), 양자 우물층(5), 배리어층(6), 다중 양자 장벽층(MQB)(7), p형 AlGaN 컨택트층(투명 p형 AlGaN 컨택트층)(8a), 극박막 Ni층(10a), Al 반사 전극층(11a)을 가진다.
그리고, p형 AlGaN 컨택트층(8a)의 막두께가 100nm 이내이고, p형 AlGaN 컨택트층(8a)에 기판 방향에서 p형 AlGaN층을 넘지 않는 범위 내에 포토닉 결정 주기 구조(100)를 마련하며, 포토닉 결정 주기 구조(100)는 공공(기둥형 구조체, 홀)(101(h))을 설치하고 포토닉 밴드갭을 가짐으로써 파장(λ)의 광을 반사하는 반사형 포토닉 결정 주기 구조이다.
또한, 도 4a의 (a-1), (a-2), 도 4b의 변형예를 도 4c의 (a-1), (a-2) 및 도 4d에 나타낸다. 이 구조는, 포토닉 결정 주기 구조의 공공의 두께 방향의 깊이를 기판과는 반대측 방향으로 극박막 금속층을 관통하여 반사 전극층 내에 도달하지만 반사 전극층을 관통시키지 않는 범위까지 연장한 구조이다.
그 밖의 포토닉 결정 주기 구조의 상세 및 평면파 전개법으로 포토닉 밴드 구조로부터 TE광 및 TM광의 모습을 관측하는 것에 관해서는 제1 실시형태와 동일하다. 이 경우, 포토닉 결정 주기 구조에 입사한 광은 면 내에서 산란되어 기판의 방향으로 반사되기 때문에 Al 반사 전극(반사율 90%)에 흡수·소실되는 일은 없다.
그래서, 실제로 계산 모델을 작성하여 FDTD법으로 광취출 효율 증감률과 포토닉 결정 근방의 전계 분포(Ex, Ey, Ez) 성분을 해석하여 포토닉 결정 주기 구조의 반사 효과를 검증하였다.
도 5에 p형 GaN 컨택트층의 포토닉 결정 계산 모델(제1 실시형태), 도 6에 p형 AlGaN 컨택트층의 계산 모델(제2 실시형태)을 각각 나타낸다.
또한, 광취출 효율(LEE)을 구하기 위해 계산 모델을 작성하여 광선 추적법으로 해석하였다(도 7a 참조). 도 7a의 (a-1)은 pGaN 컨택트의 계산 모델이다. 도 7a의 (a-2)는 해석 결과로 방사 패턴이다. 도 7a의 (b)에 모델의 상세와 해석 결과인 광취출 효율을 나타내었다. 도 7a의 (c-1)은 pAlGaN 컨택트의 계산 모델이다. 도 7a의 (c-2)는 해석 결과로 방사 패턴이다.
도 7b는, 포토닉 밴드갭의 크기와 반사·투과 효과의 관계 및 심자외 LED에서의 광취출 효율(LEE) 증감률을 FDTD법에 따른 해석으로 구하고, LEE 증감률이 최대가 되는 포토닉 결정의 직경(d), 주기(a) 및 깊이(h)를 얻기 위한 상세한 처리 흐름을 나타내는 도면이다.
(단계 S01)
주기 구조 파라미터인 주기(a)와 구조체의 반경(R)의 비(R/a)를 가결정한다.
(단계 S02)
상기 구조체의 각각의 굴절률(n1, n2) 및 이들과 R/a로부터 평균 굴절률(nav)을 산출하고, 이를 브래그 조건의 식에 대입하여 차수(m)마다의 주기(a)와 반경(R)을 얻는다.
(단계 S03)
R/a 및 파장(λ)과 상기 굴절률(n1, n2)로부터 얻어지는 각 구조체의 유전율(ε1 및 ε2)을 이용한 평면파 전개법에 의해 TE광의 포토닉 밴드 구조를 해석한다.
(단계 S04)
TE광의 제1 포토닉 밴드와 제2 포토닉 밴드 사이의 PBG가 최대가 되는 R/a를 상기 가결정의 R/a 값을 바꾸어 반복하여 행하는 해석에 의해 결정한다.
(단계 S05)
PBG를 최대로 하는 R/a에 대해 브래그 조건의 차수(m)에 따른 개별 주기(a) 및 반경(R)과 임의의 주기 구조의 깊이(h)를 변수로서 행하는 FDTD법에 따른 시뮬레이션 해석에 의해, 상기 파장(λ)에 대한 광취출 효율을 구한다.
(단계 S06)
FDTD법에 따른 시뮬레이션을 반복하여 행함으로써, 파장(λ)에 대한 광취출 효율이 최대가 되는 브래그 조건의 차수(m)와, 그 차수(m)에 대응하는 주기 구조 파라미터의 주기(a), 반경(R) 및 깊이(h)를 결정한다.
상기와 같은 발명자의 앎에 기초하여, 우선 브래그 산란 조건의 차수 m=4, R/a=0.4에서의 공공의 직경, 주기를 구하고, 포토닉 결정 주기 구조 중의 공공의 단면으로부터 양자 우물층까지의 거리를 50nm~80nm 및 공공의 깊이를 40~60nm 사이에서 변화시켜 해석하였다. 해석 결과를 표 1, 표 2에 기재한다.
Figure 112017046621450-pct00001
Figure 112017046621450-pct00002
표 1에 나타내는 바와 같이, pAlGaN 단층의 경우, pGaN 단층의 경우 및 pGaN/pAlGaN 2층의 경우에서의 LEE의 해석 결과가 나타나 있다.
또한, 표 2에는 차수(m)를 변화시킨 경우에서의 LEE의 해석 결과가 나타나 있다.
또, 이하의 설명에서 pAlGaN: p형 AlGaN 컨택트층의 포토닉 결정, pGaN: p형 GaN 컨택트층의 포토닉 결정, 플랫(Flat): 포토닉 결정 주기 구조가 없는 구조, PhC 깊이(Depth) 40nm: 공공의 깊이가 40nm, 출력(Power): FDTD법의 출력값, Flat LEE%: 광선 추적법의 LEE 계산값, Enhanced: Flat의 출력값에 대한 PhC 출력값의 LEE 증감률, PhC LEE%: 포토닉 결정의 LEE%에서 Flat LEE%×(Enhanced+100%), m4: 차수 m=4, G50nm: 공공의 단면으로부터 양자 우물층까지의 거리가 50nm, 직경(Diameter): 공공의 직경, 주기(Period): 포토닉 결정의 주기라고 정의한다.
포토닉 결정 주기 구조의 반사 효과의 실증으로서, 특히 p형 GaN 컨택트층의 포토닉 결정에서 가장 증감률이 높았던 m=3(직경: 183nm, 주기: 228nm, 깊이: 60nm)의 포토닉 결정 근방의 전계 분포를 관측하였다. 도 8a는 전계 분포 Ex 성분으로, 도 8a의 (a)가 플랫(Flat), 도 8a의 (b)가 포토닉 결정 주기 구조(포토닉 결정 주기 구조를 도시하지 않음), 도 8a의 (c)가 포토닉 결정 주기 구조(포토닉 결정 주기 구조를 도시)이다. 각각은 단면 구조의 전계 분포를 나타내고 있다. 단, 알기 쉽도록 도 8a의 (c), 도 8a의 (b)에서는 포토닉 결정 주기 구조를 제거한다.
또, 각각의 도면의 우측에는 실험 결과를 알기 쉽도록 간단한 전계의 범례를 나타내었다. 또한, 각 층의 경계를 나타냄과 동시에 각 층의 명칭을 부기하였다.
Flat에서는 p형 GaN 컨택트층과 Ni층의 부분에 강도가 높은 전계 성분 Ex가 관측되는 것에 반해(도 8a의 (a)), 포토닉 결정 주기 구조를 마련한 구조에서는 p형 GaN 컨택트층과 Ni층의 부분(도 8a의 (b)의 A1, 도 8a의 (c)의 A2 영역 참조)에 강도가 높은 전계 성분 Ex는 관측되지 않는다.
이 결과는, 포토닉 결정 주기 구조를 마련한 구조에서는 p형 GaN 컨택트층과 Ni층의 부분에서의 포토닉 결정에 의한 반사 효과가 얻어지는 것을 실증하고 있다. 도 8b의 전계 분포의 Ey 성분 및 도 8c의 전계 분포의 Ez 성분에서도 도 8a의 Ex 성분과 동일한 현상이 관측되었다(A3, A4의 영역 참조).
나아가 전계 분포 Ex, Ey, Ez의 합계 성분인 Etotal에 대해, 포토닉 결정 공공의 깊이 방향의 중간점에서 이 공공에 대해 수직으로 교차하는 수평면의 전계 분포를 관측하였다(도 8d 참조).
도 8d의 (a)가 Flat의 전계 분포 Etotal이고, 도 8d의 (b)가 포토닉 결정 중심부의 전계 분포 Etotal이다. 도 8d의 (a)의 Flat에서는, 전계가 외측으로 향하여 강약(색의 농담)을 반복하여 전반하고 있다.
이에 반해, 도 8d의 (b)의 포토닉 결정을 마련한 구조에서는 각 공공 사이에 전계가 체류하여 특히 중심 부분에서 색이 진하게(도면 중에서는 하얗게 표시) 표시되어 있다. 이는 이 부분에서 브래그 산란이 유발되어 정재파를 형성하는 모습을 나타낸다. 그리고, 그 직후에 기판의 방향으로 광이 반사되어 간다.
따라서, 이 해석 결과는 도 3을 참조하여 설명한 바와 같이, 『양자 우물층의 근방에 마련된 포토닉 결정 주기 구조에 모든 방향으로부터 입사한 TE광은, 브래그 산란 조건을 완전히 만족하기 위해 이 면 내에서 산란되어 기판의 방향으로 반사된다』는 물리 현상을 잘 설명하고 있다.
FDTD법에 따른 LEE 증감률의 해석 결과를 도 9에 나타낸다.
도 9의 (a)가 p형 AlGaN 컨택트층, 도 9의 (b)가 p형 GaN 컨택트층의 포토닉 결정의 LEE 증감률이다. 특징적인 현상으로서, 공공의 단면으로부터 양자 우물층까지의 거리 60nm에서는 모든 깊이에서 극대값이 얻어지는 것이다. 또한, 도 9의 (c)에 양자 우물층까지의 거리 60nm, 공공의 깊이 60nm로 이루어지는 p형 GaN 컨택트층의 포토닉 결정 주기 구조와 그 Flat, 마찬가지로 p형 AlGaN 컨택트층의 포토닉 결정 주기 구조와 그 Flat의 방사 패턴을 나타낸다. 포토닉 결정 주기 구조를 갖는 것이 Flat에 대해 정면 방향(각도 0~10°)으로의 출력값이 특히 증대한다.
또한, FDTD법과 광선 추적법의 크로스 시뮬레이션으로 얻어진 광취출 효율(LEE)의 해석 결과를 도 10에 나타낸다. 도 10의 (a)는, p형 GaN 컨택트층 및 p형 AlGaN 컨택트층에 마련된 포토닉 결정에 관해 양자 우물층까지의 거리가 60nm인 광취출 효율을 나타내고 있다. 이 결과로부터, 포토닉 결정 주기 구조(홀)의 깊이(Depth)(h)와 LEE의 비례 관계가 관측된다. 또한, 도 10의 (b)는 LEE의 차수(m)의 의존성을 나타내고 있다. 차수 m=3 혹은 4의 LEE가 가장 큰 것을 알 수 있다. 이들 결과는 발명자의 기출원에서 설명한 경향과 일치하기 때문에 시뮬레이션의 정당성이 실증되었다.
이상의 결과로부터, 본 발명의 실시형태에 의하면, 포토닉 결정 주기 구조의 위치를 양자 우물 구조에 가깝게 함으로써 포토닉 결정 주기 구조의 반사 효과는 p형 AlGaN 컨택트층의 포토닉 결정 주기 구조에서 2배, p형 GaN 컨택트층의 포토닉 결정 주기 구조에서 3배 강한 광취출 효율이 얻어지는 것을 알 수 있다.
(제3 실시형태)
본 발명의 제3 실시형태에 관한 심자외 LED의 반사형 포토닉 결정 주기 구조를 가공하는 제조 방법에 대해 상세를 설명한다. 도 11은, 포토닉 결정 주기 구조 가공 프로세스의 일례를 나타내는 도면이다.
포토닉 결정의 가공에는 나노 임프린트 리소그래피 기술을 이용한다. p형 GaN 컨택트층(209)의 표면은 볼록방향으로 100μm 이상의 휨이 있으므로, 금형은 수지 몰드(200)에서 대응한다. 또한, 건식 에칭시에 수직에 가깝고 홀의 직경을 정확하게 유지하기 위해 2층 레지스트를 사용한다.
구체적으로 p형 GaN 컨택트층(209)까지 적층된 심자외 LED 적층 구조체를 갖는 웨이퍼에 있어서, p형 GaN 컨택트층(209)의 표면에 하층 레지스트(211)를 스핀 코팅한다. 다음에, Si 함유의 상층 레지스트(210)를 스핀 코팅하여 2층 레지스트를 형성한다(도 11의 (a) 참조).
상층 레지스트에 대해, 소정의 포토닉 결정 주기 구조의 반전 패턴을 갖는 수지 몰드(200)로 눌러 UV 경화시켜 포토닉 결정 패턴(212)을 상층 레지스트(210)에 전사한다(도 11의 (b) 참조). 다음에 산소 플라즈마로 상층 레지스트(210)를 에칭하여 마스크(213)를 형성한다(도 11의 (c) 참조). 그리고, 이 마스크(213)를 ICP 플라즈마로 p형 AlGaN층(208)을 넘지 않는, 포토닉 결정 패턴(홀)(212)의 단면으로부터 양자 우물층(205)까지의 거리가 배리어층(206)과 다중 양자 장벽층(207)의 막두께의 합계값 이상 80nm 이내의 위치까지 에칭하여, 홀의 깊이가 p형 AlGaN층(208)과 p형 GaN 컨택트층(209)의 막두께의 합계값 이내인 형상으로 가공한다(도 11의 (d) 참조). 마지막으로 잔존한 하층 레지스트(211)를 세정하여 청정한 면을 내민다.
또, 금속층 및 반사 전극층은 포토닉 결정 패턴 형성 후 GaN 또는 AlGaN의 결정 재성장을 행하고 그 위에 형성하는 등으로 도 1a, 도 4a, 도 12a 또는 도 22a에 도시된 구조를 형성한다. 또는, 금속층 및 반사 전극층까지 형성 후에 포토닉 결정 패턴을 형성하고, 그 위에 Au 또는 Al 등 반사 전극층을 재증착시키는 등으로 도 1c 또는 도 4c에 도시된 구조를 형성한다. 혹은, p형 GaN 컨택트층 또는 p형 AlGaN 컨택트층을 형성 후에 포토닉 결정 패턴을 형성하고, 그 위에 경사 증착법으로 금속층 및 반사 전극층을 형성하는 등으로 도 16a 또는 도 19a에 도시된 구조를 형성한다.
경사 증착법에 의하면, 금속층 및 반사 전극층을 포토닉 결정 패턴의 홀 내에 형성하지 않고 p형 GaN 컨택트층 또는 p형 AlGaN 컨택트층의 표면에 금속층 및 반사 전극층을 적층하는 것이 가능하다.
(제4 실시형태)
다음에, 본 발명의 제4 실시형태에 관한 심자외 LED로서 설계 파장(λ)을 280nm로 하는 AlGaN계 심자외 LED의 구조를 도 12a의 (a-1), (a-2)에 나타낸다. 도 12a의 (a-1)은 단면도, 도 12a의 (a-2)는 평면도이다. 도 12b는 표면 실장형 패키지에 탑재한 심자외 LED이다.
이 LED는 제1 실시형태에 있는 심자외 LED의 적층 박막 구조와 동일하지만, p형 GaN 컨택트층(9)의 막두께가 200nm로 다르다. 이는 디바이스 제조 프로세스 상 p형 GaN 컨택트층을 두껍게 적층함으로써 표면의 평탄성을 얻기 위해서이다.
그리고, p형 GaN 컨택트층(9)과 p형 AlGaN층(8)의 계면을 포함하고, 기판 방향에서 p형 AlGaN층을 넘지 않는 범위 내에 포토닉 결정 주기 구조(100)를 마련하며, 포토닉 결정 주기 구조(100)는 공공(기둥형 구조, 홀)(101(h))을 설치하고 포토닉 밴드갭을 가짐으로써 파장(λ)의 광을 반사하는 반사형 포토닉 결정 주기 구조이다.
또한, 공공(101(h))은 p형 AlGaN층(8)과 다중 양자 장벽층(7)의 계면을 넘지 않는 구조이며, 공공(101(h))의 기판 방향의 단면과 양자 우물층(5)까지의 거리(G)가 배리어층(6)과 다중 양자 장벽층(7)의 막두께의 합계값 이상 80nm 이내에 있다. 나아가 반사형 포토닉 결정 주기 구조(100)의 깊이(h)는, p형 AlGaN층(8)과 p형 GaN 컨택트층(9)의 막두께의 합계값 이내이다.
상기 구조를 반영한 계산 모델을 작성하여 FDTD법 및 광선 추적법을 병용하여 광취출 효율 증감률(Enhancement of LEE) 및 광취출 효율(LEE)을 계산하였다. 도 13에 상기 p형 GaN 컨택트층의 포토닉 결정 계산 모델을 나타낸다. 그리고, 해석 결과를 표 3, 도 14의 (a) LEE의 증감률(Enhancement of LEE), (b) 광취출 효율, (c) 방사 패턴(Radiation Pattern)에 나타낸다.
Figure 112017046621450-pct00003
도 14의 (a)의 광취출 효율 증감률에서는, 공공의 단면으로부터 양자 우물층까지의 거리 50nm에서는 모든 깊이에서 Flat에 대한 강도가 2.5배 이상의 극대값이 얻어진다. 또한, 도 14의 (c)의 방사 패턴에서는, 포토닉 결정 주기 구조를 갖는 것이 Flat에 대해 정면 방향(각도 0~10°)으로의 출력값이 증대한다. 한편, 도 14의 (b)의 FDTD법과 광선 추적법의 크로스 시뮬레이션으로 얻어진 광취출 효율에서는 포토닉 결정의 깊이가 커짐에 따라 약간 감소로 되어 있다. 그래서, 포토닉 결정의 깊이 120nm, 140nm, 160nm의 단면에서의 전계 강도 분포를 비교해 보았다.
도 15a는, 포토닉 결정의 깊이 120nm의 단면에서의 전계 강도 분포이다. 도 15b는, 포토닉 결정의 깊이 140nm의 단면에서의 전계 강도 분포이다. 도 15c는, 포토닉 결정의 깊이 160nm의 단면에서의 전계 강도 분포이다. 도 15a에서 도 15c(전계 강도 분포)로부터, 어떤 깊이에서도 포토닉 결정에 침입한 광(전계)은 포토닉 결정의 최심부까지 도달하는 것을 알 수 있다. 그리고, 깊이가 커짐에 따라 광(전계)이 p형 GaN 컨택트층에 침입하다가 거기서 광이 흡수·소실되는 것을 이유로서 생각할 수 있다.
따라서, p형 GaN 컨택트층에 포토닉 결정을 형성하는 경우, 포토닉 결정의 깊이를 얕게 하기 위해서도 p형 GaN 컨택트층의 막두께는 얇은 것이 바람직하다.
(제5 실시형태)
다음에, 본 발명의 제5 실시형태에 관한 심자외 LED로서 설계 파장(λ)을 280nm로 하는 AlGaN계 심자외 LED의 구조를 도 16a의 (a-1), (a-2)에 나타낸다. 도 16a의 (a-1)은 단면도, 도 16a의 (a-2)는 평면도이다. 도 16b는 표면 실장형 패키지에 탑재한 심자외 LED이다.
상기 LED는 제4 실시형태에 있는 심자외 LED의 적층 박막 구조와 동일하지만, p형 GaN 컨택트층(9)의 막두께가 150nm로 다르다. 이는 디바이스 제조 프로세스 상의 다른 방법이라는 관점에서 본 변형예가 된다.
그리고, p형 GaN 컨택트층(9)과 p형 AlGaN층(8)의 계면을 포함하고, 기판 방향에서 p형 AlGaN층을 넘지 않는 범위 내에 포토닉 결정 주기 구조(100)를 마련하며, 포토닉 결정 주기 구조(100)는 공공(기둥형 구조, 홀)(101(h))을 설치하고 포토닉 밴드갭을 가짐으로써 파장(λ)의 광을 반사하는 반사형 포토닉 결정 주기 구조이다.
또한, 공공(101(h))은 p형 AlGaN층(8)과 다중 양자 장벽층(7)의 계면을 넘지 않지만 p형 GaN 컨택트층(9)과 Ni층(10)의 계면에 도달한 구조이며, 공공(101(h))의 기판 방향의 단면과 양자 우물층(5)까지의 거리(G)가 배리어층(6)과 다중 양자 장벽층(7)의 막두께의 합계값 이상 80nm 이내에 있다. 나아가 반사형 포토닉 결정 주기 구조(100)의 깊이(h)는, p형 AlGaN층(8)과 p형 GaN 컨택트층(9)의 막두께의 합계값 이내이다.
상기 구조를 반영한 계산 모델을 작성하여 FDTD법 및 광선 추적법을 병용하여 광취출 효율 증감률(Enhancement of LEE) 및 광취출 효율(LEE)을 계산하였다. 도 17에 상기 p형 GaN 컨택트층의 포토닉 결정 계산 모델을 나타낸다. 그리고, 해석 결과를 표 4, 도 18의 (a) Enhancement of LEE, 도 18의 (b) 광취출 효율, 도 18의 (c) 방사 패턴(Radiation Pattern)에 나타낸다.
Figure 112017046621450-pct00004
도 18의 (a)의 광취출 효율 증감률에서는, 양자 우물층(5)으로부터 60nm의 거리에서 Flat에 대한 강도가 2.5배 이상의 극대값이 얻어진다. 또한, 도 18의 (b)의 광취출 효율에서도 15.7%의 극대값이 얻어진다. 나아가 방사 패턴에서는 축상(0~10°)의 출력이 Flat에 대해 증대한다.
(제6 실시형태)
다음에, 본 발명의 제6 실시형태에 관한 심자외 LED로서 설계 파장(λ)을 280nm로 하는 AlGaN계 심자외 LED의 구조를 도 19a의 (a-1), (a-2)에 나타낸다. 도 19a의 (a-1)은 단면도, 도 19a의 (a-2)는 평면도이다. 도 19b는 표면 실장형 패키지에 탑재한 심자외 LED이다.
상기 LED는 제2 실시형태에 있는 심자외 LED의 적층 박막 구조와 동일하지만, 디바이스 제조 프로세스 상의 다른 방법이라는 관점에서 본 변형예가 된다.
그리고, p형 AlGaN 컨택트층(8a)의 막두께가 100nm 이내이고, p형 AlGaN 컨택트층(8a)에 기판 방향에서 p형 AlGaN 컨택트층을 넘지 않는 범위 내에 포토닉 결정 주기 구조(100)를 마련하며, 포토닉 결정 주기 구조(100)는 공공(기둥형 구조, 홀)(101(h))을 설치하고 포토닉 밴드갭을 가짐으로써 파장(λ)의 광을 반사하는 반사형 포토닉 결정 주기 구조이다.
또한, 공공(101(h))은 p형 AlGaN 컨택트층(8a)과 다중 양자 장벽층(7)의 계면을 넘지 않지만 p형 AlGaN 컨택트층(8a)과 극박막 Ni층(10a)의 계면에 도달한 구조이며, 공공(101(h))의 기판 방향의 단면과 양자 우물층(5)까지의 거리(G)가 배리어층(6)과 다중 양자 장벽층(7)의 막두께의 합계값 이상 80nm 이내에 있다. 나아가 반사형 포토닉 결정 주기 구조(100)의 깊이(h)는 p형 AlGaN 컨택트층(8a)의 막두께 이내이다.
상기 구조를 반영한 계산 모델을 작성하여 FDTD법 및 광선 추적법을 병용하여 광취출 효율 증감률(Enhancement of LEE) 및 광취출 효율(LEE)을 계산하였다. 도 20에 상기 p형 AlGaN 컨택트층의 포토닉 결정 계산 모델을 나타낸다. 그리고, 해석 결과를 표 5, 도 21의 (a) Enhancement of LEE, 도 21의 (b) LEE, 도 21의 (c) 방사 패턴(Radiation Pattern)에 나타낸다.
Figure 112017046621450-pct00005
도 21의 (a)의 광취출 효율 증감률에서는, 양자 우물층(5)으로부터 50nm의 거리에서 Flat에 대한 강도가 1.75배로 극대값이 얻어진다. 또한, 도 21의 (b)의 광취출 효율에서는 23.0%의 극대값이 얻어진다. 나아가 도 21의 (c)의 방사 패턴에서는 축상(0~10°)의 출력이 Flat에 대해 증대한다.
(제7 실시형태)
다음에, 본 발명의 제7 실시형태에 관한 심자외 LED로서 설계 파장(λ)을 280nm로 하는 AlGaN계 심자외 LED의 구조를 도 22a의 (a-1), (a-2)에 나타낸다. 도 22a의 (a-1)은 단면도, 도 22a의 (a-2)는 평면도이다. 도 22b는 표면 실장형 패키지에 탑재한 심자외 LED이다.
상기 LED는 제1 실시형태 및 제4 실시형태에 있는 심자외 LED의 적층 박막 구조와 동일하지만, 포토닉 결정 주기 구조(100)를 마련하는 위치가 다르다. 이는 디바이스 제조 프로세스 상의 다른 방법이라는 관점에서 본 변형예가 된다.
기판 방향에서 p형 GaN 컨택트층(9)과 p형 AlGaN층(8)의 계면을 넘지 않고 p형 GaN 컨택트층(9)의 막두께 범위 내에 포토닉 결정 주기 구조(100)를 마련하며, 포토닉 결정 주기 구조(100)는 공공(기둥형 구조, 홀)(101(h))을 설치하고 포토닉 밴드갭을 가짐으로써 파장(λ)의 광을 반사하는 반사형 포토닉 결정 주기 구조이다.
또한, 공공(101(h))은 p형 GaN 컨택트층(9)과 Ni층(10)의 계면을 넘지 않고, 공공(101(h))의 기판 방향의 단면과 양자 우물층(5)까지의 거리(G)가 배리어층(6)과 다중 양자 장벽층(7)의 막두께의 합계값 이상 80nm 이내에 있다. 나아가 반사형 포토닉 결정 주기 구조(100)의 깊이(h)는 p형 GaN 컨택트층(9)의 막두께 이내이다.
상기 구조에 있어서, 양자 우물층(5)에서 발광한 파장(λ)의 심자외광은 TE광과 TM광이 전체방향으로 방사되어 타원 편광하면서 매질 중을 전반한다. 양자 우물층(5)의 근방에 마련된 포토닉 결정 주기 구조(100)는 p형 GaN 컨택트층(9)의 막두께 내에 마련되기 때문에, 단면에서는 p형 GaN 컨택트층(9)과 공기의 2개의 다른 굴절률을 갖는 구조체로서 형성되고, 공공의 반경(R)과 주기(a)의 비인 R/a=0.4로 하였을 때, 상기 포토닉 결정의 충전율(f)은 다음 식으로 계산되어 f=2π/30.5×(R/a)2=0.58이 된다.
그리고, 공기의 굴절률 n1=1.0, p형 GaN의 굴절률 n2=2.618, f=0.58에 의해 등가 굴절률(neff)은 다음 식으로 계산되어 neff=(n2 2+(n1 2-n2 2)×f)0.5=1.859가 얻어진다.
그리고, 발광 파장 λ=280nm로 하면, 이 포토닉 결정 주기 구조가 브래그 산란 조건(mλ/neff=2a, 단 neff: 등가 굴절률, a: 주기, m: 차수)을 만족하는 경우의 TE광과 TM광의 포토닉 밴드 구조를 평면파 전개법으로 구하고, TE광에서 제1 포토닉 밴드와 제2 포토닉 밴드 사이에 PBG가 얻어지는 것을 확인한다.
상기 구조를 반영한 계산 모델을 작성하여 FDTD법 및 광선 추적법을 병용하여 광취출 효율 증감률(Enhancement of LEE) 및 광취출 효율(LEE)을 계산하였다. 도 23에 상기 LED 구조의 포토닉 결정 계산 모델을 나타낸다. 상기 계산 모델은, p형 AlGaN층(8)의 막두께를 0nm에서 30nm의 범위에서 10nm 단계로 변화시키고, 공공(101(h))의 위치는 기판 방향의 단면을 p형 AlGaN층(8)과 p형 GaN 컨택트층(9)의 계면으로부터 120nm의 깊이가 되도록 설정하였다. 이 경우, p형 AlGaN층(8)의 막두께가 얇아짐에 따라 양자 우물층(5)과 공공(101(h))의 기판 방향의 단면의 거리(G)가 짧아진다. 즉, p형 AlGaN층(8)의 막두께 0nm에서 거리(G)는 50nm가 되고, 마찬가지로 10nm 단계로 변화시켜 p형 AlGaN층(8)의 막두께 30nm에서는 거리(G)가 80nm가 되도록 설정하였다. 이 해석 결과를 표 6, 도 24의 (a) Enhancement of LEE, 도 24의 (b) 광취출 효율, 도 24의 (c) 방사 패턴(Radiation Pattern)을 나타낸다.
Figure 112017046621450-pct00006
도 24의 (a)의 광취출 효율 증감률에서는, p형 AlGaN층의 막두께가 얇아짐에 따라 광취출 효율 증감률이 올라가고, 양자 우물층(5)으로부터의 거리(G)가 50nm(이 경우 p형 AlGaN층의 막두께는 0nm)에서 강도 약 2.7배의 극대값이 얻어지며, 거리(G)가 60nm(동일하게 p형 AlGaN층의 막두께 10nm)에서도 약 2.5배의 강도가 얻어진다. 또한, 도 24의 (b)의 광취출 효율에서도 거리 G50nm에서 17.3%의 극대값이 얻어진다. 나아가 도 24의 (c)는 거리 G50nm에서의 방사 패턴을 나타내고 있고, 축상 방향(0~30°)의 출력이 Flat에 대해 증대하는 것을 알 수 있다.
이하, 도 1a 등에 도시된 구조를 형성한 후에 LED 디바이스를 작성한다.
상기 각 실시형태에 의한 심자외 LED 기술에 의하면, 막두께가 얇은 p형 AlGaN층에 포토닉 결정 주기 구조를 마련함으로써 심자외 LED의 LEE를 비약적으로 향상시킬 수 있다.
상기 실시형태에 있어서, 첨부 도면에 도시되어 있는 구성 등에 대해서는 이들에 한정되는 것은 아니고, 본 발명의 효과를 발휘하는 범위 내에서 적절히 변경하는 것이 가능하다. 그 밖에 본 발명의 목적의 범위를 벗어나지 않는 한에서 적절히 변경하여 실시하는 것이 가능하다.
또한, 본 발명의 각 구성요소는 임의로 취사선택할 수 있고, 취사선택한 구성을 구비하는 발명도 본 발명에 포함되는 것이다.
본 발명은 심자외 LED에 이용 가능하다.
1…사파이어 기판, 2…AlN 버퍼층, 3…n형 AlGaN층, 4…배리어층, 5…양자 우물층, 6…배리어층, 7…다중 양자 장벽층(MQB), 8…p형 AlGaN층(투명 p형 AlGaN층), 8a…p형 AlGaN 컨택트층(투명 p형 AlGaN 컨택트층), 9…p형 GaN 컨택트층, 10…Ni층, 11…Au 반사 전극층.

Claims (14)

  1. 설계 파장을 λ로 하는 심자외 LED로서, 기판을 포함하며, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층, 다중 양자 장벽층 혹은 전자 블록층, 배리어층, 양자 우물층을 상기 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향의 범위 내에 설치된 복수의 공공(空孔)을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN층과 상기 p형 GaN 컨택트층의 막두께의 합계값 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED.
  2. 설계 파장을 λ로 하는 심자외 LED로서, 기판을 포함하며, 반사 전극층과, 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층, 다중 양자 장벽층 혹은 전자 블록층, 배리어층, 양자 우물층을 상기 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 p형 AlGaN 컨택트층 내에 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향의 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED.
  3. 설계 파장을 λ로 하는 심자외 LED로서, 기판을 포함하며, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층, 다중 양자 장벽층 혹은 전자 블록층, 배리어층, 양자 우물층을 상기 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향으로부터 p형 GaN 컨택트층 및 금속층을 관통하여 반사 전극층 내에 도달하는데, 반사 전극층을 넘지 않는 위치에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED.
  4. 설계 파장을 λ로 하는 심자외 LED로서, 기판을 포함하며, 반사 전극층과, 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층, 다중 양자 장벽층 혹은 전자 블록층, 배리어층, 양자 우물층을 상기 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향으로부터 금속층을 관통하여 반사 전극층 내에 도달하는데, 반사 전극층을 넘지 않는 위치에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED.
  5. 설계 파장을 λ로 하는 심자외 LED로서, 기판을 포함하며, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층, 다중 양자 장벽층 혹은 전자 블록층, 배리어층, 양자 우물층을 상기 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향으로부터 p형 GaN 컨택트층과 금속층의 계면에 걸쳐 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN층과 상기 p형 GaN 컨택트층의 막두께의 합계값 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED.
  6. 설계 파장을 λ로 하는 심자외 LED로서, 기판을 포함하며, 반사 전극층과, 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층, 다중 양자 장벽층 혹은 전자 블록층, 배리어층, 양자 우물층을 상기 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 p형 AlGaN 컨택트층 내에 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향으로부터 p형 AlGaN 컨택트층과 금속층의 계면에 걸쳐 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 p형 AlGaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED.
  7. 설계 파장을 λ로 하는 심자외 LED로서, 기판을 포함하며, 반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층, 다중 양자 장벽층 혹은 전자 블록층, 배리어층, 양자 우물층을 상기 기판과는 반대측으로부터 이 순서로 가지며, 상기 p형 AlGaN층의 막두께가 100nm 이내이고, 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 넘지 않고 상기 기판 방향에서 상기 p형 GaN 컨택트층의 막두께의 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 GaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지고, 또한 상기 반사형 포토닉 결정 주기 구조는 TE 편광 성분에 대해 열리는 포토닉 밴드갭을 가지며, 상기 설계 파장(λ)의 광에 대해 상기 포토닉 결정 주기 구조의 주기(a)가 브래그 조건을 만족하면서 브래그 조건식에 있는 차수(m)는 1≤m≤5를 만족하고, 상기 공공의 반경을 R로 하였을 때 포토닉 밴드갭이 최대가 되는 R/a를 만족하는 것을 특징으로 하는 심자외 LED.
  8. 청구항 1에 기재된 심자외 LED의 제조 방법으로서,
    반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과,
    상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향의 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN층과 상기 p형 GaN 컨택트층의 막두께의 합계값 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과,
    상기 적층 구조체 상에 레지스트층을 형성하고 상기 금형의 구조를 전사하는 공정과,
    상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정을 갖는 심자외 LED의 제조 방법.
  9. 청구항 2에 기재된 심자외 LED의 제조 방법으로서,
    반사 전극층과, 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과,
    상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 p형 AlGaN 컨택트층 내에 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향의 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과,
    상기 적층 구조체 상에 레지스트층을 형성하고 상기 금형의 구조를 전사하는 공정과,
    상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정을 갖는 심자외 LED의 제조 방법.
  10. 청구항 3에 기재된 심자외 LED의 제조 방법으로서,
    반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과,
    상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향으로부터 p형 GaN 컨택트층과 금속층을 관통하여 반사 전극층 내에 도달하는데, 반사 전극층을 넘지 않는 위치에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과,
    상기 적층 구조체 상에 레지스트층을 형성하고 상기 금형의 구조를 전사하는 공정과,
    상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정과,
    반사 전극층을 재증착시키는 공정을 갖는 심자외 LED의 제조 방법.
  11. 청구항 4에 기재된 심자외 LED의 제조 방법으로서,
    반사 전극층과, 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과,
    상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향으로부터 금속층을 관통하여 반사 전극층 내에 도달하는데, 반사 전극층을 넘지 않는 위치에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과,
    상기 적층 구조체 상에 레지스트층을 형성하고 상기 금형의 구조를 전사하는 공정과,
    상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정과,
    반사 전극층을 재증착시키는 공정을 갖는 심자외 LED의 제조 방법.
  12. 청구항 5에 기재된 심자외 LED의 제조 방법으로서,
    반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과,
    상기 p형 AlGaN층의 막두께가 100nm 이내이고, 적어도 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 포함하고, 상기 기판 방향에서 상기 p형 AlGaN층을 넘지 않는 두께 방향으로부터 p형 GaN 컨택트층과 금속층의 계면에 걸쳐 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN층과 상기 p형 GaN 컨택트층의 막두께의 합계값 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과,
    상기 적층 구조체 중에서 상기 p형 GaN 컨택트층까지 결정 성장시킨 후에 레지스트층을 형성하고, 상기 금형의 구조를 전사하는 공정과,
    상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정과,
    상기 포토닉 결정 주기 구조 형성 후에 금속층과 반사 전극층을 이 순서로 경사 증착시키는 공정을 갖는 심자외 LED의 제조 방법.
  13. 청구항 6에 기재된 심자외 LED의 제조 방법으로서,
    반사 전극층과, 금속층과, 파장(λ)에 대해 투명한 p형 AlGaN 컨택트층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과,
    상기 p형 AlGaN 컨택트층의 막두께가 100nm 이내이고, 상기 p형 AlGaN 컨택트층 내에 상기 기판 방향에서 상기 p형 AlGaN 컨택트층을 넘지 않는 두께 방향으로부터 p형 AlGaN 컨택트층과 금속층의 계면에 걸쳐 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 AlGaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과,
    상기 적층 구조체 중에서 상기 p형 AlGaN 컨택트층까지 결정 성장시킨 후에 레지스트층을 형성하고, 상기 금형의 구조를 전사하는 공정과,
    상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정과,
    상기 포토닉 결정 주기 구조 형성 후에 금속층과 반사 전극층을 이 순서로 경사 증착시키는 공정을 갖는 심자외 LED의 제조 방법.
  14. 청구항 7에 기재된 심자외 LED의 제조 방법으로서,
    반사 전극층과, 금속층과, p형 GaN 컨택트층과, 파장(λ)에 대해 투명한 p형 AlGaN층을 기판과는 반대측으로부터 이 순서로 함유하는 적층 구조체를 준비하는 공정과,
    상기 p형 AlGaN층의 막두께가 100nm 이내이고, 상기 p형 GaN 컨택트층과 상기 p형 AlGaN층의 계면을 넘지 않고 상기 기판 방향에서 상기 p형 GaN 컨택트층의 막두께 범위 내에 설치된 복수의 공공을 갖는 반사형 포토닉 결정 주기 구조를 가지며, 상기 공공의 기판 방향의 단면으로부터 양자 우물층까지의 거리가 상기 배리어층과 상기 다중 양자 장벽층 혹은 상기 전자 블록층의 막두께의 합계값 이상 80nm 이내 및 그 깊이(h)가 상기 p형 GaN 컨택트층의 막두께 이내에서 광취출 효율의 극대값이 얻어지는 반사형 포토닉 결정 주기 구조를 형성하기 위한 금형을 준비하는 공정과,
    상기 적층 구조체 중에서 상기 p형 GaN 컨택트층까지 결정 성장시킨 후에 레지스트층을 형성하고 상기 금형의 구조를 전사하는 공정과,
    상기 레지스트층을 마스크로 하여 순차적으로 상기 적층 구조체를 에칭하여 포토닉 결정 주기 구조를 형성하는 공정을 갖는 심자외 LED의 제조 방법.
KR1020177013240A 2016-03-30 2016-11-01 심자외 led 및 그 제조 방법 KR101811819B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-069434 2016-03-30
JP2016069434 2016-03-30
PCT/JP2016/082397 WO2017168811A1 (ja) 2016-03-30 2016-11-01 深紫外ｌｅｄ及びその製造方法

Publications (1)

Publication Number Publication Date
KR101811819B1 true KR101811819B1 (ko) 2017-12-22

Family

ID=59014415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013240A KR101811819B1 (ko) 2016-03-30 2016-11-01 심자외 led 및 그 제조 방법

Country Status (6)

Country Link
US (1) US10056526B2 (ko)
EP (1) EP3249701B1 (ko)
KR (1) KR101811819B1 (ko)
CN (1) CN107534072B (ko)
TW (1) TWI634674B (ko)
WO (1) WO2017168811A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637530B (zh) 2015-09-03 2018-10-01 丸文股份有限公司 深紫外led及其製造方法
US11309454B2 (en) 2018-01-26 2022-04-19 Marubun Corporation Deep ultraviolet LED and method for producing the same
CN110197839B (zh) * 2018-06-15 2021-08-03 京东方科技集团股份有限公司 双面显示面板及其制备方法、双面显示装置
TW202027304A (zh) * 2018-08-24 2020-07-16 日商丸文股份有限公司 深紫外led裝置及其製造方法
JP2020107778A (ja) * 2018-12-28 2020-07-09 丸文株式会社 深紫外ｌｅｄ装置及びその製造方法
JP2021097148A (ja) * 2019-12-18 2021-06-24 日機装株式会社 半導体発光素子
JP6814902B1 (ja) * 2020-04-24 2021-01-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436077B1 (ko) 2011-07-12 2014-09-17 마루분 가부시키가이샤 발광소자 및 그 제조방법
JP2015195388A (ja) 2013-07-17 2015-11-05 丸文株式会社 フォトニック結晶周期構造のパラメータ計算方法、プログラム及び記録媒体

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337328A (en) 1992-05-08 1994-08-09 Sdl, Inc. Semiconductor laser with broad-area intra-cavity angled grating
US5955749A (en) 1996-12-02 1999-09-21 Massachusetts Institute Of Technology Light emitting device utilizing a periodic dielectric structure
US7053420B2 (en) 2001-03-21 2006-05-30 Mitsubishi Cable Industries, Ltd. GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
JP3991612B2 (ja) 2001-04-09 2007-10-17 日亜化学工業株式会社 発光素子
US6936854B2 (en) 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
US7194174B2 (en) 2001-10-19 2007-03-20 Ignis Technologies As Integrated photonic crystal structure and method of producing same
US6878969B2 (en) 2002-07-29 2005-04-12 Matsushita Electric Works, Ltd. Light emitting device
JP4329374B2 (ja) 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
JP2004200209A (ja) 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 電極等の導電パターンの形成方法およびこれを用いた面発光型半導体レーザ並びにその製造方法
JP4610863B2 (ja) 2003-03-19 2011-01-12 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー フォトニック結晶構造を使用するｌｅｄ効率の改良
JP4317375B2 (ja) 2003-03-20 2009-08-19 株式会社日立製作所 ナノプリント装置、及び微細構造転写方法
US7083993B2 (en) 2003-04-15 2006-08-01 Luminus Devices, Inc. Methods of making multi-layer light emitting devices
US7367691B2 (en) 2003-06-16 2008-05-06 Industrial Technology Research Institute Omnidirectional one-dimensional photonic crystal and light emitting device made from the same
EP1644991A2 (en) 2003-07-16 2006-04-12 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, method of manufacturing the same, and lighting apparatus and display apparatus using the same
US7012279B2 (en) 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
US20070267646A1 (en) 2004-06-03 2007-11-22 Philips Lumileds Lighting Company, Llc Light Emitting Device Including a Photonic Crystal and a Luminescent Ceramic
JP2008521211A (ja) 2004-07-24 2008-06-19 ヨン ラグ ト 二次元ナノ周期構造体を有する薄膜蛍光体を備えるｌｅｄ装置
US20060043400A1 (en) 2004-08-31 2006-03-02 Erchak Alexei A Polarized light emitting device
JP2006196658A (ja) 2005-01-13 2006-07-27 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2006276388A (ja) 2005-03-29 2006-10-12 Alps Electric Co Ltd フォトニック結晶スラブ及びフォトニック結晶導波路と光デバイス
JP5364368B2 (ja) 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
JP4027393B2 (ja) * 2005-04-28 2007-12-26 キヤノン株式会社 面発光レーザ
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
US7592637B2 (en) 2005-06-17 2009-09-22 Goldeneye, Inc. Light emitting diodes with reflective electrode and side electrode
TWI253771B (en) 2005-07-25 2006-04-21 Formosa Epitaxy Inc Light emitting diode structure
JP2007109689A (ja) 2005-10-11 2007-04-26 Seiko Epson Corp 発光素子、発光素子の製造方法及び画像表示装置
US7679098B2 (en) 2006-01-30 2010-03-16 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Highly directional light emitting diode using photonic bandgap waveguides
US7687811B2 (en) 2006-03-21 2010-03-30 Lg Electronics Inc. Vertical light emitting device having a photonic crystal structure
JP2007294789A (ja) 2006-04-27 2007-11-08 Sony Corp 半導体レーザ素子
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
JP4231880B2 (ja) 2006-07-26 2009-03-04 株式会社東芝 ３次元構造体およびそれを有する発光素子ならびにその製造方法
JP2008053425A (ja) 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd 半導体発光装置
US7829905B2 (en) 2006-09-07 2010-11-09 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Semiconductor light emitting device
US7697584B2 (en) 2006-10-02 2010-04-13 Philips Lumileds Lighting Company, Llc Light emitting device including arrayed emitters defined by a photonic crystal
JP2008098526A (ja) 2006-10-13 2008-04-24 Toyoda Gosei Co Ltd 発光素子
JP2008117922A (ja) * 2006-11-02 2008-05-22 Yamaguchi Univ 半導体発光素子及びその製造方法
KR100886821B1 (ko) 2007-05-29 2009-03-04 한국광기술원 전기적 특성을 향상한 광자결정 발광 소자 및 제조방법
JP2008311317A (ja) 2007-06-12 2008-12-25 Eudyna Devices Inc 半導体発光素子
KR101341374B1 (ko) 2007-07-30 2013-12-16 삼성전자주식회사 광자결정 발광소자 및 그 제조방법
JP4408443B2 (ja) 2007-08-01 2010-02-03 株式会社日立製作所 回転電機
JP2009267263A (ja) 2008-04-28 2009-11-12 Kyocera Corp 発光装置およびその製造方法
KR100933529B1 (ko) 2008-05-28 2009-12-23 재단법인서울대학교산학협력재단 광자결정 구조체를 구비한 발광소자
CN102046357B (zh) 2008-06-05 2014-06-25 旭硝子株式会社 纳米压印用模具、其制造方法及表面具有微细凹凸结构的树脂成形体以及线栅型偏振器的制造方法
JP5282503B2 (ja) 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
JP5379434B2 (ja) 2008-09-22 2013-12-25 学校法人 名城大学 発光素子用サファイア基板の製造方法
JP4892025B2 (ja) 2008-09-26 2012-03-07 株式会社東芝 インプリント方法
KR101040462B1 (ko) 2008-12-04 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
EP2357205A4 (en) 2008-12-05 2013-11-20 Asahi Glass Co Ltd LIGHT-CURING COMPOSITION AND METHOD OF MANUFACTURING A SHAPE WITH A FINE PATTERN ON THE SURFACE
GB0902569D0 (en) 2009-02-16 2009-04-01 Univ Southampton An optical device
KR100999713B1 (ko) 2009-03-17 2010-12-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5300078B2 (ja) 2009-10-19 2013-09-25 国立大学法人京都大学 フォトニック結晶発光ダイオード
WO2011049018A1 (ja) 2009-10-23 2011-04-28 日本電気株式会社 発光素子、およびそれを備えた投写型表示装置
DE102009057780A1 (de) 2009-12-10 2011-06-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und photonischer Kristall
JP5843238B2 (ja) * 2010-02-24 2016-01-13 国立研究開発法人理化学研究所 窒化物半導体多重量子障壁を有する発光素子及びその製造方法
JP5549338B2 (ja) 2010-04-09 2014-07-16 ウシオ電機株式会社 紫外光放射用窒素化合物半導体ｌｅｄおよびその製造方法
JP5331051B2 (ja) 2010-04-21 2013-10-30 パナソニック株式会社 発光素子
US8907322B2 (en) 2010-06-18 2014-12-09 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US9130348B2 (en) 2010-07-30 2015-09-08 Kyoto University Two-dimensional photonic crystal laser
WO2012067080A1 (ja) 2010-11-18 2012-05-24 日本電気株式会社 光源ユニットおよびそれを備えた投射型表示装置
JP5620827B2 (ja) 2011-01-06 2014-11-05 富士フイルム株式会社 ナノインプリントモールドの洗浄方法
KR20120092325A (ko) 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20120092326A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
JP5678728B2 (ja) 2011-03-03 2015-03-04 大日本印刷株式会社 モールドおよびその製造方法
JP2012186414A (ja) 2011-03-08 2012-09-27 Toshiba Corp 発光装置
JP5715686B2 (ja) 2011-03-23 2015-05-13 創光科学株式会社 窒化物半導体紫外線発光素子
CN103299396B (zh) 2011-06-23 2015-11-25 旭化成电子材料株式会社 微细图案形成用积层体及微细图案形成用积层体的制造方法
US20130009167A1 (en) 2011-07-06 2013-01-10 Sharp Kabushiki Kaisha Light emitting diode with patterned structures and method of making the same
JP2013042079A (ja) 2011-08-19 2013-02-28 Sharp Corp 半導体発光装置
JP2013120829A (ja) 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
KR101354516B1 (ko) 2012-03-07 2014-01-23 가부시키가이샤 알박 장치의 제조 방법
US20150044417A1 (en) 2012-03-12 2015-02-12 Asahi Kasei E-Materials Corporation Mold, resist layered product, manufacturing method of the product, and concavo-convex structure product
KR102059030B1 (ko) 2012-09-24 2019-12-24 엘지이노텍 주식회사 자외선 발광 소자
CN103165771B (zh) 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
JP2015041763A (ja) 2013-08-20 2015-03-02 正幸 安部 光半導体装置及びその製造方法
US9806229B2 (en) 2014-03-06 2017-10-31 Marubun Corporation Deep ultraviolet LED and method for manufacturing the same
CN107210336B (zh) * 2015-01-16 2019-05-10 丸文株式会社 深紫外led及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436077B1 (ko) 2011-07-12 2014-09-17 마루분 가부시키가이샤 발광소자 및 그 제조방법
JP2015195388A (ja) 2013-07-17 2015-11-05 丸文株式会社 フォトニック結晶周期構造のパラメータ計算方法、プログラム及び記録媒体

Also Published As

Publication number Publication date
TWI634674B (zh) 2018-09-01
WO2017168811A1 (ja) 2017-10-05
US10056526B2 (en) 2018-08-21
CN107534072A (zh) 2018-01-02
US20180198026A1 (en) 2018-07-12
EP3249701A4 (en) 2017-11-29
EP3249701B1 (en) 2020-07-08
EP3249701A1 (en) 2017-11-29
CN107534072B (zh) 2019-04-19
TW201735393A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
KR101811819B1 (ko) 심자외 led 및 그 제조 방법
KR101848034B1 (ko) 심자외 led 및 그 제조 방법
KR101648079B1 (ko) 심자외 led 및 그 제조 방법
KR101580619B1 (ko) 반도체 발광 소자 및 제조 방법
US10950751B2 (en) Deep ultraviolet LED and method for manufacturing the same
TWI804567B (zh) 深紫外ｌｅｄ及其製造方法
JP6156898B1 (ja) 深紫外ｌｅｄ及びその製造方法
Kim et al. Lattice constant effect of photonic crystals on the light output of blue light-emitting diodes
TW202027304A (zh) 深紫外led裝置及其製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant