KR20030036030A - 레이저 장치, 레이저 조사방법, 반도체장치 제작방법,반도체장치, 그 레이저 장치를 이용한 반도체장치 생산시스템 및 전자 기기 - Google Patents

레이저 장치, 레이저 조사방법, 반도체장치 제작방법,반도체장치, 그 레이저 장치를 이용한 반도체장치 생산시스템 및 전자 기기 Download PDF

Info

Publication number
KR20030036030A
KR20030036030A KR1020020066390A KR20020066390A KR20030036030A KR 20030036030 A KR20030036030 A KR 20030036030A KR 1020020066390 A KR1020020066390 A KR 1020020066390A KR 20020066390 A KR20020066390 A KR 20020066390A KR 20030036030 A KR20030036030 A KR 20030036030A
Authority
KR
South Korea
Prior art keywords
laser
semiconductor film
oscillation
film
laser light
Prior art date
Application number
KR1020020066390A
Other languages
English (en)
Other versions
KR100945540B1 (ko
Inventor
야마자키순페이
오타니히사시
히로키마사아키
타나카코이치로
시가아이코
아키바마이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030036030A publication Critical patent/KR20030036030A/ko
Application granted granted Critical
Publication of KR100945540B1 publication Critical patent/KR100945540B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0608—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams in the same heat affected zone [HAZ]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/082—Scanning systems, i.e. devices involving movement of the laser beam relative to the laser head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/007—Marks, e.g. trade marks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Lasers (AREA)
  • Magnetic Bearings And Hydrostatic Bearings (AREA)

Abstract

기판 처리의 효율을 높일 수 있는 연속 발진형 레이저 장치, 레이저 조사방법 및 이 레이저 장치를 이용한 반도체장치 제작방법이 제공된다. 반도체막 중 패터닝 후에 기판 상에 남겨지는 부분을 마스크에 따라 파악한다. 그리고, 적어도 패터닝함으로써 얻어지는 부분을 결정화할 수 있도록 레이저광의 주사 부분을 정하고, 이 주사 부분에 빔 스폿이 닿도록 하여 반도체막을 부분적으로 결정화시킨다. 즉, 본 발명에서는 반도체막 전면에 레이저광을 조사하는 것이 아니라, 필요 불가분한 최소한의 부분이 결정화될 수 있도록 레이저광을 주사한다. 상기 구성에 의해, 반도체막을 결정화시킨 후 패터닝에 의해 제거되는 부분에 레이저광을 조사하는 시간을 생략할 수 있다.

Description

레이저 장치, 레이저 조사방법, 반도체장치 제작방법, 반도체장치, 그 레이저 장치를 이용한 반도체장치 생산 시스템 및 전자 기기{Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment}
본 발명은 반도체 기판 또는 반도체막 등을 레이저광을 이용하여 결정화 또는 이온 주입후의 활성화를 행하는 레이저 처리장치 및 레이저 조사(照射)방법과, 그 레이저 장치를 이용하여 형성된 반도체장치 및 그의 제작방법과, 그 반도체장치를 이용한 전자 기기(機器)와, 그 레이저 장치를 이용한 반도체장치의 생산 시스템에 관한 것이다.
최근, 기판 상에 TFT를 형성하는 기술이 크게 진보되어 액티브 매트릭스형 반도체 표시장치로의 응용 개발이 진행되고 있다. 특히 다결정 반도체막을 이용한TFT는 종래의 비정질 반도체막을 이용한 TFT보다도 전계효과 이동도가 높아 고속 동작이 가능하다. 따라서, 종래의 경우 기판의 외부에 설치된 구동회로에서 이루어졌던 화소의 제어를 화소와 동일한 기판 상에 형성한 구동회로에서 수행하는 것이 가능하게 되었다.
그런데, 반도체장치에 이용하는 기판은 비용면에서 단결정 실리콘 기판보다 유리 기판이 유망시되고 있다. 유리 기판은 내열성이 떨어져 쉽게 열 변형되기 때문에, 유리 기판상에 폴리실리콘 TFT를 형성하는 경우에는 유리 기판의 열 변형을 피하기 위해 반도체막의 결정화 시에 레이저 어닐이 이용된다.
레이저 어닐은 복사 가열 혹은 전도 가열을 이용하는 어닐법과 비교하여 처리시간을 대폭 단축할 수 있다는 점과, 반도체 또는 반도체막을 선택적으로 그리고 국소적으로 가열하여 기판에 거의 열적 손상이 미치지 않는다는 점 등을 특징으로 하고 있다.
또한, 여기서 말하는 레이저 어닐법은 반도체 기판 또는 반도체 막에 형성된 손상 층을 결정화하는 기술 또는 기판 상에 형성된 비정질 반도체막을 결정화하는 기술을 가리킨다. 또한, 반도체 기판 또는 반도체 막의 평탄화나 표면 개질에 적용되는 기술도 포함하고 있다. 적용되는 레이저 발진 장치는 엑시머 레이저로 대표되는 기체 레이저 발진 장치, YAG 레이저로 대표되는 고체 레이저 발진 장치이며, 레이저광의 조사에 의해 반도체의 표면 층을 수 십 내지 수 백 나노 초 정도로 지극히 단시간 가열하여 결정화시키는 장치로서 알려져 있다.
레이저는 그 발진 방법에 따라 크게 펄스 발진과 연속 발진의 두 종류로 구별된다. 펄스 발진형 레이저의 경우에는, 출력 에너지가 비교적 높아 빔 스폿의 크기를 수 ㎠ 이상으로 하여 양산성을 높일 수 있다. 특히 빔 스폿의 형상을 광학계를 통해 가공하여 길이 10 ㎝ 이상의 선형으로 하면, 기판에 대한 레이저광의 조사를 효율적으로 수행할 수 있고 양산성을 더욱 높일 수 있다. 따라서, 반도체막의 결정화에는 주로 펄스 발진형 레이저가 이용되어 왔다.
그러나, 최근, 반도체막의 결정화에 있어서 펄스 발진형 레이저보다 연속 발진형 레이저를 이용하는 것이 반도체막 내에 형성되는 결정의 입경을 크게 하는데 기여하는 것으로서 밝혀졌다. 반도체막 내의 결정립경이 커지면, 그 반도체막을 이용하여 형성되는 TFT의 이동도가 높아져서, 결정립계에 의한 TFT의 특성 편차가 억제된다. 그 때문에, 연속 발진형 레이저가 급속히 각광을 받기 시작하고 있다.
그러나, 일반적으로, 연속 발진형 레이저는 펄스 발진형 레이저에 비해 그의 최대 출력 에너지가 작기 때문에, 빔 스폿의 사이즈가 대체로 10-3㎟ 정도로 작다. 따라서, 1장의 커다란 기판을 처리하기 위해서는, 기판에서의 빔의 조사 위치를 상하좌우로 이동시킬 필요가 있어, 자연히 기판 1장 당 처리 시간은 길어지게 된다. 이로 인해, 기판 처리의 효율이 저하되어, 이러한 기판의 처리 속도 향상이 중요한 과제로 대두되었다.
본 발명은 상술한 문제를 감안하여 종래에 비해 기판 처리의 효율을 높일 수 있는 연속 발진형 레이저 장치, 레이저 조사방법 및 그 레이저 장치를 이용한 반도체장치 제작방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 레이저 장치의 구조를 나타내는 도면.
도 2(A) 및 도 2(B)는 본 발명의 레이저 빔의 형상 및 에너지 밀도의 분포를 나타내는 도면.
도 3(A) 및 도 3(B)는 본 발명의 레이저 빔의 형상 및 에너지 밀도의 분포를 나타내는 도면.
도 4(A)∼도 4(C)는 피처리물에서 레이저광이 이동하는 방향을 나타내는 도면.
도 5(A) 및 도 5(B)는 피처리물에서 레이저광이 이동하는 방향을 나타내는 도면.
도 6(A) 및 도 6(B)는 TFT의 활성층에서 레이저광이 이동하는 방향을 나타내는 도면.
도 7(A) 및 도 7(B)는 마커(marker)의 위치를 나타내는 도면.
도 8은 본 발명의 생산 시스템의 작동 흐름을 나타내는 플로우챠트.
도 9는 종래의 생산 시스템의 작동 흐름을 나타내는 플로우챠트.
도 10은 본 발명의 생산 시스템의 작동 흐름을 나타내는 플로우챠트.
도 11(A) 및 도 11(B)는 본 발명의 레이저 장치의 광학계를 나타내는 도면.
도 12는 본 발명의 레이저 장치의 광학계를 나타내는 도면.
도 13은 피처리물에서 레이저광이 이동하는 방향을 나타내는 도면.
도 14는 피처리물에서 레이저광이 이동하는 방향을 나타내는 도면.
도 15는 피처리물에서 레이저광이 이동하는 방향을 나타내는 도면.
도 16(A) 및 도 16(B)는 마커의 구조를 나타내는 도면.
도 17은 본 발명의 레이저 장치의 광학계를 나타내는 도면.
도 18은 본 발명의 레이저 장치의 광학계를 나타내는 도면.
도 19는 본 발명의 레이저 장치의 광학계를 나타내는 도면.
도 20은 결정화된 반도체막의 SEM 사진을 나타내는 도면.
도 21은 결정화된 반도체막의 SEM 사진을 나타내는 도면.
도 22(A) 및 도 22(B)는 TFT의 특성을 나타내는 도면.
도 23(A) 및 도 23(B)는 TFT의 특성을 나타내는 도면.
도 24(A)∼도 24(H)는 본 발명의 반도체장치를 이용한 전가기기를 나타내는 도면.
도 25(A)∼도 25(C)는 본 발명의 레이저 장치를 이용한 반도체장치 제작방법을 나타내는 도면.
도 26(A)∼도 26(C)는 본 발명의 레이저 장치를 이용한 반도체장치 제작방법을 나타내는 도면.
도 27(A)∼도 25(C)는 본 발명의 레이저 장치를 이용한 반도체장치 제작방법을 나타내는 도면.
도 28은 본 발명의 레이저 장치를 이용한 반도체장치 제작방법을 나타내는 도면.
도 29는 본 발명의 레이저 장치를 이용하여 제조된 액정 표시장치를 나타내는 도면.
도 30(A) 및 도 30(B)는 본 발명의 레이저 장치를 이용한 발광장치 제작방법을 나타내는 도면.
도 31(A)∼도 31(D)는 반도체막의 역극점도(inverse pole figure).
도 32(A)∼도 32(D)는는 반도체막의 역극점도.
도 33(A) 및 도 33(B)는 피처리물에서 레이저광이 이동하는 방향을 나타내는 도면.
도 34(A)∼도 34(C)는 위치 제어 수단의 구성을 나타내는 도면.
도 35(A) 및 도 35(B)는 액티브 제진대의 구성을 나타내는 도면.
도 36은 중첩시킨 레이저 빔의 중심축 방향에서의 에너지 밀도의 분포를 나타내는 도면.
도 37은 레이저 빔의 중심간 거리와 에너지 차의 관계를 나타내는 도면.
도 38은 레이저 빔의 중심축 방향에서의 출력 에너지의 분포를 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 레이저 장치101: 스테이지 콘트롤러
102: 레이저 발진 장치103: 광학계
104: CPU400: 피처리물
401∼405: 원통형 렌즈500: 반도체막
501: 화소부502: 신호선 구동회로
503: 주사선 구동회로507: 빔 스폿
510: 섬 형상 반도체막520: 채널 형성 영역
521, 522: 불순물 영역
본 발명의 레이저 장치는, 피처리물에 대한 레이저광의 조사를 제어하는 제1 수단과, 레이저광을 발진하는 복수의 제2 수단(레이저 발진 장치)과, 상기 복수의 레이저 발진 장치에서 발진된 레이저광의 피처리물에서의 빔 스폿을 서로 일부 중첩시키는 제3 수단(광학계)과, 상기 복수의 제2 수단 각각의 발진을 제어하고, 또한 레이저광의 빔 스폿이 마스크 형상의 데이터(패턴 정보)에 따라 정해진 위치를 덮도록 상기 제1 수단을 제어하는 제4 수단을 포함한다.
또한, 마스크의 데이터에 따라 정해진 위치는 반도체막 중 결정화 후에 패터닝함으로써 얻어지는 부분이다. 본 발명에서는 제4 수단이 절연 표면에 형성된 반도체막 중 패터닝 후에 기판 상에 남겨지는 부분을 마스크에 따라 파악한다. 또한, 적어도 패터닝함으로써 얻어지는 부분을 결정화할 수 있도록 레이저광의 주사 부분을 정하고, 이 주사 부분에 빔 스폿이 닿도록 제1 수단을 제어하여 반도체막을 부분적으로 결정화한다. 즉, 본 발명에서는 반도체막 전면에 레이저광을 주사하여 조사하는 것이 아니라, 적어도 필요 불가분한 부분이 최소한 결정화될 수 있도록 레이저광을 주사한다. 상기 구성에 의해, 반도체막을 결정화시킨 후 패터닝에 의해 제거되는 부분에 레이저광을 조사하는 시간을 생략할 수 있다.
본 발명에서는, 상기 구성을 실현하기 위해, 반도체막의 성막 후 레이저광에 의한 결정화 이전에 반도체막에 마커(marker)를 레이저광으로 부착시킨다. 그리고, 이 마커의 위치를 기준으로 하여 마스크를 토대로 레이저광을 주사하는 위치를정한다.
상기 구성에 의해, 레이저광 조사에 걸리는 시간을 단축시킬 수 있고, 나아가 기판의 처리 속도를 향상시킬 수 있다.
이하, 본 발명의 레이저 장치의 구성에 대해 설명한다. 도 1에 본 발명의 레이저 장치의 블럭도를 나타내는다.
본 발명의 레이저 장치(100)는 피처리물에 대한 각 레이저광의 조사 위치를 제어하는 제1 수단에 해당하는 스테이지 콘트롤러(101)를 포함한다.
또한, 본 발명의 레이저 장치(100)는 레이저광을 발진하는 제2 수단에 해당하는 복수의 레이저 발진 장치(102)(102a∼102d)를 포함한다. 또한, 도 1에서는 4개의 레이저 발진 장치(102a∼102d)가 설치되어 있는 예에 대해 도시하고 있으나, 본 발명의 레이저 장치(100)가 갖는 레이저 발진 장치(102)의 갯수는 상기의 갯수로 한정되지 않는다. 본 발명의 레이저 장치(100)가 갖는 레이저 발진 장치(102)는 2개 이상 8개 이하이면 된다. 또한, 모든 레이저 발진 장치는 동일 레이저를 이용하고 있고, 그의 파장은 서로 동일할 수도 다를 수도 있다.
레이저는 처리의 목적에 따라 적절히 바꿀 수 있다. 본 발명에서는, 공지의 레이저를 이용할 수 있다. 레이저는 연속 발진형 기체 레이저 또는 고체 레이저를 사용할 수 있다. 기체 레이저로서는, 엑시머 레이저, Ar 레이저, Kr 레이저 등이 있으며, 고체 레이저로서는, YAG 레이저, YV04레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이드 레이저, Ti:사파이어 레이저, Y2O3레이저 등을 들 수 있다. 고체 레이저로서는, Cr, Nd, Er, Ho, Ce, Co, Ti,Yb 또는 Tm이 도핑된 YAG, YVO4, YLF, YAlO3등의 결정을 사용한 레이저가 적용된다. 상기 레이저의 기본파는 도핑할 재료에 따라 다르며, 1 ㎛ 전후의 기본파를 갖는 레이저광이 얻어진다. 기본파에 대한 고조파는 비선형 광학소자를 이용함으로써 얻을 수 있다.
또한, 고체 레이저로부터 발생한 적외선 레이저광을 비선형 광학소자에 의해 그린 레이저광으로 변환시킨 후 또 다른 비선형 광학소자에 의해 처리하여 얻어지는 자외선 레이저광을 이용할 수도 있다.
또한, 본 발명의 레이저 장치는 상기 4개의 수단 이외에 피처리물의 온도를 조절하는 수단을 구비할 수도 있다.
또한, 본 발명의 레이저 장치(100)는 레이저 발진 장치(102a ∼ 102d)의 각각에서 발진되는 레이저광의 피처리물에서의 빔 스폿을 서로 일부 중첩시킬 수 있는 제3 수단에 해당하는 광학계(103)를 포함한다.
또한, 본 발명의 레이저 장치(100)는 제4 수단에 해당하는 CPU(104)를 포함한다. CPU(104)는 레이저 발진 장치(102)의 발진을 제어하고, 또한 레이저광의 빔 스폿이 마스크의 데이터에 따라 정해지는 위치를 덮도록 제1 수단에 해당하는 스테이지 콘트롤러(102)를 제어할 수 있다.
도 2(A)는 각 레이저 발진 장치(102a∼102d)에서 발진되는 레이저광의 피처리물(107)에서의 빔 스폿의 형상의 일 예를 나타낸다. 도 2(A)에 나타낸 빔 스폿은 타원 형상을 갖고 있다. 또한, 본 발명의 레이저 장치에 있어서 레이저 발진 장치로부터 발진되는 레이저광의 빔 스폿의 형상은 타원형에 한정되지 않는다. 빔 스폿의 형상은 레이저의 종류에 따라 다르며, 광학계에 의해 성형할 수도 있다. 예를 들어, 람다(Lambda)사제품 XeCl 엑시머 레이저(파장 308nm, 펄스폭 30ns) L3308에서 방출되는 레이저광의 형상은 10 mm ×30 mm(모두 빔 프로파일에서의 반치폭)의 직사각형 형상이다. 또한, YAG 레이저에서 방출되는 레이저광의 형상은 로드(rod)가 원통형이면 원형이 되고, 슬라브(slab)형이면 직사각형 형상이 된다. 이와 같은 레이저광을 광학계에 의해 추가 성형함으로써, 원하는 크기의 레이저광을 만들 수도 있다.
도 2(B)는 도 2(A)에 나타낸 빔 스폿의 장축(y) 방향에서의 레이저광의 에너지 밀도의 분포를 나타낸다. 빔 스폿이 타원 형상인 레이저광의 에너지 밀도의 분포를 보면, 에너지 밀도는 타원의 중심 "0"로 향할수록 높아져 있다. "α"로 표시된 범위는 에너지 밀도가 요구되는 결정을 얻는데 필요한 값을 초과하는 경우의 장축(y) 방향의 폭에 해당한다.
이어서, 각기 도 2(A)에 나타낸 빔 스폿을 갖는 레이저광들을 합성했을 때의 빔 스폿의 형상을 도 3(A)에 나타낸다. 도 3(A)에 나타내는 바와 같이, 각 레이저광의 빔 스폿은 각 타원형의 장축이 일치하고, 또한 서로 빔 스폿의 일부가 겹쳐 합성되어 하나의 빔 스폿이 형성되어 있다. 또한, 이하 각 타원의 중심(O)을 연결시켜 얻어지는 직선을 "중심축"이라 부른다.
도 3(B)는 도 3(A)에 나타내는 합성 후의 빔 스폿의 중심축 방향에서의 레이저광의 에너지 밀도의 분포를 나타낸다. 합성 전의 각 빔 스폿이 중첩되어 있는 부분에서 에너지 밀도가 증가되므로 각 타원의 중심(O)들 사이의 각 부분에서 에너지 밀도가 평탄화된다.
도 3(B)로부터 볼 수 있는 바와 같이, 복수의 레이저광을 중첩시켜 에너지 밀도가 낮은 부분을 서로 보완함으로써 복수의 레이저광을 중첩시키지 않고 단독으로 사용하는 경우에 비해 반도체막의 결정성을 효율적으로 높일 수 있음을 알 수 있다. 예를 들어, 도 3(B)의 사선으로 표시한 영역에서만 원하는 결정을 얻기 위해 필요한 에너지 밀도를 만족시키고 있고, 그 외 영역에서는 에너지 밀도가 낮았다고 가정한다. 이 경우, 4개의 빔 스폿을 중첩시키지 않으면 중심축 방향의 폭이 "α"로 나타내어지는 사선의 영역 외에서는 원하는 결정을 얻을 수 없다. 그러나, 빔 스폿을 도 3(B)에 나타내는 바와 같이 중첩시키면, 중심축 방향의 폭이 β(β> 4α)로 나타내어지는 영역에서 원하는 결정을 얻을 수 있어 더욱 효율적으로 반도체막을 결정화시킬 수 있다.
도 3(A)에서 피처리물(107)이 기판에 성막된 반도체막인 경우에 대해 도 4(A)를 참조하여 설명한다. 또한, 도 4(A)에서는 액티브 매트릭스형의 반도체장치를 제작하기 위해 성막된 반도체막(500)을 도시되어 있으며, 파선(501)으로 둘러싸인 부분은 화소부가 형성된 부분이며, 파선(502)으로 둘러싸인 부분은 신호선 구동회로가 형성된 부분이며, 파선(503)으로 둘러싸인 부분은 주사선 구동회로가 형성되는 부분에 해당한다.
또한, 본 발명에서는 복수의 레이저광의 빔 스폿을 서로 일부 중첩시켜 합성하여 하나의 빔 스폿을 형성한다. 이 경우, 합성 전의 각 빔 스폿의 중심이 직선 형상이 되도록 각 빔 스폿을 중첩시킨다.
또한, 합성 후의 빔 스폿은 합성 전의 빔 스폿의 중심을 서로 연결함으로써 형성되는 직선(이하, "중심축"이라 칭함)과 주사 방향이 수직이 되도록 할 수도 있고 수직이 되지 않도록 할 수도 있다. 합성 후의 빔 스폿의 중심축과 주사 방향이 수직인 경우, 기판의 처리효율이 가장 높아진다. 한편, 합성 후의 빔 스폿의 중심축과 주사 방향이 45°±35°가 되도록, 바람직하게는, 45°에 더 가까운 각도가 되도록 주사함으로써 다음과 같은 이점을 얻을 수 있다.
도 31(A) 및 도 31(B)는, 주사 방향에 대한 빔 스폿의 중심축의 각도를 27°, 파장을 532 nm, 출력 에너지를 2 W, 이동속도를 20 cm/sec로 설정하고, 질화규소막 상에 형성된 1,000 Å의 비정질 규소막에 Nd:YVO4를 조사하여 결정화시켰을 때의 결정방위의 역극점도(inverse pole figure)의 맵핑도(map diagram)를 나타낸다. 기판과 평행한 면내에서 주사 방향에 대해 수직인 방향을 x, 주사 방향을 y, 기판에 대해 수직인 방향을 z로 했을 경우, 도 31(A)는 반도체막의 z 방향에 대해 수직인 면에서의 결정방위의 분포를 나타내고, 도 31(B)는 y 방향에 대해 수직인 면에서의 결정방위의 분포를 나타내고 있다. 또한, 도 31(C)는 y 방향에 대해 수직인 면에서의 역극점도로서 각 결정방위의 분포 비율을 나타내고, 도 31(D)는 역극점도로서 TD가 주사 방향 y에 상응하고, 부호 001이 z 방향에 대해 수직인 면에서의 극점도를, 부호 011이 y 방향과 z 방향을 합성한 방향에 대해 수직인 면에서의 극점도를, 부호 111이 x 방향과 z 방향을 합성한 방향에 대해 수직인 면에서의 극점도를 나타내고 있다.
또한, 도 32(A) 및 도 32(B)는, 주사 방향에 대한 빔 스폿의 중심축의 각도를 45°, 파장을 532 nm, 출력 에너지를 1.6 W, 이동 속도를 20 cm/sec로 설정하고, 질화규소막 상에 형성된 1,000 Å의 비정질 규소막에 Nd:YVO4를 조사하여 결정화시켰을 때의 결정방위의 역극점도의 맵핑도를 나타낸다. 기판과 평행한 면내에서 주사 방향에 대해 수직인 방향을 x, 주사 방향을 y, 기판에 대해 수직인 방향을 z로 했을 경우, 도 32(A)는 반도체막의 z 방향에 대해 수직인 면에서의 결정방위의 분포를 나타내고, 도 32(B)는 y 방향에 대해 수직인 면에서의 결정방위의 분포를 나타내고 있다. 또한, 도 32(C)는 y 방향에 대해 수직인 면에서의 역극점도로서 각 결정방위의 분포 비율을 나타내고, 도 32(D)는 역극점도로서 TD가 주사 방향 y에 상응하고, 부호 001이 z 방향에 대해 수직인 면에서의 극점도를, 부호 011이 y 방향과 z 방향을 합성한 방향에 대해 수직인 면에서의 극점도를, 부호 111이 x 방향과 z 방향을 합성한 방향에 대해 수직인 면에서의 극점도를 나타내고 있다.
도 31(A)∼도 31(D) 및 도 32(A)∼도 32(D)로부터 볼 수 있는 바와 같이, 결정립은 빔 스폿의 중심축에 대해 수직 방향으로 성장하고 있다. 상기 구성에 의해, 주사 방향과 빔 스폿의 중심축이 수직이 되도록 주사한 경우에 비해 활성층 중에 존재하는 결정립의 수가 많아져 결정의 방위나 결정립에 기인하는 특성의 편차를 감소시킬 수 있다.
도 4(B)는 화소부가 형성되는 부분(501)에서의 빔 스폿(507)의 확대도를 나타낸다. 또한, 도 4(C)는 신호선 구동회로(502)가 형성되는 부분(503)에서의 빔 스폿(507)의 확대도를 나타낸다. 본 발명에서는, 빔 스폿(507)의 중심축과 주사 방향이 수직이 되지 않도록 한다. 구체적으로는, 빔 스폿의 중심축과 주사 방향 사이에 형성되는 예각 θA가 45°±35°가 되도록 하고, 더욱 바람직하게는 45°가 되도록 한다.
또한, 레이저광은 도 3(B)에 나타내는 바와 같이 빔 스폿의 엣지(edge) 부분에서의 에너지 밀도가 다른 부분보다 낮아져 있어, 피처리물에 대한 처리를 균일하게 수행할 수 없는 경우가 있다. 따라서, 결정화 후에 반도체막을 패터닝함으로써 얻어지는 섬 형상 반도체막에 해당하는 부분(506)과 레이저광의 궤적의 에지가 중첩되는 일이 없도록 레이저광을 조사하는 것이 바람직하다.
또한, 도 4(A)에서는 레이저광을 화살표 방향으로 조사하지만, 반드시 이 화살표 방향으로 주사할 필요는 없다. 도 33(A)는 레이저광의 주사 방향이 도 4(A)의 경우에 대해 90°회전하고 있는 예를 나타낸다. 또한, 도 33(B)는 화소부(501)와 주사선 구동회로(503)에서 레이저광의 주사 방향이 도 33(A)의 경우와 동일하며 신호선 구동회로(502)에서는 주사 방향이 도 33(A)의 경우와 동일한 레이저광과, 도 4(A)의 경우와 동일한 레이광을 쌍방 조사하고 있는 예를 나타내고 있다. 이 경우, 레이저광이 중첩되는 부분에서 반도체막의 표면이 거칠어질 수 있으므로, 활성층이 형성되는 부분에서 레이저광이 중첩되지 않도록 하는 것이 바람직하다. 또한, 도 33(B)에서는 신호선 구동회로에서 주사 방향이 다른 레이저광을 조사하고 있으나, 주사선 구동회로(503)와 화소부(501)에서도 주사 방향이 다른 레이저광을 주사하도록 할 수도 있다.
그리고, 본 발명에서는 CPU(104)에 입력되는 반도체막의 패터닝의 마스크에 따라 레이저광을 주사하는 부분을 정한다. 또한, 레이저광을 주사하는 부분은 결정화 후에 패터닝함으로써 얻어지는 반도체막 부분을 덮도록 한다. CPU(104)에서는 반도체막 중 적어도 패터닝함으로써 얻어지는 부분을 결정화할 수 있도록 레이저광의 주사 부분을 정하고, 이 주사 부분에 빔 스폿, 즉, 조사 위치가 닿도록 제1 수단에 해당하는 스테이지 콘트롤러(101)를 제어하여 반도체막을 부분적으로 결정화한다.
도 5(A)는 레이저광이 주사되는 부분과 마스크와의 관계를 나타낸다. 또한, 도 5(A)에서는 빔 스폿의 중심축과 주사 방향이 거의 수직을 이루고 있다. 도 5(B)에는 빔 스폿의 중심축과 주사 방향이 45°인 경우의 레이저광이 주사하는 부분과 마스크와의 관계를 나타낸다. 부호 510은 반도체막 중 패터닝에 의해 얻어지는 섬 형상 반도체막을 나타내며, 이들 섬 형상 반도체막(510)을 덮도록 레이저광의 주사 부분이 정해진다. 부호 511은 레이저광의 주사 부분으로서 섬 형상 반도체막(510)을 덮고 있다. 도 5(A) 및 도 5(B)에 나타내는 바와 같이, 본 발명에서는 레이저광을 반도체막 전면에 조사하는 것이 아니라, 적어도 필요 불가분한 부분을 최소한 결정화 할 수 있도록 레이저광을 주사시킨다.
또한, 결정화 후의 반도체막을 TFT의 활성층으로서 이용하는 경우 레이저광의 주사 방향은 채널 형성 영역의 캐리어가 이동하는 방향과 나란하도록 정하는 것이 바람직하다.
도 6(A) 및 도 6(B)는 TFT의 활성층의 일 예를 각기 나타낸다. 도 6(A)에서는 채널 형성 영역이 하나 마련되어 있는 활성층을 나타내고 있으며, 채널 형성 영역(520)을 개재하도록 소스 영역과 드레인 영역이 되는 불순물 영역(521, 522)이 형성되어 있다. 본 발명의 레이저 장치를 이용하여 반도체막을 결정화시킬 때 레이저광의 주사 방향은 화살표로 나타낸 바와 같이 채널 형성 영역의 캐리어가 이동하는 방향과 나란하도록 주사 방향을 정하도록 한다. 부호 523은 빔 스폿의 형상을 나타낸 것으로서, 빔 스폿(523) 중 빗금으로 나타낸 영역(524)에서의 에너지 밀도는 양호한 결정을 얻기 위해 필요한 에너지 밀도를 초과하고 있다. 활성층 전면에 빗금으로 나타낸 영역(524)의 레이저광이 조사되도록 함으로써 활성층의 결정성을 더욱 높일 수 있다.
또한, 도 6(B)는 채널 형성 영역이 3개 형성되어 있는 활성층을 나타내고 있으며, 채널 형성 영역(530)을 개재하도록 불순물 영역(533, 544)이 마련되어 있다. 또한, 채널 형성 영역(531)을 개재하도록 불순물 영역(534, 535)가 마련되어 있으며, 또한, 채널 형성 영역(532)를 개재하도록 불순물 영역(535, 536)이 마련되어 있다. 그리고, 본 발명의 레이저 장치를 이용하여 반도체막을 결정화 시킬 때 레이저광의 주사 방향은 화살표로 나타낸 바와 같이 채널 형성 영역의 캐리어가 이동하는 방향과 나란하도록 주사 방향을 정하도록 한다.
또한, 레이저광의 각 주사 부분을 정하기 위해서는 반도체막에 대한 마스크의 위치를 정하기 위한 마커를 반도체막에 형성할 필요가 있다. 도 7(A) 및 도 7(B)는 액티브 매트릭스형의 반도체장치를 제조하기 위해 성막된 반도체막에서 마커를 형성하는 위치를 나타낸다. 또한, 도 7(A)는 하나의 기판에서 하나의 반도체장치를 제조하는 예를 나타내고 있으며, 도 7(B)는 하나의 기판에서 4개의 반도체장치를 제조하는 예를 나타내고 있다.
도 7(A)에서, 부호 540은 기판 상에 성막된 반도체막으로서, 파선(541)으로 둘러 싸인 부분은 화소부에 상응하며, 파선(542)으로 둘러 싸인 부분은 신호선 구동회로에 상응하며, 파선(543)으로 둘러 싸인 부분은 주사선 구동회로가 형성되는 부분에 상응한다. 부호 544는 마커(marker)가 형성되는 부분(마커 형성부)으로서, 반도체막의 네 귀퉁이에 위치되도록 형성되어 있다.
또한, 도 7(A)에서는 마커 형성부(544)를 네 귀퉁이에 각각 설치했으나, 본 발명은 이러한 구성에 한정되지 않는다. 반도체막에서의 레이저광의 주사 부분과 반도체막의 패터닝의 마스크와의 위치 정합이 가능한 것이라면, 마커 형성부의 위치 및 그 수는 상술한 형태에 한정되지 않는다.
도 7(B)에서 부호 550은 기판 상에 성막된 반도체막이고, 파선(551)은 후속 공정에서 기판을 분단할 때의 스크라이브(scribe) 라인이다. 도 7(B)에서는 스크라이브 라인(551)에 따라 기판을 분단함으로써 4개의 반도체장치를 제조할 수 있다. 또한, 분단에 의해 얻어지는 반도체장치의 수는 이에 한정되지 않는다.
부호 552는 마커가 형성되는 부분(마커 형성부)으로서, 반도체막의 네 귀퉁이에 위치하도록 형성되어 있다. 또한, 도 7(B)에서는 마커 형성부(552) 4개를 각각 네 귀퉁이에 마련했으나, 본 발명은 이 구성에 한정되지 않는다. 반도체막에서의 레이저광의 주사 부분과 반도체막의 패터닝의 마스크와의 위치 정합이 가능한 것이라면, 마커 형성부의 위치 및 그 수는 상술한 형태에 한정되지 않는다.
마커를 형성할 때 이용되는 레이저는 대표적으로는 YAG 레이저, CO2레이저 등을 들 수 있으나, 물론 그 밖의 레이저를 사용하여 형성할 수도 있다.
다음에, 본 발명의 레이저 장치를 이용한 반도체장치의 생산 시스템에 대해 설명한다.
도 8에 본 발명의 생산 시스템의 작동 흐름을 나타내는 플로우챠트를 나타낸다. 먼저, CAD를 이용하여 반도체장치의 설계를 실시한다. 그 다음, 설계된 반도체막의 패터닝을 위한 마스크 형상에 관한 정보를 레이저 장치에 장착된 CPU에 입력한다.
한편, 비정질 반도체막을 기판 상에 성막한 후, 이 비정질 반도체막이 성막된 기판을 레이저 장치에 설치한다. 그 다음, 레이저를 이용하여 반도체막의 표면에 마커를 형성한다.
CPU에서는 입력된 마스크의 정보에 따라 마커의 위치를 기준으로 하여 레이저광의 주사 부분을 결정한다. 그 다음, 형성된 마커를 기준으로 하여 레이저광의 주사 부분에 레이저광을 조사하여 반도체막을 부분적으로 결정화시킨다.
그 다음, 레이저광을 조사한 후, 레이저광 조사에 의해 얻어진 다결정 반도체막을 패터닝하고 에칭하여 섬 형상 반도체막을 형성한다. 이어서, 섬 형상 반도체막으로부터 TFT를 제작하는 공정을 행한다. TFT의 구체적인 제작공정은 TFT의 형상에 따라 다르지만, 대표적으로는 게이트 절연막을 성막하고, 섬 형상 반도체막에 불순물 영역을 형성한다. 그 다음, 게이트 절연막 및 게이트 전극을 덮도록 층간절연막을 형성하고, 이 층간절연막에 콘택트 홀을 형성하여 불순물 영역의 일부를 노출시킨다. 그 다음, 상기 콘택트 홀을 통해 불순물 영역과 접하도록 층간절연막 상에 배선을 형성한다.
또한, 비교 대상을 위해, 도 9는 종래의 반도체장치의 생산 흐름을 플로우챠트로 나타낸다. 도 9에 나타내는 바와 같이, CAD에 의한 반도체장치의 마스크 설계가 이루어진다. 한편, 기판에 비정질 반도체막을 성막하고, 이 비정질 반도체막이 성막된 기판을 레이저 장치에 설치한다. 그 다음, 비정질 반도체막 전체에 레이저광이 조사되도록 주사하여 비정질 반도체막 전체를 결정화시킨다. 그 다음, 결정화에 의해 얻어진 다결정 반도체막에 마커를 형성하고, 이 마커를 기준으로 하여 다결정 반도체막을 패터닝하여 섬 형상 반도체막을 형성한다. 그 다음, 이 섬 형상 반도체막을 이용하여 TFT를 제작한다.
이와 같이, 본 발명의 생산 시스템에서는 도 9에 나타내는 바와 같은 종래의 경우와는 달리 마커를 레이저광을 이용하여 비정질 반도체막을 결정화시키기 전에 형성한다. 그 다음, 반도체막의 패터닝의 마스크 정보에 따라 레이저광을 주사한다.
상기 구성에 의해, 반도체막을 결정화시킨 후 패터닝에 의해 제거되는 부분에 레이저광을 조사하는 시간을 생략할 수 있으므로, 레이저광 조사에 걸리는 시간을 단축시킬 수 있고, 나아가 기판의 처리 속도를 향상시킬 수 있다.
또한, 도 10은 촉매를 이용하여 반도체막을 결정화시키는 공정을 포함하는 경우의 본 발명의 생산 시스템의 플로우챠트를 나타낸다. 촉매원소를 이용하는 경우, 일본국 공개특허공고 특개평7-130652호 및 공개특허공고 특개평8-78329호 공보에 개시된 기술을 이용하는 것이 바람직하다.
도 10이 도 8과 다른 점은, 도 10의 경우 비정질 반도체막을 성막한 후 Ni을 이용하여 결정화시키는 공정(NiSPC)을 포함하고 있는 점이다. 예를 들어, 일본국 공개특허공고 특개평7-130652호 공보에 개시되어 있는 기술을 이용하는 경우, 중량 환산으로 10 ppm의 니켈을 포함하는 초산니켈염 용액을 비정질 반도체막에 도포하여 니켈 함유층을 형성하고, 500℃, 1시간의 탈수소 공정 후 500∼600℃에서 4∼12시간(예를 들어, 550℃, 8시간)의 가열처리를 실시하여 결정화시킨다. 또한, 사용 가능한 촉매원소는 니켈(Ni) 이외에도, 게르마늄(Ge), 철(Fe), 팔라듐(Pd), 주석(Sn), 납(Pb), 코발트(Co), 백금(Pt), 구리(Cu), 금(Au) 등의 원소를 사용할 수도 있다.
그 다음, 도 10에서는 레이저광 조사를 이용하여 NiSPC에 의해 결정화된 반도체막의 결정성을 더욱 높인다. 레이저광 조사에 의해 얻어진 다결정 반도체막은 촉매원소를 포함하고 있으며, 도 10에서는 레이저광 조사 후에 그 촉매원소를 결정성 반도체막으로부터 제거하는 공정(게터링)을 수행한다. 게터링은 일본국 공개특허공고 특개평10-135468호 또는 일본국 공개특허공고 특개평10-135469호 등에 기재된 기술을 이용할 수 있다.
구체적으로는, 레이저 조사 후에 얻어지는 다결정 반도체막의 일부에 인을 첨가하고, 질소분위기 중에서 550∼800℃, 5∼24 시간(예를 들어, 600℃, 12 시간)의 가열처리를 실시한다. 그러면, 다결정 반도체막의 인이 첨가된 영역이 게터링 사이트로서 작용하고, 다결정 반도체막 중에 존재하는 인을 인이 첨가된 영역에 편석(偏析)시킬 수 있다. 그 후, 다결정 반도체막의 인이 첨가된 영역을 패터닝에 의해 제거함으로써, 촉매원소의 농도를 1×1017원자/cm3이하, 바람직하게는, 1×1016원자/cm3정도까지 감소된 섬 형상 반도체막을 얻을 수 있다.
이와 같이, 본 발명에서는 반도체막 전면에 레이저광을 주사하여 조사하는 것이 아니라, 적어도 필요 불가분한 부분을 최소한 결정화할 수 있도록 레이저광을 주사한다. 상기 구성에 의해, 반도체막을 결정화시킨 후 패터닝에 의해 제거되는각 부분에 레이저광을 조사하는 시간을 생략할 수 있어, 기판 1장 당 소요되는 처리 시간을 대폭 단축시킬 수 있다.
또한, 레이저광의 궤적의 폭을 변화시킬 수 있으므로, 레이저광의 궤적의 엣지가 패터닝에 의해 얻어지는 반도체와 겹쳐지는 것을 방지할 수 있다. 또한, 불필요한 부분에 레이저광을 조사함으로써, 기판에 가해지는 손상을 경감시킬 수 있다.
이하, 본 발명의 실시예에 대해 설명한다.
(실시예 1)
본 실시예에서는 본 발명의 레이저 장치에 이용되는 광학계에 대해 설명한다.
도 11(A) 및 도 11(B)는 본 발명의 레이저 장치에 이용되는 광학계의 구체적인 구성을 나타낸다. 도 11(A)는 본 발명의 레이저 장치의 광학계의 측면도로서, 도 11(A)의 화살표 B의 방향에서 본 측면도가 도 11(B)이다. 또한, 도 11(B)의 화살표 A의 방향에서 본 측면도가 도 11(A)이다.
도 11(A) 및 도 11(B)는 빔 스폿을 4개 합성하여 하나의 빔 스폿으로 하는 경우의 광학계를 나타내고 있다. 또한, 본 발명에 있어서, 합성하는 빔 스폿의 수는 이에 한정되지 않으며, 합성하는 빔 스폿의 수는 2 이상 8 이하면 된다.
부호 401, 402, 403, 404, 405는 원통형 렌즈로서, 도 11(A) 및 도 11(B)에는 도시되어 있지 않지만, 본 실시예의 광학계는 원통형 렌즈를 6개 사용하고 있다. 도 12는 도 11(A) 및 도 11(B)에 나타내는 광학계의 사시도를 나타낸다. 원통형 렌즈(403, 404, 405, 406)의 각각에 서로 다른 레이저 발진 장치로부터 레이저광이 입사된다.
그 다음, 원통형 렌즈(403, 405)에 의해 그 빔 스폿의 형상이 가공된 레이저광이 원통형 렌즈(401)에 입사된다. 입사된 레이저광은 원통형 렌즈에서 그 빔 스폿의 형상이 가공되어 피처리물(400)에 조사된다. 또한, 원통형 렌즈(404, 406)에 의해 그 빔 스폿의 형상이 가공된 레이저광이 원통형 렌즈(402)에 입사된다. 입사된 레이저광은 원통형 렌즈에서 그 빔 스폿의 형상이 가공되어 피처리물(400)에 조사된다.
피처리물(400)에서의 레이저광의 빔 스폿은 일부가 서로 중첩됨으로써 합성되어 하나의 빔 스폿으로 되어 있다.
또한, 본 실시예에서는 피처리물(400)에 가장 가까운 원통형 렌즈(401, 402)의 초점거리를 20 mm로 하고, 원통형 렌즈(403∼406)의 초점거리를 150 mm로 한다. 그리고, 원통형 렌즈(401, 402)로부터 피처리물(400)로의 레이저광의 입사각(θ1)은 본 실시예에서는 25°로 하고, 원통형 렌즈(403∼406)로부터 원통형 렌즈(401, 402)로의 레이저광의 입사각(θ2)을 10°로 하도록 각 렌즈를 설치한다.
또한, 각 렌즈의 초점거리 및 입사각은 설계자가 적절히 설정함이 가능하다. 또한, 원통형 렌즈의 갯수도 이에 한정되지 않으며, 또한 이용하는 광학계도 원통형 렌즈에 한정되지 않는다. 본 발명은 각 레이저 발진 장치에서 발진되는 레이저광의 빔 스폿을 반도체막의 결정화에 적합한 형상 및 에너지 밀도가 되도록 가공하고, 또한 모든 레이저광의 빔 스폿을 서로 중첩시켜 합성하여 하나의 빔 스폿으로 할 수 있는 광학계이면 된다.
또한, 본 실시예에서는 4개의 빔 스폿을 합성하는 예가 도시되어 있으며, 이 경우, 4개의 레이저 발진 장치에 각각 대응하는 원통형 렌즈 4개와 이 4개의 원통형 렌즈에 대응하는 2개의 원통형 렌즈를 갖고 있다. n개(n = 2, 4, 6, 8)의 빔 스폿을 합성하는 경우, n개의 레이저 발진 장치에 각각 대응하는 n개의 원통형 렌즈와 이 n개의 원통형 렌즈에 대응하는 n/2개의 원통형 렌즈를 갖고 있다. n개(n = 3, 5, 7)개의 빔 스폿을 합성하는 경우, n개의 레이저 발진 장치에 각각 대응하는 n개의 원통형 렌즈와 이 n개의 원통형 렌즈에 대응하는 (n+1)/2개의 원통형 렌즈를 갖고 있다.
원래의 광 경로를 따라 광이 복귀되는 것을 방지하기 위해서는 기판에 대한 입사각을 0°보다 크고, 90°보다 작은 각도로 유지시키는 것이 바람직하다.
또한, 레이저광의 균일한 조사를 실현하기 위해서는, 조사 면에 대해 수직을 이루는 평면으로 아직 합성되지 않은 상태에서의 각 빔의 형태가 직사각형으로 간주되는 경우, 직사각형의 짧은 변을 포함하는 평면 또는 직사각형의 긴 변을 포함하는 평면이 입사면으로서 정의되고, 그 입사면에 포함된 짧은 변 또는 긴 변의 길이를 "W"로 하고, 조사면에 위치되고 레이저광에 대해 투과성을 갖는 기판의 두께를 "d"로 한다면, 레이저광의 입사각(θ)은 θ역탄젠트(W/2d)의 조건을 만족시키는 것이 바람직하다. 이러한 조건은 합성 전에 각 레이저광에 의해 만족시켜야 한다. 레이저광의 경로가 입사면상에 존재하지 않는 경우에는 상기 레이저광 경로의 입사면상에서의 입사각은 θ로서 간주된다. 만일 레이저광이 상기 입사각(θ)으로 입사되면, 기판의 표면상에서의 반사광과 기판의 이면으로부터의 반사광간에 간섭이 없어, 레이저광의 균일한 조사가 이루어 질 수 있다. 상술한 설명은 기판의 굴절율이 1인 경우를 가정하여 이루어졌다. 실제의 경우, 많은 기판의 경우 굴절율은 1.5 정도이고, 그러한 값을 고려하면, 상술한 설명에서 계산된 각도보다 큰 각도가 얻어지게 된다. 그러나, 빔 스폿의 길이방향 양측에서의 에너지의 감쇄에 따라 그 부분에서의 간섭 효과가 적어지게 되어 상기의 계산치에서의 간섭 감쇄 효과가 충분히 얻어진다.
(실시예 2)
본 실시예에서는 레이저광의 조사 도중 레이저광의 빔 스폿의 크기를 바꾸는 예에 대해 설명한다.
본 발명의 레이저 장치는 CPU에서 입력된 마스크의 정보에 따라 레이저광을 주사하는 부분을 파악한다. 또한, 본 실시예에서는 빔 스폿의 길이를 마스크의 형상에 맞게 바꾸도록 한다.
도 13은 반도체막의 패터닝을 위한 마스크 형상과 빔 스폿의 길이의 관계를 일 예로서 나타낸다. 부호 560은 반도체막의 패터닝을 위한 마스크의 형상을 나타내고 있으며, 레이저 조사에 의한 결정화 후 이 마스크에 따라 반도체막이 패터닝된다.
부호 561과 562는 레이저광이 조사된 부분을 나타내고 있다. 또한, 부호 561은 4개의 레이저 발진 장치로부터 출력된 레이저광의 빔 스폿을 중첩시켜 합성함으로써 얻어지는 빔 스폿을 주사시킨 부분이다. 한편 부호 562는 2개의 레이저 발진 장치로부터 출력된 레이저광의 빔 스폿을 중첩시켜 합성함으로써 얻어지는 빔 스폿을 주사시킨 부분이다.
2개의 레이저 발진 장치로부터 출력된 레이저광을 합성함으로써 얻어지는 빔 스폿은 4개의 레이저 발진 장치 중 2개의 레이저 발진 장치의 발진을 정지시킴으로써 얻어진다. 단 이 경우 남겨진 2개의 레이저 발진 장치로부터 출력되는 2개의 빔 스폿이 중첩되어 있는 것이 중요하다.
또한, 본 실시예와 같이 레이저광을 주사시키고 있는 도중 빔 스폿의 길이를 바꾸는 경우, 빔 스폿을 짧은 쪽에서부터 긴 쪽으로 바꾸는 것보다 긴 쪽에서 짧은쪽으로 바꾸는 경우, 레이저 발진 장치로부터의 출력이 안정되므로, 더욱 바람직하다. 또한, CPU에서 마스크 형상의 정보를 기초로 빔 스폿을 긴 쪽에서 짧은 쪽으로 바꾸도록 레이저광의 주사 순서를 고려하는 것이 좋다. 또한, 마스크의 설계 단계에서 레이저광의 주사 순서를 고려하여 마스크를 설계하도록 할 수도 있다.
상기 구성에 의해, 레이저광의 궤적 폭을 바꿀 수 있으므로, 레이저광의 궤적의 엣지가 패터닝에 의해 얻어지는 반도체와 겹쳐지는 것을 막을 수 있다. 또한, 불필요한 부분에 레이저광을 조사함으로써, 기판에 가해지던 손상을 더욱 경감시킬 수 있다.
본 실시예는 실시예 1과 조합하여 실시할 수 있다.
(실시예 3)
본 실시예에서는 레이저광의 조사 도중 광학계에 구비되는 셔터에 의해 레이저광을 차단하여 소정 부분에만 레이저광을 조사하는 예에 대해 설명한다.
본 발명의 레이저 장치는 CPU에서, 입력된 마스크의 정보에 따라 레이저광을 주사시킬 부분을 파악한다. 또한, 본 실시예에서는, 주사시켜야 할 부분에만 레이적 광이 조사되도록 셔터를 이용하여 레이저광을 차단한다. 이 때, 셔터는 레이저광을 차단하는 것이 가능하며, 또한 레이저광에 의해 변형 또는 손상되지 않는 재질로 형성하는 것이 바람직하다.
도 14는 반도체막의 패터닝의 마스크 형상과 레이저광이 조사되는 부분의 관계를 일 예로서 나타낸다. 부호 570은 반도체막의 패터닝의 마스크 형상을 나타내고 있으며, 레이저 조사에 의한 결정화 후 이 마스크에 따라 반도체막이 패터닝된다.
부호 571은 레이저광이 조사된 부분을 나타낸다. 파선은 레이저광이 셔터로 차단되어 있는 부분을 나타내고 있으며, 본 실시예에서는 결정화시킬 필요가 없는 부분에는 레이저광을 조사하지 않으나, 조사되어 있다해도 그 에너지 밀도가 낮아지도록 할 수 있다. 따라서, 불필요한 부분에 레이저광을 조사함으로써, 기판에 가해지던 손상을 더욱 경감시킬 수 있다.
본 실시예는 실시예 1 또는 실시예 2와 조합하여 실시할 수 있다.
(실시예 4)
본 실시예에서는 레이저광의 주사 방향을 변경하는 예에 대해 설명한다.
레이저광의 조사 방향을 채널 형성 영역의 캐리어가 이동하는 방향과 나란하도록 함으로써, 반도체막 중의 결정립의 성장 방향이 캐리어의 이동 방향과 겹쳐져 이동도를 높일 수 있다. 그러나, 회로의 설계상 제약으로 인해, 채널 형성 영역이 캐리어의 이동 방향과 나란하도록 모든 활성층을 레이아웃하기 어려운 경우가 있다. 이 경우, 마스크의 정보에 따라 레이저광의 주사 방향을 변경하는 것이 바람직하다.
도 15는 반도체막의 패터닝의 마스크의 형상과 레이저광이 조사되는 부분의 관계를 일 예로서 나타낸다. 부호 580, 583은 반도체막의 패터닝의 마스크 형상을 나타내며, 레이저 조사에 의한 결정화 후 이 마스크에 따라 반도체막이 패터닝된다. 부호 580과 583으로 나타낸 마스크는 채널 형성 영역에서 캐리어가 이동하는 방향이 수직이 되도록 설계되어 있다.
본 발명의 레이저 장치는 CPU에서, 입력된 마스크의 정보에 따라 레이저광을 주사시킬 부분을 파악한다. 한편, 패터닝하여 얻어지는 섬 형상 반도체막의 채널형성 영역에서의 캐리어의 이동 방향을 정보로서 CPU에 입력한다. 구체적으로는, 활성층의 형상에 대해 레이저광의 주사 방향을 미리 정해둔다. 그 다음, CPU에서는 그 미리 정해진 활성층의 형상에 대한 레이저광의 주사 방향과 마스크의 형상에서 얻어지는 각 활성층의 형상을 비교 참조하여 반도체막의 각 주사 부분의 주사 방향을 결정한다.
부호 581은 레이저광을 수평 방향으로 주사시켰을 때에 레이저광이 조사된 부분을 나타내며, 그 주사 방향은 패터닝 후에 얻어지는 섬 형상 반도체막(580)의 채널 형성 영역이 되는 부분의 캐리어가 이동하는 방향과 나란하게 되어 있다. 부호 582는 레이저광을 수직 방향으로 주사시켰을 때에 레이저광이 조사된 부분을 나타내며, 그 주사 방향은 패터닝 후에 얻어지는 섬 형상 반도체막(583)의 채널 형성 영역이 되는 부분의 캐리어가 이동하는 방향과 나란하게 되어 있다.
또한, 도 15에서 부호 584∼587로 나타내는 바와 같이, 주사 방향이 다른 레이저광이 중첩되어 조사되는 반도체막의 표면 부분은 반도체막의 표면이 거칠어져 이후 형성되는 게이트 절연막의 특성에 악영향을 끼칠 가능성이 있으므로, TFT의 활성층으로 사용하는 것은 바람직하지 않다. 따라서, 마스크의 설계 단계에서 레이저광의 주사 방향 및 주사 부분을 정해 두고, 레이저광이 중첩되는 부분에 섬 형상 반도체막을 배치하지 않도록 마스크의 레이아웃을 결정하는 것이 바람직하다.
또한, 실시예 2에 나타내는 바와 같이, 레이저광의 빔 스폿의 중심축 방향의길이를 변경함으로써, 레이저광의 궤적의 에지의 부분이 섬 형상 반도체막과 중첩되는것을 방지할 수도 있다. 또한, 실시예 3에 나타내는 바와 같이, 셔터를 이용함으로써, 레이저광의 궤적의 엣지의 부분이 섬 형상의 반도체막과 중첩되는 것을 방지하거나 레이저광이 중첩되는 것을 방지하도록 할 수도 있다.
본 실시예는 실시예 1∼실시예 3과 조합하여 실시할 수 있다.
(실시예 5)
본 실시예에서는 마커 형성부(423)에 마련된 마커의 일 예를 나타낸다.
도 16(A)는 본 실시예의 마커의 상면도를 나타낸다. 부호 421, 422는 반도체막에 형성된 기준이 되는 마커(이하, "기준 마커"라 칭함)로서, 각각 직사각형으로 되어 있다. 기준 마커(421)는 모두 그 직사각형의 장변이 수평 방향으로 배치되어 있으며, 각 기준 마커(421)는 일정 간격을 유지하며 수직 방향으로 배치되어 있다. 기준 마커(422)는 모두 그 직사각형의 장변이 수직 방향으로 배치되어 있으며, 각 기준 마커(422)는 일정 간격을 유지하며 수평 방향으로 배치되어 있다.
기준 마커(421)는 마스크의 수직 방향의 위치를 정하는 기준이 되며, 기준 마커(422)는 마스크의 수평 방향의 위치를 정하는 기준이 되고 있다. 부호 424, 425는 반도체막의 패터닝용 마스크의 마커로서, 각각 형상이 직사각형이다. 마커(424)는 그 직사각형의 장변이 수평 방향으로 배치되도록, 또한 마커(425)는 그 직사각형의 장변이 수직 방향으로 배치되도록, 반도체 패터닝용 마스크의 위치를 정한다. 그리고, 마커(424)가 정해진 2개의 인접하는 기준 마커(421)의 정 가운데 위치하도록, 또한 머커(425)가 정해진 2개의 인접하는 기준 마커(422)의 정가운데에 위치하도록, 반도체 패터닝용 마스크의 위치를 정한다.
도 16(B)는 반도체막에 형성된 기준 마커의 사시도이다. 기판(431)에 성막된 반도체막(430)의 일부는 레이저에 의해 직사각형 형상으로 깍여져 있으며, 그 깍여진 부분이 기준 마커(421, 422)로서 기능한다.
또한, 본 실시예에 나타내는 마커는 극히 일예에 불과한 것으로서, 본 발명의 마커는 이에 한정되지 않는다. 본 발명에서 이용하는 마커는 반도체막을 레이저광으로 결정화시키기 전에 형성할 수 있고, 또한 레이저광의 조사에 의한 결정화 후에도 이용할 수 있는 것이면 된다.
본 실시예는 실시예 1∼실시예 4와 조합하여 실시할 수 있다.
(실시예 6)
본 실시예에서는 8개의 레이저 발진 장치를 이용한 본 발명의 레이저 장치의 광학계에 대해 설명한다.
도 17 및 도 18은 본 실시예의 레이저 장치에 이용되는 광학계의 구체적인 구성을 나타낸다. 도 17은 본 발명의 레이저 장치의 광학계의 측면도이고, 도 18은 도 17의 화살표 B의 방향에서 본 측면도를 나타낸다. 또한, 도 18의 화살표 A의 방향에서 본 측면도가 도 17에 해당한다.
본 실시예에서는 빔 스폿을 8개 합성하여 하나의 빔 스폿으로 하는 경우의 광학계를 나타내고 있다. 또한, 본 발명에 있어서, 합성하는 빔 스폿의 갯수는 이에 한정되지 않으며, 합성하는 빔 스폿의 갯수는 2 이상 8 이하이면 된다.
부호 441∼450은 원통형 렌즈이고, 도 17 및 도 18에는 도시되어 있지 않으나 본 실시예의 광학계는 12개의 원통형 렌즈(441∼452)를 사용하고 있다. 도 19는 도 17 및 도 18에 나타내는 광학계의 사시도를 나타낸다. 원통형 렌즈(441∼444)의 각각에 서로 다른 레이저 발진 장치로부터 레이저광이 입사된다.
그 다음, 원통형 렌즈(450, 445)에 의해 그 빔 스폿의 형상이 가공된 레이저광이 원통형 렌즈(441)에 입사된다. 입사된 레이저광은 원통형 렌즈(441)에서 그 빔 스폿의 형상이 가공되어 피처리물(440)에 조사된다. 또한, 원통형 렌즈(451, 446)에 의해 그 빔 스폿의 형상이 가공된 레이저광이 원통형 렌즈(442)에 입사된다. 입사된 레이저광은 원통형 렌즈(442)에서 그 빔 스폿의 형상이 가공되어 피처리물(440)에 조사된다. 또한, 원통형 렌즈(449, 447)에 의해 그 빔 스폿의 형상이 가공된 레이저광이 원통형 렌즈(443)에 입사된다. 입사된 레이저광은 원통형 렌즈(443)에서 그 빔 스폿의 형상이 가공되어 피처리물(440)에 조사된다. 또한, 원통형 렌즈(452, 448)에 의해 그 빔 스폿의 형상이 가공된 레이저광이 원통형 렌즈(444)에 입사된다. 입사된 레이저광은 원통형 렌즈(444)에서 그 빔 스폿의 형상이 가공되어 피처리물(440)에 조사된다.
피처리물(440)에서의 레이저광의 빔 스폿은 일부가 서로 중첩됨으로써 합성되어 하나의 빔 스폿으로 되어 있다.
또한, 본 실시예에서는, 피처리물(440)에 가장 가까운 원통형 렌즈(441, 444)의 초점거리를 20 mm로 하고, 원통형 렌즈(445∼452)의 초점거리를 150 mm로 한다. 그리고, 원통형 렌즈(441∼452)로부터 피처리물(440)로의 레이저광의 입사각(θ1)은 본 실시예에서는 25°로 하고, 원통형 렌즈(445∼452)로부터 원통형 렌즈(441, 452)로의 레이저광의 입사각(θ2)을 10°로 하도록 각 렌즈를 설치한다.
또한, 각 렌즈의 초점거리 및 입사각은 설계자가 적절히 설정함이 가능하다. 또한, 원통형 렌즈의 수도 이에 한정되지 않으며, 이용하는 광학계도 원통형 렌즈에 한정되지 않는다. 본 발명은 각 레이저 발진 장치에서 발진되는 레이저광의 빔 스폿을 반도체막의 결정화에 적합한 형상 및 에너지 밀도가 되도록 가공하고, 또한 모든 레이저광의 빔 스폿을 서로 중첩시켜 합성하여 하나의 빔 스폿으로 할 수 있는 광학계이면 된다.
또한, 본 실시예에서는 8개의 빔 스폿을 합성하는 예가 도시되어 있으며, 이 경우, 8개의 레이저 발진 장치에 각각 대응하는 원통형 렌즈 8개와 이 8개의 원통형 렌즈에 대응하는 4개의 원통형 렌즈를 갖고 있다.
본 실시예는 실시예 1∼실시예 5와 조합하여 실시할 수 있다.
(실시예 7)
본 실시예에서는 액티브 매트릭스 기판의 제작방법에 대해 도 25∼도 28을 참조하여 설명한다. 본 명세서에서는 CMOS 회로와 구동회로, 및 화소 TFT와 보유용량을 갖는 화소부를 동일 기판 상에 형성한 기판을 편의상 액티브 매트릭스 기판이라 부른다.
먼저, 본 실시예에서는 바륨붕규산유리 또는 알루미늄붕규산유리 등의 유리로 이루어지는 기판(600)을 사용한다. 또한, 기판(600)으로서는, 석영 기판이나실리콘 기판, 금속 기판 또는 스테인레스 기판의 표면에 절연막을 형성한 것을 사용할 수도 있다. 또한, 본 실시예의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 사용할 수도 있다.
이어서, 기판(600)상에 하지막(601)을, 그리고 그 하지막(601)상에 공지의 수단(스퍼터링법, LPCVD법, 플라즈마 CVD법)에 의해 막으로 비정질 반도체막(692)을 형성한다(도 25(A)). 본 실시예에서는 비정질 반도체막을 성막하고 있으나, 미결정 반도체막, 결정성 반도체막이 성막될 수도 있다. 또한, 비정질 규소게르마늄막 등의 비정질 구조를 갖는 화합물 반도체막을 사용할 수도 있다.
이어서, 비정질 반도체막(692)을 레이저 결정화법에 의해 결정화시킨다. 레이저 결정화법은 본 발명의 레이저 장치를 이용하여 실시한다. 본 발명에서는 레이저 장치의 CPU에 입력된 마스크의 정보에 따라 비정질 반도체막을 부분적으로 결정화시킨다. 물론 레이저 결정화법 뿐 아니라 다른 공지의 결정화법(RTA나 어닐로를 이용한 열결정화법, 결정화를 조장하는 금속원소를 이용한 열결정화법 등)과 조합하여 실시할 수도 있다.
비정질 반도체막의 결정화시, 연속 발진이 가능한 고체 레이저를 이용하고, 기본파의 제2 고조파∼제4 고조파를 이용함으로써 대립경의 결정을 얻을 수 있다. 대표적으로는, Nd:YVO4레이저(기본파 1,064nm)의 제2 고조파(532nm)이나 제3 고조파(355nm)를 이용하는 것이 바람직하다. 구체적으로는, 출력 10 W의 연속 발진형 YVO4레이저로부터 방출된 레이저광을 비선형 광학소자에 의해 고조파로 변환시킨다. 또한, 공진기 내에 YVO4결정과 비선형 광학소자를 넣어 고주파를 방출하는 방법도 있다. 그 다음, 바람직하게는 광학계에 의해 조사면에서 직사각형 형상 또는 타원형 형상의 레이저광을 형성하여 피처리체에 조사한다. 이 때의 에너지 밀도는 0.01∼100 MW/㎠ 정도(바람직하게는 0.1∼10 MW/㎠)가 필요하다. 그리고, 10∼2,000 cm/s 정도의 속도로 레이저광에 대해 상대적으로 반도체막을 이동시켜 조사한다.
또한, 레이저는 연속 발진형 기체 레이저 또는 고체 레이저를 사용할 수 있다. 기체 레이저로서, 엑시머 레이저, Ar 레이저, Kr 레이저 등이 있으며, 고체 레이저로서는, YAG 레이저, YV04레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이드 레이저, Ti:사파이어 레이저, Y2O3등을 들 수 있다. 고체 레이저로서는, Cr, Nd, Er, Ho, Ce, Co, Ti,Yb 또는 Tm이 도핑된 YAG, YVO4, YLF, YAlO3등의 결정을 사용한 레이저 등도 사용 가능하다. 상기 레이저의 기본파는 도핑할 재료에 따라 다르며, 1 ㎛ 전후의 기본파를 갖는 레이저광이 얻어진다. 기본파에 대한 고조파는 비선형 광학소자를 이용함으로써 얻을 수 있다.
상술한 레이저 결정화에 의해 비정질 반도체막에 부분적으로 결정화된 영역(693, 694, 695)이 형성된다(도 25(B)).
이어서, 부분적으로 결정성이 높아진 결정성 반도체막을 원하는 형상으로 패터닝하여, 결정화된 영역(693, 694, 695)에 섬 형상 반도체막(602∼606)을 형성한다(도 25(C)).
섬 형상 반도체막(602∼606)을 형성한 후, TFT의 스레시홀드 값을 제어하기 위해 미량의 불순물 원소(붕소 또는 인)를 도핑할 수도 있다.
이어서, 섬 형상 반도체막(602∼606)을 덮도록 게이트 절연막(607)을 형성한다. 게이트 절연막(607)은 플라즈마 CVD법 또는 스퍼터링법을 이용하여 두께 40∼150 nm의 규소를 포함하는 절연막으로 형성한다. 본 실시예에서는, 플라즈마 CVD법에 의해 110 nm의 두께로 산화질화규소막(조성비 Si=32%, O=59%, N=7%, H=2%)을 형성했다. 물론, 게이트 절연막은 산화질화규소막에 한정되는 것이 아니고, 다른 규소를 포함하는 절연막을 단층 또는 적층 구조로 하여 사용할 수도 있다.
또한, 산화규소막을 사용하는 경우에는, 플라즈마 CVD법으로 TEOS(Tetraethyl Orthosilicate)와 02를 혼합시키고 반응압력을 40 Pa, 기판 온도를 300∼400℃로 하여 고주파(13.5 MHz) 전력밀도(0.5∼0.8 W/㎠)로 방전시켜 형성할 수 있다. 이와 같이 하여 제조된 산화규소막은 그 후 400∼500℃의 열 어닐에 의해 게이트 절연막으로서 양호한 특성을 얻을 수 있다.
이어서, 게이트 절연막(607) 상에 막 두께 20∼100 nm인 제1 도전막(608)과 막 두께 100∼400 nm인 제2 도전막(609)을 적층 형성한다. 본 실시예에서는 막 두께 30 nm의 TaN 막으로 이루어지는 제1 도전막(608)과 막 두께 370 nm의 W 막으로 이루어 지는 제2 도전막(609)을 적층 형성했다. TaN 막은 스퍼터링법으로 형성하고, Ta의 타겟을 이용하여 질소를 함유하는 분위기에서 스퍼터링한다. 또한, W 막은 W의 타겟을 이용한 스퍼터링법으로 형성했다. 그 밖에, 6불화텅스텐(WF6)을 이용하는 열 CVD법으로 형성할 수도 있다. 어쨌든, 게이트 전극으로서 사용하기 위해서는 저 저항화를 도모할 필요가 있고, W 막의 저항율은 20 μΩcm 이하로 하는 것이 바람직하다. W 막은 결정립을 크게 함으로써 저 저항율화를 도모할 수 있는데, W 막 내에 산소 등의 불순물 원소가 많은 경우에는 결정화가 저해되어 저항이 증가된다. 따라서, 본 실시예에서는 고순도의 W(순도 99.9999%)의 타겟을 이용한 스퍼터링법으로, 또한 성막시 기상으로부터의 불순물의 혼입이 없도록 충분히 배려하여 W 막을 형성함으로써 저항율 9∼20 μΩcm를 실현할 수 있다.
또한, 본 실시예에서는, 제1 도전막(608)을 TaN, 제2 도전막(609)을 W로 했으나, 특별히 한정되지 않으며, 모두 Ta, W, Ti, Mo, Al, Cu, Cr, Nd에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료로 형성할 수도 있다. 또한, 인 등의 불순물 원소를 도핑한 다결정 규소막으로 대표되는 반도체막을 이용할 수도 있다. 또한, AgPdCu 합금을 이용할 수도 있다. 또한, 제1 도전막을 탄탈(Ta) 막으로 형성하고 제2 도전막을 W 막으로 하는 조합, 제1 도전막을 질화티탄(TiN) 막으로 형성하고 제2 도전막을 W 막으로 하는 조합, 제1 도전막을 질화탄탈(TaN) 막으로 형성하고 제2 도전막을 W 막으로 하는 조합, 제1 도전막을 질화티탄(TaN) 막으로 형성하고 제2 도전막을 Al 막으로 하는 조합, 제 1 도전막을 질화탄탈(TaN) 막으로 형성하고 제2 도전막을 Cu 막으로 하는 조합으로 할 수도 있다.
또한, 2층 구조에 한정되지 않고, 예를 들어, 텅스텐막, 알루미늄과 실리콘의 합금(Al-Si)막, 질화티탄막을 순차적으로 적층한 3층 구조로 할 수도 있다. 또한, 3층 구조로 하는 경우, 텅스텐 대신 질화텅스텐을 사용할 수도 있고, 알루미늄과 실리콘 합금(Al-Si)막 대신 알루미늄과 티탄의 합금막(Al-Ti)을 사용할 수도 있으며, 질화티탄막 대신 티탄막을 사용할 수도 있다.
또한, 도전막 재료에 따라 최적의 에칭 방법이나 에칭제의 종류를 적절히 선택하는 것이 중요한다.
이어서, 포토리소그래피법을 이용하여 레지스트로 이루어지는 마스크(610∼615)를 형성하고, 전극 및 배선을 형성하기 위한 제1 에칭 처리를 실시한다. 제1 에칭 처리는 제1 및 제2 에칭 조건에서 실시한다(도 26(B)). 본 실시예에서는, 제1 에칭 조건으로서, ICP(Inductively Coupled Plasma: 유도결합형 플라즈마) 에칭법을 이용하고 에칭 가스로서 CF4와 Cl2와 O2를 사용하고 각각 가스 유량비를 25:25:10 (sccm)으로 하여, I Pa의 압력으로 코일형 전극에 500 W의 RF(13.56 MHz) 전력을 투입하여 플라즈마를 생성하여 에칭을 실시한다. 기판측(시료 스테이지)에도 150 W의 RF(13.56 MHz) 전력을 투입하고 실질적으로 음의 자기 바이어스 전압을 인가한다. 이러한 제1 에칭 조건 하에 W 막을 에칭하여 제1 도전막의 단부를 테이퍼 형상으로 한다.
그 후, 레지스트로 이루어지는 마스크(610∼615)를 제거하지 않은 상태에서 제1 에칭 조건을 제2 에칭 조건으로 바꾸어, 에칭 가스로서 CF4와 Cl2를 사용하고각각의 가스 유량비를 30:30 (sccm)으로 하여 I Pa의 압력으로 코일형 전극에 500 W의 RF(13.56 MHz) 전력을 투입하여 플라즈마를 생성하여 30초 정도 에칭을 실시했다. 기판측(시료 스테이지)에도 20 W의 RF(13.56 MHz) 전력을 투입하고 실질적으로 음의 자기 바이어스 전압을 인가한다. CF4와 Cl2를 혼합한 제2 에칭 조건에서는 W 막과 TaN 막 모두 같은 정도로 에칭된다. 또한, 게이트 절연막 상에 잔재를 남기지 않고 에칭하기 위해서는, 10∼20% 정도의 비율로 에칭 시간을 증가시키면 좋다.
상기 제1 에칭 처리에서는 레지스트로 이루어지는 마스크의 형상을 적절한 것으로 함으로써 기판측에 인가하는 바이어스 전압의 효과에 의해 제1 도전층 및 제2 도전층의 단부가 테이퍼 형상으로 된다. 이 테이퍼부의 각도는 15∼45°가 된다. 이렇게 하여, 제1 에칭 처리에 의해 제1 도전층과 제2 도전층으로 이루어지는 제1 형상의 도전층(617∼622)(제1 도전층(617a∼622a)과 제2 도전층(617b∼622b))을 형성한다. 부호 616은 게이트 절연막으로서, 이 게이트 절연막(616)에서 제1 형상의 도전층(617∼622)으로 덮혀지지 않은 영역은 20∼50 nm 정도 에칭되어, 얇아진 영역이 형성된다.
이어서, 레지스트로 이루어지는 마스크를 제거하지 않고 제2 에칭 처리를 수행한다(도 26(C)). 여기서는 에칭 가스로서 CF4와 Cl2와 O2를 이용하고, W 막을 선택적으로 에칭한다. 이 때, 제2 에칭 처리에 의해 제2 도전층(628b∼633b)이 형성된다. 또한, 제1 도전층(617a∼622a)은 거의 에칭되지 않고, 제2 형상의도전층(628∼633)이 형성된다.
그리고, 레지스트로 이루어지는 마스크를 제거하지 않은 상태에서 제1 도핑 처리를 실시하여, 반도체막에 n형을 부여하는 불순물 원소를 저농도로 첨가한다. 이 도핑 처리는 이온 도핑법 혹은 이온 주입법으로 실시하면 된다. 이온 도핑법의 조건은 도즈량을 1 ×1013∼5 ×1014/㎠로 하고 가속 전압을 40∼80 kV로 하여 실시한다. 본 실시예에서는, 도즈량을 1.5 ×1013/㎠로 하고 가속 전압을 60 kV로 하여 실시한다. n형을 부여하는 불순물 원소로서는, 주기율표의 15족에 속하는 원소, 전형적으로는, 인(P) 또는 비소(As)를 사용하는데, 여기서는 인(P)을 사용한다. 이 경우, 도전층(628∼633)이 n형을 부여하는 불순물 원소에 대한 마스크가 되어 자기정합적으로 불순물 영역(623∼627)이 형성된다. 이 불순물 영역(623∼627)에는 1 ×1018∼1 ×1020/㎤의 농도 범위로 n형을 부여하는 불순물 원소를 첨가한다.
레지스트로 이루어지는 마스크를 제거한 후, 새로이 레지스트로 이루어지는 마스크(634a∼634c)를 형성하여 제1 도핑 처리보다 높은 가속전압으로 제2 도핑 처리를 실시한다. 이 이온 도핑법의 조건으로는, 도즈량을 1 ×1013∼1 ×1015/㎠로 하고 가속전압을 60∼120 kV로 하여 실시한다. 이 도핑 처리는 제2 도전층(628b∼632b)을 불순물 원소에 대한 마스크로서 이용하고 제1 도전층의 테이퍼부의 하방의 반도체막에 불순물 원소가 첨가되도록 도핑한다. 이어서, 제2 도핑 처리보다 가속전압을 낮추어 제3 도핑 처리를 실시하여, 도 27(A)의 상태를 얻는다. 이 이온 도핑법의 조건으로는, 도즈량을 1 ×1015∼1 ×1017/㎠로 하고 가속전압을 50∼100 kV로 하여 실시한다. 제2 도핑 처리 및 제3 도핑 처리에 의해 제1 도전층과 중첩되는 저농도 불순물 영역(636, 642, 648)에는 1 ×1018∼5 ×1019/㎤의 농도 범위로 n형을 부여하는 불순물 원소가 첨가되고, 고농도 불순물 영역(635, 641, 644, 647)에는 1 ×1019∼5 ×1021/㎤의 농도 범위로 n형을 부여하는 불순물 원소가 첨가된다.
물론, 적당한 가속 전압으로 함으로써, 제2 도핑 처리 및 제3 도핑 처리는 한번의 도핑 처리로 저농도 불순물 영역 및 고농도 불순물 영역을 형성할 수도 있다.
이어서, 레지스트로 이루어지는 마스크를 제거한 후, 새로이 레지스트로 이루어지는 마스크(650a∼650c)를 형성하여 제4 도핑 처리를 실시한다. 이 제4 도핑 처리에 의해, p채널형 TFT의 활성층이 되는 반도체막에 상기 일 도전형과는 반대의 도전형을 부여하는 불순물 원소가 첨가된 불순물 영역(653∼654, 659, 660)을 형성한다. 제2 도전층(628a∼632a)을 불순물 원소에 대한 마스크로서 이용하여 p형을 부여하는 불순물 원소를 첨가하여 자기정합적으로 불순물 영역을 형성한다. 본 실시예에서는, 불순물 영역(653∼654, 659, 660)은 디보란(B2H6)을 이용한 이온 도핑법으로 형성한다(도 27(B)). 이 제4 도핑 처리 시에는, n채널형 TFT를 형성하는 반도체막은 레지스트로 이루어지는 마스크(650a∼650c)로 덮혀 있다. 제1∼제3 도핑 처리에 의해, 불순물 영역(653, 654, 659, 660)에는 각각 다른 농도로 인이 첨가되어 있는데, 이러한 모든 영역에서 p형을 부여하는 불순물 원소의 농도를 1 ×1019∼5 ×1021원자/㎤가 되도록 도핑 처리함으로써 p채널형 TFT의 소스 영역 및 드레인 영역으로 기능하는데 아무런 문제는 발생하지 않는다.
이상까지의 공정으로 각각 섬 형상 반도체막에 불순물 영역이 형성된다.
이어서, 레지스트로 이루어지는 마스크(650a∼650c)를 제거하여 제1 층간절연막(661)을 형성한다. 이 제1 층간절연막(661)으로서는 플라즈마 CVD법 또는 스퍼터링법을 이용하여 두께를 100∼200 nm으로 하고, 규소를 포함하는 절연막으로 형성한다. 본 실시예에서는, 플라즈마 CVD법에 의해 막 두께 150 nm의 산화질화규소막을 형성했다. 물론, 제1 층간절연막(661)은 산화질화규소막에 한정되는 것이 아니고, 다른 규소를 포함하는 절연막을 단층 또는 적층 구조로 하여 사용할 수도 있다.
이어서, 도 27(C)에 나타내는 바와 같이, 활성화 처리로서 레이저 조사방법을 이용한다. 레이저 어닐법을 이용하는 경우, 결정화시 사용한 레이저를 사용하는 것이 가능하다. 활성화의 경우에는, 이동속도는 결정화와 같게 하고, 0.01∼100 MW/㎠ 정도(바람직하게는 0.01∼10 MW/㎠)의 에너지 밀도가 필요하게 된다. 또한, 결정화시에는 연속 발진형 레이저를 이용하고, 활성화시에는 펄스 발진형 레이저를 이용하도록 할 수도 있다.
또한, 제1 층간절연막을 형성하기 전에 활성화 처리를 실시할 수도 있다.
그리고, 가열처리(300∼550℃에서 1∼12 시간의 가열처리)를 실시한 후, 수소화를 수행할 수 있다. 이 공정은 제1 층간절연막(661)에 포함되는 수소에 의해 반도체막의 댕글링 본드를 종단(終端)하는 공정이다. 수소화의 다른 수단으로서 플라즈마 수소화(플라즈마에 의해 여기된 수소를 이용함)나, 3∼100%의 수소를 포함하는 분위기에서 300∼650℃에서 1∼12 시간의 가열처리를 실시할 수도 있다.
이어서, 제1 층간절연막(661)상에 무기절연막 재료 또는 유기절연막 재료로 이루어지는 제2 층간절연막(662)을 형성한다. 본 실시예에서는, 막 두께 1.6 ㎛의 아크릴 수지막을 형성하였으나, 점도가 10∼1,000 cp, 바람직하게는 40∼200 cp의 것을 사용하고 표면에 요철이 형성되는 것을 사용한다.
본 실시예에서는, 경면(鏡面) 반사를 방지하기 위해, 표면에 요철이 형성되는 제2 층간절연막을 형성함으로써 화소전극의 표면에 요철을 형성시켰다. 또한, 화소전극의 표면에 요철을 갖도록 하여 광산란성을 구현하기 위해, 화소전극의 하방의 영역에 철부(凸部)를 형성할 수도 있다. 그 경우, 철부의 형성은 TFT의 형성시에 사용한 포토마스크로 실시할 수 있으므로, 공정수의 증가없이 형성시킬 수 있다. 또한, 이 철부는 배선 및 TFT부 이외의 화소부 영역의 기판상에 적절히 형성하면 된다. 이렇게 해서, 철부를 덮는 절연막의 표면에 형성된 요철을 따라 화소전극의 표면에 요철이 형성될 수 있다.
또한, 제2 층간절연막(662)으로서 표면이 평탄화된 막을 이용할 수도 있다. 이 경우, 화소전극을 형성한 후, 공지의 샌드 블라스트(sand-blast)법이나 에칭법 등의 공정을 추가하여 표면을 요철화시켜 경면 반사를 방지하고 반사광을 산란시킴으로써 백색도를 증가시키는 것이 바람직하다.
이어서, 제2 층간절연막(662)를 형성한 후, 제2 층간절연막(662)에 접하도록 제3 층간절연막(672)를 형성한다.
그리고, 구동회로(686)에, 각 불순물 영역과 각각 전기적으로 접속하는 배선(663∼667)을 형성한다. 또한, 이들 배선은 막 두께 50 nm의 Ti 막과 막 두께 500 nm의 합금막(Al과 Ti의 합금막)의 적층 막을 패터닝하여 형성한다. 물론, 2층 구조에 한정되지 않고, 단층 구조로 할 수도 있으며, 3층 이상의 적층 구조로 할 수도 있다. 또한, 배선 재료로서는 Al과 Ti에 한정되지 않는다. 예를 들어, TaN 막 상에 Al이나 Cu를 형성하고 또한 Ti 막을 형성한 적층 막을 패터닝하여 배선을 형성할 수도 있다.(도 28)
또한, 화소부(687)에서는, 화소전극(670), 게이트 배선(669), 접속전극(668)을 형성한다. 이 접속전극(668)에 의해 소스 배선(633a와 633b의 적층 구조)은 화소 TFT(684)와 전기적으로 접속된다. 또한, 게이트 배선(669)은 화소 TFT(684)의 게이트 전극과 전기적으로 접속된다. 또한, 화소전극(670)은 화소 TFT(684)의 드레인 영역(642)과 전기적으로 접속되고, 또한 저장 커패시터를 형성하는 일방의 전극으로서 기능하는 반도체막(606)과 전기적으로 접속된다. 또한, 화소전극(670)으로서는, Al 또는 Ag을 주성분으로 하는 막, 또는 그들 적층 막 등의 반사성이 뛰어난 재료를 이용하는 것이 바람직하다.
이상과 같이 하여, n채널형 TFT(681)와 p채널형 TFT(682)로 이루어지는 CMOS 회로, 및 n채널형 TFT(683)를 갖는 구동회로(686)와, 화소 TFT(684), 저장 커패시터(685)를 갖는 화소부(687)를 동일 기판 상에 형성할 수 있다. 이렇게 해서, 액티브 매트릭스 기판이 완성된다.
구동회로(686)의 n채널형 TFT(681)는 채널 형성 영역(637), 게이트 전극의 일부를 구성하는 제1 도전층(628a)과 중첩되는 저농도 불순물 영역(636)(GOLD 영역), 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(652)을 갖고 있다. 이 n채널형 TFT(681)와 전극(666)으로 접속하여 CMOS 회로를 형성하는 p채널형 TFT(682)에는 채널 형성 영역(640), 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(653)과, p형을 부여하는 불순물 원소가 도입된 불순물 영역(654)을 갖고 있다. 또한, n채널형 TFT(683)에는, 채널 형성 영역(643), 게이트 전극의 일부를 구성하는 제1 도전층(630a)과 중첩되는 저농도 불순물 영역(642)(GOLD 영역), 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(656)을 갖고 있다.
화소부의 화소 TFT(684)에는, 채널 형성 영역(646), 게이트 전극의 외측에 형성되는 저농도 불순물 영역(645)(LDD 영역), 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(658)을 갖고 있다. 또한, 저장 커패시터(685)의 일방의 전극으로서 기능하는 반도체막에는, n형을 부여하는 불순물 원소 및 p형을 부여하는 불순물 원소가 첨가되어 있다. 저장 커패시터(685)는 절연막(616)을 유전체로 하여 전극(632a와 632b의 적층 구조)과 반도체막으로 형성되어 있다.
본 실시예의 화소 구조는, 블랙 매트릭스를 이용하지 않고 화소전극 사이의 간격이 차광되도록 화소전극의 단부를 소스 배선과 겹치지도록 배치된다.
본 실시예는 실시예 1∼실시예 6과 조합하여 실시할 수 있다.
(실시예 8)
본 실시예에서는, 실시예 7에서 제작한 액티브 매트릭스 기판으로부터 반사형 액정 표시장치를 제작하는 공정에 대해 설명한다. 이하, 도 29를 참조하여 상세히 설명한다.
먼저, 실시예 7에 따라 도 28의 상태의 액티브 매트릭스 기판을 얻은 후, 도 28의 액티브 매트릭스 기판 위, 적어도 화소전극(670) 상에 배향막(867)을 형성하고 러빙 처리를 실시한다. 또한, 본 실시예에서는, 배향막(867)을 형성하기 전에 아크릴 수지막 등의 유기수지막을 패터닝함으로써 기판 간격을 유지하기 위한 기둥형 스페이서(872)를 원하는 위치에 형성시켰다. 한편, 기둥형의 스페이서 대신에 구형의 스페이서를 기판 전면에 산포할 수도 있다.
이어서, 대향 기판(869)을 준비한다. 그 다음, 그 대향 기판(869) 상에 착색 층(870, 871), 평탄화 막(873)을 형성한다. 적색의 착색 층(870)과 청색의 착색 층(871)을 중첩시켜 차광부를 형성한다. 또한, 적색의 착색 층과 녹색의 착색 층을 일부 중첩시켜 차광부를 형성할 수도 있다.
본 실시예에서는, 실시예 7에 나타내는 기판을 이용하고 있다. 따라서, 적어도 게이트 배선(669)과 화소전극(670)의 간극과, 게이트 배선(669)과 접속전극(668)의 간극과, 접속전극(668)과 화소전극(670)의 간극을 차광할 필요가 있다. 본 실시예에서는, 그 차광해야할 위치들에 착색 층의 적층을 통해 형성되는 차광부가 중첩되도록 각 착색 층을 배선하여 대향 기판을 서로 접착시킨다.
이렇게 해서, 블랙 매트릭스 등의 차광층을 형성하지 않고 각 화소 사이의 간극을 착색 층의 적층을 통해 형성되는 차광부로 차단함으로써, 공정수의 저감을 가능하게 했다.
이어서, 평탄화 막(873)상에 투명 도전막으로 이루어지는 대향 전극(876)을 적어도 화소부에 형성하고, 대향 기판의 전면에 배향막(874)을 형성하고 러빙 처리를 수행했다.
그 다음, 화소부와 구동회로가 형성된 액티브 매트릭스 기판과 대향 기판을 시일(seal) 부재(868)로 접착시킨다. 그 시일 부재(868)에는 필러(filler)가 혼입되어 있어, 이 필러와 기둥형 스페이서에 의해 균일한 간격을 가지고 2개의 기판이 접착된다. 그 후, 두 기판 사이에 액정재료(875)를 주입하고, 시일제(도시되지 않음)에 의해 완전히 밀봉시킨다. 액정재료(875)로는, 공지의 액정재료를 사용하면 된다. 이와 같이 하여, 도 29에 나타내는 반사형 액정 표시장치가 완성된다. 그리고, 필요에 따라, 액티브 매트릭스 기판 또는 대향 기판을 원하는 형상으로 분단한다. 또한, 대향 기판에만 편광판(도시되지 않음)을 부착시켰다. 그리고, 공지의 기술을 이용하여 FPC를 부착시켰다.
이상과 같이 하여 제작된 액정 표시장치는, 에너지 분포가 주기적인 또는 일정한 레이저광이 조사되어 대립경의 결정립이 형성된 반도체막을 이용하여 제작된 TFT를 갖고 있으며, 상기 액정 표시장치의 동작 특성이나 신뢰성은 충분히 만족할만한 수준을 갖게 된다. 그리고, 이와 같은 액정 표시장치는 각종 전자 기기의 표시부로서 이용할 수 있다.
또한, 본 실시예는 실시예 1∼실시예 7을 조합하여 실시할 수 있다.
(실시예 9)
본 실시예에서는, 실시예 9에서 나타낸 액티브 매트릭스 기판을 제조할 때의 TFT의 제작방법을 이용하여 발광장치를 제작하는 예를 이하에 설명한다. 본 명세서에서 발광장치란 기판상에 형성된 발광소자를 그 기판과 커버재 사이에 봉입한 표시용 패널 및 이 표시용 패널에 TFT 등을 실장한 표시용 모듈의 총칭을 의미한다. 또한, 발광소자는 전계를 가함으로써 발생하는 전계발광을 얻을 수 있는 유기화합물을 포함하는 층(발광층)과 양극층과 음극층을 갖는다. 유기화합물에서의 전계발광에는 일중항 여기 상태에서 기저 상태로 돌아갈 때의 발광(형광)과 삼중항 여기 상태에서 기저 상태로 돌아갈 때의 발광(인광)이 있으며, 이 중 어느 하나 또는 둘 모두의 발광을 포함한다.
또한, 본 명세서에서는 발광소자에서 양극과 음극 사이에 형성된 모든 층을 유기 발광층으로 정의한다. 유기 발광층에는 구체적으로 발광층, 정공주입층, 전자주입층, 정공수송층, 전자수송층 등이 포함된다. 기본적으로, 발광소자는 양극층, 발광층, 음극층이 순서대로 적층된 구조를 갖고 있으며, 이 구조 뿐 아니라, 양극층, 정공주입층, 발광층, 음극층이나 양극층, 정공주입층, 발광층, 전자수송층, 음극층 등의 순서로 적층된 구조를 갖고 있는 경우도 있다.
정공주입층, 전자주입층, 정공수송층, 전자수송층을 포함하는 발광소자는 무기화합물만으로 형성되거나 또는 유기화합물과 무기화합물이 혼합된 재료로 형성될 수 있다. 발광소자는 이들 층의 혼합물로 형성될 수도 있다.
도 30(A)는 제3 층간절연막(750)까지 형성한 시점에서의 본 실시예의 발광장치의 단면도이다. 도 30(A)에서, 기판(700)에 마련된 스위칭용 TFT(733), 전류제어용 TFT(734)는 실시예 7의 제작방법을 통해 형성된다. 본 실시예에서는, 스위칭용 TFT(733)는 채널 형성 영역이 2개 형성되는 더블 게이트 구조를 취하고 있으나, 채널 형성 영역이 하나 형성되는 싱글 게이트 구조 또는 3개 형성되는 트리플 게이트 구조일 수도 있다.
기판(700)상에 마련된 구동회로를 갖는 n채널형 TFT(731), p채널형 TFT(732)는 실시예 7의 제작방법을 통해 형성된다. 또한, 본 실시예에서는, 싱글 게이트 구조로 되고 있으나, 더블 게이트 구조 혹은 트리플 게이트 구조일 수도 있다.
제3 층간절연막(750)은 발광장치의 경우 제2 층간절연막(751)에 포함되는 수분이 유기 발광층으로 들어가는 것을 방지하는데 효과적이다. 제2 층간절연막(751)이 유기수지 재료를 포함하고 있는 경우, 유기수지 재료는 수분을 많이 함유하므로, 제3 층간절연막(750)을 마련하는 것은 특히 효과적이다.
실시예 7의 제3 층간절연막을 제조하는 공정까지 종료되었으면, 본 실시예에서는 제3 층간절연막(750)상에 화소전극(711)을 형성한다.
한편, 화소전극(711)은 투명 도전막으로 이루어지는 화소전극(발광소자의 양극)이다. 투명 도전막으로서는, 산화 인듐과 산화 주석의 화합물, 산화 인듐과 산화 아연의 화합물, 산화 아연, 산화 주석 또는 산화 인듐을 사용할 수 있다. 또한, 상기 투명 도전막에 갈륨을 첨가한 것을 사용할 수도 있다. 화소전극(711)은 배선을 형성하기 전에 평탄한 제3 층간절연막(750) 상에 형성한다. 본 실시예에서는, 수지로 이루어지는 제2 층간절연막(751)을 이용하여 TFT에 의한 단차를 평탄화하는 것이 상당히 중요하다. 이후에 형성되는 발광층은 매우 얇아 단차가 존재하게 됨으로써 발광 불량을 일으키는 경우가 있다. 따라서, 발광층을 가능한 한 평탄면에 형성할 수 있도록 화소전극을 형성하기 전에 평탄화시켜 두는 것이 바람직하다.
화소전극(711)의 형성 후, 게이트 절연막(752), 제1 층간절연막(753), 제2 층간절연막(751), 제3 층간절연막(750)에 콘택트 홀을 형성한다. 그리고, 제3 층간절연막(750) 상에 화소전극(711)과 겹치게 도전막을 형성하고 레지스트(760)를 형성한다. 그리고, 레지스트(760)를 이용하여 상기 도전막을 에칭함으로써, 각 TFT의 불순물 영역과 각각 전기적으로 접속하는 배선(701∼707)을 형성한다. 또한, 이 배선들은 막 두께 50 nm의 Ti 막과 막 두께 500 nm의 합금막(Al과 Ti의 합금막)과의 적층 막을 패터닝하여 형성한다. 물론, 2층 구조에 한정되지 않고, 단층 구조로 할 수도 있으며, 3층 이상의 적층 구조로 할 수도 있다. 또한, 배선 재료는 Al과 Ti에 한정되지 않는다. 예를 들어, TaN 막 상에 Al이나 Cu를 형성하고 또한 Ti 막을 형성한 적층 막을 패터닝하여 배선을 형성할 수도 있다.(도 30(B))
또한, 배선(707)은 전류제어용 TFT(734)의 소스 배선(전류 공급선에 상응함)이고, 부호 706은 전류제어용 TFT(734)의 화소전극(711)과 중첩시킴으로써 화소전극(711)과 전기적으로 접속하는 전극이다.
배선(701∼707)을 형성한 후, 도 30(B)에 나타내는 바와 같이, 레지스트(760)을 제거하지 않은 상태에서 그대로 패시베이션막(712)을 형성한다.패시베이션막(712)은 배선(701∼707), 제3 층간절연막(750) 및 레지스트(760)을 덮도록 형성한다. 패시베이션막(712)은 질화규소막, 질화산화규소막, 질화알루미늄 또는 질화산화알루미늄을 포함하는 절연막으로 이루어지고, 이 절연막을 단층 혹은 조합시켜 적층함으로써 사용한다. 그리고, 패시베이션막(712)을 에칭하여 화소전극(711)의 일부를 노출시킨다.
화소전극(711) 상에는 발광층(713)이 형성된다. 또한, 도 30(B)에서는 하나의 화소 밖에 도시하지 않았으나, 본 실시예에서는 R(적색), G(녹색), B(청색)의 각 색에 대응한 발광층을 형성하고 있다. 또한, 본 실시예에서는 증착법에 의해 저분자계 유기 발광재료를 형성하고 있다. 구체적으로는, 정공주입층으로서 20 nm 두께의 구리 프탈로시아닌(CuPc) 막을 마련하고 그 위헤 발광층으로서 70 nm 두께의 트리스-8-퀴노리노라트 알루미늄 착체(Alq3) 막을 형성한 적층 구조로 하고 있다. Alq3에 퀴나크리돈, 페릴렌 혹은 DCM1 등의 형광 색소를 첨가함으로써, 발광색을 제어할 수 있다.
그러나, 이상의 예는 발광층으로서 이용할 수 있는 유기 발광재의 일 예로서, 이것에 한정될 필요는 전혀 없다. 발광층, 전하 수송층 또는 전하 주입층을 자유롭게 조합하여 발광층(발광 및 그를 위한 캐리어 이동을 수행하도록 하는 층)을 형성하면 된다. 예를 들어, 본 실시예에서는 저분자계 유기 발광재료를 발광층으로 사용하는 예를 나타내었으나, 중분자계 유기 발광재료나 고분자계 유기 발광재료를 이용할 수도 있다. 또한, 본 명세서 중에서, 승화성 또는 용해성을 갖지않는 유기화합물의 응집체(바람직하게는 분자수가 10 이하인 응집체) 또는 연쇄하는 분자의 길이가 5 ㎛ 이하(바람직하게는 50 nm 이하)인 유기화합물의 응집체를 중분자계 유기 발광재료로 한다. 또한, 고분자계 유기 발광재료를 이용하는 예로서는, 정공주입층으로 20 nm의 폴리티오펜(PEDOT) 막을 스핀 도포법에 의해 마련하고 그 위에 발광층으로 100 nm 정도의 파라페닐렌비닐렌(PPV) 막을 마련한 적층 구조로 할 수도 있다. 또한, PPV의 π공역계 고분자를 이용하면, 적색에서 청색에 이르는 발광 파장을 선택할 수 있다. 또한, 전하 수송층이나 전하 주입층으로서 탄화규소 등의 무기재료를 사용할 수도 있다. 이들 유기 발광재료나 무기 발광재료는 공지의 재료를 이용할 수 있다.
이어서, 발광층(713) 상에는 도전막으로 이루어지는 음극(714)이 형성된다. 본 실시예의 경우, 도전막으로서 알루미늄과 리튬의 합금막을 이용한다. 물론, 공지의 MgAg 막(마그네슘과 은의 합금막)을 이용할 수 있다. 음극재료로서는, 주기표의 1족 또는 2족에 속하는 원소로 이루어지는 도전막 또는 그들 원소를 첨가한 도전막을 이용하면 된다.
이 음극(714)까지 형성된 시점에서 발광소자(715)가 완성된다. 또한, 여기서 말하는 발광소자(715)는 화소전극(양극)(711), 발광층(713), 및 음극(714)로 형성된 다이오드를 가리킨다.
발광소자(715)를 완전히 덮도록 보호막(754)을 형성하는 것이 효과적이다. 보호막(754)은 탄소막, 질화규소막 또는 질화산화규소막을 포함하는 절연막으로 이루어지며, 이 절연막을 단층 또는 조합한 적층 형태로 이용한다.
이 때, 커버리지가 좋은 막을 보호막(754)으로 사용하는 것이 바람직하며, 탄소막, 특히 DLC(다아아몬드형 카본) 막을 사용하는 것이 효과적이다. DLC 막은 실온 내지 100℃ 이하의 온도 범위에서 성막 가능하므로, 내열성이 낮은 발광층(713)의 상방에도 용이하게 성막할 수 있다. 또한, DLC 막은 산소에 대한 블로킹 효과가 높아 발광층(713)의 산화를 억제하는 것이 가능하다. 그 때문에, 후속하는 시일(seal) 공정을 수행하는 동안 발광층(713)이 산화하는 문제를 방지할 수 있다.
본 실시예에서는, 발광층(713)은 베리어성이 높은 탄소막, 질화규소, 질화산화규소, 질화알루미늄 또는 질화산화알루미늄 등의 무기절연막으로 완전히 덮혀 있으므로, 수분이나 산소 등이 발광층에 유입되어 발광층이 열화되는 것을 더욱 효과적으로 방지할 수 있다.
특히 제3 절연막(750), 패시베이션막(712), 보호막(754)을, 실리콘을 타겟으로 한 스퍼터링법에 의해 제조되는 질화규소막을 이용함으로써, 발광층으로의 불순물 침입을 효과적으로 방지할 수 있다. 성막 조건은 적절히 선택하면 되는데, 특히 바람직하게는 스퍼터링 가스에는 질소(N2) 또는 질소와 아르곤의 혼합 가스를 사용하고, 고주파 전력을 인가하여 스퍼터링을 수행한다. 기판 온도는 실온의 상태로 하고 가열수단을 사용하지 않아도 된다. 이미 유기 절연막이나 유기 화합물층을 형성한 후에는 기판을 가열하지 않고 성막하는 것이 바람직하다. 그러나, 흡착 또는 흡장되어 있는 수분을 충분히 제거하기 위해 진공 중에서 수 분 내지 수 시간, 50∼100℃ 정도에서 가열하여 탈수 처리하는 것이 바람직하다.
실온에서 실리콘을 타겟으로 하여 13.56 MHz의 고주파 전력을 인가하고 질소 가스관을 이용한 스퍼터링법으로 형성된 질화규소막은 그 적외선 흡수 스펙트럼에 있어서 N-H 결합과 Si-H 결합의 흡수 피크가 관측되지 않으며, 또한 Si-O의 흡수 피크도 관측되지 않은 것이 특징적이며, 막 중에 산소 농도 및 수소 농도는 1 원자% 이하이다. 이 점을 통해서도 더욱 효과적으로 산소나 수분 등의 불순물의 침입을 방지할 수 있다.
또한, 시일재(717)를 발광층(715)과 중첩되게 형성하고, 커버재(718)를 접착시킨다. 시일재(717)로서는 자외선 경화수지를 이용하면 되고, 내부에 흡습 효과를 갖는 물질 또는 산화 방지 효과를 갖는 물질을 마련하면 효과적이다. 또한, 본 실시예에서 커버재(718)는 유리 기판이나 석영 기판이나 플라스틱 기판(플라스틱 필름도 포함)의 양면에 탄소막(바람직하게는 다이아몬드형 카본막)을 형성한 것을 사용한다.
이렇게 하여, 도 30(B)에 나타내는 바와 같은 구조의 발광장치가 완성된다. 또한, 패시베이션 막(712)을 형성한 후 보호막을 형성할 때까지의 공정을 멀티체임버 방식(또는 인라인 방식)의 성막장치를 이용하여 대기에 노출시키지 않고 연속적으로 처리하는 것이 효과적이다. 또한, 더 발전시켜 커버재(718)을 접착시키는 공정까지를 대기에 노출시키지 않고 연속적으로 처리하는 것도 가능하다.
이렇게 하여, 기판(700) 상에 n채널형 TFT(731), p채널형 TFT(732), 스위칭용 TFT(n채널형 TFT)(733) 및 전류제어용 TFT(p채널형 TFT)(734)가 형성된다.
또한, 도 30을 참조하여 설명한 바와 같이, 게이트 전극에 절연막을 개재하여 중첩되는 불순물 영역을 형성함으로써, 핫 캐리어 효과에 기인하는 열화에 강한 n채널형 TFT를 형성할 수 있다. 따라서, 신뢰성 높은 발광장치를 실현할 수 있다.
또한, 본 실시예에서는 화소부와 구동회로의 구성만을 나타내고 있으나, 본 실시예의 제작공정에 따르면 그 밖에도 신호분할회로, D/A 컨버터, 동작 증폭기, γ보정회로 등의 논리회로를 동일한 절연체 상에 형성할 수 있으며, 나아가서 메모리나 마이크로프로세서도 형성할 수 있다.
이상과 같이 하여, 에너지 분포가 주기적인 또는 일정한 레이저광이 조사되어 대립경의 결정립이 형성된 발광장치가 제작되며, 이에 따라, 그 발광장치는 동작 특성이나 신뢰성이 충분히 만족할만한 수준을 갖게 된다. 그리고, 이와 같은 발광장치는 각종 전자 기기의 표시부로서 이용할 수 있다.
또한, 본 실시예는 실시예 1∼실시예 7의 어느 하나와 조합하여 실시할 수 있다.
(실시예 10)
본 실시예에서는 레이저 조사에 의해 결정화된 반도체막의 SEM 사진에 대해 설명한다.
본 실시예에서는 하지막으로서 유리막을 플라즈마 CVD법에 의해 형성하고, 산화질화규소막(조성비 Si=32%, O=59%, N=7%, H=2%)을 400 nm의 두께로 형성하고, 계속해서, 상기 하지막 상에 반도체막으로서 플라즈마 CVD법에 의해 비정질 규소막 150 nm을 형성하였다. 그리고, 500℃에서 3시간의 가열처리를 실시하여 반도체막에 함유된 수소를 방출시킨 후, 레이저 어닐법에 의해 반도체막의 결정화를 실시했다. 레이저 어닐법의 조건은 레이저광으로서 YVO4레이저의 제2 고조파를 이용하고 레이저광의 입사각(θ)을 18°로 하여 직사각형 형상의 빔을 형성하고, 빔 스폿의 중심축이 주사 방향에 대해 직각이 되도록 기판을 50 cm/sec의 속도로 이동시키면서 조사하여 반도체막의 결정화를 수행했다.
이와 같이 하여 얻어진 결정성 반도체막에 세코에칭(seco-etching)을 실시하여 SEM에 의해 1만배로 표면을 관찰한 결과를 도 20에 나타낸다. 또한, 세코에칭의 세코액은 HF:H20 = 2:1에 첨가제로서 K2Cr2O7을 사용하여 제조된 것이다. 도 20은 도면에서 화살표로 나타낸 방향으로 레이저광을 상대적으로 주사하여 얻어지는 것으로서, 주사 방향에 대해 대립경의 결정립이 형성되어 있음을 알 수 있다.
이와 같이 레이저광을 이용하여 결정화시킨 반도체막에는 대립경의 결정립이 형성되어 있으므로, 상기 반도체막을 이용하여 TFT를 제작하면 그의 채널 형성 영역에 포함될 수 있는 결정립계의 수를 감소시킬 수 있다. 또한, 개개의 결정립은 실질적으로 단결정으로 간주할 수 있는 결정성을 가지므로, 단결정 반도체를 이용한 트랜지스터와 동등 또는 그 이상의 높은 이동도(전계효과 이동도)도 얻을 수 있다.
또한, 형성된 결정립이 일방향으로 정돈되어 있으므로, 캐리어가 결정립계를 횡단하는 회수를 극단적으로 줄일 수 있다. 그 때문에, 온(ON) 전류값(TFT가 온 상태일 때 흐르는 드레인 전류값), 오프(OFF) 전류값(TFT가 오프 상태일 때 흐르는드레인 전류값), 스레시홀드 전압, S값 및 전계효과 이동도의 편차를 감소시킬 수도 있어, 전기적 특성은 현저하게 향상된다.
(실시예 11)
본 실시예에서는 일본국 공개특허공고 특개평7-183540호 공보에 기재된 방법을 이용하여 레이저 조사에 의해 결정화된 반도체막의 SEM 사진에 대해 설명한다.
실시예 10에 따라 비정질 규소막을 형성한 후, 일본국 공개특허공고 특개평 7-183540호 공보에 기재된 방법을 이용하여 상기 반도체막 상에 스핀 코트법으로 초산니켈 수용액(중량 환산으로 농도 5 ppm, 체적 10 ml)을 도포하고, 500℃의 질소 분위기에서 1시간, 550℃의 질소분위기에서 12시간의 가열처리를 실시했다. 이어서, 레이저 어닐법에 의해 반도체막의 결정성을 향상시킨다. 레이저 어닐법의 조건은 레이저광으로서 YVO4레이저의 제2 고조파를 사용하고 레이저광의 입사각(θ)을 18°로 하여 직사각형 형상의 빔을 형성하고, 빔 스폿의 중심축이 주사 방향에 대해 직각이 되도록 기판을 50 cm/s의 속도로 이동시키면서 조사하여, 반도체막의 결정성을 향상시켰다.
이와 같이 하여 얻어진 결정성 반도체막에 세코에칭을 실시하여 SEM에 의해 1만배로 표면을 관찰한 결과를 도 21에 나타낸다. 도 21은 도면중 화살표로 나타낸 방향으로 레이저광을 상대적으로 주사시켜 얻어지는 것으로서, 주사 방향에 대해 대립경의 결정립이 형성되어 있음을 알 수 있다. 또한, 도 20에 나타낸 결정립보다 도 21에 나타낸 결정립이 레이저광의 상대적인 주사 방향에 대해 교차하는 방향에 형성되는 입계가 적은 것이 특징적이다.
이와 같이, 레이저광을 이용하여 결정화시킨 반도체막에는 대립경의 결정립이 형성되어 있으므로, 상기 반도체막을 이용하여 TFT를 제작하면 그의 채널 형성 영역에 포함될 수 있는 결정립계의 수를 감소시킬 수 있다. 또한, 개개의 결정립은 실질적으로 단결정으로 간주할 수 있는 결정성을 가지므로, 단결정 반도체를 이용한 트랜지스터와 동등 또는 그 이상의 높은 이동도(전계효과 이동도)도 얻을 수 있다.
또한, 형성된 결정립이 일방향으로 정돈되어 있으므로, 캐리어가 결정립계를 횡단하는 회수를 극단적으로 줄일 수 있다. 그 때문에, 온 전류값, 오프 전류값, 스레시홀드 전압, S값 및 전계효과 이동도의 편차를 감소시킬 수도 있어, 전기적 특성은 현저하게 향상된다.
(실시예 12)
본 실시예에서는 실시예 10에 따라 결정화된 반도체막을 이용하여 TFT를 제작하는 예에 대해 설명한다.
본 실시예에서는 유리막을 하지막으로서 사용하며, 유리 기판 상에 하지막상에 플라즈마 CVD법에 의해 산화질화규소막(조성비 Si=32%, O=27%, N=24%, H=17%) 50 nm, 산화질화규소막(조성비 Si=32%, O=59%, N=7%, H=2%) 100 nm를 적층하고, 계속해서, 그 하지막 상에 플라즈마 CVD법에 의해 비정질 규소막 150 nm를 형성하였다. 그 다음, 500℃에서 3시간의 가열처리를 실시하여 반도체막에 함유된 수소를방출시킨 후, YVO4레이저의 제2 고조파를 이용하여 실시예 10의 조건에 따라 결정화시켰다.
이어서, 제1 도핑 처리를 실시한다. 이것은 스레시홀드 값을 제어하기 위한 채널 도핑이다. 재료 가스로서 B2H6을 이용하고 가스 유량 30 sccm, 전류 밀도 0.05 μA, 가속전압 60 kV, 도즈량 1 ×1014원자/㎠로 실시했다. 이어서, 패터닝을 수행하여, 결정화된 반도체막을 원하는 형상으로 에칭한 후, 에칭된 반도체막을 덮는 게이트 절연막으로서 플라즈마 CVD법에 의해 막 두께 115 nm의 산화질화규소막을 형성한다. 이어서, 게이트 절연막 상에 도전막으로서 막 두께 30 nm의 TaN 막과 막 두께 370 nm의 W 막을 적층 형성한다.
이어서, 포토리소그래피법을 이용하여 레지스트로 이루어지는 마스크(도시되지 않음)를 형성하여 W 막, TaN 막, 게이트 절연막을 에칭한 후, 제2 도핑 처리를 실시하여 반도체막에 n형을 부여하는 불순물을 도입시킨다. 이 경우, 도전층들이 n형을 부여하는 불순물 원소 및 자기정합적으로 형성된 채널 형성 영역을 개재하고 있는 불순물 영역에 대한 마스크가 된다. 본 실시예에서는 반도체막이 150 nm로 매우 두꺼워 제2 도핑 처리를 두 조건으로 나누어 실시했다. 본 실시예에서는 재료 가스로서 포스핀(PH3)을 이용하고 도즈량을 2 ×1013원자/㎠로 하고 가속 전압을 90 kV로 하여 제1 조건의 제2 도핑 처리를 행한 후, 도즈량을 5 ×1014원자/㎠로 하고 가속전압을 10 kV로 하여 제2 조건의 제2 도핑 처리를 행하였다.
이어서, 레지스트로 이루어지는 마스크를 제거한 후, 새로이 레지스트로 이루어지는 마스크를 n채널형 TFT의 반도체막을 덮도록 형성하여 제3 도핑 처리를 실시한다. 이 제3 도핑 처리에 의해 p채널형 TFT의 활성층이 되는 반도체막에 상기 일 도전형과는 반대의 도전형을 부여하는 불순물 원소가 첨가된 불순물 영역을 형성한다. 도전층을 불순물 원소에 대한 마스크로서 이용하고 p형을 부여하는 불순물 원소를 첨가하여 자기정합적으로 불순물 영역을 형성한다. 본 실시예에서는 제3 도핑 처리 시에도 반도체막의 막 두께가 150 nm로 매우 두꺼워 두 조건으로 나누어 실시했다. 본 실시예에서는 재료 가스로서 디보란(B2H6)을 이용하고 도즈량을 2 ×1013원자/㎠로 하고 가속 전압을 90 kV로 하여 제1 조건의 제3 도핑 처리를 행한 후, 도즈량을 1 ×1015원자/㎠로 하고 가속전압을 10 kV로 하여 제2 조건의 제3 도핑 처리를 수행했다.
이상까지의 공정으로 각각 반도체막에 채널 형성 영역을 개재하는 불순물 영역들이 형성된다.
이어서, 레지스트로 이루어지는 마스크를 제거하고, 플라즈마 CVD법에 의해 제1 층간절연막으로서 막 두께 50 nm의 산화질화규소막(조성비 Si=32.8%, O=63.7%, H=3.5%)을 형성했다. 이어서, 가열처리에 의해 반도체막의 결정성의 회복, 각각의 반도체막에 첨가된 불순물 원소의 활성화를 수행한다. 본 실시예에서는 어닐로를 이용한 어닐법에 의해 질소분위기에서 550℃, 4시간의 가열처리를 실시했다.
이어서, 제1 층간절연막 상에 무기 절연막 재료 또는 유기 절연막 재료로 이루어지는 제2 층간절연막을 형성한다. 본 실시예에서는 CVD법에 의해 막 두께 50 nm의 질화규소막을 형성한 후, 막 두께 400 nm의 산화규소막을 형성했다. 그 다음, 가열처리를 수행한 후 수소화 처리를 수행할 수 있다. 본 실시예에서는 어닐로를 이용하여 410℃에서 1 시간 질소분위기에서 가열처리를 실시했다.
계속해서, 각 불순물 영역과 각각 전기적으로 접속하는 배선을 형성한다. 본 실시예에서는 막 두께 50 nm의 Ti 막과 막 두께 500 nm의 Al-Si 막과 막 두께 50 nm의 Ti 막의 적층 막을 패터닝하여 형성했다. 물론, 2층 구조에 한정되지 않고, 단층 구조일 수도 있고, 3층 또는 그 이상의 구조로 할 수도 있다. 또한, 배선 재료는 Al과 Ti 막에 한정되지 않는다. 예를 들어, TaN 막 상에 Al이나 Cu를 형성하고 또한 Ti 막을 형성한 적층 막을 패터닝하여 배선을 형성할 수도 있다.
이상과 같이 하여 형성된 n채널형 TFT와 p채널형 TFT의 전기적 특성을 측정했다. n채널형 TFT의 전기적 특성을 도 22(A)에, p채널형 TFT의 전기적 특성을 도 22(B)에 나타내었다. 전기적 특성의 측정조건은 측정점을 각각 2점으로 하고 게이트 전압(Vg)을 -16∼16 V의 범위로 하고 드레인 전압(Vd)을 1.5 V로 했다. 또한, 도 22(A) 및 도 22(B)에서 드레인 전류(ID), 게이트 전류(ID)는 실선으로, 이동도(μFE)는 점선으로 나타내고 있다.
도 22(A) 및 도 22(B)를 통해, 실시예 10에서 형성된 결정성 반도체막을 이용한 TFT의 전기적 특성은 현저히 향상되어 있음을 알 수 있다. 이는 반도체막에 대입경의 결정립이 형성되어 있으므로 상기 반도체막을 이용하여 TFT를 제작하면 그의 채널 형성 영역에 포함될 수 있는 결정립계의 수를 감소시킬 수 있기 때문이다. 또한, 형성된 결정립은 한 방향으로 정돈되어 있으므로, 캐리어가 결정립계를 횡단하는 횟수를 대폭 감소시킬 수 있다. 그 결과, 특히 이동도가 n채널형 TFT의 경우 524 ㎠/Vs, p채널형 TFT의 경우 205 ㎠/Vs가 됨을 알 수 있다. 이와 같은 TFT를 이용하여 반도체장치를 제작하면, 그의 이동도 특성 및 신뢰성도 향상시킬 수 있게 된다.
(실시예 13)
본 실시예에서는 실시예 11에 따라 결정화된 반도체막을 이용하여 TFT를 제작하는 예를 설명한다.
실시예 11에 따라 반도체막으로서 비정질 규소막을 형성한다. 그리고, 일본국 공개특허공고 특개평7-183540호 공보에 기재된 방법을 이용하여 상기 반도체막 상에 스핀 코트법으로 초산니켈 수용액(중량 환산으로 농도 5 ppm, 체적 10 ml)을 도포하여 금속함유층을 형성한다. 그 다음, 500℃의 질소분위기에서 1시간, 550℃의 질소분위기에서 12시간의 가열처리를 실시했다. 이어서, 레이저 어닐법에 의해 반도체막의 결정성을 향상시킨다. 레이저 어닐법의 조건은 레이저광으로서 YVO4레이저의 제2 고조파를 사용하고 실시예 11에 기재한 조건에 따라 실시했다.
이후의 공정은 실시예 12에 따라 실시하여, n채널형 TFT와 p채널형 TFT가 형성되었다. 이들의 전기적 특성을 측정하고, 레이저 어닐 공정에서 n채널형 TFT의 전기적 특성을 도 23(A)에, p채널형 TFT의 전기적 특성을 도 23(B)에 나타낸다. 전기적 특성의 측정조건은 측정점을 각각 2점으로 하고 게이트 전압(Vg)을-16∼16V의 범위로 하고 드레인 전압(Vd)을 1.5 V로 했다. 또한, 도 23(A) 및 도 23(B)에서, 드레인 전류(ID), 게이트 전류(ID)는 실선으로, 이동도(μFE)는 점선으로 나타내고 있다.
도 23(A) 및 도 23(B)을 통해, 실시예 11에서 형성된 결정성 반도체막을 이용한 TFT의 전기적 특성은 현저히 향상되어 있음을 알 수 있다. 이는 본 발명에 따라 결정화를 수행한 반도체막에는 대입경의 결정립이 형성되어 있으므로, 상기 반도체막을 이용하여 TFT를 제작하면, 그의 채널 형성 영역에 포함될 수 있는 결정립계의 개수를 감소시킬 수 있기 때문이다. 또한, 형성된 결정립은 한 방향으로 정돈되어 있으므로, 캐리어가 결정립계를 횡단하는 횟수를 대폭 감소시킬 수 있다. 그 결과, 특히 이동도가 n채널형 TFT의 경우 595 ㎠/Vs, p채널형 TFT의 경우 199 ㎠/Vs로 매우 우수함을 알 수 있다. 이와 같은 TFT를 이용하여 반도체장치를 제작하면, 그의 이동도 특성 및 신뢰성도 향상시킬 수 있게 된다.
(실시예 14)
본 발명의 레이저 장치에 의해 형성된 반도체장치를 이용한 전자 기기로서 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 네비게이션 시스템, 음향 재생 장치(카 오디오, 오디오 콤포넌트 등), 랩탑 컴퓨터, 게임 기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화, 휴대형 게임기 또는 전자 서적 등), 기록 매체를 구비한 화상 재생 장치(구체적으로는 디지탈 다목적 디스크(DVD)) 등의 기록 매체를 재생하여 화상을 표시할 수 있는 디스플레이 장치를 구비한 장치) 등을 들 수 있다. 이러한 전자 기기의 구체예를 도 24(A) 내지도 24(H)에 나타낸다.
도 24(A)는 표시장치로서, 케이스(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 포함한다. 본 발명의 반도체장치는 표시부(2003)에 이용할 수 있다. 본 반도체장치는 자기 발광형이므로, 백라이트가 필요없고, 액정 디스플레이보다 얇은 표시부로 할 수 있다. 또한, 표시장치는 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시장치를 포함한다.
도 24(B)는 디지털 스틸 카메라로서, 본체(2101), 표시부(2102), 수상부(2103), 조작 키(2104), 외부 접속 포트(2105), 셔터(2106) 등을 포함한다. 본 발명에 의해 형성된 발광장치는 표시부(2102) 및 기타 회로에 이용할 수 있다.
도 24(C)는 랩탑 컴퓨터로서, 본체(2201), 케이스(2202), 표시부(2203), 키보드(2204), 외부 접속 포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명에 의해 형성된 발광장치는 표시부(2203) 및 기타 회로에 이용할 수 있다.
도 24(D)는 모바일 컴퓨터로서, 본체(2301), 표시부(2302), 스위치(2303), 조작 키(2304), 적외선 포트(2305) 등을 포함한다. 본 발명에 의해 형성된 발광장치는 표시부(2302)에 이용할 수 있다.
도 24(E)는 기록 매체를 구비한 휴대형 화상 재생 장치(구체적으로는 DVD 재생 장치)로서, 본체(2401), 케이스(2402), 표시부 A(2403), 표시부 B(2404), 기록 매체(DVD 등) 판독부(2405), 조작 키(2406), 스피커부(2407) 등을 포함한다. 표시부 A(2403)는 주로 화상 정보를 표시하고, 표시부 B(2404)는 주로 문자 정보를 표시하는데, 본 발명에 의해 형성된 발광장치는 이들 표시부 A, B(2403, 2404) 및 기타 회로에 이용할 수 있다. 또한, 기록 매체를 구비한 화상 재생 장치에는 가정용 게임 기기 등도 포함된다.
도 24(F)는 고글형 디스플레이(헤드 장착형 디스플레이)로서, 본체(2501), 표시부(2502), 아암부(2503)를 포함한다. 본 발명에 의해 형성된 발광장치는 표시부(2502) 및 기타 회로에 이용할 수 있다.
도 24(G)는 비디오 카메라로서, 본체(2601), 표시부(2602), 케이스(2603), 외부 접속 포트(2604), 리모콘 수신부(2605), 수상부(2606), 배터리(2607), 음성 입력부(2608), 조작 키(2609) 등을 포함한다. 본 발명에 의해 형성된 발광장치는 표시부(2602) 및 기타 회로에 이용할 수 있다.
도 24(H)는 휴대 전화로서, 본체(2701), 케이스(2702), 표시부(2703), 음성 입력부(2704), 음성 출력부(2705), 조작 키(2706), 외부 접속 포트(2707), 안테나(2708) 등을 포함한다. 본 발명에 의해 형성된 발광장치는 표시부(2703) 및 기타 회로에 이용할 수 있다. 또한, 표시부(2703)는 흑색 배경에 백색의 문자를 표시함으로써 휴대 전화의 소비전류를 감소시킬 수 있다.
또한, 본 발광장치는 상술한 전자 기기 외에 프론트형 또는 리어형의 프로젝터에 이용할 수도 있다.
이상과 같이, 본 발명이 적용되는 발광장치의 적용 범위는 매우 넓어 모든 분야의 전자 기기에 이용할 수 있다. 또한, 본 실시예의 전자 기기는 실시예 1∼실시예 13에 나타낸 모든 구성의 반도체장치를 이용할 수도 있다.
(실시예 15)
레이저광을 조사시킬 피처리물을 올려놓는 스테이지는 X방향 또는 Y방향으로 마련된 가이드 레일을 따라 이동시키는 것이 일반적이다. 그리고, 가이드 레일과 스테이지를 고정하는 부분(슬라이더) 사이에는 볼(베어링)이라 불리우는 곡면을 가진 물체가 끼워져 있어, 마찰에 의한 부하를 저감시켜 스테이지의 이동을 원활하게 수행하기에 충분한 기구가 구비되어 있다.
이 볼은 거듭되는 스테이지의 이동에 의해 마모되기 때문에 정기적인 유지보수에 의한 교환이 필요하며, 또한 더욱 원활하게 스테이지를 이동시키 위해서는 스테이지 이동시에 발생하는 마찰을 더욱 감소시킬 필요가 있다.
도 34(A)는 본 실시예의 스테이지를 이동시키기 위한 수단(위치 제어 수단)을 나타내는 것이다. 부호 7000은 가이드 레일으로서, 스테이지를 일정한 방향으로 이동시키기 위해 일 방향을 따라 요철이 형성되어 있다. 또한, 부호 7001은 슬라이더라 불리우는 스테이지를 고정하는 부분으로서, 가이드 레일(7000)을 따라 이동시킬 수 있다. 또한, 로드(7002)는 슬라이더(7001)에 마련된 구멍을 관통하고 있는 축으로서, 가이드 레일에 따른 방향으로 설치되어 있다. 로드(7002)는 단부판(7004)에 의해 가이드 레일(7000)에 고정되어 있다.
슬라이더(7001)에는 케이블(7003)을 통해 전원전압과 공기가 이송되어져 있다. 도 34(B)는 슬라이더(7001)의 확대도룰 나타낸다. 슬라이더(7001)는 전원전압에 의해 그 슬라이더(7001)와 가이드 레일(7000)이 서로 끌어당기는 자장을 발생시킨다. 또한, 전원전압에 의해 그 슬라이더(7001)는 슬라이더(7001)에 마련된 구멍에서 로드(7002)와 접촉하지 않도록 이격되는 방향의 자장을 발생시킨다. 그리고, 이송되어진 공기를 공기 구멍(7005)으로부터 슬라이더(7001)와 가이드 레일(7000) 사이로 방출한다. 슬라이더(7001)와 가이드 레일(7000)은 상기 자장에 의해 서로 끌어당기는 방향으로 힘이 작용하고, 공기의 방출에 의해 서로 이격되는 방향으로 힘이 작용하기 때문에, 일정한 간격이 유지된다.
또한, 케이블을 통해 부여된 전원전압에 의해 자장을 발생시키지 않고, 가이드 레일(7000)과 슬라이더(7001) 중 어느 하나를 자성체, 다른 하나를 자성체에 의해 당겨지는 재료로 형성시킴으로써 자장를 발생시킬 수도 있다. 또한, 가이드 레일(7000)과 슬라이더(7001) 모두를 자성체로 할 수도 있다.
또한, 케이블을 통해 인가된 전원전압에 의해 자장을 발생시키지 않고, 로드(7002)와 슬라이더(7001) 중 어느 하나를 자성체, 다른 하나를 자성체에 의해 당겨지는 재료로 형성시킴으로써 자장을 발생시킬 수도 있다. 또한, 로드(7002)와 슬라이더(7001) 모두를 자성체로 할 수도 있다.
본 실시예에서 나타내는 바와 같은 스테이지 이동 수단을 이용함으로써, 비접촉으로 가이드 레일을 따른 스테이지의 이동이 가능해져, 볼의 마모에 의한 정기적인 볼 교환이 불필요하게 되어 유지보수를 용이하게 할 수 있다. 또한, 비접촉방식이기 때문에, 마찰이 거의 발생하지 않으며, 볼을 이용한 경우에 비해 스테이지 이동을 더욱 원활하게 할 수 있다.
도 34(C)는 슬라이더(7001) 상에 고정된 스테이지(7010) 상에 레이저광을 조사할 피처리물(7011)을 올려 놓은 모습을 나타낸다. 본 실시예의 스테이지 이동수단에 의해 스테이지 이동이 더욱 원활하게 되므로, 레이저광의 조사를 더욱 균일하게 수행할 수 있게 된다.
본 실시예는 실시예 1∼실시예 14와 조합하여 실시할 수 있다.
(실시예 16)
본 실시예에서는 액티브 제진대를 이용한 경우에 대해 설명한다.
도 35(A)는 본 발명의 레이저 장치를 액티브 제진대 위에 올려 놓은 상태를 나타낸다. 액티브 제진대는 레이저 장치를 실제로 올려놓는 정반(定盤)(7100)과 복수의 아이솔레이터(isolator)(7102)와, 발판이 되는 가대(架臺)(7101)와, 콘트롤러(7103)을 포함한다.
정반(7100)은 아이솔레이터(7120)를 사이에 두고 가대(7101) 상에 마련되어 있다. 아이솔레이터(7102)는 진동을 검지하여 제진시키기 위한 짐벌(gimbal) 기구가 마련된 짐벌 피스톤(공기 스프링)을 포함한다. 그리고, 콘트롤러(7103)는 짐벌 피스톤의 동작을 제어한다.
도 35(A)에서, 정반(7100) 상에 올려 놓은 레이저 장치는 4개의 레이저 발진장치(7104)를 포함한다. 또한, 부호 7105는 광학계로서, 레이저 발진장치(7104)에서 출력된 광로를 변경하거나 빔 스폿의 형상을 가공하여 레이저광을 집광할 수 있다. 또한, 본 발명의 광학계(7105)에서 중요한 점은 복수의 레이저 발진 장치(7104)에서 출력된 레이저광의 빔 스폿을 서로 일부 중첩시킴으로써 합성할 수 있다는 점이다.
합성된 빔 스폿은 피처리물인 기판(7106)에 조사된다. 기판(7106)은 스테이지(7107) 상에 놓여져 있다. 도 35(A)에서는 위치 제어 수단(7108, 7109)이 피처리물에서의 빔 스폿의 위치를 제어하는 수단에 상응하고, 스테이지(7107)의 위치는 위치 제어 수단(7108, 7109)에 의해 제어된다. 위치 제어 수단(7108)이 X방향으로의 스테이지(7107)의 위치 제어를 수행하며, 위치 제어 수단(7109)은 Y방향으로의 스테이지(7107)의 위치 제어를 수행한다.
도 35(B)를 참조하여 짐벌 피스톤의 구체적인 기능에 대해 설명한다. 도 35(B)에서, 부호 7200은 짐벌 피스톤의 개략적인 구성을 나타낸 것이다. 짐벌 피스톤(7200)은 가대(7101)에 고정되어 있는 지지대(7202)와 정반(7100)에 고정되어 있는 로드(load) 디스크(7201)를 포함한다. 로드 디스크(7201)에는 서포트 로드(7204)가 고정되어 있으며, 정반(7100)이 진동함으로써 로드 디스크(7201)가 흔들리면 지지대(7202)의 내부에서 서포트 로드(7204)가 진자 형태로 요동하는 구조로 되어 있다.
변위 센서(7205)는 서포트 로드(7204)를 이용하여 X로 나타낸 위치에서의 로드 디스크(7201)의 변위를 모니터하며, 또한 X로 나타낸 위치에서의 로드 디스크(7201)의 변위의 가속도를 제1 가속도 센서(7206)를 통해 모니터하고, X0로 나타낸 위치에서의 가대(7101)의 변위의 가속도를 제2 가속도 센서(7207)를 통해 모니터한다.
이러한 3개의 모니터 결과는 콘트롤러(7103)로 보내진다. 콘트롤러(7103)는 변위 센서(7205), 제1 가속도 센서(7206) 및 제2 가속도 센서(7207)에서의 모니터결과로부터 정반(7100)의 변위와, 변위의 가속도와, 변위의 속도를 얻고, 이 값들로부터 정반(7100)의 진동을 억제하기 위한 변위, 가속도 및 속도의 각 피드백의 값을 구한다. 그 다음, 상기 변위, 가속도 및 속도의 각 피드백 값에 따라 로드 디스크(7201)에 역진동을 부여하도록 압축 공기를 짐벌 피스톤(7200)에 부여한다.
상기 구성에 의해, 가대(7101)가 설치되어 있는 바닥으로부터의 진동 및 위치 제어 수단(7108, 7109) 등에 의한 레이저 장치로부터의 진동을 압축 공기에 의해 부여된 진동에 의해 상쇄할 수 있어, 정반(7100)의 진동을 억제시킬 수 있다.
또한, 콘트롤러(7103)는 정반(7100)에 부여되는 진동을 학습하여 다음에 동일한 진동이 부여되었을 때 신속하게 제진을 수행할 수 있는 기능을 구비하고 있을 수도 있다.
이와 같이, 정반(7100)의 진동을 억제함으로써, 레이저 장치가 갖는 광학계의 얼라이먼트가 진동에 의해 어긋나는 것을 방지할 수 있다. 특히 복수대의 레이저 발진 장치를 이용하여 빔 스폿을 합성할 수 있도록 충분한 광학계의 보다 정밀한 얼라이먼트가 요구되는 경우에, 상기 구성은 매우 유용하다.
본 실시예는 실시예 1∼실시예 15와 조합하여 실시할 수 있다.
(실시예 17)
본 실시예에서는 레이저 빔을 중첩시켰을 때의 각 레이저 빔의 중심간 거리와 에너지 밀도와의 관계에 대해 설명한다.
도 36은 각 레이저 빔의 중심축 방향에서의 에너지 밀도의 분포를 실선으로, 합성된 레이저 빔의 에너지 밀도의 분포를 파선으로 각각 나타낸다. 레이저 빔의중심축 방향에서의 에너지 밀도의 값은 일반적으로 가우스 분포에 따르고 있다.
합성 전 레이저 빔에서 피크값의 1/e2이상의 에너지 밀도를 만족시키고 있는 중심축 방향의 폭을 1로 했을 때의 각 피크간 거리를 X로 한다. 또한, 합성된 레이저 빔에서 합성 후의 피크값과 밸리(valley)값의 평균값에 대한 피크값의 증분을 Y로 한다. 시뮬레이션으로 구한 X와 Y의 관계를 도 37에 나타낸다. 또한, 도 37에서는 Y를 백분율로 나타냈다.
도 37에서, 에너지 차(Y)는 이하의 식(1)의 근사식으로 나타냈다.
[식 1]
Y = 60 - 293X + 340X2(X는 2개의 해 중 큰 값의 해)
식 1에 따르면, 예를 들어, 에너지 차를 5% 정도로 하고자 하는 경우, X를 0.584와 거의 동일하게 되도록 하면 됨을 알 수 있다. Y가 0이 되는 것이 이상적이지만, 그러면 레이저 빔의 길이가 짧아지므로, 수율과의 밸런스로 X를 결정하면 된다.
이어서, Y의 허용범위에 대해 설명한다. 도 38은 레이저 빔이 타원 형상을 갖고 있는 경우의 중심축 방향에서의 빔 폭에 대한 YVO4레이저의 출력(W) 분포를 나타낸다. 사선으로 나타내는 영역은 양호한 결정성을 갖기 위해 필요한 출력 에너지의 범위로서, 3.5∼6 W의 범위 내에 합성한 레이저광의 출력 에너지가 들어있으면 됨을 알 수 있다.
합성 후 레이저 빔의 출력 에너지의 최대값과 최소값이 양호한 결정성을 얻기 위해 필요한 출력 에너지 범위에 간신히 들어 있을 때, 양호한 결정성을 얻을 수 있는 에너지 차(Y)가 최대가 된다. 따라서, 도 38의 경우에는 에너지 차(Y)가 ±26.3%로 되어, 상기 범위에 에너지 차(Y)가 들어 있으면, 양호한 결정성을 얻을 수 있음을 알 수 있다.
또한, 양호한 결정성을 얻기 위해 필요한 출력 에너지의 범위는 어디까지를 결정성이 양호하다고 판단하는가에 따라 달라지며, 또한 출력 에너지의 분포도 레이저 빔의 형상에 따라 달라지므로, 에너지 차(Y)의 허용범위는 반드시 상기 값에 한정되는 것은 아니다. 설계자가 양호한 결정성을 얻기 위해 필요한 출력 에너지의 범위를 적절히 정하여 사용하는 레이저의 출력 에너지 분포로부터 에너지 차(Y)의 허용범위를 설정할 필요가 있다.
본 실시예는 실시예 1∼실시예 16과 조합하여 실시할 수 있다.
본 발명에서는 반도체막 전체에 레이저광을 주사하여 조사하는 것이 아니라, 필요 불가분한 최소한의 부분을 결정화할 수 있도록 레이저광을 주사한다. 상기 구성에 의해, 반도체막을 결정화시킨 후, 패터닝에 의해 제거되는 부분에 레이저광을 조사하는 시간을 생략할 수 있어, 기판 1장당 소요되는 처리시간을 대폭 단축할 수 있다.

Claims (30)

  1. 절연면상에 형성된 반도체막에 마커를 형성하는 수단과,
    상기 반도체막상에 형성할 패턴의 정보를 기억하는 수단과,
    상기 마커를 기준으로 하고 상기 패턴 정보를 이용하여 상기 반도체막의 패터닝 후에 얻어지는 섬 형상 반도체막으로 되는 영역을 특정하고, 상기 반도체막에서 레이저광이 주사되는 영역을 적어도 상기 섬 형상 반도체막으로 되는 영역이 포함되게 정하는 수단과,
    레이저 발진 장치와,
    상기 레이저 발진 장치로부터 발진된 레이저광을 가공하는 광학계와,
    상기 가공된 레이저광이 상기 정해진 레이저광 주사영역에 조사되도록 상기 반도체막에서의 상기 레이저광의 빔 스폿의 위치를 제어하는 수단과,
    상기 패턴정보에 따라 상기 레이저광이 조사된 반도체막을 패터닝하는 수단을 포함하는 것을 특징으로 하는 반도체장치 생산 시스템.
  2. 절연면상에 형성된 반도체막에 마커를 형성하는 수단과,
    상기 반도체막상에 형성할 패턴의 정보를 기억하는 수단과,
    상기 마커를 기준으로 하고 상기 패턴 정보를 이용하여 상기 반도체막의 패터닝 후에 얻어지는 섬 형상 반도체막으로 되는 영역을 특정하고, 상기 반도체막에서 레이저광이 주사되는 영역을 적어도 상기 섬 형상 반도체막으로 되는 영역이 포함되게 정하는 수단과,
    레이저 발진 장치와,
    상기 레이저 발진 장치로부터 발진된 레이저광을 가공하는 광학계와,
    상기 가공된 레이저광이 상기 정해진 레이저광 주사영역에 조사되도록 상기 반도체막에서의 상기 레이저광의 빔 스폿의 위치를 제어하는 수단과,
    상기 패턴정보에 따라 상기 레이저광이 조사된 반도체막을 패터닝하는 수단을 포함하고,
    상기 레이저광의 조사 시, 상기 반도체막상에서의 레이저광의 빔 스폿의 주사 방향 폭을 변화시키는 것을 특징으로 하는 반도체장치 생산 시스템.
  3. 절연면상에 형성된 반도체막에 제1 레이저광에 의해 마커를 형성하는 수단과,
    상기 반도체막상에 형성할 패턴의 정보를 기억하는 수단과,
    상기 마커를 기준으로 하고 상기 패턴 정보를 이용하여 상기 반도체막의 패터닝 후에 얻어지는 섬 형상 반도체막으로 되는 영역을 특정하고, 상기 반도체막에서 제2 레이저광이 주사되는 영역을 적어도 상기 섬 형상 반도체막으로 되는 영역이 포함되게 정하는 수단과,
    레이저 발진 장치와,
    상기 레이저 발진 장치로부터 발진된 상기 제2 레이저광을 가공하는 광학계와,
    상기 가공된 제2 레이저광이 상기 정해진 레이저광 주사영역에 조사되도록 상기 반도체막에서의 상기 제2 레이저광의 빔 스폿의 위치를 제어하는 수단과,
    상기 패턴정보에 따라 상기 제2 레이저광이 조사된 반도체막을 패터닝하는 수단을 포함하는 것을 특징으로 하는 반도체장치 생산 시스템.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 레이저 발진 장치가 연속 발진형 고체 레이저인 것을 특징으로 하는 반도체장치 생산 시스템.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 레이저 발진 장치는 연속 발진형의 YAG 레이저, YV04레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이드 레이저, Y2O3레이저, Ti:사파이어 레이저로 이루어진 군으로부터 선택된 1종 이상의 레이저인 것을 특징으로 하는 반도체장치 생산 시스템.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 레이저 발진 장치는 연속 발진형의 엑시머 레이저, Ar 레이저, Kr 레이저로 이루어진 군으로부터 선택된 1종 이상의 레이저인 것을 특징으로 하는 반도체장치 생산 시스템.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 레이저광은 제2 고조파인 것을 특징으로 하는 반도체장치 생산 시스템.
  8. 복수의 레이저 발진 장치들로부터 복수의 레이저광들을 출력하는 공정과,
    광학계를 이용하여 상기 복수의 레이저광들의 반도체막에서의 빔 스폿들을 중첩시켜 하나의 빔 스폿을 형성하는 공정과,
    패턴 정보에 의해 결정된 반도체막의 영역상에만 상기 형성된 빔 스폿을 주사하여 상기 패턴 정보에 의해 결정된 영역의 결정성을 증대시키는 공정과,
    결정성이 증가된 영역을 상기 패턴 정보를 이용하여 패터닝시키는 것에 의해 결정성을 갖는 섬 형상 반도체막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  9. 복수의 레이저 발진 장치들로부터 복수의 레이저광들을 출력하는 공정과,
    광학계를 이용하여 상기 복수의 레이저광들의 반도체막에서의 빔 스폿들을 그의 중심들이 직선을 형성하게 중첩시켜 하나의 빔 스폿을 형성하는 공정과,
    패턴 정보에 의해 결정된 반도체막의 영역상에만 상기 형성된 빔 스폿을 주사하여 상기 패턴 정보에 의해 결정된 영역의 결정성을 증대시키는 공정과,
    결정성이 증가된 영역을 상기 패턴 정보를 이용하여 패터닝시키는 것에 의해 결정성을 갖는 섬 형상 반도체막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  10. 제 8 항 또는 제 9 항에 있어서, 상기 레이저 발진 장치가 연속 발진형 고체 레이저인 것을 특징으로 하는 반도체장치 제작방법.
  11. 제 8 항 또는 제 9 항에 있어서, 상기 레이저 발진 장치는 연속 발진형의 YAG 레이저, YV04레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이드 레이저, Y2O3레이저, Ti:사파이어 레이저로 이루어진 군으로부터 선택된 1종 이상의 레이저인 것을 특징으로 하는 반도체장치 제작방법.
  12. 제 8 항 또는 제 9 항에 있어서, 상기 레이저 발진 장치는 연속 발진형의 엑시머 레이저, Ar 레이저, Kr 레이저로 이루어진 군으로부터 선택된 1종 이상의 레이저인 것을 특징으로 하는 반도체장치 제작방법.
  13. 제 8 항 또는 제 9 항에 있어서, 상기 레이저광은 제2 고조파인 것을 특징으로 하는 반도체장치 제작방법.
  14. 제 8 항 또는 제 9 항에 있어서, 상기 레이저 발진 장치의 갯수는 2 내지 8인 것을 특징으로 하는 반도체장치 제작방법.
  15. 제 8 항 또는 제 9 항에 따른 반도체장치 제작방법을 이용하여 제작된 것을특징으로 하는 반도체장치.
  16. 제 8 항 또는 제 9 항에 따른 반도체장치 제작방법으로 제작된 반도체장치를 이용한 것을 특징으로 하는 전자 기기.
  17. 복수의 레이저 발진 장치와,
    상기 복수의 레이저 발진 장치들로부터 출력되는 복수의 레이저광을 처리하여 상기 복수의 레이저광들이 피처리물상에서 서로 부분적으로 중첩되게 하는 광학계와,
    상기 피처리물상에서의 상기 복수의 레이저광들의 빔 스폿들의 위치를 제어하는 수단과,
    상기 복수의 레이저 발진 장치들에 의한 발진을 제어하고, 상기 복수의 레이저 발진 장치들의 빔 스폿들의 위치를 제어하는 상기 수단을 제어하여, 상기 복수의 레이저광들의 빔 스폿들을 패턴 정보의 데이터에 따라 결정된 피처리물의 특정 위치에 주사되게 하는 수단을 포함하는 것을 특징으로 하는 레이저 장치.
  18. 복수의 레이저 발진 장치와,
    상기 복수의 레이저 발진 장치들로부터 출력되는 복수의 레이저광을 처리하여 상기 복수의 레이저광들이 피처리물상에서 서로 부분적으로 중첩되게 하는 광학계와,
    상기 피처리물상에서의 상기 복수의 레이저광들의 빔 스폿들의 위치를 제어하는 수단과,
    상기 복수의 레이저 발진 장치들에 의한 발진을 제어하고, 상기 복수의 레이저 발진 장치들의 빔 스폿들의 위치를 제어하는 상기 수단을 제어하여, 상기 복수의 레이저광들의 빔 스폿들을 패턴 정보의 데이터에 따라 결정된 피처리물의 특정 위치에 주사되게 하는 수단을 포함하고,
    상기 광학계에 의해 상기 복수의 레이저광들의 빔 스폿들의 중심들이 직선을 이루고 있는 것을 특징으로 하는 레이저 장치.
  19. 제 17 항 또는 제 18 항에 있어서, 상기 레이저 발진 장치의 갯수는 2 내지 8인 것을 특징으로 하는 레이저 장치.
  20. 제 17 항 또는 제 18 항에 있어서, 상기 레이저 발진 장치가 연속 발진형 고체 레이저인 것을 특징으로 하는 레이저 장치.
  21. 제 17 항 또는 제 18 항에 있어서, 상기 레이저 발진 장치는 연속 발진형의 YAG 레이저, YV04레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이드 레이저, Y2O3레이저, Ti:사파이어 레이저로 이루어진 군으로부터 선택된 1종 이상의 레이저인 것을 특징으로 하는 레이저 장치.
  22. 제 17 항 또는 제 18 항에 있어서, 상기 레이저 발진 장치는 연속 발진형의 엑시머 레이저, Ar 레이저, Kr 레이저로 이루어진 군으로부터 선택된 1종 이상의 레이저인 것을 특징으로 하는 레이저 장치.
  23. 제 17 항 또는 제 18 항에 있어서, 상기 레이저광은 제2 고조파인 것을 특징으로 하는 레이저 장치.
  24. 복수의 레이저 발진 장치들로부터 복수의 레이저광들을 출력하는 단계,
    광학계를 이용하여 상기 복수의 레이저광들의 반도체막에서의 빔 스폿들을 중첩시켜 하나의 빔 스폿을 형성하는 단계, 및
    패턴 정보에 의해 결정된 반도체막의 영역상에만 상기 형성된 빔 스폿을 주사하는 단계를 포함하는 것을 특징으로 하는 레이저 조사방법.
  25. 복수의 레이저 발진 장치들로부터 복수의 레이저광들을 출력하는 단계,
    광학계를 이용하여 상기 복수의 레이저광들의 반도체막에서의 빔 스폿들을 그의 중심들이 직선을 형성하게 중첩시켜 하나의 빔 스폿을 형성하는 단계, 및
    패턴 정보에 의해 결정된 반도체막의 영역상에만 상기 형성된 빔 스폿을 주사하는 단계를 포함하는 것을 특징으로 하는 레이저 조사방법.
  26. 제 24 항 또는 제 25 항에 있어서, 상기 레이저 발진 장치가 연속 발진형 고체 레이저인 것을 특징으로 하는 레이저 조사방법.
  27. 제 24 항 또는 제 25 항에 있어서, 상기 레이저 발진 장치는 연속 발진형의 YAG 레이저, YV04레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이드 레이저, Y2O3레이저, Ti:사파이어 레이저로 이루어진 군으로부터 선택된 1종 이상의 레이저인 것을 특징으로 하는 레이저 조사방법.
  28. 제 24 항 또는 제 25 항에 있어서, 상기 레이저 발진 장치는 연속 발진형의 엑시머 레이저, Ar 레이저, Kr 레이저로 이루어진 군으로부터 선택된 1종 이상의 레이저인 것을 특징으로 하는 레이저 조사방법.
  29. 제 24 항 또는 제 25 항에 있어서, 상기 레이저광은 제2 고조파인 것을 특징으로 하는 레이저 조사방법.
  30. 제 24 항 또는 제 25 항에 있어서, 상기 레이저 발진 장치의 갯수는 2 내지 8인 것을 특징으로 하는 레이저 조사방법.
KR1020020066390A 2001-10-30 2002-10-30 레이저 장치, 레이저 조사방법, 반도체장치 제작방법, 반도체장치, 그 레이저 장치를 사용한 반도체장치 생산 시스템 및 전자 기기 KR100945540B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001331747 2001-10-30
JPJP-P-2001-00331747 2001-10-30
JPJP-P-2002-00118770 2002-04-22
JP2002118770 2002-04-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026492A Division KR100945544B1 (ko) 2001-10-30 2009-03-27 레이저 장치, 레이저 조사방법, 반도체장치 제작방법

Publications (2)

Publication Number Publication Date
KR20030036030A true KR20030036030A (ko) 2003-05-09
KR100945540B1 KR100945540B1 (ko) 2010-03-09

Family

ID=26624186

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020020066390A KR100945540B1 (ko) 2001-10-30 2002-10-30 레이저 장치, 레이저 조사방법, 반도체장치 제작방법, 반도체장치, 그 레이저 장치를 사용한 반도체장치 생산 시스템 및 전자 기기
KR1020090026492A KR100945544B1 (ko) 2001-10-30 2009-03-27 레이저 장치, 레이저 조사방법, 반도체장치 제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020090026492A KR100945544B1 (ko) 2001-10-30 2009-03-27 레이저 장치, 레이저 조사방법, 반도체장치 제작방법

Country Status (5)

Country Link
US (3) US6700096B2 (ko)
JP (4) JP4004923B2 (ko)
KR (2) KR100945540B1 (ko)
CN (2) CN1312730C (ko)
TW (1) TWI258821B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941010B1 (ko) * 2001-11-30 2010-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치를 제어하는 프로그램 및 레이저 장치를제어하는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844523B2 (en) * 2001-09-07 2005-01-18 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
US7589032B2 (en) * 2001-09-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
TWI289896B (en) * 2001-11-09 2007-11-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device
JP4555568B2 (ja) * 2001-11-09 2010-10-06 株式会社半導体エネルギー研究所 レーザ処理装置、レーザ処理方法および薄膜トランジスタの作製方法
US20040097103A1 (en) * 2001-11-12 2004-05-20 Yutaka Imai Laser annealing device and thin-film transistor manufacturing method
TWI291729B (en) * 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
TWI267145B (en) * 2001-11-30 2006-11-21 Semiconductor Energy Lab Manufacturing method for a semiconductor device
JP3949564B2 (ja) * 2001-11-30 2007-07-25 株式会社半導体エネルギー研究所 レーザ照射装置及び半導体装置の作製方法
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
EP1329946A3 (en) 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
US7113527B2 (en) * 2001-12-21 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for laser irradiation and manufacturing method of semiconductor device
JP4141138B2 (ja) 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004128421A (ja) * 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US7919726B2 (en) * 2002-11-29 2011-04-05 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4143607B2 (ja) * 2002-12-03 2008-09-03 富士通株式会社 曲げ加工用レーザ照射装置及びレーザ照射方法
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
DE602004020538D1 (de) * 2003-02-28 2009-05-28 Semiconductor Energy Lab Verfahren und Vorrichtung zur Laserbestrahlung, sowie Verfahren zur Herstellung von Halbleiter.
US7304005B2 (en) 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
US7199330B2 (en) * 2004-01-20 2007-04-03 Coherent, Inc. Systems and methods for forming a laser beam having a flat top
JP4545449B2 (ja) * 2004-01-28 2010-09-15 シャープ株式会社 半導体装置の製造方法
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
JP2006237525A (ja) 2005-02-28 2006-09-07 Nec Lcd Technologies Ltd レーザ照射方法及び装置
WO2006104219A1 (en) * 2005-03-29 2006-10-05 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
JP2006286752A (ja) * 2005-03-31 2006-10-19 Sharp Corp ３次元半導体集積回路装置の製造方法および３次元半導体集積回路装置
JP2007059209A (ja) * 2005-08-24 2007-03-08 Toyota Industries Corp エレクトロルミネッセンスパネル及びその製造方法
US7746913B2 (en) * 2005-11-01 2010-06-29 Cymer, Inc. Laser system
KR101238739B1 (ko) * 2005-11-01 2013-03-04 사이머 인코포레이티드 레이저 시스템
US7999915B2 (en) * 2005-11-01 2011-08-16 Cymer, Inc. Laser system
US7778302B2 (en) * 2005-11-01 2010-08-17 Cymer, Inc. Laser system
US20090296755A1 (en) * 2005-11-01 2009-12-03 Cymer, Inc. Laser system
US7885309B2 (en) * 2005-11-01 2011-02-08 Cymer, Inc. Laser system
US7920616B2 (en) * 2005-11-01 2011-04-05 Cymer, Inc. Laser system
CN101331592B (zh) * 2005-12-16 2010-06-16 株式会社半导体能源研究所 激光照射设备、激光照射方法和半导体装置的制造方法
JP2007220648A (ja) * 2006-02-14 2007-08-30 Samsung Sdi Co Ltd 平板表示装置とその製造装置及び製造方法
JP2007281421A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
US8138058B2 (en) 2006-11-24 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device
US8530784B2 (en) * 2007-02-01 2013-09-10 Orbotech Ltd. Method and system of machining using a beam of photons
US8536054B2 (en) * 2008-01-18 2013-09-17 Miasole Laser polishing of a solar cell substrate
US8586398B2 (en) * 2008-01-18 2013-11-19 Miasole Sodium-incorporation in solar cell substrates and contacts
US8546172B2 (en) 2008-01-18 2013-10-01 Miasole Laser polishing of a back contact of a solar cell
KR101094307B1 (ko) * 2010-02-02 2011-12-19 삼성모바일디스플레이주식회사 표시 장치를 제조하기 위한 장치 및 방법
TWI393602B (zh) * 2010-08-04 2013-04-21 Hortek Crystal Co Ltd 雷射加工製程裝置
US8466046B2 (en) * 2011-03-01 2013-06-18 Infineon Technologies Ag Method for fabricating a porous semiconductor body region
JP2012099834A (ja) * 2011-12-19 2012-05-24 Fuji Electric Co Ltd Ｍｏｓゲート型炭化珪素半導体装置の製造方法
KR101361206B1 (ko) * 2011-12-20 2014-03-21 삼성디스플레이 주식회사 레이저 가공장치 및 그 제어방법
KR102034136B1 (ko) * 2011-12-20 2019-10-21 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법
CN103170692B (zh) * 2011-12-23 2017-06-16 赛恩倍吉科技顾问（深圳）有限公司 位置校正装置
DE102017115169A1 (de) * 2017-07-06 2019-01-10 Temicon Gmbh Erzeugung von belichteten Strukturen auf einem Werkstück
CN108281490A (zh) * 2018-02-05 2018-07-13 南京大学 一种氧化物薄膜晶体管的制备方法及其制备装置
CN109175712B (zh) * 2018-09-10 2020-07-24 绍兴豪春纺织科技有限公司 一种激光制网机机头
CN109597486B (zh) * 2018-12-05 2021-01-15 中国科学院长春光学精密机械与物理研究所 一种智能家装体验设备及方法
CN111863342B (zh) * 2019-04-28 2021-08-27 上海微电子装备（集团）股份有限公司 一种ito退火工艺
KR20200127078A (ko) * 2019-04-30 2020-11-10 세메스 주식회사 기판 처리 방법, 기판 처리 장치 및 기판 처리 설비
CN114749749A (zh) * 2022-05-10 2022-07-15 东莞市德镌精密设备有限公司 一种线激光焊接晶粒设备

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783228A (en) * 1970-12-28 1974-01-01 Agency Ind Science Techn Method of manufacturing integrated circuits
US4234358A (en) * 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
JPS5667277A (en) 1979-11-05 1981-06-06 Canon Inc Laser recording device
US4370175A (en) 1979-12-03 1983-01-25 Bernard B. Katz Method of annealing implanted semiconductors by lasers
US4353061A (en) * 1979-12-07 1982-10-05 International Business Machines Apparatus and method for providing electron beam patterns using expanded beam array
US4330363A (en) 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
US4439245A (en) * 1982-01-25 1984-03-27 Rca Corporation Electromagnetic radiation annealing of semiconductor material
JPS5925215A (ja) * 1982-08-02 1984-02-09 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS5952831A (ja) * 1982-09-20 1984-03-27 Fujitsu Ltd 光線アニ−ル方法
EP0148477B1 (en) * 1983-12-26 1991-09-04 Hitachi, Ltd. Exposure apparatus and method of aligning exposure mask with workpiece
JPS60220308A (ja) * 1984-04-17 1985-11-05 Fuji Photo Film Co Ltd 光ビ−ム走査装置
JPS61290231A (ja) 1985-06-19 1986-12-20 Nippon Seiko Kk 静圧案内軸受
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JPH0788850B2 (ja) 1986-01-14 1995-09-27 光洋精工株式会社 磁気浮上スライド
US5175425A (en) * 1987-06-15 1992-12-29 Leuze Electronic Gmbh & Co. Process for marking semiconductor surfaces
EP0299455A3 (en) 1987-07-17 1991-03-27 Dainippon Screen Mfg. Co., Ltd. Method and apparatus for laser exposure in an image scanning/recording apparatus
US4796964A (en) * 1988-03-09 1989-01-10 Xerox Corporation Method of utilizing a multiple emitter solid state laser in a raster output scanner (ROS)
JPH0242717A (ja) * 1988-08-03 1990-02-13 Hitachi Ltd エネルギービーム照射方法
JPH02143391A (ja) * 1988-11-25 1990-06-01 Ricoh Co Ltd 並列光情報処理装置
JPH02181419A (ja) 1989-01-06 1990-07-16 Hitachi Ltd レーザアニール方法
JP3122995B2 (ja) * 1989-02-27 2001-01-09 株式会社日立製作所 液晶表示装置
JPH081705B2 (ja) * 1989-03-14 1996-01-10 富士ゼロックス株式会社 半導体レーザー及びこれを用いたマルチビーム光ヘッド
JPH03280531A (ja) 1990-03-29 1991-12-11 Photonics:Kk レーザアニール方法及びレーザアニール装置
US5200800A (en) * 1990-05-01 1993-04-06 Canon Kabushiki Kaisha Position detecting method and apparatus
US5139609A (en) * 1991-02-11 1992-08-18 The Aerospace Corporation Apparatus and method for longitudinal diode bar pumping of solid state lasers
JPH04282869A (ja) 1991-03-11 1992-10-07 G T C:Kk 薄膜半導体装置の製造方法及びこれを実施するための装置
JP2968080B2 (ja) * 1991-04-30 1999-10-25 ジェイエスアール株式会社 高分解能光学顕微鏡および照射スポット光作成用マスク
JP2701183B2 (ja) * 1991-08-09 1998-01-21 株式会社小松製作所 液晶マスク式レーザマーカ
JPH05175235A (ja) * 1991-12-25 1993-07-13 Sharp Corp 多結晶半導体薄膜の製造方法
JPH05226790A (ja) * 1992-02-18 1993-09-03 Hitachi Ltd レーザアニール装置
JPH05238548A (ja) 1992-02-27 1993-09-17 Ntn Corp エアスライド装置
JP3221724B2 (ja) 1992-05-13 2001-10-22 株式会社リコー 光アニール方法及び装置
JPH06163401A (ja) 1992-09-11 1994-06-10 A G Technol Kk 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ
MY109592A (en) * 1992-11-16 1997-03-31 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals.
US5319496A (en) * 1992-11-18 1994-06-07 Photonics Research Incorporated Optical beam delivery system
US5745153A (en) * 1992-12-07 1998-04-28 Eastman Kodak Company Optical means for using diode laser arrays in laser multibeam printers and recorders
US5589406A (en) 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
JPH0792501A (ja) * 1993-07-30 1995-04-07 A G Technol Kk 画像表示用の基板とその製造方法、およびｔｆｔ表示素子
JP3197707B2 (ja) * 1993-10-06 2001-08-13 松下電器産業株式会社 シリコン薄膜の結晶化方法および表示装置
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP3453818B2 (ja) * 1993-11-08 2003-10-06 株式会社ニコン 基板の高さ位置検出装置及び方法
TW272319B (ko) * 1993-12-20 1996-03-11 Sharp Kk
JP2922113B2 (ja) * 1994-04-06 1999-07-19 松下電送システム株式会社 画像記録装置
BR9507631A (pt) * 1994-05-11 1997-09-23 Imation Corp Processos para expor um elemento fototermográfico contendo halogeneto de prata com radisção para produzir um imagem latente e para a formação de imagem de um elemento contendo halogeneto de prata fototermográfico
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6018384A (en) * 1994-09-07 2000-01-25 Nikon Corporation Projection exposure system
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JPH08236443A (ja) * 1995-02-28 1996-09-13 Fuji Xerox Co Ltd 半導体結晶の成長方法および半導体製造装置
DE69615721T2 (de) * 1995-03-17 2002-08-08 Ebara Corp Herstellungsverfahren mit einem Energiebündel
GB2300749A (en) * 1995-05-06 1996-11-13 Thomson Multimedia Sa A multiple beam optical disk system
JPH07326769A (ja) 1995-05-26 1995-12-12 Asahi Glass Co Ltd 平面ディスプレイ用薄膜トランジスタ
US6524977B1 (en) * 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
JPH0945632A (ja) * 1995-08-03 1997-02-14 Matsushita Electric Ind Co Ltd レーザーアニール方法及び半導体膜の溶融結晶化方法
KR0153823B1 (ko) 1995-10-17 1998-12-01 구자홍 반도체 소자 제조 방법
JP3119803B2 (ja) 1995-11-15 2000-12-25 アルプス電気株式会社 Ｘｙテーブル
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
JP3870420B2 (ja) 1995-12-26 2007-01-17 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法
JP3453972B2 (ja) * 1995-12-27 2003-10-06 トヨタ自動車株式会社 レーザ溶接方法および装置
US6043453A (en) 1996-02-23 2000-03-28 Hitachi Via Mechanics Ltd. Apparatus for laser processing with a mechanical cutter
JP3429129B2 (ja) * 1996-04-26 2003-07-22 三菱電機株式会社 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法
JPH09320961A (ja) 1996-05-31 1997-12-12 Nec Corp 半導体製造装置及び薄膜トランジスタの製造方法
US5886320A (en) 1996-09-03 1999-03-23 International Business Machines Corporation Laser ablation with transmission matching for promoting energy coupling to a film stack
JP3575183B2 (ja) * 1996-10-03 2004-10-13 株式会社日立製作所 光学的情報記録媒体とその初期化方法および初期化装置
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6590230B1 (en) 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5998759A (en) * 1996-12-24 1999-12-07 General Scanning, Inc. Laser processing
JPH10209069A (ja) * 1997-01-17 1998-08-07 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP3343492B2 (ja) * 1997-04-02 2002-11-11 シャープ株式会社 薄膜半導体装置の製造方法
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
DE19737611C2 (de) * 1997-08-28 2002-09-26 Infineon Technologies Ag Fuse-Anordnung für Halbleiterspeichervorrichtung
JP4103156B2 (ja) * 1997-09-03 2008-06-18 旭硝子株式会社 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
JPH11340160A (ja) * 1998-05-29 1999-12-10 Sumitomo Heavy Ind Ltd レーザアニーリング装置及び方法
JP4443646B2 (ja) 1998-06-04 2010-03-31 東芝モバイルディスプレイ株式会社 多結晶半導体膜の製造方法
JP3504528B2 (ja) * 1999-03-18 2004-03-08 株式会社日本製鋼所 レーザ光照射装置
US6278680B1 (en) * 1999-03-19 2001-08-21 Hitachi Computer Peripherals Co., Ltd. Initial crystallization method of recording media and device thereof
JP2000277450A (ja) 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd レーザアニール装置及びこの装置を用いた薄膜トランジスタの製造方法
JP3448733B2 (ja) * 1999-06-04 2003-09-22 住友重機械工業株式会社 真空内リニアアクチュエータ機構
JP3450752B2 (ja) * 1999-06-25 2003-09-29 住友重機械工業株式会社 矩形ビーム用マスクアライメント方法
JP3491571B2 (ja) * 1999-07-13 2004-01-26 日本電気株式会社 半導体薄膜の形成方法
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
JP4646368B2 (ja) * 1999-08-31 2011-03-09 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP3767727B2 (ja) * 1999-09-09 2006-04-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6504650B1 (en) * 1999-10-19 2003-01-07 Anthony J. Alfrey Optical transformer and system using same
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
CN1354495A (zh) * 2000-09-05 2002-06-19 索尼株式会社 半导体薄膜及其生产方法和设备、及生产单晶薄膜的方法
JP3483840B2 (ja) * 2000-09-11 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の作製方法
US6396616B1 (en) 2000-10-10 2002-05-28 3M Innovative Properties Company Direct laser imaging system
US7217605B2 (en) * 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
SG113399A1 (en) 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US20030021014A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Linear optical amplifier and method for fabricating same
US6952510B1 (en) * 2001-08-31 2005-10-04 Nlight Photonics Corporation Optically corrected intracavity fiber coupled multigain element laser
JP2003080604A (ja) * 2001-09-10 2003-03-19 Fuji Photo Film Co Ltd 積層造形装置
US6975659B2 (en) * 2001-09-10 2005-12-13 Fuji Photo Film Co., Ltd. Laser diode array, laser device, wave-coupling laser source, and exposure device
US6700096B2 (en) 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
KR100509651B1 (ko) * 2001-10-31 2005-08-23 미쓰보시 다이야몬도 고교 가부시키가이샤 반도체 웨이퍼의 스크라이브 라인의 형성방법 및스크라이브 라인의 형성장치
TWI289896B (en) 2001-11-09 2007-11-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device
JP3949564B2 (ja) 2001-11-30 2007-07-25 株式会社半導体エネルギー研究所 レーザ照射装置及び半導体装置の作製方法
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
EP1629576B1 (de) * 2003-05-30 2006-12-13 High Q Laser Production GmbH Verfahren und vorrichtung zum pumpen eines lasers
US7615424B2 (en) * 2004-03-25 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device using the laser irradiation apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941010B1 (ko) * 2001-11-30 2010-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치를 제어하는 프로그램 및 레이저 장치를제어하는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체

Also Published As

Publication number Publication date
JP4619348B2 (ja) 2011-01-26
KR100945540B1 (ko) 2010-03-09
TW200303584A (en) 2003-09-01
CN1441460A (zh) 2003-09-10
KR100945544B1 (ko) 2010-03-08
CN1293601C (zh) 2007-01-03
US20030136772A1 (en) 2003-07-24
CN1555082A (zh) 2004-12-15
US7892952B2 (en) 2011-02-22
JP2004006600A (ja) 2004-01-08
US20050277028A1 (en) 2005-12-15
JP4004923B2 (ja) 2007-11-07
CN1312730C (zh) 2007-04-25
JP4004925B2 (ja) 2007-11-07
JP2007165910A (ja) 2007-06-28
TWI258821B (en) 2006-07-21
JP2004152881A (ja) 2004-05-27
JP5322349B2 (ja) 2013-10-23
US6700096B2 (en) 2004-03-02
US20040132266A1 (en) 2004-07-08
JP2009188431A (ja) 2009-08-20
KR20090049567A (ko) 2009-05-18
US7037809B2 (en) 2006-05-02

Similar Documents

Publication Publication Date Title
JP4004923B2 (ja) 半導体装置の作製方法
JP2004152881A6 (ja) 半導体装置の生産システム、半導体装置の作製方法、半導体装置並びに電子機器
JP3980466B2 (ja) レーザー装置及びレーザー照射方法
JP4053412B2 (ja) 半導体装置の作製方法
JP5427753B2 (ja) 半導体装置の作製方法
US7351647B2 (en) Method of irradiating a laser beam, apparatus for irradiating a laser beam and method of fabricating semiconductor devices
JP2004158720A6 (ja) レーザー装置及びレーザー照射方法
US7589032B2 (en) Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment
US6844523B2 (en) Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
JP2004179474A6 (ja) レーザー照射装置
KR20090068196A (ko) 레이저 조사 디바이스 및 반도체 디바이스 제조 방법
KR20040058086A (ko) 레이저 조사방법, 레이저 조사장치 및 반도체장치의제조방법
US7772519B2 (en) Laser irradiation apparatus, laser irradiation method, and manufacturing method for a semiconductor device
JP2003178996A (ja) レーザー装置及びレーザー照射方法
JP3908128B2 (ja) 半導体装置の作製方法
JP2003178980A (ja) 半導体装置の作製方法、半導体装置及び電子機器
JP2007103957A (ja) レーザー照射装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee