KR20010089266A - 전자선 장치의 제조방법, 화상 형성장치의 제조방법, 이들제조방법에 의해 제조된 전자선 장치 및 화상 형성장치,전자원의 제조방법, 전자원의 제조장치 및 화상형성장치의 제조장치 - Google Patents

Abstract

전자 방출소자, 특히 표면전도형 전자 방출소자를 이용한 화상 형성장치(전자선 장치)의 제조공정으로, 배선(74)과 소자 전극을 형성한 전자원 기판(71)의 배선(74)에 페이스 플레이트 모양의 전극(72)을 대향시켜, 배선(74)과 전극(72) 사이에 소정의 전압을 인가함으로써 미리 방전 현상을 발생시켜 돌기 등을 제거한다. 이와 같이, 전자원 기판(71)에 전계 인가공정을 실시함으로써, 전자원내의 돌기 등, 화상 형성장치로 대표되는 전자선 장치를 구성하여 구동했을 때의 방전 현상을 야기하는 요인이 제거되므로, 장기간 화상 표시를 행하더라도 표시 화상에 누락 화소의 발생이 없는 표시 특성에 우수한 화상 형성장치를 실현한다.

Description

전자선 장치의 제조방법, 화상 형성장치의 제조방법, 이들 제조방법에 의해 제조된 전자선 장치 및 화상 형성장치, 전자원의 제조방법, 전자원의 제조장치 및 화상 형성장치의 제조장치{METHOD FOR MANUFACTURING ELECTRON BEAM DEVICE, AND IMAGE CREATING DEVICE MANUFACTURED BY THESE MANUFACTURING METHODS, METHOD FOR MANUFACTURING ELECTRON SOURCE, AND APPARATUS FOR MANUFACTURING ELECTRON SOURCE, AND APPARATUS FOR MANUFACTURING IMAGE CREATING DEVICE}

종래, 전자 방출소자로서 열음극 소자와 냉음극 소자 2종류가 알려져 있다. 이 중 냉음극 소자는, 예를 들면 표면전도형 전자 방출소자나, 전계방출형 소자(이하 F1E형이라 한다)나, 금속/절연층/금속형 방출소자(이하 MIM형이라 한다) 등이 알려져 있다.

표면전도형 전자 방출소자로서는, 예를 들면, M. I. E1inson, Radio Eng. E1ectron Phys., 10, 1290, (1965)나, 후술하는 것 외의 예가 알려져 있다.

표면전도형 전자 방출소자는, 기판 상에 형성된 소면적의 박막으로, 막면에평행하게 전류를 흘림으로써 전자 방출이 생기는 현상을 이용하는 것이다. 이 표면전도형 전자 방출소자로서는, 상기 에린슨 등에 의한 SiO₂박막을 이용했으나 그 외에, Au박막에 의한 것[G. Dittmer: "Thin Solid Films", 9, 317(1972)]나, In₂O₃/SnO₂박막에 의한 것[M. Hartwell and C.G. Fonstad:"IEEE Trans. ED Conf.", 519(1975)]나, 카본 박막에 의한 것[아라키히사시 외: 신쿠, 제26권, 제1호, 22(1983)] 등이 보고되어 있다.

이들 표면전도형 전자 방출소자의 소자 구성의 전형적인 예로, 도 93에 전술의 M.Hartwe11등에 의한 소자의 평면도를 도시한다. 도 93에서, (8001)는 기판, (8004)는 스퍼터로 형성된 금속 산화물으로 이루어지는 도전성 박막이다. 도전성 박막(8004)은 도시와 같이 H자형의 평면 형상으로 형성되어 있다. 그 도전성 박막(8004)에 후술의 통전 포밍이라 불리는 통전 처리를 실시함으로써, 전자 방출부(8005)가 형성된다. 도면 중의 간격L은, 0.5∼1(mm), W는, 0∼1(mm)로 설정되어 있다. 또한, 도시의 편의상, 전자 방출부(8005)는 도전성 박막(8004) 중앙에 구형 형상으로 도시했으나, 이것은 모식적인 것이며, 실제 전자 방출부의 위치나 형상을 충실히 표현하고 있는 것은 아니다. M. Hartwell 등에 의한 소자를 비롯하여 상술의 표면전도형 방출소자는, 전자 방출을 행하기 전에 도전성 박막(8004)에 통전 포밍이라 불리는 통전 처리를 실시함으로써 전자 방출부(8005)를 형성하는 것이 일반적이었다. 즉, 통전 포밍이란 상기 도전성 박막(8004) 양단에 일정한 직류전압, 또는 예를들면 1V/분 정도의 매우 천천히 한 레이트로 승압하는 직류전압을 인가해서 통전하고, 도전성 박막(8004)을 국소적으로 파괴 또는 변형 또는 변질시키며, 전기적으로 고저항 상태의 전자 방출부(8005)를 형성하는 것이다. 또, 국소적으로 파괴 또는 변형 또는 변질한 도전성 박막(8004)의 일부에는, 균열이 발생한다. 상기 통전 포밍후에 도전성 박막(8004)에 적절한 전압을 인가한 경우에는, 상기 균열 부근에서 전자 방출이 행해진다.

또한, FE형은, 예를 들면, W. P. Dyke & W. W. Do1an, "Fie1d emission", Advance in E1ectron Physics, 8, 89(1956)나, 또는 C. A. Spindt, "Physica1 properties of thin-fi1m field emission cathodes with molybdenum cones", J. App1. Phys., 47.5248(1976) 등이 알려져 있다.

FE형 소자 구성의 전형적인 예로서, 도 94에 전술의 C. A. Spindt등 에 의한 소자 단면도를 도시한다. 도 94에서, (8010)는 기판, (8011)는 도전 재료로 이루어지는 에미터 배선, (8012)은 에미터콘, (8013)은 절연층, (8014)은 게이트 전극이다. 본 소자는, 에미터콘(80l2)과 게이트 전극(8014) 사이에 적절한 전압을 인가함으로써, 에미터콘(8012)의 선단부보다 전계방출을 일으키게 하는 것이다.

또한, FE형의 다른 소자 구성으로서, 도 94와 같은 적층 구조가 아닌, 기판 상에 기판 평면과 거의 평행하게 에미터와 게이트 전극을 배치한 예도 있다.

또한, MIM형 예로, 예를 들면, C. A. Mead, "Operation of tunnel-emission Devices, J. AppI. Phys., 32, 646(1961)등이 알려져 있다. MIM형 소자 구성의 전형적인 예를 도 95에 도시한다. 도 95는 단면도이고, 도면에 있어서, (8020)는 기판으로, (8021)는 금속으로 이루어지는 하전극, (8022)은 두께 10nm정도의 얇은 절연층, (8023)은 두께 8∼30nm정도의 금속으로 이루어지는 상전극이다. MIM형은, 상전극(8023)과 하전극(8021) 사이에 적절한 전압을 인가함으로써, 상전극(8023) 표면에서 전자 방출을 일으키게 하는 것이다.

상술한 냉음극 소자는, 열음극 소자와 비교하여 저온으로 전자 방출을 얻을 수 있으므로, 가열용 히터를 필요로 하지 않는다. 따라서, 열음극 소자보다도 구조가 단순하며, 미세한 소자가 작성가능하다. 또한, 기판 상에 다수의 소자를 높은 밀도로 배치하더라도, 기판의 열 용융 등의 문제가 발생하기 어렵다. 또한, 열음극 소자가 히터의 가열에 의해 동작하므로 응답 속도가 느린 것과는 달리, 냉음극 소자인 경우에는 응답 속도가 빠르다는 이점도 있다. 이 때문에, 냉음극 소자를 응용하기 위한 연구가 활발히 행해져 오고 있다.

예를 들면, 표면전도형 방출소자는, 냉음극 소자 중에서도 특히 구조가 단순하고 제조도 용이한 것으로, 대면적에 다수 소자를 형성할 수 있는 이점이 있다.

그래서, 예를 들면 본 출원인에 의한 특개소64-31332호 공보에 있어서 개시되는 바와 같이, 다수 소자를 배열해서 구동하기 위한 방법이 연구되고 있다.

또한, 표면전도형 방출소자의 응용에 대해서는, 예를 들면, 화상 표시장치, 화상 기록장치 등의 화상 형성장치나, 전하 빔원 등이 연구되고 있다.

특히, 화상 표시장치에 대한 응용은, 예를 들면 본 출원인에 의한 USP5, 066, 883이나 특개평2-257551호 공보나 특개평4-28137호 공보에 개시되어 있는 바와 같이 표면전도형 방출소자와 전자빔의 조사에 의해 발광하는 형광체를 조합하여 이용한 화상 표시장치가 연구되고 있다. 표면전도형 방출소자와 형광체를 조합하여 이용한 화상 표시장치는, 종래의 다른 방식의 화상 표시장치보다도 우수한 특성이 기대되고 있다. 예를 들면, 최근 보급되어 온 액정 표시장치와 비교하더라도, 자발광형이므로 백 라이트를 필요로 하지 않은 점이나, 시야각이 넓은 점이 우수하다고 할 수 있다.

또한, FE형을 다수개 열거하여 구동하는 방법은, 예를 들면 본 출원인에 의한 USP4, 904, 895에 개시되어 있다. 또한, FE형을 화상 표시장치에 응용한 예로서, 예를 들면, R. Meyer 등에 의해 보고된 평판형 표시장치가 알려져 있는 [R.Meyer: "Recent Development on Micro-tips Disp1ay at LETI", Tech. Digest of 4th Int. Vacuum Micro-e1ectronics Conf., Nagahama, pp.6∼9(1991)].

또한, MIM형을 다수개 열거하여 화상 표시장치에 응용한 예는, 예를 들면 본 출원인에 의한 특개평3-55738호 공보에 개시되어 있다.

상기한 바와 같은 전자 방출소자를 이용한 화상 표시장치 중, 깊이의 가 얇은 평면형 표시장치는 공간 절약, 동시에 경량으로, 브라운관형 표시장치로 교체되는 것으로 주목받고 있다.

도 96는, 평면형 화상 표시장치를 하는 표시 패널부의 일례를 도시하는 사시도이고, 내부구조를 나타내기 위해서 패널의 일부를 절개하여 보이고 있다.

도면 중, (8115)는 리어 플레이트, (8116)는 측벽, (8117)은 페이스 플레이트이고, 리어 플레이트(8115), 측벽(8116) 및 페이스 플레이트(8117)에 의해, 표시 패널의 내부를 진공으로 유지하기 위한 엔벨로프(기밀 용기)를 형성하고 있다.

리어 플레이트(8115)에는 기판(8111)이 고정되어 있지만, 이 기판(8111)상에는 냉음극 소자(8112)가, N×M개 형성되어 있다(N, M은 2이상의 양의 정수이고, 목적으로 하는 표시 화소수에 따라 적절히 설정된다). 또한, 상기 N×M개의 냉음극 소자(8112)는, 도 96과 같이, M개의 행방향 배선(8113)과 N개의 열방향 배선(8114)에 의해 배선되어 있다. 이들 기판(8111), 냉음극 소자(8112), 행방향 배선(8113) 및 열방향 배선(8114)으로 구성되는 부분을 멀티 전자빔원이라고 부른다. 또한, 행방향 배선(8113)과 열방향 배선(8114)의 적어도 교차하는 부분에는, 양배선간에 절연층(도면에 미도시)이 형성되어 있고, 전기적 절연이 유지되어 있다.

페이스 플레이트(8117) 하면에는, 형광체로 이루어지는 형광막(8118)이 형성되어 있고, 빨강(R), 초록(G), 파랑(B)의 3원색 형광체(도면에 미도시)가 분할 도포되고 있다. 또한, 형광막(8118)을 이루는 상기 각 색형광체 사이에는 흑색체(도면에 미도시)가 설치되어 있으며, 또한 형광막(8118)의 리어 플레이트(8115)측 면에는, Al등으로 이루어지는 메탈백(8119)이 형성되어 있다.

Dx1∼Dxm, Dy1∼Dyn 및 Hv는, 해당 표시 패널과 도시되지 않는 전기회로를 전기적으로 접속하기 위해 설치한 기밀 구조의 전기 접속용 단자이다. Dx1∼Dxm은 멀티 전자빔원의 행방향 배선(8113)과, Dy1∼Dyn은 멀티 전자빔원의 열방향 배선(8114)과, Hv는 메탈백(8119)과 각각 전기적으로 접속하고 있다.

또한, 상기 기밀 용기의 내부는 1×10^-4Pa 정도의 진공으로 유지되어 있고, 화상 표시장치의 표시 면적이 커지는 것에 따라, 기밀 용기 내부와 외부의 기압차에 의한 리어 플레이트(8115) 및 페이스 플레이트(8117)의 변형 또는 파괴를 방지하는 수단이 필요해 진다. 리어 플레이트(8115) 및 페이스 플레이트(8117)를 두껍게 하는 방법은, 화상 표시장치의 중량을 증가시킬 뿐만 아니라, 경사 방향에서 봤을 때에 화상의 왜곡이나 시차가 생긴다. 이에 대해, 도 96은, 비교적 얇은 유리판으로 이루어져 대기압을 지지하기 위한 구조지지체(스페이서 또는 리브라 한다)(8120)가 설치되어 있다. 이와 같이 하여, 멀티빔 전자원이 형성된 기판(8111)과 형광막(8118)이 형성된 페이스 플레이트(8117) 사이는 통상 서브밀리 내지 수밀리로 유지되고, 상술한 바와 같이 기밀 용기 내부는 고진공으로 유지되어 있다.

이상 설명한 표시 패널을 이용한 화상 표시장치는, 용기 외부단자Dx1∼Dxm, Dy1∼Dyn을 통하여 각 냉음극 소자(8112)에 전압을 인가하면, 각 냉음극 소자(8112)로부터 전자가 방출된다. 그와 동시에 메탈백(8119)에 용기 외부단자Hv를 통하여 수백V∼수kV의 고전압을 인가하여, 상기 방출된 전자를 가속하여, 페이스 플레이트(8117)의 내면에 충돌시킨다. 이에 따라, 형광막(8118)을 이루는 각 색의 형광체가 여기되어 발광하여, 화상이 표시된다.

일반적으로, 전자원로부터 방출된 전자는, 전자원과 형광체 사이에 인가된 전압(가속전압)에 의해 가속되어, 형광체에 충돌하여 발광한다. 따라서, 표시화상은, 가속전압이 클수록 고휘도가 된다. 그러나, 상술한 바와 같이 전자원과 형광체를 갖는 기판의 대향 거리를 짧게 한 박형의 화상 형성장치의 경우, 가속 전압에 의해 전자원과 형광체 사이에 형성되는 전계 강도가 커진다.

이러한 경우, 다음과 같은 문제점이 있었다.

강전계가 인가된 전자원, 구체적으로는, 냉음극 소자(8112)로부터의 방출전자를 가속하기 위해서 멀티빔 전자원과 페이스 플레이트(8117) 사이에 수백V 이상의 고전압(즉 1kV/mm 이상의 고전계)이 인가되어, 해당 전자원상에 예를 들면 먼지 등의 이물이나 돌기(이하, 돌기부라 한다)등이 있는 경우, 거기에 전계가 집중하여, 전자 방출하는 경우가 있다. 방출전류에 의한 발열이나 강전계의 영향으로, 돌기 형상이 더욱 샤프해지며, 전계 강도 역시 커져, 전자 방출량이 증가한다.

이러한 양의 피드백이 걸리면, 최종적으로는, 돌기부가 열적으로 파괴되는 현상이 발생한다.

상기와 같은 현상이 발생하면, 돌기부 파괴뿐만 아니라, 화상 형성장치내의 진공분위기가 열화한다. 이들이 트리거가 되어, 고전계가 인가된 전자원과 형광체 사이에서 방전 현상이 발생하여, 가속된 양이온이 전자원에 충돌하여, 전자원에 손상을 제공하여, 화상 결함을 야기하는 문제가 발생한다.

이러한 방전 현상을 억제하는 하나의 방법으로, 예를 들면 불꽃 방전을 억제하기 위해 미리 고진공속에서 불꽃 방전을 하는 것이 알려져 있다(예를 들면, 「고전압공학」(전기학회편, 오옴사1981년)). 이들 처리는, 통상 컨디셔닝이라 불린다.

대면적인 화상 형성장치를 제조할 때에는, 컨디셔닝을 행함으로써, 전자 방출 특성에 악영향을 끼치는 경우가 있었다. 이것은, 컨디셔닝 중 방전에 의해 소자로 소비되는 쥴 열이 도전성 박막을 파괴하기 위함이라고 생각된다.

도 26는, 본 공정에서의 등가회로를 나타내는 도면이다. 컨디셔닝을 행하는 전자원 기판(2071)과 고전압 인가용 전극(2010)으로 형성되는 컨덴서에 축적되는전하에 의해서 야기되었다고 생각된다.

거리d가 떨어져 배치된 면적S의 2장의 전극으로 이루어지는 평행 평판 컨덴서에 전압V를 인가했을 때, 축적되는 전하량Q은, Q=CV=εSV/d로 표시된다. 컨디셔닝 공정에 있어서 동일 전계를 형성했을 때, 전자원 기판(2071)과 고전압 인가용 전극(2010)으로 만들어지는 컨덴서에 축적되는 에너지E는, E=CV/2=εSV/2d이다. 또, ε는 상기 2장의 전극 사이의 물질(또는 진공)의 유전율이다.

이 때문에, 전자원 기판(2071)과 그에 대향하는 전자원 기판(2071)과 동일 면적의 고전압 인가용 전극(2010)을 이용해 컨디셔닝 공정을 하면, 그 방전시에 전자원 기판으로 소비되는 에너지는 면적에 비례해 증대하는 문제점이 생긴다.

또한, 상기 방전 현상을 억제하는 다른 방법으로, 아크 방전이 생긴 경우, 아크 방전 사이, 대전류가 외부 전압원에서 애노드를 통해서 에미터(캐소드)에 전기 아크로 흐르는 전류를 제한할 목적으로, 애노드와 외부 전압원 사이에 인덕터를 설치하는 기술이, 특개평8-106847호 공보에 개시되어 있다. 또, 본명세서로 이용되는 이상 방전은, 상술의 아크 방전을 포함한 것이다.

상술의 특개평8-106847호 공보에 개시된 기술의 개요를 도 97에 모식적으로 도시한다. 도 97에 있어서, (9121)는 기판, (9122)은 캐소드 전극, (9123)은 에미터, (9124)은 캐소드 도체, (9125)는 절연체, (9126)는 게이트, (9127)는 애노드, (9128)는 인덕터, (9129)는 저항, (9130)은 전압 소스이다. 이 기술은, 전자 방출소자로서 전계 방출소자를 이용하여, 애노드(9127)와 에미터(9123)(캐소드) 사이에서 아크 방전이 발생하는 동안, 애노드(9127)와 에미터(9123) 사이의 아크 방전에관계되고, 전압 소스(9130)로부터 공급되는 전류를, 인덕터(9128)를 설치함으로써, 실질적으로 제한하는 것이다. 즉, 아크 방전이 일어나, 애노드 전위가 저하한 경우에, 외부 전원으로부터의 전하 주입을 시간적으로 제한하는 것이다.

그러나, 애노드와 캐소드 기판 사이의 정전 용량이 큰 대화면 화상 형성장치에 있어서는, 애노드 및 캐소드 기판에 축적된 전하량이 크고, 이 전하가 이상 방전의 개시시에 애노드 전위의 저하에 따라 방전 경로를 통해서 이동하는 문제가 있다. 이 전하의 이동이 순간적으로 행해진 경우, 전류치는 꽤 큰 것이 된다. 또, 당연하지만 이 전류는, 외부 전원으로부터 애노드에 유입되는 전류로서 관측할 수 없으며, 즉 상술의 외부 전원력으로부터의 전하 주입을 제한하는 방법으로서는 억제할 수 없다.

이것은, 이상 방전이 일어난 경우에, 저하한 애노드 전위를 회복시키는, 다시 말하면 애노드와 캐소드 기판으로 구성되는 컨덴서를 충전하는 전류나, 또는 아크 방전의 결과 아크를 지속하는 전류으로서만 관측되기 때문이다. 이 애노드 전위의 저하에 따른 전하 이동은, 이상 방전 시의 애노드 전위의 시간 변화를 측정함으로써, 대강 μ초 정도 이하의 시간 스케일로 생기는 것을, 본 발명자들은 확인하고 있다. 또한, 이 애노드 전위의 저하에 대응한 전류가, 방전 경로를 통해서 흐름으로써, 손상을 야기하는 경우가 있는 것도 확인하고 있다. 따라서, 컨디셔닝을 실시함에 있어서, 이 애노드 전위의 저하에 대응한 전류가, 방전 경로를 통하여 흐르는 것을 억제할 필요가 있다.

또한, 한번 이상 방전이 일어남으로써, 2차적 이상 방전이 일어날 가능성도있고, 이 2차적 이상 방전을 방지하는 것도 중요하다. 이 2차적 이상 방전은, 연쇄적으로 일어난 경우에, 가령 제 1 이상 방전에서는 손상이 생기지 않더라도, 결과적으로 매우 큰 손상을 입는 경우가 있으므로 확실히 방지할 필요가 있다.

본 발명의 목적은, 상기 문제점을 해결하여, 화상 형성장치로 대표되는 전자선 장치 내에서의 방전 현상을 야기하는 돌기 등의 요인을 제거하는 제조방법을 제공하여, 이 제조방법에 의해, 양호한 신뢰성이 높은 전자선 장치(전자원)를 제조하여, 장시간 화상 표시에 있어서도 누락 화소가 없는 화상 형성장치를 제공하는 데 있다.

또한, 본 발명의 목적은, 컨디셔닝을 행할 때에, 이상 방전에 관한 손상을 억제하여, 동시에 2차적으로 발생할 우려가 있는 이상 방전을 적극 방지하는 화상 형성장치의 제조방법 및 제조장치를 제공하는 데 있다.

<발명의 개시>

본 발명의 전자선 장치의 제조방법은, 기판 상에 전자를 방출하는 전자 방출부와, 상기 전자 방출부를 전기적으로 접속하여 이루어지는 배선을 구비한 전자선 장치의 제조방법이고, 상기 기판 상에 상기 배선을 형성하는 배선 형성공정과, 상기 기판 상에 상기 전자 방출부를 형성하는 전자 방출부 형성공정을 구비하여, 상기 배선 형성공정 완료 후, 동시에 상기 전자 방출부 형성공정 완료 전에, 상기 배선이 형성된 상기 기판에 대해 소정의 전계를 인가하는 전계 인가공정을 구비한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전계는, 그 전계 강도가 1kV/mm 이상이다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전계 인가공정은, 상기 기판에 남아 있는 부분이고, 상기 전자 방출부 형성공정을 포함하는 해당 전계 인가공정 후의 여러 공정 시, 또는 상기 전자선 장치가 사용에 제공될 때에 있어서 방전이 생기기 쉬운 해당 부분에 상기 전계 인가에 의해 방전을 일으키고, 해당 부분을 방전이 생기기 어려운 형상으로 변화시키는 공정이다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전자 방출부 형성공정은, 상기 각 전자 방출부에 대응하여 상기 배선에 의해 다른 전위가 주어지는 한 쌍의 전극을 형성하는 전극 형성공정을 포함하여, 상기 전극 형성공정을 행하기 전에 상기 전계 인가공정을 행한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 한 쌍의 전극은, 표면전도형 전자 방출소자를 구성하는 한 쌍의 전극이다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전극 형성공정은, 상기 기판 상에 도전성 박막을 형성하는 박막 형성공정을 포함하여, 형성된 상기 도전성 박막에 간격을 생기게 하고, 상기 간격의 양측에 있는 상기 도전성 박막으로 상기 한 쌍의 전극을 구성하는 공정이다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 박막 형성공정을 행하는 전에 상기 전계 인가공정을 행한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 박막 형성공정 완료 후, 상기 도전성 박막에 간격을 생기게 하기 전에 상기 전계 인가공정을 한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 한 쌍의 전극은, 전계방출형 전자 방출소자의 에미터와 게이트이다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전계방출형 전자 방출소자는, 단부에서 전자를 방출하는 상기 에미터와, 상기 단부 사이에 전계를 일으키는 상기 게이트로 구성된다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 에미터를 형성하기 전에 상기 전계 인가공정을 행한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 게이트를 형성하기 전에 상기 전계 인가공정을 행한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 기판은, 그 일 주면에 상기 배선에 의해 복수의 상기 전자 방출부를 사다리형 또는 매트릭스형으로 접속하여 이루어지는 것이다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전계 인가공정에서, 상기 기판의 상기 배선을 갖는 면에 대향하여 전극을 설치하여, 상기 전극과 상기 기판상의 배선간에 전압을 인가함으로써 상기 전계를 인가한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전극과 상기배선간에 제공하는 전압을 상기 전계 인가공정 중에 변화시킨다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전극과 상기 기판 사이의 거리를 상기 전계 인가공정 중에 변화시킨다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전극과 해당전극에 전압을 인가하는 상기 전원 사이에 전류 제한 저항을 접속한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전계 인가공정을 진공 분위기에서 행한다.

본 발명의 화상 형성장치의 제조방법은, 기판 상에 형성된 한 쌍의 소자 전극과, 상기 소자 전극의 각각에 전기적으로 접속된 도전성 박막과, 상기 도전성 박막의 일부에 형성된 전자 방출부를 갖는 전자원 소자를 여러개 동일 기판 상에 형성하여, 배선으로 상기 각 전자원 소자의 소자 전극을 각각 사다리형 또는 매트릭스형으로 접속하여 이루어지는 전자원과, 상기 기판의 상기 전자원과 대향하도록 배치되는 화상 형성부재를 구비한 화상 형성장치의 제조방법이고, 상기 배선을 형성하는 공정 완료 후, 동시에 상기 전자 방출부를 형성하는 공정 완료 전에, 상기 배선이 형성된 상기 기판에 대해 소정의 전계를 인가하는 전계 인가공정을 구비한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 정보신호에 의해 상기 각 전자원 소자로부터 방출되는 전자선을 제어하는 제어 전극과 조합한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전계 인가공정을, 상기 전계를 인가하기 위한 전극과 상기 기판을 대향 배치하여 상기 전극과 상기 배선간에 전압을 인가하여, 상기 전극과 상기 기판이 형성하는 컨덴서에 저장되는 에너지가, 상기 도전성 박막을 파괴하는 에너지 이하로 행해진다.

본 발명의 전자선 장치의 제조방법은, 복수의 표면전도형 전자 방출소자를 구비한 전자선 장치의 제조방법이고, 기판 상에 여러쌍의 소자 전극을 형성하는 공정과, 절연층을 통해 적층된 복수의 행방향 배선 및 복수의 열방향 배선을 상기 여러 쌍의 소자 전극 각각의 전극과 결선하여 행렬형으로 공통배선을 형성하는 공정과, 각 쌍의 소자 전극 사이에 도전성 박막을 형성하는 공정과, 각 쌍의 소자 전극 사이의 상기 도전성 박막에 통전 처리로 전자 방출부를 형성하는 포밍공정과, 상기 공통배선을 갖는 면에 전계를 인가하기 위한 전극과 상기 기판을 대향 배치하여, 상기 전극과 상기 공통배선에 전압을 인가함으로써 그 전계 인가를 행하는 컨디셔닝 공정을 갖고, 상기 컨디셔닝 공정은, 상기 전극과 상기 기판이 형성하는 컨덴서에 저장되는 에너지가, 그 도전성 박막을 파괴하는 에너지 이하로 행해진다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전극과 상기 기판의 대향하는 면적을 S, 상기 전극과 상기 기판의 거리를 Hc, 상기 전극과 상기공통배선간에 인가하는 전압을 Vc, 진공의 유전율을 ε, 상기 도전성 박막이 파괴되는 에너지를 Eth로 하면,

ε×S×Vc²/2 Hc<Eth ··(1)

의 조건하에서 상기 컨디셔닝 공정을 행한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정에 있어서, 상기 전계를 인가하기 위한 전극을 여러개 이용한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정에 있어서, 상기 전극과 상기 기판의 상대 위치를 변화시킨다.

본 발명의 화상 형성장치의 제조방법은, 복수의 표면전도형 전자 방출소자가형성된 기판과, 상기 기판의 상기 표면전도형 전자 방출소자와 대향하도록 배치되는 화상 형성부재를 구비한 화상 형성장치의 제조방법에 있어서, 상기 기판 상에 여러쌍의 소자 전극을 형성하는 공정과, 절연층을 통해 적층된 복수의 행방향 배선 및 복수의 열방향 배선을 상기 여러쌍의 소자 전극 각각의 전극과 결선하여 행렬형으로 공통 배선을 형성하는 공정과, 각쌍의 소자 전극 사이에 도전성 박막을 형성하는 공정과, 각 쌍의 소자 전극 사이의 상기 도전성 박막에 통전 처리로 전자 방출부를 형성하는 포밍공정과, 상기 공통 배선을 갖는 면에 전계를 인가하기 위한 전극과 상기 기판을 대향 배치하여, 상기 전극과 상기 공통 배선간에 전압을 인가함으로써 그 전계의 인가를 행하는 컨디셔닝 공정을 갖고, 상기 컨디셔닝 공정은, 상기 전극과 상기 기판이 형성하는 컨덴서에 저장되는 에너지가 상기 도전성 박막을 파괴하는 에너지 이하로 행해진다.

본 발명의 전자선 장치의 제조방법은, 전자빔을 발생하는 전자빔원을 갖는 제 1 플레이트를 구비한 전자선 장치의 제조방법에 있어서, 상기 제 1 플레이트와 해당 제 1 플레이트와 대향하는 전극 사이에 전압을 인가하는 공정을 갖고 있으며, 상기 공정에서는, 상기 제 1 플레이트와 상기 제 1 플레이트와 대향하는 전극 사이에 전구전류가 흐르는 전압을 인가한다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전압은, 상기 전구전류가 흐르는 상태를 유지할 수 있는 전압이다.

본 발명의 전자선 장치의 제조방법은, 도전성막으로 이루어지는 전자빔을 발생하는 전자빔원을 갖는 제 1 플레이트를 구비한 전자선 장치의 제조방법에 있어서, 상기 제 1 플레이트와 해당 제 1 플레이트와 대향하는 전극 사이에 전압을 인가하는 공정을 갖고, 상기 공정은 상기 도전성막에 대한 영향을 허용할 수 있는 전압을 인가한다.

본 발명의 화상 형성장치의 제조방법은, 전자빔원을 형성한 리어 플레이트와, 전자빔의 조사에 의해 발광하는 형광체를 형성한 페이스 플레이트를 구비한 화상 형성장치의 제조방법에 있어서, 상기 리어 플레이트와 상기 페이스 플레이트를 포함하는 진공 용기를 형성하기 전에, 전극이 형성된 기판에 고전압을 인가하는 공정을 갖는다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 고전압을 인가하는 공정을 전자빔원 완성전의 상기 전극이 형성된 리어 플레이트용 기판에 대해 행한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 고전압을 인가하는 공정을 진공 속에서 행한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 고전압을 인가하는 공정을 기체 속에서 행한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전극이 형성된 상기 기판은 대향하는 전극부착 더미 페이스 플레이트와의 사이에 고전압을 인가되는 것이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전극이 형성된 상기 기판은 전자 방출소자에 대한 급전용 배선을 구비하고, 그 배선을 한쪽 전극으로, 더미 페이스 플레이트를 다른 한쪽 전극으로 고전압을 인가한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전극이 형성된 상기 기판은 복수의 전자 방출소자를 매트릭스 배선하기 위한 급전용 복수의 행방향 배선과 복수의 열방향 배선을 구비하고, 행방향 배선과 열방향 배선 모두를 공통으로 하여, 그것을 한쪽 전극, 더미 페이스 플레이트를 다른 한쪽 전극으로 고전압을 인가한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 고전압은, 저전압에서 서서히 승압해 가는 직류이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 고전압은, 저전압에서 서서히 승압해 가는 교류이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 고전압은, 저전압에서 서서히 승압해 가는 펄스 전압이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전자빔원은, 냉음극 소자이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전자빔원은, 표면전도형 방출소자이다.

본 발명의 화상 형성장치의 제조방법은, 전자빔원을 포함하는 리어 플레이트와, 전자빔의 조사에 의해 발광하는 형광체를 형성한 페이스 플레이트와, 상기 리어 플레이트와 페이스 플레이트 사이에 배치되는 구조지지체를 구비한 화상 형성장치의 제조방법에 있어서, 상기 페이스 플레이트와 상기 리어 플레이트와 상기 구조지지체로 패널 조립 후, 상기 페이스 플레이트와 상기 리어 플레이트 사이에 고전압을 인가하는 공정과, 상기 고전압을 인가하는 공정 후 행하는 전자원을 형성하는 공정을 갖는다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 고전압을 인가하는 공정을 진공 속에서 행한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 고전압을 인가하는 공정을 화상 형성장치 안으로 기체를 도입하여 행한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전자빔원은, 복수의 배선으로 결선된 복수의 전자 방출소자를 구비하고, 상기 고전압을 인가하는 공정에서, 상기 복수의 배선을 공통으로 접지하여, 상기 페이스 플레이트에 상기 고전압을 인가한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 구조지지체는, 구형 형상을 구비하고 그 길이 방향이 상기 복수의 배선과 평행하게 되도록 상기 전자빔원과 페이스 플레이트 사이에 배치되어 있다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전자원은 복수의 행방향 배선과 복수의 열방향 배선으로 매트릭스 배선된 복수의 전자 방출소자를 구비하고, 상기 고전압을 인가하는 공정에서, 상기 복수의 행방향 배선과 상기 복수의 열방향 배선을 공통으로 접지하여, 상기 페이스 플레이트에 상기 고전압을 인가한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 구조지지체는, 그 길이방향이 상기 복수의 행방향 배선 또는 상기 복수의 열방향 배선 중 어느 한쪽과 평행하게 되도록, 상기 전자빔원과 상기 페이스 플레이트 사이에 배치되어 있다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 고전압은 피크치가 저전압에서 서서히 승압해 가는 교류이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 고전압은 피크치가 저전압에서 서서히 승압해 가는 펄스 전압이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 고전압은 저전압에서 서서히 승압해 가는 단조 증가 전압이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전자빔원은 냉음극 소자이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전자빔원은 표면전도형 전자 방출소자이다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전자원을 형성하는 공정은 통전 포밍공정을 포함한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전자원을 형성하는 공정은 통전 활성화공정을 포함한다.

본 발명의 전자선 장치의 제조방법은, 전자빔을 발생하는 전자빔원을 갖는 제 1 플레이트와, 상기 제 1 플레이트에 대향하는 전극을 구비하는 전자선 장치의 제조방법에 있어서, 상기 제 1 플레이트와 상기 전극 사이에 전압을 인가하는 제 1공정과, 상기 제 1 공정 뒤에 행하는 상기 전자빔원을 형성하는 공정을 갖는다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 제 1 공정 후에 행하는 상기 전자빔원을 형성하는 공정은, 도전성막에 통전함으로써 그 도전성막에 고저항부를 형성하는 공정이다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 제 1 공정 후에 행하는 상기 전자빔원을 형성하는 공정은, 전자 방출부, 전자 방출부의 근방 또는 상기 전자 방출부 및 상기 전자 방출부의 근방에 피착물을 피착시키는 공정이다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 제 1 공정은 상기 제 1 플레이트에 배선이 형성된 후에 행해진다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 제 1 공정은 전자 방출부가 형성되는 도전성 박막의 형성 후에 행해진다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 제 1 플레이트와 상기 전극 사이에 전압을 인가함으로써, 상기 제 1 플레이트와 상기 전극 사이에 전류가 흐른다.

본 발명의 전자선 장치의 제조방법의 일 형태에 있어서, 상기 전류는 상기 제 1 플레이트와 상기 전극 사이에서 생기는 방전에 의해 흐르는 것이다.

본 발명의 화상 형성장치의 제조방법은, 화상 형성장치를 구성하는 전자원의 제조공정 중, 상기 전자원을 구성하는 전자원 기판과 대향하는 위치에 전극을 배치시켜, 그 전극과 전자원 기판 사이에 고전압을 인가하는 컨디셔닝 공정을 갖는 화상 형성장치의 제조방법이고, 상기 전극의 시트 저항치가 각각 다른 복수 종류의 컨디셔닝 공정을 설치한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전자원 기판측을 음극으로 상기 전극 사이에 고전압을 인가한다.

본 발명의 화상 형성장치의 제조방법은, 화상 형성장치를 구성하는 애노드 제조공정 중, 상기 애노드를 구성하는 애노드 기판과 대향하는 위치에 전극을 배치시켜, 상기 전극과 애노드 기판 사이에 고전압을 인가하는 컨디셔닝 공정을 갖는 화상 형성장치의 제조방법이고, 상기 전극의 시트 저항치가 각각 다른 복수 종류의 컨디셔닝 공정을 설치한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 애노드 기판측을 양극으로 상기 전극 사이에 고전압을 인가한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 애노드 기판 상에, 전자가 충돌됨으로써 발광하는 형광막을 형성하는 형광막 형성공정과, 상기 형광막 형성공정 후에 행하는 제 1 컨디셔닝 공정과, 상기 제 1 컨디셔닝 공정 후에, 그 제 1 컨디셔닝 공정 때보다도 작은 시트 저항치의 전극으로 행하는 제 2 컨디셔닝 공정을 설치한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 기판과 전극 사이에 형성하는 전계 강도가 각각 다른 컨디셔닝 공정을 갖는다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 전극에 인가하는 전압치, 또는 기판과 전극 사이의 거리 중 적어도 한쪽을 바꾸는 것으로, 전계 강도를 각각 다르게 한다.

본 발명의 화상 형성장치의 제조방법은, 전자원이 설치되어 있는 캐소드 기판과 해당 캐소드 기판과 대향하여 배치된 화상 형성용 애노드 기판을 갖는 평판형 화상 형성장치의 제조방법에 대해서, 상기 캐소드 기판 제작 중에, 상기 캐소드 기판을 음극으로서, 이와 대향하여 배치된 양극에 고전압을 인가하여 상기 고전압 인가에 의해 발생한 이상 방전을 검지함으로써 상기 이상 방전을 억제한다.

본 발명의 화상 형성장치의 제조방법은, 전자원이 설치되어 있는 캐소드 기판과 해당 캐소드 기판과 대향하여 배치된 화상 형성용 애노드 기판을 갖는 평판형 화상 형성장치의 제조방법에 있어서, 상기 캐소드 기판 제작 중, 상기 캐소드 기판을 음극으로서, 이와 대향하여 배치된 양극에 고전압을 인가하여, 상기 고전압 인가에 의해 발생한 이상 방전을 검지하여, 상기 양극 전위를 상기 음극 전위에 가깝게 함으로써, 상기 이상 방전을 억제한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 이상 방전을 검지함으로써, 상기 양극과 해당 양극에 접속된 고전압 전원을 전기적으로 절단한다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 캐소드 기판은, 상기 전자원으로서 복수의 표면전도형 전자 방출소자가 행렬형으로 배치된 것이다.

본 발명의 화상 형성장치의 제조장치는, 전자원이 설치되어 있는 캐소드 기판과 해당 캐소드 기판과 대향하여 배치된 화상 형성용 애노드 기판을 갖는 평판형 화상 형성장치의 제조장치에 있어서, 양극과, 상기 양극과 접속된 고전압전원과,상기 고전압전원의 고전압 인가에 의해, 상기 양극과 이에 대향하도록 배치되는 음극과의 사이에 발생한 이상 방전을 검지하는 검지수단을 구비하고, 상기 캐소드 기판 제작 중, 상기 음극으로 배치된 상기 캐소드 기판과 상기 양극 사이에 상기 고전압전원에 의해 고전압을 인가하여, 발생한 이상 방전을 상기 검지수단에 의해 검지하여, 상기 이상 방전을 억제한다.

본 발명의 화상 형성장치의 제조장치는, 전자원이 설치되어 있는 캐소드 기판과, 해당 캐소드 기판과 대향하여 배치된 화상 형성용 애노드 기판을 갖는 평판형 화상 형성장치의 제조장치에 있어서, 양극과, 상기 양극과 접속된 고전압전원과, 상기 고전압전원의 고전압 인가에 의해, 상기 양극과 이에 대향하도록 배치되는 음극 사이에 발생한 이상 방전을 검지하는 검지수단을 구비하여, 상기 캐소드 기판 제작 중, 상기 음극으로 배치된 상기 캐소드 기판과 상기 양극 사이에 상기 고전압전원에 의해 고전압을 인가하여, 발생한 이상 방전을 상기 검지수단에 의해 검지하여 상기 양극 전위를 상기 음극 전위에 가깝게 함으로써, 상기 이상 방전을 억제한다.

본 발명의 화상 형성장치의 제조장치의 일 형태에 있어서, 상기 검지수단에 의한 이상 방전의 검지에 기초하여, 상기 양극과 해당 양극에 접속된 상기 고전압전원을 전기적으로 절단하는 수단을 구비한다.

본 발명의 화상 형성장치의 제조장치의 일 형태에 있어서, 상기 캐소드 기판은 상기 전자원로서 복수의 표면전도형 전자 방출소자가 행렬형으로 배치된 것이다.

본 발명의 전자선 장치는, 상기 제조방법에 의해 제조된 것이다.

본 발명의 화상 형성장치는, 상기 제조방법에 의해 제조된 것이다.

본 발명의 전자원의 제조방법은, 기판 상에, 복수의 전자 방출소자 및 해당 전자 방출소자에 접속된 배선을 갖는 전자원 - 상기 전자 방출소자는 상기 기판 상에 배치된 대향하는 한 쌍의 전극, 해당 전극에 접속하여, 해당 전극 사이의 영역에 제 1 균열을 갖는 도전성선, 해당 제 1 균열내 및 상기 도전성막의 해당 제 1 균열을 포함하는 영역상에 배치되어, 상기 제 1 균열내에 해당 제 1 균열보다도 좁은 제 2 균열을 갖는 탄소를 주성분으로 하는 피착물을 갖는다 - 제조방법이고, 다음의 각 공정으로 이루어진다: 상기 기판 상에 상기 배선 및 상기 전극을 형성하는 공정;

상기 도전성막을 형성하는 공정; 상기 도전성막에, 상기 제 1 균열을 형성하는 공정(포밍공정) ; 상기 탄소를 주성분으로 하는 피착물을 형성하는 공정(활성화공정), 해당 공정은 상기 포밍공정보다 뒤에 행해진다 ; 적어도 상기 배선과 상기 전극이 형성된 상기 기판의, 상기 전자 방출소자가 형성되는 표면에 대략 수직 방향으로 전계를 인가하는 공정(컨디셔닝 공정) ; 여기서, 상기 포밍공정보다도 먼저 상기 컨디셔닝 공정이 실행된다.

본 발명의 전자원의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정은, 컨디셔닝용 전극을 상기 기판의 상기 전극과 상기 배선이 형성된 면에 간격을 두고 대향시켜, 해당 컨디셔닝용 전극과 상기 기판 사이에 전압을 인가함으로써 이루어진다.

본 발명의 전자원의 제조방법의 일 형태에 있어서, 상기 기판 상에 상기 배선 및 상기 전극을 형성하는 공정 후에, 상기 컨디셔닝 공정이 행해지며, 또한 그 후에, 상기 도전성막을 형성하는 공정이 행해진다.

본 발명의 전자원의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정은, 상기 기판 상에 상기 배선 및 상기 전극을 형성하는 공정 후, 상기 도전성막 형성공정보다도 전에 행해지는 제 1 컨디셔닝 공정과, 상기 도전성막 형성공정 후, 상기 포밍공정보다도 전에 행해지는 제 2 컨디셔닝 공정으로 이루어지며, 여기서, 제1 및 제 2 컨디셔닝 공정을 행할 때의 상기 컨디셔닝용 전극의 시트 저항치를, 각각 R1, R2로 할 때, 이 값이 R1<R2를 만족한다.

본 발명의 전자원의 제조방법의 일 형태에 있어서, 상기 포밍공정 후, 상기 활성화공정 전에, 상기 컨디셔닝용 전극을 상기 기판의 상기 전극과 상기 배선의 형성된 면에 간격을 두고 대향시켜, 상기 컨디셔닝용 전극과, 상기 기판 사이에 전압을 인가함으로써, 상기 기판의 전자 방출소자가 형성되는 표면에, 대략 수직 방향으로 전계를 인가하는 제 3 컨디셔닝 공정을 구비하고, 상기 컨디셔닝용 전극의 시트 저항치 R3가 R2<R3를 만족한다.

본 발명의 전자원의 제조방법의 일 형태에 있어서, 상기 활성화공정 후에, 컨디셔닝용 전극을 상기 기판의 상기 전극과 상기 배선의 형성된 면에 간격을 두고 대향시켜, 해당 컨디셔닝용 전극과 상기 기판 사이에 전압을 인가함으로써, 상기 기판의 전자 방출소자가 형성되는 표면에, 대략 수직 방향으로 전계를 인가하는 제 4 컨디셔닝 공정을 구비하고, 상기 컨디셔닝용 전극의 시트 저항치R4가 R4<R1를 만족한다.

본 발명의 전자원의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정은, 상기 컨디셔닝용 전극과 상기 기판 사이의 방전의 전구현상을 감시하여, 해당 전구현상이 검출된 경우에, 상기 컨디셔닝용 전극 전위를, 상기 기판 전위에 가깝게 하는 제어를 행하면서 실행된다.

본 발명의 전자원의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정은, 상기 컨디셔닝용 전극과 상기 기판 사이에 전압 공급수단을 접속하고 동시에 상기 컨디셔닝용 전극과 상기 기판 사이의 방전의 전구현상을 감시하여, 해당 전구현상이 검출된 경우에, 상기 컨디셔닝용 전극과 상기 전압 인가수단의 접속을 절단하는 제어를 행하면서 실행된다.

본 발명의 전자원의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정은, 상기 컨디셔닝용 전극의 상기 기판에 대향하는 면적이 상기 기판의 상기 전자 방출소자를 갖는 표면의 면적보다도 작은 컨디셔닝용 전극을 이용하여, 상기 컨디셔닝용 전극과 상기 기판과의 간격을 소정의 값으로 유지하면서, 상기 컨디셔닝용 전극을, 상기 기판 위를 이동시켜 실행된다.

본 발명의 전자원의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정은, 상기 컨디셔닝용 전극의 상기 기판과의 간격을 변화시키면서 실행된다.

본 발명의 화상 형성장치의 제조방법은, 기판 상에, 복수의 전자 방출소자 및 해당 전자 방출소자에 접속된 배선을 갖는 전자원과, 해당 전자원로부터 방출된 전자빔의 조사에 의해 화상을 형성하는 화상 형성부재를 구비하고, 기밀 용기내에상기 전자원 및 상기 화상 형성부재를 대향한 배치로 이루어지는 화상 형성장치 - 상기 전자 방출소자는 상기 기판 상에 배치된 대향하는 한 쌍의 전극이고, 해당 전극에 접속하여, 해당 전극 사이의 영역에 제 1 균열을 갖는 도전성막과, 상기 제 1 균열내 및 상기 도전성막의 해당 제 1 균열을 포함하는 영역상에 배치되어, 상기 제 1 균열내에 해당 제 1 균열보다도 좁은 제 2 균열을 갖는 탄소를 주성분으로 하는 피착물을 갖는다 - 제조방법이고, 다음과 같은 공정으로 이루어진다: 상기 기판 상에 상기 배선 및 상기 전극을 형성하는 공정; 상기 도전성막을 형성하는 공정; 상기 도전성막에, 상기 제 1 균열을 형성하는 공정(포밍공정) ; 상기 탄소를 주성분으로 하는 피착물을 형성하는 공정(활성화공정), 여기서, 해당 공정은 상기 포밍공정보다 후에 행해진다 ; 적어도 상기 배선과 상기 전극이 형성된 상기 기판의, 상기 전자 방출소자가 형성되는 표면에 대략 수직 방향으로 전계를 인가하는 공정(컨디셔닝공정) ; 및 상기 전자원 및 상기 화상 형성장치를 내포시켜 상기 기밀 용기를 조립하는 공정; 여기서, 상기 컨디셔닝 공정은, 상기기밀 용기를 조립하는 공정보다 후, 또한 상기 포밍공정보다도 먼저 실행되어, 상기 화상 형성용부재와 상기 기판 사이에 전압을 인가함으로써 이루어진다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정은, 상기 화상 형성부재와 상기 기판 사이의 방전의 전구현상을 감시하여, 해당 전구현상이 검출된 경우에, 상기 화상 형성부재의 전위를 상기 기판의 전위에 근접하는 제어를 행하면서 실행된다.

본 발명의 화상 형성장치의 제조방법의 일 형태에 있어서, 상기 컨디셔닝 공정은, 상기 화상 형성부재와 상기 기판 사이에 전압 공급수단을 접속하고, 동시에 상기 화상 형성부재와 상기 기판 사이의 방전의 전구현상을 감시하여, 해당 전구현상이 검출된 경우에, 상기 화상 형성부재와 상기 전압 인가수단과의 접속을 절단하는 제어를 행하면서 실행된다.

본 발명은, 상기 전자원의 제조방법을 실행하는 제조장치이고, 상기 컨디셔닝용 전극의, 상기 기판에 대향하는 면적이, 상기 기판의 상기 전자 방출소자를 갖는 표면의 면적보다도 작고, 상기 컨디셔닝용 전극과 상기 기판과의 간격을 소정의 값으로 유지하면서, 상기 컨디셔닝용 전극을 이동시키는 이동수단을 갖는다.

본 발명의 제조장치의 일 형태에 있어서, 상기 컨디셔닝용 전극의, 상기 기판과의 간격을, 상기 컨디셔닝 공정 중에 제어하는 간격 제어수단을 갖는다.

본 발명은, 상기 전자원의 제조방법을 실행하는 제조장치이고, 상기 컨디셔닝용 전극과 상기 기판 사이의 방전의 전구현상을 감시하는 감시수단과, 상기 감시수단이 상기 전구현상을 검지한 것을 도시하는 신호에 기초하여, 상기 컨디셔닝용 전극의 전위를 상기 기판의 전위에 근접하는 전위 변화수단을 갖는다.

본 발명의 제조장치의 일 형태에 있어서, 상기 전위 변화수단은, 상기 컨디셔닝 전극과 상기 기판 사이를 단락하는 회로를 개폐하는 스위치로 이루어진다.

본 발명은, 상기 화상 형성장치의 제조방법을 실행하는 제조장치이고, 상기 화상 형성부재와 상기 기판 사이의 방전의 전구현상을 감시하는 감시수단과, 상기 감시수단이 상기 전구현상을 검지한 것을 도시하는 신호에 기초하여, 상기 화상 형성부재의 전위를 상기 기판의 전위에 가깝게 하는 전위 변화수단을 갖는다.

본 발명의 제조장치의 일 형태에 있어서, 상기 전위 변화수단은 상기 화상 형성부재와 상기 기판 사이를 단락하는 회로를 개폐하는 스위치로 이루어진다.

본 발명은, 상기 전자원의 제조방법을 실행하는 제조장치이며 상기 컨디셔닝용 전극과 상기 기판 사이의 방전의 전구현상을 감시하는 감시수단과, 상기 감시수단이 상기 전구현상을 검지한 것을 도시하는 신호에 기초하여, 상기 컨디셔닝용 전극과 상기 전압 인가 장치의 전기적 접속을 절단하는 접속 절단수단을 갖는다.

본 발명은, 상기 화상 형성장치의 제조방법을 실행하는 제조장치이며 상기 화상 형성부재와 상기 기판 사이의 방전의 전구현상을 감시하는 감시수단과, 상기 감시수단이 상기 전구현상을 검지한 것을 도시하는 신호에 기초하여, 상기 화상 형성부재와 상기 전압 인가장치와의 전기적 접속을 절단하는 접속 절단수단을 갖는다.

<도면의 간단한 설명>

도 1A, 도 1B는 본 발명의 전자원을 구성하는 전자 방출소자의 일 실시예의 구성을 나타내는 모식도.

도 2A∼도 2C는 전자 방출소자의 제조방법의 일례를 도시하는 공정도.

도 3A, 도 3B는 본 발명의 전자원의 제조방법에 이용되는 통전 포밍의 전압 파형의 일례를 나타내는 도면.

도 4는 본 발명의 전자원을 구성하는 전자 방출소자의 전자 방출 특성을 평가하기 위한 측정 평가기능을 구비한 진공 처리장치의 일례를 도시하는 모식도.

도 5는 본 발명의 전자원을 구성하는 전자 방출소자에 있어서의,방출전류Ie, 소자전류If와 소자 전압Vf의 관계의 일례를 도시하는 그래프.

도 6은 본 발명의 전자원의 일 실시예인 단순 매트릭스 배치한 전자원의 일례를 도시하는 모식도.

도 7A, 도 7B는 본 발명의 전자원의 제조방법의 전계 인가공정에서의 전자원 기판과 전극의 배치를 도시한 그림.

도 8은 본 발명의 화상 형성장치의 일 실시예인 단순 매트릭스 배치의 전자원을 이용한 표시 패널의 일례를 도시하는 모식도.

도 9A, 도 9B는 표시 패널에 이용되는 형광막 일례를 도시하는 모식도.

도 10는 본 발명의 화상 형성장치에 NTSC 방식의 텔레비젼 신호에 따라서 표시를 행하기 위한 구동회로의 일례를 나타내는 블록도.

도 11은 본 발명의 전자원의 제조 방법에 따른 포밍, 활성화공정을 행하기 위한 진공 배기장치의 모식도인

도 12는 본 발명의 전자원의 제조 방법에 따른 포밍, 활성화공정을 위한 결선방법을 나타내는 모식도.

도 13은 본 발명의 전자원의 다른 실시예인 사다리형 배치의 전자원의 일례를 도시하는 모식도.

도 14는 본 발명의 화상 형성장치의 다른 실시예인 사다리형 배치의 전자원을 이용한 표시 패널의 일례를 도시하는 모식도.

도 15는 실시예 1의 전자원의 부분 단면도.

도 16A∼도 16D는 실시예 1의 전자원의 제조공정도.

도 17E∼도 17G는 실시예 1의 전자원의 제조공정도.

도 18은 실시예 1의 전자원 기판의 전계 인가공정에 이용한 장치의 모식도인

도 19는 실시예 1의 전자원에 있어서의 인가 전압과 방전 횟수의 특성도.

도 20은 실시예 2의 전자원 기판의 전계 인가공정에 이용한 장치의 모식도.

도 21은 실시예 2의 전자원에 있어서의 인가 전압과 방전 횟수의 특성도. 도 22는 본 발명의 화상 형성장치의 일례를 나타내는 블록도.

도 23는 본 발명을 적용 가능한 전자원 기판의 컨디셔닝 공정을 행하기 위한 모식도.

도 24는 본 발명을 적용 가능한 전자원 기판의 컨디셔닝 공정을 행하기 위한 진공 배기장치의 모식도.

도 25는 본 발명의 화상 형성장치, 포밍, 활성화공정을 위한 결선방법을 나타내는 모식도.

도 26는 컨디셔닝 공정에 있어서의 등가회로의 모식도.

도 27는 컨디셔닝 공정에 있어서의, 고전압 인가용 전극의 면적과 방전 파괴수가 관계를 나타낸 그래프.

도 28는 본 발명을 적용가능한 전자원 기판의 컨디셔닝 공정을 행하기 위한 모식도.

도 29는 본 발명을 적용가능한 전자원 기판의 컨디셔닝 공정을 행하기 위한 진공 배기장치의 모식도.

도 30는 본 발명을 적용가능한 전자원의 평면도.

도 31는 도 30의 A-A' 단면도.

도 32A∼도 32G는 도 31의 제조공정을 나타내는 공정 단면도.

도 33A, 도 33B는 본 발명을 적용가능한 표면전도형 전자 방출소자의 구성을 나타내는 모식적 평면도 및 단면도.

도 34는 본 발명을 적용가능한 수직형 표면전도형 전자 방출소자의 구성을 나타내는 모식도.

도 35A∼도 35C는 본 발명을 적용가능한 표면전도형 전자 방출소자의 제조방법의 일례를 도시하는 모식도.

도 36A, 도 36B는 본 발명을 적용가능한 표면전도형 전자 방출소자의 제조에 있어서 채택할 수 있는 통전 포밍처리에 있어서의 전압 파형의 일례를 도시하는 모식도.

도 37는 측정 평가기능을 구비한 진공 처리장치의 일례를 도시하는 모식도.

도 38는 본 발명을 적용가능한 표면전도형 전자 방출소자에 대한 방출전류Ie, 소자전류If와 소자 전압Vf의 관계를 나타내는 그래프.

도 39는 본 발명을 적용가능한 단순 매트릭스 배치한 전자원의 일례를 도시하는 모식도.

도 40는 본 발명을 적용가능한 화상 형성장치의 표시 패널의 일례를 도시하는 모식도.

도 41A, 도 41B는 형광막의 일례를 도시하는 모식도.

도 42는 화상 형성장치에 NTSC 방식의 텔레비젼 신호에 따라서 표시를 행하기 위한 구동회로의 일례를 나타내는 블록도.

도 43는 본 발명을 적용가능한 사다리 배치의 전자원의 일례를 도시하는 모식도.

도 44는 본 발명을 적용가능한 화상 형성장치의 표시 패널의 일례를 도시하는 모식도.

도 45는 본 발명의 화상 표시장치의 포밍·조잡화공정을 행하기 위한 진공 배기장치의 모식도.

도 46는 본 발명에 의한 화상 형성장치의 제조방법의 공정의 흐름을 나타내는 도면.

도 47는 본 발명의 컨디셔닝 효과를 설명하는 도면이다.

도 48는 본 발명의 화상 형성장치의 제조방법을 실시하기 위한 장치 개략도.

도 49는 본 발명에 의한 화상 형성장치의 제조방법에 있어서의 인가 전압과 방전 횟수를 나타내는 도면.

도 50는 본 발명에 의한 화상 형성장치의 제조방법에 있어서의 인가 전압과 방전 횟수를 나타내는 도면.

도 51는 본 발명의 실시예인 화상 표시장치의, 표시 패널의 일부를 절개하여 도시한 사시도.

도 52는 멀티 전자빔원의 기판의 평면도.

도 53는 멀티 전자빔원의 기판의 일부 단면도.

도 54A∼도 54E는 평면형 표면전도형 방출소자의 제조공정을 나타내는 단면도.

도 55A, 도 55B는 평면형 표면전도형 방출소자의 모식도.

도 56는 통전 포밍처리 시의 인가 전압 파형도.

도 57A, 도 57B는 통전 활성화 처리의 때의 인가전압 파형 및 방출전류Ie의 변화를 나타내는 도면.

도 58는 수직형 표면전도형 방출소자의 단면도.

도 59A∼도 59F는 수직형 표면전도형 방출소자의 제조공정을 나타내는 단면도.

도 60는 표면전도형 방출소자가 전형적인 특성을 도시하는 그래프.

도 61A∼도 61C는 표시 패널의 페이스 플레이트의 형광체 배열을 예시한 평면도.

도 62는 본 발명의 실시예에 의한 화상 형성장치의 제조방법의 공정의 흐름을 나타내는 도면.

도 63는 본 발명의 실시예에 의한 컨디셔닝 효과를 설명하는 도면.

도 64는 본 발명의 실시예에 의한 화상 형성장치의 제조방법을 실시하기 위한 장치의 개략도.

도 65는 본 발명의 실시예에 의한 화상 형성장치의 제조방법에 있어서의 인가 전압과 방전 횟수를 나타내는 도면.

도 66는 본 발명의 실시예에 의한 화상 형성장치의 제조방법의 공정의 흐름을 나타내는 도면.

도 67는 본 발명의 실시예에 의한 화상 형성장치의 제조방법에 있어서의 인가전압과 방전 횟수를 나타내는 도면.

도 68는 본 발명의 실시예에 의한 화상 표시장치의 표시 패널의 일부를 절개하여 도시한 사시도.

도 69는 본 발명의 실시예에 의한 멀티 전자빔원의 기판의 평면도.

도 70는 도 69에 도시하는 멀티 전자빔원의 B-B' 단면도.

도 71는 도 68에 도시하는 표시 패널의 A-A' 단면도.

도 72A, 도 72B는 본 발명의 실시예로 이용한 평면형 표면전도형 방출소자의 평면도 및 단면도.

도 73A∼도 73E는 도 72A, 도 72B에 도시하는 평면형 표면전도형 방출소자의 제조공정을 나타내는 단면도.

도 74는 본 발명의 실시예에 의한 화상 형성장치의 제조방법중의 통전 포밍처리 시의 인가 전압 파형을 나타내는 도면.

도 75A, 도 75B는 본 발명의 실시예에 의한 화상 형성장치의 제조방법중의 통전 활성화처리 시의 인가 전압 파형 및 방출전류Ie가 변화를 나타내는 도면.

도 76는 본 발명의 실시예에 의한 화상 형성장치의 수직형 표면전도형 방출소자의 단면도.

도 77A∼도 77F는 도 76이 도시하는 수직형 표면전도형 방출소자의 제조공정을 나타내는 단면도.

도 78는 본 발명의 실시예에 의한 화상 형성장치의 표면전도형 방출소자가전형적인 특성을 도시하는 그래프.

도 79는 본 발명의 실시예에 의한 화상 표시장치의 구동회로의 개략 구성을 나타내는 블록도.

도 80는 본 발명의 실시예에 의한 화상 표시장치를 이용한 다기능화상 표시장치의 블록도.

도 81A, 도 81B는 본 발명의 실시예에 의한 화상 형성장치의 표시 패널의 페이스 플레이트의 형광체 배열을 예시한 평면도.

도 82는 본 발명의 실시예에 의한 화상 형성장치의 표시 패널의 페이스 플레이트의 형광체 배열을 예시한 다른 평면도.

도 83A, 도 83B는 본 발명의 실시예에 따른 화상 형성장치의 제조방법을 나타내는 모식도.

도 84는 본 발명의 실시예에 따른 제조방법에 의해서 제조되는 화상 형성장치를 설명하는 모식도.

도 85는 본 발명의 실시예에 따른 제조방법에 의해서 제조되는 화상 형성장치를 구성하는 캐소드 기판의 모식도.

도 86A, 도 86B는 본 발명의 실시예에 따른 제조방법에 의해서 제조되는 화상 형성장치를 구성하는 애노드 기판의 모식도.

도 87는 본 발명의 실시예에 따른 제조방법에 의해서 제조된 화상 형성장치의 개략 구성도.

도 88는 본 발명의 실시예에 의해 제조되는 화상 형성장치의 주요 구성을 나타내는 개략 사시도.

도 89는 화상 형성장치의 구성 요소인 캐소드 기판을 도시하는 개략 사시도.

도 90A, 도 90B는 캐소드 기판의 구성 요소인 표면전도형 전자 방출소자를 도시하는 모식도.

도 91는 본 실시예에 이용되는 제조장치의 주요 구성의 모식도.

도 92는 본 실시예에 이용되는 제조장치의 다른 예의 주요 구성의 모식도.

도 93는 종래 알려진 표면전도형 방출소자의 일례를 나타내는 도면.

도 94는 종래 알려진 FE형 소자의 일례를 나타내는 도면.

도 95는 종래 알려진 MIM형 소자의 일례를 나타내는 도면.

도 96는 화상 표시장치의 표시 패널의 일부를 절개하여 도시한 사시도.

도 97는 종래 기술에 따른 화상 형성장치의 아크 전류를 제한하는 기술을 도시하는 모식도.

본 발명은, 기판 상에 복수의 전자 방출부가 형성된 전자선 장치, 전자 방출부와 대향하도록 화상 형성부재가 설치된 화상 형성장치 및 이들 제조방법에 관한 것이다.

이하, 도면에 기초하여, 본 발명이 바람직한 제 1∼ 제 6 실시예 및 각각의 실시예에 수반하는 각 실시예에 대해 설명한다.

제 1 실시예

본 발명의 전자원을 구성하는 전자 방출소자로서, 표면전도형 전자 방출소자가 바람직하게 이용된다. 표면전도형 전자 방출소자에는 평면형과 수직형이 있지만, 이하, 본 발명의 바람직한 실시예로서, 평면형 표면전도형 전자 방출소자를 이용하여 구성한 전자원 및 화상 형성장치를 예로 들어 본 발명을 상세히 설명한다.본 발명에 이용되는 표면전도형 전자 방출소자는, 예를 들면 특개평7-235255호 공보에 기재된 소자이다.

도 1은, 본 발명에서 이용되는 평면형 표면전도형 전자 방출소자의 일례인 구성을 나타내는 도면이고, 도 1A, 도 1B는 그 평면도와 단면도이다. 도 1에 있어서 (1)는 기판, (2)과 (3)는 소자 전극, (4)은 도전성막, (5)은 전자 방출부이다.

기판(1)에서는, 석영 유리, Na등의 불순물 함유량을 감소한 유리, 청판 유리, 청판 유리에 스퍼터법 등으로 형성한 SiO₂를 적층한 유리 기판 및 알루미늄 등의 세라믹 및 Si 기판 등을 이용할 수 있다.

대향하는 소자 전극(2), (3)의 재료는, 일반적인 도체 재료를 이용할 수 있다. 예를 들면 Ni, Cr, Au, Mo, W, Pt, Ti, A1, Cu, Pd 등의 금속 또는 합금 및 Pd, Ag, Au, RuO₂, Pd, Ag 등의 금속 또는 금속 산화물과 유리 등으로 구성되는 인쇄도체, In₂O₃- SnO₂등의 투명 도전체 및 폴리실리콘 등의 반도체 도체 재료 등에서 적절하게 선택된다.

소자 전극 간격L, 소자 전극길이W, 도전성막(4)의 형상 등은, 응용되는 형태 등을 고려하여 설계된다. 소자 전극 간격L은, 바람직하게는 수백nm∼수백μm의 범위로 하고, 보다 바람직하게는, 소자 전극 간에 인가하는 전압 등을 고려하여, 수μ m∼수십μm의 범위로 한다. 소자 전극길이W는, 전극의 저항치, 전자 방출 특성을 고려하면, 바람직하게는 수μm∼수백μm의 범위이고, 소자 전극(2), (3)의 막 두께 d는, 바람직하게는 수십nm∼수μm의 범위이다.

또한, 도 1에 도시한 구성뿐만 아니라, 기판(1)상에, 도전성막(4), 대향하는 소자 전극(2), (3)의 순으로 적층한 구성으로 할 수도 있다.

도전성막(4)의 막 두께는, 소자 전극(2), (3)으로의 스텝커버리지, 소자 전극(2), (3) 사이의 저항치 및 후술하는 포밍 조건 등을 고려하여 적절히 설정되나, 일반적으로, 0. 1nm의 수배에서 수백nm의 범위로 하는 것이 바람직하고, 보다 바람직하게는 1nm에서 50nm의 범위로 하는 것이 좋다. 그 저항치는, Rs가 10로부터 10⁷Ω/□의 값이다. 또 R는, 두께가 t, 폭이 w로 길이가 1인 박막의 저항Rs를, R=Rs (1/w)로 했을 때에 나타나는 양이다.

도전성막(4)을 구성하는 재료는, Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, Pd 등의 금속, PdO, SnO₂, In₂O₃, PbO, Sb₂O₃등의 산화물, HfB₂, ZrB₂, LaB₆, CeB₆, YB₄, GdB₄등의 붕화물, TiC, ZrC, HfC, TaC, SiC, WC 등의 탄화물, TiN, ZrN, HfN 등의 질화물, Si, Ge 등의 반도체, 카본 등 중에서 적절하게 선택된다.

전자 방출부(5)는, 도전성막(4)의 일부에 형성된 고저항 균열에 의해 구성되어, 도전성막(4)의 막 두께, 막질, 재료 및 후술하는 통전 포밍 등의 수법 등에 의존한 것이 된다. 전자 방출부(5) 내부에는, 0. 1nm의 수배에서 수십nm의 범위의 입경의 도전성 미립자가 존재하는 경우도 있다. 이 도전성 미립자는, 도전성막(4)을 구성하는 재료의 원소 일부, 또는 모든 원소를 함유하는 것이 된다. 전자 방출부(5) 및 그 근방의 도전성막(4)에는, 탄소 및 탄소 화합물을 갖을 수 있다.

상기 전자 방출소자의 기본적인 제조방법의 일례를 도 2에 도시한다. 또한, 도 2에 있어서, 도 1에 도시한 부위와 동일 부위에는 동일 부호로 한다.

1) 기판(1)을 세제, 순수 및 유기 용매 등을 이용하여 충분히 세정하여, 진공 증착법, 스퍼터법 등에 의해, 소자 전극 재료를 피착후, 예를 들면 포토리소그래피 기술을 이용하여 기판(1)상에 소자 전극(2), (3)을 형성한다(도 2A).

2) 소자 전극(2), (3)을 설치한 기판(l)에, 유기금속 용액을 도포하여, 유기금속 박막을 형성한다. 유기금속 용액에는, 전술의 도전성막(4)의 재료인 금속을 주 원소로 하는 유기금속 화합물의 용액을 이용할 수 있다. 유기금속 박막을 가열 소성처리하여, 리프트 오프, 에칭 등으로 패터닝하여, 도전성막(4)을 형성한다(도 2B). 여기서는, 유기금속 용액의 도포법을 예로 들어 설명했으나, 도전성막(4)의 형성법은 이에 한정되는 것이 아니고, 진공 증착법, 스퍼터법, 화학적 기상 피착법, 분산 도포법, 디핑법, 스피너법, 잉크젯법 등을 이용할 수 있다.

잉크젯법을 이용한 경우에는, 10ng에서 수십ng 정도의 미소 액 방울을 재현성 좋게 발생하고 기판에 부여할 수 있어, 포토리소그래피에 의한 패터닝이나 진공 프로세스가 불필요하므로, 생산성 측면에서 바람직하다. 잉크젯법 장치로서, 에너지 발생소자로서 전기 열변환체를 이용한 버블제트 타입, 또는 압전 소자를 이용한 피에조젯 타입 등이 사용가능하다. 상기 액방울의 소성수단으로서, 전자파 조사수단이나 가열 공기 조사수단, 기판 전체를 가열하는 수단이 이용된다. 전자파 조사수단으로서, 예를 들면 적외선 램프, 아르곤 이온레이저, 반도체레이저 등을 이용할 수 있다.

3) 계속해서, 포밍공정을 실시한다. 이 포밍공정 방법의 일례로서 통전 처리에 의한 방법을 설명한다. 소자 전극(2), (3) 사이에, 도시되지 않는 전원을 이용하여, 통전을 행하면, 도전성막(4)의 부위에, 구조가 변화한 전자 방출부(5)가 형성된다(도 2C). 통전 포밍에 따르면 도전성막(4)에 국소적으로 파괴, 변형 또는 변질 등의 구조가 변화한 부위(일반적으로, 균열 형태인 경우가 많다)가 형성된다. 그 부위가 전자 방출부(5)를 구성한다. 통전 포밍의 전압 파형의 예를 도 3에 도시한다.

전압 파형은, 펄스 파형이 바람직하다. 이것에는 펄스 파고치를 정전압으로 한 펄스를 연속적으로 인가하는 도 3A에 도시한 수법과, 펄스 파고치를 증가시키면서 전압 펄스를 인가하는 도 3B에 도시한 수법이 있다.

우선, 펄스 파고치를 정전압으로 한 경우에 대해, 도 3A에서 설명한다. 도 3 A에서의 T1 및 T2는 전압 파형의 펄스 폭과 펄스 간격이다. 삼각파 파고치(통전 포밍 시의 피크 전압)는, 표면전도형 전자 방출소자의 형태에 따라서 적절하게 선택된다. 이러한 조건하에서, 예를 들면, 수초∼수십초 간 전압을 인가한다. 펄스 파형은, 삼각파에 한정되는 것이 아니고, 구형파 등의 원하는 파형을 채택할 수 있다.

다음으로, 펄스 파고치를 증가시키면서 전압 펄스를 인가하는 경우에 대해 도 3B에서 설명한다. 도 3B에서의 T1 및 T2은 도 3A에 도시한 T1, T2와 마찬가지이다. 또한, 삼각파 파고치는, 예를 들면 0.1V 정도씩 증가시킨다.

통전 포밍처리 종료는, 펄스 간격 T2중에, 도전성막(4)을 국소적으로 파괴,변형하지 않은 정도의 전압을 인가하여, 전류를 측정하여 검지할 수 있다. 예를 들면, 0.1V정도의 전압 인가에 의해 흐르는 전류를 측정하여, 저항치를 구하여, 1MΩ 이상의 저항을 나타냈을 때, 통전 포밍을 종료한다.

4) 포밍을 끝낸 소자에는 활성화공정이라 불리는 처리를 실시한다. 활성화공정은, 이 공정에 의해, 소자전류If, 방출전류Ie가 뚜렷이 변화하는 공정이다.

활성화공정은, 예를 들면, 유기물질을 함유하는 분위기에서, 통전 포밍과 같이, 펄스 전압의 인가를 반복하는 것으로 행할 수 있다. 이 때 바람직한 유기물질의 가스압은, 전술의 응용 형태, 진공 용기의 형상이나, 유기물질의 종류 등에 의해 다르므로, 경우에 따라 적절히 설정된다.

이 처리에 의해, 분위기중에 존재하는 유기물질로부터, 도전성막상에 형성된 전자 방출부에 탄소 또는 탄소 화합물이 피착하여, 소자전류If, 방출전류Ie가 뚜렷이 변화하도록 된다.

여기서, 탄소 및 탄소 화합물은, 예를 들면 그래파이트(소위 HOPG, PG, GC를 포함하는 것으로, HOPG는 거의 완전한 그래파이트 결정 구조, PG는 결정립이 20nm 정도로 결정 구조가 약간 흐트러진 것, GC은 결정립이 2nm 정도가 되어 결정 구조의 혼란이 더 커진 것을 가리킨다.), 비정질 카본(비정질 카본 및, 비정질 카본과 상기 그래파이트의 미결정 혼합물을 가리킨다)이고, 그 막 두께는, 50nm 이하의 범위로 하는 것이 바람직하고, 30nm 이하의 범위로 하는 것이 보다 바람직하다.

본 발명에서 이용할 수 있는, 적당한 유기물질로서는, 알칸, 알켄, 알킨 지방족탄화수소류, 방향족탄화수소류, 알콜류, 알데히드류, 케톤류, 아민류, 페놀,카르복실산, 술폰산 등의 유기산류 등을 예로 들 수 있으며, 구체적으로는 메탄, 에탄, 프로판등 C_nH_2n+2로 표시되는 포화탄화수소, 에틸렌, 프로필렌, 아세틸렌 등 C_nH_2n, C_nH_2n이나 C_nH_2n-2등의 조성식으로 표시되는 불포화탄화수소, 벤젠, 메탄올, 에탄올, 포름알데히드, 아세트알데히드, 아세톤, 메틸 에틸 케톤, 메틸아민, 에틸아민, 페놀, 포름산, 아세트산, 프로피온산 등을 사용할 수 있다. 본 발명에서는, 이들 유기물질을 단독으로 이용해도 좋고, 필요에 따라 혼합해서 이용해도 좋다.

또한, 이들 유기물군을 유기물질이 아닌 다른 가스와 희석해서 이용해도 좋다. 희석 가스로 이용할 수 있는 가스 종류는 예를 들면, 질소, 아르곤, 키세논 등 불활성 가스를 들 수 있다.

본 발명에서는, 활성화공정에서의 전압 인가 수법은, 전압치의 시간 변화, 전압 인가의 방향, 파형 등의 조건을 생각할 수 있다.

전압치의 시간 변화는, 포밍과 같이 전압치를 시간과 동시에 상승시켜 가는 수법이나, 고정 전압으로 행하는 수법으로 행할 수 있다.

활성화공정의 종료판정은, 소자전류If와 방출전류Ie를 측정하면서 적절하게 행한다.

5) 이러한 공정을 거쳐 얻어진 전자 방출소자는, 안정화 공정을 행하는 것이 바람직하다. 이 공정은, 진공 용기내의 유기물질을 배기하는 공정이다. 진공 용기를 배기하는 진공 배기장치는, 장치에서 발생하는 오일이 소자의 특성에 영향을 주지 않도록, 오일을 사용하지 않는 것을 이용하는 것이 바람직하다. 구체적으로는, 흡인 펌프, 이온 펌프 등의 진공 배기장치를 예로 들 수 있다.

진공 용기내의 유기 성분의 분압은, 상기 탄소 및 탄소 화합물이 거의 새롭게 피착하지 않은 분압으로 1.3×10^-6Pa 이하가 바람직하고, 나아가 1.3×10^-8Pa 이하가 특히 바람직하다. 또한 진공 용기내를 배기할 때에는, 진공 용기 전체를 가열하여, 진공 용기 내벽이나, 전자 방출소자에 흡착한 유기물질 분자를 배기하기 쉽게 하는 것이 바람직하다. 이 때의 가열 조건은, 80∼250°C, 바람직하게는 150°C 이상으로, 가능한 장시간 처리하는 것이 바람직하지만, 특히 이 조건에 한하는 것이 아니라, 진공 용기의 크기와 형상, 전자 방출소자의 구성 등의 여러가지 조건에 의해 적절하게 선택되는 조건에 의해 행한다. 진공 용기내의 압력은 확실하게 낮게 할 필요하고, 1×10^-5Pa 이하가 바람직하게, 또한1.3×10^-6Pa 이하가 특히 바람직하다.

안정화 공정을 행한 후, 구동 시의 분위기는, 상기 안정화 처리 종료 시의 분위기를 유지하는 것이 바람직하지만, 이것에 한하는 것이 아니고, 유기물질이 충분히 제거되어 있으면, 압력 자체가 다소 상승하더라도 충분히 안정된 특성을 유지할 수 있다. 이러한 진공분위기를 채택함으로써, 새로운 탄소 또는 탄소 화합물의 피착을 억제할 수 있고, 또한 진공 용기나 기판등에 흡착한 H₂O, O₂등도 제거할 수 있으며 결과로서 소자전류If, 방출전류Ie가 안정된다.

상술한 공정을 거쳐 얻어진 본 발명에 이용되는 전자 방출소자의 기본 특성에 대해 도 4, 도 5를 참조하면서 설명한다.

도 4는, 진공 처리장치의 일례를 도시하는 모식도이고, 이 진공 처리 장치는 측정 평가장치로서의 기능도 겸비하고 있다. 도 4에 있어서도, 도 1에 도시한 부위와 동일 부위에는 도 1에 붙인 부호와 동일 부호로 한다. 도 4에 있어서, (45)는 진공 용기이고, (46)는 배기 펌프이다. 진공 용기(45) 내에는 전자 방출소자가 배치되어 있다. 즉, (1)은 전자 방출소자를 구성하는 기판, (2) 및 (3)은 소자 전극, (4)은 도전성막, (5)은 전자 방출부이다. (41)는, 전자 방출소자에 소자 전압Vf를 인가하기 위한 전원, (40)은 소자 전극(2), (3) 사이의 도전성막(4)을 흐르는 소자전류If를 측정하기 위한 전류계, (44)는 소자의 전자 방출부보다 방출되는 방출전류I를 포착하기 위한 애노드 전극이다. (43)는 애노드 전극(44)에 전압을 인가하기 위한 고전압 전원, (42)은 소자의 전자 방출부(5)보다 방출되는 방출전류Ie를 측정하기 위한 전류계이다. 일례로서, 애노드 전극의 전압을 1kV∼10kV의 범위로 하여, 애노드 전극과 전자 방출소자와의 거리H를 2mm∼8mm의 범위로서 측정할 수 있다.

진공 용기(45)내에는, 도시되지 않는 진공계 등의 진공 분위기에서의 측정에 필요한 기기가 설치되어 있으며, 원하는 진공 분위기에서의 측정 평가를 행할 수 있게 되고 있다. 배기 펌프(46)는, 터보 펌프, 로터리 펌프로 이루어지는 통상의 고진공 장치계와 부가적으로 이온 펌프 등으로 이루어지는 초고진공 장치계로 구성되어 있다.

여기에 도시한 전자원 기판을 배치한 진공 처리장치 전체는, 도시되지 않는 히터에 의해 가열할 수 있다. 따라서, 이 진공 처리장치를 이용하면, 전술의 통전포밍 이후의 공정도 행할 수 있다.

도 5는, 도 4에 도시한 진공 처리장치를 이용하여 측정된 방출전류Ie, 소자전류If와 소자전압Vf의 관계를 모식적으로 도시한 그림이다. 도 5에 있어서는, 방출전류Ie가 소자전류If에 비해 현저하게 작기 때문에, 임의 단위로 도시하고 있다. 또, 종·횡축 선형(리니어) 스케일이다.

도 5에서도 알 수 있듯이, 본 발명에 이용되는 표면전도형 전자 방출소자는, 방출전류Ie에 대해 다음 세 가지 특징적 성질을 갖는다.

즉,

(i) 본 소자는 어떤 전압(임계치 전압이라 한다. 도 5중의 Vth) 이상의 소자 전압을 인가하면 급격히 방출전류Ie가 증가하고, 한편 임계치 전압Vth 이하에서는 방출전류Ie가 거의 검출되지 않는다. 즉, 방출전류Ie에 대한 명확한 임계치 전압Vth를 갖은 비선형 소자이다.

(ii) 방출전류Ie가 소자 전압Vf으로 단조 증가에 의존하므로, 방출전류Ie는, 소자 전압Vf으로 제어할 수 있다.

(iii) 애노드 전극(44)에 포착되는 방출 전하는, 소자전압Vf를 인가하는 시간에 의존한다. 즉, 애노드 전극(44)에 포착되는 전하량은, 소자전압Vf를 인가하는 시간에 의해 제어할 수 있다.

이상의 설명에서 알 수 있듯이, 본 발명에 이용되는 전자 방출소자는, 입력신호에 따라, 전자방출 특성을 용이하게 제어할 수 있게 된다. 이 성질을 이용하면 복수의 전자 방출소자를 배치하여 구성한 전자원, 화상 형성장치 등, 다방면으로 응용이 가능해진다. 도 5는, 소자전류If가 소자전압Vf에 대하여 단조 증가하는 (이하, 「MI 특성」이라 한다)예를 도시하였다. 소자전류If가 소자전압Vf에 대하여 전압 제어형 부적 저항 특성(이하, 「VCNR 특성」이라 한다)을 도시하는 경우도 있다(도면에 미도시). 이들 특성은, 전술의 공정을 제어함으로써 제어할 수 있다.

본 발명의 전자원은 상기한 전자 방출소자가 여러개, 기판 상에 배열한 것이고, 또한 본 발명의 화상 형성장치는, 그 전자원과, 전자원으로부터의 전자선 조사에 의해 화상을 형성할 수 있는 화상 형성부재를 조합하여 구성된다.

본 발명의 전자원에 있어서, 전자 방출소자의 배열에 대해서는, 여러가지의 것을 채택할 수 있다. 일예로, 병렬로 배치한 다수의 전자 방출소자 각각을 양단에서 접속하여, 전자 방출소자의 행을 다수개 배치하여 (행방향이라 한다), 이 배선과 직교하는 방향(열방향이라 한다)으로, 그 전자 방출소자의 상측에 배치한 제어 전극(그리드라고도 한다)에 의해, 전자 방출소자로부터의 전자를 제어 구동하는 사다리형 배치인 것이 있다. 이와는 달리, 전자 방출소자를 X방향 및 Y방향으로 행렬형으로 여러개 배치하여, 동일 행에 배치된 복수의 전자 방출소자의 전극의 한쪽을, X방향 배선에 공통으로 접속하고, 동일 열에 배치된 복수의 전자 방출소자 전극의 다른쪽을 Y방향 배선에 공통접속하는 것을 들 수 있다. 이러한 것은 소위 단순 매트릭스 배치이다. 우선 단순 매트릭스 배치에 대해 설명한다.

도 6은 본 발명의 전자원의 일 실시예인 단순 매트릭스 배치의 전자원의 모식도이다. 도 6에 있어서, (61)는 전자원 기판, (62)은 X방향 배선, (63)은 Y방향 배선이다. (64)는 표면전도형 전자 방출소자, (65)는 결선이다.

m개의 X방향 배선(62)은, Dx1, Dx2, ···, Dxm의 m개의 배선으로 이루어져, 진공 증착법, 인쇄법, 스퍼터법 등을 이용하여 형성된 도전성 금속 등으로 구성할 수 있다. 배선의 재료, 막 두께, 폭은 적절하게 설계된다. Y방향 배선(63)은, Dy1, Dy2,…, Dyn의 n개의 배선으로 이루어져, X방향 배선(62)과 같이 형성된다.

m개의 X방향 배선(62)과 n개의 Y방향 배선(63) 사이에는, 도시되지 않는 층간 절연층이 설치되고 있으며, 양자를 전기적으로 분리하고 있다(m, n은, 양의 정수). 도시되지 않는 층간 절연층은, 진공 증착법, 인쇄법, 스퍼터법 등을 이용하여 형성된 SiO₂등으로 구성된다. 예를 들면, X방향 배선(62)을 형성한 기판(61)의 전면 또는 일부에 원하는 형상으로 형성되어, 특히, X방향 배선(62)과 Y방향 배선(63) 교차부의 전위차에 견딜 수 있도록, 막 두께, 재료, 제법이 적절히 설정된다.

X방향 배선(62)과 Y방향 배선(63)은, 각각 외부 단자로서 인출되고 있다. 표면전도형 전자 방출소자(64)를 구성하는 한 쌍의 전극(도면에 미도시)은, m개의 X방향 배선(62)과 n개의 Y방향 배선(63)과 도전성 금속 등으로 이루어지는 결선(65)에 의해서 전기적으로 접속되어 있다. 배선(62)과 배선(63)을 구성하는 재료, 결선(65)을 구성하는 재료 및 한 쌍의 소자 전극을 구성하는 재료는, 그 구성 원소의 일부 또는 전부가 동일하더라도, 또한 각각 다르더라도 좋다. 이들 재료는, 예를 들면 전술의 소자 전극 재료보다 적절하게 선택된다. 소자 전극을 구성하는 재료와 배선 재료가 동일한 경우에는, 소자 전극에 접속한 배선은 소자 전극이라 할 수도 있다.

본 발명에 이용되는 전자 방출소자에 대해서는, 상술한 바와 같이(i) 내지(iii)의 특성이 있다. 즉, 전자 방출소자로부터의 방출전자는, 임계치 전압 이상에서는, 대향하는 소자 전극 사이에 인가하는 펄스형 전압의 파고치와 폭으로 제어할 수 있다. 한편, 임계치 전압 이하에서는, 거의 방출되지 않는다. 이 특성에 따르면, 다수의 전자 방출소자를 배치한 경우도, 각각의 소자에 펄스형 전압을 적절하게 인가하면, 입력신호에 따라 전자 방출소자를 선택해서 전자 방출량을 제어할 수 있다.

예를 들면, Y방향 배선(63)에는, Y방향으로 배열한 표면전도형 전자 방출소자(64)의 행을 선택하기 위한 주사신호를 인가하는 도시되지 않는 주사신호 인가수단이 접속된다. 한편, X방향 배선(62)에는, X방향으로 배열한 표면전도형 전자 방출소자(64)의 각 열을 입력신호에 따라서 변조하기 위한 도시되지 않는 변조신호 발생수단이 접속된다. 각 전자 방출소자에 인가되는 구동전압은, 해당 소자에 인가되는 주사신호와 변조신호의 차전압으로서 공급된다.

상기 구성에 있어서는, 단순 매트릭스 배선을 이용하여 개별 소자를 선택하여, 독립적으로 구동가능하게 할 수 있다.

본 발명의 제조방법에 있어서, 이와 같이 하여 작성된 다수의 전자원을 갖는 전자원 기판에 고전계를 인가하는 것을 특징으로 한다. 화상 형성장치에 있어서의 방전 현상을 야기하는 돌기등이 전자원에 형성되어 있던 경우, 본원 발명에 관련된전계 인가공정에서 방전 현상을 발생시킴으로써 파괴된다. 즉, 화상 형성장치에 있어서 방전 현상을 야기하는 돌기등을, 미리 화상 형성장치의 구동 상태와 마찬가지의 상태를 설치함으로써, 의도적으로 방전 현상을 일으켜 파괴 제거하는 것이다.

본 발명에 따른 전자원 기판에 전계를 인가하는 공정은, 후술하는 포밍공정전에 행하는 것이 바람직하다. 이것은, 포밍공정 후에는, 매트릭스 배선상에, 포밍되어, 균열을 갖는 도전성막이 접속되어 있으므로, 전자원 기판에 전계를 인가했을 때에 전자원 기판 상에 전류가 흐른 경우, 매트릭스 배선의 배선 저항에 의한 전위 상승으로, 도전성막에 포밍공정으로 인가한 이상의 전압이 걸려, 균열 형태가 파괴되어, 전자원 제조를 할 수 없게 될 가능성이 있기 때문이다. 이에 대해, 포밍공정 전에는 도전막을 통해 전류가 피하므로 전위 상승이 억제되고, 손상을 저감할 수 있다.

또한, 기판 상에 매트릭스 배선과 소자 전극만이 형성된 상태에서 전계 인가공정을 행하는 것이, 도전성막에 대한 영향이 없기 때문에 바람직하다.

도 7은, 전자원 기판과 전극을 대향시킬 때의, 기판 배치의 예 및 기판과 전극 사이에 제공하는 인가 전계의 예를 도시하는 개념도이다.

도 7A에서 도시된 바와 같이, GND에 접속된 기판 스테이지(73)에 배치된 전자원 기판(71)에 대향한 위치에 전극(72)을 설치한다. 또한, 전자원 기판(71)상의 배선(74)을 배선의 단부에서 도전성 추출부재(75)에 공통으로 접속하여, 케이블 등으로 GND에 접속하여, 전극(72)을 고전압전원(76)에 접속한다. 여기서, 도전성 추출부재로서는, 비교적 부드러운 금속 재료(금, 인듐등)의 시트나 와이어가 이용되며, 이들을 압착해서 이용한다. 그리고, 전자원 기판(71)과 전극(72) 사이에 전압을 인가함으로써 전자원 기판에 전계E를 인가한다.

일반적으로 매트릭스 배선은, 많은 전자 방출소자가 구동되므로, 배선 저항이 낮은 것을 원하므로, 배선 두께나 폭을 가능한 크게 하는 것이 바람직하다. 배선 폭은, 화상 형성장치의 정밀도를 확보하기 위해서는 너무 크게 하는 것은 어렵고, 두께를 크게 하는 경우가 있다.

두께가 두꺼운 배선을 만들 경우, 증착 시간이 길게 되거나, 반복 인쇄를 행하기도 하는 경우가 있어, 이러한 때에는, 배선상 등에 이물 부착 등의 위험성이 증가하여, 강전계가 걸린 돌기부가 발생할 가능성이 있다.

후술하는 화상 형성장치에 있어서, 형광체와의 거리가 가장 가깝게 되는 것은 매트릭스 배선의 상배선이고, 상배선의 위에서도 상배선이 층간 절연층을 통해 하배선과 교차하는 영역이 가장 가까운 형광체와의 거리가 된다. 따라서, 도 7A에 도시한 바와 같은 평판 전극을 이용할 경우, 전자원 기판과의 평행도를 충분히 갖추어, 전자원 기판 전면에 걸쳐 전계가 충분히 인가될 필요가 있다.

또한, 고전압이 인가되는 케이블에서는, 전류 제한을 위한 저항(도면에 미도시)을 넣어, 전류의 상한을 규제하는 것이 바람직하다.

또한, 전자원 기판 사이에 흐르는 전류를 측정하는 장치(77)를 이용하여, 전자원 기판 사이에 생기는 방전 현상을 평가할 수 있다.

전계 인가공정에서 인가되는 전계 강도는, 화상 형성장치로서 전자원과 형광체 사이에 인가되는 전계 강도 이상일 필요가 있다. 전계 인가공정에서 인가되는전계 강도는, 1kV/mm 정도, 내지 그 이상이다.

전계 인가공정에서 전계를 인가하는 시간은, 화상 표시장치의 구동시간 정도가 바람직하지만, 전계 인가공정에 시간이 걸린다. 전계 인가강도를 실제 구동시의 전계 인가강도보다 크게 함으로써, 이 시간을 짧게 할 수 있다.

예를 들면, 도 7B에 도시한 바와 같이 서서히 전계를 올리고, 원하는 전계에서 일정시간 유지하는 방법을 생각할 수 있다.

단순 매트릭스 배치의 전자원을 이용하여 구성한 본 발명의 화상 형성장치에 대해서 도 8∼도 10을 이용하여 설명한다.

도 8은, 본 발명의 화상 형성장치의 일 실시예의 표시 패널의 일례의 구성을 나타내는 모식도이고, 도 9는, 도 8의 표시 패널에 사용되는 형광막의 모식도이다. 도 10는, NTSC방식의 텔레비젼 신호에 따라서 표시를 행하기 위한 구동로의 일례를 도시하는 블록도이다.

도 8에 있어서, (61)는 전자 방출소자를 복수배치한 전자원 기판, (81)은 전자원 기판(61)을 고정한 리어 플레이트, (86)는 유리 기판(83)의 내면에 형광막(84)과 메탈백(85) 등이 형성된 페이스 플레이트이다. (82)는, 지지플레임이고 그 지지플레임(82)에는, 리어 플레이트(81), 페이스 플레이트(86)가 저융점의 플리트 글라스등을 이용하여 접합된다. (64)는, 도 1에 도시한 전자 방출소자에 상당한다. (62), (63)는, 표면전도형 전자 방출소자 한 쌍의 소자 전극과 접속된 X방향 배선 및 Y방향 배선이다. 또한, 각 소자의 도전성막에 대해서는 편의상 생략하였다.

엔벨로프(88)는, 상술과같이, 페이스 플레이트(86), 지지플레임(82), 리어 플레이트(81)로 구성된다. 리어 플레이트(81)는 주로 기판(61)의 강도를 보강할 목적으로 설치되므로, 기판(71) 자체로 충분한 강도를 갖는 경우에는 별개의 리어 플레이트(81)는 불필요하다고 할 수 있다. 즉, 기판(61)에 직접 지지플레임(82)을 봉착하고, 페이스 플레이트(86), 지지플레임(82) 및 기판(61)으로 엔벨로프(88)를 구성해도 좋다. 한편, 페이스 플레이트(86), 리어 플레이트(81) 사이에, 스페이서라 불리는 도시되지 않는 지지체를 설치함으로써, 대기압에 대하여 충분한 강도를 갖는 엔벨로프(88)를 구성할 수 있다.

도 9는, 형광막을 도시하는 모식도이다. 형광막(84)은, 모노크롬 경우에는 형광체만으로 구성할 수 있다. 컬러 형광막인 경우에는, 형광체 배열에 의해 블랙 스트라이프 또는 블랙 매트릭스등이라 불리는 흑색 도전재(91)와 형광체(92)로 구성할 수 있다. 블랙 스트라이프, 블랙 매트릭스를 설치하는 목적은, 컬러 표시의 경우, 필요한 3원색 형광체의 각 형광체(92) 사이의 칠 분리부를 검게 함으로써 혼색 등을 눈에 띄지 않게 하는 것과, 형광막(84)에 있어서의 외광 반사에 의한 콘트라스트 저하를 억제하는 데 있다. 블랙 스트라이프의 재료로서, 일반적으로 이용되고 있는 흑연을 주성분으로 하는 재료 외에, 도전성이 있으면 빛의 투과 및 반사가 적은 재료를 이용할 수 있다.

유리 기판(83)에 형광체를 도포하는 방법은, 모노크롬, 컬러에 상관없이, 침전법, 인쇄법 등을 채택할 수 있다. 형광막(84)의 내면측에는, 통상 메탈백(85)이 설치된다. 메탈백을 설치하는 목적은, 형광체의 발광중 내면측으로의 빛을 페이스플레이트(86)측으로 경면 반사시킴으로써 휘도를 향상시킬 것, 전자빔가속 전압을 인가하기 위한 전극으로서 작용시킬 것, 엔벨로프내에서 발생한 음이온의 충돌에 의한 손상으로부터 형광체를 보호할 것 등인 메탈백은, 형광막 제작후, 형광막 내면측 표면의 평활화처리(통상, 「필밍」이라 불린다. )를 행하여, 그 후 A1를 진공 증착 등을 이용해 피착시키는 것으로 제작할 수 있다.

페이스 플레이트(86)에는, 더욱 형광막(84)의 도전성을 높이기 위해, 형광막(84) 외면측에 투명 전극(도면에 미도시)을 설치해도 좋다.

상술의 봉하기를 행할 때는, 컬러의 경우에는 각 색 형광체와 전자 방출소자를 대응시킬 필요가 있으며, 충분한 위치 정렬이 필요하다.

도 8에 도시한 화상 형성장치의 표시 패널의 제조방법의 일례를 이하에 설명한다.

도 11은 이 공정에 이용하는 장치의 개요를 도시하는 모식도이다. 표시 패널(101)은, 배기관(132)을 통해 진공챔버(133)에 연결되고, 또한 게이트 밸브(134)를 통해 배기장치(135)에 접속되어 있다. 진공챔버(133)에는, 내부 압력 및 분위기 중의 각 성분의 분압을 측정하기 위해서, 압력계(136), 4중극질량 분석기(137) 등이 부착되고 있다. 표시 패널(101)의 엔벨로프(88) 내부 압력 등을 직접 측정하는 것은 곤란하므로, 그 진공챔버(133)내의 압력등을 측정하여, 처리 조건을 제어한다. 진공챔버(133)에는, 또한 필요한 가스를 진공챔버내에 도입하여 분위기를 제어하기 위해서, 가스 도입 라인(138)이 접속되어 있다. 그 가스 도입 라인(138)의 타단에는 도입 물질원(140)이 접속되어 있고, 도입 물질이 앰플이나 봄베(bomb)등에 넣고 저장되어 있다. 가스 도입 라인의 도중에는, 도입 물질을 도입하는 레이트를 제어하기 위한 도입량 제어수단(139)이 설치되어 있다. 그 도입량 제어수단으로서는, 구체적으로 슬로우 누설 밸브 등 놓치는 유량을 제어 가능한 밸브나, 질량 유량 제어기 등을 도입 물질의 종류에 따라 각각 사용할 수 있다.

도 11의 장치에 의해 엔벨로프(88)의 내부를 배기하여 포밍을 행한다. 이 때, 예를 들면 도 12에 도시한 바와 같이, Y방향 배선(63)을 공통 전극(141)에 접속하여, X방향 배선(62) 안의 하나에 접속된 소자에 전원(142)에 의해서, 동시에 전압 펄스를 인가하여 포밍할 수 있다. 펄스 형상이나, 처리 종료의 판정 등의 조건은, 개별 소자의 포밍에 대한 이미 상술한 방법에 준하여 선택하면 좋다. 또한, 복수의 X방향 배선에, 위상을 변이될 수 있는 펄스를 순차적으로 인가(스크롤)함으로써, 복수의 X방향 배선에 접속된 소자를 통합하여 포밍하는 일도 가능하다. 도면 중(143)은 전류 측정용 저항을, (144)는, 전류 측정용 오실로스코프를 도시한다.

포밍 종료 후, 활성화공정을 행한다. 엔벨로프(88)내는, 충분히 배기한 후 유기물질이 가스 도입 라인(138)으로부터 도입된다.

이렇게 하여 형성한 유기물질을 포함하는 분위기에서, 각 전자 방출소자에 전압을 인가함으로써, 탄소 또는 탄소 화합물 내지 양자의 혼합물이 전자 방출부에 피착하여, 전자 방출량이 드라스틱에 상승하는 것은, 개별 소자인 경우와 동일하다. 또한, 이 때의 전압 인가방법은, Y방향 배선(63)을 공통 전극(141)에 접속하여, 복수의 X방향 배선(62)에, 위상을 변이시킬 수 있는 펄스를 순차적으로 인가(스크롤)함으로써, 복수의 X방향 배선(62)에 접속된 소자를 통합하여 활성화하는 일도 가능하다. 펄스 형상이나, 처리 종료 판정 등의 조건은, 개별 소자의 활성화에 대한 이미 상술한 방법에 준하여 선택하면 좋다.

활성화공정 종료 후는, 개별 소자의 경우와 같이, 안정화 공정을 하는 것이 바람직하다. 엔벨로프(88)를 가열하여, 80∼250°C로 유지하면서, 이온 펌프, 흡인 펌프 등의 오일을 사용하지 않은 배기장치(135)로 배기관(132)을 통하여 배기하여, 유기물질이 충분히 적은 분위기로 한 후, 배기관을 버너로 가열하여 용해시켜 완전히 봉한다. 엔벨로프(88) 밀봉후의 압력을 유지하기 위해서, 겟터 처리를 행할 수도 있다. 이것은, 엔벨로프(88)의 밀봉을 행하기 직전 또는 밀봉 후에, 저항 가열 또는 고주파 가열 등을 이용한 가열로, 엔벨로프(88)내의 소정의 위치(도면에 미도시)에 배치된 겟터를 가열하여, 증착막을 형성하는 처리이다. 겟터는 일반적으로 Ba 등이 주성분이고, 그 증착막의 흡착 작용에 의해, 엔벨로프(88)내의 분위기를 유지한다.

다음으로, 단순 매트릭스 배치의 전자원을 이용하여 구성한 표시 패널에, NTSC 방식의 텔레비젼 신호에 기초한 텔레비젼 표시를 하기 위한 구동회로의 구성 예에 대해서, 도 10을 이용하여 설명한다. 도 10에 있어서, (101)는 표시 패널, (102)은 주사회로, (103)는 제어회로, (104)는 시프트 레지스터이다. (105)는 라인 메모리, (106)은 동기신호 분리회로, (107)는 변조신호 발생기, Vx 및 Vxa는 직류전압원이다. 표시 패널(101)은, 단자Dx1∼Dxm, 단자Dy1∼Dyn 및 고전압단자(87)를 통해 외부의 전기회로와 접속하고 있다. 단자Dy1∼Dyn에는 표시 패널내에 설치되어 있는 전자원, 즉 m행×n열의 행렬형으로 매트릭스 배선된 표면전도형 전자 방출소자군을 1행(m 소자)씩 순차적으로 구동하기 위한 주사신호가 인가된다.

단자Dx1∼Dxm에는, 상기 주사신호에 의해 선택된 일행의 표면전도형 전자 방출소자의 각 소자의 출력 전자빔을 제어하기 위한 변조신호가 인가된다. 고전압단자(87)에는, 직류 전압원Va에서, 예를 들면 10kV의 직류 전압이 공급되지만, 이것은 표면전도형 전자 방출소자로부터 방출되는 전자빔에 형광체를 여기하는 데 충분한 에너지를 부여하기 위한 가속전압이다. 주사회로(102)에 대해 설명한다. 주사회로는, 내부에 n개의 스위칭 소자를 구비한 것(도면 중, S1∼Sm에서 모식적으로 보이고 있다)이다. 각 스위칭 소자는, 직류 전압원V, 출력 전압 또는 0V(접지 레벨)중 어느 하나만을 선택하여, 표시 패널(101)의 단자Dy1∼Dyn과 전기적으로 접속된다. S1∼Sm의 각 스위칭 소자는, 제어회로(103)가 출력하는 제어신호Tscan에 기초하여 동작하는 것으로, 예를 들면 FET와 같은 스위칭 소자를 조합함으로써 구성할 수 있다.

직류 전압원Vx는, 본예의 경우에는 표면전도형 전자 방출소자의 특성(전자 방출 임계치 전압)에 기초하여 주사되어 있지 않은 소자에 인가되는 구동 전압이 전자 방출 임계치 전압 이하가 된 일정전압을 출력하도록 설정되어 있다.

제어회로(103)는, 외부에서 입력하는 화상신호에 기초하여 적절한 표시가 행해지도록 각부의 동작을 정합시키는 기능을 갖는다. 제어회로(103)는, 동기신호 분리회로(106)에서 보내지는 동기신호sync에 기초하여, 각부에 대하여 Tscan, Tsft 및 Tmry의 각 제어신호를 발생한다.

동기신호 분리회로(106)는, 외부에서 입력되는 NTSC방식의 텔레비젼 신호에서 동기신호 성분과 휘도신호 성분을 분리하기 위한 회로로, 일반적인 주파수 분리(필터)회로 등을 이용하여 구성할 수 있다. 동기신호 분리회로(106)에 의해 분리된 동기신호는, 수직 동기신호와 수평 동기신호로 이루어지나, 여기서는 설명의 편의상 Tsync신호로 나타냈다. 상기 텔레비젼 신호로부터 분리된 화상 휘도신호 성분은 편의상 DATA신호로 나타냈다. 그 DATA신호는 시프트 레지스터(104)에 입력된다.

시프트 레지스터(104)는, 시계열적으로 직렬로 입력되는 상기 DATA신호를, 화상의 1라인마다 직렬/병렬 변환하기 위한 것으로, 상기 제어회로(103)에서 보내지는 제어신호Tsft에 기초하여 동작한다(즉, 제어신호Tsft는, 시프트 레지스터(104)의 시프트 클럭이라고 할 수 있다.). 직렬/ 병렬 변환된 화상 1라인분(전자 방출소자 m 소자분의 구동 데이터에 상당) 데이터는, Id1∼Idm의 m개의 병렬신호로서 상기 시프트 레지스터(104)에서 출력된다.

라인 메모리(105)는, 화상 1라인분의 데이터를 필요 시간 동안만 기억하기 위한 기억 장치이며, 제어회로(103)에서 보내지는 제어신호Tmry에 따라서 적절하게 Id1∼Idm의 내용을 기억한다. 기억된 내용은, Id'1∼Id'm으로서 출력되어, 변조신호 발생기(107)에 입력된다.

변조신호 발생기(107)는, 화상 데이터 Id'1∼Id'm 각각에 따라서 표면전도형 전자 방출소자의 각각을 적절하게 구동 변조하기 위한 신호원이고, 그 출력신호는, 단자Dx1∼Dxm을 통하여 표시 패널(101)내의 표면전도형 전자 방출소자에 인가된다.

상술한 바와 같이, 본 발명에 이용되는 전자 방출소자는 방출전류Ie에 대하여 다음과 같은 기본 특성을 갖는다. 즉, 전자 방출에는 명확한 임계치 전압Vth가 있으며, Vth 이상의 전압이 인가되었을 때만 전자 방출이 생긴다. 전자 방출 임계치 이상의 전압에 대해서는, 소자로의 인가전압 변화에 따라 방출전류도 변화한다. 이로부터, 본 소자에 펄스형 전압을 인가하는 경우, 예를 들면 전자 방출 임계치 이하의 전압을 인가하더라도 전자 방출은 생기지 않지만, 전자 방출 임계치 이상의 전압을 인가하는 경우에는 전자빔이 출력된다. 그 때, 펄스 파고치V 차이를 변화시킴으로써 출력 전자빔의 강도를 제어할 수 있다. 또한, 펄스 폭Pw를 변화시킴으로써 출력되는 전자빔의 전하 총량을 제어할 수 있다. 따라서, 입력신호에 따라서 전자 방출소자를 변조하는 방식으로서는, 전압 변조방식, 펄스 폭 변조방식 등을 채택할 수 있다. 전압 변조방식을 실시할 때는, 변조신호 발생기(107)로서, 일정 길이의 전압 펄스를 발생하여, 입력되는 데이터에 따라서 적절하게 펄스 파고치를 변조하는 전압 변조방식 회로를 이용할 수 있다.

펄스 폭 변조방식을 실시할 때는, 변조신호 발생기(107)로서, 일정한 파고치 전압 펄스를 발생하여, 입력되는 데이터에 따라서 적절하게 전압 펄스 폭을 변조하는 펄스 폭 변조방식 회로를 이용할 수 있다.

시프트 레지스터(104)나 라인 메모리(105)는, 디지털 신호식인 것도 아날로그 신호식인 것도 채택할 수 있다. 화상신호의 직렬/ 병렬 변환이나 기억이 소정의 속도로 행해지면 좋기 때문이다.

디지털 신호식을 이용할 경우에는, 동기신호 분리회로(106)의 출력신호 DATA를 디지털 신호화할 필요가 있지만, 이것에는 동기신호 분리회로(106)의 출력부에 A/D 변환기를 설치하면 좋다. 이와 관련하여 라인 메모리(105)의 출력신호가 디지털 신호나 아날로그 신호에 의해, 변조신호 발생기(107)에 이용되는 회로가 약간 다른 것이 된다. 즉, 디지털 신호를 이용한 전압 변조방식의 경우, 변조신호 발생기(107)에는, 예를 들면 D/A 변환 회로를 이용하여, 필요에 따라 증폭 회로등을 부가한다. 펄스 폭 변조방식의 경우, 변조신호 발생기(107)에는, 예를 들면 고속 발진기 및 발진기가 출력하는 파수를 계수하는 계수기(카운터) 및 계수기 출력치와 상기 메모리 출력치를 비교하는 비교기를 조합한 회로를 이용한다. 필요에 따라서, 비교기가 출력하는 펄스 폭이 변조된 변조신호를 표면전도형 전자 방출소자의 구동 전압까지 전압증폭하기 위한 증폭기를 부가할 수도 있다.

아날로그 신호를 이용한 전압 변조방식의 경우, 변조신호 발생기(107)에는, 예를 들면 연산 증폭기등을 이용한 증폭 회로를 채택할 수 있고, 필요에 따라서 레벨 시프트 회로등을 부가할 수도 있다. 펄스 폭 변조방식의 경우에는, 예를 들면, 전압 제어형 발진회로(VOC)를 채택할 수 있고, 필요에 따라서 표면전도형 전자 방출소자의 구동 전압까지 전압증폭하기 위한 증폭기를 부가 할 수도 있다. 이러한 구성을 얻는 본 발명의 화상 표시장치에 있어서는, 각 전자 방출소자에, 용기 외부단자Dx1∼Dxm, Dy1∼Dyn을 통해 전압을 인가함으로써 전자 방출이 생긴다. 고전압단자(87)를 통해 메탈백(85), 또는 투명 전극(도면에 미도시)에 고전압을 인가하여 전자빔을 가속한다. 가속된 전자는 형광막(84)에 충돌하여 발광이 생겨 화상이 형성된다.

여기서 상술한 화상 형성장치의 구성은, 본 발명의 화상 형성장치의 일례이고, 본 발명의 기술사상에 기초하여 다양한 변형이 가능하다. 입력신호에 대해서는, NTSC방식을 예로 들었지만 입력신호는 이에 한정되는 것이 아니고, PAL, SECAM방식 등 이외에, 이보다도 다수의 주사선으로 이루어지는 TV신호(예를 들면, MUSE방식을 비롯한 고품위TV) 방식도 채택할 수 있다.

도 13은, 본 발명의 전자원의 다른 실시예인 사다리형 배치의 전자원의 일례를 도시하는 모식도이다. 도 13에 있어서, (110)는 전자원 기판, (111)은 전자 방출소자이다. (112)는 D1∼D10로 이루어지는 전자 방출소자(111)를 접속하기 위한 공통 배선이다. 전자 방출소자(111)는, 기판(110)상에 X방향으로 병렬로 여러개 배치되고 있다(이것을 소자 행이라고 부른다). 이 소자 행이 여러개 배치되어, 전자원을 구성하고 있다. 각 소자 행의 공통 배선간에 구동 전압을 인가함으로써, 각 소자 행을 독립적으로 구동시킬 수 있다. 즉, 전자빔을 방출시키고자 하는 소자 행에는, 전자 방출 임계치 이상의 전압을, 전자빔을 방출하지 않은 소자 행에는, 전자 방출 임계치 이하의 전압을 인가한다. 각 소자행 간의 공통 배선D2∼D9는, 예를 들면 D2, D3를 동일 배선으로 할 수도 있다.

도 14는, 사다리형 배치의 전자원을 구비한 본 발명의 화상 형성장치의 일 실시예의 표시 패널 구조의 일례를 도시하는 모식도이다. (120)는 그리드 전극, (121)은 전자가 통과하기 위한 빔 구멍, (122)은 D1, D2, ···, Dm으로 이루어지는 용기 외부단자이다. (123)는 그리드 전극(120)과 접속된 Gl, G2, ···, Gn으로 이루어지는 용기 외부단자이다.

도 14에 있어서는, 도 8, 도 13에 도시한 부위와 동일 부위에는, 이 도면에 붙인 것과 동일 부호로 한다. 여기에 도시한 표시 패널과, 도 8에 도시한 단순 매트릭스 배치의 표시 패널과의 큰 차이는, 전자원 기판(110)과 페이스 플레이트(86) 사이에 그리드 전극(120)을 구비하고 있는지의 여부이다.

그리드 전극(120)은, 표면전도형 전자 방출소자로부터 방출된 전자빔을 변조하기 위한 것이며, 사다리형 배치의 소자 행과 직교해서 설치된 스트라이프형의 전극에 전자빔을 통과시키기 위해서, 각 소자에 대응하여 1개씩 원형의 빔 구멍(121)이 설치되어 있다. 그리드 형상이나 설치 위치는 도 14에 도시한 것에 한정되는 것은 아니다. 예를 들면, 빔 구멍으로서 메쉬 형상에 다수의 통과구를 설치할 수 있으며, 그리드를 표면전도형 전자 방출소자의 주위나 근방에 설치할 수도 있다.

용기 외부단자(122) 및 그리드 용기 외부단자(123)는, 도시되지 않는 제어회로와 전기적으로 접속되어 있다. 본예의 화상 형성장치에서는, 소자 행을 1열씩 순차 구동(주사)해 가는 것과 동기하여 그리드 전극 열에 화상 1라인분의 변조신호를 동시에 인가한다. 이에 따라, 각 전자빔의 형광체로의 조사를 제어하여 화상을 1라인씩 표시할 수 있다. 본 발명의 화상 형성장치는, 텔레비젼 방송 표시장치, 텔레비젼 회의 시스템이나 컴퓨터 등의 표시장치 외, 감광성 드럼 등을 이용하여 구성된 광 프린터로서의 화상 형성장치 등으로서도 이용할 수 있다.

도 22는, 예를 들면 텔레비젼 방송을 비롯한 여러가지의 화상 정보원에서 제공되는 화상 정보를 표시할 수 있도록 구성한 본 발명의 화상 형성장치의 일례를 나타내는 도면이다.

도면 중, (1700)은 디스플레이 패널, (1701)은 디스플레이 패널 구동회로, (1702)는 디스플레이 컨트롤러, (1703)는 멀티플렉서, (1704)는 디코더, (1705)는 입출력 인터페이스 회로, (1706)은 CPU, (1707)는 화상 생성회로, (1708)∼(1710)는 화상 메모리 인터페이스 회로, (1711)는 화상 입력 인터페이스 회로, (1712) 및 (1713)은 TV신호 수신회로, (1714)는 입력부이다.

또한, 본 화상 형성장치는, 예를 들면 텔레비젼 신호와 같이, 영상 정보와 음성 정보 모두를 포함하는 신호를 수신하는 경우에는 당연 영상 표시와 동시에 음성을 재생하나, 본 발명의 특징과 직접 관계치 않은 음성 정보 수신, 분리, 재생, 처리, 기억 등에 관한 회로나 스피커 등에 대해서는 설명을 생략한다.

이하, 화상신호의 흐름에 따라 각부의 기능을 설명한다.

우선, TV신호 수신회로(1713)는, 예를 들면 전파나 공간 광통신 등과 같은 무선 전송계를 이용하여 전송되는 TV신호를 수신하기 위한 회로이다. 수신하는 TV신호방식은 특별히 한정되는 것이 아니고, 예를 들면 NTSC방식, PAL방식, SECAM방식 등, 어느 방식이라도 좋다. 또한, 이들보다 다수의 주사선으로 이루어지는 TV신호, 예를 들면 MUSE방식을 비롯한 소위 고품위 TV신호는, 대면적화나 대화소수화에 적합한 상기 디스플레이 패널의 이점을 살리는데 바람직한 신호원이다.

상기 TV신호 수신회로(1713)로 수신된 TV신호는, 디코더(1704)로 출력된다.

또한, TV신호 수신회로(1712)는, 예를 들면 동축 케이블이나 광파이버 등과 같은 유선 전송계를 이용하여 전송되는 TV신호를 수신하기 위한 회로이다. 상기 TV신호 수신회로(1713)와 같이, 수신하는 TV신호방식은 특별히 한정되는 것이 아니고, 또한 본 회로에서 수신된 TV신호도 디코더(1704)로 출력된다.

화상 입력 인터페이스 회로(1711)는, 예를 들면 TV 카메라나 화상 판독 스캐너 등의 화상 입력장치로부터 공급되는 화상신호를 수신하기 위한 회로로, 수신된 화상신호는 디코더(1704)로 출력된다.

화상 메모리 인터페이스 회로(1710)는, 비디오 테이프 레코더(이하「VTR」라한다)에 기억되어 있는 화상신호를 수신하기 위한 회로로, 수신된 화상신호는 디코더(1704)로 출력된다.

화상 메모리 인터페이스 회로(1709)는, 비디오 디스크에 기억되어 있는 화상신호를 수신하기 위한 회로로, 수신된 화상신호는 디코더(1704)로 출력된다.

화상 메모리 인터페이스 회로(1708)는, 정지 화상 디스크와 같이, 정지 화상 데이터를 기억하고 있는 장치로부터 화상신호를 수신하기 위한 회로로, 수신된 정지 화상 데이터는 디코더(1704)에 입력된다.

입출력 인터페이스 회로(1705)는, 본화상 표시장치와, 외부 컴퓨터, 컴퓨터 네트워크 또는 프린터 등의 출력장치를 접속하기 위한 회로이다. 화상 데이터나 문자·도형 정보의 입출력과, 경우에 따라서는 본 화상 형성장치가 구비하는 CPU(1706)와 외부 사이에서 제어신호나 수치 데이터의 입출력 등을 행할 수도 있다.

화상 생성회로(1707)는, 상기 입출력 인터페이스 회로(1705)를 통해 외부에서 입력되는 화상 데이터나 문자·도형 정보나, 또는 CPU(1706)보다 출력되는 화상 데이터나 문자·도형 정보에 기초하며, 표시용 화상 데이터를 생성하기 위한 회로이다. 본 회로의 내부에는, 예를 들면 화상 데이터나 문자·도형 정보를 축적하기 위한 재기입가능 메모리나, 문자 코드에 대응하는 화상 패턴이 기억되어 있는 판독 전용 메모리나, 화상 처리를 행하기 위한 프로세서 등을 비롯하여, 화상 생성에 필요한 회로가 조립되고 있다.

본 회로에 의해 생성된 표시용 화상 데이터는, 디코더(1704)로 출력되나, 경우에 따라서는 상기 입출력 인터페이스 회로(1705)를 통해 외부 컴퓨터 네트워크나 프린터로 출력할 수도 있다.

CPU(1706)는, 주로 본화상 표시장치의 동작 제어나, 표시 화상 생성이나 선택, 편집에 관한 작업을 수행한다.

예를 들면, 멀티플렉서(1703)로 제어신호를 출력하여, 디스플레이 패널에 표시하는 화상신호를 적절하게 선택하거나 조합하기도 한다. 그 때에는 표시하는 화상신호에 따라서 디스플레이 패널 컨트롤러(1702)에 대하여 제어신호를 발생하고, 화면표시 주파수나 주사방법(예를 들면 인터레이스나 논인터레이스)이나 한 화면의 주사선의 수 등의 표시장치 동작을 적절하게 제어한다. 또한, 상기 화상 생성회로(1707)에 대하여 화상 데이터나 문자·도형 정보를 직접 출력하거나, 또는 상기 입출력 인터페이스 회로(1705)를 통해 외부 컴퓨터나 메모리를 액세스하여 화상 데이터나 문자·도형 정보를 입력한다.

또한, CPU(1706)은, 이것 이외의 목적의 작업에 관한 것이어도 좋다. 예를 들면, 퍼스널 컴퓨터나 워드프로세서 등과 같이, 정보를 생성하거나 처리하는 기능에 직접 관한 것이여도 좋다. 또는 상술한 바와 같이, 입출력 인터페이스회로(1705)를 통해 외부 컴퓨터 네트워크와 접속하여, 예를 들면 수치 계산 등의 작업을 외부기기로 공동으로 수행해도 좋다.

입력부(1714)는, 상기 CPU(1706)에 사용자가 명령이나 프로그램, 또는 데이터등을 입력하기 위한 것이며, 예를 들면 키보드나 마우스 외, 죠이스틱, 바코드 리더, 음성인식 장치 등의 다양한 입력기기를 이용할 수 있다.

디코더(1704)는, 상기(1707)∼(1713)에서 입력되는 여러가지의 화상신호를 3원색 신호, 또는 휘도신호와 I신호, Q신호로 역변환하기 위한 회로이다. 또한, 도면 중에 점선으로 도시한 바와 같이, 디코더(1704)는 내부에 화상 메모리를 구비하는 것이 바람직하다. 이것은, 예를 들면 MUSE방식를 비롯하여, 역변환 시에 화상 메모리를 필요로 하는 텔레비젼 신호를 다루기 때문이다. 또한, 화상 메모리를 구비함으로써, 정지 화상 표시가 용이해진다. 또는 상기 화상 생성회로(1707) 및 CPU(1706)과 공동하여, 화상 추출, 보완, 확대, 축소, 합성을 비롯한 화상 처리나 편집이 용이해지는 이점을 얻을 수 있다.

멀티플렉서(1703)는, 상기 CPU(1706)에서 입력되는 제어신호에 기초하고, 표시 화상을 적절하게 선택하는 것이다. 즉, 멀티플렉서(l703)는 디코더(1704)로부터 입력되는 역변환된 화상신호의 안에서 원하는 화상신호를 선택하여 구동회로(1701)로 출력한다. 그 경우에는, 한 화면표시 시간 내에 화상신호를 전환하여 선택함으로써, 소위 다화면 텔레비젼과 같이, 한 화면을 복수 영역으로 나누고 영역에 의해서 다른 화상을 표시할 수도 있다.

디스플레이 패널 컨트롤러(1702)는, 상기 CPU(1706)보다 입력되는 제어신호에 기초하며, 구동회로(1701)의 동작을 제어하기 위한 회로이다.

디스플레이 패널의 기본적인 동작에 관한 것으로, 예를 들면 디스플레이 패널 구동용 전원(도면에 미도시)의 동작 시퀀스를 제어하기 위한 신호를 구동회로(1701)에 대하여 출력한다. 디스플레이 패널의 구동방법에 관하는 것으로, 예를 들면 화면표시 주파수나 주사방법(예를 들면 인터레이스 또는 논인터레이스)을 제어하기 위한 신호를 구동회로(1701)에 대하여 출력한다. 또한, 경우에 따라서는, 표시 화상의 휘도나 콘트라스트나 색조나 샤프니스 등 화질 조정에 관한 제어신호를 구동회로(1701)에 대하여 출력하는 경우도 있다.

구동회로(1701)는, 디스플레이 패널(1700)에 인가하는 구동신호를 발생하기 위한 회로이고, 상기 멀티플렉서(1703)로부터 입력되는 화상신호와, 상기 디스플레이 패널 컨트롤러(1702)에서 입력되는 제어신호에 기초하여 동작하는 것이다.

이상, 각부의 기능을 설명하였지만, 도 22에 예시한 구성에 의해, 본 화상 형성장치는, 다양한 화상 정보원에서 입력되는 화상 정보를 디스플레이 패널(1700)에 표시할 수 있다. 즉, 텔레비젼 방송을 비롯한 각종 화상신호는, 디코더(1704)에 있어서 역변환된 후, 멀티플렉서(1703)에 적절하게 선택되어, 구동회로(1701)에 입력된다. 한편, 디스플레이 컨트롤러(1702)는, 표시하는 화상신호에 따라서 구동회로(1701)의 동작을 제어하기 위한 제어신호를 발생한다. 구동회로(1701)는, 상기 화상신호와 제어신호에 기초하여 디스플레이 패널(1700)에 구동신호를 인가한다. 이에 따라, 디스플레이 패널(1700)에 있어서 화상이 표시된다. 이들 일련의 동작은, CPU(l706)에 의해 통괄적으로 제어된다.

본 화상 형성장치에 있어서는, 상기 디코더(1704)에 내장하는 화상 메모리나, 화상 생성회로(1707) 및 정보 중에서 선택한 것을 표시할 뿐만 아니라, 표시하는 화상 정보에 대하여, 예를 들면 확대, 축소, 회전, 이동, 에지강조, 추출, 보완, 색변환, 화상 종횡비 변환 등을 비롯한 화상처리나, 합성, 소거, 접속, 교체하여, 감입 등을 비롯한 화상 편집을 수행할 수도 있다. 또한, 상기 화상처리나 화상 편집과 같이, 음성 정보에 대해서도 처리나 편집을 행하기 위한 전용회로를 설치해도 좋다.

따라서, 본 화상 형성장치는, 텔레비젼 방송 표시기기, 텔레비젼 회의 단말기기, 정지 화상 및 동화상을 취급하는 화상 편집기기, 컴퓨터 단말기기, 워드프로세서를 비롯한 사무용 단말기기, 게임기 등의 기능을 한 대로 겸비할 수 있으며, 산업용 또는 민간용으로서 응용범위가 매우 넓다.

또한, 도 22은, 전자 방출소자를 전자빔원으로 하는 표시 패널을 이용한 화상 형성장치로 하는 경우의 구성의 일례를 도시한 것에 불과하고, 본 발명의 화상 형성장치가 이것에만 한정되는 것은 아니다.

예를 들면, 도 22의 구성 요소 중, 사용목적상 필요없는 기능에 대한 회로는 생략해도 지장없다. 또한, 이와는 반대로, 사용목적에 따라서는 부가적으로 구성 요소를 추가해도 좋다. 예를 들면, 본화상 표시장치를 텔레비젼 전화기로서 응용할 경우에는, 텔레비젼 카메라, 음성 마이크, 조명기, 모뎀을 포함하는 송수신회로 등을 구성 요소에 추가하는 것이 바람직하다.

본 화상 형성장치에 있어서는, 전자 방출소자를 전자원으로 하고 있어, 디스플레이 패널의 박형화가 용이하므로, 화상 형성장치의 안쪽 방향을 작게 할 수 있다. 그 외에, 전자 방출소자를 전자빔원으로 하는 표시 패널은 대화면화가 용이하고 휘도가 높고, 시야각 특성에도 뛰어나므로, 화상 형성장치는, 현장감 넘치고, 박력있는 화상을 시인성 좋게 표시할 수 있다. 또한, 안정되고 고효율인 전자 방출 특성이 실현된 전자원을 이용함으로써, 긴 수명으로 밝은 고품위인 컬러평면 텔레비전이 실현한다.

실시예

(실시예 1)

본 실시예에서는, 도 8의 구성의 표시 패널을 갖는 화상 형성장치를 제작하였다. 도 15는 그 전자원의 부분 단면도이다. 여기서 (61)는 기판, (62)은 도 8의 Dxm에 대응하는 X방향 배선(하배선이라고도 한다), (63)는 도 8의 Dyn에 대응하는 Y방향 배선(상배선이라고도 한다), (4)는 전자 방출부(도면에 미도시)을 포함하는 도전성막, (2), (3)은 소자 전극, (151)은 층간 절연층, (152)은 컨택트홀이다.

본예의 전자원에는, X방향 배선상에 300개, Y방향 배선상에 100개의 전자 방출소자가 형성되어 있다.

다음으로 제조방법을 도 16, 도 17에 의해 공정순서에 따라서 구체적으로 설명한다.

공정 - a

청정화한 청판 유리상에 두께 0. 5μm의 실리콘 산화막을 스퍼터법으로 형성한 기판(61)상에, 진공 증착으로 두께 5nm의 Cr, 두께 600nm의 Au를 순차적으로 적층한 후, 포토레지스트(헥스트사제「AZ1370」)를 스피너로 회전 도포, 베이킹한 후, 포토마스크상을 노광, 현상하여, 하배선(62) 레지스트 패턴을 형성하고, Au/Cr 피착막을 습식 식각하여 원하는 형상의 하배선(62)을 형성한다(도 16A).

공정 - b

다음으로 두께 1.0μm의 실리콘 산화막으로 이루어지는 층간 절연층(151)을 RF스퍼터법에 의해 피착했다(도 16B).

공정 - c

공정 b에서 피착한 실리콘 산화막에 컨택트홀(152)을 형성하기 위한 포토레지스트 패턴을 형성하고 것을 마스크로 하여 층간 절연층(151)을 에칭하여 컨택트홀(152)을 형성했다(도 16C). 에칭은 CF₄과 H₂가스를 이용한 RIE(Reactive Ion Etching)법에 의하였다.

공정 - d

그 후, 소자 전극(2)과 소자 전극(3) 사이 갭L이 되야 할 패턴을 포토레지스트(히타치카세이사제「RD-2000 N-41」) 형성하여, 진공 증착법에 의해, 두께 5nm의 Ti, 두께 100nm의 Ni를 순차적으로 피착하였다. 포토레지스트 패턴을 유기 용매로 용해하여, Ni/Ti 피착막을 리프트 오프하여, 소자 전극 간격L이 5μm, 소자 전극의 폭W가 300μm의 소자 전극(2), (3)을 형성했다 (도 16D).

공정 - e

소자 전극(3) 위에 상배선(63) 포토레지스트 패턴을 형성한 후, 두께 5nm의Ti, 두께 500nm의 Au를 순차적으로 진공 증착으로 피착하고, 리프트 오프에 의해 불필요한 부분을 제거하여 원하는 형상의 상배선(63)을 형성했다(도 17E).

공정 - f

막 두께 100nm의 Cr막을 진공 증착으로 피착·패터닝하여, 그 위에 유기 Pd 함유 용액(오쿠노 제약사제「ccp4230」)를 스피너에 의해 회전 도포, 300℃로 10분간 가열 소성처리를 하였다. 또한, 이렇게 해서 형성된 주원소로서 PdO로 이루어지는 도전성막(4)의 막 두께는 10nm, 시트 저항치는 5×10⁴Ω/□이었다.

그 후, Cr막 및 소성 후의 도전성막(4)을 산에칭제에 의해 에칭하여 원하는 패턴을 형성했다(도 17F).

공정 - g

컨택트홀(152) 부분 이외에 레지스트를 도포하는 패턴을 형성하여, 진공 증착으로 두께 5nm의 Ti, 두께 500nm의 Au를 순차적으로 피착하였다. 리프트 오프에 의해 불필요한 부분을 제거함으로써, 컨택트홀(152)을 매립했다(도 17G).

이상의 공정에 의해 기판(61)상에 하배선(62), 층간 절연층(15l), 상배선(63), 소자 전극(2), (3), 도전성막(4) 등을 형성하였다.

이어서, 이상과 같이하여 형성한 전자원을 이용하여, 도 18에 도시한 바와 같은 구성의 전계 인가장치에 의해, 전자원 기판(171)에 전계를 인가하였다.

우선, A1로 이루어지는 스테이지 기판(172)상에 배치된 전자원 기판(171)에 대하여, 상하 배선 단부에 두께 500μm, 폭 5mm의 인듐 시트(175)를 압착하여, 스테이지 기판(172)과 모든 배선이 공통되도록 하였다. 또한, 전자원 기판(171)과 대향하는 위치에, 절연성 지지부재(청판 유리)(176)로 고정된 A1 전극(174)을 배치하였다. 여기서, 전자원 기판(171)과 전극(174)의 대향 거리는 3mm로 하였다.

다음으로, 전자원 기판(171)의 배선 및 스테이지 기판(172)을 공통으로 한 인듐 시트(175)를 GND에 접속하여, 전극(174)을 100kΩ의 저항(177)으로 나누어 고전압 전원(178)에 접속하였다. 또한, 저항(177) 양단의 전압을 전압계(179)로 측정하여, 저항(177)에 흐르는 전류를 측정하였다. 그리고, 도 19에 도시한 바와 같이 전자원 기판(171)과 전극(174) 사이에 전압(도 19의 절선그래프)를 인가하여 15kV로 4시간 유지하였다. 그 때 저항(177)에 흐르는 전류가 1mA이상 흐르는 방전회로를 도 l9에 도시한다. 도 l9에서 알 수 있듯이 6kV에서 방전이 시작되며, 15kV로 2시간 유지까지 합계 18회의 방전(도 19의 막대그래프)이 측정되었다.

그 후, 고전압 전원(178)을 OFF로 하고, 장치에서 전자원 기판을, 인듐 시트를 전자원 기판 상에서 제거하였다.

다음으로, 이와 같이 하여 전계 인가가 행하여진 전자원 기판을 이용하여 도 8에 도시하는 구성의 화상 형성장치를 다음과 같이 형성하였다.

다수의 평면형 표면 전도 전자 방출소자를 제작한 기판(61)을 리어 플레이트(81)상에 고정한 후, 기판(61)의 5mm 상측에, 페이스 플레이트(86) (유리 기판(83)의 내면에 형광막(84)과 메탈백(85)이 형성되어 구성된다)를 지지 플레임(82)을 통하여 배치하여, 페이스 플레이트(86), 지지 플레임(82), 리어 플레이트(81)의 접합부에 플리트 글라스를 도포하여, 대기 중에서 410°C로 10분 이상소성함으로써 봉하기하여, 엔벨로프(88)를 작성하였다. 또한, 리어 플레이트(81)로의 기판(61) 고정도 플리트 글라스로 행하였다.

형광막(84)은, 흑색도전재(91)와 형광체(92)로 구성된 블랙 스트라이프 배열 컬러의 형광막을 이용하였다. 먼저 블랙 스트라이프를 형성하고, 그 간격부에 각 색형광체를 도포하여 형광막(84)을 제작하였다. 유리 기판에 형광체를 도포하는 방법은 슬러리법을 이용하였다. 또한, 형광막(84)의 내면측에는 메탈백(85)을 설치하였다. 메탈백(85)은, 형광막 제작후, 형광막의 내면측 표면의 평활화 처리(통상 필밍이라고 불린다)를 행하여, 그 후 A1을 진공증착함으로써 제작하였다. 상술의 봉하기를 행할 때, 컬러의 경우에는 각 색 형광체와 전자 방출소자를 대응시켜야 하므로, 충분한 위치 정렬을 행하였다.

이상과 같이하여 완성한 엔벨로프(88)를 배기관(도면에 미도시)을 통하여, 자기부상형 터보 모레큘러 펌프로 배기된 진공 장치와 접속하였다.

그 후, 엔벨로프(88)내를 1.3×10^-4Pa까지 배기하였다.

용기 외부단자Dx1∼Dxm(m=300)과 Dy1∼Dyn(n=100)을 통하여 전자 방출소자(64)의 전극(2), (3) 사이에 전압을 인가하여, 전자 방출부(5)를, 도전성막(4)을 통전처리(포밍처리)함으로써 형성하였다.

이와 같이 형성된 전자 방출부(5)는, 팔라듐 원소를 주성분으로 하는 미립자가 분산 배치된 상태이며, 그 미립자의 평균 입경은 3nm 이었다.

다음으로, 진공 장치를 경유해서 엔벨로프(88)내에 벤조니트릴을 6.6×10^-4Pa에서 도입하였다.

용기 외부단자Dx1∼Dxm(m=300)를 공통으로 하여 Dy1∼Dyn(n=100)에 순차 전원(도면에 미도시)을 접속하여, 대응하는 전자 방출소자(64)의 전극(2), (3) 사이에 전압을 인가하여 활성화공정을 행하였다.

그 후, 엔벨로프(88) 내의 벤조니트릴을 배기하였다.

마지막으로 안정화 공정으로서, 약1.33×10^-4Pa의 압력으로, 150℃, 10시간 베이킹한 후, 도시되지 않는 배기관을 가스 버너로 가열함으로써 용착하여 엔벨로프(88)의 밀봉을 행하였다. 이상과 같이 완성한 본 발명의 화상 형성장치에 있어서, 각 전자 방출소자에는, 용기 외부단자Dx1∼Dxm(m=300), 단자Dy1∼Dyn (n=100)을 통하여, GND에 접속하여, 고전압 단자(87)를 통하여, 메탈백(85)에 8kV의 고전압을 인가하였다.

8kV 인가하여 정내압 측정을 6시간 행한 바, 돌발적인 방전 현상은 관측되지 않았다.

여기서, 돌발적인 방전 현상이란, 고전압 단자에 흐르는 전류가, 5mA를 넘은 횟수라고 정의하였다. 화상 표시 전후에서의, 각 전자 방출소자의 개별 특성(Ie)을 측정한 바, 변동은 8%였다.

여기서, 변동은 각 소자의 Ie치의 평균치로 그 분산치를 나눈 값으로 했다 (비교예 1).

도 18의 장치에 의한 전계 인가공정을 행하지 않은 것 이외는 실시예 1과 같이 하여 화상 형성장치를 제작하였다. 얻어진 화상 형성장치로, 실시예 1과 동일한 정내압 측정을 6시간 행한 바, 돌발적인 방전 현상이 8회 관측되었다. 이 방전 현상에 의해, 전자원이 손상을 입었다.

또한, 화상 표시 전후에서의, 각 전자 방출소자의 개별 특성(Ie)을 측정한 바, 변동은 8%에서 17%로 변화하였다.

(실시예 2)

도 20의 장치에 의해 전계 인가공정을 행하는 것 이외는 실시예 1과 같이 하여 화상 형성장치를 제작하였다. 도 20의 장치에 있어서, 도 18과 동일한 것은 동일한 부호를 이용하였다. 도면 중, (196)은 전극을 갖는 청판 유리를 고정하는 지지 부재이고, 또한 전극(174)과 전자원 기판(171) 사이의 거리가 변하도록 가변 기구를 구비하고 있다.

도 21에 도시한 바와 같이, 고전압으로부터 인가되는 전압을 15kV로 일정하게 하고 전극과 전자원 기판 사이 거리(도 21의 절선그래프)를 변화시켜, 20mm에서 3mm까지 가깝게 하여 3시간 유지하였다.

도 20의 장치에 의한 전계 인가공정에서, 6시간 동안, 전자원 기판 사이에 ImA 이상 흐르는 방전 현상(도 21의 막대그래프)이 15회 관측되었다.

얻어진 화상 형성장치로, 실시예 1과 동일한 정내압 측정을 6시간 행한 바, 돌발적인 방전 현상은 관측되지 않았다. 따라서, 방전에 의한 전자원의 손상도 관측되지 않았다.

또한, 화상 표시 전후에서의, 각 전자 방출소자의 개별 특성(Ie)을 측정한바, 변동은 8% 였다.

제 2 실시예

본 발명을 적용할 수 있는 표면전도형 전자 방출소자의 기본적 구성에는 크게 나누어 평면형 및 수직형 두 가지가 있다.

우선, 평면형 표면전도형 전자 방출소자에 관해서 설명한다.

도 23는, 본 발명을 적용가능한 평면형 표면전도형 전자 방출소자의 구성을 나타내는 모식도이고, 도 23A는 평면도, 도 23B는 단면도이다.

도 23에 있어서 (2001)는 기판, (2002), (2003)은 소자 전극, (2004)은 도전성 박막, (2005)은 전자 방출부이다.

기판(2001)으로서는, 석영 유리, Na 등의 불순물함유량을 감소한 유리, 청판 유리, 청판 유리에 스퍼터법 등으로 형성한 SiO₂를 적층한 유리 기판, 알루미늄 등의 세라믹 및 Si 기판 등을 이용할 수 있다.

대향하는 소자 전극(2002), (2003)의 재료로서는, 일반적인 도체 재료를 이용할 수 있다. 이것은 예를 들면 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd 등의 금속 또는 합금 및 Pd, Ag, Au, RuO₂, Pd-Ag 등의 금속 또는 금속 산화물과 유리 등으로 구성되는 인쇄도체, In₂O₃-SnO₂등의 투명 도전체 및 폴리실리콘 등의 반도체 재료 등으로 적절하게 선택할 수가 있다.

소자 전극 간격L, 소자 전극길이W, 도전성 박막(2004)의 형상 등은, 응용되는 형태 등을 고려하여 설계된다. 소자 전극 간격L은, 바람직하게는, 수백nm에서수백μm의 범위로 할 수 있으며, 보다 바람직하게는, 수μm에서 수십μm의 범위로 할 수 있다.

소자 전극길이W는, 전극 저항치, 전자 방출 특성을 고려하여, 수μm에서 수백μm의 범위로 할 수 있다. 소자 전극(2002), (2003)의 막 두께d는, 수십 nm에서 수μm의 범위로 할 수 있다.

또한, 도 23에 도시한 구성뿐만 아니라, 기판(2001)상에, 도전성 박막(2004), 대향하는 소자 전극(2002), (2003)의 순으로 적층한 구성으로 할 수도 있다.

도전성 박막(2004)에는, 양호한 전자 방출 특성을 얻기 위해서, 미립자로 구성된 미립자막을 이용하는 것이 바람직하다. 그 막 두께는, 소자 전극(2002), (2003)으로의 스텝커버리지, 소자 전극(2002), (2003) 사이의 저항치 및 후술하는 포밍 조건 등을 고려하여 적절히 설정되나, 통상은, 0.1nm의 수배에서 수백nm의 범위로 하는 것이 바람직하며, 보다 바람직하게는 1nm에서 50nm의 범위로 하는 것이 좋다. 그 저항치는, Rs가 10²∼10⁷Ω/□의 값이다. 또 Rs는, 두께가 t, 폭이 w로 길이가 1인 박막 저항R를, R= Rs(1/w)로 했을 때에 나타나는 량이다. 본원명세서에 있어서, 포밍처리에 대해서는 통전 처리를 예로 들어 설명하지만, 포밍처리는 이것에 한정되는 것이 아니고, 막에 균열을 생기게 하여 고저항 상태를 형성하는 처리를 포함하는 것이다.

도전성 박막(2004)을 구성하는 재료는, Pd, Pt, Ru, Ag, Au, Ti, In, Cu,Fe, Zn, Sn, Ta, W, Pd 등의 금속, PdO, SnO₂, In₂O₃, pbO, Sb₂O₃등의 산화물, HfB₂, ZrB₂, LaB₆, CeB₆, YB₄, GdB₄등의 붕화물, TiC, ZrC, HfC, Ta, C, SiC, WC 등의 탄화물, TiN, ZrN, HfN 등의 질화물, Si, Ge 등의 반도체, 카본 등에서 적절하게 선택된다.

여기서 서술되는 미립자막은, 복수의 미립자가 집합한 막으로, 그 미세 구조는 미립자가 각각에 분산 배치한 상태 또는 미립자가 서로 인접, 또는 중첩한 상태(몇개의 미립자가 집합하여, 전체로 섬 형상 구조를 형성하는 경우도 포함)를 하고 있다. 미립자의 입경은, 0.1nm의 수배에서 수백nm의 범위, 바람직하게는 1nm에서 20nm의 범위이다.

또, 본명세서로서는 「미립자」라는 단어를 자주 사용하므로, 그 의미에 관해서 설명한다.

작은 입자를「미립자」라 부르고, 이것보다도 작은 것을「초미립자」라 부른다. 「초미립자」보다도 더 작게 원자의 수가 수백개 정도 이하의 것을「클러스터」라 부르는 것은 널리 행해지고 있다.

그러나, 각각의 경계는 엄밀한 것이 아니고, 어떠한 성질에 주목하여 분류할지에 따라 변화한다. 또한「미립자」와 「초미립자」를 일괄해서「미립자」라 부르는 경우도 있으며, 본명세서 중에서의 기술은 이것에 따른 것이다.

「실험물리학강좌 14 표면·미립자」 (기노시타요시오편, 공립 출판1986년 9월 1일 발행)에서는 다음과 같이 기술되어 있다.

「본고에서 미립자라고 할 때에는 그 직경이 대략 2∼3μm 정도에서 10nm 정도까지로 하고, 특히 초미립자라고 할 때는 입경이 10nm 정도에서 2∼3nm 정도까지를 의미하는 것으로 한다. 양자를 일괄해서 단순히 미립자라고 쓰는 적도 있어 결코 엄밀한 것이 아니며, 대개의 목표이다. 입자를 구성하는 원자 수가 2개부터 수십∼수백개 정도의 경우에는 클러스터라고 부른다. 」 (195페이지 22∼26행).

부언하면, 신기술개발 사업단의 “하야시·초미립자 프로젝트"에서의「초미립자」의 정의는, 입경의 하한은 더 작으며 다음과 같다.

「창조 과학 기술추진 정밀도의 “초미립자프로젝트" (1981∼1986)에서는, 입자의 크기(직경)가 대개 1∼100nm의 범위의 것을 “초미립자" (ultra fine particle)라고 부르기로 했다. 그렇게 하면 1개의 초미립자는 대개 100∼108 정도의 원자 집합체라는 것이 된다. 원자의 척도로 보면 초미립자는 대∼거대 입자이다. 」 (「초미립자·창조 과학 기술」하야다테, 우에다료오지, 다사키아키편; 미타 출판1988년 2페이지1∼4행) 「초미립자보다 더 작은 것, 즉 원자가 수개∼수백개로 구성되는 1개의 입자는, 보통 클러스터라 불린다」(「초미립자·창조 과학 기술」2페이지12∼13행).

상기한 바와 같은 일반적인 호칭 방법을 근거로 하고, 본명세서에 있어서「미립자」란 다수의 원자·분자의 집합체로, 입경의 하한은 0.1nm의 수배에서 1nm 정도, 상한은 수μm 정도의 것을 가리키는 것으로 한다.

전자 방출부(2005)는, 도전성 박막(2004)의 일부에 형성된 고저항의 균열에 의해 구성되어, 도전성 박막(2004)의 막 두께, 막질, 재료 및 후술하는 통전 포밍등의 수법 등에 의존한 것이 된다. 전자 방출부(2005)의 내부에는, 0.lnm의 수배에서 수십nm의 범위 입경의 도전성 미립자가 존재하는 경우도 있다. 이 도전성미립자는, 도전성 박막(2004)을 구성하는 재료의 원소의 일부, 또는 모든 원소를 함유하는 것이 된다. 전자 방출부(2005) 및 그 근방의 도전성 박막(2004)에는, 탄소 및 탄소 화합물을 갖을 수도 있다.

다음으로, 수직형 표면전도형 전자 방출소자에 대해서 설명한다.

도 34는, 본 발명의 표면전도형 전자 방출소자를 적용할 수 있는 수직형 표면전도형 전자 방출소자의 일례를 도시하는 모식도이다.

도 34에 있어서는, 도 33에 도시한 부위와 동일 부위에는 도 33에 붙인 부호와 동일 부호로 한다. (2021)는 단차 형성부이다. 기판(2001), 소자 전극(2002), (2003), 도전성 박막(2004), 전자 방출부(2005)는, 전술한 평면형 표면전도형 전자 방출소자의 경우와 동일 재료로 구성할 수 있는 단차 형성부(2021)는, 진공 증착법, 인쇄법, 스퍼터법 등으로 형성된 SiO₂등의 절연성 재료로 구성할 수 있다. 단차 형성부(2021)의 막 두께는, 먼저 진술한 평면형 표면전도형 전자 방출소자의 소자 전극 간격L에 대응하여, 수백nm에서 수십μm의 범위로 할 수 있다. 이 막 두께는, 단차 형성부의 제법 및, 소자 전극 사이에 인가하는 전압을 고려하여 설정되지만, 수십nm에서 수μm의 범위가 바람직하다.

도전성 박막(4)은, 소자 전극(2002), (2003)과 단차 형성부(2021) 제작 후, 소자 전극(2002), (2003)의 위에 적층된다. 전자 방출부(2005)는, 도 (2034)에 있어서는, 단차 형성부(2021)에 형성되어 있지만, 제작 조건, 포밍 조건 등에 의존하여, 형상, 위치도 이에 한정되는 것이 아니다.

상술의 표면전도형 전자 방출소자의 제조방법으로서는 여러가지 방법이 있지만, 그 일례를 도 35에 모식적으로 도시한다.

이하, 도 33 및 도 35을 참조하면서 제조방법의 일례에 대해서 설명한다. 도 35에 있어서도, 도 33에 도시한 부위와 동일 부위에는 도 33에 붙인 부호와 동일 부호로 한다.

1) 기판(1)을 세제, 순수 및 유기 용매 등을 이용하여 충분히 세정하여, 진공 증착법, 스퍼터법 등으로 소자 전극 재료를 피착후, 예를 들면 포토리소그래피 기술을 이용하여 기판(2001)상에 소자 전극(2002), (2003)을 형성한다(도 35A).

2) 소자 전극(2002), (2003)을 설치한 기판(2001)에, 유기금속 용액을 도포하여, 유기금속 박막을 형성한다. 유기금속 용액에는 상술의 도전성막(2004) 재료의 금속을 주원소로 하는 유기금속 화합물의 용액을 이용할 수 있다. 유기금속 박막을 가열 소성처리하여, 리프트 오프, 에칭 등에 의해 패터닝하여, 도전성 박막(2004)을 형성한다 (도 35B). 여기서는, 유기금속 용액의 도포법을 예로 들어 설명하였지만, 도전성 박막(2004) 형성법은 이에 한정되는 것이 아니고, 진공 증착법, 스퍼터법, 화학적 기상 피착법, 분산 도포법, 디핑법, 스피너법 등을 이용할 수도 있다.

3) 계속해서, 포밍공정을 실시한다. 이 포밍공정 방법의 일례로서 통전 처리에 의한 방법을 설명한다. 소자 전극(2002), (2003) 사이에 도시되지 않는 전원을 이용하여 통전을 행하면, 도전성 박막(2004)의 부위에 구조가 변화한 전자 방출부(2005)가 형성된다(도 35C). 통전 포밍에 따르면 도전성 박막(2004)에 국소적으로 파괴, 변형 또는 변질 등의 구조가 변화한 부위가 형성된다. 그 부위가 전자 방출부(2005)를 구성한다. 통전 포밍의 전압 파형의 예를 도 36에 도시한다.

전압 파형은 펄스 파형이 바람직하다. 여기에는 펄스 파고치를 정전압으로 한 펄스를 연속적으로 인가하는 도 26A에 도시한 수법과 펄스 파고치를 증가시키면서 전압 펄스를 인가하는 도 36B에 도시한 수법이 있다.

도 36A에서의 T1 및 T2은 전압 파형의 펄스 폭과 펄스 간격이다. 통상 T1은 1μsec.∼10msec, T2은, 10μsec.∼10 msec.의 범위에서 설정된다. 삼각파 파고치(통전 포밍 시의 피크 전압)는, 표면전도형 전자 방출소자 형태에 따라 적절하게 선택된다. 이러한 조건하에서, 예를 들면 수초에서 수십분간 전압을 인가한다. 펄스 파형은 삼각파에 한정되는 것이 아니고, 구형파 등 원하는 파형을 채택할 수 있다.

도 26B에서의 T1 및 T2은, 도 36A에 도시한 것과 마찬가지로 할 수 있다. 삼각파 파고치(통전 포밍 시의 피크 전압)는, 예를 들면 0.1V 스텝 정도씩, 증가시킬 수 있다.

통전 포밍처리의 종료는, 펄스 간격T2중에, 도전성 박막(2)을 국소적으로 파괴, 변형하지 않은 정도의 전압을 인가하여, 전류를 측정하여 검지할 수 있다. 예를 들면 0.1V 정도의 전압 인가에 의해 흐르는 소자전류를 측정하여, 저항치를 구하고 1MΩ 이상의 저항을 도시했을 때 통전 포밍을 종료시킨다.

4) 포밍을 끝낸 소자에는 활성화공정이라고 불리는 처리를 실시하는 것이 바람직하다. 활성화공정은, 이 공정에 의해 소자전류If, 방출전류Ie가 현저히 변화하는 공정이다.

활성화공정은, 예를 들면, 유기물질 가스를 함유하는 분위기에서, 통전 포밍과 같이, 펄스 인가를 반복하는 것으로 행할 수 있다. 이 분위기는, 예를 들면 기름 확산 펌프나 로터리 펌프 등을 이용하여 진공 용기내를 배기한 경우에 분위기내에 잔류하는 유기 가스를 이용하여 형성할 수가 있는 것 외에, 이온 펌프등으로 일단 충분히 배기한 진공중에 적당한 유기물질의 가스를 도입함으로써도 얻어진다. 이 때의 바람직한 유기물질 가스압은, 상술의 응용 형태, 진공 용기 형상이나, 유기물질 종류 등에 의해 다르므로 경우에 따라 적절히 설정된다. 적당한 유기물질로서는, 알칸, 알켄, 알킨 지방족탄화수소류, 방향족탄화수소류, 알콜류, 알데히드류, 케톤류, 아민류, 페놀, 카본, 술폰산 등의 유기산류 등을 예로 들 수 있으며, 구체적으로는, 메탄, 에탄, 프로판등 C_nH_2n+2로 표시되는 포화탄화수소, 에틸렌, 프로필렌 등의 C_nH_2n등의 조성식으로 표시되는 불포화탄화수소, 벤젠, 톨루엔, 메탄올, 에탄올, 포름알데히드, 아세트알데히드, 아세톤, 메틸에틸케톤, 메틸아민, 에틸아민, 페놀, 포름산, 아세트산, 프로피온산 등 또는 이들 혼합물을 사용할 수 있다. 이 처리에 의해, 분위기중에 존재하는 유기물질로부터, 탄소 또는 탄소 화합물이 소자상에 피착하여 소자전류If, 방출전류Ie가 현저히 변화하게 된다.

활성화공정의 종료판정은, 소자전류If와 방출전류Ie를 측정하면서 적절하게행한다. 또 펄스 폭, 펄스 간격, 펄스 파고치등은 적절히 설정된다.

탄소 및 탄소 화합물은, 예를 들면 그래파이트(소위 HOPG', PG GC)를 포함하는, HOPG은 거의 완전한 그래파이트의 결정 구조, PG는 결정립이 20nm 정도로 결정 구조가 약간 흐트러진 것, GC은 결정립이 2nm 정도로 결정 구조의 혼란이더 커진 것을 가리킨다.), 비정질 카본(비정질 카본 및, 비정질 카본과 상기그래파이트의 미결정의 혼합물을 가리킨다)이고, 그 막 두께는, 50nm 이하의 범위로 하는 것이 바람직하게, 30nm 이하의 범위로 하는 것이 보다 바람직하다.

5) 이와 같은 공정을 거쳐 얻어진 전자 방출소자는, 안정화 공정을 행하는 것이 바람직하다. 이 공정은, 진공 용기내의 유기물질을 배기하는 공정이다. 진공 용기를 배기하는 진공 배기장치는, 장치로부터 발생하는 오일이 소자의 특성에 영향을 주지 않도록, 오일을 사용하지 않는 것을 이용하는 것이 바람직하다. 구체적으로 흡인 펌프, 이온 펌프 등의 진공 배기장치를 예로 들 수 있다.

상기 활성화 공정에서, 배기장치로서 기름 확산 펌프나 로터리 펌프를 이용하여, 앞으로 발생하는 오일 성분에 유래하는 유기 가스를 이용한 경우에는, 이 성분의 분압을 확실히 낮게 억제할 필요가 있다. 진공 용기내의 유기 성분의 분압은, 상기한 탄소 및 탄소 화합물이 거의 새롭게 피착하지 않은 분압으로 1.3×10^-6Pa 이하가 바람직하며, 특히 1.3×10^-8Pa 이하가 바람직하다. 또한 진공 용기내를 배기할 때에는, 진공 용기 전체를 가열하여, 진공 용기 내벽이나, 전자 방출소자에 흡착한 유기물질 분자를 배기하기 쉽게 하는 것이 바람직하다. 이 때 가열 조건은, 80∼250°C 바람직하게는 150°C 이상으로, 가능한 장시간 처리하는 것이 바람직하지만, 특히 이 조건에 한하는 것이 아니고, 진공 용기 크기나 형상, 전자 방출소자의 구성 등 여러가지 조건에 의해 적절하게 선택되는 조건으로 행한다. 진공 용기내의 압력은 확실히 낮게 할 필요가 있고, 1×10^-5Pa 이하가 바람직하며 특히 1.3×10^-6Pa 이하가 특히 바람직하다.

안정화 공정을 행한 후, 구동 시의 분위기는, 상기 안정화 처리 종료 시의 분위기를 유지하는 것이 바람직하지만, 이것에 한하는 것이 아니고, 유기물질이 충분히 제거되어 있으면, 진공도 자체는 다소 저하하더라도 충분히 안정된 특성을 유지할 수 있다.

이러한 진공분위기를 채택함으로써, 새로운 탄소 또는 탄소 화합물의 피착을 억제할 수 있고, 또한 진공 용기나 기판등에 흡착한 H₂O, O₂등도 제거할 수 있고, 결과적으로 소자전류If, 방출전류Ie가 안정된다.

상술한 공정을 거쳐 얻어진 본 발명을 적용가능한 전자 방출소자의 기본 특성에 대해 도 37, 도 38을 참조하면서 설명한다.

도 37는, 진공 처리장치의 일례를 도시하는 모식도이고, 이 진공 처리장치는 측정 평가장치로서의 기능도 겸비하고 있다. 도 37에 있어서도, 도 33에 도시한 부위와 동일 부위에는, 도 33에 붙인 부호와 동일 부호로 한다. 도 37에 있어서, (2055)는 진공 용기이고, (2056)는 배기 펌프이다. 진공 용기(2055)내에는 전자 방출소자가 배치되어 있다. 즉, (2001)은 전자 방출소자를 구성하는 기체이고,(2002), (2003)는 소자 전극, (2004)은 도전성 박막, (2005)은 전자 방출부이다. (2051)는, 전자 방출소자에 소자 전압Vf를 인가하기 위한 전원, (2050)은 소자 전극(2002), (2003) 사이의 도전성 박막(2004)을 흐르는 소자전류If를 측정하기 위한 전류계, (2054)는 소자의 전자 방출부에서 방출되는 방출전류Ie를 포착하기 위한 애노드 전극이다. (2053)는 애노드 전극(2054)에 전압을 인가하기 위한 고전압 전원, (2052)은 소자의 전자 방출부(2005)에서 방출되는 방출전류Ie를 측정하기 위한 전류계이다. 일예로, 애노드 전극의 전압을 1kV∼10kV의 범위로 하고, 애노드 전극과 전자 방출소자와의 거리H를 2mm∼8mm의 범위로 하여 측정할 수 있다.

진공 용기(2055)내에는, 도시되지 않는 진공계 등의 진공 분위기에서의 측정에 필요한 기기가 설치되고 있으며, 원하는 진공 분위기에서의 측정 평가를 행할 수 있게 되어 있다. 배기 펌프(2056)는, 터보 펌프, 로터리 펌프로 이루어지는 통상의 고진공 장치계와 부가적으로 이온 펌프 등으로 이루어지는 초고진공 장치계로 구성되어 있다. 여기에 도시한 전자원 기판을 배치한 진공 처리장치의 전체는, 도시되지 않는 히터로 250°C까지 가열할 수 있다. 따라서, 이 진공 처리장치를 이용하면 상술의 통전 포밍 이후의 공정도 행할 수 있다.

도 38는, 도 37에 도시한 진공 처리 장치를 이용하여 측정된 방출전류Ie, 소자전류If와 소자전압Vf의 관계를 모식적으로 도시한 그림이다. 도 38에 있어서는, 방출전류Ie가 소자전류If에 비교하여 현저하고 작기 때문에, 임의 단위로 나타내고 있다. 또, 종·횡축과도 선형스케일이다.

도 38에서도 알 수 있듯이, 본 발명을 적용가능한 표면전도형 전자 방출소자는, 방출전류Ie에 대한 3가지 특징적 성질을 갖는다.

즉,

(i) 본 소자는 어떤 전압(임계치 전압이라고 함, 도 38중의 Vth) 이상의 소자 전압을 인가하면 급격히 방출전류Ie가 증가하고 한쪽 임계치 전압Vth 이하에서는 방출전류Ie가 거의 검출되지 않는다. 즉, 방출전류Ie에 대한 명확한 임계치 전압Vth를 갖은 비선형 소자이다.

(ii) 방출전류Ie가 소자 전압Vf에 단조 증가로 의존하므로, 방출전류Ie는 소자전압Vf으로 제어할 수 있다.

(iii) 애노드 전극(2054)에 포착되는 방출 전하는, 소자 전압Vf를 인가하는 시간에 의존한다. 즉, 애노드 전극(2054)에 포착되는 전하량은, 소자 전압Vf를 인가하는 시간으로 제어할 수 있다.

이상의 설명에서 알 수 있듯이, 본 발명을 적용가능한 표면전도형 전자 방출소자는, 입력신호에 따라서, 전자 방출 특성을 용이하게 제어할 수 있게 된다. 이 성질을 이용하면 복수의 전자 방출소자를 배치하여 구성한 전자원, 화상 형성장치 등, 다방면으로의 응용이 가능해진다.

도 38은, 소자전류If가 소자전압Vf에 대해 단조 증가하는(이하,「MI 특성」이라 한다.) 예를 실선으로 도시하였다. 소자전류If가 소자 전압Vf에 대하여 전압 제어형 부적 저항 특성(이하,「VCNR 특성」이라 한다.)을 도시하는 경우도 있다(도면에 미도시). 이들 특성은 상술의 공정을 제어함으로써 제어할 수 있다.

본 발명을 적용가능한 전자 방출소자의 응용 예에 대해서 이어서 설명한다.본 발명을 적용가능한 표면전도형 전자 방출소자 여러개를 기판 상에 배열하고, 예를 들면 전자원 또는, 화상 형성장치가 구성할 수 있다.

전자 방출소자의 배열에 대해서는, 여러가지를 채택할 수 있다.

일례로, 병렬 접속한 다수의 전자 방출소자 각각을 양단으로 접속하여, 전자 방출소자의 행을 다수개 배치하여(행방향이라 한다), 이 배선과 직교하는 방향(열방향이라 한다)으로, 그 전자 방출소자의 상측에 배치한 제어 전극(그리드라고도 한다)에 의해, 전자 방출소자로부터의 전자를 제어 구동하는 사다리형 배치인 것이 있다. 이와는 별로, 전자 방출소자를 X방향 및 Y방향에 행렬형으로 여러개 배치하여, 동일 행에 배치된 복수의 전자 방출소자의 전극 한쪽을 X방향 배선에 공통으로 접속하여, 동일 열에 배치된 복수의 전자 방출소자의 전극 다른쪽을 Y방향 배선에 공통으로 접속하는 것을 들 수 있다. 이러한 것은 소위 단순 매트릭스 배치이다. 우선 단순 매트릭스 배치에 대해서 이어 상세히 설명한다.

본 발명을 적용 가능한 표면전도형 전자 방출소자에 대해서는, 전술한 바와 같이 (i) 내지 (iii)의 특성이 있다. 즉, 표면전도형 전자 방출소자로부터의 방출전자는, 임계치 전압 이상에서는, 대향하는 소자 전극 사이에 인가하는 펄스형 전압의 파고치와 폭으로 제어할 수 있다. 한편, 임계치 전압 이하에서는 거의 방출되지 않는다. 이 특성에 따르면, 다수의 전자 방출소자를 배치한 경우에 있어서도, 각각의 소자에 펄스형 전압을 적절하게 인가하면, 입력신호에 따라서 표면전도형 전자 방출소자를 선택하고 전자 방출량을 제어할 수 있다.

이하 이 원리에 기초하여 본 발명을 적용가능한 전자 방출소자를 복수 배치하여 얻어지는 전자원 기판에 대해서 도 39를 이용하여 설명한다. 도 39에 있어서, (2071)는 전자원 기판, (2072)은 X방향 배선, (2073)은 Y방향 배선이다. (2074)는 표면전도형 전자 방출소자, (2075)는 결선이다. 또한, 표면전도형 전자 방출소자(2074)는, 전술한 평면형 또는 수직형의 어느 쪽이여도 좋다.

m개의 X방향 배선(2072)은, Dx1, Dx2, ···, Dxm으로 이루어져, 진공 증착법, 인쇄법, 스퍼터법 등을 이용하여 형성된 도전성 금속 등으로 구성할 수 있다. 배선 재료, 막 두께, 폭은, 적절하게 설계된다. Y방향 배선(2073)은, Dy1, Dy2,…, Dyn의 n개의 배선으로 이루어져, X방향 배선(2072)과 같이 형성된다.

이들 m개의 X방향 배선(2072)과 n개의 Y방향 배선(2073) 사이에는, 도시되지 않는 층간 절연층이 설치되어 있고, 양자를 전기적으로 분리하고 있다(m, n은, 양의 정수).

도시되지 않는 층간 절연층은, 진공 증착법, 인쇄법, 스퍼터법 등을 이용하여 형성된 SiO₂등으로 구성된다. 예를 들면, X방향 배선(2072)을 형성한 기판(2071)의 전면또는 일부에 원하는 형상으로 형성되어, 특히, X방향 배선(2072)과 Y방향 배선(2073) 교차부의 전위차에 견딜 수 있도록, 막 두께, 재료, 제법이, 적절히 설정된다. X방향 배선(2072)과 Y방향 배선(2073)은, 각각 외부 단자로서 인출되고 있다.

표면전도형 전자 방출소자(2074)를 구성하는 한 쌍의 전극(도면에 미도시)은, m개의 X방향 배선(2072)과 n개의 Y방향 배선(2073)과 도전성 금속 등으로 이루어지는 결선(2075)에 의해서 전기적으로 접속되어 있다.

배선(2072)과 배선(2073)을 구성하는 재료, 결선(2075)을 구성하는 재료 및 한 쌍의 소자 전극을 구성하는 재료는, 그 구성 원소의 일부 또는 전부가 동일하더라도, 또한 각각 다르더라도 좋다. 이들 재료는, 예를 들면 상술의 소자 전극 재료에서 적절하게 선택된다. 소자 전극을 구성하는 재료와 배선 재료가 동일한 경우에는, 소자 전극에 접속한 배선은 소자 전극이라 할 수도 있다.

X방향 배선(2072)에는, X방향으로 배열한 표면전도형 전자 방출소자(2074)의 행을, 선택하기 위한 주사신호를 인가하는 도시되지 않는 주사신호 인가수단이 접속된다. 한편, Y방향 배선(2073)에는, Y방향으로 배열한 표면전도형 전자 방출소자(2074)의 각 열을 입력신호에 따라서, 변조하기 위한 도시되지 않는 변조신호 발생수단이 접속된다. 각 전자 방출소자에 인가되는 구동 전압은, 해당 소자에 인가되는 주사신호와 변조신호의 차전압으로서 공급된다.

상기 구성에 있어서는, 단순 매트릭스 배선을 이용하여, 개별 소자를 선택하여, 독립적으로 구동가능하게 할 수 있다.

이와 같이 하여 제작된 다수의 전자원을 갖는 전자원 기판에, 본 발명에 따른 컨디셔닝 공정을 실시한다.

도 23 및 도 24은, 컨디셔닝 공정을 행할 때의 장치의 구성 개략도이다. 이들 도면에 있어서, (2071)는 전자원 기판, (2010)은 고전압 인가용 전극, (2015)은 고전압 전원이다. 각 소자에 연결되는 배선은 공통으로 접지된다. 또한, 고전압 인가용 전극(2010)과 고전압 전원(2015) 사이에는, 방전에 의한 과전류를 방지하기위해 제한 저항(2012)이 삽입된다.

(2055)는 진공 용기이고, (2056)는 배기 펌프이다. 진공 용기(2055)내에는, XYZ방향으로 이동가능한 메카니컬 스테이지(2013)가 있고, 그 상측에 고전압 인가용 전극(2010)이 설치되어 있다. 전자원 기판(2071)는, 메카니컬 스테이지(2013)상에 고정되어 있다. X, Y방향 배선은 각각 배선의 단부에서 도전성 추출부재(2014)로 공통으로 접지되어 있다. 고전압 인가용 전극(2010)은 제한 저항(2012)을 통해 고전압 전원(2015)에 접속되어 있다. 또한 (2052)은 전류계이다.

메카니컬 스테이지를 제어함으로써, 전자원 기판과 고전압 인가용 전극의 거리Hc를 정할 수 있다. 또한 고전압 인가용 전극에 인가되는 전압Vc은, 다음과 같이 결정한다.

전자원 기판 뒤에, 거리H가 떨어져 대향하는 전극에 전압Va를 인가하여 사용하면 한다. 이 때, 본 공정에서는 Vc/Hc>Va/H를 만족하도록, 고전압 전원의 전압Vc, 전자원 기판과 고전압 인가용 전극의 거리Hc를 결정한다. 실제로는, Vc/Hc(전계 강도Ec)는 Va/H(전계 강도Ea)의 1.1∼1.5배 정도로 행하는 경우가 많다.

예를 들면, 화상 형성장치로서 본전자원 기판을 이용할 경우, 후에 화상 형성장치로서 전자원 기판과 형광체 사이에 인가되는 전계 강도 이상을 본 공정에서 인가할 필요가 있다. 상술한 전자원을 이용할 경우에는, 1∼8kV/mm 정도이다.

본 공정에서의 방전 유무는, 고전압 인가용 전극과 전자원 기판 사이를 흐르는 전류를 측정함으로써 행할 수 있다. 예를 들면, 상술한 제한 저항을 흐른 전류를, 제한 저항의 양단의 전압을 모니터함으로써 확인할 수 있다.

또, 컨디셔닝 공정은, 조건에 따라 배선, 전극, 도전성막 등, 전자원 내지 화상 형성장치 부재를 파괴하는 경우가 있다.

본 공정의 방전에 의한 소자 파괴는, 본 공정의 전후 소자 특성의 변화로 평가한다. 포밍전에 본 공정을 행한 경우는 각 소자의 저항 변화에 의해서, 포밍후에 행한 경우는 각 소자의 전자 방출 특성의 변화에 의해서 확인할 수 있다.

예를 들면, 포밍전에 있어 소자가 고저항으로 하면, 후에 포밍을 행할 때에 충분한 전자 방출 특성을 얻을 수 없게 된다. 또한, 포밍후에 전자 방출 특성이 열화하면, 후에 활성화공정을 행하더라도 충분한 특성을 얻을 수 없게 된다. 이 때문에, 전자원 기판의 불균일성의 원인이 되어 수율 등의 문제가 된다.

포밍전의 전자원 기판에 있어서, 본 공정 실시전의 각 소자 저항을 R1, 본 공정 실시 후의 각 소자 저항을 R2로 한다. 본 공정에서 N회 방전이 관측되었다고 한다. 또한, 본 공정의 전후의 소자 저항비R2/R1가 예를 들면 2를 넘었을 때 나중에포밍을 행할 때에 충분한 전자 방출 특성을 얻을 수 없으므로 소자가 본 공정에서 파괴되었다고 판단하여, 그 수를 k로 한다. k/N은 일회의 방전에 의해서 파괴된 소자의 평균수라고 생각되며, 방전 파괴수라 부르기로 한다.

포밍 후의 전자원 기판에 있어서, 상술한 Vth 이상이 적당한 전압에 있어서의, 본 공정 실시전의 각 소자의 방출전류를 I1, 본 공정 실시 후의 각 소자의 방출전류를 I2였다고 한다. 예를 들면, 그 비 I1/I2가 2를 넘었을 때 나중에 활성화공정을 행하더라도 충분한 특성으로 되지 않기 때문에 소자가 본 공정에서 파괴되었다고 판단하고, 그 수k와 본 공정에서의 방전의 수N에 의해서 동일하게 방전 파괴수를 정의할 수 있다.

상술된 바와 같이, 전자원과 화상 형성장치의 부재가 파괴될 가능성을 작게 하기 위해서는, 컨디셔닝 공정에 있어서, 상기 전자원과, 상기 고전압 인가용 전극으로 구성되는 컨덴서에 축적되는 에너지를 작게 하면 좋다. 구체적으로는, 고전압 인가용 전극의 면적을 전자원 기판의 면적보다도 작은 값으로 하여, 이것을 전자원 기판과의 간격을 소정치에 유지하면서 양자를 상대적으로 이동시키도록 하면 좋다.

또한, 상술한 바와 같은 부재의 파괴는, 상기 에너지에 대하여, 즉 고전압 인가용 전극의 면적에 대하여, 임계치를 갖고, 어떤 특정한 값Eth, Sth보다 에너지, 즉 면적이 클 때에 부재의 파괴가 현저해지는 경우가 있다. 특정한 공정에서, 이러한 값을 알고 있는 경우에는, 상기 에너지가 이 값을 넘는 일이 없도록, Sth보다도 작은 면적의 고전압 인가용 전극을 이용하여, 컨디셔닝 공정을 실효하면 좋다.

고전압 인가 전극의 면적S를 변화하여, 본 공정을 실시했을 때의 방전 파괴수k/N을 도 27에 도시한다. 이 방전 파괴수는, 0부터 전자원 기판상의 소자수m×n까지의 값을 얻지만, 모든 소자가 일회의 방전으로 파괴되는 것은 거의 없고, 기껏 X 또는 Y방향의 소자의 수 같은 정도의 수였다. 또한, 도면 중 Sn은 전자원 기판의 면적이다.

이 관계는, 전자원 기판의 구성, X·Y방향 배선의 저항, 소자의 특성(도전성박막의 형상, 제조 공정등)에 의존한다. 도 27의 곡선(a)은 포밍공정 전의 전자원 기판의 컨디셔닝 공정에 있어서의 방전 파괴수를 고전압 인가용 전극의 면적S에 대하여 플롯한 것이다. 한편, 도 27의 곡선(b)은 포밍공정 후의 전자원 기판에 대한 플롯이다. 어느쪽의 경우도, 고전압 인가용 전극의 면적의 증대에 의해서 어떤 임계치 Sth 이상으로, 방전 파괴수가 증대하고 있음을 알 수 있다. 이것은, Sth 이상의 면적의 고전압 인가용 전극을 이용하면, 고전압 인가용 전극과 전자원 기판이 형성하는 컨덴서에 저장된 에너지Econ에 의해서, 방전시에 도전성 박막이 파괴되기 때문이다. 즉, 면적S의 고전압 인가용 전극을 이용하면, Econ=ε×S/Hc×Vc²/2의 에너지가 컨덴서에 저장된다. Sth 이상의 면적의 고전압 인가용 전극을 이용하면 이 에너지가 방전시에 전자원 기판 상에서 소비되어, 도전성 박막이 파괴된다.

예를 들면, 도 27A에 도시한 Pd를 이용한 도전성 박막에 대해, Sth의 고전압 인가용 전극과 전자원 기판이 형성하는 컨덴서에 저장된 에너지는, 거의 1×10^-2J이다.

포밍공정 후에는 Sth, 즉 Eth의 값이 포밍공정 전에 비교하여 매우 작아지고 있다. 이 상태에서 부재 파손을 생기는 일없이 컨디셔닝 공정을 행하기 위해서는, 매우 작은 면적의 고전압 인가용 전극을 이용할 필요가 있으며, 실용상 바람직하지않지만, 포밍공정 전에 컨디셔닝 공정을 행하여, 포밍공정 시 어떠한 이유로 새롭게 방전 요인이 발생하는 경우 등에는, 극히 작은 전극을 이용하여 컨디셔닝 공정을 재차 행하는 것도 가능하다.

Sth 이상의 면적의 고전압 인가용 전극을 이용하여 컨디셔닝을 행하면 방전시에 그 에너지가 전자원 기판 상에서 소비되어, 파괴가 생긴다. 또한, 도 5에서 알 수 있듯이 IEth>Econ에서 컨디셔닝을 행하면, 파괴가 생기지 않는다.

즉, 컨디셔닝 공정에 있어서, 그 전극과 절연성 등의 상기 기판의 대향하는 면적이 S, 그 전극과 상기 기판의 거리가 Hc, 그 전극과 그 공통 배선간에 인가하는 전압을 Vc, 진공의 유전율을 ε, 그 도전성 박막이 파괴되는 에너지를 Eth로 하면,

ε×S×Vc²/(2 Hc)<Eth ···(1)

의 조건으로 행하는 것으로 되어, 도전성 박막을 파괴하고 전자 방출소자를 파괴하지 않고 컨디셔닝 공정을 행할 수 있다.

이상과 같이, 고전압 인가용 전극 면적S를 적절하게 선택함으로써, 방전시에 도전성 박막으로 소비되는 에너지를 도전성 박막이 방전시간에 파괴되는 에너지 Eth 이하로 하여, 컨디셔닝 시의 도전성 박막 파괴를 방지할 수 있다.

또한, 컨덴서에 저장되는 에너지를 도전성 박막이 방전시에 파괴되는 에너지 Eth 이하로 하는 방법은, 고전압 인가용 전극 면적을 감소하는 것 외에도, 전자원 기판에 인가되는 전계Vc/Hc를 유지한 채로 인가전압Vc을 감소시킴으로써도 실현할 수 있다.

또한, 이상과 같이 고전압 인가용 전극의 면적을 적절하게 선택함으로써, 포밍 후의 전자원 기판에 대해서도 파괴없이 본 공정을 적용할 수 있다.

예를 들면, 전술한 Pd를 이용한 도전성 박막을 포밍하여, 그것이 방전 시에 파괴 되는 에너지를 구하면 1×10^-4J 이었다. 이 때의 고전압 인가용 전극 면적과 방전 파괴수의 관계는, 도 27B에 도시되고 있다.

스테이지의 이동 속도는, 본 공정의 목적을 달성할 수 있는 범위에서 임의로 선택할 수 있다.

또한, 고전압 인가용 전극과 전자원 기판의 상대 이동 속도 및 고전압 인가용 전극 면적에 의해 본 공정이 장시간으로 미칠 경우에, 복수의 고전압 인가용 전극을 제한 저항을 통해 공통으로 하고 고전압 전원에 접속할 수도 있다.

또한, 전자원 기판과 동일 면적의 고전압 인가용 전극을 복수로 분할하여, 각각의 고전압 인가용 전극을 제한 저항을 통해 공통으로 고전압 전원에 접속할 수도 있다. 이 경우에는, 전자원 기판 또는 고전압 인가용 전극을 이동할 필요가 없고, 단시간에서 본 발명의 효과를 얻을 수 있다.

이러한 단순 매트릭스 배치의 전자원을 이용하여 구성한 화상 형성장치에 대해서, 도 40, 도 41 및 도 42를 이용하여 설명한다. 도 40은, 화상 형성장치의 표시 패널의 일례를 도시하는 모식도이고, 도 4l은, 도 40의 화상 형성장치에 사용되는 형광막의 모식도이다. 도 42는 NTSC방식의 텔레비젼 신호에 따라서 표시를 행하기 위한 구동회로의 일례를 나타내는 블록도이다.

도 40에 있어서 (71)는 전자 방출소자를 복수배치한 전자원 기판, (2081)은 전자원 기판(2071)을 고정한 리어 플레이트, (2086)는 유리 기판(2083) 내면에 형광막(2084)과 메탈백(2085) 등이 형성된 페이스 플레이트이다. (2082)는, 지지 플레임이고 그 지지 플레임(2082)에는 리어 플레이트(2081), 페이스 플레이트(2086)가 저융점의 플리트 글라스등을 이용하여 접합된다.

(2074)는, 도 23에 있어서의 전자 방출부에 상당한다. (2072), (2073)는, 표면전도형 전자 방출소자의 한 쌍의 소자 전극과 접속된 X방향 배선 및 Y방향 배선이다.

엔벨로프(2088)는, 상술과 같이, 페이스 플레이트(2086), 지지 플레임(2082), 리어 플레이트(2081)로 구성된다. 리어 플레이트(2081)는 주로 기판(2071)의 강도를 보강할 목적으로 설치되므로, 기판(2071) 자체로 충분한 강도를 갖는 경우에는 별개의 부재의 리어 플레이트(2081)는 불필요하다고 할 수 있다.

즉, 기판(2071)에 직접 지지플레임(2082)을 봉하기하여, 페이스 플레이트(2086), 지지 플레임(2082) 및 기판(2071)으로 엔벨로프(2088)를 구성해라도 좋다. 한편, 페이스 플레이트(2086), 리어 플레이트(2081) 사이에, 스페이서라 불리는 도시되지 않는 지지체를 설치함으로써, 대기압에 대하여 충분한 강도를 갖는 엔벨로프(2088)를 구성할 수도 있다.

도 41은, 형광막을 도시하는 모식도이다. 형광막(2084)은, 모노크롬의 경우에는 형광체만으로 구성할 수 있다. 컬러의 형광막의 경우에는, 형광체 배열에 의해 블랙 스트라이프 또는 블랙 매트릭스등이라 불리는 흑색도전재(2091)와 형광체(2092)로 구성할 수 있다. 블랙 스트라이프, 블랙 매트릭스를 설치하는 목적은, 컬러표시의 경우, 필요해지는 3원색 형광체 각 형광체(2092) 사이의 칠 분리부를 검게 함으로써 혼색 등을 눈에 띄지 않게 하는 것과, 형광막(2084)에 있어서의 외광 반사에 의한 콘트라스트의 저하를 억제하는 데 있다. 블랙 스트라이프의 재료로, 통상 이용되고 있는 흑연을 주성분으로 하는 재료 외, 도전성이 있으며, 빛의 투과 및 반사가 적은 재료를 이용할 수 있다.

유리 기판(2083)에 형광체를 도포하는 방법은, 모노크롬, 컬러에 상관없이, 침전법, 인쇄법 등을 채택할 수 있다. 형광막(2084)의 내면측에는, 통상 메탈백(2085)이 설치된다. 메탈백을 설치하는 목적은, 형광체의 발광중 내면측으로의 빛을 페이스 플레이트(2086)측으로 경면 반사시킴으로써 휘도를 향상시킬 것, 전자빔가속 전압을 인가하기 위한 전극으로서 작용시킬 것, 엔벨로프내에서 발생한 마이너스 이온의 충돌에 의한 손상으로부터 형광체를 보호할 것 등이다. 메탈백은, 형광막 제작후, 형광막의 내면측 표면의 평활화 처리(통상, 「필밍」라 불린다. )를 행하여, 그 후 A1을 진공 증착 등을 이용하여 피착시키는 것으로 제작할 수 있다.

페이스 플레이트(2086)에는, 더욱 형광막(2084)의 도전성을 높이기 위해서, 형광막(2084)의 외면측에 투명 전극(도면에 미도시)을 설치해도 좋다.

상술의 봉하기를 행할 때는, 컬러의 경우에는 각 색 형광체와 전자 방출소자를 대응시킬 필요가 있으며, 충분한 위치 정렬이 필요하다.

도 40에 도시한 화상 형성장치의 제조방법의 일례를 이하에 설명한다.

도 43은 이 공정에 이용하는 장치의 개요를 도시하는 모식도이다. 화상 형성장치(2131)는, 배기관(2132)을 통해 진공챔버(2133)에 연결되고, 또한 게이트 밸브(2134)를 통해 배기장치(2135)에 접속되어 있다. 진공챔버(2133)에는, 내부 압력 및 분위기중의 각 성분의 분압을 측정하기 위해서, 압력계(2136), 4중극질량 분석기(2137) 등이 부착되어 있다.

화상 표시장치(2131)의 엔벨로프(2088) 내부 압력등을 직접 측정하는 것은 곤란하므로, 그 진공챔버(2133)내의 압력등을 측정하여, 처리 조건을 제어한다.

진공챔버(2133)에는, 부가적으로 필요한 가스를 진공챔버내에 도입하여 분위기를 제어하므로, 가스 도입 라인(2138)이 접속되어 있다. 그 가스 도입 라인(2138)의 타단에는 도입 물질원(2140)이 접속되어 있으며, 도입 물질이 앰플이나 봄베 등에 넣고 저장되어 있다. 가스 도입 핀의 도중에는, 도입 물질을 도입하는 레이트를 제어하기 위한 도입 제어수단(2139)이 설치되어 있다.

그 도입량 제어수단으로서는 구체적으로는 슬로우 누설 밸브등 놓치는 유량을 제어 가능한 밸브나, 질량 유량 제어기등이, 도입 물질의 종류에 따라서, 각각 사용이 가능하다.

도 45의 장치에 의해 엔벨로프(2088)의 내부를 배기하여 포밍을 행한다. 이 때, 예를 들면 도 25에 도시한 바와 같이, Y방향 배선(2073)을 공통 전극(2141)에 접속하여, X방향 배선(2072)의 안의 하나로 접속된 소자에 전원(2142)에 의해서, 동시에 전압 펄스를 인가하여 포밍을 행할 수 있다. 펄스 형상이나, 처리 종료의 판정 등의 조건은, 개별 소자의 포밍에 대한 이미 상술 방법에 준하여 선택하면 좋다. 또한, 복수의 X방향 배선에, 위상을 변이될 수 있는 펄스를 순차적으로 인가(스크롤)함으로써, 복수의 X방향 배선에 접속된 소자를 통합하여 포밍할 수도 있다.도면 중(2143)은 전류 측정용 저항을, (2144)은 전류 측정용 오실로스코프를 도시한다.

포밍 종료 후, 활성화공정을 행한다. 엔벨로프(2088)내는, 충분히 배기한 후 유기물질이 가스 도입 라인(2138)으로부터 도입된다. 또는, 개별 소자의 활성화방법으로서 기술과 같이, 우선 기름 확산 펌프나 로터리 펌프로 배기하여, 이에 따라서 진공 분위기중에 잔류하는 유기물질을 이용해도 좋고, 동시에, 필요에 따라서 유기물질 이외의 물질도 도입되는 경우가 있다. 이렇게 형성한 유기물질을 포함하는 분위기에서, 각 전자 방출소자에 전압을 인가함으로써, 탄소 또는 탄소 화합물, 내지 양자의 혼합물이 전자 방출부에 피착하여, 전자 방출량이 드라스틱으로 상승하는 것은, 개별 소자의 경우와 마찬가지이다. 이 때의 전압의 인가방법은, 상기 포밍 경우와 동일한 결선에 의해, 하나의 방향 배선에 연결된 소자에, 동시의 전압 펄스를 인가하면 좋다.

활성화공정 종료 후는, 개별 소자의 경우와 같이, 안정화 공정을 행하는 것이 바람직하다.

엔벨로프(2088)를 가열하여, 80∼250°C에 유지하면서, 이온 펌프, 흡인 펌프 등의 오일을 사용하지 않은 배기장치(2135)로 배기관(2132)을 통하여 배기하여, 유기물질의 충분히 적은 분위기로 한 후, 배기관을 버너로 가열하여 용해시켜 완전히 봉한다. 엔벨로프(2088) 밀봉 후의 압력을 유지하기 위해서, 겟터 처리를 행할 수도 있다. 이것은, 엔벨로프(2088) 밀봉을 행하기 직전 또는 밀봉후에, 저항 가열 또는 고주파 가열 등을 이용한 가열에 의해, 엔벨로프(2088)내의 소정의 위치(도면에 미도시)에 배치된 겟터를 가열하여, 증착막을 형성하는 처리이다. 일반적으로 겟터는 Ba 등이 주성분이고, 그 증착막의 흡착 작용에 의해, 엔벨로프(2088)내의 분위기를 유지하는 것이다.

다음으로, 단순 매트릭스 배치의 전자원을 이용하여 귤성한 표시 패널에, NTSC 방식의 텔레비젼 신호에 기초한 텔레비젼 표시를 행하기 위한 구동회로의 구성예에 대헤 도 42를 이용하여 설명한다. 도 42에 있어서, (2101)는 화상 표시 패널, (2102)은 주사회로, (2103)는 제어회로, (2104)는 시프트 레지스터이다. (2105)는 라인 메모리, (2106)는 동기신호 분리회로, (2107)는 변조신호 발생기, Vx 및 Va는 직류 전압원이다.

표시 패널(2101)은, 단자Dox1 내지 DoXm, 단자Doy1 내지 Doyn 및 고전압 단자Hv를 통해 외부 전기회로와 접속하고 있다. 단자Dox1 내지 Doxm에는, 표시 패널내에 설치되어 있는 전자원, 즉, M행 N열의 행렬형으로 매트릭스가 배선된 표면전도형 전자 방출소자군을 1행(N 소자)씩 순차 구동하기 위한 주사신호가 인가된다.

단자Dy1 내지 Dyn에는, 상기 주사신호에 의해 선택된 1행의 표면전도형 전자 방출소자의 각 소자 출력 전자빔을 제어하기 위한 변조신호가 인가된다. 고전압 단자Hv에는, 직류 전압원Va에서 예를 들면 10kV의 직류 전압이 공급되지만, 이것은 표면전도형 전자 방출소자로부터 방출되는 전자빔에 형광체를 여기하는 데 충분한 에너지를 부여하기 위한 가속 전압이다.

주사회로(2102)에 관해서 설명한다. 주사회로는, 내부에 M개의 스위칭 소자를 구비한 것(도면 중, S1 내지 Sm에서 모식적으로 나타내고 있다)이다. 각 스위칭 소자는, 직류 전압원Vx의 출력 전압 또는 0V(접지 레벨)중 어느 한쪽을 선택하여, 표시 패널(2101)의 단자Dx1내지 Dxm과 전기적으로 접속된다. S1 내지 Sm의 각 스위칭 소자는, 제어회로(2103)가 출력하는 제어신호Tscan에 기초하여 동작하는 것으로, 예를 들면 FET과 같은 스위칭 소자를 조합함으로써 구성할 수가 있다.

직류 전압원Vx는, 본예의 경우에는 표면전도형 전자 방출소자의 특성(전자 방출 임계치 전압)에 기초하여 주사되어 있지 않은 소자에 인가되는 구동 전압이 전자 방출 임계치 전압 이하가 된 일정전압을 출력하도록 설정되어 있다.

제어회로(2103)는, 외부에서 입력되는 화상신호에 기초하여 적절한 표시가 행해지도록 각부의 동작을 정합시키는 기능을 갖는다. 제어회로(2103)는, 동기신호 분리회로(2106)에서 보내지는 동기신호Tsync에 기초하여, 각부에 대하여 Tscan 및 Tsft 및 Tmry의 각 제어신호를 발생한다.

동기신호 분리회로(2106)는, 외부에서 입력되는 NTSC방식의 텔레비젼 신호로부터 동기신호 성분과 휘도신호 성분을 분리하기 위한 회로로 일반적인 주파수 분리(필터) 회로 등을 이용하여 구성할 수 있다. 동기신호 분리회로(2106)에 의해 분리된 동기신호는, 수직 동기신호와 수평 동기신호로 이루어지나, 여기서는 설명의 편의상 Tsync신호로 도시하였다. 상기 텔레비젼 신호에서 분리된 화상 휘도신호 성분은 편의상 DATA신호로 도시했다. 그 DATA신호는 시프트 레지스터(2104)에 입력된다.

시프트 레지스터(2104)는, 시계열적으로 직렬로 입력되는 상기 DATA신호를, 화상의 1라인마다 직렬/ 병렬 변환하기 위한 것으로, 상기 제어회로(2103)에서 보내지는 제어신호Tsft에 기초하여 동작한다(즉, 제어신호Tsft는, 시프트 레지스터(2104)의 시프트 클럭이라고 할 수도 있다.). 직렬/ 병렬 변환된 화상 1라인분(전자 방출소자 N 소자분의 구동 데이터에 상당) 데이터는, Id1 내지 Idn의 N개의 병렬신호로서 상기 시프트 레지스터(2104)에서 출력된다.

라인 메모리(2105)는, 화상 1라인분 데이터를 필요 시간 동안만 기억하기 위한 기억 장치이고, 제어회로(2103)에서 보내지는 제어신호Tmry에 따라서 적절하게 Id1 내지 Idn의 내용을 기억한다. 기억된 내용은, I'd1 내지 I'dn으로서 출력되어, 변조신호 발생기(2107)에 입력된다.

변조신호 발생기(2107)는, 화상 데이터 I'd1 내지 I'dn의 각각에 따라서 표면전도형 전자 방출소자 각각을 적절하게 구동 변조하기 위한 신호원이고, 그 출력신호는, 단자Doy1 내지 Doyn을 통하여 표시 패널(210l) 내의 표면전도형 전자 방출소자에 인가된다.

상술한 바와 같이, 본 발명을 적용가능한 전자 방출 소자는 방출전류Ie에 대하여 다음의 기본적인 특성을 갖고 있다. 즉, 전자 방출에는 명확한 임계치 값 전압Vth가 있으며, Vth 이상의 전압이 인가되었을 때만 전자 방출이 발생된다. 전자 방출 임계치 값 이상의 전압에 대해서는, 소자에 대한 인가 전압 변화에 따라서 방출 전류도 변화한다. 이것으로부터, 본 소자에 펄스형 전압을 인가할 경우, 예를 들면 전자 방출 임계치 이하의 전압을 인가하더라도 전자 방출은 발생하지 않지만, 전자 방출 임계치 이상의 전압을 인가할 경우에는 전자빔이 출력된다. 그 때, 펄스 파고치Vm을 변화시킴으로써 출력 전자빔의 강도를 제어할 수 있게 된다. 또한,펄스 폭Pw를 변화시킴으로써 출력되는 전자빔의 전하 총량을 제어할 수 있게 된다.

따라서, 입력 신호에 따라, 전자 방출 소자를 변조하는 방식으로서는, 전압 변조방식, 펄스 폭 변조방식 등을 채택할 수 있다. 전압 변조방식을 실시함에 있어서는, 변조신호 발생기(2107)로서, 일정 길이의 전압 펄스를 발생하여, 입력되는 데이터에 따라서 적절하게 펄스 파고치를 변조하는 전압 변조방식 회로를 이용할 수 있다.

펄스 폭 변조방식을 실시함에 있어서는, 변조신호 발생기(2107)로서, 일정한 파고치 전압 펄스를 발생하며 입력되는 데이터에 따라서 적절하게 전압 펄스 폭을 변조하는 펄스 폭 변조방식 회로를 이용할 수 있다.

시프트 레지스터(2104)나 라인 메모리(2105)는, 디지털 신호식인 것도 아날로그 신호식인 것도 채택할 수 있다. 화상 신호의 직렬/ 병렬변환이나 기억이 소정의 속도로 수행되면 좋기 때문이다.

디지털 신호식을 이용하는 경우에는, 동기신호 분리회로(2106)의 출력 신호DATA를 디지털 신호화할 필요가 있으나, 이것에는 (2106)의 출력부에 A/D 변환기를 설치하면 좋다. 이와 관련하여 라인 메모리(2105)의 출력 신호가 디지털 신호나 아날로그 신호에 의해, 변조신호 발생기(2107)에 이용되는 회로가 약간 다른 것이 된다. 즉, 디지털 신호를 이용한 전압 변조방식의 경우, 변조신호 발생기(2107)에는, 예를 들면 D/A 변환회로를 이용하여, 필요에 따라서 증폭회로 등을 부여한다. 펄스 폭 변조방식의 경우, 변조신호 발생기(2107)에는, 예를 들면 고속 발진기 및 발진기의 출력하는 파수를 계수하는 계수기(카운터) 및 계수기 출력치와 상기 메모리 출력치를 비교하는 비교기를 조합한 회로를 이용한다. 필요에 따라, 비교기가 출력하는 펄스 폭 변조된 변조신호를 표면전도형 전자 방출소자의 구동 전압까지 전압증폭하기 위한 증폭기를 부가할 수도 있다.

아날로그 신호를 이용한 전압 변조방식의 경우, 변조신호 발생기(2107)에는, 예를 들면 연산 증폭기등을 이용한 증폭회로를 채택할 수 있고, 필요에 따라 레벨 시프트 회로등을 부가할 수도 있다. 펄스 폭 변조방식의 경우에는, 예를 들면, 전압 제어형발진 회로(VOC)를 채택할 수 있으며, 필요에 따라서 표면전도형 전자 방출소자의 구동 전압까지 전압증폭하기 위한 증폭기를 부가할 수도 있다.

이러한 구성을 얻는 본 발명을 적용가능한 화상 표시장치에 있어서는, 각 전자 방출소자에, 용기 외부단자Dox1 내지 Doxm, Doy1 내지 Doyn을 통해 전압을 인가함으로써, 전자 방출이 생긴다. 고전압단자Hv를 통해 메탈백(2085), 또는 투명 전극(도면에 미도시)에 고전압을 인가하여, 전자빔을 가속한다. 가속된 전자는, 형광막(2084)에 충돌하여, 발광이 생겨 화상이 형성된다.

여기서 진술한 화상 형성장치의 구성은, 본 발명을 적용 가능한 화상 형성장치의 일례이고, 본 발명의 기술사상에 기초하여 다양한 변형이 가능하다. 입력신호에 대해서는 NTSC방식을 예로 들었지만 입력신호는 이것에 한정되는 것이 아니고, pAL, SECAM방식등 외에, 이것보다도 다수의 주사선으로 이루어지는 TV신호(예를 들면, MUSE 방식을 비롯한 고품위TV) 방식도 채택할 수 있다.

다음으로, 사다리형 배치의 전자원 및 화상 형성장치에 대해서 도 43 및 도 44을 이용하여 설명한다.

도 43은, 사다리형 배치의 전자원의 일례를 도시하는 모식도이다. 도 43에 있어서, (2110)는 전자원 기판, (2111)은 전자 방출소자이다. (2112), Dx1∼Dx10은, 전자 방출소자(2111)를 접속하기 위한 공통 배선이다. 전자 방출소자(2111)는, 기판(2110)상에 X방향으로 병렬로 여러개 배치되어 있다(이것을 소자 행이라고 부른다). 이 소자 행이 여러개 배치되어, 전자원을 구성하고 있다. 각 소자 행의 공통 배선간에 구동 전압을 인가함으로써, 각 소자 행을 독립적으로 구동시킬 수 있다. 즉, 전자빔을 방출시키고자 하는 소자 행에는, 전자 방출 임계치 이상의 전압을, 전자빔을 방출하지 않은 소자 행에는, 전자 방출 임계치 이하의 전압을 인가한다. 각 소자행간의 공통 배선Dx2∼Dx9은, 예를 들면 Dx2, Dx3을 동일 배선으로 할 수도 있다.

도 44는, 사다리형 배치의 전자원을 구비한 화상 형성장치에 있어서의 패널 구조의 일례를 도시하는 모식도이다. (2120)는 그리드 전극, (2121)은 전자가 통과하기 위한 빔 구멍, (2122)은 Dox1, Dox2, ···, Doxm으로 이루어지는 용기 외부 단자이다. (2123)는 그리드 전극(2120)과 접속된 Gl, G2, ···, Gn으로 이루어지는 용기 외부단자, (2110)는 각 소자행간의 공통 배선을 동일 배선으로 한 전자원 기판이다. 도 44에 있어서는, 도 40, 도 43에 도시한 부위와 동일 부위에는, 이들 도면에 붙인 것과 동일 부호로 한다. 여기에 도시한 화상 형성장치와, 도 40에 도시한 단순 매트릭스 배치의 화상 형성장치와의 큰 차이는, 전자원 기판(2110)과 페이스 플레이트(2086) 사이에 그리드 전극(2120)을 구비하고 있는지의 여부이다.

도 44에 있어서는, 기판(2110)과 페이스 플레이트(2086)의 사이에는, 그리드 전극(2120)이 설치되어 있다. 그리드 전극(2120)은, 표면전도형 방출소자로부터 방출된 전자빔을 변조하기 위한 것이며, 사다리형 배치의 소자 행과 직교하여 설치된 스트라이프형의 전극에 전자빔을 통과시키기 위해서, 각 소자에 대응하여 1개씩 원형의 개구(2121)가 설치되어 있다. 그리드의 형상이나 설치 위치는 도 44에 도시한 것에 한정되는 것이 아니다. 예를 들면, 개구로서 메쉬 형상에 다수의 통과구를 설치할 수도 있으며, 그리드를 표면전도형 방출소자의 주위나 근방에 설치할 수도 있다.

용기 외부단자(2122) 및 그리드 용기 외부단자(2123)는 도시되지 않는 제어회로와 전기적으로 접속되어 있다.

본예의 화상 형성장치에서는, 소자 행을 1열씩 순차 구동(주사)해 가는 것과 동기하여 그리드 전극 열에 화상 1라인분의 변조신호를 동시에 인가한다. 이에 따라, 각 전자빔의 형광체로의 조사를 제어하여, 화상을 1라인씩 표시할 수 있다.

본 발명의 화상 형성장치는, 텔레비젼 방송 표시장치, 텔레비젼 회의 시스템이나 컴퓨터 등의 표시장치 외에, 감광성 드럼 등을 이용하여 구성된 빛 프린터로서의 화상 형성장치 등으로서도 이용할 수 있다.

실시예

이하, 실시예에 의해 본 발명을 보다 상세히 설명한다.

(실시예 1)

본 실시예는, 본 발명에 의한 컨디셔닝 공정에 의해 전자원 기판을 제작한예이다.

본 실시예에서는, 표시 등에 이용하는 화상 형성장치를 설명한다. 도 40은 화상 형성장치의 기본 구성도이고, 도 41은 형광막이다. 전자원의 일부 평면도를 도 30에 도시한다. 또한, 도면 중의 A-A' 단면도를 도 31에 도시한다. 단, 도 30, 도 31로, 동일 기호를 도시한 것은, 같은 것을 도시한다. 여기서 (2071)는 기판, (2072)은 도 30의 Doxm에 대응하는 X방향 배선(하배선이라고도 부른다), (2073)는 도 40의 Doyn에 대응하는 Y방향 배선(상배선이라고도 부른다), (2004)는 전자 방출부를 포함하는 박막, (2002), (2003)은 소자 전극, (2151)은 층간 절연층, (2152)은 소자 전극(2002)과 하배선(2072)과 전기적 접속을 위한 컨택트홀이다.

본 실시예의 전자원 기판에는, X방향 배선상에 2000개, Y방향 배선상에 1100개의 전자 방출소자를 형성하였다. 또한, 전자원 기판은 X방향에서 900mm, Y방향에서 500mm의 크기이다.

다음으로, 제조방법을 도 32에 의해 공정 순서에 따라서 구체적으로 설명한다.

공정 - a

청정화한 청판 유리상에 두께 0. 5μm의 실리콘 산화막을 스퍼터법으로 형성한 기판(2071)상에, 진공 증착으로 두께 5nm의 Cr, 두께 600nm의 Au를 순차적으로 적층한 후, 포토레지스트(AZ1370, 헥스트사제)를 스피너로 회전, 도포, 베이킹한 후, 포토마스크상을 노광, 현상하고 하배선(2072)의 레지스트 패턴을 형성하여,Au/Cr 피착막을 습식 식각하여, 원하는 형상의 하배선(2072)을 형성한다.

공정 - b

다음으로, 두께 1.0μm의 실리콘 산화막으로 이루어지는 층간 절연층(2151)을 RF 스퍼터법에 의해 피착한다.

공정 - c

공정 b에서 피착한 실리콘 산화막에 컨택트홀(2152)을 형성하기 위한 포토레지스트 패턴을 만들고 이것을 마스크로 하여 층간 절연층(2151)을 에칭하여 컨택트홀(2152)을 형성한다. 에칭은 CF₄과 H₂가스를 이용한 RIE(Reactive Ion Etching)법에 의하였다.

공정 - d

그 후, 소자 전극(2)과 소자 전극(3) 사이 갭C이 되야 할 패턴을 포토레지스트(RD-2000 N-41 히타치카세이사제) 형성하고 진공 증착법에 의해, 두께5nm의 Ti, 두께 100nm의 Ni를 순차적으로 피착하였다. 포토레지스트 패턴을 유기 용매로 용해하여, Ni/Ti 피착막을 리프트 오프하였다. 소자 전극 간격L1은 5μm으로 하여, 소자 전극의 폭W1를 300μm을 갖는 소자 전극(2002), (2003)을 형성하였다.

공정 - e

소자 전극(2003) 위에 상배선(2073)의 포토레지스트 패턴을 형성한 후, 두께5nm의 Ti, 두께500nm의 Au를 순차적으로 진공 증착으로 피착하여, 리프트 오프로 불필요한 부분을 제거하여, 원하는 형상의 상배선(2073)을 형성했다.

공정 - f

막 두께 100nm의 Cr막을 진공 증착으로 피착·패터닝하여, 그 위에 유기Pd(ccp4230 오쿠노 제약(주)사제)를 스피너로 회전 도포, 300℃에서 10분간 가열 소성처리를 하였다. 또한, 이렇게 해서 형성된 주원소로서 PdO으로 이루어지는 미립자로 이루어지는 도전성 박막(2004)의 막 두께는 10nm, 시트 저항치는 5×10⁴Ω/□이었다.

그 후, Cr 막 및 소성후의 도전성 박막(2004)을 산에칭제에 의해 에칭하여 원하는 패턴을 형성하였다.

공정 - g

컨택트홀(2152) 부분 이외에 레지스트 도포하는 패턴을 형성하고 진공 증착으로 두께 5nm의 Ti, 두께 500nm의 Au를 순차적으로 피착하였다. 리프트 오프에 의해 불필요한 부분을 제거함으로써, 컨택트홀(2152)을 매립하였다.

이상의 공정으로 절연성 기판(2071)상에 하배선(2072), 층간 절연층(2151), 상배선(2073), 소자 전극(2002), (2003), 도전성 박막(2004) 등을 형성하였다. 이와 같이 하여 형성한 하배선, 상배선, 도전성 박막의 저항은 각각 약 5Ω, 3Ω, 300Ω이었다.

[컨디셔닝공정]

이어서, 이상과 같이하여 제작한 전자원 기판을, 도 23 및 도 24에 도시한 것과 같은 구성장치에 의해, 컨디셔닝 공정을 실시하였다.

우선, 전자원 기판(2071)에 대하여, 상하 배선의 단부에 두께 500μm, 폭5mm의 인듐 시트(도전성 추출부재)(2014)를 압착하여, 모든 배선을 공통으로 접지하여, 메카니컬 스테이지(2013)상에 고정하였다.

본 실시예에 있어서의 전자원 기판의 면적은 전술한 Sth보다 크기 때문에, 고전압 인가용 전극으로서 Sth보다 작은 전극을 이용하였다. 즉, 고전압 인가용 전극은 X방향이 100mm, Y방향이 500mm인 것을 이용하였다. 이 때, 전자원 기판과 대향하는 면적은 0.05㎡이다. 고전압 인가용 전극은 5MΩ의 제한 저항을 통해 고전압 전원에 접속하였다.

이후, 메카니컬 스테이지(2013)를 Z방향으로 이동하여, 고전압 인가용 전극과의 거리가 2mm가 되도록 하였다. 또한, 고전압 전원에 의해, 고전압 인가용 전극에 10kV의 DC 전압을 인가하였다.

이 때, 고전압 인가용 전극과 전자원 기판이 형성하는 컨덴서에 저장된 에너지 Econ은 1.1×10^-2J 이다. 이것은 전술한 도전성 박막이 방전 시에 파괴되는 에너지 Eth 이하이다.

메카니컬 스테이지는 X방향으로 10mm/min으로 이동하여, 고전압 인가용 전극아래를 통과시켰다. 이 때, 전자원 기판이 고전압 인가용 전극 아래를 통과하는 데 필요한 시간은, 100분이었다.

또한, 고전압 인가용 전극과 전자원 기판 사이에 흐르는 전류를 제한 저항의 양단의 전압으로 측정하였다. 본 공정에서는, 전자원 기판 사이에 10μA 이상 흐르는 방전 현상이 4회 관측되었다.

그 후, 고전압 전원을 OFF로 하여, 장치로부터 전자원 기판을 제거해서, 인듐 시트(2014)를 전자원 기판 상에서 제거하였다.

본 컨디셔닝 공정 이전에는 각 소자의 저항은 300Ω정도였으나, 본 공정 후에 각 소자의 저항에 큰 차이는 측정되지 않았다.

다음으로, 이 전자원 기판을 이용하여 도 40에 도시하는 구성의 화상 형성장치를 다음과 같이 형성했다.

다수의 평면형표면전도형 전자 방출소자를 제작한 기판(2071)을 리어 플레이트(2081)상에 고정한 후, 기판(2001)의 3mm 상측에, 페이스 플레이트(2086)(유리 기판(2083)의 내면에 형광막(2084)과 메탈백(2085)이 형성되어 구성된다)를 지지 플레임(2082)을 통하여 배치하여, 페이스 플레이트(2086), 지지 플레임(2082), 리어 플레이트(2081)의 접합에 플리트 글라스를 도포하여, 대기 중에서 410°C로 10분 이상 소성함으로써 봉하기하여, 엔벨로프(2088)를 형성하였다. 또한, 리어 플레이트(2081)로의 기판(2071) 고정도 플리트 글라스로 행하였다. 도 40에 있어서, (2074)는 전자 방출소자, (2072), (2073)는 각각 X방향 및 Y방향 배선이다.

형광막(2084)은, 도 41A에 도시한 바와 같은, 흑색도전재(2091)와 형광체(2092)로 구성된 블랙 스트라이프 배열의 컬러 형광막을 이용하였다. 먼저 블랙 스트라이프를 형성하여, 그 간격부에 각 색형광체를 도포하여, 형광막(2084)을 제작하였다. 유리 기판에 형광체를 도포하는 방법은 슬러리법을 이용하였다. 또한, 형광막(2084)의 내면측에는 메탈백(2085)을 설치하였다. 메탈백(2085)은,형광막 제작후, 형광막의 내면측 표면의 평활화 처리(통상 필밍이라고 불린다)를 행하여, 그 후 A1을 진공 증착함으로써 제작하였다. 상술의 봉하기를 행할 때, 컬러의 경우에는 각 색형광체와 전자 방출소자를 대응시켜야 하므로, 충분한 위치 정렬을 행하였다.

이상과 같이하여 완성한 엔벨로프(2088)를 배기관(도면에 미도시)을 통하여, 자기부상형 터보 모레큘러 펌프로 배기된 진공 장치와 접속하였다.

그 후, 엔벨로프(2088)내를 1.3×10^-4Pa까지 배기하였다.

[포밍공정]

용기 외부단자Dox1 내지 Doxm(m= 2000)와 Doy1 내지 Doyn(n=1100)를 통하여 전자 방출소자(2074)의 전극(2002), (2003) 사이에 전압을 인가하여, 전자 방출부(2005)를, 도전성 박막(2004)을 통전 처리(포밍처리)함으로써 작성하였다.

포밍처리의 전압 파형을 도 36B에 도시한다. 도 36B에서 T1 및 T2는 전압 파형의 펄스 폭과 펄스 간격이고, 본 실시예에서는 T1을 1msec, T2을 10msec로 하고, 파고치(포밍 시의 피크 전압)는 0.1V 스텝으로 승압하고, 포밍처리를 행하였다. 또, 포밍처리 중은, 동시에 0.1V의 전압으로, T2 사이에 저항 측정 펄스를 삽입하여, 저항을 측정하였다. 또한 포밍처리의 종료는, 저항 측정 펄스에서의 측정치가, 약 1MΩ 이상이 됐을 때로 하고, 동시에 소자로의 전압 인가를 종료하였다. 각각의 소자 포밍 전압VF는 10.0V이었다.

이와 같이 작성된 전자 방출부(5)는, 팔라듐 원소를 주성분으로 하는 미립자가 분산 배치된 상태가 되고, 그 미립자의 평균 입경은 3nm이었다.

다음으로, 진공 장치를 경유하고, 엔벨로프(2088)내에 벤조니트릴을 6.6× 10^-4Pa 도입하였다.

용기 외부단자Dox1 내지 Doxm(m=2000)를 공통으로, Doy1 내지 Doyn (n= 1100)에 순차적으로 전원(도면에 미도시)을 접속하여, 대응하는 전자 방출소자(2074)의 전극(2002), (2003) 사이에 전압을 인가하고 활성화공정을 행하였다.

활성화공정에서의 전압 인가 조건은, 파고치는 ±10V, 펄스 폭0.1msec, 펄스 간격 5msec의 양극의 삼각파(도 36B)를 이용하였다. 그 후, 파고치는 ±10V에서 ±16V까지 3.3mV/sec에서 서서히 전압을 증가시켜, ±16V에 달하였을 때에 전압 인가를 종료하였다.

그 후, 엔벨로프(2088)내의 벤조니트릴을 배기하였다.

마지막으로 안정화 공정으로서, 약1.33×10^-4Pa의 압력으로, 150℃ 10시간 베이킹한 후, 도시되지 않는 배기관을 가스 버너로 가열함으로써 용착하여 엔벨로프(2088) 밀봉을 행하였다.

이상과 같이 완성한 본 발명의 화상 형성장치에 있어서, 각 전자 방출소자에는, 용기 외부단자Dox1 내지 Doxm(m=2000), 단자Doy1 내지 Doyn(n=1100)를 통하여, 주사신호 및 변조신호를 도시되지 않는 신호 발생수단에서 각각 인가함으로써, 전자 방출시키고 고전압 단자Hv를 통해, 메탈백(2085)에 10kV의 고전압을 인가하여,전자빔을 가속하여, 형광막(2084)에 충돌시켜, 여기·발광시키는 것으로 화상을 표시하였다.

화상 표시중, 각 전자 방출소자의 방출전류Ie의 변동(분산σ/평균R)은 8%였다.

이상과 같이, 대면적 전자원 기판의 제작에 있어서도, 전자 방출소자에 손상주지 않고 컨디셔닝 공정을 실시할 수 있으며, 화상 형성 시의 방전을 억제할 수 있고, 또한 균일한 특성을 갖는 전자원 기판을 제공할 수 있었다.

(실시예 2)

본 실시예는, 본 발명에 의한 컨디셔닝 공정을 포밍후에 행하여 전자원 기판을 제작한 예이다.

본 실시예도, 화상 형성장치를 제작한 예이다.

본 실시예의 전자원 기판에는, X방향 배선상에 720개, Y방향 배선상에 240개의 전자 방출소자를 형성하였다. 또한, 전자원 기판은 X방향에서 200mm, Y방향에서 150mm의 크기이다.

전자원 기판의 구성, 제법은 컨디셔닝 공정까지 실시예 1과 동일 방법으로 행하였다.

[제 1 컨디셔닝 공정]

본 실시예에 있어서의 전자원 기판에, 제 1 컨디셔닝 공정을 행하였다. 고전압 인가용 전극은, X방향이 200mm, Y방향이 150mm인 것을 이용하였다. 본 공정에서는, 고전압 인가용 전극과 전자원 기판을 대향하는 위치에 30분간 유지하였다.기타, 제한 저항치(MΩ), 고전압 인가용 전극에 인가한 전압(10kV), 고전압 인가용 전극과 전자원 기판의 거리(2mm)등, 실시예 1과 동일 방법으로 행하였다.

이 때, 고전압 인가용 전극과 전자원 기판이 형성하는 컨덴서에 저장된 에너지Vcon은 6.6×10^-3J 이다. 이것은 전술한 도전성 박막이 방전시에 파괴되는 에너지 Eth 이하이다.

본 공정에서는, 1회의 방전이 관측되었다. 본 공정 전에 각 소자의 저항은 300Ω 정도이지만, 본 공정 후에 각 소자의 저항에 큰 차는 측정되지 않았다.

[포밍공정]

이상과 같이하여 제작한 전자원 기판은 도 37의 장치내에 설치하여, 진공 장치(2055)의 내부를 배기하여 포밍을 행한다. 이 때, 도 25에 도시한 바와 같이, Y방향 배선(2073)을 공통 전극(2141)에 접속하여, X방향 배선(2072) 내의 하나에 접속된 소자에 전원(2142)에 의해서, 동시에 전압 펄스를 인가하여 포밍을 행하였다. 펄스 형상이나, 처리 종료의 판정 등의 조건은, 실시예 1과 동일 방법으로 행하였다. 각 X방향 배선(2072)에 대하여, 순차적으로 동일 조작을 행하고, 모든 소자에 대하여 포밍을 행하였다. 포밍 전압VF는 5.0V 이었다.

다음으로, 진공 장치(2055)내에 벤조니트릴을 6.6×10^-4Pa에서 도입하여, 활성화를 행하였다.

포밍공정과 같이, 도 25에 도시한 바와 같이, Y방향 배선(2073)을 공통 전극(2141)에 접속하여, X방향 배선(2072) 내의 하나에 접속된 소자에 전원(2142)에 의해서, 동시에 전압 펄스를 인가하고, 활성화를 행하였다. 전압 인가 조건은, 파고치 ±5V, 펄스 폭 0.1msec, 펄스 간격 5msec의 양극 삼각파(도 36B)를 이용하였다. 그 후, 파고치는 ±5V에서 ±14V까지 3.3mV/sec에서 서서히 전압을 증가시켜, ±14V에 달했을 때에 전압 인가를 종료하였다. 각 X방향 배선(2072)에 대하여, 순차적으로 동일 조작을 행하고, 모든 소자에 대하여 활성화를 행하였다.

그 후, 진공 장치(2055)내의 벤조니트릴을 배기하였다.

마지막으로 안정화 공정으로서, 약1.33±10^-4Pa의 압력으로, 150℃에서 10시간 베이킹을 행하였다.

이상과 같이 제작한 전자원 기판의 3mm 상측에 설치한 애노드 전극(2054)에 고전압 전원보다 10kV의 전압을 인가하여, 전자원 기판상의 소자를 구동하였다. 여기서, 이용한 애노드 전극은, 투명 전극을 형성한 유리 기판 상에 단색의 형광막 및 메탈백을 전면에 설치한 것을 이용하였다.

포밍공정과 같이, 도 25에 도시한 바와 같이, Y방향 배선(2073)을 공통 전극(2141)에 접속하여, X방향 배선(2072) 내의 하나에 접속된 소자에 전원(2142)에 의해서, 동시에 전압 펄스를 인가하여 소자 구동을 행하였다. 전압 파형을 도 36A에 도시한다. 도 36A중, T1 및 T2는 전압 파형의 펄스폭과 펄스 간격이고, 본 실시예로서는 T1을 16.7msec, T2를 1msec로 하고, 파고치는 15V에서 행하였다.

이 때, 전자원 기판의 일부에서 DC적인 미소 발광을 볼 수 있었다. 이러한, 미소 발광은 나중의 구동중에 소자 열화를 수반하는 방전에 이르는 경우가 있으므로, 컨디셔닝 공정을 다시 행하기로 했다.

[제 2 컨디셔닝 공정]

본 컨디셔닝 공정은, 도 28 및 도 29에 도시하였던 것과 같은 구성의 전계 인가 장치에 의해 실시하였다.

우선, 전자원 기판(2071)에 대하여, 상하배선의 단부에 두께 500μm, 폭 5 mm의 인듐 시트(2014)를 압착하여, 모든 배선을 공통으로 접지하여, 메카니컬 스테이지(2013)상에 고정하였다. 고전압 인가용 전극(2011)은 X, Y방향이 함께 1mm인 것을 이용하였다. 이 때, 전자원 기판과 대향하는 면적은 1×10^-6㎡이다. 고전압 인가용 전극(2011)은 5MΩ의 제한 저항(2012)을 통해 고전압 전원에 접속하였다. 이 후, 메카니컬 스테이지(2013)를 Z방향으로 이동하여, 고전압 인가용 전극(2011)과의 거리가 2mm가 되도록 하였다. 또한, 고전압 전원(2015)에 의해, 고전압 인가용 전극(2011)에 12kV의 DC 전압을 인가하였다.

이 때, 고전압 인가용 전극(2011)과 전자원 기판(2071)이 형성하는 컨덴서에 저장된 에너지Econ은 3.2×10^-7J이다. 이것은 전술한 도전성 박막이 방전시에 파괴되는 에너지 Eth 이하이다.

메카니컬 스테이지(2013)는 X방향으로 10mm/min로 이동하고 고전압 인가용 전극(2011)은 100mm/min로 Y방향으로 10mm 폭으로 반복 왕복 이동시켰다. 이 때, 전술한 미소 발광이 관찰된 영역이 고전압 인가용 전극(11) 아래를 통과하도록 이동하였다.

고전압 인가용 전극(2011)과 전자원 기판(2071) 사이에 흐르는 전류를 제한 저항(2012)의 양단의 전압으로 측정하였다. 본 공정에서는, 전자원 기판 사이에 10μA 이상 흐르는 방전 현상이 1회 관측되었다.

그 후, 고전압 전원을 OFF로 하여, 장치로부터 전자원 기판(2071)을 제거, 인듐 시트(2014)를 전자원 기판(71)으로부터 제거하였다.

다시 전자원 기판(2071)을 도 27의 장치내에 설치하고, 본 컨디셔닝 공정 전과 동일 방법으로, 전자원 기판상의 소자를 구동하였다. 조금전에 관측된 미소 발광은 보이지 않게 되어 있었다. 또한, 전자 방출소자의 방출전류에 변화는 없었다.

이상과 같이, 포밍 후의 공정에서도 전자원 기판상의 전자 방출소자에 손상을 주지 않고 컨디셔닝 공정을 행할 수 있었다. 이에 따라, 제작한 전자원 기판을 효율적으로 제공할 수 있었다.

(실시예 3)

본 실시예는, 복수의 고전압 인가용 전극을 이용하여 컨디셔닝 공정을 행한 예이다. 전자원 기판의 구성, 제법은 컨디셔닝 공정까지 실시예 1과 동일 방법으로 행하였다. 컨디셔닝 공정으로 이용한 고전압 인가용 전극은 실시예 1로 이용한 것과 동일 형상의 전극을 10개 이용하였다. 각 전극은, X방향으로 10mm 간격으로 배치하였다. 각 전극은 각각 제한 저항(5MΩ)을 통해서 고전압 전원에 접속한 것 외에, 각 고전압 인가용 전극에 인가한 전압(10kV), 각고전압 인가용 전극과 전자원 기판의 거리(2mm) 등, 실시예 1과 동일 방법으로 행하였다. 또한, 메카니컬 스테이지의 이동도 실시예 1과 동일 방법으로 행하였지만, 전자원 기판의 임의의 점이 적어도 어느 하나의 고전압 인가용 전극 아래를 통과하는 데 필요한 시간은 약 10분이었다. 본 공정에서는, 3회의 방전이 관측되어 실시예 1과 마찬가지의 효과가 얻어졌다.

이와같이, 복수의 고전압 인가용 전극을 이용함으로써, 컨디셔닝 공정을 단시간에 행할 수 있었다.

(실시예 4)

본 실시예에서는, 컨디셔닝 공정중에, 전자원 기판과, 그 전자원 기판과 대향하는 전극 사이에, 전구전류가 흐르도록 전압을 제어하였다.

이 수법에 의해, 순간적으로 생기는 방전을 생기지 않게 하고, 전압인가를 행할 수 있었다.

제 3 실시예

이하, 본 발명이 바람직한 실시예를, 구체적인 데이터와 함께 설명한다. 또, 이하의 설명에 있어서는, 제조 도중의 리어 플레이트, 즉「전극이 형성된 기판」 등도 편의상, 전부 리어 플레이트로 총칭한다.

(실시예 1)

본 발명의 화상 표시장치의 제조방법의 공정 흐름을 도 46을 이용하여 간단히 설명한다.

우선, 리어 플레이트(전극이 형성된 기판)를 진공챔버로 세트하여, 진공 배기후, 본 발명의 특징인 리어 플레이트에 고전압을 인가하는 공정을 행한다(스텝S101). 이 리어 플레이트에는 소자 전극, 배선은 형성되어 있지만, 전자 방출소자는 아직 형성되어 있지 않다. 본 예에 있어서, 이 공정은, 봉하기 패널화 전 프로세스에 있어서, 전 처리로서 음극플레이트에 고전압을 인가하는 공정이고, 전자빔원 완성전의 전극이 형성된 리어 플레이트용 기판에 대하여 행하는 것이다. 자세히는 후술한다. 이 공정은, 진공중 또는 기체속에서 행할 수 있다.

특히, 이 공정에서는, 전극이 형성된 기판은, 대향하는 전극부 더미 페이스 플레이트와의 사이에 고전압을 인가되는 것이 바람직하며, 또한, 전자 방출소자에의 급전용 배선을 구비하고, 그 배선을 한쪽의 전극으로서, 더미 페이스 플레이트를 다른 한쪽 전극으로서 고전압을 인가하는 것이 바람직하다. 예를 들면, 전극이 형성된 기판은, 복수의 전자 방출소자를 매트릭스 배선하기 위한 급전용의 복수의 행방향 배선과 복수의 열방향 배선을 구비하고, 행방향 배선과 열방향 배선 모두를 공통으로 하는 경우에는, 그것을 한쪽 전극, 더미 페이스 플레이트를 다른 한쪽 전극으로서 고전압을 인가한다. 이 고전압은 저전압에서 서서히 승압해 가는 직류, 저전압에서 서서히 승압해 가는 교류, 저전압에서 서서히 승압해 가는 펄스 전압 등이 이용된다.

이 공정에 관해서 상세한 것은 후술한다.

다음에, 상기 리어 플레이트에 전자 방출소자를 형성한다(스텝 S102). 본예의 전자 방출소자로서는, 표면전도형 방출소자를 이용하였다. 상세한 것은 후술한다.

다음에, 상기 리어 플레이트, 측벽, 형광체를 포함하는 페이스 플레이트,내(耐)대기압 구조용 스페이서 등으로 구성되는 기밀 용기를 조립한다(스텝 S103). 조립하여 방법에 관한 상세는 후술한다.

다음으로, 기밀 용기 내부를 배기관을 통해서 1.3×10^-4Pa 정도의 진공에 배기한다(스텝 S104). 배기방법에 대한 상세는 후술한다.

계속해서, 표면전도형 방출소자를 동작시키기 위해서 필요한 전자원 프로세스를 행한다(스텝 S105). 구체적으로는, 전자무늬꼬치부를 형성하기 위한 통전 포밍정도, 전자 방출 특성의 개선을 위한 통전 활성화공정이다. 이에 대해 상세한 것은 후술한다.

마지막으로 배기관을 완전히 봉한다(스텝 S106).

본 발명의 특징인 리어 플레이트에 고전압을 인가하는 공정의 목적으로서는 다음의 두 가지를 들 수 있다.

첫째, 중대한 결함품을 재빠르게 발견하여, 제품 수율을 향상시키는 것이다.

종래의 제법에서는, 화상 표시와 동등한 고전압을 인가하는 것은, 전자원 프로세스를 거친 최종 단계였다. 이에 대하여 고전압을 인가하는 공정을 보다 전에 가지고 오는 것으로, 고전압 인가불가인 결함품을 발견하여, 그 후의 프로세스를 중단할 수 있다. 고전압 인가불가란, 리어 플레이트 상에 먼지 부착이나 형상적 결함 등의 이유로 방전이 연속적으로 빈발하여, 내압 향상을 볼 수 없는 상태를 생각할 수 있다.

둘째, 소위 컨디셔닝 효과에 의해, 리어 플레이트에 기인하는 방전원을 제거하여, 절연 내압, 방전 내압의 향상을 도모하는 것이다.

도 47의 모식도를 이용하여, 컨디셔닝 효과에 관해서 설명한다.

도 47에 있어서, 횡축은 방전 횟수, 종축은 그 때의 방전 전압이다. 방전 횟수와 함께 방전 전압은 상승하여 내압이 향상하는 것을 알 수 있다.

이와 같이 방전을 중첩함으로써 내압이 향상하는 것을 일반적으로 컨디셔닝 효과라 부르고 있다. 컨디셔닝 효과를 가져오는 요인으로서는, 흡착 가스나 부착물 제거, 미소 돌기의 평활화에 의한 전계 방출전자 전류의 감소, 열융해에 의한 표면 형상 개선 등이 있으나, 상세한 것은 현재도 불분명하다.

또한, 진공방전의 원인은 대부분이 음극측에 있으므로, 본예의 화상 형성장치에 있어서 음극이 되는 리어 플레이트에 대하여, 상기한 바와 같이 수율 향상과 컨디셔닝을 목적으로 고전압을 인가하는 공정을 행하는 것은, 매우 효과적이다.

표면전도형 방출소자를 이용한 화상 형성장치에 있어서도, 이 컨디쇼닝 효과는 볼 수 있다. 그러나 상술된 바와 같이, 방전에 의한 표면전도형 방출소자로의 손상이 크고, 방전 부분 주변의 소자가 현저히 열화하는 문제 때문에, 종래는 실시할 수 없었다.

한편, 본 발명에 따르면, 컨디셔닝 효과에 의해 방전 내압을 향상시키고 동시에 소자 손상없는, 즉 표시 화상으로의 영향이 전혀 없는 방법을 제공할 수 있다.

소자 손상없는 콘디셔닝을 실현할 수 있던 이유를 다음과 같이 생각할 수 있다.

즉, 고전압을 인가하는 공정에서는, 표면전도형 방출소자가 아직 형성되어 있지 않고, 컨디셔닝에 따른 방전에 의한 손상은 일 배선 및 소자 전극에 한정된다. 그 손상이 전기적 특성에 영향을 주지 않는 정도이므로, 그 후 형성되는 표면전도형 방출소자로의 영향은 나타나지 않고, 따라서 표시 화상으로의 영향은 전혀 없다. 실제, 발명자들이 컨디셔닝 공정 후 리어 플레이트를 관찰한 바, 방전 부분 근방의 배선 및 소자 전극에 약간의 변형 또는 이지러짐이 발생했으나, 전기적 특성 결함(단선, 쇼트 등)은 확인되지 않았다.

이상과 같이 본 발명의 최대 특징은 공정 순서에 있다. 진공 용기를 형성하기 전, 즉 전자원 소자 형성전에, 리어 플레이트에 고전압을 인가하여, 전자원 특성에 영향을 주지않고 화상 형성장치의 방전 내압을 향상시키는 데 있다.

다음으로, 본 발명의 특징인 리어 플레이트에 고전압을 인가하는 공정에 대해서 구체적으로 설명한다.

도 48에 본예의 개략 구성을 나타낸다. 우선, 리어 플레이트(3015), 대향 전극인 더미 페이스 플레이트(3104), 갭 유지용 더미 프레임(3305)을 도 48과 같이 지그(jig)(3306)로 세트한다. 본 예에 이용한 더미 페이스 플레이트(3304)는, 실제 페이스 플레이트와 같은 면적의 유리판(판두께 6mm)에, 표시 화면과 동일 크기의 ITO 투명 전극(3108)을 도포한 것이며, 도시되지 않는 고전압 인가용의 추출 배선이 설치되어 있다.

더미 프레임(3305)은, 실제 화상 형성장치를 조립할 때의 프레임 위치에 배치되며, 그 두께는 리어 플레이트(3015)와 더미 페이스 플레이트(3304) 사이의 갭을 결정한다(본 예에서는 2mm).

리어 플레이트(3015) 상의 복수의 행방향 배선(3013) 및 복수의 열방향 배선(3014)은, 금속제 지그(3306)의 판 스프링 구조에 의해서, 진공챔버(3307)를 통과시켜 전부 GND 전위로 되어 있다.

이 지그를 진공챔버(3307)로 세트하여, 진공 배기후, 리어 플레이트에 고전압을 인가하는 공정을 행한다. 이 리어 플레이트에는 소자 전극, 배선은 형성되어 있지만, 전자 방출소자는 아직 형성되어 있지 않다. 소자 전극, 배선, 전자 방출소자의 형성방법은 후술한다.

본 예에서는, 진공 용기 안은, 1.3×10^-5Pa 정도의 진공으로 유지된다.

고전압 직류 전원 발생장치(3301)는, 전류 제한 저항(3302), 챔버에 부착된 도시되지 않는 전류 도입 단자, 더미 페이스 플레이트(3304)상의 도시되지 않는 고전압추출 배선을 통해 ITO 투명 전극(3308)에 접속된다.

도 49는, 시간에 대한 인가 전압과 방전 횟수를 도시하는 모식도이다.

인가 전압은 직류 전압이고, 도면과 같이 4kV∼12kV까지 500V/5분의 비율로 승압하여, 12V로 15분간 유지하였다. 본 예로서는 일정레이트로 승압하였지만, 계단형으로 승압해도 좋다.

방전은 4kV를 조금 넘은 곳에서 관찰되기 시작하여, 10kV 부근까지 증가하지만, 그 후 감소되어 12kV로 유지하면, 곧 0이 된다. 이것은, 전술의 컨디셔닝 효과에 의한 것이다.

또한 상기 전압과 승압레이트, 유지 시간 등은, 본 발명의 화상 표시장치에 바람직한 값이고, 설계가 변하면 조건을 적절하게 변경하는 것이 바람직하다. 단지, 그 경우라도 화상 표시에 필요한 가속 전압 이상의 전압에 있어서, 방전이 관찰되지 않게 되어 충분히 시간이 경과할 때까지 유지할 필요가 있다.

이러한 공정을 거쳐 제조된 화상 표시장치에 의해, 방전이 없는 양호한 표시 화상을 얻을 수 있었다.

(1) 화상 표시장치의 개요

다음으로, 본 발명을 적용한 화상 표시장치의 표시 패널의 구성과 제조방법에 관해서, 구체적인 예를 도시하고 설명한다.

도 51는, 실시예에 이용한 표시 패널의 사시도이고, 내부구조를 나타내기 위해서 패널의 일부를 절개하여 보이고 있다.

도면 중, (3015)은 리어 플레이트, (3016)는 측벽, (3017)은 페이스 플레이트이고, (3015)∼(3017)에 의해 표시 패널의 내부를 진공으로 유지하기 위한 기밀 용기를 형성하고 기밀 용기를 조립하는 데 있어서는, 각부재의 접합부에 충분한 강도와 기밀성을 유지시키기 위해서 봉하기 할 필요가 있지만, 예를 들면 플리트 글라스를 접합부에 도포하여, 대기 중 또는 질소 분위기에서, 400∼500℃ 10분 이상 소성함으로써 봉하기를 달성하였다. 기밀 용기 내부를 진공에 배기하는 방법에 대해서는 후술한다. 또한, 상기 기밀 용기의 내부는 1.3×10^-4Pa 정도의 진공으로 유지되므로, 대기압과 불의의 충격등에 의한 기밀 용기 파괴를 방지할 목적으로,내대기압 구조체로서, 스페이서(3020)가 설치되어 있다.

스페이서(3020)로서는, 기판(3011)상의 행방향 배선(3013) 및 열방향 배선(3014)과 페이스 플레이트(3017) 내면의 메탈백(3019) 사이에 인가되는 고전압에 견디는 만큼의 절연성을 갖을 필요가 있다. 또한 경우에 따라서는 스페이서(3020) 표면에 대한 대전을 방지할 목적으로, 진공 노출부분에 반도전성막을 설치해도 좋다.

여기서 설명되는 형태에 있어서는, 스페이서(3020) 형상은 얇은 판자형으로 하고, 행방향 배선(3013)에 평행하게 배치되어, 예를 들면 플리트 글라스를 접합부에 도포하여, 대기 중 또는 질소 분위기에서 400∼500°C에서 10분 이상 소성함으로써 고정하였다.

리어 플레이트(3015)에는, 기판(3011)이 고정되어 있지만, 상기 기판 상에는 냉음극 소자(3012)가 N×M개 형성되어 있다 (N, M은, 2이상 양의 정수이고, 목적으로 하는 표시 화소수에 따라서 적절히 설정된다. 예를 들면, 고품위 텔레비젼 표시를 목적으로 한 표시장치에 있어서는, N=3000, M=1000 이상의 수를 설정하는 것이 바람직하다.). 상기 N×M개의 냉음극 소자는, M개의 행방향 배선(3013)과 N개의 열방향 배선(3014)에 의해 단순 매트릭스 배선되어 있다. (3011)∼(3014)에 의해서 구성되는 부분을 멀티 전자빔원이라고 부른다.

다음으로, 냉음극 소자로서 표면전도형 방출소자(후술)을 기판 상에 배열하여 단순 매트릭스 배선한 멀티 전자빔원의 구조에 대해서 진술한다.

도 52에 도시된 것은, 도 51의 표시 패널에 이용한 멀티 전자빔원의 평면도이다. 기판(3011)상에는, 후술의 도 55로 도시하는 것과 동일한 표면전도형 방출소자가 배열되고, 이들 소자는 행방향 배선(3013)과 열방향 배선(3014)에 의해 단순 매트릭스형으로 배선되어 있다. 행방향 배선(3013)과 열방향 배선(3014)이 교차하는 부분에는, 전극 사이에 절연층(도면에 미도시)이 형성되어 있으며, 전기적인 절연이 유지되고 있다.

도 52의 B-B'에 따른 단면을, 도 53에 도시한다.

또, 이러한 구조의 멀티전자원는, 미리 기판 상에 행방향 배선 전극(3013), 열방향 배선 전극(3014), 전극간 절연층(도면에 미도시), 및 표면전도형 방출소자의 소자 전극과 도전성 박막을 형성한 후, 행방향 배선 전극(3013) 및 열방향 배선 전극(3014)을 통해 각 소자에 급전하여 통전 포밍처리와 통전 활성화 처리를 행함으로써 제조하였다.

본 예에 있어서는, 기밀 용기의 리어 플레이트(3015)에 멀티 전자빔원 기판(3011)을 고정하는 구성으로 하였지만, 멀티 전자빔원 기판(3011)이 충분한 강도를 갖는 것인 경우에는, 기밀 용기의 리어 플레이트로서 멀티 전자빔원 기판(3011) 자체를 이용하여도 좋다.

또한, 페이스 플레이트(3017) 하면에는, 형광막(3018)이 형성되어 있다.

본 예는 컬러 표시장치이므로, 형광막(3018)의 부분에는 CRT 분야에서 이용되는 빨강, 초록, 파랑의 3원색 형광체가 분할 도포되어 있다. 각 색의 형광체는, 예를 들면 도 61A에 도시한 바와 같이 스트라이프형으로 분할 도포되고, 형광체의 스트라이프 사이에는 흑색 도전체(3010)가 설치되어 있다. 흑색 도전체(3010)를설치하는 목적은, 전자빔의 조사 위치에 다소 어긋남이 있더라도 표시색에 어긋남 발생 방지, 외광 반사를 방지하고 표시 콘트라스트의 저하 방지, 전자빔에 의한 형광막의 차지 업 방지 등이다. 흑색 도전체(3010)에는, 흑연을 주성분으로서 이용하였지만, 상기한 목적에 적합한 것이면 이외의 재료를 이용하여도 좋다.

또한, 3원색의 형광체가 분할 도포하는 방법은 상기 도 61A에 도시한 스트라이프형 배열에 한정되는 것이 아니고, 예를 들면 도 61B에 도시한 바와 같은 델타형 배열이나, 그외의 배열(예를 들면 도 61C)이더라도 좋다.

또, 모노크롬의 표시 패널을 작성하는 경우에는, 단색의 형광체 재료를 형광막(30l8)에 이용하면 좋고, 또한 흑색도전 재료는 반드시 이용하지 않더라도 좋다.

또한, 형광막(3018)의 리어 플레이트측의 면에는, CRT 분야에서는 공지의 메탈백(3019)을 설치하고 있다. 메탈백(3019)을 설치한 목적은, 형광막(3018)이 발하는 빛의 일부를 경면 반사하여 빛 이용율을 향상시키는 것, 음이온의 충돌로부터 형광막(3018)을 보호하는 것, 전자빔가속 전압을 인가하기 위한 전극으로서 작용시키는 것, 형광막(3018)을 여기한 전자 도전로로서 작용시키는 것등이다. 메탈백(3019)은, 형광막(3018)을 페이스 플레이트 기판(3017)상에 형성한 후, 형광막 표면을 평활화 처리하여, 그 위에 A1을 진공 증착하는 방법으로 형성하였다. 또, 형광막(3018)에 저전압용의 형광체 재료를 이용한 경우에는, 메탈백(3019)은 이용하지 않는다.

또한, 본 예로서는 이용하지 않았지만, 가속 전압의 인가용이나 형광막의 도전성향상을 목적으로서, 페이스 플레이트 기판(3017)과 형광막(3018) 사이에, 예를들면 ITO를 재료로 하는 투명 전극을 설치하더라도 좋다.

또한, Dx1∼Dxm 및 Dy1∼Dyn 및 Hv는, 해당 표시 패널과 도시되지 않는 전기 회로를 전기적으로 접속하기 위해서 설치한 기밀 구조의 전기 접속용 단자이다. Dx1∼Dxm은 멀티 전자빔원의 행방향 배선(3013)과, Dy1∼Dyn은 멀티 전자빔원의 열방향 배선(3014)과, Hv는 페이스 플레이트의 메탈백(3019)과 전기적으로 접속하고 있다.

또한, 기밀 용기 내부를 진공에 배기하기 위해서는, 기밀 용기를 조립한 후, 도시되지 않는 배기관과 진공 펌프를 접속하고, 기밀 용기 내를 1.3×10^-5Pa 정도의 진공도까지 배기한다. 그 후, 배기관을 밀봉하지만, 기밀 용기내의 진공도를 유지하기 위해서, 밀봉 직전 또는 밀봉 후에 기밀 용기내의 소정의 위치에 겟터막(도면에 미도시)을 형성한다. 겟터막은, 예를 들면 Ba를 주성분으로 하는 겟터 재료를 히터 또는 고주파 가열로 가열하여 증착하여 형성한 막이고, 그 겟터막의 흡착 작용에 의해 기밀 용기내는 1.3×10^-3pa∼1.3×10^-5pa의 진공도로 유지된다.

이상 설명한 표시 패널을 이용한 화상 표시장치는, 용기 외부단자Dx1 내지 Dxm, Dy1 내지 Dyn을 통하여 각 냉음극 소자(3012)에 전압을 인가하면, 각 냉음극 소자(3012)로부터 전자가 방출된다. 그것과 동시에 메탈백(3019)에 용기 외부단자Hv를 통하여 수백V 내지 수kV의 고전압을 인가하여, 상기 방출된 전자를 가속하여, 페이스 플레이트(3017)의 내면에 충돌시킨다. 이에 따라, 형광막(3018)을 하는 각 색의 형광체가 여기되어 발광하여, 화상이 표시된다.

통상, 냉음극 소자인 본 발명의 표면전도형 방출소자로의 (3012)에 대한 인가 전압은 12∼16V정도, 메탈백(3019)과 냉음극 소자(3012)와의 거리d는 0.1mm에서 8mm 정도, 메탈백(3019)과 냉음극 소자(3012) 사이의 전압 0.1kV에서 10kV 정도이다.

이상, 본 발명의 실시예의 표시 패널의 기본 구성과 제법 및 화상 표시장치의 개요를 설명하였다.

(2) 멀티 전자빔원의 제조방법

다음으로, 상기예의 표시 패널에 이용한 멀티 전자빔원의 제조방법에 관해서 설명한다. 본 발명의 화상 표시장치에 이용하는 멀티 전자빔원은, 냉음극 소자를 단순 매트릭스 배선한 전자원이면, 냉음극 소자의 재료나 형상 또는 제법에 제한은 없다. 따라서, 예를 들면 표면전도형 방출소자나 FE형, 또는 MIM형 등의 냉음극 소자를 이용할 수 있다.

단지, 표시 화면이 크고 더불어 저렴한 표시장치를 구할 수 있는 상황에서는, 이들 냉음극 소자의 중에서도 표면전도형 방출소자가 특히 바람직하다. 즉, FE형으로서는 에미터콘과 게이트 전극의 상대 위치나 형상이 전자 방출 특성을 크게 좌우하므로, 상당한 고정밀도 제조 기술을 필요로 하지만, 이것은 대면적화나 제조 비용의 저감을 달성하기 위해서는 불리한 요인이 된다. 또한, MIM형에서는, 절연층과 상전극의 막 두께를 얇게, 동시에 균일하게 할 필요가 있지만, 이것도 대면적화나 제조 비용의 저감을 달성하기 위해서는 불리한 요인이 된다. 그 점에 있어서, 표면전도형 방출소자는, 비교적 제조방법이 단순하므로, 대면적화나 제조 비용의 저감이 용이하다.

또한, 본 발명자들은, 표면전도형 방출소자의 중에서도, 전자 방출부 또는 그주변부를 미립자막으로부터 형성한 것이 특히 전자 방출 특성에 우수하여, 더구나 제조를 용이하게 행할 수 있는 것을 발견하고 있다. 따라서, 고휘도로 대화면의 화상 표시장치의 멀티 전자빔원에 이용하기 위해서는, 가장 적합하다고 말할 수 있다. 그래서, 상기예의 표시 패널에 있어서는, 전자 방출부 또는 그 주변부를 미립자막으로부터 형성한 표면전도형 방출소자를 이용하였다. 그래서, 우선 바람직한 표면전도형 방출소자에 관해서 기본적인 구성과 제법 및 특성을 설명하여, 그 후에 다수의 소자를 단순 매트릭스 배선한 멀티 전자빔원의 구조에 대해서 진술한다.

(표면전도형 방출소자가 바람직한 소자 구성과 제법)

전자 방출부 또는 그 주변부를 미립자막으로부터 형성하는 표면전도형 방출소자의 대표적인 구성에는, 평면형과 수직형 2 종류를 들 수 있다.

(평면형 표면전도형 방출소자)

우선 최초에, 평면형의 표면전도형 방출소자의 소자 구성과 제법에 대해 설명한다.

도 55에 도시된 것은, 평면형 표면전도형 방출소자의 구성을 설명하기 위한 평면도(55A) 및 단면도(55B)이다. 도면 중, (3101)은 기판, (3102)과 (3103)는 소자 전극, (3104)은 도전성 박막, (3105)는 통전 포밍처리에 의해 형성한 전자 방출부, (3113)는 통전 활성화 처리에 의해 형성한 박막이다.

기판(3101)으로서는, 예를 들면, 석영 유리나 청판 유리를 비롯한 각종 유리 기판이나, 알루미늄을 비롯한 각종 세라믹 기판, 또는 상술의 각종 기판 상에 예를 들면 SiO₂을 재료로 하는 절연층을 적층한 기판등을 이용할 수 있다.

또한, 기판(3101)상에 기판면과 평행하게 대향하여 설치된 소자 전극(3102)과 (3103)는, 도전성을 갖는 재료에 의해서 형성되어 있다. 예를 들면, Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag 등을 비롯한 금속 또는 이들 금속 합금, 또는 In₂O₃-SnO₂를 비롯한 금속 산화물, 폴리실리콘 등의 반도체 등에서 적절하게 재료를 선택하여 이용하면 좋다. 전극을 형성하기 위해서는, 예를 들면 진공 증착 등의 제막 기술과 포토리소그래피, 에칭 등의 패터닝 기술을 조합하여 이용하면 용이하게 형성할 수 있지만, 그외의 방법(예를 들면 인쇄 기술)을 이용하여 형성하더라도 지장없다.

소자 전극(3102)과 (3103)의 형상은, 해당 전자 방출소자의 응용목적에 맞춰 적절하게 설계된다. 일반적으로는, 전극 간격L은 통상은 수십nm에서 수백μm의 범위에서 적당한 수치를 선택하여 설계되지만, 특히 표시장치에 응용하기 위해서 바람직한 것은 수μm∼수십μm의 범위이다.

또한, 소자 전극의 두께d에 대해서는, 통상은 수십nm에서 수μm의 범위에서 적당한 수치가 선택된다.

또한, 도전성 박막(3104)의 부분에는, 미립자막을 이용한다. 여기서 진술한 미립자막은, 구성 요소로서 다수 미립자를 포함한 막(섬 형상의 집합체도 포함한다)인 것을 가리킨다. 미립자막을 미시적으로 조사하면, 통상은, 각각 미립자가 이격하여 배치된 구조, 또는 미립자가 상호 인접한 구조, 또는 미립자가 상호 중첩한 구조가 관측된다.

미립자막에 이용한 미립자 입경은, 수nm∼수백nm의 범위에 포함되는 것이지만, 특히 바람직한 것은 1nm∼20nm의 범위인 것이다. 또한, 미립자막의 막 두께는, 이하에 진술하는 것 같은 여러가지 조건을 고려하여 적절히 설정된다. 즉, 소자 전극(3102)또는 (3103)과 전기적으로 양호하게 접속하는 데 필요한 조건, 후술하는 통전 포밍을 양호하게 행하는 데 필요한 조건, 미립자막 자신의 전기 저항을 후술하는 적절한 값으로 하기 위해서 필요한 조건, 등이다. 구체적으로는, 수nm에서 수백nm의 범위의 안에서 설정하나, 특히 바람직한 것은 1nm∼50nm의 사이이다.

또한, 미립자막을 형성하는 데 이용될 수 있는 재료로서는, 예를 들면, Pd, Pt, Ru, Ag, Au, Ti, ln, Cu, Cr, Fe, Zn, Sn, Ta, W, Pb, 등을 비롯한 금속, PdO, SnO₂, In₂O₃, PbO, Sb₂O₃등을 비롯한 산화물, HfB₂, ZrB₂, LaB₆, CeB₆, YB₄, GdB₄등을 비롯한 붕화물, TiC, ZrC, HfC, TaC, SiC, WC 등을 비롯한 탄화물, TiN, ZrN, HfN 등을 비롯한 질화물, Si, Ge 등을 비롯한 반도체, 카본 등을 들 수 있으며, 이들 중에서 적절하게 선택된다.

이상 진술한 바와 같이, 도전성 박막(3104)을 미립자막으로 형성하였지만, 그 시트 저항치에 대해서는, 10³∼10⁷Ω/□의 범위에 포함되도록 설정하다.

또, 도전성 박막(3104)과 소자 전극(3102) 및 (3103)은, 전기적으로 양호하게 접속되는 것이 바람직하므로, 상호 일부가 중첩하는 구조를 하고 있다.

그 중첩 방법은, 도 55의 예에 있어서는, 아래로부터, 기판, 소자 전극, 도전성 박막 순서로 적층하였지만, 경우에 따라서는 아래로부터 기판, 도전성 박막, 소자 전극 순서로 적층하더라도 지장없다.

또한, 전자 방출부(3105)는, 도전성 박막(3104)의 일부에 형성된 균열형의 부분이고, 전기적으로는 주위의 도전성 박막보다도 고저항인 성질을 갖고 있다. 균열은, 도전성 박막(3104)에 대하여, 후술하는 통전 포밍의 처리를 행함으로써 형성한다. 균열내에는, 수nm∼수십nm의 입경 미립자를 배치하는 경우가 있다. 또, 실제의 전자 방출부 위치나 형상을 정밀하고 동시에 정확하게 도시하는 것은 곤란하므로, 도 55에 있어서는 모식적으로 도시하였다.

또한, 박막(3113)은, 탄소 또는 탄소 화합물로 이루어지는 박막으로, 전자 방출부(3105) 및 그 근방을 피복하고 있다. 박막(3113)은, 통전 포밍처리 후에, 후술하는 통전 활성화 처리를 행함으로써 형성한다.

박막(3113)은, 단결정 그래파이트, 다결정 그래파이트, 비정질 카본중 어느 것, 또는 그 혼합물이며, 막 두께는 50nm 이하로 하나, 30nm 이하로 하는 것이 보다 바람직하다.

또, 실제 박막(31130의 위치나 형상을 정밀히 도시하는 것은 곤란한 모아, 도 55에 있어서는 모식적으로 도시하였다. 또한, 도 55A에 있어서는, 박막(3113)의 일부를 제거한 소자를 도시하였다.

이상, 바람직한 소자의 기본 구성을 진술하였지만, 본 예에 있어서는 이하와같은 소자를 이용하였다.

즉, 기판(3101)에는 청판 유리를 이용하여, 소자 전극(3102)과 (3103)에는 Ni 박막을 이용하였다. 소자 전극의 두께d는 100nm, 전극 간격L은 2μm으로 하였다. 미립자막의 주요 재료로서 Pd 또는 PdO를 이용하여, 미립자막의 두께는 약10nm, 폭W는 100μm으로 하였다.

다음으로, 바람직한 평면형의 표면전도형 방출소자의 제조방법에 관해서 설명한다.

도 54A∼도 54D는, 표면전도형 방출소자의 제조 공정을 설명하기 위한 단면도로, 각부재의 표기는 상기 도 10과 동일하다.

1) 우선, 도 54A에 도시한 바와 같이, 기판(3101)상에 소자 전극(3102) 및 3103을 형성한다.

형성하는 데 있어서는, 미리 기판(3101)을 세제, 순수, 유기 용매를 이용하여 충분히 세정후, 소자 전극의 재료를 피착시킨다(피착하는 방법은, 예를 들면 증착법이나 스퍼터법 등의 진공 성막 기술을 이용하면 좋다.). 그 후, 피착한 전극 재료를 포토리소그래피, 에칭 기술을 이용하여 패터닝하여, 도 54A에 도시한 한 쌍의 소자 전극(3102), (3103)을 형성한다.

2) 다음으로, 도 54B에 도시한 바와 같이, 도전성 박막(3104)을 형성한다.

형성하는 데 있어서는, 우선 도 54A 기판에 유기금속 용액을 도포하여 건조하여 가열 소성처리하여 미립자막을 성막한 후, 포토리소그래피, 에칭에 의해 소정의 형상으로 패터닝한다. 여기서, 유기금속 용액은, 도전성 박막에 이용하는 미립자의 재료를 주요 원소로 하는 유기금속 화합물의 용액인 (구체적으로는, 본 예로서는 주요 원소로서 Pd를 이용하였다. 또한, 본 예로서는 도포방법으로 디핑법을 이용하였지만, 그외의 예를 들면 스피너법이나 스프레이법을 이용하여도 좋다.).

또한, 미립자막으로 만들어지는 도전성 박막의 성막 방법로서는, 본 예로 이용한 유기금속 용액의 도포에 의한 방법 이외의, 예를 들면 진공 증착법이나 스퍼터법, 또는 화학적 기상 피착법등을 이용하는 경우도 있다.

3) 다음으로, 도 54C에 도시한 바와 같이, 포밍용 전원(3110)으로부터 소자 전극(3102)과 (3103) 사이에 적절한 전압을 인가하여, 통전 포밍처리를 행하여, 전자 방출부(3105)를 형성한다.

통전 포밍처리는, 미립자막으로 만들어진 도전성 박막(3104)에 통전을 행하여, 그 일부를 적당히 파괴, 변형, 또는 변질시켜서, 전자 방출을 행하는 데 바람직한 구조로 변화시키는 처리인 것이다. 미립자막으로 만들어진 도전성 박막중 전자 방출을 행하는 데 바람직한 구조로 변화한 부분(즉 전자 방출부(3105))에 있어서는, 박막에 적당한 균열이 형성되어 있다. 또, 전자 방출부(3105)가 형성되기 전과 비교하면, 형성된 후는 소자전극(3102)과 (3103) 사이에서 계측되는 전기 저항은 대폭 증가한다.

통전방법을 보다 자세히 설명하기 위해서, 도 56에 포밍용 전원(3110)으로부터 인가하는 적절한 전압 파형의 일례를 나타낸다. 미립자막으로 만들어진 도전성 박막을 포밍할 경우에는, 펄스형 전압이 바람직하며 본예의 경우에는 도 56에 도시한 바와 같이 펄스 폭T1의 삼각파 펄스를 펄스 간격T2으로 연속적으로 인가하였다.그 때, 삼각파 펄스 파고치Vpf를 순차적으로 승압하였다. 또한, 전자 방출부(3105)의 형성 상황을 모니터하기 위한 모니터 펄스Pm을 적절한 간격으로 삼각파 펄스 사이에 삽입하여, 그 때에 흐르는 전류를 전류계(3111)로 계측하였다. 본 예에 있어서는, 예를 들면 1.3×10^-3Pa 정도의 진공 분위기에서, 예를 들면 펄스 폭 T1을 1msec, 펄스 간격T2을 10msec로 하고, 파고치Vpf를 1펄스마다 0.1V씩 승압하였다. 그리고, 삼각파를 5펄스 인가할 때마다 1회 할인으로, 모니터 펄스Pm을 삽입하였다. 포밍처리에 악영향을 미치게 하는 일이 없도록, 모니터 펄스 전압Vpm은 0.1V로 설정하였다. 그리고, 소자 전극(3102)과 (3103) 사이의 전기 저항이 1×10⁶Ω가 된 단계, 즉 모니터 펄스 인가시에 전류계(3111)로 계측되는 전류가 1×10^-7A 이하가 된 단계에서, 포밍처리에 관계되는 통전을 종료했다.

상기 방법은, 본예의 표면전도형 방출소자에 관한 바람직한 방법으로, 예를 들면 미립자막의 재료와 막 두께, 또는 소자 전극 간격 L 등 표면전도형 방출소자의 설계를 변경한 경우에는, 그에 따라서 통전 조건을 적절하게 변경하는 것이 바람직하다.

4) 다음에, 도 54D에 도시한 바와 같이, 활성화용 전원(3112)으로부터 소자 전극(3102)과 (3103) 사이에 적절한 전압을 인가하여, 통전 활성화 처리를 행하여, 전자 방출 특성의 개선을 행한다.

통전 활성화 처리는, 상기 통전 포밍처리에 의해 형성된 전자 방출부(3105)에 적절한 조건으로 통전을 행하여, 그 근방에 탄소 또는 탄소 화합물을 피착시키는 처리인 것이다 (도면에 있어서는, 탄소 또는 탄소 화합물로 이루어지는 피착물을 부재(3113)로서 모식적으로 도시하였다.). 또, 통전 활성화 처리를 행함으로써, 행하기 전과 비교하여, 동일 인가 전압에 있어서의 방출전류를 전형적에는 100배 이상으로 증가시킬 수 있다.

구체적으로는, 1.3×10^-2∼1.3×10^-3Pa의 범위내의 진공 분위기에서, 전압 펄스를 정기적으로 인가함으로써, 진공 분위기중에 존재하는 유기 화합물을 기원으로 하는 탄소 또는 탄소 화합물을 피착시킨다. 피착물(3113)은, 단결정 그래파이트, 다결정 그래파이트, 비정질 카본 중 어느 하나, 또는 그 혼합물로, 막 두께는 50nm 이하, 보다 바람직하게는 30nm 이하인 통전방법을 보다 자세히 설명하기 위해서, 도 57A에, 활성화용 전원(3112)으로부터 인가하는 적절한 전압 파형의 일례를 나타낸다. 본 예에 있어서는, 일정전압의 구형파를 정기적으로 인가하여 통전 활성화 처리를 행하였지만, 구체적으로는, 구형파 전압Vac은 14V, 펄스 폭T3은 1msec, 펄스 간격T4은 10msec으로 하였다. 또, 상술의 통전 조건은 본예의 표면전도형 방출소자에 관한 바람직한 조건이며 표면전도형 방출소자의 설계를 변경한 경우에는, 그에 따라서 조건을 적절하게 변경하는 것이 바람직하다.

도 55D에 도시하는 (3114)는 그 표면전도형 방출소자에서 방출되는 방출전류Ie를 포착하기 위한 애노드 전극으로, 직류 고전압 전원(3115) 및 전류계(3116)가 접속되어 있는 (또, 기판(3101)을, 표시 패널의 속에 조립하고 나서 활성화 처리를 행할 경우에는, 표시 패널의 형광면을 애노드 전극(3114)으로서이용한다.). 활성화용 전원(3112)으로부터 전압을 인가하는 동안, 전류계(3116)로 방출전류Ie를 계측하여 통전 활성화 처리의 진행 상황을 모니터하여, 활성화용 전원(3112) 동작을 제어한다. 전류계(3116)로 계측된 방출전류Ie의 일례를 도 57B에 도시하지만, 활성화 전원(3112)으로부터 펄스 전압을 인가하기 시작하면, 시간의 경과와 함께 방출전류Ie는 증가하지만, 곧 포화하여 거의 증가하지 않게 된다. 이와 같이, 방출전류Ie가 거의 포화한 시점에서 활성화용 전원(3112)으로부터의 전압 인가를 정지하여, 통전 활성화 처리를 종료한다.

또, 상술의 통전 조건은, 본예의 표면전도형 방출소자에 관한 바람직한 조건이고, 표면전도형 방출소자의 설계를 변경한 경우에는, 그에 따라서 조건을 적절하게 변경하는 것이 바람직하다.

이상과 같이하여, 도 54E에 도시하는 평면형의 표면전도형방 출소자를 제조하였다.

(수직형 표면전도형 방출소자)

다음으로, 전자 방출부 또는 그 주변을 미립자막으로부터 형성한 표면전도형 방출소자의 또하나의 대표적인 구성, 즉 수직형 표면전도형 방출소자의 구성에 관해서 설명한다.

도 58는, 수직형의 기본 구성을 설명하기 위한 모식적인 단면도이고, 도면 중의 (3201)는 기판, (3202)과 (3203)는 소자 전극, (3206)은 단차 형성부재, (3204)는 미립자막을 이용한 도전성 박막, (3205)은 통전 포밍처리에 의해 형성한 전자 방출부, (3213)는 통전 활성화 처리에 의해 형성한 박막이다.

수직형이 상술한 평면형과 다른 점은, 소자 전극중의 한 쪽(3202)이 단차 형성부재(3206)상에 설치되어 있으며, 도전성 박막(3204)이 단차 형성부재(3206) 측면을 피복하고 있다는 점에 있다. 따라서, 도 55의 평면형에 있어서의 소자 전극 간격L은, 수직형에 있어서는 단차 형성부재(3206)의 단차 높이Ls로서 설정된다. 또, 기판(3201), 소자 전극(3202) 및 (3203), 미립자막을 이용한 도전성 박막(3204)에 대해서는, 상기 평면형의 설명 중에 열거한 재료를 마찬가지로 이용할 수 있다. 또한, 단차 형성부재(3206)에는, 예를 들면 SiO₂와 같은 전기적으로 절연성 재료를 이용한다.

다음으로, 수직형 표면전도형 방출소자의 제법에 관해서 설명한다. 도 59A∼도 59F는, 제조 공정을 설명하기 위한 단면도로, 각부재의 표기는 도 55와 동일하다.

1) 우선, 도 59A에 도시한 바와 같이, 기판(3201)상에 소자 전극(3203)을 형성한다.

2) 다음으로, 도 59B에 도시한 바와 같이, 단차 형성부재를 형성하기 위한 절연층을 적층한다. 절연층은, 예를 들면 SiO₂을 스퍼터법으로 적층하면 좋지만, 예를 들면 진공 증착법이나 인쇄법 등의 다른 성막 방법을 이용하여도 좋다.

3) 다음으로, 도 59C에 도시한 바와 같이, 절연층 위에 소자 전극(3202)을 형성한다.

4) 다음으로, 도 59D에 도시한 바와 같이, 절연층의 일부를, 예를 들면 에칭법을 이용하여 제거하여, 소자 전극(3203)을 노출시킨다.

5) 다음으로, 도 59E에 도시한 바와 같이, 미립자막을 이용한 도전성 박막(3204)을 형성한다. 형성하기 위해서는, 상기 평면형의 경우와 동일하게, 예를 들면 도포법 등의 성막 기술을 이용하면 좋다.

6) 다음으로, 상기 평면형의 경우와 동일하게, 통전 포밍처리를 행하여, 전자 방출부를 형성한다(도 54C를 이용하여 설명한 평면형의 통전 포밍처리와 동일 처리를 행하면 좋다.).

7) 다음으로, 상기 평면형의 경우와 동일하게, 통전 활성화 처리를 행하여, 전자 방출부 근방에 탄소 또는 탄소 화합물을 피착시킨다(도 54D를 이용하여 설명한 평면형의 통전 활성화 처리와 동일 처리를 행하면 좋다.).

이상과 같이하여, 도 59F에 도시하는 수직형 표면전도형 방출소자를 제조하였다.

(표시장치에 이용한 표면전도형 방출소자의 특성)

이상, 평면형과 수직형 표면전도형 방출소자에 관해서 소자 구성과 제법을 설명하였지만, 다음에 표시장치에 이용한 소자의 특성에 관해서 진술한다.

도 60에 표시장치에 이용한 소자 (방출전류Ie) 대 (소자 인가전압Vf) 특성, 및 (소자전류If) 대 (소자 인가전압Vf) 특성이 전형적인 예를 도시한다. 또, 방출전류Ie는 소자전류If에 비교하여 현저하게 작고, 동일 척도로 도시하는 것이 곤란하며, 이들 특성은 소자의 크기나 형상 등의 설계 파라미터를 변경함으로써 변화하는 것이므로, 2개의 그래프는 각각 임의 단위로 도시하였다.

표시장치에 이용한 소자는, 방출전류Ie에 대해 다음의 세 가지 특성을 갖고 있다.

첫째로, 어떤 전압(이것을 임계치 전압Vth라고 부른다) 이상의 크기의 전압을 소자에 인가하면 급격히 방출전류Ie가 증가하는 한편, 임계치 전압Vth 미만의 전압에서는 방출전류Ie는 거의 검출되지 않는다. 즉, 방출전류Ie에 관하여, 명확한 임계치 전압Vth를 갖은 비선형 소자이다.

둘째로, 방출전류Ie는 소자에 인가하는 전압Vf에 의존해서 변화하므로, 전압Vf에서 방출전류Ie 크기를 제어할 수 있다.

셋째로, 소자에 인가하는 전압Vf에 대하여 소자로부터 방출되는 전류Ie의 응답 속도가 빠르므로, 전압Vf를 인가하는 시간의 길이에 의해서 소자로부터 방출되는 전자의 전하량을 제어할 수 있다.

이상과 같은 특성을 갖기 위해서, 표면전도형 방출소자를 표시장치에 바람직하게 이용할 수 있었다. 예를 들면 다수의 소자를 표시 화면의 화소에 대응하여 설치한 표시장치에 있어서, 제 1 특성을 이용하면, 표시 화면을 순차적으로 주사하고 표시를 행할 수 있다.

즉, 구동중인 소자에는 원하는 발광 휘도에 따라서 임계치 전압Vth 이상의 전압을 적절하게 인가하여, 비선택 상태의 소자에는 임계치 전압Vth 미만의 전압을 인가한다. 구동하는 소자를 순차적으로 전환해 감으로써, 표시 화면을 순차적으로 주사하고 표시를 행할 수 있다.

또한, 제 2 특성이 또는 제 3 특성을 이용함으로써, 발광 휘도를 제어할 수있으므로, 화상표시를 행할 수 있다.

(실시예 2)

본 실시예 2가 실시예 1과 다른 점은, 인가 파형에 교류를 이용한다.

본 예에서는, 60Hz의 사인파 고전압을, 한쪽 피크치가 도 49와 같이 되도록 서서히 승압시켜 인가하였다.

교류는, 리어 플레이트에 양음의 양극성 전위를 제공하므로, 또한 1사이클마다 승압공정을 거치는 것으로, 보다 효과적으로 컨디셔닝 효과를 얻을 수 있다.

본 예로서는 인가 파형에 교류를 이용하였지만, 양음의 양극 직류를 교대로, 또는 두 번에 나눠 인가하더라도 좋다.

또한, 인가 파형에 펄스 전압, 보다 바람직하게는 인펄스 전압을 이용하여도 좋다. 이 경우, 표면전도형 방출소자로의 방전 시의 손상을 보다 작게 할 수 있다 효과가 있다.

이와 같이 하여 제조된 화상 표시장치에 의해, 방전이 없는 양호한 표시 화상을 얻을 할 수 있다.

(실시예 3)

본 실시예 3이 실시예 1과 다른 점은, 고전압을 인가할 때의 분위기이다. 실시예 1에서는 진공 분위기에서 행했으나, 본 예에서는 질소 분위기에서 행한다.

구체적으로는 진공 장치내를 배기후, 건조 질소 가스를 약 400Pa의 압력이 되도록 도입한다. 그 후, 고전압을 인가하는 공정에 옮긴다. 도 50는, 시간에 대한 인가 전압과 방전 횟수를 도시하는 모식도이다.

인가 전압은, 도면과 같이 100V에서 300V까지 50V/20분의 비율로 승압하여, 300V로 15분간 유지하였다. 본 예로서는 일정레이트로 승압하였지만, 계단형으로 승압해도 좋다. 방전은 150V를 조금 넘은 곳에서 관찰되기 시작하여, 250V 부근까지 증가하지만, 서서히 감소로 바뀌어 300V로 유지하면, 곧 0이 된다.

이와 같이 진공 분위기에서 고전압인가한 경우와 비교하여, 질소 도입 분위기에서는, 매우 낮은 전압으로부터 방전이 시작되는 것을 알 수 있다. 또한 본예의 질소분위기중 300V까지의 고전압 인가에 의해서, 진공 분위기중 10kV의 경우와 거의 마찬가지의 컨디셔닝 효과가 얻어지는 것을, 실험적으로 확인되고 있다.

이와 같이 본 예에 따르면, 보다 소자손상을 적게, 장치의 소형화를 도모할 수 있다.

도입 가스로서는, 질소 외에, 헬륨, 아르곤, 수소, 산소, 이산화탄소, 공기 등으로부터 적절하게 선택될 수 있다. 또한 상기 압력은, 본 발명의 화상 표시장치에 바람직한 값이고, 설계가 변하면 적절하게 변경하는 것이 바람직하다. 바람직하게는, 수십 Pa에서 수천 Pa의 압력이다.

인가 전압은, 실시예 1과 동일 직류를 이용했지만, 실시예 2와 같이 교류, 펄스 등이라도 좋다.

이와 같이 하여 제조된 화상 표시장치는, 방전이 없는 양호한 표시 화상을 얻을 할 수 있다.

제 4 실시예

(실시예 1)

이하, 본 발명의 화상 표시장치에 관해서, 상세히 설명한다.

처음에, 본 발명의 화상 표시장치의 제조방법 공정의 흐름을 도 62을 이용하여 간단히 설명한다.

우선, 전자원을 포함하는 리어 플레이트, 측벽, 형광체를 포함하는 페이스 플레이트, 스페이서 등으로 구성되는 기밀 용기를 조립한다(스텝 S101). 조립하여 방법에 관해서 자세히는 후술한다.

또한 본 발명의 전자원로서는, 표면전도형 방출소자를 이용하였다. 자세히는 후술한다.

다음으로, 기밀 용기 내부를 배기관을 통해서 1.3×10^-4Pa 정도의 진공에 배기한다(스텝 S102). 배기방법에 관해 상세한 것은 후술한다.

다음으로, 120℃의 베이킹을 행하고(스텝 S103), 그 후 본 발명의 특징인 페이스 플레이트와 리어 플레이트 사이에 고전압을 인가하는 공정을 행한다(스텝 S104).

계속해서, 표면전도형 방출소자를 동작시키기 위해서 필요한 전자원 프로세스를 행한다. 구체적으로는, 전자 방출부를 형성하기 위한 통전 포밍공정(스텝 S105), 전자 방출 특성의 개선을 위한 통전 활성화공정(스텝 S106)이다. 이들에 관해서도 자세히는 후술한다.

마지막으로 배기관을 완전히 봉한다(스텝 S107).

본 발명의 특징인 페이스 플레이트와 리어 플레이트 사이에 고전압을 인가하는 공정(스텝 S104)의 목적으로 다음의 두 가지를 들 수 있다.

첫째, 중대한 결함품을 재빠르게 발견하여, 제품 수율을 향상시키는 것이다. 종래의 제법에서, 화상 표시와 동등한 고전압을 인가하는 것은, 전자원 프로세스를 거친 최종 단계였다. 이에 대하여 고전압을 인가하는 공정을 보다 전에 갖고 오는 것으로, 고전압 인가불가인 결함품을 발견하여, 그 후 프로세스를 중단할 수 있다. 고전압 인가불가란, 먼지 부착 등의 이유로 페이스 플레이트와 리어 플레이트 사이의 저저항화가 일어나거나, 형상적 결함 등으로 방전이 연속 빈발하는 상태를 생각할 수 있다.

둘째, 소위 컨디셔닝 효과에 의해, 페이스 플레이트와 리어 플레이트 사이의 절연 내압, 방전 내압 향상을 도모하는 것이다.

도 63의 모식도를 이용하여, 컨디셔닝 효과에 관해서 설명한다.

도 63에 있어서, 횡축은 방전 횟수, 종축은 그 때의 방전 전압이다. 방전 횟수와 함께 방전 전압은 상승하며 내압이 향상해 가는 것을 알 수 있다.

이와 같이 방전을 중첩함에 따라 내압이 향상하는 것을, 일반적으로 컨디셔닝 효과라고 부르고 있다. 컨디셔닝 효과를 가져오는 요인으로서는, 흡착 가스나 부착물 제거, 미소 돌기의 평활화에 의한 전계 방출전자 전류의 감소, 열융해에 의한 표면 형상 개선 등이 있으나, 상세한 것은 현재도 불분명하다.

표면전도형 방출소자를 이용한 화상 형성장치에서도, 이 컨디셔닝 효과를 볼 수 있다. 그러나 상술된 바와 같이, 방전에 의한 표면전도형 방출소자로의 손상이 크고, 방전 부분 주변 소자가 현저히 열화하는 문제 때문에, 종래는 실시할 수 없었다.

본 실시예에 따르면, 페이스 플레이트와 리어 플레이트 사이에 고전압을 인가하여 방전을 일으키고, 컨디셔닝 효과에 의해 방전 내압을 향상시키며 동시에 표면전도형 방출소자로 손상 없는(표시 화상으로의 영향이 전혀 없다) 방법을 제공할 수 있다.

본 실시예에 있어서, 소자 손상없는 컨디셔닝을 실현할 수 있던 이유로서, 다음 두 가지를 생각할 수 있다.

하나는, 고전압을 인가하는 공정이 후술하는 통전 포밍공정 전에 행해지므로, 표면전도형 방출소자의 전극간 저항이 낮은 상태에서 컨디셔닝이 행해지며, 따라서 방전 전하가 GND로 피하기 쉬운 것, 즉, 방전에 의해 표면전도형 방출소자에 이상 전압이 걸리기 어려운 것을 들 수 있다.

다른 하나는, 고전압을 인가하는 공정이 후술하는 통전 포밍공정이나 통전 활성화공정 전에 행해지므로, 소자 표면전도형 방출소자가 아직 형성되어 있지 않은 상태에서 컨디셔닝이 행해지며, 따라서 방전에 의해 다소 표면전도형 방출소자부가 손상을 받더라도, 활성화공정에서 수복된다.

이상과 같이 본 발명의 최대 특징은 공정 순서에 있다. 즉, 전자원 프로세스전(전자원 소자 완전형성 전)에, 고전압을 인가하여, 전자원 특성에 영향을 주지 않고 방전 내압을 향상시키는 데 있다.

다음으로, 본 발명의 특징인 페이스 플레이트와 리어 플레이트 사이에 고전압을 인가하는 공정에 대해서 구체적으로 설명한다.

본 실시예에 있어서는, 고전압 인가에 앞서, 배기후, 120℃ 정도로 약 2시간 베이킹을 행한다. 이것은 표면 흡착 가스 제거나, 진공도 향상 목적으로 행해져 컨디셔닝을 보다 효과적으로 단시간에 할 수 있도록 하는 효과가 있다. 진공 용기 안은, l.3×10^-5Pa 정도의 진공으로 유지된다.

도 64는, 본 실시예의 개략 구성을 도시한 블록도이다.

고전압 직류 전원 발생장치(4401)는, 페이스 플레이트(4017)와의 사이에 전류 제한 저항(4402)을 통해 접속되녀 페이스 플레이트(4017)에는 직류 전압이 인가된다. 실제로는 페이스 플레이트(4017)상의 도시되지 않는 메탈백에 인가된다.

도 68에 도시한 바와 같이, 각 표면전도형 방출소자(4012)는, 리어 플레이트(4015)상의 행방향 배선(4013) 및 열방향 배선(4014)에 의해서 매트릭스 배선되어 있고, 도 64와 같이 행방향 배선(4013) 및 열방향 배선(4014)을 GND 전위로 한다.

도 65는, 시간에 대한 인가 전압과 방전회로를 도시하는 모식도이다.

인가 전압은, 도면과 같이 4kV에서 10kV까지 500V/5분의 비율로 승압하여, 10kV로 15분간 유지하였다. 본 실시예로서는 일정 레이트로 승압하였지만, 계단형으로 승압하더라도 좋다.

방전은 4kV를 조금 넘은 곳에서 관찰되기 시작하여, 10kV 부근까지 증가하나, 10kV로 유지하면 감소로 바뀌어, 곧 0이 된다. 이것은, 전술의 컨디셔닝 효과에 의한 것이다. 또한 관찰되는 방전은, 스페이서 표면이나 측벽 표면에서의 측면방전 및 전자원과 행방향 배선, 열방향 배선 등을 포함하는 리어 플레이트와 페이스 플레이트 사이에서의 진공방전의 전부이다. 또 스페이서에 대해서는 상세히 후술한다.

또한, 상기 전압이나 승압레이트, 유지 시간 등은, 본 발명의 화상 표시장치에 바람직한 값으로, 설계가 변하면 조건을 적절하게 변경하는 것이 바람직하다. 단, 그 경우라도 화상 표시에 필요한 가속 전압 이상의 전압에 있어서, 방전이 관찰되지 않으므로 시간이 경과할 때까지 충분히 유지할 필요가 있다.

이와 같이 하여 제조된 화상 표시장치에 의해, 방전이 없는 양호한 표시 화상을 얻을 수 있었다.

(1) 화상 표시장치 개요

다음으로, 본 발명을 적용한 화상 표시장치의 표시 패널의 구성과 제조법에 대해서 구체적인 예를 도시하고 설명한다.

도 68는, 실시예에 이용한 표시 패널의 사시도이고, 내부구조를 나타내기 위해서 패널의 일부를 절개하여 나타내고 있다.

도면 중, (4015)은 리어 플레이트, (4016)는 측벽, (4017)은 페이스 플레이트이고, (4015)∼(4017)에 의해 표시 패널의 내부를 진공으로 유지하기 위한 기밀 용기를 형성하고 있다. 기밀 용기를 조립하는 데 있어서, 각 부재의 접합부에 충분한 강도와 기밀성을 유지시키기 위해서 봉하기 할 필요가 있지만, 예를 들면 플리트 글라스를 접합부에 도포하고, 대기 중 또는 질소 분위기에서, 400∼500℃에서 10분 이상소성함으로써 봉하기를 달성하였다. 기밀 용기 내부를 진공에 배기하는방법에 대해서는 후술한다. 또한, 상기 기밀 용기의 내부는 1.3×10^-4Pa 정도의 진공으로 유지되므로, 대기압이나 불의의 충격 등에 의한 기밀 용기의 파괴를 방지할 목적으로, 내 대기압 구조체로서, 스페이서(1020)가 설치되어 있다.

리어 플레이트(4015)에는, 기판(4011)이 고정되어 있지만, 기판(4011)상에는 냉음극 소자(4012)가 N×M개 형성되어 있다(N, M은 2이상 양의 정수이고, 목적으로 하는 표시 화소수에 따라서 적절히 설정된다. 예를 들면, 고품위 텔레비젼 표시를 목적으로 한 표시장치에 있어서는, N=3000, M=1000 이상의 수를 설정하는 것이 바람직하다.). N×M개의 냉음극 소자는, M개의 행방향 배선(4013)과 N개의 열방향 배선(4014)에 의해 단순 매트릭스 배선되어 있다. 상기 (4011)∼(4014)에 의해서 구성되는 부분을 멀티 전자빔원이라고 부른다.

다음으로, 냉음극 소자로서 표면전도형 방출소자(후술)를 기판 상에 배열하여 단순 매트릭스 배선한 멀티 전자빔원의 구조에 대해서 진술한다.

도 69에 도시된 것은, 도 68의 표시 패널에 이용한 멀티 전자빔원의 평면도이다. 기판(4011)상에는, 후술의 도 72로 도시하는 것과 동일한 표면 전도형 방출소자가 배열되고, 이들 소자는 행방향 배선(4013)과 열방향 배선(4014)에 의해 단순 매트릭스형으로 배선되어 있다. 행방향 배선(4013)과 열방향 배선(4014)이 차이나는 부분에는, 전극 사이에 절연층(도면에 미도시)이 형성되어 있고, 전기적 절연이 유지되어 있다.

도 69의 B-B'에 따른 단면을, 도 70에 도시한다.

또, 이러한 구조의 멀티전자원는, 미리 기판 상에 행방향 배선(4013), 열방향 배선(4014), 전극간 절연층(도면에 미도시) 및 표면전도형 방출소자의 소자 전극과 도전성 박막을 형성한 후, 전술한 본 발명의 특징인 전술의 고전압 인가공정을 거쳐, 행방향 배선(4013) 및 열방향 배선(4014)을 통해 각 소자에 급전하여 통전 포밍처리(후술)와 통전 활성화 처리(후술)를 행함으로써 제조하였다.

본 실시예에 있어서는, 기밀 용기의 리어 플레이트(4015)에 멀티 전자빔원 기판(4011)을 고정하는 구성으로 하였지만, 멀티 전자빔원 기판(4011)이 충분한 강도를 갖는 경우에는, 기밀 용기의 리어 플레이트로서 멀티 전자빔원 기판(4011) 자체를 이용해도 좋다.

또한, 페이스 플레이트(4017) 하면에는, 형광막(4018)이 형성되어 있다. 본 실시예는 컬러 표시장치이기에 형광막(4018) 부분에 CRT 분야에서 이용되는 빨강, 초록, 파랑의 3원색 형광체가 분할 도포되어 있다. 각 색의 형광체는, 예를 들면 도 81A에 도시한 바와 같이 스트라이프형으로 분할 도포되고, 형광체 스트라이프 사이에는 흑색 도전체(4010)가 설치되어 있다. 흑색 도전체(4010)를 설치하는 목적은, 전자빔의 조사 위치에 다소 어긋남이 있더라도 표시색에 어긋남이 생기지 않도록 하는 것이나, 외광 반사를 방지하고 표시 콘트라스트 저하를 방지하는 것, 전자빔에 의한 형광막의 차지 업을 방지하는 것 등이다. 흑색 도전체(4010)에는, 흑연을 주성분으로서 이용하였지만, 상기 목적에 적합하는 것이면 이외의 재료를 이용해도 좋다.

또한, 3원색 형광체가 분할 도포하는 방법은 도 81A에 도시한 스트라이프형의 배열에 한정되는 것이 아니고, 예를 들면 도 81B에 도시한 바와 같은 델타형 배열이나, 그외의 배열(예를 들면 도 82)이더라도 좋다.

또, 모노크롬의 표시 패널을 작성할 경우에는, 단색 형광체 재료를 형광막(4018)에 이용하면 좋고, 또한 흑색도전 재료는 반드시 이용하지 않더라도 좋다.

또한, 형광막(4018)의 리어 플레이트측 면에는, CRT분야에서 공지의 메탈백(4019)을 설치하고 있다. 메탈백(4019)을 설치한 목적은, 형광막(4018)이 발하는 빛의 일부를 경면 반사하여 빛 이용율을 향상시키는 것과, 음이온의 충돌로부터 형광막(4018)을 보호하는 것과, 전자빔 가속전압을 인가하기 위한 전극으로서 작용시키는 것과, 형광막(4018)을 여기한 전자 도전로로서 작용시키는 것 등이다. 메탈백(4019)은, 형광막(4018)을 페이스 플레이트 기판(4017)상에 형성한 후, 형광막 표면을 평활화 처리하여, 그 위에 A1을 진공 증착하는 방법으로 형성하였다. 또, 형광막(4018)에 저전압용 형광체 재료를 이용한 경우에는, 메탈백(4019)은 이용하지 않는다.

또한, 본 실시예로서는 이용하지 않았지만, 가속 전압의 인가용이나 형광막의 도전성 향상을 목적으로, 페이스 플레이트 기판(4017)과 형광막(4018) 사이에, 예를 들면 ITO를 재료로 하는 투명 전극을 설치하더라도 좋다.

도 71는 도 68의 A-A'의 단면 모식도이고, 각 부위의 번호는 도 68에 대응하고 있다. 스페이서(4020)는 절연성 부재(4301)의 표면에 대전 방지를 목적으로 한 고저항막(4301)을 성막하며, 동시에 페이스 플레이트(4017) 내측(메탈백(4019)등) 및 기판(4011) 표면(행방향 배선(4013) 또는 열방향 배선(4014)에 면한 스페이서 접촉면(4303) 및 접하는 측면부(4305)에 저저항막(4321)을 성막한 부재로 이루어지는 것으로, 상기 목적을 달성하는 데 필요한 수만큼, 동시에 필요한 간격을 두고 배치되며 페이스 플레이트 내측 및 기판(4011) 표면에 접합재(4041)에 의해 고정된다. 또한, 고저항막(4311)은, 절연성 부재(4301) 표면 중, 적어도 기밀 용기내의 진공중에 노출하고 있는 면에 성막되어 있고, 스페이서(4020)상의 저저항막(4321) 및 접합재(4041)를 통해, 페이스 플레이트(40l7) 내측(메탈백(4019) 등) 및 기판(4011) 표면(행방향 배선(4013)또는 열방향 배선(4014)에 전기적으로 접속된다. 여기서 설명되는 형태에 있어서는, 스페이서(4020) 형상은 얇은 판자형으로 하여, 행방향 배선(4013)에 평행하게 배치되고, 행방향 배선(4013)에 전기적으로 접속되어 있다.

스페이서(4020)는, 기판(4011)상의 행방향 배선(4013) 및 열방향 배선(4014)과 페이스 플레이트(4017) 내면의 메탈백(4019) 사이에 인가되는 고전압에 견디는 만큼의 절연성을 구비하고, 동시에 스페이서(4020)의 표면에 대한 대전을 방지할 정도의 도전성을 갖을 필요가 있다.

스페이서(4020)의 절연성 부재(1)로서는, 예를 들면 석영 유리, Na 등의 불순물함유량을 감소한 유리, 소다 석회 유리, 알루미늄 등의 세라믹 부재 등을 들 수 있다. 또, 절연성 부재(4301)는 그 열팽창율이 기밀 용기 및 기판(4011)을 이루는 부재에 가까운 것이 바람직하다.

스페이서(4020)를 구성하는 고저항막(4311)에는, 고전위측 페이스플레이트(4017)(메탈백(4019) 등)에 인가되는 가속전압Va를 대전 방지막인 고저항막(4311) 저항치Rs에서 제외한 전류가 흐른다. 그래서, 스페이서 저항치Rs는 대전 방지 및 소비 전력으로부터 그 바람직한 범위에 설정된다. 대전 방지의 관점에서 시트 저항은 10¹²Ω/□ 이하인 것이 바람직하다. 충분한 대전 방지 효과를 얻기 위해서는 10^1lΩ/□ 이하가 보다 바람직하다. 시트 저항의 하한은 스페이서 형상과 스페이서 사이에 인가되는 전압에 의해 좌우되지만, 10⁵Ω/□ 이상인 것이 바람직하다.

절연 재료상에 형성된 고저항막의 두께t는 10nm∼1μm의 범위가 바람직하다. 재료의 표면 에너지 및 기판과의 밀착성이나 기판 온도에 따라서도 다르지만, 일반적으로 10nm 이하의 박막은 섬 형상에 형성되고, 저항이 불안정하고 재현성에 부족하다. 한편, 막 두께t가 1μm 이상에서는 막 응력이 커져 막노출 위험성이 높아지고, 또한 성막 시간이 길어지므로 생산성이 나쁘다. 따라서, 막 두께는 50∼500nm인 것이 바람직하다. 시트 저항은 ρ/t이고, 상술한 시트 저항과 막 두께t의 바람직한 범위에서, 대전 방지막 비 저항ρ은 0.1Ωcm 내지 10⁸Ωcm이 바람직하다. 또한 시트 저항과 막 두께가 보다 바람직한 범위를 실현하기 위해서는, ρ은 10²∼10⁶Ω㎝으로 하는 것이 좋다.

스페이서는 상술한 바와 같이 그 위에 형성한 대전 방지막인 고저항막을 전류가 흐름으로써, 또는 디스플레이 전체가 동작중에 발열함으로써 그 온도가 상승한다. 고저항막의 저항 온도 계수가 큰 음의 값이라고 온도가 상승했을 때에 저항치가 감소하여, 스페이서에 흐르는 전류가 증가하며, 또한 온도 상승을 가져온다. 그리고 전류는 전원의 한계를 넘을 때까지 계속 증가한다. 이러한 전류 폭주가 발생하는 저항 온도 계수의 값은 경험적으로 음의 값으로 절대치가 1% 이상이다. 즉, 고저항막의 저항 온도 계수는 -1% 미만인 것이 바람직하다.

대전 방지 특성을 갖는 고저항막(4311)의 재료로서는, 예를 들면 금속 산화물을 이용할 수 있다. 금속 산화물 중에서도, 크롬, 니켈, 구리의 산화물이 바람직한 재료이다. 그 이유는 이들 산화물은 2차 전자 방출 효율이 비교적 작고, 냉음극 소자(4012)로부터 방출된 전자가 스페이서(4020)에 해당한 경우에 있어서도 대전하기 어렵기 때문이라고 생각된다. 금속 산화물 이외에도 탄소는 2차 전자 방출 효율이 작고 바람직한 재료이다. 특히, 비정질 카본은 고저항이므로, 스페이서 저항을 원하는 값으로 제어하기 쉽다.

대전 방지 특성을 갖는 고저항막(4311)의 다른 재료로서, 알루미늄과 천이 금속 합금의 질화물은 천이 금속 조성을 조정함으로써, 도전체로부터 절연체까지 넓은 범위에 저항치를 제어할 수 있으므로 바람직한 재료이다. 더불어 후술하는 표시장치의 제작 공정에서 저항치의 변화가 적고 안정된 재료이다. 또한 그 저항 온도 계수가 -1% 미만이고, 실용적으로 사용하기 쉬운 재료이다. 천이 금속 원소로서는 Ti, Cr, Ta 등을 들 수 있다.

합금 질화막은 스퍼터, 질소 가스 분위기에서의 반응성 스퍼터, 전자빔 증착, 이온플레이팅, 이온어시스트 증착법 등의 박막 형성수단에 의해 절연성 부재상에 형성된다. 금속 산화막도 동일 박막 형성법으로 제작할 수 있지만, 이 경우 질소 가스로 바꿔 산소 가스를 사용한다. 기타, CVD법, 알콕시드 도포법으로도 금속 산화막을 형성할 수 있다. 카본막은 증착법, 스퍼터법, CVD법, 플라즈마 CVD법으로 제작되며 특히 비정질 카본을 제작할 경우에는, 성막 중의 분위기에 수소가 포함되도록 하거나, 성막 가스에 탄화수소 가스를 사용한다.

스페이서(4020)를 구성하는 저저항막(4321)은, 고저항막(4311)을 고전위측 페이스 플레이트(4017)(메탈백(4019) 등) 및 저전위측 기판(4011)(배선(4013), (4014) 등)과 전기적으로 접속하기 위해서 설치된 것이며, 이하에서는, 중간 전극층(중간층)이라는 명칭도 이용한다. 중간 전극층(중간층)은 다음의 복수 기능을 갖을 수 있다.

① 고저항막(4311)을 페이스 플레이트(4017) 및 기판(4011)과 전기적으로 접속한다.

이미 기재한 바와 같이, 고저항막(4311)은 스페이서(4020) 표면에서의 대전을 방지할 목적으로 설치된 것이지만, 고저항막(4311)을 페이스 플레이트(4017)(메탈백(4019) 등) 및 기판(4011)(배선(4013), (4014) 등)과 직접 또는 접촉재(4041)를 통해 접속한 경우, 접속부 계면에 큰 접촉 저항이 발생하고, 스페이서 표면에 발생한 전하를 빠르게 제거할 수 없게 될 가능성이 있다. 이를 피하기 위해, 페이스 플레이트(4017), 기판(4011) 및 접촉재(4041)와 접촉하는 스페이서(4020) 접촉면(3) 또는 측면부(5)에 저저항 중간층을 설치하였다.

② 고저항막(4311)의 전위 분포를 균일화한다.

냉음극 소자(4012)에서 방출된 전자는, 페이스 플레이트(4017)와 기판(4011) 사이에 형성된 전위 분포에 따라서 전자궤도를 이룬다. 스페이서(4020) 근방에서 전자궤도에 혼란이 생기지 않도록 하기 위해서는, 고저항막(4311) 전위 분포를 전역에 걸쳐 제어할 필요가 있다. 고저항막(4311)을 페이스 플레이트(4017)(메탈백(4019) 등) 및 기판(4011)(배선(4013), (4014) 등)과 직접 또는 접촉재(4041)를 통해 접속한 경우, 접속부 계면의 접촉 저항 때문에, 접속 상태의 얼룩이 발생하여, 고저항막(4311) 전위 분포가 원하는 값에서 어긋날 가능성이 있다. 이를 피하기 위해서, 스페이서(4020)가 페이스 플레이트(4017) 및 기판(4011)과 접촉하는 스페이서 단부(접촉면(3)또는 측면부(4305)의 전역에 저저항 중간층을 설치하여, 이 중간층부에 원하는 전위를 인가함으로써, 고저항막(4311) 전체의 전위를 제어가능하게 했다.

③ 방출전자의 궤도를 제어한다.

냉음극 소자(4012)에서 방출된 전자는, 페이스 플레이트(4017)와 기판(4011)에 형성된 전위 분포에 따라서 전자궤도를 이룬다. 스페이서 근방의 냉음극 소자로부터 방출된 전자에 대해, 스페이서 설치에 따른 제약(배선, 소자 위치의 변경 등)이 생기는 경우가 있다. 이 경우, 왜곡이나 얼룩이 없는 화상을 형성하기 위해서는, 방출된 전자 궤도를 제어하여 페이스 플레이트(4017)상의 원하는 위치에 전자를 조사할 필요가 있다. 페이스 플레이트(4017) 및 기판(4011)과 접촉하는 면의 측면부(4305)에 저저항 중간층을 설치함으로써, 스페이서(4020) 근방의 전위 분포에 원하는 특성을 갖게 하여, 방출된 전자 궤도를 제어할 수 있다.

저저항막(4321)은, 고저항막(4311)I에 비해 충분히 낮은 저항치를 갖는 재료를 선택하면 좋고, Ni, Cr, Au, Mo, W, Pt, Ti, A1, Cu, Pd 등의 금속, 또는 합금, 및 Pd, Ag, Au, RuO₂, Pd-Ag 등의 금속과 금속 산화물과 유리 등으로 구성되는 인쇄도체, 또는 In₂O₃, SnO₂등의 투명도체 및 폴리실리콘 등의 반도체 재료 등에서 적절하게 선택된다. 접합재(4041)는 스페이서(4020)가 행방향 배선(4013) 및 메탈백(4019)과 전기적으로 접속하도록, 도전성을 갖게 할 필요가 있다. 즉, 도전성 접착재나 금속 입자나 도전성 필러를 첨가한 플리트 글라스가 바람직하다.

또한, Dx1∼Dxm 및 Dy1∼Dyn 및 Hv는, 해당 표시 패널과 도시되지 않는 전기회로를 전기적으로 접속하기 위해서 설치한 기밀 구조의 전기 접속용 단자이다. Dx1∼Dxm은 멀티 전자빔원의 행방향 배선(4013)과, Dy1∼Dyn은 멀티 전자빔원의 열방향 배선(4014)과, Hv는 페이스 플레이트의 메탈백(4019)과 전기적으로 접속하고 있다.

또한, 기밀 용기 내부를 진공에 배기하기 위해서는, 기밀 용기를 조립한 후, 도시되지 않는 배기관과 진공 펌프를 접속하고, 기밀 용기내를 1.3×10^-5Pa 정도의 진공도까지 배기한다. 그 후, 배기관을 밀봉하지만, 기밀 용기내의 진공도를 유지하기 위해서, 밀봉의 직전 또는 밀봉후에 기밀 용기내의 소정의 위치에 겟터막(도면에 미도시)을 형성한다. 겟터막은, 예를 들면 Ba를 주성분으로 하는 겟터 재료를 히터 또는 고주파 가열로 가열하여 증착하여 형성한 막이고, 그 겟터막의 흡착작용에 의해 기밀 용기내는 1.3×10^-3∼1.3×10^-5pa의 진공도로 유지된다.

이상 설명한 표시 패널을 이용한 화상 표시장치는, 용기 외부단자Dx1 내지 DXm, Dy1 내지 Dyn을 통하여 각 냉음극 소자(4012)에 전압을 인가하면, 각 냉음극 소자(4012)로부터 전자가 방출된다. 그와 동시에 메탈백(4019)에 용기 외부단자Hv를 통하여 수백V 내지 수kV의 고전압을 인가하여, 방출된 전자를 가속하여, 페이스 플레이트(4017)의 내면에 충돌시킨다. 이에 따라, 형광막(4018)을 이루는 각 색의 형광체가 여기되어 발광하여, 화상이 표시된다.

통상, 냉음극 소자인 본 발명의 표면전도형 방출소자(4012)로의 인가 전압은 12∼16V정도, 메탈백(4019)과 냉음극 소자(4012)와의 거리d는 0.1∼8mm 정도, 메탈백(4019)과 냉음극 소자(4012) 사이의 전압은 0.1∼10kV 정도이다.

이상, 본 발명의 실시예의 표시 패널의 기본 구성과 제법 및 화상 표시장치의 개요를 설명하였다.

(2) 멀티 전자빔원의 제조방법

다음으로, 본 실시예의 표시 패널에 이용한 멀티 전자빔원의 제조방법에 관해서 설명한다. 본 발명의 화상 표시장치에 이용하는 멀티 전자빔원은, 냉음극 소자를 단순 매트릭스 배선한 전자원이면, 냉음극 소자의 재료나 형상 또는 제법에 제한은 없다. 따라서, 예를 들면 표면전도형 방출소자나 FE형, 또는 MIM형 등의 냉음극 소자를 이용할 수 있다.

단, 표시 화면이 크고 저렴한 표시장치가 요구되는 상황에서는, 이들 냉음극소자 중에서도, 표면전도형 방출소자가 특히 바람직하다. 즉, FE형에서는 에미터콘과 게이트 전극의 상대 위치나 형상이 전자 방출 특성을 크게 좌우하므로, 상당한 고정밀도의 제조 기술을 필요로 하지만, 이것은 대면적화나 제조 비용의 저감을 달성하기 위해서는 불리한 요인이 된다. 또한, MIM형에서는, 절연층과 상전극의 막 두께를 얇고 균일하게 할 필요가 있지만, 이것도 대면적화나 제조 비용의 저감을 달성하기 위해서는 불리한 요인이 된다. 그 점에서, 표면전도형 방출소자는, 비교적 제조방법이 단순하므로, 대면적화나 제조 비용의 저감이 용이하다. 또한, 발명자들은, 표면전도형 방출소자 중에서도, 전자 방출부 또는 그 주변부를 미립자막으로부터 형성한 것이 특히 전자 방출 특성에 뛰어나고, 제조를 용이하게 행할 수 있는 것을 발견하고 있다. 따라서, 고휘도로 대화면의 화상 표시장치의 멀티 전자빔원에 이용하기 위해서는, 가장 적합하다고 할 수 있다. 그래서, 실시예의 표시 패널에 있어서는, 전자 방출부 또는 그 주변부를 미립자막으로부터 형성한 표면전도형 방출소자를 이용하였다. 그래서, 우선 바람직한 표면전도형 방출소자에 관해서 기본적인 구성과 제법 및 특성을 설명하고 그 후에 다수의 소자를 단순 매트릭스 배선한 멀티 전자빔원의 구조에 관해서 진술한다.

(표면전도형 방출소자가 바람직한 소자구성 제법)

전자 방출부 또는 그 주변부를 미립자막으로부터 형성하는 표면전도형 방출소자의 대표적인 구성에는, 평면형과 수직형 2 종류를 들 수 있다.

(평면형 표면전도형 방출소자)

우선 최초에, 평면형 표면전도형 방출소자의 소자 구성과 제법에 관해서 설명한다.

도 72에 도시된 것은, 평면형의 표면전도형 방출소자의 구성을 설명하기 위한 평면도(도 72A) 및 단면도(도 72B)이다. 도면 중, (4011)은 기판, (4102)과 (4103)는 소자 전극, (4104)은 도전성 박막, (4105)은 통전 포밍처리에 의해 형성한 전자 방출부, (4113)는 통전 활성화 처리에 의해 형성한 박막이다.

기판(4011)으로서는, 예를 들면, 석영 유리나 청판 유리를 비롯한 각종 유리 기판이나, 알루미늄을 비롯한 각종 세라믹 기판, 또는 상술의 각종 기판, 예를들면 SiO₂를 재료로 하는 절연층을 적층한 기판등을 이용할 수 있다.

또한, 기판(4011)상에 기판면과 평행하게 대향하여 설치된 소자 전극(4102)과 (4103)는, 도전성을 갖는 재료에 의해서 형성되어 있다. 예를 들면, Ni, Cr,Au, Mo, W, Pt, Ti, Cu, Pd,Ag 등을 비롯한 금속, 또는 이들 금속 합금, 또는 In₂O₃-SnO₂를 비롯한 금속 산화물, 폴리실리콘 등의 반도체 등의 속에서 적절하게 재료를 선택하여 이용하면 좋다. 전극을 형성하기 위해서는, 예를 들면 진공 증착 등의 제막 기술과 포토리소그래피, 에칭 등의 패터닝 기술을 조합하여 이용하면 용이하게 형성할 수 있지만, 그외의 방법(예를 들면 인쇄 기술)을 이용하여 형성하더라도 지장이 없다.

소자 전극(4102)과 (4103)의 형상은, 해당 전자 방출소자의 응용목적에 맞춰 적절하게 설계된다. 일반적으로는, 전극 간격L은 통상은 수십nm에서 수백μm의 범위에서 적당한 수치를 선택하여 설계되지만, 특히 표시장치에 응용하기 위해서 바람직한 것은 수μm∼수십μm의 범위이다. 또한, 소자 전극 두께d에 대해서는, 통상은 수십nm∼수μm의 범위에서 적당한 수치가 선발된다.

또한, 도전성 박막(4104) 부분에는, 미립자막을 이용한다. 여기서 진술한 미립자막은, 구성 요소로서 다수의 미립자를 포함한 막(섬 형상의 집합체도 포함한다)인 것을 가리킨다. 미립자막을 미시적으로 조사하면, 통상은, 각각의 미립자가 이격하여 배치된 구조나, 또는 미립자가 상호 인접한 구조나, 또는 미립자가 상호 중첩한 구조가 관측된다.

미립자막에 이용한 미립자의 입경은, 수nm에서 수백 nm의 범위에 포함되는 것이지만, 특히 바람직한 것은 1nm에서 20nm의 범위인 것이다. 또한, 미립자막의 막 두께는, 이하에 진술하는 여러가지 조건을 고려하여 적절히 설정된다. 즉, 소자 전극(4102) 또는 (4103)과 전기적으로 양호하게 접속하는 데 필요한 조건, 후술하는 통전 포밍을 양호하게 행하는 데 필요한 조건, 미립자막 자신의 전기 저항을 후술하는 적절한 값으로 하기 위해서 필요한 조건등이다. 구체적으로는, 수nm에서 수백 nm의 범위 내에서 설정하지만, 특히 바람직한 것은 1nm에서 50nm 사이이다.

또한, 미립자막을 형성하는 데 이용될 수 있는 재료로서는, 예를 들면, Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, Pb 등을 비롯한 금속, PdO, SnO₂, In₂O₃, PbO, Sb₂O₃등을 비롯한 산화물, HfR₂, ZrB₂, LaB₆, CeB₆, YB₄, GdB₄등을 비롯한 붕화물, TiC, ZrC, HfC, TaC, SiC, WC 등을 비롯한 탄화물, TiN, ZrN, HfN 등을 비롯한 질화물, Si, Ge 등을 비롯한 반도체, 카본 등을 들 수 있으며, 이들중에서 적절하게 선택된다.

상술한 바와 같이, 도전성 박막(4104)을 미립자막으로 형성하였지만, 그 시트 저항치에 대해서는, 10³∼10⁷Ω/□의 범위에 포함되도록 설정하였다.

또, 도전성 박막(4104)과 소자 전극(4102) 및 (4103)은, 전기적으로 양호하게 접속되는 것이 바람직하기 때문에, 서로 일부를 중첩하는 구조를 하고 있다. 그 중첩되는 방법은, 도 72의 예에 있어서는, 아래로부터 기판, 소자 전극, 도전성 박막순서로 적층하였지만, 경우에 따라서는 아래로부터 기판, 도전성 박막, 소자 전극순서로 적층하더라도 지장이 없다.

또한, 전자 방출부(4105)는, 도전성 박막(4104) 일부에 형성된 균열형 부분이고, 전기적으로는 주위의 도전성 박막보다도 고저항 성질을 갖고 있다. 균열은, 도전성 박막(4104)에 대하여, 후술하는 통전 포밍처리를 행함으로써 형성한다. 균열내에는, 수nm에서 수십nm의 입경의 미립자를 배치하는 경우가 있다. 또, 실제 전자 방출부의 위치나 형상을 정밀하고 정확하게 도시하는 것은 곤란하므로, 도 72에 있어서는 모식적으로 도시하였다.

또한, 박막(4113)은, 탄소 또는 탄소 화합물로 이루어지는 박막으로, 전자 방출부(4105) 및 그 근방을 피복하고 있다. 박막(4113)은, 통전 포밍처리 후에, 후술하는 통전 활성화의 처리를 행함으로써 형성한다.

박막(4113)은, 단결정 그래파이트, 다결정 그래파이트, 비정질 카본 중 어느 하나, 또는 그 혼합물로, 막 두께는 50nm 이하로 하지만, 30nm 이하로 하는 것이보다 바람직하다. 또, 실제 박막(4113)의 위치나 형상을 정밀히 도시하는 것은 곤란하므로, 도 72에 모식적으로 도시하였다. 또한, 도 72A에서는, 박막(4113)의 전자 방출부(4105) 부근의 일부를 제거한 소자를 도시하였다.

이상, 바람직한 소자의 기본 구성을 진술하였지만, 실시예에 있어서는 다음과 같은 소자를 이용하였다.

즉, 기판(4011)에는 청판 유리를 이용하여, 소자 전극(4102)과 (4103)에는 Ni 박막을 이용하였다. 소자 전극 두께d는 100nm, 전극 간격L은 2μm으로 하였다.

미립자막의 주요 재료로서 Pd 또는 Pd0을 이용하여, 미립자막 두께는 약1 0nm, 폭W는 100μm으로 하였다.

다음으로, 바람직한 평면형 표면전도형 방출소자의 제조방법에 대해 설명한다.

도 73A∼도 73D는, 표면전도형 방출소자의 제조 공정을 설명하기 위한 단면도로, 각 부재의 표기는 도 72와 동일하다.

1) 우선, 도 73A에 도시한 바와 같이, 기판(4011)상에 소자 전극(4102) 및 (4103)을 형성한다.

형성하는 데 있어서는, 미리 기판(4011)을 세제, 순수, 유기 용매를 이용하여 충분히 세정한 후, 소자 전극의 재료를 피착시킨다(피착하는 방법으로서는, 예를 들면, 증착법이나 스퍼터법 등의 진공성막 기술을 이용하면 좋다.). 그 후, 피착한 전극 재료를 포토리소그래피, 에칭 기술을 이용하여 패터닝하여, 도 73A에 도시한 한 쌍의 소자 전극(4102), (4103)을 형성한다.

2) 다음으로, 도 73B에 도시한 바와 같이 도전성 박막(4104)을 형성한다.

형성하는 데 있어서는, 우선 도 73A의 기판에 유기금속 용액을 도포해서 건조하여, 가열 소성처리하여 미립자막을 성막한 후, 포토리소그래피, 에칭에 의해 소정의 형상으로 패터닝한다. 여기서, 유기금속 용액은, 도전성 박막에 이용하는 미립자의 재료를 주요 원소로 하는 유기금속 화합물 용액이다(구체적으로, 본 실시예로서는 주요 원소로서 Pd를 이용하였다. 또한, 실시예로서는 도포방법으로, 디핑법을 이용하였지만, 그외의 예를 들면 스피너법이나 스프레이법을 이용하여도 좋다.).

또한, 미립자막으로 만들어지는 도전성 박막의 성막방법으로서는, 본 실시예로 이용한 유기금속 용액의 도포에 의한 방법외, 예를 들면 진공 증착법이나 스퍼터법, 또는 화학적 기상 피착법 등을 이용하는 경우도 있다.

3) 다음으로, 도 73C에 도시한 바와 같이, 포밍용 전원(4110)으로부터 소자 전극(4102)과 (4103) 사이에 적절한 전압을 인가하여, 통전 포밍처리를 행하여, 전자 방출부(4105)를 형성한다.

통전 포밍처리는, 미립자막으로 만들어진 도전성 박막(4104)에 통전을 행하여, 그 일부를 적당히 파괴, 변형, 또는 변질시켜서 전자 방출을 행하는 데 바람직한 구조로 변화시키는 처리인 것이다. 미립자막으로 만들어진 도전성 박막중 전자 방출을 행하는 데 바람직한 구조로 변화한 부분(즉 전자 방출부(4105))은, 박막에 적당한 균열이 형성되어 있다. 또, 전자 방출부(4105)가 형성되기 전과 비교하면, 형성된 후는 소자 전극(4102)과 (4103) 사이에서 계측되는 전기 저항은 대폭 증가한다.

통전방법을 보다 자세히 설명하기 위해서, 도 74에, 포밍용 전원(4110)으로부터 인가하는 적절한 전압 파형의 일례를 나타낸다. 미립자막으로 만들어진 도전성 박막을 포밍하는 경우에는, 펄스형 전압이 바람직하게, 본 실시예의 경우에는 도 74에 도시한 바와 같이 펄스 폭T1의 삼각파 펄스를 펄스 간격T2으로 연속적으로 인가하였다. 그 때에는, 삼각파 펄스 파고치Vpf를, 순차적으로 승압하였다. 또한, 전자 방출부(4105) 형성 상황을 모니터하기 위한 모니터 펄스Pm을 적절한 간격으로 삼각파 펄스 사이에 삽입하여, 그 때 흐르는 전류를 전류계(4111)로 계측하였다.

실시예에 있어서는, 예를 들면 1.3×10^-3Pa 정도의 진공 분위기에서, 예를 들면 펄스 폭T1을 1msec, 펄스 간격T2을 10msec로 하고, 파고치Vpf를 1펄스마다 0.1V씩 승압하였다. 그리고, 삼각파를 5펄스 인가할 때마다 1회 할인하며, 모니터 펄스Pm을 삽입하였다. 포밍처리에 악영향을 미치게 하는 일이 없도록, 모니터 펄스 전압Vpm은 0.1V로 설정하였다. 그리고, 소자 전극(4102)과 (4103) 사이에 전기 저항이 1×10⁶Ω가 된 단계, 즉 모니터 펄스 인가시에 전류계(4111)로 계측되는 전류가 1×10^-7A 이하가 된 단계에서, 포밍처리에 관련된 통전을 종료하였다.

또, 상기한 방법은, 본 실시예의 표면전도형 방출소자에 관한 바람직한 방법이고, 예를 들면 미립자막 재료나 막 두께, 또는 소자 전극 간격L 등 표면전도형 방출소자의 설계를 변경한 경우에는, 그에 따라서 통전 조건을 적절하게 변경하는것이 바람직하다.

4) 다음으로, 도 73D에 도시한 바와 같이, 활성화용 전원(4112)에서 소자 전극(4102)과 (4103) 사이에 적절한 전압을 인가하여, 통전 활성화 처리를 행하여, 전자 방출 특성의 개선을 행한다.

통전 활성화처리는, 통전 포밍처리에 의해 형성된 전자 방출부(4105)에 적절한 조건으로 통전을 행하여, 그 근방에 탄소 또는 탄소 화합물을 피착시키는 처리인 것이다(도면에서는, 탄소 또는 탄소 화합물로 이루어지는 피착물을 부재(4113)로 모식적으로 도시하였다.). 또, 통전 활성화처리를 행함으로써, 행하기 전과 비교하여, 동일 인가전압에서의 방출전류를 전형적으로는 100배 이상으로 증가시킬 수 있다.

구체적으로는, 1.3×10^-2∼1.3×10^-3Pa의 범위내의 진공 분위기에서, 전압 펄스를 정기적으로 인가함으로써, 진공 분위기중에 존재하는 유기 화합물을 기원으로 하는 탄소 또는 탄소 화합물을 피착시킨다. 피착물(4113)은, 단결정 그래파이트, 다결정 그래파이트, 비정질 카본 중 어느 하나, 또는 그 혼합물로, 막 두께는 50nm 이하, 보다 바람직하게는 30nm 이하이다.

통전방법을 보다 자세히 설명하기 위해서, 도 75A에, 활성화용 전원(4112)에서 인가하는 적절한 전압 파형의 일례를 나타낸다. 본 실시예에 있어서는, 일정전압의 구형파를 정기적으로 인가하여 통전 활성화 처리를 행하였지만, 구체적으로는, 구형파 전압Vac은 14V, 펄스 폭T3은 1msec, 펄스 간격T4은 10msec으로 하였다.또, 상술의 통전 조건은, 본 실시예의 표면전도형 방출소자에 관한 바람직한 조건이고, 표면전도형 방출소자의 설계를 변경한 경우에는, 그에 따라서 조건을 적절하게 변경하는 것이 바람직하다.

도 73D에 도시하는 (4114)는 그 표면전도형 방출소자로부터 방출되는 방출전류Ie를 포착하기 위한 애노드 전극으로, 직류 고전압 전원(4115) 및 전류계(4116)가 접속되어 있다(또, 기판(4011)을, 표시 패널의 속에 조립하고 나서 활성화 처리를 행하는 경우에는, 표시 패널의 형광면을 애노드 전극(4114)으로서 이용한다.). 활성화용 전원(4112)으로부터 전압을 인가하는 동안, 전류계(4116)로 방출전류Ie를 계측하여 통전 활성화처리 진행 상황을 모니터하여, 활성화용 전원(4112) 동작을 제어한다. 전류계(4116)로 계측된 방출전류Ie의 일례를 도 75B에 도시하지만, 활성화용 전원(4112)으로부터 펄스 전압을 인가하기 시작하면, 시간 경과와 동시에 방출전류Ie는 증가하지만, 곧 포화하여 거의 증가하지 않게 된다. 이와 같이, 방출전류Ie가 거의 포화한 시점에 활성화용 전원(4112)으로부터의 전압 인가를 정지하여, 통전 활성화처리를 종료한다.

또, 상술의 통전 조건은, 본 실시예의 표면전도형 방출소자에 관한 바람직한 조건이고, 표면전도형 방출소자의 설계를 변경한 경우에는, 그에 따라서 조건을 적절하게 변경하는 것이 바람직하다.

이상과 같이하여, 도 73E에 도시하는 평면형 표면전도형 방출소자를 제조하였다.

(수직형 표면전도형 방출소자)

다음으로, 전자 방출부 또는 그 주변을 미립자막으로부터 형성한 표면전도형 방출소자의 또 하나의 대표적인 구성, 즉 수직형 표면전도형 방출소자의 구성에 관해서 설명한다.

도 76는, 수직형 기본 구성을 설명하기 위한 모식적인 단면도이고, 도면 중의 (4011)는 기판, (4202)과 (4203)는 소자 전극, (4206)은 단차 형성부재, (4204)는 미립자막을 이용한 도전성 박막, (4105)은 통전 포밍처리에 의해 형성한 전자 방출부, (4213)는 통전 활성화 처리에 의해 형성한 박막이다.

수직형이 먼저 설명한 평면형과 다른 점은, 소자 전극중의 한 쪽(4202)이 단차 형성부재(4206)상에 설치되어 있으며, 도전성 박막(4204)이 단차 형성부재(4206) 측면을 피복하고 있다는 점에 있다. 따라서, 도 72의 평면형에 있어서의 소자 전극 간격L은, 수직형에 있어서는 단차 형성부재(4206)의 단차 높이Ls로서 설정된다. 또, 기판(4011), 소자 전극(4202) 및(4203), 미립자막을 이용한 도전성 박막(4204)에 대해서는, 평면형 설명 중에 열거한 재료를 마찬가지로 이용할 수 있다. 또한, 단차 형성부재(4206)에는, 예를 들면 SiO₂와 같은 전기적으로 절연성 재료를 이용한다.

다음으로, 수직형 표면전도형 방출소자의 제법에 관해서 설명한다. 도 77A∼도 77F는, 제조 공정을 설명하기 위한 단면도로, 각부재의 표기는 도 76과 동일하다.

1) 우선, 도 77A에 도시한 바와 같이, 기판(4011)상에 소자 전극(4203)을 형성한다.

2) 다음으로, 도 77B에 도시한 바와 같이, 단차 형성부재를 형성하기 위한 절연층을 적층한다. 절연층은, 예를 들면 SiO₂을스퍼터법으로 적층하면 좋지만, 예를 들면 진공 증착법이나 인쇄법 등의 다른 성막 방법을 이용하여도 좋다.

3) 다음으로, 도 77C에 도시한 바와 같이, 절연층 위에 소자 전극(4202)을 형성한다.

4) 다음으로, 도 77D에 도시한 바와 같이, 절연층 일부를, 예를 들면 에칭법을 이용하여 제거하고 소자 전극(4203)을 노출시킨다.

5) 다음으로, 도 77E에 도시한 바와 같이, 미립자막을 이용한 도전성 박막(4204)을 형성한다. 형성하기 위해서는, 평면형의 경우와 동일하게, 예를 들면 도포법 등의 성막 기술을 이용하면 좋다.

6) 다음으로, 평면형의 경우와 동일하게, 통전 포밍처리를 행하여, 전자 방출부를 형성한다(도 73C를 이용하여 설명한 평면형의 통전 포밍처리와 동일 처리를 행하면 좋다.).

7) 다음으로, 평면형의 경우와 동일하게, 통전 활성화 처리를 행하여, 전자 방출부 근방에 탄소 또는 탄소 화합물을 피착시킨다(도 73D를 이용하여 설명한 평면형의 통전 활성화 처리와 동일 처리를 행하면 좋다.).

이상과 같이하여, 도 77F에 도시하는 수직형 표면전도형 방출소자를 제조하였다.

(표시장치에 이용한 표면전도형 방출소자의 특성)

이상, 평면형과 수직형 표면전도형 방출소자에 관해서 소자 구성과 제법을 설명하였지만, 다음에 표시장치를 이용한 소자의 특성에 관해서 진술한다.

도 78에, 표시장치에 이용한 소자의, (방출전류Ie) 대 (소자 인가전압Vf) 특성 및 (소자전류If) 대 (소자 인가전압Vf) 특성의 전형적인 예를 도시한다. 또, 방출전류Ie는 소자전류If에 비해 현저하게 작고, 동일척도로 도시하는 것이 곤란하며, 이들 특성은 소자 크기나 형상 등의 설계 파라미터를 변경함으로써 변화하므로, 2개의 그래프는 각각 임의 단위로 도시하였다.

표시장치에 이용한 소자는, 방출전류Ie에 관하여 다음 세 가지 특성을 갖고 있다.

첫째로, 어떤 전압(이것을 임계치 전압Vth라고 부른다) 이상 크기의 전압을 소자에 인가하면 급격히 방출전류Ie가 증가하나, 한편, 임계치 전압Vth 미만의 전압으로서는 방출전류Ie는 거의 검출되지 않는다.

둘째로, 방출전류Ie는 소자에 인가하는 전압Vf에 의존하여 변화하므로, 전압Vf에서 방출전류Ie의 크기를 제어할 수 있다.

셋째로, 소자에 인가하는 전압Vf에 대해 소자로부터 방출되는 전류Ie의 응답 속도가 빠르기 때문에, 전압Vf를 인가하는 시간의 길이에 의해서 소자에서 방출되는 전자의 전하량을 제어할 수 있다.

이상과 같은 특성을 갖기 위해서, 표면전도형 방출소자를 표시장치에 바람직하게 이용할 수 있었다. 예를 들면 다수의 소자를 표시 화면의 화소에 대응하여설치한 표시장치에 있어서, 제 1 특성을 이용하면, 표시 화면을 순차적으로 주사해서 표시를 행할 수 있다. 즉, 구동 중인 소자에는 원하는 발광 휘도에 따라서 임계치 전압Vth 이상의 전압을 적절하게 인가하고 비선택 상태 소자에는 임계치 전압Vth 미만의 전압을 인가한다. 구동하는 소자를 순차 전환해 감으로써, 표시 화면을 순차적으로 주사하고 표시를 행할 수 있다.

또한, 제 2 특성 또는 제 3 특성을 이용함으로써, 발광 휘도를 제어할 수 있으므로, 화상표시를 행할 수 있다.

(다수 소자를 단순 매트릭스 배선한 멀티 전자빔원 구조)

다음으로, 상술의 표면전도형 방출소자를 기판 상에 배열하여 단순 매트릭스 배선한 멀티 전자빔원의 구조에 관해서 진술한다.

도 69에 도시된 것은, 도 68의 표시 패널에 이용한 멀티전자 빔원의 평면도인 기판 상에는, 도 72에 도시한 것과 동일한 표면전도형 방출소자가 배열되고, 이들 소자는 행방향 배선 전극(4003)과 열방향 배선 전극(4004)에 의해 단순 매트릭스형으로 배선되어 있다. 행방향 배선 전극(4003)과 열방향 배선 전극(4004)이 교차하는 부분에는, 전극 사이에 절연층(도면에 미도시)이 형성되어 있으며, 전기적 절연이 유지되어 있다.

도 69의 B-B'에 따른 단면을, 도 70에 도시한다.

또, 이러한 구조의 멀티전자원는, 미리 기판 상에 행방향 배선 전극(4013), 열방향 배선 전극(4014), 전극 사이 절연층(도면에 미도시) 및 표면전도형 방출소자의 소자 전극과 도전성 박막을 형성한 후, 행방향 배선 전극(4013) 및 열방향 배선 전극(4014)을 통해 각 소자에 급전하여 통전 포밍처리와 통전 활성화처리를 행함으로써 제조하였다.

(3) 구동회로 구성(및 구동방법)

도 79은, NTSC 방식의 텔레비젼 신호에 기초하여 텔레비전 표시를 행하기 위한 구동회로의 개략 구성을 블록도로 도시한 것이다. 도 79중, 표시 패널(4701)은 전술한 표시 패널에 상당하는 것으로, 전술과 같이 제조되어 동작한다. 또한, 주사 회로(4702)는 표시 라인을 주사하며 제어회로(4703)는 주사회로에 입력하는 신호 등을 생성한다. 시프트 레지스터(4704)는 1라인마다 데이터를 시프트하고 라인 메모리(4705)는 시프트 레지스터(4704)로부터의 1라인분 데이터를 변조신호 발생기(4707)에 입력한다. 동기신호 분리회로(4706)는 NTSC 신호로부터 동기신호를 분리한다.

이하, 도 79의 각 장치부의 기능을 자세히 설명한다.

우선, 표시 패널(4701)은, 단자Dx1 내지 Dxm 및 단자Dy1 내지 Dyn, 및 고전압 단자Hv를 통해 외부 전기회로와 접속되어 있다. 이 중, 단자Dx1 내지 Dxm에는, 표시 패널(4701)내에 설치되고 있는 멀티 전자빔원, 즉 m행 n열의 행렬형으로 매트릭스 배선된 냉음극 소자를 1행(n소자)씩 순차 구동해 가기 위한 주사신호가 인가된다. 한편, 단자Dy1 내지 Dyn에는, 주사신호에 의해 선택된 1행분 n개의 각 소자 출력 전자빔을 제어하기 위한 변조신호가 인가된다. 또한, 고전압 단자Hv에는, 직류 전압원Va보다, 예를 들면 5kV의 직류 전압이 공급되지만, 이것은 멀티 전자빔원에서 출력되는 전자빔에 형광체를 여기하는 데 충분한 에너지를 부여하기 위한 가속 전압이다.

다음에, 주사회로(4702)에 관해서 설명한다. 주사회로는, 내부에 m개의 스위칭 소자(도면 중, S1 내지 Sm에서 모식적으로 도시되고 있다)를 구비하는 것으로, 각 스위칭 소자는, 직류 전압원Vx의 출력 전압 또는 0V(접지 레벨)중 어느 것인가를 선택하고, 표시 패널(4701)의 단자Dx1 내지 Dxm과 전기적으로 접속하는 것이다. S1 내지 Sm의 각 스위칭 소자는, 제어회로(4703)가 출력하는 제어신호Tscan에 기초하여 동작하나, 실제로는 예를 들면 FET와 같은 스위칭 소자를 조합함으로써 용이하게 구성할 수 있다. 또, 직류 전압원Vx는, 도 78에 예시한 전자 방출소자의 특성에 기초하여 주사되어 있지 않은 소자에 인가되는 구동 전압이 전자 방출 임계치 전압Vth 전압 이하가 되도록, 일정전압을 출력하도록 설정되어 있다.

또한, 제어회로(4703)는, 외부에서 입력하는 화상신호에 기초하여 적절한 표시가 행해지도록 각부의 동작을 정합시키는 기능을 갖는다. 다음에 설명하는 동기신호 분리회로(4706)에서 보내지는 동기신호Tsync에 기초하여, 각부에 대하여 Tscan 및 Tsft 및 Tmry의 각 제어신호를 발생한다. 동기신호 분리회로(4706)는, 외부에서 입력되는 NTSC 방식의 텔레비젼 신호로부터, 동기신호 성분과 휘도신호 성분을 분리하기 위한 회로이다. 동기신호 분리회로(4706)에 의해 분리된 동기신호는, 잘 알려진 바와 같이 수직 동기신호와 수평 동기신호로 이루어지지만, 여기서는 설명의 편의상, Tsync1 신호로 도시하였다. 한편, 텔레비젼 신호로부터 분리된 화상의 휘도신호 성분을 편의상 DATA신호로 나타내지만, DATA신호는 시프트 레지스터(4704)에 입력된다.

시프트 레지스터(4704)는, 시계열적으로 직렬로 입력되는 DATA신호를, 화상의 1 라인마다 직렬/ 병렬 변환하기 위한 것으로, 제어회로(4703)에서 보내지는 제어신호 Tsft에 기초하여 동작한다. 즉, 제어신호Tsft는, 시프트 레지스터(4704)의 시프트 클럭이라고 바꿔 말할 수도 있다. 직렬/ 병렬 변환된 화상 1라인분(전자 방출소자 n소자분의 구동 데이터에 상당한다) 데이터는, Id1 내지 Idn의 n개의 신호로서 시프트 레지스터(4704)에서 출력된다.

라인 메모리(4705)는, 화상 1라인분의 데이터를 필요 시간 동안만 기억하기 위한 기억 장치이고, 제어회로(4703)에서 보내지는 제어신호Tmry에 따라서 적절하게 Id1 내지 Idn의 내용을 기억한다. 기억된 내용은, I'd1 내지 I'dn으로서 출력되어, 변조신호 발생기(4707)에 입력된다.

변조신호 발생기(4707)는, 화상 데이터 I'd1 내지 I'dn의 각각에 따라서, 전자 방출소자(4015)의 각각을 적절하게 구동 변조하기 위한 신호원으로, 그 출력신호는, 단자Dy1 내지 Dyn을 통하여 표시 패널(4701)내의 전자 방출소자(4015)에 인가된다.

도 78를 이용하여 설명한 바와 같이, 본 발명에 관하는 표면전도형 방출소자는 방출전류Ie에 대하여 다음의 기본 특성을 갖고 있다. 즉, 전자 방출에는 명확한 임계치 전압Vth (후술하는 실시예의 표면전도형 방출소자에서는 8V)가 있으며, 임계치Vth 이상의 전압이 인가되었을 때만 전자 방출이 생긴다. 또한, 전자 방출 임계치Vth 이상의 전압에 대해서는, 도 78의 그래프와 같이 전압 변화에 따라서 방출전류 Ie도 변화한다. 이것으로부터, 본 소자에 펄스형 전압을 인가하는 경우,예를 들면 전자 방출 임계치Vth 이하의 전압을 인가하더라도 전자 방출은 생기지 않지만, 전자 방출 임계치Vth 이상의 전압을 인가하는 경우에는 표면전도형 방출소자로부터 전자빔이 출력된다. 그 때, 펄스 파고치Vm을 변화시킴으로써 출력 전자빔의 강도를 제어할 수 있다. 또한, 펄스 폭Pw를 변화시킴으로써 출력되는 전자빔의 전하 총량을 제어할 수 있다.

따라서, 입력신호에 따라서, 전자 방출소자를 변조하는 방식으로서는, 전압 변조 방식, 펄스 폭 변조방식 등을 채택할 수 있다. 전압 변조 방식을 실시함에 있어서, 변조신호 발생기(4707)로서, 일정길이의 전압 펄스를 발생하여, 입력되는 데이터에 따라서 적절하게 펄스 파고치를 변조하는 전압 변조방식을 이용할 수 있다. 또한, 펄스 폭 변조 방식을 실시함에 있어서, 변조신호 발생기(4707)로서, 일정한 파고치의 전압 펄스를 발생하여, 입력되는 데이터에 따라서 적절하게 전압 펄스 폭을 변조하는 펄스 폭 변조방식 회로를 이용할 수 있다.

시프트 레지스터(4704)나 라인 메모리(4705)는, 디지털 신호식인 것이여도 아날로그 신호식인 것이여도 채택할 수 있다. 즉, 화상신호의 직렬/ 병렬 변환이나 기억이 소정의 속도로 행해지면 좋기 때문이다.

디지털 신호식을 이용할 경우에는, 동기신호 분리 회로(4706)의 출력신호DATA를 디지털 신호화할 필요가 있지만, 이것에는 동기신호 분리 회로(4706)의 출력부에 A/D 변환기를 설치하면 좋다. 이와 관련하여 라인 메모리(4705)의 출력신호가 디지털 신호나 아날로그 신호에 의해 변조신호 발생기에 이용되는 회로가 약간 다른 것이 된다. 즉, 디지털 신호를 이용한 전압 변조방식의 경우, 변조신호 발생기(4707)에는, 예를 들면 D/A 변환 회로를 이용하여, 필요에 따라서 증폭 회로등을 부가한다. 펄스 폭 변조방식의 경우, 변조신호 발생기(4707)에는, 예를 들면 고속 발진기 및 발진기가 출력하는 파수를 계수하는 계수기(카운터) 및 계수기 출력치와 메모리 출력치를 비교하는 비교기를 조합한 회로를 이용한다. 필요에 따라서, 비교기가 출력하는 펄스 폭 변조된 변조신호를 전자 방출소자의 구동 전압에까지 전압증폭하기 위한 증폭기를 부가할 수도 있다.

아날로그 신호를 이용한 전압 변조 방식의 경우, 변조신호 발생기(4707)에는, 예를 들면 연산 증폭기등을 이용한 증폭 회로를 채택할 수 있고, 필요에 따라서 시프트 레벨 회로등을 부가할 수도 있다. 펄스 폭 변조 방식의 경우에는, 예를 들면, 전압 제어형 발진회로(VCO)를 채택할 수 있고, 필요에 따라서 전자 방출소자의 구동 전압까지 전압증폭하기 위한 증폭기를 부가할 수도 있다.

이러한 구성을 얻을 수 있는 본 발명의 적용 가능한 화상 표시장치에 있어서는, 각 전자 방출소자에, 용기 외부 단자Dx1 내지 Dxm, Dy1 내지 Dyn을 통해 전압을 인가함으로써, 전자 방출이 생긴다. 고전압 단자Hv를 통해 메탈백(4019)또는 투명 전극(도면에 미도시)에 고전압을 인가하여, 전자빔을 가속한다. 가속된 전자는, 형광막(4018)에 충돌하여, 발광이 생겨 화상이 형성된다.

여기서 진술한 화상 표시장치의 구성은, 본 발명을 적용 가능한 화상 형성장치의 일례이고, 본 발명의 사상에 기초하여 다양한 변형이 가능하다. 입력신호에 대해서는 NTSC 방식을 예로 들었지만, 입력신호는 이것에 한하는 것이 아니고, PAL, SECAM 방식외, 이들보다 다수의 주사선으로 이루어지는 TV신호(예를 들면, 고품위 TV) 방식도 채택할 수 있다.

(4) 파생 형태

도 80은, 상술의 표면전도형 방출소자를 전자빔원으로서 이용한 디스플레이 패널에, 예를 들면 텔레비젼 방송을 비롯한 여러가지의 화상 정보원에서 제공되는 화상 정보를 표시할 수 있도록 구성한 다기능 표시장치의 일례를 도시하기 위한 도면이다.

도면 중 (5100)은 디스플레이 패널, (5101)은 디스플레이 패널의 구동회로, (5102)는 디스플레이 컨트롤러, (5103)는 멀티플렉서, (5104)는 디코더, (5105)는 입출력 인터페이스 회로, (5106)는 CPU, (5107)는 화상 생성회로, (5108) 및 (5109) 및 (5110)은 화상메모리 인터페이스 회로, (5111)는 화상입력 인터페이스 회로, (5112) 및 (5113)은 TV신호 수신회로, (5114)는 입력부이다.

또, 본 표시장치는, 예를 들면 텔레비젼 신호와 같이 영상 정보와 음성 정보를 포함하는 신호를 수신하는 경우에는, 당연히 영상 표시와 동시에 음성을 재생하나, 본 발명의 특징과 직접 관계하지 않은 음성 정보의 수신, 분리, 재생, 처리, 기억등에 관한 회로나 스피커등에 대해서는 설명한다.

이하, 화상신호의 흐름에 따라 각부의 기능을 설명하여 간다.

우선, TV신호 수신회로(5113)는, 예를 들면 전파나 공간 광통신 등과 같은 무선 전송계를 이용하여 전송되는 TV 화상신호를 수신하기 위한 회로이다. 수신하는 TV신호의 방식은 특히 한정되는 것이 아니고, 예를 들면, NTSC 방식, PAL 방식, SECAM 방식 등의 여러 방식이여도 좋다. 또한, 이들보다 다수의 주사선으로 이루어지는 TV신호(예를 들면, 고품위 TV)는, 대면적화나 대화소수화에 적합한 디스플레이 패널의 이점을 살리는 데 바람직한 신호원이다. TV신호 수신회로(5113)로 수신된 TV신호는 디코더(5104)로 출력된다.

또한, TV신호 수신회로(5112)는, 예를 들면 동축 케이블이나 광파이버 등과 같은 유선 전송계를 이용하여 전송되는 TV 화상신호를 수신하기 위한 회로이다.

TV신호 수신회로(5113)와 같이, 수신하는 TV신호의 방식은 특히 한정되는 것이 아니고, 본 회로에서 수신된 TV신호도 디코더(5104)로 출력된다.

또한, 화상 입력 인터페이스 회로(5111)는, 예를 들면 TV 카메라나 화상판독 스캐너 등의 화상 입력장치에서 공급되는 화상신호를 수신하기 위한 회로에서, 수신된 화상신호는 디코더(5104)로 출력된다.

또한, 화상메모리 인터페이스 회로(5110)는, 비디오 테이프 레코더(이하VTR 라 한다)에 기억되어 있는 화상신호를 수신하기 위한 회로로, 수신된 화상신호는 디코더(5104)로 출력된다.

또한, 화상메모리 인터페이스 회로(5109)는, 비디오 디스크에 기억되어 있는 화상신호를 수신하기 위한 회로로, 수신된 화상신호는 디코더(5104)로 출력된다.

또한, 화상 메모리 인터페이스 회로(5108)는, 소위 정지화상 디스크와 같이, 정지 화상 데이터를 기억하고 있는 장치에서 화상신호를 수신하기 위한 회로로, 수신된 정지 화상 데이터는 디코더(5104)로 출력된다.

또한, 입출력 인터페이스 회로(5105)는, 본 표시장치와, 외부 컴퓨터 또는 컴퓨터 네트워크 또는 프린터 등의 출력 장치를 접속하기 위한 회로이다. 화상 데이터나 문자·도형 정보의 입출력을 행하는 것은 물론, 경우에 따라서는 본 표시장치가 구비하는 CPU(5106)와 외부 사이에서 제어신호나 수치 데이터 입출력 등을 행할 수도 있다.

또한, 화상 생성회로(5107)는, 입출력 인터페이스 회로(5105)를 통해 외부에서 입력되는 화상 데이터나 문자·도형 정보나, 또는 CPU(5106)에서 출력되는 화상 데이터나 문자·도형 정보에 기초하여 표시용 화상 데이터를 생성하기 위한 회로이다. 본 회로의 내부에는, 예를 들면 화상 데이터나 문자·도형 정보를 축적하기 위한 재기입 가능 메모리나, 문자 코드에 대응하는 화상 패턴이 기억되어 있는 판독 전용 메모리나, 화상 처리를 행하기 위한 프로세서 등을 비롯하여 화상의 생성에 필요한 회로가 조립되고 있다.

본 회로에 의해 생성된 표시용 화상 데이터는, 디코더(5104)로 출력되지만, 경우에 따라 입출력 인터페이스 회로(5105)를 통해 외부 컴퓨터 네트워크나 프린터로 출력할 수도 있다.

또한, CPU(5106)은, 주로 본 표시장치의 동작 제어, 표시 화상 생성, 선택이나 편집에 관한 작업을 행한다.

예를 들면, 멀티플렉서(5103)로 제어신호를 출력하여, 디스플레이 패널에 표시하는 화상신호를 적절하게 선택하거나 조합하기도 한다. 또한, 그 때에는 표시하는 화상신호에 따라서 디스플레이 패널 컨트롤러(5102)에 대하여 제어신호를 발생하여, 화상 표시 주파수나 주사방법(예를 들면 인터레이스나 넌인터레이스)과 한 화면의 주사선 수 등 표시장치의 동작을 적절하게 제어한다.

또한, 화상 생성 회로(5107)에 대하여 화상 데이터나 문자·도형 정보를 직접 출력하거나, 또는 입출력 인터페이스 회로(5105)를 통해 외부 컴퓨터나 메모리를 액세스하여 화상 데이터나 문자·도형 정보를 입력한다.

또, CPU(5106)는, 물론 이외의 목적에 관한 것이여도 좋다. 예를 들면, 퍼스널 컴퓨터나 워드프로세서 등과 같이, 정보를 생성하거나 처리하는 기능에 직접 관여해도 좋다.

또는, 전술과 같이 입출력 인터페이스 회로(5105)를 통해 외부 컴퓨터 네트워크와 접속하며, 예를 들면 수치 계산 등의 작업을 외부기기와 협동하여 행하더라도 좋다.

또한, 입력부(5114)는, CPU(5106)에 사용자가 명령이나 프로그램, 또는 데이터등을 입력하기 위한 것이며, 예를 들면 키보드나 마우스 외, 죠이스틱, 바코드 리더, 음성인식장치등 다양한 입력기기를 이용할 수 있다.

또한, 디코더(5104)는, (5107) 내지 (5113)에서 입력되는 여러가지의 화상신호를 3원색 신호, 또는 휘도신호와 I신호, Q신호로 역변환하기 위한 회로이다. 또, 같은 도면 중 파선으로 도시한 바와 같이, 디코더(5104)는 내부에 화상 메모리를 구비하는 것이 바람직하다. 이것은, 예를 들면 MUSE 방식을 비롯하여, 역변환함에 있어서 화상 메모리를 필요로 하는 텔레비젼 신호를 취급하기 때문이다. 또한, 화상 메모리를 구비함으로써, 정지화상 표시가 용이해진, 또는 화상 생성회로(5107) 및 CPU(5106)과 협동하여 화상의 추출, 보완, 확대, 축소, 합성을 비롯한 화상 처리나 편집이 용이하게 행할 수 있다고 하는 이점이 있기 때문이다.

또한, 멀티플렉서(5103)는, CPU(5106)에서 입력되는 제어신호에 기초하고 표시 화상을 적절하게 선택하는 것이다. 즉, 멀티플렉서(5103)는 디코더(5104)에서 입력되는 역변환된 화상 신호중에서 원하는 화상신호를 선택하여 구동회로(5101)로 출력한다. 그 경우에는, 일화면 표시 시간 내에 화상신호를 전환하여 선택함으로써, 소위 다화면 텔레비전과 같이, 일화면을 복수의 영역으로 나누고 영역에 의해서 다른 화상을 표시할 수도 있다.

또한, 디스플레이 패널 컨트롤러(5102)는, CPU(5106)에서 입력되는 제어신호에 기초하여 구동회로(5101)의 동작을 제어하기 위한 회로이다.

우선, 디스플레이 패널의 기본적인 동작에 관하는 것으로, 예를 들면 디스플레이 패널의 구동용 전원(도면에 미도시)의 동작 시퀀스를 제어하기 위한 신호를 구동회로(5101)에 대하여 출력한다.

또한, 디스플레이 패널의 구동방법에 관한 것으로, 예를 들면 화면표시 주파수나 주사방법(예를 들면 인터레이스나 넌인터레이스)을 제어하기 위한 신호를 구동회로(5101)에 대하여 출력한다.

또한, 경우에 따라서는 표시 화상의 휘도나 콘트라스트나 색조나 샤프네스 등 화질 조정에 관한 제어신호를 구동회로(5101)에 대하여 출력하는 경우도 있다.

또한, 구동회로(5101)는, 디스플레이 패널(5100)에 인가하는 구동신호를 발생하기 위한 회로이고, 멀티플렉서(5103)로부터 입력되는 화상신호, 디스플레이 패널 컨트롤러(5102)에서 입력되는 제어신호에 기초하여 동작하는 것이다.

이상, 각부의 기능을 설명하였지만, 도 80에 예시한 구성에 의해, 본 표시장치에 있어서는 다양한 화상 정보원에서 입력되는 화상 정보를 디스플레이 패널(5100)에 표시할 수 있다.

즉, 텔레비젼 방송을 비롯한 각종 화상신호는 디코더(5104)에서 역변환된 후, 멀티플렉서(5103)에서 적절하게 선택되어 구동회로(5101)로 입력된다. 한편, 디스플레이 패널 컨트롤러(5102)는, 표시하는 화상신호에 따라서 구동회로(5101)의 동작을 제어하기 위한 제어신호를 발생한다. 구동회로(5101)는, 화상신호와 제어신호에 기초하여 디스플레이 패널(5100)에 구동신호를 인가한다.

이에 따라, 디스플레이 패널(5100)에서 화상이 표시된다. 이들 일련의 동작은, CPU(5106)에 의해 통괄적으로 제어된다.

또한, 본 표시장치에서는, 디코더(5104)에 내장하는 화상 메모리나, 화상 생성 회로(5107) 및 CPU(5106)가 관여함으로써, 단순히 복수의 화상 정보의 중에서 선택한 것을 표시하는 것뿐만 아니라, 표시하는 화상 정보에 대하여, 예를 들면 확대, 축소, 회전, 이동, 에지강조, 추출, 보완, 색변환, 화상의 종횡비 변환등을 비롯한 화상 처리나, 합성, 소거, 접속, 교체, 감합 등을 비롯한 화상 편집을 행할 수도 있다. 또한, 본 실시예의 설명으로서는 언급하지 않았지만, 화상 처리나 화상 편집과 같이, 음성 정보에 대해서도 처리나 편집을 행하기 위한 전용 회로를 설치해도 좋다.

따라서, 본 표시장치는, 텔레비젼 방송 표시기기, 텔레비젼 회의 단말기기, 정지 화상 및 동화상을 취급하는 화상 편집기기, 컴퓨터 단말기기, 워드프로세서를 비롯한 사무용 단말기기, 게임기 등의 기능을 한대로 겸비할 수 있으며, 산업용 또는 민간용으로서 응용범위가 매우 넓다.

또, 도 80는, 표면전도형 방출소자를 전자빔원으로 하는 디스플레이 패널을 이용한 표시장치의 구성의 일례를 도시한 것에 불과하며, 이것에만 한정되는 것은 아니다. 예를 들면, 도 80의 구성 요소 중 사용목적상 필요없는 기능에 관하는 회로는 생략해도 지장이 없다. 또한 이것과는 반대로, 사용목적으로 따라서 부가적으로 구성 요소를 추가해도 좋다. 예를 들면, 본 표시장치를 텔레비전 전화기로서 응용할 경우에는, 텔레비젼 카메라, 음성 마이크, 조명기, 모뎀을 포함하는 송수신회로 등을 구성 요소에 추가하는 것이 바람직하다.

본 표시장치에 있어서는, 특히 표면전도형 방출소자를 전자빔원으로 하는 디스플레이 패널을 용이하게 박형화할 수 있으므로, 표시장치 전체의 안쪽 방향을 작게 할 수 있다. 덧붙이면, 표면전도형 방출소자를 전자빔원으로 하는 디스플레이 패널은 대화면화가 용이하고 휘도가 높고 시야각 특성에도 우수하므로, 본표시장치는 현장감 넘치고 박력있는 화상을 시인성 좋게 표시할 수 있다.

(실시예 2)

이하, 본 발명의 화상 표시장치에 대해서, 실시예 1과 다른 점만 설명한다. 실시예 1과 다른 점은, 인가 파형에 교류를 이용하는 점이다.

본 실시예에서는, 60Hz의 사인파 고전압을, 한쪽 피크치가 도 65와 같이 되도록 서서히 승압시켜 인가하였다.

교류는, 페이스 플레이트와 리어 플레이트에 양음의 양극성 전위를 제공할 수 있으며, 또한 1사이클마다 승압공정을 거치므로, 보다 효과적으로 컨디셔닝 효과를 얻을 수 있다.

본 실시예로서는 인가 파형에 교류를 이용하였지만, 양음의 양극 직류를 교대로, 또는 두 번에 나눠 인가하더라도 좋다.

또한, 인가 파형에 펄스 전압, 보다 바람직하게는 인펄스 전압을 이용하여도 좋다. 이 경우, 표면전도형 방출소자로의 방전 시에 손상을 보다 작게 할 수 있는 효과가 있다.

페이스 플레이트와 리어 플레이트 사이에 고전압을 인가하는 공정순서는, 실시예1과 동일하게 통전 포밍공정 전이다.

이와 같이 하여 제조된 화상 표시장치에 의해, 방전이 없는 양호한 표시 화상을 얻을 수 있었다.

(실시예 3)

이하, 본 발명의 화상 표시장치에 관해서, 실시예 1과 다른 점만 설명한다.

실시예 1과 다른 점은, 고전압을 인가할 때의 분위기이다. 실시예 1에서는 진공 분위기에서 행하였지만, 본 실시예에서는, 질소 분위기에서 행한다.

도 66에 본 실시예의 공정의 흐름을 도시한다.

구체적으로는, 패널 안을 배기, 베이킹(120°C에서 약 2시간) 후, 건조 질소 가스를 약 400Pa의 압력이 되도록 도입한다(스텝 S601). 그 후, 고전압을 인가하는 공정으로 옮긴다(스텝 S104). 그 후에 배기를 하여(스텝 S602), 전자원 프로세스로 이행한다. 도 67은, 시간에 대한 인가 전압과 방전 횟수를 도시하는 모식도이다.

인가 전압은, 도 67과 같이 100V에서 250V까지 50V/20분의 비율로 승압하여,250V에서 15분간 유지하였다. 본 실시예로서는 일정 레이트로 승압하였지만, 계단형으로 승압하더라도 좋다.

방전은 150V를 조금 넘은 곳에서 관찰되기 시작하여, 250V 부근까지 증가하지만, 250V로 유지하면 감소로 바뀌어, 곧 0이 된다.

이와 같이 진공 분위기에서 고전압인가한 경우와 비교하여, 질소 도입분위기에서는, 매우 낮은 전압에서 방전이 시작되는 것을 알 수 있다. 또한 본 실시예의 질소 분위기중 250V까지의 고전압 인가로, 진공 분위기중 10kV의 경우와 거의 동일한컨디셔닝 효과를 얻는 것을 실험적으로 확인하고 있다.

이와 같이 본 실시예에 따르면, 보다 소자손상을 적게, 장치의 소형화를 도모할 수 있다.

도입 가스로서는, 질소 외에, 헬륨, 네온, 아르곤, 수소, 산소, 이산화탄소, 공기 등으로부터 적절하게 선택될 수 있다.

또한, 상기 압력은, 본 발명의 화상 표시장치에 바람직한 값이고, 설계가 변하면 적절하게 변경하는 것이 바람직하다. 바람직하게는, 수 Pa에서 수천 Pa의 압력이다.

인가 전압은, 실시예 1과 동일 직류를 이용하였지만, 실시예 2와 같이 교류, 펄스 등이라도 좋다.

고전압을 인가하는 공정순서는, 실시예 1과 동일하게 통전 포밍공정 전이지만, 통전 활성화공정 전이라도 좋다.

이와 같이 하여 제조된 화상 표시장치는, 방전이 없는 양호한 표시 화상을얻을 수 있었다.

제 5 실시예

이하, 도면을 참조하여 본 발명이 바람직한 실시예를 예시적으로 자세히 설명한다. 단, 이 실시예에 기재되어 있는 구성부품의 치수, 재질, 형상, 그 상대 배치등은, 특히 특정 기재가 없는 한, 본 발명의 범위를 이들에만 한정하는 것은 아니다.

도 83 및 도 84를 참조하여, 본 발명의 실시예에 따른 화상 형성장치의 제조방법에 관해서 설명한다.

도 83는 본 발명의 실시예에 따른 화상 형성장치의 제조방법을 나타내는 모식도이고, 도 83A는, 제 1 컨디셔닝 공정에 관해서, 도 83B는 제 2 컨디셔닝 공정에 관해서 보이고 있다.

도면 중, (6001)은 컨디셔닝 공정을 실시하는 기판(애노드 기판 또는 캐소드 기판)을, (6002)은 제 1 컨디셔닝 공정에 있어서 기판(6001)에 대향하여 배치하는 전극을, (6003)은 제 2 컨디셔닝 공정에 있어서 기판(6001)에 대향하여 배치하는 전극을, (6004)은 고전압 전원을 각각 도시한다.

또, 제 1 컨디셔닝 공정에 이용하는 전극(6002)의 시트 저항치와, 제 2 컨디셔닝 공정에 이용하는 전극(6003)의 시트 저항치는 다르다.

여기서, 시트 저항이란, 폭이w에서 길이가 1인 박막 저항R를 R=Rs(1/w)로 했을 때에 나타나는 Rs이다.

상기 컨디셔닝 공정에 이용하는 전극의 시트 저항치에 의해서, 이상 방전 발생시에 전자원 기판 또는 애노드 기판(6001)과 대향하는 전극 사이에 축적된 전하가 방전 경로를 흐를 때의 전하량을 제어할 수 있다.

즉, 저항치가 높을 수록 전극 부분에서의 전하 이동을 억제할 수 있으므로, 이에 따라해서 방전 경로에 있어서도 전하 이동을 억제할 수 있는 것이다.

도 84는 본 발명의 실시예에 따른 제조방법에 의해서 제조되는 화상 형성장치를 설명하는 모식도이다.

도 84중, (6005)은 캐소드 기판을, (6006)은 애노드 기판을, (6007)은 고전압 전원을 각각 도시한다.

우선, 도 84을 이용하여 화상 형성장치의 동작 원리를 설명한다.

캐소드 기판(6005)에는 복수의 전자 방출소자가 형성되어, 애노드 기판(6006)에는 형광체 등의 발광수단이 구비된다.

캐소드 기판(6005)으로부터 방출된 전자빔에 충분한 가속 전압을 제공하기 위해서, 애노드 기판(6006)에는 고전압 전원7에 의해 캐소드 기판(6005)에 대하여 수 kV∼수십 kV의 양의 전위가 인가된다.

이러한 상황하에서, 캐소드 기판(6005)에 형성된 전자 방출소자로부터 제어된 전자가 방출되어, 애노드 기판(6006)에 형성된 형광체를 발광시킨다.

이 경우 전자의 흐름은, 본명세서에서 말하는 이상 방전과는 구별된다.

또, 애노드 기판(6006)과 캐소드 기판(6005)은, 통상 진공으로 유지되어, 캐소드 기판(6005)과 애노드 기판(6006)의 거리는, 방출전자의 평균 자유공정보다도 작아지고 있다.

그런데, 이러한 상황을 안정적으로 실현하기 위해, 본 실시예에 따른 제조방법이 적용된다.

도 83를 이용하여, 제조방법에 관해서 설명한다.

본 실시예에 의한 제조 공정에서는, 애노드 기판 또는 캐소드 기판을 제조하는 공정의 원하는 단계에서, 애노드 기판 또는 캐소드 기판(6001) 표면에 전계를 인가하는 공정을 설치한다.

애노드 기판 또는 캐소드 기판(6001)에 미리 전계를 인가할 목적으로서는, 기판 내압을 확인하는 것과 기판 내압을 상승시키는 것 등이다.

이 때문에, 본 공정에서 기판 표면에 인가하는 전계는, 뒤에 화상 형성장치로서 사용할 때에 인가되는 전계와 같은 정도, 또는 그보다도 높은 것이 바람직하다.

기판 표면에 인가되는 전계는, 기판에 대향하여 배치된 전극(6002), (6003)과 기판(6001) 사이에 인가되는 전압(고전압 전원(6004)의 전압), 기판(6001)과 전극(6002), (6003) 사이의 거리 등에 의해서 결정할 수 있다.

또, 전압 인가는, 직류형, 펄스형 등, 어떠한 것이어도 좋고, 인가 전압을 점증시키면서 실시하더라도 좋다.

컨디셔닝 공정에 있어서, 높은 시트 저항치를 갖는 전극을 이용하면, 상술한 바와 같이 이상 방전 발생시에 기판(6001)과 대향하는 전극 사이에 축적된 전하가 방전 경로를 흐르는 것을 억제할 수 있다.

이에 따라, 대규모인 아크 방전에 이르게 하지 않을지, 또는 그 규모를 현저히 축소한 상태로 할 수 있으며, 2차적으로 발생하는 이상 방전도 방지할 수 있다.

즉, 컨디셔닝 공정에 있어서, 기판(6001)상에 생기는 손상을 대폭 완화하여 기판1 내압을 상승시킬 수 있다.

제조 공정중의 어떤 공정에서 컨디셔닝 공정을 행할지는 특별히 한정되는 것이 아니지만, 예를 들면, 방전의 원인이 될 수 있는 이물등이 도입될 수 있는 공정 후에 행할 수 있다.

상기한 바와 같이, 전극의 시트 저항이 높을수록, 본 공정에서의 방전 전류를 억제할 수 있다.

그러나, 이물에 의해서는, 컨디셔닝 공정에 있어서 효과적으로 내압을 상승시키기 위해 일정 이상의 방전 전류를 필요로 하는 경우도 있다.

이 때문에, 본 공정에서 이용하는 전극의 시트 저항은, 기판의 구성과 상정되는 이물 종류 등에 의해서 적절하게 선택되는 것이며, 상술된 바와 같이 시트 저항치가 다른 전극에 의해 행하는 다른 종류의 컨디셔닝 공정, 즉, 제 1 컨디셔닝 공정 및 제 2 컨디셔닝 공정을 적절하게 선택하여 행한다.

이와 같이, 본 공정을 실시함으로써, 이상 방전의 발생을 억제한 화상 형성장치의 제조가 가능해진다.

또한, 본 실시예에 의한 컨디셔닝 공정을 행함으로써, 본 공정에서 발생할 수 있는 손상을 완화할 수 있고, 이에 따라 수율 좋게 기판을 제조할 수 있게 된다.

<실시예>

이하, 보다 구체적인 실시예에 대해 설명한다.

우선, 상술의 발명의 실시예에 기초한 제조 공정을 포함하는 공정에 의해서, 캐소드 기판(전자원 기판)을 제조하는 경우에 대해서 설명한다.

또, 전자 방출소자로서, 표면전도형 전자 방출소자가 매트릭스 배치된 전자원에 의해 구성되어 있는 캐소드 기판을 제조하였다.

이 전자원이 형성된 캐소드 기판의 모식도를 도 85에 도시한다.

도 85중, (6011)은 X방향 배선, (6012)은 Y방향 배선, (6013)은 표면전도형 전자 방출소자이다.

본 실시예에서는, Y방향(720) 소자(n=720), X방향(240) 소자(m=240)로 이루어지는 것을 제조하였다.

또한, 표면전도형 전자 방출소자(6013)에는, 대향하는 소자 전극이 설치되어 있고, 또한, 이 소자 전극 사이에는 도전성 박막이 형성되어 있다.

또한, 도전성 박막에는 도시되지 않는 전자 방출부가 형성되어 있다.

그리고, 컨디셔닝 공정에 있어서는, 캐소드 기판의 전자 방출부를 형성하는 면이 컨디셔닝용 전극과 대향하도록 배치한다.

또한, 캐소드 기판상의 배선은 접지하여, 컨디셔닝용 전극은 고전압 전원과 접속한다.

또, 캐소드 기판과 컨디셔닝용 전극의 거리는 2mm가 되도록 절연체로 지지한다.

이하, 제조 공정에 관해서, 공정순으로 설명한다.

(전극 형성공정)

우선, 캐소드 기판 상에 소자 전극을 포토리소그래피에 의해, X방향 배선, Y방향 배선 및 이들이 교차하는 장소에 설치된 층간 절연층(도면에 미도시)을 인쇄법으로 형성하였다.

(제 1 컨디셔닝 공정)

제 1 컨디셔닝 공정에서는, 시트 저항이 10³Ω/□의 전극을 이용한 고전압 전원에서 양의 고전압을 전극에 인가하여, 제 1 컨디셔닝 공정을 개시한다.

여기서, 본 실시예에서는 펄스 폭200ms, 1Hz의 구형파를 전극에 인가, 파고치는, 30kV까지 10V/초의 레이트로 승압하였다.

또, 본 공정에서의 이상 방전을 검지할 목적으로, 포토 멀티 튜브를 이용하여 발광 측정을 동시에 행한 바, 본 공정에서는 3회의 이상 방전을 검지하였다.

(박막 형성공정)

계속해서, 소자 전극 사이에 도전성 박막을 BJ법(버블제트 방식(잉크제트 방식의 일종)에 의해서 행하는 방법)으로써 형성하였다.

(제 2 컨디셔닝 공정)

제 2 컨디셔닝 공정에서는, 시트 저항이 10⁵Ω/□의 전극을 이용했다.

본 공정에서는, 제 1 컨디셔닝 공정과 동일 방법으로 전계의 인가를 행하였다. 또, 본 공정에서는 5회의 이상 방전이 검지되었다.

(전자 방출부 형성공정)

또한, 상술한 도전성 박막에 전자 방출부를 형성하는 공정을 실시하였다.

(제 3 컨디셔닝 공정)

제 3 컨디셔닝 공정에서는, 시트 저항이 10⁷Ω/□의 전극을 이용했다. 본 공정에서는, 고전압 전원에서 양의 고전압을 전극에 인가하였다.

그리고, 본 공정에서는 직류 전압을 25kV까지, 10V/초의 레이트로 승압함으로써 실시하였다.

또, 본 공정에서는, 이상 방전은 1회 검지되었다.

(제 4 컨디셔닝 공정)

마지막으로 제 4 컨디셔닝 공정을 행하였다.

이용한 전극의 시트 저항은 수Ω/□이고, 고전압 전원에서 20kV의 직류 전압을 인가하여 30분간 유지하였다.

또, 본 공정에서는, 이상 방전은 검지되지 않았다.

다음에, 상술의 발명의 실시예에 기초한 제조 공정을 포함하는 공정에 의해서, 애노드 기판을 제조하는 경우에 대해 설명한다.

도 86는, 본 실시예에 따른 제조 공정에 의해서 제조된 애노드 기판의 구성을 나타내는 모식도이고, 도 86A는 평면도, 도 86B는 측면도이다.

도면 중, (6016)은 전자선을 가속시키기 위해서 필요한 고전압을 인가하기 위한 고전압추출부, (6017)는 메탈백, (6018)은 형광체를 도시한다.

컨디셔닝 공정에 있어서는, 애노드 기판은 메탈백 및 형광막이 형성된 면이전극과 대향하도록 배치한다.

또한, 애노드 기판은 고전압추출부를 접지하고 컨디셔닝용 전극은 고전압 전원과 접속한다.

또한, 캐소드 기판과 컨디셔닝용 전극의 거리는 2mm가 되도록 절연체로 지지한다.

(제1 컨디셔닝 공정)

이미, 형광막이 형성된(형광막 형성공정) 애노드 기판에 대하여, 제1 컨디셔닝 공정을 행한다.

여기서, 이 컨디셔닝 공정에 있어서는, 시트 저항이 10¹⁰Ω/□의 전극을 이용하여, 고전압 전원에서 음의 고전압을 전극에 인가하여, 제1 컨디셔닝 공정을 개시한다.

본 실시예로서는 직류전압을, 0kV에서-30kV까지-10V/초의 레이트로 승압하여, 그 후 1시간 130kV로 유지함으로써 실시하였다.

또, 본 공정에서의 이상 방전을 검지할 목적으로, 포토 멀티 튜브를 이용하여 발광 측정을 동시에 행한 바, 본 공정에서는 1회의 이상 방전을 검지하였다.

(제 2 컨디셔닝 공정)

계속해서, 제 2 컨디셔닝 공정을 행한다.

본 공정에서는, 시트 저항이 수 Ω/□의 전극을 이용하여, 고전압 전원에서 고전압을 인가하여, 제 2 컨디셔닝 공정을 행하였다.

본 공정에서는 -20kV 직류 전압을 30분간 유지함으로써 실시하였다. 또, 본 공정에서는 이상 방전은 검지되지 않았다.

이상에서 형성한 캐소드 기판과 애노드 기판을 이용하여, 화상 표시부를 제조하였다.

도 87는 본 발명의 실시예에 따른 제조방법에 의해서 제조된 화상 형성장치의 개략 구성도이다.

도 87에 있어서, 도 85 및 도 86과 동일 부위에는, 동일 부호로 한다.

또한, 도면 중, (6014)은 캐소드 기판(10)을 지지하는 리어 플레이트, (6018)는 형광체, (6017)는 메탈백, (6019)은 애노드 기판(6015)과 캐소드 기판(6010)을 고정하는 지지 플레임이다.

또, 캐소드 기판과 애노드 기판의 거리는 2mm이다.

또한, 표면전도형 전자 방출소자(6013)에는 대향하는 소자 전극이 설치되어 있고, 이 소자 전극 사이에 15V 정도의 전압을 인가함으로써, 이 전극 사이에는 소자전류If가 흘러, 동시에 전자 방출이 행해진다.

그런데, 상술된 바와 같이, 본 발명의 실시예에 따른 제조방법에 의해 제조한 화상 형성장치의 특성을 평가하기 위해서, 다음의 평가 실험을 행하였다.

우선, 애노드에 10kV의 고전압을 인가하여, 캐소드 기판(6010)의 X방향 배선(6011), 구체적으로는 Dox1, Dox2, …, Dox(m-1), Doxm, 및, Y방향 배선(6012), 구체적으로는 Doy1, Doy2, …, Doy(n-1), Doyn에 접속된 도시되지 않는 드라이버 유닛을 구동함으로써, 화상을 표시시켜, 화소 결함 유무를 조사하였다.

그 결과, 이상 방전에 관한 것이라고 생각되는 화소 결함은 발견되지 않고, 즉, 컨디셔닝 공정으로 손상을 입히지 않는 것이 판명되었다.

계속해서 이 상태에서, 여러가지 화상을 표시시키면서, 300시간의 내구 시험을 행하였다.

그 결과, 이상 방전이 생기는 일은 한번도 없고, 양호한 화상을 유지하고 있었다.

제 6 실시예

본 발명을 화상 형성장치의 제조에 적용하는 구체적인 실시예에 대해서, 이하에 설명한다.

도 88는, 본 실시예의 제조장치를 이용하여, 본 실시예의 제조방법에 의해 제조되는 화상 형성장치의 주요 구성을 나타내는 개략 사시도이다.

도 88에 있어서, 화상 형성장치는 애노드 기판(7001) 및 캐소드 기판(7002)을 구비하여 구성되어 있으며, 캐소드 기판(7002)은, 도 89에 도시한 바와 같이, 전자원로서 이용되는 표면전도형 전자 방출소자(7015)(도면 중, 원내에 도시)가 매트릭스형(행렬형)에 다수 배치되어 구성되어 있다. 애노드 기판(7001)은, 컬러표시를 행하기위한 R, G, B용의 형광체면(7018),이 형광체면(7018)을 덮는 알루미늄을 재료로 한 두께100nm 정도의 메탈백면(7019)이 유리 기체(7017)에 매설 고정되어 구성되어 있다.

또한, (7012)은 X방향 배선, (7013)은 Y방향 배선이고, (7016)는 캐소드 기판(7002)을 지지하는 리어 플레이트, (7020)는 애노드 기판(7001)과 캐소드 기판(7002)을 고정하는 지지 플레임이다.

도 90는, 표면전도형 전자 방출소자(7015)를 도시하는 모식도이고, 도 90A가 평면도, 도 90B가 단면도이다.

이 전자 방출소자(7015)는, 캐소드 기판(7002)상에서 인접하는 한 쌍의 소자 전극(7021), (7022)과, 이들 소자 전극(7021), (7022)에 접속되어 한 부위에 전자 방출부(7023)를 갖는 도전성 박막(7024)을 갖는 소자이다. 전자 방출부(7023)는, 도전성 박막(7024)의 일부가, 파괴, 변형 내지 변질되어, 고저항 상태가 된 부분이다. 또한, 전자 방출부(7023) 및 그 주변에는, 전자 방출을 제어하기 위해서, 탄소 또는 탄소 화합물을 주성분으로 하는 피착막(7025)이 형성되어 있는 경우가 있다.

이 전자 방출소자(7015)는, 소자 전극(7021), (7022) 사이에 (7015) V정도의 전압을 인가함으로써 해당 소자 전극(7021), (7022) 사이에 소자전류If를 공급하여, 전자 방출부(7023)로부터 전자를 방출시킬 수 있다.

본 실시예는, 상술한 구성의 화상 형성장치를 제조하는 과정에서, 캐소드 기판(7002)을 제작할 때의 공정을 대상으로 한다.

도 91 및 도 92은, 본 실시예의 제조장치의 주요 구성을 나타내는 모식도이다. 또, 도 92에서는 도 91과 동일 부위에는 동일 부호로 한다.

도 91에 있어서, (7001)는 애노드 기판, (7002)은 캐소드 기판, (7003)은 이상 방전을 검지하는 검지수단, (7004)은 애노드와 캐소드를 단락시키는 전환 스위치, (7005)는 고전압 전원, (7006)은 전환 스위치(7004) 단락 시의 저항, (7008)은 검지수단(7003)으로부터 전환 스위치(7004)를 제어하기 위해서 보내지는 신호를 각각 도시한다. 한편, 도 89에 있어서, (7007)는 애노드와 고전압 전원 사이의 전환 스위치, (7009)는 검지수단(7003)으로부터 전환 스위치(7007)를 제어하기 위해서 보내는 신호이다.

이하, 도 91에 도시하는 제조장치의 기능에 관해서 설명한다. 이 제조장치는, 애노드와 캐소드가 만드는 정전 용량이 큰 경우에 특히 적합한 것이다.

우선, 캐소드 기판(7002)에 전자원이 되는 전자 방출소자(7015)를 형성하는 공정의 원하는 단계에서, 진공중에서 애노드 기판(7001') 에 캐소드 기판(7002)과 비교하여 양의 고전위를 인가하는 컨디셔닝을 실시한다. 또, 이 애노드 기판(7001')은, 이 컨디셔닝을 실시하기 위해서 사용하는 것이고, 화상을 형성하기 위한 애노드 기판(7001)과는 다른 것으로서도 좋다.

애노드 기판(7001') 에서는, 상기한 바와 같이 화상 형성용 기판일 필요는 없다. 이 때, 예를 들면 애노드에 인가하는 전위를 점증시키면서 실시한다. 이 경우에, 원하는 전위에 도달하기 전에 이상 방전이 생긴 경우에, 검지수단(7003)에 의해 이상 방전을 검지하여, 계속해서 신호(7008)를 발생시켜 전환 스위치(7004)를 개폐한다.

검지수단(7003) 및 신호(7008)는, 예를 들면, 애노드 전위를 모니터하여, 어떤 임계치보다도 큰 전위 변화를 보인 경우에 전환 스위치(7004)의 개폐 동작을 행하는 신호를 출력하는 것 등을 들 수 있다. 이 신호(7008)는, 이상 방전이 검지되면서 동시에, 일정시간만 전환 스위치(7004)를 폐쇄한 후에, 다시 개방하는 신호가 바람직하다. 이 전환 스위치(7004)를 일정 시간 폐쇄하는 시간은, 사용하는 고전압 전원(7005)의 특성을 고려하여 선택하는 것이 바람직하다. 이러한 고전압 전원(7005)은, 일반적으로 출력 안정성을 향상시킬 목적으로 인덕턴스와 캐패시턴스등이 조합되고 사용되어 있는 것이 바람직하다.

언급하면, 이상 방전시에, 사실상 고전압 전원으로부터의 전하 공급을 무시할 수 있는 상태로 할 수 있으면 좋고, 이상 방전 순간에 고전압 전원의 출력 전압이 거의 저하하지 않은 안정화 직류 전원이 좋은 것으로 된다. 즉, 먼저 진술한 전환 스위치(7004)를 일정 시간 폐쇄하는 시간은, 애노드 기판(7001')의 전위를 정규 전위로 회복하는 과정에서, 고전압 전원의 출력 전압이 거의 저하하지 않은 시간으로 선택된다. 상술의 제어를 계속 행하여, 애노드 전위가 원하는 값이 될 때까지 실시하여, 컨디셔닝 공정을 종료한다.

다음으로, 도 92에 도시하는 제조장치의 기능에 관해서 설명한다. 도 92에서는, 애노드 기판(7001')과 고전압 전원 사이에 전환 스위치(7007)가 설치되며, 검지수단(7003)으로부터의 신호(7009)에 의해 전환 스위치(7007)가 제어된다. 이 도 92의 제조장치는, 2차적으로 발생하는 이상 방전이 지배적으로 손상을 제공하는 경우에 바람직하다.

상술과 같이, 진공속에서 애노드 기판에 고전위를 인가하는 컨디셔닝을 실시한다. 이 때, 이상 방전이 검지되면서 동시에, 전환 스위치(7007)를 개방한다. 이에 따라, 고전압 전원에 부하를 제공하지 않고, 임의의 시간만 애노드와 고전압전원을 전기적으로 절단할 수 있다. 이 상태에서 애노드와 고전압 전원을 전기적으로 접속하는 경우에는, 전환 스위치(7007)를 개방한 후에 전환 스위치(7007)를 폐쇄하면 좋다. 상술의 제어를 계속 행하여, 애노드 전위가 원하는 값이 될 때까지 실시하여, 컨디셔닝 공정을 종료한다.

다음으로, 해당 제조장치의 동작 원리에 관해서 진술한다. 화상 형성장치로서 기능시키기 위해서는, 통상, 애노드 기판(7001)에는 형광체 등의 발광수단을 구비한 기판이 이용되며, 이것에 충분한 가속 전압을 전자빔에 제공하기 위해서, 수kV∼수십kV의 높은 양의 전위가 인가된다. 이러한 상황하에서, 캐소드 기판(7002)에 형성된 전자 방출소자로부터 제어된 전자가 방출되며, 애노드 기판(7001)에 형성된 형광체면(7018)을 발광시킨다. 이 경우의 전자의 흐름은, 본 실시예에서 말하는 이상 방전과는 구별되는 것이다. 또, 애노드 기판(7001)과 캐소드 기판(7002)은, 통상 진공으로 유지되며 애노드 기판(7001)과 캐소드 기판(7002)의 거리는, 방출전자의 평균 자유 공정보다도 작아지고 있다.

이러한 상황을 안정적으로 실현하기 위해서, 본 발명은 적용된다. 즉, 본 발명은, 상술의 화상을 형성하기 전에, 애노드에, 캐소드 기판(7002)에 대하여 수kV∼수십kV의 높은 양의 전위를 인가하는 컨디셔닝 공정을, 다음과 같이 실시한다.

도 91에 도시하는 구성에 있어서, 우선 캐소드 기판(7002)에 대하여, 애노드 기판(7001)에 높은 양의 전위, 구체적으로 수kV∼수십kV 정도를 인가한다. 이 전위는, 화상 형성시에 인가하는 값과 같은 정도, 또는 그것보다도 높은 전위가 선택된다. 이 때, 캐소드 기판(7002)과 애노드 기판(7001) 사이의 공간은 진공분위기에 유지되고 있다. 또, 이러한 전위의 인가는, 직류형, 펄스형 등, 어떠한 것이어도 좋다. 또한, 인가 전위를 점증시키면서 실시하더라도 좋다.

이상 방전의 개시를 특정하기 위해서는, 예를 들면, 애노드 기판(7001')에 근접하여 설치된 전위계로, 애노드 전위 변화를 측정하는 것 등에 의해 가능하다. 이 경우, 어떤 임계치보다도 큰 전위 변화를 보인 경우에 전환 스위치(7004)의 개폐 동작을 행하는 신호를 출력하는 것을 들 수 있다. 그 외에도, 이상 방전에 관한 발광 현상을 관찰하는 방법 등이 있다.

다음에 이상 방전이 생긴 경우의 제어를 진술한다. 이상 방전이 생겨, 애노드 기판(7001') 과 캐소드 기판(7002) 사이의 진공을 통한 공간에 전류가 흐르기 시작한 순간에, 전환 스위치(7004)를 폐쇄하여 애노드에 저장되어 있는 전하를 전환 스위치(7004)를 통해 부분적으로 개방한다. 이 경우, 이상 방전을 관측하여, 전환 스위치(7004)를 폐쇄하는 데 필요한 시간이 짧으면, 애노드 기판(7001') 과 캐소드 기판(7002)의 진공을 통한 공간으로 흐르는 전류를 부분적으로 차단, 또는 작게 조일 수 있으며, 결과적으로 캐소드 기판(7002)상에 본래 발생될 손상을 대폭 완화할 수 있게 된다. 또한, 전환 스위치(7004) 단락 시의 저항(7006)은, 전환 스위치(7004)를 보호할 목적으로 사용되지만, 가능한 한 작은 값인 것이 바람직하다.

계속해서, 전환 스위치(7004)를 다시 개방한다. 이 때, 애노드 기판(7001') 과 캐소드 기판(7002)의 진공을 통한 공간으로 전류가 흐르지 않으면, 고전압 전원(7005)에서 유입되는 전류가, 애노드 전위를 다시 규정 값까지 되살리는 충전전류로서 흐르는 것으로 된다.

이상은, 도 91에 있어서의 구성의 경우이지만, 도 92의 구성에서는, 제어 방법이 다르다. 이상 방전이 생겨, 애노드 기판(7001') 과 캐소드 기판(7002)의 진공을 통한 공간에 전류가 흐르기 시작한 순간에, 전환 스위치(7007)를 개방하여, 애노드 기판(7001')과 고전압 전원(7005)을 전기적으로 절단한다. 이에 따라, 애노드 기판(7001')에 축적되어 있던 전하는 방전 시의 전류로서 개방되나, 전환 스위치(7007)를 개방하는 동작이 들어감으로써, 임의의 시간 애노드 기판(7001')의 전위를 캐소드 기판(7002)에 가깝게 한 상태로 유지할 수 있다. 이 유지하는 시간을 충분히 얻음으로써, 2차적으로 발생하는 방전을 보다 확실하게 방지할 수 있다. 또한, 애노드 기판(7001') 과 고전압 전원(5)이 전기적으로 절단되므로, 고전압 전원(7005)에 큰 부하를 제공할 우려도 없다.

상술의 두 가지 방법에 관하여, 조합해서 실시하는 것도 유효이다. 이 경우에는, 먼저 생기는 이상 방전에 대해서, 진공을 통해 공간에 흐르는 전류를 조일 수 있으며, 2차적으로 발생하는 이상 방전도 방지할 수 있다.

이상의 설명으로부터 알 수 있듯이, 본 실시예에 의해, 캐소드 기판(7002)상에 본래 발생될 손상을 대폭 완화하여 컨디셔닝을 실시할 수 있다. 또한, 컨디셔닝을 실시함으로써, 이상 방전의 발생을 억제한 화상 형성장치의 제조가 가능해진다.

실시예

이하, 실시예에 기초하여 본 실시예를 더욱 구체적으로 설명한다.

(실시예 1)

도 91에 모식적으로 도시한 애노드 기판(7001'), 캐소드 기판(7002), 이상 방전 검지수단(7003), 애노드와 캐소드를 단락시키는 스위치(7004), 고전압 전원(7005), 저항(7006)을 배치하여 컨디셔닝을 실시하였다. 또, (7008)는 제어신호를 나타내고 있다. 이상 방전 검지수단(7003) 및 제어신호(7008)는, 애노드 기판(7001')의 근처에 설치된 전위계 및 전위의 저하가 20V 이상 관측된 경우에 펄스 폭10μ초의 트리거신호를 전환 스위치(7004)로 보내는 시스템에 의해 구성되어 있고, 제어 횟수를 조사하기 위해서 카운터도 구비하고 있다. 또한, 전환 스위치(7004)에는 고전압용 반도체 스위치를, 고전압 전원(7005)에는 직류 고전압전원을 사용하고 저항(7006)은 100Ω으로 하였다. 또한, 본 실시예에서는, 표면전도형 전자 방출소자(7015)가 Y방향에 720개(n=720), X방향에 240개(m=240)로 이루어지는 것을 사용하였다.

본 실시예에 있어서 제조하는 화상 형성장치는, 캐소드 기판(7002)과 화상 형성용 애노드 기판(7001)의 거리가 2mm이고, 화상 형성시에 애노드에 인가하는 최대 전압은 10kV이다. 따라서, 컨디셔닝 조건은 캐소드 기판(7002)과 애노드 기판(7001')의 거리를 2mm로 하여, 컨디셔닝용 애노드 전극(7001')에 인가하는 최대 전위를 15kV로 하였다. 이하에, 본 제조 공정을 순서대로 설명한다.

1) 도 89에 모식적으로 도시되는 캐소드 기판(2)을 음극으로서, 컨디셔닝용 애노드 전극(7001')을 이용하여 도 91에 도시한 바와 같이 배치시켰다. 또, 이 컨디셔닝용 애노드 기판(7001') 은, 캐소드 기판(7002)과 대향하여 배치시켰을 때에,캐소드 기판(7002)상의 도전성 부분과 적어도 중첩되는 부분을 갖는 전극 형상인 것이다. 이 애노드 기판(7001')은, 컨디셔닝을 행하기 위한 것이며, 화상 형성용 애노드 기판(7001)과는 다른 것이다. 또한, 캐소드 기판(7002)을 음극으로 하기 위해서, 캐소드 기판(7002)상에 형성된 X방향 배선(7012) 및 Y방향 배선(7013)을 접지하였다. 애노드 기판(7001')과 캐소드 기판(7002) 사이에는, 도시되지 않는 절연성 블록이 삽입되어 있고, 애노드 기판(7001') 과 캐소드 기판(7002)의 간격은 2mm로 유지되어 있다. 또한, 애노드 기판(7001') 과 캐소드 기판(7002) 및 절연성 블록 등은, 진공 용기내에 배치되어 있다(도면에 미도시).

2) 상술의 진공 용기내를 배기한다. 이에 따라 애노드 기판(7001') 과 캐소드 기판(7002) 사이는 진공 상태가 된다.

3) 진공 용기내의 압력이 1×10^-3Pa보다도 낮게 되고, 고전압 전원(7005)보다 애노드 기판(7001')에 고전압을 인가하여, 컨디셔닝을 개시한다. 본 실시예로서는 직류 전압을 5kV에서 15kV까지, 10V/초의 레이트로 승압하여, 그 후 10분간, 15kV으로 유지함으로써 실시하였다. 또, 승압하면서 이상 방전 검지수단(7003)에 의해, 이상 방전 유무를 항상 측정하여, 이상 방전을 검지한 경우에는, 제어신호(7008)를 통해 전환 스위치(7004)를 제어하였다. 본 실시예에서는, 7회의 이상 방전을 검지하여, 그에 대응한 7회의 제어가 행하여졌다.

4) 상술의 컨디셔닝 종료 후, 진공 용기내를 대기압으로 되돌리고, 캐소드 기판(7002)에 대해서는, 전자원을 완성시키기 위한 공정을 실시하여, 최종적으로는도 88에 도시하는 화상 표시부를 제조하였다.

그런데, 상술된 바와 같이, 본 발명의 제조방법에 의해 제조한 화상 형성장치의 특성을 평가하기 위해서, 다음의 평가 실험을 행하였다.

우선, 애노드에 10kV의 고전압을 인가하여, 캐소드 기판(7002)의 X방향 배선(7012),구체적으로는 Dox1, Dox2, ··· Dox(m-1), Doxm 및, Y방향 배선(7013),구체적으로는 Doy1, Doy2, ···Doy(n-1), Doyn에 접속된 도시되지 않는 드라이버 유닛을 구동함으로써, 화상을 표시시키고, 화소 결함 유무를 조사하였다. 그 결과, 이상 방전에 관한 것이라고 생각되는 화소 결함은 발견되지 않고, 컨디셔닝 공정으로 손상을 받지 않는다는 것이 판명되었다.

계속해서 이 상태에서, 여러가지 화상을 표시시키면서, 300시간의 내구 시험을 행하였다. 그 결과, 이상 방전이 생기는 것은 한번도 없고, 양호한 화상을 유지하고 있었다. 이것으로부터, 본 발명의 화상 형성장치의 제조방법에 의해 제조되는 화상 형성장치가, 이상 방전의 억제에 유효하다는 것이 나타났다.

(실시예 2)

실시예 1의 컨디셔닝의 공정을, 도 88에 모식적으로 도시하는 화상 표시장치의 조립 완료 후에 실시하였다. 또, 컨디셔닝시에는, 캐소드 기판(7002)과 애노드 기판(7001') 사이를 진공 상태로 하고 있다.

본 실시예 2에 있어서는, 검지수단(7003)을 빛 검지수단으로 하여, 이상 방전 유무를 검지하여 전환 스위치(7004)를 개폐한 것 이외는, 실시예 1과 동일 조건으로 컨디셔닝을 행하였다.

빛 검지는, 캐소드 기판(7002)으로부터 구동에 상관없이 방출된 전자가, 형광체에 조사함으로써 발하는 빛을 검지하는 것이다. 그래서, 이상 방전에 관한 신호를 검지했을 때에, 전환 스위치(7004)를 폐쇄하여 10μ초 후에 다시 전환 스위치(7004)를 개방하도록 하였다. 실시예 1과 같이, 5kV에서 15kV까지, 10V/초의 레이트로 승압하여, 그 후 10분간 15kV로 유지하는 조건으로 컨디셔닝을 실시한 바, 11회의 이상 방전을 검지하여, 그에 대응한 11회의 제어가 행하여졌다. 그 후, 필요한 공정을 거쳐, 또한, 도시되지 않는 드라이버 유닛 등을 접속하여, 화상 형성이 가능한 장치로서 완성시켰다.

그리고, 실시예 1과 같이, 애노드 기판(7001') 에 10kV의 고전압을 인가하여 평가를 행한 바, 이상 방전에 관한 것이라고 생각되는 화소 결함은 발견되지 않고, 컨디셔닝 공정으로 손상을 받지 않는다는 것이 판명되었다. 계속해서 이 상태에서, 여러가지 화상을 표시시키면서, 300시간의 내구 시험을 행하였다. 그 결과, 이상 방전이 생기는 일은 한번도 없고, 양호한 화상을 유지하고 있었다. 이것으로부터, 본 발명의 화상 형성장치의 제조방법에 의해 제조되는 화상 형성장치가 이상 방전의 억제에 유효하다는 것이 나타났다.

(실시예 3)

도 92에 모식적으로 도시한 애노드 기판(7001'), 캐소드 기판(7002), 이상방전 검지수단(7003), 고전압전원(7004), 애노드와 고전압전원 사이의 전환스위치(7007)를 배치하고 컨디셔닝을 실시했다. 또한, (7009)는 제어신호를 나타내고 있다. 검지수단(7003)은 실시예 2와 같이 광검지수단으로서, 이상방전유무를 검지하고, 이상방전이 검지된 경우에 펄스폭 5초의 트리거 신호를 스위치(7007)로 보내는 시스템에 의해 구성되어 있다. 또 제어 횟수를 조사하기 위해 카운터도 구비하고 있다. 그리고, 전환 스위치(7007)에는 진공 스위치를, 고전압전원(7005)에는 직류 고전압전원을 사용했다.

본 실시예에 있어서는, 제어신호로서 펄스폭 5초의 트리거 신호를 전환 스위치(7007)에 보내기 때문에, 이상 방전시에는 애노드 기판(7001)과 고전압전원(7005)은 전기적으로 5초간 정도 절단되게 된다. 캐소드 기판(7002)에는 실시예 1과 같이, 전자 방출소자로서 표면전도형 전자방출 소자(7015)가 매트릭스 배치된 전자원으로 구성되어 있는 것을 사용했다. 단, 본실시예에서는, 전자방출소자(7015)가 Y방향에 240개(n=240), X방향에 80개(m=80)인 것을 사용했다. 또한, 본 실시예에 있어서도, 실시예 1과 같이, 도전성 박막을 형성한 후 실시했다.

본실시예에 있어서 제조한 화상형성 장치는, 캐소드기판(7002)와 화상형성용 애노드 기판(7001)의 거리가 2.5mm이고, 화상 형성시에 애노드 전극으로 인가한 최대전압은 12kv이다. 따라서, 컨디셔닝 조건은, 캐소드 기판(7002)과 애노드 기판(7001)의 거리를 2.5mm, 컨디셔닝용 애노드 전극으로 인가하는 최대전위를 18kv로 했다.이하, 제조공정을 순서대로 설명한다.

1) 도 89에 모식적으로 나타난 캐소드 기판(7002)을 음극으로서, 콘디셔닝용 애노드 전극(7001)을 사용해 도 92와 같이 배치시켰다. 또한, 이 컨디셔닝용 애노드 기판(7001)은, 캐소드 기판(7002)과 반대편으로 배치시켰을 때, 캐소드 기판(7002)위의 도전성 부분과 적어도 겹쳐지는 부분을 가진 전극형상인 것이다.또, 캐소드 기판(7002)을 음극으로 하기 위해, 캐소드 기판(7002)위에 형성된 X방향배선(7012)및 Y방향배선(7013)을 접지했다. 애노드 기판(7001)과 캐소드 기판(7002) 사이에는, 그림에 나타나지 않은 절연성블록이 삽입되어 있고, 애노드 기판(7001')과 캐소드 기판(7002)의 간격은 2mm로 유지되어 있다. 또한, 애노드 기판(7001')과 캐소드 기판(7002) 및 절연성 블록등은, 진공 용기내에 배치되어 있다 (도면에 미도시).

2) 상술의 진공 용기내를 배기한다. 이에 따라 애노드 기판(7001')과 캐소드 기판(7002) 사이는 진공 상태가 된다.

3) 진공 용기내의 압력이 1×10^-3Pa보다도 낮게 되고, 고전압 전원(7005)보다 애노드 기판(7001')에 고전압을 인가하여, 컨디셔닝을 개시한다. 본 실시예로서는 직류 전압을 6kV에서 18kV까지, 10V/초의 레이트로 승압하여, 그 후 10분간, 18kV으로 유지함으로써 실시하였다. 또, 승압하면서 검지수단(7003)에 의해, 이상 방전 유무를 항상 측정하여, 이상 방전을 검지한 경우에는, 제어신호(7009)를 통해 스위치(7007)를 제어하였다. 이 때, 상술한 바와 같이 약 5초간 애노드 기판(7001')과 고전압 전원(7005)이 전기적으로 절단되므로, 본 실시예에서는 이상 방전을 검지한 경우에는, 상기한 제어 외에 고전압 전원(7005)의 승압을 정지하여 이상 방전 검지전의 전압을 약 5초간 유지하는 제어도 행하였다.

여기서, 애노드 기판(7001')과 고전압 전원(7002)이 전기적으로 절단되는 시간을 약 5초간으로 한 것은, 2차적으로 발생하는 이상 방전을 효과적으로 방지하기위함이며, 본 조건으로 컨디셔닝을 실시한 바, 본 실시예에서는, 19회의 이상 방전을 검지하여, 그에 대응한 19회의 제어가 행해졌다. 또한, 이 이상 방전은 가장 짧은 간격이라도 29초간 떨어져 발생하며, 본 실시예에서는 2차적으로 발생하는 이상 방전이 효과적으로 방지된 것이라고 생각된다. 그 이유로서, 이상 방전을 검지하고 나서, 약 5초간 애노드 기판(7001')과 고전압 전원(7005)을 전기적으로 절단하였기 때문에, 국소적으로 애노드 기판(7001')과 캐소드 기판(7002)의 진공도가 악화했다고 해도 어느 정도 회복되기 때문이라고 생각된다.

4) 상기한 컨디셔닝 종료 후, 진공 용기내를 대기압으로 되돌리고, 캐소드 기판(7002)에 대해서는, 전자원을 완성시키기 위한 공정을 실시하여, 최종적으로는 도 88에 모식적으로 도시하는 화상 표시장치를 제조하였다.

그런데, 상술된 바와 같이, 본 발명의 제조방법에 의해 제조한 화상 형성장치의 특성을 평가하기 위해, 다음 평가 실험을 행하였다.

우선, 애노드에 12kV의 고전압을 인가하여, 캐소드 기판(7002)의 X방향 배선(7012), 구체적으로는 Dox1, Dox2, ···Dox(m-1), Doxm 및, Y방향 배선(70l3), 구체적으로는 Doy1, Doy2,···Doy(n-1), Doyn에 접속된 도시되지 않는 드라이버 유닛을 구동함으로써, 화상을 표시시켜서, 화소 결함 유무를 조사하였다. 그 결과, 이상 방전에 관한 것이라고 생각되는 화소 결함은 발견되지 않고, 컨디셔닝 공정으로 손상을 받지 않는다는 것이 판명되었다. 계속해서 이 상태에서, 여러가지 화상을 표시시키면서, 300시간의 내구 시험을 행하였다. 그 결과, 이상 방전이 생기는 일은 한번도 없고, 양호한 화상을 유지하고 있었다. 이 것부터, 본 발명의 화상 형성장치의 제조방법에 의해 제조되는 화상 형성장치가 이상 방전 억제에 유효하다고 나타냈다.

또, 상술의 실시예 1∼3에 있어서는, 컨디셔닝 시의 이상 방전을 억제하는 수단으로서, 애노드 전위를 캐소드 전위에 가깝게 하는, 또는 애노드와 고전압 전원을 전기적으로 절단하는 경우의, 어느 하나를 실시한 경우에 관해서 진술하였지만, 조합해서 사용해도 정말로 문제는 없다. 또한, 이상 방전 관측 수단에 관해서도, 이들에 한정되는 것이 아니다.

이상, 표면전도형 방출소자를 예로 들어 설명하였지만, 본원 발명을 적용할 수 있는 전자선 장치, 화상 표시장치로서는, 표면전도형 방출소자를 이용하는 데 한하는 것은 아니다. 예를 들면, 스핀트형으로서 알려지는 전계 방출소자가 있다. 한 쌍의 전극으로서, 에미터콘이라 불리는 에미터 전극과, 개구부를 갖는 게이트 전극을 갖고 있으며, 그 개구부내에 에미터가 위치하고 있고, 에미터와 게이트 사이에 전압을 인가함으로써 전자를 방출하는 것이다. 특히, 에미터로서 예리한 단부를 갖는 것으로 하고 이 단부에서 전자를 방출하는 것이 알려져 있다. 이러한 전계 방출형 소자를 이용하는 전자선 장치에 있어서도 본원 발명에 바람직하게 적용할 수 있다.

구체적으로는, 배선을 형성한 후, 에미터 및 /또는 게이트 전극의 개구부를 형성하기 전에, 지금까지 진술해 온 각 실시예 및 이들 각 실시예로 행한 바와 같이 컨디셔닝을 행하면 좋다.

<산업상의 이용 가능성>

본 발명에 따르면, 전자원 기판에 전계 인가공정을 실시함으로써, 전자원내의 돌기 등, 화상 형성장치로 대표되는 전자선 장치를 구성해서 구동했을 때의 방전 현상을 야기하는 요인이 제거되어 있으며, 따라서, 장기간 화상 표시를 행하더라도 표시 화상에 누락 화소 발생이 없는 표시 특성에 뛰어난 화상 형성장치를 실현한다.

또한, 본 발명에 따르면, 컨디셔닝 공정에 있어서, 전극과 전자원 기판이 형성하는 컨덴서에 저장되는 에너지를 도전성 박막을 파괴하는 에너지 이하에 제한함으로써, 본 공정에서 방전시에 전자원 기판으로 소비되는 에너지를 제한할 수 있고, 도전성 박막 파괴를 억제할 수 있다.

특히, 대면적인 전자원 기판의 제조에 있어서, 전자원 기판상의 소자 파괴없이 본 공정을 실시할 수 있다.

또한, 전자원 기판 제조시에, 어떤 공정에서도 컨디셔닝을 행할 수 있으므로 효율적으로 전자원의 기판을 제조할 수 있다.

또한 본 발명에 따르면, 시트 저항치가 각각 다른 전극을 이용하여 행하는 복수 종류의 컨디셔닝 공정을 설치함으로써, 제조 공정중이나 제품화한 후 사용시에 이상 방전의 발생을 억제할 수 있으며 신뢰성이 향상한다.

Claims (101)

1. 기판 상에, 전자를 방출하는 전자 방출부와, 상기 전자 방출부를 전기적으로 접속하여 이루어지는 배선을 구비한 전자선 장치의 제조방법에 있어서,

   상기 기판 상에 상기 배선을 형성하는 배선 형성공정과,

   상기 기판 상에 상기 전자 방출부를 형성하는 전자 방출부 형성공정을 구비하고,

   상기 배선 형성공정 완료 후, 또한 상기 전자 방출부 형성공정 완료 전에, 상기 배선이 형성된 상기 기판에 대하여 소정의 전계를 인가하는 전계 인가공정

   을 구비하는 것을 특징으로 하는 전자선 장치의 제조방법.
2. 제1항에 있어서,

   상기 전계는, 그 전계 강도가 1kV/mm 이상인 것을 특징으로 하는 전자선 장치의 제조방법.
3. 제1항에 있어서,

   상기 전계 인가공정은, 상기 기판에 있는 부분이며, 상기 전자 방출부 형성공정을 포함하는 해당 전계 인가공정 후의 여러가지 공정 시에, 또는 상기 전자선 장치가 사용에 제공될 때에 있어서 방전이 생기기 쉬운 해당 부분에 상기 전계 인가에 의해 방전을 일으켜서, 해당 부분을 방전이 생기기 어려운 형상으로 변화시키는 공정인 것을 특징으로 하는 전자선 장치의 제조방법.
4. 제1항에 있어서,

   상기 전자 방출부 형성공정은, 상기 각 전자 방출부에 대응하여 상기 배선으로부터 다른 전위가 제공되는 한 쌍의 전극을 형성하는 전극 형성공정을 포함하며,

   상기 전극 형성공정을 행하기 전에 상기 전계 인가공정을 행하는 것을 특징으로 하는 전자선 장치의 제조방법.
5. 제4항에 있어서,

   상기 한 쌍의 전극은, 표면전도형 전자 방출소자를 구성하는 한 쌍의 전극인 것을 특징으로 하는 전자선 장치의 제조방법.
6. 제5항에 있어서,

   상기 전극 형성공정은, 상기 기판 상에 도전성 박막을 형성하는 박막 형성공정을 포함하며, 형성된 상기 도전성 박막에 간격을 생기게 하고, 상기 간격의 양측에 있는 상기 도전성 박막으로 상기 한 쌍의 전극을 구성하는 공정인 것을 특징으로 하는 전자선 장치의 제조방법.
7. 제6항에 있어서,

   상기 박막 형성공정을 행하기 전에 상기 전계 인가공정을 행하는 것을 특징으로 하는 전자선 장치의 제조방법.
8. 제6항에 있어서,

   상기 박막 형성공정 완료 후, 상기 도전성 박막에 간격을 생기게 하기 전에 상기 전계 인가공정을 행하는 것을 특징으로 하는 전자선 장치의 제조방법.
9. 제4항에 있어서,

   상기 한 쌍의 전극은, 전계 방출형 전자 방출소자의 에미터와 게이트인 것을 특징으로 하는 전자선 장치의 제조방법.
10. 제9항에 있어서,

    상기 전계 방출형 전자 방출소자는, 단부에서 전자를 방출하는 상기 에미터와, 상기 단부 사이에 전계를 일으키는 상기 게이트로 구성되는 것을 특징으로 하는 전자선 장치의 제조방법.
11. 제9항 또는 제10항에 있어서,

    상기 에미터를 형성하기 전에 상기 전계 인가공정을 행하는 것을 특징으로 하는 전자선 장치의 제조방법.
12. 제11항에 있어서,

    상기 게이트를 형성하기 전에 상기 전계 인가공정을 행하는 것을 특징으로 하는 전자선 장치의 제조방법.
13. 제12항에 있어서,

    상기 기판은, 그 한 주면에 상기 배선에 의해 복수의 상기 전자 방출부를 사다리형 또는 매트릭스형으로 접속하여 이루어지는 것인 것을 특징으로 하는 전자선 장치의 제조방법.
14. 제13항에 있어서,

    상기 전계 인가공정에서, 상기 기판의 상기 배선을 갖는 면에 대향하여 전극을 설치하며 상기 전극과 상기 기판상의 배선간에 전압을 인가함으로써 상기 전계를 인가하는 것을 특징으로 하는 전자선 장치의 제조방법.
15. 제13항에 있어서,

    상기 전극과 상기 배선간에 제공하는 전압을 상기 전계 인가공정 중에 변화시키는 것을 특징으로 하는 전자선 장치의 제조방법.
16. 제13항에 있어서,

    상기 전극과 상기 기판 사이의 거리를 상기 전계 인가공정 중에 변화시키는 것을 특징으로 하는 전자선 장치의 제조방법.
17. 제13항에 있어서,

    상기 전극과 해당 전극에 전압을 인가하는 상기 전원 사이에 전류 제한 저항을 접속하는 것을 특징으로 하는 전자선 장치의 제조방법.
18. 제13항에 있어서,

    상기 전계 인가공정을 진공 분위기에서 행하는 것을 특징으로 하는 전자선 장치의 제조방법.
19. 기판 상에 형성된 한 쌍의 소자 전극과, 상기 소자 전극 각각에 전기적으로 접속된 도전성 박막과, 상기 도전성 박막의 일부에 형성된 전자 방출부를 갖는 전자원 소자를 여러개, 동일 기판 상에 형성하고 배선에 의해 상기 각 전자원 소자의 소자 전극을 각각 사다리형 또는 매트릭스형으로 접속하여 이루어지는 전자원과, 상기 기판의 상기 전자원과 대향하도록 배치되는 화상 형성부재를 구비한 화상 형성장치의 제조방법에 있어서,

    상기 배선을 형성하는 공정 완료 후, 또한 상기 전자 방출부를 형성하는 공정 완료 전에, 상기 배선이 형성된 상기 기판에 대하여 소정의 전계를 인가하는 전계 인가공정을 구비하는 것을 특징으로 하는 화상 형성장치의 제조방법.
20. 제19항에 있어서,

    정보신호에 따라 상기 각 전자원 소자로부터 방출되는 전자선을 제어하는 제어 전극과 조합하는 것을 특징으로 하는 화상 형성장치의 제조방법.
21. 제1항에 있어서,

    상기 전계 인가공정은, 상기 전계를 인가하기 위한 전극과 상기 기판을 대향 배치하고 상기 전극과 상기 배선간에 전압을 인가하며, 상기 전극과 상기 기판이 형성하는 컨덴서에 저장되는 에너지가, 상기 도전성 박막을 파괴하는 에너지 이하로 행해지는 것을 특징으로 하는 전자선 장치의 제조방법.
22. 복수의 표면전도형 전자 방출소자를 구비한 전자선 장치의 제조방법에 있어서,

    기판 상에 여러쌍의 소자 전극을 형성하는 공정과,

    절연층을 통해 적층된 복수 라인의 행방향 배선 및 복수 라인의 열방향 배선을 상기 여러쌍 소자 전극의 각각의 전극과 결선하여 행렬형으로 공통 배선을 형성하는 공정과,

    각쌍의 소자 전극 사이에 도전성 박막을 형성하는 공정과,

    각쌍의 소자 전극 사이의 상기 도전성 박막에의 통전 처리에 의해 전자 방출부를 형성하는 포밍공정과,

    상기 공통 배선을 갖는 면에 전계를 인가하기 위한 전극과 상기 기판을 대향 배치하여, 상기 전극과 상기 공통배선간에 전압을 인가함으로써 그 전계 인가를 행하는 컨디셔닝 공정을 구비하고,

    상기 컨디셔닝 공정은, 상기 전극과 상기 기판이 형성하는 컨덴서에 저장되는 에너지가, 그 도전성 박막을 파괴하는 에너지 이하로 행해지는 것을 특징으로 하는 전자선 장치의 제조방법.
23. 제22항에 있어서,

    상기 전극과 상기 기판이 대향하는 면적을 S,

    상기 전극과 상기 기판의 거리를 Hc,

    상기 전극과 상기 공통배선간에 인가하는 전압을 Vc,

    진공의 유전율을 ε,

    상기 도전성 박막이 파괴되는 에너지를 Eth로 하면,

    ε×S×Vc²/2 Hc < Eth …(1)

    의 조건하에서 상기 컨디셔닝 공정을 행하는 것을 특징으로 하는 전자선 장치의 제조방법.
24. 제22항에 있어서,

    상기 컨디셔닝 공정에 있어서, 상기 전계를 인가하기 위한 전극을 여러개 이용하는 것을 특징으로 하는 전자선 장치의 제조방법.
25. 제22항에 있어서,

    상기 컨디셔닝 공정에 있어서, 상기 전극과 상기 기판의 상대 위치를 변화시키는 것을 특징으로 하는 전자선 장치의 제조방법.
26. 복수의 표면전도형 전자 방출소자가 형성된 기판과, 상기 기판의 상기 표면전도형 전자 방출소자와 대향하도록 배치되는 화상 형성부재를 구비한 화상 형성장치의 제조방법에 있어서,

    상기 기판 상에 여러쌍의 소자 전극을 형성하는 공정과,

    절연층을 통해 적층된 복수 라인의 행방향 배선 및 복수 라인의 열방향 배선을 상기 여러쌍의 소자 전극의 각각의 전극과 결선하여 행렬형으로 공통 배선을 형성하는 공정과,

    각쌍의 소자 전극 사이에 도전성 박막을 형성하는 공정과,

    각쌍의 소자 전극 사이의 상기 도전성 박막에의 통전 처리에 의해 전자 방출부를 형성하는 포밍공정과,

    상기 공통 배선을 갖는 면에 전계를 인가하기 위한 전극과 상기 기판을 대향 배치하여, 상기 전극과 상기 공통배선간에 전압을 인가함으로써 그 전계 인가를 행하는 컨디셔닝 공정을 구비하고,

    상기 컨디셔닝 공정은, 상기 전극과 상기 기판이 형성하는 컨덴서에 저장되는 에너지가, 그 도전성 박막을 파괴하는 에너지 이하로 행해지는

    것을 특징으로 하는 화상 형성장치의 제조방법.
27. 전자빔을 발생하는 전자빔원을 갖는 제 1 플레이트를 구비한 전자선 장치의 제조방법에 있어서,

    상기 제 1 플레이트와, 해당 제 1 플레이트와 대향하는 전극과의 사이에 전압을 인가하는 공정을 갖고 있으며, 상기 공정에서는, 상기 제 1 플레이트와 상기 제 1 플레이트와 대향하는 전극 사이에, 전구전류가 흐르는 전압을 인가하는 것을 특징으로 하는 전자선 장치의 형성방법.
28. 제27항에 있어서,

    상기 전압은, 상기 전구전류가 흐르는 상태를 유지할 수 있는 전압인 것을 특징으로 하는 전자선 장치의 형성방법.
29. 도전성막으로 이루어지고 전자빔을 발생하는 전자빔원을 갖는 제 1 플레이트를 구비한 전자선 장치의 제조방법에 있어서,

    상기 제 1 플레이트와, 해당 제 1 플레이트와 대향하는 전극 사이에 전압을 인가하는 공정을 갖고 있으며, 상기 공정에서는, 상기 도전성막으로의 영향을 허용할 수 있는 전압을 인가하는 것을 특징으로 하는 전자선 장치의 형성방법.
30. 전자빔원을 형성한 리어 플레이트와, 전자빔의 조사에 의해 발광하는 형광체를 형성한 페이스 플레이트를 구비한 화상 형성장치의 제조방법에 있어서,

    상기 리어 플레이트와 상기 페이스 플레이트를 포함하는 진공 용기를 형성하기 전에, 전극이 형성된 기판에 고전압을 인가하는 공정을 갖는 것을 특징으로 하는 화상 형성장치의 제조방법.
31. 제30항에 있어서,

    고전압을 인가하는 공정을, 전자빔원 완성전에 상기 전극이 형성된 리어 플레이트용 기판에 대하여 행하는 것을 특징으로 하는 화상 형성장치의 제조방법.
32. 제30항에 있어서,

    고전압을 인가하는 공정을, 진공 속에서 행하는 것을 특징으로 하는 화상 형성장치의 제조방법.
33. 제30항에 있어서,

    고전압을 인가하는 공정을, 기체 속에서 행하는 것을 특징으로 하는 화상 형성장치의 제조방법.
34. 제30항에 있어서,

    상기 전극이 형성된 상기 기판은, 대향하는 전극이 부착된 더미 페이스 플레이트와의 사이에 고전압이 인가되는 것인 것을 특징으로 하는 화상 형성장치의 제조방법.
35. 제30항에 있어서,

    상기 전극이 형성된 상기 기판은, 전자 방출소자로의 급전용 배선을 구비하고,

    그 배선을 한쪽 전극으로서, 더미 페이스 플레이트를 다른 한쪽 전극으로서 고전압을 인가하는 것을 특징으로 하는 화상 형성장치의 제조방법.
36. 제30항에 있어서,

    상기 전극이 형성된 상기 기판은, 복수의 전자 방출소자를 매트릭스 배선하기 위한 급전용 복수의 행방향 배선과 복수의 열방향 배선을 구비하고, 행방향 배선과 열방향 배선모두를 공통으로 하여 그것을 한쪽 전극, 더미 페이스 플레이트를 다른 한쪽 전극으로 하여 고전압을 인가하는 것을 특징으로 하는 화상 형성장치의 제조방법.
37. 제30항에 있어서,

    상기 고전압은, 저전압에서 서서히 승압해 가는 직류인 것을 특징으로 하는 화상 형성장치의 제조방법.
38. 제30항에 있어서,

    상기 고전압은, 저전압에서 서서히 승압해 가는 교류인 것을 특징으로 하는화상 형성장치의 제조방법.
39. 제30항에 있어서,

    상기 고전압은, 저전압에서 서서히 승압해 가는 펄스 전압인 것을 특징으로 하는 화상 형성장치의 제조방법.
40. 제30항에 있어서,

    상기 전자빔원은, 냉음극 소자인 것을 특징으로 하는 화상 형성장치의 제조방법.
41. 제30항에 있어서,

    상기 전자빔원은, 표면전도형 방출소자인 것을 특징으로 하는 화상 형성장치의 제조방법.
42. 전자빔원을 포함하는 리어 플레이트와, 전자빔의 조사에 의해 발광하는 형광체를 형성한 페이스 플레이트와, 상기 리어 플레이트와 페이스 플레이트 사이에 배치되는 구조지지체를 구비한 화상 형성장치의 제조방법에 있어서,

    상기 페이스 플레이트와 상기 리어 플레이트와 상기 구조지지체로 패널을 조립한 후, 상기 페이스 플레이트와 상기 리어 플레이트 사이에 고전압을 인가하는 공정과,

    상기 고전압을 인가하는 공정 후 행하는 전자원을 형성하는 공정

    을 갖는 것을 특징으로 하는 화상 형성장치의 제조방법.
43. 제42항에 있어서,

    상기 고전압을 인가하는 공정을 진공 속에서 행하는 것을 특징으로 하는 화상 형성장치의 제조방법.
44. 제42항에 있어서,

    상기 고전압을 인가하는 공정을, 화상 형성장치 내로 기체를 도입하여 행하는 것을 특징으로 하는 화상 형성장치의 제조방법.
45. 제42항에 있어서,

    상기 전자빔원은, 복수의 배선에 의해서 결선된 복수의 전자 방출소자를 구비하고, 상기 고전압을 인가하는 공정에서, 상기 복수의 배선을 공통으로 접지하고, 상기 페이스 플레이트에 상기 고전압을 인가하는 것을 특징으로 하는 화상 형성장치의 제조방법.
46. 제45항에 있어서,

    상기 구조지지체는, 구형 형상을 구비하고, 그 길이 방향이 상기 복수의 배선과 평행하게 되도록 상기 전자빔원과 페이스 플레이트 사이에 배치되어 있는 것을 특징으로 하는 화상 형성장치의 제조방법.
47. 제42항에 있어서,

    상기 전자원는, 복수의 행방향 배선과 복수의 열방향 배선으로 매트릭스 배선된 복수의 전자 방출소자를 구비하고, 상기 고전압을 인가하는 공정에서, 상기 복수의 행방향 배선과 상기 복수의 열방향 배선을 공통으로 접지하고, 상기 페이스 플레이트에 상기 고전압을 인가하는 것을 특징으로 하는 화상 형성장치의 제조방법.
48. 제47항에 있어서,

    상기 구조지지체는, 그 길이 방향이 상기 복수의 행방향 배선 또는 상기 복수의 열방향 배선중 어느 한쪽과 평행하게 되도록, 상기 전자빔원과 상기 페이스 플레이트 사이에 배치되어 있는 것을 특징으로 하는 화상 형성장치의 제조방법.
49. 제42항에 있어서,

    상기 고전압은, 피크치가 저전압에서 서서히 승압해 가는 교류인 것을 특징으로 하는 화상 형성장치의 제조방법.
50. 제42항에 있어서,

    상기 고전압은, 피크치가 저전압에서 서서히 승압해 가는 펄스전압인 것을특징으로 하는 화상 형성장치의 제조방법.
51. 제42항에 있어서,

    상기 고전압은, 저전압에서 서서히 승압해 가는 단조 증가전압인 것을 특징으로 하는 화상 형성장치의 제조방법.
52. 제42항에 있어서,

    상기 전자빔원은, 냉음극 소자인 것을 특징으로 하는 화상 형성장치의 제조방법.
53. 제42항에 있어서,

    상기 전자빔원은, 표면전도형 전자 방출소자인 것을 특징으로 하는 화상 형성장치의 제조방법.
54. 제53항에 있어서,

    상기 전자원을 형성하는 공정은, 통전 포밍공정을 포함하는 것을 특징으로 하는 화상 형성장치의 제조방법.
55. 제53항에 있어서,

    상기 전자원을 형성하는 공정은, 통전 활성화공정을 포함하는 것을 특징으로하는 화상 형성장치의 제조방법.
56. 전자빔을 발생하는 전자빔원을 갖는 제 1 플레이트와, 상기 제 1 플레이트에 대향하는 전극을 구비하는 전자선 장치의 제조방법에 있어서,

    상기 제 1 플레이트와, 상기 전극 사이에 전압을 인가하는 제 1 공정과,

    상기 제 1 공정 후에 행하는 상기 전자빔원을 형성하는 공정

    을 갖는 것을 특징으로 하는 전자선 장치의 제조방법.
57. 제56항에 있어서,

    상기 제 1 공정 후에 행하는 상기 전자빔원을 형성하는 공정은, 도전성막에 통전함으로써 그 도전성막에 고저항부를 형성하는 공정인 것을 특징으로 하는 전자선 장치의 제조방법.
58. 제56항에 있어서,

    상기 제 1 공정 후에 행하는 상기 전자빔원을 형성하는 공정은, 전자 방출부, 전자 방출부 근방 또는 상기 전자 방출부 및 상기 전자 방출부 근방에 피착물을 피착시키는 공정인 것을 특징으로 하는 전자선 장치의 제조방법.
59. 제56항에 있어서,

    상기 제 1 공정은, 상기 제 1 플레이트에 배선이 형성된 후 행해지는 것을특징으로 하는 전자선 장치의 제조방법.
60. 제56항에 있어서,

    상기 제 1 공정은, 전자 방출부가 형성되는 도전성 박막 형성 후 행해지는 것을 특징으로 하는 전자선 장치의 제조방법.
61. 제56항에 있어서,

    상기 제 1 플레이트와 상기 전극 사이에 전압을 인가함으로써, 상기 제 1 플레이트와 상기 전극 사이에 전류가 흐르는 것을 특징으로 하는 전자선 장치의 제조방법.
62. 제61항에 있어서,

    상기 전류는, 상기 제 1 플레이트와 상기 전극 사이에서 생기는 방전에 의해 흐르는 것인 것을 특징으로 하는 전자선 장치의 제조방법.
63. 화상 형성장치를 구성하는 전자원의 제조 공정 중, 상기 전자원을 구성하는 전자원 기판과 대향하는 위치에 전극을 배치시키고, 그 전극과 전자원 기판 사이에 고전압을 인가하는 컨디셔닝 공정을 갖는 화상 형성장치의 제조방법에 있어서,

    상기 전극의 시트 저항치가 각각 다른 복수 종류의 컨디셔닝 공정을 설치하는 것을 특징으로 하는 화상 형성장치의 제조방법.
64. 제63항에 있어서,

    상기 전자원 기판측을 음극으로서, 상기 전극과의 사이에 고전압을 인가하는 것을 특징으로 하는 화상 형성장치의 제조방법.
65. 제63항에 있어서,

    상기 전자원 기판 상에 소자 전극을 형성하는 전극 형성공정과,

    상기 전극 형성공정 후에 행하는 제 1 컨디셔닝 공정과,

    상기 제 1 컨디셔닝 공정 후에, 상기 소자 전극 사이에 도전성 박막을 형성하는 박막 형성공정과,

    상기 박막 형성공정 후에, 상기 제 1 컨디셔닝 공정 때보다도 큰 시트 저항치의 전극에 의해서 행하는 제 2 컨디셔닝 공정과,

    상기 제 2 컨디셔닝 공정 후에, 상기 도전성 박막에 전자 방출부를 형성하는 전자 방출부 형성공정과,

    상기 전자 방출부 형성공정 후에, 상기 제 2 컨디셔닝 공정 때보다도 큰 시트 저항치의 전극에 의해서 행하는 제 3 컨디셔닝 공정과,

    상기 제 3 컨디셔닝 공정 후에, 상기 제 1 컨디셔닝 공정 때보다도 작은 시트 저항치의 전극에 의해서 행하는 제 4 컨디셔닝 공정

    을 설치하는 것을 특징으로 하는 화상 형성장치의 제조방법
66. 화상 형성장치를 구성하는 애노드 제조공정 중, 상기 애노드를 구성하는 애노드 기판과 대향하는 위치에 전극을 배치시키고, 상기 전극과 애노드 기판 사이에 고전압을 인가하는 컨디셔닝 공정을 갖는 화상 형성장치의 제조방법에 있어서,

    상기 전극의 시트 저항치가 각각 다른 복수 종류의 컨디셔닝 공정을 설치하는 것을 특징으로 하는 화상 형성장치의 제조방법.
67. 제66항에 있어서,

    상기 애노드 기판측을 양극으로서 상기 전극과의 사이에 고전압을 인가하는 것을 특징으로 하는 화상 형성장치의 제조방법.
68. 제66항에 있어서,

    상기 애노드 기판 상에, 전자가 충돌됨으로써 발광하는 형광막을 형성하는 형광막 형성공정과,

    상기 형광막 형성공정 후에 행하는 제 1 컨디셔닝 공정과,

    상기 제 1 컨디셔닝 공정 후에, 그 제 1 컨디셔닝 공정 때보다도 작은 시트 저항치의 전극에 의해서 행하는 제 2 컨디셔닝 공정

    을 설치하는 것을 특징으로 하는 화상 형성장치의 제조방법.
69. 제63항에 있어서,

    기판과 전극 사이에 형성하는 전계 강도가 각각 다른 컨디셔닝 공정을 갖는것을 특징으로 하는 화상 형성장치의 제조방법.
70. 제69항에 있어서,

    상기 전극에 인가하는 전압치가, 또는 기판과 전극 사이의 거리중 적어도 한쪽을 바꾸는 것으로, 전계 강도를 각각 다르게 한 것을 특징으로 하는 화상 형성장치의 제조방법.
71. 전자원이 설치되어 있는 캐소드 기판과, 해당 캐소드 기판과 대향하여 배치된 화상 형성용의 애노드 기판을 갖는 평판형 화상 형성장치의 제조방법이고,

    상기 캐소드 기판 제작중, 상기 캐소드 기판을 음극으로서, 이와 대향하여 배치된 양극에 고전압을 인가하여, 상기 고전압 인가에 의해 발생한 이상 방전을 검지함으로써, 상기 이상 방전을 억제하는 것을 특징으로 하는 화상 형성장치의 제조방법.
72. 전자원이 설치되어 있는 캐소드 기판과, 해당 캐소드 기판과 대향하여 배치된 화상 형성용 애노드 기판을 갖는 평판형의 화상 형성장치의 제조방법에 있어서,

    상기 캐소드 기판 제작중, 상기 캐소드 기판을 음극으로 하여, 이와 대향하여 배치된 양극에 고전압을 인가하고, 상기 고전압 인가에 의해 발생한 이상 방전을 검지하고, 상기 양극 전위를 상기 음극 전위에 가깝게 함으로써, 상기 이상 방전을 억제하는 것을 특징으로 하는 화상 형성장치의 제조방법.
73. 제71항에 있어서,

    이상 방전을 검지함으로써, 상기 양극과 해당 양극에 접속된 고전압 전원을 전기적으로 절단하는 것을 특징으로 하는 화상 형성장치의 제조방법.
74. 제71항에 있어서,

    상기 캐소드 기판은, 상기 전자원로서 복수의 표면전도형 전자 방출소자가 행렬형으로 배치된 것을 특징으로 하는 화상 형성장치의 제조방법.
75. 전자원이 설치되어 있는 캐소드 기판과, 해당 캐소드 기판과 대향하여 배치된 화상 형성용 애노드 기판을 갖는 평판형 화상 형성장치의 제조장치에 있어서,

    양극과,

    상기 양극과 접속된 고전압 전원과,

    상기 고전압 전원의 고전압 인가에 의해, 상기 양극과 이에 대향하도록 배치되는 음극 사이에 발생한 이상 방전을 검지하는 검지수단을 구비하고,

    상기 캐소드 기판 제작중, 상기 음극으로서 배치된 상기 캐소드 기판과 상기 양극 사이에 상기 고전압 전원에 의해 고전압을 인가하고, 발생한 이상 방전을 상기 검지수단으로 검지하여 상기 이상 방전을 억제하는

    것을 특징으로 하는 화상 형성장치의 제조장치.
76. 전자원이 설치되어 있는 캐소드 기판과, 해당 캐소드 기판과 대향하여 배치된 화상 형성용 애노드 기판을 갖는 평판형 화상 형성장치의 제조장치에 있어서,

    양극과,

    상기 양극과 접속된 고전압 전원과,

    상기 고전압 전원의 고전압 인가에 의해, 상기 양극과 이에 대향하도록 배치되는 음극 사이에 발생한 이상 방전을 검지하는 검지수단을 구비하고,

    상기 캐소드 기판 제작중, 상기 음극으로서 배치된 상기 캐소드 기판과 상기 양극 사이에 상기 고전압 전원에 의해 고전압을 인가하고, 발생한 이상 방전을 상기 검지수단으로 검지하고 상기 양극 전위를 상기 음극 전위에 가깝게 함으로써, 상기 이상 방전을 억제하는 것을 특징으로 하는 화상 형성장치의 제조장치.
77. 제75항 또는 제76항에 있어서,

    상기 검지수단에 의한 이상 방전의 검지에 기초하여, 상기 양극과 해당 양극에 접속된 상기 고전압 전원을 전기적으로 절단하는 수단을 구비하는 것을 특징으로 하는 화상 형성장치의 제조장치.
78. 제75항에 있어서,

    상기 캐소드 기판은, 상기 전자원으로서 복수의 표면전도형 전자 방출소자가 행렬형으로 배치된 것을 특징으로 하는 화상 형성장치의 제조장치.
79. 제1항 내지 제18항, 제21항 내지 제25항, 제27항 내지 제29항, 제56항 내지 제62항 중 어느 한항에 있어서,

    제조방법에 의해 제조된 것을 특징으로 하는 전자선 장치.
80. 제19항, 제20항, 제26항, 제30항 내지 제55항, 제63항 내지 제74항 중 어느 한항에 있어서,

    제조방법에 의해 제조된 것을 특징으로 하는 화상 형성장치.
81. 기판 상에, 복수의 전자 방출소자 및 해당 전자 방출소자에 접속된 배선을 갖는 전자원 - 상기 전자 방출소자는 상기 기판 상에 배치된 대향하는 한 쌍의 전극, 해당 전극에 접속하여, 해당 전극 사이의 영역에 제 1 균열을 갖는 도전성선, 해당 제 1 균열내 및 상기 도전성막의 해당 제 1 균열을 포함하는 영역상에 배치되어, 상기 제 1 균열내에 해당 제1 균열보다도 좁은 제 2 균열을 갖는 탄소를 주성분으로 하는 피착물을 갖는다 - 의 제조방법에 있어서, 다음의 각 공정으로 이루어지되:

    상기 기판 상에 상기 배선 및 상기 전극을 형성하는 공정;

    상기 도전성막을 형성하는 공정;

    상기 도전성막에 상기 제 1 균열을 형성하는 공정(포밍공정);

    상기 탄소를 주성분으로 하는 피착물을 형성하는 공정(활성화공정) - 해당 공정은 상기 포밍공정보다 후에 행해진다 -;

    적어도 상기 배선과 상기 전극이 형성된 상기 기판의, 상기 전자 방출소자가 형성되는 표면에 대략 수직 방향에 전계를 인가하는 공정(컨디셔닝 공정);

    여기서, 상기 포밍공정보다도 먼저 상기 컨디셔닝 공정이 실행되는

    것을 특징으로 하는 전자원의 제조방법.
82. 제81항에 있어서,

    상기 컨디셔닝 공정은, 컨디셔닝용 전극을 상기 기판의 상기 전극과 상기 배선이 형성된 면에 간격을 두고 대향시키고, 해당 컨디셔닝용 전극과 상기 기판 사이에 전압을 인가함으로써 이루어지는 것을 특징으로 하는 전자원의 제조방법.
83. 제82항에 있어서,

    상기 기판 상에 상기 배선 및 상기 전극을 형성하는 공정 후에, 상기 컨디셔닝 공정이 행해지고, 그 후에 상기 도전성막을 형성하는 공정이 행해지는 것을 특징으로 하는 전자원의 제조방법.
84. 제82항에 있어서,

    상기 컨디셔닝 공정은, 상기 기판 상에 상기 배선 및 상기 전극을 형성하는 공정 후, 상기 도전성막 형성공정보다도 전에 행해지는 제 1 컨디셔닝 공정과, 상기 도전성막 형성공정 후, 상기 포밍공정보다도 전에 행해지는 제 2 컨디셔닝 공정으로 이루어지고,

    여기서, 제 1 및 제 2 컨디셔닝 공정을 행할 때의 상기 컨디셔닝용 전극의 시트 저항치를, 각각 Rl, R2로 했을 때, 이 값이 R1<R2를 만족하는

    것을 특징으로 하는 전자원의 제조방법.
85. 제84항에 있어서,

    상기 포밍공정 후, 상기 활성화공정 전에, 상기 컨디셔닝용 전극을 상기 기판의 상기 전극과 상기 배선이 형성된 면에 간격을 두고 대향시켜, 상기 컨디셔닝용 전극과 상기 기판 사이에 전압을 인가함으로써, 상기 기판의 전자 방출소자가 형성되는 표면에, 대략 수직방향으로 전계를 인가하는 제 3 컨디셔닝 공정을 구비하고,

    상기 컨디셔닝용 전극의 시트 저항치(R3)가 R2<R3를 만족하는

    것을 특징으로 하는 전자원의 제조방법.
86. 제85항에 있어서,

    상기 활성화공정 후, 컨디셔닝용 전극을 상기 기판의 상기 전극과 상기 배선이 형성된 면에 간격을 두고 대향시키고, 해당 컨디셔닝용 전극과 상기 기판 사이에 전압을 인가함으로써, 상기 기판의 전자 방출소자가 형성되는 표면에, 대략 수직방향으로 전계를 인가하는 제 4 컨디셔닝 공정을 구비하고,

    상기 컨디셔닝용 전극의 시트 저항치(R4)가 R4<R1를 만족하는

    것을 특징으로 하는 전자원의 제조방법.
87. 제82항에 있어서,

    상기 컨디셔닝 공정은, 상기 컨디셔닝용 전극과 상기 기판 사이의 방전의 전구현상을 감시하여, 해당 전구현상이 검출된 경우에, 상기 컨디셔닝용 전극 전위를, 상기 기판 전위에 가깝게 하는 제어를 행하면서 실행되는 것을 특징으로 하는 전자원의 제조방법.
88. 제82항에 있어서,

    상기 컨디셔닝 공정은, 상기 컨디셔닝용 전극과 상기 기판 사이에 전압 공급수단을 접속하며 동시에 상기 컨디셔닝용 전극과 상기 기판 사이의 방전의 전구현상을 감시하여, 해당 전구현상이 검출된 경우에 상기 컨디셔닝용 전극과 상기 전압 인가수단의 접속을 절단하는 제어를 행하면서 실행되는 것을 특징으로 하는 전자원의 제조방법.
89. 제82항에 있어서,

    상기 컨디셔닝 공정은, 상기 컨디셔닝용 전극의 상기 기판에 대향하는 면적이 상기 기판의 상기 전자 방출소자를 갖는 표면의 면적보다도 작은 컨디셔닝용 전극을 이용하여, 상기 컨디셔닝용 전극과 상기 기판과의 간격을 소정의 값으로 유지하면서, 상기 컨디셔닝용 전극을, 상기 기판의 위를 이동시켜 실행되는 것을 특징으로 하는 전자원의 제조방법.
90. 제82항에 있어서,

    상기 컨디셔닝 공정은, 상기 컨디셔닝용 전극의 상기 기판과의 간격을 변화시키면서 실행되는 것을 특징으로 하는 전자원의 제조방법.
91. 기판 상에, 복수의 전자 방출소자 및 해당 전자 방출소자에 접속된 배선을 갖는 전자원과, 해당 전자원으로부터 방출된 전자빔의 조사에 의해 화상을 형성하는 화상 형성부재를 구비하고, 기밀 용기내에 상기 전자원 및 상기 화상 형성부재를 대향하게 배치하여 이루어지는 화상 형성장치 - 상기 전자 방출소자는 상기 기판 상에 배치된 대향하는 한 쌍의 전극이고, 해당 전극에 접속하여 해당 전극 사이의 영역에 제 1 균열을 갖는 도전성막과, 상기 제 1 균열내 및 상기 도전성막의 해당 제 1 균열을 포함하는 영역상에 배치되며 상기 제 1 균열내에 해당 제 1 균열보다도 좁은 제 2 균열을 갖는 탄소를 주성분으로 하는 피착물을 갖는다 - 의 제조방법에 있어서, 다음의 공정으로 이루어지되:

    상기 기판 상에 상기 배선 및 상기 전극을 형성하는 공정;

    상기 도전성막을 형성하는 공정;

    상기 도전성막에 상기 제 1 균열을 형성하는 공정(포밍공정);

    상기 탄소를 주성분으로 하는 피착물을 형성하는 공정(활성화공정) - 여기서, 해당 공정은 상기 포밍공정보다 뒤에 행해진다 -;

    적어도 상기 배선과 상기 전극이 형성된 상기 기판의, 상기 전자 방출소자가형성되는 표면에 대략 수직방향으로 전계를 인가하는 공정(컨디셔닝 공정);

    상기 전자원 및 상기 화상 형성장치를 내포시켜 상기 기밀 용기를 조립하는 공정:

    여기서, 상기 컨디셔닝 공정은, 상기기밀 용기를 조립하는 공정보다 후, 동시에 상기 포밍공정보다도 먼저 실행되어, 상기 화상 형성용부재와 상기 기판 사이에 전압을 인가함으로써 이루어지는

    것을 특징으로 하는 화상 형성장치의 제조방법.
92. 제91항에 있어서,

    상기 컨디셔닝 공정은, 상기 화상 형성부재와 상기 기판 사이의 방전의 전구현상을 감시하여, 해당 전구현상이 검출된 경우에, 상기 화상 형성부재 전위를 상기 기판의 전위에 가깝게 하는 제어를 행하면서 실행되는 것을 특징으로 하는 화상 형성장치의 제조방법.
93. 제91항에 있어서,

    상기 컨디셔닝 공정은, 상기 화상 형성부재와 상기 기판과의 사이에 전압 공급수단을 접속하며 동시에 상기 화상 형성부재와 상기 기판 사이의 방전의 전구현상을 감시하여, 해당 전구현상이 검출된 경우에 상기 화상 형성부재와 상기 전압 인가수단의 접속을 절단하는 제어를 행하면서 실행되는 것을 특징으로 하는 화상 형성장치의 제조방법.
94. 제89항에 있어서,

    상기 컨디셔닝용 전극의, 상기 기판에 대향하는 면적이, 상기 기판의 상기 전자 방출소자를 갖는 표면 면적보다도 작고, 상기 컨디셔닝용 전극과 상기 기판과의 간격을 소정의 값으로 유지하면서, 상기 컨디셔닝용 전극을 이동시키는 이동수단을 갖는 것을 특징으로 하는 전자원의 제조장치.
95. 제90 항에 있어서,

    상기 컨디셔닝용 전극의, 상기 기판과의 간격을, 상기 컨디셔닝 공정중에 제어하는 간격 제어수단을 갖는 것을 특징으로 하는 전자원의 제조장치
96. 제87항에 있어서,

    전자원의 제조방법을 실행하는 제조장치에 있어서,

    상기 컨디셔닝용 전극과 상기 기판 사이의 방전의 전구현상을 감시하는 감시수단과,

    상기 감시수단이 상기 전구현상을 검지한 것을 도시하는 신호에 기초하여, 상기 컨디셔닝용 전극 전위를 상기 기판 전위에 가깝게 하는 전위 변화수단

    을 갖는 것을 특징으로 하는 전자원의 제조장치.
97. 제96항에 있어서,

    상기 전위 변화수단은, 상기 컨디셔닝 전극과 상기 기판 사이를 단락하는 회로를 개폐하는 스위치로 이루어지는 것을 특징으로 하는 전자원의 제조장치.
98. 제92항에 있어서,

    상기 화상 형성부재와 상기 기판 사이의 방전의 전구현상을 감시하는 감시수단과,

    상기 감시수단이 상기 전구현상을 검지한 것을 도시하는 신호에 기초하여, 상기 화상 형성부재 전위를 상기 기판의 전위에 가깝게 하는 전위 변화수단

    을 갖는 것을 특징으로 하는 화상 형성장치의 제조장치.
99. 제97항에 있어서,

    상기 전위 변화수단은, 상기 화상 형성부재와 상기 기판 사이를 단락하는 회로를 개폐하는 스위치로 이루어지는 것을 특징으로 하는 화상 형성장치의 제조장치.
100. 제88항에 있어서,

     상기 컨디셔닝용 전극과 상기 기판 사이의 방전의 전구현상을 감시하는 감시수단과,

     상기 감시수단이 상기 전구현상을 검지한 것을 도시하는 신호에 기초하여, 상기 컨디셔닝용 전극과 상기 전압 인가장치와의 전기적 접속을 절단하는 접속 절단수단

     을 갖는 것을 특징으로 하는 전자원의 제조장치.
101. 제93항에 있어서,

     상기 화상 형성부재와 상기 기판 사이의 방전의 전구현상을 감시하는 감시수단과,

     상기 감시수단이 상기 전구현상을 검지한 것을 도시하는 신호에 기초하여, 상기 화상 형성부재와 상기 전압 인가장치와의 전기적 접속을 절단하는 접속 절단수단

     을 갖는 것을 특징으로 하는 화상 형성장치의 제조장치.