JP3530823B2 - 画像形成装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に複数の電
子放出部が形成された電子線装置、電子放出部と対向す
るように画像形成部材が設けられた画像形成装置の製造
方法に関する。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型電子放出素子や、電界
放出型素子（以下ＦＩＥ型と記す）や、金属／絶縁層／
金属型放出素子（以下ＭＩＭ型と記す）、などが知られ
ている。

【０００３】表面伝導型電子放出素子としては、たとえ
ば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒａｄｉｏ Ｅｎｇ．Ｅ
ｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１９
６５）や、後述する他の例が知られている。

【０００４】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるＳｉＯ２ 薄膜を用いたものの他に、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：”Ｔｈｉｎ Ｓｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ２
Ｏ３ ／ＳｎＯ２ 薄膜によるもの［Ｍ．Ｈａｒｔｗ
ｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥ
Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７
５）］や、カーボン薄膜によるもの［荒木久 他：真
空、第２６巻、第１号、２２（１９８３）］等が報告さ
れている。

【０００５】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図９３に前述のＭ．Ｈａｒｔｗ
ｅｌｌらによる素子の平面図を示す。同図において、８
００１は基板で、８００４はスパッタで形成された金属
酸化物よりなる導電性薄膜である。導電性薄膜８００４
は図示のようにＨ字形の平面形状に形成されている。該
導電性薄膜８００４に後述の通電フォーミングと呼ばれ
る通電処理を施すことにより、電子放出部８００５が形
成される。図中の間隔Ｌは、０．５〜１（ｍｍ）、Ｗ
は、０〜１（ｍｍ）で設定されている。尚、図示の便宜
から、電子放出部８００５は導電性薄膜８００４の中央
に矩形の形状で示したが、これは模式的なものであり、
実際の電子放出部の位置や形状を忠実に表現しているわ
けではない。

【０００６】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜８００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部８００５
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜８００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜８００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部８０
０５を形成することである。なお、局所的に破壊もしく
は変形もしくは変質した導電性薄膜８００４の一部に
は、亀裂が発生する。前記通電フォーミング後に導電性
薄膜８００４に適宜の電圧を印加した場合には、前記亀
裂付近において電子放出が行われる。

【０００７】また、ＦＥ型の例は、例えば、Ｗ．Ｐ．Ｄ
ｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ、”Ｆｉｅｌｄ ｅｍｉｓ
ｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ、”Ｐｈｙｓｉｃａｌ ｐｒ
ｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅ
ｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ
ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７．５２４８（１９７６）などが知
られている。

【０００８】ＦＥ型の素子構成の典型的な例として、図
９４に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面
図を示す。同図において、８０１０は基板で、８０１１
は導電材料よりなるエミッタ配線、８０１２はエミッタ
コーン、８０１３は絶縁層、８０１４はゲート電極であ
る。本素子は、エミッタコーン８０１２とゲート電極８
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン８０１２の先端部より電界放出を起こさせるも
のである。

【０００９】また、ＦＥ型の他の素子構成として、図９
４のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。

【００１０】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎ ｏｆ ｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが
知られている。ＭＩＭ型の素子構成の典型的な例を図９
５に示す。同図は断面図であり、図において、８０２０
は基板で、８０２１は金属よりなる下電極、８０２２は
厚さ１０ｎｍ程度の薄い絶縁層、８０２３は厚さ８〜３
０ｎｍ程度の金属よりなる上電極である。ＭＩＭ型にお
いては、上電極８０２３と下電極８０２１の間に適宜の
電圧を印加することにより、上電極８０２３の表面より
電子放出を起こさせるものである。

【００１１】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作製可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生し難い。また、熱陰極素子がヒー
ターの加熱により動作するため応答速度が遅いのとは異
なり、冷陰極素子の場合には応答速度が速いという利点
もある。このため、冷陰極素子を応用するための研究が
盛んに行われてきている。

【００１２】たとえば、表面伝導型放出素子は、冷陰極
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。

【００１３】そこで、たとえば本出願人による特開昭６
４−３１３３２号公報において開示されるように、多数
の素子を配列して駆動するための方法が研究されてい
る。

【００１４】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。

【００１５】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特開
平２−２５７５５１号公報や特開平４−２８１３７号公
報において開示されているように、表面伝導型放出素子
と電子ビームの照射により発光する蛍光体と組み合わせ
て用いた画像表示装置が研究されている。表面伝導型放
出素子と蛍光体とを組み合わせて用いた画像表示装置
は、従来の他の方式の画像表示装置よりも優れた特性が
期待されている。たとえば、近年普及してきた液晶表示
装置と比較しても、自発光型であるためバックライトを
必要としない点や、視野角が広い点が優れていると言え
る。

【００１６】また、ＦＥ型を多数個並べて駆動する方法
は、たとえば本出願人によるＵＳＰ４，９０４，８９５
に開示されている、また、ＦＥ型を画像表示装置に応用
した例として、たとえば、Ｒ．Ｍｅｙｅｒらにより報告
された平板型表示装置が知られている［Ｒ．Ｍｅｙｅ
ｒ：”Ｒｅｃｅｎｔ Ｄｅｖｅｌｏｐｍｅｎｔ ｏｎ
Ｍｉｃｒｏ−ｔｉｐｓ Ｄｉｓｐｌａｙ ａｔ ＬＥＴ
Ｉ”、Ｔｅｃｈ．Ｄｉｇｅｓｔ ｏｆ ４ｔｈ Ｉｎ
ｔ．Ｖａｃｕｕｍ Ｍｉｃｒｏ−ｅｌｅｃｔｒｏｎｉｃ
ｓ Ｃｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９（１
９９１）］。

【００１７】また、ＭＩＭ型を多数個並べて画像表示装
置に応用した例は、たとえば本出願人による特開平３−
５５７３８号公報に開示されている。

【００１８】上記のような電子放出素子を用いた画像表
示装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。

【００１９】図９６は、平面型の画像表示装置をなす表
示ネル部の一例を示す斜視図であり、内部構造を示すた
めにパネルの一部を切り欠いて示している。図中、８１
１５はリアプレート、８１１６は側壁、８１１７はフエ
ースプレートであり、リアプレート８１１５、側壁８１
１６及びフュースプレート８１１７により、表示パネル
の内部を真空に維持するための外囲器（気密容器）を形
成している。

【００２０】リアプレート８１１５には基板８１１１が
固定されているが、この基板８１１１上には冷陰極素子
８１１２が、Ｎ×Ｍ個形成されている（Ｎ，Ｍは２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。）。また、前記Ｎ×Ｍ個の冷陰極素子８１
１２は、図９６に示すとおり、Ｍ本の行方向配線８１１
３とＮ本の列方向配線８１１４により配線されている。
これら基板８１１１、冷陰極素子８１１２、行方向配線
８１１３及び列方向配線８１１４によって構成される部
分をマルチ電子ビーム源と呼ぶ。また、行方向配線８１
１３と列方向配線８１１４の少なくとも交差する部分に
は、両配線間に絶縁層（不図示）が形成されており、電
気的な絶縁が保たれている。

【００２１】フェースプレート８１１７の下面には、蛍
光体からなる蛍光膜８１１８が形成されており、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体（不図
示）が塗り分けられている。また、蛍光膜８１１８をな
す上記各色蛍光体の間には黒色体（不図示）が設けてあ
り、さらに蛍光膜８１１８のリアプレート８１１５側の
面には、Ａｌ等からなるメタルバック８１１９が形成さ
れている。

【００２２】Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎ及びＨｖ
は、当該表示パネルと不図示の電気回路とを電気的に接
続するために設けた気密構造の電気接続用端子である。
Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行方向配線８１
１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビーム源の列方向
配線８１１４と、Ｈｖはメタルバック８１１９と各々電
気的に接続している。

【００２３】また、上記気密容器の内部は１×１０^-4Ｐ
ａ程度の真空に保持されており、画像表示装置の表示面
積が大きくなるにしたがい、気密容器内部と外部の気圧
差によるリアプレート８１１５及びフェースプレート８
１１７の変形あるいは破壊を防止する手段が必要とな
る。リアプレート８１１５及びフェースプレート８１１
７を厚くすることによる方法は、画像表示装置の重量を
増加させるのみならず、斜め方向から見たときに画像の
ゆがみや視差を生ずる。これに対し、図９６において
は、比較的薄いガラス板からなり大気圧を支えるための
構造支持体（スペーサあるいはリブと呼ばれる）８１２
０が設けられている。このようにして、マルチビーム電
子源が形成された基板８１１１と蛍光膜８１１８が形成
されたフェースプレート８１１７間は通常サブミリない
し数ミリに保たれ、前述したように気密容器内部は高真
空に保持されている。

【００２４】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを
通じて各冷陰極素子８１１２に電圧を印加すると、各冷
陰極素子８１１２から電子が放出される。それと同時に
メタルバック８１１９に容器外端子Ｈｖを通じて数百
（Ｖ）〜数（ｋＶ）の高圧を印加して、上記放出された
電子を加速し、フェースブレート８１１７の内面に衝突
させる。これにより、蛍光膜８１１８をなす各色の蛍光
体が励起されて発光し、画像が表示される。

【００２５】

【発明が解決しようとする課題】一般に、電子源から放
出された電子は、電子源と蛍光体との間に印加された電
圧（加速電圧）により加速され、蛍光体に衝突し発光す
る。従って、表示画像は、加速電圧が大きいほど高輝度
となる。しかしながら、前述したように電子源と蛍光体
を有する基板の対向距離を短くした薄型の画像形成装置
の場合、加速電圧によって電子源と蛍光体との間に形成
される電界強度が大きくなる。

【００２６】このような場合、以下のような問題点があ
った。強電界が印加された電子源、具体的には、冷陰極
素子８１１２からの放出電子を加速するためにマルチビ
ーム電子源とフェースプレート８１１７との間に数百Ｖ
以上の高電圧（即ち１ｋＶ／ｍｍ以上の高電界）が印加
され、当該電子源上に例えばゴミ等の異物や突起（以
下、突起部と総称する）などがある場合、そこに電界が
集中し、電子放出する場合がある。放出電流による発熱
や強電界の影響で、突起の形状がさらに先鋭になり、電
界強度がさらに大きくなり、電子放出量が増加する。

【００２７】このような正のフィードバックがかかる
と、最終的には、突起部が熱的に破壊されるという現象
が起こる。前記の如き現象が起こると、突起部の破壊だ
けではなく、画像形成装置内の真空雰囲気が劣化する。
これらがトリガーとなって、高電界が印加された、電子
源と蛍光体との間で放電現象が起こり、加速された陽イ
オンが電子源に衝突し、電子源にダメージを与え、画像
欠陥を引き起こすという問題が生じている。

【００２８】このような放電現象を抑制する一方法とし
て、例えば、火花放電を抑制するために予め、高真空中
で火花放電を行わせることが知られている（例えば、
「高電圧工学」（電気学会編、オーム社１９８１
年））。これらの処理は、通常コンディショニングと呼
ばれている。

【００２９】大面積な画像形成装置を製造する際には、
コンディショニングを行うことにより、電子放出特性に
悪影響を及ぼすことがあった。これは、コンディショニ
ング中の放電によって素子で消費されるジュール熱が導
電性薄膜を破壊するためであると考えられる。

【００３０】図２６は、本工程における等価回路を示す
図である。コンディショニングを行う電子源基板２０７
１と高圧印加用電極２０１０でつくられるコンデンサに
蓄積される電荷によって引き起こされたと考えられる。

【００３１】距離ｄ離れて配置された、面積Ｓの２枚の
電極よりなる平行平板コンデンサに電圧Ｖを印加した
時、蓄積される電荷量Ｑは、Ｑ＝ＣＶ＝εＳＶ／ｄで表
される。コンティショニング工程において同じ電界を形
成した時、電子源基板２０７１と高圧印加用電極２０１
０でつくられるコンデンサに蓄積されるエネルギーＥ
は、Ｅ＝ＣＶ／２＝εＳＶ／２ｄである。なお、εは前
記２枚の電極間の物質（或いは真空）の誘電率である。

【００３２】このため、電子源基板２０７１とそれに対
向する電子源基板２０７１と同じ面積の高圧印加用電極
２０１０を用いてコンティショニング工程を行うと、そ
の放電時に電子源基板で消費されるエネルギーは面積に
比例して増大するという問題点が生じる。

【００３３】また、前記放電現象を抑制する他の方法と
して、アーク放電が生じた場合に、アーク放電の間、大
電流が外部電圧源からアノードを通り、エミッタ（カソ
ード）に電気アークとして流れる電流を制限する目的
で、アノードと外部電圧源の間にインダクタを設ける技
術が、特開平８−１０６８４７号公報に開示されてい
る。なお、本明細書で用いられる異常放電とは、上述の
アーク放電を含んだものである。

【００３４】上述の特開平８−１０６８４７号公報に開
示された技術の概要を図９７に模式的に示す。図９７に
おいて、９１２１は基板、９１２２はカソード電極、９
１２３はエミッタ、９１２４はカソード導体、９１２５
は絶縁体、９１２６はゲート、９１２７はアノード、９
１２８はインダクタ、９１２９は抵抗、９１３０は電圧
ソースである。この技術は、電子放出素子として電界放
出素子を用い、アノード９１２７とエミッタ９１２３
（カソード）間でアーク放電が生じている間、アノード
９１２７とエミッタ９１２３間のアーク放電に関わり電
圧ソース９１３０から供給される電流を、インダクタ９
１２８を設けることにより、実質的に制限するものであ
る。即ち、アーク放電が生じ、アノードの電位が低下し
た場合に、外部電源からの電荷の注入を時間的に制限す
るものである。

【００３５】しかしながら、アノードとカソード基板間
の静電容量が大きい大画面画像形成装置においては、ア
ノードならびにカソード基板に蓄積された電荷量が大き
く、この電荷が、異常放電の開始時にアノードの電位の
低下に応じて放電経路を通して移動するという問題があ
る。この電荷の移動が瞬時に行われた場合、電流値はか
なり大きなものとなる。なお、当然ながらこの電流は、
外部電源からアノードに流れ込む電流として観測するこ
とはできず、即ち、上述の外部電源からの電荷の注入を
制限する方法では抑制することができない。

【００３６】これは、異常放電が生じた場合に、低下し
たアノードの電位を回復させる、言い換えれば、アノー
ドとカソード基板により構成されるコンデンサを充電す
る電流か、或いはアーク放電の結果アークを持続する電
流としてのみ観測されるからである。このアノードの電
位の低下に応じた電荷の移動は、異常放電時のアノード
電位の時間変化を測定することにより、概ねμ秒程度以
下の時間スケールで生じることを、本発明者らは確認し
ている。また、このアノードの電位の低下に対応した電
流が、放電経路を通して流れることにより、ダメージを
引き起こす場合があることも確認している。従って、コ
ンディショニングを実施するに当たり、このアノードの
電位の低下に対応した電流が、放電経路を通じて流れる
ことを抑制することが必要になる。

【００３７】また、一度異常放電が生じることにより、
二次的な異常放電を生ずる可能性もあり、この二次的な
異常放電を防止することも重要である。この二次的な異
常放電は、連鎖的に生じた場合に、たとえ第一の異常放
電ではダメージを生じなくても、結果的に非常に大きな
ダメージを被る場合があるので確実に防止することが必
要である。

【００３８】本発明の目的は、上記問題点を解決し、画
像形成装置に代表される電子線配置内における放電現象
を引き起こす突起等の要因を取り除く製造方法を提供
し、この製造方法によって、良好な信頼性の高い電子線
装置（電子源）を製造し、長時間の画像表示においても
欠落画素のない画像形成装置を提供することにある。

【００３９】また、本発明の目的は、コンディショニン
グを行う際に、異常放電に関わるダメージを抑制し、且
つ二次的に生ずるおそれのある異常放電を極力防止する
画像形成装置の製造方法及び製造装置を提供することに
ある。

【００４０】

【課題を解決するための手段】

【００４１】本発明の画像形成装置の製造方法は、電子
を放出する電子放出部と、前記電子放出部に電気的に接
続された配線と、が配置されたリアプレートと、画像形
成部材が配置されたフェースプレートとを備えた画像形
成装置の製造方法であって、前記リアプレート上に前記
配線を形成する配線形成工程と、前記リアプレート上に
前記電子放出部を形成する電子放出部形成工程と、前記
リアプレートと、前記画像形成部材が配置された前記フ
ェースプレートとの間を封着する封着工程とを備えると
ともに、前記配線形成工程の完了後、且つ前記電子放出
部形成工程及び前記封着工程の前に、電極を、前記配線
が形成された前記リアプレート基板に対向して配置し、
前記電極と前記リアプレートとの間に電圧を印加する電
圧印加工程を備え、前記電圧印加工程は、前記電極と前
記リアプレートとの間で、放電を生ぜしめる工程であ
る。本発明の画像形成装置の製造方法は、電子を放出す
る電子放出部を有する導電性膜と、前記導電性膜に電気
的に接続された配線と、が配置されたリアプレートと、
画像形成部材が配置されたフェースプレートとを備えた
画像形成装置の製造方法であって、 前記リアプレート
上に前記配線を形成する配線形成工程と、 前記リアプ
レート上に前記配線と電気的に接続された前記導電性膜
を形成する導電性膜形成工程と、前記導電性膜形成工程
の後に、前記導電性膜に前記電子放出部を形成する電子
放出部形成工程と、前記リアプレートと、前記画像形成
部材が配置された前記フェースプレートとの間を封着す
る封着工程とを備えるとともに、 前記配線形成工程及
び前記導電性膜形成工程の完了後、且つ前記電子放出部
形成工程及び前記封着工程の前に、電極を、前記配線及
び前記導電性膜が形成された前記リアプレート基板に対
向して配置し、前記電極と前記リアプレートとの間に電
圧を印加する電圧印加工程を備え、前記電圧印加工程
は、前記電極と前記リアプレートとの間で、放電を生ぜ
しめる工程である。本発明の画像形成装置の製造方法
は、一対の素子電極と、前記一対の素子電極間に配置さ
れた、電子を放出する電子放出部を有する導電性膜と、
前記一対の素子電極と電気的に接続された配線と、が配
置されたリアプレートと、画像形成部材が配置されたフ
ェースプレートとを備えた画像形成装置の製造方法であ
って、前記リアプレート上に配線を形成する配線形成工
程と、前記リアプレート上に前記配線と電気的に接続さ
れた前記一対の素子電極を形成する素子電極形成工程
と、前記リアプレート上の前記一対の素子電極間に前記
導電性膜を形成する導電性膜形成工程と、前記導電性膜
形成工程の後に、前記導電性膜に前記電子放出部を形成
する電子放出部形成工程と、前記リアプレートと、前記
画像形成部材が配置された前記フェースプレートとの間
を封着する封着工程とを備えるとともに、前記配線形成
工程及び前記素子電極形成工程の完了後、且つ前記電子
放出部形成工程及び前記封着工程の前に、電極を、前記
配線及び前記素子電極が形成された前記リアプレート基
板に対向して配置し、前記電極と前記リアプレートとの
間に電圧を印加する電圧印加工程を備え、前記電圧印加
工程は、前記電極と前記リアプレートとの間で、放電を
生ぜしめる工程である。本発明の画像形成装置の製造方
法は、一対の素子電極と、前記一対の素子電極間に配置
された、電子を放出する電子放出部を有する導電性膜
と、前記一対の素子電極と電気的に接続された配線と、
が配置されたリアプレートと、画像形成部材が配置され
たフェースプレートとを備えた画像形成装置の製造方法
であって、前記リアプレート上に前記配線を形成する配
線形成工程と、前記リアプレート上に前記配線と電気的
に接続された前記一対の素子電極を形成する素子電極形
成工程と、前記リアプレート上の前記一対の素子電極間
に前記導電性膜を形成する導電性膜形成工程と、前記導
電性膜形成工程の後に、前記導電性膜に前記電子放出部
を形成する電子放出部形成工程と、前記リアプレート
と、前記画像形成部材が配置された前記フェースプレー
トとの間を封着する封着工程とを備えるとともに、前記
配線形成工程、前記素子電極形成工程、及び、前記導電
性膜形成工程の完了後、且つ前記電子放出部形成工程及
び前記封着工程の前に、電極を、前記配線、前記素子電
極、及び、前記導電性膜が形成された前記リアプレート
基板に対向して配置し、前記電極と前記リアプレートと
の間に電圧を印加する電圧印加工程を備え、前記電圧印
加工程は、前記電極と前記リアプレートとの間で、放電
を生ぜしめる工程である。本発明の画像形成装置の製造
方法の一態様では、前記導電性膜に前記電子放出部を形
成する工程は、前記導電性膜に間隙を生ぜしめる工程で
ある。本発明の画像形成装置の製造方法の一態様では、
前記導電性膜に間隙を生ぜしめる工程は、前記導電性膜
に通電する工程を含む。本発明の画像形成装置の製造方
法の一態様では、前記導電性膜に間隙を生ぜしめる工程
の後に、更に、前記電子放出部の近傍又は前記電子放出
部に堆積物を堆積させる工程を有する。本発明の画像形
成装置の製造方法の一態様では、前記電圧印加工程は、
前記電極と前記リアプレートとの間にその強度が１ｋＶ
／ｍｍ以上の電界を生ぜしめる工程である。本発明の画
像形成装置の製造方法の一態様では、前記電圧印加工程
は、前記電極と前記リアプレートとの間に電圧を印加し
た際に、前記電極と前記リアプレートとが形成するコン
デンサに蓄えられるエネルギーが、前記導電性膜を破壊
するエネルギー以下で行われる。本発明の画像形成装置
の製造方法の一態様では、前記電極と前記リアプレート
との対向する面積をＳ、前記電極と前記リアプレートと
の距離をＨｃ、前記電極と前記リアプレート上の配線と
の間に印加する電圧をＶｃ、真空の誘電率をεとする
と、前記導電性膜が破壊されるエネルギーＥｔｈは、ε
×Ｓ×Ｖｃ２／２Ｈｃ＜Ｅｔｈ …（１） である。本発明の画像形成装置の製造方法の一態様で
は、前記電極と前記リアプレートとの間に印加される電
圧を前記電圧印加工程中に変化させる。本発明の画像形
成装置の製造方法の一態様では、前記電圧は、低圧から
徐々に昇圧してゆく直流である。本発明の画像形成装置
の製造方法の一態様では、前記電圧は、低圧から徐々に
昇圧してゆく交流である。本発明の画像形成装置の製造
方法の一態様では、前記電圧は、低圧から徐々に昇圧し
てゆくパルス電圧であることを特徴とする請求項１１に
記載の画像形成装置の製造方法。本発明の画像形成装置
の製造方法の一態様では、前記電極と前記リアプレート
との間の距離を前記電圧印加工程中に変化させる。本発
明の画像形成装置の製造方法の一態様では、前記電圧印
加工程は、真空雰囲気下で行われる。本発明の画像形成
装置の製造方法の一態様では、前記電圧印加工程は、気
体の存在する雰囲気下で行われる。

【００４２】本発明の電子線装置の製造方法は、基板上
に、電子を放出する電子放出部と、前記電子放出部を電
気的に接続してなる配線を備えた電子線装置の製造方法
であって、前記基板上に前記配線を形成する配線形成工
程と、前記基板上に前記電子放出部を形成する電子放出
部形成工程とを備え、前記配線形成工程の完了後、且つ
前記電子放出部形成工程の完了前に、前記配線が形成さ
れた前記基板に対して所定の電界を印加する電界印加工
程を備える。本発明の電子線装置の製造方法の一態様に
おいて、前記電界は、その電界強度が１ｋＶ／ｍｍ以上
である。本発明の電子線装置の製造方法の一態様におい
て、前記電界印加工程は、前記基板に存する部分であ
り、前記電子放出部形成工程を含む当該電界印加工程後
の諸工程の際に、又は前記電子線装置が使用に供される
際において放電の生じ易い当該部分に前記電界の印加に
より放電を生ぜしめ、当該部分を放電の生じ難い形状に
変化させる工程である。本発明の電子線装置の製造方法
の一態様において、前記電子放出部形成工程は、前記各
電子放出部に対応して前記配線により異なる電位が与え
られる一対の電極を形成する電極形成工程を含み、前記
電極形成工程を行う前に前記電界印加工程を行う。本発
明の電子線装置の製造方法の一態様において、前記一対
の電極は、表面伝導型電子放出素子を構成する一対の電
極である。本発明の電子線装置の製造方法の一態様にお
いて、前記電極形成工程は、前記基板上に導電性薄膜を
形成する薄膜形成工程を含み、形成された前記導電性薄
膜に間隙を生ぜしめ、前記間隙の両側に存する前記導電
性薄膜で前記一対の電極を構成する工程である。本発明
の電子線装置の製造方法の一態様において、前記薄膜形
成工程を行う前に前記電界印加工程を行う。本発明の電
子線装置の製造方法の一態様において、前記薄膜形成工
程の完了後、前記前記導電性薄膜に間隙を生ぜしめる前
に前記電界印加工程を行う。本発明の電子線装置の製造
方法の一態様において、前記一対の電極は、電界放出型
電子放出素子のエミッタとゲートである。本発明の電子
線装置の製造方法の一態様において、前記電界放出型電
子放出素子は、端部から電子を放出する前記エミッタ
と、前記端部との間に電界を生ぜしめる前記ゲートとか
ら構成される。本発明の電子線装置の製造方法の一態様
において、前記エミッタを形成する前に前記電界印加工
程を行う。本発明の電子線装置の製造方法の一態様にお
いて、前記ゲートを形成する前に前記電界印加工程を行
う。本発明の電子線装置の製造方法の一態様において、
前記基板は、その一主面に前記配線により複数の前記電
子放出部を梯子状又はマトリクス状に接続してなるもの
である。本発明の電子線装置の製造方法の一態様におい
て、前記電界印加工程において、前記基板の前記配線を
有する面に対向して電極を設け、前記電極と前記基板上
の配線間に電圧を印加することにより前記電界を印加す
る。本発明の電子線装置の製造方法の一態様において、
前記電極と前記配線間に与える電圧を前記電界印加工程
中に変化させる。本発明の電子線装置の製造方法の一態
様において、前記電極と前記基板間の距離を前記電界印
加工程中に変化させる。本発明の電子線装置の製造方法
の一態様において、前記電極と当該電極に電圧を印加す
る前記電源との間に電流制限抵抗を接続する。本発明の
電子線装置の製造方法の一態様において、前記電界印加
工程を真空雰囲気下で行う。本発明の画像形成装置の製
造方法は、基板上に形成された一対の素子電極と、前記
素子電極のそれぞれに電気的に接続された導電性薄膜
と、前記導電性薄膜の一部に形成された電子放出部とを
有する電子源素子を複数個、同一基板上に形成し、配線
にて前記各電子源素子の素子電極をそれぞれ梯子状或い
はマトリクス状に接続してなる電子源と、前記基板の前
記電子源と対向するように配置される画像形成部材とを
備えた画像形成装置の製造方法であって、前記配線を形
成する工程の完了後、且つ前記電子放出部を形成する工
程の完了前に、前記配線が形成された前記基板に対して
所定の電界を印加する電界印加工程を備える。本発明の
画像形成装置の製造方法の一態様において、情報信号に
より前記各電子源素子から放出される電子線を制御する
制御電極と組み合わせる。本発明の電子線装置の製造方
法の一態様において、前記電界印加工程を、前記電界を
印加するための電極と前記基板とを対向配置して前記電
極と前記配線間に電圧を印加し、前記電極と前記基板と
が形成するコンデンサに蓄えられるエネルギーが、前記
導電性薄膜を破壊するエネルギー以下で行われる。本発
明の電子線装置の製造方法は、複数の表面伝導型電子放
出素子を備えた電子線装置の製造方法であって、基板上
に複数対の素子電極を形成する工程と、絶縁層を介して
積層された複数本の行方向配線および複数本の列方向配
線を前記複数対の素子電極のそれぞれの電極と結線して
行列状に共通配線を形成する工程と、各対の素子電極間
に導電性薄膜を形成する工程と、各対の素子電極間の前
記導電性薄膜に通電処理により電子放出部を形成するフ
ォーミング工程と、前記共通配線を有する面に電界を印
加するための電極と該基板を対向配置し、前記電極と前
記共通配線間に電圧を印加することにより該電界の印加
を行うコンディショニング工程とを有し、前記コンディ
ショニング工程は、前記電極と前記基板とが形成するコ
ンデンサに蓄えられるエネルギーが、該導電性薄膜を破
壊するエネルギー以下で行われる。本発明の電子線装置
の製造方法の一態様において、前記電極と前記基板の対
向する面積をＳ、前記電極と前記基板の距離をＨｃ、前
記電極と前記共通配線間に印加する電圧をＶｃ、真空の
誘電率をε、前記導電性薄膜が破壊されるエネルギーを
Ｅｔｈとすると、 ε×Ｓ×Ｖｃ２／２Ｈｃ＜Ｅｔｈ …（１） の条件下で前記コンディショニング工程を行う。本発明
の電子線装置の製造方法の一態様において、前記コンデ
ィショニング工程において、前記電界を印加するための
電極を複数個用いる。本発明の電子線装置の製造方法の
一態様において、前記コンディショニング工程におい
て、前記電極と前記基板の相対位置を変化させる。本発
明の画像形成装置の製造方法は、複数の表面伝導型電子
放出素子が形成された基板と、前記基板の前記表面伝導
型電子放出素子と対向するように配置される画像形成部
材とを備えた画像形成装置の製造方法であって、前記基
板上に複数対の素子電極を形成する工程と、絶縁層を介
して積層された複数本の行方向配線および複数本の列方
向配線を前記複数対の素子電極のそれぞれの電極と結線
して行列状に共通配線を形成する工程と、各対の素子電
極間に導電性薄膜を形成する工程と、各対の素子電極間
の前記導電性薄膜に通電処理により電子放出部を形成す
るフォーミング工程と、前記共通配線を有する面に電界
を印加するための電極と該基板を対向配置し、前記電極
と前記共通配線間に電圧を印加することにより該電界の
印加を行うコンディショニング工程とを有し、前記コン
ディショニング工程は、前記電極と前記基板とが形成す
るコンデンサに蓄えられるエネルギーが、前記導電性薄
膜を破壊するエネルギー以下で行われる。本発明の電子
線装置の製造方法は、電子ビームを発生する電子ビーム
源を有する第１のプレートを備えた電子線装置の製造方
法であって、前記第１のプレートと、当該第１のプレー
トと対向する電極との間に電圧を印加する工程を有して
おり、前記工程においては、前記第１のプレートと前記
第１のプレートと対向する電極との間に、前駆電流が流
れる電圧を印加する。本発明の電子線装置の製造方法の
一態様において、前記電圧は、前記前駆電流が流れる状
態を維持できる電圧である。本発明の電子線装置の製造
方法は、導電性膜からなる電子ビームを発生する電子ビ
ーム源を有する第１のプレートを備えた電子線装置の製
造方法であって、前記第１のプレートと、当該第１のプ
レートと対向する電極との間に電圧を印加する工程を有
しており、前記工程においては、前記導電性膜への影響
が許容できる電圧を印加する。本発明の画像形成装置の
製造方法は、電子ビーム源を形成したリアプレートと、
電子ビームの照射により発光する蛍光体を形成したフェ
ースプレートとを備えた画像形成装置の製造方法であっ
て、前記リアプレートと前記フェースプレートとを含む
真空容器を形成する前に、電極が形成された基板に高電
圧を印加する工程を有する。本発明の画像形成装置の製
造方法の一態様において、高電圧を印加する工程を、電
子ビーム源完成前の前記電極が形成されたリアプレート
用基板に対して行う。本発明の画像形成装置の製造方法
の一態様において、高電圧を印加する工程を、真空中で
行う。本発明の画像形成装置の製造方法の一態様におい
て、高電圧を印加する工程を、気体中で行う。本発明の
画像形成装置の製造方法の一態様において、前記電極が
形成された前記基板は、対向する電極付きダミーフェー
スプレートとの間に高電圧を印加されるものである。本
発明の画像形成装置の製造方法の一態様において、前記
電極が形成された前記基板は、電子放出素子への給電用
配線を有し、その配線を一方の電極として、ダミーフェ
ースプレートをもう一方の電極として高電圧を印加す
る。本発明の画像形成装置の製造方法の一態様におい
て、前記電極が形成された前記基板は、複数の電子放出
素子をマトリクス配線するための給電用の複数の行方向
配線と複数の列方向配線を有し、行方向配線と列方向配
線全てを共通とし、それを一方の電極、ダミーフェース
プレートをもう一方の電極として高電圧を印加する。本
発明の画像形成装置の製造方法の一態様において、前記
高電圧は、低圧から徐々に昇圧してゆく直流である。本
発明の画像形成装置の製造方法の一態様において、前記
高電圧は、低圧から徐々に昇圧してゆく交流である。本
発明の画像形成装置の製造方法の一態様において、前記
高電圧は、低圧から徐々に昇圧してゆくパルス電圧であ
る。本発明の画像形成装置の製造方法の一態様におい
て、前記電子ビーム源は、冷陰極素子である。本発明の
画像形成装置の製造方法の一態様において、前記電子ビ
ーム源は、表面伝導型放出素子である。本発明の画像形
成装置の製造方法は、電子ビーム源を合むリアプレート
と、電子ビームの照射により発光する蛍光体を形成した
フェースプレートと、前記リァブレートとフェースプレ
ートの間に配置される構造支持体とを備えた画像形成装
置の製造方法であって、前記フェースプレートと前記リ
アブレートと前記構造支持体とでパネルを組み立てた後
に、前記フェースプレートと前記リアブレートとの間に
高電圧を印加する工程と、前記高電圧を印加する工程後
に行う電子源を形成する工程とを有する。本発明の画像
形成装置の製造方法の一態様において、前記高電圧を印
加する工程を真空中で行う。本発明の画像形成装置の製
造方法の一態様において、前記高電圧を印加する工程
を、画像形成装置内に気体を導入して行う。本発明の画
像形成装置の製造方法の一態様において、前記電子ビー
ム源は、複数の配線によって結線された複数の電子放出
素子を有し、前記高電圧を印加する工程で、前記複数の
配線を共通に接地し、前記フェースプレートに前記高電
圧を印加する。本発明の画像形成装置の製造方法の一態
様において、前記構造支持体は、矩形形状を有し、その
長手方向が前記複数の配線と平行になるように前記電子
ビーム源とフェースプレートとの間に配置されている。
本発明の画像形成装置の製造方法の一態様においては、
前記電子源は、複数の行方向配線と複数の列方向配線と
でマトリクス配線された複数の電子放出素子を有し、前
記高電圧を印加する工程で、前記複数の行方向配線と前
記複数の列方向配線を共通に接地し、前記フェースプレ
ートに前記高電圧を印加する。本発明の画像形成装置の
製造方法の一態様において、前記構造支持体は、その長
手方向が前記複数の行方向配線又は前記複数の列方向配
線のいずれか一方と平行になるように、前記電子ビーム
源と前記フェースプレートとの間に配置されている。本
発明の画像形成装置の製造方法の一態様において、前記
高電圧は、ピーク値が低圧から徐々に昇圧していく交流
である。本発明の画像形成装置の製造方法の一態様にお
いて、前記高電圧は、ピーク値が低圧から徐々に昇圧し
ていくパルス電圧である。本発明の画像形成装置の製造
方法の一態様において、前記高電圧は、低圧から徐々に
昇圧していく単調増加電圧である。本発明の画像形成装
置の製造方法の一態様において、前記電子ビーム源は、
冷陰極素子である。本発明の画像形成装置の製造方法の
一態様において、前記電子ビーム源は、表面伝導型電子
放出素子である。本発明の画像形成装置の製造方法の一
態様において、前記電子源を形成する工程は、通電フォ
ーミング工程を含む。本発明の画像形成装置の製造方法
の一態様において、前記電子源を形成する工程は、通電
活性化工程を含む。本発明の電子線装置の製造方法は、
電子ビームを発生する電子ビーム源を有する第１のプレ
ートと、前記第１のプレートに対向する電極とを備える
電子線装置の製造方法であって、前記第１のプレート
と、前記電極との間に電圧を印加する第１の工程と、前
記第１の工程の後に行う前記電子ビーム源を形成する工
程とを有する。本発明の電子線装置の製造方法の一態様
において、前記第１の工程の後に行う前記電子ビーム源
を形成する工程は、導電性膜に通電することにより該導
電性膜に高抵抗部を形成する工程である。本発明の電子
線装置の製造方法の一態様において、前記第１の工程の
後に行う前記電子ビーム源を形成する工程は、電子放出
部、電子放出部の近傍又は前記電子放出部及び前記電子
放出部の近傍に堆積物を堆積させる工程である。本発明
の電子線装置の製造方法の一態様において、前記第１の
工程は、前記第１のプレートに配線が形成された後に行
われる。本発明の電子線装置の製造方法の一態様におい
て、前記第１の工程は、電子放出部が形成される導電性
薄膜の形成の後に行われる。本発明の電子線装置の製造
方法の一態様において、前記第１のプレートと前記電極
との間に電圧を印加することによって、前記第１のプレ
ートと前記電極との間に電流が流れる。本発明の電子線
装置の製造方法の一態様において、前記電流は、前記第
１のプレートと、前記電極との間で生じる放電により流
れるものである。本発明の画像形成装置の製造方法は、
画像形成装置を構成する電子源の製造工程の中で、前記
電子源を構成する電子源基板と対向する位置に電極を配
置させて、該電極と電子源基板間に高電圧を印加するコ
ンディショニング工程を有する画像形成装置の製造方法
であって、前記電極のシート抵抗値がそれぞれ異なる複
数種類のコンディショニング工程を設ける。本発明の画
像形成装置の製造方法の一態様において、前記電子源基
板側を陰極として、前記電極との間に高電圧を印加す
る。本発明の画像形成装置の製造方法は、画像形成装置
を構成するアノードの製造工程の中で、前記アノードを
構成するアノード基板と対向する位置に電極を配置させ
て、前記電極とアノード基板間に高電圧を印加するコン
ディショニング工程を有する画像形成装置の製造方法で
あって、前記電極のシート抵抗値がそれぞれ異なる複数
種類のコンディショニング工程を設ける。本発明の画像
形成装置の製造方法の一態様において、前記アノード基
板側を陽極として、前記電極との間に高電圧を印加す
る。本発明の画像形成装置の製造方法の一態様におい
て、前記アノード基板上に、電子が衝突されることによ
って発光する蛍光膜を形成する蛍光膜形成工程と、前記
蛍光膜形成工程の後に行う第１コンディショニング工程
と、前記第１コンディショニング工程の後に、該第１コ
ンディショニング工程の際よりも小さなシート抵抗値で
ある電極によって行う第２コンディショニング工程とを
設ける。本発明の画像形成装置の製造方法の一態様にお
いて、基板と電極間に形成する電界強度がそれぞれ異な
るコンディショニング工程を有する。本発明の画像形成
装置の製造方法の一態様において、前記電極に印加する
電圧値か、あるいは基板と電極間の距離のうち少なくと
も一方を変えることで、電界強度をそれぞれ異ならせ
る。本発明の画像形成装置の製造方法は、電子源が設け
られてなるカソード基板と、当該カソード基板と対向し
て配置された画像形成用のアノード基板とを有する平板
型の画像形成装置の製造方法であって、前記カソード基
板の作製中に、前記カソード基板を陰極として、これと
対向して配置された陽極に高電圧を印加し、前記高電圧
印加により発生した異常放電を検知することにより、前
記異常放電を抑制する。本発明の画像形成装置の製造方
法は、電子源が設けられてなるカソード基板と、当該カ
ソード基板と対向して配置された画像形成用のアノード
基板とを有する平板型の画像形成装置の製造方法であっ
て、前記カソード基板の作製中に、前記カソード基板を
陰極として、これと対向して配置された陽極に高電圧を
印加し、前記高電圧印加により発生した異常放電を検知
して、前記陽極の電位を前記陰極の電位に近づけること
により、前記異常放電を抑制する。本発明の画像形成装
置の製造方法の一態様において、異常放電を検知するこ
とにより、前記陽極と当該陽極に接続された高圧電源と
を電気的に切断する。本発明の画像形成装置の製造方法
の一態様において、前記カソード基板は、前記電子源と
して複数の表面伝導型の電子放出素子が行列状に配され
たものである。本発明の画像形成装置の製造装置は、電
子源が設けられてなるカソード基板と、当該カソード基
板と対向して配置された画像形成用のアノード基板とを
有する平板型の画像形成装置の製造装置であって、陽極
と、前記陽極と接続された高圧電源と、前記高圧電源の
高電圧印加により、前記陽極とこれに対向するように配
される陰極との間に発生した異常放電を検知する検知手
段とを備え、前記カソード基板の作製中に、前記陰極と
して配された前記カソード基板と前記陽極との間に前記
高圧電源により高電圧を印加し、発生した異常放電を前
記検知手段により検知して、前記異常放電を抑制する。
本発明の画像形成装置の製造装置は、電子源が設けられ
てなるカソード基板と、当該カソード基板と対向して配
置された画像形成用のアノード基板とを有する平板型の
画像形成装置の製造装置において、陽極と、前記陽極と
接続された高圧電源と、前記高圧電源の高電圧印加によ
り、前記陽極とこれに対向するように配される陰極との
間に発生した異常放電を検知する検知手段とを備え、前
記カソード基板の作製中に、前記陰極として配された前
記カソード基板と前記陽極との間に前記高圧電源により
高電圧を印加し、発生した異常放電を前記検知手段によ
り検知して前記陽極の電位を前記陰極の電位に近づける
ことにより、前記異常放電を抑制する。本発明の画像形
成装置の製造装置の一態様において、前記検知手段によ
る異常放電の検知に基づいて、前記陽極と当該陽極に接
続された前記高圧電源とを電気的に切断する手段を備え
る。本発明の画像形成装置の製造装置の一態様におい
て、前記カソード基板は、前記電子源として複数の表面
伝導型の電子放出素子が行列状に配されたものである。
本発明の電子線装置は、前記の製造方法により製造され
たものである。本発明の画像形成装置は、前記の製造方
法により製造されたものである。本発明の電子源の製造
方法は、基板上に、複数の電子放出素子及び当該電子放
出素子に接続された配線とを有してなる電位源−前記電
子放出素子は前記基板上に配置された対向する一対の電
極、当該電極に接続し、当該電極の間の領域に第１の亀
裂を有する導電性腺、当該第１の亀裂内及び前記導電性
膜の当該第１の亀裂を含む領域上に配置され、前記第１
の亀裂内に当該第１の亀裂よりも狭い第２の亀裂を有す
る炭素を主成分とする堆積物を有してなる−の製造方法
であって、以下の各工程よりなる：前記基板上に前記配
線及び前記電極を形成する工程；前記導電性膜を形成す
る工程；前記導電性膜に、前記第１の亀裂を形成する工
程（フォーミング工程）；前記炭素を主成分とする堆積
物を形成する工程（活性化工程）、当該工程は前記フォ
ーミング工程より後に行われる；及び少なくとも前記配
線と前記電極が形成された前記基板の、前記電子放出素
子が形成される表面に略垂直方向に電界を印加する工程
（コンディショニング工程）；ここで、前記フォーミン
グ工程よりも先に前記コンディショニング工程が実行さ
れる。本発明の電子源の製造方法の一態様において、前
記コンディショニング工程は、コンディショニング用電
極を前記基板の前記電極と前記配線の形成された面に間
隔を置いて対向させ、当該コンディショニング用電極
と、前記基板との間に電圧を印加することによりなされ
る。本発明の電子源の製造方法の一態様において、前記
基板上に前記配線及び前記電極を形成する工程の後に、
前記コンディショニング工程が行われ、更にその後に、
前記導電性膜を形成する工程が行われる。本発明の電子
源の製造方法の一態様において、前記コンディショニン
グ工程は、前記基板上に前記配線及び前記電極を形成す
る工程の後、前記導電性膜形成工程よりも前に行われる
第１のコンディショニング工程と、前記導電性膜形成工
程の後、前記フォーミング工程よりも前に行われる第２
のコンディショニング工程よりなり、ここで、第１及び
第２のコンディショニング工程を行う際の前記コンディ
ショニング用電極のシート抵抗値を、それぞれＲ１，Ｒ
２とした時、この値がＲ１＜Ｒ２を満たす。本発明の電
子源の製造方法の一態様において、前記フォーミング工
程の後、前記活性化工程の前に、前記コンディショニン
グ用電極を前記基板の前記電極と前記配線の形成された
面に間隔を置いて対向させて、前記コンディショニング
用電極と、前記基板の間に電圧を印加することにより、
前記基板の電子放出素子が形成される表面に、略垂直の
方向に電界を印加する第３のコンディショニング工程を
有し、前記コンディショニング用電極のシート抵抗値Ｒ
３がＲ２＜Ｒ３を満たす。本発明の電子源の製造方法の
一態様において、前記活性化工程の後に、コンディショ
ニング用電極を前記基板の前記電極と前記配線の形成さ
れた面に間隔を置いて対向させて、当該コンディショニ
ング用電極と、前記基板の間に電圧を印加することによ
り、前記基板の電子放出素子が形成される表面に、略垂
直の方向に電界を印加する第４のコンディショニング工
程を有し、前記コンディショニング用電極のシート抵抗
値Ｒ４がＲ４＜Ｒ１を満たす。本発明の電子源の製造方
法の一態様において、前記コンディショニング工程は、
前記コンディショニング用電極と前記基板との間の放電
の前駆現象を監視し、当該前駆現象が検出された場合
に、前記コンディショニング用電極の電位を、前記基板
の電位に近づける制御を行いながら実行される。本発明
の電子源の製造方法の一態様において、前記コンディシ
ョニング工程は、前記コンディショニング用電極と前記
基板との間に電圧供給手段を接続し、且つ、前記コンデ
ィショニング用電極と前記基板との間の放電の前駆現象
を監視し、当該前駆現象が検出された場合に、前記コン
ディショニング用電極と前記電圧印加手段との接続を切
断する制御を行いながら実行される。本発明の電子源の
製造方法の一態様において、前記コンディショニング工
程は、前記コンディショニング用電極の前記基板に対向
する面積が前記基板の前記電子放出素子を有する表面の
面積よりも小さいコンディショニング用電極を用い、前
記コンディショニング用電極と前記基板との間隔を所定
の値に保ちながら、前記コンディショニング用電極を、
前記基板の上を移動させて実行される。本発明の電子源
の製造方法の一態様において、前記コンディショニング
工程は、前記コンディショニング用電極の前記基板との
間隔を変化させながら実行される。本発明の画像形成装
置の製造方法は、基板上に、複数の電子放出素子及び当
該電子放出素子に接続された配線とを有してなる電子源
と、当該電子源から放出された電子ビームの照射により
画像を形成する画像形成部材とを有し、気密容器内に前
記電子源及び前記画像形成部材を対向した配置してなる
画像形成装置−前記電子放出素子は前記基板上に配置さ
れた対向する一対の電極であり、当該電極に接続し、当
該電極間の領域に第１の亀裂を有する導電性膜と、前記
第１の亀裂内及び前記導電性膜の当該第１の亀裂を含む
領域上に配置され、前記第１の亀裂内に当該第１の亀裂
よりも狭い第２の亀裂を有する炭素を主成分とする堆積
物とを有してなる−の製造方法であって、以下の工程よ
りなる：前記基板上に前記配線、及び前記電極を形成す
る工程；前記導電性膜を形成する工程；前記導電性膜
に、前記第１の亀裂を形成する工程（フォーミング工
程）；前記炭素を主成分とする堆積物を形成する工程
（活性化工程）、ここで、当該工程は前記フォーミング
工程より後に行われる；少なくとも前記配線と前記電極
が形成された前記基板の、前記電子放出素子が形成され
る表面に略垂直方向に電界を印加する工程（コンディシ
ョニング工程）；及び前記電子源及び前記画像形成装置
とを内包させて前記気密容器を組み立てる工程；ここ
で、前記コンディショニング工程は、前記気密容器を組
み立てる工程より後、かつ前記フォーミング工程よりも
先に実行され、前記画像形成用部材と前記基板との間に
電圧を印加することによりなされる。本発明の画像形成
装置の製造方法の一態様において、前記コンディショニ
ング工程は、前記画像形成部材と前記基板との間の放電
の前駆現象を監視し、当該前駆現象が検出された場合
に、前記画像形成部材の電位を前記基板の電位に近づけ
る制御を行いながら実行される。本発明の画像形成装置
の製造方法の一態様において、前記コンディショニング
工程は、前記画像形成部材と前記基板との間に電圧供給
手段を接続し、且つ、前記画像形成部材と前記基板との
間の放電の前駆現象を監視し、当該前駆現象が検出され
た場合に、前記画像形成部材と前記電圧印加手段との接
続を切断する制御を行いながら実行される。本発明は、
前記電子源の製造方法を実行する製造装置であって、前
記コンディショニング用電極の、前記基板に対向する面
積が、前記基板の前記電子放出素子を有する表面の面積
よりも小さく、前記コンディショニング用電極と前記基
板との間隔を所定の値に保ちながら、前記コンディショ
ニング用電極を移動させる移動手段を有する。本発明の
製造装置の一態様において、前記コンディショニング用
電極の、前記基板との間隔を、前記コンディショニング
工程中に制御する間隔制御手段を有する。本発明は、前
記電子源の製造方法を実行する製造装置であって、前記
コンディショニング用電極と前記基板との間の放電の前
駆現象を監視する監視手段と、前記監視手段が前記前駆
現象を検知したことを示す信号に基づいて、前記コンデ
ィショニング用電極の電位を前記基板の電位に近づける
電位変化手段とを有する。 本発明の製造装置の一態様
において、前記電位変化手段は、前記コンディショニン
グ電極と前記基板との間を短絡する回路を開閉するスイ
ッチよりなる。本発明は、前記画像形成装置の製造方法
を実行する製造装置であって、前記画像形成部材と前記
基板との間の放電の前駆現象を監視する監視手段と、前
記監視手段が前記前駆現象を検知したことを示す信号に
基づいて、前記画像形成部材の電位を前記基板の電位に
近づける電位変化手段とを有する。本発明の製造装置の
一態様において、前記電位変化手段は、前記画像形成部
材と前記基板との間を短絡する回路を開閉するスイッチ
よりなる。本発明は、前記電子源の製造方法を実行する
製造装置であって、前記コンディショニング用電極と前
記基板の間の放電の前駆現象を監視する監視手段と、前
記監視手段が前記前駆現象を検知したことを示す信号に
基づいて、前記コンディショニング用電極と前記電圧印
加装置との電気的接続を切断する接続切断手段とを有す
る。本発明は、前記画像形成装置の製造方法を実行する
製造装置であって、前記画像形成部材と前記基板の間の
放電の前駆現象を監視する監視手段と、前記監視手段が
前記前駆現象を検知したことを示す信号に基づいて、前
記画像形成部材と前記電圧印加装置との電気的接続を切
断する接続切断手段を有する。

【００４３】

【発明の実施の形態】以下、図面に基づき、本発明の好
適な第１〜第６の実施形態及び各々の実施形態に付随す
る各実施例について説明する。

【００４４】−第１の実施形態− 本発明の電子源を構成する電子放出素子としては、表面
伝導型電子放出素子が好ましく用いられる。表面伝導型
電子放出素子には平面型と垂直型があるが、以下、本発
明の好ましい実施形態として、平面型の表面伝導型電子
放出素子を用いて構成した電子源及び画像形成装置を例
に挙げて本発明を詳細に説明する。本発明に用いられる
表面伝導型電子放出素子は、例えば特開平７−２３５２
５５号公報に記載された素子である。

【００４５】図１は、本発明で用いられる平面型表面伝
導型電子放出素子の一例あ構成を示す図であり、図１
Ａ、図１Ｂはその平面図と断面図である。図１において
１は基板、２と３は素子電極、４は導電性膜、５は電子
放出部である。

【００４６】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少したガラス、青板ガラス、青板ガラス
にスパッタ法等により形成したＳｉＯ₂を積層したガラ
ス基板及びアルミナ等のセラミックス及びＳｉ基板等を
用いることができる。

【００４７】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができる。例えばＮｉ，
Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ
等の金属或いは合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ₂，
Ｐｄ，Ａｇ等の金属或いは金属酸化物とガラス等から構
成される印刷導体、Ｉｎ₂Ｏ₃−ＳｎＯ₂等の透明導電体
及びポリシリコン等の半導体導体材料等から適宜選択さ
れる。

【００４８】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して設計され
る。素子電極間隔Ｌは、好ましくは数百ｎｍ〜数百μｍ
の範囲とし、より好ましくは、素子電極間に印加する電
圧等を考慮して、数μｍ〜数十μｍの範囲とする。素子
電極長さＷは、電極の抵抗値、電子放出特性を考慮する
と、好ましくは数μｍ〜数百μｍの範囲であり、素子電
極２，３の膜厚ｄは、好ましくは数十ｎｍ〜数μｍの範
囲である。

【００４９】尚、図１に示した構成だけでなく、基板１
上に、導電性膜４、対向する素子電極２，３の順に積層
した構成とすることもできる。

【００５０】導電性膜４の膜厚は、素子電極２，３への
ステップカバレージ、素子電極２，３間の抵抗値及び後
述するフォーミング条件等を考慮して適宜設定される
が、通常は、０．１ｎｍの数倍から数百ｎｍの範囲とす
るのが好ましく、より好ましくは１ｎｍより５０ｎｍの
範囲とするのが良い。その抵抗値は、Ｒｓが１０から１
０７Ω／□の値である。なおＲは、厚さがｔ、幅がｗで
長さが１の薄膜の抵抗Ｒｓを、Ｒ＝Ｒｓ（１／ｗ）とお
いたときに現れる量である。

【００５１】導電性膜４を構成する材料は、Ｐｄ，Ｐ
ｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆ
ｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃ 等の酸化物、Ｈ
ｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，ＹＢ₄，ＧｄＢ₄等
の棚化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，
ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、
Ｓｉ，Ｇｅ等の半導体、カーボン等の中から適宜選択さ
れる。

【００５２】電子放出部５は、導電性膜４の一部に形成
された高抵抗の亀裂により構成され、導電性膜４の膜
厚、膜質、材料及び後述する通電フォーミング等の手法
等に依存したものとなる。電子放出部５の内部には、
０．１ｎｍの数倍から数十ｎｍの範囲の粒径の導電性微
粒子が存在する場合もある。この導電性微粒子は、導電
性膜４を構成する材料の元素の一部、あるいは全ての元
素を含有するものとなる。電子放出部５及びその近傍の
導電性膜４には、炭素及び炭素化合物を有することもで
きる。

【００５３】上記電子放出素子の基本的な製造方法の一
例を図２に示す。尚、図２において、図１に示した部位
と同じ部位には同一の符号を付している。

【００５４】１）基板１を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等によ
り、素子電極材料を堆積後、例えばフォトリソグラフィ
ー技術を用いて基板１上に素子電極２，３を形成する
（図２Ａ）。

【００５５】２）素子電極２，３を設けた基板１に、有
機金属溶液を塗布して、有機金属薄膜を形成する。有機
金属溶液には、前述の導電性膜４の材料の金属を主元素
とする有機金属化合物の溶液を用いることができる。有
機金属薄膜を加熱焼成処理し、リフトオフ、エッチング
等によりパターニングし、導電性膜４を形成する（図２
Ｂ）。ここでは、有機金属溶液の塗布法を挙げて説明し
たが、導電性膜４の形成法はこれに限られるものでな
く、真空蒸着法、スパッタ法、化学的気相堆積法、分散
塗布法、ディッピング法、スピンナー法、インクジェッ
ト法等を用いることもできる。

【００５６】インクジェット法を用いた場合には、１０
ｎｇから数十ｎｇ程度の微小液滴を再現性良く発生し基
板に付与することができ、フォトリソグラフィによるパ
ターニングや真空プロセスが不要であるため、生産性の
上から好ましい。インクジェット法の装置としては、エ
ネルギー発生素子として電気熱変換体を用いたバブルジ
ェットタイプ、或いは圧電素子を用いたピエゾジェット
タイプ等が使用可能である。上記液滴の焼成手段として
は、電磁波照射手段や加熱空気照射手段、基板全体を加
熱する手段が用いられる。電磁波照射手段としては、例
えば赤外線ランプ、アルゴンイオンレーザー、半導体レ
ーザー等を用いることができる。

【００５７】３）つづいて、フォーミング工程を程す。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極２，３間に、不図示の電源
を用いて、通電を行うと、導電性膜４の部位に、構造の
変化した電子放出部５が形成される（図２Ｃ）。通電フ
ォーミングによれは導電性膜４に局所的に破壊、変形も
しくは変質等の構造の変化した部位（一般に、亀裂形態
である場合が多い）が形成される。該部位が電子放出部
５を構成する。通電フォーミングの電圧波形の例を図３
に示す。

【００５８】電圧波形は、パルス波形が好ましい。これ
にはパルス波高値を定電圧としたパルスを連続的に印加
する図３Ａに示した手法とパルス波高値を増加させなが
ら電圧パルスを印加する図３Ｂに示した手法がある。

【００５９】先ず、パルス波高値を定電圧とした場合に
ついて、図３Ａで説明する。図３ＡにおけるＴ１及びＴ
２は電圧波形のパルス幅とパルス間隔である。三角波の
波高値（通電フォーミング時のピーク電圧）は、表面伝
導型電子放出素子の形態に応じて適宜選択される。この
ような条件のもと、例えば、数秒〜数十秒間電圧を印加
する。パルス波形は、三角波に限定されるものではな
く、矩形波等の所望の波形を採用することができる。

【００６０】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図３Ｂで説明する。図３
ＢにおけるＴ１及びＴ２は図３Ａに示したＴ１，Ｔ２と
同様である。また、三角波の波高値は、例えば０．１Ｖ
程度ずつ増加させる。

【００６１】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性膜４を局所的に破壊、変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば、０．１Ｖ程度の電圧印加により流れる電流
を測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した
時、通電フォーミングを終了する。

【００６２】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施す。活性化工程とは、この工程
により、素子電流Ｉｆ、放出電流Ｉｅが著しく変化する
工程である。

【００６３】活性化工程は、例えば、有機物質を含有す
る雰囲気下で、通電フォーミングと同様に、パルス電圧
の印加を繰り返すことで行うことができる。このときの
好ましい有機物質のガス圧は、前述の応用の形態、真空
容器の形状や、有機物質の種類などにより異なるため、
場合に応じ適宜設定される。

【００６４】この処理により、雰囲気中に存在する有機
物質から、導電性膜上に形成された電子放出部に炭素あ
るいは炭素化合物が堆積し、素子電流Ｉｆ、放出電流Ｉ
ｅが著しく変化するようになる。

【００６５】ここで、炭素及び炭素化合物とは、例えば
グラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含す
るもので、ＨＯＰＧはほぼ完全なグラファイトの結晶構
造、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れ
たもの、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱
れがさらに大きくなったものを指す。）、非晶質カーボ
ン（アモルファスカーボン及び、アモルファスカーボン
と前記グラファイトの微結晶の混合物を指す）であり、
その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、
３０ｎｍ以下の範囲とすることがより好ましい。

【００６６】本発明で用いることができる、適当な有機
物質としては、アルカン、アルケン、アルキンの脂肪族
炭化水素類、芳香族炭化水素類、アルコール類、アルデ
ヒド類、ケトン類、アミン類、フェノール、カルボン
酸、スルホン酸等の有機酸類等を挙げることができ、具
体的には、メタン、エタン、プロパンなどＣ_nＨ_2n+2で
表される飽和炭化水素、エチレン、プロピレン、アセチ
レンなどＣ_nＨ_2n、Ｃ_nＨ_2nやＣ_nＨ_2n-2等の組成式で表
される不飽和炭化水素、ベンゼン、メタノール、エタノ
ール、ホルムアルデヒド、アセトアルデヒド、アセト
ン、メチルェチルケトン、メチルアミン、エチルアミ
ン、フェノール、蟻酸、酢酸、プロピオン酸等が使用で
きる。本発明では、これらの有機物質を単独で用いても
良いし、必要に応じては、混合して用いても良い。

【００６７】また、これらの有機物軍を有機物質でない
他のガスと希釈して用いても良い。希釈ガスとして用い
ることができるガスの種類としては、例えば、窒素、ア
ルゴン、キノセンといった不活性ガスが挙げられる。

【００６８】本発明では、活性化工程における電圧印加
の手法は、電圧値の時間変化、電圧印加の方向、波形等
の条件が考えられる。電圧値の時間変化は、フォーミン
グと同様に、電圧値を時間とともに上昇させていく手法
や、固定電圧で行う手法で行うことができる。活性化工
程の終了判定は、素子電流Ｉｆと放出電流Ｉｅを測定し
ながら適宜行う。

【００６９】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことができる。

【００７０】真空容器内の有機成分の分圧は、上記め炭
素及び炭素化合物がほぼ新たに堆積しない分圧で１．３
×１０^-6Ｐａ以下が好ましく、さらには１．３×１９^-8
Ｐａ以下が特に好ましい。さらに真空容器内を排気する
ときには、真空容器全体を加熱して、真空容器内壁や、
電子放出素子に吸着した有機物質分子を排気しやすくす
るのが好ましい。このときの加熱条件は、８０〜２５０
℃、好ましくは１５０℃以上で、できるだけ長時間処理
するのが望ましいが、特にこの条件に限るものではな
く、真空容器の大きさや形状、電子放出素子の構成など
の諸条件により適宜選ばれる条件により行う。真空容器
内の圧力は極力低くすることが必要であり、１×１０^-5
Ｐａ以下が好ましく、さらに１．３×１０^-6Ｐａ以下が
特に好ましい。

【００７１】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体が多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、また真空容器や基板などに吸着したＨ₂
Ｏ，Ｏ₂なども除去でき、結果として素子電流Ｉｆ、放
出電流Ｉｅが安定する。

【００７２】上述した工程を経て得られた本発明に用い
られる電子放出素子の基本特性について図４、図５を参
照しながら説明する。図４は、真空処理装置の一例を示
す模式図であり、この真空処理装置は測定評価装置とし
ての機能をも兼ね備えている。図４においても、図１に
示した部位と同じ部位には図１に付した符号と同一の符
号を付している。図４において、４５は真空容器であ
り、４６は排気ポンプである。真空容器４５内には電子
放出素子が配されている。即ち、１は電子放出素子を構
成する基板であり、２及び３は素子電極、４は導電性
膜、５は電子放出部である。４１は、電子放出素子に素
子電圧Ｖｆを印加するための電源、４０は素子電極２，
３間の導電性膜４を流れる素子電流Ｉｆを測定するため
の電流計、４４は素子の電子放出部より放出される放出
電流Ｉを捕捉するためのアノード電極である。４３はア
ノード電極４４に電圧を印加するための高圧電源、４２
は素子の電子放出部５より放出される放出電流Ｉを測定
するための電流計である。一例として、アノード電極の
電圧を１ｋＶ〜１０ｋＶの範囲とし、アノード電極と電
子放出素子との距離Ｈを２ｍｍ〜８ｍｍの範囲として測
定を行うことができる。

【００７３】真空容器４５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ４６は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより加熱できる。従って、この真空
処理装置を用いると、前述の通電フォーミング以降の工
程も行うことができる。

【００７４】図５は、図４に示した真空処理装置を用い
て測定された放出電流Ｉｅ、素子電流Ｉｆと素子電圧Ｖ
ｆの関係を模式的に示した図である。図５においては、
放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。

【００７５】図５からも明らかなように、本発明に用い
られる表面伝導型電子放出素子は、放出電流Ｉｅに関し
て以下の三つの特徴的性質を有する。即ち、 （ｉ）本素子はある電圧（しきい値電圧と呼ぶ、図５中
のＶｔｈ）以上の素子電圧を印加すると急激に放出電流
Ｉｅが増加し、一方、しきい値電圧Ｖｔｈ以下では放出
電流Ｉｅがほとんど検出されない。つまり、放出電流Ｉ
ｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素
子である。 （ｉｉ）放出電流Ｉｅが素子電圧Ｖｆに単調増加依存す
るため、放出電流Ｉｅは、素子電圧Ｖｆで制御できる。 （ｉｉｉ）アノード電極４４に捕捉される放出電荷は、
素子電圧Ｖｆを印加する時間に依存する。つまり、アノ
ード電極４４に捕捉される電荷量は、素子電圧Ｖｆを印
加する時間により制御できる。

【００７６】以上の説明より理解されるように、本発明
に用いられる電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。図５に
おいては、素子電流Ｉｆが素子電圧Ｖｆに対して単調増
加する（以下、「ＭＩ特性」という。）例を示した。素
子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負性抵抗
特性（以下、「ＶＣＮＲ特性」という。）を示す場合も
ある（不図示）。これら特性は、前述の工程を制御する
ことで制御できる。

【００７７】本発明の電子源は上記した電子放出素子が
複数個、基板上に配列したものであり、さらに本発明の
画像形成装置は、該電子源と、電子源からの電子線の照
射により画像を形成することができる画像形成部材とを
組み合わせて構成される。

【００７８】本発明の電子源において、電子放出素子の
配列については、種々のものが採用できる。一例とし
て、並列に配置した多数の電子放出素子の個々を両端で
接続し、電子放出素子の行を多数個配し（行方向と呼
ぶ）、この配線と直交する方向（列方向と呼ぶ）で、該
電子放出素子の上方に配した制御電極（グリッドとも呼
ぶ）により、電子放出素子からの電子を制御駆動する梯
子状配置のものがある。これとは別に、電子放出素子を
Ｘ方向及びＹ方向に行列状に複数個配し、同じ行に配さ
れた複数の電子放出素子の電極の一方を、Ｘ方向の配線
に共通に接続し、同じ列に配された複数の電子放出素子
の電極の他方を、Ｙ方向の配線に共通に接続するものが
挙げられる。このようなものは所謂単純マトリクス配置
である。まず単純マトリクス配置について以下に詳述す
る。

【００７９】図６は本発明の電子源の一実施形態である
単純マトリクス配置の電子源の模式図である。図６にお
いて、６１は電子源基板、６２はＸ方向配線、６３はＹ
方向配線である。６４は表面伝導型電子放出素子、６５
は結線である。

【００８０】ｍ本のＸ方向配線６２は、Ｄｘ１，Ｄｘ
２，…，Ｄｘｍのｍ本の配線からなり、真空蒸着法、印
刷法、スパッタ法等を用いて形成された導電性金属等で
構成することができる。配線の材料、膜厚、幅は適宜設
計される。Ｙ方向配線６３は、Ｄｙ１，Ｄｙ２，…，Ｄ
ｙｎのｎ本の配線からなり、Ｘ方向配線６２と同様に形
成される。

【００８１】これらｍ本のＸ方向配線６２とｎ本のＹ方
向配線６３との間には、不図示の層間絶縁層が設けられ
ており、両者を電気的に分離している（ｍ，ｎは、共に
正の整数）。不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂等で構成
される。例えば、Ｘ方向配線６２を形成した基板６１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線６２とＹ方向配線６３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。

【００８２】Ｘ方向配線６２とＹ方向配線６３は、それ
ぞれ外部端子として引き出されている。表面伝導型電子
放出素子６４を構成する一対の電極（不図示）は、ｍ本
のＸ方向配線６２とｎ本のＹ方向配線６３と導電性金属
等からなる結線６５によって電気的に接続されている。
配線６２と配線６３を構成する材料、結線６５を構成す
る材料及び一対の素子電極を構成する材料は、その構成
元素の一部あるいは全部が同一であっても、またそれぞ
れ異なってもよい。これら材料は、例えば前述の素子電
極の材料より適宜選択される。素子電極を構成する材料
と配線材料が同一である場合には、素子電極に接続した
配線は素子電極ということもできる。

【００８３】本発明に用いられる電子放出素子について
は、前述したとおり（ｉ）乃至（ｉｉｉ）の特性があ
る、即ち、電子放出素子からの放出電子は、しきい値電
圧以上では、対向する素子電極間に印加するパルス状電
圧の波高値と幅で制御できる。一方、しきい値電圧以下
では、殆ど放出されない。この特性によれば、多数の電
子放出素子を配置した場合においても、個々の素子に、
パルス状電圧を適宜印加すれば、入力信号に応じて電子
放出素子を選択して電子放出量を制御できる。

【００８４】例えば、Ｙ方向配線６３には、Ｙ方向に配
列した表面伝導型電子放出素子６４の行を選択するため
の走査信号を印加する不図示の走査信号印加手段が接続
される。一方、Ｘ方向配線６２には、Ｘ方向に配列した
表面伝導型電子放出素子６４の各列を入力信号に応じて
変調するための不図示の変調信号発生手段が接続され
る。各電子放出素子に印加される駆動電圧は、当該素子
に印加される走査信号と変調信号の差電圧として供給さ
れる。

【００８５】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００８６】本発明の製造方法において、このようにし
て作製された多数の電子源を有する電子源基板に高電界
を印加することを特徴とする。画像形成装置における放
電現象を引き起こす突起などが電子源に形成されていた
場合、本願発明にかかる電界印加工程において放電現象
を発生させることによって破壊される。即ち、画像形成
装置において放電現象を引き起こす突起などを、予め画
像形成装置の駆動状態と同様の状態を設けることによっ
て、意図的に放電現象を生じせしめて破壊除去するもの
である。

【００８７】本発明に係る電子源基板に電界を印加する
工程は、後述するフォーミング工程の前に行うことが好
ましい。これは、フォーミング工程後では、マトリクス
配線上に、フォーミングされ、亀裂を有する導電性膜が
接続されているので、電子源基板に電界を印加した際に
電子源基板上に電流が流れた場合、マトリクス配線の配
線抵抗による電位上昇により、導電性膜にフォーミング
工程で印加した以上の電圧がかかり、亀裂形態が破壊さ
れ、電子源の製造ができなくなる可能性があるからであ
る。これに対して、フォーミング工程前では導電膜を介
して電流が逃げるため電位上昇が抑制され、ダメージを
低減できる。

【００８８】さらに、基板上にマトリクス配線と素手電
極のみが形成された状態で電界印加工程を行う方が、導
電性膜に対する影響が無いので好ましい。

【００８９】図７は、電子源基板と電極茎対向させる際
の、基板配置の例及び基板と電極間に与える印加電界の
例を示す概念図である。図７Ａで示されるように、ＧＮ
Ｄに接続された基板ステージ７３に配置された電子源基
板７１に対向した位置に電極７２を設ける。さらに、電
子源基板７１上の配線７４を配線の端部で導電性の取り
出し部材７５に共通に接続し、ケーブル等でＧＮＤに接
続し、電極７２を高圧電源７６に接続する。ここで、導
電性の取り出し部材としては、比較的柔らかい金属材料
（金、インジウムなど）のシートやワイヤーが用いら
れ、これらを圧着して用いられる。そして、電子源基板
７１と電極７２間に電圧を印加することにより電子源基
板に電界Ｅを印加する。

【００９０】一般にマトリクス配線は、多くの電子放出
素子が駆動されるので、配線抵抗が低いことが望まれる
ため、配線の厚さや幅をできるだけ大きくする方が好ま
しい。配線の幅は、画像形成装置の精細度を確保するた
めにはあまり大きくすることは難しく、厚みを大きくす
る場合がある。

【００９１】厚みの厚い配線を作る場合、蒸着時間が長
くなったり、繰り返し印刷を行ったりする場合が有り、
このようなときには、配線上などに異物が付着するなど
の危険性が増し、強電界がかかる突起部が発生する可能
性がある。

【００９２】後述する画像形成装置において、蛍光体と
の距離が最も近くなるのはマトリクス配線の上配線であ
り、上配線の上でも上配線が層間絶縁層を介して下配線
と交差する領域が最も蛍光体との距離が近くなる。従っ
て、図７Ａに示すような平板電極を用いる場合、電子源
基板との平行度を十分に取り、電子源基板全面にわたっ
て電界が十分に印加されることが必要である。

【００９３】また、高電圧を印加されるケーブルでは、
電流制限のための抵抗（不図示）を入れ、電流の上限を
規制するほうが好ましい。また、電子源基板間に流れる
電流を測定する装置７７を用い、電子源基板間に生じる
放電現象を評価することができる。

【００９４】電界印加工程において印加される電界強度
は、画像形成装置として電子源と蛍光体間に印加される
電界強度以上である必要がある。電界印加工程で印加さ
れる電界強度は、１ｋＶ／ｍｍ程度、乃至それ以上であ
る。

【００９５】電界印加工程で電界を印加する時間は、画
像表示装置の駆動時間程度が好ましいが、電界印加工程
に時間がかかる。電界印加強度を実際の駆動時の電界印
加強度より大きくすることで、この時間を短くすること
ができる。例えば、図７Ｂに示すように徐々に電界を上
げていき、所望の電界で一定時間維持する方法が考えら
れる。

【００９６】単純マトリクス配置の電子源を用いて構成
した本発明の画像形成装置について、図８〜図１０を用
いて説明する。図８は、本発明の画像形成装置の一実施
形態の表示パネルの一例の構成を示す模式図であり、図
９は、図８の表示パネルに使用される蛍光膜の模式図で
ある。図１０は、ＮＴＳＣ方式のテレビ信号に応じて表
示を行うための駆動路の一例を示すブロック図である。

【００９７】図８において、６１は電子放出素子を複数
配した電子源基板、８１は電子源基板６１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は、支持枠であり該支持枠８２には、リアプ
レート８１、フェースプレート８６が低融点のフリット
ガラスなどを用いて、接合される。６４は、図１に示し
た電子放出素子に相当する。６２，６３は、表面伝導型
電子放出素子の一対の素子電極と接続されたＸ方向配線
及びＹ方向配線である。尚、各素子の導電性膜について
は便宜上省略した。

【００９８】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板６１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板６１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板６１で外囲器８
８を構成しても良い。一方、フェースプレート８６、リ
アプレート８１間に、スペーサーと呼ばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器８８を構成することもできる。

【００９９】図９は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみから構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列によりブラックストライプあるいはブラックマトリク
スなどと呼ばれる黒色導電材９１と蛍光体９２とから構
成することができる。ブラックストライプ、ブラックマ
トリクスを設ける目的は、カラー表示の場合、必要とな
る三原色蛍光体の各蛍光体９２間の塗り分け部を黒くす
ることで混色等を目立たなくすることと、蛍光膜８４に
おける外光反射によるコントラストの低下を抑制するこ
とにある。ブラックストライプの材料としては、通常用
いられている黒鉛を主成分とする材料の他、導電性があ
り、光の透過及び反射が少ない材料を用いることができ
る。

【０１００】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が援用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等であるＣメタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理（通常、「フィルミング」と呼ばれる。）を行い、
その後Ａｌを真空蒸着等を用いて堆積させることで作製
できる。

【０１０１】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。前述の封着を行う際に
は、カラーの場合は各色蛍光体と電子放出素子とを対応
させる必要があり、十分な位置合わせが不可欠となる。

【０１０２】図８に示した画像形成装置の表示パネルの
製造方法の一例を以下に説明する。図１１はこの工程に
用いる装置の概要を示す模式図である。表示パネル１０
１は、排気管１３２を介して真空チャンバー１３３に連
結され、さらにゲートバルブ１３４を介して排気装置１
３５に接続されている。真空チャンバー１３３は、内部
の圧力及び雰囲気中の各成分の分圧を測定するために、
圧力計１３６、四重極質量分析器１３７等が取り付けら
れている。表示パネル１０１の外囲器８８内部の圧力な
どを直接測定することは困難であるため、該真空チャン
バー１３３内の圧力などを測定し、処理条件を制御す
る。真空チャンバー１３３には、さらに必要なガスを真
空チャンバー内に導入して雰囲気を制御するため、ガス
導入ライン１３８が接続されている。該ガス導入ライン
１３８の他端には導入物質源１４０が接続されており、
導入物質がアンプルやボンベなどに入れて貯蔵されてい
る。ガス導入ラインの途中には、導入物質を導入するレ
ートを制御するための導入量制御手段１３９が設けられ
ている。該導入量制御手段としては具体的には、スロー
リークバルブなど逃す流量を制御可能なバルブや、マス
フローコントローラーなどが、導入物質の種類に応じ
て、それぞれ使用が可能である。

【０１０３】図１１の装置により外囲器８８の内部を排
気し、フォーミングを行う。この際、例えば図１２に示
すように、Ｙ方向配線６３を共通電極１４１に接続し、
Ｘ方向配線６２の内の一つに接続された素子に電源１４
２によって、同時に電圧パルスを印加して、フォーミン
グを行うことができる。パルスの形状や、処理の終了の
判定などの条件は、個別素子のフォーミングについての
既述の方法に準じて選択すればよい。また、複数のＸ方
向配線に、位相をずらせたパルスを順次印加（スクロー
ル）することにより、複数のＸ方向配線に接続された素
子をまとめてフォーミングする事も可能である。図中１
４３は電流測定用抵抗を、１４４は、電流測定用のオシ
ロスコープを示す。

【０１０４】フォーミング終了後、活性化工程を行う。
外囲器８８内は、十分に排気した後有機物質がガス導入
ライン１３８から導入される。

【０１０５】この様にして形成した、有機物質を含む雰
囲気中で、各電子放出素子に電圧を印加することによ
り、炭素あるいは炭素化合物、ないし両者の混合物が電
子放出部に堆積し、電子放出量がドラスティックに上昇
するのは、個別素子の場合と同様である。また、このと
きの電圧の印加方法は、Ｙ方向配線６３を共通電極１４
１に接続し、複数のＸ方向配線６２に、位相をずらせた
パルスを順次印加（スクロール）することにより、複数
のＸ方向配線６２に接続された素子をまとめて活性化す
る事も可能である。パルスの形状や、処理の終了の判定
などの条件は、個別素子の活性化についての既述の方法
に準じて選択すればよい。

【０１０６】活性化工程終了後は、個別素子の場合と同
様に、安定化工程を行うことが好ましい。外囲器８８を
加熱して、８０〜２５０℃に保持しながら、イオンポン
プ、ソープションポンプなどのオイルを使用しない排気
装置１３５により排気管１３２を通じて排気し、有機物
質の十分少ない雰囲気にした後、排気管をバーナーで熱
して溶解させて封じ切る。外囲器８８の封止後の圧力を
維持するために、ゲッター処理を行うこともできる。こ
れは、外囲器８８の射止を行う直前あるいは射止後に、
抵抗加熱あるいは高周波加熱等を用いた加熱により、外
囲器８８内の所定の位置（不図示）に配置されたゲッタ
ーを加熱し、蒸着膜を形成する処理である。ゲッターは
通常はＢａ等が主成分であり、該蒸着膜の吸着作用によ
り、外囲器８８内の雰囲気を維持するものである。

【０１０７】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１０を用いて説明する。図１０において、
１０１は表示パネル、１０２は走査回路、１０３は制御
回路、１０４はシフトレジスタである。１０５はライン
メモリ、１０６は同期信号分離回路、１０７は変調信号
発生器、Ｖｘ及びＶｘａは直流電圧源である。表示パネ
ル１０１は、端子Ｄｘ１〜Ｄｘｍ、端子Ｄｙ１〜Ｄｙｎ
及び高圧端子８７を介して外部の電気回路と接続してい
る。端子Ｄｙ１〜Ｄｙｎには表示パネル内に設けられて
いる電子源、即ち、ｍ行×ｎ列の行列状にマトリクス配
線された表面伝導型電子放出素子群を一行（ｍ素子）ず
つ順次駆動する為の走査信号が印加される。

【０１０８】端子Ｄｘ１〜Ｄｘｍには、前記走査信号に
より選択された一行の表面伝導型電子放出素子の各素子
の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子８７には、直流電圧源Ｖａより、例えば１
０ｋＶの直流電圧が供給されるが、これは表面伝導型電
子放出素子から放出される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。走査回路１０２について説明する。同回路は、内部
にｎ個のスイッチング素子を備えたもので（図中、Ｓ１
〜Ｓｍで模式的に示している）ある。各スイッチング素
子は、直流電圧源Ｖ、の出力電圧もしくは０Ｖ（グラン
ドレベル）のいずれか一方を選択し、表示パネル１０１
の端子Ｄｙ１〜Ｄｙｎと電気的に接続される。Ｓ１〜Ｓ
ｍの各スイッチング素子は、制御回路１０３が出力する
制御信号Ｔｓｃａｎに基づいて動作するものであり、例
えばＦＥＴのようなスイッチング素子を組み合わせるこ
とにより構成することができる。

【０１０９】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出しきい値電圧）に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。制御回路１０３は、外部より入力
する画像信号に基づいて適切な表示が行われるように各
部の動作を整合させる機能を有する。制御回路１０３
は、同期信号分離回路１０６より送られる同期信号ｓｙ
ｎｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及
びＴｍｒｙの各制御信号を発生する。

【０１１０】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離（フィルター）回路等を用いて構成できる。同期信号
分離回路１０６により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分
離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表
した。該ＤＡＴＡ信号はシフトレジスタ１０４に入力さ
れる。

【０１１１】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであるということもでき
る。）。シリアル／パラレル変換された画像Ｉライン分
（電子放出素子ｍ素子分の駆動データに相当）のデータ
は、Ｉｄ１〜Ｉｄｍのｍ個の並列信号として前記シフト
レジスタ１０４より出力される。

【０１１２】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１〜Ｉｄｍの内容を記憶する。記憶された
内容は、Ｉｄ’１〜Ｉｄ’ｍとして出力され、変調信号
発生器１０７に入力される。

【０１１３】変調信号発生器１０７は、画像データＩ
ｄ’１〜Ｉｄ’ｍの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Ｄｘ１〜Ｄｘｍを通じて表示パネル１
０１内の表面伝導型電子放出素子に印加される。

【０１１４】前述したように、本発明に用いられる電子
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出しきい値以下の電圧を印加しても電子放
出は生じないが、電子放出しきい値以上の電圧を印加す
る場合には電子ビームが出力される。その際、パルスの
波高値Ｖ差変化させる事により出力電子ビームの強度を
制御することが可能である。また、パルスの幅Ｐｗを変
化させることにより出力される電子ビームの電荷の総量
を制御する事が可能である。従って、入力信号に応じ
て、電子放出素子を変調する方式としては、電圧変調方
式、パルス幅変調方式等が採用できる。電圧変調方式を
実施するに際しては、変調信号発生器１０７として、一
定長さの電圧パルスを発生し、入力されるデータに応じ
て適宜パルスの波高値を変調するような電圧変調方式の
回路を用いることができる。

【０１１５】パルス幅変調方式を実施するに際しては、
変調信号発生器１０７として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。シフトレジスタ１０４やラインメモリ１
０５は、デジタル信号式のものもアナログ信号式のもの
も採用できる。画像信号のシリアル／パラレル変換や記
憶が所定の速度で行われれば良いからである。

【０１１６】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには１０６の出力部にＡ／Ｄ変
換器を設ければ良い。これに関連してラインメモリ１０
５の出力信号がデジタル信号かアナログ信号がにより、
変調信号発生器１０７に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器１０７には、例えばＤ／Ａ変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器１０７には、例
えば高速の発振器及び発振器の出力する波数を計数する
計数器（カウンタ）及び計数器の出力値と前記メモリの
出力値を比較する比較器（コンパレータ）を組み合せた
回路を用いる。必要に応じて、比較器の出力するパルス
幅変調された変調信号を表面伝導型電子放出素子の駆動
電圧にまで電圧増幅するための増幅器を付加することも
できる。

【０１１７】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路（ＶＯＣ）を
採用でき、必要に応じて表面伝導型電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。このような構成をとり得る本発明の画像表示装置
においては、各電子放出素子に、容器外端子Ｄｘ１〜Ｄ
ｘｍ，Ｄｙ１〜Ｄｙｎを介して電圧を印加することによ
り、電子放出が生ずる。高圧端子８７を介してメタルバ
ック８５、あるいは透明電極（不図示）に高圧を印加
し、電子ビームを加速する。加速された電子は、蛍光膜
８４に衝突し、発光が生じて画像が形成される。

【０１１８】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号については、
ＮＴＳＣ方式を挙げたが入力信号はこれに限られるもの
ではなく、ＰＡＬ，ＳＥＣＡＭ方式などの他、これより
も、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ
方式をはじめとする高品位ＴＶ）方式をも採用できる。

【０１１９】図１３は、本発明の電子源の他の実施形態
である梯子型配置の電子源の一例を示す模式図である。
図１３において、１１０は電子源基板、１１１は電子放
出素子である。１１２はＤ１〜Ｄ１０からなる、電子放
出素子１１１を接続するための共通配線である。電子放
出素子１１１は、基板Ｉ１０上に、Ｘ方向に並列に複数
個配されている（これを素子行と呼ぶ）。この素子行が
複数個配されて、電子源を構成している。各素子行の共
通配線間に駆動電圧を印加することで、各素子行を独立
に駆動させることができる。即ち、電子ビームを放出さ
せたい素子行には、電子放出しきい値以上の電圧を、電
子ビームを放出しない素子行には、電子放出しきい値以
下の電圧を印加する。各素子行間の共通配線Ｄ２〜Ｄ９
は、例えばＤ２、Ｄ３を同一配線とすることもできる。

【０１２０】図１４は、梯子型配置の電子源を備えた本
発明の画像形成装置の一実施形態の表示パネル構造の一
例を示す模式図である。１２０はグリッド電極、１２１
は電子が通過するための空孔、１２２はＤ１，Ｄ２，
…，Ｄｍよりなる容器外端子である。１２３は、グリッ
ド電極１２０と接続されたＧ１，Ｇ２，…，Ｇｎからな
る容器外端子である。

【０１２１】図１４においては、図８、図１３に示した
部位と同じ部位には、この図に付したのと同一の符号を
付している。ここに示した表示パネルと、図８に示した
単純マトリクス配置の表示パネルとの大きな違いは、電
子源基板１１０とフェースプレート８６の間にグリッド
電極１２０を備えているか否かである。

【０１２２】グリッド電極１２０は、表面伝導型電子放
出素子から放出された電子ビームを変調するためのもの
であり、梯子型配置の素子行と直交して設けられたスト
ライプ状の電極に電子ビームを通過させるため、各素子
に対応して１個ずつ円形の空孔１２１が設けられてい
る。グリッドの形状や設置位置は図１４に示したものに
限定されるものではない。例えば、空孔としてメッシュ
状に多数の通過口を設けることもでき、グリッドを表面
伝導型電子放出素子の周囲や近傍に設けることもでき
る。

【０１２３】容器外端子１２２及びグリッド容器外端子
１２３は、不図示の制御回路と電気的に接続されてい
る。本例の画像形成装置では、素子行を１列ずつ順次駆
動（走査）していくのと同期してグリッド電極列に画像
１ライン分の変調信号を同時に印加する。これにより、
各電子ビームの蛍光体への照射を制御し、画像を１ライ
ンずつ表示することができる。本発明の画像形成装置
は、テレビジョン放送の表示装置、テレビ会議システム
やコンピューター等の表示装置の他、感光性ドラム等を
用いて構成された光プリンターとしての画像形成装置等
としても用いることができる。

【０１２４】図２２は、例えばテレビジョン放送をはじ
めとする種々の画像情報源より提供される画像情報を表
示できるように構成した本発明の画像形成装置の一例を
示す図である。図中、１７００はディスプレイパネル、
１７０１はディスプレイパネルの駆動回路、１７０２は
ディスプレイコントローラ、１７０３はマルチプレク
サ、１７０４はデコーダ、１７０５は入出力インタフェ
ース回路、１７０６はＣＰＵ、１７０７は画像生成回
路、１７０８〜１７１０は画像メモリインタフェース回
路、１７１１は画像入力インターフェース回路、１７１
２及び１７１３はＴＶ信号受信回路、１７１４は入力部
である。

【０１２５】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１２６】以下、画像信号の流れに沿って各部の機能
を説明する。先ず、ＴＶ信号受信回路１７１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。受信する
ＴＶ信号の方式は特に限られるものではなく、例えばＮ
ＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式等、いずれの
方式でも良い。また、これらよりさらに多数の走査線よ
りなるＴＶ信号、例えばＭＵＳＥ方式をはじめとするい
わゆる高品位ＴＶ信号は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。

【０１２７】上記ＴＶ信号受信回路１７１３で受信され
たＴＶ信号は、デコーダ１７０４に出力される。また、
ＴＶ信号受信回路１７１２は、例えば同軸ケーブルや光
ファイバ等のような有線伝送系を用いて伝送されるＴＶ
信号を受信するための回路である。前記ＴＶ信号受信回
路１７１３と同様に、受信するＴＶ信号の方式は特に限
られるものではなく、また本回路で受信されたＴＶ信号
もデコーダ１７０４に出力される。

【０１２８】画像入力インターフェース回路１７１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１７０４に出
力される。

【０１２９】画像メモリインターフェース回路１７１０
は、ビデオテープレコーダ（以下「ＶＴＲ」と称する）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ１７０４に出力される。
画像メモリインターフェース回路１７０９は、ビデオデ
ィスクに記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１７０４に出力さ
れる。画像メモリインターフェース回路１７０８は、静
止画ディスクのように、静止画像データを記憶している
装置から画像信号を取り込むための回路で、取り込まれ
た静止画像データはデコーダ１７０４に入力される。

【０１３０】入出力インターフェース回路１７０５は、
本画像表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力や、場合によっては本画像形成装置の備えるＣＰ
Ｕ１７０６と外部との間で制御信号や数値データの入出
力などを行うことも可能である。

【０１３１】画像生成回路１７０７は、前記入出カイン
ターフェース回路１７０５を介して外部から入力れる画
像データや文字・図形情報や、或いはＣＰＵ１７０６よ
り出力される画像データや文字・図形情報に基づき、表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行うためのプロセッサ等をはじめとして、画
像の生成に必要な回路が組み込まれている。

【０１３２】本回路により生成された表示用画像データ
は、デコーダ１７０４に出力されるが、場合によっては
前記入出カインターフェース回路１７０５を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。

【０１３３】ＣＰＵ１７０６は、主として本画像表示装
置の動作制御や、表示画像の生成や選択、編集に関わる
作業を行う。例えば、マルチプレクサ１７０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
７０２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１７０７に対して画像
データや文字・図形情報を直接出力したり、或いは前記
入出カインターフェース回路１７０５を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。

【０１３４】尚、ＣＰＵ１７０６は、これ以外の目的の
作業にも関わるものであっても良い。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わっても良い。或いは
前述したように、入出カインターフェース回路１７０５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器として共同して行って
も良い。

【０１３５】入力部１７１４は、前記ＣＰＵ１７０６に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
等の多様な入力機器を用いることが可能である。

【０１３６】デコーダ１７０４は、前記１７０７〜１７
１３より入力される種々の画像信号を３原色信号、また
は輝度信号とＩ信号、Ｑ信号に逆変換するための回路で
ある。尚、図中に点線で示すように、デコーダ１７０４
は内部に画像メモリを備えていることが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換する際
に画像メモリを必要とするようなテレビ信号を扱うため
である。また、画像メモリを備えることにより、静止画
像の表示が容易になる。或いは前言己画像生成回路１７
０７及びＣＰＵ１７０６と共同して、画像の間引き、補
完、拡大、縮小、合成をはじめとする画像処理や編集が
容易になるという利点が得られる。

【０１３７】マルチプレクサ１７０３は、前記ＣＰＵ１
７０６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１７０３
はデコーダ１７０４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１７０１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。

【０１３８】ディスプレイパネルコントローラ１７０２
は、前記ＣＰＵ１７０６より入力される制御信号に基づ
き、駆動回路１７０１の動作を制御するための回路であ
る。ディスプレイパネルの基本的な動作に関わるものと
して、例えばディスプレイパネルの駆動用電源（不図
示）の動作シーケンスを制御するための信号を駆動回路
１７０１に対して出力する。ディスプレイパネルの駆動
方法に関わるものとして、例えば画面表示周波数や走査
方法（例えばインターレース又はノンインターレース）
を制御するための信号を駆動回路１７０１に対して出力
する。また、場合によっては、表示画像の輝度やコント
ラストや色調やシャープネスといった画質の調整に関わ
る制御信号を駆動回路１７０１に対して出力する場合も
ある。

【０１３９】駆動回路１７０１は、ディスプレイパネル
１７００に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１７０３から入力される画像信
号と、前記ディスプレイパネルコントローラ１７０２よ
り入力される制御信号に基づいて動作するものである。

【０１４０】以上、各部の機能を説明したが、図２２に
例示した構成により、本画像形成装置においては、多様
な画像情報源より入力される画像情報をディスプレイパ
ネル１７００に表示することが可能である。即ち、テレ
ビジョン放送をはじめとする各種の画像信号は、デコー
ダ１７０４において逆変換された後、マルチプレクサ１
７０３において適宜選択され、駆動回路１７０１に入力
される。一方、ディスプレイコントローラ１７０２は、
表示する画像信号に応じて駆動回路１７０１の動作を制
御するための制御信号を発生する。駆動回路１７０１
は、上記画像信号と制御信号に基づいてディスプレイパ
ネル１７００に駆動信号を印加する。これにより、ディ
スプレイパネル１７００において画像が表示される。こ
れらの一連の動作は、ＣＰＵ１７０６により統括的に制
御される。

【０１４１】本画像形成装置においては、前記デコーダ
１７０４に南蔵する画像メモリや、画像生成回路１７０
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補完、色変換、画像の
縦横比変換等をはじめとする画像処理や、合成、消去、
接続、入れ替え、嵌め込み等をはじめとする画像編集を
行うことも可能である。また、上記画像処理や画像編集
と同様に、音声情報に関しても処理や編集を行うための
専用回路を設けても良い。

【０１４２】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサをはじめとする事務用端末機器、ゲー
ム器などの機能を一台で兼ね備えることが可能で、産業
用或いは民生用として極めて応用範囲が広い。

【０１４３】尚、図２２は、電子放出素子を電子ビーム
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。

【０１４４】例えば、図２２の構成要素の内、使用目的
上必要のない機能に関わる回路は省いてもさしつかえな
い。また、これとは逆に、使用目的によってはさらに構
成要素を追加しても良い。例えば、本画像表示装置をテ
レビ電話機として応用する場合には、テレビカメラ、音
声マイク、照明器、モデムを含む送受信回路等を構成要
素に追加するのが好適である。

【０１４５】本画像形成装置においては、電子放出素子
を電子源としているので、ディスプレイパネルの薄型化
が容易なため、画像形成装置の奥行きを小さくすること
ができる。それに加えて、電子放出素子を電子ビーム源
とする表示パネルは大画面化が容易で輝度が高く、視野
角特性にも優れるため、画像形成装置は、臨場感にあふ
れ、迫力に富んだ画像を視認性良く表示することが可能
である。また、安定で高効率な電子放出特性が実現され
た電子源を用いることにより、長寿命で明るい高品位な
カラーフラットテレビが実現する。

【０１４６】−実施例− （実施例１） 本実施例では、図８の構成の表示パネルを有する画像形
成装置を作製した。図１５はその電子源の部分断面図で
ある。ここで６１は基板、６２は図８のＤｘｍに対応す
るＸ方向配線（下配線とも呼ぶ）、６３は図８のＤｙｎ
に対応するＹ方向配線（上配線とも呼ぶ）、４は電子放
出部（不図示）を含む導電性膜、２，３は素子電極、１
５１は層間絶縁層、１５２はコンタクトホールである。
本例の電子源には、Ｘ方向配線上に３００個、Ｙ方向配
線上に１００個の電子放出素子が形成されている。

【０１４７】次に製造方法を図１６、図１７により工程
順に従って具体的に説明する。 工程−ａ 清浄化した背板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板６１上に、真空蒸着に
より厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次積
層した後、ホトレジスト（ヘキスト社製「ＡＺ１３７
０」）をスピンナーにより回転塗布、ベークした後、ホ
トマスク像を露光、現像して、下配線６２のレジストパ
ターンを形成し、Ａｕ／Ｃｒ堆積膜をウェットエッチン
グして、所望の形状の下配線６２を形成した（図１６
Ａ）。

【０１４８】工程−ｂ 次に厚さ１．０μｍのシリコン酸化膜からなる層間絶縁
層１５１をＲＦスパッタ法により堆積した（図１６
Ｂ）。

【０１４９】工程−ｃ 工程ｂで堆積したシリコン酸化膜にコンタクトホール１
５２を形成するためのホトレジストパターンを作り、二
これをマスクとして層間絶縁層１５１をエッチングして
コンタクトホール１５２を形成した（図１６Ｃ）。エッ
チングはＣＦ４ とＨ２ ガスを用いたＲＩＥ（Ｒｅａ
ｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によった。

【０１５０】工程−ｄ その後、素子電極２と素子電極３間ギャップＬとなるべ
きパターンをホトレジスト（日立化成社製「ＲＤ−２０
００Ｎ−４１」）形成し、真空蒸着法により、厚さ５ｎ
ｍのＴｉ、厚さ１００ｎｍのＮｉを順次堆積した。ホト
レジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積
膜をリフトオフし、素子電極間隔Ｌが５μｍ、素子電極
の幅Ｗが３００μｍの素子電極２，３を形成した（図１
６Ｄ）。

【０１５１】工程−ｅ 素子電極３の上に上配線６３のホトレジストパターンを
形成した後、厚さ５ｎｍのＴｉ、厚さ５００ｎｍのＡｕ
を順次真空蒸着により堆積し、リフトオフにより不要の
部分を除去して、所望の形状の上配線６３を形成した
（図１７Ｅ）。

【０１５２】工程−ｆ 膜厚１００ｎｍのＣｒ膜を真空蒸着により堆積・パター
ニングし、その上に有機Ｐｄ含有溶液（奥野製薬社製
「ｃｃｐ４２３０」）をスピンナーにより回転塗布、３
００℃で１０分間の加熱焼成処理をした。また、こうし
て形成された主元素としてＰｄＯよりなる導電性膜４の
膜厚は１０ｎｍ、シート抵抗値は５×１０⁴Ω／□であ
った。その後、Ｃｒ腹及び焼成後の導電性膜４を酸エッ
チャントによりエッチングして所望のパターンを形成し
た（図１７Ｆ）。

【０１５３】工程−ｇ コンタクトホール１５２部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ５ｎｍの
Ｔｉ、厚さ５００ｎｍのＡｕを順次堆積した。リフトオ
フにより不要の部分を除去することにより、コンタクト
ホール１５２を埋め込んだ（図１７Ｇ）。

【０１５４】以上の工程により基板６１上に下配線６
２、層間絶縁層１５１、上配線６３、素子電極２，３、
導電性膜４等を形成した。

【０１５５】つぎに、以上のようにして作製した電子源
を用い、図１８に示したような構成の電界印加装置によ
り、電子源基板１７１に電界を印加した。まず、Ａｌか
らなるステージ基板１７２上に配置された電子源基板１
７１に対して、上下配線の端部に厚さ５００μｍ、幅５
ｍｍのインジウムシート１７５を圧着し、ステージ基板
１７２とすべての配線が共通になるようにした。さら
に、電子源基板１７１と対向する位置に、絶縁性支持部
材（青板ガラス）１７６で固定されたＡｌ電極１７４を
配置した。ここで、電子源基板１７１と電極１７４との
対向距離は３ｍｍとした。

【０１５６】次に、電子源基板１７１の配線及びステー
ジ基板１７２を共通にしたインジウムシート１７５をＧ
ＮＤに接続し、電極１７４を１００ｋΩの抵抗１７７を
分して高圧電源１７８に接続した。さらに、抵抗１７７
の両端の電圧を電圧計１７９で測定し、抵抗１７７に流
れる電流を測定した。そして、図１９に示すように電子
源基板１７１と電極１７４間に電圧（図１９の折れ線グ
ラフ）を印加して１５ｋＶで４時間保持した。その時の
抵抗１７７に流れる電流が１ｍＡ以上流れる放電回数を
図１９に示す。図１９から明らかなように６ｋＶから放
電が始まり、１５ｋＶで２時間保持まで合計１８回の放
電（図１９の棒グラフ）が測定された。

【０１５７】その後、高圧電源１７８をＯＦＦにし、装
置から電子源基板を取り外し、インジウムシートを電子
源基板上から取り除いた。

【０１５８】次に、このようにして電界印加が行われた
電子源基板を用いて図８に示す構成の画像形成装置を以
下のようにして作製した。多数の平面型表面伝導電子放
出素子を作製した基板６１をリアプレート８１上に固定
した後、基板６１の５ｍｍ上方に、フェースプレート８
６（ガラス基板８３の内面に蛍光膜８４とメタルバック
８５が形成されて構成される）を支持枠８２を介し配置
し、フェースプレート８６、支持枠８２、リアプレート
８１の接合部にフリットガラスを塗布し、大気中で４１
０℃で１０分以上焼成することで封着し、外囲器８８を
作製した。また、リアプレート８１への基板６１の固定
もフリットガラスで行った。

【０１５９】蛍光膜８４は、黒色導電材９１と蛍光体９
２とで構成された、ブラックストライプ配列のカラーの
蛍光膜を用いた。先にブラックストライプを形成し、そ
の間隙部に各色蛍光体を塗布し、蛍光膜８４を作製し
た。ガラス基板に蛍光体を塗布する方法はスラリー法を
用いた。また、蛍光膜８４の内面側にはメタルバック８
５を設けた。メタルバック８５は、蛍光膜作製後、蛍光
膜の内面側表面の平滑化処理（通常フィルミングと呼ば
れる）を行い、その後Ａｌを真空蒸着することで作製し
た。前述の封着を行う際、カラーの場合は各色蛍光体と
電子放出素子とを対応させなくてはいけないため、十分
な位置合わせを行った。

【０１６０】以上のようにして完成した外囲器８８を排
気管（不図示）を介し、磁気浮上型ターボモレキュラー
ポンプで排気された真空装置と接続した。

【０１６１】その後、外囲器８８内を１．３×１０^-4Ｐ
ａまで排気した。容器外端子Ｄｘ１〜Ｄｘｍ（ｍ＝３０
０）とＤｙ１〜Ｄｙｎ（ｎ＝１００）を通じ電子放出素
子６４の電極２，３間に電圧を印加し、電子放出部５
を、導電性膜４を通電処理（フォーミング処理）するこ
とにより作製した。

【０１６２】このように作製された電子放出部５は、パ
ラジウム元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は３ｎｍであった。次
に、真空装置を経由して、外囲器８８内にベンゾニトリ
ルを６．６×１０^-4Ｐａで導入した。容器外端子Ｄｘ１
〜Ｄｘｍ（ｍ＝３００）を共通にしＤｙ１〜Ｄｙｎ（ｎ
＝１００）に順次電源（不図示）を接続し、対応する電
子放出素子６４の電極２，３間に電圧を印加し活性化工
程を行った。その後、外囲器８８内のベンゾニトリルを
排気した。

【０１６３】最後に安定化工程として、約１．３３×１
０^-4Ｐａの圧力で、１５０℃，１０時間のベーキングを
行った後、不図示の排気管をガスバーナーで熱すること
で溶着し外囲器８８の封止を行った。以上のように完成
した本発明の画像形成装置において、各電子放出素子に
は、容器外端子Ｄｘ１〜Ｄｘｍ（ｍ＝３００）、端子Ｄ
ｙ１〜Ｄｙｎ（ｎ＝１００）を通じ、ＧＮＤに接続し
て、高圧端子８７を通じ、メタルバック８５に８ｋＶの
高圧を印加した。

【０１６４】８ｋＶ印加して静耐圧測定を６時間行った
ところ、突発的な放電現象は観測されなかった。ここ
で、突発的な放電現象とは、高圧端子に流れる電流が、
５ｍＡを超えた回数と定義した。画像表示前後での、各
電手放出素子の個別の特性（Ｉｅ）を測定したところ、
ばらつきは、８％のままであった。ここで、ばらつき
は、各素子のＩｅ値の平均値でその分散値を割った値と
した。

【０１６５】（比較例１） 図１８の装置による電界印加工程を行わなかった以外は
実施例１と同様にして画像形成装置を作製した。得られ
た画像形成装置で、実施例１と同様の静耐圧測定を６時
間行ったところ、突発的な放電現象が８回観測された。
この放電現象により、電子源がダメージを受けた。ま
た、画像表示前後での、各電子放出素子の個別の特性
（Ｉｅ）を測定したところ、ばらつきは８％から１７％
に変化した。

【０１６６】（実施例２） 図２０の装置により電界印加工程を行う以外は実施例１
と同様にして画像形成装置を作製した。図２０の装置に
おいて、図１８と同様のものは同一の符号を用いた。図
中、１９６は電極を有する背板ガラスを固定する支持部
材であり、かつ電極１７４と電子源基板１７１間の距離
を変えられるように可変機構を具備している。

【０１６７】図２１に示すように、高圧から印加される
電圧を１５ｋＶで一定とし、電極と電子源基板間距離
（図２１の折れ線グラフ）を変化させ、２０ｍｍから３
ｍｍまで近づけて３時間保持した。

【０１６８】図２０の装置による電界印加工程で、６時
間の間に、電子源基板間にＩｍＡ以上流れる放電現象
（図２１の棒グラフ）が１５回観測された。得られた画
像形成装置で、実施例１と向様の静耐圧測定を６時間行
ったところ、突発的な放電現象は観測されなかった。従
って、放電による電子源のダメージも観測されなかっ
た。また、画像表示前後までの、各電子放出素子の個別
の特性（Ｉｅ）を測定したところ、ばらつきは、８％の
ままであった。

【０１６９】−第２の実施形態− 本発明を適用し得る表面伝導型電子放出素子の基本的構
成には大別して、平面型及び垂直型の２つがある。ま
ず、平面型表面伝導型電子放出素子について説明する。

【０１７０】図３３は、本発明を適用可能な平面型表面
伝導型電子放出素子の構成を示す模式図であり、図３３
Ａは平面図、図３３Ｂは断面図である。図３３において
２００１は基板、２００２，２００３は素子電極、２０
０４は導電性薄膜、２００５は電子放出部である。

【０１７１】基板２００１としては、石英ガラス、Ｎａ
等の不純物含有量を減少したガラス、青板ガラス、青板
ガラスにスパッタ法等により形成したＳｉＯ２ を積層
したガラス基板、アルミナ等のセラミックス及びＳｉ基
板等を用いることができる。

【０１７２】対向する素子電極２００２，２００３の材
料としては、一般的な導体材料を用いることができる。
これは例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔ
ｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或いは合金及びＰｄ，Ａ
ｇ，Ａｕ，ＲｕＯ₂，Ｐｄ−Ａｇ等の金属或いは金属酸
化物とガラス等から構成される印刷導体、Ｉｎ₂Ｏ₃−Ｓ
ｎＯ₂等の透明導電体及びポリシリコン等の半導体材料
等から適宜選択することができる。

【０１７３】素子電極間隔Ｌ、素子電極長さＷ、導電性
薄膜２００４の形状等は、応用される形態等を考慮し
て、設計される。素子電極間隔Ｌは、好ましくは、数百
ｎｍから数百μｍの範囲とすることができ、より好まし
くは、数μｍから数十μｍの範囲とすることができる。

【０１７４】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２００２，２００３の膜厚ｄは、
数十ｎｍから数μｍの範囲とすることができる。尚、図
３３に示した構成だけでなく、基板２００１上に、導電
性薄膜２００４、対向する素子電極２００２，２００３
の順に積層した構成とすることもできる。

【０１７５】導電性薄膜２００４には、良好な電子放出
特性を得るために、微粒子で構成された微粒子膜を用い
るのが好ましい。その膜厚は、素子電極２００２，２０
０３へのステップカバレージ、素子電極２００２，２０
０３間の抵抗値及び後述するフォーミング条件等を考慮
して適宜設定されるが、通常は、０．１ｎｍの数倍から
数百ｎｍの範囲とするのが好ましく、より好ましくは１
ｎｍより５０ｎｍの範囲とするのが良い。その抵抗値
は、Ｒｓが１０²〜１０₇Ω／□の値である。なおＲｓ
は、厚さがｔ、幅がｗで長さが１の薄膜の抵抗Ｒを、Ｒ
＝Ｒｓ（１／ｗ）とおいたときに現れる量である。本願
明細書において、フォーミング処理については、通電処
理を例に挙げて説明するが、フォーミング処理はこれに
限られるものではなく、膜に亀裂を生じさせて高抵抗状
態を形成する処理を包含するものである。

【０１７６】導電性薄膜２００４を構成する材料は、Ｐ
ｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｆ
ｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃等の酸化物、Ｈｆ
Ｂ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，ＹＢ₄，ＧｄＢ₄等の
ホウ化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔａ，Ｃ，Ｓｉ
Ｃ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化
物、Ｓｉ，Ｇｅ等の半導体、カーボン等の中から適宜選
択される。

【０１７７】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態（いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む）をとってい
る。微粒子の粒径は、０．１ｎｍの数倍から数百ｎｍの
範囲、好ましくは、１ｎｍから２０ｎｍの範囲である。

【０１７８】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。小さ
な粒子を「微粒子」と呼び、これよりも小さなものを
「超微粒子」と呼ぶ。「超微粒子」よりもさらに小さく
原子の数が数百個程度以下のものを「クラスター」と呼
ぶことは広く行われている。

【０１７９】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【０１８０】「実験物理学講座１４表面・微粒子」（木
下是雄編、共立出版１９８６年９月１日発行）では次の
ように記述されている。「本稿で微粒子と言うときには
その直径がだいたい２〜３μｍ程度から１０ｎｍ程度ま
でとし、特に超微粒子というときは粒径が１０ｎｍ程度
から２〜３ｎｍ程度までを意味することにする。両者を
一括して単に微粒子と書くこともあって決して厳密なも
のではなく、だいたいの目安である。粒子を構成する原
子の数が２個から数十〜数百個程度の場合はクラスター
と呼ぶ。」（１９５ページ２２〜２６行目）。

【０１８１】付言すると、新技術開発事業団の”林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。「創
造科学技術推進精度の”超微粒子プロジェクト”（１９
８１〜１９８６）では、粒子の大きさ（径）がおよそ１
〜１００ｎｍの範囲のものを”超微粒子”（ｕｌｔｒａ
ｆｉｎｅ ｐａｒｔｉｃｌｅ）と呼ぶことにした。す
ると１個の超微粒子はおよそ１００〜１０８ 個ぐらい
の原子の集合体という事になる。原子の尺度でみれば超
微粒子は大〜巨大粒子である。」（「超微粒子・創造科
学技術」林立税、上田良二、田崎明編；三田出版１９８
８年２ページ１〜４行目）「超微粒子よりさらに小さい
もの、すなわち原子が数個〜数百個で構成される１個の
粒子は、ふつうクラスターと呼ばれる」（同書２ページ
１２〜１３行目）。

【０１８２】上記のような一般的な呼び方を踏まえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は０．１ｎｍの数倍から１ｎｍ程
度、上限は数μｍ程度のものを指すこととする。

【０１８３】電子放出部２００５は、導電性薄膜２００
４の一部に形成された高抵抗の亀裂により構成され、導
電性薄膜２００４の膜厚、膜質、材料及び後述する通電
フォーミング等の手法等に依存したものとなる。電子放
出部２００５の内部には、０．１ｎｍの数倍から数十ｎ
ｍの範囲の粒径の導電性微粒子が存在する場合もある。
この導電性微粒子は、導電性薄膜２００４を構成する材
料の元素の一部、あるいは全ての元素を含有するものと
なる。電子放出部２００５及びその近傍の導電性薄膜２
００４には、炭素及び炭素化合物を有することもでき
る。

【０１８４】次に、垂直型表面伝導型電子放出素子につ
いて説明する。図３４は、本発明の表面伝導型電子放出
素子を適用できる垂直型表面伝導型電子放出素子の一例
を示す模式図である。図３４においては、図３３に示し
た部位と同じ部位には図３３に付した符号と同一の符号
を付している。２０２１は、段差形成部である。基板２
００１、素子電極２００２，２００３、導電性薄膜２０
０４、電子放出部２００５は、前述した平面型表面伝導
型電子放出素子の場合と同様の材料で構成することがで
きる、段差形成部２０２１は、真空蒸着法、印刷法、ス
パッタ法等で形成されたＳｉＯ２ 等の絶縁性材料で構
成することができる。段差形成部２０２１の膜厚は、先
に述べた平面型表面伝導型電子放出素子の素子電極間隔
Ｌに対応し、数百ｎｍから数十μｍの範囲とすることが
できる。この膜厚は、段差形成部の製法、及び、素子電
極間に印加する電圧を考慮して設定されるが、数十ｎｍ
から数μｍの範囲が好ましい。

【０１８５】導電性薄膜４は、素子電極２００２，２０
０３と段差形成部２０２１の作製後に、素子電極２００
２，２００３の上に積層される。電子放出部２００５
は、図２０３４においては、段差形成部２０２１に形成
されているが、作製条件、フォーミング条件等に依存
し、形状、位置ともこれに限られるものでない。

【０１８６】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図３５に模式
的に示す。以下、図３３及び図３５を参照しながら製造
方法の一例について説明する。図３５においても、図３
３に示した部位と同じ部位には図３３に付した符号と同
一の符号を付している。

【０１８７】１）基板１を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板２００１上に素子電極２００２，２００
３を形成する（図３５Ａ）。

【０１８８】２）素子電極２００２，２００３を設けた
基板２００１に、有機金属溶液を塗布して、有機金属薄
膜を形成する。有機金属溶液には、前述の導電性膜２０
０４の材料の金属を主元素とする有機金属化合物の溶液
を用いることができる。有機金属薄膜を加熱焼成処理
し、リフトオフ、エッチング等によりパターニングし、
導電性薄膜２００４を形成する（図３５Ｂ）。ここで
は、有機金属溶液の塗布法を挙げて説明したが、導電性
薄膜２００４の形成法はこれに限られるものでなく、真
空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディッピング法、スピンナー法等を用いることもで
きる。

【０１８９】３）つづいて、フォーミング工程を施す。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極２００２，２００３間に、
不図示の電源を用いて、通電を行うと、導電性薄膜２０
０４の部位に、構造の変化した電子放出部２００５が形
成される（図３５Ｃ）。通電フォーミングによれば導電
性薄膜２００４に局所的に破壊、変形もしくは変質等の
構造の変化した部位が形成される。該部位が電子放出部
２００５を構成する。通電フォーミングの電圧波形の例
を図３６に示す。

【０１９０】電圧波形は、パルス波形が好ましい。これ
にはパルス波高値を定電圧としたパルスを連続的に印加
する図３６Ａに示した手法とパルス波高値を増加させな
がら、電圧パルスを印加する図３６Ｂに示した手法があ
る。

【０１９１】図３６ＡにおけるＴ１及びＴ２は電圧波形
のパルス幅とパルス間隔である。通常Ｔ１は１μｓｅ
ｃ．〜１０ｍｓｅｃ，、Ｔ２は、１０μｓｅｃ．〜１０
ｍｓｅｃ．の範囲で設定される。三角波の波高値（通電
フォーミング時のピーク電圧）は、表面伝導型電子放出
素子形態に応じて適宜選択される。このような条件のも
と、例えば、数秒から数十分間電圧を印加する。パルス
波形は三角波に限定されるものではなく、矩形波など所
望の波形を採用することができる。

【０１９２】図３６ＢにおけるＴ１及びＴ２は、図３６
Ａに示したのと同様とすることができる。三角波の波高
値（通電フォーミング時のピーク電圧）は、例えば０．
１Ｖステップ程度ずつ、増加させることができる。

【０１９３】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性薄膜２を局所的に破壊、変形しない
程度の電圧を印加し、一電流を測定して検知することが
できる。例えば０．１Ｖ程度の電圧印加により流れる素
子電流を測定し、抵抗値を求めて、１ＭΩ以上の抵抗を
示した時、通電フォーミングを終了させる。

【０１９４】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流Ｉｆ、放出電流Ｉｅが、
著しく変化する工程である。活性化工程は、例えば、有
機物質のガスを含有する雰囲気下で、通電フォーミング
と同様に、パルスの印加を繰り返すことで行うことがで
きる。この雰囲気は、例えば油拡散ポンプやロータリー
ポンプなどを用いて真空容器内を排気した場合に雰囲気
内に残留する有機ガスを利用して形成することができる
他、イオンポンプなどにより一旦十分に排気した真空中
に適当な有機物質のガスを導入することによっても得ら
れる。このときの好ましい有機物質のガス圧は、前述の
応用の形態、真空容器の形状や、有機物質の種類などに
より異なるため場合に応じ適宜設定される。適当な有機
物質としては、アルカン、アルケン、アルキンの脂肪族
炭化水素類、芳香族炭化水素類、アルコール類、アルデ
ヒド類、ケトン類、アミン類、フェノール、カルボン、
スルホン酸等の有機酸類等を挙げることができ、具体的
には、メタン、エタン、プロパンなどＣｎＨ２ｎ＋２で
表される飽和炭化水素、エチレン、プロピレンなどのＣ
ｎＨ２ｎ等の組成式で表される不飽和炭化水素、ベンゼ
ン、トルエン、メタノール、エタノール、ホルムアルデ
ヒド、アセトアルデヒド、アセトン、メチルエチルケト
ン、メチルアミン、エチルアミン、フェノール、蟻酸、
酢酸、プロピオン酸等あるいはこれらの混合物が使用で
きる。この処理により、雰囲気中に存在する有機物質か
ら、炭素あるいは炭素化合物が素子上に堆積し、素子電
流Ｉｆ、放出電流Ｉｅが著しく変化するようになる。

【０１９５】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行う。なおパルス
幅、パルス間隔、パルス波高値などは適宜設定される。
炭素及び炭素化合物とは、例えばグラファイト（いわゆ
るＨＯＰＧ’、ＰＧ（，ＧＣ）を包含する、ＨＯＰＧは
ほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２
０ｎｍ程度で結晶構造がやや乱れたもの、ＧＣは結晶粒
が２ｎｍ程度になり結晶構造の乱れがさらに大きくなっ
たものを指す。）、非晶質カーボン（アモルファスカー
ボン及び、アモルファスカーボンと前記グラファイトの
微結晶の混合物を指す）であり、その膜厚は、５０ｎｍ
以下の範囲とするのが好ましく、３０ｎｍ以下の範囲と
することがより好ましい。

【０１９６】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質排気する工程である。真空容
器を排気する真空排気装置は、装置から発生するオイル
が素子の特性に影響を与えないように、オイルを使用し
ないものを用いるのが好ましい。具体的には、ソープシ
ョンポンプ、イオンポンプ等の真空排気装置を挙げるこ
とができる。

【０１９７】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で１．３×１０−６Ｐａ以下が好まし
く、さらには１．３×１０−８Ｐａ以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、８０〜２５０℃好ましくは１５０℃
以上で、できるだけ長時間処理するのが望ましいが、特
にこの条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、１×１０−５Ｐａ以下が好ましく、さらに
１．３×１０−６Ｐａ以下が特に好ましい。

【０１９８】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。このような真空雰囲気を
採用することにより、新たな炭素あるいは炭素化合物の
堆積を抑制でき、また真空容器や基板などに吸着したＨ
２Ｏ、Ｏ２なども除去でき、結果として素子電流Ｉｆ、
放出電流Ｉｅが安定する。

【０１９９】上述した工程を経て得られた本発明を適用
可能な電子放出素子の基本特性について図３７、図３８
を参照しながら説明する。図３７は、真空処理装置の一
例を示す模式図であり、この真空処理装置は測定評価装
置としての機能をも兼ね備えている。図３７において
も、図３３に示した部位と同じ部位には、図３３に付し
た符号と同一の符号を付している。図３７において、２
０５５は真空容器であり、２０５６は排気ポンプであ
る。真空容器２０５５内には電子放出素子が配されてい
る。即ち、２００１は電子放出素子を構成する基体であ
り、２００２，２００３は素子電極、２００４は導電性
薄膜、２００５は電子放出部である。２０５１は、電子
放出素子に素子電圧Ｖｆを印加するための電源、２０５
０は素子電極２００２，２００３間の導電性薄膜２００
４を流れる素子電流Ｉｆを測定するための電流計、２０
５４は素子の電子放出部より放出される放出電流Ｉｅを
捕捉するためのアノード電極である。２０５３はアノー
ド電極２０５４に電圧を印加するための高圧電源、２０
５２は素子の電子放出部２００５より放出される放出電
流Ｉｅを測定するための電流計である。一例として、ア
ノード電極の電圧を１ｋＶ〜１０ｋＶの範囲とし、アノ
ード電極と電子放出素子との距離Ｈを２ｍｍ〜８ｍｍの
範囲として測定を行うことができる。

【０２００】真空容器２０５５内には、不図示の真空計
等の真空雰囲気下での測定に必要な機器が設けられてい
て、所望の真空雰囲気下での測定評価を行えるようにな
っている。排気ポンプ２０５６は、ターボポンプ、ロー
タリーポンプからなる通常の高真空装置系と更に、イオ
ンポンプ等からなる超高真空装置系とにより構成されて
いる。 ここに示した電子源基板を配した真空処理装置
の全体は、不図示のヒーターにより２５０℃まで加熱で
きる。従って、ごめ真空処理装置を用いると、前述の通
電フォーミング以降の工程も行うことができる。

【０２０１】図３８は、図３７に示した真空処理装置を
用いて測定された放出電流Ｉｅ、素子電流Ｉｆと素子電
圧Ｖｆの関係を模式的に示した図である。図３８におい
ては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さ
いので、任意単位で示している。なお、縦・横軸ともリ
ニアスケールである。

【０２０２】図３８からも明らかなように、本発明を適
用可能な表面伝導型電子放出素子は、放出電流Ｉｅに関
して対する三つの特徴的性質を有する。即ち、 （ｉ）本素子はある電圧（しきい値電圧と呼ぶ、図３８
中のＶｔｈ）以上の素子電圧を印加すると急激に放出電
流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出
電流Ｉｅがほとんど検出されない。つまり、放出電流Ｉ
ｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素
子である。 （ｉｉ）放出電流Ｉｅが素子電圧Ｖｆに単調増加依存す
るため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。 （ｉｉｉ）アノード電極２０５４に捕捉される放出電荷
は、素子電圧Ｖｆを印加する時間に依存する。つまり、
アノード電極２０５４に捕捉される電荷量は、素子電圧
Ｖｆを印加する時間により制御できる。

【０２０３】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。

【０２０４】図３８においては、素子電流Ｉｆが素子電
圧Ｖｆに対して単調増加する（以下、「ＭＩ特性」とい
う。）例を実線に示した。素子電流Ｉｆが素子電圧Ｖｆ
に対して電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特
性」という。）を示す場合もある（不図示）。これら特
性は、前述の工程を制御することで制御できる。

【０２０５】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明を適用可能な表面伝導型
電子放出素子の複数個を基板上に配列し、例えば電子源
あるいは、画像形成装置が構成できる。

【０２０６】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【０２０７】本発明を適用可能な表面伝導型電子放出素
子については、前述したとおり（ｉ）乃至（ｉｉｉ）の
特性がある。即ち、表面伝導型電子放出素子からの放出
電子は、しきい値電圧以上では、対向する素子電極間に
印加するパルス状電圧の波高値と幅で制御できる。一
方、しきい値電圧以下では、殆ど放出されない。この特
性によれば、多数の電子放出素子を配置した場合におい
ても、個々の素子に、パルス状電圧を適宜印加すれば、
入力信号に応じて、表面伝導型電子放出素子を選択して
電子放出量を制御できる。

【０２０８】以下この原理に基づき、本発明を適用句能
な電子放出素子を複数配して得られる電子源基板につい
て、図３９を用いて説明する。図３９において、２０７
１は電子源基板、２０７２はＸ方向配線、２０７３はＹ
方向配線である。２０７４は表面伝導型電子放出素子、
２０７５は結線である。尚、表面伝導型電子放出素子２
０７４は、前述した平面型あるいは垂直型のどちらであ
ってもよい。

【０２０９】ｍ本のＸ方向配線２０７２は、Ｄｘ１，Ｄ
ｘ２，…，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は、適宜設計され
る。Ｙ方向配線２０７３は、Ｄｙ１，Ｄｙ２，…，Ｄｙ
ｎのｎ本の配線よりなり、Ｘ方向配線２０７２と同様に
形成される。

【０２１０】これらｍ本のＸ方向配線２０７２とｎ本の
Ｙ方向配線２０７３との間には、不図示の層間絶縁層が
設けられており、両者を電気的に分離している（ｍ，ｎ
は、共に正の整数）。

【０２１１】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ２等で構成
される。例えば、Ｘ方向配線２０７２を形成した基板２
０７１の全面或いは一部に所望の形状で形成され、特
に、Ｘ方向配線２０７２とＹ方向配線２０７３の交差部
の電位差に耐え得るように、膜厚、材料、製法が、適宜
設定される。Ｘ方向配線２０７２とＹ方向配線２０７３
は、それぞれ外部端子として引き出されている。

【０２１２】表面伝導型電子放出素子２０７４を構成す
る一対の電極（不図示）は、ｍ本のＸ方向配線２０７２
とｎ本のＹ方向配線２０７３と導電性金属等からなる結
線２０７５によって電気的に接続されている。

【０２１３】配線２０７２と配線２０７３を構成する材
料、結線２０７５を構成する材料及び一対の素子電極を
構成する材料は、その構成元素の一部あるいは全部が同
一であっても、またそれぞれ異なってもよい。これら材
料は、例えば前述の素子電極の材料より適宜選択され
る。素子電極を構成する材料と配線材料が同一である場
合には、素子電極に接続した配線は素子電極ということ
もできる。

【０２１４】Ｘ方向配線２０７２には、Ｘ方向に配列し
た表面伝導型電子放出素子２０７４の行を、選択するた
めの走査信号を印加する不図示の走査信号印加手段が接
続される。一方、Ｙ方向配線２０７３には、Ｙ方向に配
列した表面伝導型電子放出素子２０７４の各列を入力信
号に応じて、変調するための不図示の変調信号発生手段
が接続される。各電子放出素子に印加される駆動電圧
は、当該素子に印加される走査信号と変調信号の差電圧
として供給される。上記構成においては、単純なマトリ
クス配線を用いて、個別の素子を選択し、独立に駆動可
能とすることができる。

【０２１５】このようにして作製された多数の電子源を
有する電子源基板に、本発明に係るコンディショニング
工程を施す。図２３及び図２４は、コンディショニング
工程を行う際の装置の構成概略図である。これらの図に
おいて、２０７１は電子源基板、２０１０は高圧卸加用
電極、２０１５は高圧電源である。各素子につながる配
線は共通に接地される。また、高圧印加用電極２０１０
と高圧電源２０１５間には、放電による過電流を防止す
るため制限抵抗２０１２が挿入される。

【０２１６】２０５５は真空容器であり、２０５６は排
気ポンプである。真空容器２５５内には、ＸＹＺ方向に
移動可能なメカニカルステージ２０１３があり、その上
方に高圧印加用電極２０１０が設置されている。電子源
基板２０７１は、メカニカルステージ２０１３上に固定
されている。Ｘ，Ｙ方向配線はそれぞれ配線の端部で導
電性の取り出し部材２０１４で共通にされ接地されてい
る。高圧印加用電極２０１０は制限抵抗２０１２を介し
て高圧電源２０１５に接続されている。また、２０５２
は電流計である。

【０２１７】メカニカルステージを制御することによ
り、電子源基板と高圧印加用電極の距離Ｈｃを決めるこ
とができる。また高圧印加用電極に印加される電圧Ｖｃ
は、以下のように決定する。

【０２１８】電子源基板が後に、距離Ｈ離れて対向する
電極に電圧Ｖａを印加して使用されるとする。この時、
本工程においてはＶｃ／Ｈｃ＞Ｖａ／Ｈを満たすよう
に、高圧電源の電圧Ｖｃ、電子源基板と高圧印加用電極
の距離Ｈｃを決定する。実際には、Ｖｃ／Ｈｃ（電界強
度Ｅｃ）はＶａ／Ｈ（電界強度Ｅａ）の１．１〜１．５
倍程度で行うことが多い。例えば、画像形成装置として
本電子源基板を用いる場合、後に画像形成装置として電
子源基板と蛍光体間に印加される電界強度以上を本工程
で印加する必要がある。上述した電子源を用いる場合
は、１〜８ｋＶ／ｍｍ程度である。

【０２１９】本工程における放電の有無は、高圧印加用
電極と電子源基板間を流れる電流を測定することによっ
て行える。例えば、前述した制限抵抗を流れた電流を、
制限抵抗の両端の電圧をモニターすることで確認でき
る。

【０２２０】なお、コンディショニング工程は、条件に
よっては、配線、電極、導電性膜など、電子源ないし画
像形成装置の部材を破壊してしまう場合がある。

【０２２１】本工程における放電による素子の破壊は、
本工程の前後の素子特性の変化で評価する。フォーミン
グ前に本工程を行った場合は各素子の抵抗の変化によっ
て、フォーミング後に行った場合は各素子の電子放出特
性の変化によって、確認できる。

【０２２２】例えば、フォーミング前において、素子が
高抵抗となると、後にフォーミングを行う際に十分な電
子放出特性が得られなくなる。また、フォーミング後に
電子放出特性が劣化してしまうと、後に活性化工程を行
っても十分な特性を得られなくなる。このため、電子源
基板の不均一性の原因となり歩留まり等の問題となる。

【０２２３】フォーミング前の電子源基板において、本
工程実施前の各素子の抵抗をＲ１、本工程実施後の各素
子の抵抗をＲ２とする。本工程においてＮ回の放電が観
測されたとする。また、本工程の前後の素子抵抗の比２
／Ｒ１が例えば２を超えた時、後にフォーミングを行う
際に十分な電子放出特性が得られなくなるため素子が本
工程で破壊されたと判断し、その数をｋとする。ｋ／Ｎ
は一回の放電によって破壊された素子の平均数であると
考えられ、放電破壊数と呼ぶこととする。

【０２２４】フォーミング後の電子源基板において、前
述したＶｔｈ以上の適当な電圧における、本工程実施前
の各素子の放出電流をＩ１、本工程実施後の各素子の放
出電流をＩ２であったとする。例えば、その比Ｉ１／Ｉ
２が２を超えた時、後に活性化工程を行っても十分な特
性を縛られなくなるため素子が本工程で破壊されたと断
し、その数ｋと本工程における放電の数Ｎによって同様
に放電破壊数を定義できる。

【０２２５】上述のように、電子源や画像形成装置の部
材が破壊される可能性を小さくするためには、コンディ
ショニング工程において、前記電子源と、前記高圧印加
用電極により構成されるコンデンサに蓄積されるエネル
ギーを小さくすれば良い。具体的には、高圧印加用電極
の面積を電子源基板の面積よりも小さな値とし、これを
電子源基板との間隔を所定値に保持しながら両者を相対
的に移動させるようにすれば良い。

【０２２６】また、上述したような部材の破壊は、前記
エネルギーに対して、すなわち高圧印加用電極の面積に
対して、しきい値を有し、ある特定の値Ｅｔｈ，Ｓｔｈ
よりエネルギー、すなわち面積が大きいときに部材の破
壊が顕著になる場合がある。特定の工程で、このような
値がわかっている場合には、前記エネルギーがこの値を
越えることのないように、Ｓｔｈよりも小さな面積の高
圧印加用電極を用いて、コンディショニング工程を実効
すれば良い。

【０２２７】高圧印加電極の面積Ｓを変化して、本工程
を実施した時の放電破壊数ｋ／Ｎを図２７に示す。この
放電破壊数は、０から電子源基板上の素子の数ｍ×ｎま
での値を取り得るが、すべての素子が一回の放電で破壊
されることは殆どなく、高々Ｘ或いはＹ方向の素子数と
同程度の数であった。また、図中Ｓｎは電子源基板の面
積である。

【０２２８】この関係は、電子源基板の構成、Ｘ・Ｙ方
向配線の抵抗、素子の抵抗（導電性薄膜の形状、製造工
程など）に依存する。図２７の曲線（ａ）はフォーミン
グ工程前の電子源基板のコンティショニング工程におけ
る放電破壊数を高圧印加用電極の面積Ｓに対してプロッ
トしたものである。一方、図２７の曲線（ｂ）はフォー
ミング工程後の電子源基板に対するプロットである。い
ずれの場合も、高圧印加用電極の面積の増大によってあ
るしきい値Ｓｔｈ以上で、放電破壊数が増大しているこ
とが分かる。これは、Ｓｔｈ以上の面積の高圧印加用電
極を用いると、高圧印加用電極と電子源基板とが形成す
るコンデンサに蓄えられたエネルギーＥｃｏｎによっ
て、放電時に導電性薄膜が破壊されるためである。すな
わち、面積Ｓの高圧印加用電極を用いると、Ｅｃｏｎ＝
ε×Ｓ／Ｈｃ×Ｖｃ２／２のエネルギーがコンデンサに
蓄えられる。Ｓｔｈ以上の面積の高圧印加用電極を用い
るとこのエネルギーが放電時に電子源基板上で消費さ
れ、導電性薄膜が破壊される。

【０２２９】例えば、図３３Ａに示したＰｄを用いた導
電性薄膜について、Ｓｔｈの高圧印加用電極と電子源基
板が形成するコンデンサに蓄えられたエネルギーは、ほ
ぼ１×１０−２Ｊである。

【０２３０】フォーミング工程後ではＳｔｈ、すなわち
Ｅｔｈの値がフォーミング工程前に比べて極めて小さく
なっている。この状態で部材の破損を生ずることなくコ
ンティショニング工程を行うには、非常に小さな面積の
高圧印加用電極を用いる必要があり、実用上好ましくな
いが、フォーミング工程前にコンティショニング工程を
行い、更にフォーミング工程の際に何がしかの理由で新
たに放電の要因が発生する場合などには、ごく小さな電
極を用いてコンティショニング工程を再度行うことも可
能である。

【０２３１】Ｓｔｈ以上の面積の高圧印加用電極叩いて
コンディショニングを行うと放電時にそのエネルギーが
電子源基板上で消費され、破壊が生ずる。また、Ｅｔｈ
＞Ｅｃｏｎでコンディショニングを行えば、破壊が生じ
ないことは図２７より明らかである。

【０２３２】すなわち、コンディショニング工程におい
て、該電極と絶縁性等の該基板の対向する面積がＳ、該
電極と該基板の距離がＨｃ、該電極と該共通配線間に印
加する電圧をＶｃ、真空の誘電率をε、該導電性薄膜が
破壊されるエネルギーをＥｔｈとすると、 ε×Ｓ×Ｖｃ２／（２Ｈｃ）＜Ｅｔｈ …（１） の条件で行うことになり、導電性薄膜を破壊して電子放
出素子を破壊することなくコンティショニング工程を行
うことができる。

【０２３３】以上のように、高圧印加用電極の面積Ｓを
適宜選択することによって、放電時に導電性薄膜で消費
されるエネルギーを、導電性薄膜が放電時に破壊される
エネルギーＥｔｈ以下にして、コンディショニング時の
導電性薄膜の破壊を防ぐことができる。

【０２３４】また、コンデンサに蓄えられるエネルギー
を導電性薄膜が放電時に破壊されるエネルギーＥｔｈ以
下にする方法は、高圧印加用電極の面積を減少する以外
にも、電子源基板に印加される電界Ｖｃ／Ｈｃを維持し
たまま印加電圧Ｖｃを減少させることによっても実現で
きる。

【０２３５】さらに、以上のように高圧印加用電極の面
積を適切に選ぶことにより、フォーミング後の電子源基
板についても破壊なく本工程を適用できる。例えば、前
述したＰｄを用いた導電性薄膜をフォーミングし、それ
が放電時に破壊されるエネルギーを求めると１×１０−
４Ｊであった。このときの高圧印加用電極の面積と放電
破壊数の関係は、図２７Ｂに示されている。

【０２３６】ステージの移動速度は、本工程の目的が達
成できる範囲で任意に選べる。また、高圧印加用電極と
電子源基板の相対移動速度及び高圧印加用電極の面積に
より本工程が長時間に及ぶ場合に、複数の高圧印加用電
極を制限抵抗を介して共通にして高圧電源に接続するこ
とも可能である。また、電子源基板と同じ面積の高圧印
加用電極を複数に分割して、それぞれの高圧印加用電極
を制限抵抗を介して共通にして高圧電源に接続すること
も可能である。この場合は、電子源基板或いは高圧印加
用電極を移動する必要がなく、短時間で本発明の効果を
得ることが可能である。

【０２３７】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図４０、図４１
及び図４２を用いて説明する。図４０は、画像形成装置
の表示パネルの一例を示す模式図であり、図４１は、図
４０の画像形成装置に使用干れる蛍光膜の模式図であ
る。図４２はＮＴＳＣ方式のテレビ信号に応じて表示を
行うための駆動回路の一例を示すブロック図である。

【０２３８】図４０において７１は電子放出素子を複数
配した電子源基板、２０８１は電子源基板２０７１を固
定したリアプレート、２０８６はガラス基板２０８３の
内面に蛍光膜２０８４とメタルバック２０８５等が形成
されたフェースプレートである。２０８２は、支持枠で
あり該支持枠２０８２にはリアプレート２０８１、フェ
ースプレート２０８６が低融点のフリットガラスなどを
用いて接合される。

【０２３９】２０７４は、図２３における電子放出部に
相当する。２０７２，２０７３は、表面伝導型電子放出
素子の一対の素子電極と接続されたＸ方向配線及びＹ方
向配線である。外囲器２０８８は、上述の如く、フェー
スプレート２０８６、支持枠２０８２、リアブレート２
０８１で構成される。リアプレート２０８１は主に基板
２０７１の強度を補強する目的で設けられるため、基板
２０７１自体で十分な強度を持つ場合は別体のリアブレ
ート２０８１は不要とすることができる。

【０２４０】即ち、基板２０７１に直接支持枠２０８２
を封着し、フェースプレート２０８６、支持枠２０８２
及び基板２０７１で外囲器２０８８を構成しても良い。
一方、フェースプレート２０８６、リアプレート２０８
１間に、スペーサとよばれる不図示の支持体を設置する
ことにより、大気圧に対して十分な強度をもつ外囲器２
０８８を構成することもできる。

【０２４１】図４１は、蛍光膜を示す模式図である。蛍
光膜２０８４は、モノクロームの場合は蛍光体のみから
構成することができる。カラーの蛍光膜の場合は、蛍光
体の配列によりブラックストライプあるいはブラックマ
トリクスなどと呼ばれる黒色導電材２０９１と蛍光体２
０９２とから構成することができる。ブラックストライ
プ、ブラックマトリクスを設ける目的は、カラー表示の
場合、必要となる三原色蛍光体の各蛍光体２０９２間の
塗り分け部を黒くすることで混色等を目立たなくするこ
とと、蛍光膜２０８４における外光反射によるコントラ
ストの低下を抑制することにある。ブラックストライプ
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。

【０２４２】ガラス基板２０８３に蛍光体を塗布する方
法は、モノクローム、カラーによらず、沈澱法、印刷法
等が採用できる。蛍光膜２０８４の内面側には、通常メ
タルバック２０８５が設けられる。メタルバックを設け
る目的は、蛍光体の発光のうち内面側への光をフェース
プレート２０８６側へ鏡面反射させることにより輝度を
向上させること、電子ビーム加速電圧を印加するための
電極として作用すること、外囲器内で発生した負イオン
の衝突によるダメージから蛍光体を保護すること等であ
る。メタルバックは、蛍光膜作製後、蛍光膜の内面側表
面の平滑化処理（通常、「フィルミング」と呼ばれ
る。）を行い、その後Ａｌを真空蒸着等を用いて堆積さ
せることで作製できる。

【０２４３】フェースプレート２０８６には、更に蛍光
膜２０８４の導電性を高めるため、蛍光膜２０８４の外
面側に透明電極（不図示）を設けてもよい。前述の封着
を行う際には、カラーの場合は各色蛍光体と電子放出素
子とを対応させる必要があり、十分な位置合わせが不可
欠となる。

【０２４４】図４０に示した画像形成装置の製造方法の
一例を以下に説明する。図４５はこの工程に用いる装置
の概要を示す模式図である。画像形成装置２１３１は、
排気管２１３２を介して真空チャンバー２１３３に連結
され、さらにゲートバルブ２１３４を介して排気装置２
１３５に接続されている。真空チャンバー２１３３に
は、内部の圧力及び雰囲気中の各成分の分圧を測定する
ために、圧力計２１３６、四重極質量分析器２１３７等
が取り付けられている。

【０２４５】画像表示装置２１３１の外囲器２０８８内
部の圧力などを直接測定することは困難であるため、該
真空チャンバー２１３３内の圧力などを測定し、処理条
件を制御する。

【０２４６】真空チャンバー２１３３には、さらに必要
なガスを真空チャンバー内に導入して雰囲気を制御する
ため、ガス導入ライン２１３８が接続されている。該ガ
ス導入ライン２１３８の他端には導入物質源２１４０が
接続されており、導入物質がアンプルやボンベなどに入
れて貯蔵されている。ガス導入ラインの途中には、導入
物質を導入するレートを制御するための導入制御手段２
１３９が設けられている。該導入量制御手段としては具
体的には、スローリークバルブなど逃す流量を制御可能
なバルブや、マスフローコントローラーなどが、導入物
質の種類に応じて、それぞれ使用が可能である。

【０２４７】図４５の装置により外囲器２０８８の内部
を排気し、フォーミングを行う。この際、例えば図２５
に示すように、Ｙ方向配線２０７３を共通電極２１４１
に接続し、Ｘ方向配線２０７２の内の一つに接続された
素子に電源２１４２によって、同時に電圧パルスを印加
して、フォーミングを行うことができる。パルスの形状
や、処理の終了の判定などの条件は、個別素子のフォー
ミングについての既述の方法に準じて選択すればよい。
また、複数のＸ方向配線に、位相をずらせたパルスを順
次印加（スクロール）することにより、複数のＸ方向配
線に接続された素子をまとめてフォーミングする事も可
能である。図中２１４３は電流測定用抵抗を、２１４４
は電流測定用のオシロスコープを示す。

【０２４８】フォーミング終了後、活性化工程を行う。
外囲器２０８８内は、十分に排気した後有機物質がガス
導入ライン２１３８から導入される。あるいは、個別素
子の活性化方法として記述のように、まず油拡散ポンプ
やロータリーポンプで排気し、これによって真空雰囲気
中に残留する有機物質を用いても良い、また、必要に応
じて有機物質以外の物質も導入される場合がある。この
様にして形成した、有機物質を含む雰囲気中で、各電子
放出素子に電圧を印加することにより、炭素あるいは炭
素化合物、ないし両者の混合物が電子放出部に堆積し、
電子放出量がドラスティックに上昇するのは、個別素子
の場合と同様である。このときの電圧の印加方法は、上
記フォーミングの場合と同様の結線により、一つの方向
配線につながった素子に、同時の電圧パルスを印加すれ
ばよい。

【０２４９】活性化工程終了後は、個別素子の場合と同
様に、安定化工程を行うことが好ましい。外囲器２０８
８を加熱して、８０〜２５０℃に保持しながら、イオン
ポンプ、ソープションポンプなどのオイルを使用しない
排気装置２１３５により排気管２１３２を通じて排気
し、有機物質の十分少ない雰囲気にした後、排気管をバ
ーナーで熱して溶解させて封じきる。外囲器２０８８の
射止後の圧力を維持するために、ゲッター処理を行うこ
ともできる。これは、外囲器２０８８の射止を行う直前
あるいは射止後に、抵抗加熱あるいは高周波加熱等を用
いた加熱により、外囲器２０８８内の所定の位置（不図
示）に配置されたゲッターを加熱し、蒸着膜を形成する
処理である。ゲッターは通常はＢａ等が主成分であり、
該蒸着膜の吸着作用により、外囲器２０８８内の雰囲気
を維持するものである。

【０２５０】次に、単純マトリクス配置の電子源を用い
て橘成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図４２を用いて説明する。図４２において、
２１０１は画像表示パネル、２１０２は走査回路、２１
０３は制御回路、２１０４はシフトレジスタである。２
１０５はラインメモリ、２１０６は同期信号分離回路、
２１０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源
である。

【０２５１】表示パネル２１０１は、端子Ｄｏｘ１乃至
Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ及び高圧端子Ｈｖ
を介して外部の電気回路と接続している。端子Ｄｏｘ１
乃至Ｄｏｘｍには、表示パネル内に設けられている電子
源、即ち、Ｍ行Ｎ列の行列状にマトリクスが配線された
表面伝導型電子放出素子群を一行（Ｎ素子）ずつ順次駆
動する為の走査信号が印加される。

【０２５２】端子Ｄｙ１乃至Ｄｙｎには、前記走査信号
により選択された一行の表面伝導型電子放出素子の各素
子の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１
０ｋＶの直流電圧が供給されるが、これは表面伝導型電
子放出素子から放出される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。

【０２５３】走査回路２１０２について説明する。同回
路は、内部にＭ個のスイッチング素子を備えたもので
（図中、Ｓ１乃至Ｓｍで模式的に示している）ある。各
スイッチング素子は、直流電圧源Ｖｘの出力電圧もしく
は０Ｖ（グランドレベル）のいずれか一方を選択し、表
示パネル２１０１の端子Ｄｘ１ないしＤｘｍと電気的に
接続される。Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路２１０３が出力する制御信号Ｔｓｃａｎに基づい
て動作するものであり、例えばＦＥＴのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。

【０２５４】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出しきい値電圧）に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。

【０２５５】制御回路２１０３は、外部より入力する画
像信号に基づいて適切な表示が行われるように各部の動
作を整合させる機能を有する。制御回路２１０３は、同
期信号分離回路２１０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ及びＴｓｆｔ及
びＴｍｒｙの各制御信号を発生する。

【０２５６】同期信号分離回路２１０６は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離（フィルター）回路等を用いて構成できる。同期信
号分離回路２１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号
と表した。該ＤＡＴＡ信号はシフトレジスタ２１０４に
入力される。

【０２５７】シフトレジスタ２１０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路２１０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する（即ち、制御信号Ｔｓｆｔは、シフトレジ
スタ２１０４のシフトクロックであるということもでき
る。）。シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当）のデータ
は、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフ
トレジスタ２１０４より出力される。

【０２５８】ラインメモリ２１０５は、画像１ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路２１０３より送られる制御信号Ｔｍｒｙに
従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶さ
れた内容は、Ｉ’ｄ１乃至Ｉ’ｄｎとして出力され、変
調信号発生器２１０７に入力される。

【０２５９】変調信号発生器２１０７は、画像データ
Ｉ’ｄ１乃至Ｉ’ｄｎの各々に応じて表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表
示パネル２１０１内の表面伝導型電子放出素子に印加さ
れる。

【０２６０】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Ｐｗを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。

【０２６１】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器２１０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。

【０２６２】パルス幅変調方式を実施するに際しては、
変調信号発生器２１０７として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。

【０２６３】シフトレジスタ２１０４やラインメモリ２
１０５は、デジタル信号式のものをもアナログ信号式の
ものをも採用できる。画像信号のシリアル／パラレル変
換や記憶が所定の速度で行われれば良いからである。

【０２６４】デジタル信号式を用いる場合には、同期信
号分離回路２１０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには２１０６の出力部にＡ／
Ｄ変換器を設ければ良い。これに関連してラインメモリ
２１０５の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器２１０７に用いられる回路が若干
異なったものとなる。即ち、デジタル信号を用いた電圧
変調方式の場合、変調信号発生器２１０７には、例えば
Ｄ／Ａ変換回路を用い、必要に応じて増幅回路などを付
与する。パルス幅変調方式の場合、変調信号発生器２１
０７には、例えば高速の発振器及び発振器の出力する波
数を計数する計数器（カウンタ）及び計数器の出力値と
前記メモリの出力値を比較する比較器（コンパレータ）
を組み合わせた回路を用いる。必要に応じて、比較器の
出力するパルス幅変調された変調信号を表面伝導型電子
放出素子の駆動電圧にまで電圧増幅するための増幅器を
付加することもできる。

【０２６５】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器２１０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＯＣ）
を採用でき、必要に応じて表面伝導型電子放出素子の駆
動電圧まで電圧増幅するための増幅器を付加することも
できる。

【０２６６】このような構成をとり得る本発明を適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Ｄｏｘ１乃至Ｄｏｘｍ，Ｄｏｙ１乃至Ｄｏｙｎを
介して電圧を印加することにより、電子放出が生ずる。
高圧端子Ｈｖを介してメタルバック２０８５、あるいは
透明電極（不図示）に高圧を印加し、電子ビームを加速
する。加速された電子は、蛍光膜２０８４に衝突し、発
光が生じて画像が形成される。

【０２６７】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げた入力信号はこれに限ら
れるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、こ
れよりも、多数の走査線からなるＴＶ信号（例えば、Ｍ
ＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用で
きる。

【０２６８】次に、梯子型配置の電子源及び画像形成装
置について図４３及び図４４を用いて説明する。図４３
は、梯子型配置の電子源の一例を示す模式図である。図
４３において、２１１０は電子源基板、２１１１は電子
放出素子である。２１１２、Ｄｘ１〜Ｄｘ１０は、電子
放出素子２１１１を接続するための共通配線である。電
子放出素子２１１１は、基板２１１０上に、Ｘ方向に並
列に複数個配されている（これを素子行と呼ぶ）。この
素子行が複数個配されて、電子源を構成している。各素
子行の共通配線間に駆動電圧を印加することで、各素子
行を独立に駆動させることができる。即ち、電子ビーム
を放出させたい素子行には、電子放出しきい値以上の電
圧を、電子ビームを放出しない素子行には、電子放出し
きい値以下の電圧を印加する。各素子行間の共通配線Ｄ
ｘ２〜Ｄｘ９は、例えばＤｘ２，Ｄｘ３を同一配線とす
ることもできる。

【０２６９】図４４は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。２１２０はグリッド電極、２１２１は電子が通過す
るための空孔、２１２２はＤｏｘ１，Ｄｏｘ２，…，Ｄ
ｏｘｍよりなる容器外端子である。２１２３は、グリッ
ド電極２１２０と接続されたＧ１，Ｇ２，…，Ｇｎから
なる容器外端子、１１０は各素子行間の共通配線を同一
配線とした電子源基板である。図４４においては、図４
０、図４３に示した部位と同じ部位には、これらの図に
付したのと同一の符号を付している。ここに示した画像
形成装置と、図４０に示した単純マトリクス配置の画像
形成装置との大きな違いは、電子源基板２１１０とフェ
ースプレート２０８６の間にグリッド電極２１２０を備
えているか否かである。

【０２７０】図４４においては、基板２１１０とフェー
スプレート２０８６の間には、グリッド電極２１２０が
設けられている。グリッド電極２１２０は、表面伝導型
放出素子から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口２１２１が設けられて
いる。グリッドの形状や設置位置は図４４に示したもの
に限定されるものではない。例えば、開口としてメッシ
ュ状に多数の通過口を設けることもでき、グリッドを表
面伝導型放出素子の周囲や近傍に設けることもできる。

【０２７１】容器外端子２１２２及びグリッド容器外端
子２１２３は、不図示の制御回路と電気的に接続されて
いる。本例の画像形成装置では、素子行を１列ずつ順次
駆動（走査）していくのと同期してグリッド電極列に画
像１ライン分の変調信号を同時に印加する。これによ
り、各電子ビームの蛍光体への照射を制御し、画像を１
ラインずつ表示することができる。

【０２７２】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。

【０２７３】−実施例− 以下、実施例により本発明をより詳細に説明する。

【０２７４】（実施例１） 本実施例は、本発明によるコンディショニング工程によ
り電子源基板を作製した例である。本実施例では、表示
等に用いる画像形成装置を説明する。図４０は、画像形
成装置の基本構成図であり、図４１は、蛍光膜である。
電子源の一部の平面図を図３０に示す。また、図中のＡ
−Ａ’断面図を図３１に示す。但し、図３０、図３１
で、同じ記号を示したものは、同じものを示す。ここで
２０７１は基板、２０７２は図３０のＤｏｘｍに対応す
るＸ方向配線（下配線とも呼ぶ）、２０７３は図４０の
Ｄｏｙｎに対応するＹ方向配線（上配線とも呼ぶ）、２
００４は電子放出部を含む薄膜、２００２，２００３は
素子電極、２１５１は層間絶縁層、２１５２は素子電極
２００２と下配線２０７２と電気的接続のためのコンタ
クトホールである。

【０２７５】本実施例の電子源基板には、Ｘ方向配線上
に２０００個、Ｙ方向配線上に１１００個の電子放出素
子を形成した。また、電子源基板はＸ方向で９００ｍ
ｍ，Ｙ方向で５００ｍｍの大きさである。

【０２７６】次に、製造方法を図３２により工程順に従
って具体的に説明する。 工程−ａ 清浄化した背板ガラス上に厚さ０．５μｍのシリコン酸
化膜をパッタ法で形成した基板２０７１上に、真空蒸着
により厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順
次、積層した後、ホトレジスト（ＡＺ１３７０、ヘキス
ト社製）をスピンナーにより回転、塗布、ベークした
後、ホトマスク像を露光、現像して、下配線２０７２の
レジストパターンを形成し、Ａｕ／Ｃｒ堆積膜をウェッ
トエッチングして、所望の形状の下配線２０７２を形成
する。

【０２７７】工程−ｂ 次に、厚さ１．０μｍのシリコン酸化膜からなる層間絶
縁層２１５１をＲＦスパッタ法により堆積する。

【０２７８】工程−ｃ 工程ｂで堆積したシリコン酸化膜にコンタクトホール２
１５２を形成するためのホトレジストパターンを作り、
これをマスクとして層間絶縁層２１５１をエッチングし
てコンタクトホール２１５２を形成する一ツチングはＣ
Ｆ４ とＨ２ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）法によった。

【０２７９】工程−ｄ その後、素子電極２と素子電極３間ギャップＧとなるべ
きパターンをホトレジスト（ＲＤ−２０００Ｎ−４１
日立化成社製）形成し、真空蒸着法により、厚さ５ｎｍ
のＴｉ、厚さ１０００ｎｍのＮｉを順次堆積した。ホト
レジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積
膜をリフトオフした。素子電極間隔Ｌ１は５μｍとし、
素子電極の幅Ｗ１を３００μｍ、を有する素子電極２０
０２，２００３を形成した。

【０２８０】工程−ｅ 素子電極２００３の上に上配線２０７３のホトレジスト
パターンを形成した後、厚さ５ｎｍのＴｉ、厚さ５００
ｎｍのＡｕを順次真空蒸着により堆積し、リフトオフに
より、不要の部分を除去して、所望の形状の上配線２０
７３を形成した。

【０２８１】工程−ｆ 膜厚１００ｎｍのＣｒ膜を真空蒸着により堆積・パター
ニングし、その上に有機Ｐｄ（ｃｃｐ４２３０ 奥野製
薬（株）社製）をスピンナーにより回転塗布、３００℃
で１Ｏ分間の加熱焼成処理をした。また、こうして形成
された主元素としてＰｄＯよりなる微粒子からなる導電
性薄膜２００４の膜厚は１０ｎｍ、シート抵抗値は５×
１０４Ω／□であった。その後、Ｃｒ膜及び焼成後の導
電性薄膜２００４を酸エッチャントによりエッチングし
て所望のパターンを形成した。

【０２８２】工程−ｇ コンタクトホール２１５２部分以外にレジスト塗布する
ようなパターンを形成し、真空蒸着により厚さ５ｎｍの
Ｔｉ、厚さ５００ｎｍのＡｕを順次堆積した。リフトオ
フにより不要の部分を除去することにより、コンタクト
ホール２１５２を埋め込んだ。

【０２８３】以上の工程により絶縁性基板２０７１上に
下配線２０７２、層間絶縁層２１５１、上配線２０７
３、素子電極２００２，２００３、導電性薄膜２００４
等を形成した。このようにして形成した下配線、上配
線、導電性薄膜の抵抗はそれぞれ約５Ω、３Ω、３００
Ωであった。

【０２８４】［コンディショニング工程］ つぎに、以上のようにして作製した電子源基板を、図２
３及び図２４に示したような構成の装置により、コンデ
ィショニング工程を実施した。

【０２８５】まず、電子源基板２０７１に対して、上下
配線の端部に厚さ５００ミクロン、幅５ｍｍのインジウ
ムシート（導電性の取出し部材）２０１４を圧着し、す
べての配線を共通にして接地し、メカニカルステージ２
０１３上に固定した。

【０２８６】本実施例における電子源基板の面積は前述
したＳｔｈより大きいため、高圧印加用電極としてＳｔ
ｈより小さい電極を用いた。すなわち、高圧印加用電極
はＸ方向が１００ｍｍ、Ｙ方向が５００ｍｍのものを用
いた。この時、電子源基板と対向する面積は０．０５ｍ
２である。高圧印加用電極は５ＭΩの制限抵抗を介して
高圧電源に接続した。

【０２８７】この後、メカニカルステージ２０１３をＺ
方向に移動し、高圧印加用電極との距離が２ｍｍとなる
ようにした。また、高圧電源により、高圧印加用電極に
１０ｋＶのＤＣ電圧を印加した。

【０２８８】このとき、高圧印加用電極と電子源基板と
が形成するコンデンサに蓄えられたエネルギーＥｃｏｎ
は１．１×１０−２Ｊである。これは前述した導電性薄
膜が放電時に破壊されるエネルギーＥｔｈ以下である。

【０２８９】メカニカルステージはＸ方向に１０ｍｍ／
ｍｉｎで移動し、高圧印加用電極の下を通過させた。こ
の時、電子源基板が高圧印加用電極の下を通過するのに
要した時間は、１００分であった。

【０２９０】また、高圧印加用電極と電子源基板間に流
れる電流を制限抵抗の両端の電圧で測定した。本工程に
おいては、電子源基板間に１０μＡ以上流れる放電現象
が４回観測された。

【０２９１】その後、高圧電源をＯＦＦにし、装置から
電子源基板を取り外し、インジウムシート２０１４を電
子源基板上から取り除いた。本コンティショニング工程
前には各素子の抵抗は３００Ω程度であったが、本工程
後に各素子の抵抗に大きな差は測定されなかった。

【０２９２】次に、この電子源基板を用いて図４０に示
す構成の画像形成装置を以下のようにして作製した。多
数の平面型表面伝導型電子放出素子を作製した基板２０
７１をリアプレート２０８１上に固定した後、基板２０
０１の３ｍｍ上方に、フェースプレート２０８６（ガラ
ス基板２０８３の内面に蛍光膜２０８４とメタルバック
２０８５が形成されて構成される）を支持枠２０８２を
介し配置し、フェースプレート２０８６，支持枠２０８
２、リアプレート２０８１の接合にフリットガラスを塗
布し、大気中で４１０℃で１０分以上焼成することで封
着し、外囲器２０８８を作製した。また、リアプレート
２０８１への基板２０７１の固定もフリットガラスで行
った。図４０において、２０７４は電子放出素子、２０
７２，２０７３はそれぞれＸ方向及びＹ方向の配線であ
る。

【０２９３】蛍光膜２０８４は、図４１Ａに示すよう
な、黒色導電材２０９１と蛍光体２０９２とで構成され
た、ブラックストライプ配列のカラーの蛍光膜を用い
た。先にブラックストライプを形成し、その間隙部に各
色蛍光体を塗布し、蛍光膜２０８４を作製した。ガラス
基板に蛍光体を塗布する方法はスラリー法を用いた。ま
た、蛍光膜２０８４の内面側にはメタルバック２０８５
を設けた。メタルバック２０８５は、蛍光膜作製後、蛍
光膜の内面側表面の平滑化処理（通常フィルミングと呼
ばれる）を行い、その後Ａｌを真空蒸着することで作製
した。前述の封着を行う際、カラーの場合は各色蛍光体
と電子放出素子とを対応させなくてはいけないため、十
分な位置合わせを行った。

【０２９４】以上のようにして完成した外囲器２０８８
を排気管（不図示）を介し、磁気浮上型ターボモレキュ
ラーポンプで排気された真空装置と接続した。その後、
外囲器２０８８内を１．３×１０−４Ｐａまで排気し
た。

【０２９５】［フォーミング工程］ 容器外端子Ｄｏｘ１乃至Ｄｏｘｍ（ｍ＝２０００）とＤ
ｏｙ１乃至Ｄｏｙｎ（ｎ＝１１００）を通じ電子放出素
子２０７４の電極２００２，２００３間に電圧を印加
し、電子放出部２００５を、導電性薄膜２００４を通電
処理（フォーミング処理）することにより作製した。

【０２９６】フォーミング処理の電圧波形を図３６Ｂに
示す。図３６Ｂ）中、Ｔ１及びＴ２は電圧波形のパルス
幅とパルス間隔であり、本実施例ではＴ１を１ｍｓｅ
ｃ，Ｔ２を１０ｍｓｅｃとし、波高値（フォーミング時
のピーク電圧）は０．１Ｖステップで昇圧し、フォーミ
ング処理を行った。また、フォーミング処理中は、同時
に、０．１Ｖの電圧で、Ｔ２間に抵抗測定パルスを挿入
し、抵抗を測定した。尚フォーミング処理の終了は、抵
抗測定パルスでの測定値が、約１ＭΩ以上になった時と
し、同時に、素子への電圧の印加を終了した。それぞれ
の素子のフォーミング電圧ＶＦは、１０．０Ｖであっ
た。このように作製された電子放出部５は、パラジウム
元素を主成分とする微粒子が分散配置された状態とな
り、その微粒子の平均粒径は３ｎｍであった。

【０２９７】次に、真空装置を経由して、外囲器２０８
８内にベンゾニトリルを６．６×１０−４Ｐａ導入し
た。容器外端子Ｄｏｘ１乃至Ｄｏｘｍ（ｍ：２０００）
を共通にし、Ｄｏｙ１乃至Ｄｏｙｎ（ｎ＝１１００）に
順次電源（不図示）を接続し、対応する電子放出素子２
０７４の電極２００２，２００３間に電圧を印加し活性
化工程を行った。

【０２９８】活性化工程での電圧印加条件は、波高値は
±１０Ｖ、パルス幅０．１ｍｓｅｃ、パルス間隔５ｍｓ
ｅｃの両極の三角波（図３６Ｂ）を用いた。その後、波
高値は±１０Ｖから±１６Ｖまで３．３ｍＶ／ｓｅｃで
徐々に電圧を増加させ、±１６Ｖに達したときに電圧印
加を終了した、

【０２９９】その後、外囲器２０８８内のベンゾニトリ
ルを排気した。最後に安定化工程として、約１．３３×
１０−４Ｐａの圧力で、１５０℃１０時間のベーキング
を行った後、不図示の排気管をガスバーナーで熱するこ
とで溶着し外囲器２０８８の封止を行った。

【０３００】以上のように完成した本発明の画像形成装
置において、各電子放出素子には、容器外端子Ｄｏｘ１
乃至Ｄｏｘｍ（ｍ＝２０００）、端子Ｄｏｙ１乃至Ｄｏ
ｙｎ（ｎ＝１１００）を通じ、走査信号及び変調信号を
不図示の信号発生手段よりそれぞれ、印加することによ
り、電子放出させ、高圧端子Ｈｖを通じ、メタルバック
２０８５に１０ｋＶの高圧を印加し、電子ビームを加速
し、蛍光膜２０８４に衝突させ、励起・発光させること
で画像を表示した。画像表示中の、各電子放出素子の放
出電流（Ｉｅ）のばらつき（分散σ／平均Ｒ）は８％で
あった。

【０３０１】以上のように、大面積電子源基板の製作に
おいても、電子放出素子にダメージを与えずコンディシ
ョニング工程を実施することができ、画像形成時の放電
が抑制でき、且つ均一な特性を有する電子源基板を提供
することができた。

【０３０２】（実施例２） 本実施例は、本発明によるコンディショニング工程をフ
ォーミング後に行い電子源基板を製作した例である。本
実施例も、画像形成装置を作製した例である。

【０３０３】本実施例の電子源基板には、Ｘ方向配線上
に７２０個、Ｙ方向配線上に２４０個の電子放出素子を
形成した。また、電子源基板はＸ方向で２００ｍｍ，Ｙ
方向で１５０ｍｍの大きさである。電子源基板の構成、
製法はコンディショニング工程まで実施例１と同様の方
法で行った。

【０３０４】［第１のコンディショニング工程］ 本実施例における電子源基板に、第１のコンディショニ
ング工程を行った。高圧印加用電極は、Ｘ方向が２００
ｍｍ、Ｙ方向が１５０ｍｍのものを用いた。本工程にお
いては、高圧印加用電極と電子演基板を対向する位置に
３０分間保持した。その他は、制限抵抗（５ＭΩ）、高
圧印加用電極に印加した電圧（１０ｋＶ）、高圧印加用
電極と電子源基板の距離（２ｍｍ）等、実施例１と同様
の方法で行った。

【０３０５】このとき、高圧印加用電極と電子源基板と
が形成するコンデンサに蓄えられたエネルギーＶｃｏｎ
は６．６×１０−３Ｊである。これは前述した導電性薄
膜が放電時に破壊されるエネルギーＥｔｈ以下である。
本工程では、１回の放電が観測された。本工程前には各
素子の抵抗は３００Ω程度であったが、本工程後に各素
子の抵抗に大きな差は測定されなかった。

【０３０６】［フォーミング工程］ 以上のようにして作製した電子源基板は図３７の装置内
に設置し、真空装置２０５５の内部を排気し、フォーミ
ングを行う。この際、図２５に示すように、Ｙ方向配線
２０７３を共通電極２１４１に接続し、Ｘ方向配線２０
７２の内の一つに接続された素子に電源２１４２によっ
て、同時に電圧パルスを印加して、フォーミングを行っ
た。パルスの形状や、処理の終了の判定などの条件は、
実施例１と同様の方法で行った。各Ｘ方向配線２０７２
に対して、順次同様の操作を行い、すべての素子に対し
てフォーミングを行った。フォーミング電圧ＶＦは、
５．０Ｖであった。

【０３０７】次に、真空装置２０５５内にベンゾニトリ
ルを６．６×１０−４Ｐａで導入し、活性化を行った。
フォーミング工程と同様に、図２５に示すように、Ｙ方
向配線２０７３を共通電極２１４１に接続し、Ｘ方向配
線２０７２の内の一つに接続された素子に電源２１４２
によって、同時に電圧パルスを印加して、活性化を行っ
た。電圧印加条件は、波高値は±５Ｖ、パルス幅０．１
ｍｓｅｃ、パルス間隔５ｍｓｅｃの両極の三角波（図３
６Ｂ）を用いた。その後、波高値は±５Ｖから±１４Ｖ
まで３．３ｍＶ／ｓｅｃで徐々に電圧を増加させ、±１
４Ｖに達したときに電圧印加を終了した。各Ｘ方向配線
２０７２に対して、順次同様の操作を行い、すべての素
子に対して活性化を行った。

【０３０８】その後、真空装置２０５５内のベンゾニト
リルを排気した。最後に安定化工程として、約１．３３
±１０−４Ｐａの圧力で、１５０℃、１０時間のベーキ
ングを行った。

【０３０９】以上のように作製した電子源基板の３ｍｍ
上方に設置したアノード電極２０５４に高圧電源より１
０ｋＶの電圧を印加し、電子源基板上の素子を駆動し
た。ここで、用いたアノード電極は、透明電極を形成し
たガラス基板上に単色の蛍光膜及びメタルバックを全面
に設けたものを用いた。

【０３１０】フォーミング工程と同様に、図２５に示す
ように、Ｙ方向配線２０７３を共通電極２１４１に接続
し、Ｘ方向配線２０７２の内の一つに接続された素子に
電源２１４２によって、同時に電圧パルスを印加して、
素子の駆動を行った。電圧波形を図３６Ａに示す。図３
６Ａ中、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間
隔であり、本実施例ではＴ１を１６．７ｍｓｅｃ、Ｔ２
を１ｍｓｅｃとし、波高値は１５Ｖで行った。

【０３１１】この時、電子源基板の一部でＤＣ的な微少
発光がみられた。このような、微少発光は後の駆動中に
素子の劣化を伴う放電に至ることがあるため、コンディ
ショニング工程を再度行うこととした。

【０３１２】［第２のコンティショニング工程］ 本コンディショニング工程は、図２８及び図２９に示し
たような構成の電界印加装置により実施した。まず、電
子源基板２０７１に対して、上下記線の端部に厚さ５０
０ミクロン、幅５ｍｍのインジウムシート２０１４を圧
着し、すべての配線を共通にして接地し、メカニカルス
テージ２０１３上に固定した。高圧印加用電極２０１１
はＸ，Ｙ方向が共に１ｍｍのものを用いた。この時、電
子源基板と対向する面積は１×１０−６ｍ２である。高
圧印加用電極２０１１は５ＭΩの制限抵抗２０１２を介
して高圧電源に接続した。この後、メカニカルステージ
２０１３をＺ方向に移動し、高圧印加用電極２０１１と
の距離が２ｍｍとなるようにした。また、高圧電源２０
１５により、高圧印加用電極２０１１に１２ｋＶのＤＣ
電圧を印加した。

【０３１３】このとき、高圧印加用電極２０１１と電子
源基板２０７１とが形成するコンデンサに蓄えられたエ
ネルギーＥｃｏｎは３．２×１０−７Ｊである。これは
前述した導電性薄膜が放電時に破壊されるエネルギーＥ
ｔｈ以下である。

【０３１４】メカニカルステージ２０１３はＸ方向に１
０ｍｍ／ｍｉｎで移動し、高圧印加用電極２０１１は１
００ｍｍ／ｍｉｎでＹ方向に１０ｍｍの幅で繰り返し往
復移動させた。この時、前述した微少発光が観察された
領域が高圧印加用電極１１の下を通過するよう移動し
た。

【０３１５】高圧印加用電極２０１１と電子源基板２０
７１間に流れる電流を制限抵抗２０１２の両端の電圧で
測定した。本工程においては、電子源基板間に１０μＡ
以上流れる放電現象が１回観測された。

【０３１６】その後、高圧電源をＯＦＦにし、装置から
電子源基板２０７１を取り外し、インジウムシート２０
１４を電子癌基板７１から取り除いた。再び電子源基板
２０７１を図３７の装置内に設置し、本コンディショニ
ング工程前と同様の方法で、電子源基板上の素子を駆動
した。先ほど観測された微少発光は見られなくなってい
た。また、電子放出素子の放出電流に変化はなかった。

【０３１７】以上のように、フォーミング後の工程にお
いても電子源基板上の電子放出素子にダメージを与えず
コンディショニング工程を行うことができた。これによ
り、作製した電子源基板を効率よく提供できた。

【０３１８】（実施例３） 本実施例は、複数の高圧印加用電極を用いてコンディシ
ョニング工程を行った例である。電子源基板の構成、製
法はコンディショニング工程まで実施例１と同様の方法
で行った。コンディショニング工程で用いた高圧印加用
電極は実施例１で用いたものと同じ形状の電極を１０本
用いた。各電極は、ｘ方向に１０ｍｍ間隔で配置した。
各電極はそれぞれ制限抵抗（５ＭΩ）を通して高圧電源
に接続した他は、各高圧印加用電極に印加した電圧（１
０ｋＶ）、各高圧印加用電極と電子源基板の距離（２ｍ
ｍ）等、実施例１と同様の方法で行った。また、メカニ
カルステージの移動も実施例１と同様の方法で行った
が、電子源基板の任意の点が少なくともいずれかの高圧
印加用電極の下を通過するのに要した時間は約１０分で
あった。本工程においては、３回の放電が観測され実施
例１と同様の効果が得られた。

【０３１９】このように、複数の高圧印加用電極を用い
ることにより、コンディショニング工程を短時間で行う
ことができた。

【０３２０】（実施例４） 本実施例では、コンディショニング工程中に、電子源基
板と、該電子源基板と対向する電極の間に、前駆電流が
流れるように電圧を制御した。この手法により、瞬間的
に生じる放電を生じせめることなく、電圧印加を行うこ
とができた。

【０３２１】−第３の実施形態− 以下、本発明の好適な実施形態を、具体的なデータと共
に説明する。なお、以下の説明においては、製造中のリ
アプレートも、すなわち「電極が形成された基板」等
も、便宜上、全てリアプレートと総称する。

【０３２２】（実施形態１） 始めに、本発明の画像表示装置の製造方法の工程の流れ
を図４６を用いて簡単に説明する。まず、リアプレート
（電極が形成された基板）を真空チャンバーにセット
し、真空排気後、本発明の特徴である、リアプレートに
高電圧を印加する工程を行う（ステップＳ１０１）。こ
のリアプレートには素子電極、配線は形成されている
が、電子放出素子は未形成である。本例において、この
工程は、封着（パネル化）前プロセスにおいて、前処理
として陰極プレートに高圧を印加する工程であり、電子
ビーム源完成前の電極が形成されたリアプレート用基板
に対して行うものである。詳しくは後述する。この工程
は、真空中または気体中で行うことができる。

【０３２３】特に、この工程においては、電極が形成さ
れた基板は、対向する電極付きダミーフェースプレート
との間に高電圧を印加されることが好ましく、また、電
子放出素子への給電用配線を有し、その配線を一方の電
極として、ダミーフェースプレートをもう一方の電極と
して高電圧を印加することが好ましい。例えば、電極が
形成された基板は、複数の電子放出素子をマトリクス配
線するための給電用の複数の行方向配線と複数の列方向
配線を有し、行方向配線と列方向配線全てを共通とする
場合は、それを一方の電極、ダミーフェースプレートを
もう一方の電極として高電圧を印加する。この高電圧
は、低圧から徐々に昇圧していく直流、低圧から徐々に
昇圧していく交流、低圧から徐々に昇圧していくパルス
電圧等が用いられる。この工程について詳しくは後述す
る。

【０３２４】次に、前記リアプレートに電子放出素子を
形成する（ステップＳ１０２）。本例の電子放出素子と
しては、表面伝導型放出素子を用いた。詳しくは後述す
る。

【０３２５】次に、前記リアプレート、側壁、蛍光体を
含むフェースプレート、耐大気圧構造用のスペーサ等か
ら構成される気密容器を組み立てる（ステップＳ１０
３）。組み立て方法について詳しくは後述する。

【０３２６】次に、気密容器内部を排気管を通して１．
３×１０−４Ｐａ程度の真空に排気する（ステップＳ１
０４）。排気の方法について詳しくは後述する。続い
て、表面伝導型放出素子を動作させるために必要な電子
源プロセスを行う（ステップＳ１０５）。具体的には、
電子紋串部を形成するための通電フォーミング工程、電
子放出特性の改善のための通電活性化工程である。これ
らについても詳しくは後述する。最後に排気管を封じ切
る（ステップＳ１０６）。

【０３２７】本発明の特徴であるリアプレートに高電圧
を印加する工程の目的としては以下の２点があげられ
る。第１に、重大な欠陥晶をいち早く発見し、製品歩留
まりを向上させることである。従来の製法では、画像表
示と同等の高電圧を印加するのは、電子源プロセスを経
た最終段階であった。これに対し高電圧を印加する工程
をより前に持ってくることで、高電圧印加不可である欠
陥晶を発見し、その後のプロセスを中断することが可能
となる。高電圧印加不可とは、リアプレート上に、ごみ
付着や形状的欠陥等の理由で放電が連続的に頻発し、耐
圧向上がみられないような状態が考えられる。第２に、
いわゆるコンディショニング効果により、リアプレート
に起因する放電源を取り除き、絶縁耐圧、放電耐圧の向
上を図ることである。

【０３２８】図４７の模式図を用い、コンディショニン
グ効果について説明する。図４７において、横軸は放電
回数、縦軸はその時の放電電圧である。放電回数ととも
に放電電圧は上昇し、耐圧が向上していくことが分か
る。

【０３２９】このように放電を重ねることによって耐圧
が向上することを、一般にコンディショニング効果と呼
んでいる。コンディショニング効果をもたらす要因とし
ては、吸着ガスや付着物の除去、微小突起の平滑化によ
る電界放出電子電流の減少、熱融解による表面形状改善
等がいわれているが、詳細は現在も不明である。

【０３３０】また、真空放電の原因はほとんどが陰極側
にあるため、本例の画像形成装置において陰極となるリ
アプレートに対し、上記のように歩留まり向上とコンデ
ィショニングを目的として高電圧を印加する工程を行う
ことは、非常に効果的である。

【０３３１】表面伝導型放出素子を用いた画像形成装置
においても、このコンディショニング効果はみられる。
しかし前述したとおり、放電による表面伝導型放出素子
へのダメージが大きく、放電個所周辺の素子が著しく劣
化する問題のため、従来は実施することができなかっ
た。

【０３３２】一方、本発明によれば、コンディショニン
グ効果により放電耐圧を向上させ、かつ素子ダメージレ
スの、すなわち表示画像への影響が全く無い方法を提供
することができる。素子ダメージレスのコンディショニ
ングが実現できた理由は以下のように考えられる。すな
わち、高電圧を印加する工程では、表面伝導型放出素子
が未形成であり、コンディショニングに伴う放電による
損傷は一配線及び素子電極に限られる。その損傷が電気
的特性に影響を与えない程度であるため、その後形成さ
れる表面伝導型放出素子への影響は表れず、従って表示
画像への影響は全く無い。実際、発明者らがコンディシ
ョニング工程後のリアプレートを観察したところ、放電
個所近傍の配線及び素子電極に若干の変形もしくは欠け
が発生していたが、電気的特性欠陥（断線、ショート
等）は認められなかった。

【０３３３】以上のように本発明の最大の特徴は工程の
順序にある。真空容器を形成する前、すなわち電子源素
子形成前に、リアプレートに高電圧を印加し、電子源特
性に影響を与えること無しに画像形成装置の放電耐圧を
向上させることにある。

【０３３４】次に、本発明の特徴であるリアプレートに
高電圧を印加する工程について具体的に説明する。図４
８に本例の概略構成を示す。まず、リアプレート３０１
５、対向電極であるダミーのフェースプレート３１０
４、ギャップ保持用のダミー枠３３０５を図４８のよう
に治具３３０６にセットする。本例に用いたダミーフェ
ースプレート３３０４は、実際のフェースプレートと同
面積のガラス板（板厚６ｍｍ）に、表面画面と同じ大き
さのＩＴＯ透明電極３１０８を塗布したものであり、不
図示の高電圧印加用の取り出し配線が設けられている。

【０３３５】ダミー枠３３０５は、実際の画像形成装置
を組み立てる時の枠の位置に配置され、その厚みはリア
プレート３０１５とダミーフェースプレート３３０４間
のギャップを決定する（本例では２ｍｍ）。

【０３３６】リアプレート３０１５上の複数の行方向配
線３０１３及び複数の列方向配線３０１４は、金属製治
具３３０６の板ばね構造によって、真空チャンバー３３
０７を通しすべてＧＮＤ電位になっている。

【０３３７】この治具を真空チャンバー３３０７にセッ
トし、真空排気後、リアプレートに高電圧を印加する工
程を行う。このリアプレートには素子電極、配線は形成
されているが、電子放出素子は未形成である。素子電
極、配線、電子放出素子の形成方法は後述する。

【０３３８】本例においては、真空容器中は、１．３×
１０−５Ｐａ程度の真空に保たれる。高圧直流電源発生
装置３３０１は、電流制限抵抗３３０２、チャンバに取
り付けられた不図示の電流導入端子、ダミーフェースプ
レート３３０４上の不図示の高圧取り出し配線を介して
ＩＴＯ透明電極３３０８に接続される。

【０３３９】図４９は、時間に対する印加電圧と放電回
数を示す模式図である。印加電圧は直流電圧であり、図
のように４ｋＶ〜１２ｋＶまで５００Ｖ／５分の割合で
昇圧し、１２Ｖで、１５分間保持した。本例では一定レ
ートで昇圧したが、階段状に昇圧してもよい。

【０３４０】放電は４ｋＶを少し超えたところから観察
されはじめ、１０ｋＶ付近まで増加するが、その後減少
に転じ、１２ｋＶに保持すると、まもなく０になる。こ
れは、前述のコンディショニング効果によるものであ
る。

【０３４１】また上記電圧や昇圧レート、保持時間など
は、本発明の画像表示装置に好適な値であり、設計が変
われば条件を適宜変更するのが望ましい。但し、その場
合でも画像表示に必要な加速電圧以上の電圧において、
放電が観察されなくなって十分時間が経つまで保持する
ことが必要である。このような工程を経て製造された画
像表示装置により、放電がない良好な表示画像を得る事
ができた。

【０３４２】（１）画像表示装置の概要 次に、本発明を適用した画像表示装置の表示パネルの構
成と製造方法について、具体的な例を示して説明する。

【０３４３】図５１は、実施形態に用いた表示パネルの
斜視図であり、内部構造を示すためにパネルの一部を切
り欠いて示している。図中、３０１５はリアプレート、
３０１６は側壁、３０１７はフェースプレートであり、
３０１５〜３０１７により表示パネルの内部を真空に維
持するための気密容器を組み立てるにあたっては、各部
材の接合部に十分な強度と気密性を保持させるため封着
する必要があるが、たとえばフリットガラスを接合部に
塗布し、大気中あるいは窒素雰囲気中で、４００〜５０
０℃で１０分以上焼成することにより封着を達成した。
気密容器内部を真空に排気する方法については後述す
る。また、前記気密容器の内部は１．３×１０−４Ｐａ
程度の真空に保持されるので、大気圧や不意の衝撃など
による気密容器の破壊を防止する目的で、耐大気圧構造
体として、スペーサ３０２０が設けられている。

【０３４４】スペーサ３０２０としては、基板３０１１
上の行方向配線３０１３及び列方向配線３０１４とフェ
ースプレート３０１７内面のメタルバック３０１９との
間に印加される高電圧に耐えるだけの絶縁性を有する必
要がある。また場合によってはスペーサ３０２０の表面
への帯電を防止する目的で、真空露出部分に半導電性膜
を設けてもよい。

【０３４５】ここで説明される態様においては、スペー
サ３０２０の形状は薄板状とし、行方向配線３０１３に
平行に配置され、たとえばフリットガラスを接合部に塗
布し、大気中あるいは窒素雰囲気中で４００〜５００℃
で１０分以上焼成することにより固定した。

【０３４６】リアプレート３０１５には、基板３０１１
が固定されているが、該基板上には冷陰極素子３０１２
がＮ×Ｍ個形成されている（Ｎ，Ｍは、２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装占いにおいては、Ｎ＝３０００，Ｍ＝１０００以
上の数を設定することが望ましい。）。前記Ｎ×Ｍ個の
冷陰極素子は、Ｍ本の行方向配線３０１３とＮ本の列方
向配線３０１４により単純マトリクス配線されている。
３０１１〜３０１４によって構成される部分をマルチ電
子ビーム源と呼ぶ。次に、冷陰極素子として表面伝導型
放出素子（後述）を基板上に配列して単純マトリクス配
線したマルチ電子ビーム源の構造について述べる。

【０３４７】図５２に示すのは、図５１の表示パネルに
用いたマルチ電子ビーム源の平面図である。基板３０１
１上には、後述の図５５で示すものと同様な表面伝導型
放出素子が配列され、これらの素子は行方向配線３０１
３と列方向配線３０１４により単純マトリクス状に配線
されている。行方向配線３０１３と列方向配線３０１４
の交差する部分には、電極間に絶縁層（不図示）が形成
されており、電気的な絶縁が保たれている。

【０３４８】図５２のＢ−Ｂ’に沿った断面を、図５３
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線電極３０１３、列方向配線電
極３０１４、電極間絶縁層（不図示）、及び表面伝導型
放出素子の素子電極と導電性薄膜を形成した後、行方向
配線電極３０１３及び列方向配線電極３０１４を介して
各素子に給電して通電フォーミング処理と通電活性化処
理を行うことにより製造した。

【０３４９】本例においては、気密容器のリアプレート
３０１５にマルチ電子ビーム源の基板３０１１を固定す
る構成としたが、マルチ電子ビーム源の基板３０１１が
十分な強度を有するものである場合には、気密容器のリ
アプレートとしてマルチ電子ビーム源の基板３０１１自
体を用いてもよい。また、フェースプレート３０１７の
下面には、蛍光膜３０１８が形成されている。

【０３５０】本例はカラー表示装置であるため、蛍光膜
３０１８の部分にはＣＲＴの分野で用いられる赤、緑、
青、の３原色の蛍光体が塗り分けられている。各色の蛍
光体は、たとえば図６１Ａに示すようにストライプ状に
塗り分けられ、蛍光体のストライプの間には黒色の導電
体３０１０が設けてある。黒色の導電体３０１０を設け
る目的は、電子ビームの照射位置に多少のずれがあって
も表示色にずれが生じないようにする事や、外光の反射
を防止して表示コントラストの低下を防ぐ事、電子ビー
ムによる蛍光膜のチャージアップを防止する事などであ
る。黒色の導電体３０１０には、黒鉛を主成分として用
いたが、上記の目的に適するものであればこれ以外の材
料を用いても良い。

【０３５１】また、３原色の蛍光体の塗り分け方は前記
図６１Ａに示したストライプ状の配列に限られるもので
はなく、たとえば図６１Ｂに示すようなデルタ状配列
や、それ以外の配列（たとえば図６１Ｃ）であってもよ
い。なお、モノクロームの表示パネルを作製する場合に
は、単色の蛍光体材料を蛍光膜３０１８に用いればよ
く、また黒色導電材料は必ずしも用いなくともよい。

【０３５２】また、蛍光膜３０１８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック３０１９
を設けてある。メタルバック３０１９を設けた目的は、
蛍光膜３０１８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜３０１
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜３０１８を励起し
た電子の導電路として作用させる事などである。メタル
バック３０１９は、蛍光膜３０１８をフェースプレート
基板３０１７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜３０１８に低電圧用の蛍光体材料を用いた
場合には、メタルバック３０１９は用いない。

【０３５３】また、本例では用いなかったが、加速電圧
の印加用や蛍光膜の導電性向上を目的として、フェース
プレート基板３０１７と蛍光膜３０１８との間に、たと
えばＩＴＯを材料とする透明電極を設けてもよい。

【０３５４】また、Ｄｘ１〜Ｄｘｍ及びＤｙ１〜Ｄｙｎ
及びＨｖは、当該表示パネルと不図示の気回路とを電気
的に接続するために設けた気密構造の電気接続用端子で
ある。Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行方向配
線３０１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビーム源の
列方向配線３０１４と、Ｈｖはフェースプレートのメタ
ルバック３０１９と電気的に接続している。

【０３５５】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ボ
ンブとを接続し、気密容器内を１．３×１０−５Ｐａ程
度の真空度まで排気する。その後、排気管を射止する
が、気密容器内の真空度を維持するために、封止の直前
あるいは射止後に気密容器内の所定の位置にゲッター膜
（不図示）を形成する。ゲッター膜とは、たとえばＢａ
を主成分とするゲッター材料をヒーターもしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により気密容器内は１．３×１０−３Ｐ
ａ〜１．３×１０−５Ｐａの真空度に維持される。

【０３５６】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Ｄｘ１ないしＤｘｍ，Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子３０１２に電圧を印加する
と、各冷陰極素子３０１２から電子が放出される。それ
と同時にメタルバック３０１９に容器外端子Ｈｖを通じ
て数百（Ｖ）ないし数（ｋＶ）の高圧を印加して、上記
放出された電子を加速し、フェースプレート３０１７の
内面に衝突させる。これにより、蛍光膜３０１８をなす
各色の蛍光体が励起されて発光し、画像が表示される。

【０３５７】通常、冷陰極素子である本発明の表面伝導
型放出素子への３０１２への印加電圧は１２〜１６Ｖ程
度、メタルバック３０１９と冷陰極素子３０１２との距
離ｄは０．１ｍｍから８ｍｍ程度、メタルバック３０１
９と冷陰極素子３０１２間の電圧０．１ｋＶから１０ｋ
Ｖ程度である。

【０３５８】以上、本発明の実施形態の表示パネルの基
本構成と製法、及び画像表示装置の概要を説明した。

【０３５９】（２）マルチ電子ビーム源の製造方法 次に、前記例の表示パネルに用いたマルチ電子ビーム源
の製造方法について説明する。本発明の画像表示装置に
用いるマルチ電子ビーム源は、冷陰極素子を単純マトリ
クス配線した電子源であれば、冷陰極素子の材料や形状
あるいは製法に制限はない。したがって、たとえば表面
伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰
極素子を用いることができる。

【０３６０】但し、表示画面が大きくてしかも安価な表
示装置が求められる状況のもとでは、これらの冷陰極素
子の中でも表面伝導型放出素子が特に好ましい。すなわ
ち、ＦＥ型ではエミッタコーンとゲート電極の相対位置
や形状が電子放出特性を大きく左右するため、極めて高
精度の製造技術を必要とするが、これは大面積化や製造
コストの低減を達成するには不利な要因となる。また、
ＭＩＭ型では、絶縁層と上電極の膜厚を薄くしてしかも
均一にする必要があるが、これも大面積化や製造コスト
の低減を達成するには不利な要因となる。その点、表面
伝導型放出素子は、比較的製造方法が単純なため、大面
積化や製造コストの低減が容易である。

【０３６１】また、本発明者らは、表面伝導型放出素子
の中でも、電子放出部もしくはその、周辺部を微粒子膜
から形成したものがとりわけ電子放出特性に優れ、しか
も製造が容易に行えることを見出している。したがっ
て、高輝度で大画面の画像表示装置のマルチ電子ビーム
源に用いるには、最も好適であると言える。そこで、上
記例の表示パネルにおいては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法及び特性を説明し、その後で多数の
素子を単純マトリクス配線したマルチ電子ビーム源の構
造について述べる。

【０３６２】（表面伝導型放出素子の好適な素子構成と
製法） 電子放出部もしくはその周辺部を微粒子膜から形成する
表面伝導型放出素子の代表的な構成には、平面型と垂直
型の２種類があげられる。

【０３６３】（平面型の表面伝導型放出素子） まず最初に、平面型の表面伝導型放出素子の素子構成と
製法について説明する。図５５に示すのは、平面型の表
面伝導型放出素子の構成を説明するための平面図（５５
Ａ））及び断面図（５５Ｂ）である。図中、３１０１は
基板、３１０２と３１０３は素子電極、３１０４は導電
性薄膜、３１０５は通電フォーミング処理により形成し
た電子放出部、３１１３は通電活性化処理により形成し
た薄膜である。

【０３６４】基板３１０１としては、たとえば、石英ガ
ラスや音板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ２を材料とする絶縁層
を積層した基板などを用いることができる。

【０３６５】また、基板３１０１上に基板面と平行に対
向して設けられた素子電極３１０２と３１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ２Ｏ３−ＳｎＯ２をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。

【０３６６】素子電極３１０２と３１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数十ｎｍから数百μｍ
の範囲から適当な数値を選んで設計されるが、なかでも
表示装置に応用するために好ましいのは数μｍ〜数十μ
ｍの範囲である。

【０３６７】また、素子電極の厚さｄについては、通常
は数十ｎｍから数μｍの範囲から適当な数値が選ばれ
る。また、導電性薄膜３１０４の部分には、微粒子膜を
用いる。ここで述べた微粒子膜とは、構成要素として多
数の微粒子を含んだ膜（島状の集合体も含む）のことを
指す。微粒子膜を微視的に調べれば、通常は、個々の微
粒子が離間して配置された構造か、あるいは微粒子が互
いに隣接した構造か、あるいは微粒子が互いに重なり合
った構造が観測される。

【０３６８】微粒子膜に用いた微粒子の粒径は、数ｎｍ
〜数百ｎｍの範囲に含まれるものであるが、なかでも好
ましいのは１ｎｍ〜２０ｎｍの範囲のものである。ま
た、微粒子膜の膜厚は、以下に述べるような諸条件を考
慮して適宜設定される。すなわち、素子電極３１０２あ
るいは３１０３と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、などである。具体的には、数ｎｍ
数百ｎｍの範囲のなかで設定するが、なかでも好ましい
のは１ｎｍ〜５０ｎｍの間である。

【０３６９】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ、などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ２ ，Ｉｎ２ Ｏ３ ，ＰｂＯ，Ｓｂ２ Ｏ３ な
どをはじめとする酸化物や、ＨｆＢ２，ＺｒＢ２，Ｌａ
Ｂ６，ＣｅＢ６，ＹＢ４，ＧｄＢ４などをはじめとする
ホウ化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，Ｓｉ
Ｃ，ＷＣなどをはじめとする炭化物や、ＴｉＮ，Ｚｒ
Ｎ，ＨｆＮなどをはじめとする窒化物や、Ｓｉ，Ｇｅな
どをはじめとする半導体や、カーボンなどが挙げられ、
これらの中から適宜選択される。

【０３７０】以上述べたように、導電性薄膜３１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０３〜１０７Ω／□の範囲に含まれるよう設定した。
なお、導電性薄膜３１０４と素子電極３１０２及び３１
０３とは、電気的に良好に接続されるのが望ましいた
め、互いの一部が重なりあうような構造をとっている。
その重なり方は、図５５の例においては、下から、基
板、素子電極、導電性薄膜の順序で積層したが、場合に
よっては下から基板、導電性薄膜、素子電極、の順序で
積層してもさしつかえない。

【０３７１】また、電子放出部３１０５は、導電性薄膜
３１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜３１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数ｎｍ〜数十ｎｍの粒径の微粒子を配置する場
合がある。なお、実際の電子放出部の位置や形状を精密
かつ正確に図示するのは困難なため、図５５においては
模式的に示した。

【０３７２】また、薄膜３１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部３１０５及びその近
傍を被覆している。薄膜３１１３は、通電フォーミング
処理後に、後述する通電活性化の処理を行うことにより
形成する。薄膜３１１３は、単結晶グラファイト、多結
晶グラファイト、非晶質カーボンのいずれか、もしくは
その混合物であり、膜厚は５０ｎｍ以下とするが、３０
ｎｍ以下とするのがさらに好ましい。

【０３７３】なお、実際の薄膜３１１３の位置や形状を
精密に図示するのは困難なため、図５５においては模式
的に示した。また、図５５Ａにおいては、薄膜３１１３
の一部を除去した素子を図示した。

【０３７４】以上、好ましい素子の基本構成を述べた
が、本例においては以下のような素子を用いた。すなわ
ち、基板３１０１には背板ガラスを用い、素子電極３１
０２と３１０３にはＮｉ薄膜を用いた。素子電極の厚さ
ｄは１００ｎｍ、電極間隔Ｌは２μｍとした。微粒子膜
の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜
の厚さは約１０ｎｍ、幅Ｗは１００μｍとした。

【０３７５】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図５４Ａ〜図５４Ｄは、
表面伝導型放出素子の製造工程を説明するための断面図
で、各部材の表記は前記図１０と同一である。

【０３７６】１）まず、図５４Ａに示すように、基板３
１０１上に素子電極３１０２及び３１０３を形成する。
形成するにあたっては、あらかじめ基板３１０１を洗
剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の
材料を堆積させる（堆積する方法としては、たとえば、
蒸着法やスパッタ法などの真空威膜技術を用いればよ
い。）。その後、堆積した電極材料を、フォトリソグラ
フィー、エッチング技術を用いてパターニングし、図５
４Ａに示した一対の素子電極３１０２，３１０３を形成
する。

【０３７７】２）次に、図５４Ｂに示すように、導電性
薄膜３１０４を形成する。形成するにあたっては、まず
図５４Ａの基板に有機金属溶液を塗布して乾燥し、加熱
焼成処理して微粒子膜を成膜した後、フォトリソグラフ
ィー、エッチングにより所定の形状にパターニングす
る。ここで、有機金属溶液とは、導電性薄膜に用いる微
粒子の材料を主要元素とする有機金属化合物の溶液であ
る（具体的には、本例では主要元素としてＰｄを用い
た。また、本例では塗布方法として、ディッピング法を
用いたが、それ以外のたとえばスピンナー法やスプレー
法を用いてもよい。）。

【０３７８】また、微粒子膜で作られる導電性薄膜の成
腹方法としては、本例で用いた有機金属溶液の塗布によ
る方法以外の、たとえば真空蒸着法やスパッタ法、ある
いは化学的気相堆積法などを用いる場合もある。

【０３７９】３）次に、図５４Ｃに示すように、フォー
ミング用電源３１１０から素子電極２１０２と３１０３
の間に適宜の電圧を印加し、通電フォーミング処理を行
って、電子放出部３１０５を形成する。

【０３８０】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜３１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部３１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部３１０５が形成される前と比較する
と、形成された後は素子電極３１０２と３１０３の間で
計測される電気抵抗は大幅に増加する。

【０３８１】通電方法をより詳しく説明するために、図
５６に、フォーミング用電源３１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本例の場合には同図に示したようにパルス幅Ｔ１
の三角波パルスをパルス間隔Ｔ２で連続的に印加した。
その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧
した。また、電子放出部３１０５の形成状況をモニター
するためのモニターパルスＰｍを適宜の間隔で三角波パ
ルスの間に挿入し、その際に流れる電流を電流計３１１
１で計測した。本例においては、たとえば１．３×１０
−３Ｐａ程度の真空雰囲気下において、たとえばパルス
幅Ｔ１を１ｍｓｅｃ、パルス間隔丁２を１０ｍｓｅｃと
し、波高値Ｖｐｆを１パルス毎に０．１Ｖずつ昇圧し
た。そして、三角波を５パルス印加するたびに１回の割
りで、モニターパルスＰｍを挿入した。フォーミング処
理に悪影響を及ぼすことがないように、モニターパルス
の電圧Ｖｐｍは０．１Ｖに設定した。そして、素子電極
３１０２と３１０３の間の電気抵抗が１×１０６Ωにな
った段階、すなわちモニターパルス印加時に電流計３１
１１で計測される電流が１×１０−７Ａ以下になった段
階で、フォーミング処理にかかわる通電を終了した。

【０３８２】なお、上記の方法は、本例の表面伝導型放
出素子に関する好ましい方法であり、たとえば微粒子膜
の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型
放出素子の設計を変更した場合には、それに応じて通電
の条件を適宜変更するのが望ましい。

【０３８３】４）次に、図５４Ｄに示すように、活性化
用電源３１１２から素子電極３１０２と３１０３の間に
適宜の電圧を印加し、通電活性化処理を行って、電子放
出特性の改善を行う。通電活性化処理とは、前記通電フ
ォーミング処理により形成された電子放出部３１０５に
適宜の条件で通電を行って、その近傍に炭素もしくは炭
素化合物を堆積せしめる処理のことである（図において
は、炭素もしくは炭素化合物よりなる堆積物を部材３１
１３として模式的に示した。）。なお、通電活性化処理
を行うことにより、行う前と比較して、同じ印加電圧に
おける放出電流を典型的には１００倍以上に増加させる
ことができる。

【０３８４】具体的には、１．３×１０−２〜１．３×
１０−３Ｐａの範囲内の真空雰囲気中で、電圧パルスを
定期的に印加することにより、真空雰囲気中に存在する
有機化合物を起源とする炭素もしくは炭素化合物を堆積
させる。堆積物３１１３は、単結晶グラファイト、多結
晶グラファイト、非晶質カーボン、のいずれか、もしく
はその混合物であり、膜厚は５０ｎｍ以下、より好まし
くは３０以下である。

【０３８５】通電方法をより詳しく説明するために、図
５７Ａに、活性化用電源３１１２から印加する適宜の電
圧波形の一例を示す。本例においては、一定電圧の矩形
波を定期的に印加して通電活性化処理を行ったが、具体
的には、矩形波の電圧Ｖａｃは１４Ｖ、パルス幅Ｔ３は
１ｍｓｅｃ、パルス間隔Ｔ４は１０ｍｓｅｃとした。な
お、上述の通電条件は、本例の表面伝導型放出素子に関
する好ましい条件であり、表面伝導型放出素子の設計を
変更した場合には、それに応じて条件を適宜変更するの
が望ましい。

【０３８６】図５４Ｄに示す３１１４は該表面伝導型放
出素子から放出される放出電流Ｉｅを捕捉するためのア
ノード電極で、直流高電圧電源３１１５及び電流計３１
１６が接続されている（なお、基板３１０１を、表示パ
ネルの中に組み込んでから活性化処理を行う場合には、
表示パネルの蛍光面をアノード電極３１１４として用い
る。）。活性化用電源３１１２から電圧を印加する間、
電流計３１１６で放出電流Ｉｅを計測して通電活性化処
理の進行状況をモニターし、活性化用電源３１１２の動
作を制御する。電流計３１１６で計測された放出電流Ｉ
ｅの一例を図５７Ｂに示すが、活性化電源３１１２から
パルス電圧を印加しはじめると、時間の経過とともに放
出電流Ｉｅは増加するが、やがて飽和してほとんど増加
しなくなる。このように、放出電流Ｉｅがほぼ飽和した
時点で活性化用電源３１１２からの電圧印加を停止し、
通電活性化処理を終了する。

【０３８７】なお、上述の通電条件は、本例の表面伝導
型放出素子に関する好ましい条件であり、表面伝導型放
出素子の設計を変更した場合には、それに応じて条件を
適宜変更するのが望ましい。以上のようにして、図５４
Ｅに示す平面型の表面伝導型放出素子を製造した。

【０３８８】（垂直型の表面伝導型放出素子） 次に、電子放出部もしくはその周辺を微粒子膜から形成
した表面伝導型放出素子のもうひとつの代表的な構成、
すなわち垂直塑の表面伝導型放出素子の構成について説
明する。

【０３８９】図５８は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の３２０１は基板、３
２０２と３２０３は素子電極、３２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、３２０５
は通電フォーミング処理により形成した電子放出部、３
２１３は通電活性化処理により形成した薄膜である。

【０３９０】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（３２０２）が段差形成部材
３２０６上に設けられており、導電性薄膜３２０４が段
差形成部材３２０６の側面を被覆している点にある。し
たがって、図５５の平面型における素子電極間隔Ｌは、
垂直型においては段差形成部材１２０６の段差高Ｌｓと
して設定される。なお、基板３２０１、素子電極３２０
２及び３２０３、微粒子膜を用いた導電性薄膜３２０４
については、前記平面型の説明中に列挙した材料を同様
に用いることが可能である。また、段差形成部材３２０
６には、たとえばＳｉＯ２のような電気的に絶縁性の材
料を用いる。

【０３９１】次に、垂直型の表面伝導型放出素子の製法
について説明する。図５９Ａ〜図５９Ｆは、製造工程を
説明するための断面図で、各部材の表記は図５５と同一
である。

【０３９２】１）まず、図５９Ａに示すように、基板３
２０１上に素子電極３２０３を形成する。 ２）次に、図５９Ｂに示すように、段差形成部材を形成
するための絶縁層を積層する。絶縁層は、たとえばＳｉ
Ｏ２ をスパッタ法で積層すればよいが、たとえば真空
蒸着法や印刷法などの他の成腹方法を用いてもよい。 ３）次に、図５９Ｃに示すように、絶縁層の上に素子電
極３２０２を形成する。 ４）次に、図５９Ｄに示すように、絶縁層の一部を、た
とえばエッチング法を用いて除去し、素子電極３２０３
を露出させる。 ５）次に、図５９Ｅに示すように、微粒子膜を用いた導
電性薄膜３２０４を形成する。形成するには、前記平面
型の場合と同じく、たとえば塗布法などの成膜技術を用
いればよい。 ６）次に、前記平面型の場合と同じく、通電フォーミン
グ処理を行い、電子放出部を形成する（図５４Ｃを用い
て説明した平面型の通電フォーミング処理と同様の処理
を行えばよい。）。 ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図５４Ｄを用いて説明した平面型の通電活
性化処理と同様の処理を行えばよい。） 以上のようにして、図５９Ｆに示す垂直型の表面伝導型
放出素子を製造した。

【０３９３】（表示装置に用いた表面伝導型放出素子の
特性） 以上、平面型と垂直型の表面伝導型放出素子について素
子構成と製法を説明したが、次に、表示装置に用いた素
子の特性について述べる。

【０３９４】図６０に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、及び（素子
電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を
示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、２本のグ
ラフは各々任意単位で図示した。

【０３９５】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。第一に、
ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさ
の電圧を素子に印加すると急激に放出電流Ｉｅが増加す
るが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉ
ｅはほとんど検出されない。すなわち、放出電流Ｉｅに
関して、明確な閾値電圧Ｖｔｈを持った非線形素子であ
る。第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに
依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大き
さを制御できる。第三に、素子に印加する電圧Ｖｆに対
して素子から放出される電流Ｉｅの応答速度が速いた
め、電圧Ｖｆを印加する時間の長さによって素子から放
出される電子の電荷量を制御できる。

【０３９６】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。

【０３９７】すなわち、駆動中の素子には所望の発光輝
度に応じて閾値電圧Ｖｔｈ以上の電圧を適宜印加し、非
選択状態の素子には閾値電圧Ｖｔｈ未満の電圧を印加す
る。駆動する素子を順次切り替えてゆくことにより、表
示画面を順次走査して表示を行うことが可能である。ま
た、第二の特性がまたは第三の特性を利用することによ
り、発光輝度を制御することができるため、階調表示を
行うことが可能である。

【０３９８】（実施形態２） 本実施形態２が実施形態１と異なる点は、印加波形に交
流を用いる点である。本例では、６０Ｈｚのサイン波高
電圧を、片側ピーク値が図４９と同様になるように徐々
に昇圧させて印加した。交流にすることで、リアプレー
トに正負両極性の電位を与えることができ、また１サイ
クル毎に昇圧工程を経ることで、より効果的にコンディ
ショニング効果を得ることが可能となる。

【０３９９】本例では印加波形に交流を用いたが、正負
両極の直流を交互に、あるいは２度に分けて印加しても
よい。また、印加波形にパルス電圧、より好ましくはイ
ンパルス電圧を用いてもよい。この場合、表面伝導型放
出素子への放電の際のダメージをより小さくできる効果
がある。このようにして製造された画像表示装置によ
り、放電がない良好な表示画像を得る事ができた。

【０４００】（実施形態３） 本実施形態３が実施形態１と異なる点は、高電圧を印加
する際の雰囲気である。実施形態１では真空雰囲気中で
行ったが、本例では、窒素雰囲気中で行う。具体的には
真空装置内を排気後、乾燥窒素ガスを約４００Ｐａの圧
力になるように導入する。その後、高電圧を印加する工
程に移る。

【０４０１】図５０は、時間に対する印加電圧と放電回
数を示す模式図である。印加電圧は、図のように１００
Ｖから３００Ｖまで５０Ｖ／２０分の割合で昇圧し、３
００Ｖで、１５分間保持した。本例では一定レートで昇
圧したが、階段状に昇圧してもよい。放電は１５０Ｖを
少し超えたところから観察されはじめ、２５０Ｖ付近ま
で増加するが、徐々に減少に転じ３００Ｖに保持する
と、まもなく０になる。

【０４０２】このように真空雰囲気中で高圧印加した場
合と比べ、窒素導入雰囲気中では、非常に低い電圧から
放電がはじまることが分かる。また本例の窒素雰囲気中
３００Ｖまでの高圧印加によって、真空雰囲気中１０ｋ
Ｖの場合とほぼ同様のコンディショニング効果が得られ
ることを、実験的に確かめている。このように本例によ
れば、より素子ダメージを少なく、装置も小型化を図る
ことができる。

【０４０３】導入ガスとしては、窒素の他、ヘリウム、
ネオン、アルゴン、水素、酸素、二酸化炭素、空気など
から適宜選択されうる。また上記圧力は、本発明の画像
表示装置に好適な値であり、設計が変われば適宜変更す
るのが望ましい。好ましくは、数十Ｐａから数千Ｐａの
圧力である。印加電圧は、実施形態１と同様直流を用い
たが、実施形態２のように交流、パルス等でもよい。こ
のようにして製造された画像表示装置は、放電がない良
好な表示画像を得る事ができた。

【０４０４】−第４の実施形態− （実施形態１） 以下、本発明の画像表示装置について、詳細に説明す
る。始めに、本発明の画像表示装置の製造方法の工程の
流れを図６２を用いて簡単に説明する。

【０４０５】まず、電子源を含むリアプレート、側壁、
蛍光体を含むフエースフレート、スペーサ等から構成さ
れる気密容器を組立てる（ステップＳ１０１）。組立て
方法について詳しくは後述する。また本発明の電子源と
しては、表面伝導型放出素子を用いた。詳しくは後述す
る。

【０４０６】次に、気密容器内部を排気管を通して１．
３×１０−４Ｐａ程度の真空に排気する（ステップＳ１
０２）、排気の方法について詳しくは後述する。次に、
１２０℃のベーキングを行い（ステップＳ１０３）、そ
の後本発明の特徴であるフェースプレートとリアプレー
トの間に高電圧を印加する工程を行う（ステップＳ１０
４）。

【０４０７】続いて、表面伝導型放出素子を動作させる
ために必要な電子源プロセスを行う。具体的には、電子
放出部を形成するための通電フォーミング工程（ステッ
プＳ１０５）、電子放出特性の改善のための通電活性化
工程（ステップＳ１０６）である。これらについても詳
しくは後述する。最後に排気管を封じ切る（ステップＳ
１０７）。

【０４０８】この本発明の特徴であるフェースプレート
とリアプレートの間に高電圧を印加する工程（ステップ
Ｓ１０４）の目的としては以下の２点があげられる。第
１に、重大な欠陥晶をいち早く発見し、製品歩留まりを
向上させることである。従来の製法では、画像表示と同
等の高電圧を印加するのは、電子源プロセスを経た最終
段階であった。これに対し高電圧を印加する工程をより
前に持ってくることで、高電圧印加不可である欠陥品を
発見し、その後のプロセスを中断することが可能とな
る。高電圧印加不可とは、ごみ付着等の理由でフェース
プレートとリアプレートの間の低抵抗化が起きたり、形
状的欠陥等で放電が連続的に頻発するような状態が考え
られる。第２に、いわゆるコンディショニング効果によ
り、フェースプレートとリアプレートの間の絶縁耐圧、
放電耐圧の向上を図ることである。

【０４０９】図６３の模式図を用い、コンディショニン
グ効果について説明する。図６３において、横軸は放電
回数、縦軸はその時の放電電圧である。放電回数ととも
に放電電圧は上昇し、耐圧が向上していくことが分か
る。

【０４１０】このように放電を重ねることによって耐圧
が向上することを、一般にコンディショニング効果と呼
んでいる。コンディショニング効果をもたらす要因とし
ては、吸着ガスや付着物の除去、微小突起の平滑化によ
る電界放出電子電流の減少、熱融解による表面形状改善
等がいわれているが、詳細は現在も不明である。

【０４１１】表面伝導型放出素子を用いた画像形成装置
においても、このコンディショニング効果はみられる。
しかし前述したとおり、放電による表面伝導型放出素子
へのダメージが大きく、放電個所周辺の素子が著しく劣
化する問題のため、従来は実施することができなかっ
た。

【０４１２】本実施形態によれば、フェースプレートと
リアプレートの間に高電圧を印加して放電を起こし、コ
ンディショニング効果により放電耐圧を向上させ、かつ
表面伝導型放出素子へのダメージが無い（表示画像への
影響が全く無い）方法を提供することができる。

【０４１３】本実施形態において、素子ダメージレスの
コンディショニングが実現できた理由として、以下の２
つが考えられる。一つは、高電圧を印加する工程が後述
する通電フォーミング工程の前に行われるため、表面伝
導型放出素子の電極間抵抗が低い状態でコンディショニ
ングが行われ、従って、放電電荷がＧＮＤへ逃げやすい
こと、すなわち、放電により表面伝導型放出素子に異常
電圧がかかりにくいことがあげられる。もう一つは、高
電圧を印加する工程が後述する通電フォーミング工程や
通電活性化工程の前に行われるため、素子表面伝導型放
出素子が未形成の状態でコンディショニングが行われ、
従って、放電により多少表面伝導型放出素子部が損傷を
受けても、活性化工程で修復されていることである。

【０４１４】以上のように本発明の最大の特徴は、工程
の順序にある。すなわち、電子源プロセス前（電子源素
子完全形成前）に、高電圧を印加し、電子源特性に影響
を与えること無しに放電耐圧を向上させることにある。

【０４１５】次に、本発明の特徴であるフェースプレー
トとリアプレートの間に高電圧を印加する工程について
具体的に説明する。本実施形態においては、高電圧印加
に先立ち、排気後、１２０℃程度で約２時間ベーキング
を行う。これは、表面吸着ガス除去や、真空度向上の目
的で行われ、コンディショニングをより効果的に、短時
間でできるようにする効果がある。真空容器中は、１．
３×１０−５Ｐａ程度の真空に保たれる。

【０４１６】図６４は、本実施形態の概略構成を示した
ブロック図である。高圧直流電源発生装置４４０１は、
フェースプレート４０１７との間に電流制限抵抗４４０
２を介して接続され、フェースプレート４０１７には直
流電圧が印加される。実際にはフェースプレート４０１
７上の不図示のメタルバックに印加される。

【０４１７】図６８に示すように、各表面伝導型放出索
子４０１２は、リアプレート４０１５上の行方向配線４
０１３及び列方向配線４０１４によってマトリクス配線
されており、図６４のように行方向配線４０１３及び列
方向配線４０１４をＧＮＤ電位とする。

【０４１８】図６５は、時間に対する印加電圧と放電回
数を示す模式図である。印加電圧は、図のように４ｋＶ
から１０ｋＶまで５００Ｖ／５分の割合で昇圧し、１０
ｋＶで、１５分間保持した。本実施形態では一定レート
で昇圧したが、階段状に昇圧してもよい。

【０４１９】放電は４ｋＶを少し超えたところから観察
されはじめ、１０ｋＶ付近まで増加するが、１０ｋＶに
保持すると減少に転じ、まもなく０になる。これは、前
述のコンディショニング効果によるものである。また観
察される放電は、スペーサ表面や、側壁表面での沿面放
電及び電子源や行方向配線、列方向配線等を含む、リア
プレートとフェースプレート間での真空放電の両方であ
る。なおスペーサについては詳細に後述する。

【０４２０】また、上記電圧や昇圧レート、保持時間な
どは、本発明の画像表示装置に好適な値であり、設計が
変われば条件を適宜変更するのが望ましい。但し、その
場合でも画像表示に必要な加速電圧以上の電圧におい
て、放電が観察されなくなって十分時間が経過するまで
保持することが必要である。このようにして製造された
画像表示装置により、放電がない良好な表示画像を得る
ことができた。

【０４２１】（１）画像表示装置概要 次に、本発明を適用した画像表示装置の表示パネルの構
成と製造法について、具体的な例を示して説明する。

【０４２２】図６８は、実施形態に用いた表示パネルの
斜視図であり、内部構造を示すためにパネルの一部を切
り欠いて示している。図中、４０１５はリアプレート、
４０１６は側壁、４０１７はフェースプレートであり、
４０１５〜４０１７により表示パネルの内部を真空に維
持するための気密容器を形成している。気密容器を組み
立てるにあたっては、各部材の接合部に十分な強度と気
密性を保持させるため封着する必要があるが、たとえば
フリットガラスを接合部に塗布し、大気中あるいは窒素
雰囲気中で、４００〜５００℃で１０分以上焼成するこ
とにより封着を達成した。気密容器内部を真空に排気す
る方法については後述する。また、上記気密容器の内部
は１．３×１０−４Ｐａ程度の真空に保持されるので、
大気圧や不意の衝撃などによる気密容器の破壊を防止す
る目的で、耐大気圧構造体として、スペーサ１０２０が
設けられている。

【０４２３】リアプレート４０１５には、基板４０１１
が固定されているが、４０１１基板上には冷陰極素子４
０１２がＮ×Ｍ個形成されている（Ｎ，Ｍは２以上の正
の整数であり、目的とする表示画素数に応じて適宜設定
される。たとえば、高品位テレビジョンの表示を目的と
した表示装置においては、Ｎ＝３０００，Ｍ＝１０００
以上の数を設定することが望ましい。）。Ｎ×Ｍ個の冷
陰極素子は、Ｍ本の行方向配線４０１３とＮ本の列方向
配線４０１４により単純マトリクス配線されている。前
記の４０１１〜４０１４によって構成される部分をマル
チ電子ビーム源と呼ぶ。

【０４２４】次に、冷陰極素子として表面伝導型放出素
子（後述）を基板上に配列して単純マトリクス配線した
マルチ電子ビーム源の構造について述べる。図６９に示
すのは、図６８の表示パネルに用いたマルチ電子ビーム
源の平面図である。基板４０１１上には、後述の図７２
で示すものと同様な表面伝導型放出索子が配列され、こ
れらの素子は行方向配線４０１３と列方向配線４０１４
により単純マトリクス状に配線されている。行方向配線
４０１３と列方向配線４０１４の差する部分には、電極
間に絶縁層（不図示）が形成されており、電気的な絶縁
が保たれている。

【０４２５】図６９のＢ−Ｂ’に沿った断面を、図７０
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線４０１３、列方向配線４０１
４、電極間約曇層（不図示）、及び表面伝導型放出素子
の素子電極と導電性薄膜を形成した後、前述した本発明
の特徴である前述の高電圧印加工程を経て、行方向配線
４０１３及び列方向配線４０１４を介して各素子に給電
して通電フォーミング処理（後述）と通電活性化処理
（後述）を行うことにより製造した。

【０４２６】本実施形態においては、気密容器のリアプ
レート４０１５にマルチ電子ビーム源の基板４０１１を
固定する構成としたが、マルチ電子ビーム源の基板４０
１１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板４０
１１自体を用いてもよい。

【０４２７】また、フェースプレート４０１７の下面に
は、蛍光膜４０１８が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜４０１８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青の３原色の蛍光体が
塗り分けられている。各色の蛍光体は、たとえば図８１
Ａに示すようにストライプ状に塗り分けられ、蛍光体の
ストライプの間には黒色の導電体４０１０が設けてあ
る。黒色の導電体４０１０を設ける目的は、電子ビーム
の照射位置に多少のずれがあっても表示色にずれが生じ
ないようにすることや、外光の反射を防止して表示コン
トラストの低下を防ぐこと、電子ビームによる蛍光膜の
チャージアップを防止することなどである。黒色の導電
体４０１０には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いてもよ
い。

【０４２８】また、３原色の蛍光体の塗り分け方は図８
１Ａに示したストライプ状の配列に限られるものではな
く、たとえば図８１Ｂに示すようなデルタ状配列や、そ
れ以外の配列（たとえば図８２）であってもよい。な
お、モノクロームの表示パネルを作製する場合には、単
色の蛍光体材料を蛍光膜４０１８に用いればよく、また
黒色導電材料は必ずしも用いなくともよい。

【０４２９】また、蛍光膜４０１８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック４０１９
を設けてある。メタルバック４０１９を設けた目的は、
蛍光膜４０１８が発する光の一部を鏡面反射して光利用
率を向上させることや、負イオンの衝突から蛍光膜４０
１８を保護することや、電子ビーム加速電圧を印加する
ための電極として作用させることや、蛍光膜４０１８を
励起した電子の導電路として作用させることなどであ
る。メタルバック４０１９は、蛍光膜４０１８をフェー
スプレート基板４０１７上に形成した後、蛍光膜表面を
平滑化処理し、その上にＡｌを真空蒸着する方法により
形成した。なお、蛍光膜４０１８に低電圧用の蛍光体材
料を用いた場合には、メタルバック４０１９は用いな
い。

【０４３０】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板４０１７と蛍光膜４０１８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【０４３１】図７１は図６８のＡ−Ａ’の断面模式図で
あり、各部の番号は図６８に対応している。スペーサ４
０２０は絶縁性部材４３０１の表面に帯電防止を目的と
した高抵抗膜４３０１を成膜し、かつフェースプレート
４０１７の内側（メタルバック４０１９等）及び基板４
０１１の表面（行方向配線４０１３または列方向配線４
０１４）に面したスペーサの当接面４３０３及び接する
側面部４３０５に低抵抗膜４３２１を成膜した部材から
なるもので、上記目的を達成するのに必要な数だけ、か
つ必要な間隔をおいて配置され、フェースプレートの内
側及び基板４０１１の表面に接合材４０４１により固定
される。また、高抵抗膜４３１１は、絶縁性部材４３０
１の表面のうち、少なくとも気密容器内の真空中に露出
している面に成膜されており、スペーサ４０２０上の低
抵抗膜４３２１及び接合材４０４１を介して、フェース
プレート４０１７の内側（メタルバック４０１９等）及
び基板４０１１の表面（行方向配線４０１３または列方
向配線４０１４）に電気的に接続される。ここで説明さ
れる態様においては、スペーサ４０２０の形状は薄板状
とし、行方向配線４０１３に平行に配置され、行方向配
線４０１３に電気的に接続されている。

【０４３２】スペーサ４０２０としては、基板４０１１
上の行方向配線４０１３及び列方向配線４０１４とフェ
ースプレート４０１７内面のメタルバック４０１９との
間に印加される高電圧に耐えるだけの絶縁性を有し、か
つスペーサ４０２０の表面への帯電を防止する程度の導
電性を有する必要がある。

【０４３３】スペーサ４０２０の絶縁性部材１として
は、例えば石英ガラス、Ｎａ等の不純物含有量を減少し
たガラス、ソーダライムガラス、アルミナ等のセラミッ
クス部材等が挙げられる。なお、絶縁性部材４３０１は
その熱膨張率が気密容器及び基板４０１１を成す部材と
近いものが好ましい。

【０４３４】スペーサ４０２０を構成する高抵抗膜４３
１１には、高電位側のフェースプレート４０１７（メタ
ルバック４０１９等）に印加される加速電圧Ｖａを帯電
防止膜である高抵抗膜４３１１の抵抗値Ｒｓで除した電
流が流される。そこで、スペーサの抵抗値Ｒｓは帯電防
止及び消費電力からその望ましい範囲に設定される。帯
電防止の観点からシート抵抗は１０１２Ω／□以下であ
ることが好ましい。十分な帯電防止効果を得るためには
１０１１Ω／□以下がさらに好ましい。シート抵抗の下
限はスペーサ形状とスペーサ間に印加される電圧により
左右されるが、１０５Ω／□以上であることが好まし
い。

【０４３５】絶縁材料上に形成された高抵抗膜の厚みｔ
は１０ｎｍ〜１μｍの範囲が望ましい。材料の表面エネ
ルギー及び基板との密着性や基板温度によっても異なる
が、一般的に１０ｎｍ以下の薄膜は島状に形成され、抵
抗が不安定で再現性に乏しい。一方、膜厚ｔが１μｍ以
上では膜応力が大きくなって膜はがれの危険性が高ま
り、かつ成膜時間が長くなるため生産性が悪い。従っ
て、膜厚は５０〜５００ｎｍであることが望ましい。シ
ート抵抗はρ／ｔであり、以上に述べたシート抵抗と膜
厚ｔの好ましい範囲から、帯電防止膜の比抵抗ρは０．
１Ωｃｍ乃至１０８Ωｃｍが好ましい。さらにシート抵
抗と膜厚のより好ましい範囲を実現するためには、ρは
１０２〜１０６Ωｃｍとするのがよい。

【０４３６】スペーサは上述したようにその上に形成し
た帯電防止膜である高抵抗膜を電流が流れることによ
り、あるいはディスプレイ全体が動作中に発熱すること
によりその温度が上昇する。高抵抗膜の抵抗温度係数が
大きな負の値であると温度が上昇した時に抵抗値が減少
し、スペーサに流れる電流が増加し、さらに温度上昇を
もたらす。そして電流は電源の限界を越えるまで増加し
つづける。このような電流の暴走が発生する抵抗温度係
数の値は経験的に負の値で絶対値が１％以上である。す
なわち、高抵抗膜の抵抗温度係数は−１％未満であるこ
とが望ましい。

【０４３７】帯電防止特性を有する高抵抗膜４３１１の
材料としては、例えば金属酸化物を用いることができ
る。金属酸化物の中でも、クロム、ニッケル、銅の酸化
物が好ましい材料である。その理由はこれらの酸化物は
二次電子放出効率が比較的小さく、冷陰極素子４０１２
から放出された電子がスペーサ４０２０に当たった場合
においても帯電しにくいためと考えられる。金属酸化物
以外にも炭素は二次電子放出効率が小さく好ましい材料
である。特に、非晶質カーボンは高抵抗であるため、ス
ペーサ抵抗を所望の値に制御しやすい。

【０４３８】帯電防止特性を有する高抵抗膜４３１１の
他の材料として、アルミと遷移金属合金の窒化物は遷移
金属の組成を調整することにより、良伝導体から絶縁体
まで広い範囲に抵抗値を制御できるので好適な材料であ
る。さらには後述する表示装置の作製工程において抵抗
値の変化が少なく安定な材料である。かつ、その抵抗温
度係数が−１％未満であり、実用的に使いやすい材料で
ある。遷移金属元素としてはＴｉ，Ｃｒ，Ｔａ等があげ
られる。

【０４３９】合金窒化膜はスパッタ、窒素ガス雰囲気中
での反応性スパッタ、電子ビーム蒸着、イオンプレーテ
ィング、イオンアシスト蒸着法等の薄膜形成手段により
絶縁性部材上に形成される。金属酸化膜も同様の薄膜形
成法で作製することができるが、この場合室索ガスに代
えて酸素ガスを使用する。その他、ＣＶＤ法、アルコキ
シド塗布法でも金属酸化膜を形成できる。カーボン膜は
蒸着法、スパッタ法、ＣＶＤ法、プラズマＣＶＤ法で作
製され、特に非晶質カーボンを作製する場合には、成腹
中の雰囲気に水素が含まれるようにするか、成膜ガスに
炭化水素ガスを使用する。

【０４４０】スペーサ４０２０を構成する低抵抗膜４３
２１は、高抵抗膜４３１１を高電位側のフェースプレー
ト４０１７（メタルバック４０１９等）及び低電位側の
基板４０１１（配線４０１３，４０１４等）と電気的に
接続するために設けられたものであり、以下では、中間
電極層（中間層）という名称も用いる。中間電極層（中
間層）は以下に列挙する複数の機能を有することができ
る。

【０４４１】１．高抵抗膜４３１１をフェースプレート
４０１７及び基板４０１１と電気的に接続する。既に記
載したように、高抵抗膜４３１１はスペーサ４０２０表
面での帯電を防止する目的で設けられたものであるが、
高抵抗膜４３１１をフェースプレート４０１７（メタル
バック４０１９等）及び基板４０１１（配線４０１３，
４０１４等）と直接或いは当接材４０４１を介して接続
した場合、接続部界面に大きな接触抵抗が発生し、スペ
ーサ表面に発生した電荷を速やかに除去できなくなる可
能性がある。これを避けるために、フェースプレート４
０１７、基板４０１１及び当接材４０４１と接触するス
ペーサ４０２０の当接面３或いは側面部５に低抵抗の中
間層を設けた。

【０４４２】２．高抵抗膜４３１１の電位分布を均一化
する。冷陰極素子４０１２より放出された電子は、フェ
ースプレート４０１７と基板４０１１の間に形成された
電位分布に従って電子軌道を成す。スペーサ４０２０の
近傍で電子軌道に乱れが生じないようにするためには、
高抵抗膜４３１１の電位分布を全域にわたって制御する
必要がある。高抵抗膜４３１１をフェースプレート４０
１７（メタルバック４０１９等）及び基板４０１１（配
線４０１３，４０１４等）と直接或いは当接材４０４１
を介して接続した場合、接続部界面の接触抵抗のため
に、接続状態のむらが発生し、高抵抗膜４３１１の電位
分布が所望の値からずれてしまう可能性がある。これを
避けるために、スペーサ４０２０がフェースプレート４
０１７及び基板４０１１と当接するスペーサ端部（当接
面３或いは側面部４３０５）の全長域に低抵抗の中間層
を設け、この中間層部に所望の電位を印加することによ
って、高抵抗膜４３１１全体の電位を制御可能とした。

【０４４３】３．放出電子の軌道を制御する。冷陰極素
子４０１２より放出された電子は、フェースプレート４
０１７と基板４０１１の個に形成された電位分布に従っ
て電子軌道を成す。スペーサ近傍の冷陰極素子から放出
された電子に関しては、スペーサを設置することに伴う
制約（配線、素子位置の変更等）が生じる場合がある。
このような場合、歪みやむらの無い画像を形成するため
には、放出された電子の軌道を制御してフェースプレー
ト４０１７上の所望の位置に電子を照射する必要があ
る。フェースプレート４０１７及び基板４０１１と当接
する面の側面部４３０５に低抵抗の中間層を設けること
により、スペーサ４０２０近傍の電位分布に所望の特性
を持たせ、放出された電子の軌道を制御することができ
る。

【０４４４】低抵抗膜４３２１は、高抵抗膜４３１１に
比べ十分に低い抵抗値を有する材料を選択すればよく、
Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃ
ｕ，Ｐｄ等の金属、あるいは合金、及びＰｄ，Ａｇ，Ａ
ｕ，ＲｕＯ２，Ｐｄ−Ａｇ等の金属や金属酸化物とガラ
ス等から構成される印刷導体、あるいはＩｎ２Ｏ３，Ｓ
ｎＯ２等の透明導体及びポリシリコン等の半導体材料等
より適宜選択される。

【０４４５】接合材４０４１はスペーサ４０２０が行方
向配線４０１３及びメタルバック４０１９と電気的に接
続するように、導電性をもたせる必要がある。すなわ
ち、導電性接着材や金属粒子や導電性フィラーを添加し
たフリットガラスが好適である。

【０４４６】また、Ｄｘ１〜Ｄｘｍ及びＤｙ１〜Ｄｙｎ
及びＨｖは、当該表示パネルと不図示の電気回路とを電
気的に接続するために設けた気密構造の電気接続用端子
である。Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行方向
配線４０１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビーム源
の列方向配線４０１４と、Ｈｖはフェースプレートのメ
タルバック４０１９と電気的に接続している。

【０４４７】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１．３×１０−５Ｐａ程
度の真空度まで排気する。その後、排気管を射止する
が、気密容器内の真空度を維持するために、封止の直前
あるいは射止後に気密容器内の所定の位置にゲッター膜
（不図示）を形成する。ゲッター膜とは、たとえばＢａ
を主成分とするゲッター材料をヒーターもしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により気密容器内は１．３×１０−３〜
１．３×１０−５Ｐａの真空度に維持される。

【０４４８】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Ｄｘ１ないしＤｘｍ，Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子４０１２に電圧を印加する
と、各冷陰極素子４０１２から電子が放出される。それ
と同時にメタルバック４０１９に容器外端子Ｈｖを通じ
て数百Ｖないし数ｋＶの高圧を印加して、放出された電
子を加速し、フェースプレート４０１７の内面に衝突さ
せる。これにより、蛍光膜４０１８をなす各色の蛍光体
が励起されて発光し、画像が表示される。通常、冷陰極
素子である本発明の表面伝導型放出素子４０１２への印
加電圧は１２〜１６Ｖ程度、メタルバック４０１９と冷
陰極素子４０１２との距離ｄは０．１〜８ｍｍ程度、メ
タルバック４０１９と冷陰極素子４０１２間の電圧は
０．１〜１０ｋＶ程度である。

【０４４９】以上、本発明の実施形態の表示パネルの基
本構成と製法、及び画像表示装置の概要を説明した。

【０４５０】（２）マルチ電子ビーム源の製造方法 次に、本実施形態の表示パネルに用いたマルチ電子ビー
ム源の製造方法について説明する。本発明の画像表示装
置に用いるマルチ電子ビーム源は、冷陰極素子を単純マ
トリクス配線した電子源であれば、冷陰極素子の材料や
形状あるいは製法に制限はない。したがって、たとえば
表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの
冷陰極素子を用いることができる。

【０４５１】但し、表示画面が大きくてしかも安価な表
示装置が求められる状況のもとでは、これらの冷陰極素
子の中でも、表面伝導型放出素子が特に好ましい。すな
わち、ＦＥ型ではエミッタコーンとゲート電極の相対位
置や形状が電子放出特性を大きく左右するため、極めて
高精度の製造技術を必要とするが、これは大面積化や製
造コストの低減を達成するには不利な要因となる。ま
た、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出索子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
出している。したがって、高輝度で大画面の画像表示装
置のマルチ電子ビーム源に用いるには、最も好適である
と言える。そこで、実施形態の表示パネルにおいては、
電子放出部もしくはその周辺部を微粒子膜から形成した
表面伝導型放出素子を用いた。そこで、まず好適な表面
伝導型放出素子について基本的な構成と製法及び特性を
説明し、その後で多数の素子を単純マトリクス配線した
マルチ電子ビーム源の構造について述べる。

【０４５２】（表面伝導型放出素子の好適な索子構成と
製法） 電子放出部もしくはその周辺部を微粒子膜から形成する
表面伝導型放出素子の代表的な構成には、平面型と垂直
型の２種類があげられる。

【０４５３】（平面型の表面伝導型放出素子） まず最初に、平面型の表面伝導型放出素子の素子構成と
製法について説明する。図７２に示すのは、平面型の表
面伝導型放出素子の構成を説明するための平面図（図７
２Ａ）及び断面図（図７２Ｂ）である。図中、４０１１
は基板、４１０２と４１０３は素子電極、４１０４は導
電性薄膜、４１０５は通電フォーミング処理により形成
した電子放出部、４１１３は通電活性化処理により形成
した薄膜である。

【０４５４】基板４０１１としては、たとえば、石英ガ
ラスや背板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上だとえばＳｉＯ２を材料とする絶縁層を
積層した基板などを用いることができる。

【０４５５】また、基板４０１１上に基板面と平行に対
向して設けられた素子電極４１０２と４１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ２Ｏ３−ＳｎＯ２をはじめとする金属
酸化物、ポリシリコンなどの半導体などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法（たとえば印
刷技術）を用いて形成しても差し支えない。

【０４５６】素子電極４１０２と４１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数十ｎｍから数百μｍ
の範囲から適当な数値を選んで設計されるが、なかでも
表示装置に応用するために好ましいのは数μｍ〜数十μ
ｍの範囲である。また、素子電極の厚さｄについては、
通常は数十ｎｍ〜数μｍの範囲から適当な数値が選ばれ
る。

【０４５７】また、導電性薄膜４１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【０４５８】微粒子膜に用いた微粒子の粒径は、数ｎｍ
から数百ｎｍの範囲に含まれるものであるが、なかでも
好ましいのは１ｎｍから２０ｎｍの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。すなわち、素子電極４１０２
あるいは４１０３と電気的に良好に接続するのに必要な
条件、後述する通電フォーミングを良好に行うのに必要
な条件、微粒子膜自身の電気抵抗を後述する適宜の値に
するために必要な条件などである。具体的には、数ｎｍ
から数百ｎｍの範囲のなかで設定するが、なかでも好ま
しいのは１ｎｍから５０ｎｍの間である。

【０４５９】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，Ｓｎ
Ｏ２，Ｉｎ２Ｏ３，ＰｂＯ，Ｓｂ２Ｏ３などをはじめと
する酸化物や、ＨｆＲ２，ＺｒＢ２，ＬａＢ６，ＣｅＢ
６，ＹＢ４，ＧｄＢ４などをはじめとするホウ化物や、
ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどを
はじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮなどを
はじめとする窒化物や、Ｓｉ，Ｇｅなどをはじめとする
半導体や、カーボンなどがあげられ、これらの中から適
宜選択される。

【０４６０】以上述べたように、導電性薄膜４１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０３〜１０７Ω／□の範囲に含まれるように設定し
た。なお、導電性薄膜４１０４と素子電極４１０２及び
４１０３とは、電気的に良好に接続されるのが望ましい
ため、互いの一部が重なりあうような構造をとってい
る。その重なり方は、図７２の例においては、下から、
基板、素子電極、導電性薄膜の順序で積層したが、場合
によっては下から基板、導電性薄膜、素子電極の順序で
積層しても差し支えない。

【０４６１】また、電子放出部４１０５は、導電性毒腺
４１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜４１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数ｎｍから数十ｎｍの粒径の微粒子を配置する
場合がある。なお、実際の電子放出部の位置や形状を精
密かつ正確に図示するのは困難なため、図７２において
は模式的に示した。

【０４６２】また、薄膜４１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部４１０５及びその近
傍を被覆している。薄膜１１１３は、通電フォーミング
処理後に、後述する通電活性化の処理を行うことにより
形成する。

【０４６３】薄膜４１１３は、単結晶グラファイト、多
結晶グラファイト、悲晶質カーボンのいずれか、もしく
はその混合物であり、膜厚は５０ｎｍ以下とするが、３
０ｎｍ以下とするのがさらに好ましい。なお、実際の薄
膜４１１３の位置や形状を精密に図示するのは困難なた
め、図７２においては模式的に示した。また、平面図７
２Ａにおいては、薄膜４１１３の電子放出部４１０５付
近の一部を除去した素子を図示した。

【０４６４】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。す
なわち、基板４０１１には背板ガラスを用い、素子電極
４１０２と４１０３にはＮｉ薄膜を用いた。素子電極の
厚さｄは１００ｎｍ、電極間隔Ｌは２μｍとした。微粒
子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒
子膜の厚さは約１０ｎｍ、幅Ｗは１００μｍとした。

【０４６５】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図７３Ａ〜図７３Ｄは、
表面伝導型放出素子の製造工程を説明するための断面図
で、各部材の表記は図７２と同一である。

【０４６６】１）まず、図７３Ａに示すように、基板４
０１１上に素子電極４１０２及び４１０３を形成する。
形成するにあたっては、あらかじめ基板４０１１を洗
剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の
材料を堆積させる（堆積する方法としては、たとえば、
蒸着法やスパッタ法などの真空威膜技術を用いればよ
い。）。その後、堆積した電極材料を、フォトリソグラ
フィー、エッチング技術を用いてパターニングし、図７
３Ａに示した一対の素子電極４１０２，４１０３を形成
する。

【０４６７】２）次に、図７３Ｂに示すように、導電性
薄膜４１０４を形成する。形成するにあたっては、まず
図７３Ａの基板に有機金属溶液を塗布して乾燥し、加熱
焼成処理して微粒子膜を成膜した後、フォトリソグラフ
ィー、エッチングにより所定の形状にパターニングす
る。ここで、有機金属溶液とは、導電性薄膜に用いる微
粒子の材料を主要元素とする有機金属化合物の溶液であ
る（具体的には、本実施形態では主要元素としてＰｄを
用いた。また、実施形態では塗布方法として、ディッピ
ング法を用いたが、それ以外のたとえばスピンナー法や
スプレー法を用いてもよい。）。

【０４６８】また、微粒子膜で作られる導電性薄膜の成
腹方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０４６９】３）次に、図７３Ｃに示すように、フォー
ミング用電源４１１０から素子電極４１０２と４１０３
の間に適宜の電圧を印加し、通電フォーミング処理を行
って、電子放出部４１０５を形成する。

【０４７０】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜４１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部４１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部４１０５が形成される前と比較する
と、形成された後は素子電極４１０２と４１０３の間で
計測される電気抵抗は大幅に増加する。

【０４７１】通電方法をより詳しく説明するために、図
７４に、フォーミング用電源４１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部４１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
４１１１で計測した。

【０４７２】実施形態においては、たとえば１．３×１
０−３Ｐａ程度の真空雰囲気下において、たとえばパル
ス幅Ｔ１を１ｍｓｅｃ、パルス間隔Ｔ２を１０ｍｓｅｃ
とし、波高値Ｖｐｆを１パルス毎に０．１Ｖずつ昇圧し
た。そして、三角波を５パルス印加するたびに１回の割
りで、モニターパルスＰｍを挿入した。フォーミング処
理に悪影響を及ぼすことがないように、モニターパルス
の電圧Ｖｐｍは０．１Ｖに設定した。そして、素子電極
４１０２と４１０３の間に電気抵抗が１×１０６Ωにな
った段階、すなわちモニターパルス印加時に電流計４１
１１で計測される電流が１×１０−７Ａ以下になった段
階で、フォーミング処理にかかわる通電を終了した。

【０４７３】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【０４７４】４）次に、図７３Ｄに示すように、活性化
用電源４１１２から素子電極４１０２と４１０３の間に
適宜の電圧を印加し、通電活性化処理を行って、電子放
出特性の改善を行う。

【０４７５】通電活性化処理とは、通電フォーミング処
理により形成された電子放出部４１０５に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである（図においては、炭素もし
くは炭素化合物よりなる堆積物を部材４１１３として模
式的に示した。）。なお、通電活性化処理を行うことに
より、行う前と比較して、同じ印加電圧における放出電
流を典型的には１００倍以上に増加させることができ
る。

【０４７６】具体的には、１．３×１０−２〜１．３×
１０−３Ｐａの範囲内の真空雰囲気中で、電圧パルスを
定期的に印加することにより、真空雰囲気中に存在する
有機化合物を起源とする炭素もしくは炭素化合物を堆積
させる。堆積物４１１３は、単結晶グラファイト、多結
晶グラファイ下、非晶質カーボンのいずれか、もしくは
その混合物であり、膜厚は５０ｎｍ以下、より好ましく
は３０ｎｍ以下である。

【０４７７】通電方法をより詳しく説明するために、図
７５Ａに、活性化用電源４１１２から印加する適宜の電
圧波形の一例を示す。本実施形態においては、一定電圧
の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には、矩形波の電圧Ｖａｃは１４Ｖ、パルス
幅Ｔ３は１ｍｓｅｃ、パルス間隔Ｔ４は１０ｍｓｅｃと
した。なお、上述の通電条件は、本実施形態の表面伝導
型放出素子に関する好ましい条件であり、表面伝導型放
出素子の設計を変更した場合には、それに応じて条件を
適宜変更するのが望ましい。

【０４７８】図７３Ｄに示す４１１４は該表面伝導型放
出素子から放出される放出電流Ｉｅを捕捉するためのア
ノード電極で、直流高電圧電源１１１５及び電流計４１
１６が接続されている（なお、基板４０１１を、表示パ
ネルの中に組み込んでから活性化処理を行う場合には、
表示パネルの蛍光面をアノード電極４１１４として用い
る。）。活性化用電源４１１２から電圧を印加する間、
電流計４１１６で放出電流Ｉｅを計測して通電活性化処
理の進行状況をモニターし、活性化用電源４１１２の動
作を制御する。電流計４１１６で計測された放出電流Ｉ
ｅの一例を図７５Ｂに示すが、活性化電源４１１２から
パルス電圧を印加しはじめると、時間の経過とともに放
出電流Ｉｅは増加するが、やがて飽和してほとんど増加
しなくなる。このように、放出電流Ｉｅがほぼ飽和した
時点で活性化用電源４１１２からの電圧印加を停止し、
通電活性化処理を終了する。

【０４７９】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。以上のようにして、
図７３Ｅに示す平面型の表面伝導型放出素子を製造し
た。

【０４８０】（垂直型の表面伝導型放出素子） 次に、電子放出部もしくはその周辺を微粒子膜から形成
した表面伝導型放出素子のもうひとつの代表的な構成、
すなわち垂直型の表面伝導型放出素子の構成について説
明する。

【０４８１】図７６は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の４０１１は基板、４
２０２と４２０３は素子電極、４２０６は段差形成部
材、４２０４は微粒子膜を用いた導電性薄膜、４１０５
は通電フォーミング処理により形成した電子放出部、４
２１３は通電活性化処理により形成した薄膜である。

【０４８２】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（４２０２）が段差形成部材
４２０６上に設けられており、導電性薄膜１２０４が段
差形成部材４２０６の側面を被覆している点にある。し
たがって、図７２の平面型における素子電極間隔Ｌは、
垂直型においては段差形成部材１２０６の段差高Ｌｓと
して設定される。なお、基板４０１１、素子電極４２０
２及び４２０３、微粒子膜を用いた導電性薄膜４２０４
については、平面型の説明中に列挙した材料を同様に用
いることが可能である。また、段差形成部材４２０６に
は、たとえばＳｉＯ２のような電気的に絶縁性の材料を
用いる。

【０４８３】次に、垂直型の表面伝導型放出素子の製法
について説明する。図７７Ａ〜図７７Ｆは、製造工程を
説明するための断面図で、各部材の表記は図７６と同一
である。

【０４８４】１）まず、図７７Ａに示すように、基板４
０１１上に素子電極４２０３を形成する。 ２）次に、図７７Ｂに示すように、段差形成部材を形成
するための絶縁層を積層する。絶縁層は、たとえばＳｉ
Ｏ２ をスハッタ法で積層すればよいが、たとえば真空
蒸着法や印刷法などの他の成腹方法を用いてもよい。 ３）次に、図７７Ｃに示すように、絶縁層の上に素子電
極４２０２を形成する。 ４）次に、図７７Ｄに示すように、絶縁層の一部を、た
とえばエッチング法を用いて除去し、素子電極４２０３
を露出させる。 ５）次に、図７７Ｅに示すように、微粒子膜を用いた導
電性薄膜４２０４を形成する。形成するには、平面型の
場合と同じく、たとえば塗布法などの成腰技術を用いれ
ばよい。 ６）次に、平面型の場合と同じく、通電フォーミング処
理を行い、電子放出部を形成する（図７３Ｃを用いて説
明した平面型の通電フォーミング処理と同様の処理を行
えばよい。）。 ７）次に、平面型の場合と同じく、通電活性化処理を行
い、電子放出部近傍に炭素もしくは炭素化合物を堆積さ
せる（図７３Ｄを用いて説明した平面型の通電活性化処
理と同様の処理を行えばよい。）。 以上のようにして、図７７Ｆに示す垂直型の表面伝導型
放出素子を製造した。

【０４８５】（表示装置に用いた表面伝導型放出素子の
特性） 以上、平面型と垂直型の表面伝導型放出素子について素
子構成と製法を説明したが、次に表示装置を用いた素子
の特性について述べる。

【０４８６】図７８に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、及び（素子
電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を
示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、２本のグ
ラフは各々任意単位で図示した。

【０４８７】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。第一に、
ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさ
の電圧を索子に印加すると急激に放出電流Ｉｅが増加す
るが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉ
ｅはほとんど検出されない。第二に、放出電流Ｉｅは素
子に印加する電圧Ｖｆに依存して変化するため、電圧Ｖ
ｆで放出電流Ｉｅの大きさを制御できる。第三に、素子
に印加する電圧Ｖｆに対して索子から放出される電流Ｉ
ｅの応答速度が速いため、電圧Ｖｆを印加する時間の長
さによって素子から放出される電子の電荷量を制御でき
る。

【０４８８】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０４８９】また、第二の特性又は第三の特性を利用す
ることにより、発光輝度を制御することができるため、
階調表示を行うことが可能である。

【０４９０】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造） 次に、上述の表面伝導型放出素子を基板上に配列して単
純マトリクス配線したマルチ電子ビーム源の構造につい
て述べる。

【０４９１】図６９に示すのは、図６８の表示パネルに
用いたマルチ電子ビーム源の平面図である、基板上に
は、図７２で示したものと同様な表面伝導型放出索子が
配列され、これらの素子は行方向配線電極４００３と列
方向配線４００４により単純マトリクス状に配線されて
いる。行方向配線電極４００３と列方向配線電極４００
４の交差する部分には、電極間に絶縁層（不図示）が形
成されており、電気的な絶縁が保たれている。

【０４９２】図６９のＢ−Ｂ’に沿った断面を、図７０
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線電極４０１３、列方向配線電
極４０１４、電極間絶縁層（不図示）、及び表面伝導型
放出素子の素子電極と導電性薄膜を形成した後、行方向
配線電極４０１３及び列方向配線電極４０１４を介して
各素子に給電して通電フォーミング処理と通電活性化処
理を行うことにより製造した。

【０４９３】（３）駆動回路構成（及び駆動方法） 図７９は、ＮＴＳＣ方式のテレビ信号に基づいてテレビ
ジョン表示を行うための駆動回路の概略構成をブロック
図で示したものである。同図中、表示パネル４７０１は
前述した表示パネルに相当するもので、前述した様に製
造され、動作する。また、走査回路４７０２は表示ライ
ンを走査し、制御回路４７０３は走査回路へ入力する信
号等を生成する。シフトレジスタ４７０４は１ライン毎
のデータをシフトし、ラインメモリ４７０５は、シフト
レジスタ４７０４からの１ライン分のデータを変調信号
発生器４７０７に入力する。同期信号分離回路４７０６
はＮＴＳＣ信号から同期信号を分離する。

【０４９４】以下、図７９の装置各部の機能を詳しく説
明する。まず、表示パネル４７０１は、端子Ｄｘ１ない
しＤｘｍ及び端子Ｄｙ１ないしＤｙｎ、及び高圧端子Ｈ
ｖを介して外部の電気回路と接続されている。このう
ち、端子Ｄｘ１ないしＤｘｍには、表示パネル４７０１
内に設けられているマルチ電子ビーム源、すなわちｍ行
ｎ列の行列状にマトリクス配線された冷陰極素子を１行
（ｎ索子）ずつ順次駆動してゆくための走査信号が印加
される。一方、端子Ｄｙ１ないしＤｙｎには、走査信号
により選択された１行分のｎ個の各素子の出力電子ビー
ムを制御するための変調信号が印加される。また、高圧
端子Ｈｖには、直流電圧源Ｖａより、たとえば５ｋＶの
直流電圧が供給されるが、これはマルチ電子ビーム源よ
り出力される電子ビームに蛍光体を励起するのに十分な
エネルギーを付与するための加速電圧である。

【０４９５】次に、走査回路４７０２について説明す
る。同回路は、内部にｍ個のスイッチング素子（図中、
Ｓ１ないしＳｍで模式的に示されている）を備えるもの
で、各スイッチング素子は、直流電圧源Ｖｘの出力電圧
もしくは０Ｖ（グランドレベル）のいずれか一方を選択
し、表示パネル４７０１の端子Ｄｘ１ないしＤｘｍと電
気的に接続するものである。Ｓ１ないしＳｍの各スイッ
チング素子は、制御回路４７０３が出力する制御信号Ｔ
ｓｃａｎに基づいて動作するものだが、実際にはたとえ
ばＦＥＴのようなスイッチング素子を組合わせることに
より容易に構成することが可能である。なお、直流電圧
源Ｖｘは、図７８に例示した電子放出素子の特性に基づ
き走査されていない素子に印加される駆動電圧が電子放
出閾値電圧Ｖｔｈ電圧以下となるよう、一定電圧を出力
するよう設定されている。

【０４９６】また、制御回路４７０３は、外部より入力
する画像信号に基づいて適切な表示が行われるように各
部の動作を整合させる働きをもつものである。次に説明
する同期信号分離回路４７０６より送られる同期信号Ｔ
ｓｙｎｃに基づいて、各部に対してＴｓｃａｎ及びＴｓ
ｆｔ及びＴｍｒｙの各制御信号を発生する。同期信号分
離回路４７０６は、外部から入力されるＮＴＳＣ方式の
テレビ信号から、同期信号成分と輝度信号成分とを分離
するための回路である。同期信号分離回路４７０６によ
り分離された同期信号は、良く知られるように垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜
上、Ｔｓｙｎｃ信号として図示した。一方、テレビ信号
から分離された画像の輝度信号成分を便宜上ＤＡＴＡ信
号と表すが、同信号はシフトレジスタ４７０４に入力さ
れる。

【０４９７】シフトレジスタ４７０４は、時系列的にシ
リアルに入力されるＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、制御回路
４７０３より送られる制御信号Ｔｓｆｔに基づいて動作
する。すなわち、制御信号Ｔｓｆｔは、シフトレジスタ
４７０４のシフトクロックであると言い換えることもで
きる。シリアル／パラレル変換された画像１ライン分
（電子放出素子ｎ素子分の駆動データに相当する）のデ
ータは、Ｉｄ１ないしＩｄｎのｎ個の信号としてシフト
レジスタ４７０４より出力される。

【０４９８】ラインメモリ４７０５は、画像１ライン分
のデータを必要時間の間だけ記憶するための記憶装置で
あり、制御回路４７０３より送られる制御信号Ｔｍｒｙ
にしたがって適宜Ｉｄ１ないしＩｄｎの内容を記憶す
る。記憶された内容は、Ｉ’ｄ１ないしＩ’ｄｎとして
出力され、変調信号発生器４７０７に入力される。

【０４９９】変調信号発生器４７０７は、画像データ
Ｉ’ｄ１ないしＩ’ｄｎの各々に応じて、電子放出素子
４０１５の各々を適切に駆動変調するための信号源で、
その出力信号は、端子Ｄｙ１ないしＤｙｎを通じて表示
パネル４７０１内の電子放出素子４０１５に印加され
る。

【０５００】図７８を用いて説明したように、本発明に
関わる表面伝導型放出素子は放出電流Ｉｅに対して以下
の基本特性を有している。すなわち、電子放出には明確
な閾値電圧Ｖｔｈ（後述する実施形態の表面伝導型放出
素子では８Ｖ）があり、閾値Ｖｔｈ以上の電圧を印加さ
れた時のみ電子放出が生じる。また、電子放出閾値Ｖｔ
ｈ以上の電圧に対しては、図７８のグラフのように電圧
の変化に応じて放出電流Ｉｅも変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、たとえば
電子放出閾値Ｖｔｈ以下の電圧を印加しても電子放出は
生じないが、電子放出閾値Ｖｔｈ以上の電圧を印加する
場合には表面伝導型放出索子から電子ビームが出力され
る。その際、パルスの波高値Ｖｍを変化させることによ
り出力電子ビームの強度を制御することが可能である。
また、パルスの幅Ｐｗを変化させることにより出力され
る電子ビームの電荷の総量を制御することが可能であ
る。

【０５０１】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器４７０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式を用いることがで
きる。また、パルス幅変調方式を実施するに際しては、
変調信号発生器４７０７として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。

【０５０２】シフトレジスタ４７０４やラインメモリ４
７０５は、デジタル信号式のものでもアナログ信号式の
ものでも採用できる。すなわち、画像信号のシリアル／
パラレル変換や記憶が所定の速度で行われればよいから
である。

【０５０３】デジタル信号式を用いる場合には、同期信
号分離回路４７０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには同期信号分離回路４７０
６の出力部にＡ／Ｄ変換器を設ければよい。これに関連
してラインメモリ４７０５の出力信号がデジタル信号か
アナログ信号がにより、変調信号発生器に用いられる回
路が若干異なったものとなる。すなわち、デジタル信号
を用いた電圧変調方式の場合、変調信号発生器４７０７
には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅
回路などを付加する。パルス幅変調方式の場合、変調信
号発生器４７０７には、例えば高速の発振器及び発振器
の出力する波数を計数する計数器（カウンタ）及び計数
器の出力値とメモリの出力値を比較する比較器（コンパ
レータ）を組み合わせた回路を用いる。必要に応じて、
比較器の出力するパルス幅変調された変調信号を電子放
出素子の駆動電圧にまで電圧増幅するための増幅器を付
加することもできる。

【０５０４】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器４７０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてシフトレ
ベル回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて電子放出素子の駆動電圧まで
電圧増幅するための増幅器を付加することもできる。

【０５０５】このような構成をとりうる本発明の適用可
能な画像表示装置においては、各電子放出索子に、容器
外端子Ｄｘ１乃至Ｄｘｍ，Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
Ｈｖを介してメタルバック４０１９あるいは透明電極
（不図示）に高圧を印加し、電子ビームを加速する。加
速された電子は、蛍光膜４０１８に衝突し、発光が生じ
て画像が形成される。ここで述べた画像表示装置の構成
は、本発明を適用可能な画像形成装置の一例であり、本
発明の思想に基づいて種々の変形が可能である。入力信
号についてはＮＴＳＣ方式を挙げたが、入力信号はこれ
に限るものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これらより多数の走査線からなるＴＶ信号（例えば、高
品位ＴＶ）方式をも採用できる。

【０５０６】（４）派生形態 図８０は、前述の説明の表面伝導型放出素子を電子ビー
ム源として用いたディスプレイパネルに、たとえばテレ
ビジョン放送をはじめとする種々の画像情報源より提供
される画像情報を表示できるように構成した多機能表示
装置の一例を示すための図である。

【０５０７】図中５１００はディスプレイパネル、５１
０１はディスプレイパネルの駆動回路、５１０２はディ
スプレイコントローラ、５１０３はマルチプレクサ、５
１０４はデコーダ、５１０５は入出カインターフェース
回路、５１０６はＣＰＵ，５１０７は画像生成回路、５
１０８及び５１０９及び５１１０は画像メモリーインタ
ーフェース回路、５１１１は画像入カインターフェース
回路、５１１２及び５１１３はＴＶ信号受信回路、５１
１４は入力部である。

【０５０８】なお、本表示装置は、たとえばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶などに関する回路
やスピーカーなどについては説明を省略する。

【０５０９】以下、画像信号の流れに沿って各部の機能
を説明してゆく。まず、ＴＶ信号受信回路５１１３は、
たとえば電波や空間光通信などのような無線伝送系を用
いて伝送されるＴＶ画像信号を受信するための回路であ
る。受信するＴＶ信号の方式は特に限られるものではな
く、たとえば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ
方式などの諸方式でもよい。また、これらよりさらに多
数の走査線よりなるＴＶ信号（例えば、高品位ＴＶ）
は、大面積化や大画素数化に適したディスプレイパネル
の利点を生かすのに好適な信号源である。ＴＶ信号受信
回路５１１３で受信されたＴＶ信号はデコーダ５１０４
に出力される。

【０５１０】また、ＴＶ信号受信回路５１１２は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。ＴＶ信号受信回路５１１３と同様に、受信す
るＴＶ信号の方式は特に限られるものではなく、また本
回路で受信されたＴＶ信号もデコーダ５１０４に出力さ
れる。

【０５１１】また、画像入カインターフェース回路５１
１１は、たとえばＴＶカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ５１０
４に出力される。また、画像メモリーインターフェース
回路５１１０は、ビデオテープレコーダー（以下ＶＴＲ
と略す）に記憶されている画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ５１０４に出力
される。また、画像メモリーインターフェース回路５１
０９は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
５１０４に出力される。また、画像メモリーインターフ
ェース回路５１０８は、いわゆる静止画ディスクのよう
に、静止画像データを記憶している装置から画像信号を
取り込むための回路で、取り込まれた静止画像データは
デコーダ５１０４に出力される。

【０５１２】また、入出力インターフェース回路５１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンターなどの出力装
置とを接続するための回路である。画像データや文字・
図形情報の入出力を行うのはもちろんのこと、場合によ
っては本表示装置の備えるＣＰＵ５１０６と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。

【０５１３】また、画像生成回路５１０７は、入出カイ
ンターフェース回路５１０５を介して外部から入力され
る画像データや文字・図形情報や、あるいはＣＰＵ５１
０６より出力される画像データや文字・図形情報にもと
づき表示用画像データを生成するための回路である。本
回路の内部には、たとえば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。

【０５１４】本回路により生成された表示用画像データ
は、デコーダ５１０４に出力されるが、場合によっては
入出カインターフェース回路５１０５を介して外部のコ
ンピュータネットワークやプリンタに出力することも可
能である。

【０５１５】また、ＣＰＵ５１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。たとえば、マルチプレクサ５１０３に制
御信号を出力し、ディスプレイパネルに表示する画像信
号を適宜選択したり組み合わせたりする。また、その際
には表示する画像信号に応じてディスプレイパネルコン
トローラ５１０２に対して制御信号を発生し、画像表示
周波数や走査方法（たとえばインターレースかノンイン
ターレースか）や一画面の走査線の数など表示装置の動
作を適宜制御する。

【０５１６】また、画像生成回路５１０７に対して画像
データや文字・図形情報を直接出力したり、あるいは入
出カインターフェース回路５１０５を介して外部のコン
ピュータやメモリをアクセスして画像データや文字・図
形情報を入力する。

【０５１７】なお、ＣＰＵ５１０６は、むろんこれ以外
の目的の作業にも関わるものであってよい。たとえば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わってもよ
い。あるいは、前述したように入出カインターフェース
回路５１０５を介して外部のコンピュータネットワーク
と接続し、たとえば数値計算などの作業を外部機器と協
同して行ってもよい。

【０５１８】また、入力部５１１４は、ＣＰＵ５１０６
に使用者が命令やプログラム、あるいはデータなどを入
力するためのものであり、たとえばキーボードやマウス
のほか、ジョイスティック、バーコードリーダー、音声
認識装置など多様な入力機器を用いることが可能であ
る。

【０５１９】また、デコーダ５１０４は、５１０７ない
し５１１３より入力される種々の画像信号を３原色信
号、または輝度信号とＩ信号、Ｑ信号に逆変換するため
の回路である。なお、同図中破線で示すように、デコー
ダ５１０４は内部に画像メモリを備えるのが望ましい。
これは、たとえばＭＵＳＥ方式をはじめとして、逆変換
するに際して画像メモリを必要とするようなテレビ信号
を扱うためである。また、画像メモリを備えることによ
り、静止画の表示が容易になる、あるいは画像生成回路
５１０７及びＣＰＵ５１０６と協同して画像の間引き、
補間、拡大、縮小、合成をはじめとする画像処理や編集
が容易に行えるようになるという利点が生まれるからで
ある。

【０５２０】また、マルチプレクサ５１０３は、ＣＰＵ
５１０６より入力される制御信号に基づき表示画像を適
宜選択するものである。すなわち、マルチプレクサ５１
０３はデコーダ５１０４から入力される逆変換された画
像信号のうちから所望の画像信号を選択して駆動回路５
１０１に出力する。その場合には、一画面表示時間内で
画像信号を切り替えて選択することにより、いわゆる多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。

【０５２１】また、ディスプレイパネルコントローラ５
１０２は、ＣＰＵ５１０６より入力される制御信号にも
とづき駆動回路５１０１の動作を制御するための回路で
ある。まず、ディスプレイパネルの基本的な動作に関わ
るものとして、たとえばディスプレイパネルの駆動用電
源（図示せず）の動作シーケンスを制御するための信号
を駆動回路５１０１に対して出力する。

【０５２２】また、ディスプレイパネルの駆動方法に関
わるものとして、たとえば画面表示周波数や走査方法
（たとえばインターレースかノンインターレースか）を
制御するための信号を駆動回路５１０１に対して出力す
る。また、場合によっては表示画像の輝度やコントラス
トや色調やシャープネスといった画質の調整に関わる制
御信号を駆動回路５１０１に対して出力する場合もあ
る。

【０５２３】また、駆動回路５１０１は、ディスプレイ
パネル５１００に印加する駆動信号を発生するための回
路であり、マルチプレクサ５１０３から入力される画像
信号、ディスプレイパネルコントローラ５１０２より入
力される制御信号に基づいて動作するものである。

【０５２４】以上、各部の機能を説明したが、図８０に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル５
１００に表示することが可能である。すなわち、テレビ
ジョン放送をはじめとする各種の画像信号はデコーダ５
１０４において逆変換された後、マルチプレクサ５１０
３において適宜選択され、駆動回路５１０１に入力され
る。一方、ディスプレイパネルコントローラ５１０２
は、表示する画像信号に応じて駆動回路５１０１の動作
を制御するための制御信号を発生する。駆動回路５１０
１は、画像信号と制御信号に基づいてディスプレイパネ
ル５１００に駆動信号を印加する。これにより、ディス
プレイパネル５１００において画像が表示される。これ
らの一連の動作は、ＣＰＵ５１０６により統括的に制御
される。

【０５２５】また、本表示装置においては、デコーダ５
１０４に内蔵する画像メモリや、画像生成回路５１０７
及びＣＰＵ５１０６が関与することにより、単に複数の
画像情報の中から選択したものを表示するだけでなく、
表示する画像情報に対して、たとえば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ換え、はめ込みなどをはじめとする画像
編集を行うことも可能である。また、本実施形態の説明
では特に触れなかったが、画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けてもよい。

【０５２６】したがって、本表示装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサをはじめとする事務用端末機器、ゲー
ム機などの機能を一台で兼ね備えることが可能で、産業
用あるいな民生用として極めて応用範囲が広い。

【０５２７】なお、図８０は、表面伝導型放出素子を電
子ビーム源とするディスプレイパネルを用いた表示装置
の構成の一例を示したに過ぎず、これのみに限定される
ものでないことは言うまでもない。たとえば、図８０の
構成要素のうち使用目的上必要のない機能に関わる回路
は省いても差し支えない。またこれとは逆に、使用目的
によってはさらに構成要素を追加してもよい。たとえ
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路などを構成要素に追加するのが好適である。

【０５２８】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感あふれ迫力に富んだ画像を視認性良く
表示することが可能である。

【０５２９】（実施形態２） 以下、本発明の画像表示装置について、実施形態１と違
う点のみ説明する。実施形態１と異なる点は、印加波形
に交流を用いる点である。本実施形態では、６０Ｈｚの
サイン波高電圧を、片側ピーク値が図６５と同様になる
ように徐々に昇圧させて印加した。

【０５３０】交流にすることで、フェースプレートとリ
アプレートに正負両極性の電位を与えることができ、ま
た１サイクル毎に昇圧工程を経ることで、より効果的に
コンディショニング効果を得ることが可能となる。本実
施形態では印加波形に交流を用いたが、正負両極の直流
を交互に、あるいは２度に分けて印加してもよい。

【０５３１】また、印加波形にパルス電圧、より好まし
くはインパルス電圧を用いてもよい。この場合、表面伝
導型放出素子への放電の際のダメージをより小さくでき
る効果がある。フェースプレートとリアプレートの間に
高電圧を印加する工程の順序は、実施形態１と同じく通
電フォーミング工程の前である。このようにして製造さ
れた画像表示装置により、放電がない良好な表示画像を
得ることができた。

【０５３２】（実施形態３） 以下、本発明の画像表示装置について、実施形態１と異
なる点のみ説明する。実施形態１と異なる点は、高電圧
を印加する際の雰囲気である。実施形態１では真空雰囲
気中で行ったが、本実施形態では、窒素雰囲気中で行
う。

【０５３３】図６６に本実施形態の工程の流れを示す。
具体的には、パネル内を排気、ベーキング（１２０℃で
約２時間）後、乾燥窒素ガスを約４００Ｐａの圧力にな
るように導入する（ステップＳ６０１）。その後、高電
圧を印加する工程に移る（ステップＳ１０４）。その後
に排気をし（ステップＳ６０２）、電子源プロセスに移
行する。図６７は、時間に対する印加電圧と放電回数を
示す模式図である。

【０５３４】印加電圧は、図６７のように１００Ｖから
２５０Ｖまで５０Ｖ／２０分の割合で昇圧し、２５０Ｖ
で、１５分間保持した。本実施形態では一定レートで昇
圧したが、階段状に昇圧してもよい。放電は１５０Ｖを
少し超えたところから観察されはじめ、２５０Ｖ付近ま
で増加するが、２５０Ｖに保持すると減少に転じ、まも
なく０になる。

【０５３５】このように真空雰囲気中で高圧印加した場
合と比べ、窒素導入雰囲気中では、非常に低い電圧から
放電がはじまることが分かる。また本実施形態の窒素雰
囲気中２５０Ｖまでの高圧印加によって、真空雰囲気中
１０ｋＶの場合とほぼ同様のコンディショニング効果が
得られることを、実験的に確かめている。このように本
実施形態によれば、より素子ダメージを少なく、装置も
小型化を図ることができる。

【０５３６】導入ガスとしては、窒素の他、ヘリウム、
ネオン、アルゴン、水素、酸素、二酸化炭素、空気など
から適宜選択されうる。また、上記圧力は、本発明の画
像表示装置に好適な値であり、設計が変われば適宜変更
するのが望ましい。好ましくは、数Ｐａから数千Ｐａの
圧力である。印加電圧は、実施形態１と同様直流を用い
たが、実施形態２のように交流、パルス等でもよい。

【０５３７】高電圧を印加する工程の順序は、実施形態
１と同じく通電フォーミング工程の前であるが、通電活
性化工程の前でもよい。このようにして製造された画像
表示装置は、放電がない良好な表示画像を得ることがで
きた。

【０５３８】−第５の実施形態− 以下、図面を参照して、この発明の好適な実施の形態を
例示的に詳しく説明する。但し、この実施の形態に記載
されている構成部品の寸法、材質、形状、その相対配置
などは、特に特定的な記載がない限りは、この発明の範
囲をそれらのみに限定する趣旨のものではない。図８３
及び図８４を参照して、本発明の実施の形態に係る画像
形成装置の製造方法について説明する。

【０５３９】図８３は本発明の実施の形態に係る画像形
成装置の製造方法を示す模式図であり、図８３Ａは、第
一のコンディショニング工程について、図８３Ｂは第二
のコンディショニング工程について示している。図中、
６００１はコンディショニング工程を施す基板（アノー
ド基板或いはカソード基板）を、６００２は第一のコン
ディショニング工程において基板６００１に対向して配
置する電極を、６００３は第二のコンディショニング工
程において基板６００１に対向して配置する電極を、６
００４は高圧電源を各々示す。なお、第一のコンディシ
ョニング工程に用いる電極６００２のシート抵抗値と、
第二のコンディショニング工程に用いる電極６００３の
シート抵抗値は異なっている。

【０５４０】ここで、シート抵抗とは、幅がｗで長さが
ｌの薄膜の抵抗ＲをＲ＝Ｒｓ（１／ｗ）とおいた時に現
れるＲｓである。前記コンディショニング工程に用いる
電極のシート抵抗値によって、異常放電発生時に電子源
基板或いはアノード基板６００１と対向する電極間に蓄
積された電荷が放電経路を流れる際の電荷量を制御する
ことができる。すなわち、抵抗値が高いほど電極の部分
での電荷の移動を抑制できるため、これによって放電経
路においても電荷の移動を抑制できるのである。

【０５４１】図８４は本発明の実施の形態に係る製造方
法によって製造される画像形成装置を説明する模式図で
ある。図８４中、６００５はカソード基板を、６００６
はアノード基板を、６００７は高圧電源を各々示す。ま
ず、図８４を用いて画像形成装置の動作原理を説明す
る。カソード基板６００５には複数の電子放出素子が形
成され、アノード基板６００６には蛍光体等の発光手段
が備えられる。カソード基板６００５から放出された電
子ビームに十分な加速電圧を与えるために、アノード基
板６００６には高圧電源７によりカソード基板６００５
に対して数ｋＶ〜数十ｋＶの正電位が印加される。

【０５４２】このような状況下で、カソード基板６００
５に形成された電子放出素子から制御された電子が放出
され、アノード基板６００６に形成された蛍光体を発光
させる。この場合の電子の流れは、本明細書でいう異常
放電とは区別されるものである。なお、アノード基板６
００６とカソード基板６００５は、通常真空に保持さ
れ、カソード基板６００５とアノード基板６００６の距
離は、放出電子の平均自由工程よりも小さくなってい
る。

【０５４３】さて、このような状況を安定に実現するた
めに、本実施形態に係る製造方法が適用される。図８３
を用いて、製造方法について説明する。本実施形態によ
る製造工程においては、アノード基板或いはカソード基
板を製造する工程の所望の段階で、アノード基板或いは
カソード基板６００１表面に電界を印加する工程を設け
る。

【０５４４】アノード基板或いはカソード基板６００１
に予め電界を印加する目的としては、基板の耐圧を確認
する事、及び基板の耐圧を上昇させること等である。こ
のため、本工程で基板の表面に印加する電界は、後に画
像形成装置として使用する際に印加される電界と同程度
か、あるいはそれよりも高いことが好ましい。基板表面
に印加される電界は、基板に対向して配置された電極６
００２，６００３と基板６００１間に印加される電圧
（高圧電源６００４の電圧）、基板６００１と電極６０
０２，６００３間の距離等によって決定できる。なお、
電圧の印加は、直流的、パルス状等、どのようなもので
あっても良く、また、印加電圧を漸増させながら実施し
てもよい。

【０５４５】コンディショニング工程において、高いシ
ート抵抗値を有する電極を用いると、上述のように異常
放電発生時に基板６００１と対向する電極間に蓄積され
た電荷が放電経路を流れるのを抑制する事ができる。こ
れにより、大規模なアーク放電に至らしめないか、或い
は、その規模を著しく縮小した状態にする事が可能であ
り、二次的に生ずる異常放電をも防止することができ
る。

【０５４６】即ち、コンディショニング工程において、
基板６００１上に生ずるダメージを大幅に緩和して基板
１の耐圧を上昇させることが可能となる。製造工程中の
どの工程でコンディショニング工程を行うかは特に限定
されるものではないが、例えば、放電の原因となりうる
異物などが導入されうる工程の後に行うことが考えられ
る。

【０５４７】上記のように、電極のシート抵抗が高いほ
ど、本工程における放電電流が抑制できる。しかしなが
ら、異物によっては、コンディショニング工程において
効果的に耐圧を上昇させる為には一定以上の放電電流を
必要とすることもある。このため、本工程において用い
る電極のシート抵抗は、基板の構成や想定される異物の
種類等によって適宜選択されるものであり、上述のよう
に、シート抵抗値の異なる電極により行う異なる種類の
コンディショニング工程、すなわち、第一のコンディシ
ョニング工及び第二のコンディショニング工程を適宜選
択して行う。

【０５４８】このように、本工程を実施する事により、
異常放電の発生を抑制した画像形成装置の製造が可能と
なる。さらに、本実施の形態によるコンディショニング
工程を行うことにより、本工程で発生しうるダメージを
緩和でき、これにより歩留まり良く基板を製造すること
が可能となる。

【０５４９】−実施例− 以上、より具体的な実施例について説明する。まず、上
述の発明の実施の形態に基づいた製造工程を含む工程に
よって、カソード基板（電子源基板）を製造する場合に
ついて説明する。なお、電子放出素子として、表面伝導
型電子放出素子がマトリクス配置された電子源により構
成されているカソード基板を製造した。

【０５５０】この電子源の形成されたカソード基板の模
式図を図８５に示す。図８５中、６０１１はｘ方向配
線、６０１２ｙは方向配線、６０１３は表面伝導型電子
放出素子である。本実施例においては、ｙ方向７２０素
子（ｎ＝７２０）、ｘ方向２４０素子（ｍ＝２４０）か
らなるものを製造した。尚、表面伝導型電子放出素子６
０１３には、対向する素子電極が設けられており、ま
た、この素子電極間には導電性薄膜が形成されている。

【０５５１】さらに、導電性薄膜には不図示の電子放出
部が形成されている。そして、コンディショニング工程
においては、カソード基板の電子放出部を形成する面が
コンディショニング用電極と対向するように配置する。
また、カソード基板上の配線は接地し、コンディショニ
ング用電極は高圧電源と接続する。なお、カソード基板
とコンディショニング用電極の距離は２ｍｍとなるよう
絶縁体で支持する。

【０５５２】以下、製造工程について、工程順に説明す
る。 （電極形成工程） まず、カソード基板上に素子電極をフォトリソグラフィ
ーにより、Ｘ方向配線、ｙ方向配線及びそれらの交差す
る場所に設けられた層間絶縁層（不図示）を印刷法によ
り形成した。

【０５５３】（第１コンディショニング工程） 第１コンディショニング工程では、シート抵抗が１０３
Ω／□の電極を用いた。高圧電源より正の高圧を電極に
印加し、第１コンディショニング工程を開始する。ここ
で、本実施例ではパルス幅２００ｍｓ，１Ｈｚの矩形波
を電極に印加、波高値は、３０ｋＶまで１０Ｖ／秒のレ
ートで昇圧した。なお、本工程における異常放電を検知
する目的で、フォトマルを用いて発光測定を同時に行っ
たところ、本工程では３回の異常放電を検知した。

【０５５４】（薄膜形成工程） つづいて、素子電極間に導電性薄膜をＢＪ法（バブルシ
ェット方式（インクジェット方式の一種）によって行う
方法）にて形成した。

【０５５５】（第２コンディショニング工程） 第２コンディショニング工程では、シート抵抗が１０５
Ω／□の電極を用いた。本工程では、第１コンディショ
ニング工程と同様の方法で電界の印加を行った。なお、
本工程においては、５回の異常放電が検知された。

【０５５６】（電子放出部形成工程） さらに、上述した導電性薄膜に電子放出部を形成する工
程を実施した。

【０５５７】（第３コンディショニング工程） 第３コンディショニング工程では、シート抵抗が１０７
Ω／□の電極を用いた。本工程では、高圧電源より正の
高圧を電極に印加した。そして、本工程では直流電圧を
２５ｋＶまで、１０Ｖ／秒のレートで昇圧する事により
実施した。なお、本工程においては、異常放電は１回検
知された。

【０５５８】（第４コンディショニング工程） 最後に第４コンディショニング工程を行った。用いた電
極のシート抵抗は数Ω／□であり、高圧電源より２０ｋ
Ｖの直流電圧を印加し３０分間保持した。なお、本工程
では、異常放電は検知されなかった。

【０５５９】次に、上述の発明の実施の形態に基づいた
製造工程を含む工程によって、アノード基板を製造する
場合について説明する。図８６は、本実施例に係る製造
工程によって製造されたアノード基板の構成を示す模式
図であり、図８６Ａは平面図、図８６Ｂは側面図であ
る。図中、６０１６は電子線を加速させるために必要な
高圧を印加するための高圧取り出し部、６０１７はメタ
ルバック、６０１８は蛍光体を示す。コンディショニン
グ工程においては、アノード基板はメタルバック及び蛍
光膜が形成された面が電極と対向するように配置する。
また、アノード基板は高圧取り出し部を接地し、コンデ
ィショニング用電極は高圧電源と接続する。また、カソ
ード基板とコンディショニング用電極の距離は２ｍｍと
なるよう絶縁体で支持する。

【０５６０】（第１コンディショニング工程） 既に、蛍光膜が形成された（蛍光膜形成工程）アノード
基板に対して、第１コンディショニング工程を行う。こ
こで、このコンディショニング工程においては、シート
抵抗が１０１０Ω／□の電極を用い、高圧電源より負の
高圧を電極に印加し、第１コンディショニング工程を開
始する。

【０５６１】本実施例では直流電圧を、０ｋＶから−３
０ｋＶまで−１０Ｖ／秒のレートで昇圧し、その後１時
間−３０ｋＶで保持する事により実施した。なお、本工
程における異常放電を検知する目的で、フォトマルを用
いて発光測定を同時に行ったところ、本工程では１回の
異常放電を検知した。

【０５６２】（第２コンディショニング工程） 続いて、第２コンディショニング工程を行う。本工程で
は、シート抵抗が数Ω／□の電極を用い、高圧電源より
高圧を印加し、第２コンディショニング工程を行った。
本工程では−２０ｋＶ直流電圧３０分間保持する事によ
り実施した。なお、本工程においては、異常放電は検知
されなかった。

【０５６３】以上により作製したカソード基板とアノー
ド基板を用いて、画像表示部を製造した。図８７は本発
明の実施の形態に係る製造方法によって製造された画像
形成装置の概略構成図である。図８７において、図８５
及び図８６と同じ部位には、同じ記号を示してある。ま
た、図中、６０１４はカソード基板１０を支えるリアプ
レート、６０１８は蛍光体、６０１７はメタルバック、
６０１９はアノード基板６０１５とカソード基板６０１
０を固定する支持枠である。なお、カソード基板とアノ
ード基板の距離は２ｍｍである。

【０５６４】また、表面伝導型電子放出素子６０１３に
は対向する素子電極が設けられており、この素子電極間
に１５Ｖ程度の電圧を印加する事により、この電極間に
は素子電流Ｉｆが流れ、同時に電子放出が行われる。

【０５６５】さて、上述のように、本発明の実施の形態
に係る製造方法により製造した画像形成装置の特性を評
価するために、以下の評価実験を行った。まず、アノー
ドに１０ｋＶの高電圧を印加し、カソード基板６０１０
のｘ方向配線６０１１、具体的にはＤｏｘ１，ｄｏｘ
２，…，Ｄｏｘ（ｍ−１）、Ｄｏｘｍ、及び、ｙ方向配
線６０１２、具体的にはＤｏｙ１，Ｄｏｙ２，…，Ｄｏ
ｙ（ｎ−１），Ｄｏｙｎに接続された不図示のドライバ
ーユニットを駆動する事により、画像を表示させ、画素
欠陥の有無を調査した。

【０５６６】その結果、異常放電に関わると思われる画
素欠陥は見付からず、即ち、コンディショニング工程で
ダメージを与えていないことが判明した。続いてこの状
態で、様々な画像を表示させながら、３００時間の耐久
試験を行った。その結果、異常放電を一度も生ずる事は
なく、良好な画像を保持していた。

【０５６７】−第６の実施形態− 本発明を画像形成装置の製造に適用する具体的な実施形
態について、以下に説明する。図８８は、本実施形態の
製造装置を用い、本実施形態の製造方法により製造され
る画像形成装置の主要構成を示す概略斜視図である。

【０５６８】図８８において、画像形成装置はアノード
基板７００１及びカソード基板７００２を備えて構成さ
れており、カソード基板７００２は、図８９に示すよう
に、電子源として用いられる表面伝導型の電子放出素子
７０１５（図中、円内に示す。）がマトリクス状（行列
状）に多数配されて構成されている。アノード基板７０
０１は、カラー表示を行うためのＲ，Ｇ，Ｂ用の蛍光体
面７０１８、この蛍光体面７０１８を覆うアルミニウム
を材料とした厚み１００（ｎｍ）程度のメタルバック面
７０１９がガラス基体７０１７に埋設固定されて構成さ
れている。更に、７０１２はｘ方向配線、７０１３はｙ
方向配線であり、７０１６はカソード基板７００２を支
えるリアプレート、７０２０はアノード基板７００１と
カソード基板７００２を固定する支持枠である。

【０５６９】図９０は、表面伝導型の電子放出素子７０
１５を示す模式図であり、図９０Ａが平面図、図９０Ｂ
が断面図である。この電子放出素子７０１５は、カソー
ド基板７００２上で隣接する一対の素子電極７０２１，
７０２２と、これら素子電極７０２１，７０２２に接続
されて一部位に電子放出部７０２３を有する導電性薄膜
７０２４とを有してなる素子である。電子放出部７０２
３は、導電性薄膜７０２４の一部が、破壊、変形ないし
変質され、高抵抗状態とされた部分である。また、電子
放出部７０２３及びその周辺には、電子放出を制御する
ため、炭素あるいは炭素化合物を主成分とする堆積膜７
０２５が形成されている場合がある。

【０５７０】この電子放出素子７０１５は、素子電極７
０２１，７０２２間に７０１５（Ｖ）程度の電圧を印加
することにより当該素子電極７０２１，７０２２間に素
子電流Ｉｆを供給し、電子放出部７０２３から電子を放
出させることができる。本実施形態は、上述した構成の
画像形成装置を製造する過程において、カソード基板７
００２を作製する際の工程を対象とする。

【０５７１】図９１及び図９２は、本実施形態の製造装
置の主要構成を示す模式図である。なお、図９２では図
９１と同じ部位には同じ数字を記す。図９１において、
７００１はアノード基板、７００２はカソード基板、７
００３は異常放電を検知する検知手段、７００４はアノ
ードとカソードを短絡させる切替スイッチ、７００５は
高圧電源、７００６は切替スイッチ７００４の短絡時の
抵抗、７００８は検知手段７００３から切替スイッチ７
００４を制御するために送られる信号を各々示す。他
方、図８９において、７００７はアノードと高圧電源の
間の切替スイッチ、７００９は検知手段７００３から切
替スイッチ７００７を制御するために送られる信号であ
る。

【０５７２】以下、図９１に示す製造装置の機能につい
て説明する。この製造装置は、アノードとカソードの作
る静電容量が大きい場合に特に好適なものである。先
ず、カソード基板７００２に電子源となる電子放出素子
７０１５を形成する工程の所望の段階で、真空中におい
てアノード基板７００１’にカソード基板７００２と比
較して正の高電位を印加するコンディショニングを実施
する。なお、このアノード基板７００１’は、このコン
ディショニングを実施するために使用するものであり、
画像を形成するためのアノード基板７００１とは異なる
ものとしてもよい。

【０５７３】アノード基板７００１’としては、上記の
ように画像形成用の基板である必要はない。このとき、
例えばアノードに印加する電位を漸増させながら実施す
る。この場合に、所望の電位に到達する前に異常放電が
生じた場合に、検知手段７００３により異常放電を検知
し、続いて信号７００８を発生させて切替スイッチ７０
０４を開閉する。

【０５７４】検知手段７００３及び信号７００８は、例
えば、アノードの電位をモニターし、或るしきい値より
も大きな電位変化が見られた場合に切替スイッチ７００
４の開閉動作を行う信号を出すものなどが挙げられる。
この信号７００８は、異常放電が検知されたと同時に、
一定時間だけ切替スイッチ７００４を閉にした後に、再
度開にする信号であることが好ましい。この切替スイッ
チ７００４を一定時間閉にする時間は、使用する高圧電
源７００５の特性を考慮して選択することが好ましい。
このような高圧電源７００５は、通常の、出力の安定性
を向上させる目的でインダクタンスとキャパシタンスな
どが組み合わされて使用されているものが好適である。

【０５７５】更に言及すれば、異常放電時に、事実上高
圧電源からの電荷の供給を無視しうる状態にできるもの
であればよく、異常放電の瞬間に高圧電源の出力電圧が
ほとんど低下しない安定化直流電源が良いことになる。
即ち、先に述べた切替スイッチ７００４を一定時間閉に
する時間は、アノード基板７００１’の電位を正規の電
位に回復する過程において、高圧電源の出力電圧がほと
んど低下しない時間で選ばれることになる。上述の制御
を行いつつ、アノードの電位が所望の値になるまで実施
し、コンディショニングの工程を終了する。

【０５７６】次に、図９２に示す製造装置の機能につい
て説明する。図９２では、アノード基板７００１’と高
圧電源の間に切替スイッチ７００７が設けられ、検知手
段７００３からの信号７００９により切替スイッチ７０
０７が制御される。この図９２の製造装置は、二次的に
生ずる異常放電が支配的にダメージを与える場合に好適
である。

【０５７７】前述と同様に、真空中でアノード基板に高
電位を印加するコンディショニングを実施する。このと
き、異常放電が検知されたと同時に、切替スイッチ７０
０７を開にする。これにより、高圧電源に負荷を与える
ことなく、任意の時間だけアノードと高圧電源を電気的
に切断することが可能となる。この状態からアノードと
高圧電源を電気的に接続する場合には、切替スイッチ７
００７を開にした後に切替スイッチ７００７を閉にすれ
ばよい。上述の制御を行いつつ、アノードの電位が所望
の値になるまで実施し、コンディショニングの工程を終
了する。

【０５７８】次に、当該製造装置の動作原理について述
べる。画像形成装置として機能させるためには、通常、
アノード基板７００１には蛍光対等の発光手段を備えた
基板が用いられ、これに十分な加速電圧を電子ビームに
与えるために、数（ｋＶ）〜数十（ｋＶ）の高い正電位
が印加される。このような状況下で、カソード基板７０
０２に形成された電子放出素子から制御された電子が放
出され、アノード基板７００１に形成された蛍光体面７
０１８を発光させる。この場合の電子の流れは、本実施
形態でいう異常放電とは区別されるものである。なお、
アノード基板７００１とカソード基板７００２は、通常
真空に保持され、アノード基板７００１とカソード基板
７００２の距離は、放出電子の平均自由工程よりも小さ
くなっている。

【０５７９】さて、このような状況を安定に実現するた
めに、本発明は適用される。即ち、本発明は、上述の画
像を形成する前に、アノードに、カソード基板７００２
に対して数（ｋＶ）〜数十（ｋＶ）の高い正電位を印加
するコンディショニングの工程を、下記のように実施す
る。

【０５８０】図９１に示す構成において、まずカソード
基板７００２に対して、アノード基板７００１に高い正
電位、具体的には数（ｋＶ）〜数十（ｋＶ）程度を印加
する。この電位は、画像形成時に印加する値と同程度
か、あるいはそれよりも高い電位が選ばれる。このと
き、カソード基板７００２とアノード基板７００１の間
の空間は真空雰囲気に保たれている。なお、このような
電位の印加は、直流的、パルス状等、どのようなもので
あっても良い。また、印加電位を漸増させながら実施し
てもよい。

【０５８１】異常放電の開始を特定するには、例えば、
アノード基板７００１’に近接して設けられた電位計に
より、アノード電位の変化を測定することなどにより可
能である。この場合、或るしきい値よりも大きな電位変
化が見られた場合に切替スイッチ７００４の閉開動作を
行う信号を出すものが挙げられる。その外にも、異常放
電に関わる発光現象を観察する方法などがある。

【０５８２】次に異常放電が生じた場合の制御を述べ
る。異常放電が生じ、アノード基板７００１’とカソー
ド基板７００２間の真空を介した空間に電流が流れ始め
た瞬間に、切替スイッチ７００４を閉じてアノードに蓄
えられていた電荷を切替スイッチ７００４を介して部分
的に開放する。この場合、異常放電を観測し、切替スイ
ッチ７００４を閉じるのに要する時間が十分に短けれ
ば、アノード基板７００１’とカソード基板７００２の
真空を介した空間に流れる電流を部分的に遮断、或いは
小さく絞ることが可能であり、結果的に、カソード基板
７００２上に本来生ずるはずのダメージを大幅に緩和で
きることになる。尚、切替スイッチ７００４の短絡時の
抵抗７００６は、切替スイッチ７００４を保護する目的
で使用されるが、可能な限り小さい値であることが好ま
しい。

【０５８３】続いて、切替スイッチ７００４を再び開け
る。このとき、アノード基板７００１’とカソード基板
７００２の真空を介した空間に電流が流れていなけれ
ば、高圧電源７００５から流れ込む電流が、アノードの
電位を再度規定の値にまで復活させる充電電流として流
れることになる。

【０５８４】以上は、図９１における構成の場合である
が、図９２の構成では、制御の仕方が異なる。異常放電
が生じ、アノード基板７００１’とカソード基板７００
２の真空を介した空間に電流が流れ始めた瞬間に、切替
スイッチ７００７を開いて、アノード基板７００１’と
高圧電源７００５を電気的に切断する。これにより、ア
ノード基板７００１’に蓄積されていた電荷は放電時の
電流として開放されるものの、切替スイッチ７００７を
開く動作が入ることにより、任意の時間アノード基板７
００１’の電位をカソード基板７００２に近づけた状態
で保持できる。この保持する時間を十分にとることによ
り、二次的に生ずる放電をより確実に防止することが可
能となる。また、アノード基板７００１’と高圧電源５
が電気的に切断されるので、高圧電源７００５に大きな
負荷を与える心配も無い。

【０５８５】上述の２つの方法に関して、組み合わせて
実施することも有効である。この場合には、先に生ずる
異常放電に関わり、真空を介して空間に流れる電流を絞
ることが可能であり、二次的に生ずる異常放電をも防止
することができる。

【０５８６】以上の説明からわかるように、本実施形態
により、カソード基板７００２上に本来生ずるはずのダ
メージを大幅に緩和してコンディショニングを実施する
ことが可能となる。また、コンディショニングを実施す
ることにより、異常放電の発生を抑制した画像形成装置
の製造が可能となる。

【０５８７】−実施例− 以下、実施例に基づいて本実施形態を更に具体的に説明
する。 （実施例１） 図９１に模式的に示したアノード基板７００１’、カソ
ード基板７００２、異常放電の検知手段７００３、アノ
ードとカソードを短絡させるスイッチ７００４、高圧電
源７００５、抵抗７００６を配置してコンディショニン
グを実施した。なお、７００８は制御信号を示してい
る。異常放電検知手段７００３及び制御信号７００８
は、アノード基板７００１’の近くに設けられた電位計
及び電位の低下が２０（Ｖ）以上観測された場合にパル
ス幅１０（μ秒）のトリガーシグナルを切替スイッチ７
００４に送るシステムにより構成されており、制御回数
を調べるためにカウンターも具備している。また、切替
スイッチ７００４には高圧用の半導体スイッチを、高圧
電源７００５には直流高圧電源を使用し、抵抗７００６
は１００Ωとした。また、本実施例においては、表面伝
導型の電子放出素子７０１５がｙ方向に７２０個（ｎ＝
７２０）、ｘ方向に２４０個（ｍ＝２４０）からなるも
のを使用した。

【０５８８】本実施例において製造する画像形成装置
は、カソード基板７００２と画像形成用のアノード基板
７００１の距離が２（ｍｍ）であり、画像形成時にアノ
ードに印加する最大電圧は１０（ｋＶ）である。従っ
て、コンディショニングの条件は、カソード基板７００
２とアノード基板７００１’の距離を２（ｍｍ）とし、
コンディショニング用のアノード電極７００１’に印加
する最大電位を１５（ｋＶ）とした。以下に、本製造工
程を順に説明する。

【０５８９】１）図８９に模式的に示されるカソード基
板２を陰極として、コンディショニング用のアノード電
極７００１’を用いて図９１に示すように配置させた。
なお、このコンディショニング用のアノード基板７００
１’は、カソード基板７００２と対向して配置させたと
きに、カソード基板７００２上の導電性部分と少なくと
も重なる部分を有する電極形状のものである。このアノ
ード基板７００１’は、コンディショニングを行うため
のものであり、画像形成用のアノード基板７００１とは
異なるものである。また、カソード基板７００２を陰極
とするために、カソード基板７００２上に形成されたＸ
方向配線７０１２及びｙ方向配線７０１３を接地した。
アノード基板７００１’とカソード基板７００２の間に
は、不図示の絶縁性ブロックが挿入されており、アノー
ド基板７００１’とカソード基板７００２の間隔は２
（ｍｍ）に保持されている。また、アノード基板７００
１’とカソード基板７００２及び絶縁性ブロックなど
は、真空容器内に配置されている（不図示）。

【０５９０】２）上述の真空容器内を排気する。これに
よりアノード基板７００１’とカソード基板７００２の
間は真空状態となる。

【０５９１】３）真空容器内の圧力が１×１０−３（Ｐ
ａ）よりも低くなったところで、高圧電源７００５より
アノード基板７００１’に高圧を印加し、コンディショ
ニングを開始する。本実施例では直流電圧を５（ｋＶ）
から１５（ｋＶ）まで、１０（Ｖ／秒）のレートで昇圧
し、その後１０分間、１５（ｋＶ）で保持することによ
り実施した。なお、昇圧しながら、異常放電の検知手段
７００３により、異常放電の有無を常時測定し、異常放
電を検知した場合には、制御信号７００８を介して切替
スイッチ７００４を制御した。本実施例においては、７
回の異常放電を検知し、それに対応して７回の制御が行
われた。

【０５９２】４）上述のコンディショニングの終了後、
真空容器内を大気圧に戻し、カソード基板７００２につ
いては、電子源を完成させるための工程を実施し、最終
的には図８８に示す画像表示部を製造した。

【０５９３】さて、上述のように、本発明の製造方法に
より製造した画像形成装置の特性を評価するために、以
下の評価実験を行った。先ず、アノードに１０（ｋＶ）
の高電圧を印加し、カソード基板７００２のｘ方向配線
７０１２、具体的にはDxo1,Dox2,・・・・Dxo(m-1),Dox
m及び、ｙ方向配線７０１３、具体的にはDoy1,Doy2,・
・・・Doy(n-1),Doynに接続された不図示のドライバー
ユニットを駆動することにより、画像を表示させ、画素
欠陥の有無を調査した。その結果、異常放電に関わると
思われる画素欠陥は見付からず、即ち、コンディショニ
ングの工程でダメージを与えていないことが判明した。
続いてこの状態で、様々な画像を表示させながら、３０
０時間の耐久試験を行った。その結果、異常放電を一度
も生ずることはなく、良好な画像を保持していた。この
ことから、本発明の画像形成装置の製造方法により製造
される画像形成装置が、異常放電の抑制に有効であるこ
とが示された。

【０５９４】（実施例２） 実施例１のコンディショニングの工程を、図８８に模式
的に示す画像表示装置の組み立て完了後に実施した。な
お、コンディショニング時には、カソード基板７００２
とアノード基板７００１’の間を真空の状態にしてい
る。

【０５９５】本実施例２においては、検知手段７００３
を光検知手段とし、異常放電の有無を検知して切替スイ
ッチ７００４を閉開した以外は、実施例１と同様の条件
でコンディショニングを行った。

【０５９６】光検知は、カソード基板７００２から駆動
に関わらずに放出された電子が、蛍光体に照射すること
により発する光を検知するものである。そこで、異常放
電に関わるシグナルを検知したときに、切替スイッチ７
００４を閉じて１０（μ秒）後に再度切替スイッチ７０
０４を開くようにした。実施例１と同様に、５（ｋＶ）
から１５（ｋＶ）まで、１０（Ｖ／秒）のレートで昇圧
し、その後１０分間１５（ｋＶ）で保持する条件でコン
ディショニングを実施したところ、１１回の異常放電を
検知し、それに対応して１１回の制御が行われた。その
後、必要な工程を経て、また、不図示のドライバーユニ
ット等を接続して、画像形成が可能な装置として完成さ
せた。

【０５９７】そして、実施例１と同様に、アノード基板
７００１’に１０（ｋＶ）の高電圧を印加して評価を行
ったところ、異常放電に関わると思われる画素欠陥は見
付からず、即ち、コンディショニングの工程でダメージ
を与えていないことが判明した。続いてこの状態で、様
々な画像を表示させながら、３００時間の耐久試験を行
った。その結果、異常放電を一度も生ずることはなく、
良好な画像を保持していた。このことから、本発明の画
像形成装置の製造方法により製造される画像形成装置
が、異常放電の抑制に有効であることが示された。

【０５９８】（実施例３） 図９２に模式的に示したアノード基板７００１’、カソ
ード基板７００２、異常放電の検知手段７００３、高圧
電源７００４、アノードと高圧電源の間の切替スイッチ
７００７を配置してコンディショニングを実施した。な
お、７００９は制御信号を示している。検知手段７００
３は実施例２と同様に光検知手段とし、異常放電の有無
を検知して、異常放電が検知された場合にパルス幅５秒
のトリガーシグナルをスイッチ７００７に送るシステム
により構成されている。また制御回数を調べるためにカ
ウンタも具備している。なお、切替スイッチ７００７に
は真空スイッチを、高圧電源７００５には直流高圧電源
を使用した。

【０５９９】本実施例においては、制御信号としてパル
ス幅５秒のトリガーシグナルを切替スイッチ７００７に
送るため、異常放電時にはアノード基板７００１’と高
圧電源７００５は電気的に５秒間程度切断されることに
なる。カソード基板７００２には、実施例１と同様に、
電子放出素子として表面伝導型の電子放出素子７０１５
がマトリクス配置された電子源により構成されているも
のを使用した。但し、本実施例では、電子放出素子７０
１５がｙ方向に２４０個（ｎ＝２４０）、ｘ方向に８０
個（ｍ＝８０）設けられたものを使用した。なお、本実
施例においても、実施例１と同様に、導電性薄膜を形成
した後に実施した。

【０６００】本実施例において製造する画像形成装置
は、カソード基板７００２と画像形成用のアノード基板
７００１’の距離が２．５（ｍｍ）であり、画像形成時
にアノード電極に印加する最大電圧は１２（ｋＶ）であ
る。従って、コンディショニングの条件は、カソード基
板７００２とアノード基板７００１’の距離を２．５
（ｍｍ）、コンディショニング用のアノード電極に印加
する最大電位を１８（ｋＶ）とした。以下に、製造工程
を順に説明する。

【０６０１】１）図８９に模式的に示されるカソード基
板７００２を陰極として、コンディショニング用のアノ
ード基板７００１’を用いて図９２に示すように配置さ
せた。なお、このコンディショニング用のアノード基板
７００１’は、カソード基板７００２と対向して配置さ
せたときに、カソード基板７００２上の導電性部分と少
なくとも重なる部分を有する電極形状のものである。ま
た、カソード基板７００２を陰極とするために、カソー
ド基板７００２上に形成されたｘ方向配線７０１２及び
ｙ方向配線７０１３を接地した。アノード基板７００
１’とカソード基板７００２の間には、不図示の絶縁性
ブロックが挿入されており、アノード基板７００１’と
カソード基板７００２の間隔は２（ｍｍ）に保持されて
いる。また、アノード基板７００１’とカソード基板７
００２及び絶縁性ブロックなどは、真空容器内に配置さ
れている（不図示）。

【０６０２】２）上述の真空容器内を排気する。これに
よりアノード基板７００１’とカソード基板７００２の
間は真空状態となる。

【０６０３】３）真空容器内の圧力が１×１０−３（Ｐ
ａ）よりも低くなったところで、高圧電源７００５より
アノード基板７００１’に高圧を印加し、コンディショ
ニングを開始する。本実施例では直流電圧を６（ｋＶ）
から１８（ｋＶ）まで、１０（Ｖ／秒）のレートで昇圧
し、その後１０分間、１８（ｋＶ）で保持することによ
り実施した。なお、昇圧しながら、検知手段７００３に
より、異常放電の有無を常時測定し、異常放電を検知し
た場合には、制御信号７００９を介してスイッチ７００
７を制御した。このとき、上述したように約５秒間アノ
ード基板７００１’と高圧電源７００５が電気的に切断
されるので、本実施例においては異常放電を検知した場
合には、上記の制御に加えて高圧電源７００５の昇圧を
停止して異常放電検知前の電圧を約５秒間保持する制御
も行った。

【０６０４】ここで、アノード基板７００１’と高圧電
源７００２の電気的に切断される時間を約５秒間とした
のは、二次的に生ずる異常放電を効果的に防止するため
であり、本条件でコンディショニングを実施したとこ
ろ、本実施例においては、１９回の異常放電を検知し、
それに対応して１９回の制御が行われた。また、この異
常放電は最も短い間隔でも２９秒間離れて生じており、
本実施例においては二次的に生ずる異常放電が効果的に
防止されたものと考えられる。その理由として、異常放
電を検知してから、約５秒間アノード基板７００１’と
高圧電源７００５を電気的に切断したために、局所的に
アノード基板７００１’とカソード基板７００２の真空
度が悪化したとしても或程度回復させられるためではな
いかと考えられる。

【０６０５】４）上記のコンディショニングの終了後、
真空容器内を大気圧に戻し、カソード基板７００２につ
いては、電子源を完成させるための工程を実施し、最終
的には図８８に模式的に示す画像表示装置を製造した。

【０６０６】さて、上述のように、本発明の製造方法に
より製造した画像形成装置の特性を評価するために、以
下の評価実験を行った。先ず、アノードに１２（ｋＶ）
の高電圧を印加し、カソード基板７００２のｘ方向配線
７０１２、具体的にはDox1,Dox2,・・・・Dox(m-1),Dox
m及び、ｙ方向配線７０１３、具体的にはDoy1,Doy2,・
・・・Doy(n-1),Doynに接続された不図示のドライバー
ユニットを駆動することにより、画像を表示させ、画素
欠陥の有無を調査した。その結果、異常放電に関わると
思われる画素欠陥は見付からず、即ち、コンディショニ
ングの工程でダメージを与えていないことが判明した。
続いてこの状態で、様々な画像を表示させながら、３０
０時間の耐久試験を行った。その結果、異常放電を一度
も生ずることはなく、良好な画像を保持していた。この
ことから、本発明の画像形成装置の製造方法により製造
される画像形成装置が、異常放電の抑制に有効であるこ
とが示された。

【０６０７】なお、上述の実施例１〜３においては、コ
ンディショニング時の異常放電を抑制する手段として、
アノードの電位をカソードの電位に近づける、或いは、
アノードと高圧電源を電気的に切断する場合の、いずれ
かを実施した場合についてのべたが、組み合わせて使用
してもまったく問題はない。また、異常放電観測手段に
ついても、これらに限られるものではない。

【０６０８】以上、表面伝導型放出素子を例に挙げて説
明したが、本願発明を適用できる電子線装置、画像表示
装置としては、表面伝導型放出素子を用いるものに限る
ものではない。例えば、スピント型として知られる電界
放出素子がある。一対の電極として、エミッタコーンと
呼ばれるエミッタ電極と、開口部を有するゲート電極と
を有しており、該開口部内にエミッタが位置しており、
エミッタとゲートの間に電圧を印可することにより電子
を放出するものである。特に、エミッタとして鋭利な端
部を持つものとし、この端部から電子を放出するものが
知られている。このような電界放出型素子を用いる電子
線装置においても本願発明に好適に適用し得る。

【０６０９】具体的には、配線を形成した後、エミッタ
及び／又はゲート電極の開口部を形成する前に、これま
で述べてきた各実施形態及びこれらの各実施例で行った
ように、コンディショニングを行えば良い。

【０６１０】

【発明の効果】本発明によれば、電子源基板に電界印加
工程を施すことにより、電子源内の突起等、画像形成装
置に代表される電子線装置を構成して駆動した際の放電
現象を引き起こす要因が除去されており、よって、長期
間画像表示を行っても表示画像に欠落画素の発生がな
い、表示特性に優れた画像形成装置が実現する。

【０６１１】また、本発明によれば、コンディショニン
グ工程において、電極と電子源基板とが形成するコンデ
ンサに蓄えられるエネルギーを導電性薄膜を破壊するエ
ネルギー以下に制限することにより、本工程における放
電時に電子源基板で消費されるエネルギーを制限でき、
導電性薄膜の破壊を抑制することができる。特に、大面
積な電子源基板の製造において、電子源基板上の素子の
破壊なく本工程を実施することができる。

【０６１２】さらに、電子源基板製造時に、どの工程に
おいてもコンディショニングを行えるため効率よく電子
源の基板を製造できる。

【０６１３】さらに本発明によれば、シート抵抗値がそ
れぞれ異なる電極を用いて行う複数種類のコンティショ
ニング工程を設けることによって、製造工程中や製品化
後の使用時において異常放電の発生を抑制可能とし、信
頼性が向上する。

フロントページの続き (31)優先権主張番号 特願平11−47085 (32)優先日 平成11年２月24日(1999．2．24) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平11−50508 (32)優先日 平成11年２月26日(1999．2．26) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平11−50576 (32)優先日 平成11年２月26日(1999．2．26) (33)優先権主張国 日本（ＪＰ） (72)発明者 茂木 聡史 神奈川県川崎市麻生区百合丘１丁目171 −704 (72)発明者 羽山 彰 神奈川県厚木市旭町２丁目10−１キヤノ ン第二本厚木寮 (56)参考文献 特開 平８−162012（ＪＰ，Ａ) 特開 平８−102250（ＪＰ，Ａ) 特開 平９−129124（ＪＰ，Ａ) 特開 平７−192611（ＪＰ，Ａ) 特開 平９−306336（ＪＰ，Ａ) 特開 平９−213224（ＪＰ，Ａ) 特開 平10−255650（ＪＰ，Ａ) 特開 平７−105850（ＪＰ，Ａ) 特開 平11−54038（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02 H01J 9/38 H01J 1/316 H01J 29/04 H01J 31/12 H01J 9/44

Claims (17)

(57)【特許請求の範囲】
1. 【請求項１】 電子を放出する電子放出部と、前記電子
   放出部に電気的に接続された配線と、が配置されたリア
   プレートと、画像形成部材が配置されたフェースプレー
   トとを備えた画像形成装置の製造方法であって、 前記リアプレート上に前記配線を形成する配線形成工程
   と、 前記リアプレート上に前記電子放出部を形成する電子放
   出部形成工程と、 前記リアプレートと、前記画像形成部材が配置された前
   記フェースプレートとの間を封着する封着工程とを備え
   るとともに、 前記配線形成工程の完了後、且つ前記電子放出部形成工
   程及び前記封着工程の前に、電極を、前記配線が形成さ
   れた前記リアプレート基板に対向して配置し、前記電極
   と前記リアプレートとの間に電圧を印加する電圧印加工
   程を備え、 前記電圧印加工程は、前記電極と前記リアプレートとの
   間で、放電を生ぜしめる工程であることを特徴とする画
   像形成装置の製造方法。
2. 【請求項２】 電子を放出する電子放出部を有する導電
   性膜と、前記導電性膜に電気的に接続された配線と、が
   配置されたリアプレートと、画像形成部材が配置された
   フェースプレートとを備えた画像形成装置の製造方法で
   あって、 前記リアプレート上に前記配線を形成する配線形成工程
   と、 前記リアプレート上に前記配線と電気的に接続された前
   記導電性膜を形成する導電性膜形成工程と、 前記導電性膜形成工程の後に、前記導電性膜に前記電子
   放出部を形成する電子放出部形成工程と、 前記リアプレートと、前記画像形成部材が配置された前
   記フェースプレートとの間を封着する封着工程とを備え
   るとともに、 前記配線形成工程及び前記導電性膜形成工程の完了後、
   且つ前記電子放出部形成工程及び前記封着工程の前に、
   電極を、前記配線及び前記導電性膜が形成された前記リ
   アプレート基板に対向して配置し、前記電極と前記リア
   プレートとの間に電圧を印加する電圧印加工程を備え、 前記電圧印加工程は、前記電極と前記リアプレートとの
   間で、放電を生ぜしめる工程であることを特徴とする画
   像形成装置の製造方法。
3. 【請求項３】 一対の素子電極と、前記一対の素子電極
   間に配置された、電子を放出する電子放出部を有する導
   電性膜と、前記一対の素子電極と電気的に接続された配
   線と、が配置されたリアプレートと、画像形成部材が配
   置されたフェースプレートとを備えた画像形成装置の製
   造方法であって、 前記リアプレート上に配線を形成する配線形成工程と、 前記リアプレート上に前記配線と電気的に接続された前
   記一対の素子電極を形成する素子電極形成工程と、 前記リアプレート上の前記一対の素子電極間に前記導電
   性膜を形成する導電性膜形成工程と、 前記導電性膜形成工程の後に、前記導電性膜に前記電子
   放出部を形成する電子放出部形成工程と、 前記リアプレートと、前記画像形成部材が配置された前
   記フェースプレートとの間を封着する封着工程とを備え
   るとともに、 前記配線形成工程及び前記素子電極形成工程の完了後、
   且つ前記電子放出部形成工程及び前記封着工程の前に、
   電極を、前記配線及び前記素子電極が形成された前記リ
   アプレート基板に対向して配置し、前記電極と前記リア
   プレートとの間に電圧を印加する電圧印加工程を備え、 前記電圧印加工程は、前記電極と前記リアプレートとの
   間で、放電を生ぜしめる工程であることを特徴とする画
   像形成装置の製造方法。
4. 【請求項４】 一対の素子電極と、前記一対の素子電極
   間に配置された、電子を放出する電子放出部を有する導
   電性膜と、前記一対の素子電極と電気的に接続された配
   線と、が配置されたリアプレートと、画像形成部材が配
   置されたフェースプレートとを備えた画像形成装置の製
   造方法であって、 前記リアプレート上に前記配線を形成する配線形成工程
   と、 前記リアプレート上に前記配線と電気的に接続された前
   記一対の素子電極を形成する素子電極形成工程と、 前記リアプレート上の前記一対の素子電極間に前記導電
   性膜を形成する導電性膜形成工程と、 前記導電性膜形成工程の後に、前記導電性膜に前記電子
   放出部を形成する電子放出部形成工程と、 前記リアプレートと、前記画像形成部材が配置された前
   記フェースプレートとの間を封着する封着工程とを備え
   るとともに、 前記配線形成工程、前記素子電極形成工程、及び、前記
   導電性膜形成工程の完了後、且つ前記電子放出部形成工
   程及び前記封着工程の前に、電極を、前記配線、前記素
   子電極、及び、前記導電性膜が形成された前記リアプレ
   ート基板に対向して配置し、前記電極と前記リアプレー
   トとの間に電圧を印加する電圧印加工程を備え、 前記電圧印加工程は、前記電極と前記リアプレートとの
   間で、放電を生ぜしめる工程であることを特徴とする画
   像形成装置の製造方法。
5. 【請求項５】 前記導電性膜に前記電子放出部を形成す
   る工程は、前記導電性膜に間隙を生ぜしめる工程である
   ことを特徴とする請求項２〜４のいずれか１項に記載の
   画像形成装置の製造方法。
6. 【請求項６】 前記導電性膜に間隙を生ぜしめる工程
   は、前記導電性膜に通電する工程を含むことを特徴とす
   る請求項５に記載の画像形成装置の製造方法。
7. 【請求項７】 前記導電性膜に間隙を生ぜしめる工程の
   後に、更に、前記電子放出部の近傍又は前記電子放出部
   に堆積物を堆積させる工程を有することを特徴とする請
   求項５又は６に記載の画像形成装置の製造方法。
8. 【請求項８】 前記電圧印加工程は、前記電極と前記リ
   アプレートとの間にその強度が１ｋＶ／ｍｍ以上の電界
   を生ぜしめる工程であることを特徴とする請求項１〜７
   のいずれか１項に記載の画像形成装置の製造方法。
9. 【請求項９】 前記電圧印加工程は、前記電極と前記リ
   アプレートとの間に電圧を印加した際に、前記電極と前
   記リアプレートとが形成するコンデンサに蓄えられるエ
   ネルギーが、前記導電性膜を破壊するエネルギー以下で
   行われることを特徴とする請求項２〜４のいずれか１項
   に記載の画像形成装置の製造方法。
10. 【請求項１０】 前記電極と前記リアプレートとの対向
    する面積をＳ、 前記電極と前記リアプレートとの距離をＨｃ、 前記電極と前記リアプレート上の配線との間に印加する
    電圧をＶｃ、 真空の誘電率をεとすると、 前記導電性膜が破壊されるエネルギーＥｔｈは、 ε×Ｓ×Ｖｃ２／２Ｈｃ＜Ｅｔｈ …（１） であることを特徴とする請求項９に記載の画像形成装置
    の製造方法。
11. 【請求項１１】 前記電極と前記リアプレートとの間に
    印加される電圧を前記電圧印加工程中に変化させること
    を特徴とする請求項１〜１０のいずれか１項に記載の画
    像形成装置の製造方法。
12. 【請求項１２】 前記電圧は、低圧から徐々に昇圧して
    ゆく直流であることを特徴とする請求項１１に記載の画
    像形成装置の製造方法。
13. 【請求項１３】 前記電圧は、低圧から徐々に昇圧して
    ゆく交流であることを特徴とする請求項１１に記載の画
    像形成装置の製造方法。
14. 【請求項１４】 前記電圧は、低圧から徐々に昇圧して
    ゆくパルス電圧であることを特徴とする請求項１１に記
    載の画像形成装置の製造方法。
15. 【請求項１５】 前記電極と前記リアプレートとの間の
    距離を前記電圧印加工程中に変化させることを特徴とす
    る請求項１〜１０のいずれか１項に記載の画像形成装置
    の製造方法。
16. 【請求項１６】 前記電圧印加工程は、真空雰囲気下で
    行われることを特徴とする請求項１〜１５のいずれか１
    項に記載の画像形成装置の製造方法。
17. 【請求項１７】 前記電圧印加工程は、気体の存在する
    雰囲気下で行われることを特徴とする請求項１〜１５の
    いずれか１項に記載の画像形成装置の製造方法。