JP2006209990A - 画像表示装置 - Google Patents

Abstract

【課題】 アノード電極と電子放出素子との間で生じた放電によって新たに生じる塩面放電を防止した電子線装置を提供する。
【解決手段】 走査信号素子電極1ａと情報信号素子電極１ｂとを備えた電子放出素子を備えた画像表示装置において、隣接する電子放出素子間を遮る位置に、走査信号配線４に電気的に接続された付加電極６を配置し、該付加電極６が溶融して消失するエネルギーＥｅが、電子放出素子に流れる放電電流のエネルギーＥａより大であるように付加電極６を構成する。
【選択図】 図１

Description

本発明は、電子放出素子を用いた平面型の画像表示装置に関する。

従来、電子放出素子の利用形態としては、画像表示装置が挙げられ、例えば、冷陰極電子放出素子を多数形成した電子源基板（リアプレート）と、電子放出素子から放出された電子を加速するアノード電極及び発光部材としての蛍光体を具備した対向基板（フェースプレート）とを平行に対向させ、真空に排気した平面型の電子線表示パネルが知られている。平面型の電子線表示パネルは、現在広く用いられている陰極線管（ＣＲＴ）表示装置に比べ、軽量化、大画面化を図ることができ、また、液晶を利用した平面型表示パネルやプラズマ・ディスプレィ、エレクトロルミネッセント・ディスプレィ等の他の平面型表示パネルに比べて、より高輝度、高品質な画像を提供することができる。

このように、冷陰極電子放出素子から放出された電子を加速するために、アノード電極と素子との間に電圧を印加するタイプの画像表示装置においては、発光輝度を最大限に得るために高電圧を印加するのが有利である。素子の種類によって放出される電子線はアノード電極に到達するまでに発散するので、高解像度のディスプレィを実現しようとすると、リアプレートとフェースプレートとの基板間距離が短いのが好ましい。

しかしながら、基板間距離が短くなると必然的に該基板間が高電界となるため、放電により電子放出素子が破壊される現象が生じ易くなる。特許文献１には、アノード電極と電子放出素子間で生じる放電によって、他の電子放出素子に及ぶ影響を防止するため、電子放出素子を構成する素子電極と配線との接続経路に抵抗素子を配置した表示装置が開示されている。

特開２００３−１５７７５７号公報

アノード電極と電子放出素子間で放電が生じた場合、該放電によって生じる素子電極の溶融、断線に伴って、放電の電流経路が基板面の沿面方向に広がり（沿面放電）、最初に放電を生じた電子放出素子に隣接する電子放出素子が損傷する場合があった。

本発明の課題は、電子放出素子を用いて構成された画像表示装置において、上記沿面放電を防止し、放電によって生じる電子放出素子の損傷を最小限に抑えることにある。

基板上に、一対の素子電極を備えた複数の電子放出素子と、該電子放出素子の一対の素子電極のうちの一方の素子電極に接続された複数の第一配線と、他方の素子電極に接続され、第一配線とは絶縁層を介して交差する複数の第二配線と、を備えたリアプレートと、
上記リアプレートに対向配置し、アノード電極と上記電子放出素子から放出された電子の照射によって発光する発光部材とを備えたフェースプレートと
を備えた画像表示装置であって、
隣接する電子放出素子間に、上記第一配線或いは第二配線のいずれかに電気的に接続された付加電極を有し、
該付加電極が下記式（ａ）〜（ｃ）を満たすことを特徴とする。

Ｅｅ＝Ｐ×Ｃｐ×ρ×Ｔｍ （ａ）
Ｅａ＝Ｒ×Ｉ²×ｔ₁ （ｂ）
Ｅｅ＞Ｅａ （ｃ）
Ｐ：体積［ｍ³］
Ｃｐ：定圧比熱［Ｊ／ｋｇＫ］
ρ：密度［ｋｇ／ｍ³］
Ｔｍ：融点［Ｋ］
Ｒ：配線との接続部位から該接続部位に相対する端部までの抵抗［Ω］
Ｉ：許容電流値［Ａ］
ｔ₁：放電持続時間［ｓｅｃ］

本発明においては、アノード電極と電子放出素子間で放電が生じた場合に、沿面放電の電流経路が該電子放出素子と該素子に近接する付加電極との間で形成され、該放電が付加電極に吸収される。その結果、隣接する電子放出素子への沿面放電が防止される。さらに、付加電極は配線の作製工程において同時に作り込むことができるため、新たに工程を加える必要が無く、製造工程におけるコスト上昇や効率の低下を伴わずに製造することができる。

本発明の画像表示装置は、従来の電子放出素子を用いた装置と同様に、電子放出素子と該素子に電圧を印加するための配線とを備えたリアプレートと、該リアプレートに対向配置し、アノード電極と発光部材とを備えたフェースプレートとを有しており、その構成上の特徴は、隣接する電子放出素子間に、下記式（ａ）〜（ｃ）を満たす付加電極が配線の一方に電気的に接続されて配置されていることにある。

Ｅｅ＝Ｐ×Ｃｐ×ρ×Ｔｍ （ａ）
Ｅａ＝Ｒ×Ｉ²×ｔ₁ （ｂ）
Ｅｅ＞Ｅａ （ｃ）
Ｐ：体積［ｍ³］
Ｃｐ：定圧比熱［Ｊ／ｋｇＫ］
ρ：密度［ｋｇ／ｍ³］
Ｔｍ：融点［Ｋ］
Ｒ：配線との接続部位から該接続部位に相対する端部までの抵抗［Ω］
Ｉ：許容電流値［Ａ］
ｔ₁：放電持続時間［ｓｅｃ］

本発明において用いられる電子放出素子としては、電界放出型素子、ＭＩＭ型素子、表面伝導型電子放出素子のいずれでも用いることができ、特に放電が発生しやいという点から、数ｋＶ以上の電圧が印加される、表面伝導型電子放出素子に適用される。

以下、本発明に好ましく用いられる表面伝導型電子放出素子を用いた装置を例に挙げて本発明を具体的に説明する。

図１は本発明の画像表示装置のリアプレートの１画素の構成を模式的に示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。図中、１ａは走査信号素子電極、１ｂは情報信号素子電極、２は情報信号配線（第二配線）、３は絶縁層、４は走査信号配線（第一配線）、５は素子膜、７は素子膜５に形成された電子放出部、１０は基板である。尚、図１の通り、走査信号素子電極１ａと情報信号素子電極１ｂとで、一対の素子電極を形成している。

図２に当該リアプレートの製造工程を示す。以下に各工程を説明する。

先ず、基板に、素子電極１ａ、１ｂを形成する〔図２（ａ）〕。素子電極１ａ、１ｂはそれぞれ、素子膜５と走査信号配線４、情報信号配線２とのオーム性接触を良好にするために設けられるものである。通常、素子膜５は配線４、２と比べて著しく薄い膜であるため、ぬれ性や膜厚保持性等の問題を回避するために設けられる。素子電極１ａ、１ｂの形成方法としては、真空蒸着法、スパッタリング法、プラズマＣＶＤ法等の真空系を用いることができる。

次に、情報信号配線２を形成する〔図２（ｂ）〕。情報信号配線２は素子電極１ａ、１ｂとは異なり、膜厚は厚い方が電気抵抗を低減でき、有利である。そこで、情報信号配線２の形成方法としては厚膜印刷法を用いるのが有利である。例えば、溶媒にＡｇ成分及びガラス成分を混合した厚膜ペーストを印刷、焼成することにより形成する厚膜印刷法、さらには、Ｐｔペーストを用いたオフセット印刷法等も用いられる。近年、厚膜ペースト印刷にフォトリソグラフィー技術を導入した、フォトペースト法による膜形成技術も開発されており、当該フォトペースト法による配線２の形成ももちろん可能であり、情報信号配線２の幅が狭くなる場合、大型基板に対応して位置精度が要求される場合などは、フォトペースト法が有利である。

次に、絶縁層３を形成する〔図２（ｃ）〕。絶縁層３は、下配線である情報信号配線２の一部または全部を覆うようにして形成する事が重要である。特に、走査信号配線４との交差部及び付加電極６を形成する領域にはこれらと電気的に絶縁するために必要である。絶縁層３の構成材料は絶縁性或いは高抵抗を保てるものであれば良く、例えば、金属成分を含有しない厚膜ペーストが好ましく用いられ、もちろん、金属成分を含まないフォトペーストも適用可能である。尚、絶縁層３には、走査信号配線４と走査信号素子電極１ａとの接続部位に開口部を設けておく。

さらに、上配線である走査信号配線４を形成し、上記絶縁層３に形成した開口部を介して走査信号素子電極１ａと走査信号配線４とを接続する。また、同時に、該走査信号配線４と電気的に接続された付加電極６を形成する〔図２（ｄ）〕。走査信号配線４、付加電極６の形成方法は、情報信号配線２の形成方法と同様の方法が用いられる。また、付加電極６は走査信号配線４と別工程で形成しても良いが、同時形成が工程が簡便で好ましい。

最後に、素子膜５を形成し、該素子膜５に電子放出部７を形成し、電子放出素子が完成する〔図２（ｅ）〕。尚、素子膜５及び電子放出部７の形成方法については、例えば特開２−５６８２２号公報に開示されている、従来の方法をそのまま適用することができる。

図２には、１素子についてのみ図示したが、この素子を複数本の走査信号配線４、情報信号配線２の交点にそれぞれ形成することで、単純マトリクス構成の電子源基板（リアプレート）が完成する。

本発明における付加電極６の作用は、隣接する電子放出素子間に配置することで、アノードと一方の電子放出素子間で発生した一次放電が他方の電子放出素子に飛来して発生する二次放電を該二次放電経路において遮蔽して吸収することにある。従って、付加電極６はＧＮＤに近い側の配線、通常走査信号配線４に接続される。付加電極６が該二次放電を吸収するための十分な電流耐性を持つためには、付加電極６が下記の条件を満たす必要がある。

Ｅｅ＝Ｐ×Ｃｐ×ρ×Ｔｍ （１）即ち（ａ）
Ｅｈ＝∫Ｒ×Ｉ_h ²ｄｔ （２）
Ｅｅ＞Ｅｈ （３）
Ｐ：体積［ｍ³］
Ｃｐ：定圧比熱［Ｊ／ｋｇＫ］
ρ：密度［ｋｇ／ｍ³］
Ｔｍ：融点［Ｋ］
Ｒ：配線（図１では走査信号配線４）との接続部位から相対する端部までの抵抗［Ω］
Ｉ_h：放電電流値［Ａ］

上記Ｅｅは付加電極６が溶融して消失するエネルギーに当たり、Ｅｈは付加電極６に流れる放電電流のエネルギーに当たる。つまり、上記式（３）を満たすことで、放電電流が流れる期間に付加電極６が消失しないで放電を終了させることができる。

上記式（２）を導出するためには、放電電流波形を測定し、取得する必要がある。しかし、波形に高周波成分が含まれると、放電電流最大値Ｉ_mを取得することは容易でも、全体の波形が不明瞭になる。そこで、式（２）を下記式（４）に置き換える。

Ｅｈ＝∫Ｒ×Ｉ_h ²ｄｔ
≒Ｒ×Ｉ_m ²×ｔ₁＝Ｅｔ （４）
ｔ₁：放電持続時間

この場合、どのような放電波形であっても、式（４）を超える値にはならず、式（３）に基づいて、
Ｅｅ＞Ｅｔ （５）
とすれば、放電電流が流れる期間に付加電極６が消失しないで放電を終了させることができる。

放電持続時間ｔ₁を測定で求めることができない場合には、下記のように考える。

放電時にフェースプレートからリアプレートに流れる電荷量Ｑ［Ｃ］は、下記式（６）で示される。

Ｑ＝Ｃ×Ｖ＝∫Ｉ_hｄｔ （６）
Ｃ：フェースプレートとリアプレート間の容量［Ｆ］
Ｖ：印加電圧［Ｖ］

∫Ｉ_hｄｔ≒Ｉ_m×ｔ₁×０．５ （７）
として、
ｔ₁＝２Ｃ×Ｖ／Ｉ_m （８）
という式で放電持続時間ｔ₁を与える。式（７）で０．５をかける理由は、放電電流波形は一般に三角波に近い形状が多いからである。尚、フェースプレートとリアプレート間の容量Ｃは、フェースプレートのアノード電極が分割され、電流制限抵抗が挿入される場合には、パネル全面の容量ではなく、一部の容量だけが放電電流に寄与する場合もある。その値はパネル構成から電気回路的な計算により容易に算出できる。

ここで、許容電流値Ｉを定義する。許容電流値Ｉとは、放電電流Ｉ_hが付加電極６に流れて配線（図１では走査信号配線４）から外部のＧＮＤに排出するまでの経路のうち、最も電流耐性が低い部材に流すことができる最大電流値である。許容電流値Ｉを超える放電電流最大値Ｉ_mが流れる場合には、本発明に係わらずその部材に放電ダメージが入ってしまうので、本発明の効果が得られない。

そこで、前記式（４）及び（５）は、下記式（９）、（１０）に置き換える。

Ｅａ＝Ｒ×Ｉ²×ｔ₁ （９）即ち（ｂ）
Ｅｅ＞Ｅａ （１０）即ち（ｃ）

本発明において、Ｉ＞Ｉ_mであり、式（１０）は式（３）及び式（５）よりも厳しい条件であるが、放電電流の変動不安定性を考慮すると妥当な条件と言える。尚、式（８）についても、下記式（１１）に置き換える。

ｔ₁＝２Ｃ×Ｖ／Ｉ （１１）

式（１１）における容量Ｃは、下記式（ｄ）で置き換えることができる。

ｔ₁＝２ε×Ｓ×Ｖ／（Ｄ×Ｉ） （ｄ）
ε：リアプレートとフェースプレート間の誘電率［Ｆ／ｍ］
Ｓ：リアプレートとフェースプレートの対向面積［ｍ²］
Ｖ：リアプレートとフェースプレートのアノード電極間に印加される電圧［Ｖ］
Ｄ：リアプレートとフェースプレート間の距離［ｍ］

放電電流Ｉ_hが走査信号配線４から外部のＧＮＤに排出されるまでの模式的な経路としては、通常、走査信号配線４からフレキシブル基板、ドライバーＩＣを流れ、バス基板に達する。放電電流Ｉ_hは高周波電流のため、大部分はバス基板からＧＮＤへ流れる。一部は電源を介してＧＮＤに流れる。これら部材中、最も電流耐性が低い部材は一般的にはドライバーＩＣであり、それ以上の放電電流が発生した場合はドライバーが破壊され、ラインダメージが発生する。このような構成の場合、ドライバーＩＣに流すことのできる電流値Ｉ_dが許容電流値Ｉとなる。通常、Ｉ_dの範囲は０．０１〜５．０［Ａ］程度である。尚、ドライバーＩＣの設計値として、電流値Ｉ_dの持続時間ｔ_dを設計する場合もあり、その場合はｔ_dを放電持続時間ｔ₁と置き換える。

また、フェースプレートに電流制限抵抗を導入し、放電電流を抑制する場合、Ｉ_dに比べて放電電流最大値Ｉ_mがはるかに小さくなる場合がある。その場合、許容電流値Ｉを放電電流最大値Ｉ_mとしても良い。

また、数ｋＶ〜１０ｋＶ強程度の高電圧を印加する薄型フラットパネルディスプレイにおいては、不慮の放電電流を２Ａ程度に抑えないと、放電発生と同時に様々な方向の隣接素子やその隣の素子等へと放電が広がる傾向にあることが確認された。この場合、付加電極の能力によらず、放電によるパネル破壊が生じる。よって、許容電流値Ｉは、３Ａ程度に設定すれば十分である。この点で、フェースプレートに電流制限抵抗を導入する場合、放電電流最大値Ｉ_mは０．１〜３．０Ａ程度に抑制される。例えば、アノード電極を分割し、電流制限抵抗のある高抵抗部材を用いることで実現できる。アノード電極を数１０〜数１００μｍ幅の短冊、或いはドット状に分割し、数１００〜数ＭΩ／□の部材を用いると、上記の値となる。設計値は前記構成のモデルより、容量、抵抗値を算出し、ＳＰＩＣＥによる回路計算等を用いることで容易に導くことができる。即ち、許容電流値Ｉは０．１〜３．０Ａとしても良い。

図１の構成においては、隣接する電子放出素子間距離の短い方向（通常、走査信号配線４に平行な方向）において、隣接する電子放出素子の素子電極１ａ、１ｂ、素子膜５を結ぶ任意の直線経路を全て遮る位置に付加電極６を配置した。これによって、アノード電極と電子放出素子間で発生する一次放電の発生箇所となりやすい電子放出部７と、その放電の飛来先となりやすい隣接素子の電子放出部７とを結ぶように発生する二次放電（沿面放電）を、付加電極６によって遮り、該二次放電を該付加電極６によって吸収して隣接素子の損傷を防止することができる。

本発明に係る付加電極６の配置例として、図３を用いて説明する。図３（ａ）は平面模式図、（ｂ）は（ａ）のＣ−Ｃ’断面模式図であり、図中の符号は図１と同じ部材を示す。また、図中のＬ、Ｗ、Ｔは、本発明にかかる（ｂ）式の抵抗を求めるための、付加電極６の長さ、幅、厚さを示す。

図３の構成においては、隣接する電子放出素子間であって、互いの素子の近接する三重点間を遮る位置に付加電極６を配置した。即ち、一次放電の発生しやすい、素子電極１ｂと絶縁層３の重なり部分の際Ａ点と、隣接する素子における素子電極１ａ、１ｂと絶縁層３の重なり部分の際（三重点）のうち、一放電を生じた電子放出素子に最も近いＢ点とを結ぶ直線経路を遮る位置に付加電極６を配置した。これによって、一次放電に伴って発生する隣接素子間での二次放電の発生しやすい箇所を付加電極６で遮って、吸収することが可能となり、該二次放電による隣接素子の損傷を防止することができる。ここで、Ａ点、Ｂ点が二次放電の発生箇所となりやすい理由を電界増倍係数βを用いて説明する。

電界増倍係数βとは、系に電界Ｅ₀を与えた時、形状によって局所的に電界Ｅが増倍されるとき、その増倍の比（β＝Ｅ／Ｅ₀）を示す係数である。例えば、図４に示すような突起形状に電界Ｅ₀を与えた時、その形状による電界Ｅが、Ｅ＝β×Ｅ₀で与えられ、先端が半球状の円筒形状を持つ微小突起８の場合、ｈを円筒の高さ、ｒを円筒先端の曲率半径として、近似的に
β＝２＋（ｈ／ｒ）
で与えられる。

このβが大きい位置として、例えば図５（ａ）に示すように、素子電極１ｂ（もしくは１ａ）と絶縁層３が接するか、または図５（ｂ）に示すように基板１０と素子電極１ａ（もしくは１ｂ）が接する、誘電体（比誘電率ε₁）／導電体／真空（比誘電率ε₀）の接点である三重点９が挙げられるが、ここでの電界は、ε₁＞ε₀の時にＥ∝（三重点９までの距離Ｌ₀）^m（α＞９０°の時ｍ＜０）であるため、β＝Ｅ／Ｅ₀が理論上無限大となる。従って、Ａ点、Ｂ点はβが最大となる可能性が高い〔「複合誘電体における電界集中」、宅間薫著、静電気学会誌１４，１，（１９９０）参照〕。

表面伝導型電子放出素子の場合、図３に示すように、通常前記三重点或いは素子電極１ａ、１ｂの端部において電界増倍係数βが最大となり、互いに隣接する素子電極１ａまたは１ｂとの距離が最短であるところが、電界が最大となる。

スピント型、カーボンナノチューブ型またはこれらに類する突起形状による冷陰極の電子放出素子を持つ画像表示装置の場合、その冷陰極での電界増倍係数βは他の配線の形状効果によるものよりも数桁乃至十桁程度大きく、通常電界が最大となる位置Ｂ点は隣接素子における冷陰極の、位置Ａ点に最も近い位置にあたる。

しかしながら、結晶成長によってできた針状物、装置内部での剥離、脱落等により発生した異物、製造工程での混入異物等の意図しない状況によって発生した形状によっても、その形状或いは三重点により電界が最大となることがあり、その位置がＢ点になりうる。

そのため、付加電極６は、図６に示すように、隣接素子間において、素子電極１ａ、１ｂまたは素子膜５を結ぶ全ての直線経路を付加電極６で遮るように配置するのが好ましい。

また、例えば図７に示すように、走査信号配線４及び情報信号配線２のそれぞれに平行な方向において隣接素子間を遮るように付加電極６を配置することで、針状物や異物等による偶発的な形状がもたらす電界による沿面放電を防止する効果がより高くなる。

尚、上記した構成例では付加電極６は全て下配線である情報信号配線２上に絶縁層３を介して形成されていたが、本発明ではこれに限定されるものではなく、例えば図８のように、隣接素子間に情報信号配線２が存在しない構成を有する場合には、基板上に付加電極６を形成すればよい。

尚、本発明においては、図９に示すように、隣接素子間の一部の三重点間を遮る位置に付加電極を配置する構成により、Ａ−Ｂ間での二次放電抑制機能を得ることができるため、本発明における付加電極６は少なくとも、図９に示すように、隣接素子間において少なくとも一部の三重点間経路を遮る位置に形成されていればよい。図９のＡ点は、放電発生箇所となりやすい、低電位が印加される側の素子電極１ａに近接する三重点を付加電極６で遮る構成である。Ａ点が放電発生箇所となりやすい理由を説明する。

素子膜５、電子放出部７、素子電極１ａ、１ｂにおいて放電が発生すると、それによる電流は走査信号素子電極１ａ、情報信号素子電極１ｂに電気抵抗比に応じて分流されるため、陰極点の電位が最も高くなる。陰極点とは、放電時に発生する電子放出点のことであり、アノード電極からの放電電流の注入点である〔参考文献：Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５１，Ｎｏ．３，１４１４（１９８０）〕。陰極点はマイナス電位側に移動するため、ここでは低電位が印加される走査信号配線４に向かって進む。陰極点が高抵抗の絶縁層３端部まで達し、絶縁層３端部に留まり（陰極点はアノード電極から露出している部分にのみ発生するため絶縁層３端部に留まる）、素子電極１ａを溶融、断線させて沿面放電を発生させる場合があるからである。

（実施例１）
図１に示す構成を備えた画像表示装置を図２の製造工程に従って作製した。

本例においては、Ｐｔのターゲットによりスパッタリング法を用いて膜厚０．０８μｍ程度のＰｔ膜を基板全面に形成後、フォトリソグラフィーによりパターニングして素子電極１ａ、１ｂを形成した。尚、高密度でのパターン設計が可能であるように、素子電極１ａ、１ｂのパターンは左右非等長パターンとした〔図２（ａ）〕。

次に、導体成分としてＡｇを含有したスクリーン印刷用ペーストを用いてスクリーン印刷により情報信号配線２を形成した〔図２（ｂ）〕。

次いで、ＰｂＯを主成分としてガラスバインダーと樹脂及び感光成分を混合したペーストを用い、４８０℃でピーク保持時間１０分で焼成し、絶縁層３を形成した〔図２（ｃ）〕。通常、層間絶縁層は上下配線間の絶縁性を十分確保するために、全面印刷、パターン露光、現像、乾燥、焼成を繰り返す。パターン形成方法は種々可能であるが、本例では、（１）全面印刷、（２）ＩＲ乾燥を２回繰り返し、（３）パターン露光、（４）現像、（５）焼成、の順で実施した。尚、膜総数は絶縁性を考慮して増減される。絶縁層３には素子電極１ａの一部が露出するように、コンタクトホール形状の空所領域を形成した。

最後に、情報信号配線２と同じペーストを用い、厚膜スクリーン印刷法により走査信号配線４と付加電極６を形成した〔図２（ｄ）〕。付加電極６はＷ＝２０μｍ、Ｔ＝５μｍ、Ｌ＝１００μｍで形成した。

本例の付加電極６のエネルギーＥｅは、
Ｐ＝２０×１０^-6×５×１０^-6×１００×１０^-6＝１．０×１０^-14［ｍ³］
Ｃｐ＝２３０［Ｊ／ｋｇＫ］
ρ＝１．０５×１０⁴［ｋｇ／ｍ³］
Ｔｍ＝９６２［℃］
より、
Ｅｅ＝２．３×１０^-5［Ｊ］

一方、放電によるエネルギーＥａは、
Ｉ＝３［Ａ］
Ｒ＝１．６×１０^-8×１００×１０^-6／（２０×１０^-6×５×１０^-6）＝１．６×１０^-2［Ω］
ｔ₁＝２×１０^-7［ｓｅｃ］
として、
Ｅａ＝２．９×１０^-9［Ｊ］
より、
Ｅｅ＞Ｅａ
を満たしている。

上記配線完成後、素子膜５及び電子放出部７を形成した〔図２（ｅ）〕。具体的には、上記配線を形成した基板を十分クリーニングした後、撥水剤を含む溶液で表面を処理し、表面を疎水性にした。用いた撥水剤は、ＤＤＳ（ジメチルジエトキシシラン）溶液をスプレー法にて基板上に散布し、１２０℃にて温風乾燥した。その後、素子電極１ａ、１ｂ間にインクジェット塗布方法により、素子膜５を形成した。素子膜５はＰｄを主元素とする微粒子から構成され、その膜厚は１０ｎｍ、シート抵抗値は５×１０⁴Ω／□であった。

その後、上記基板と、ガラス基板上に蛍光膜とメタルバックを作り込んだフェースプレートと、周縁部に枠部を介して貼り合わせ、外囲器を形成した。

次に、素子電極１ａ、１ｂ間に通電フォーミングを施し、電子放出部７を形成した。次いで、Ｂａ等を主成分とするゲッター処理を施し、１．３×１０^-4Ｐａ程度の真空度で排気管をガスバーナーで熱して溶着し、外囲器の封止を行った。得られた外囲器（表示パネル）の概略構成を図１０に示す。図中、１２はフェースプレートであり、内側表面に蛍光膜２０とメタルバック２１を備えている。また、１３はスペーサ、１４は枠部、１８は電子放出素子、２２はスペーサ１３の固定部材であり、図１と同じ部材には同じ符号を付した。尚、図１０においては、便宜上、絶縁層３、付加電極６等を省略した。

また、比較例として、付加電極６を形成しない以外は全く同じ構成の表示パネルを作製した。

上記表示パネルにおいて、フェースプレート１２のメタルバック２１に高圧を印加してゆくと、あるところで放電が発生するという点においては、実施例も比較例も同じであったが、発生した放電によるダメージを観察したところ、比較例の表示パネルでは、複数の画素にダメージがあるのに対し、実施例の表示パネルではダメージが単一画素に留まることが確認された。

本発明の好ましい一実施形態の１画素の構成を模式的に示す図である。 図１のリアプレートの製造工程を示す模式図である。 本発明の他の実施形態の１画素の構成を模式的に示す図である。 電界増倍係数を説明するためのモデル図である。 電界増倍係数を説明するためのモデル図である。 本発明の他の実施形態の１画素の構成を模式的に示す図である。 本発明の他の実施形態の１画素の構成を模式的に示す図である。 本発明の他の実施形態の１画素の構成を模式的に示す図である。 本発明の他の実施形態の１画素の構成を模式的に示す図である。 本発明の画像形成装置の表示パネルの一例の概略構成を示す図である。

符号の説明

１ａ 走査信号素子電極
１ｂ 情報信号素子電極
２ 情報信号配線
３ 絶縁層
４ 走査信号配線
５ 素子膜
６ 付加電極
７ 電子放出部
８ 微小突起
９ 三重点
１０ 基板
１２ フェースプレート
１３ スペーサ
１４ 枠部
１８ 電子放出素子
２０ 蛍光膜
２１ メタルバック
２２ 固定部材

Claims (10)

1. 基板上に、一対の素子電極を備えた複数の電子放出素子と、該電子放出素子の一対の素子電極のうちの一方の素子電極に接続された複数の第一配線と、他の素子電極に接続され、第一配線とは絶縁層を介して交差する複数の第二配線と、を備えたリアプレートと、
   上記リアプレートに対向配置し、アノード電極と上記電子放出素子から放出された電子の照射によって発光する発光部材とを備えたフェースプレートと
   を備えた画像表示装置であって、
   隣接する電子放出素子間に、上記第一配線或いは第二配線のいずれかに電気的に接続された付加電極を有し、
   該付加電極が下記式（ａ）〜（ｃ）を満たすことを特徴とする画像表示装置。
   Ｅｅ＝Ｐ×Ｃｐ×ρ×Ｔｍ （ａ）
   Ｅａ＝Ｒ×Ｉ²×ｔ₁ （ｂ）
   Ｅｅ＞Ｅａ （ｃ）
   Ｐ：体積［ｍ³］
   Ｃｐ：定圧比熱［Ｊ／ｋｇＫ］
   ρ：密度［ｋｇ／ｍ³］
   Ｔｍ：融点［Ｋ］
   Ｒ：配線との接続部位から該接続部位に相対する端部までの抵抗［Ω］
   Ｉ：許容電流値［Ａ］
   ｔ₁：放電持続時間［ｓｅｃ］
2. 前記付加電極が、隣接する電子放出素子間距離の短い方向に隣接する電子放出素子間において、任意の三重点を結ぶ直線経路の少なくとも一部を遮るように形成されている請求項１に記載の画像表示装置。
3. 上記直線経路の全てを遮るように、前記付加電極が上記隣接する電子放出素子間に配置されている請求項２に記載の画像表示装置。
4. 前記付加電極が、隣接する電子放出素子間の全てに位置する請求項１に記載の画像表示装置。
5. 前記放電持続時間ｔ₁は、下記式（ｄ）で示される請求項１〜４のいずれかに記載の画像表示装置。
   ｔ₁＝２ε×Ｓ×Ｖ／（Ｄ×Ｉ） （ｄ）
   ε：リアプレートとフェースプレート間の誘電率［Ｆ／ｍ］
   Ｓ：リアプレートとフェースプレートの対向面積［ｍ²］
   Ｖ：リアプレートとフェースプレートのアノード電極間に印加される電圧［Ｖ］
   Ｄ：リアプレートとフェースプレート間の距離［ｍ］
6. 前記許容電流値Ｉは、当該画像表示装置に付設されたドライバーＩＣの許容電流値Ｉ_dである請求項１〜５のいずれかに記載の画像表示装置。
7. 前記フェースプレートがリアプレートに対向する面内においてアノード電極に電圧を印加する経路に電流制限抵抗を有しており、前記許容電流値Ｉが該電流制限抵抗値によって決まる最大電流値Ｉ_mである請求項１〜５のいずれかに記載の画像表示装置。
8. 前記許容電流値Ｉが０．１〜３．０［Ａ］である請求項７に記載の画像表示装置。
9. 前記付加電極が、ＧＮＤまでの抵抗が低い配線に接続されている請求項１〜８のいずれかに記載の画像表示装置。
10. 前記付加電極が、第一配線或いは第二配線と同一工程で作製される請求項１〜９のいずれかに記載の画像表示装置。

Images