KR100714260B1 - 전자선 장치 - Google Patents

전자선 장치 Download PDF

Info

Publication number
KR100714260B1
KR100714260B1 KR1020060007596A KR20060007596A KR100714260B1 KR 100714260 B1 KR100714260 B1 KR 100714260B1 KR 1020060007596 A KR1020060007596 A KR 1020060007596A KR 20060007596 A KR20060007596 A KR 20060007596A KR 100714260 B1 KR100714260 B1 KR 100714260B1
Authority
KR
South Korea
Prior art keywords
electrode
electron
discharge
wiring
additional electrode
Prior art date
Application number
KR1020060007596A
Other languages
English (en)
Other versions
KR20060086860A (ko
Inventor
준 이바
야스오 오하시
히사노부 아주마
다카히로 하치스
마사노리 다카하시
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005016629A external-priority patent/JP2006209990A/ja
Priority claimed from JP2005016630A external-priority patent/JP4522275B2/ja
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20060086860A publication Critical patent/KR20060086860A/ko
Application granted granted Critical
Publication of KR100714260B1 publication Critical patent/KR100714260B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/026—Eliminating deleterious effects due to thermal effects, electric or magnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group

Abstract

본 발명은, 애노드전극과 전자방출소자와의 사이에서 발생한 방전에 의해 새롭게 발생하는 연면방전을 방지하는 전자선 장치를 제공한다.
주사신호 소자전극과 정보신호 소자전극을 포함하는 전자방출소자에 있어서는, 주사신호 소자전극의 일부가, 주사신호배선과 정보신호배선을 절연하는 절연층으로 덮여 있고, 상기 절연층의 단부에서 주사신호 소자전극에 부가전극이 접속되어 있으며, 상기 부가전극은 용융에 의해 소실하는 에너지 Ee가 전자방출소자에 흐르는 방전전류의 에너지 Ea보다 크도록 구성되어 있다.

Description

전자선 장치{ELECTRON BEAM APPARATUS}
도 1은 본 발명의 실시형태의 리어 플레이트에 있어서의 전자방출소자와 배선을 모식적으로 나타내는 평면도;
도 2A, 도 2B, 도 2C, 도 2D 및 도 2E는 도 1의 리어 플레이트의 전자방출소자 및 배선의 제조공정도;
도 3A, 도 3B, 도 3C 및 도 3D는 소자방전에 있어서의 전형적인 방전 진행 과정을 나타내는 도면;
도 4는 방전전류가 주사신호배선으로부터 외부의 GND에 배출될 때까지의 모식적인 경로를 나타내는 도면;
도 5A, 도 5B, 도 5C 및 도5D는 주사신호 소자전극에 킹크부를 형성했을 경우의 소자방전 진행 과정을 나타내는 도면;
도 6은 본 발명의 기본적 구성을 나타내는 모식도;
도 7은 실시예에 있어서 주사신호배선으로부터 출력된 방전전류의 파형을 나타내는 도면;
도 8은 실시예 2에서 제작한 리어 플레이트의 화소의 구성을 모식적으로 나타내는 평면도;
도 9는 도 8에 있어서의 정보신호배선의 길이방향의 단면 모식도;
도 10은 실시예 2에서 제조한 페이스 플레이트의 구성을 모식적으로 나타내는 평면도;
도 11은 실시예 3에서 제조한 리어 플레이트의 화소의 구성을 모식적으로 나타내는 평면도;
도 12은 실시예 4에서 제조한 리어 플레이트의 화소의 구성을 모식적으로 나타내는 평면도;
도 13A, 도 13B, 도 13C, 도 13D, 도 13E 및 도 13F는 연면방전의 설명도;
도 14A 및 도 14B는 본 발명의 바람직한 일실시형태의 1화소의 구성을 모식적으로 나타내는 도면;
도 15A 및 도 15B는 본 발명의 다른 실시형태의 1화소의 구성을 모식적으로 나타내는 도면;
도 16는 전계증배계수를 설명하기 위한 모델도;
도 17A 및 17B는 전계증배계수를 설명하기 위한 모델도;
도 18A 및 도 18B는 본 발명의 다른 실시형태의 1화소의 구성을 모식적으로 나타내는 도면;
도 19는 본 발명의 다른 실시형태의 1화소의 구성을 모식적으로 나타내는 도면;
도 20는 본 발명의 다른 실시형태의 1화소의 구성을 모식적으로 나타내는 도면;
도 21A 및 도 21B는 본 발명의 다른 실시형태의 1화소의 구성을 모식적으로 나타내는 도면;
도 22A, 도 22B, 도 22C, 도 22D 및 도 22E은 도 14A 및 도 14B의 리어 플레이트의 제조공정을 나타내는 모식도.
<도면의 주요부분에 대한 간단한 설명>
1: 주사신호 소자전극 2: 정보신호 소자전극
3: 부가전극 4: 정보신호배선(제 1배선)
5: 절연층 6: 주사신호배선(제 2배선)
7: 소자막 8: 전자방출부
20: 소자방전 21: 음극점
23: 데미지 43: 전원
44: GND 61: 리어 플레이트
본 발명은 평면형의 화상형성장치에 적용되는 전자방출소자를 이용한 전자선 장치에 관한 것이다.
종래, 전자방출소자의 이용 형태로서는, 화상형성장치를 들 수 있다. 예를 들면, 냉음극 전자방출소자를 다수 형성한 전자원 기판(리어 플레이트)과, 애노드전극 및 발광 부재로서의 형광체를 구비한 대향 기판(페이스 플레이트)을 평행하게 대향시키고, 진공으로 배기한 평면형의 전자선 표시패널이 공지되어 있다. 평면형 의 전자선 표시패널은, 현재 널리 이용되고 있는 음극선관(CRT) 표시장치에 비해, 경량화, 대화면화를 도모할 수가 있다. 또, 액정을 이용한 평면형 표시패널이나 플라즈마 디스플레이, 일렉트로루미네선스 디스플레이 등과 같은 다른 평면형 표시패널에 비해, 보다 고휘도이고 고품질인 화상을 제공할 수 있다.
이와 같이, 냉음극 전자방출소자로부터 방출된 전자를 가속하기 위해서, 애노드전극과 소자와의 사이에 전압을 인가하는 타입의 화상형성장치에 있어서는, 발광 휘도를 최대한 얻기 위해서 고전압을 인가하는 것이 유리하다. 소자의 종류에 따라 방출되는 전자선은 대향 전극에 도달하기까지 발산하므로, 고해상도의 디스플레이를 실현하고자 하면, 리어 플레이트와 페이스 플레이트의 기판간 거리가 짧은 것이 바람직하다.
그렇지만, 기판간 거리가 짧아지면, 필연적으로 상기 기판 사이의 전계가 높아지므로, 방전에 의해 전자방출소자가 파괴되는 현상이 발생하기 쉬워진다. 일본 특개 2003-157757(미국공개 특허공보 2003062843A호)에는, 애노드전극과 전자방출소자 간에 발생하는 방전에 의해 다른 전자방출소자에 미치는 영향을 방지하기 위해, 전자방출소자를 구성하는 소자전극과 배선 사이의 접속 경로에 저항 소자를 배치한 표시장치가 개시되어 있다.
애노드전극과 전자방출소자 사이에 방전이 발생하는 경우, 상기 방전에 의해 발생하는 전극의 용융 및 단선에 수반해서 연면방전이 발생할 우려가 있다. 이 연면방전에 대해서 도 13A 내지 도 13F를 이용해서 설명한다.
도 13A 내지 도 13F에 있어서, (130)은 배선, (131, 132)는 소자전극, (139)는 절연층을 나타낸다. 여기서, 상기 표면에는 애노드전극(도시하지 않음)을 구비하고 있고, 고전압이 인가된다.
배선(130)은, 소자전극(131, 132)보다 막이 두껍고 저저항인 금속재료로 형성되고 있으며, GND(그라운드)에 접속되어 있다. 또, 소자전극(131)은 절연층(139)아래를 지나고, 배선(130)까지 연장해서, 배선(130)과 전기적으로 접속되어 있다. 또 소자전극(132)는 도시하지 않은 별도 배선에 접속되어 배선(130)보다 고전위로 규정되고 있다.
도 13A 내지 도 13F의 구성에 있어서는, 먼저, 소자전극(131)에서 방전(133)이 발생한다(도 13a). 그러면, 방전의 진행에 수반해서, 음극점(134)이 발생한다 (도 13B). 음극점(134)이란, 방전시에 발생하는 전자 방출점을 말하는 것이고, 애노드전극으로부터의 방전전류의 주입점이다[참고 문헌：J.Appl.Phys.,ｖol.51, No.3,1414 (1980)]. 음극점(134)는 마이너스 전위 측으로 이동하기 때문에, 여기에서는 GND에 가까운 배선(130)으로 향해 음극점(134)가 진행된다. 소자전극(131)은, 방전전류가 증가 함과 동시에 가열되어 용융부(136)이 생성된다(도 13C). 그 때문에, 음극점(134)과 배선(130) 간의 저항이 급격하게 상승하고, 그 결과, 소자전극(131)의 전위가 상승한다. 즉, 소자전극(131) 및 (132)와의 사이에 전위차가 발생하고, 연면방전(138)(전계에 의한 전자 방출이 폭발적으로 증대하는 것에 기인하는 방전)이 발생한다(도 13D). 여기서, 음극점(134)의 경로와 용융부(136)와는 연면방전 후에 데미지(137)으로서 남는다.
또, 도 13C와는 다른 케이스로서, 음극점(134)이 절연층(139)의 단부까지 달하고, 상기 절연층(139) 단부에 머문다(도 13E, 음극점(134)는 애노드전극으로부터 노출하고 있는 부분에만 발생한다). 그리고 소자전극(131)을 용융하고, 단선시켜서, 연면방전(138)을 발생시키는 경우(도 1F)도 있다.
실제의 전자선 장치에서는 전자방출소자를 가지고 있고, 전자방출소자의 전계 증강 계수가 높기 때문에, 인접하는 전자방출소자에의 연면방전이 발생하기 쉽고, 전위 상승을 낮게 억제할 필요가 있다.
일본 특개 2003-157757호에 개시된 구성은, 방전전류가 흐르는 방향을 제어하는 것만으로, 연면방전 자체를 방지하는 것은 아니다.
본 발명의 목적은, 애노드전극과 전자방출소자 간에 발생한 방전에 의해 새롭게 발생하는 연면방전을 방지하고, 신뢰성이 높은 전자선 장치를 제공하는 것에 있다. 또, 상기 전자선 장치를 번잡한 제조공정을 부가하는 일 없이 전자선 장치를 제공하는 것에 있다.
본 발명의 목적은 원하지 않는 방전이 발생해도 데미지를 저감할 수 있는, 강하고 내구성이 있는 전자방출소자로 이루어진 전자원을 제공하는 것이다. 즉, 하나의 전자방출소자로부터 인접한 전자방출소자로의 방전의 이동이나 진행을 방지할 수 있는 전자구조를 가진, 강하고 내구성이 있는 전자선방출소자로 이루어진 전자원을 제공하는 것이다.
본 발명의 전자선장치는 1쌍의 소자전극을 가진 복수의 전자방출소자, 이 전 자방출소자의 1쌍의 소자전극중 한쪽의 소자전극에 접속된 복수의 제 1배선 및 상기 1쌍의 소자전극중 다른 쪽의 소자전극에 접속되어 상기 제 1배선과는 절연층을 재해서 교차하는 복수의 제 2배선을 구비한 리어 플레이트와;
애노드전극을 구비하고 상기 리어 플레이트에 대향 배치되며, 상기 전자방출소자로부터 방출된 전자가 조사되는 페이스 플레이트
로 이루어진 전자선 장치로서,
상기 1쌍의 소자전극중 적어도 한쪽의 일부가, 상기 절연층으로 덮여져 있고, 상기 제 1 또는 제 2배선과 접속되어 있으며, 상기 절연층에 덮인 소자전극에 부가전극이 전기적으로 접속되고 있으며, 상기 부가전극은 하기 식(a) 내지 (c)를 만족하는 것을 특징으로 한다.
Ee = P × Cp × p × Tm (a)
Ea = R × I2 × t1 (b)
Ee ＞ Ea (c)
P: 체적[m3]
Cp: 정압비열[J/kgK]
ρ: 밀도[kg/m3]
Tm: 융점[K]
R: 저항[Ω]
I: 허용 전류치[A]
t1: 방전지속시간[sec]
또, 본 발명은,
기판 상에, 1쌍의 소자전극을 가진 복수의 전자방출소자, 상기 전자방출소자의 1쌍의 소자전극중 한쪽의 소자전극에 접속된 복수의 제 1배선 및 상기 1쌍의 소자전극중 다른 쪽의 소자전극에 접속되고, 제 1배선과는 절연층을 개재해서 교차하는 복수의 제 2배선을 구비한 리어 플레이트와;
상기 리어 플레이트에 대향해서 배치되고, 애노드전극 및 상기 전자방출소자로부터 방출된 전자의 조사에 응해서 발광하는 발광 부재를 구비한 페이스 플레이트
로 이루어진 전자선 장치로서,
인접하는 전자방출소자 간에, 상기 제 1배선 또는 제 2배선의 어느 한쪽에 전기적으로 접속된 부가전극을 구비하고,
상기 부가전극은 다음 식 (a) 내지 (c)를 만족하는 것을 특징으로 한다.
Ee = P × Cp × p × Tm (a)
Ea = R × I2 × t1 (b)
Ee ＞ Ea (c)
P: 체적[m3]
Cp: 비열[J/kgK]
ρ: 밀도[kg/m3]
Tm: 융점[K]
R: 배선과의 접속 부위로부터 상기 접속 부위에 대향하는 단부까지의 저항 [Ω]
I: 허용 전류치[A]
t1: 방전지속시간[sec]
<바람직한 실시형태의 상세한 설명>
본 발명의 전자선 장치는, 전자방출소자 및 이 소자에 전압을 인가하기 위한 배선을 구비한 리어 플레이트와, 이 리어 플레이트에 대향 배치된, 애노드전극을 구비한 페이스 플레이트를 가지고 있다. 그리고, 그 구성상의 특징은, 전자방출소자를 구성하는 1조의 소자전극의 적어도 한쪽에 아래와 같이 식(a) 내지 (c)를 만족하는 부가전극이 전기적으로 접속되어 있는 것에 있다.
Ee = P × Cp × ρ × Tm (a)
Ea = R × I2 × t1 (b)
Ee ＞ Ea (c)
P: 체적[m3]
Cp: (정압에서의)비열[J/kgK]
ρ: 밀도[kg/m3]
Tm: 융점[K]
R: 저항[Ω]
I: 허용 전류치[A]
t1: 방전지속시간[sec]
본 발명에 있어서 이용되는 전자방출소자로서는, 전계 방출형 소자, MIM형 소자, 표면 전도형 전자방출소자의 어느것이라도 이용할 수가 있다. 특히 방전이 발생하기 쉽다고하는 점으로부터, 수kV이상의 전압이 인가되는, 일반적으로 고전압형으로 불리는 전자선 장치에 적용된다.
이하, 본 발명에 바람직하게 이용되는 표면 전도형 전자방출소자를 이용한 장치를 일예로 들어 본 발명을 구체적으로 설명한다.
본 발명의 전자선 장치는, 기본적 구성으로서, 도 6에 나타낸 바와 같이, 리어 플레이트(61)과, 이 리어 플레이트(61)에 대향 배치되는 페이스 플레이트(62)와, 이들 플레이트의 주변부에 고정되어, 이들 플레이트와 함께 외위기를 구성하는 프레임부(64)를 구비하고 있다. 또, 통상은, 리어 플레이트(61) 및 페이스 플레이트(62)와의 사이에 배치되어, 이들 플레이트 간의 거리를 유지하는 동시에, 내대기압 구조체로서 기능하는 스페이서(63)을 구비하고 있다.
도 1에, 본 발명의 전자선 장치의 바람직한 실시형태의 리어 플레이트에 있어서의 전자방출소자와 배선의 구성을 모식적으로 나타낸다. 도면중, (1)은 주사신 호 소자전극, (2)는 정보신호 소자전극, (3)은 부가전극, (4)는 정보신호배선(제 2배선), (5)는 절연층, (6)은 주사신호배선(제 1배선), (7)은 소자막, (8)은 소자막(7)에 형성된 전자 방출부이다. 여기서, 도 1에 도시한 바와 같이, 주사신호 소자전극(1)과 정보신호 소자전극(2)은, 한 쌍의 소자전극을 형성하고 있다.
도 2A 내지 2E에, 도 1의 리어 플레이트의 전자방출소자 및 배선의 제조공정을 나타낸다. 이하에 각 공정을 나타낸다.
먼저, 기판(도시하지 않음)에 주사신호 소자전극(1)과 정보신호 소자전극(2)를 형성한다.(도 2A). 이것들 소자전극(1, 2)는, 배선(6, 4)와 소자막(7) 사이의 전기적 접속을 양호하게 하기 위해서 설치되고 있다. 소자전극(1, 2)의 형성방법으로서는, 진공 증착법, 스퍼터링법, 플라즈마 CVD법 등의 진공계가 바람직하게 이용된다. 또, 소자전극(1, 2)는, 전자방출소자 정밀도 및 소자막(7)과의 단차가 작다고 하는 관점으로부터 박막이 바람직하다.
다음에, 정보신호배선(4) 및 부가전극(3)을 형성한다(도 2B). 부가전극(3)은 주사신호 소자전극(1)에 접속되어 있고, 본 실시형태에서는, 주사신호 소자전극(1)과 주사신호배선(6)이 상기 부가전극(3)에 의해 전기적으로 접속되고 있다. 부가전극(3)은, 주사신호배선(6)과 소자막(7)을 접속하는 주사신호 소자전극의 일부이며, 같은 재료라도, 정보신호가 흐르는 정보신호배선(4)이나 주사신호가 흐르는 주사신호배선 (6)과는 기능이 다르다. 정보신호배선(4) 및 부가전극(3)은 막두께를 두껍게하여 전류 내성(주울열에 의한 열내성)을 올릴 필요가 있다. 형성 방법으로서는, 용매에 Ag성분 및 유리 성분을 혼합한 후막 페이스트를 인쇄하고 소성하는 후막인 쇄법이나, Pt페이스트를 이용한 오프셋 인쇄(offset printing)법 등이 있다. 또, 후막페이스트 인쇄에 포트리소그래피 기술을 도입한, 포토 페이스트법을 적용하는 것도 가능하다.
다음에, 절연층(5)를 형성한다(도 2C). 절연층(5)는, 정보신호배선(4)를 부분적으로 덮고, 이 후에 형성되는 주사신호배선(6)과의 단락을 막기 위해서 설치된다. 또, 부가전극(3)과 주사신호배선(6) 사이의 접속을 확보하기 위해서, 오목형이나 컨택트홀 형식의 개구부를 형성한다. 절연층(5)의 구성재료는, 정보신호배선(4)과 주사신호배선(6) 사이의 전위차를 유지할 수 있는 것이면 되고, 예를 들면, 절연성의 후막 페이스트나 포토 페이스트 등이다.
다음에, 주사신호배선(6)을 형성한다(도 2D). 주사신호배선(6)의 형성방법은, 정보신호배선(4)과 같은방법이 적용 가능하다. 본 실시예에서는, 주사신호배선 (6)은 정보신호배선(4)보다 폭이 넓다. 따라서, 주사신호 소자전극(1)과 주사신호배선(6)과의 사이의 저항은, 정보신호 소자전극(2)과 정보신호배선(4)와의 사이의 저항보다 낮다.
마지막으로, 소자막(7)을 형성하고, 전자 방출부(8)을 형성한다(도 2E). 표면 전도형 전자방출소자의 대표적인 구성, 제조방법 및 특성에 대해서는, 예를 들면 일본국 특개평 2-056822호 공보(미국특허 제 5023110호 공보)에 개시되어 있다.
일반적으로, 패널(외위기) 내에서의 방전으로는, 주로 소자방전, 이물방전, 돌기방전이 고려된다. 소자방전이란, 전자방출소자가 과전압 등으로 파괴되고 그것이 트리거가 되어 발생하는 방전이다. 이물방전이란, 패널내에 이물이 혼입하고, 그것이 이동하는 동안에 발생하는 방전이다. 돌기방전이란, 패널내의 불필요한 돌기로부터 전자 방출이 과잉으로 행해져서 생기는 방전이다.
본 발명은 어느 방전에 대해서도 효과를 발휘한다. 이물방전 및 돌기방전은 많은 경우, 방전발생 후에 전자방출소자 또는 소자전극(후술)으로 방전이 이동해서 실질적으로 소자방전과 같은 과정을 따른다. 따라서, 여기에서는 소자방전을 예를 들어 설명한다. 도 3A 내지 도 3D는 소자방전에 있어서의 전형적인 방전 진행 과정을 나타낸다. 먼저, 소자막(7)에 과전압이 인가되어 소자막(7)의 일부가 파괴되면, 소자방전(20)이 발생한다(도 3A). 이것을 트리거로서, 애노드전극으로부터의 방전전류가 흘러들어 방전이 진행한다. 방전전류는, 소자막(7)으로부터 이에 접속된 소자전극(1, 2)에 흘러든다. 그때, 주사신호 소자전극(1)측이 정보신호 소자전극(2)측보다 저항이 낮기 때문에, 방전전류는 주로 주사신호 소자전극(1)에 흘러든다. 따라서 방전에 수반해 발생하는 음극점(21)도 주사신호 소자전극(1)을 통해서 주사신호배선(6)으로 향해 진행한다(도 3B).
시간이 더욱 경과하면, 음극점(21)은 부가전극(3)에 도달하고, 애노드전극으로부터의 방전전류는 부가전극(3)으로 직접 흐른다(도 3C). 애노드전극에 축적된 전하가 모두 흐르면, 방전은 종료한다. 그때, 주사신호 소자전극(1)에는, 음극점(21)이나 소자전극(1)의 용융에 의한 데미지(23)가 남는다(도 3D).
이러한 데미지가 남아 있더라도, 본원 발명에 있어서는 부가전극을 통해서 방전전류가 흐를 수 있기 때문에, 하나의 전극으로부터 인접한 전극으로의 원하지 않는 방전의 이동이나 진행을 방지할 수 있다. 즉, 본원 발명은 하나의 전자방출소 자로부터 인접한 전자방출소자로의 방전의 이동이나 진행을 방지할 수 있는 전자구조를 가진, 강하고 내구성이 있는 전자방출소자로 이루어진 전자원을 제공한다.
부가전극(3)이 충분한 전류 내성을 가지기 위해서는, 부가전극(3)은 아래와 같은 조건을 만족할 필요가 있다.
Ee = P × Cp × ρ × Tm (1), 즉, (a)
Eh = ∫R × Ih 2dt (2)
Ee ＞ Eh (3)
P: 체적[m3]
Cp: (정압에서의)비열[J/kgK]
ρ: 밀도[kg/m3]
Tm: 융점[K]
R: 저항[Ω]
Ih: 방전전류치[A]
상기 Ee는 부가전극(3)이 용융하여 소실하는 에너지이며, Eh는 부가전극(3)에 흐르는 방전전류의 에너지이다. 즉, 상기 식(3)을 만족하는 것에 의해, 방전전류가 흐르는 기간에 부가전극(3)이 소실하지 않고 음극점(21)을 흡수해서, 소자막 (7)과 주사신호배선(6) 사이의 전기적 도통을 유지한다.
상기 식(2)을 도출하기 위해서는, 방전전류파형을 측정해서 취득할 필요가 있다. 그러나, 파형에 고주파 성분이 포함되면, 방전전류 최대치 Im를 취득하는 것은 용이해도, 전체의 파형이 불명료하게 된다. 따라서, 식(2)을 식(4)로 치환한다.
Eh = ∫R × Ih 2dt
Figure 112006005646944-pat00001
(4)
t1: 방전지속시간
이 경우, 어떠한 방전 파형이라도, 식(4)을 초과하는 값은 되지 않는다. 식(3)에 의거해서,
Ee ＞ Et (5)
그러면, 방전전류가 흐르는 기간에 부가전극(3)은 소실하지 않지만, 음극점 (21)을 흡수하고, 주사신호배선(6) 혹은 정보신호배선(4)와의 전기적 도통상태를 유지하는 조건이 항상 성립하게 된다.
방전지속시간 t1을 측정으로 구할 수가 없는 경우에는, 다음과 같은 고려가 이루어 진다.
방전시에 페이스 플레이트로부터 리어 플레이트로 흐르는 전하량 Q[C]는 다음식(6)으로 표시된다.
Q = C × V =∫Ihdt (6)
C: 페이스 플레이트와 리어 플레이트간의 용량[F]
V: 인가 전압[V]
Figure 112006005646944-pat00002
(7)
여기서,
t1= 2C × V/Im (8)
식(8)에서 방전지속시간 t1를 얻는다. 식(7)에서 0.5를 곱하는 이유는, 방전전류파형은 일반적으로 삼각파에 가까운 형상이기 때문이다. 또, 여기서 페이스 플레이트와 리어 플레이트 사이의 용량 C에 대해서는, 후술하는 도 10에서와 같이, 페이스 플레이트의 애노드전극이 분할되고 전류 제한 저항이 삽입되는 경우에는, 전체 패널의 용량뿐만 아니라, 일부의 용량도 방전전류에 기여하는 경우가 있다. 그 일부의 용량의 값은 패널 구성으로부터 전기회로적인 계산에 의해 용이하게 산출할 수 있다.
여기서, 허용 전류치 I를 정의한다. 허용 전류치 I란, 방전전류 Ih가 흘러 주사신호배선(6) 혹은 정보신호배선(4)으로부터 외부의 GND에 배출하는 경로 중에서, 가장 전류 내성이 낮은 부재에 흘릴 수 있는 최대 전류치이다. 허용 전류치 I를 넘는 방전전류 최대치 Im가 흐르는 경우에는, 본 발명의 구성의 유무와 관계없이, 그 부재에 방전 데미지가 들어가 버리므로, 본 발명의 효과를 얻을 수 없다.
따라서, 상기 식(4) 및 (5)은 다음 식(9), (10)으로 치환된다.
Ea = R × I2 × t1 (9) 즉, (b)
Ee ＞ Ea (10) 즉, (c)
본 발명에 있어서, I ＞ Im이며, 식(10)은 식(3) 및 식(5)보다 엄격한 조건이지만, 방전전류의 변동의 불안정성을 고려하면, 타당한 조건이라고 간주할 수 있다. 여기에서, 식(8)에 대해서도, 다음의 식(11)로 치환한다.
t1 = 2C × V/I (11)
식(11)에 있어서의 용량 C는, 다음 식(d)로 치환할 수가 있다.
t1 = 2ε × S × V / (D × I) (d)
ε: 리어 플레이트와 페이스 플레이트간의 유전상수[F/m]
S: 리어 플레이트와 페이스 플레이트사이의 대향 면적[m2]
V: 리어 플레이트와 페이스 플레이트의 애노드전극과의 사이에 인가되는 전압[V]
D: 리어 플레이트와 페이스 플레이트와의 사이의 거리[m]
방전전류 Ih가 주사신호배선(6)으로부터 외부의 GND에 배출되는 단계 때까지의 모식적인 경로를 도 4에 나타낸다. 도면 중, (40)은 배선(6)에 주사신호를 전송하는 플렉서블(flexible) 기판, (41)은 구동 파형을 작성하는 드라이버 IC, (42)는 드라이버 IC(41)와 전원(43)을 접속하는 바이패스기판(또는 드라이버기판), (43)은 드라이버 IC를 구동하는 전원, (44)는 외부 그라운드(GND)를 나타낸다. 방전전류 Ih는, 주사신호배선(6)으로부터 플렉서블(flexible) 기판(40) 및 드라이버 IC(41)를 통해서 흘러 바이패스기판(42)에 이른다. 방전전류 Ih는 고주파 전류이기 때문에, 그 대부분은 바이패스기판(42)로부터 GND(44)에 흐른다. 일부는 전원(43)을 개 재해서 GND (44)로 흐른다. 도 4에서, 가장 전류 내성이 낮은 부재는 일반적으로는 드라이버 IC이며, 그 이상의 방전전류가 발생했을 경우에는 드라이버가 파괴되어 라인 데미지가 발생한다. 이러한 구성의 경우, 드라이버 IC(41)에 흘릴 수 있는 전류치 Id가 허용 전류치 I로 된다. 통상, Id의 범위는 0.01 ~ 5.0[A]정도이다. 여기서, 드라이버 IC(41)의 설계치로서 전류치 Id의 지속 시간 td를 설계하는 경우도 있고, 그 경우는 td를 방전 지속 시간 t1으로 치환한다.
또, 페이스 플레이트에 전류 제한 저항을 도입해서 방전전류를 억제하는 경우, Id에 비해 방전전류 최대치 Im가 훨씬 작아지는 경우가 있다. 그 경우, 허용 전류치 I를 방전전류 최대치 Im으로 간주해도 된다.
또, 수kV ~ 10kV를 약간 넘는 정도의 고전압을 인가하는 박형 플랫 패널 디스플레이에 있어서는, 뜻하지 않은 방전전류를 2A정도로 억제하지 않으면 방전 발생과 동시에, 즉 음극점의 이동 현상의 발생전에 인접하는 소자로 방전이 퍼지는 경향이 있는 것이 확인되었다. 이 경우, 부가전극의 능력에 관계없이, 방전에 의한 패널 파괴가 발생한다. 따라서, 허용 전류치 I는, 3A정도로 설정하면 충분하다. 이 점에서, 페이스 플레이트에 전류 제한 저항을 도입하는 경우, 방전전류 최대치 Im는 0.1 ~ 3.0A정도로 억제된다. 예를 들면, 애노드전극을 분할하고, 전류 제한 저항이 있는 고저항 부재를 이용하는 것에 의해 실현될 수 있다. 애노드전극을 수 10 ~ 수 100㎛폭의 스트라이프, 또는 도트상태로 분할하고, 전류 제한 저항으로서 수 100 ~ 수MΩ／□의 부재를 이용하면, 상기의 값을 얻는다. 설계치는 상기 구성의 모델로부터, 용량 및 저항값을 산출하고, SPICE에 의한 회로 계산등을 이용하는 것에 의해 용이하게 구할 수 있다. 이와 같이, 드라이버 IC나, 플랫 패널 디스플레이의 구성 등을 고려한 허용 전류치 I는 0.1 ~ 3.0A정도로 해도 된다.
상술한 바와 같이, 부가전극(3)을 주사신호 소자전극(1)보다 두꺼운 막두께 또는 더 넓은 폭을 가지도록 형성해서 전류 내성을 높게 하면, 단선하는 일 없이 방전전류를 주사신호배선(6)에 흘릴 수가 있다. 따라서, 소자전극(1)의 용융 및 단선에 수반하는 연면방전을 억제할 수가 있다.
도 3A 내지 3D의 방전 진행 과정으로부터 명백한 바와 같이, 부가전극(3)의 위치도 중요하다. 도 3A 내지 3D의 소자 방전의 경우, 음극점(21)은 주사신호 소자전극(1)의 주사신호배선(6)에 가장 가까운 절연층(5)의 단부에 체류하기 때문에, 전류 내성을 가지는 부가전극(3)은 그 위치에 배치할 필요가 있다. 주사신호 소자전극(1)상의 절연층(5)의 단부는 소위 3중점으로 되기 때문에, 이 부분을 보호하기 위해서는 부가전극(3)은 주사신호 소자전극(1)과 절연층(5)의 단부에서 전기적으로 접하고 있는 것이 중요하다. 또, 절연층(5)의 단부는 주사신호 소자전극(1)의 전면을 덮고 있는 것이 바람직하다. 또, 절연층(5)의 단부에서 주사신호배선(6)까지를 부가전극(3)으로 접속하면, 도중의 어느 곳에서 단선할 위험성이 없어지므로 보다 바람직하다.
또, 부가전극(3)은 주사신호 소자전극(1) 또는 정보신호 소자전극(2) 중, 전자 방출부(8)로부터 주사신호배선(6) 또는 정보신호배선 (4)의 단부를 개재해서, GND까지의 저항이 낮은 측에만 부가하는 구성으로 해도 된다. 그 이유는, 본 실시 형태에서도 나타낸 바와 같이, 고저항 측에는 음극점(21)이 진행하기 어렵기 때문이다.
본 실시형태에서는, 정보신호 소자전극(2)이 정보신호배선(4)과 직접 접속하고 있고, 부가전극이 설치되지 않았다. 그러나 정보신호 소자전극(2)이 절연층(5)로 덮이는 이러한 구성에서는, 해당 절연층(5)의 단부에 있어서 정보신호 소자전극(2)에 부가전극을 배치해도 된다.
또, 부가전극을 설치한 소자전극(1, 2)의, 상기 부가전극 근방에서 저항이 불연속으로 변화하는 부위(킹크(kink)부)를 형성하는 것에 의해, 음극점(21)의 제어를 보다 효과적으로 실시할 수 있다. 도 5A 내지 5D에 킹크부를 형성했을 경우의 소자 방전 진행 과정을 나타낸다. 도 5A 내지 5D중, 주사신호 소자전극(1)의 전극폭이 변화하고 있는 부위가 킹크부(51)이다. 여기서, 도 3A 내지 3D와 같은 부재에는 같은 부호를 붙이고 설명을 생략한다.
소자막(7)에 과전압이 인가되어 소자막(7)의 일부가 파괴되면, 소자 방전(20)이 발생한다(도 5A). 이것을 트리거함으로써, 애노드전극으로부터 방전전류가 흘러든다. 방전에 수반해 발생하는 음극점(21)이 주사신호 소자전극(1)의 주사신호배선(6)으로 진행한다. 이 때, 킹크부(51)에는 전류 집중이 생기기 때문에, 다른 장소보다도 빠른 단계에서 용융이 시작되어, 음극점(21)은 킹크부(51)로 이동한다 (도 5B). 그리고, 음극점(21)은 킹크부(51)로부터 부가전극(3)을 향해 진행한다(도 5C). 애노드전극에 축적된 전하가 소비되면, 방전은 종료한다. 이 때, 주사신호 소자전극(1)에는, 음극점(21)이나 소자전극(1)의 용융에 의해 데미지(23)가 남는다 (도 5D). 이와 같이, 킹크부(51)이 존재하면, 음극점(21)을 보다 빨리 부가전극(3)으로 이동시킬 수 있다. 킹크부(51)는, 특히 그 형상이 한정되는 것은 아니고, 통상은, 전극폭이나 전극 두께를 변화시키는 것으로 형성할 수 있다.
또, 1화소를 복수의 전자방출소자에 의해 구성하는 경우, 1화소를 1개의 전자방출소자로 구성하는 경우보다도 연면방전 한계치가 보다 낮기 때문에, 본 발명의 효과를 보다 현저하게 얻을 수 있다.
[실시예]
이하에 구체적인 실시예를 들어 본 발명을 자세하게 설명하지만, 본 발명은 이들 실시예의 형태로 한정되는 것은 아니다.
(실시예 1)
도 1에 나타내는 구성의 리어 플레이트를 도 2A 내지 2E에 나타내는 공정에 따라 제작했다. 본 실시예에서는, 기판으로서 알칼리 성분이 적은 PD－200(아사히 유리사제)의 2.8mm두께의 유리와, 한층 더 막두께 100nm의 SiO2막을 상기 유리기판상에 도포하여 나트륨 블록층을 형성했다.
소자전극 형성
상기 유리기판상에 스퍼터법에 의해, 막두께 20nm의 Pt막을 성막 했다. 그 후, 전면에 포토레지스트(photoresist)를 도포하고, 노광, 현상, 에칭의 일련의 포트리소그래피 기술에 의해 패터닝 하고, 주사신호 소자전극(1)과 정보신호 소자전극(2)를 형성하였다(도 2A). 이것들 소자전극(1, 2)의 전기 저항률은 0.25 × 10- 6[Ωm]였다. 또, 주사신호 소자전극(1)은, 폭 30㎛, 길이 150㎛로 했다.
정보신호배선 및 부가전극 형성
은 Ag 포토 페이스트 잉크를 이용해 스크린 인쇄한 후, 건조시키고 나서 소정의 패턴에 노광하고, 현상했다. 그 후, 약 480℃에서 소성하여 정보신호배선(4)및 부가전극(3)을 형성하였다(도 2B). 부가전극(3)의 두께는 약 10㎛, 폭은 30㎛, 길이는 150㎛로 하고, 길이 방향에 대해 소자전극(1)을 부분적으로 덮었다. 정보신호배선(4)의 두께는 약 10㎛, 폭은 20㎛로 했다. 제작된 부가전극(3)의 전기 저항율을 측정한 바, 0.03 × 10-6[Ωm]이었다. 여기서, 부가전극(3)의 단부(소자전극 (1)을 덮고 있지 않은 쪽)는 주사신호배선(6)의 인출 전극으로서 이용하기 때문에, 폭을 넓게 형성했다.
절연층 형성
후공정에서 형성하는 주사신호배선(6)아래에, PbO를 주성분으로 하는 감광성 페이스트를 스크린 인쇄한 후, 노광, 현상하고, 마지막에 약 460℃에서 소성하여 두께 30㎛, 폭 200㎛의 절연층(5)을 형성하였다(도 2C). 상기 절연층(5)에는, 부가전극(3)의 종단부에 상당하는 영역에 개구부를 형성했다.
주사신호배선 형성
Ag 페이스트 잉크를 스크린 인쇄한 후, 건조하고, 그 후 450℃전후에서 소성하고, 두께 10㎛, 폭 150㎛의 주사신호배선(6)을, 상기 절연층(5)상에 형성하였다 (도 2D). 여기서, 해당 공정에서, 외부 구동 회로에의 인출 배선 및 인출 단자도 이와 같이 형성했다. 본 실시예에서는 부가전극(3)과 주사신호배선(6)을 직접 접속하고 있고, 또한, 절연층(5) 단부에 있어서 주사신호 소자전극(1)이 부가전극(3)에 의해 전면에서 덮여 있다.
본 실시예의 배선군의 저항을 측정한 바, 소자막(7)이 형성된 주사신호 소자전극(1)으로부터 주사신호배선(6)을 개재해서 외부 구동 회로까지의 저항은 약 70Ω이고, 정보신호 소자전극(2)로부터 정보신호배선(4)을 개재해서 외부 구동 회로까지의 저항은 약 700Ω이었다.
소자막 및 전자 방출부 형성
상기 기판을 충분히 클리닝 한 후, 발수제를 포함한 용액으로 표면을 처리하고, 소수성으로 했다. 물과 이소프로필 알코올(IPA)의 85：15(ｖ／ｖ)의 혼합 수용액에, 팔라듐-프로핀 착체를 상기 수용액중의 함유량이 0.15질량%가 되도록 용해하고, 유기 팔라듐 함유 용액을 제조했다. 피에조 소자를 이용한 잉크젯 도포 장치에 의해 상기 유기 팔라듐 함유 용액을 닷(dot) 지름이 50㎛가 되도록 조정하고 상기 주사신호소자전극(1) 및 정보신호전극(2)간에 부여했다. 그 후, 공기중에서 350℃에서 10분간의 가열소성 처리를 가해, 두께 최대 10nm의 산화 팔라듐(PdO) 막을 얻었다.
약간의 수소 가스를 포함한 진공 분위기하에서 상기 산화 팔라듐막에 통전 가열하는 것에 의해, 산화 팔라듐을 환원해서 팔라듐으로 이루어진 소자막(7)을 형성함과 동시에, 상기 소자막(7)의 일부에 전자 방출부(8)을 형성했다.
그 다음에, 트리니트릴을 진공 분위기에 도입하고, 1. 3 × 10-4Pa의 진공 분위기에서 상기 소자막(7)에 통전 처리를 행하고, 전자 방출부 근방에 탄소 혹은 탄소화합물을 퇴적시켰다.
표시 패널의 형성
상기와 같이 해서 얻어진 리어플레이트와 유리기판상에 발광 부재로서의 형광막과 애노드전극으로서의 메탈 백을 적층해 구성된 페이스 플레이트를 도 6에 나타낸 바와 같이 주연부에 프레임을 배치해서 플레이트간의 거리를 스페이서에 의해 2mm로 유지하고 밀봉했다. 이와 같이 해서 얻은 표시 패널은, 화소수 3072 × 768, 화소 피치 200 × 600㎛였다. 본 실시예의 주사 드라이버의 허용 전류치 Id는 5A로 설정했다.
또, 비교예 1에서와 같이 부가전극(3)을 설치하지 않은 것 이외는 같은 구성의 표시 패널을 제작했다.
평가
이상과 같이 해서 얻어진 실시예 1 및 비교예 1의 표시 패널에 대해, 통상 그대로의 화상 표시를 행한 바, 어느 표시 패널에 있어서도 양호한 표시를 얻을 수 있었다.
그 다음에, 본 발명의 효과를 확인하기 위해서, 전자방출소자에 과전압을 인가해서 고의로 소자 방전을 유발시키는 방전 실험을 실시했다. 먼저, 패널 중앙에서 스페이서로부터 떨어진 위치의 적당한 주소(X, Y)에서의 화소와 그 주변 3화소 분 이외의 전자방출소자를 제거했다. 이것은, 방전 실험에서 구동하는 배선상에 전자방출소자가 접속되고 있으면, 전압을 인가했을 때에, 결국은 소자 특성에 대응한 전류가 방전전류에 가산되어 버리기 때문이다. 전자방출소자의 제거 방법으로서는, 리어플레이트의 이면으로부터 YAG 레이저를 소자막(7)에 조사하는 것에 의해 실현하였다. 소자막(7)은 매우 얇은 막이기 때문에, 저출력으로도 제거가 가능하다.
다음에, 페이스 플레이트의 애노드전극에 3kV의 전압을 인가하고, 주사 신호 및 정보 신호로서 각각 -17V 및 ＋17V를 인가했다. 동시에, 전압 프로브 및 전류 프로브를 이용해서, 전압 인가 라인의 전압 및 전류의 파형을 모니터 했다.
본 실시예에서는, 주사 신호측이 정보 신호측보다 전압 인가 경로의 저항이 낮기 때문에, 방전전류는 대부분이 주사신호배선으로 흐른다. 전기 회로적으로는 주사 신호측：정보 신호측=10：1의 분류비가 되지만, 도 3A 내지 도 3D에서 나타낸 바와 같이, 음극점(21)이 주사신호 소자전극(1)상에서 이동해서 소자막(7)이 파괴되고 고저항화하기 때문에, 정보 신호 측에 흐르는 전류는 거의 제로로 간주해도 된다. 실제로, 정보신호배선(4)로부터의 방전전류는 20mA이하였다. 도 7에, 본 실시예의 주사신호배선(6)으로부터 출력된 방전전류 파형의 모식도를 나타낸다. 본 실시예에서는 도 7의 전류I(1)가 4A, 시간 t(1)가 0.2μsec, 시간 t(2)가 0.8μsec였다. 여기서, 비교예에서는 안정된 방전전류 측정은 할 수 없었다.
방전 실험 후에 화소 데미지를 관찰한 바, 실시예 1의 표시 패널에서는 방전을 일으킨 화소만이 소자 방전에 의한 데미지를 받았던 것에 대해, 비교예 1의 표시 패널에서는, 주사신호배선(6)에 따라, 인접한 1화소에도 소자 방전 데미지가 미 치고 있었다.
여기서, 본 실시예의 주사신호 소자전극 및 부가전극의 구성을 식 (a) 내지 (c)에 따라서 확인한다. 여기서, 허용 전류치는 주사 드라이버의 허용 전류치 Id = 5A로 설정한다.
실시예 1의 구성
부가전극(Ag):
P = (10 × 30 × 150) × 10-18 = 4.5 × 10-14[㎥]
Cp = 230[J/kgK]
ρ = 1.05 × 104[kg/㎥]
Tm = 1235[K]
식 (a)로 부터
Ee1 = P × Cp × ρ × Tm = 1.3 × 10-4[J]
전기 저항률은 0.03 × 10-6[Ωm]이므로,
R1 = 0.03 × 10-6 × 150 × 10-6 / (10 × 10-6 × 30 × 10-6) = 0.015[Ω]
식 (b)로 부터,
Ea1 = R1 × Id2 × t(2)
= 0.015 × 25 × 0.8 × 10-6 = 3.0 × 10-7[J]
따라서, Ee1 ≫ Ea1
비교예 1의 구성
주사신호 소자전극(Pt):
P = (0.02 × 30 × 150) × 10-18 = 9.0 × 10-17[㎥]
Cp = 120[J/kgK]
ρ = 2.14 × 104[kg/㎥]
Tm = 2045[K]
식 (a)로 부터,
Eec1 = P × Cp × ρ × Tm = 4.7 × 10-7[J]
전기 저항률은 0.25 × 10-6[Ωm]이므로,
Rc1 = 0.25 × 10-6 × 150 × 10-6 / (2 × 10-8 × 30 × 10-6) = 62.5[Ω]
식 (b)로 부터,
Eac1 = Rc1 × Id2 × t(2)
= 62.5 × 25 × 0.8 × 10-6 = 1.3 × 10-3[J], 따라서, Eec1 ≪ Eac1
상술한 바와 같이, 실시예 1의 표시 패널에는, 식(c)을 만족하는 부가전극이 설치되고 있지만, 비교예 1의 표시 패널에는, 어떠한 부가전극도 없고, 주사신호 소자전극에서는 식(c)을 만족하지 않는다.
여기서, 방전 지속 시간 t1에 대해서는, 식(12)로 부터,
t1 = 2ε × S × V / (d × I)
=2 × 8.85 × 10-12 × (3072 × 200 × 768 × 600 × 10-12) × 3000 / (2 × 10-3 × 5)
= 1.5 × 10-6[μsec]
를 이용해서도 같은 결과를 얻을 수 있다.
(실시예 2)
도 8에 나타낸 바와 같이, 부가전극(3)의 폭이 주사신호 소자전극(1)보다도 좁고, 또, 절연층(5)이 정보신호배선(4)를 덮고 있는 것 이외는 실시예 1과 같은 구성의 리어플레이트를 제작했다. 여기서, 상술한 바와 같이, 정보신호배선은 절연층(5)에 의해 덮여 있으므로, 도 8에서는 도시하고 있지 않다.
본 실시예의 부가전극(3)은 두께가 약 5㎛, 폭이 20㎛, 길이는 150㎛로 했다. 또, 정보신호배선(4) 상에서 연장한 절연층(5)은 폭 30㎛로 형성했다. 도 9에 도 8중의 9-9를 따라 절단한 단면도를 나타낸다. 여기서, 본 실시예에서는 정보신호배선(4)가 절연층(5)로 덮여 있지만, 주사 신호측이 정보 신호측보다 GND까지의 저항이 10배 낮아서, 방전전류가 주사 신호 측으로 흐르기 때문에, 정보신호 소자전극(2)에 부가전극을 설치하지 않아도 된다.
도 10에, 본 실시예에서 이용한 페이스 플레이트의 평면 구성을 모식적으로 나타낸다. 도면 중, (100)은 유리기판, (101)은 공통전극, (102)는 전극간 저항, (103)은 애노드전극인 메탈 백, (104)는 블랙 스트라이프를 나타낸다. 본 페이스 플레이트의 제작 공정을 이하에 설명한다.
먼저, 유리기판(100)상에, Ag포토 페이스트를 스크린 인쇄한 후, 건조시키고 나서, 소정의 패턴에 노광, 현상해서, 공통전극(101)을 형성했다. 다음에, 도전성 블랙 매트릭스재료를 스크린 인쇄하고, 소정의 패턴에 노광 및 현상해서, 전극간 저항(102)을 형성했다. 다음에, 전극간 저항(102)과는 다른 도전성 블랙 매트릭스재료를 이용해서, 스크린 인쇄에 의해 블랙 스트라이프(104)를 형성했다. 화소부에는 형광체를 인쇄(도면에는 도시하지 않았으며, 메탈 백(103)과 유리기판(100)과의 사이에 형성함)하고, 형광체면을 필밍 처리하며, 알루미늄막을 메탈 마스크로 패터닝해서 메탈 백(103)을 형성했다. 메탈 백(103)은, 주사신호배선(6)에 따른 라인형상의 전극이며, 폭이 400㎛이다. 마지막으로, 페이스 플레이트를 500℃에서 소성했다.
이와 같이 해서 형성된 페이스 플레이트의 전극간 저항(102)의 저항값은, 공통전극(101)과 메탈 백(103)간에 200kΩ, 블랙 스트라이프(104)와 메탈 백(103)사이의 저항값은 20kΩ였다. 전기 회로적인 고찰에 의해, 수 kV의 애노드 전압을 인가했을 때에, 어느 메탈 백(103)에서 방전이 발생했을 경우, 공통전극(101)으로부 터는 거의 전하가 흘러들지 않고, 메탈 백(103)의 수 라인 정도의 전하만이 방전에 기여하는 것이 명백해진다.
상기 리어플레이트와 페이스 플레이트를 이용해서 화소수 3840 × 768, 화소 피치 200 × 600㎛의 매트릭스표시 패널을 얻었다. 또, 부가전극을 형성하지 않은 것 이외는 실시예 2와 같은 구성의 비교예 2의 표시 패널을 제작했다.
평가
실시예 2와 비교예 2의 표시 패널에 대해 방전 실험을 실시했다. 메탈 백(103)에 10kV의 전압을 인가하고, 주사 신호 및 정보 신호로서 각각, -15V 및 ＋15V를 인가했다. 동시에, 전압 프로브 및 전류 프로브를 이용해서, 전압 인가 라인의 전압 및 전류의 파형을 모니터했다.
본 실시예의 주사신호배선(6)으로부터 출력된 방전전류 파형은 실시예 1에서와 마찬가지로 도 7에서 나타내는 파형으로, 본 실시예에서는 전류 I(1)가 1A, 시간 t(1)가 0.15μsec, 시간 t(2)가 0.4μsec였다. 또, 페이스 플레이트측의 전류 및 전압의 측정 결과로부터, 메탈 백(103)중에 10라인이 방전전류에 기여하고 있는 것이 발견되었다. 또, 정보신호배선(4) 측에 흘러드는 방전전류는 20mA이하였다.
방전 실험 후에 화소 데미지를 관찰한 바, 실시예 2의 표시 패널에서는 방전을 일으킨 화소만이 소자 방전에 의한 데미지를 받았던 것에 대해, 비교예 2의 표시 패널에서는, 주사신호배선(6)에 따라서, 인접 1화소에도 소자 방전 데미지가 미치고 있었다.
여기서, 본 실시예의 주사신호 소자전극 및 부가전극의 구성을 식(a) 내지 (c)에 따라서 확인한다. 또, 허용 전류치는 실제의 방전전류 최대치 I(1) = 1A로 설정한다.
실시예 2의 구성
부가전극(Ag):
P = (5 × 20 × 150) × 10-18 =1.5 × 10-14[㎥]
Cp, ρ, Tm는 실시예 1과 같다.
식(a) 로 부터,
Ee2 = P × Cp × ρ × Tm = 4.5 × 10-5
전기 저항률은 0.03 × 10-6[Ωm]이므로,
R2 = 0.03 × 10-6 × 150 × 10-6 / (5 × 10-6 × 20 × 10-6) = 0.045[Ω]
식(b) 로 부터,
Ea2 = R2 × I(1)2 × t(2)
= 0.045 × 1 × 0.4 × 10-6 = 1.8 × 10-8이고, 따라서 Ee2 ≫ Ea2
비교예 2의 구성
주사신호 소자전극(Pt):
실시예 2와 구성이 같기 때문에
Eec2 = P × Cp × ρ × Tm = 4.7 × 10-7
Eac2 = Rc1 × I(1)2 × t(2)
= 62.5 × 1 × 0.4 × 10-6 = 2.5 × 10-5
따라서, Eec2 ≪ Eac2
실시예 1의 경우와 마찬가지로, 본 실시예 2는 식(c)을 만족하는 부가전극이 부설 되고 있지만, 비교예 2에는 부가전극이 없고, 주사 신호 소자전극은 식(c)을 만족하지 않는다. 또 본 실시예에서와 같이, 정보신호배선(4)을 절연층(5)으로 덮는 것에 의해, 정보신호배선(4)에 방전전류가 흐르는 것을 억제하고, 인접 화소에의 데미지를 방지할 수 있다.
(실시예 3)
도 11에 나타낸 바와같이, 주사 신호 전극(1)에 킹크부(51)을 형성한 것 이외는 실시예 1에서와 같이 표시 패널을 제작했다. 본 실시예의 주사 신호 전극(1)은, 소자막(7)과 접하는 부분의 폭이 10㎛, 길이가 80㎛이고, 부가전극(3)에 접하는 부분의 폭은 30㎛, 길이는 100㎛로 했다. 화소수는 3072 × 768, 화소 피치는 200 × 600㎛로 설정했다.
사전 검토로서, 본 실시예 3의 주사신호 소자전극(1)과 실시예 1의 주사신호 소자전극(1)에 삼각파의 파형의 전류를 인가(주사신호배선(6)과 소자막(7)에 프로브를 접촉시킴)하고, 소자전극 데미지를 확인했다. 그 결과, 실시예 1의 주사신호 소자전극(1)은 약 300mA에서 부가전극(3)으로 음극점이 이동한 것에 대해, 실시예 3의 주사신호 소자전극(1)은 약 150mA에서 부가전극(3)에 음극점이 이동했다. 즉, 킹크부(51)을 설치하는 것에 의해, 보다 낮은 전류로 방전전류를 부가전극에 흘릴 수가 있어서 전위 상승을 억제하고 연면방전을 방지할 수가 있다.
［평가］
실시예 1과 마찬가지로, 본 예의 표시 패널에 대해 방전 실험을 실시했다. 애노드전극에 3kV의 전압을 인가하고, 주사 신호 및 정보 신호로서 각각, -17V 및 ＋17V를 인가했다. 방전 실험 후에 화소 데미지를 관찰한 바, 본 실시예의 표시 패널은 방전을 일으킨 화소만이 소자 방전에 의한 데미지를 받았고, 인접 화소에의 데미지는 관찰되지 않았다. 여기서, 본 실시예의 부가전극은 실시예 1에서와 마찬가지로 식(c)을 만족하고 있는 것은 명백하기 때문에, 관련된 설명을 생략한다.
(실시예 4)
도 12에 나타낸 바와 같이, 1화소 내에 2개의 전자방출소자를 가지고, 부가전극(3)과 주사신호 소자전극(1)과의 사이에 배리어층(121)을 설치한 표시 패널을 제작한 것 이외는 실시예 1과 마찬가지로 표시 패널을 제작했다. 여기서, 이 표시 패널은 화소수 3072 × 768, 화소 피치가 200 × 600㎛로 했다.
배리어층(121)은, 부가전극(3)의 구성 재료인 Ag가 Pt로 구성된 주사신호 소자전극(1)내에 확산해서, 저항 특성을 변화시키지 않도록 양자간에 개재시킨다. 상기 배리어층(121)은, ITO를 타겟으로 O2를 도입하면서 반응성 스퍼터링법에 의해 진 공 성막해서 포트리소그래피에 의해 소망한 패턴으로 형성했다. 막두께 0.2㎛, 폭 40㎛, 길이 190㎛로 했다.
［평가］
실시예 1과 마찬가지로, 본 실시예의 표시 패널에 대해 방전 실험을 실시했다. 애노드전극에 3 kV의 전압을 인가하고, 주사 신호 및 정보 신호로서 각각, -17 V 및 ＋17V를 인가했다. 방전 실험 후에, 화소 데미지를 관찰한 바, 본 실시예의 표시 패널은 방전을 일으킨 화소만이 소자 방전에 의한 데미지를 받은 것이 관찰되었고 인접 화소의 데미지는 관찰되지 않았다. 여기서, 본 실시예의 부가전극은 실시예 1과 마찬가지로 식(c)을 만족하고 있는 것은 명백하기 때문에, 관련된 설명은 생략한다.
다음에, 인접하는 전자방출소자 간에 부가전극을 배치한 구성에 대해 설명한다. 여기서, 상술한 실시예와 같은 부재에는 전술을 같은 부분의 번호를 붙여서 설명한다. 또, 이후의 구성에 대해서도, 상술한 실시예와 같은 방법으로 각 부재를 제조할 수 있으므로, 제조 프로세스에 대한 설명도 생략한다. 도 14A 및 도 14B는 본 발명의 화상형성장치의 리어플레이트의 1화소를 모식적으로 나타내는 도면이며, 도 14A는 평면도, 도 14B는 도 14A의 14B-14B＇를 따라 절단한 단면도이다. 도면 중, (1)은 주사신호 소자전극, (2)는 정보신호 소자전극, (3)은 부가전극, (4)는 정보신호배선(제 2배선), (5)는 절연층, (6)은 주사신호배선(제 1배선), (7)은 소자막, (8)은 소자막(7)에 형성된 전자 방출부, (61)은 기판을 표시한다.
인접하는 전자방출소자 간에 배치하는 본 구성에 있어서의 부가전극(3)의 작 용은, 애노드와 한쪽의 전자방출소자 간에 발생하는 1차 방전이 다른 쪽의 전자방출소자에 비래(飛來)해서 발생하는 2차 방전을 이 2차 방전 경로에 있어서 차폐하고 흡수하는 것에 있다.　
도 14A 및 도 14B의 구성에 있어서는, 인접하는 전자방출소자간 거리의 짧은 방향(통상, 주사신호배선(6)에 평행한 방향)에 있어서, 인접하는 전자방출소자의 소자전극(1, 2) 및 소자막(7)을 연결하는 임의의 직선 경로를 차단하는 위치에 부가전극(3)을 배치했다. 이에 의해, 애노드전극과 전자방출 소자사이에서 발생하는 1차 방전의 발생 개소가 되기 쉬운 전자 방출부(7)와 그 방전의 비래선(飛來先)으로 되기 쉬운 인접 소자의 전자 방출부(8)을 연결하도록 발생하는 2차 방전(연면방전)을 부가전극(3)에 의해 차단할 수가 있다. 그리고 상기 2차 방전을 상기 부가전극(3)에 의해 흡수해서 인접 소자의 손상을 방지할 수 있다.
본 구성과 관련되는 부가전극(3)의 배치예를 도 15A 및 도 15B를 이용해서 설명한다. 도 15A는 평면 모식도이고, 도 15B는 도 15A의 선 15B－15B＇의 단면 모식도이며, 도면중의 부호는 도 14A 및 도 14B와 같은 부재를 나타낸다. 또, 도면 중의 L, W, T는, 본 발명에 관련된 식(b)의 저항을 구하기 위한, 부가전극(3)의 길이, 폭 및 두께를 나타낸다.
도 15A, 도 15B의 구성에 있어서는, 인접하는 전자방출소자간 즉, 서로의 소자의 인접하는 3중점 사이를 차단하는 위치에 부가전극(3)을 배치했다. 즉, 어느 소자전극(2)과 절연층(5)의 중첩 부분에 있어서의 주위의 A점과, 이 A점에 인접하는 소자에 있어서의 소자전극(1, 2)과 절연층(5)의 중첩 부분에 있어서의 주변(3중 점) 중, A점에 가장 가까운 B점을 연결하는 직선 경로를 차단하는 위치에 부가전극(3)을 배치했다. 이에 의해, 1차 방전에 수반해서 발생하는, 인접 소자 간에서의 2차 방전이 발생하기 쉬운 개소를 부가전극(3)으로 차단하고, 흡수하는 것이 가능해져서 상기 2차 방전에 의한 인접 소자의 손상을 방지할 수 있다. 여기서, A점과 B점이 2차 방전의 발생 개소가 되기 쉬운 이유를 전계증배계수β를 이용해서 설명한다.
전계증배계수β란, 전계 E0를 준 계의 형상에 의해 국소적으로 전계 E가 증배 될 때, 그 증배의 비(β = E / E0)를 나타내는 계수이다. 예를 들면, 도 16에 나타낸 바와 같은 돌기 형상으로 전계 E0를 주었을 때, 그 형상에 의한 전계 E는, E = β × E0로 주어진다. 여기서, 선단이 반구상의 원통 형상을 가지는 미소 돌기(11)의 경우, h를 원통의 높이, r를 원통 선단의 곡률 반경으로해서 근사적으로
β = 2 ＋ (h / r)
가 도출된다.
이 β가 큰 위치로서는, 3중점을 들 수 있다. 예를 들면 도 17A에 나타낸 바와 같이, 소자전극(2)(또는 (1))과 절연층(5)가 접하는 곳이나, 도 17 B에 나타낸 바와 같이 기판(61)과 소자전극(1)(또는 (2))이 접하는 곳이며, 즉, 유전체(비유전률ε1)/도전재/진공(비유전률ε0)의 접점이다. 여기서의 전계는,ε1 ＞ ε0인때에 E∝(3중점(9)까지의 거리 L0)m (α ＞ 90°일때 m ＜ 0)이기 때문에, β = E/E0가 이 론상 최대로 된다. 따라서, A점과 B점에서 β가 최대로 될 가능성이 높다 (「복합 유전체에 있어서의 전계 집중」, 타쿠마가오루저, 정전기학회지 Vol. 14, No.1 (1990)참조).
표면 전도형 전자방출소자의 경우, 도 15A 및 도 15B에 나타낸 바와 같이, 통상 상기한 3중점 또는 소자전극(1, 2)의 단부에 있어서 전계증배계수β가 최대가 되어, 서로 인접하는 소자전극 1 또는 2와의 거리가 최단인 곳에서 전계가 최대로 된다.
스핀토형, 카본 나노 튜브형 또는 이들과 유사한 돌기 형상에 의한 냉음극 전자방출소자를 가지는 화상 표시장치의 경우, 그 냉음극에서의 전계증배계수β는 다른 배선의 형상의 효과에 의한 것보다 수자리수 내지 10자리수 정도 크다. 이러한 개소 이외에, 통상 전계가 최대가 되는 위치 B점은, 인접 소자에 있어서의 냉음극의 위치 A점에 가장 가까운 대응 위치이다.
그렇지만, 결정 성장에 의해 발생한 침형상물질, 장치 내부에서의 박리, 탈락 등에 의해 발생한 이물질, 제조공정에서의 혼입 이물질 등의 의도하지 않는 상황이 발생했을 경우, 그 위치는 B점이 될 수 있다.
그 때문에, 부가전극(3)은, 도 18A 및 도 18B에 나타낸 바와 같이, 인접 소자 간에 있어서, 소자전극(1, 2) 또는 소자막(7)을 연결하는 모든 직선 경로를 부가전극(3)으로 차단하도록 배치하는 것이 바람직하다.
또, 예를 들면, 도 19에 나타낸 바와 같이, 주사신호배선(6) 및 정보신호배선(4)의 각각에 평행한 방향에 있어서 인접 소자간을 차단하도록 부가전극(3)을 배 치하는 것이 좋다. 이러한 구성에 있어서는, 침형상물질이나 이물질 등에 의한 우발적인 형상이 가져오는 전계에 의한 연면방전을 방지하는 효과가 보다 높아진다.
여기서, 상기한 구성예에 있어서는, 부가전극(3)은 모두 하배선인 정보신호배선(4)상에 절연층(5)를 개재해서 형성되고 있었지만, 본 발명에서는 이에 한정되는 것은 아니다. 예를 들면 도 20에 도시한 바와 같이, 인접 소자 간에 정보신호배선(4)이 존재하지 않는 구성을 가지는 경우에는, 기판상에 부가전극(3)을 형성한다.
또, 상술한 실시예에서와 같이 정보신호배선(4) 위에 절연층(5)을 형성하는 경우에는, 정보신호배선(4)으로의 연면방전을 방지할 수 있다. 일반적으로 정보신호배선(4)은 주사신호배선(6)보다 2 ~ 50배 더 큰 저항을 가진다. 따라서, 방전전류를 주사신호배선(6)에 흘린 경우, 전압의 증가는 더 적어진다. 즉, 방전전류가 낮은 저항의 주사배선(6)에 우선적으로 흘러드는 구성의 경우에는, 방전에 대해서 더욱 강한 내구성을 제공할 수 있다.
여기서, 본 발명에 있어서는, 인접 소자 간의 3중점 사이를 차단하는 위치에 부가전극을 배치하는 구성에 의해, A－B간에서의 2차 방전 억제 기능을 얻을 수 있다. 따라서, 본 발명에 있어서의 부가전극(3)은 적어도, 도 21A 및 도 21B에 나타낸 바와 같이, 인접 소자 간에 있어 적어도 3중점 사이의 경로의 일부를 차단하는 위치에 형성되면 좋다. 도 21A 및 도 21B에서의 A점은, 방전 발생 개소가 되기 쉽고, 저전위가 인가되는 측의 소자전극(1)에 근접하는 3중점을 부가전극(3)으로 차단하는 구성이다. A점이 방전 발생 개소가 되기 쉬운 이유는, 상술한 도 13A 내지 도 13F 등에서 설명한 바와 같다.
(실시예 5)
도 14A 및 도 14B에 나타내는 구성을 구비한 화상 표시장치를 도 22A 내지 22E의 제조공정에 따라 제조했다.
본 실시예에 있어서는, Pt를 타겟으로하는 스퍼터링법을 이용해서 막두께 0.08㎛ 정도의 Pt막을 기판 전면에 형성한 후, 포트리소그래피에 의해 패터닝을 하고, 소자전극(1, 2)를 형성했다. 여기서, 고밀도의 패턴 설계가 가능하도록, 소자전극 (1, 2)의 패턴은 좌우사이에서 길이가 같지 않은 패턴으로 하였다(도 22A).
다음에, 도체 성분으로서 Ag를 함유한 스크린 인쇄용 페이스트를 이용해서 스크린 인쇄에 의해 정보신호배선(4)를 형성하였다(도 22B).
그 다음에, PbO를 주성분으로 하고 유리 바인더와 수지 및 감광 성분을 혼합한 페이스트를 이용하고, 480℃에서 피크유지시간 10분 동안 소성하여, 절연층(5)를 형성하였다(도 22C). 통상, 층간 절연층은 상하 배선간의 절연성을 충분히 확보하기 위해서, 전면인쇄, 패턴노광, 현상, 건조 및 소성을 반복한다. 패턴 형성 방법은 여러 가지가 가능하지만, 본 실시예에서는, (1)전면인쇄 및 (2)IR건조를 2회 반복하고, 그후 (3)패턴노광, (4)현상 및 (5)소성, 의 순서로 실시했다. 여기서, 막의 총수는 절연성을 고려해서 증감된다. 절연층(5)에는 소자전극(1)의 일부가 노출하도록, 컨택트홀 형상의 비어있는 영역을 형성했다.
마지막으로, 정보신호배선(4)과 같은 페이스트를 이용해서 후막스크린 인쇄법에 의해 주사신호배선(6)과 부가전극(3)을 형성하였다(도 22D). 부가전극(3)은 W = 20㎛, T = 5㎛, L = 100㎛로 형성했다.
본 실시예의 부가전극(6)의 에너지 Ee는,
P=20 × 10-6 × 5 × 10-6 × 100 × 10-6 = 1.0 × 10-14[m3]
Cp = 230[J/kgK]
ρ = 1.05 × 104[kg/m3]
Tm = 962[℃]
이고, 따라서
Ee = 2.3 × 10-5[J]
한편, 방전에 의한 에너지 Ea는,
I = 3[A]
R = 1.6 × 10-8 × 100 × 10-6 / (20 × 10-6 × 5 × 10-6) = 1.6 × 10-2[Ω]
t1 = 2 × 10-7[sec]
로 해서,
Ea = 2.9 × 10-9[J]
를 얻는다. 따라서
Ee ＞ Ea
를 만족한다.
상기 배선을 완성한 후, 실시예 1과 마찬가지로 소자막(7) 및 전자방출소자(8)을 형성했다(도 22E).
그후, 상기 기판과 유리기판 상에 형광막 및 메탈 백을 만들어 넣은 페이스 플레이트를, 주변부에서 프레임부를 개재해서 맞붙이고 외위기를 형성했다.
또 비교예로서, 부가전극(3)을 형성하지 않는 것 이외는 완전히 같은 구성의 표시패널을 제작했다.
상기 표시패널에 있어서, 페이스 플레이트의 메탈 백에 고압을 인가해 가면, 어느 곳에서 방전이 발생한다고 하는 점에 있어서는, 본 실시예와 비교예는 같았다. 그러나, 발생한 방전에 의한 데미지를 관찰한 바, 비교예의 표시패널에서는 복수의 화소에 데미지가 있는데 대해, 본 실시예의 표시패널에서는 데미지가 단일의 화소에 한정되는 것이 확인되었다.
본 발명에 있어서는, 소자전극에 접속해서 부가한 부가전극에 방전전류를 흘리는 것에 의해 상기 소자전극의 용융 및 단선을 방지하며, 연면방전을 방지하는 전자선 장치가 제공된다. 또 부가전극은 배선의 제작 공정시에 동시에 제조할 수가 있기 때문에, 새롭게 공정을 부가할 필요가 없고, 제조공정에 있어서의 코스트 상승이나 효율의 저하를 수반하지 않고 제조할 수가 있다.

Claims (8)

1쌍의 소자전극을 각각 가진 복수의 전자방출소자, 상기 전자방출소자의 1쌍의 소자전극중 한쪽의 소자전극에 각각 접속된 복수의 제 1배선 및 상기 1쌍의 소자전극중 다른 쪽의 소자전극에 각각 접속되어 제 1배선과는 절연층을 개재해서 교차하는 복수의 제 2배선을 구비한 리어 플레이트와;
애노드전극을 구비하고, 상기 리어 플레이트에 대향해서 배치되며, 상기 전자방출소자로부터 방출된 전자가 조사되는 페이스 플레이트
로 이루어진 전자선 장치로서,
상기 1쌍의 소자전극중 적어도 한쪽의 일부가 상기 절연층으로 덮여져 있고, 상기 제 1배선 또는 제 2배선과 접속되어 있으며, 상기 절연층에 덮인 소자전극에 부가전극이 전기적으로 접속되어 있고, 상기 부가전극은 하기 식(a) 내지 (c)를 만족하는 것을 특징으로 하는 전자선 장치.
Ee = P × Cp × ρ × Tm (a)
Ea = R × I2 × t1 (b)
Ee ＞ Ea (c)
P: 체적[m3]
Cp: 정압비열[J/kgK]
ρ: 밀도[kg/m3]
Tm: 융점[K]
R: 저항[Ω]
I: 허용 전류치[A]
t1: 방전지속시간[sec]
제 1항에 있어서,
상기 방전지속시간 t1는, 하기 식(d)로 나타나는 것을 특징으로 하는 전자선 장치.
t1 = 2ε × S × V / (D × I) (d)
ε：리어 플레이트와 페이스 플레이트간의 유전율[F/m]
S：리어 플레이트와 페이스 플레이트의 대향 면적[m2]
V：리어 플레이트와 페이스 플레이트의 애노드전극과의 사이에 인가되는 전압[V]
D：리어 플레이트와 페이스 플레이트 사이의 거리[m]
제 1항에 있어서,
상기 허용 전류치 I는 해당 전자선 장치에 부설된 드라이버 IC의 허용 전류 치 Id인 것을 특징으로 하는 전자선 장치.
제 1항에 있어서,
상기 애노드전극은 전류제한 저항을 개재해서 고압전원과 접속되어 있는 것을 특징으로 하는 전자선 장치.
제 4항에 있어서,
상기 허용 전류치 I가 0.1 내지 3.0[A]인 것을 특징으로 하는 전자선 장치.
제 1항에 있어서,
상기 부가전극이 접속된 소자전극은, 상기 부가전극의 근방에 저항이 불연속으로 변화하는 부위를 가지는 것을 특징으로 하는 전자선 장치.
1쌍의 소자전극을 각각 가진 복수의 전자방출소자, 상기 전자방출소자의 1쌍의 소자전극중 한쪽의 소자전극에 각각 접속된 복수의 제 1배선 및 상기 1쌍의 소자전극중 다른 쪽의 소자전극에 각각 접속되고 제 1배선과는 절연층을 개재해서 교차하는 복수의 제 2배선을 구비한 리어 플레이트와;
상기 리어 플레이트에 대향해서 배치되고, 애노드전극 및 상기 전자방출소자로부터 방출된 전자의 조사에 응해서 발광하는 발광 부재를 구비한 페이스 플레이트
로 이루어진 전자선 장치로서,
인접하는 전자방출소자 간에, 상기 제 1배선 또는 제 2배선의 어느 한 쪽에 전기적으로 접속된 부가전극을 구비하고,
상기 부가전극은 다음 식(a) 내지 (c)를 만족하는 것을 특징으로 하는 전자선 장치.
Ee = P × Cp × ρ × Tm (a)
Ea = R × I2 × t1 (b)
Ee ＞ Ea (c)
P: 체적[m3]
Cp: 비열[J/kgK]
ρ: 밀도[kg/m3]
Tm: 융점[K]
R：배선과의 접속 부위로부터 상기 접속 부위에 대향하는 단부까지의 저항 [Ω]
I: 허용 전류치[A]
t1: 방전지속시간[sec]
제 7항에 있어서,
상기 부가전극은, 상기 인접하는 전자방출소자의 한쪽의 3중점과, 상기 인접하는 전자방출소자의 다른 쪽의 3중점을 연결하는 직선 경로의 적어도 일부를 차단하도록 배치되어 있는 것을 특징으로 하는 전자선 장치.
KR1020060007596A 2005-01-25 2006-01-25 전자선 장치 KR100714260B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00016629 2005-01-25
JP2005016629A JP2006209990A (ja) 2005-01-25 2005-01-25 画像表示装置
JPJP-P-2005-00016630 2005-01-25
JP2005016630A JP4522275B2 (ja) 2005-01-25 2005-01-25 電子線装置及びそれを用いた表示パネル

Publications (2)

Publication Number Publication Date
KR20060086860A KR20060086860A (ko) 2006-08-01
KR100714260B1 true KR100714260B1 (ko) 2007-05-07

Family

ID=36696067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060007596A KR100714260B1 (ko) 2005-01-25 2006-01-25 전자선 장치

Country Status (2)

Country Link
US (1) US7427826B2 (ko)
KR (1) KR100714260B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579630B2 (ja) * 2004-09-22 2010-11-10 キヤノン株式会社 電子線装置の製造方法および電子線装置
JP4886184B2 (ja) 2004-10-26 2012-02-29 キヤノン株式会社 画像表示装置
JP4817641B2 (ja) * 2004-10-26 2011-11-16 キヤノン株式会社 画像形成装置
JP2007087934A (ja) * 2005-08-24 2007-04-05 Canon Inc 電子源及び画像表示装置
JP2007073236A (ja) * 2005-09-05 2007-03-22 Hitachi Displays Ltd 画像表示装置
JP2008066280A (ja) * 2006-08-08 2008-03-21 Canon Inc 画像表示装置
JP2008159449A (ja) * 2006-12-25 2008-07-10 Canon Inc 表示装置
JP2008257912A (ja) * 2007-04-02 2008-10-23 Canon Inc 電子線装置
JP2008257913A (ja) * 2007-04-02 2008-10-23 Canon Inc 電子線装置
JP2008309939A (ja) * 2007-06-13 2008-12-25 Canon Inc 電子源及び画像表示装置
US7972461B2 (en) * 2007-06-27 2011-07-05 Canon Kabushiki Kaisha Hermetically sealed container and manufacturing method of image forming apparatus using the same
JP2009059547A (ja) * 2007-08-31 2009-03-19 Canon Inc 電子放出素子とその製造方法
JP2009076240A (ja) * 2007-09-19 2009-04-09 Canon Inc 電子放出装置及びこれを用いた画像表示装置
JP2009176424A (ja) * 2008-01-21 2009-08-06 Canon Inc 画像表示装置
JP2010067398A (ja) * 2008-09-09 2010-03-25 Canon Inc 電子線装置
JP2010244830A (ja) * 2009-04-06 2010-10-28 Canon Inc 画像表示装置及びその製造方法
JP2010262892A (ja) * 2009-05-11 2010-11-18 Canon Inc 電子線装置及びこれを用いた画像表示装置
JP2010267474A (ja) * 2009-05-14 2010-11-25 Canon Inc 電子線装置及びこれを用いた画像表示装置
JP2011018491A (ja) * 2009-07-08 2011-01-27 Canon Inc 電子放出素子とこれを用いた電子線装置、画像表示装置
JP2012028213A (ja) * 2010-07-26 2012-02-09 Canon Inc 画像表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728851A (en) 1982-01-08 1988-03-01 Ford Motor Company Field emitter device with gated memory
JP2001035423A (ja) * 1999-05-18 2001-02-09 Sony Corp 冷陰極電界電子放出表示装置用カソード・パネル及び冷陰極電界電子放出表示装置、並びに、冷陰極電界電子放出表示装置用カソード・パネルの製造方法
KR20020018570A (ko) * 2000-09-01 2002-03-08 미다라이 후지오 전자방출소자, 전자원 및 화상형성장치의 제조방법
KR20050013081A (ko) * 2003-07-25 2005-02-02 캐논 가부시끼가이샤 전자방출소자의 제조방법 및 화상표시장치의 제조방법
KR20060001506A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 그리드전극을 구비하는 전자방출소자
KR20060037878A (ko) * 2004-10-29 2006-05-03 삼성에스디아이 주식회사 전자방출 표시장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604686A (en) * 1984-01-27 1986-08-05 Martin Marietta Corporation Associative data access method (ADAM) and its means of implementation
US5109515A (en) * 1987-09-28 1992-04-28 At&T Bell Laboratories User and application program transparent resource sharing multiple computer interface architecture with kernel process level transfer of user requested services
US4975914A (en) * 1989-01-24 1990-12-04 International Business Machines Corporation Non-disruptive session recovery
US5249293A (en) * 1989-06-27 1993-09-28 Digital Equipment Corporation Computer network providing transparent operation on a compute server and associated method
US5265250A (en) * 1990-03-29 1993-11-23 At&T Bell Laboratories Apparatus and methods for performing an application-defined operation on data as part of a system-defined operation on the data
US5280610A (en) * 1990-08-14 1994-01-18 Digital Equipment Corporation Methods and apparatus for implementing data bases to provide object-oriented invocation of applications
US5224098A (en) * 1991-07-17 1993-06-29 International Business Machines Corporation Compensation for mismatched transport protocols in a data communications network
US5329619A (en) * 1992-10-30 1994-07-12 Software Ag Cooperative processing interface and communication broker for heterogeneous computing environments
JP3295274B2 (ja) * 1994-05-16 2002-06-24 キヤノン株式会社 スクリーン印刷機、スクリーン印刷方法、該方法を用いた画像形成装置の製造方法および該製造方法を用いて得られた画像形成装置
US5831387A (en) * 1994-05-20 1998-11-03 Canon Kabushiki Kaisha Image forming apparatus and a method for manufacturing the same
US5828832A (en) * 1996-07-30 1998-10-27 Itt Industries, Inc. Mixed enclave operation in a computer network with multi-level network security
JP3768803B2 (ja) * 2000-11-09 2006-04-19 キヤノン株式会社 画像表示装置
JP3728281B2 (ja) * 2001-08-28 2005-12-21 キヤノン株式会社 電子源基板及び画像形成装置
JP3710441B2 (ja) * 2001-09-07 2005-10-26 キヤノン株式会社 電子源基板およびそれを用いた表示装置
KR100559539B1 (ko) * 2002-07-19 2006-03-10 캐논 가부시끼가이샤 부재패턴의 제조방법, 배선구조체의 제조방법, 전자원의 제조방법 및 화상표시장치의 제조방법
KR100908712B1 (ko) * 2003-01-14 2009-07-22 삼성에스디아이 주식회사 전자 방출 특성을 향상시킬 수 있는 에미터 배열 구조를갖는 전계 방출 표시 장치
CN100419939C (zh) * 2003-01-21 2008-09-17 佳能株式会社 通电处理方法和电子源衬底的制造方法
JP4579630B2 (ja) * 2004-09-22 2010-11-10 キヤノン株式会社 電子線装置の製造方法および電子線装置
JP4817641B2 (ja) * 2004-10-26 2011-11-16 キヤノン株式会社 画像形成装置
JP4886184B2 (ja) * 2004-10-26 2012-02-29 キヤノン株式会社 画像表示装置
JP2007087934A (ja) * 2005-08-24 2007-04-05 Canon Inc 電子源及び画像表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728851A (en) 1982-01-08 1988-03-01 Ford Motor Company Field emitter device with gated memory
JP2001035423A (ja) * 1999-05-18 2001-02-09 Sony Corp 冷陰極電界電子放出表示装置用カソード・パネル及び冷陰極電界電子放出表示装置、並びに、冷陰極電界電子放出表示装置用カソード・パネルの製造方法
KR20020018570A (ko) * 2000-09-01 2002-03-08 미다라이 후지오 전자방출소자, 전자원 및 화상형성장치의 제조방법
KR20050013081A (ko) * 2003-07-25 2005-02-02 캐논 가부시끼가이샤 전자방출소자의 제조방법 및 화상표시장치의 제조방법
KR20060001506A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 그리드전극을 구비하는 전자방출소자
KR20060037878A (ko) * 2004-10-29 2006-05-03 삼성에스디아이 주식회사 전자방출 표시장치

Also Published As

Publication number Publication date
US7427826B2 (en) 2008-09-23
KR20060086860A (ko) 2006-08-01
US20060164001A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
KR100714260B1 (ko) 전자선 장치
CN1921051B (zh) 电子源和图像显示设备
WO2003100813A1 (fr) Afficheur a cathode froide a emission d&#39;electrons dans un champ electrique
JP2007095649A (ja) 平面型表示装置
JP4115403B2 (ja) 発光体基板及び画像表示装置
JP2002100313A (ja) 画像形成装置
US7795795B2 (en) Electron beam apparatus having an electrode with high temperature portion
US7710010B2 (en) Electron beam apparatus
KR100742096B1 (ko) 화상 표시 장치
JP2004273376A (ja) 冷陰極電界電子放出表示装置
US7458872B2 (en) Method of manufacturing electron-emitting device, electron source, and image display device
JP4522275B2 (ja) 電子線装置及びそれを用いた表示パネル
EP1939922B1 (en) Image display apparatus, manufacturing method of image display apparatus, and functional film
JP2006209990A (ja) 画像表示装置
US7291963B2 (en) Image display device
KR20070057239A (ko) 화상 표시 장치
JP4894223B2 (ja) 平面型表示装置
JP2003157757A (ja) 電子源基板およびそれを用いた表示装置
KR20040029184A (ko) 화상 표시 장치
US20100007584A1 (en) Electron source and image display apparatus
KR101004115B1 (ko) 전계 방출 표시장치
JP2002344136A (ja) 積層配線の形成方法
CN101800146A (zh) 图像显示装置、图像显示装置的制造方法和功能膜
JP2004200053A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee