KR101004115B1 - 전계 방출 표시장치 - Google Patents

전계 방출 표시장치 Download PDF

Info

Publication number
KR101004115B1
KR101004115B1 KR1020080039761A KR20080039761A KR101004115B1 KR 101004115 B1 KR101004115 B1 KR 101004115B1 KR 1020080039761 A KR1020080039761 A KR 1020080039761A KR 20080039761 A KR20080039761 A KR 20080039761A KR 101004115 B1 KR101004115 B1 KR 101004115B1
Authority
KR
South Korea
Prior art keywords
auxiliary electrode
substrate
anode
fluorescent film
frame
Prior art date
Application number
KR1020080039761A
Other languages
English (en)
Other versions
KR20090114014A (ko
Inventor
유중원
김미선
박재영
박영돈
Original Assignee
나노퍼시픽(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노퍼시픽(주) filed Critical 나노퍼시픽(주)
Priority to KR1020080039761A priority Critical patent/KR101004115B1/ko
Publication of KR20090114014A publication Critical patent/KR20090114014A/ko
Application granted granted Critical
Publication of KR101004115B1 publication Critical patent/KR101004115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/08—Electrodes intimately associated with a screen on or from which an image or pattern is formed, picked-up, converted or stored, e.g. backing-plates for storage tubes or collecting secondary electrons
    • H01J29/085—Anode plates, e.g. for screens of flat panel displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 전계 방출 표시 장치를 제공한다. 상기 전계 방출 표시 장치는 제 1 기판, 상기 제 1 기판에 접촉하는 형광막 그리고 상기 형광막 상의 애노드 전극을 포함한다. 또한, 상기 제 1 기판과 대향하고, 애노드 전극을 향하는 에미터 및 캐소드 전극을 포함한다.
전계방출, 애노드, 휘도

Description

전계 방출 표시장치{FIELD EMISSION DISPLAY DEVICE}
본 발명은 전계 방출 표시장치에 관한 것으로, 보다 상세하게는 애노드 전극을 갖는 기판을 포함하는 전계 방출 표시장치에 관한 것이다.
전계 방출 표시 장치(FED:Field Emission Display device)는 두께가 얇고 저전압으로 구동되는 평판표시소자(Flat Panel Display Device)의 하나로, 형광체의 발광을 통해 화상을 구현하는 표시장치이다.
상세하게 상기 전계 방출 표시장치는 캐소드 전극에서 방출된 전자가 형광체에 충돌하여 빛이 방출된다. 상기 형광체가 발광을 하여 방출되는 빛은 애노드 전극 및 유리 기판을 통과하여 화상으로 구현된다. 상기 애노드 전극으로 산화인듐주석(Indium Tin Oxide)을 포함하는 투명전극이 알려져 있다. 그러나 상기 투명전극에 대한 빛의 투과율은 100%에 미치지 못하므로, 상기 투명전극을 투과한 빛의 휘도가 감소하게 된다.
본 발명의 실시예들은 휘도가 향상된 전계 방출 표시 장치를 제공한다.
본 발명의 실시예들에 의한 전계 방출 표시장치는 제 1 기판, 상기 제 1 기판 상의 형광막, 그리고 상기 형광막 상의 애노드 전극을 포함한다.
일 실시예에 있어서, 상기 애노드 전극의 가장자리에 상기 제 1 기판을 향해 신장하는 보조전극틀을 더 포함할 수 있다.
다른 실시예에 있어서, 상기 제 1 기판과 상기 형광막 사이에 개재되며, 제 1 방향으로 신장하는 제 1 보조전극패턴들을 더 포함할 수 있다.
또 다른 실시예들에 있어서, 전계 방출 표시장치는 상기 제 1 방향과 교차하는 제 2 방향으로 신장하는 제 2 보조전극패턴들을 더 포함할 수 있다.
본 발명의 실시예들에 의한 전계 방출 표시장치에서는 방출되는 빛이 애노드 전극을 통과하지 않고 화상이 구현된다. 이에 의해, 상기 전계 방출 표시장치의 휘도가 향상된다.
본 발명의 실시예들에 의한 전계 방출 표시장치는 애노드 전극과 형광막 간 향상된 밀착도(adherence)를 갖는다. 이에 따라 상기 전계 방출 표시장치의 휘도가 향상된다.
이하, 도면을 참조하여 본 발명의 실시예들에 따른 전계 방출 표시장치가 설명된다. 설명되는 실시예들은 당업자에게 본 발명의 사상을 명확히 설명하기 위해 드는 일 예일 뿐, 이에 의해 본 발명의 범위가 한정되지 않는다. 상기 실시예들은 본 발명의 기술적 사상과 범위 내에서 변형될 수 있다.
본 명세서에서 층, 막 등의 '상에' 다른 층 또는 막이 위치한다는 표현은 다른 층 또는 막이 바로 위치한다는 의미는 물론, 상기 층, 막 등의 상에 제 3의 막이 더 개재될 수도 있다는 의미로 사용되었다. 본 명세서에서 '및/또는'은 전 후에 나열된 요소들 중 적어도 하나를 포함한다는 의미로 사용되었다. 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하였으며, 이에 대한 설명은 간략하게 되거나 생략될 수 있다.
도 1을 참조하여, 본 발명의 일 실시예에 따른 전계 방출 표시장치가 설명된다. 제 1 기판(100) 상에 형광막(110)이 제공된다. 상기 제 1 기판(100)은 유리기판을 포함하는 투명기판일 수 있다. 상기 형광막(110)은 형광체를 포함할 수 있다. 상기 형광체는 전자와의 충돌에 의해 빛을 방출할 수 있다. 상기 형광막(110) 상에 애노드 전극(120)이 위치한다. 상기 애노드 전극(120)은 면저항이 1000Ω/sq이하인 도전성 물질을 포함할 수 있다. 바람직하게, 상기 애노드 전극(120)은 100Ω/sq이하의 도전성 물질을 포함할 수 있다. 상기 애노드 전극(120)은 예를 들면, 알루미늄, 구리, 은, 금, 백금, 텅스텐 또는 이들의 조합을 포함할 수 있다. 상기 애노드 전극(120)의 면저항이 1000Ω/sq이상인 경우, 차징(charging)에 의한 아킹(arcing)이 발생할 수 있다. 상기 애노드 전극(120)은 상기 형광막(110)에 전자를 제공할 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 제공된다. 상기 제 2 기판(200) 상에 캐소드 전극들(210)이 제공된다. 상기 캐소드 전극들(210) 상에 게이트 전극들(220)이 제공된다. 상기 캐소드 전극들(210)과 상기 게이트 전극들(220) 사이에 절연막들들(215)이 더 개재될 수 있다. 상기 제 2 기판(200) 상의 상기 캐소드 전극들(210)과 상기 게이트 전극들(220)의 적층구조와 인접한 영역에 에미터들(230)이 제공된다. 예를 들면, 상기 에미터들(230)은 상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)의 적층구조들의 사이에 위치할 수 있다.
상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)에 전압이 인가되면 양 전극의 전압차에 의해 상기 에미터들(230)에서 전자들이 방출된다. 상기 에미터들(230)에서 방출된 전자들은 상기 애노드 전극(120)을 투과하여 상기 형광막(110)의 형광체와 충돌한다. 상기 형광체는 상기 전자들과의 충돌에 의해 들뜬 상태(excited state)로 전이되고, 다시 바닥 상태(ground state)로 돌아오면서 빛을 방출한다. 상기 빛은 상기 제 1 기판(100)을 투과하여 화상을 구현할 수 있다. 상기 애노드 전극(120)은 상기 전자들을 형광막(110) 방향으로 유도할 수 있다. 상기 애노드 전극(120)은 상기 형광체와 충돌한 상기 전자들을 다시 상기 형광막(110) 방향으로 반사시킬 수 있다. 상기 애노드 전극(120)은 상기 형광막(110)에 상기 전자들이 축적되는 것을 막아, 상기 형광막(110)의 특성을 유지시킬 수 있다.
도 2a 및 도 2b를 참조하여, 본 발명의 다른 실시예에 따른 전계 방출 표시 장치가 설명된다. 도 2b은 도 2a에 도시된 애노드 영역의 입체도이다. 제 1 기판(100)상에 형광막(110)이 제공된다. 상기 형광막(110) 상에 애노드 전극(120)이 제공된다. 상기 애노드 전극(120)은 면저항이 1000Ω/sq이하인 도전성 물질을 포함할 수 있다. 바람직하게, 상기 애노드 전극(120)은 100Ω/sq이하의 도전성 물질을 포함할 수 있다. 상기 애노드 전극(120)은 예를 들면, 알루미늄, 구리, 은, 금, 백금, 텅스텐 또는 이들의 조합을 포함할 수 있다.
애노드 전극(120)의 가장자리와 상기 제 1 기판(100) 사이에 보조전극틀(125)이 개재된다. 상기 보조전극틀(125)은 은, 구리, 니켈, 알루미늄, 아연, 티타늄, 백금, 텅스텐, 산화인듐주석(Indium Tin Oxide), 산화인듐아연(Indium Zinc Oxide) 및 산화주석(Tin Oxide) 중 선택된 적어도 하나의 물질을 포함할 수 있다. 상기 보조전극틀(125)은 상기 애노드 전극(120)과 전기적으로 연결될 수 있다. 상기 보조전극틀(125)는 상기 애노드 전극(120)을 투과하여 형광막(110)에 도달한 전자들이 방전되도록, 전기적 통로를 제공할 수 있다. 상기 보조전극틀(125)은 상기 형광막(110)에 전자가 축적되는 것을 막아, 형광막(110)의 막특성이 열화되는 것을 방지할 수 있다. 상기 보조전극틀(125)은 상기 애노드 전극(120)과 상기 형광막(110) 사이의 밀착도(adherence)를 향상시킬 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 제공된다. 상기 제 2 기판(200) 상에 캐소드 전극들(210)이 제공된다. 상기 캐소드 전극들(210) 상에 게이트 전극들(220)이 제공된다. 상기 캐소드 전극들(210)과 상기 게이트 전극들(220) 사이에 절연막들(215)이 더 개재될 수 있다. 상기 제 2 기판(200) 상의 상기 캐소드 전극들(210)과 상기 게이트 전극들(220)의 적층구조와 인접한 영역에 에미터들(230)이 제공된다. 예를 들면, 상기 에미터들(230)은 상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)의 적층구조들의 사이에 위치할 수 있다.
도 3a 및 도 3b 를 참조하여, 본 발명의 또 다른 실시예들에 따른 전계 방출 표시 장치가 설명된다. 도 3b는 도 3a에 도시된 애노드 영역의 입체도이다. 제 1 기판(100) 상에 형광막(110)이 제공된다. 상기 형광막(110) 상에 애노드전극(120)이 제공된다. 상기 애노드전극(120)의 가장자리와 제 1 기판(100) 사이에 보조전극틀(125a, 125b)이 개재된다. 상기 형광막(110)은 상기 제 1 기판(100), 상기 애노드 전극(120) 및 상기 보조전극틀(125a, 125b)에 의해 둘러싸여 질 수 있다. 상기 보조전극틀(125a, 125b)는 상기 제 1 기판(100)에 인접한 제 1 보조전극틀(125a) 그리고 상기 제 1 보조전극틀(125b)과 접하며 상기 애노드 전극(120)에 인접한 제 2 보조전극틀(125b)를 포함할 수 있다.
상기 제 1 보조전극틀(125a)은 예를 들어, 은, 구리, 니켈, 알루미늄, 아연, 티타늄, 백금, 텅스텐, 산화인듐주석(Indium Tin Oxide), 산화인듐아연(Indium Zinc Oxide) 및 산화주석(Tin Oxide) 중 선택된 적어도 하나의 물질을 포함할 수 있다. 상기 제 2 보조전극틀(125b)은 예를 들어, 은, 구리, 니켈, 알루미늄, 아연, 티타늄, 백금, 텅스텐, 산화인듐주석, 산화인듐아연 및 산화주석 중 선택된 적어도 하나를 포함할 수 있다.
상기 제 1 기판(100)과 상기 형광막(110) 사이에 제 1 보조전극패턴들(127a) 이 제공된다. 상기 제 1 보조전극패턴들(127a)은 상기 형광막(110)에 의해 둘러싸여질 수 있다. 상기 제 1 보조전극패턴(127a)들은 상기 제 1 보조전극틀(125a)와 같은 높이를 가질 수 있다. 상기 제 1 보조전극패턴들(127a)은 도전성 물질일 수 있다. 상기 제 1 보조전극패턴들(127a)은 예를 들어, 은, 구리, 니켈, 알루미늄, 아연, 티타늄, 백금, 텅스텐, 산화인듐주석(Indium Tin Oxide), 산화인듐아연(Indium Zinc Oxide) 및 산화주석(Tin Oxide) 중 선택된 적어도 하나의 물질을 포함할 수 있다. 상기 제 1 보조전극패턴들(127a)은 상기 보조전극틀(125)와 전기적으로 연결될 수 있다. 상기 제 1 보조전극패턴들(127a)은 상기 제 1 보조전극틀(125a)에 의해 한정된 영역에 위치하되, 상기 영역을 여러 영역으로 구획할 수 있다. 예를 들어, 상기 제 1 보조전극틀(125a)과 상기 제 1 보조전극패턴들(127a)에 의해 스트라이프 패턴(stripe patterned)의 틀이 정의될 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 제공된다. 상기 제 2 기판(200) 상에 캐소드 전극들(210)이 제공된다. 상기 캐소드 전극들(210) 상에 게이트 전극들(220)이 제공된다. 상기 캐소드 전극들(210)과 상기 게이트 전극들(220) 사이에 절연막들들(215)이 더 개재될 수 있다. 상기 제 2 기판(200) 상의 상기 캐소드 전극들(210)과 상기 게이트 전극들(220)의 적층구조와 인접한 영역에 에미터들(230)이 제공된다. 예를 들면, 상기 에미터들(230)은 상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)의 적층구조들의 사이에 위치할 수 있다.
도 4a 및 도 4b를 참조하여, 본 발명의 또 다른 실시예에 따른 전계 방출 표 시장치가 설명된다. 도 4b는 도 4b에 도시된 애노드 영역의 입체도이다. 도 4b를 참조하면, 도 3b의 상기 제 1 기판(100)과 상기 형광막(110) 사이에 제 2 보조전극패턴들(127b)이 더 제공된다. 상기 제 2 보조전극패턴들(127b)은 상기 보조전극틀(125) 및 상기 제 1 보조전극패턴들(127a)과 전기적으로 연결될 수 있다. 상기 제 2 보조전극패턴들(127b)은 상기 제 1 보조전극틀(125a) 및 상기 제 1 보조전극패턴들(127a)에 의해 한정된 영역에 위치하되, 상기 영역을 여러 영역으로 구획할 수 있다. 예를 들어, 상기 제 1 보조전극틀(125a), 상기 제 1 보조전극패턴들(127a) 및 상기 제 2 보조전극패턴들(127b)에 의해 격자패턴(lattice patterned)의 틀이 정의될 수 있다.
상기 제 2 보조전극패턴들(127b)은 도전성 물질일 수 있다. 상기 제 2 보조전극패턴들(127b)은 예를 들어, 은, 구리, 니켈, 알루미늄, 아연, 티타늄, 백금, 텅스텐, 산화인듐주석, 산화인듐아연 및 산화주석 중 선택된 적어도 하나를 포함할 수 있다. 상기 제 1 보조전극패턴들(127a) 및 상기 제 2 보조전극패턴들(127b)에 의해 전계 방출 표시장치의 구동안정성이 확보될 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 제공된다. 상기 제 2 기판(200) 상에 캐소드 전극들(210)이 제공된다. 상기 캐소드 전극들(210) 상에 게이트 전극들(220)이 제공된다. 상기 캐소드 전극들(210)과 상기 게이트 전극들(220) 사이에 절연막들들(215)이 더 개재될 수 있다. 상기 제 2 기판(200) 상의 상기 캐소드 전극들(210)과 상기 게이트 전극들(220)의 적층구조와 인접한 영역에 에미터들(230)이 제공된다. 예를 들면, 상기 에미터들(230)은 상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)의 적층구조들의 사이에 위치할 수 있다.
도 5a 및 도 5b를 참조하여, 본 발명의 또 다른 실시예에 따른 전계 방출 표시장치가 설명된다. 도 5b는 도 5a에 도시된 애노드 영역의 입체도이다. 제 1 기판(100)상에 상기 제 1 기판(100) 방향으로 돌출하는 돌출부를 포함하는 애노드 전극(120)이 제공된다. 상기 돌출부는 상기 애노드 전극(120)의 가장자리와 접할 수 있다. 상기 애노드 전극(120)과 상기 제 1 기판(100)에 의해 정의된 영역에 형광막(110)이 제공된다. 상기 형광막(110)은 상기 애노드 전극(120) 및 상기 제 1 기판(100)에 의해 둘러싸여질 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 제공된다. 상기 제 2 기판(200) 상에 캐소드 전극들(210)이 제공된다. 상기 캐소드 전극들(210) 상에 게이트 전극들(220)이 제공된다. 상기 캐소드 전극들(210)과 상기 게이트 전극들(220) 사이에 절연막들들(215)이 더 개재될 수 있다. 상기 제 2 기판(200) 상의 상기 캐소드 전극들(210)과 상기 게이트 전극들(220)의 적층구조와 인접한 영역에 에미터들(230)이 제공된다. 예를 들면, 상기 에미터들(230)은 상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)의 적층구조들의 사이에 위치할 수 있다.
도 6a 및 도 6b를 참조하여, 본 발명의 또 다른 실시예에 따른 전계 방출 표시장치가 설명된다. 도 6b는 도 6a에 도시된 애노드 영역의 입체도이다. 제 1 기판(100)상에 상기 제 1 기판(100) 방향으로 돌출하는 돌출부를 포함하는 애노드 전극(120)이 제공된다. 상기 돌출부는 상기 애노드 전극(120)의 가장자리에 위치할 수 있다.
상기 애노드 전극(120)의 돌출부와 상기 제 1 기판(100) 사이에 보조전극틀(125)이 개재된다. 상기 보조전극틀(125)은 예를 들어, 은, 구리, 니켈, 알루미늄, 아연, 티타늄, 백금, 텅스텐, 산화인듐주석(Indium Tin Oxide), 산화인듐아연(Indium Zinc Oxide) 및 산화주석(Tin Oxide) 중 선택된 적어도 하나의 물질을 포함할 수 있다.
상기 애노드 전극(120), 상기 제 1 기판(100) 및 상기 보조전극틀(125)에 의해 정의된 영역에 형광막(110)이 제공된다. 상기 형광막(110)은 상기 애노드 전극(120), 상기 제 1 기판(100) 및 상기 보조전극틀(125)에 의해 둘러싸여질 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 제공된다. 상기 제 2 기판(200) 상에 캐소드 전극들(210)이 제공된다. 상기 캐소드 전극들(210) 상에 게이트 전극들(220)이 제공된다. 상기 캐소드 전극들(210)과 상기 게이트 전극들(220) 사이에 절연막들(215)이 더 개재될 수 있다. 상기 제 2 기판(200) 상의 상기 캐소드 전극들(210)과 상기 게이트 전극들(220)의 적층구조와 인접한 영역에 에미터들(230)이 제공된다. 예를 들면, 상기 에미터들(230)은 상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)의 적층구조들의 사이에 위치할 수 있다.
도 7a 및 도 7b를 참조하여, 본 발명의 또 다른 실시예에 따른 전계 방출 표시장치가 설명된다. 도 7b는 도 7a에 도시된 애노드 영역의 입체도이다. 제 1 기판(100) 상에, 제 1 기판(100) 방향으로 돌출하는 돌출부를 포함하는 애노드 전극(120)이 제공된다. 상기 애노드 전극(120)의 돌출부와 상기 제 1 기판(100)의 가 장자리 사이에 보조전극틀(125)이 제공된다. 상기 제 1 기판(100), 상기 애노드 전극(120) 및 상기 보조전극틀(125)에 의해 정의된 영역에 형광막(110)이 제공된다. 상기 형광막(110)은 상기 제 1 기판(100), 상기 애노드 전극(120) 및 상기 보조전극틀(125)에 의해 둘러싸여질 수 있다.
상기 보조전극틀(125)에 의해 한정된 영역에 제 1 보조전극패턴들(127a)이 제공된다. 상기 제 1 보조전극패턴들(127a)은 상기 제 1 기판(100)과 상기 형광막(110) 사이에 개재될 수 있다. 상기 보조전극틀(125)과 상기 제 1 보조전극패턴들(127a)은 실질적으로 같은 높이를 가질 수 있다. 상기 보조전극틀(125)과 상기 제 1 보조전극패턴들(127b)은 전기적으로 연결될 수 있다.
도 8a 및 8b를 참조하여, 본 발명의 또 다른 실시예에 따른 전계 방출 표시장치가 설명된다. 도 8b는 도 8a에 도시된 애노드 영역의 입체도이다. 도 7b의 구조에 제 1 보조전극패턴들(127a)이 신장하는 방향과 교차하는 방향으로 제 2 보조전극패턴들(127b)이 더 제공된다. 상기 제 2 보조전극패턴들(127b)은 상기 보조전극틀(125)과 상기 제 1 보조전극패턴들(127a)에 의해 한정된 영역에 위치하되, 상기 한정된 영역을 여러 영역으로 구획할 수 있다. 상기 제 2 보조전극패턴들(127b)은 상기 보조전극틀(125) 및 상기 제 1 보조전극패턴들(127a)과 같은 높이를 가질 수 있다. 상기 제 2 보조전극패턴들(127b)은 애노드 전극(120)과 이격될 수 있다. 상기 제 2 보조전극패턴들(127b)과 상기 애노드 전극(120) 사이에 형광막(110)이 개재될 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 제공된다. 상기 제 2 기 판(200) 상에 캐소드 전극들(210)이 제공된다. 상기 캐소드 전극들(210) 상에 게이트 전극들(220)이 제공된다. 상기 캐소드 전극들(210)과 상기 게이트 전극들(220) 사이에 절연막들(215)이 더 개재될 수 있다. 상기 제 2 기판(200) 상의 상기 캐소드 전극들(210)과 상기 게이트 전극들(220)의 적층구조와 인접한 영역에 에미터들(230)이 제공된다. 예를 들면, 상기 에미터들(230)은 상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)의 적층구조들의 사이에 위치할 수 있다.
도 9a 및 도 9b를 참조하여, 본 발명의 또 다른 실시예들에 따른 전계 방출 표시 장치가 설명된다. 도 9b는 도 9a에 도시된 애노드 영역의 입체도이다. 제 1 기판(100) 상에 형광막(110)이 제공된다. 상기 형광막(110) 상에 상기 제 1 기판(100)을 향하는 돌출부를 포함하는 애노드 전극(120)이 제공된다. 상기 돌출부는 애노드 전극(120)의 가장자리에 위치할 수 있다. 상기 돌출부과 상기 제 1 기판(100)의 가장자리 사이에 보조 전극틀(125)이 제공된다. 상기 형광막(110)은 상기 제 1 기판(100), 상기 보조 전극틀(125) 및 상기 애노드 전극(120)에 의해 한정된 영역에 위치할 수 있다. 상기 보조전극틀(125)은 2 이상의 층을 포함할 수 있다. 상기 보조전극틀(125)은 상기 제 1 기판(100)과 인접하는 제 1 보조전극틀(125a)들과 상기 애노드 전극(120)과 인접하는 제 2 보조전극틀(125b)을 포함할 수 있다.
상기 제 1 기판(100)과 상기 형광막(110) 사이에 제 1 보조전극패턴들(127a)이 제공된다. 상기 제 1 보조전극 패턴들(127a)은 상기 제 1 보조전극틀(125a)이 한정하는 영역에 위치하며, 상기 제 1 보조전극틀(125a)과 전기적으로 연결될 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 제공된다. 상기 제 2 기판(200) 상에 캐소드 전극들(210)이 제공된다. 상기 캐소드 전극들(210) 상에 게이트 전극들(220)이 제공된다. 상기 캐소드 전극들(210)과 상기 게이트 전극들(220) 사이에 절연막들(215)이 더 개재될 수 있다. 상기 제 2 기판(200) 상의 상기 캐소드 전극들(210)과 상기 게이트 전극들(220)의 적층구조와 인접한 영역에 에미터들(230)이 제공된다. 예를 들면, 상기 에미터들(230)은 상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)의 적층구조들의 사이에 위치할 수 있다.
도 10a 및 도 10b를 참조하여, 본 발명의 또 다른 실시예에 따른 전계 방출 표시장치가 설명된다. 도 10b는 도 10a에 도시된 애노드 영역의 입체도이다. 도 9b의 제 1 보조전극패턴들(127a)과 교차하는 방향으로 제 2 보조전극패턴들(127b)이 더 제공된다. 상기 제 2 보조전극패턴들(127b)은 상기 제 1 보조전극틀(125a) 및 상기 제 1 보조전극패턴들(127a)과 전기적으로 연결될 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 제공된다. 상기 제 2 기판(200) 상에 캐소드 전극들(210)이 제공된다. 상기 캐소드 전극들(210) 상에 게이트 전극들(220)이 제공된다. 상기 캐소드 전극들(210)과 상기 게이트 전극들(220) 사이에 절연막들(215)이 더 개재될 수 있다. 상기 제 2 기판(200) 상의 상기 캐소드 전극들(210)과 상기 게이트 전극들(220)의 적층구조와 인접한 영역에 에미터들(230)이 제공된다. 예를 들면, 상기 에미터들(230)은 상기 캐소드 전극들(210) 및 상기 게이트 전극들(220)의 적층구조들의 사이에 위치할 수 있다.
도 11을 참조하여, 본 발명의 일 실시예에 따른 전계 방출 표시장치의 형성방법이 설명된다. 제 1 기판(100) 상에 형광막(110)이 형성된다. 상기 형광막(110)은 인쇄법, 슬러리법, 전사법, 전기영동법을 포함하는 알려진 막 형성방법에 의해 형성될 수 있다. 상기 형광막(110) 상에 애노드 전극(120)이 형성된다. 상기 애노드 전극(120)은 상기 애노드 전극(120)은 면저항이 1000Ω/sq이하인 도전성 물질을 포함할 수 있다. 상기 애노드 전극(120)은 바람직하게 100Ω/sq이하의 도전성 물질을 포함할 수 있다. 상기 애노드 전극(120)은 예를 들면, 알루미늄, 구리, 은, 금, 백금, 텅스텐 또는 이들의 조합을 포함할 수 있다. 상기 애노드 전극(120)은 도전성 물질이 도포되어 있는 필름을 상기 형광막(110) 상에 전사시킨 후, 소성단계를 거쳐 형성될 수 있다. 이와 달리, 상기 애노드 전극(120)은 스퍼터링, 진공증착법, 인쇄법등을 포함하는 알려진 도전성 박막형성법에 의해 형성될 수 있다. 이에 의해 도 1에 도시된 애노드 영역이 형성될 수 있다.
도 12a 내지 도 12c를 참조하여, 본 발명의 다른 실시예에 따른 전계 방출 표시장치의 형성 방법이 설명된다. 도 12a를 참조하면, 제 1 기판(100) 상에 보조전극막(123)이 형성된다. 상기 제 1 기판(100)은 투명기판 일 수 있다. 예를 들면, 상기 제 1 기판(100)은 유리기판일 수 있다. 상기 보조전극막(123)은 예를 들면, 은, 구리, 니켈, 알루미늄, 아연, 티타늄, 백금, 텅스텐, 산화인듐주석, 산화인듐아연 및 산화주석 중 선택된 한가지 이상의 물질을 포함할 수 있다. 상기 보조전극막(123)은 인쇄법, 금속분말 소결법, 스퍼터링(sputtering), 진공증착법, 화학기상증착법(CVD:Chemical Vapor Deposition)을 포함하는 알려진 박막형성법에 의해 형 성될 수 있다.
도 12b를 참조하면, 상기 보조전극막(123)을 패터닝하여 보조전극틀(125)이 형성된다. 이와 달리, 상기 보조전극틀(125)은 상기 보조전극막(123)의 형성방법에 따라 상기 패터닝을 거치지 않고 형성될 수도 있다.
상기 제 1 기판(100)상의 상기 보조전극틀(125)에 의해 정의된 영역에 형광막(110)이 형성된다. 상기 형광막(110)은 인쇄법, 슬러리법, 전사법, 전기영동법을 포함하는 알려진 막 형성방법에 의해 형성될 수 있다. 상기 형광막(110) 상에 중간막(115)이 더 형성될 수 있다. 상기 중간막(115)은 예를 들면, 아크릴 등의 수지 에멀젼을 스핀코팅하여 형성될 수 있다.
도 12c를 참조하면, 상기 형광막(110) 상에 애노드 전극(120)이 형성된다. 상기 애노드 전극(120)은 상기 도전성 물질이 도포되어 있는 필름을 상기 형광막(110) 상에 전사시킨 후, 소성단계를 거쳐 형성될 수 있다. 상기 소성단계에서 상기 중간막(115)이 제거될 수 있다. 다른 예를 들면, 상기 애노드 전극(120)은 락커법, 에멀전법을 포함하는 도전성 박막 형성법에 의해서 형성될 수 있다. 이에 의해 도 2b와 같은 애노드 영역이 형성될 수 있다.
도 13a 내지 도 13c 를 참조하여, 본 발명의 또 다른 실시예들에 따른 전계 방출 표시장치의 형성방법이 설명된다. 도 13a을 참조하면, 제 1 기판(100) 상에 제 1 보조전극틀(125a)이 형성된다. 상기 제 1 보조전극틀(125a) 내의 상기 제 1 기판(100) 상에 제 1 보조전극패턴들(127a)이 형성된다. 상기 제 1 보조전극틀(125a) 및 상기 제 1 보조전극패턴들(127a)은 상기 제 1 기판(100) 상에 제 1 보조전극막(미도시)을 형성한 후, 패터닝하여 형성될 수 있다. 상기 제 1 보조전극틀(125a) 및 상기 제 1 보조전극패턴들(127a)의 형성시, 제 2 보조전극패턴들(127b)이 더 형성될 수 있다. 상기 제 1 보조전극틀(125a) 및 상기 보조전극패턴들(127a, 127b)은 동일한 패터닝 공정에 의해 형성될 수 있다.
도 13b를 참조하면, 상기 제 1 기판(100) 상에 제 2 보조전극틀(125b)이 형성된다. 상기 제 2 보조전극틀(125b)은 예를 들면, 상기 제 1 기판(100) 상에 상기 제 1 보조전극틀(125a)을 노출시키는 인쇄마스크(122)들을 형성한 후, 노출된 상기 제 1 보조전극틀(125a) 상에 제 2 보조전극막(미도시)을 도포, 소성하여 형성될 수 있다. 상기 인쇄마스크(122)들은 상기 소성 전 및/또는 후에 제거될 수 있다. 다른 예를 들면, 도시된 바와 달리 상기 제 2 보조전극틀은 스퍼터링, 진공증착, 화학기상증착법을 포함하는 알려진 박막형성법에 의해 형성될 수 있다.
도 13c를 참조하면, 상기 제 1 기판(100) 상의 상기 제 1 보조전극틀(125a) 및 상기 제 2 보조전극틀(125b)에 의해 한정된 영역에 형광막(110)이 형성된다. 상기 형광막(110)은 인쇄법, 슬러리법, 전사법, 전기영동법을 포함하는 알려진 형광막(110) 형성방법에 의해 형성될 수 있다.
상기 형광막(110) 상에 애노드 전극(120)이 형성된다. 상기 애노드 전극(120)은 상기 제 2 보조전극틀(125b)와 가장자리가 접하도록 형성될 수 있다. 상기 애노드 전극(120)은 전사법, 락커법, 에멀젼 법을 포함하는 알려진 도전성 박막 형성법에 의해 형성될 수 있다. 이에 의해 도 3b 및 4b에 도시된 애노드 영역이 형성될 수 있다.
도 14a 및 도 14b를 참조하여, 본 발명의 또 다른 실시예에 따른 전계 방출 표시장치의 형성방법이 설명된다. 도 14a를 참조하면, 제 1 기판(100) 상에 형광막(110)이 형성된다. 상기 형광막(110)은 상기 제 1 기판(100) 상에 상기 제 1 기판(100)의 일부를 노출시키는 형광 인쇄 마스크(109)들을 형성한 후, 상기 노출
된 제 1 기판(100) 상에 형광체(미도시)를 도포, 건조하여 형성될 수 있다. 상기 형광 인쇄 마스크(109)들은 상기 건조 전 및/또는 후 제거될 수 있다. 상기 애노드 전극(120)의 형성 전에 상기 형광막(110)을 덮는 중간막(미도시)이 더 형성될 수 있다.
도 14b를 참조하면, 상기 제 1 기판(100) 상에 상기 형광막(110)을 덮는 애노드 전극(120)이 형성된다. 예를 들면, 상기 애노드 전극(120)은 상기 형광막(110) 상에 도전성 물질이 도포되어 있는 필름을 전사시킨 후, 소성단계를 거쳐 형성될 수 있다. 상기 중간막은 상기 소성단계에서 제거될 수 있다. 다른 예를 들면, 상기 애노드 전극(120)은 락커법, 에멀젼 법을 포함하는 알려진 도전성 박막 형성법에 의해 형성될 수 있다. 이에 의해 도 5b에 도시된 애노드 영역이 형성될 수 있다.
도 15a 및 도 15b를 참조하여, 본 발명의 또 다른 실시예에 따른 전계 방출 표시 장치의 형성방법이 설명된다. 도 15a를 참조하면, 제 1 기판(100) 상에 보조전극틀(125)이 준비된다. 상기 제 1 기판(100) 상에 형광막(110)이 형성된다. 상기 형광막(110)은 상기 제 1 기판(100) 상의 상기 보조전극틀(125)에 의해 한정된 영역을 채울 수 있다. 상기 형광막(110)은 측면의 일부와 상부면이 노출되도록 형성 될 수 있다. 상기 형광막(110)의 노출된 측면의 일부와 상부면에 중간막(115)이 형성될 수 있다.
도 15b를 참조하면, 상기 형광막(110)을 덮는 애노드 전극(120)이 형성된다. 상기 애노드 전극(120)은 상기 보조전극틀(125)과 접하는 돌출부를 포함하도록 형성될 수 있다. 예를 들면, 상기 애노드 전극(120)은 상기 형광막(110) 상에 도전성 물질이 도포되어 있는 필름을 전사시킨 후, 소성단계를 거쳐 형성될 수 있다. 상기 중간막(115)은 상기 소성단계에서 제거될 수 있다. 다른 예를 들면, 상기 애노드 전극(120)은 락커법, 에멀젼 법을 포함하는 알려진 도전성 박막 형성법에 의해 형성될 수 있다. 이에 의해 도 6b에 도시된 애노드 영역이 형성될 수 있다.
도 16a 내지 도 16b를 참조하여, 본 발명의 또 다른 실시예들에 따른 전계 방출 표시 장치가 설명된다. 도 16a를 참조하면, 제 1 기판(100) 상에 보조전극틀(125) 및 제 1 보조전극패턴들(127a)이 형성된다. 상기 보조전극틀(125)및 상기 제 1 보조전극패턴들(127a)의 형성시, 제 2 보조전극패턴들(127b)이 더 형성될 수 있다. 상기 제 1 기판(100) 상에 형광막(110)이 형성된다. 상기 형광막(110)은 상기 보조전극틀(125) 및 상기 제 1 보조전극패턴들(127a)에 의해 한정된 영역을 채울 수 있다. 상기 형광막(110)은 측면 중 상기 보조전극틀(125)과 접하지 않는 부분과, 상부면이 노출되도록 형성될 수 있다.
도 16b를 참조하면, 상기 보조전극틀(125)상에 상기 형광막(110)을 덮는 애노드 전극(120)이 형성된다. 상기 애노드 전극(120)은 상기 형광막(110)의 노출된 부분을 덮도록 형성될 수 있다. 이에 의해 도 7b 및 도 8b에 도시된 애노드 전극이 형성될 수 있다.
도 17a 및 도 17b를 참조하여, 본 발명의 또 다른 실시예들에 따른 전계 방출 표시장치의 형성방법이 설명된다. 도 19a를 참조하면, 제 1 기판(100) 상에 제 1 보조전극틀(125a) 및 제 1 보조전극패턴들(127a)이 형성된다. 상기 제 1 기판(100) 상에 상기 제 1 보조전극패턴들(127a)과 교차하는 제 2 보조전극패턴들(127b)이 더 형성될 수 있다. 상기 제 1 보조전극틀(125a) 상에 제 2 보조전극틀(125b)이 형성된다. 예를 들면, 상기 제 2 보조전극틀(125b)은 상기 제 1 기판(100) 상에 상기 제 1 보조전극틀(125a)을 노출시키는 마스크패턴들을 형성한 후, 노출된 상기 제 1 보조전극틀(125a) 상에 도전성 물질을 도포, 소성하여 형성될 수 있다. 상기 마스크 패턴(122)들은 상기 소성 전 또는 후에 제거될 수 있다. 다른 예를 들면, 상기 제 2 보조전극틀(125b)은 상기 형광막(110) 및 상기 제 1 보조전극틀(125a) 상에 도전성 박막을 형성 후, 패터닝 하여 형성될 수 있다.
도 17b를 참조하면, 상기 제 1 기판(100) 상에 형광막(110) 및 애노드 전극(120)이 형성된다. 상기 형광막(110)은 측면의 일부와 상부면이 노출되도록 형성될 수 있다. 상기 애노드 전극(120)은 상기 제 1 보조전극틀(125b)과 접하는 돌출부를 포함하도록 형성될 수 있다. 이에 의해 도 9b 및 도 10b에 도시된 애노드 영역이 형성될 수 있다.
도 18 및 도 19 그리고 표를 참조하여, 본 발명의 실시예들에 따른 전계 방출 표시장치의 효과가 설명된다. 표에 나타난 값들은 각 실시예 및 비교예들에 의한 전계 방출 표시 장치의 애노드 전극에 10kV의 전압을 인가하고, 게이트 전극에 200V의 펄스전압을 인가하여 휘도를 측정한 값들이다.
비교예 1 비교예 2 실시예 1 실시예 2 실시예 3
휘도 (cd/m2) 5000 - 5650 5500 5650
비교예 1 대비휘도상승율(%) - - 13 10 13
애노드 전극의
면저항 (Ω/sq)		 5 1000 5 5 5
도 18을 참조하면, 비교예 1은 제 1 기판(100), 제 1 기판(100) 상의 애노드 전극(121), 상기 애노드 전극(121) 상에 형광막(110) 및 반사방지막(130)을 포함한다. 상기 애노드 전극(121)은 산화인듐주석(ITO)를 포함하는 투명전극이고, 상기 반사방지막(130)은 알루미늄을 포함한다. 상기 제 1 기판(100)과 대향하는 제 2 기판(200), 상기 제 2 기판(200) 상의 캐소드전극(210), 게이트전극(220), 절연막(215) 및 에미터(230)이 제공된다. 비교예 1에 따르면, 전자가 형광막(110)의 형광체와 충돌하여 방출되는 빛이 애노드 전극(121) 및 제 1 기판(100)을 투과하여 화상을 구현하므로, 비교예 1 에 의한 전계 방출 표시장치는 다른 실시예들에 비해 낮은 휘도를 갖는다.
도 19를 참조하면, 비교예 2는 제 1 기판(100), 제 1 기판(100) 상의 형광막(110), 및 상기 형광막(110) 상에 위치하되, 상기 제 1 기판(100)을 향해 돌출하는 돌출부를 갖는 애노드 전극(121)을 포함한다. 상기 제 1 기판(100)과 대향하는 제 2 기판(200), 상기 제 2 기판(200) 상의 캐소드전극(210), 게이트전극(220), 절연막(215) 및 에미터(230)이 제공된다. 비교예 2 에서 애노드 전극(121)은 면저항이 1000Ω/sq인 금속이다. 비교예 2에 따르면, 상기 애노드 전극(121)의 높은 면저항으로 전도성이 좋지 못해, 차징에 의한 아킹이 발생한다. 이에 따라 비교예 2의 휘도의 측정이 불가능했다.
실시예 1은 도 3a 내지 도 4b에 도시된 실시예들에 따라 측정된 전계 방출 표시장치의 휘도이다. 제 1 보조전극틀(125a) 및 제 1, 제 2 보조전극패턴들(127a, 127b)은 산화인듐주석이고, 제 2 보조전극틀(125b)은 은, 구리 등을 포함하는 금속 또는 이들의 조합이다. 실시예 1 에 따른 전계 방출 표시장치는 비교예 1에 비교하여 13% 상승된 휘도를 갖고, 구동안정성 또한 우수하였다.
실시예 2는 도 6a 내지 도 8b에 도시된 실시예들에 따라 측정된 전계 방출 표시장치의 휘도이다. 제 1 보조전극틀(125a) 및 제 1, 제 2 보조전극패턴(127a, 127b)은 은, 구리 등을 포함하는 금속 또는 이들의 조합이고, 애노드 전극(110)은 면저항이 5Ω/sq인 금속이다. 실시예 2 에 따른 전계 방출 표시장치는 비교예 1에 비하여 10% 상승된 휘도를 갖고, 구동안정성 또한 우수하였다.
실시예 3은 도 6a 내지 도 8b에 도시된 실시예들에 따라 측정된 전계 방출 표시장치의 휘도이다. 제 1 보조전극틀(125a) 및 제 1, 제 2 보조전극패턴(127a, 127b)은 산화인듐주석이고, 애노드 전극(110)은 면저항이 5Ω/sq인 금속이다. 실시예 3에 따른 전계 방출 표시장치는 비교예 1에 비하여 13% 상승된 휘도를 갖고, 구동안정성 또한 우수하였다.
도 1 내지 도 10b는 본 발명의 실시예들에 따른 전계 방출 표시장치를 설명하기 위한 도면들이다.
도 11 내지 도 17b는 본 발명의 실시예들에 따른 전계 방출 표시장치의 형성방법을 설명하기 위한 도면들이다.
도 18 및 도 19는 본 발명의 실시예들에 따른 전계 방출 표시장치의 효과를 설명하기 위한 도면들이다.

Claims (8)

  1. 삭제
  2. 제 1 기판;
    상기 제 1 기판 상에 접촉하는 형광막;
    상기 형광막 상의 애노드 전극;
    상기 제 1 기판과 대향하고, 애노드 전극을 향하는 에미터 및 캐소드 전극;그리고
    상기 애노드 전극의 가장자리와 상기 제 1 기판 사이에서 상기 형광막의 둘레에 제공되고, 상기 애노드 전극과 전기적으로 연결되는 보조전극틀을 포함하는 전계 방출 표시장치.
  3. 제 2 항에 있어서,
    상기 보조전극틀은 상기 제 1 기판과 접촉하는 제 1 보조전극틀과
    상기 애노드 전극과 접촉하는 제 2 보조전극틀을 포함하되,
    상기 제 1 보조전극틀은 산화인듐주석(Indium Tin Oxide), 산화인듐아연(Indium Zinc Oxide) 및 산화주석(Tin Oxide)을 포함하는 투명도전성 물질군 중 적어도 하나를 포함하는 전계 방출 표시장치.
  4. 제 2 항에 있어서,
    상기 제 1 기판과 상기 형광막 사이에 상기 제 1 기판에 평행하는 제 1 방향으로 신장하며,
    상기 보조전극틀과 전기적으로 연결되는 제 1 보조전극패턴을 포함하는 전계 방출 표시장치.
  5. 제 4 항에 있어서,
    상기 제 1 기판과 상기 형광막 사이에 상기 제 1 방향과 교차하는 제 2 방향으로 신장하는 제 2 보조전극 패턴을 더 포함하며,
    상기 제 2 보조전극 패턴은 상기 보조전극틀 및 상기 제 1 보조전극 패턴과 전기적으로 연결된 전계 방출 표시장치.
  6. 제 2 항에 있어서,
    상기 보조전극틀은 상기 애노드 전극과 동일한 물질로 구성되는 전계 방출 표시장치.
  7. 제 2 항에 있어서,
    상기 애노드 전극은 면저항이 0Ω/sq을 초과하고 100Ω/sq 이하인 금속을 포함하는 전계 방출 표시장치.
  8. 제 2 항에 있어서,
    상기 애노드 전극은 상기 애노드 전극의 가장자리에 상기 제 1 기판을 향하는 돌출부를 갖는 전계 방출 표시장치.
KR1020080039761A 2008-04-29 2008-04-29 전계 방출 표시장치 KR101004115B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080039761A KR101004115B1 (ko) 2008-04-29 2008-04-29 전계 방출 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039761A KR101004115B1 (ko) 2008-04-29 2008-04-29 전계 방출 표시장치

Publications (2)

Publication Number Publication Date
KR20090114014A KR20090114014A (ko) 2009-11-03
KR101004115B1 true KR101004115B1 (ko) 2010-12-27

Family

ID=41555299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039761A KR101004115B1 (ko) 2008-04-29 2008-04-29 전계 방출 표시장치

Country Status (1)

Country Link
KR (1) KR101004115B1 (ko)

Also Published As

Publication number Publication date
KR20090114014A (ko) 2009-11-03

Similar Documents

Publication Publication Date Title
JP4449835B2 (ja) 平面型表示装置用のアノードパネルの製造方法
US7642700B2 (en) Flat-panel type display and spacer
JP4115403B2 (ja) 発光体基板及び画像表示装置
JP4131238B2 (ja) 表示用パネル及び表示装置
US7767290B2 (en) Slurry composition, green sheet, and method for manufacturing barrier ribs of plasma display panel
US20070111628A1 (en) Method for manufacturing electron-emitting device and method for manufacturing display having electron-emitting device
US7758395B2 (en) Lower plate of PDP and method for manufacturing the same
US20070155609A1 (en) Composition of paste, green sheet for barrier ribs of plasma display panel, and plasma display panel using the same
KR100742096B1 (ko) 화상 표시 장치
JP2007109410A (ja) プラズマディスプレイパネルの製造方法、および、プラズマディスプレイパネル
KR101004115B1 (ko) 전계 방출 표시장치
EP1624476A1 (en) Image display
WO2012102268A1 (ja) 有機エレクトロルミネッセンス素子、及び照明装置
US7291963B2 (en) Image display device
KR20070057239A (ko) 화상 표시 장치
JP2000285836A (ja) 平板ディスプレイ
US8125135B2 (en) Field emission display device
US20070273268A1 (en) Planar Image Display Device and Manufacturing Method Thereof
JP4522275B2 (ja) 電子線装置及びそれを用いた表示パネル
JP5590830B2 (ja) 発光体基板及びこれを用いた画像表示装置
JPH0222977B2 (ko)
KR20050096478A (ko) 전자 방출 표시 장치 및 그 제조 방법
JP2005142003A (ja) 表示用パネル及び表示装置
JP4674511B2 (ja) プラズマディスプレイパネル
JP2006024490A (ja) プラズマディスプレイパネルとその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 10