JP2007095649A - 平面型表示装置 - Google Patents

平面型表示装置 Download PDF

Info

Publication number
JP2007095649A
JP2007095649A JP2006020840A JP2006020840A JP2007095649A JP 2007095649 A JP2007095649 A JP 2007095649A JP 2006020840 A JP2006020840 A JP 2006020840A JP 2006020840 A JP2006020840 A JP 2006020840A JP 2007095649 A JP2007095649 A JP 2007095649A
Authority
JP
Japan
Prior art keywords
spacer
layer
display device
panel
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006020840A
Other languages
English (en)
Inventor
Hiroshi Sata
博史 佐多
Satoshi Okanami
聡 岡南
Keiji Honda
敬二 本田
Yoshimitsu Kato
芳光 加藤
Atsushi Seki
敦司 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006020840A priority Critical patent/JP2007095649A/ja
Priority to US11/465,506 priority patent/US7541731B2/en
Publication of JP2007095649A publication Critical patent/JP2007095649A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86Vessels; Containers; Vacuum locks
    • H01J29/864Spacers between faceplate and backplate of flat panel cathode ray tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/864Spacing members characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/8645Spacing members with coatings on the lateral surfaces thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655Conductive or resistive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • H01J2329/866Adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/8665Spacer holding means

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

【課題】スペーサの側面における帯電を速やかに除去し、例えば、スペーサの近傍において、平行な電界が曲げられ、電子ビーム軌道が湾曲するといった現象の発生を効果的に抑制することができる構造を有する平面型表示装置を提供する。
【解決手段】複数の電子放出領域EAが設けられたカソードパネルCPと、蛍光体層22及びアノード電極24が設けられたアノードパネルAPとが、それらの周縁部で接合され、カソードパネルCPとアノードパネルAPとの間には、スペーサ40が、複数、配置されている平面型表示装置において、スペーサ40とアノードパネルAPとの間には高抵抗体層41が設けられ、カソードパネルCPと接触するスペーサ40の部分には導電体層42が形成されている。
【選択図】 図1

Description

本発明は、平面型表示装置に関する。
現在主流の陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、電子放出素子を組み込んだ平面型表示装置の開発も進められている。ここで、電子放出素子として、冷陰極電界電子放出素子、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)、表面伝導型電子放出素子が知られており、これらの冷陰極電子源から構成された電子放出素子を組み込んだ平面型表示装置は、高解像度、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。
冷陰極電界電子放出素子を組み込んだ平面型表示装置である冷陰極電界電子放出表示装置(以下、表示装置と略称する場合がある)は、一般に、2次元マトリクス状に配列された各画素に対応した電子放出領域を有するカソードパネルと、電子放出領域から放出された電子との衝突により励起されて発光する蛍光体層を有するアノードパネルとが、真空層を介して対向配置された構成を有する。電子放出領域には、通常、1又は複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。
一例として、スピント型電界放出素子を有する表示装置の概念的な一部端面図を図9に示し、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図を図11に示す。この表示装置を構成するスピント型電界放出素子は、支持体10に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)と、開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15から構成されている。
あるいは又、略平面状の電子放出部15Aを有する、所謂扁平型電界放出素子を有する表示装置の概念的な一部端面図を図10に示す。この電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)と、開口部14の底部に位置するカソード電極11上に形成された電子放出部15Aから構成されている。電子放出部15Aは、例えば、マトリックスに一部分が埋め込まれた多数のカーボン・ナノチューブから構成されている。
これらの表示装置において、カソード電極11は、第1の方向(図面ではY方向で表す)に延びる帯状であり、ゲート電極13は、第1の方向(Y方向)とは異なる第2の方向(図面ではX方向で表す)に延びる帯状である。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルに相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域(平面型表示装置としての実用上の機能である表示機能を果たす中央の表示領域であり、無効領域が、この有効領域の外側に位置し、有効領域を額縁状に包囲している)内に、通常、2次元マトリクス状に配列されている。
一方、アノードパネルAPは、基板20上に所定のパターンを有する蛍光体層22(具体的には、赤色発光蛍光体層22R、緑色発光蛍光体層22G、及び、青色発光蛍光体層22B)が形成され、蛍光体層22がアノード電極24で覆われた構造を有する。尚、これらの蛍光体層22の間は、カーボン等の光吸収性材料から成る光吸収層(ブラックマトリックス)23で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。尚、図中、参照番号21は隔壁を表し、参照番号40はスペーサを表し、参照番号25はスペーサ保持部を表し、参照番号26は枠体を表し、参照番号17は収束電極を表し、参照番号16は層間絶縁層を表す。図10及び図11においては、隔壁やスペーサ、スペーサ保持部、収束電極の図示を省略した。
アノード電極24は、蛍光体層22からの発光を反射させる反射膜としての機能の他、蛍光体層22から反跳した電子、あるいは、蛍光体層22から放出された2次電子(以下、これらの電子を総称して、後方散乱電子等と呼ぶ)を反射させる反射膜としての機能、蛍光体層22の帯電防止といった機能を有する。また、隔壁21は、後方散乱電子等が他の蛍光体層22に衝突し、所謂光学的クロストーク(色濁り)が発生することを防止する機能を有する。
1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体層22とによって構成されている。有効領域には、係るサブピクセルが、例えば数十万〜数百万個ものオーダーにて配列されている。
そして、アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体層22とが対向するように配置し、周縁部において枠体26を介して接合した後、排気し、封止することによって、表示装置を作製することができる。アノードパネルAPとカソードパネルCPと枠体26とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。
従って、アノードパネルAPとカソードパネルCPとの間に、例えば、セラミック材料やガラスから作製されたスペーサ40を配置しておかないと、大気圧によって表示装置が損傷を受けてしまう。尚、スペーサ40の側面には、通常、例えば、CrOxやCrAlxyから成る帯電防止膜(図示せず)が形成されている。
図18、図19、図20に、スペーサ40の近傍に位置する1サブピクセルにおける電子あるいは電子ビームの軌道を模式的に示す。尚、図18、図19、図20にあっては、アノード電極や光吸収層(ブラックマトリックス)、収束電極等の図示を省略している。また、ゲート電極13は図面の紙面垂直方向(X方向)に延び、カソード電極11は図面の紙面と平行な方向(Y方向)に延びる。
図18に示すように、アノードパネルAPにおけるアノード電極(図示せず)を通過し、蛍光体層22に衝突した電子の一部は、図19に示すように、蛍光体層22で後方散乱され、後方散乱電子等の一部はスペーサ40に衝突する。
ところで、このような後方散乱電子等は様々な問題を引き起こす。
即ち、スペーサ40の近傍において、後方散乱電子等の一部はスペーサ40に衝突する。一般に、絶縁耐圧に優れているセラミック材料やガラス等の材料は、全2次電子放出係数(TSEEY)の値が比較的高く、スペーサ40に電子が衝突する広いエネルギー領域で、全2次電子放出係数の値は1を超える値である。ここで、全2次電子放出係数(TSEEY)は、2次電子放出係数(SEEC)と反射電子係数(BC)の和で表される。そして、図21に示すように、全2次電子放出係数は、電子ビームのエネルギーの関数であり、概ね全ての物質において450eV付近で最大値を取る。また、物質の表面に入射する入射角θによっても、全2次電子放出係数は変化する。ここで、図21には、入射角θが0度、30度、60度、80度における、電子ビームのエネルギーと全2次電子放出係数(TSEEY)の関係を示している。図21からも、電子がスペーサ40に斜めから入射した場合には、全2次電子放出係数の値は大きくなることが判る。
図22の(A)に、スペーサ40に衝突する電子のエネルギー分布を示し、図22の(B)に、スペーサ40に衝突する電子の角度分布を示す。10keVのエネルギーを有する電子ビームを蛍光体層22に照射した場合の後方散乱電子等は、一旦、カソードパネル側に向かうが、電界はアノードパネル側が正になっているので、所謂、放物線軌道を取る。このため、電子は、スペーサ40に対して様々なエネルギー分布(図22の(A)参照)及び様々な角度で入射(衝突)する(図22の(B)参照)。理想的には、スペーサ40の側面の全2次電子放出係数が1であれば、スペーサ40の側面においてチャージアップは生じない。しかしながら、様々な角度、様々なエネルギーでスペーサ40に入射(衝突)する電子に対して、全2次電子放出係数を1にすることは殆ど不可能である。
その結果、スペーサ40の側面では正の帯電が生じ、この正の帯電により、スペーサ40の近傍にあっては、平行な電界が曲げられ、電子ビーム軌道が湾曲する。更には、この電子ビーム軌道の湾曲により、一層、電子がスペーサ40に衝突するようになり、スペーサ40においては、更にチャージアップが増大し、更に一層、電子ビーム軌道が曲がる(図20参照)。このような状態になると、スペーサ40近傍の電子ビーム軌道の乱れにより、電子ビームが所望の蛍光体層22に衝突せず、形成される画像がスペーサ40の近傍で歪み、画像形成に深刻な影響が及ぼされるし、スペーサ40が視認されてしまう。また、場合によっては、この正の帯電に起因した沿面放電により、表示装置の構成要素に損傷が発生する虞がある。更には、この正の帯電に起因して、スペーサの側面に形成された帯電防止膜の変質に経時的な変化が生じ、帯電防止膜が低抵抗化される結果、電界が歪み、電子ビーム軌道が湾曲するといった問題も生じる。従って、スペーサ40の側面における帯電を速やかに除去することは、非常に重要な技術的事項である。
スペーサの側面における帯電を速やかに除去する技術が、例えば、特許第3099003号に開示されている。この特許公報に開示された技術にあっては、スペーサは、絶縁性基材と、絶縁性基材の側面に形成された第1層と第2層の2層構成の膜から成る。そして、スペーサにたまった電荷は第1層を介して速やかに逃がすことができるとされている。
また、スペーサの側面における帯電を速やかに除去するために、スペーサがアノードパネル構成要素及びカソードパネル構成要素と接するそれぞれの部分に低抵抗膜を形成する技術が、例えば、特許第3466981号に開示されている。
特許第3099003号 特許第3466981号
ところで、特許第3466981号に開示されているように、スペーサがアノードパネル構成要素及びカソードパネル構成要素と接するそれぞれの部分に低抵抗膜を形成しても、スペーサの側面における帯電に起因して、スペーサ40の近傍において平行な電界が曲げられ、電子ビーム軌道が湾曲するといった現象の発生を、効果的に抑制できない場合があることが、本発明者の検討によって判明した。
従って、本発明の目的は、スペーサの側面における帯電を速やかに除去し、例えば、スペーサの近傍において、平行な電界が曲げられ、電子ビーム軌道が湾曲するといった現象の発生を効果的に抑制することができる構造を有する平面型表示装置を提供することにある。
上記の目的を達成するための本発明の平面型表示装置は、
複数の電子放出領域が設けられたカソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で接合され、
カソードパネルとアノードパネルとによって挟まれた空間が真空となっており、
カソードパネルとアノードパネルとの間には、スペーサが、複数、配置されている平面型表示装置であって、
スペーサとアノードパネルとの間には高抵抗体層が設けられ、
カソードパネルと接触するスペーサの部分には導電体層が形成されていることを特徴とする。
本発明の平面型表示装置において、高抵抗体層は、アノード電極と接触するスペーサの部分に(より具体的には、スペーサの頂面に、あるいは、スペーサの側面上部に、あるいは、スペーサの頂面から側面上部にかけて)、形成されている構成とすることができる。あるいは又、高抵抗体層は、スペーサが接触するアノードパネルの部分に(より具体的には、アノードパネルを構成するアノード電極の一部分の上に、あるいは、アノード電極の係る部分だけでなくその近傍の部分の上に、あるいは、アノードパネルを構成する基板の一部分の上からアノード電極上にかけて)、形成されている構成とすることができる。この場合において、アノード電極は、複数のアノード電極ユニットから構成されており、アノード電極ユニットとアノード電極ユニットとは該高抵抗体層によって電気的に接続されている構成とすることもできる。アノード電極を複数のアノード電極ユニットから構成することにより、アノード電極ユニットとカソード電極との間の静電容量を低減することができ、放電を効果的に防止することが可能となる。また、アノード電極ユニットには、該高抵抗体層を介して電圧が供給されているので、たとえ小規模な放電が発生しても、大規模な放電への成長を抑制することが可能となる。しかし、スペーサは誘電体であるため、スペーサの近傍のアノード電極ユニットとカソード電極等との間の静電容量は大きくなり、火花放電の防止効果が低減してしまう。上述した構成にあっては、スペーサは該高抵抗体層と接触している。スペーサが高抵抗層上に接触することにより、放電電流を抑制することができるので、静電容量の増加による火花放電の防止効果の低減を補填することができる。スペーサ表面に帯電防止膜を形成する態様において、帯電防止膜が高抵抗体材料から成る場合には、スペーサのアノードパネル側頂面にも回り込むように帯電防止膜を形成することにより、スペーサが帯電防止膜を介して該高抵抗体層と接触する構成としてもよい。尚、必要な場合には、該高抵抗体層と接触するスペーサの部分(例えば、該高抵抗体層と接触するスペーサの頂面から側面上部に亘る部分)に、第2の高抵抗体層を設けてもよい。第2の高抵抗体層の表面抵抗の値は、該高抵抗体層の表面抵抗の値よりも大きいことが好ましい。
以上説明した高抵抗体層がアノード電極と接触するスペーサの部分に形成されている場合、あるいは又、高抵抗体層がスペーサが接触するアノードパネルの部分に形成されている場合にあっては、高抵抗体層を構成する材料として、シリコンカーバイド(SiC)やSiCN、グラファイト、非晶質炭素といったカーボン系材料;SiN;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物あるいは金属酸化物;高融点金属窒化物あるいは金属窒化物;高融点金属炭化物あるいは金属炭化物;これらが混合された材料;これらに金属微粒子を混合した材料;サーメットのような金属−絶縁体複合材料;改質された(例えばドーピング、又は、レーザーにより改質された)ダイヤモンドのような形態を有する炭素系材料;半導体−セラミック複合材料;真性半導体材料、あるいは、軽微にドーピングされた(n型あるいはp型の)アモルファスシリコンといった半導体材料を例示することができる。高抵抗体層の形成方法として、スパッタリング法や真空蒸着法といった各種物理的気相成長法(PVD法)、各種の化学的気相成長法(CVD法)、スクリーン印刷法やインクジェット印刷法、メタルマスク印刷法といった各種印刷法、スプレー法等の各種塗布法を例示することができる。また、SiC抵抗膜上に抵抗値の低いカーボン薄膜を積層するといった複数の膜の組み合わせにより、安定した所望のシート抵抗値を実現することも可能である。上述した第2の高抵抗体層を設ける場合においても、同様である。高抵抗体層をパターニングする場合には、リソグラフィ技術及びエッチング技術に基づきパターニングしてもよいし、あるいは又、所定のパターンを有するマスクやスクリーンを介して高抵抗体層をPVD法や各種印刷法に基づき形成することによりパターニングしてもよい。
あるいは又、高抵抗体層は、スペーサの頂面とアノード電極とによって挟まれた高抵抗体部材から成る構成とすることができる。そして、この場合にあっては、高抵抗体部材を構成する材料として、上述した高抵抗体層を構成する材料を適切な方法で層状(バルク状)にした材料、テープ状にした材料を挙げることができる。あるいは又、高抵抗体部材は、スペーサとアノード電極とを固定するための、一種の接着機能を有するものであってもよく、この場合、高抵抗体部材を構成する材料として、絶縁性の接着剤に導電性のフィラーあるいは金属等の導電性材料を適量混合して所望の抵抗率に調整した高抵抗接着剤や、絶縁性のフリットガラスに導電性のフィラーあるいは金属等の導電性材料を適量混合して所望の抵抗率に調整した高抵抗フリットガラスを例示することができる。
以上の好ましい構成を含む本発明の平面型表示装置にあっては、高抵抗体層の面積抵抗値は、1×10-2Ω・m2乃至1×105Ω・m2、好ましくは、1Ω・m2乃至1×105Ω・m2であることが望ましい。尚、高抵抗体層の面積抵抗値が高過ぎると、スペーサとアノード電極との間で放電が生じる虞があるので、放電が起こらない範囲で、出来る限り高い面積抵抗値であることが好ましい。
また、以上の好ましい構成を含む本発明の平面型表示装置にあっては、導電体層の面積抵抗値は、1×10-3Ω・m2以下であることが望ましい。導電体層の面積抵抗値は低ければ低いほど、スペーサの側面にたまった正の電荷を逃がす速度が速くなり、好ましい。尚、低過ぎることによる弊害はない。ここで、導電体層を構成する材料として、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、導電体層の形成方法として、スパッタリング法や真空蒸着法といった各種PVD法、各種CVD法、各種印刷法を例示することができる。
以上の好ましい構成、形態を含む本発明の平面型表示装置(以下、これらを総称して、単に、本発明と呼ぶ場合がある)において、スペーサは、例えばセラミックスやガラスから構成することができる。スペーサをセラミックスから構成する場合、セラミックスとして、ムライトやアルミナ、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料、これらに、酸化チタンや酸化クロム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができる。この場合、所謂グリーンシートを成形して、グリーンシートを焼成し、係るグリーンシート焼成品を切断することによってスペーサを製造することができる。尚、スペーサの端部に対して面取りを行い、突起部等を除去することが好ましい。スペーサは、例えば、アノードパネルに設けられた後述する隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネル及び/又はカソードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定すればよい。あるいは又、アノードパネル及び/又はカソードパネルに接着剤等を用いて保持してもよい。
スペーサの頂面と底面との間の抵抗値として、測定時の印加電圧を1キロボルトとしたとき、例えば、1×108Ω乃至1×1011Ω、望ましくは、3×109Ω乃至2×1010Ωを例示することができる。また、スペーサの比抵抗値として、スペーサの頂面及び底面の面積を1.1×10-52、測定時の印加電圧を1キロボルトとしたとき、例えば、6×105Ω・m乃至6×108Ω・m、望ましくは、1.8×107Ω・m乃至1.2×108Ω・mを例示することができる。尚、スペーサの抵抗値が低過ぎると、アノードパネルからカソードパネルに向かってスペーサを介して過剰な電流が流れる結果、平面型表示装置の消費電力が高くなる虞がある。また、スペーサに過剰な電流が流れるとスペーサが発熱し、スペーサの抵抗値の温度特性(TCR:Temperature Resistance Coefficient)に従ってスペーサの抵抗値が下がることで、更に電流が多く流れ、更に発熱するという、所謂「熱暴走」が生じる虞もある。一方、スペーサの抵抗値が高過ぎると、スペーサの側面にたまった正の電荷を除電する速度が遅くなり、帯電による耐圧、画質の問題が発生する虞がある。
スペーサの側面には帯電防止膜が設けられていてもよい。帯電防止膜を構成する材料は、その2次電子放出係数が1に近いことが好ましく、帯電防止膜を構成する材料として、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を用いることができる。例えば、グラファイト等の半金属及びMoSe2等の半金属元素を含む化合物、CrOx、CrAlxy、酸化マンガン、Nd23、LaxBa2-xCuO4、LaxBa2-xCuO4、Lax1-xCrO3等の酸化物、AlB2、TiB2等のホウ化物、SiC等の炭化物、MoS2、WS2等の硫化物、及び、窒化タングステンと窒化ゲルマニウムの化合物、BN、TiN、AlN等の窒化物等を挙げることができるし、更には、例えば、特表2004−500688号公報等に記載されている材料等を用いることもできる。帯電防止膜は、単一の種類の材料から成るものであってもよいし、複数の種類の材料から成るものであってもよいし、単層構造であってもよいし、多層構造であってもよい。帯電防止膜は、スパッタリング法、真空蒸着法、CVD法等、周知の方法に基づき形成することができる。
本発明における平面型表示装置として、1又は複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する)から構成された電子放出領域を有する冷陰極電界電子放出表示装置とすることができるし、あるいは又、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)から構成された電子放出領域を有する平面型表示装置、表面伝導型電子放出素子から構成された電子放出領域を有する平面型表示装置とすることもできる。
平面型表示装置を冷陰極電界電子放出表示装置とする場合、電子を放出する電子放出領域は、1又は複数の電界放出素子を備え、
各電界放出素子は、
(a)支持体上に形成され、第1の方向に延びる帯状のカソード電極、
(b)カソード電極及び支持体上に形成された絶縁層、
(c)絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状のゲート電極、
(d)カソード電極とゲート電極の重複する重複部分に位置するゲート電極及び絶縁層の部分に設けられ、底部にカソード電極が露出した開口部、及び、
(e)開口部の底部に露出したカソード電極上に設けられた電子放出部、
から成る。
ここで、電界放出素子の型式は特に限定されず、スピント型電界放出素子(円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)や、扁平型電界放出素子(略平面の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)を挙げることができる。
カソードパネルにおいて、カソード電極の射影像とゲート電極の射影像とは直交することが、即ち、第1の方向と第2の方向とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。そして、カソード電極とゲート電極とが重複する重複領域が電子放出領域に該当し、電子放出領域がカソードパネルの有効領域に2次元マトリクス状に配列されている。
冷陰極電界電子放出表示装置にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体層に衝突する。そして、蛍光体層への電子の衝突の結果、蛍光体層が発光し、画像として認識することができる。
冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実動作時、アノード電極制御回路からアノード電極に印加される電圧(アノード電圧)VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をd0(但し、0.5mm≦d0≦10mm)としたとき、VA/d0(単位:キロボルト/mm)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは4以上8以下を満足することが望ましい。冷陰極電界電子放出表示装置の実動作時、カソード電極に印加する電圧VC及びゲート電極に印加する電圧VGに関しては、階調制御方式として電圧変調方式を採用することができる。
電界放出素子は、一般に、以下の方法で製造することができる。
(1)支持体上にカソード電極を形成する工程、
(2)全面(支持体及びカソード電極上)に絶縁層を形成する工程、
(3)絶縁層上にゲート電極を形成する工程、
(4)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
(5)開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
あるいは又、電界放出素子は、以下の方法で製造することもできる。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)全面(支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上)に絶縁層を形成する工程、
(4)絶縁層上にゲート電極を形成する工程、
(5)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。
電界放出素子には収束電極が備えられていてもよい。即ち、例えばゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている電界放出素子、あるいは又、ゲート電極の上方に収束電極が設けられている電界放出素子とすることもできる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルト以上のオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路から相対的な負電圧(例えば、0ボルト)が印加される。収束電極は、必ずしも、カソード電極とゲート電極とが重複する重複領域に設けられた電子放出部あるいは電子放出領域のそれぞれを取り囲むように個別に形成されている必要はなく、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、電子放出部あるいは電子放出領域の全てを1つの収束電極で取り囲む構成としてもよく(即ち、収束電極を、冷陰極電界電子放出表示装置としての実用上の機能を果たす中央部の表示領域である有効領域の全体を覆う薄い1枚のシート状の構造としてもよく)、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。
スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、真空蒸着法の他、例えばスパッタリング法やCVD法によっても形成することができる。
扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。あるいは又、電子放出部を構成する材料として、係る材料の2次電子利得δがカソード電極を構成する導電性材料の2次電子利得δよりも大きくなるような材料から適宜選択してもよい。扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体(カーボン・ナノチューブ及び/又はグラファイト・ナノファイバー)、ZnOウィスカー、MgOウィスカー、SnO2ウィスカー、MnOウィスカー、Y23ウィスカー、NiOウィスカー、ITOウィスカー、In23ウィスカー、Al23ウィスカーを挙げることができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。
カソード電極、ゲート電極、収束電極の構成材料として、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、CVD法やイオンプレーティング法とエッチング法との組合せ;各種印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。各種印刷法やメッキ法によれば、直接、例えば帯状のカソード電極やゲート電極を形成することが可能である。
絶縁層や層間絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。絶縁層や層間絶縁層の形成には、CVD法、塗布法、スパッタリング法、各種印刷法等の公知のプロセスが利用できる。
第1開口部(ゲート電極に形成された開口部)あるいは第2開口部(絶縁層に形成された開口部)の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。第1開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第1開口部を直接形成することもできる。第2開口部の形成も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。
電界放出素子においては、電界放出素子の構造に依存するが、1つの開口部内に1つの電子放出部が存在してもよいし、1つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第1開口部を設け、係る第1開口部と連通する1つの第2開口部を絶縁層に設け、絶縁層に設けられた1つの第2開口部内に1又は複数の電子放出部が存在してもよい。
電界放出素子において、カソード電極と電子放出部との間に抵抗体膜を設けてもよい。抵抗体膜を設けることによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系材料、SiN、アモルファスシリコン等の半導体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物を例示することができる。抵抗体膜の形成方法として、スパッタリング法や、CVD法、各種印刷法を例示することができる。1つの電子放出部当たりの電気抵抗値は、概ね1×106〜1×1011Ω、好ましくは数十ギガΩとすればよい。
カソードパネルを構成する支持体として、あるいは又、アノードパネルを構成する基板として、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)、無アルカリガラスを例示することができる。
平面型表示装置において、アノード電極と蛍光体層の構成例として、(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体層を形成する構成、(2)基板上に、蛍光体層を形成し、蛍光体層上にアノード電極を形成する構成、を挙げることができる。尚、(1)の構成において、蛍光体層の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。
アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとの間には隙間が存在する。アノード電極ユニットとアノード電極ユニットとは高抵抗体層によって電気的に接続されていることが望ましい。尚、アノード電極ユニットとアノード電極ユニットとは高抵抗体層によって電気的に接続されている態様にあっては、高抵抗体層のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数(Q)は2以上であればよく、例えば、直線状に配列された蛍光体層の列の総数をq列としたとき、Q=qとし、あるいは、q=k・Q(kは2以上の整数であり、好ましくは10≦k≦100、一層好ましくは20≦k≦50)としてもよいし、一定の間隔をもって配置されたスペーサ群の数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。全体として1つのアノード電極の上に高抵抗体層を形成してもよい。
アノード電極(アノード電極ユニットを包含する)は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種PVD法;各種CVD法;各種印刷法;リフトオフ法;ゾル−ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料をPVD法や各種印刷法に基づき形成することによって、アノード電極を得ることもできる。基板上(あるいは基板上方)におけるアノード電極の平均厚さ(後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ)として、3×10-8m(30nm)乃至5×10-7m(0.5μm)、好ましくは5×10-8m(50nm)乃至3×10-7m(0.3μm)を例示することができる。
アノード電極の構成材料として、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、アノード電極ユニットとアノード電極ユニットとは高抵抗体層によって電気的に接続されている態様にあっては、高抵抗体層の抵抗値を変化させない導電材料からアノード電極を構成することが好ましい。
蛍光体層は、単色の蛍光体粒子から構成されていても、3原色の蛍光体粒子から構成されていてもよい。蛍光体層の配列様式はドット状である。具体的には、平面型表示装置がカラー表示の場合、蛍光体層の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線状に配列された蛍光体層の1列は、全てが赤色発光蛍光体層で占められた列、緑色発光蛍光体層で占められた列、及び、青色発光蛍光体層で占められた列から構成されていてもよいし、赤色発光蛍光体層、緑色発光蛍光体層、及び、青色発光蛍光体層が順に配置された列から構成されていてもよい。ここで、蛍光体層とは、平面型表示装置において1つの輝点を生成する蛍光体領域であると定義する。また、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成され、1サブピクセルは、1つの蛍光体層(1つの赤色発光蛍光体層、あるいは、1つの緑色発光蛍光体層、あるいは、1つの青色発光蛍光体層)から構成される。尚、隣り合う蛍光体層の間の隙間がコントラスト向上を目的とした光吸収層(ブラックマトリックス)で埋め込まれていてもよい。
蛍光体層は、発光性結晶粒子から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体層を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体層を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体層を形成する方法にて形成することができる。あるいは又、赤色発光蛍光体スラリー、緑色発光蛍光体スラリー、青色発光蛍光体スラリーを順次塗布した後、各蛍光体スラリーを順次露光、現像して、各蛍光体層を形成してもよいし、スクリーン印刷法やインクジェット印刷法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体層を形成してもよい。基板上における蛍光体層の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。
蛍光体層からの光を吸収する光吸収層が、隣り合う蛍光体層の間、あるいは、隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体層からの光を90%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せ、各種印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。
蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が他の蛍光体層に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するために、あるいは又、蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が他の蛍光体層と衝突することを防止するために、隔壁を設けることが好ましい。
隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成(硬化)を行う方法である。キャスティング法(型押し成形法)とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型(キャスト)から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。
隔壁における蛍光体層を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができる。これらの平面形状(開口領域の平面形状)が2次元マトリクス状に配列されることにより、格子状の隔壁が形成される。この2次元マトリクス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。
隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、SiO2、低融点ガラスペーストを例示することができる。隔壁の表面(頂面及び側面)には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための保護層(例えば、SiO2、SiON、あるいは、AlNから成る)を形成してもよい。
カソードパネルとアノードパネルとを周縁部において接合するが、接合は接着層を用いて行ってもよいし、あるいは、棒状あるいはフレーム状(枠状)であってガラスやセラミックス等の絶縁剛性材料から成る枠体と接着層とを併用して行ってもよい。枠体と接着層とを併用する場合には、枠体の高さを適宜選択することにより、接着層のみを使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、B23−PbO系フリットガラスやSiO2−B23−PbO系フリットガラスといったフリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。
カソードパネルとアノードパネルと枠体の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階でカソードパネル又はアノードパネルのいずれか一方と枠体とを接合し、第2段階でカソードパネル又はアノードパネルの他方と枠体とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルと枠体と接着層とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、カソードパネルとアノードパネルと枠体と接着層とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。
排気を行う場合、排気は、カソードパネル及び/又はアノードパネルに予め接続された排気管を通じて行うことができる。排気管は、典型的にはガラス管、あるいは、低熱膨張率を有する金属や合金[例えば、ニッケル(Ni)を42重量%含有した鉄(Fe)合金や、ニッケル(Ni)を42重量%、クロム(Cr)を6重量%含有した鉄(Fe)合金]から成る中空管から構成され、カソードパネル及び/又はアノードパネルの無効領域(平面型表示装置としての実用上の機能を果たす中央部の表示領域である有効領域を額縁状に包囲する領域)に設けられた貫通部の周囲に、上述のフリットガラス又は低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られ、あるいは又、圧着することにより封じられる。尚、封じる前に、平面型表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。
スペーサの側面に衝突する電子には、以下に示すような様々な種類があり、しかも、この電子は様々なエネルギーを有する。
(A)電子放出部から放出された電子
(B)蛍光体層から反跳した電子(後方散乱電子)
(C)蛍光体層から放出された2次電子
(D)スペーサの側面に電子が衝突する結果、スペーサの側面で生成した2次電子
(E)スペーサの側面で生成した2次電子が、スペーサの側面で入射→反射→入射→反射→・・・を繰り返すホッピング電子
(F)このホッピング電子によってスペーサの側面で生成された新たな2次電子がスペーサの側面で入射→反射→入射→反射→・・・を繰り返す2次ホッピング電子
そして、これらの電子によって、スペーサの側面における帯電が引き起こされるが、スペーサの側面が正に帯電するか、負に帯電するかということは、先に説明したとおり、電子のエネルギー、入射角度に加え、スペーサの側面を構成する物質やスペーサの側面の状態によって決まる2次電子放出係数に大きく依存する。
ここで、平面型表示装置にあっては、スペーサの側面における帯電は、上記の
(B)後方散乱電子
(E)ホッピング電子
(F)2次ホッピング電子
に主に起因している。そして、これらの電子のエネルギー帯は、主に、数百eV〜数キロeVであり、この領域においては、殆どの材料の2次電子放出係数が1以上であるので、殆どの場合、スペーサの側面は正に帯電する。
そして、スペーサの側面における正の電荷は、スペーサそれ自体(あるいは帯電防止膜)を通じて、低電位であるカソードパネル側に流れる。この際、スペーサとカソードパネルとの間の接触抵抗が高いと、スペーサの側面(あるいは帯電防止膜)にたまった正電荷が逃げ難くなる。一方、特許第3466981号に開示されているように、スペーサとアノード電極との間の接触抵抗が低いと、アノードパネルから正電荷がスペーサの側面に流入し易くなるし、スペーサから電子がアノードパネル側に流れ出し易くなると考えられ、その結果、スペーサの側面(あるいは帯電防止膜)において一層、正電荷がたまり易いと考えられる。
本発明の平面型表示装置にあっては、カソードパネルと接触するスペーサの部分に導電体層が形成されているので、スペーサの側面(あるいは帯電防止膜)における正の電荷は、スペーサそれ自体(あるいは帯電防止膜)を通じて、低電位であるカソードパネル側に容易に流れる。一方、スペーサとアノードパネルとの間には高抵抗体層が設けられているので、アノードパネルから正電荷がスペーサの側面に流入し難いし、スペーサから電子がアノードパネル側に流れ出し難い。それ故、スペーサの側面(あるいは帯電防止膜)における正の電荷が増加することを抑制することができ、あるいは又、スペーサの側面(あるいは帯電防止膜)における正の電荷の減少を図ることができる。そして、以上の結果として、スペーサの近傍において、平行な電界が曲げられ、電子ビーム軌道が湾曲するといった現象の発生を、効果的に抑制することができる。
また、帯電防止膜における帯電は、帯電防止膜の変質の経時的な変化を生じさせ、帯電防止膜が低抵抗化し、電界が歪み、電子ビーム軌道が湾曲するといった問題を生じさせ、その結果、平面型表示装置の長期間に亙る信頼性の低下を招く虞があるが、本発明の平面型表示装置にあっては、このような問題が生じ難く、平面型表示装置の信頼性の低下を防止することもできる。更には、スペーサの側面における帯電に起因した沿面放電の発生を抑制することができる。
そして、以上の結果として、高い画像表示品質を有し、より高電流、高圧に耐えることができ、長期に亙る信頼性に優れた、長寿命の平面型表示装置を提供することができる。しかも、電子ビーム軌道が湾曲するといった現象の発生を効果的に抑制することができるので、高いエミッション電流での動作が可能となり、高輝度の平面型表示装置の実現も可能となる。
尚、スペーサとアノードパネルとの間を絶縁してしまうと、スペーサ全体が、スペーサがカソードパネルと接触する領域における電位と等電位(例えば、0ボルト)となってしまい、アノードパネルとスペーサとの間の単位距離当たりの電位差が極端に大きくなる結果、アノードパネルとスペーサとの間で放電が生じてしまう。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例1は、本発明の平面型表示装置に関する。
ここで、実施例1あるいは後述する実施例2〜実施例4(以下、実施例1等と呼ぶ場合がある)の平面型表示装置は、より具体的には、冷陰極電界電子放出表示装置(以下、表示装置と略称する)から成る。実施例1等の表示装置におけるスピント型冷陰極電界電子放出素子(以下、電界放出素子と呼ぶ)の模式的な一部断面図は図9に示したと同様であり、扁平型電界放出素子の模式的な一部断面図は図10に示したと同様である。また、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図は、図11に示したと同様である。
更には、実施例1におけるスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)を図1に示す。
実施例1等の表示装置は、複数の電子放出領域EAが設けられたカソードパネルCPと、蛍光体層22及びアノード電極24が設けられたアノードパネルAPとが、それらの周縁部で接合され、カソードパネルCPとアノードパネルAPとによって挟まれた空間が真空となっており、カソードパネルCPとアノードパネルAPとの間には、側面に帯電防止膜43が形成されたスペーサ40が、複数、配置されている。
実施例1等において、電子放出領域EAを構成する電界放出素子は、例えば、スピント型電界放出素子から構成されている。スピント型電界放出素子は、図1あるいは図9に示すように、
(a)支持体10に形成されたカソード電極11、
(b)支持体10及びカソード電極11上に形成された絶縁層12、
(c)絶縁層12上に形成されたゲート電極13、
(d)ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)、並びに、
(e)開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15、
から構成されている。
あるいは又、実施例1等にあっては、電界放出素子は、例えば扁平型電界放出素子から構成されている。扁平型電界放出素子は、図10に示すように、
(a)支持体10上に形成されたカソード電極11、
(b)支持体10及びカソード電極11上に形成された絶縁層12、
(c)絶縁層12上に形成されたゲート電極13、
(d)ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)、並びに、
(e)開口部14の底部に位置するカソード電極11上に形成された電子放出部15A、
から構成されている。尚、電子放出部15Aは、例えば、マトリックスに一部分が埋め込まれた多数のカーボン・ナノチューブから構成されている。
更には、絶縁層12及びゲート電極13には層間絶縁層16が形成され、その上に、厚さ0.4μmのアルミニウムから成る収束電極17がDCスパッタリング法に基づき設けられている。収束電極17は、複数の電界放出素子に共通の収束効果を及ぼすことができる。層間絶縁層16には、第1開口部14Aに連通した第3開口部14Cが設けられている。カソードパネルCPの無効領域には、真空排気用の貫通孔(図示せず)が設けられており、この貫通孔には、真空排気後に封じ切られるチップ管とも呼ばれる排気管(図示せず)が取り付けられている。
実施例1等におけるカソードパネルCPにあっては、カソード電極11は、第1の方向(Y方向)に延びる帯状であり、ゲート電極13は、第1の方向とは異なる第2の方向(X方向)に延びる帯状である。カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAである。1サブピクセルに相当する電子放出領域EAには、複数の電界放出素子が設けられており、1サブピクセルに相当する電子放出領域EAが、カソードパネルCPの有効領域内に、2次元マトリクス状に配列されている。
実施例1等において、アノードパネルAPは、基板20、並びに、この基板20上に形成された蛍光体層22(カラー表示の場合、赤色発光蛍光体層22R、緑色発光蛍光体層22G、青色発光蛍光体層22B)、及び、蛍光体層22を覆うアノード電極24から構成されている。即ち、アノードパネルAPは、より具体的には、基板20、基板20上に形成された隔壁21と隔壁21との間の基板20上に形成され、多数の蛍光体粒子から成る蛍光体層22(赤色発光蛍光体層22R、緑色発光蛍光体層22G、青色発光蛍光体層22B)、及び、蛍光体層22上に形成されたアノード電極24を備えている。アノード電極24は、厚さ約0.3μmのアルミニウム(Al)から成り、有効領域を覆う薄い1枚のシート状であり、隔壁21及び蛍光体層22を覆う状態で設けられている。蛍光体層22と蛍光体層22との間であって、隔壁21と基板20との間には、表示画像の色濁り、光学的クロストークの発生を防止するために、光吸収層(ブラックマトリックス)23が形成されている。そして、カソードパネルCPとアノードパネルAPとによって挟まれた空間は真空(圧力:例えば10-3Pa以下)とされている。
隔壁21とスペーサ40と蛍光体層22の配置状態の一例を模式的に図12〜図17に示す。尚、図9あるいは図10に示した表示装置における蛍光体層等の配列を、図13あるいは図15に示す構成としている。また、図12〜図17においてはアノード電極の図示を省略している。隔壁21の平面形状としては、格子形状(井桁形状)、即ち、1サブピクセルに相当する、例えば平面形状が略矩形の蛍光体層22の四方を取り囲む形状(図12、図13、図14、図15参照)、あるいは、略矩形の(あるいは帯状の)蛍光体層22の対向する二辺と平行に延びる帯状形状を挙げることができる(図16及び図17参照)。尚、図16に示す蛍光体層22にあっては、蛍光体層22R,22G,22Bを、図16の上下方向に延びる帯状とすることもできる。隔壁21の一部は、スペーサ40を保持するためのスペーサ保持部25としても機能する。
1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体層22とによって構成されている。有効領域には、画素(ピクセル)が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、カラー表示の表示装置においては、1画素(1ピクセル)は、赤色発光サブピクセル、緑色発光サブピクセル、及び、青色発光サブピクセルの組から構成されている。
実施例1等において、カソード電極11はカソード電極制御回路31に接続され、ゲート電極13はゲート電極制御回路32に接続され、収束電極17は収束電極制御回路(図示せず)に接続され、アノード電極24はアノード電極制御回路33に接続されている。これらの制御回路は周知の回路から構成することができる。表示装置の実動作時、アノード電極制御回路33からアノード電極24に印加されるアノード電圧VAは、通常、一定であり、例えば、5キロボルト〜15キロボルト、具体的には、例えば、9キロボルト(例えば、d0=2.0mm)とすることができる。一方、表示装置の実動作時、カソード電極11に印加する電圧VC及びゲート電極13に印加する電圧VGに関しては、
(1)カソード電極11に印加する電圧VCを一定とし、ゲート電極13に印加する電圧VGを変化させる方式
(2)カソード電極11に印加する電圧VCを変化させ、ゲート電極13に印加する電圧VGを一定とする方式
(3)カソード電極11に印加する電圧VCを変化させ、且つ、ゲート電極13に印加する電圧VGも変化させる方式
のいずれを採用してもよい。
表示装置の実動作時、カソード電極11には相対的に負電圧(VC)がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧(VG)がゲート電極制御回路32から印加され、収束電極17には収束電極制御回路から例えば0ボルトが印加され、アノード電極24にはゲート電極13よりも更に高い正電圧(アノード電圧VA)がアノード電極制御回路33から印加される。係る表示装置において表示を行う場合、例えば、カソード電極11にカソード電極制御回路31から走査信号を入力し、ゲート電極13にゲート電極制御回路32からビデオ信号を入力する。尚、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力してもよい。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15,15Aから電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体層22に衝突する。その結果、蛍光体層22が励起されて発光し、所望の画像を得ることができる。つまり、この表示装置の動作は、基本的に、ゲート電極13に印加される電圧VG、及びカソード電極11に印加される電圧VCによって制御される。
実施例1等にあっては、スペーサ40とアノードパネルAPとの間には高抵抗体層が設けられ、カソードパネルCP(より具体的には、収束電極17)と接触するスペーサ40の部分には導電体層42が形成されている。
ここで、実施例1において、高抵抗体層41は、アノード電極24と接触するスペーサ40の部分に(より具体的には、アノード電極24と接触するスペーサ40の頂面から側面上部にかけて)、形成されている。そして、実施例1にあっては、高抵抗体層41の面積抵抗値は、1×10-2Ω・m2乃至1×105Ω・m2である。
より具体的には、実施例1にあっては、あるいは、後述する実施例2〜実施例4にあっては、スペーサ40はアルミナ(Al23,純度99.8%)から作製されており、スペーサ40の熱膨張係数や抵抗率を所望の値に制御するために添加剤として二酸化チタン(TiO2)がアルミナに添加されている。ここで、スペーサ40の頂面と底面との間の抵抗値は、約1×1010Ω(約10GΩ,比抵抗値では約6×107Ω・m)であった。スペーサ40の頂面及び底面の面積を約1.1×10-52とした。また、厚さ0.2μmの白金(Pt)から成る導電体層42が、DCスパッタリング法に基づき、カソードパネルCP(より具体的には、収束電極17)と接触するスペーサ40の部分、より具体的には、スペーサ40の底面から側面下部にかけて形成されている。スペーサ40の軸線に垂直な仮想平面で導電体層42を切断したときの導電体層42の断面形状は、「コ」の字型である。導電体層42の面積抵抗値は、1×10-3Ω・m2以下、より具体的には、約1×10-4Ω・m2であった。更には、スペーサ40の側面には、RFスパッタリング法に基づき、厚さ4nmの酸化クロム(CrOx)から成る帯電防止膜43が形成されている。酸化クロムは、2次電子放出係数が比較的小さく、スペーサ40が正に帯電するような条件下では、帯電防止膜として非常に好ましい材料である。
実施例1において、アノード電極24と接触するスペーサ40の頂面から側面上部にかけて形成された高抵抗体層41は、厚さ0.2μmのSiC膜から成り、RFスパッタリング法にて形成されている。ここで、スペーサ40の軸線に垂直な仮想平面で高抵抗体層41を切断したときの高抵抗体層41の断面形状も、「コ」の字型である。そして、高抵抗体層41の接触抵抗値は約0.33×109Ωであり、高抵抗体層41の面積抵抗値は約3.8×104Ω・m2であった。尚、測定時の印加電圧を1キロボルトとしている。
以下、実施例1の表示装置の組立方法を説明する。
[工程−100]
電子を放出する電子放出領域を構成する電界放出素子(スピント型電界放出素子や扁平型電界放出素子から成る)が支持体10に複数、形成されて成るカソードパネルCPと、電子放出領域から放出された電子が衝突する蛍光体層22及びアノード電極24が基板20に形成されて成るアノードパネルAPとを準備する。また、上述したスペーサ40を準備しておく。
[工程−110]
そして、表示装置の組み立てを行う。具体的には、アノード電極24とスペーサ40を構成する高抵抗体層41とが接するように、アノードパネルAPの有効領域に設けられたスペーサ保持部25にスペーサ40を取り付け、アノードパネルAPの無効領域に枠体26を配置して、蛍光体層22と電子放出領域EAとが対向するようにアノードパネルAPとカソードパネルCPとを組み立てる。この状態にあっては、スペーサ40を構成する導電体層42と収束電極17とが接している。また、枠体26の頂面及び底面にはフリットガラスが塗布され、このフリットガラスは、350゜Cで20分、仮焼成されている。
[工程−120]
その後、組立体全体を焼成炉内に搬入し、焼成炉内で加熱処理を施すことで、フリットガラスを、約400゜Cの温度にて約30分間、本焼成する。焼成時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。
[工程−130]
その後、組立体全体を焼成炉から搬出し、カソードパネルCPとアノードパネルAPと枠体26とによって囲まれた空間を、貫通孔(図示せず)及び排気管(図示せず)を通じて排気し、空間の圧力が10-4Pa程度に達した時点で排気管を加熱溶融により封じ切る。尚、封じ切りを行う前に、表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので、好適である。このようにして、カソードパネルCPとアノードパネルAPと枠体26とによって囲まれた空間を真空にすることができる。その後、必要な外部回路との配線接続を行い、実施例1の表示装置を完成させる。尚、カソードパネルCPとアノードパネルAPとを、それらの周縁部において枠体26を介して接合する際の雰囲気を高真空雰囲気とすれば、カソードパネルCPとアノードパネルAPとの接合と同時に、空間を真空にすることができる。
比較のために、アノード電極24と接触するスペーサ40の頂面から側面上部にかけて、高抵抗体層41を形成する代わりに、厚さ0.2μmの白金(Pt)から成る導電体層がDCスパッタリング法に基づき形成されたスペーサを作製し、このスペーサを用いて表示装置を組み立てた。この表示装置を比較例の表示装置と呼ぶ。この導電体層の面積抵抗値は、1×10-3Ω・m2以下、より具体的には、約1×10-4Ω・m2であった。
ところで、種々の試験によれば、電子ビームの軌道に生じたずれ量(第1の方向に沿ったずれ量及び第2の方向に沿ったずれ量のそれぞれ)が±5μm以内であれば、問題が生じないことが判明している。即ち、スペーサ40によって形成される電界に起因して第1の方向に沿ってスペーサ40に隣接した電子放出領域EAから放出された電子ビームの軌道ずれ量(第1の方向に沿ったずれ量及び第2の方向に沿ったずれ量のそれぞれ)が±5μm以下であれば、形成される画像がスペーサ40の近傍で歪んだり、画像形成に深刻な影響が及ぼされたりすることがなく、また、スペーサ40が視認されることもない。
実施例1の表示装置及び比較例の表示装置において、スペーサの側面の初期の帯電状態を評価した結果を、図2の(A)に示す。ここで、図2の(A)の縦軸は、スペーサに隣接した電子放出領域EAから放出された電子ビームの軌道に生じた第1の方向に沿ったずれ量(単位:μm)であり、横軸はエミッション電流(単位:mA)である。ここで、ずれ量の値がプラスの場合、電子ビームがスペーサに近づく方向に曲がっていることを示す。図2の(B)においても同様である。ずれ量の測定は、スペーサに隣接した電子放出領域EAから電子ビームを放出させ、蛍光体層を光らせた状態の写真を撮影し、画像処理を行うことで輝度重心を求め、本体、電子ビームが衝突すべき表示装置の位置から輝度重心までの距離を求め、この距離をずれ量とした。
比較例の表示装置(図2の(A)では、黒四角の印で示す)にあっては、エミッション電流の値が大きくなるに従い、ずれ量が大きくなる。そして、このことは、エミッション電流の値が大きくなるに従い、スペーサにたまる正の電荷が多くなることを示している。一方、実施例1の表示装置(図2の(A)では、黒三角の印で示す)にあっては、エミッション電流の値が大きくなっても、ずれ量は、比較例の表示装置よりも極めて小さい。このことは、実施例1の表示装置にあっては、エミッション電流の値が大きくなっても、スペーサにたまる正の電荷は左程多くはならないことを示している。尚、比較例の表示装置にあっては、エミッション電流の値が大きくなるに従い、スペーサが視認されてしまったが、実施例1の表示装置にあっては、エミッション電流の値が大きくなっても、スペーサが視認されることはなかった。
経時的に、電子ビームの軌道に生じたずれ量がどの程度変化するかを評価した結果を、図2の(B)に示す。ここで、図2の(B)の縦軸は、スペーサに隣接した電子放出領域EAから放出された電子ビームの軌道に生じた第1の方向に沿ったずれ量(単位:μm)であり、横軸は経過時間(単位:任意)である。尚、初期のずれ量の値を基準としている(即ち、0μmとしている)。また、表示装置にあっては実動作させている。比較例の表示装置にあっては、スペーサにたまる正の電荷が多く、その結果、表示装置を長時間、実動作させると、帯電防止膜の変質(低抵抗化)が生じる結果、電界が歪み、電子ビーム軌道が湾曲するため、比較的、短時間の実動作において、ずれ量が大きくなっている。一方、実施例1の表示装置にあっては、スペーサにたまる正の電荷が少なく、表示装置を長時間、実動作させても、帯電防止膜の変質(低抵抗化)が生じ難い結果、電界が歪み、電子ビーム軌道が湾曲するといった現象が生じ難く、長時間の実動作においても、ずれ量は極めて小さい。
以上の図2の(A)及び図2の(B)に示した結果から、実施例1の表示装置は、初期にあっても、また、長期間の実動作にあっても、高い表示品質を維持することができることが判明した。
実施例2は、実施例1の変形である。図3にスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)を示すように、実施例2にあっては、高抵抗体層51は、スペーサ40が接触するアノードパネルAPの部分に形成されている。具体的には、スペーサ40が接触するアノード電極24の部分(より具体的には、スペーサ保持部25の底部、側部及び頂部に位置するアノード電極24の部分)に形成された高抵抗体層51は、厚さ0.2μmのSiC膜から成り、RFスパッタリング法にて形成されている。ここで、高抵抗体層51とスペーサ40の接触抵抗値は約0.33×109Ωであり、高抵抗体層51の面積抵抗値は約0.33×104Ω・m2であった。尚、測定時の印加電圧を1キロボルトとしている。
以上の点を除き、実施例2の表示装置の構成、構造、組立方法は、実施例1の表示装置の構成、構造、組立方法と同様とすることができるので、詳細な説明は省略する。
実施例3も、実施例1の変形である。図4にスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)を示す。実施例3では、高抵抗体層51は、アノードパネルを構成する基板の一部分の上に形成されている。
より具体的には、実施例3の平面型表示装置にあっては、アノード電極24は、複数のアノード電極ユニット24Aから構成されている。高抵抗体層51は、アノード電極ユニット24Aにまで延在する。そして、アノード電極ユニット24Aとアノード電極ユニット24Aとは高抵抗体層51によって電気的に接続されている。
図5は、実施例3の平面型表示装置を構成するアノードパネルAPにおけるアノード電極ユニット24A、高抵抗体層51、隔壁21、スペーサ保持部25、スペーサ40及び蛍光体層22(22R,22G,22B)の配置を模式的に示す配置図である。尚、便宜のため、図5においてはスペーサの一部を切り欠いた状態とした。図5に示すように、実施例3の平面型表示装置にあっては、アノード電極ユニット24Aは、1画素に相当する領域(より具体的には、一組の蛍光体層22R,22G,22Bの領域)毎に分割されているが、これに限るものではない。
実施例1において説明したと同様に、アノード電極ユニット24Aは、厚さ約0.3μmのアルミニウム(Al)から成り、公知のパターニング技術により1画素に相当する領域毎に分割されている。そして、アノード電極ユニット24Aとアノード電極ユニット24Aとの間の隙間には高抵抗体層51が形成されている。より具体的には、図4に示すように、高抵抗体層51は、隣接するアノード電極ユニット24A間を跨るように形成されている。尚、図4における高抵抗体層51は、実施例2について図3を参照して説明したものと同一の構成であるので、説明は省略する。
以上の点を除き、実施例3の表示装置の構成、構造、組立方法は、実施例1の表示装置の構成、構造、組立方法と同様とすることができる。
図4及び図5に示すように、実施例3の平面型表示装置にあっては、スペーサ40は、高抵抗体層51と接触している。スペーサ40は誘電体であるため、スペーサ40の近傍のアノード電極ユニット24Aとカソード電極11等との間の静電容量は大きくなり、火花放電の防止効果が低減してしまう。上述した構成にあっては、スペーサ40は高抵抗体層51と接触している。スペーサが高抵抗体層51上に接触することにより、放電電流を抑制することができるので、静電容量の増加による火花放電の防止効果の低減を補填することができる。尚、図4において帯電防止膜43が高抵抗体材料から成る場合には、帯電防止膜43をスペーサ40のアノードパネル側頂面にも回り込むように形成してもよい。
尚、図6にスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)を示すように、実施例3の変形例として、必要な場合には、高抵抗体層51と接触するスペーサの部分(例えば、該抵抗体層と接触するスペーサの頂面から側面上部に亘る部分)に、第2の高抵抗体層41を設けてもよい。尚、図6における第2の高抵抗体層41は、実施例1について図1を参照して説明した高抵抗体層41と同様の構成であるので、説明は省略する。
実施例4も、実施例1の変形である。図7にスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)を示すように、実施例4にあっては、高抵抗体層は、スペーサ40の頂面とアノード電極24とによって挟まれた高抵抗体部材61から成る。より具体的には、薄い板状の高抵抗体部材61は、厚さ数十μmの高抵抗フリットガラスから成る。ここで、高抵抗体部材61の接触抵抗値は約0.33×109Ωであり、高抵抗体部材61の面積抵抗値は約0.33×104Ω・m2であった。尚、高抵抗体部材61の接触抵抗値あるいは面積抵抗値とは、高抵抗体部材61を介したアノード電極24とスペーサ40との間の接触抵抗値あるいは面積抵抗値を意味する。また、測定時の印加電圧を1キロボルトとしている。
以上の点を除き、実施例4の表示装置の構成、構造、組立方法は、実施例1の表示装置の構成、構造、組立方法と同様とすることができるので、詳細な説明は省略する。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した平面型表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の構成、構造は例示であり、適宜変更することができるし、冷陰極電界電子放出表示装置の組立方法も例示であり、適宜変更することができる。更には、冷陰極電界電子放出表示装置の製造において使用した各種材料も例示であり、適宜変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。場合によっては、収束電極の形成は不要である。
実施例にあっては、スペーサ40の軸線に垂直な仮想平面で導電体層42を切断したときの導電体層42の断面形状を「コ」の字型としたが、これに限定されるものではなく、導電体層42の断面形状を、本質的に、任意の形状(例えば、スペーサ40の底面にのみ導電体層42を形成する構成)とすることができる。
また、実施例1にあっては、スペーサ40の軸線に垂直な仮想平面で高抵抗体層41を切断したときの高抵抗体層41の断面形状を「コ」の字型としたが、これに限定されるものではなく、高抵抗体層41の断面形状を、本質的に、任意の形状(例えば、スペーサ40の頂面にのみ高抵抗体層41を形成する構成)とすることができる。
更には、実施例2にあっては、高抵抗体層51を、スペーサ保持部25の底部、側部及び頂部に位置するアノード電極24の部分に形成したが、これに限定されるものではなく、例えば、スペーサ保持部25の底部のみ、スペーサ保持部25の側部のみ、スペーサ保持部25の底部及び側部のみに形成してもよいし、スペーサ40の取り付け部位によっては、平坦なアノード電極24上に形成してもよい。
また、実施例4にあっては、高抵抗体部材61を平板状としたが、これに限定されるものではなく、高抵抗体部材61の形状は、本質的に、任意の形状とすることができ、例えば、スペーサ40の軸線に垂直な仮想平面で高抵抗体部材61を切断したときの断面形状を「コ」の字型とした、キャップ状部材とすることができる。
実施例にあっては、スペーサの形状を細長い板状としたが、スペーサの形状はこのような形状に限定されない。図8の(A)の概念的な部分的平面図に示すように、十字型のスペーサ40Aと板状のスペーサ40を組合せてもよいし、図8の(B)の概念的な部分的平面図に示すように、十字型のスペーサ40Aのみを用いることもできる。尚、十字型のスペーサ40Aの基本的な構成、構造は、実施例1〜実施例4において説明した細長い板状の構成、構造と同様とすればよい。
電界放出素子においては、専ら1つの開口部に1つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、1つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に1つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第1開口部を設け、絶縁層に係る複数の第1開口部に連通した第2開口部を設け、1又は複数の電子放出部を設ける形態とすることもできる。
表面伝導型電子放出素子と通称される電子放出素子から電子放出領域を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫(SnO2)、金(Au)、酸化インジウム(In23)/酸化錫(SnO2)、カーボン、酸化パラジウム(PdO)等の導電材料から成り、微小面積を有し、所定の間隔(ギャップ)を開けて配された一対の電極がマトリクス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極に行方向配線が接続され、一対の電極の内の他方の電極に列方向配線が接続された構成を有する。一対の電極に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。係る電子をアノードパネル上の蛍光体層に衝突させることによって、蛍光体層が励起されて発光し、所望の画像を得ることができる。あるいは又、金属/絶縁膜/金属型素子から電子放出領域を構成することもできる。
図1は、実施例1の平面型表示装置におけるスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)である。 図2の(A)は、実施例1の表示装置及び比較例の表示装置において、スペーサの側面の初期の帯電状態を評価した結果を示すグラフであり、図2の(B)は、経時的に、電子ビームの軌道に生じたずれ量がどの程度変化するかを評価した結果を示すグラフである。 図3は、実施例2の平面型表示装置におけるスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)である。 図4は、実施例3の平面型表示装置におけるスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)である。 図5は、実施例3の平面型表示装置を構成するアノードパネルにおけるアノード電極ユニット、高抵抗体層、隔壁、スペーサ保持部、スペーサ及び蛍光体層の配置を模式的に示す配置図である。 図6は、実施例3の平面型表示装置の変形例におけるスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)である。 図7は、実施例4の平面型表示装置におけるスペーサ近傍の拡大した模式的な一部端面図(但し、分解図)である。 図8の(A)及び(B)は、スペーサの形状の変形例を示す概念的な部分的平面図である。 図9は、スピント型冷陰極電界電子放出素子を有する冷陰極電界電子放出表示装置から成る平面型表示装置の概念的な一部端面図である。 図10は、扁平型冷陰極電界電子放出素子を有する冷陰極電界電子放出表示装置から成る平面型表示装置の概念的な一部端面図である。 図11は、冷陰極電界電子放出表示装置におけるカソードパネルとアノードパネルの一部分の模式的な分解斜視図である。 図12は、平面型表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。 図13は、平面型表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。 図14は、平面型表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。 図15は、平面型表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。 図16は、平面型表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。 図17は、平面型表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。 図18は、スペーサの近傍における電子ビームの軌道を模式的に示す図である。 図19は、スペーサの近傍における電子ビームの軌道を模式的に示す図である。 図20は、スペーサの近傍における電子ビームの軌道を模式的に示す図である。 図21は、電子ビームのエネルギーと全2次電子放出係数(TSEEY)の関係を示すグラフである。 図22の(A)及び(B)は、スペーサに衝突する電子のエネルギー分布、及び、スペーサに衝突する電子の角度分布を示すグラフである。
符号の説明
CP・・・カソードパネル、AP・・・アノードパネル、EA・・・電子放出領域、10・・・支持体、11・・・カソード電極、12・・・絶縁層、13・・・ゲート電極、14・・・開口部、14A・・・第1開口部、14B・・・第2開口部、14C・・・第3開口部、15,15A・・・電子放出部、16・・・層間絶縁層、17・・・収束電極、20・・・基板、21・・・隔壁、22,22R,22G,22B・・・蛍光体層、23・・・光吸収層(ブラックマトリックス)、24・・・アノード電極、24A・・・アノード電極ユニット、25・・・スペーサ保持部、26・・・枠体、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・アノード電極制御回路、40,40A・・・スペーサ、41,51・・・高抵抗体層、42・・・導電体層、43・・・帯電防止膜、61・・・高抵抗体部材

Claims (8)

  1. 複数の電子放出領域が設けられたカソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で接合され、
    カソードパネルとアノードパネルとによって挟まれた空間が真空となっており、
    カソードパネルとアノードパネルとの間には、スペーサが、複数、配置されている平面型表示装置であって、
    スペーサとアノードパネルとの間には高抵抗体層が設けられ、
    カソードパネルと接触するスペーサの部分には導電体層が形成されていることを特徴とする平面型表示装置。
  2. 高抵抗体層は、アノード電極と接触するスペーサの部分に形成されていることを特徴とする請求項1に記載の平面型表示装置。
  3. 高抵抗体層は、スペーサが接触するアノードパネルの部分に形成されていることを特徴とする請求項1に記載の平面型表示装置。
  4. アノード電極は、複数のアノード電極ユニットから構成されており、
    アノード電極ユニットとアノード電極ユニットとは前記高抵抗体層によって電気的に接続されていることを特徴とする請求項3に記載の平面型表示装置。
  5. 高抵抗体層は、スペーサの頂面とアノード電極とによって挟まれた高抵抗体部材から成ることを特徴とする請求項1に記載の平面型表示装置。
  6. 高抵抗体層の面積抵抗値は、1×10-2Ω・m2乃至1×105Ω・m2であることを特徴とする請求項1に記載の平面型表示装置。
  7. 高抵抗体層の面積抵抗値は、1Ω・m2乃至1×105Ω・m2であることを特徴とする請求項6に記載の平面型表示装置。
  8. 導電体層の面積抵抗値は、1×10-3Ω・m2以下であることを特徴とする請求項1に記載の平面型表示装置。
JP2006020840A 2005-08-31 2006-01-30 平面型表示装置 Pending JP2007095649A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006020840A JP2007095649A (ja) 2005-08-31 2006-01-30 平面型表示装置
US11/465,506 US7541731B2 (en) 2005-08-31 2006-08-18 Flat-panel display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005250823 2005-08-31
JP2006020840A JP2007095649A (ja) 2005-08-31 2006-01-30 平面型表示装置

Publications (1)

Publication Number Publication Date
JP2007095649A true JP2007095649A (ja) 2007-04-12

Family

ID=37803134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020840A Pending JP2007095649A (ja) 2005-08-31 2006-01-30 平面型表示装置

Country Status (2)

Country Link
US (1) US7541731B2 (ja)
JP (1) JP2007095649A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128886A (ja) * 2005-10-31 2007-05-24 Samsung Sdi Co Ltd スペーサ及びこれを含む電子放出ディスプレイ
KR100783254B1 (ko) * 2007-02-23 2007-12-06 박형용 방화셔터통합시스템
JP2010009977A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 電子管

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070044894A (ko) * 2005-10-26 2007-05-02 삼성에스디아이 주식회사 전자 방출 표시 디바이스
JP2010015870A (ja) * 2008-07-04 2010-01-21 Canon Inc 画像表示装置
KR101343567B1 (ko) * 2009-12-21 2013-12-20 한국전자통신연구원 전계 방출 장치
JP5307766B2 (ja) * 2009-12-21 2013-10-02 韓國電子通信研究院 電界放出装置
US8810131B2 (en) 2011-12-29 2014-08-19 Elwha Llc Field emission device with AC output
US8928228B2 (en) 2011-12-29 2015-01-06 Elwha Llc Embodiments of a field emission device
US8810161B2 (en) 2011-12-29 2014-08-19 Elwha Llc Addressable array of field emission devices
US9018861B2 (en) 2011-12-29 2015-04-28 Elwha Llc Performance optimization of a field emission device
US8575842B2 (en) 2011-12-29 2013-11-05 Elwha Llc Field emission device
US8692226B2 (en) 2011-12-29 2014-04-08 Elwha Llc Materials and configurations of a field emission device
US9171690B2 (en) 2011-12-29 2015-10-27 Elwha Llc Variable field emission device
US9349562B2 (en) 2011-12-29 2016-05-24 Elwha Llc Field emission device with AC output
US8970113B2 (en) 2011-12-29 2015-03-03 Elwha Llc Time-varying field emission device
US8946992B2 (en) 2011-12-29 2015-02-03 Elwha Llc Anode with suppressor grid
US9646798B2 (en) 2011-12-29 2017-05-09 Elwha Llc Electronic device graphene grid
WO2013163439A1 (en) * 2012-04-26 2013-10-31 Elwha Llc Variable field emission device
US9659734B2 (en) 2012-09-12 2017-05-23 Elwha Llc Electronic device multi-layer graphene grid
US9659735B2 (en) 2012-09-12 2017-05-23 Elwha Llc Applications of graphene grids in vacuum electronics

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000251648A (ja) * 1999-02-25 2000-09-14 Canon Inc 電子線発生装置および該電子線発生装置を用いた画像形成装置
JP2003323853A (ja) * 2002-05-01 2003-11-14 Sony Corp 冷陰極電界電子放出表示装置
JP2005026176A (ja) * 2003-07-02 2005-01-27 Sony Corp 表示装置
JP2005100725A (ja) * 2003-09-24 2005-04-14 Sony Corp 表示装置
JP2006244745A (ja) * 2005-03-01 2006-09-14 Hitachi Ltd 表示パネル

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2073923C (en) * 1991-07-17 2000-07-11 Hidetoshi Suzuki Image-forming device
US5905335A (en) * 1995-02-03 1999-05-18 Canon Kabushiki Kaisha Electron generation using a fluorescent element and image forming using such electron generation
US5726529A (en) * 1996-05-28 1998-03-10 Motorola Spacer for a field emission display
JP3199682B2 (ja) 1997-03-21 2001-08-20 キヤノン株式会社 電子放出装置及びそれを用いた画像形成装置
US5990613A (en) * 1998-01-20 1999-11-23 Motorola, Inc. Field emission device having a non-coated spacer
JP2000082428A (ja) 1998-09-02 2000-03-21 Canon Inc 画像表示装置
JP3466981B2 (ja) 1999-02-17 2003-11-17 キヤノン株式会社 電子線装置およびスペーサの製造方法
KR100396304B1 (ko) * 1999-02-24 2003-09-03 캐논 가부시끼가이샤 전자선 장치 및 화상 형성 장치
JP2003323855A (ja) * 2002-03-01 2003-11-14 Canon Inc 画像形成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000251648A (ja) * 1999-02-25 2000-09-14 Canon Inc 電子線発生装置および該電子線発生装置を用いた画像形成装置
JP2003323853A (ja) * 2002-05-01 2003-11-14 Sony Corp 冷陰極電界電子放出表示装置
JP2005026176A (ja) * 2003-07-02 2005-01-27 Sony Corp 表示装置
JP2005100725A (ja) * 2003-09-24 2005-04-14 Sony Corp 表示装置
JP2006244745A (ja) * 2005-03-01 2006-09-14 Hitachi Ltd 表示パネル

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128886A (ja) * 2005-10-31 2007-05-24 Samsung Sdi Co Ltd スペーサ及びこれを含む電子放出ディスプレイ
KR100783254B1 (ko) * 2007-02-23 2007-12-06 박형용 방화셔터통합시스템
JP2010009977A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 電子管

Also Published As

Publication number Publication date
US7541731B2 (en) 2009-06-02
US20070046163A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP2007095649A (ja) 平面型表示装置
US7642700B2 (en) Flat-panel type display and spacer
JP4341609B2 (ja) 平面型表示装置、及び、平面型表示装置におけるアノードパネルの製造方法
JP5373289B2 (ja) 平面型表示装置の処理方法
JP5066859B2 (ja) 平面型表示装置
JP4894223B2 (ja) 平面型表示装置
JP4910327B2 (ja) 冷陰極電界電子放出表示装置、及び、冷陰極電界電子放出表示装置の駆動方法
JP4844042B2 (ja) 平面型表示装置
JP2008041422A (ja) 平面型表示装置及びスペーサ
JP5040081B2 (ja) 平面型表示装置
JP5514421B2 (ja) 平面型表示装置並びにスペーサ
JP4434113B2 (ja) 平面型表示装置及びその組立方法
JP4857645B2 (ja) 平面型表示装置
JP2007115625A (ja) 平面型表示装置
JP4844041B2 (ja) 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置
JP4997202B2 (ja) 平面型表示装置並びにスペーサ
JP5002950B2 (ja) 平面型表示装置、並びに、スペーサ及びその製造方法
JP5355900B2 (ja) 平面型表示装置
JP5345326B2 (ja) 平面型表示装置
JP4736537B2 (ja) 平面型表示装置
JP5097572B2 (ja) スペーサの取付け方法及び平面型表示装置の製造方法
JP5373344B2 (ja) 平面型表示装置並びにスペーサ
JP2007109498A (ja) 平面型表示装置、並びに、スペーサ
JP2007149410A (ja) 平面型表示装置
JP2007294168A (ja) 平面型表示装置、並びに、スペーサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100804

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710