JP4844041B2 - 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置 - Google Patents
冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置 Download PDFInfo
- Publication number
- JP4844041B2 JP4844041B2 JP2005235260A JP2005235260A JP4844041B2 JP 4844041 B2 JP4844041 B2 JP 4844041B2 JP 2005235260 A JP2005235260 A JP 2005235260A JP 2005235260 A JP2005235260 A JP 2005235260A JP 4844041 B2 JP4844041 B2 JP 4844041B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- cathode
- electrode
- electron emission
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
(A)支持体、
(B)支持体上に形成され、第1の方向に延びる複数のカソード電極、
(C)支持体及びカソード電極上に形成された絶縁層、
(D)絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる複数のゲート電極、及び、
(E)カソード電極とゲート電極とが重複する重複領域に設けられた電子放出領域、
から成る。
(A)支持体、
(B)支持体上に形成され、第1の方向に延びる複数のカソード電極、
(C)支持体及びカソード電極上に形成された絶縁層、
(D)絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる複数のゲート電極、及び、
(E)カソード電極とゲート電極とが重複する重複領域に設けられた電子放出領域、
から成る。
(a)ゲート電極に形成された第1開口部、
(b)絶縁層に形成され、第1開口部と連通した第2開口部、及び、
(c)第2開口部の底部に位置する電子放出部、
が設けられている。そして、重複領域の電子放出領域部分(以下、これを「放出領域部分」と略称する場合がある)における絶縁層の厚さは、重複領域の電子放出領域以外の部分(以下、これを「非放出領域部分」と略称する場合がある)における絶縁層の厚さよりも薄い。
重複領域には抵抗体層が形成されており、
該抵抗体層は、
「放出領域部分」においては、カソード電極と第1絶縁層との間、
「非放出領域部分」においては、カソード電極と第2絶縁層との間、
に位置する構造(以下、「第1Aの構造」と呼ぶ場合がある)とすることができるし、あるいは又、
「放出領域部分」においては、カソード電極と第1絶縁層との間、
「非放出領域部分」においては、第2絶縁層と第1絶縁層との間、
に位置する構造(以下、「第1Bの構造」と呼ぶ場合がある)とすることもできる。
重複領域には抵抗体層が形成されており、
該抵抗体層は、カソード電極と第1絶縁層との間に位置する構造(以下、「第2Aの構造」と呼ぶ場合がある)とすることができる。
(1)支持体上にカソード電極を形成する工程、
(2)支持体及びカソード電極上に「絶縁層」を形成する工程、
(3)「絶縁層」上にゲート電極を形成する工程、
(4)電子放出領域を形成すべきゲート電極及び「絶縁層」の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
(5)開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上に、「絶縁層」を形成する工程、
(4)「絶縁層」上にゲート電極を形成する工程、
(5)電子放出領域を形成すべきゲート電極及び「絶縁層」の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。
先ず、カソードパネルCPを構成する支持体110上に、第1の方向(Y方向)に延びる複数のカソード電極111を形成する(図4の(A)参照)。実施例1では、モリブデン/タングステン合金からなる薄膜を、支持体110上にスパッタリング法により形成し、次いで、周知のリソグラフィ技術等によりパターンニングしてカソード電極111を形成したが、これに限るものではない。
次いで、支持体110及びカソード電極111の上に、第2絶縁層119を形成する。尚、第2絶縁層119には、所定の開口部119Aが設けられている(図4の(B)参照)。この開口部119Aは、カソードパネルCPの電子放出領域EAに対応する位置に設けられている。実施例1では、スパッタリング法により、全面にSiO2層を形成した後、周知のリソグラフィ技術等によりSiO2層をパターンニングし、開口部119Aが設けられている第2絶縁層119を形成したが、これに限るものではない。
その後、支持体110及びカソード電極111の上(より具体的には、第2絶縁層119及び開口部119Aに露出したカソード電極111の上)に、第1絶縁層112を形成する(図4の(C)参照)。実施例1では、スパッタリング法により、全面にSiO2層を形成することにより第1絶縁層112を設けたが、これに限るものではない。尚、電子放出部をスピント型電界放出素子の電子放出部とする場合には、所望のスピント型電界放出素子の形状が得られるように、第1絶縁層112の厚さを設定する必要がある。即ち、スピント型電界放出素子の製造方法は、基本的には、円錐形の電子放出部を金属材料の垂直蒸着により形成する方法であり、開口部114に対して蒸着粒子は垂直に入射するが、第1開口部114A付近に形成されるオーバーハング状の堆積物による遮蔽効果を利用して、第2開口部114Bの底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積物である電子放出部を自己整合的に形成する。従って、第1絶縁層112の厚さ及び後述する第1開口部114Aの孔径によって、スピント型電界放出素子の形状が制御される。後述する他の実施例においても同様である。
次いで、第1絶縁層112上に形成され、第1の方向とは異なる第2の方向(X方向)に延びる複数のゲート電極113を形成する(図5の(A)参照)。実施例1では、クロムからなる薄膜を、第1絶縁層112上にスパッタリング法により形成し、次いで、周知のリソグラフィ技術等によりパターンニングしてゲート電極113を形成したが、これに限るものではない。後述する他の実施例においても同様である。
その後、ゲート電極113の上に層間絶縁層117を形成し、次いで、その上に収束電極116を形成する。層間絶縁層117及び収束電極116には、少なくとも電子放出領域EAを形成すべき部分のゲート電極113が露出するように、開口部が設けられている(図5の(B)参照)。後述する他の実施例においても同様である。
次いで、ゲート電極113に形成された第1開口部114A、及び、第1絶縁層112に形成され、第1開口部114Aと連通した第2開口部114Bを設ける(図6の(A)参照)。実施例1では、図示せぬレジスト層をリソグラフィ技術によって形成し、次いで、周知のエッチング法にてゲート電極113に孔部114Aを形成し、更に、第1絶縁層112に開口部114Bを形成し、その後、レジスト層をアッシング技術によって除去するが、これに限るものではない。開口部114Bの底部には、カソード電極111が露出している。
その後、第2開口部114Bの底部に位置する電子放出部115を設ける(図6の(B)参照)。実施例1では、電子放出部115をスピント型電界放出素子の電子放出部としたが、これに限るものではない。先ず、アルミニウムを斜め蒸着することにより、図示せぬ剥離層を形成し、その後、全面に例えばモリブデン(Mo)を垂直蒸着する。開口部114に対して蒸着粒子は垂直に入射するが、第1開口部114Aの付近に形成されるオーバーハング状の堆積物による遮蔽効果を利用して、第2開口部114Bの底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積物である電子放出部115を自己整合的に形成する。その後、電気化学的プロセス及び湿式プロセスによって剥離層等を除去する。後述する他の実施例においても同様である。
次いで、図1に示す表示装置の組立を行う。具体的には、スペーサ40を介して、蛍光体層22と電子放出領域EAとが対向するようにアノードパネルAPとカソードパネルCPとを配置する。アノードパネルAPとカソードパネルCP(より具体的には、支持体10と基板20)とを、例えば枠体26を介して、周縁部において接合する。接合に際しては、枠体26とアノードパネルAPとの接合部位、及び、枠体26とカソードパネルCPとの接合部位にフリットガラスを塗布し、予備焼成にてフリットガラスを乾燥した後、アノードパネルAPとカソードパネルCPと枠体とを貼り合わせ、約450゜Cで10〜30分の本焼成を行う。その後、アノードパネルAPとカソードパネルCPと枠体26と接着層とによって囲まれた空間を、貫通孔(図示せず)及びチップ管(図示せず)を通じて排気し、空間の圧力が10-4Pa程度に達した時点でチップ管を加熱溶融や圧接により封じ切る。このようにして、アノードパネルAPとカソードパネルCPと枠体26とに囲まれた空間を真空にすることができる。その後、必要な外部回路との配線を行い、実施例1の表示装置を完成させることができる。
先ず、実施例1の[工程−100]と同様にして、支持体210上に、第1の方向(Y方向)に延びる複数のカソード電極211を形成する。次いで、支持体210及びカソード電極211上の全面に、抵抗体層218を形成する。実施例2では、SiCから成る抵抗体層218を、スパッタリング法により形成したが、これに限るものではない。その後、実施例1の[工程−110]と同様にして、抵抗体層218の上に、第2絶縁層219を形成する。尚、第2絶縁層219には、所定の開口部219Aが設けられている(図10の(A)参照)。この開口部219Aは、実施例1の開口部119Aと同様に、カソードパネルCPの電子放出領域EAに対応する位置に設けられている。
その後、実施例1の[工程−120]と同様にして、支持体210及びカソード電極211の上(より具体的には、第2絶縁層219及び開口部219Aに露出した抵抗体層218の上)に、第1絶縁層212を形成する(図10の(B)参照)。
次いで、実施例1の[工程−130]と同様にして、第1絶縁層212上に形成され、第1の方向とは異なる第2の方向(X方向)に延びる複数のゲート電極213を形成する。その後、実施例1の[工程−140]と同様にして、ゲート電極213の上に層間絶縁層217を形成し、次いで、その上に収束電極216を形成する。層間絶縁層217及び収束電極216には、電子放出領域に相当する部分のゲート電極213が露出するように、開口部が設けられている(図10の(C)参照)。
次いで、実施例1の[工程−150]と同様にして、ゲート電極213に形成された第1開口部214A、及び、第1絶縁層212に形成され、第1開口部214Aと連通した第2開口部214Bを設ける(図11の(A)参照)。開口部214Bの底部には、抵抗体層218が露出している。
その後、実施例1の[工程−160]と同様にして、第2開口部214Bの底部に位置する電子放出部215を設ける(図11の(B)参照)。実施例2では、電子放出部215をスピント型電界放出素子の電子放出部としたが、これに限るものではない。
先ず、実施例1の[工程−100]〜[工程−110]と同様にして、支持体310上に、第1の方向(Y方向)に延びる複数のカソード電極311を形成し、その後、支持体310及びカソード電極311の上に、第2絶縁層319を形成する。この段階では、実施例1の図4の(B)と同一である。即ち、第2絶縁層319には、図4の(B)に示した開口部119Aと同一の開口部が形成されている。次いで、カソード電極311(より具体的には、第2絶縁層319の開口部に露出したカソード電極311)及び第2絶縁層319上の全面に、抵抗体層318を形成する(図14の(A)参照)。実施例3では、SiCから成る抵抗体層318を、スパッタリング法により形成したが、これに限るものではない。
その後、実施例1の[工程−120]と同様にして、抵抗体層318上に、第1絶縁層312を形成する(図14の(B)参照)。第1絶縁層312は、抵抗体層318を介して、支持体310及びカソード電極311上に位置する。以上の[工程−300]〜[工程−310]により、抵抗体層318は、「放出領域部分」においては、カソード電極311と第1絶縁層312との間、「非放出領域部分」においては、第2絶縁層319と第1絶縁層312との間に位置する。
次いで、実施例1の[工程−130]と同様にして、第1絶縁層312上に形成され、第1の方向とは異なる第2の方向(X方向)に延びる複数のゲート電極313を形成する。その後、実施例1の[工程−140]と同様にして、ゲート電極313の上に層間絶縁層317を形成し、次いで、その上に収束電極316を形成する。層間絶縁層317及び収束電極316には、電子放出領域に相当する部分のゲート電極313が露出するように、開口部が設けられている(図14の(C)参照)。
次いで、実施例1の[工程−150]と同様にして、ゲート電極313に形成された第1開口部314A、及び、第1絶縁層312に形成され、第1開口部314Aと連通した第2開口部314Bを設ける(図15の(A)参照)。開口部314Bの底部には、抵抗体層318が露出している。
その後、実施例1の[工程−160]と同様にして、第2開口部314Bの底部に位置する電子放出部315を設ける(図15の(B)参照)。実施例3では、電子放出部315をスピント型電界放出素子の電子放出部としたが、これに限るものではない。
先ず、実施例1の[工程−100]と同様にして、支持体410上に、第1の方向(Y方向)に延びる複数のカソード電極411を形成する。次いで、実施例1の[工程−120]と同様にして、支持体410及びカソード電極411上に、第1絶縁層412を形成する(図18の(A)参照)。
その後、実施例1の[工程−110]と同様にして、第1絶縁層412の上に、第2絶縁層419を形成する。尚、第2絶縁層419には、所定の開口部419Aが設けられている(図18の(B)参照)。この開口部419Aは、実施例1の開口部119Aと同様に、カソードパネルCPの電子放出領域EAに対応する位置に設けられている。
次いで、実施例1の[工程−130]と同様にして、第2絶縁層419及び第1絶縁層412(より具体的には、第2絶縁層419の開口部419Aに露出した第1絶縁層412)上に形成され、第1の方向とは異なる第2の方向(X方向)に延びる複数のゲート電極413を形成する。その後、実施例1の[工程−140]と同様にして、ゲート電極413の上に層間絶縁層417を形成し、次いで、その上に収束電極416を形成する。層間絶縁層417及び収束電極416には、電子放出領域に相当する部分のゲート電極413が露出するように、開口部が設けられている(図18の(C)参照)。
次いで、実施例1の[工程−150]と同様にして、ゲート電極413に形成された第1開口部414A、及び、第1絶縁層412に形成され、第1開口部414Aと連通した第2開口部414Bを設ける(図19の(A)参照)。開口部414Bの底部には、カソード電極411が露出している。
その後、実施例1の[工程−160]と同様にして、第2開口部414Bの底部に位置する電子放出部415を設ける(図19の(B)参照)。実施例4では、電子放出部415をスピント型電界放出素子の電子放出部としたが、これに限るものではない。
先ず、実施例1の[工程−100]と同様にして、支持体510上に、第1の方向(Y方向)に延びる複数のカソード電極511を形成する。次いで、支持体510及びカソード電極511上の全面に、抵抗体層518を形成する。実施例5では、SiCから成る抵抗体層518を、スパッタリング法により形成したが、これに限るものではない。その後、実施例1の[工程−120]と同様にして、抵抗体層518上に、第1絶縁層512を形成する(図22の(A)参照)。
その後、実施例1の[工程−110]と同様にして、第1絶縁層512の上に、第2絶縁層519を形成する。尚、第2絶縁層519には、所定の開口部519Aが設けられている(図22の(B)参照)。この開口部519Aは、実施例1の開口部119Aと同様に、カソードパネルCPの電子放出領域EAに対応する位置に設けられている。
次いで、実施例1の[工程−130]と同様にして、第2絶縁層519及び第1絶縁層512(より具体的には、第2絶縁層519の開口部519Aに露出した第1絶縁層512)上に形成され、第1の方向とは異なる第2の方向(X方向)に延びる複数のゲート電極513を形成する。その後、実施例1の[工程−140]と同様にして、ゲート電極513の上に層間絶縁層517を形成し、次いで、その上に収束電極516を形成する。層間絶縁層517及び収束電極516には、電子放出領域に相当する部分のゲート電極513が露出するように、開口部が設けられている(図22の(C)参照)。
次いで、実施例1の[工程−150]と同様にして、ゲート電極513に形成された第1開口部514A、及び、第1絶縁層512に形成され、第1開口部514Aと連通した第2開口部514Bを設ける(図23の(A)参照)。開口部514Bの底部には、抵抗体層518が露出している。
その後、実施例1の[工程−160]と同様にして、第2開口部514Bの底部に位置する電子放出部515を設ける(図23の(B)参照)。実施例5では、電子放出部515をスピント型電界放出素子の電子放出部としたが、これに限るものではない。
Claims (2)
- (A)支持体、
(B)支持体上に形成され、第1の方向に延びる複数のカソード電極、
(C)支持体及びカソード電極上に形成された絶縁層、
(D)絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる複数のゲート電極、及び、
(E)カソード電極とゲート電極とが重複する重複領域に設けられた電子放出領域、
から成る冷陰極電界電子放出表示装置用カソードパネルであって、
電子放出領域には、
(a)ゲート電極に形成された第1開口部、
(b)絶縁層に形成され、第1開口部と連通した第2開口部、及び、
(c)第2開口部の底部に位置する電子放出部、
が設けられており、
重複領域の電子放出領域部分における絶縁層の厚さは、重複領域の電子放出領域以外の部分における絶縁層の厚さよりも薄く、
重複領域の電子放出領域以外の部分において、前記絶縁層は、第1絶縁層及び第2絶縁層の積層構造を有し、
重複領域の電子放出領域部分において、前記絶縁層は、第1絶縁層から成り、
重複領域の電子放出領域以外の部分において、第2絶縁層は、カソード電極上に形成されており、第1絶縁層は、第2絶縁層上に形成されており、
重複領域には抵抗体層が形成されており、
該抵抗体層は、
重複領域の電子放出領域部分においては、カソード電極と第1絶縁層との間、
重複領域の電子放出領域以外の部分においては、第2絶縁層と第1絶縁層との間、
に位置する冷陰極電界電子放出表示装置用カソードパネル。 - 冷陰極電界電子放出表示装置用カソードパネル、及び、蛍光体層とアノード電極とを備えた冷陰極電界電子放出表示装置用アノードパネルが、それらの周縁部で接合されて成る冷陰極電界電子放出表示装置であって、
冷陰極電界電子放出表示装置用カソードパネルは、
(A)支持体、
(B)支持体上に形成され、第1の方向に延びる複数のカソード電極、
(C)支持体及びカソード電極上に形成された絶縁層、
(D)絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる複数のゲート電極、及び、
(E)カソード電極とゲート電極とが重複する重複領域に設けられた電子放出領域、
から成り、
電子放出領域には、
(a)ゲート電極に形成された第1開口部、
(b)絶縁層に形成され、第1開口部と連通した第2開口部、及び、
(c)第2開口部の底部に位置する電子放出部、
が設けられており、
重複領域において、電子放出領域における絶縁層の厚さは、電子放出領域以外の部分における絶縁層の厚さよりも薄く、
重複領域の電子放出領域以外の部分において、前記絶縁層は、第1絶縁層及び第2絶縁層の積層構造を有し、
重複領域の電子放出領域部分において、前記絶縁層は、第1絶縁層から成り、
重複領域の電子放出領域以外の部分において、第2絶縁層は、カソード電極上に形成されており、第1絶縁層は、第2絶縁層上に形成されており、
重複領域には抵抗体層が形成されており、
該抵抗体層は、
重複領域の電子放出領域部分においては、カソード電極と第1絶縁層との間、
重複領域の電子放出領域以外の部分においては、第2絶縁層と第1絶縁層との間、
に位置する冷陰極電界電子放出表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005235260A JP4844041B2 (ja) | 2005-08-15 | 2005-08-15 | 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005235260A JP4844041B2 (ja) | 2005-08-15 | 2005-08-15 | 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007052931A JP2007052931A (ja) | 2007-03-01 |
JP4844041B2 true JP4844041B2 (ja) | 2011-12-21 |
Family
ID=37917240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005235260A Expired - Fee Related JP4844041B2 (ja) | 2005-08-15 | 2005-08-15 | 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4844041B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3267418B2 (ja) * | 1993-06-25 | 2002-03-18 | 双葉電子工業株式会社 | 電界放出カソード素子 |
JP2625366B2 (ja) * | 1993-12-08 | 1997-07-02 | 日本電気株式会社 | 電界放出冷陰極およびその製造方法 |
JP2731733B2 (ja) * | 1994-11-29 | 1998-03-25 | 関西日本電気株式会社 | 電界放出冷陰極とこれを用いた表示装置 |
JP2003109488A (ja) * | 2001-09-28 | 2003-04-11 | Canon Inc | 電子放出素子、電子源及び画像形成装置 |
JP3819800B2 (ja) * | 2002-04-08 | 2006-09-13 | 双葉電子工業株式会社 | 電界放出素子とその製造方法 |
JP2004273376A (ja) * | 2003-03-12 | 2004-09-30 | Sony Corp | 冷陰極電界電子放出表示装置 |
JP4507557B2 (ja) * | 2003-10-28 | 2010-07-21 | ソニー株式会社 | 電子放出素子の製造方法、及び表示装置の製造方法 |
KR20050112756A (ko) * | 2004-05-28 | 2005-12-01 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 그 제조방법 |
-
2005
- 2005-08-15 JP JP2005235260A patent/JP4844041B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007052931A (ja) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007095649A (ja) | 平面型表示装置 | |
JP2007311093A (ja) | 平面型表示装置、並びに、スペーサ | |
JP5066859B2 (ja) | 平面型表示装置 | |
JP5150156B2 (ja) | 平面型表示装置の駆動方法 | |
JP4742737B2 (ja) | 平面型表示装置の組立方法 | |
JP4894223B2 (ja) | 平面型表示装置 | |
JP4844042B2 (ja) | 平面型表示装置 | |
JP2008041422A (ja) | 平面型表示装置及びスペーサ | |
JP4844041B2 (ja) | 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置 | |
JP5514421B2 (ja) | 平面型表示装置並びにスペーサ | |
JP4434113B2 (ja) | 平面型表示装置及びその組立方法 | |
JP4857645B2 (ja) | 平面型表示装置 | |
JP2007115625A (ja) | 平面型表示装置 | |
JP5355900B2 (ja) | 平面型表示装置 | |
JP5002950B2 (ja) | 平面型表示装置、並びに、スペーサ及びその製造方法 | |
JP5345324B2 (ja) | 冷陰極電界電子放出表示装置 | |
JP4561491B2 (ja) | 平面型表示装置用のアノードパネルの製造方法、平面型表示装置の製造方法、及び、平面型表示装置 | |
JP4725238B2 (ja) | 表示装置の製造方法 | |
JP4228968B2 (ja) | 冷陰極電界電子放出表示装置用のカソードパネル及び冷陰極電界電子放出表示装置 | |
JP5345326B2 (ja) | 平面型表示装置 | |
JP4997202B2 (ja) | 平面型表示装置並びにスペーサ | |
JP5150314B2 (ja) | アノードパネルの製造方法及び蛍光体領域の形成方法 | |
JP5367343B2 (ja) | 冷陰極電界電子放出表示装置 | |
JP4466496B2 (ja) | スペーサ、並びに、平面型表示装置 | |
JP5097572B2 (ja) | スペーサの取付け方法及び平面型表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100804 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |