JP2007109498A - 平面型表示装置、並びに、スペーサ - Google Patents

平面型表示装置、並びに、スペーサ Download PDF

Info

Publication number
JP2007109498A
JP2007109498A JP2005298543A JP2005298543A JP2007109498A JP 2007109498 A JP2007109498 A JP 2007109498A JP 2005298543 A JP2005298543 A JP 2005298543A JP 2005298543 A JP2005298543 A JP 2005298543A JP 2007109498 A JP2007109498 A JP 2007109498A
Authority
JP
Japan
Prior art keywords
panel
spacer
base material
display device
electron emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005298543A
Other languages
English (en)
Inventor
Atsushi Seki
敦司 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005298543A priority Critical patent/JP2007109498A/ja
Publication of JP2007109498A publication Critical patent/JP2007109498A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

【課題】スペーサに沿った画素の相対的な輝度変化を軽減することができる、平面型表示装置において使用されるスペーサ、並びに、係るスペーサが組み込まれた平面型表示装置を提供する。
【解決手段】第1パネルと、第2パネルとが、それらの周縁部において接合され、第1パネルと第2パネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、第1パネルと第2パネルとの間に配置されるスペーサ140であって、スペーサ140は、スペーサ基材140Aと、スペーサ基材140Aの側面上に設けられた帯電防止膜140Bとから成り、スペーサ基材の側面部における第2パネル側の第2端部を基準とし、スペーサ基材の側面部における第1パネル側の第1端部迄の距離をH0とするとき、スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、0<H1≦0.5×H0を満足する。
【選択図】 図1

Description

本発明は、文字や画像等の情報を表示する平面型表示装置において使用されるスペーサ、並びに、係るスペーサが組み込まれた平面型表示装置に関する。
現在主流の陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、電子放出源を組み込んだ平面型表示装置の開発も進められている。ここで、電子放出源として、冷陰極電界電子放出素子、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)、表面伝導型電子放出素子が知られており、これらの電子放出源を組み込んだ平面型表示装置は、高解像度、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。
電子放出源としての冷陰極電界電子放出素子を組み込んだ平面型表示装置である冷陰極電界電子放出表示装置(以下、表示装置と略称する場合がある)は、一般に、2次元マトリックス状に配列された各画素(カラー表示の場合には、各サブピクセル)に対応した電子放出領域を有する第1パネル(カソードパネル)と、電子放出領域から放出された電子との衝突により励起されて発光する蛍光体層を有する第2パネル(アノードパネル)とが、真空状態とされた空間を介して対向配置された構成を有する。電子放出領域には、通常、1又は複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。
一例として、スピント型電界放出素子を有する表示装置の概念的な一部端面図を図5に示し、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図を図6に示す。この表示装置を構成するスピント型電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)と、開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15から構成されている。
この表示装置において、カソード電極11は、第1の方向(図5及び図6においてY方向)に延びている。ゲート電極13は、第1の方向とは異なる第2の方向(図5及び図6においてX方向)に延びている。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルの領域に相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域(表示装置の表示領域に対応する領域)内に、通常、2次元マトリックス状に配列されている。
一方、アノードパネルAPは、基板20上に所定のパターンを有する蛍光体層22(具体的には、赤色発光蛍光体層22R、緑色発光蛍光体層22G、及び、青色発光蛍光体層22B)が形成され、蛍光体層22がアノード電極24で覆われた構造を有する。尚、これらの蛍光体層22の間は、カーボン等の光吸収性材料から成る光吸収層(ブラックマトリックス)23で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。尚、図中、参照番号40は例えば板状のスペーサを表し、参照番号26は枠体を表し、参照番号16は収束電極を表す。図6においては、隔壁やスペーサ、収束電極の図示を省略した。
アノード電極24は、蛍光体層22からの発光を反射させる反射膜としての機能の他、蛍光体層22の帯電防止といった機能を有する。
1サブピクセルは、カソードパネルCP側の電子放出領域EAと、電子放出領域EAに対面したアノードパネル側の蛍光体層22とによって構成されている。カラー表示の表示装置の場合には、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成されている。有効領域には、係る画素が、例えば数十万〜数百万個ものオーダーにて配列されている。
そして、アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体層22とが対向するように配置し、周縁部において枠体26を介して接合した後、排気し、封止することによって、表示装置を作製することができる。アノードパネルAPとカソードパネルCPと枠体26とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。
従って、アノードパネルAPとカソードパネルCPとの間にスペーサ40を配設しておかないと、大気圧によって表示装置が損傷を受けてしまう。スペーサ40は、スペーサ基材40Aと、スペーサ基材40Aの側面部上に設けられた帯電防止膜40Bとから成る。これらについては後述する。
カソード電極11には相対的に負電圧がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧がゲート電極制御回路32から印加され、収束電極16には収束電極制御回路(図示せず)から相対的に負電圧(例えば、0ボルト)が印加され、アノード電極24にはゲート電極13よりも更に高い正電圧がアノード電極制御回路33から印加される。係る表示装置において表示を行う場合、例えば、カソード電極11にカソード電極制御回路31から走査信号を入力し、ゲート電極13にゲート電極制御回路32からビデオ信号を入力する。あるいは、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力する。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15から電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体層22に衝突する。その結果、蛍光体層22が励起されて発光し、所望の画像を得ることができる。つまり、この冷陰極電界電子放出表示装置の動作は、基本的に、ゲート電極13に印加される電圧、及び、カソード電極11に印加される電圧によって制御される。
スペーサ40を構成するスペーサ基材40Aは、ムライトやアルミナ、チタン酸バリウム等のセラミック、あるいは、ガラス等の高抵抗剛性材料から成る。スペーサ40は、その両端が、それぞれ、アノード電極24と、収束電極16とに接している。従って、スペーサ40の両端間には、アノード電極24に印加される電圧と、収束電極16に印加される電圧との電位差(電圧)が加わる。尚、表示装置の形式によっては、スペーサのカソード側はゲート電極と接する。この場合には、スペーサの両端間には、アノード電極に印加される電圧と、ゲート電極に印加される電圧との電位差(電圧)が加わる。従って、スペーサ40に過大な電流が流れないように、スペーサ40は基本的に高抵抗であることが必要とされる。また、スペーサ40の両端における電位差(電圧)が、スペーサ40の両端間で均等に分圧される必要がある。従って、スペーサ基材40Aを構成する高抵抗剛性材料の比抵抗は、所定の範囲内の値であり、かつ、できるだけ均一であることが好ましい。例えば、特表2003−524280号公報等には、高抵抗剛性材料として、種々のセラミック材料が開示されている。
図7の(A)及び(B)に、スペーサ40の近傍に位置する画素における電子ビームの軌道を模式的に示す。図7の(A)に示すように、電子放出部15から放出された電子は、蛍光体層22に向かう。アノードパネルAPにおけるアノード電極24を通過し、蛍光体層22に衝突した電子の一部は、蛍光体層22によって後方に散乱する(以下、これらの電子を総称して、後方散乱電子と呼ぶ)。この後方散乱電子の一部はスペーサ40の側面部に衝突する(図7の(B)参照)。スペーサ40の側面部に電子が衝突すると、その表面から2次電子が放出される。スペーサ40に衝突する電子とスペーサから放出される2次電子の量に差がある場合には、スペーサ40が帯電して電子の軌道に影響を与える。このため、2次電子放出係数が1に近い材料から成る帯電防止膜、例えばCrOx等から成る帯電防止膜40Bが、スペーサ基材40Aの側面部上に設けられている。帯電防止膜を構成する材料(2次電子放出係数が1に近い材料)として、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等が知られており、例えば、特表2004−500688号公報等に種々の材料が開示されている。
特表2003−524280号公報 特表2004−500688号公報
ところで、長時間に亘りスペーサ40の側面部に後方散乱電子の一部が衝突することによって、スペーサ40近傍の電界分布が変化する場合がある。先に述べたように、スペーサ基材40Aの側面部上に、帯電防止膜40Bとして例えばCrOxから成る金属酸化膜が設けられているとき、この金属酸化膜が電子の衝突により還元され、その電気抵抗が変動する場合がある。帯電防止膜40Bの電気抵抗特性が変化すると、スペーサ40近傍の電界が変化し、電子ビーム軌道が湾曲する(図8参照)。これにより、表示装置のスペーサ40近傍の画素における輝度特性も変化する。
帯電防止膜40Bの電気抵抗特性の変動は、通常、表示装置の動作時間に応じて大きくなる。従って、上述した電子ビーム軌道の湾曲も、表示装置の動作時間に応じて、その程度が大きくなる。これに伴い、表示装置のスペーサ40近傍の画素における輝度特性は、経時変化を示す。一方、スペーサ40から離れた画素については、上記の現象は生じない。このため、表示装置の表示画面において、スペーサ40に沿った画素に相対的な輝度変化が生じ、表示画面の均一性が悪化する。
従って、本発明の目的は、スペーサに沿った画素の相対的な輝度変化を軽減することができる平面型表示装置、並びに、平面型表示装置において使用されるスペーサを提供することにある。
上記の目的を達成するための本発明の第1の態様あるいは第2の態様に係る平面型表示装置は、電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、スペーサが第1パネルと第2パネルとの間に配置され、第1パネルと第2パネルとによって挟まれた空間が真空に保持された平面型表示装置に関する。
また、上記の目的を達成するための本発明の第1の態様あるいは第2の態様に係るスペーサは、電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、第1パネルと第2パネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、第1パネルと第2パネルとの間に配置されるスペーサに関する。
そして、本発明の第1の態様に係る平面型表示装置を構成するスペーサ、あるいは、本発明の第1の態様に係るスペーサにあっては、
スペーサは、スペーサ基材と、スペーサ基材の側面部上に設けられた帯電防止膜とから成り、
スペーサ基材の側面部における第2パネル側の第2端部を基準とし、スペーサ基材の側面部における第1パネル側の第1端部迄の距離をH0とするとき、スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、0<H1≦0.5×H0を満足することを特徴とする。
本発明の第1の態様に係る平面型表示装置を構成するスペーサ、あるいは、本発明の第1の態様に係るスペーサにあっては、後方散乱電子が専ら第2パネル近傍に分布することに注目し、0<H1≦0.5×H0を満たす構成、即ち、スペーサ側面部のうち第2パネル近傍の部分(換言すれば、第2端部近傍の部分)には帯電防止膜が存在しない構成とした。従って、後方散乱電子の少なくとも一部は帯電防止膜には衝突せずスペーサ基材に衝突する。一般に、スペーサ基材を構成する材料は帯電防止膜を構成する材料よりも還元され難いので、帯電防止膜の還元による電気抵抗特性の変化が低減される。特に、0.075×H0≦H1を満たす場合には、距離H0の絶対値により左右されるものの、通常、スペーサ基材の側面部における第2端部から後方散乱電子の入射量が最大となる位置(これについては後述する)には、帯電防止膜が存在しない構成となり、より帯電防止膜の還元による電気抵抗特性の変化が低減する。尚、後方散乱電子がスペーサ基材に衝突することにより、第2パネル側のスペーサ基材が帯電する。しかし、第1パネルの電子放出源から放出された電子は、第2パネル付近では充分加速されているので、スペーサ基材の帯電による電子軌道への影響は、相対的に小さい。スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、H1≦0.5×H0を満足すれば、第2パネル側のスペーサ基材の帯電は、実用上悪影響を及ぼさない。これにより、本発明の第1の態様に係る平面型表示装置にあっては、スペーサに沿った画素の相対的な輝度変化を軽減することができる。
また、本発明の第2の態様に係る平面型表示装置を構成するスペーサ、あるいは、本発明の第2の態様に係るスペーサにあっては、
スペーサは、スペーサ基材と、スペーサ基材の側面部上に設けられた帯電防止膜とから成り、
スペーサ基材の側面部における第2パネル側の第2端部を基準とし、スペーサ基材の側面部における第1パネル側の第1端部迄の距離をH0、スペーサの側面部における後方散乱電子の入射量が最大になる位置迄の距離をLとするとき、スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、L≦H1≦0.5×H0を満足することを特徴とする。
本発明の第2の態様に係る平面型表示装置を構成するスペーサ、あるいは、本発明の第2の態様に係るスペーサにあっては、スペーサの側面部における後方散乱電子の入射量が最大になる位置に着目し、L≦H1≦0.5×H0を満たす構成、即ち、第2パネル近傍のスペーサ側面部には、スペーサ基材の側面部における第2端部からL以上の幅で帯電防止膜が存在しない構成とした。従って、後方散乱電子の少なくとも一部は帯電防止膜には衝突せずスペーサ基材に衝突する。一般に、スペーサ基材を構成する材料は帯電防止膜を構成する材料よりも還元され難いので、帯電防止膜の還元による電気抵抗特性の変化が低減される。特に、1.5×L≦H1を満たす場合には、後方散乱電子の大部分はスペーサ基材に衝突し、帯電防止膜の還元による電気抵抗特性の変化が低減する。尚、第1の態様において説明したと同様に、後方散乱電子がスペーサ基材に衝突することにより、第2パネル側のスペーサ基材が帯電する。しかし、第1パネルの電子放出源から放出された電子は、第2パネル付近では充分加速されているので、スペーサ基材の帯電による電子軌道への影響は、相対的に小さい。スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、H1≦0.5×H0を満足すれば、第2パネル側のスペーサ基材の帯電は、実用上悪影響を及ぼさない。これにより、本発明の第2の態様に係る平面型表示装置にあっては、スペーサに沿った画素の相対的な輝度変化を軽減することができる。
本発明の第1の態様あるいは第2の態様に係る平面型表示装置を構成するスペーサ、あるいは、本発明の第1の態様あるいは第2の態様に係るスペーサにあっては、スペーサ基材の側面部における第1端部とは、スペーサ基材の側面部における電位がスペーサ基材が接する第1パネルに設けられている電極の電位と同電位であって、かつ、最も第2パネル側に近い境界部を意味する。また、スペーサ基材の側面部における第2端部とは、スペーサ基材の側面部における電位が第2パネルに設けられているアノード電極の電位と同電位であって、かつ、最も第1パネル側に近い境界部を意味する。例えば、図9の(A)に示すように、スペーサ基材40Aの端面が直接アノード電極24と接する場合には、スペーサ基材40Aの側面部におけるアノード電極側の端部が第2端部となり、図9の(B)に示すように、スペーサ基材40Aが例えばスペーサ基材40Aの端面上に設けられた端部電極を介してアノード電極24と接する場合には、スペーサ基材40Aの側面部における端部電極とスペーサ基材40Aとの界面部が第2端部となる。また、図10の(A)に示すように、端部電極がスペーサ基材40Aの側面部上にも延びて形成されている場合には、側面部上に設けられている端部電極の境界部が第2端部となる。この場合において、図10(B)に示すように、第1パネルにスペーサを保持するスペーサ保持部が設けられており、アノード電極24がスペーサ保持部に倣うように形成されており、スペーサ基材40Aの側面部上に接するアノード電極24の境界部がより第1パネル側に近くなる場合には、側面部上のアノード電極24の境界部が第2端部となる。逆に、図10(C)に示すように、スペーサ基材40Aの側面部上に接するアノード電極24の境界部よりも、側面部上に設けられている端部電極の境界部がより第1パネル側に近くなる場合には、端部電極の境界部が第2端部となる。スペーサ基材が端部電極を介して第1パネルと接する場合や、第1パネルにスペーサ保持部が設けられている場合の第1端部についても、第2端部で説明したと同様に取り扱うことができる。尚、図9の(A)及び(B)、図10の(A)〜(C)においては、帯電防止膜40Bの図示を省略し、第1パネルを単にCP、第2パネルを単にAPと示した。
ここで、本発明の第1の態様あるいは第2の態様に係る平面型表示装置を構成するスペーサ、あるいは、本発明の第1の態様あるいは第2の態様に係るスペーサにあっては、スペーサを構成するスペーサ基材を、セラミックやガラス等の高抵抗剛性材料から成る構成とすることができる。セラミック材料として、ムライト等のケイ酸アルミニウム化合物やアルミナ等の酸化アルミニウム、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア(酸化ジルコニウム)、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミック材料、これらに、酸化チタンや酸化クロム、酸化マグネシウム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができるし、例えば、特表2003−524280号公報等に記載されている材料を用いることもできる。
また、本発明の第1の態様あるいは第2の態様に係る平面型表示装置を構成するスペーサ、あるいは、本発明の第1の態様あるいは第2の態様に係るスペーサにあっては、帯電防止膜を構成する2次電子放出係数が1に近い材料として、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を用いることができる。例えば、グラファイト等の半金属及びMoSex等の半金属元素を含む化合物、CrOx、NdOx、LaxBa2-xCuO4、LaxBa2-xCuO4、Lax1-xCrO3等の酸化物、AlBx、TiBx等のホウ化物、SiC等の炭化物、MoSx、WSx等の硫化物、及び、BN、TiN、AlN等の窒化物等を挙げることができるし、例えば、特表2004−500688号公報等に記載されている材料等を用いることもできる。帯電防止膜が単層構造である場合には、その層が単一の種類の材料から成るものであってもよいし、その層が複数の種類の材料の混合物から成るものであってもよい。また、帯電防止膜は、複数層が積層した構造であってもよい。この場合には、各層は、単一の種類の材料から成るものであってもよいし、複数の種類の材料の混合物から成るものであってもよい。帯電防止膜を、金属酸化物から成る構成とすることができるが、この場合には、帯電防止膜を構成する層を(第1の金属酸化物,第2の金属酸化物)の混合物から構成することもできる。(第1の金属酸化物,第2の金属酸化物)の組み合わせとして、(クロム酸化物,チタン酸化物)、(クロム酸化物,インジウム酸化物)、(マンガン酸化物,チタン酸化物)、(マンガン酸化物,インジウム酸化物)、(亜鉛酸化物,チタン酸化物)あるいは(亜鉛酸化物,インジウム酸化物)を挙げることができる。これらの膜は、スパッタリング法、蒸着法、化学的気相成長(CVD)法等、周知の方法により形成することができる。帯電防止膜を形成する際に、ハードマスクを用いることにより、帯電防止膜を所定の高さH1に形成することができる。あるいは又、所謂リフトオフ法により帯電防止膜の一部を除去することにより、帯電防止膜を所定の高さH1に形成することもできる。帯電防止膜は、スペーサ基材の側面部上に直接設けられていてもよいし、例えば、密着性改善用等の下地膜がスペーサ基材の上に形成されており、下地膜の上に帯電防止膜が形成されていてもよい。
以下、本発明の第1の態様あるいは第2の態様に係る平面型表示装置、又は、本発明の第1の態様あるいは第2の態様に係るスペーサを、単に、本発明と呼ぶ場合がある。また、本発明の第1の態様あるいは第2の態様に係る平面型表示装置を構成するスペーサ、又は、本発明の第1の態様あるいは第2の態様に係るスペーサを、単に、本発明のスペーサと呼ぶ場合がある。更には、本発明の平面型表示装置を、単に、本発明の表示装置と呼ぶ場合がある。
本発明において、スペーサ基材をセラミック材料から成る構成とする場合には、スペーサ基材を構成するセラミック基材を、例えば、
(a)セラミック粉末を分散質とし、バインダーを添加してグリーンシート用スラリーを調製し、
(b)グリーンシート用スラリーから、グリーンシートを得、その後、
(c)グリーンシートを焼成する、
ことにより得ることができる。スペーサ基材を構成するセラミック材料は、グリーンシート用スラリー内のセラミック粉末が焼結されることにより形成される。グリーンシート用スラリーの分散質となるセラミック粉末を構成する材料として、上述のスペーサ基材の説明において例示したと同様の材料を挙げることができる。尚、必要な場合には、スラリーに導電性付与材料を分散質として加えてもよい。導電性付与材料は、スラリー内にあっては、必ずしも導電性を示さなくてもよい。導電性付与材料は、グリーンシートの焼成の際に化学的組成が変化するものであってもよいし、焼成により化学的組成が変化しないものであってもよい。具体的には、グリーンシートを焼成することにより、グリーンシート内の導電性付与材料も焼成されるが、焼成された導電性付与材料が導電性を示すものであればよい。グリーンシート用スラリーの分散質となる導電性付与材料として、例えば、金や白金等の貴金属;モリブデン酸化物、ニオブ酸化物、タングステン酸化物、ニッケル酸化物等の金属酸化物;チタン炭化物、タングステン炭化物、ニッケル炭化物等の金属炭化物;モリブデン酸アンモニウム等の金属塩を挙げることができる。更には、これらの混合物であってもよい。また、グリーンシート用スラリーに添加されるバインダーを構成する材料として、有機系バインダー材料(例えば、アクリル系エマルジョンやポリビニルアルコール(PVA)、ポリエチレングリコール)あるいは無機系バインダー材料(例えば、水ガラス)を挙げることができる。
平面型表示装置を冷陰極電界電子放出表示装置とする場合、電子放出源を構成する冷陰極電界電子放出素子(以下、電界放出素子と略称する)は、第1パネル(カソードパネルと呼ぶ場合がある)に設けられ、
(a)支持体上に形成され、第1の方向に延びる帯状のカソード電極、
(b)カソード電極及び支持体上に形成された絶縁層、
(c)絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状のゲート電極、
(d)カソード電極とゲート電極の重複する重複領域に位置するゲート電極及び絶縁層の部分に設けられ、底部にカソード電極が露出した開口部、及び、
(e)開口部の底部に露出したカソード電極上に設けられた電子放出部、
から成る。
電界放出素子の型式は特に限定されず、スピント型電界放出素子(円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)や、扁平型電界放出素子(略平面の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)を挙げることができる。
第1パネルにおいて、カソード電極の射影像とゲート電極の射影像とは直交することが、即ち、第1の方向と第2の方向とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。そして、カソード電極とゲート電極とが重複する重複部分は電子放出領域に該当し、電子放出領域が2次元マトリックス状に配列されており、各電子放出領域には、1又は複数の電界放出素子が設けられている。
冷陰極電界電子放出表示装置にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、第2パネル(アノードパネルと呼ぶ場合がある)に設けられたアノード電極によって第2パネルへと引き付けられ、蛍光体層に衝突する。そして、蛍光体層への電子の衝突の結果、蛍光体層が発光し、画像として認識することができる。
冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実動作時、アノード電極制御回路の出力電圧VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をd0(但し、0.5mm≦d0≦10mm)としたとき、VA/d0(単位:キロボルト/mm)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは4以上8以下を満足することが望ましい。冷陰極電界電子放出表示装置の実動作時、カソード電極に印加する電圧VC及びゲート電極に印加する電圧VGに関しては、階調制御方式として電圧変調方式を採用することができる。
電界放出素子は、一般に、以下の方法で製造することができる。
(1)支持体上にカソード電極を形成する工程、
(2)全面(支持体及びカソード電極上)に絶縁層を形成する工程、
(3)絶縁層上にゲート電極を形成する工程、
(4)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
(5)開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
あるいは又、電界放出素子は、以下の方法で製造することもできる。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)全面(支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上)に絶縁層を形成する工程、
(4)絶縁層上にゲート電極を形成する工程、
(5)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。
電界放出素子には収束電極が備えられていてもよい。即ち、例えばゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている電界放出素子、あるいは又、ゲート電極の上方に収束電極が設けられている電界放出素子とすることもできる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルト以上のオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路から相対的な負電圧(例えば、0ボルト)が印加される。収束電極は、必ずしも、カソード電極とゲート電極とが重複する重複部分に設けられた電子放出部あるいは電子放出領域のそれぞれを取り囲むように個別に形成されている必要はなく、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、電子放出部あるいは電子放出領域の全てを1つの収束電極で取り囲む構成としてもよく(即ち、収束電極を、冷陰極電界電子放出表示装置としての実用上の機能を果たす中央部の表示領域である有効領域の全体を覆う薄い1枚のシート状の構造としてもよく)、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。
スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、真空蒸着法の他、例えばスパッタリング法やCVD法によっても形成することができる。
扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。あるいは又、電子放出部を構成する材料として、係る材料の2次電子利得δがカソード電極を構成する導電性材料の2次電子利得δよりも大きくなるような材料から適宜選択してもよい。扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体(カーボン・ナノチューブ及び/又はグラファイト・ナノファイバー)、ZnOウィスカー、MgOウィスカー、SnO2ウィスカー、MnOウィスカー、Y23ウィスカー、NiOウィスカー、ITOウィスカー、In23ウィスカー、Al23ウィスカーを挙げることができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。
カソード電極、ゲート電極、収束電極の構成材料として、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、CVD法やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、例えば帯状のカソード電極やゲート電極を形成することが可能である。
絶縁層や層間絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。絶縁層や層間絶縁層の形成には、CVD法、塗布法、スパッタリング法、スクリーン印刷法等の公知のプロセスが利用できる。
第1開口部(ゲート電極に形成された開口部)あるいは第2開口部(絶縁層に形成された開口部)の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。第1開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第1開口部を直接形成することもできる。第2開口部の形成も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。
電界放出素子においては、電界放出素子の構造に依存するが、1つの開口部内に1つの電子放出部が存在してもよいし、1つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第1開口部を設け、係る第1開口部と連通する1つの第2開口部を絶縁層に設け、絶縁層に設けられた1つの第2開口部内に1又は複数の電子放出部が存在してもよい。
電界放出素子において、カソード電極と電子放出部との間に抵抗体膜を設けてもよい。抵抗体膜を設けることによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系材料、SiN、アモルファスシリコン等の半導体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物を例示することができる。抵抗体膜の形成方法として、スパッタリング法や、CVD法やスクリーン印刷法を例示することができる。1つの電子放出部当たりの電気抵抗値は、概ね1×106〜1×1011Ω、好ましくは数十ギガΩとすればよい。
第1パネルを構成する支持体として、あるいは又、第2パネルを構成する基板として、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、低アルカリガラス、無アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)を例示することができる。
平面型表示装置において、アノード電極と蛍光体層の構成例として、(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体層を形成する構成、(2)基板上に、蛍光体層を形成し、蛍光体層上にアノード電極を形成する構成、を挙げることができる。尚、(1)の構成において、蛍光体層の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。
アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとは抵抗体層によって電気的に接続されていることが好ましい。抵抗体層を構成する材料として、カーボン、シリコンカーバイド(SiC)やSiCNといったカーボン系材料;SiN系材料;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物;アモルファスシリコン等の半導体材料;ITOを挙げることができる。また、SiC抵抗膜上に抵抗値の低いカーボン薄膜を積層するといった複数の膜の組み合わせにより、安定した所望のシート抵抗値を実現することも可能である。抵抗体層のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数(Q)は2以上であればよく、例えば、直線状に配列された蛍光体層の列の総数をq列としたとき、Q=qとし、あるいは、q=k・Q(kは2以上の整数であり、好ましくは10≦k≦100、一層好ましくは20≦k≦50)としてもよいし、一定の間隔をもって配設されるスペーサの数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。
アノード電極(アノード電極ユニットを包含する)は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種の物理的気相成長法(PVD法);各種のCVD法;スクリーン印刷法;メタルマスク印刷法;リフトオフ法;ゾル−ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料をPVD法やスクリーン印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、抵抗体層も同様の方法で形成することができる。即ち、抵抗体材料から抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこの抵抗体層をパターニングしてもよいし、あるいは、抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料のPVD法やスクリーン印刷法に基づく形成により、抵抗体層を得ることができる。基板上(あるいは基板上方)におけるアノード電極の平均厚さ(後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ)として、3×10-8m(30nm)乃至5×10-7m(0.5μm)、好ましくは5×10-8m(50nm)乃至3×10-7m(0.3μm)を例示することができる。
アノード電極の構成材料として、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、抵抗体層を形成する場合、抵抗体層の抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、抵抗体層をシリコンカーバイド(SiC)から構成した場合、アノード電極をモリブデン(Mo)から構成することが好ましい。
蛍光体層は、単色の蛍光体粒子から構成されていても、3原色の蛍光体粒子から構成されていてもよい。蛍光体層の配列様式はドット状である。具体的には、表示装置がカラー表示の場合、蛍光体層の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線状に配列された蛍光体層の1列は、全てが赤色発光蛍光体層で占められた列、緑色発光蛍光体層で占められた列、及び、青色発光蛍光体層で占められた列から構成されていてもよいし、赤色発光蛍光体層、緑色発光蛍光体層、及び、青色発光蛍光体層が順に配置された列から構成されていてもよい。ここで、蛍光体層とは、表示装置において1つの輝点を生成する蛍光体領域であると定義する。また、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成され、1サブピクセルは、1つの蛍光体層(1つの赤色発光蛍光体層、あるいは、1つの緑色発光蛍光体層、あるいは、1つの青色発光蛍光体層)から構成される。尚、隣り合う蛍光体層の間の隙間がコントラスト向上を目的とした光吸収層(ブラックマトリックス)で埋め込まれていてもよい。
蛍光体層は、発光性結晶粒子から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体層を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体層を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体層を形成する方法にて形成することができる。あるいは又、赤色発光蛍光体スラリー、緑色発光蛍光体スラリー、青色発光蛍光体スラリーを順次塗布した後、各蛍光体スラリーを順次露光、現像して、各蛍光体層を形成してもよいし、スクリーン印刷法やインクジェット法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体層を形成してもよい。基板上における蛍光体層の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。
蛍光体層からの光を吸収する光吸収層が、隣り合う蛍光体層の間、あるいは、隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラック・マトリックスとして機能する。光吸収層を構成する材料として、蛍光体層からの光を90%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せに、スクリーン印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。
蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が他の蛍光体層に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するための、あるいは又、蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が隔壁を越えて他の蛍光体層に向かって侵入したとき、これらの電子が他の蛍光体層と衝突することを防止するために、隔壁を設けることが好ましい。
隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成(硬化)を行う方法である。キャスティング法(型押し成形法)とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型(キャスト)から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。
隔壁における蛍光体層を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができる。これらの平面形状(開口領域の平面形状)が2次元マトリックス状に配列されることにより、格子状の隔壁が形成される。この2次元マトリックス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。
隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、SiO2、低融点ガラスペーストを例示することができる。隔壁の表面(頂面及び側面)には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための保護層(例えば、SiO2、SiON、あるいは、AlNから成る)を形成してもよい。
スペーサの形状は、板状であってもよいし、柱状であってもよい。柱状のスペーサをその長手方向と直交する仮想平面で切断したときの断面形状は、例えば略円形であってもよいし、十字形であってもよい。スペーサは、例えば、隔壁と隔壁との間に挟み込んで固定することもできるし、第1パネル及び/又は第2パネルにスペーサ保持部を形成し、スペーサ保持部によって固定することもできる。あるいは又、スペーサと第1パネル及び/又は第2パネルを、フリットガラスや低融点金属等によって固定することもできる。
第1パネルと第2パネルとを周縁部において接合するが、接合は接着層を用いて行ってもよいし、あるいは、ガラスやセラミック等から成る枠体と接着層とを併用して行ってもよい。枠体と接着層とを併用する場合には、枠体の高さを適宜選択することにより、接着層のみを使用する場合に比べ、第1パネルと第2パネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、フリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。
第1パネルと第2パネルと枠体の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階で第1パネル又は第2パネルのいずれか一方と枠体とを接合し、第2段階で第1パネル又は第2パネルの他方と枠体とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、第1パネルと第2パネルと枠体と接着層とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、第1パネルと第2パネルと枠体と接着層とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。
排気を行う場合、排気は、第1パネル及び/又は第2パネルに予め接続されたチップ管を通じて行うことができる。チップ管は、典型的にはガラス管、あるいは、低熱膨張率を有する金属、合金[例えば、ニッケル(Ni)を42重量%含有した鉄(Fe)合金や、ニッケル(Ni)を42重量%、クロム(Cr)を6重量%含有した鉄(Fe)合金]から構成され、第1パネル及び/又は第2パネルの無効領域(表示装置としての実用上の機能を果たす中央部の表示領域である有効領域を額縁状に包囲する領域)に設けられた貫通部の周囲に、フリットガラス又は上述の低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られ、あるいは又、圧着することにより封じられる。尚、封じる前に、表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。
本発明において、電子放出源として、冷陰極電界電子放出素子(以下、電界放出素子と略称する)、金属/絶縁膜/金属型素子(MIM素子)、表面伝導型電子放出素子を挙げることができる。また、平面型表示装置として、冷陰極電界電子放出素子を備えた平面型表示装置(冷陰極電界電子放出表示装置)、MIM素子が組み込まれた平面型表示装置、表面伝導型電子放出素子が組み込まれた平面型表示装置を挙げることができる。
本発明の平面型表示装置に用いられるスペーサ、あるいは、本発明のスペーサにあっては、スペーサ近傍の電界分布の経時変化を少なくすることができる。従って、スペーサに沿った画素に発生する相対的な輝度変化を低減することができる。これにより、経時変化による表示画面の均一性の悪化を抑制することができる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例の平面型表示装置、及び、スペーサの概念的な一部端面図を、図1に示す。実施例における平面型表示装置は冷陰極電界電子放出表示装置(以下、表示装置と略称する)であり、この表示装置を構成する第1パネル(カソードパネルCP)及び第2パネル(アノードパネルAP)は、図5及び図6を参照して説明した表示装置におけるカソードパネルCP及びアノードパネルAPと同じ構成、構造を有する。即ち、実施例の表示装置にあっては、電子を放出する電子放出源に相当するスピント型電界放出素子が支持体10に複数、形成されて成る第1パネル(カソードパネルCP)と、電子放出源(スピント型電界放出素子)から放出された電子が衝突する蛍光体層22及びアノード電極24が基板20に形成されて成る第2パネル(アノードパネルAP)とが、それらの周縁部において接合され、スペーサ140が第1パネル(カソードパネルCP)と第2パネル(アノードパネルAP)との間に配置され、第1パネル(カソードパネルCP)と第2パネル(アノードパネルAP)とによって挟まれた空間が真空に保持されている。これらの構成、動作、及び、作用については、背景技術で説明したと同様であるので、ここでは説明を省略する。尚、以下の説明においては、第1パネルをカソードパネルCPと呼び、第2パネルをアノードパネルAPと呼ぶ。
実施例のスペーサ140は、カソードパネルCPとアノードパネルAPとの間に配置されるスペーサであって、スペーサ基材140Aと、スペーサ基材140Aの側面部上に設けられた帯電防止膜140Bとから成る。
そして、実施例のスペーサ140にあっては、スペーサ基材の側面部におけるアノードパネルAP側の第2端部を基準とし、スペーサ基材の側面部におけるカソードパネルCP側の第1端部迄の距離をH0とするとき、スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、0<H1≦0.5×H0、より具体的には、0.075×H0≦H1≦0.5×H0を満足する。
あるいは又、実施例のスペーサ140にあっては、スペーサ基材の側面部におけるアノードパネルAP側の第2端部を基準とし、スペーサ基材の側面部におけるカソードパネルCP側の第1端部迄の距離をH0、スペーサの側面部における後方散乱電子の入射量が最大になる位置迄の距離をLとするとき、スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、L≦H1≦0.5×H0、より具体的には、1.5×L≦H1≦0.5×H0を満足する。
図2に示すように、実施例の表示装置にあっては、電子放出部15から放出された電子は、アノードパネルAPにおけるアノード電極24を通過し、蛍光体層22に衝突した電子の一部は、蛍光体層22で後方散乱され、後方散乱電子の一部はスペーサ140の側面部に入射する。一方、スペーサ140のアノードパネル側の側面部上には、帯電防止膜140Bが形成されていない領域が存在し、後方散乱電子の大部分はこの領域に入射する。従って、帯電防止膜140Bの還元による電気抵抗特性の変化が低減する。
図3の(A)及び(B)を参照して、実施例のスペーサ140について説明する。図3の(A)は、実施例のスペーサ140の一部を切り欠いた模式的な斜視図であり、図3の(B)は、実施例のスペーサ140において、後述するシミュレーションにより求めた後方散乱電子の入射量と、帯電防止膜との関係を説明するための模式的な一部断面図である。
図3に示すように、実施例のスペーサ140においては、スペーサ基材140Aの側面部におけるアノードパネルAP側の第2端部を基準とし、スペーサ基材140Aの側面部におけるカソードパネルCP側の第1端部迄の距離をH0とするとき、スペーサ基材140Aの側面部における距離H1の位置から第1端部迄、帯電防止膜140Bが設けられている。
電子放出部15から放出された電子は、その一部が後方散乱され、スペーサ140の側面部に入射する。スペーサ140に入射する後方散乱電子は、アノードパネルAP側の近傍に入射するような分布を示す。最も電子が多く入射する位置は、例えば、下記に示す条件の下でモンテカルロ法を用いたシミュレーションを行うことにより、求めることができる。図3の(B)において、図の左側のグラフは、シミュレーションにより求めた後方散乱電子の入射量を示す。このグラフにおいて、縦軸はスペーサ140の第1端部を基準とした高さ方向の位置を示し、横軸は後方散乱電子の入射量を示す。尚、このグラフにおいて、縦軸は距離H0を1とするように正規化されており、横軸は後方散乱電子の入射量の最大値を1とするように正規化されている。実験により、スペーサ140の側面部における後方散乱電子の入射量が最大となる位置迄の距離(図3の(B)においては、第2端部から距離L)よりも、距離H1が長い場合には、スペーサ140に沿った画素に発生する相対的な輝度変化が低減することが確かめられた。好ましくは、1.5×L≦H1であることが望ましい。また、距離H0(換言すれば、スペーサ140の高さ)の絶対値により左右されるものの、通常、0.075×H0≦H1を満たす場合には、スペーサ基材140Aの側面部における第2端部からL以上の幅で帯電防止膜が存在しない構成となる。尚、実験の結果、H1≦0.5×H0を満足すれば、アノードパネルAP側のスペーサ基材の帯電は、実用上問題が無いことを確認した。実験結果を、表1に掲げる。表1については後述する。
[シミュレーションの条件]
(1)電子放出部15から放出された電子が後方散乱される際には、弾性散乱と非弾性散乱とが混在する。
(2)弾性散乱はscreened Rutherford散乱に従う。
(3)非弾性散乱はBetheの阻止能式(あるいはBetheのエネルギー損失則)に従う。(screened Rutherford散乱、Betheの阻止能式については下記文献1及び文献2を参照)
[文献1]
R. Shimizu, T. Ikura, and K. Murata,
The Monte Carlo technique as applied to the fundamentals of EPMA and SEM
Journal of Applied Physics, Vol.43, No.10, p.4233-4249 (1972)
[文献2]
藤田和久
2次電子を考慮した電子線リソグラフィー・シミュレータの開発
富士総研技報 Vol.5 No.1 (1995)
次いで、実施例のスペーサの製造方法、及び、実施例の表示装置の製造方法を説明する。
[工程−100]
先ず、グリーンシート用スラリーを調製する。平均粒径が1〜2μmとなるように粉砕・分級したアルミナ粉末(アルコア インコーポレイテッド製)、チタニア粉末(関東化学株式会社製)を、体積比が98:2となるように混合し、ポリビニール・ブチラール系樹脂のバインダーと界面活性剤とを加えて、トルエンとエタノールの混合溶媒に分散し、ボールミルによって攪拌し、スラリーを得ることができる。
[工程−110]
次いで、グリーンシート用スラリーから、グリーンシートを得る。実施例では、調製したスラリーをブレードコート法によって厚さ約100μmのシートとし、100゜Cで充分に乾燥させることで、グリーンシートを得たが、これに限定するものではない。
[工程−120]
その後、グリーンシートを焼成し、セラミック材料を得る。上記のシートをモリブデン製のセッターの上に載せ、1650゜C、窒素:水素=1:3の雰囲気下で、約1時間焼成することにより、セラミック材料を得たが、これに限定するものではない。
[工程−130]
次いで、セラミック材料を切断することにより、スペーサ基材140Aを得る。実施例において、スペーサ基材140Aの寸法を、長手方向(図1においてX方向)に150mm、厚さ方向(図1においてY方向)に100μm、高さ方向(図1においてZ方向)に2mmとしたが、これらに限定するものではない。
[工程−140]
その後、スペーサ基材140Aの側面部上に帯電防止膜140Bを設けることにより、セラミック材料から成るスペーサ基材140Aと、スペーサ基材140Aの側面部上に設けられた帯電防止膜140Bとから成るスペーサ140を得る。スペーサ140における距離H0、距離H1を、表1に掲げる。実施例においては、リフトオフ法とスパッタリング法を用いて帯電防止膜140Bを所定の高さに形成するが、これに限定するものではない。スパッタリング法に用いるターゲットの構造あるいは組成を説明する。ターゲットは、クロム酸化物である。このターゲットの製造方法を説明する。粒子状のクロム酸化物を、一般的な真空ホットプレス法によって焼結することにより、スパッタリング法に用いるターゲットを製造することができる。このターゲットを用いて、下記の表2に例示する条件にて帯電防止膜140Bを形成する。実施例においては、膜厚が約2〜20nmの帯電防止膜140Bを形成する。
上記の[工程−100]〜[工程−140]によって、スペーサ基材140Aと帯電防止膜140Bとから成る実施例のスペーサ140を製造することができる。
[工程−150]
次いで、図1に示す表示装置の組立を行う。具体的には、スペーサ140を介して、蛍光体層22と電子放出領域EAとが対向するようにアノードパネルAPとカソードパネルCPとを配置する。アノードパネルAPとカソードパネルCP(より具体的には、支持体10と基板20)とを、例えば枠体26を介して、周縁部において接合する。接合に際しては、枠体26とアノードパネルAPとの接合部位、及び、枠体26とカソードパネルCPとの接合部位にフリットガラスを塗布し、予備焼成にてフリットガラスを乾燥した後、アノードパネルAPとカソードパネルCPと枠体とを貼り合わせ、約450゜Cで10〜30分の本焼成を行う。その後、アノードパネルAPとカソードパネルCPと枠体26とフリットガラスとによって囲まれた空間を、貫通孔(図示せず)及びチップ管(図示せず)を通じて排気し、空間の圧力が10-4Pa程度に達した時点でチップ管を加熱溶融や圧接により封じ切る。このようにして、アノードパネルAPとカソードパネルCPと枠体26とに囲まれた空間を真空にすることができる。その後、必要な外部回路との配線を行い、実施例の表示装置を完成させることができる。
実施例の表示装置を用いて、スペーサ140近傍の画素における輝度特性の経時変化を測定した。具体的には、カラー表示の表示装置を用いて、表示領域全面に白色を表示して、スペーサ140近傍の画素(実施例においては1サブピクセル)について、以下に説明する方法により、輝度重心の測定を行なった。尚、表示装置の駆動条件を、アノードパネルAP(より具体的には、アノード電極24)に印加される電圧を約10kVとし、この電圧とアノードパネルに流れる電流量の実効値から計算される電力が略20Wとなるように設定した。尚、表示装置の表示領域は約40cm×30cmである。
表1における実施例、及び、比較例について簡単に説明する。実施例として第2端部から帯電防止膜140B迄の距離H1を変えた4種類のスペーサを、比較例として、側面部が全て帯電防止膜で覆われている従前のスペーサを用意し、これらを組み込んだ表示装置を用いて評価を行った。
先ず、図4の(A)及び(B)を参照して、輝度重心の求め方について説明する。図4の(A)は、スペーサ140の近傍に位置する画素(実施例においては1サブピクセル)における電子ビームの軌道を模式的に示した図である。図4の(B)は、図4の(A)に示す状態において、蛍光体層22の輝度分布を模式的に示した図である。通常、蛍光体層22の周囲部の輝度は、蛍光体層22の中央部の輝度よりも、相対的に低くなる傾向がある。図4の(B)における破線は、蛍光体層22における輝度の等高線を模式的に示したものである。図4の(B)に示すように、蛍光体層22の右上端部を原点(0,0)とし、蛍光体層22上の点(xi,yj)における輝度がL(xi,yj)で与えられるとき、以下の式(1)、式(2)により、輝度の重心の座標(XC,YC)を求めることができる。
Figure 2007109498
Figure 2007109498
測定対象となる画素について、表示装置の動作直後の輝度重心(以下、初期状態の輝度重心と呼ぶことがある)と、動作状態で所定時間が経過した後の輝度重心(以下、経時変化後の輝度重心と呼ぶことがある)を測定した。具体的には、点灯直後の表示装置の測定対象となる画素について、その内部の輝度の分布を、CCDカメラ等により測定した。その測定結果を用いて、輝度L(xi,yj)を求めることができる。次いで、求めた輝度L(xi,yj)を用いて、初期状態の輝度重心の座標(XCS,YCS)を計算した。次いで、表示装置を動作状態で所定時間が経過した後、上記と同様の手順により、経時変化後の輝度重心の座標(XCT,YCT)を計算した。
初期状態の輝度重心の座標(XCS,YCS)と、経時変化後の輝度重心の座標(XCT,YCT)とを用いて、輝度重心の位置変化量が求まる。具体的には、両者の輝度重心の距離を計算で求めればよい。実施例の表示装置と、比較例の表示装置について、上記の作業を行い、スペーサ近傍に位置する画素の輝度重心が5μm移動するまでの動作時間を算出した。算出した動作時間を、表1に掲げる。尚、発明者の実験によれば、輝度重心の移動量が5μm以下であれば、表示画像においてその影響を視認することができず、画像表示の品質は保持される。
表1に示すように、実施例の表示装置にあっては、輝度重心が5μm移動するまでの動作時間が、比較例の表示装置よりも2.5倍〜5倍程度長い。即ち、実施例の表示装置は、輝度重心の位置変化が、比較例の表示装置よりも遅い。従って、実施例のスペーサを表示装置に用いることによって、スペーサに沿った画素の相対的な輝度変化を軽減することができる。尚、距離H1が長くなる程、消費電力を上げたときに、スペーサの帯電に起因する影響が顕著になる。従って、距離H1は、表示装置の動作仕様に応じて、適宜好適な値を選択すればよい。
[表1]
Figure 2007109498
[表2]
[スパッタリング法による帯電防止膜の成膜条件]
スペーサ基材温度 :25゜C
成膜速度 :0.2nm/秒
圧力 :0.5Pa
プロセスガス :Ar
スパッタリング方法 :RFスパッタリング
以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の構成、構造は例示であり、適宜変更することができるし、アノードパネルやカソードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の製造方法も例示であり、適宜変更することができる。更には、アノードパネルやカソードパネルの製造において使用した各種材料も例示であり、適宜変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。
電界放出素子においては、専ら1つの開口部に1つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、1つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に1つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第1開口部を設け、絶縁層に係る複数の第1開口部に連通した第2開口部を設け、1又は複数の電子放出部を設ける形態とすることもできる。
表面伝導型電子放出素子と通称される電子放出素子から電子放出源を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫(SnO2)、金(Au)、酸化インジウム(In23)/酸化錫(SnO2)、カーボン、酸化パラジウム(PdO)等の導電材料から成り、微小面積を有し、所定の間隔(ギャップ)を開けて配された一対の電極がマトリックス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極に行方向配線が接続され、一対の電極の内の他方の電極に列方向配線が接続された構成を有する。一対の電極に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。係る電子を第2パネル上の蛍光体層に衝突させることによって、蛍光体層が励起されて発光し、所望の画像を得ることができる。あるいは又、金属/絶縁膜/金属型素子から電子放出源を構成することもできる。
図1は、実施例の平面型表示装置、及び、スペーサの概念的な一部端面図である。 図2は、スペーサの近傍に位置する画素における電子ビームの軌道を模式的に示した図である。 図3の(A)は、実施例のスペーサの一部を切り欠いた模式的な斜視図であり、図3の(B)は、実施例のスペーサにおいて、シミュレーションにより求めた後方散乱電子の入射量と、帯電防止膜との関係を説明するための模式的な一部断面図である。 図4の(A)は、スペーサの近傍に位置する画素(実施例においては1サブピクセル)における電子ビームの軌道を模式的に示した図であり、図4の(B)は、図4の(A)に示す状態において、蛍光体層の輝度分布を模式的に示した図である。 図5は、スピント型電界放出素子を有する従来の冷陰極電界電子放出表示装置の概念的な一部端面図である。 図6は、カソードパネル及びアノードパネルを分解したときのカソードパネルとアノードパネルの一部分の模式的な分解斜視図である。 図7の(A)及び(B)は、スペーサの近傍に位置する画素における電子ビームの軌道を模式的に示した図である。 図8は、スペーサの近傍に位置する画素において、帯電防止膜の電気抵抗特性が変化することにより電子ビーム軌道が湾曲することを説明するための模式的な図である。 図9の(A)及び(B)は、スペーサ基材の側面部における第1端部、第2端部を説明するための、平面型表示装置、及び、スペーサの概念的な一部端面図である。 図10の(A)〜(C)は、図9の(B)に引き続き、スペーサ基材の側面部における第1端部、第2端部を説明するための、平面型表示装置、及び、スペーサの概念的な一部端面図である。
符号の説明
CP・・・カソードパネル、AP・・・アノードパネル、10・・・支持体、11・・・カソード電極、12・・・絶縁層、13・・・ゲート電極、14,14A,14B・・・開口部、15・・・電子放出部、16・・・収束電極、20・・・基板、22,22R,22G,22B・・・蛍光体層、23・・・光吸収層、24・・・アノード電極、26・・・枠体、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・アノード電極制御回路、40・・・スペーサ、40A・・・スペーサ基材、40B・・・帯電防止膜、140・・・スペーサ、140A・・・スペーサ基材、140B・・・帯電防止膜

Claims (12)

  1. 電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、スペーサが第1パネルと第2パネルとの間に配置され、第1パネルと第2パネルとによって挟まれた空間が真空に保持された平面型表示装置であって、
    スペーサは、スペーサ基材と、スペーサ基材の側面部上に設けられた帯電防止膜とから成り、
    スペーサ基材の側面部における第2パネル側の第2端部を基準とし、スペーサ基材の側面部における第1パネル側の第1端部迄の距離をH0とするとき、スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、0<H1≦0.5×H0を満足することを特徴とする平面型表示装置。
  2. 0.075×H0≦H1≦0.5×H0を満足することを特徴とする請求項1に記載の平面型表示装置。
  3. 電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、スペーサが第1パネルと第2パネルとの間に配置され、第1パネルと第2パネルとによって挟まれた空間が真空に保持された平面型表示装置であって、
    スペーサは、スペーサ基材と、スペーサ基材の側面部上に設けられた帯電防止膜とから成り、
    スペーサ基材の側面部における第2パネル側の第2端部を基準とし、スペーサ基材の側面部における第1パネル側の第1端部迄の距離をH0、スペーサの側面部における後方散乱電子の入射量が最大になる位置迄の距離をLとするとき、スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、L≦H1≦0.5×H0を満足することを特徴とする平面型表示装置。
  4. 1.5×L≦H1≦0.5×H0を満足することを特徴とする請求項3に記載の平面型表示装置。
  5. スペーサ基材は、セラミック材料から成ることを特徴とする請求項1又は請求項3に記載の平面型表示装置。
  6. 帯電防止膜は、金属酸化物から成ることを特徴とする請求項1又は請求項3に記載の平面型表示装置。
  7. 電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、第1パネルと第2パネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、第1パネルと第2パネルとの間に配置されるスペーサであって、
    スペーサは、スペーサ基材と、スペーサ基材の側面部上に設けられた帯電防止膜とから成り、
    スペーサ基材の側面部における第2パネル側の第2端部を基準とし、スペーサ基材の側面部における第1パネル側の第1端部迄の距離をH0とするとき、スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、0<H1≦0.5×H0を満足することを特徴とするスペーサ。
  8. 0.075×H0≦H1≦0.5×H0を満足することを特徴とする請求項7に記載のスペーサ。
  9. 電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、第1パネルと第2パネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、第1パネルと第2パネルとの間に配置されるスペーサであって、
    スペーサは、スペーサ基材と、スペーサ基材の側面部上に設けられた帯電防止膜とから成り、
    スペーサ基材の側面部における第2パネル側の第2端部を基準とし、スペーサ基材の側面部における第1パネル側の第1端部迄の距離をH0、スペーサの側面部における後方散乱電子の入射量が最大になる位置迄の距離をLとするとき、スペーサ基材の側面部における距離H1の位置から第1端部迄、帯電防止膜が設けられており、L≦H1≦0.5×H0を満足することを特徴とするスペーサ。
  10. 1.5×L≦H1≦0.5×H0を満足することを特徴とする請求項9に記載のスペーサ。
  11. スペーサ基材は、セラミック材料から成ることを特徴とする請求項7又は請求項9に記載のスペーサ。
  12. 帯電防止膜は、金属酸化物から成ることを特徴とする請求項7又は請求項9に記載のスペーサ。
JP2005298543A 2005-10-13 2005-10-13 平面型表示装置、並びに、スペーサ Pending JP2007109498A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005298543A JP2007109498A (ja) 2005-10-13 2005-10-13 平面型表示装置、並びに、スペーサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005298543A JP2007109498A (ja) 2005-10-13 2005-10-13 平面型表示装置、並びに、スペーサ

Publications (1)

Publication Number Publication Date
JP2007109498A true JP2007109498A (ja) 2007-04-26

Family

ID=38035214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005298543A Pending JP2007109498A (ja) 2005-10-13 2005-10-13 平面型表示装置、並びに、スペーサ

Country Status (1)

Country Link
JP (1) JP2007109498A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073542A (ja) * 2008-09-19 2010-04-02 Sony Corp 平面型表示装置並びにスペーサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073542A (ja) * 2008-09-19 2010-04-02 Sony Corp 平面型表示装置並びにスペーサ

Similar Documents

Publication Publication Date Title
JP2007095649A (ja) 平面型表示装置
JP2007311093A (ja) 平面型表示装置、並びに、スペーサ
JP5373289B2 (ja) 平面型表示装置の処理方法
JP5066859B2 (ja) 平面型表示装置
JP5150156B2 (ja) 平面型表示装置の駆動方法
JP4894223B2 (ja) 平面型表示装置
JP4678196B2 (ja) スペーサの選別方法、並びに、平面型表示装置の製造方法
JP2008041422A (ja) 平面型表示装置及びスペーサ
JP4844042B2 (ja) 平面型表示装置
JP4802583B2 (ja) スペーサの製造方法
JP2007109498A (ja) 平面型表示装置、並びに、スペーサ
JP5514421B2 (ja) 平面型表示装置並びにスペーサ
JP5002950B2 (ja) 平面型表示装置、並びに、スペーサ及びその製造方法
JP2007294168A (ja) 平面型表示装置、並びに、スペーサ
JP4466496B2 (ja) スペーサ、並びに、平面型表示装置
JP5373344B2 (ja) 平面型表示装置並びにスペーサ
JP4997202B2 (ja) 平面型表示装置並びにスペーサ
JP4736537B2 (ja) 平面型表示装置
JP5345326B2 (ja) 平面型表示装置
JP5150314B2 (ja) アノードパネルの製造方法及び蛍光体領域の形成方法
JP2007109481A (ja) 平面型表示装置、スペーサ、並びに、スペーサの検査方法
JP2007149410A (ja) 平面型表示装置
JP4844041B2 (ja) 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置
JP4857645B2 (ja) 平面型表示装置
JP2007294129A (ja) 平面型表示装置、並びに、スペーサ