JPH07192611A

JPH07192611A - 電子放出素子の製造方法

Info

Publication number: JPH07192611A
Application number: JP34592793A
Authority: JP
Inventors: Masanori Mitome; 正則三留; Masahiro Okuda; 昌宏奥田; Akira Asai; 朗浅井; Shigeki Matsutani; 茂樹松谷; Hideyuki Sugioka; 秀行杉岡
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-12-24
Filing date: 1993-12-24
Publication date: 1995-07-28

Abstract

(57)【要約】（修正有）【目的】素子配線に電圧を直接印加したり、電流を直
接流すことなく電流放出素子のフォーミング処理が可能
で、複数の素子に対して同時に短時間でフォーミング処
理を完了することができる電子放出素子の製造方法を提
供する。【構成】絶縁基板１上に電極５，６および導電性薄膜
２を形成し、該導電性薄膜を局所的に破壊、変形もしく
は変質せしめることによって電子放出部を形成させる電
子放出素子の製造方法において、前記導電性薄膜に、外
場として交流電場、交流磁場もしくは電磁波を照射して
該導電性薄膜を局所的に破壊、変形もしくは変質せしめ
る電子放出素子の製造方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表面伝導型電子放出素子
の製造方法に関するものである。

【０００２】

【従来の技術】従来、電子放出素子としては、熱電子源
と冷陰極電子源の２種類が知られている。冷陰極電子源
には電界放出型（以下ＦＥと略す）、金属／絶縁層／金
属型（以下ＭＩＭと略す）や表面伝導型電子放出素子
（以下ＳＣＥと略す）等がある。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉｓｓｉｏ
ｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈ
ｙｓｉｃｓ、８、８９（１９５６）およびＣ．Ａ．Ｓｐ
ｉｎｄｔ、“Ｐｈｙｓｉｃａｌｐｒｏｐｅｒｔｉｅｓ
ｏｆｔｈｉｎｆｉｌｍ−ｆｉｅｌｄｅｍｉｓｓｉ
ｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂｄｅｎ
ｕｍｃｏｎｅｓ”、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、４
７、５２４８（１９７６）等が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ、“Ｔｈｅｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎａｍ
ｐｌｉｆｉｅｒ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、３２、６
４６（１９６１）等が知られている。

【０００５】ＳＣＥ型の例としては、Ｍ．Ｉ．Ｅｌｉｎ
ｓｏｎ、ＲａｄｉｏＥｎｇ．ＥｌｅｃｔｒｏｎＰ
ｙｓ．、１０（１９６５）等がある。

【０００６】ＳＣＥは基板上に形成された小面積の薄膜
に、膜面に平行に電流を流すことにより、電子放出が生
ずる現象を利用するものである。

【０００７】この表面伝導型電子放出素子（ＳＣＥ）と
しては、前記エリンソン等によるＳｎＯ₂ 薄膜を用いた
もの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔ
ｈｉｎＳｏｌｉｄＦｉｌｍｓ”、９、３１７（１９
７２）］、Ｉｎ₂ Ｏ₃ ／ＳｎＯ₂ 薄膜によるもの［Ｍ．
ＨａｒｔｗｅｌｌａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：
“ＩＥＥＥＴｒａｎｓ．ＥＤＣｏｎｆ．”、５１９
（１９７５）］、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、２２頁（１９８３）］等
が報告されている。

【０００８】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のＭ．ハートウェルの素子構成を
図５に示す。同図において１は絶縁性基板である。２は
電子放出部形成用薄膜で、スパッタで形成されたＨ型形
状の金属酸化物薄膜等からなり、後述のフォーミングと
呼ばれる通電処理により電子放出部３が形成される。ま
た、図中のＬはおよそ０．５ｍｍ〜１ｍｍ、素子の幅Ｗ
は約０．１ｍｍである。なお、４は電子放出部を含む薄
膜と呼ぶ。

【０００９】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に電子放出部形成薄膜２を
予めフォーミングと呼ばれる通電処理によって電子放出
部３を形成するのが一般的であった。即ち、フォーミン
グとは、前記電子放出部形成用薄膜２の両端に電圧を印
加通電し、電子放出部形成用薄膜を局所的に破壊、変形
もしくは変質せしめ、電気的に高抵抗な状態にした電子
放出部３を形成することである。尚、電子放出部３は電
子放出部形成用薄膜２の一部に亀裂が発生し、その亀裂
付近から電子放出が行なわれる場合もある。以下、フォ
ーミングにより形成した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜４と呼ぶ。

【００１０】また、このフォーミング処理を均一に、制
御性良く、かつ短時間に行なう方法として、赤外光又は
レーザー光を照射することによって局所的に加熱すると
共に素子に通電する方法がある（特開昭６４−１９６５
７号公報）。この方法によると、多数の素子に対して同
時にフォーミング処理を施した際の、素子間でのばらつ
きを少なく抑えることができるほか、素子設計、製造プ
ロセス設計の自由度をも大きくすることができる。

【００１１】前記フォーミング処理をした表面伝導型電
子放出素子は上述の電子放出部を含む薄膜４に電圧を印
加し、素子表面に電流を流すことにより、上述の電子放
出部３より電子を放出せしめるものである。

【００１２】

【発明が解決しようとする課題】しかしながら、上記の
様な従来の表面伝導型電子放出素子における通電による
フォーミング処理には次の様な問題点があった。１）フ
ォーミング処理前の電子放出部形成薄膜２は連続膜とな
っていることから、この薄膜を局所的に破壊、変形もし
くは変質せしめ、電気的に高抵抗な状態にするために
は、フォーミング後に電子放出をさせるために必要とな
る電流量よりもはるかに多くの電流量を必要とする。こ
のため、素子配線はフォーミング処理時に流れる電流量
に耐えうるような厚さ、大きさに設計する必要が生じ、
素子設計上の大きな制約となっている。２）パネル上に
複数の表面伝導型電子放出素子を配置し利用する場合、
生産プロセスを短時間で完了するために、複数の素子を
同時にフォーミングすることが必要となる。しかし、複
数の素子に対して同時にフォーミング処理を施そうとし
たとき、大変大きな電流を外部から供給することが必要
となり、フォーミング処理に伴う過剰なジュール熱や大
電流に伴う現象（磁場の発生、電極材料のマイグレーシ
ョンなど）が素子に悪影響（絶縁性基板１の裂傷など）
を生じる。

【００１３】以上のような問題点があるため、（表面伝
導形）電子放出素子は、素子構造が簡単であるという利
点があるにもかかわらず、産業上積極的に応用されるに
は至っていなかった。

【００１４】本発明は、この様な従来技術の問題点を解
決するためになされたものであり、素子配線に電圧を直
接印加したり、電流を直接流すことなく、または電流を
流しても小電流の通電で電流放出素子のフォーミング処
理が可能であり、また複数の素子に対して同時にフォー
ミング処理を施す場合でも、短時間で処理を完了するこ
とができ、素子設計および製造プロセスに大幅な自由度
を与えることができる電子放出素子の製造方法を提供す
ることを目的とするものである。

【００１５】

【課題を解決するための手段】すなわち、本発明は、絶
縁基板上に電極および導電性薄膜を形成し、該導電性薄
膜を局所的に破壊、変形もしくは変質せしめることによ
って電子放出部を形成させる電子放出素子の製造方法に
おいて、前記導電性薄膜に、外場として交流電場、交流
磁場もしくは電磁波を照射して該導電性薄膜を局所的に
破壊、変形もしくは変質せしめることを特徴とする電子
放出素子の製造方法である。

【００１６】以下、本発明を詳細に説明する。図１は、
本発明の電子放出素子の製造方法の一実施態様を示す概
略図である。同図に示す様に、本発明の電子放出素子の
製造方法は、絶縁性基板１上に素子電極５，６および電
子放出部形成用薄膜２を形成した素子の外部から、交流
電場、交流磁場もしくは電磁波の照射手段７，８によ
り、該電子放出部形成用薄膜２に、周波数１ＴＨｚ以
下、好ましくは１ＭＨｚ〜３０ＧＨｚの交流電場、交流
磁場もしくは電磁波を照射することによって、素子電極
５と６の間に交流電流もしくは渦電流を誘起させ、素子
配線に電流を流すこと並びに素子に電圧を直接印加する
ことなく、外部から素子配線を通じて電流を供給したと
きと同等な電流を電子放出部形成用薄膜２に流し、その
結果としてこの薄膜を局所的に破壊、変形もしくは変質
せしめ、電子放出部３を形成する。この際、素子電極５
と６の間に誘起される電流が充分でない場合には、素子
電極５と６を通じて微小な電流を流しても構わない。

【００１７】本発明におけるフォーミング処理方法が適
応できる表面伝導形電子放出素子としては、電子放出部
形成用薄膜の材料およびその形成方法、電極材料および
その形成方法と形状などに対して一切制限はない。

【００１８】また、本発明において、素子の外部から照
射する交流電場、交流磁場もしくは電磁波の周波数は、
素子電極５と６および電子放出部形成用薄膜２の形状と
大きさによって決定される、特定の共鳴周波数を用いた
場合がもっとも効率がよい。しかし、この共鳴周波数を
計算から求めることは多くの場合容易ではなく、実験的
に各種周波数でのフォーミング状態を調べたうえで、最
適値を見つけだす方が一般的である。

【００１９】また、交流電場、交流磁場もしくは電磁波
の発生方法、照射方法にも特に制限はない。一般には、
前記共鳴周波数と同じ共鳴周波数を有する空洞共振器を
用いた場合が効率的である。

【００２０】

【実施例】以下に実施例を挙げ、本発明を更に詳述す
る。

【００２１】実施例１本実施例の電子放出素子として図２（ａ）、（ｂ）に示
すタイプの電子放出素子を作成した。図２は本発明の方
法により製造された電子放出素子の一実施例を示す概略
構成図である。図２（ａ）は電子放出素子の平面図を、
図２（ｂ）はＢＢ線断面図を示す。また、図２（ａ）、
（ｂ）中の１は絶縁性基板、５および６は素子に電圧を
印加するための素子電極、４は電子放出部を含む薄膜、
３は電子放出部を示す。なお、図中のＬ１は素子電極５
と素子電極６の素子電極間隔、Ｗ１は素子電極の幅、ｄ
は素子電極の厚さ、Ｗ２は素子の幅を示す。

【００２２】図３を用いて、本実施例の電子放出素子の
製造方法を述べる。絶縁性基板１とし石英基板を用い、
これを有機溶剤により充分に洗浄後、該絶縁性基板１面
上に、ニッケルからなる素子電極５、６を形成した（図
３（ａ）参照）。この時、素子電極間隔Ｌ１は３μｍと
し、素子電極の幅Ｗ１を５００μｍ、その厚さｄを１０
００Åとした。

【００２３】次に、有機パラジウム（奥野製薬（株）
製、ｃｃｐ−４２３０）含有溶液を塗布した後、３００
℃で１０分間の加熱処理をして、酸化パラジウム（Ｐｄ
Ｏ）微粒子（平均粒径：７０Å）からなる微粒子膜を形
成し、電子放出部形成用薄膜２とした（図３（ｂ）参
照）。

【００２４】ここで電子放出部形成用薄膜２は、その幅
（素子の幅）Ｗを３００μｍとし、素子電極５と６のほ
ぼ中央部に配置した。また、この電子放出部形成用薄膜
２の膜厚は１００Å、シート抵抗値は５×１０⁴ Ω／□
であった。なおここで述べる微粒子膜とは、複数の微粒
子が集合した膜であり、その微細構造として、微粒子が
個々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは、重なり合った状態（島状も含む）の膜を
さし、その粒径とは、前記状態で粒子形状が認識可能な
微粒子についての径をいう。

【００２５】本実施例では、この素子の２つの電極をリ
ード線によって短絡した状態で、図１に示す様に、照射
手段７，８として電磁コイルを用いて、該電磁コイルの
間に素子を挿入し、基板に垂直な方向に交流磁場を印加
してフォーミング処理を試みた。このとき、交流磁場の
周波数は６０ＭＨｚ、磁場の強さは３０００Ｇａｕｓ
ｓ、照射時間は３分間とした。その結果、両電極間の電
気抵抗は１０ＭΩ以上となり、フォーミング処理が完了
した。このフォーミング処理の後、光学顕微鏡で見るか
ぎり、素子電極が損傷している様子は全く見られなかっ
た（図３（ｃ）参照）。

【００２６】さらに、この素子に真空容器内で、図４に
示すような矩形のパルス電圧を印加したところ、素子か
らの電子放出が観察され、電子放出素子として機能する
ことが確認された。

【００２７】実施例２本実施例では、表面伝導型電子放出素子をパネル上に複
数配置し、ディスプレーとして応用する場合のことを鑑
みて、絶縁性基板１（石英基板）上に複数の素子を形成
した試料において、これらの素子に同時にフォーミング
処理を施した例について述べる。

【００２８】絶縁性基板１として石英基板を用い、素子
電極５および６として金を用いた。また、電子放出部形
成用薄膜２には、実施例１と同様に有機パラジウムを加
熱処理して得られたＰｄＯ微粒子膜を用いた。電極およ
び電子放出部形成用薄膜の形成方法は、実施例１と同様
である。

【００２９】本実施例では、素子の配線は短絡せずその
まま空洞共振器内に挿入し、この空洞共振器に接続され
た導波路を通して、周波数２４ＧＨｚ、出力５０Ｗのマ
イクロ波を１分間導入した。その結果、複数の全素子が
電気的に高抵抗な状態へ変化しフォーミング処理が施さ
れた。また、各素子に実施例１と同様な矩形のパルス電
圧を印加したところ、全素子から電子放出が観察され
た。

【００３０】実施例３本実施例では、素子に対してマイクロ波を照射すると同
時に、素子電極を通じて微弱な電流を素子に流した場合
の例について述べる。本実施例では、実施例１で用いた
素子を用いた。この素子を本実施例では空洞共振器の中
に入れ、周波数１０ＧＨｚ、出力１０Ｗのマイクロ波を
導入した。この場合、マイクロ波の導入だけでは、電子
放出部形成用薄膜２を破壊、変形もしくは変質するには
至らなかった。

【００３１】この状態で、素子電極５と６の間に１Ｖの
電圧を印加し、電子放出部形成用薄膜２に数ｍＡ程度の
電流を流したところ、両電極間の電気抵抗は１０ＭΩ以
上となりフォーミング処理が完了した。

【００３２】実施例４本実施例では、交流電場を用いた場合について述べる。
実施例１で述べた素子と全く同じ素子を、図６のよう
に、１ｃｍの距離をもって並べた２枚の平板電極７ａお
よび８ａの間に挿入し、この平板電極間に２０ＭＨｚ電
圧１００Ｖの交流電圧を印加することによって、素子に
交流電場を照射した。

【００３３】この場合、交流電場を照射しただけでは、
素子をフォーミングするには至らず、加えて、素子電極
を通して数ｍＡの電流を流したときに初めて、素子を電
気的に高抵抗な状態にすることができ、フォーミング処
理が完了した。この素子に、図４に示したようなパルス
電圧を印加したところ、素子からの電子放出が観察され
た。

【００３４】

【発明の効果】以上説明したように本発明により、以下
のような効果が得られる。１）素子配線に電圧を直接印加したり、多大な電流を直
接流すことなく、または電流を流しても小電流の通電で
電流放出素子のフォーミング処理が可能となる。延いて
は、素子配線の厚さおよび大きさを、素子に電子放出さ
せるに必要な電流量に耐えうるような程度に抑さえるこ
とができ、素子設計に大幅な自由度を与えることができ
る。２）また、複数の素子に対して同時にフォーミング処理
を施す場合でも、短時間で処理を完了することができ
る。したがって、製造プロセスに対して自由度を与える
ことになる。

【図面の簡単な説明】

【図１】本発明の電子放出素子の製造方法の一実施態様
を示す概略図である。

【図２】本発明の方法により製造された電子放出素子の
一実施例を示す概略構成図である。

【図３】本発明の電子放出素子の製造方法の一例を示す
概略図である。

【図４】電子放出をさせるために素子に印加したパルス
電圧を示す図である。

【図５】従来の電子放出素子を示す概略構成図である。

【図６】本発明の電子放出素子の製造方法の一実施態様
を示す概略図である。

【符号の説明】

１絶縁性基板２電子放出部形成用薄膜３電子放出部４電子放出部を含む薄膜５，６素子電極７，８交流電場、交流磁場もしくは電磁波の照射手段７ａ，８ａ平板電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者松谷茂樹東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者杉岡秀行東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に電極および導電性薄膜を形
成し、該導電性薄膜を局所的に破壊、変形もしくは変質
せしめることによって電子放出部を形成させる電子放出
素子の製造方法において、前記導電性薄膜に、外場とし
て交流電場、交流磁場もしくは電磁波を照射して該導電
性薄膜を局所的に破壊、変形もしくは変質せしめること
を特徴とする電子放出素子の製造方法。
【請求項２】照射する交流電場、交流磁場もしくは電
磁波の周波数が１ＴＨｚ以下であることを特徴とする請
求項１記載の電子放出素子の製造方法。
【請求項３】交流電場、交流磁場もしくは電磁波を照
射すると同時に導電性薄膜に電流を流すことを特徴とす
る請求項１記載の電子放出素子の製造方法。