KR20010085400A - 반도체발광소자 및 그 제조방법 - Google Patents

반도체발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20010085400A
KR20010085400A KR1020017002008A KR20017002008A KR20010085400A KR 20010085400 A KR20010085400 A KR 20010085400A KR 1020017002008 A KR1020017002008 A KR 1020017002008A KR 20017002008 A KR20017002008 A KR 20017002008A KR 20010085400 A KR20010085400 A KR 20010085400A
Authority
KR
South Korea
Prior art keywords
layer
zno
type
compound semiconductor
substrate
Prior art date
Application number
KR1020017002008A
Other languages
English (en)
Other versions
KR100648759B1 (ko
Inventor
다나베데츠히로
나카하라켄
Original Assignee
사토 게니치로
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 게니치로, 로무 가부시키가이샤 filed Critical 사토 게니치로
Publication of KR20010085400A publication Critical patent/KR20010085400A/ko
Application granted granted Critical
Publication of KR100648759B1 publication Critical patent/KR100648759B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3214—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities comprising materials from other groups of the periodic system than the materials of the active layer, e.g. ZnSe claddings and GaAs active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Weting (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

전류주입에 의해 발광하는 활성층(5)이, 그 활성층(5) 보다 밴드갭이 큰 재료로 이루어지는 n형 클래드층(4) 및 p형 클래드층(6)에 의해 끼워 지지되는 구조로서, 활성층(5)이 예를 들면, CdxZn1-xO(0≤x＜1)로 이루어져 있다. 또, 클래드층(4, 6)이, 예를 들면, MgyZn1-yO(0≤y＜1)로 이루어져 있으면 더욱 바람직하다. 이에 의해, ZnO재료의 협대역 겝화를 도모하게 되며, 활성층을 클래드층에 의해 끼워 지지하는 청색계의 발광다이오드나 레이저다이오드 등의 반도체발광소자의 활성층이나 클래드층의 재료에, 습성에칭이 가능하며, 취급하기 용이하고, 결정성이 우수한 산화물반도체를 사용할 수가 있게 되어, 발광특성이 우수한 청색계의 반도체발광소자를 얻을 수가 있다.

Description

반도체발광소자 및 그 제조방법{SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
풀컬러(full color)디스플레이나, 신호등 등의 광원에 사용되는 청색계의 발광다이오드(이하, LED라고 함)나, 실온에서 연속 발진하는 차세대의 고도로 정세(高精細)한 DVD광원용 등에 사용되는 청색계의 레이저다이오드(이하, LD라고 함)는, 최근, 사파이어 기판상에 GaN계 화합물 반도체를 적층하는 것에 의해 얻어지게 되어 각광을 받고 있다.
종래, 이와 같은 종류의 청색계(자외선에서 황색 근방의 색을 의미한다, 이하 동일)의 반도체발광소자는, 예를 들면, 도 47에 LD의 일예의 구조도로 나타내는바와 같이, 사파이어 기판(71)상에 III족 질화물 화합물 반도체(GaN계 화합물 반도체)가 유기금속 기상성장법(Metal Organic Chemical Vapor Deposition. 이하,MOCVD라고 함)에 의해 차례로 적층되는 것으로서, GaN완충층(72), n형 GaN층(73), In0.1Ga0.9N으로 이루어지는 n형 응력완화층(74), Al0.12Ga0.88N으로 이루어지는 n형 클래드층(75), GaN으로 이루어지는 n형 광 가이드층(76), InGaN계 화합물 반도체의 다중 양자정호구조(多重量子井戶構造)로 이루어지는 활성층(77), p형 GaN으로 이루어지는 p형 가이드층(78), p형 Al0.2Ga0.8N으로 이루어지는 p형 제1클래드층(79), Al0.12Ga0.88N으로 이루어지는 p형 제2클래드층(80), p형 GaN으로 이루어지는 컨텍트층(81)이 차례로 적층되며, 적층된 반도체층의 일부가 도 47에 나타내는 바와 같이, 드라이 에칭 등에 의해 에칭되어 n형 GaN층(73)을 노출시키며, 그 표면에 n측 전극(83), 상기의 컨텍트층(81)상에 p측 전극(82)이 각각 형성되는 것에 의해 구성되어 있다.
또, 1997년에 일본 도쿠시마에서 개최된 제2회 ICNS(International Conference on Nitride Semiconductors)에 있어서, 기판에 6H-SiC를 사용하여 GaN계 화합물 반도체를 적층하는 구조의 반도체발광소자가 발표된 바 있으나, 기판이 변형되어 있을 뿐 질화갈륨계(GaN계)화합물 반도체의 적층구조에 대해서는, 상기한 구조와 동일하다.
이와 같은 청색계의 파장이 짧은 반도체발광소자용의 III족 질화물 화합물 반도체는, 열적, 화학적으로 극히 안정적이며, 신뢰성이 높고, 수명이 길어진다는 점에 있어서는, 대단히 우수한 성질을 갖고 있다.
그러나, 안정적이고, 양호한 결정성을 갖는 반도체층을 얻기 위해서는, 예를들면, 일본국 특허공보 제2713094호에 개시되어 있는 바와 같이, 1000℃정도의 극심한 고온에서 성장을 하지 않으면 안된다.
한편, 활성층과 같이 In을 함유하는 반도체층은, 원소 In과 GaN이 혼합 결정(混晶)하기 어렵고, 또한, In의 증기압이 높기 때문에, 충분한 In을 넣으려고 하면 700℃ 정도 또는 그 이하의 온도에서만 결정을 쌓을 수가 없다.
그 때문에, 결정성이 우수한 반도체층에 필요한 고온으로 할 수가 없기 때문에, 결정성이 좋은 반도체층을 얻을 수가 없어, 발광효율이 저하하거나, 수명특성이 저하하는 문제가 있다.
또, AlGaN/InGaN/GaN계에 의해 구성되는 반도체레이저는, 중요한 물성으로서의 결점을 가지고 있다.
즉, InGaN/GaN계는 격자부정합계(格子不整合系)이며, InGaN활성층에는 항상 스트레스에 의한 내부전계(piezo 電界)가 발생하고 있다.
특히, InGaN재료는 상기 피에조 전계가 강하게 발생하는 재료고유의 물성을 갖고 있다.
이 내부전계가 크면, 전자와 홀(정공)이 공간적으로 분리되어 버리는 것에 의해, 재결합 확률이 작아져, 반도체레이저의 임계값이 상승한다.
그 때문에, InGaN 활성층에 Si 등을 도핑하여 쿨롱 포텐셜 차폐효과를 발생시켜, 내부전계를 작게 하는 것에 의해, 임계값의 저감을 실현하고 있다.
한편, 불순물을 도핑하면, 비 발광 재결합중심의 발생을 피할 수가 없어, 발광 이외의 과정에 캐리어가 소비되며, 역으로 임계값의 상승, 발광중의 소자의 온도상승을 초래하여, 소자의 수명 향상, 특히 고출력화시의 수명 향상에 방해가 되기 때문에, 반도체레이저에서는 활성층으로의 도핑을 피하지 않으면 안 된다.
그 때문에, 도핑에 의해 임계값을 내리게 할 수는 없다.
이와 같이, 종래의 청색계 반도체발광소자의 활성층에 사용되는 InGaN계 재료는, 격자부정합에 따른 스트레스에 의해, 임계값이 상승하기 쉽다는 문제가 있다.
한편, GaN에 대하여, In을 혼합 결정시키면 격자정수가 작게되고, Al을 혼합 결정시키면 격자정수가 크게되기 때문에, AlGaN으로 이루어지는 클래드층에 의해 InGaN으로 이루어지는 활성층을 끼워 지지하는 구조의 청색의 반도체발광소자에서는 이 스트레스를 해소 할 수가 없다.
또한, In을 함유하지 않는 III족 질화물 화합물 반도체층도, 그 성장장치의 태반은, 진공장치이며, 1000℃ 근방의 온도를 유지하여 결정성장을 계속한다는 것은, 장치의 부담이 클 뿐 아니라, 리크 등의 고장이 발생하기 쉽고, 장치를 안정적으로 가동시키는 것이 극히 곤란하다는 문제가 있다.
또, III족 질화물 화합물 반도체는 안정적이기 때문에, 화학약품에 의한 습성에칭이 극히 곤란하기 때문에, 특히 레이저소자를 구성할 때에 필요한, 내부전류 협착층(狹窄層)을 만들어 넣기가 불가능함과 동시에, 메사(mesa)형 형상으로 하기 위한 에칭도, 예를 들면, 리액티브 이온에칭(RIE) 등의 물리적 에칭을 하지 않으면 안되며, 반도체레이저의 구조로 형성하는 것이 공정상 극히 곤란하다는 문제가 있다.
그래서, 본 발명자들은, 산화물화합물 반도체를 사용하여 청색계의 반도체발광소자를 얻는 것을 시도하였다.
산화물화합물 반도체의 하나의 ZnO는, 예를 들면, Phys.Stat.Sol.202권(1997년), 669∼672쪽에 개시되어 있는 바와 같이, 레이저 MBE법 등을 사용하면, 600℃정도 이하의 온도에서 에피텍셜 성장 할 수가 있으며, 알칼리용액에 가용성이기 때문에, 습성에칭이 가능하다는 것이 알려져 있다.
그러나, 이 ZnO는, 밴드갭이 3.2eV로서, 이 재료를 그대로 활성층에 사용하여도 자외영역(紫外領域)의 370nm 부근에서의 발광으로 밖에는 되지 않는다.
예를 들면, 고도로 정세한 DVD의 광원으로서 사용하기 위해서는, 광디스크기판의 투과율과 디스크에의 기록정밀도의 양방을 충족시킬 필요가 있으며, 예를 들면, 기능재료 제17권(1997년), 제8호, 18∼25쪽에 개시되어 있는 바와 같이, 그 광원의 파장영역은, 400∼430nm의 범위에 들어가는 것이 요구되고 있다.
즉, 도 46에 나타내는 바와 같이, 파장이 짧게 되면, 광디스크기판의 투과율이 극단적으로 저하하며, 투과율이 75% 이상은 필요하기 때문에 광의 파장은 400nm이상일 것이 요구된다.
또, 파장이 길게 되면 기록밀도가 저하하고, 고도로 정세한 DVD에서는, 디스크 편면에서 15GB 이상이 요구되어, 이 기록밀도의 요청으로부터는 430nm 이하일 것이 요구된다.
한편, ZnO 재료의 광대역갭(wide band gap)화는, 예를 들면, 응용물리학 레터(Appl.Phys.Lett.) 제72권(1998년)제19호, 2466∼2468쪽, 또는재료과학포럼(Mat.Sci.Forum)264∼268권,1463∼1466쪽(1998년), 등에 개시되어 있는 바와 같이, ZnO와 MgO를 혼합 결정시키는 것에 의해 얻어지고 있으나, ZnO의 협대역갭(narrow band gap)화에 관해서는 구체적인 방법이 알려져 있지 않다.
본 발명은, 이와 같은 상황을 감안하여 이루어진 것으로서, ZnO재료의 협대역갭화를 시도함과 동시에, 활성층을 클래드층에 의해 끼워 지지하는 청색계의 발광다이오드나 레이저다이오드 등의 반도체발광소자의 활성층의 재료에 결정결함이 적고 결정성이 뛰어난 산화물반도체를 사용하여 발광특성을 향상시킬 수 있는 반도체발광소자를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 고도로 정세한 DVD광원에도 사용될 수 있는 청색계의 반도체레이저를 제공하는데 있다.
본 발명의 또 다른 목적은, 적층된 반도체층을, 습성에칭을 할 수 있는 산화물반도체에 의해 구성하며, 메사형 형상이나 내부전류 협착층(전류제한층)의 형성을 용이하게 할 수가 있는 반도체레이저 등의 발광소자를 제공하는데 있다.
본 발명의 또 다른 목적은, 기판에 도전성재료를 사용하여, 상하 양면으로부터 전극을 취출할 수 있는 반도체발광소자를 제공하는데 있다.
본 발명의 또 다른 목적은, ZnO화합물 반도체의 협대역갭화를 도모함과 동시에, ZnO계 화합물 반도체를 사용한 반도체발광소자를 제공하는데 있다.
본 발명의 또 다른 목적은, 활성층에 InGaN계 화합물 반도체를 사용하지 않고 청색계의 발광을 함과 동시에, 활성층에, 격자부정합에 따른 스트레스가 가해지지 않는 구조의 반도체발광소자를 제공하는데 있다.
본 발명의 또 다른 목적은, ZnO계 산화물반도체를 사용하여 발광소자를 형성한 경우에, 각 층을 결정성이 좋게 성장시키거나, 적층구조, 전극구조 등을 개량하는 것에 의해, 산화물 반도체층의 결정성이나 도전성 등을 향상시킴과 동시에, 외부로의 광을 끌어내는 효율(외부미분양자효율)을 향상시켜, 그 발광특성을 향상시키는데 있다.
본 발명의 또 다른 목적은, ZnO계 산화물반도체의 습성 에칭성을 이용하여, 전류협착층을 효과적으로 내부에 매입한 높은 특성의 반도체레이저를 제공하는데 있다.
본 발명은 자외(紫外)에서 황색 정도의 청색계의 단파장으로 발광하는 발광다이오드나 레이저 다이오드 등의 화합물 반도체발광소자 및 그 제조방법에 관한 것이다.
더욱 구체적으로는, ZnO계 화합물 반도체를 메인으로 하여, 결정성이 우수하고, 취급이 용이한 반도체발광소자 및 그 제조방법에 관한 것이다.
도 1은, 본 발명의 반도체발광소자에 의한 1실시형태의 사시설명도.
도 2는, 본 발명에 따른 다른 실시형태의 사시설명도.
도 3은, 본 발명에 따른 또 다른 실시형태의 사시설명도.
도 4는, 본 발명에 따른 또 다른 실시형태의 사시설명도.
도 5는, 본 발명에 따른 또 다른 실시형태의 사시설명도.
도 6은, 본 발명에 따른 또 다른 실시형태의 사시설명도.
도 7은, 도 6의 활성층 근방의 확대 단면구조의 설명도, 및 그 각층의 밴드갭의 관계를 나타내는 도면.
도 8은, CdxZn1-x0 및 MgzZn1-zO의 x 및 z를 각각 변화시켰을 때의 격자정수의 변화를 나타내는 도면.
도 9는, 본 발명에 따른 또 다른 실시형태인 LED칩의 단면설명도.
도 10은, 본 발명에 따른 또 다른 실시형태인 LD칩의 단면설명도.
도 11은, Cd, Zn, Mg의 온도에 대한 증기압을 나타내는 곡선.
도 12는, 본 발명에 따른 또 다른 실시형태의 단면설명도.
도 13은, ZnO계 화합물 반도체층의 성장시의 문제를 설명하는 도면.
도 14는, 본 발명에 따른 또 다른 실시형태인 LED칩의 사시설명도.
도 15는, 도 2의 구조에 반사막을 설치한 LD의 발광특성을 종래 구조의 LD와 대비하여 나타낸 도면.
도 16은, 본 발명에 따른 또 다른 실시형태인 LED칩의 단면설명도.
도 17은, 도 16의 예의 n측 전극의 전압-전류특성을 나타내는 도면.
도 18은, 본 발명에 따른 또 다른 실시형태인 LED칩의 단면설명도.
도 19는, 도 18의 예의 n측 전극의 전압-전류특성을 나타내는 도면.
도 20은, n형 ZnO에 Al/Ti/Ni의 전극을 설치하였을 때의 전압-전류특성.
도 21은, p형 ZnO를 성장시키는 1예의 MBE장치의 개략설명도.
도 22는, 본 발명의 p형 성장법에 의해 성장한 p형 ZnO의 N의 도프량에 대한 캐리어농도의 변화를 나타내는 도면.
도 23은, ZnO의 p형화가 하기 어려운 이유의 설명도.
도 24는, 보통의 방법으로 p형화를 위해 N을 도핑하였을 때의 도핑량에 대한 캐리어농도의 변화를 나타내는 도면.
도 25는, 기판상에 p형 ZnSe를 성장시킬 경우의 공정 단면설명도.
도 26은, 본 발명의 MOCVD법에 의해 p형 반도체층을 성장시키는 경우의 도입가스의 타임차트를 나타내는 도면.
도 27은, 도 25의 방법에 의해 도핑하는 경우의 도펀트가스의 유량에 대한 캐리어농도의 관게를 나타내는 도면.
도 28은, 본 발명에 따른 결정성장장치의 1예의 개략설명도.
도 29는, 도 28의 성장장치에 있어서의 플라즈마 발생원(50)의 확대설명도.
도 30은, 도 28의 장치를 사용하여 성장시킨 반도체층의 X선 로킹 커브를 종래의 방법에 의해 성장시킨 것과 비교하여 나타낸 도면.
도 31은, 도 29의 변형예의 설명도.
도 32는, 본 발명에 따른 또 다른 실시형태의 단면설명도.
도 33은, 결정상태를 X선 회절로 조사하였을 때의 X선 로킹 커브의 설명도.
도 34는, 본 발명에 따른 반도체레이저의 1예의 단면설명도.
도 35는, 본 발명에 따른 반도체레이저의 1예의 단면설명도.
도 36은, 본 발명에 따른 반도체레이저의 1예의 단면설명도.
도 37은, 에칭스톱층의 두께나 재료에 의한 반도체레이저로의 영향을 설명하는 도면.
도 38은, 에칭스톱층으로 사용하는 CdsZn1-sO 및 BetZn1-tO의 에칭시간에 대한 에칭량의 관계를 나타내는 도면.
도 39는, 줄무늬 홈을 에칭에 의해 형성할 때의 에칭의 진행을 설명하는 도면.
도 40은, 본 발명에 따른 MIS형 LED칩의 단면설명도.
도 41은, 본 발명에 따른 MIS형 LED칩의 다른 예의 단면설명도.
도 42는, 도 40의 구조에 의한 LED의 발광특성을, GaN계의 MIS구조에 의한 LED의 발광특성과 비교하여 나타내는 도면.
도 43은, ZnO의 원자구조를 설명하는 도면.
도 44는, ZnO계 화합물과 GaN계 화합물의 복합반도체를 사용한 본 발명에 따른 반도체발광소자의 LED칩의 단면설명도.
도 45는, ZnO계 화합물과 GaN계 화합물의 복합반도체를 사용한 본 발명에 따른 반도체발광소자의 LD칩의 단면설명도.
도 46은, 고도로 정세한 DVD에 필요로 하는 청색LD의 파장범위의 설명도.
도 47은, 종래에 있어서의 청색계 반도체발광소자의 1예의 단면설명도.
청구항 1에 기재한 발명에 의한 반도체발광소자는, 기판과, 그 기판상에 설치되며, 전류주입에 의해 발광하는 활성층을 그 활성층 보다 밴드갭이 큰 재료로 이루어지는 n형 및 p형의 클래드층에 의해 끼워 지지하는 발광층 형성부를 갖는 반도체발광소자로서, 상기 활성층이 Cd 및 Zn의 적어도 한쪽을 함유하는 산화물화합물 반도체로 이루어져 있다.
구체적으로는, 상기 활성층은, 예를 들면 CdxZn1-xO(0≤x＜1)에 의해 형성된다.
또한, 단순히 발광층 형성부라고 하는 경우는, 활성층을 n형 및 p형의 클래드층에 의해 끼워지지 되는 2중 헤테로 접합구조 이외에, pn접합구조, MIS(메탈-절연층-반도체층)구조 등의 발광할 수 있는 구조가 되도록 반도체층이 적층되는 부분을 포함하는 의미로 사용한다.
이 구조로 하는 것에 의해, 소망하는 파장의 광을 발광시키는 밴드갭의 활성층이 결정성이 좋은 반도체층으로서 얻어지며, 높은 발광효율의 반도체발광소자가 얻어진다.
상기 클래드층은, ZnO계 산화물화합물 반도체 또는 III족 질화물화합물 반도체에 의해 형성될 수 있다.
여기서, ZnO계 화합물 반도체란, Zn을 함유하는 산화물, 구체적인 예로서는, ZnO의 다른 IIA족과 Zn 또는 IIB족과 Zn 또는 IIA족 및 IIB족과 Zn의 각각의 산화물인 것을 의미한다.
또, III족 질화물화합물 반도체란, III족 원소의 Ga와 V족 원소의 N과의 화합물 또는 III족 원소의 Ga의 일부 또는 전부가 Al, In 등의 다른 III족 원소와 치환한 것 및/또는 V족 원소의 N의 일부가 P, As 등의 다른 V족 원소와 치환한 화합물로 이루어지는 반도체를 의미하며, 질화갈륨계(GaN계)화합물 반도체라고도 한다.
청구항 5에 기재한 발명에 의한 반도체발광소자는, 전류주입에 의해 발광하는 활성층과, 그 활성층 보다 밴드갭이 큰 재료로 이루어지며 상기 활성층을 양면에서 끼워 지지하는 클래드층을 갖는 반도체발광소자로서, 상기 클래드층이 Zn 또는 Mg와 Zn을 함유하는 산화물화합물 반도체로 이루어져 있다.
구체적으로는, 상기 클래드층이, 예를 들면 MgyZn1-yO(0≤y＜1)에 의해 형성된다.
상기 클래드층 및 활성층이 적층되는 기판이, GaN, SiC를 표면에 형성한 Si, 단결정 SiC, 사파이어의 그룹으로부터 선택되는 1종인 것이, 격자정합의 점에서 바람직하다.
상기 활성층이, 단일 양자정호구조 또는 다중 양자정호구조로 되어 있으면, 발광효율이 향상되며, 고출력의 반도체레이저가 얻어지기 때문에 바람직하다.
전류주입에 의해 발광하는 활성층과, 그 활성층 보다 밴드갭이 큰 재료로 이루어지며 상기 활성층을 양면에서 끼워 지지하는 n형 및 p형의 클래드층을 가지며, 상기 활성층이 CdxZn1-xO(0≤x＜1)로 이루어지며, 상기 클래드층이 MgyZn1-yO(0≤y＜1)로 이루어지며, 내부전류 협착층이 만들어 넣어지는 것에 의해, 전류주입영역을 엄밀하게 규정할 수가 있는 반도체레이저가 얻어 진다.
청구항 10에 기재한 발명에 의한 ZnO화합물 반도체의 협대역 갭화 방법은, CdO와 ZnO를 고용화(固溶化)하여, 일반식이 CdxZn1-xO(0≤x＜1)으로 나타내는 혼합 결정으로 하는 것에 의해, ZnO의 밴드갭을 작게 하는 것이다.
청구항 1에 기재한 발명에 있어서, 상기 활성층이 CdxZn1-xO(0≤x＜1)의 벌크층 또는 CdxZn1-xO(0≤x＜1)의 조성변조에 의해 구성한 양자정호구조로 이루어지며, 상기 활성층의 n형 클래드층 측 및 p형 클래드층 측의 적어도 한쪽 측에, 상기 활성층 보다 밴드갭이 크고, 또한, 상기의 적어도 한쪽측의 활성층의 가장 외측에 위치하는 조성의 재료의 격자정수(格子定數)와 거의 동등하게 되는 조성의 재료로 이루어지는 스트레스 완화층이 상기 활성층과 접하여 설치되어 있다.
이 구조로 함으로서, 활성층과 직접 접촉하고, 2중 헤테로 접합을 구성하는 밴드갭이 큰 반도체층을 활성층과 거의 동일한 격자정수의 층으로 구성할 수가 있기 때문에, 활성층으로의 스트레스는 거의 걸리지 않으며, 클래드층 등으로부터의 격자부정합에 따른 스트레스는 스트레스 완화층에 의해 흡수된다.
여기서,「벌크층」이란, x가 일정한 1층으로 활성층이 구성되는 층을 의미하며,「CdxZn1-xO(0≤x＜1)의 조성변조에 의해 구성한 양자정호구조」란, x가 어떤 값의 웰층과, x의 다른 값의 배리어층이 1조 또는 복수조로 교호로 적층되는 구조를 의미한다.
또,「상기의 적어도 한쪽측의 활성층의 가장 외측에 위치하는」이라는 것은, 스트레스 완화층이 설치되는 측의 활성층의 그 스트레스 완화층과 접촉하는 부분을 의미하며, n측 및 p측의 양측에 스트레스 완화층이 설치되는 경우에는, 각각의 양측이 접촉하는 부분을 의미한다.
또한,「격자정수가 거의 동등한」이란, 격자부정합에 따른 스트레스에 의한 내부 전계가 거의 발생하지 않을 정도로 작게되는 관계를 의미한다.
상기 스트레스 완화층이 MgwZn1-wO(0≤w＜1)로 이루어지며, 상기 클래드층이 Mg 및 Zn을 함유하는 산화물화합물 반도체로 이루어지는 것에 의해, 습성에칭을 할 수가 있는 재료에 의해 청색계의 반도체발광소자를 실현할 수가 있다.
청구항 13에 기재한 발명에 의한 반도체레이저는, 전류주입에 의해 발광하는활성층과, 그 활성층 보다 밴드갭이 큰 재료로 이루어지며 상기 활성층을 양면에서 끼워 지지하는 n형 및 p형의 클래드층을 가지며, 상기 활성층이 CdxZn1-xO(0≤x＜1)의 조성변조에 의해 구성한 양자정호구조로 이루어지며, 상기 활성층의 n형 클래드층 측 및 p형 클래드층 측의 적어도 한쪽 측에, MgwZn1-wO(0≤w＜1)로 이루어지며, 상기의 적어도 한쪽측의 활성층의 가장 외측에 위치하는 조성의 격자정수(格子定數)와 거의 동등하게 되는 조성으로 이루어지는 스트레스 완화층이 상기 활성층과 접해서 설치되어 있다.
상기 클래드층이 MgyZn1-yO(0≤y＜1)로 이루어지며, 상기 스트레스 완화층과 상기 n형 또는 p형 클래드층 사이에 광 가이드층이 설치된 구조로 하여도 좋다.
청구항 4에 기재한 발명에 있어서, 상기 활성층과 상부 클래드층 사이의 적어도 상기 활성층 측에 저온의 ZnO층이 설치되어도 좋다.
이 구조로 함으로서, 활성층의 위에 저온 ZnO층이 성막되어 있기 때문에, 그 위에 ZnO나 MgZnO 등이 고온에서 성장되어도, 활성층의 증기압이 높은 Cd는, 저온 ZnO층에 의해 그 증발이 억제된다.
한편, 저온 ZnO층이 설치될 때는, 활성층의 성장온도와 동일한 정도의 저온으로 성장되기 때문에, Cd의 증발은 억제된다.
그 결과, 활성층의 Cd를 증발시키지 않고 각 반도체층을 성장시킬 수가 있으며, 청색계 중에서도, 파장이 긴 발광을 시킬 수가 있음과 동시에, 활성층의 결정성이 향상되어 발광특성을 향상시킬 수가 있다.
또한, 이 저온의 ZnO층은, 저온에서 성장되기 때문에 결정성이 떨어지지만, 이미 활성층은 쌓여져 있기 때문에, 활성층의 결정성에는 영향이 없음과 동시에, 극히 얇아도, Cd의 증발을 방지할 수가 있으며, 예를 들면 100∼1000Å 정도로 얇게 설치되어 있기 때문에, 그 영향은 작다.
또, 그 후의 고온에서의 ZnO가 성장할 때의 온도에서 결정성이 수복되어, 발광특성으로의 영향은 거의 없게 할 수가 있다.
청구항 17의 기재에 의한 ZnO계 화합물 반도체발광소자의 제조방법은, Cd를 함유하는 ZnO계 화합물 반도체로 이루어지는 활성층을 ZnO계 화합물 반도체로 이루어지는 클래드층에 의해 끼워 지지하는 ZnO계 화합물 반도체발광소자의 제조방법으로서, Cd를 함유하는 ZnO계 화합물 반도체로 이루어지는 활성층을 성장시킨 후, 그 활성층의 성장온도와 동일한 정도의 저온에서 ZnO로 이루어지는 Cd의 증발방지층을 성장시키며, 이어서 ZnO계 화합물 반도체층을 고온에서 성장시키는 것을 특징으로 한다.
청구항 18의 기재에 의한 반도체발광소자는, 사파이어기판과, 그 사파이어기판 위에 설치되는 Al2O3막으로 이루어지는 버퍼층과, 그 버퍼층 위에 설치되는 ZnO계 화합물 반도체로 이루어지며, 적어도 n형 층과 p형 층을 포함하여 발광층을 형성하는 발광층 형성부를 갖고 있다.
이 구조로 함으로서, 사파이어기판 표면의 경면에 Al2O3막이 설치되어 있기 때문에, ZnO계 화합물 반도체를 성장시킬 때에, 그 표면 전면에 결정을 성장시키는초기의 결정핵이 생성된다.
즉, 사파이어기판의 경면에서는, 연마되어 있는 관계 때문에 초기의 결정핵이 형성되지 않는 부분이 발생하며, 결정핵이 없는 부분에서는 가로방향으로부터의 성장도 없기 때문에, 상기한 바와 같이 부분적으로 세로방향의 성장이 진행하기 어려운 결정입계(結晶粒界)가 발생할 수가 있다.
그러나 Al2O3막을 미리 성막하는 것에 의해, 사파이어기판과 Al2O3막은, 동질의 재료이기 때문에 확고하게 성막되며, 그 표면은 분자가 퇴적한 상태이기 때문에, ZnO계 화합물 반도체를 성장시킬 때에, 그 표면 전면에 골고루 초기의 결정핵이 생성되며, 그 초기의 결정핵을 종자로 하여 ZnO계 화합물의 결정이 성장한다.
그 결과, 결정입계가 생성되는 일 없이, 균질한 ZnO계 화합물 반도체의 결정층을 성장시킬 수가 있다.
상기 발광층 형성부가, CdxZn1-xO(0≤x＜1)로 이루어지는 활성층이 MgyZn1-yO(0≤y＜1)로 이루어지는 n형과 p형의 클래드층으로 끼워 지지한 2중 헤테로 접합구조를 갖는 것에 의해, 청색계의 파장에 적합한 밴드갭 에너지의 활성층을 그보다 밴드갭 에너지가 큰 재료에 의해 끼워 지지되는 ZnO계 화합물 반도체를 사용한 2중 헤테로 접합구조를 갖는 높은 휘도의 LED나 LD가 얻어진다.
상기 활성층이 x의 상이한 값의 층이 교차로 적층되어 다중 양자정호구조로 되어 반도체레이저가 형성되는 것에 의해, 보다 한층 높은 고출력의 LD가 된다.
청구항 20에 기재한 반도체발광소자의 제조방법은, 사파이어기판 위에 저온으로 Al2O3막을 퇴적시키며, 이어서 그 사파이어기판을 결정 성장시킬 수 있는 온도로 상승시키고 나서, ZnO계 화합물 반도체로 이루어지며, 제1도전형 층 및 제2도전형 층을 포함하여 발광층을 형성하는 발광층 형성부를 성장시키는 것을 특징으로 한다.
이와 같이, 먼저 저온으로 Al2O3막을 성막하며, 그 후 결정성장의 고온으로 함으로서, Al2O3막을 성막하는 저온에서는 결정성장을 하지 않기 때문에, 사파이어기판의 표면상태에도 불구하고 전면적으로 균일하게 성막되며, 그 후의 ZnO계 화합물 반도체를 성장시키기 위한 온도를 결정성장의 온도로 상승시킴으로서, Al2O3막의 적어도 표면측이 결정화하며, 표면에 골고루 초기의 결정핵을 생성시키기 쉽기 때문에 바람직한 것이다.
청구항 21의 기재에 의한 반도체발광소자는, 기판과, 그 기판상에 설치되며, 산화물화합물 반도체 층으로 이루어지는 발광층 형성부를 포함하는 반도체 적층부를 갖고, 상기 기판의 표면에 상기 반도체 적층부의 반도체층을 성장시키는 온도보다 저온으로 Zn을 함유하는 산화물 박막이 완충층으로서 설치되며, 상기 반도체 적층부와의 사이에 개재되어 있다.
이와 같은 구조로 함으로서, 기판상에 저온으로 Zn을 함유하는 산화물 반도체층이 설치되기 때문에, 기판의 상태에 관계없이 골고루 성막된다.
그 결과, 그 위에 ZnO 등의 산화물화합물 반도체를 성장시킬 때에 고온이 되면, 표면에 균일하게 초기의 결정핵이 생성되며, 그 결정핵을 종자로 하여 균질의결정층이 성장한다.
그 때문에, 기판의 구속을 완화할 수 있으며, 바꾸어 말하면 기판을 어느 정도 임의로 선택하면서 산화물화합물 반도체층을 에피텍셜 성장시킬 수가 있다.
또, 그 위에 성장시키는 ZnO계 등의 동질의 반도체층을 성장시키기 때문에, 완충층과 호모접합이 되어, 양호한 결정의 반도체층을 성장시키기 쉽다.
상기 완충층이, 100∼300℃의 사이에서, MBE(분자선 에피텍시)법, MOCVD(유기금속 화학기상성장)법, 또는, 플라즈마 CVD법에 의해, 20∼200nm의 두께로 형성됨으로서, 완충층을 성막시킨 후, 동일한 장치에서 그대로 산화물화합물 반도체층을 성장시킬 수가 있기 때문에, 극히 청정한 상태로 성장시킬 수가 있으며, 결정결함이 한층 적은 산화물화합물 반도체층을 성장시킬 수가 있어 바람직하다.
청구항 23에 기재한 반도체발광소자의 제조방법은, 기판상에, 스퍼터링법, 진공증착법, 또는 레이저 어블레이션(laser ablation)법에 의해 Zn을 함유하는 산화물박막을 비정질 또는 다결정으로 성막하며, 이어서, 상기 기판을 반도체층의 에피텍셜 성장장치에 넣어 성장온도로 기판온도를 상승시키며, 그 후 산화물화합물 반도체층을 적층시켜 발광층 형성부를 형성하는 것을 특징으로 한다.
이 방법에 의하면, 보통의 반도체층을 성장시키는 것과는, 전혀 별도의 스퍼터링법 등에 의한, 박막결정성장과는 다른 방식에 의해 성막을 하기 때문에, 치밀한 막을 성막시킬 수가 있으며, 그 결정성장이 아닌 치밀성에 의해, 기판의 성질이 그 위에 적층되는 반도체층으로의 영향을 저지할 수가 있기 때문에, 더 한층 기판의 결정구조에 관계없이 어떠한 기판에도 성막할 수가 있다.
이 경우도 상기한 경우와 마찬가지로, 산화막화합물 반도체층의 성장장치에서 승온하는 것에 의해, 완충층의 표면에 초기의 결정핵이 골고루 생성되고, 그 초기의 결정핵을 종자로 하여 산화물화합물 반도체층을 전면적으로 균일하게 성장시킬 수가 있다.
더욱이, 예를 들면 ZnO 등은 그 성장온도도 500℃정도로 비교적 저온이며, GaN계 화합물 반도체와 같이 1000℃ 정도 이상의 고온으로 성장시킬 필요가 없으며, 고온에 견딜수 있는 기판을 선정할 필요도 없어진다.
그 결과, 기판을 자유롭게 선택할 수 있게 된다.
청구항 24에 기재한 발명에 의한 반도체발광소자는, 기판과, 그 기판상에 설치되는 화합물 반도체층으로 이루어지고, n형 층과 p형 층을 가지며 발광층을 형성하는 발광층 형성부를 포함하는 반도체 적층부로 이루어지며, 상기 반도체 적층부의 최하층에 있어서의 에피텍셜 성장층의 열팽창계수보다 크며, 또한, 상기 기판의 열팽창계수보다 작은 열팽창계수를 갖는 재료로 이루어지는 완충층이 상기 기판과 상기 반도체 적층부 사이에 설치되어 있다.
여기서, 최하층의 에피텍셜 성장층이란, 반도체 적층부를 성장시킬 때의 최초로 에피텍셜 성장하는 반도체층을 의미한다.
이와 같은 구조로 함으로서, 반도체 적층부를 성장시킨 후의 성장로의 온도를 내릴 때에, 기판의 수축도와 반도체 적층부의 최하층에 있어서의 에피텍셜 성장층의 수축도의 중간의 수축도를 갖는 완충층이 개재되어 있기 때문에, 수축도의 차이에 의한 균열이 들어가기 어렵다.
강온(降溫)시에 균열이 들어가지 않으면, 그 균열에 의해 다시 균열이 들어가는 현상이 없어져, 전체적으로 균열 등과 같은 결정결함이 적은 반도체성장층을 얻을 수가 있다.
상기 기판이 사파이어기판으로 이루어지고, 상기 최하층의 에피텍셜 성장층이 ZnO계 화합물 반도체로 이루어지며, 상기 완충층이 부르차이트구조(wurtzite structure)의 화합물 반도체이면, ZnO계 화합물 반도체가 부르차이트구조이기 때문에, 완충층상에 ZnO계 화합물 반도체층을 결정구조가 좋게 성장시키기 쉽다.
상기 완충층이 AlpGa1-pN(0≤p≤1)이면, AlpGa1-pN은, 사파이어기판과 ZnO계 화합물 반도체의 중간으로 열팽창계수를 가지며, 결정구조도 ZnO와 동일한 부르차이트구조이기 때문에, 특히 바람직하다.
상기 반도체 적층부의 발광층 형성부가, CdxZn1-xO(0≤x＜1)으로 이루어지는 활성층을 MgyZn1-yO(0≤y＜1)로 이루어지는 n형과 p형의 클래드층으로 끼워 지지한 2중 헤테로 접합구조를 갖는 것에 의해, 청색계의 파장에 적합한 밴드갭 에너지의 활성층을 그보다 밴드갭 에너지가 큰 재료에 의해 끼워 지지되는 ZnO계 화합물 반도체를 사용한 2중 헤테로 접합구조를 갖는 고휘도의 LED나 LD가 얻어진다.
또, 상기 활성층이 x가 다른 값의 층이 교호로 적층되어 다중 양자정호구조로 되어 반도체레이저가 형성되는 것에 의해, 더 한층 고출력의 LD가 된다.
청구항 27에 기재한 반도체발광소자는, 기판과, 굴절률이 다른 유전체막 또는 반도체막이 λ/(4n)(n은 유전체막 또는 반도체막의 굴절률, λ는 발광파장)의두께로, 또한, 굴절률이 작은 층과 굴절률이 큰 층이 이 순번으로 교호로 상기 기판상에 짝수층 적층되는 것에 의해, 그 기판의 표면측으로부터의 광을 반사시키는 반사막과, 그 반사막 위에 발광층을 형성하도록 반도체층이 적층되는 반도체 적층부를 갖고 있다.
이와 같은 구조로 함으로서, 발광층을 형성하는 반도체 적층부의 바로 아래측에 반사막이 설치되어 있기 때문에, 광의 인출면과 반대측으로 진행하는 광도 반사되어 인출면 측으로 진행하며, 외부로의 광의 인출효율이 대단히 향상된다.
더욱이, 발광층의 바로 근방에서 반사되기 때문에, 광의 낭비가 전혀 없이, 한층 광의 인출효율이 향상된다.
또한, LD에 있어서도, 반사율이 큰 반사막이 광을 활성층으로 되돌리기 때문에, 광의 가두기 효율이 향상되며, 임계값 전류의 저감이나, 양자효율을 향상시킬 수가 있다.
상기 반사막 위에 저온으로 형성되는 완충층이 설치되며, 그 완충층 위에 산화물화합물 반도체가 적층되는 것에 의해 상기 반도체 적층부가 형성되면, 완충층에 의해 반사막이나 기판의 영향을 받지 않고 반도체 적층부를 결정성 좋게 성장시킬 수가 있기 때문에 바람직하다.
더욱 바람직하게는, 상기 완충층이, 스퍼터링법, 진공증착법, 또는 레이저 어블레이션법에 의해 Zn을 함유하는 산화물 박막을 비정질 또는 다결정으로 성막 시킴으로서 형성되며, 그 완충층 위에 ZnO계 화합물 반도체가 적층되는 것에 의해 상기 반도체 적층부가 형성된다.
청구항 30의 기재에 의한 ZnO계 화합물 반도체발광소자는, 기판과, 그 기판상에 설치되며, 적어도 n형 층을 갖는 ZnO계 화합물 반도체의 적층에 의해 발광층을 형성하는 발광층 형성부를 갖는 ZnO계 화합물 반도체소자로서, 상기 ZnO계 화합물 반도체의 n형 층에 접촉하여 설치되는 n측 전극은, 그 n형 층에 접하는 부분이 Al을 함유하지 않는 Ti 또는 Cr에 의해 형성되어 있다.
이와 같은 구조로 함으로서, 전극재료와 n형 ZnO계 화합물 반도체층 사이의 양호한 옴(ohmic) 접촉이 얻어진다는 것이 확인되며, 접촉저항이 작고, 순방향특성이 우수한 LED나 LD의 반도체발광소자가 얻어진다.
상기 Al을 함유하지 않는 Ti 또는 Cr의 층위에, Ti와 Al이 함유된 층이 설치되어 있는 것에 의해, 와이어본딩 등의 다른 리드와의 접속이 극히 양호하게 되기 때문에 바람직하다.
상기 Ti와 Al이 함유된 층이 설치된 후에 어닐처리에 의해 그 Ti와 Al이 합금화되면, 더한층 옴 접촉의 특성이 향상된다.
청구항 33 기재의 발명에 의한 p형 ZnO계 화합물 반도체의 성장방법은, ZnO계 화합물 반도체를 에피텍셜 성장시킬 때에, VIIB족의 원소를 완충제로 하여 도입하면서 IA족의 원소를 p형 도펀트(dopant)로서 도입하고, ZnO계 화합물 반도체를 에피텍셜 성장시키는 것을 특징으로 한다.
이 방법을 사용함으로서, 상기한 6방 정계(6方晶系)구조에 의거하여 쿨롱인력이 작용하는 Zn와 O 사이에 VIIB족의 원소가 쿨롱인력을 차폐하도록 작용하여, IA족의 원소가 Zn과 치환되어 p형을 나타내도록 된다.
또, 쿨롱 포텐셜의 차폐효과에 의해 홀이 p형 도펀트의 위치에 국부적으로 존재하지 않게 된다.
이에 의해, 홀은 상호의 파동함수(波動函數)를 중합시킬 수가 있게되며, 결정 전체에 확산하게 되어, p형이 실현된다.
상기 IA족의 원소로서, Li, Na, K 및 Rb의 그룹으로 이루어지는 적어도 1종의 원소가 사용되며, 상기 VIIB족의 원소로서, F, Cl, Br 및 I의 그룹으로 이루어지는 적어도 1종의 원소가 사용된다.
또, 상기 도입되는 IA족의 원소의 몰(mol)수가, 상기 VIIB족의 원소의 몰수보다 크면, 여분의 완충제를 상쇄시킬 수가 있다.
청구항 36에 기재한 발명에 의한 p형 ZnO계 화합물 반도체를 성장시키는 방법은, ZnO계 화합물 반도체를 에피텍셜 성장시킬 때에, IIIB족의 원소를 완충제로 하여 도입하면서 VB족의 원소를 p형 도펀트로 하여 도입하고, ZnO계 화합물 반도체를 에피텍셜 성장시키는 것이다.
이 방법에 의해서도, 상기한 경우와 마찬가지로, IIIB족의 원소가 쿨롱인력을 차폐하도록 작용하며, VB족의 원소가 Zn과 치환되어 p형을 나타내도록 된다.
상기 VB족의 원소로서, N, P, As 및 Sb의 그룹으로 이루어지는 적어도 1종의 원소가 사용되며, 상기 IIIB족의 원소로서, B, Al, Ga, In 및 Tl의 그룹으로 이루어지는 적어도 1종의 원소가 사용된다.
또, 상기 도입되는 VB족의 원소의 몰수가, 상기 IIIB족의 원소의 몰수보다 크다는 것이, 여분의 완충제를 상쇄시킬 수가 있기 때문에 바람직하다.
청구항 39에 기재한 발명에 의한 반도체발광소자는, 기판과, 그 기판상에 설치되는 ZnO계 화합물 반도체 층으로 이루어지며 n형 층과 p형 층에 의해 발광층을 형성하는 발광층 형성부를 갖는 반도체발광소자로서, 상기 p형 층에 n형 도펀트가 될 수 있는 원소가 완충제로서 포함되어 있다.
청구항 40에 기재한 발명에 의한 화합물 반도체의 기상성장방법은, p형 화합물 반도체층을 MOCVD법에 의해 에피텍셜 성장시키는 경우에, 화합물 반도체층을 성장시키는 반응가스를 성장장치 내에 도입하여 그 반도체층의 박막을 성장시키는 공정, 및 p형 도펀트 가스를 도입하여 도핑을 실시하는 공정을 교호로 반복하는 것에 의해 p형 반도체층을 성장시키는 것을 특징으로 한다.
이 방법을 사용함으로서, 도펀트 가스가 분해하여 반도체층 내에 들어갈 때에, 재료가스의 미 반응 등에 의한 활성의 수소원자가 주위에 없기 때문에, 수소와 화합하지 않고 반도체층에 들어간다.
그 결과, 반도체층에 들어간 도펀트가 충분히 기능을 발휘하여 캐리어 농도가 높은 p형 반도체층이 얻어진다.
상기 반도체층의 박막을 성장시키는 공정 후에, 상기 반도체층을 성장시키는 반응가스를 퍼지하고, 그 후, 상기 도펀트가스를 도입하여 도핑을 실시하는 것이, 반응가스에서 분해하여 발생하기 쉬운 수소원자를 완전히 몰아낼 수가 있기 때문에 한층 바람직하다.
상기 반도체층을 성장시키는 반응가스로서, H2Se나 H2S와 같이 재료와 수소가직접 화합하는 구조가 아닌 유기금속재료만을 사용하는 것이, 반응가스로부터 수소원자가 이탈하기 쉽기 때문에, 약간의 반응가스가 잔존해 있어도 그 영향이 없어지게 되기 때문에 바람직하다.
상기 반응가스를 퍼지하는 데에, 질소 또는 O 족의 희가스(rare gas)를 상기 성장장치 내에 도입함으로서 반응가스를 완전히 몰아낼 수가 있으며, 그 영향을 없앨 수가 있기 때문에 바람직하다.
또한, 캐리어 가스로서 사용하는 수소가스는, 수소분자로 되어 있기 때문에, 반도체의 성장온도 정도에서는 분해하기 어려워 거의 영향이 없으나, 캐리어가스도 불활성가스를 사용하면 일층 바람직하다.
p형 화합물 반도체층을 MOCVD법에 의해 에피텍셜 성장시키는 경우에, p형 도펀트 가스로서, 그 도펀트의 원소가 수소원자와 직접 결합하지 않는 구조의 재료를 사용함으로서, 도펀트 가스로부터의 수소원자의 발생도 방지할 수가 있기 때문에, 보다 확실하게 도펀트와 수소와의 화합을 방지할 수가 있어 바람직하다.
또한, 이 p형 도펀트 가스의 사용은, 상기한 성장과 도핑의 반복공정을 실시하는 방법과 관계없이 효과가 있다.
청구항 45의 발명에 의한 산화물화합물 반도체의 결정성장방법은, 화합물 반도체를 구성하는 원소 및 산소를 플라즈마상태로 도입하여 산화물화합물 반도체를 기판상에 결정 성장시키는 방법으로서, 상기 플라즈마 중에서 발생하는 하전입자(荷電粒子)를 제거 또는 편향시키는 것에 의해, 상기 기판상에 직접 상기 하전입자가 조사되지 않도록 하면서, 산화물화합물 반도체를 결정 성장시키는 것을 특징으로 한다.
이 방법을 사용함으로서, 플라즈마 중에서 발생하는 하전입자가 직접 기판에 조사되지 않기 때문에, 하전입자가 기판에 충돌하여 기판표면에 성장한 결정층에 결함이 생기게 하거나, 기판의 표면에 이온이 부착하여 성막되는 원소를 반발시키거나 하는 일이 없게 되며, 라디칼 산소와 같은 활성인 원자상태의 산소만을 기판에 조사할 수가 있기 때문에, 결정결함이 적고 결정성이 좋은 반도체층을 성장시킬 수가 있다.
상기 하전입자의 제거 또는 편향을 전계 및/또는 자계를 인가하는 것에 의해 행하며, 상기 산화물화합물 반도체로서 ZnO계 화합물 반도체를 결정 성장시키는 것에 의해, ZnO계 화합물 반도체를 사용한 청색계(자외로부터 황색의 파장영역)의 반도체발광소자를 얻을 수가 있다.
청구항 47의 발명에 의한 산화물화합물 반도체의 결정성장장치는, 메인챔버와, 그 메인챔버 내에 설치되는 기판홀더와, 그 기판홀더에 유지되는 기판을 향해서 화합물 반도체를 구성하는 원소를 조사할 수 있도록 설치되는 셀그룹과, 플라즈마를 조사하는 플라즈마원을 갖고, 적어도 상기 플라즈마원의 플라즈마를 조사하는 조사구(照射口)에 전계 및/또는 자계를 인가하는 전자계 인가장치가 설치되어 있다.
청구항 48의 발명에 의한 ZnO계 화합물 반도체발광소자는, 기판과, 그 기판상에 설치되는 ZnO계 화합물 반도체층의 적층에 의해 발광층을 형성하는 발광층 형성부를 갖는 ZnO계 화합물 반도체소자로서, 상기 ZnO계 화합물 반도체층에 C 원소가 포함되어 있다.
즉, Zn의 재료로서, 유기금속화합물을 사용하고 있기 때문에, 유기금속의 탄소와 수소의 결합은 약해서 끊어지기 쉽고, 수소는 빼기가 쉬우나, Zn와 C는 결합에너지가 크고 결합한 상태의 것도 존재한 상태로 O와 화합한다.
그 결과, Zn과 C가 결합한 상태의 것이 존재하며, 결정성장 중의 Zn의 증발을 방지할 수가 있다.
상기 C원소는, ZnO계 화합물 반도체층을 성장시킬 때의 Zn재료로서 사용되는 유기금속재료의 C가 존재할 수 있다
청구항 50의 발명에 의한 ZnO계 화합물 반도체발광소자의 제조방법은, 기판상에 ZnO계 화합물 반도체층을 적층하여 발광층을 형성하는 ZnO계 화합물 반도체발광소자를 제조하는 경우에, 상기 ZnO계 화합물의 Zn재료로서 Zn의 유기금속화합물을 상기 기판의 표면에 조사하면서 그 기판표면에서 반응시켜 상기 ZnO계 화합물 반도체를 상기 기판상에 에피텍셜 성장시키는 것을 특징으로 한다.
여기서,「기판의 표면에 조사하면서 그 기판표면에서 반응시켜」라는 것은, MOCVD(유기금속화학기상성장)법과 같이 챔버 내의 전체에서 반응시키는 것이 아니고, MBE(분자선 에피텍셜)법 등과 같이 기판상 또는 기판의 표면에서 상호의 재료가 처음으로 만나서 반응하는 상태를 의미한다.
청구항 51의 발명에 의한 반도체레이저는, 기판과, 그 기판상에 설치되는 제1전도형 반도체로 이루어지는 제1클래드층과, 그 제1클래드층상에 설치되는 활성층과, 그 활성층상에 설치되는 제2도전형 반도체로 이루어지는 제2클래드층과, 그제2클래드층의 내부 또는 그 근방에 설치되는 전류협착층을 가지며, 상기 전류협착층이 IA족 또는 VB족의 원소가 도핑된 ZnO계 화합물 반도체로 이루어져 있다.
상기 제1클래드층, 활성층, 및 제2클래드층이, 예를 들면, ZnO계 또는 GaN계 화합물 반도체(III족 질화물화합물 반도체)에 의해 형성됨으로서, 전류주입영역을 효율적으로 협착시키며, 발진효율이 향상된 청색계의 반도체레이저가 얻어진다.
이와 같은 구조로 함으로서, ZnO계 또는 GaN계의 화합물 반도체를 사용한 청색계의 반도체레이저에 있어서, 동일한 반도체층의 결정성장에 의해, 절연화 한 전류협착층을 연속적으로 반도체층의 성장에 의해 형성할 수가 있으며, 활성층의 근방에 만들어 넣을 수가 있다.
더욱이, ZnO계 화합물 반도체에 의해 전류협착층이 형성되어 있기 때문에, 습성에칭에 의해 전류주입부가 간단하게 형성된다.
그 때문에, 전류를 정확히 필요한 영역으로만 주입할 수 있음과 동시에, 반도체층으로의 손상이 작고, 재차 그 위에 반도체층을 에피텍셜 성장시키는 경우에도 결정성이 좋은 반도체층을 성장시킬 수가 있으며, 임계값이 내려가서 발진효율이 우수한 고특성의 반도체레이저를 얻을 수가 있다.
상기 전류협착층이 MgzZn1-zO(0≤z＜1)로 이루어지는 것에 의하여, 굴절률이 작아지며, 활성층에 근접시켜 배치되어도 활성층에서 발광하는 광을 흡수하지 않기 때문에, 활성층으로 근접시켜 설치할 수가 있음과 동시에, 실굴절률도파형(實屈折率導波型)의 반도체레이저가 얻어진다.
청구항 54의 발명에 의한 반도체레이저는, 기판과, 그 기판상에 설치되는 제1도전형 반도체로 이루어지는 제1클래드층과, 그 제1클래드층상에 설치되는 활성층과, 그 활성층상에 설치되는 제2도전형 반도체로 이루어지는 제2클래드층과, 그 제2클래드층의 내부 또는 그 근방에 설치되는 MgzZn1-zO(0≤z＜1)로 이루어지는 전류협착층을 가지며, 상기 전류협착층의 상기 기판측에 CdsZn1-sO(0＜s＜1) 또는 BetZn1-tO(0＜t＜1)로 이루어지는 에칭스톱층이 설치되어 있다.
이와 같은 구조로 함으로서, CdsZn1-sO는 산성의 에칭액에는 에칭 그레이트가 크지만, 알칼리성의 에칭액에는 에칭 그레이트가 작기 때문에, 알칼리성의 에칭액에 의해 에칭함으로서, 선택성 좋게 MgzZn1-zO로 이루어지는 전류협착층을 에칭할 수가 있다.
또, CdsZn1-sO는 s의 값이 작아짐에 따라 밴드갭 에너지가 크게되며, 활성층의 CdZnO의 밴드갭 에너지 보다 큰 밴드갭 에너지의 CdZnO를 사용함으로서, 광의 흡수를 없앨 수가 있다.
또한, BetZn1-tO는 산성 및 알칼리성의 어느 에칭액에도 에칭 그레이트가 작기 때문에, 어느 에칭액을 사용하여도, 선택성 좋게 전류협착층을 에칭 할 수가 있다.
청구항 55 또는 56의 발명에 의한 반도체레이저의 제조방법은, 기판상에 ZnO계 화합물 반도체로 이루어지는 제1도전형 클래드층, 활성층 및 제2도전형 하부클래드층을 성장시키며, 그 제2도전형 하부클래드층 위에 CdsZn1-sO(0＜s＜1)로 이루어지는 에칭스톱층 및 MgzZn1-zO(0≤z＜1)로 이루어지는 절연성 또는 제1도전형의 전류협착층을 성장시키고, 알칼리용액에 의해 상기 전류협착층을 에칭하여 전류주입영역을 형성하며, 또한 ZnO계 화합물 반도체로 이루어지는 제2도전형의 상부클래드층을 성장시키는 것을 특징으로 한다.
에칭스톱층으로서, BetZn1-tO(0＜t＜1)를 사용하여, 동일하게 전류협착층을 성장시키며, 산성 또는 알칼리성의 에칭액에 의해 상기 전류협착층을 에칭 하여도 좋다.
청구항 57의 발명에 의한 산화물화합물 반도체 LED는, n형의 ZnO계 화합물 반도체로 이루어지는 n형 층과, 반절연성의 ZnO계 화합물 반도체로 이루어지는 i층과, 그 i층의 표면에 설치되는 도전층으로 이루어지는 소위 MIS형 구조로 이루어져 있다.
이 구조로 함으로서, 간단한 구조로 확실하게 절연층이 얻어지며, MIS구조에 의한 안정된 산화물화합물 반도체 LED가 얻어진다.
더욱이, ZnO의 엑시톤(exciton)에 의한 발광 때문에, 작은 전류에 대해 큰 휘도의 발광이 얻어진다.
이 MIS형 산화물화합물 반도체 LED는, 구체적으로는, n형의 ZnO계 화합물 반도체로 이루어지는 n형 층과, IA족, IB족, 및 VB족의 원소로 이루어지는 그룹에서 선택된 적어도 1종의 원소가 ZnO계 화합물 반도체층에 도프된 도프층과, 그 도프층의 표면에 설치되는 도전층으로 구성될 수 있다.
이 경우에도 도프층은 거의 절연층으로서 상기한 MIS구조와 동일한 동작을 한다.
상기 n형 층에 III B족의 원소가 도프 됨으로서, 도프 후의 결정이 안정되는 효과가 있다(예를 들면, IV족의 카본 등은 결정을 불안정하게 한다).
청구항 60의 발명에 의한 반도체발광소자는, 기판과, 그 기판상에 설치되고, 적어도 n형 층 및 p형 층을 가지며 화합물 반도체층의 적층에 의해 발광층을 형성하는 발광층 형성부를 구비하며, 상기 n형 층이 ZnO계 화합물 반도체로 이루어지며, 상기 p형 층이 GaN계 화합물 반도체로 이루어져 있다.
이 구조로 함으로서, p형을 만들기 어려운 ZnO계 화합물 반도체 대신에, p형 GaN계 화합물 반도체를 사용할 수가 있으며, 또, 발광층 부분에 ZnO계 화합물 반도체를 사용함으로서, 엑시톤에 의한 발광을 이용하여 pn 접합형의 고효율의 전류주입발광을 시킬 수가 있다. 또한, 예를 들면, ZnO계 화합물 반도체로 이루어지는 n형 층을 상부에 형성함으로서, ZnO계 화합물 반도체의 하부측이 GaN계 화합물 반도체이기 때문에, ZnO계 화합물 반도체만을 습성에칭에 의해 에칭할 수 있다.
상기 n형 층과 p형 층 사이에 CdxZn1-x0(0≤x≤0.5)로 이루어지는 활성층이 설치되는 것에 의해, 발광특성이 뛰어난 ZnO계 화합물 반도체층을 발광층으로 할 수가 있기 때문에, 발광효율이 향상된다.
상기 활성층과 상기 p형 층 사이에 그 활성층 보다 밴드갭 에너지가 큰 재료로 이루어지는 n형의 ZnO계 화합물 반도체층이 설치됨으로서, 직접 발광층으로 되지 않는 ZnO계 화합물 반도체층을 완충층으로 하여, GaN계 화합물 반도체층 위에 발광층이 되는 ZnO계 화합물 반도체라는 다른 종류의 반도체층을 접합하는 것에 수반하는 계면준위(界面準位)의 영향을 억제할 수가 있다.
구체적으로는, 절연기판과, 그 절연기판상에 설치되는 GaN계 화합물 반도체로 이루어지는 p형 층 및 그 p형 층의 위에 설치되는 ZnO계 화합물 반도체로 이루어지는 n형 층에 의해 형성되는 발광층 형성부와, 그 n형 층의 위에 설치되는 n측 전극과, 상기 ZnO계 화합물 반도체층의 일부가 에칭에 의해 제거되어 노출하는 p형 층의 위에 설치되는 p측 전극에 의해 구성된다.
상기 발광층 형성부가 GaN계 화합물 반도체로 이루어지는 p형 층, 그 p형 층 보다 밴드갭 에너지가 작은 ZnO계 화합물 반도체로 이루어지는 활성층, 및 그 활성층 보다 밴드갭 에너지가 큰 ZnO계 화합물 반도체로 이루어지는 n형 층을 갖는 반도체레이저 구조이며, 상기 활성층으로 전류를 주입하는 영역을 제외하고 상기 적층된 ZnO계 화합물 반도체층이 에칭 제거되어 있는 것에 의해, 전류주입영역을 확실하게 획정할 수가 있으며, 낭비되는 전류가 없게되어 고효율의 발진을 할 수가 있다.
상기 p형 층과 상기 활성층 사이에, 그 활성층 보다 밴드갭 에너지가 큰 n형의 ZnO계 화합물 반도체로 이루어지는 완충층이 설치되는 것에 의해, 활성층의 결정성을 향상시킬 수가 있다.
다음에, 도면을 참조하면서 본 발명의 반도체발광소자에 대하여 설명한다.
본 발명의 반도체발광소자는, 도 1에 그 일실시형태인 LED칩의 사시도가 나타나 있는 바와 같이, 전류주입에 의해 발광하는 활성층(5)이, 그 활성층(5) 보다 밴드갭이 큰 재료로 이루어지는 n형 클래드층(4) 및 p형 클래드층(6)에 의해 끼워 지지되는 구조로서, 상기 활성층(5)이 Cd 및 Zn의 적어도 한쪽을 함유하는 산화물화합물 반도체로 이루어져 있다.
활성층(5)은, 캐리어의 재결합에 의해 발광시키는 층으로서, 그 밴드갭에 의해 발광하는 광의 파장이 결정되고, 발광시키는 광의 파장에 따른 밴드갭의 재료가 사용되며, 예를 들면, 단일 활성층에서 0.3㎛ 정도의 두께로 형성되어 있다.
본 발명에서는, 이 활성층(5)이, 예를 들면, CdxZn1-xO(0≤x＜1, 예를 들면 x＝0.2)와 같이, Cd 및 Zn의 적어도 한쪽을 함유하는 산화물화합물 반도체로 이루어져 있는 것에 특징이 있다.
즉, 상기한 바와 같이, 활성층을 그것 보다 밴드갭이 큰 클래드층에 의해 끼워 지지하여 발광시키는 종래의 청색계 반도체발광소자로서는, 질화갈륨계 화합물 반도체가 사용되며, 그 활성층으로서, InGaN계(In의 혼합 결정비가 소망하는 밴드갭이 되도록 변화시킬 수 있다는 것을 의미한다)화합물 반도체가 사용되어 왔으나, 상기한 바와 같이, InGaN계 화합물 반도체는 그 결정성이 좋지 않음과 동시에, In의 혼합 결정비를 일정 이상으로 크게 할 수가 없어, 어느 정도 이상의 긴 파장의 발광을 시킬 수가 없다.
그 때문에, 본 발명자들은, 예의 검토를 거듭한 결과, ZnO와 CdO를 고용화(固溶化)하여, 일반식이 CdxZn1-xO(0≤x＜1)로 나타나는 혼합 결정으로 함으로서, ZnO가 본래 가지고 있는 밴드갭 보다 밴드갭을 작게 할 수가 있어, 협대역(narrow-band)갭화를 달성할 수가 있다는 것을 발견하였다.
이 CdxZn1-xO은, 그 x의 값이 크게 될수록 밴드갭이 작아진다.
상기한 400∼430nm 정도의 파장의 광을 발광시키기 위해서는, 0.02∼0.4 정도가 바람직하며, 더욱 바람직하게는, 0.06∼0.3 정도이다.
그러나, 자외선영역에서 발광시키는 경우에는, x＝0 에서도 클래드층에 밴드갭 에너지가 그보다 큰 재료(Mg의 혼합 결정비가 큰 MgZnO)를 사용함으로서 발광시킬 수가 있다.
또한, 활성층(5)은, 비발광 재결합중심의 형성을 피하기 위해, 논 도프일 것이 바람직하지만, Cd와 Zn만의 고용체는 아니고, 다른 원소를 다시 고용시킬 수도 있다.
또한, 이와 같은 고용체를 얻는 데는, 예를 들면, 후술하는 바와 같이 MOCVD법에 의해 Cd와 Zn과 O의 반응가스를 캐리어 가스와 함께 도입하여 그 유량을 조정함으로서, 소망하는 결정비의 고용체를 얻을 수가 있다.
활성층(5)과 함께 발광층 형성부(11)를 구성하는 n형 및 p형 클래드층(4, 6)은, 도 1에 나타내는 예에서는, MgyZn1-yO(0≤y＜1,예를 들면 y＝0.15)가 사용되고 있다.
클래드층(4, 6)은, 활성층(5) 보다 밴드갭이 크고, 캐리어를 활성층(5)내로 유효하게 가두어 넣는 효과를 가지고 있으면 좋고, 다른 III족 원소 질화물(질화갈륨계 화합물 반도체)등이라도 좋다.
그러나, MgyZn1-yO를 사용하는 것에 의해, 질화갈륨계 화합물 반도체와는 달리, 습성에칭이 가능하며, 후술하는 LD 등의 경우에는, 메사형 형상으로 하거나, 내부전류 협착층을 만들어 넣기 쉽기 때문에, 바람직하다.
이 n형 클래드층(4)은, 예를 들면 2㎛ 정도의 두께로, p형 클래드층(6)은, 예를 들면 0.5㎛ 정도의 두께로 설치된다.
기판(1)은, 예를 들면, 사파이어기판이 사용되는 바, 클래드층 등에 질화갈륨계 화합물 반도체가 사용되는 경우를 포함하여, GaN기판, SiC를 표면에 형성한 실리콘기판, 단결정의 SiC기판 등을 사용할 수가 있다.
기판(1)의 표면에는, 화합물 반도체의 격자부정합을 완화시키기 위한 완충층(2)이, 예를 들면 ZnO에 의해 0.1㎛ 정도 형성된다.
이 완충층(2)은, 기판(1)이 사파이어와 같은 절연성기판이라면 논 도프라도 좋고, 다른 도전형이라도 좋다.
그러나, 기판(1)이 도전성의 기판으로서, 기판(1)의 이면에서 한쪽의 전극을 끌어내는 경우에는, 그 기판과 동일한 도전형으로 형성된다.
그리고, 그 위에 ZnO로 이루어지는 n형 컨택트층(3)이 1∼2㎛ 정도의 두께로 형성되어 있다.
p형 클래드층(6)상에는, ZnO로 이루어지는 p형 컨택트층(7)이 0.3㎛ 정도 설치되며, 그 표면에 예를 들면 ITO 등으로 이루어지는 투명전극(8)이 형성됨과 동시에 적층된 반도체층(3)∼(7)의 일부가 에칭에 의해 제거되어 노출하는 n형 컨택트층(3)에 n측 전극패드(9)가 Ti 및 Au 등의 진공증착과 패턴닝 또는 리프트오프(lift off)법에 의해, 또한, 투명전극(8)상의 일부에 Ni/Al/Au 등으로 이루어지는 p측 전극(10)이 예를 들면 리프트오프법 등에 의해 형성되어 있다.
이 LED를 제조하는 데에는, 예를 들면, MOCVD장치 내에 기판(1)을 세팅하고, 기판온도를 300∼600℃정도로 하여, 반응가스, 필요한 도펀트가스를 캐리어가스의 H2와 함께 도입하여, 기상반응시키는 것에 의해, 반도체층을 성장시킬 수가 있으며, 반응가스를 차례로 변화시키거나, 그 유량을 변화시키는 것에 의해 소망하는 혼합 결정비의 반도체층을 적층시킬 수가 있다.
또한, 반응가스로서는, Zn으로서, 디에틸아연(Zn(C2H5)2), O로서, 테트라히드로프란(C4H8O), Mg으로서, 시크로펜터 디에틸마그네슘(Cp2Mg), Cd으로서, 디에틸카드뮴(Cd(C2H5)2)이 각각 사용되며, 도펀트 가스로서는, Cl의 n형 도펀트 가스로서 에틸클로라이드(C2H5Cl), p형 도펀트 가스로서, 플라즈마 N2등을 공급한다.
그리고, 반응시간을 제어하는 것에 의해, 상기한 바와 같은 각 반도체층의 두께를 제어할 수가 있다.
그리고, 적층한 반도체층의 일부를 RIE법 등에 의해 에칭을 실시하여 n형 컨택트층(3)을 노출시킨다.
그 후, 기판(1)의 이면을 연마하여, 100㎛ 정도의 두께로 하고, 노출된 n형 컨택트층(3)의 표면에, 예를 들면 리프트오프법 등에 의해 Ti/Au 등의 진공증착 등에 의해 성막하여 n측 전극패드(9)를 형성하며, p형 컨택트층(7)의 표면에 진공증착 등에 의해 ITO를 성막하여 투명전극(8)을 형성함과 동시에, 또, 예를 들면 리프트오프법에 의해 Ni/Al/Au를 진공증착하여 p측 전극(10)을 형성한다.
그 후, 웨이퍼로부터 칩화하는 것에 의해, 도1에 나타내는 LED칩이 얻어진다.
도 2는, 본 발명에 따른 반도체발광소자의 다른 실시형태인 전극줄무늬형의 LD칩의 사시설명도이다.
이 LD칩도 기본적으로는, 도1의 LED칩과 동일한 구조로 되어 있으나, LD로 하기 위해, 발광층 형성부(11)에 있어서, 활성층(15)과 클래드층 사이에 광 가이드층(14, 16)이 설치되어 있는 것과, 활성층(15)이 다중 양자정호구조로 형성되어 있는 것이 주된 상이점이다.
즉, 활성층(15)의 굴절률이 클래드층(4, 6)보다 큰 재료로서 형성되는 것에의해, 활성층(15)에 광을 가두어 넣을 수가 있으나, 활성층(15)이 얇고 충분히 광을 가두어 넣지 못할 때는, 활성층(15)으로부터 광이 누설되기 때문에, 광 도파로의 일부를 구성하도록, 클래드층(4, 6)과 활성층(15) 사이의 굴절률을 갖는 광 가이드층(14, 16)이 설치된다.
그러나, 활성층에서 충분히 광을 가두어 넣는다면, 광 가이드층(14, 16)을 설치할 필요는 없다.
상세히 설명하면, 사파이어기판(1)상에 ZnO로 이루어지는 버퍼층(2)이 0.1㎛ 정도 설치되며, 그 위에 ZnO로 이루어지는 n형 컨택트층(3)이 1㎛ 정도의 두께로 설치되어 있다.
그리고, 그 위에 MgyZn1-yO(0≤y＜1, 예를 들면 y＝0.15)로 이루어지는 n형 클래드층(4)이 2㎛ 정도의 두께로 설치되며, 이어서, n형 ZnO로 이루어지며 광 도파로의 일부를 이루는 n형 광 가이드층(14)이 0.05㎛ 정도 설치되어 있다.
활성층(15)은, 예를 들면, 논 도프의 Cd0.06Zn0.94O/Cd0.3Zn0.7O로 이루어지는 배리어층과 웰층을 각각 50Å 및 40Å씩 교호로 2∼5층씩 적층한 다중 양자정호구조에 의해 형성되어 있다.
그 활성층(15)의 위에, ZnO로 이루어지며 광 도파로의 일부를 이루는 p형 광 가이드층(16)이 0.05㎛ 정도, MgyZn1-yO(0≤y＜1, 예를 들면 y＝0.15)로 이루어지는 p형 클래드층(6)이 2㎛ 정도의 두께로 설치되며, 또한, ZnO로 이루어지는 p형 컨택트층(7)이 1㎛ 정도의 두께로 설치되어 있다.
그리고, LED칩의 경우와 동일하게, 적층된 반도체층의 일부가 에칭에 의해 제거되어 노출된 n형 컨택트층(3)에 Ti/Au 등으로 이루어지는 n측 전극(9)이 설치되며, p형 컨택트층(7)의 표면에 p측 전극(10)이 예를 들면 Ni/Al/Au 등에 의해 형성되어 있다.
반도체레이저의 경우, 광은 상면에서 방사되지 않고, 활성층(15)의 단면에서 방사되기 때문에, 상면에 투명전극은 필요 없으며, 전류통로를 형성하기 위해, 예를 들면 10㎛ 정도의 폭의 줄무늬형상으로 형성한 p측 전극(10)이 직접 p형 컨택트층(7)상에 형성되어 있다.
이와 같은 LD칩을 형성하는 경우에도, 적층되는 반도체층이 산화물 반도체층이기 때문에, 활성층의 결정성이 양호하게 됨과 동시에, 그 에칭이 용이하고, 습성에칭을 할 수가 있으며, 기판이 사파이어 등으로 쪼개져 갈라지기 어려운 경우에도, 활성층의 단면인 광의 방사면을 평탄한 면으로 형성하기 쉬워, 양호한 공진기를 형성하기 쉽다.
도 3은, 본 발명에 의한 반도체발광소자의 다른 실시형태인 LD칩의 사시설명도이다.
이 예는, p측 전극(10)만의 줄무늬가 아니고, p형 클래드층(6)의 일부까지를 메사형으로 에칭한 메사 줄무늬형의 구조로 한 것으로서, 이 메사형 에칭은, n형 컨택트층(3)을 노출시키기 위한 에칭과 동시에 마스크를 고쳐 형성하는 것만으로 형성된다.
다른 반도체층의 적층구조는, 도 2에 나타내는 구조와 동일하며 제조방법도동일하다.
도 4는, 본 발명에 의한 반도체발광소자의 또 다른 실시형태인 LD칩의 동일한 설명도이다.
이 예는, p형 클래드층(6)측에 n형 전류제한층(내부전류협착층)(17)이 설치된 SAS형 구조의 예이다.
이 구조의 LD칩을 제조하는 데는, 상기한 바와 같이 기판(1)상에 버퍼층(2), n형 컨택트층(3), n형 광 가이드층(14), 활성층(15), p형 광 가이드층(16), p형 클래드층(6)을 차례로 적층시킨 후에, 예를 들면 n형 Mg0.2Zn0.8O로 이루어지는 전류제한층(17)을 0.4㎛ 정도 성장시킨다.
그리고, 일단 결정성장장치로부터 웨이퍼를 인출하고, 표면에 레지스트막을 설치하여 줄무늬형상으로 패턴닝하며, NaOH 등의 알칼리용액에 의해 전류제한층(17)을 줄무늬형상으로 에칭하여, 줄무늬 홈(18)을 형성한다.
그 후, 재차 MOCVD장치에 웨이퍼를 되돌리고, p형 ZnO로 이루어지는 p형 컨택트층(7)을 상기한 예와 동일하게 성장시킨다.
그 후는, 상기한 각 예와 동일하게 n측 전극(9) 및 p측 전극(10)을 형성하여, 칩화하는 것에 의해 도 4에 나타내는 구조의 LD칩이 얻어진다.
또한, p형 클래드층(6)을 2단 구조로 하여, 그 사이에 전류제한층(17)을 만들어 넣을 수도 있다.
종래의 질화갈륨계 화합물 반도체를 사용한 청색계의 적층구조에서는, 상술한 바와 같이 화학약품에 대하여 안정적이기 때문에, 이 예와 같이 적층한 반도체층을 에칭하여 줄무늬 홈을 형성할 수가 없어, 활성층의 근방까지 전류경로를 충분히 집중시킬 수가 없었으나, 본 발명에 의하면, 이와 같은 줄무늬 홈을 형성한 전류제한층(17)(내부전류협착층)을 반도체층 중에 만들어 넣을 수가 있다.
도 5는, 본 발명에 의한 반도체발광소자의 또 다른 실시형태인 LD칩의 동일한 설명도이다.
이 예는, 기판(1)에 사파이어가 아니고, 도전성의 기판을 사용한 예로서, 그 결과, n측 전극(9)이 기판(1)의 이면에 설치되어 있다.
이 예에서는, 기판으로서 실리콘(Si)기판(1)이 사용되며, Si기판(1)의 표면에 입방정(立方晶)의 SiC층(2)이 형성되며, 그 표면에 직접 또는 도시하지 않는 완충층을 통하여 상술한 각 반도체층이 적층되어 있다.
이 SiC층(2)의 형성은, 예를 들면, Si기판(1)을 아세틸렌(C2H2)과 수소의 분위기 중에서, 1020℃ 정도로 60분 정도 유지하는 것에 의한 탄화처리에 의해 100Å 정도의 도시하지 않은 SiC막을 형성한 후에 동일한 로(爐)내에서 Si의 원료가스인 시클로루시란(SiH2Cl2)과, 탄소의 원료가스인 C2H2를 도입하여 열 CVD법에 의해 예를 들면 2㎛ 정도 성장시키는 것에 의해 형성한다.
그 후의 각 반도체층의 적층은, 상술한 각 예와 동일하게 실시한다.
이 예에 의하면, 반도체층의 에칭은 실시되지 않은 구조인 바, 각 반도체층의 적층이 질화갈륨계 화합물 반도체와 같이 고온에서 성장시키지 않아도, 600℃정도 이하의 저온에서 성장시킬 수가 있어, 성장장치의 부담이 대단히 가볍고, 장치의 보수가 용이함과 동시에, 반도체층의 성장도 간단하게 실시할 수가 있다.
또한, 활성층의 결정성도 우수하기 때문에, 발광효율이 높은 LD 및 LED를 얻을 수 있다.
도 5에 나타내는 예에서는, 간단하게 하기 위하여, 전극 줄무늬형의 구조로 하였으나, 전류제한층의 매입형 등, 상술한 각 예의 구조로 할 수도 있으며, 이와 같은 도전성의 기판을 사용함으로서, p측 및 n측의 양전극을 칩의 상하 양면으로부터 인출할 수가 있어, 칩의 본딩 등에 극히 취급하기 쉬운 소자가 된다.
이와 같은 도전성의 기판으로서는, 그 밖에 SiC의 결정기판이나, GaN기판 등으로도, 상술한 것과 동일하게 산화물반도체를 적층시킬 수가 있다.
상술한 각 예에서는, LD의 활성층으로서, 다중 양자정호구조의 예를 나타내고 있으나, 그 예에 한정되지 않으며, 단일 양자정호구조 또는 벌크구조로 형성할 수도 있다.
또한, 활성층에서 충분히 광 도파로를 형성할 수가 있으면, 광 가이드층을 별도로 설치할 필요가 없다는 것은 말할 것도 없다.
이와 같은 것은, 이하의 각 예에 있어서도 동일하다.
본 발명에 의하면, ZnO를 협대역 갭화하는 방법이 얻어지기 때문에, 밴드갭이 자외선(자외선 영역에서는 ZnO를 활성층에 사용할 수 있다)으로부터 고도로 정세한 DVD의 광원에 필요하게 되는 400∼430nm의 파장의 광을 발광시키는 밴드갭을 ZnO계의 산화물반도체를 사용하여 얻을 수가 있으며, 단파장의 반도체발광소자에유리하게 사용할 수가 있다.
또, 이상의 예에 있어서의 반도체발광소자에 의하면, 활성층을 클래드층으로 끼워 지지하는 구조로서, 청색계의 색을 발광시키는 경우에, 활성층에 Cd와 Zn을 함유하는 산화물화합물 반도체가 사용되고 있기 때문에, InGaN계 화합물 반도체와 같이 결정성의 저하를 초래하는 일이 없이, 400∼430nm 근방의 광을 발광하면서 대단히 결정성이 좋은 활성층이 얻어진다.
그 결과, 발광효율도 향상되며, 고휘도의 청색계 반도체발광소자가 얻어진다.
또한, 클래드층에 Zn 또는 Mg와 Zn을 함유하는 산화물화합물 반도체가 사용됨으로서, 활성층 보다 큰 밴드갭의 클래드층으로 되며, 발광소자를 구성 할 수가 있음과 동시에, 질화갈륨계 화합물 반도체에서는 실시하기 어려운 습성에칭을 실시할 수가 있다는 것, 600℃ 정도 이하의 저온에서 반도체층을 성장시킬 수 있다는 것 등, 취급이 극히 용이하게 되며, 청색계의 반도체발광소자를 용이하게 얻을 수가 있다.
반도체레이저에서는, 전류주입영역을 획정할 필요가 있으나, 전류제한층의 매입이나 메사 에칭 등을 용이하게 실시할 수가 있기 때문에, 특히 메리트가 크다.
또한, 상술한 산화물 반도체층은, Si기판상에 설치한 SiC나 SiC기판 등의 위에 성장시킬 수가 있기 때문에, 전극을 칩의 상하 양면에서 인출하는 수직형의 칩으로 할 수가 있다.
그 결과, 와이어본딩 등도 한쪽의 전극만을 실시하면 되고, 그 취급성이 대단히 향상된다.
본 발명에 의하면, 종래의 질화갈륨계 화합물 반도체와는 다른 ZnO계의 산화물 반도체층을 사용하여 청색계의 발광을 시킬 수가 있으며, 결정성이 좋은 반도체층에 의해 보다 높은 발광효율의 반도체발광소자가 얻어진다.
또한, ZnO계의 산화물반도체를 사용함으로서, 질화갈륨계 화합물 반도체에 비해 대단히 낮은 온도로 반도체층을 적층할 수가 있기 때문에, 성장장치의 부담을 경감시킬 수가 있음과 동시에, 습성에칭을 할 수가 있어 취급하기 쉽고 안정된 반도체층을 적층시킬 수가 있다.
도 6은, 또 다른 실시형태인 LD칩의 사시도를 도시하고 있다.
이 예에서는 활성층(15)이 CdxZn1-xO(0≤x＜1)의 벌크층 또는 CdxZn1-xO(0≤x＜1)의 조성변조에 의해 구성한 양자정호구조로 이루어지며, 그 활성층(15)의 n형 클래드층(4)측 및 p형 클래드층(6)측에, 예를 들면, MgwZn1-wO(0≤w＜1)로 이루어지며, 또한, 그 접촉부분에 있어서의 활성층의 재료의 격자정수와 거의 동일하게 되도록 하는 조성의 재료로 이루어지는 스트레스 완화층(24, 26)이 활성층(15)과 접하여 설치되어 있다.
활성층(15)은 상술한 바와 같이, 캐리어의 재결합에 의해 발광시키는 층으로서, 그 밴드갭에 의해 발광하는 광의 파장이 결정되고, 발광시키는 광의 파장에 따른 밴드갭의 재료가 사용되며, 이 예에서는, ZnO를 Cd에 의해 협대역 밴드갭화 한 CdxZn1-xO(0≤x＜1)가 사용되고, 예를 들면, 논 도프의 Cd0.06Zn0.94O/Cd0.3Zn0.7O로이루어지는 배리어층과 웰층을 각각 50Å 및 40Å씩 교호로 2∼5층씩 적층한 다중 양자정호구조에 의해 형성되어 있다.
이 구조는, 예를 들면 도 7에 그 일예의 활성층(15) 근방의 확대단면도, 및 그 밴드갭의 변화상태를 나타내는 도면이 나타나 있는 바와 같이, Cd0.3Zn0.7O로 이루어지는 웰층(15a)과 Cd0.06Zn0.94O로 이루어지는 배리어층(15b)이 교호로 적층되며, 최후의 층이 웰층(15a)으로 끝나고 있다.
이 예에서는, 이 활성층(15)의 양면측에, Cd0.3Zn0.7O와 거의 동일한 격자정수를 갖는 Mg0.35Zn0.65O로 이루어지는 스트레스 완화층(24, 26)이 설치되어 있다.
n형 및 p형의 스트레스 완화층(24, 26)은, 활성층(15)의 가장 바깥측의 조성과 거의 동일한 격자정수를 갖고, 또한, 활성층 보다 밴드갭이 큰 재료인 MgwZn1-wO(0≤w＜1) 또는 III족 질화물화합물 반도체로 이루어져 있으며, 각각 0.02㎛ 정도의 두께로 설치되어 있다.
즉, 상술한 바와 같이, ZnO에 Cd 또는 Mg이 혼합 결정되면, 도 8에 나타내는 바와 같이, 격자정수가 함께 ZnO 보다 크게되고, CdZnO계 및 MgZnO계가 함께 동일한 경향으로 된다.
그 때문에, 발광시키는 파장에 의해 활성층의 CdxZn1-xO에 있어서의 x의 값이 결정되고, 그 격자정수에 맞는 MgwZn1-wO의 값이 결정되며, 스트레스 완화층(24, 26)의 조성이 결정된다.
그러나, III족 질화물화합물 반도체에서 격자정수가 거의 동등한 조성의 것을 사용할 수도 있다.
이 스트레스 완화층(24, 26)은, 활성층(15)과 격자정수가 상이한 클래드층 등으로부터의 스트레스가, 활성층(15)에 미치지 않게 하기 위한 것으로서, 그 스트레스를 흡수할 수 있는 두께면 좋으며, 0.005∼0.1㎛ 정도, 더욱 바람직하게는 0.01∼0.05㎛ 정도의 두께로 설치된다.
너무 두꺼워지면 클래드층 중에 스트레스발생의 문제가 생기며, 너무 얇으면 스트레스를 충분히 흡수하지 못하여, 활성층(15)에 스트레스가 가해지게 된다.
상기한 예에서는, 활성층(15)이 다중 양자정호구조로 이루어지고, 그 최 외층이 웰층으로 이루어지는 예였으나, 활성층이 배리어층으로 끝나는 경우도 있다.
이 경우는, 그 배리어층의 격자정수에 맞게 한 조성으로 스트레스 완화층(24, 26)이 형성된다.
또한, 배리어층이 그대로 광 가이드층으로 되는 경우는, 웰층의 격자정수에 맞추어진다.
또, 활성층이 동일한 조성의 1층에서 형성되는 벌크층으로 이루어지는 경우는, 그 활성층(15)의 조성에 대응한 격자정수에 맞도록 스트레스 완화층(24, 26)이 형성된다.
또한, 도 6에 나타내고 있는 예에서는, 활성층(15)의 양면에 n형 및 p형의 스트레스 완화층(24, 26)이 설치되어 있으나, 양측에 설치되지 않고 어느 한쪽에만 설치되어도 그 효과가 크다.
다른 기판, 클래드층, 광 가이드층 및 그 제조방법 등은 상술한 도 2에 나타내고 있는 예와 동일하며, 동일한 부호를 부여하여 그 상세한 설명은 생략한다.
이 스트레스 완화층이 설치되는 것에 의해, ZnO에 Cd를 결정시켜, 협대역 갭화하며, 청색계의 발광을 시키면서, 그 활성층의 격자정수와 맞추어 밴드갭을 크게한 반도체층이 ZnO에 Mg을 혼합 결정시키는 것에 의해 얻어지며, 활성층과 격자정수가 동일하고 밴드갭이 큰 반도체층(스트레스 완화층)을 직접 활성층에 접하여 적층할 수가 있다.
그 때문에, 클래드층 등의 격자 부정합에 수반하는 스트레스는 스트레스 완화층에 의해 흡수되고, 활성층에는 직접 격자 부정합에 수반하는 스트레스가 걸리지 않으며, 피에조 전계가 발생하지 않는다.
그 결과, 임계값을 저감시킬 수가 있으며, 불순물을 도핑하지 않고도 낮은 임계값에서 동작시킬 수가 있다.
불순물을 도핑하지 않고 발광소자를 형성할 수가 있다면, 비 발광재결합중심의 발생을 피할 수가 있다.
이에 의해, 소자의 발열을 억제할 수가 있으며, 반도체레이저에 있어서, 가장 문제가 되는 수명의 향상, 특히 고출력시의 수명향상에 절대한 효과를 발휘한다.
상술한 예에서는, LD의 예였으나, LED에서도 활성층을 클래드층에 의해 끼워 지지하는 고출력LED의 경우, 동일하게 스트레스 완화층을 개재시키는 것에 의해, 임계값을 내릴 수가 있으며, 저전압의 구동으로 고출력의 LED가 얻어진다.
스트레스 완화층을 설치하는 발명에 의하면, 활성층을 클래드층에 의해 끼워 지지하는 2중 헤테로 접합구조의 반도체발광소자에 있어서, 격자부정합에 따른 스트레스가 활성층에 가해지지 않기 때문에, 활성층에 도핑을 하지 않아도 임계값을 내릴 수가 있다.
그 결과, 특히 고출력의 반도체레이저를 구성하는 경우에도, 발열을 억제하여 고수명화를 달성할 수가 있으며, 청색계의 화합물 반도체발광소자의 신뢰성을 획기적으로 향상시킬 수가 있다.
도 9는, 또 다른 실시형태인 LED칩의 단면도가 도시되어 있다.
이 예에서는, 활성층을 성장시킨 후에, 고온에서 ZnO 또는 Mg를 함유하는 클래드층 등을 성장시키려고 하면, 그 온도상승에 의해 ZnO 등의 반도체층이 성장하기 전에 활성층의 Cd가 증발하여 빠져버리게 되는 문제를 해결하는 것이다.
즉, 도 11에 Cd, Zn, Mg의 증기압 곡선이 도시되어 있는 바와 같이, 이들 금속의 동일온도에 있어서의 증기압은, Cd＞Zn＞MG의 관계가 있다.
이것은 동일한 증기압을 얻기 위한 온도가 Mg＜Zn＜Cd인 것을 의미한다.
예를 들면, 통상의 MBE법에 의해 성장하는 경우, 재료인 금속의 증기압이 10-3∼10-4Torr 정도가 되도록 그 증발온도가 조정되는 것이 일반적이다.
그 경우, Cd, Zn, Mg의 증발온도는, 각각 200∼250℃, 250∼300℃, 400∼450℃ 정도가 되도록 조정된다.
이 경우, 증발원자가 기판에 도달한 후의 마이그레이션(기판표면상에서 접하고 있는 이종의 원자끼리 상호의 결정결함을 메우도록 이동하는 움직임)의 효과를 고려하면, 기판의 온도도 증발온도에 비례하여 조정하는 것이 일반적이다.
즉, MBE법 등에 의해, 예를 들면, CdxZn1-xO로 이루어지는 활성층을 성장시키고, 이어서, ZnO 또는 MgyZn1-yO의 광 가이드층이나 클래드층을 성장시키려고 하면, 그 성장온도를, 활성층을 성장시키는 온도보다 높게 하지 않으면 안 된다.
그 때문에, 밴드갭 에너지가 내려가지 않고 발광파장을 길게 할 수가 없으며, 활성층을 성장시킬 때에 Cd의 혼합 결정비를 많게 하여 성장시키려고 하면, 그 후의 공정에서 Cd의 증발량이 많아질 뿐이며, 발광파장을 길게 할 수가 없으며, 오히려 Cd가 빠진 후 격자결함이 되어, 발광특성도 저하한다.
도 9에 나타내는 예는, Cd의 증발을 억제하여, 청색으로부터 녹색의 발광을 할 수가 있음과 동시에, 결정성이 향상되고, 발광특성이 우수한 ZnO계 화합물 반도체발광소자 및 그 제조방법을 얻는 것이다.
본 발명자들은, CdxZn1-xO를 활성층으로 하는 ZnO계 화합물 반도체발광소자에 있어서, 밴드갭 에너지의 네로우(narrow)화를 달성시키고, 청색으로부터 녹색의 발광을 시키기 위해, 예의 검토를 거듭한 결과, 결정화한 CdxZn1-xO로 이루어지는 활성층을, 다음의 ZnO나 MgZnO 등의 성장시에 Cd가 증발하지 않도록, 활성층의 표면에 활성층의 성장온도와 동일한 정도의 저온으로 ZnO로 이루어지는 증발방지층을 형성해 두는 것에 의해, Cd의 혼합 결정비를 충분히 크게 할 수가 있으며, Cd가 30%(x＝0.3) 정도로 파장이 410nm 정도의 청색의 발광을 시킬 수가 있음과 동시에,Cd의 증발방지에 의해 활성층의 결정성도 향상되고, 우수한 발광특성의 ZnO계 화합물 반도체발광소자가 얻어진다는 것을 발견하였다.
이 예에 의한 ZnO계 화합물 반도체발광소자는, 도 9에 LED칩의 단면설명도가 나타나 있는 바와 같이, CdxZn1-xO(0≤x＜1)로 이루어지는 활성층(5)이 ZnO계 화합물 반도체로 이루어지는 하부 클래드층(4) 및 상부 클래드층(6)에 의해 끼워 지지되는 발광층 형성부(11)가 형성되어 있다.
그리고, 활성층(5)과 상부 클래드층(6) 사이의 적어도 활성층(5)측에 저온 ZnO층(Cd의 증발방지층)(20)이 설치되어 있는 것에 특징이 있다.
저온 ZnO층(20)은, Cd를 함유하는 활성층(5)이 성장된 후, 그대로 온도를 상승시키지 않고, Cd의 소스원을 닫고 ZnO를 성장시키는 것에 의해 얻어지는 것이다.
즉, Cd의 증기압은 높기 때문에, Cd를 함유하는 활성층(5)을 성장시키는 경우, 상술한 바와 같이 200∼250℃ 정도의 저온에서 성장하며, 그 위에 성장하는 클래드층(6)으로서의 MgyZn1-yO는 Mg의 증기압이 낮기 때문에 통상 400∼450℃ 정도의 고온에서 성장한다.
그러나, 상술한 바와 같이, 본 발명자들은, 활성층(5)을 성장시킨 후에, 다음의 반도체층을 성장시키기 위해 기판의 온도를 상승시키면, 활성층(5)의 Cd가 증발하여 결정결함이 생기는 것과 동시에 Cd의 혼합 결정비가 저하한다는 것을 발견하였다.
이 Cd의 증발을 방지하기 위해, 저온 ZnO층(20)이 설치되어 있다.
저온 ZnO층(20)은, 이와 같이 Cd의 증발을 방지하기 위한 것이기 때문에, 활성층(5)의 표면을 덮는 정도로 설치해 두면 되고, 그 두께는 100∼1000Å 정도로 형성해 두면, Cd의 증발을 충분히 방지할 수가 있다는 것이, 본 발명자들에 의해 확인되었다.
또, 성장온도는, 될 수 있는 대로 낮은 편이 Cd의 증발을 방지할 수가 있기 때문에 바람직하지만, 너무 낮게 되면, ZnO의 성장 자체가 진행되지 않기 때문에, 오히려 Cd의 증발이 생기기 쉬우며, 200∼300℃ 정도, 더욱 바람직하게는, 활성층(5)의 성장온도 정도가 가장 효과적이었다.
발광층 형성부(11)는, 도 9에 나타내고 있는 예에서는, CdxZn1-xO(0≤x＜1, 예를 들면 x＝0.3)으로 이루어지는 활성층(5)을 MgyZn1-yO(O≤y＜1, 예를 들면 y＝0.15)로 이루어지는 하부(n형)와 상부(p형)의 클래드층(4, 6)으로 끼워 지지하는 구조인 바, 이 예에서는, 상술한 바와 같이 활성층(5)의 상부표면에 저온 ZnO층(증발방지층)(20)이 형성되어 있다.
이 저온 ZnO층(20)도 활성층(5)보다 밴드갭 에너지가 커, 캐리어를 가두어 넣는 효과도 있다.
그러나, 이 저온 ZnO층(20)은, 상술한 바와 같이, 100∼1000Å으로 극히 얇아, 거의 영향을 받지 않고 상부 클래드층(6)이 캐리어를 가두어 넣는 효과를 가지고 있다.
활성층(5)은, 캐리어의 재결합에 의해 발광시키는 층으로서, 그 밴드갭 에너지에 의해 발광하는 광의 파장이 결정되며, 발광시키는 광의 파장에 대응한 밴드갭 에너지의 재료가 사용되고, 예를 들면 단일 활성층에서 0.1㎛ 정도의 두께로 형성되어 있다.
이 CdxZn1-xO는, 그 x의 값이 크게 될 수록 밴드갭 에너지가 작아진다.
예를 들면, 430nm 정도의 파장의 광을 발광시키기 위해서는, 0.32 정도가 좋으며, 종래에는 이와 같은 Cd의 혼합 결정비가 큰 CdxZn1-xO를 얻을 수가 없었으나, 본 발명에 의해 Cd의 증발을 방지할 수가 있게 되어, Cd의 혼합 결정비가 32% 정도의 것을 얻을 수가 있었다.
또한, 활성층(5)은, 비발광 재결합중심의 형성을 피하기 위해, 논 도프인 것이 바람직하다.
기판(1)으로서는, 이 예에서는, n형의 ZnO기판이 사용되고 있으나, 이 예에 한정시키는 것은 아니며, 사파이어, GaN, GaP, SiC 등 상기한 여러 종류의 기판을 사용할 수 있으며, 다른 n형 및 p형 클래드층(4, 6) 등도, 상기한 예와 동일함으로, 동일한 부분에는 동일부호를 부여하여 그 설명은 생략한다.
상기한 바와 같이, 이 예에서는, CdxZn1-xO활성층상에, 저온 ZnO층이 설치되어 있기 때문에, 다음의 MgyZn1-yO로 이루어지는 클래드층을 400℃ 정도 이상의 고온에서 성장시켜도, 활성층의 Cd의 증발은 저지된다.
또, 저온 ZnO층을 성장시키는 사이에도, 그 온도가 활성층을 성장시킬 때와 동일한 정도의 저온이기 때문에, Cd는 그다지 증발하지 않는다.
그 때문에, 활성층을 성장시킬 때에 혼합 결정한 Cd를 거의 그대로 유지할 수가 있다.
그 결과, 활성층으로부터의 Cd의 증발에 의한 결정결함이나 Cd의 증발에 의한 혼합 결정비의 저하 등이 발생하지 않고, 소망하는 밴드갭 에너지를 가지며, 결정성이 우수한 활성층이 얻어져, 청색으로부터 녹색을 띈 반도체발광소자가 우수한 발광효율로 얻어진다.
다음에, 이 LED의 제조방법에 대하여 설명한다.
예를 들면, MBE(분자선 에피택시)장치 내에 ZnO 등으로 이루어지는 기판(1)을 세팅하고, 기판(1)의 온도를 300∼350℃ 정도로 하여, 플라즈마 산소의 조사조건하에 있어서, Zn의 소스원(셀)의 셔터를 열고 Zn을 조사함과 동시에, n형 도펀트의 Al의 셔터도 열어 n형의 ZnO로 이루어지는 n형 컨택트층(3)을 0.5㎛ 정도 성장시킨다.
이어서, Mg의 소스원(셀)의 셔터도 열어, 기판(1)의 온도를 400∼450℃ 정도로 하여 Mg0.15Zn0.85O로 이루어지는 n형의 하부 클래드층(4)을 1㎛ 정도 성장시킨다.
다음에, 활성층(5)을 성장시키기 위해, 기판온도를 200∼250℃ 정도로 내림과 동시에, Mg의 셀, 및 도펀트의 Al의 셀을 닫고, Cd의 소스 메탈인 셀의 셔터를 열어 Cd를 조사하며, Cd0.32Zn0.68O를 0.1㎛ 정도 성장시킨다.
이어서, Cd의 셀의 셔터를 닫고, 동일한 온도에서 ZnO로 이루어지는 증발방지층(20)을 0.05㎛ 정도 성장시킨다.
또, 기판의 온도를 400∼450℃ 정도로 하여, 동일하게 p형 클래드층(6)을 1㎛ 정도, p형 컨택트층(7)을 0.5㎛ 정도 성장시키는 것에 의해 반도체 적층부(12)를 성장시킨다.
또한, p형으로 할 경우는, 후술하는 플라즈마여기(勵起) N2와, Al의 동시도핑에 의해 형성하였다.
그 후, MBE장치에 의해 에피텍셜 성장이 된 웨이퍼를 인출하여, 스퍼터링장치에 넣어 투명성 도전막 ITO를 0.2㎛ 정도의 두께로 형성하여 투명전극(8)으로 한다.
그 후, 상술한 예와 동일하게, 기판(1)의 이면을 연마하여, 100㎛ 정도의 두께로 하며, 기판(1)의 이면에 Ti/Al 등으로 이루어지는 n측 전극(9)을 전체 면에, 투명전극(8) 위에 Ni/Al 등으로 이루어지는 p측 전극(10)을, 예를 들면, 리프트오프법으로서, 각각 진공증착 등에 의해 0.2㎛ 정도씩 형성한다.
그 후, 웨이퍼로부터 칩화하는 것에 의해, 도 9에 나타내는 LED칩이 얻어진다.
이와 같은 방법으로 ZnO계 화합물 반도체층을 성장시키면, 증기압이 큰 Cd의 증발을 방지할 수가 있으며, 활성층의 밴드갭 에너지를 충분히 내려 긴 파장의 발광을 시킬 수가 있음과 동시에, 활성층의 결정성을 향상시킬 수가 있어, 청색으로부터 녹색을 띈 색으로 발광특성이 뛰어난 ZnO계 화합물 반도체발광소자를 얻을 수있다.
상술한 예는, LED의 예였으나, LD의 경우도 동일하다.
이 경우, 발광층 형성부(11)가 약간 상이하며, 예를 들면, 활성층(15)은, 논 도프의 Cd0.03Zn0.97O/Cd0.2Zn0.8O로 이루어지는 배리어층과 웰층을 각각 50Å 및 40Å씩 교호로 2∼5층씩 적층한 다중 양자정호구조에 의해 형성하는 것이 바람직하다.
또, 활성층(15)이 얇아서 충분히 광을 활성층(15)내에 가두어 넣지 못하는 경우에는, 예를 들면, ZnO로 이루어지는 광 가이드층(14, 16)이 활성층(15)의 양측에 설치된다.
그러나, 이 경우에도, 활성층(15)과 광 가이드층(14, 16)의 사이에 저온 ZnO층으로 이루어지는 Cd의 증발방지층(20)이 설치된다.
또, ITO로 이루어지는 투명전극은 불필요하며, 직접 p측 전극(10)을 줄무늬형상으로 패턴닝하여 형성하거나, 반도체층의 상부를 메사형 형상으로 에칭하거나, 전류협착층을 메워 넣는 것에 의해, 전류주입영역을 획정하는 구조로 형성된다.
전류협착층을 형성하는 구조의 예를 도 10에 도시한다.
도 10에 나타내는 SAS형 구조의 LD칩을 제조하는 데는, 상기한 바와 동일하게 기판(1)상에 n형 컨택트층(3), n형 클래드층(4), n형 ZnO로 이루어지는 0.05㎛ 정도의 n형 광가이드층(14)을 차례로 상기한 고온에서 성장시킨다.
상술한 다중 양자정호구조의 활성층(15)을 200∼250℃ 정도로 성장시키고,계속하여 동일한 온도로 저온 ZnO층인 증발방지층(20)을 0.05㎛ 정도 성장시킨다.
그 위에 상기한 고온으로 p형 ZnO로 이루어지는 0.05㎛ 정도의 P형 광 가이드층(16), p형 클래드층(6)을 차례로 적층시킨 후에, 예를 들면, n형 Mg0.2Zn0.8O로 이루어지는 전류협착층(17)을 0.4㎛ 정도 성장시킨다.
그리고, 일단 결정성장장치로부터 웨이퍼를 인출하여, 표면에 레지스트막을 설치하여 줄무늬형상으로 패턴닝하고, NaOH 등의 알칼리 용액에 의해 전류협착층(17)을 줄무늬형상으로 에칭하여, 줄무늬 홈(18)을 형성한다.
그 후, 재차 MBE장치로 웨이퍼를 되돌리고, p형 ZnO로 이루어지는 p형 컨택트층(7)을 상기한 예와 마찬가지로 성장시킨다.
그 후는, 상기한 각 예와 동일하게 p측 전극(10) 및 n측 전극(9)을 형성하여, 칩화하는 것에 의해 도 10에 나타내는 구조의 LD칩이 얻어진다.
또한, 양 클래드층(4, 6), 광 가이드층(14, 16), 및 활성층(15)에 의해 발광층 형성부(11)가 구성되어 있다.
이 예에 의하면, 특히 청색계의 반도체발광소자에 사용되는 ZnO계화합물 반도체층의 밴드갭 에너지를 작게 하는 Cd의 증발을 억제하여 충분히 혼합 결정비를 올림과 동시에, 결정성이 우수한 CdZnO계의 활성층을 성장시킬 수가 있기 때문에, 청색에서 녹색의 발광을 하는 ZnO계 화합물 반도체발광소자가 높은 발광효율로 얻어진다.
그 결과, 특히 현재 요망되고 있는 청색계의 LED나 LD 등의 반도체발광소자를, 새로운 재료로 그 발광효율 등의 발광특성을 향상시킬 수가 있다.
도 12에 나타내고 있는 예는, ZnO계 산화물 반도체층을 결정성 좋게 성장시키고, 발광특성을 향상시키기 위한 예를 나타낸다.
즉, ZnO계 화합물 반도체는, GaN계 화합물 반도체와는 달리, 세로방향의 성장은 원활하게 진행되지만, 가로방향의 성장은 거의 성장하지 않는다.
즉, c축 방향의 성장은 빠르나, 이에 비해 a측 방향의 성장은 늦다.
그 때문에, 도 13(a)에 결정성장의 상태를 모식적으로 나타내고 있는 바와 같이, 기판(63)상에 최초의 결정성장을 시작하는 핵이 존재하는 곳은, 순조롭게 성장하여 결정층(64)이 형성되어 결정성이 대단히 양호한 층(A)이 형성되지만, 기판(63)의 이면에 핵이 존재하지 않는 곳(B)에서는, 성장이 늦어, 결정입계(結晶粒界)가 형성되어 결정성이 극히 나빠진다.
이 상태를 X선 회절에 의해 조사한 바, 도 13(b)에 나타내는 바와 같이, 기판(63)의 회전각(ω)에 대하여, 결정입계가 존재하는 부분(B)은 끝자락이 넓어진 스펙트럼으로 된다.
이와 같이, ZnO계 화합물 반도체는, 격자정합 뿐만 아니라 결정입계가 발생하기 쉽다는 점에서, GaN계 화합물 반도체인데도, 양호한 결정성을 얻기 어렵다.
본 발명자들은, ZnO계 화합물 반도체를 결정성 좋게 성장시키기 위해, 예의 검토를 거듭한 결과, 상술한 바와 같이 결정입계가 발생하는 부분은, 기판상에 초기 핵이 존재하지 않고, 기판표면에서의 결정성장이 늦어져, 가로로부터의 성장도 없으며, 그 위의 결정성장이 원활하게 진행하지 않는다는데 원인이 있는 것을 발견하였다.
그리고, 더욱 검토를 거듭한 결과, 사파이어 기판상에 Al2O3막을 개재시키는 것에 의해, 그 위에 성장하는 ZnO계 화합물 반도체가 결정성이 좋게 성장한다는 것을 발견하였다.
이 예에 의한 반도체발광소자는, 도 12에 LED칩의 단면설명도가 나타내고 있는 바와 같이, 사파이어 기판(1)상에 Al2O3막으로 이루어지는 버퍼층(2)이 설치되어 있다.
그리고, 그 버퍼층(2)상에 ZnO계 화합물 반도체로 이루어지며, 적어도, N형 층[n형 클래드층(4)]과 p형 층[p형 클래드층(6)]을 포함하여 발광층[활성층(5)]을 형성하는 발광층 형성부(11)가 설치되어 있다.
완충층(2)은, Al2O3막을 스퍼터링장치, 진공증착, 또는 MBE의 방법에 의해 500∼2000Å 정도, 바람직하게는 1000Å 정도의 두께로 형성되어 있다.
MBE장치로 실시하는 것이, 다음 차례의 ZnO계 화합물 반도체층을 결정성장시키는 장치와 연속하여 동일한 성장장치에서 성장을 실시할 수가 있기 때문에, 특히 바람직하다.
이 Al2O3막의 성막은, 후술하는 바와 같이, 100∼200℃ 정도의 저온에서 성막하고, 그 후에, 예를 들면, MBE장치에 의해 800℃ 정도의 고온에서 20∼40분 정도의 어닐처리를 실시하는 것에 의해 결정화하는 것이, 사파이어 기판(1)의 표면상태에 관계없이, 균일한 Al2O3막을 성막할 수가 있으며, 초기의 결정핵을 생성시키기 쉽기 때문에 바람직하다.
이 완충층(2)은, 기판(1)이 사파이어와 같은 절연성기판이라면 논 도프라도, 다른 도전형이라도 좋다.
발광층 형성부(11)나 전극 등의 구성은, 상기한 각 예의 LED칩과 동일하여 도시되어 있지 않으나, 상기와 같이 표면에 ITO 등으로 이루어지는 투명전극이 설치되어도 좋다.
상기의 예와 동일한 부분에는 동일한 부호를 부여하고 그 설명은 생략한다.
이 LED를 제조하는데는, 예를 들면 스퍼터링장치 내에 사파이어 기판(1)을 세팅하고, 기판온도를 100∼200℃ 정도로 하여, 스퍼터링 시키는 것에 의해, 1000Å 정도의 Al2O3막을 성막시킨다.
MBE장치를 사용하여 Al셀로부터 Al를 날리면서, 플라즈마여기 산소가스를 도입하는 것에 의해 Al2O3막을 성막시켜도 좋다.
그 후, 예를 들면 MBE장치내에 사파이어기판(1)을 넣어, 800℃ 정도로 기판온도를 상승시켜, 20∼40분 정도 어닐처리를 한다.
그 후, 계속하여 MBE장치에 의해, 상기와 동일하게 각 반도체층을 적층하고, 전극형성 등을 실시함으로서, 도 12에 나타내는 LED칩이 얻어진다.
상술한 예는, LED의 예였으나, LD의 경우도 동일하며, 사파이어기판(1)상에 Al2O3막으로 이루어지는 완충층을 설치함으로서, 상기한 각 구조의 LD칩이 얻어진다.
사파이어기판을 사용하여 Al2O3막으로 이루어지는 완충층을 성막시키고 나서, ZnO계 화합물 반도체를 성장시키는 것에 의해, 기계 연마된 사파이어기판의 표면과는 달리, Al2O3막의 표면의 전체에 초기의 결정핵이 골고루 형성되며, 그 위에 성장하는 반도체층은, 초기의 결정핵을 종자로 하여 성장하기 때문에, 결정입계가 형성되지 않고, 전체면에 균일한 ZnO계 화합물 반도체층이 성장한다.
그 결과, 결정성이 극히 우수한 ZnO계 화합물 반도체층을 성장시킬 수가 있어, 발광특성이 우수한 LED나 LD가 얻어진다.
또한, Al2O3막의 성막을 단결정(單結晶)이 되지 않는 저온으로 성막시키고, 그 후에 결정성장의 온도로 상승시키는(어닐처리하는)것에 의해, Al2O3막을 단결정화 하는 것이, 최초부터 고온으로 Al2O3막의 단결정층을 성장시키는 것보다, 우수한 결정층을 성장시킬 수가 있다.
즉, 저온으로 성막시키면, 단결정이 아니고 비정질의 상태로 성막을 하기 때문에, 사파이어기판의 표면이 기계연마 및 화학에칭에 의해 완전한 결정면으로 되어있지 않아도, 성막하기 쉽다.
그 후, 비정질의 Al2O3막의 적어도 표면측은, 고온처리에 의해 단결정화 하기 때문에, 표면의 전체면에 초기 핵이 형성되어, 전체면에 균일한 결정층이 성장하기 쉽다.
그러나, 단결정의 Al2O3막을 완충층으로서 성장시켜도, 사파이어기판과 동일한 결정구조이기 때문에, ZnO 등의 상이한 반도체층을 직접 성장시키는 것보다 훨씬 결정결함이 없는 완충층을 얻을 수가 있다.
이 예에 의하면, 특히 가로방향의 성장을 하기가 어려운 ZnO계 화합물 반도체층을 사파이어기판상에 성장시키는 경우에, Al2O3막을 완충층으로서 성막시키고, 성장초기의 결정핵을 형성하고 있기 때문에, 결정핵이 완충층의 전체면에 골고루 형성되어, 결정성이 우수한 ZnO계 화합물 반도체층을 성장시킬 수가 있다.
그 결과, 결정성이 우수한 반도체층이 얻어지고, 발광효율 등의 발광특성이 우수한 LED나 LD 등의 반도체발광소자가 얻어진다.
본 발명자들은, 결정성이 좋은 산화물 반도체층을 성장시키기 위하여, 다시 예의 검토를 거듭하였다.
상술한 바와 같이, 종래의 청색계 반도체발광소자는, 어느 것이나, 기판으로서 사파이어기판이 사용되며, LD를 제조하는 경우의 벽개성(쪼개져 갈라지는 성질)을 고려하면 극히 취급하기 어렵다.
현실적으로 가장 실용화되어 있는 GaN계 화합물 반도체에 있어서도, 벽개성을 갖는 6H-SiC나 ELOG(Epitaxially Lateral Over Growth)를 사용한 GaN기판을 만드는 연구가 활발히 진행되고 있다.
그 때문에, ZnO계의 화합물 반도체 등의 산화물화합물 반도체를 결정성이 좋은 반도체층으로서 성장시킴과 동시에, 기판의 특성에 좌우되지 않고, 산화물화합물 반도체층을 에피텍셜 성장시킬 수가 있는 것이 요망된다.
본 발명자들은, 예의 검토 결과, 상기한 바와 같이, 결정중에 입계(粒界)가 생기는 부분은, 기판상에 초기의 결정핵이 존재하지 않으며, 기판표면에서의 결정성장이 늦어지고, a축 방향으로의 가로성장도 없고, 그 위의 결정성장이 원활하게 진행되지 않는 것에 원인이 있다는 것을 발견하였다.
그리고, 더욱 검토를 거듭한 결과, 기판상에 Zn을 함유하는 산화물을 100∼300℃ 정도의 저온으로 비정질 또는 다결정의 상태로 성막하며, 그 후 기판온도를 에피텍셜 성장온도로 상승시키면, ZnO계 산화물막의 표면에 골고루 결정핵이 생성되며, 기판의 구속을 어느 정도 완화시키며, 그 결정핵을 종자로 하여 결정성이 우수한 ZnO계 산화물화합물 반도체층을 에피텍셜 성장시킬 수가 있다는 것을 발견하였다.
즉, 구조적으로는 도 1에 나타낸 구조와 동일하지만, 기판(1)상에 ZnO계 등의 산화물화합물 반도체층으로 이루어지며, 발광층 형성부(11)를 포함하는 반도체 적층부(12)가 설치되며, 기판(1)의 표면에 반도체 적층부(12)의 반도체층을 성장시키는 온도보다 저온으로 Zn을 함유하는 산화물 박막이 완충층(2)으로서 설치되며, 반도체 적층부(12)와의 사이에 개재되어 있다.
도 1에 나타내는 예는, 사파이어기판(1)상에 ZnO계 화합물 반도체가 적층된 청색계의 LED칩의 예이다.
그러나, 이 예에서는 기판(1)으로서는, 사파이어기판에 한정되지 않으며, GaN, GaP, SiC 등을 사용할 수가 있다.
완충층(2)은, 예를 들면 ZnO 등의 Zn을 함유하는 산화물이 사용된다.
그 위에 성장되는 반도체 적층부의 최초로 에피텍셜 성장되는 반도체층과 동일한 조성의 산화물 반도체층이라는 것이, 호모접합이 되어, 양호한 격자정합이 얻어지기 때문에 바람직하다.
이 완충층(2)은, 반도체 적층부(12)를 성장시키는 장치에서 저온으로 성막되며, 예를 들면 사파이어기판(1)을, MBE장치에 넣어서, 기판온도를 300℃ 정도로 하여 0.05㎛ 정도의 두께로 성막시키는 것에 의해 형성된다.
이 성장온도에서는, 완충층(2)은, 단결정으로는 되지 않는다.
그러나, 계속적으로 ZnO를 성장시킬 때에, 산소플라즈마의 조사를 실시하면서, 650℃ 정도까지 온도를 상승시킴으로서, 그 표면에 ZnO계 산화물의 각 결정에 대응하여 미소한 결정핵이 골고루 생성되며, 그 위에 성장하는 ZnO층은, 그 결정핵을 종자로 하여 성장을 시작하기 때문에, 완충층(2)상에 골고루 성장을 시작한다.
즉, 저온으로 설치된 Zn을 함유하는 산화막의 완충층(2)이 설치되는 것에 의해, 기판의 결정구조에 별로 구속되지 않고, 완충층의 표면에 형성되는 결정핵을 종자로 하여 결정결함이 적은 산화물화합물 반도체결정층을 성장시킬 수가 있다.
완충층(2)은, 이와 같이, 초기 핵이 기판의 표면에 골고루 생성되도록 설치되는 것이 필요하다.
그러기 위해서는, 100∼300℃ 정도의 저온에서 MBE법, MOCVD법, 또는 플라즈마 CVD법에 의해, 20∼200nm, 더욱 바람직하게는, 50∼100nm 정도의 두께로 성막되는 것이 필요하다.
너무 두꺼우면, 완충층의 결정화가 일어나기 어렵기 때문에, 표면에 초기 핵이 생성되기 어렵고, 너무 얇으면, 초기 핵이 골고루 생성되지 않기 때문이다.
MBE법으로 성막하는 경우는, ZnO와 플라즈마를 소스원으로 하며, MOCVD법으로 성막하는 경우는, 디메틸아연(DMZn)과 테트라 히드로프란을 반응가스로 하며, 플라즈마CVD법으로 성막하는 경우는, DMZn과 플라즈마를 반응가스로 하여 각각 사용하는 것에 의해 ZnO의 완충층을 성막할 수가 있다.
그 밖의 발광층 형성부(11)나, 전극 등의 다른 구조는 상기한 각 예에 있어서의 여러 종류의 구성을 채용할 수가 있다.
이 LED를 제조하는 데는, 예를 들면, MBE장치 내에 사파이어기판(1)을 세팅하고, 300℃ 정도로 하여, Zn 및 산소를 조사하여, 비정질의 ZnO층을 0.05㎛ 정도로 성막한다.
이어서, 산소조사를 계속하면서, 기판온도가 650℃ 정도가 되도록 온도를 상승시킨다.
이 온도상승에 의해, 완충층(2)의 표면은 결정화하여, 골고루 빠짐없이 결정핵이 생성된다.
기판온도가 650℃에 도달하였을 때에, Zn의 소스원(셀)의 셔터를 열고, 재차 Zn을 조사함과 동시에, n형 도펀트의 Al의 셔터도 열어 n형의 ZnO로 이루어지는 n형 컨택트층(3)을 1.5㎛ 정도 성장시킨다.
이어서, 발광층 형성부(11) 등의 반도체 적층부(12)의 각 반도체층의 구성원소, 예를 들면, Zn, Mg, Cd 등을 셀에서 날리면서, 각각 상술한 조성으로 상기의두께가 되도록 차례로 성장시킨다.
또한, n형 반도체층으로 하는 경우, Al을 날리는 것에 의해 도핑을 하며, P형으로 하는 경우, 후술하는 플라즈마여기 N2와, 완충제로서의 Al의 동시 도핑에 의해 형성하였다.
그 후, MBE장치에서 에피텍셜 성장이 된 웨이퍼를 인출하여, 상술한 것과 동일하게 각 전극(9, 10)을 형성하였다.
저온ZnO계 화합물의 완충층을 설치하는 본 발명에 의하면, 기판상에 Zn을 함유하는 산화물화합물을 저온에서 비정질 또는 다결정의 구조로 막을 형성하며, 그 위에 650℃ 정도의 고온에서 산화물화합물 반도체 층을 성장시키고 있기 때문에, 기판의 표면에 골고루 성막된 완충층의 표면에, 산화물 반도체층의 성장을 위한 온도상승에 의해, 그 산화물 반도체층의 작은 단결정 부분인 결정핵이 골고루 생성된다.
그리고, 그 위에 산화물 반도체층을 성장시키기 위해, 결정핵을 종자로 하여 결정성장을 시작하고, 완충층과 성장하는 반도체층이 동종의 재료이기 때문에 호모에피택시(homo-epitaxy)로 되며, 기판의 구속이 완화되며, 어느 정도 기판을 자유롭게 선택하면서 결정결함이 적은 결정층이 성장한다.
특히, 성장하는 반도체층이, ZnO계와 같은 산화물화합물 반도체에서는, 상술한 바와 같이, a축 방향으로의 성장이 늦고, 초기의 결정성장의 핵이 존재하지 않는 데에서는, 결정이 진행되지 않으며, 결정 중에 입계가 발생하기 쉬우나, 본 발명에서는 표면에 골고루 초기의 결정핵이 생성되기 때문에, 결정성이 대단히 양호한 반도체층이 얻어진다.
상기한 예는, 완충층(2)으로서, 화합물 반도체층을 성장시키는 성장장치에서, 저온으로 비정질 또는 다결정이 되도록 형성하였으나, 예를 들면, 스퍼터링, 진공증착, 레이저 어블레이션 등의 에피텍셜 성장과는 다른 장치에 의한 성막법으로 비정질 또는 다결정층의 완충층을 형성하게 되면, 그 막의 질이 극히 치밀하게 되어, 더 한층 기판의 결정구조에는 전혀 제약되지 않는다.
즉, 완충층이 치밀하기 때문에, 기판의 결정구조의 성질이 완충층에 의해 차단된다.
그 때문에, 그 후에 성장하는 반도체층의 성장온도 등에 견딜 수 있는 재료라면, 자유롭게 선정할 수가 있다.
이 경우, 진공증착에 의하는 방법에서는, 산소(O)결손이 발생하기 쉽기 때문에, 분위기 중에 산소(O)를 포함시킨 스퍼터링 레이저 어블레이션이 바람직하다.
이 방법에서는 완충층(2)을 형성하며, 전류협착층을 갖는 구조(도4의 구조와 동일)의 반도체레이저를 제조하는 예에 대하여, 도 4를 참조하면서 설명한다.
도 4에 나타내는 SAS형 구조의 LD칩을 제조함에 있어서는, 먼저, 예를 들면, GaP로 이루어지는 기판(1)을 ECR(Electron Cyclotron Resonance)스퍼터장치에 넣고, ZnO 또는 Zn을 타깃으로 하여, (Ar＋O2)플라즈마의 분위기에서 ZnO를 20∼200nm 정도로 성막한다.
그 후, 기판(1)을 MBE장치내로 넣어, 산소조사조건하에서, 650℃ 정도까지 승온시키며, 상술한 예와 동일하게, 각 반도체층의 구성원소, 예를 들며, Zn, Mg, Cd 등을 셀에서 날리면서, 그 다음의 각층을 차례로 성장시킨다.
그 후는, 상기한 예와 동일하게 실시함으로서, 도 4에 나타내는 구조의 LD칩이 얻어진다.
이 방법에 의하면, 스퍼터링 등에 의해 완충층을 성막할 수가 있기 때문에, 통상의 MOCVD법 등과는 달리, 극히 치밀한 막을 성막시킬 수가 있다.
또한, 비정질 또는 다결정으로 형성되기 때문에, 전체면에 결손 등이 생기는 일 없이 성막할 수가 있다.
그 결과, 산화물화합물 반도체 층을 성장시킬 때의 고온에 의해 표면에 초기의 결정핵이 골고루 생성되며, 그 결정핵을 종자로 하여 양호한 결정층이 얻어진다.
그 때문에, 완충층의 치밀성에 의해, 기판의 결정구조에 영향을 받지 않고 반도체층을 성장시킬 수가 있으며, 기판의 재료에 제약되지 않고, 상기한 예와 같이 GaP기판, GaAS기판, Si기판 등 벽개하기 쉬운 재료나 취급하기 쉬운 재료를 사용하면서, 극히 양호한 결정구조의 산화물 반도체층을 성장시킬 수가 있다.
그 결과, 결정성이 극히 우수한 ZnO계 화합물 반도체층을 성장시킬 수가 있으며, 벽개성이 있는 발광특성이 우수한 LED나 LD가 얻어진다.
이 Zn을 함유하는 완충층을 저온에서 형성하는 발명에 의하면, 기판의 결정구조에 그다지 구속되지 않고 산화물화합물 반도체 층을 극히 결정성이 좋게 성장시킬 수가 있다.
그 때문에, 청색계의 LED나 LD를 제조하는 데에 있어서 고가이며 취급하기 어려운 사파이어기판 등을 사용하지 않아도, 극히 고특성이면서, 저렴하게 청색계의 발광소자를 얻을 수가 있다.
또한, 기판에 벽개성이 우수한 것을 선정할 수가 있음으로, 특히 LD 등에 효과가 큼과 동시에, 제조공정이 간략화 되어, 저렴하게 제조할 수가 있다.
본 발명자들은, 다시, 기판상에 적층하는 발광층을 형성하는 화합물 반도체로 이루어지는 반도체 적층부의 결정성을 좋게 하기 위해, 예의 검토를 거듭하였다.
즉, 상기한바, ZnO계 화합물은 가로방향의 성장이 늦다는 점도 그렇기는 하지만, GaN계 화합물 반도체나, ZnO계 화합물 반도체 등의 부르차이트구조의 반도체는, 이들의 반도체층과 결정구조가 일치하는 기판이 존재하지 않으며, 사파이어기판 등의 격자정수가 상이한 기판상에 반도체층을 성장시키는 것에 의해 형성되어 있다.
그러나, 예를 들면, ZnO와 사파이어와의 격자부정합도는, 18.3%이다.
그 때문에, 격자부정합에 의한 균열 등이 반도체성장층에 들어가기 쉽고, 결정구조의 결함에 의한 발광효율의 저하나, 임계값 전압이 상승하기 쉽다.
그 때문에, 기판과의 격자부정합이 발생하기 쉬운 반도체층을 될 수 있는 대로 격자결함이 생기지 않고 양호한 반도체층을 성장시키는 것을 요구하게 된다.
본 발명자들은, ZnO계 화합물 반도체나 GaN계 화합물 반도체를 결정성이 좋게 성장시키기 위해, 예의 검토를 거듭한 결과, 반도체층의 결정에 균열이 들어가는 원인이, 고온에서 반도체층을 에피텍셜 성장시킨 후의, 강온(降溫)을 시킬 때에 결정입계의 부분에 균열이 들어가며, 그 균열을 기인으로 하여 균열이 진행된다는 사실을 발견하였다.
그리고, 다시 예의검토를 거듭한 결과, 강온 할 때에 있어서의 균열의 발생은, 기판과 적층되는 화합물 반도체층과의 열팽창율의 차이에 의해, 강온시의 수축속도의 차이에 기인하고 있음을 발견하였다.
그리고, 기판과 성장하는 반도체층 사이에 열팽창계수의 중간의 재료를 완충층으로서 개재시키는 것에 의해, 균열 등의 결정결함을 대폭적으로 감축시킬 수가 있다는 것을 발견하였다.
상기의 예에 있어서도, 구조적으로는 도 1에 나타내는 구조와 동일하며, 기판(1)상에 화합물 반도체로 이루어지며 n형 층[n형 클래드층(4)]과 p형 층[p형 클래드층(6)]을 가지며, 발광층[활성층(5)]을 형성하는 발광층 형성부(11)를 포함하는 반도체 적층부(12)가 설치되어 있다.
그리고, 반도체 적층부(12)에 있어서의 최하층의 에피텍셜 성장층[n형 컨택트층(3)]의 열팽창계수 보다 크고, 또한 기판(1)의 열팽창계수 보다 작은 열팽창계수를 갖는 재료로 이루어지는 완충층(2)이 기판(1)과 반도체 적층부(12) 사이에 설치되어 있다.
또한, 발광층을 형성하는 구조에는, 활성층을 n형과 p형의 클래드층에 의해 끼워 지지하는 구조로 한정되지 않으며, pn접합 등의 구조도 포함된다.
도 1에 나타내는 예는, 사파이어기판(1)상에 ZnO계 화합물 반도체가 적층된 청색계의 LED칩의 예이다.
기판으로서는, 사파이어기판에 한정되지 않으며, GaAs(열팽창계수; 6.63×10-6/K) 등을 사용할 수가 있다.
단, GaAs를 기판으로 사용하는 경우, GaN(열팽창계수; 7.7×10-6/K)와 AlN(열팽창계수; 5.3×10-6/K)의 중간에 있기 때문에, 완충층으로서는 GaAs의 열팽창계수보다 작게 되는 AlGaN으로부터 AlN을 사용하게 된다.
또, GaAs는 입방정(立方晶)구조로 된다.
완충층(2)은, 예를 들면 GaN층을 0.1㎛ 정도 성막한다.
이 완충층(2)은, 예를 들면, 600℃ 정도의 저온에서, 비정질층 또는 다결정층으로서 형성된다.
이 완충층(2)은, 상술한 바와 같이, 기판(1)과 다음에 성장하는 최초의 에피텍셜 성장층이 갖는 열팽창계수의, 중간의 열팽창계수를 갖는 재료로서, 또한, 최초의 에피텍셜 성장층과 동일한 결정구조를 갖는 재료를 사용하는 것에 의해, 그 위에 성장되는 반도체 적층부에 균열 등이 들어가지 않는 양호한 결정구조가 얻어지는 것을 본 발명자들은 발견하였다.
즉, 사파이어의 열팽창계수(a측 방향, 이하 동일)은, 7.5×10-6/K 이며, 최초의 에피텍셜 성장층(3)이 도 1에 나타내는 예에서는, ZnO로서, 그 열팽창계수가2.9×10-6/K 이기 때문에, GaN의 열팽창계수가 5.59×10-6/K는 그 중간의 값이 되며, 게다가 GaN도 ZnO와 동일하게 부르차이트 구조이기 때문에, 상기 조건을 만족시키고 있다.
AlN도 동일하게 부르차이트 구조이며, 열팽창계수는 5.3×10-6/K 이며, 동일하게 조건을 충족시키며, GaN과 AlN과의 혼합 결정의 AlpGa1-pN(0≤p≤1)이라도 좋다는 것은 말할 것도 없다.
이 완충층(2)은, 기판(1)이 사파이어와 같은 절연성기판이면 논 도프라도 좋고, 다른 도전형이라도 좋다.
완충층(2)으로서는, 이 밖에 SiC(열팽창계수; 4.9×10-6/K) 등을 사용할 수가 있다.
그 밖의 발광층 형성부(11)나, 전극 등의 다른 구조는 상기한 각 예에 있어서의 각종의 구성을 채용할 수가 있다.
또, 이 예는, LED이지만, LD에 있어서도 동일하게 상기의 각 구성 예로 형성할 수가 있다.
또한, 이 예에 있어서도, n형 반도체층으로 하는 경우, Al을 날리는 것으로 도핑을 하며, p형으로 하는 경우는, 후술하는 플라즈마여기 N2와, 완충제로서의 Al의 동시 도핑에 의해 형성하였다.
이 완충층(2)을 형성하는 데는, 예를 들면 MOCVD(유기금속화학기상성장)장치내에 사파이어기판(1)을 세팅하여, 1050℃ 정도로 20분간 정도 H2분위기 하에서 표면의 열 처리를 행한다.
이어서, 기판온도를 600℃정도로 하여, MOCVD법에 의해 GaN층을 0.1㎛ 정도 성장시키고, 완충층(2)을 형성한다.
그후, 기판(1)을 꺼내서 MBE(분자선 에피택시)장치에 넣고, 기판(1)의 온도를 600℃정도로 하고, 산소조사조건하에 있어서, 성장시키는 반도체층의 구성원소, 예를 들면, Zn, Mg, Cd 등을 셀로부터 비산시키면서, 반도체 적층부(12)를 구성하는 각 반도체층을 각각 전술한 조성으로 전술한 바와 같이 순차로 성장시킨다.
그후의 공정도 전술한 각 예와 같다.
이 중간의 열팽창계수를 갖는 완충층을 형성하는 발명에 의하면, 사파이어기판상에 사파이어와 반도체 적층부의 최초의 에피택셜성장층인 ZnO가 갖는 열팽창계수의 중간의 열팽창계수를 갖는 층이 완충층으로서 형성되어 있기 때문에, 반도체층을 에피택셜 성장시킨 후에 웨이퍼를 꺼내기 위해 냉각시켜도 온도강하에 의한 수축이 기판과 적층반도체층 사이에서 극단으로 변화하는 것은 아니고, 완충층이 그 사이의 수축도로서, 양자간의 급격한 변화를 흡수한다.
그 결과, 냉각시의 온도변화에 의해 결정간에 균열이 들어가기 어렵고, 일단 균열이 들어가면, 그 균열에 기인해서 다시 또 균열이 성장하지만, 그 원인이 되는 균열이 발생하지 않기 때문에 대단히 양호한 결정구조가 얻어진다.
그 결과, 결정성이 대단히 우수한 ZnO계 화합물 반도체층을 성장시킬 수가있고, 발광특성이 우수한 LED나 LD가 얻어진다.
또한, 전술한 예에서는 사파이어기판에 ZnO계 화합물 반도체로 된 반도체 적층부를 형성하는 예였으나, 다른 재료계에서도 기판의 열팽창계수와 반도체 적층부에 있어서의 최초의 에피택셜층이 갖는 열팽창계수의 중간의 열팽창계수를 갖는 재료로 된 완충층을 형성해서 반도체 적층부를 에피택셜 성장시키므로서, 같은 모양으로 결정성이 우수한 반도체층을 성장시킬 수가 있고, 발광특성이 우수한 반도체발광소자가 얻어진다.
이 예에 의하면, 청색계의 반도체발광소자에 사용되는 ZnO계 화합물 반도체층 등의 격자부정합에 수반하는 결정결함이 생기기 쉬운 화합물 반도체층을 결정결함이 적은 반도체결정층으로서 얻을 수가 있기 때문에, 특히 현재 요망되고 있는 청색계의 LED나 LD 등의 반도체발광소자의 발광효율의 향상이나 임계치전압의 저하 등의 발광특성을 향상시킬 수가 있다.
도 14에 나타내는 예는, 완충층으로서도 이용될 수 있음과 동시에, 기판이 광흡수성재료로 된 경우에도 외부로 유효하게 광을 빼낼 수가 있는 구조의 반도체발광소자를 얻는 예이다.
즉, 발광층에서 발광한 광은 상하좌우 모든 방향으로 거의 균등하게 방사되지만, 통상은 LED칩의 표면측의 한방향으로만 방사되는 광이 이용되도록, 리드의 선단이나 기판상에 LED칩을 본딩해서 발광소자가 형성되어 있다.
또, 기판에 GaAs가 사용되는 적색LED칩 등에서는, 기판의 GaAs가 발광하는 적색을 흡수하는 재료로 되기 때문에, 기판측에 방사되는 광은 거의 흡수되어 표면측으로 발광한 광의 절반정도 밖에 빼낼 수 없다.
또한, 기판에 사파이어기판 등의 투명한 재료가 사용되는 GaN계 화합물 반도체가 사용되는 청색계의 LED 칩에서는, 기판에 의한 흡수는 없지만, 기판의 이면을 본딩제 등에 의해 접착하기 때문에, 그 접착제 등에 의해 흡수되거나, 난반사해서 이면측으로 방사된 광을 충분히 이용할 수가 없다.
그 때문에, 사파이어기판 등의 이면측에 반사막을 설치하는 구조의 것도 예를 들면 일본국 특개평 2-39578호 공보에 개시되어 있다.
이와 같이, 예를 들면, LED칩의 표면측의 한방향으로부터만 빼내는 LED에서는, LED칩의 기판측으로 진행하는 광을 충분히 이용할 수가 없고, 외부 미분 양자효율을 향상시킬 수가 없다.
또, 전술한 바와 같이, 사파이어기판 등의 투명기판의 이면에 반사막을 설치하는 구조로 해도, 기판의 두께가 있기 때문에, 기판의 측면으로부터 방사되는 광은 유효하게 이용되지 않는다.
또한, LD는, 활성층을 활성층 보다 굴절율이 적은 재료로 끼워 갖게 하는 것에 의해 활성층에 광을 가두어서 발진시키는 구조로 되어 있으나, 그 가두기 효과가 충분하지 않은 경우에는 광을 완전히 가둘 수가 없고, 발진효율이 저하한다.
도 14에 나타내는 예는, 이와 같은 헛된 일을 적게해서 발광한 광을 될 수 있는 대로 유효하게 외부로 빼낼 수가 있고, 외부 미분 양자효율을 향상시킬 수가 있는 구조이다.
즉, 본 발명자 등은, 예를 들면 ZnO계 등의 산화물화합물 반도체를 결정성이양호하게 성장시키기 위해, 예의 검토를 거듭한 결과, 전술한 바와 같이, ZnO계 산화물을 100∼300℃ 정도의 저온에서 비결정질 또는 다결정의 상태로 성막하여, 그후 기판온도를 에피택셜 성장온도로 상승시키면, ZnO계 산화물막의 표면에 구석구석까지 결정핵이 생성되고, 기판의 결정구조에 관계없이 그 결정핵을 종자로서 결정성이 우수한 ZnO계 산화물화합물 반도체층을 성장시킬 수 있는 것을 발견했다.
이 발견에 기초해서 ZnO계산화물의 완충층을 형성하기 전에 유전체막을 형성해서 반사막을 형성하고 나서 ZnO계 산화물의 저온완충층을 형성하므로서 발광층을 형성하는 반도체 적층부의 기판측에 반사막을 갖고, 외부로 빼내는 광의 효율을 향상시킨 반도체발광소자가 얻어지는 것을 발견했다.
도 14에 있어서, 기판(1)과 굴절율이 다른 유전체막(13a, 13b) 혹은 반도체막이 λ/(4n)(n은 유전체막 또는 반도체막의 굴절율, λ는 발광파장)의 두께로, 또한 굴절율이 적은 층과 굴절율이 큰 층이 이 순번으로 교대로 기판(1)상에 우수층(굴절율이 적은 층과 큰 층이 조로 되어서) 적층되므로서, 기판(1)의 표면측으로부터의 광을 반사시키는 반사막(13)이 형성되고, 그 반사막(13)상에 발광층[활성층(5)]을 형성하도록 반도체층(3)∼(7)이 적층되는 반도체 적층부(12)를 갖고 있다.
기판(1)은, 도 14에 나타내는 예에서는, 실리콘기판이 사용되고 있으나, Si에 한정되지 않고, GaAs, GaP 사파이어 등 각종의 기판을 사용할 수가 있다.
반사막(13)은, 굴절율이 다른 유전체막 또는 반도체막이 굴절율이 작은 막이 하측이 되는 것과 같은 적층구조에 의해 형성되어 있고, 도 14에 나타내는 예에서는, 예를 들면, 마그네트론 스퍼터법에 의해 굴절율이 작은 SiO2막(13a)과, 굴절율이 큰 TiO2막(13b)이 교대로 적층되어 5쌍 적층되어 있다.
각각의 막의 두께는, 발광파장을 λ, 유전체막 혹은 반도체막의 굴절율을 n으로 해서 λ/(4n)이 되도록, 즉 450nm의 파장의 광을 발광시키는 경우, SiO2막(13a)의 굴절율은 1.4이기 때문에, 0.28㎛, TiO2막(13b)의 굴절율은 2.6이기 때문에, 0.04㎛의 두께로 각각 형성되어있다.
이 적층구조는 예를 들면, 1쌍이라도 75% 정도의 반사율이 얻어지고, 목적에 따라서는 충분히 만족할만한 반사율이 얻어진다.
이 조의 적층수를 증가시킬수록 반사율을 높게 할 수가 있고, 목적에 따라 적층수를 조정하거나 유전체막을 변경하므로서 소망의 반사율을 형성할 수가 있다.
전술한 예에서는 85∼95%의 반사율이 얻어졌다.
또한, 유전체막 또는 반도체막의 다른 예로서는, 유전율이 작은 막으로서 Al2O3, Si3N4, AlN 등을, 유전율이 큰 층으로서 a(비정질)-Si 등을 사용할 수가 있다.
반사막의 형성방법으로서는, 전술한 예와 같이, 마그네트론 스퍼터법을 사용하는 경우, SiO2및 TiO2를 타깃으로 해서, 또는 Si 및 Ti를 타깃으로 해서 (Ar＋O2)플라즈마의 분위기에서 SiO2막(13a)과 TiO2막(13b)을 각각 순차로 적층해서 5조 형성하므로서 반사막(13)을 형성할 수가 있다.
계속해서, 같은 장치 내에서 ZnO 또는 Zn을 타깃으로 해서, (Ar＋O2)플라즈마분위기에서 ZnO를 20∼200nm 정도 막을 형성하므로서 완충층(2)을 형성할 수가 있다.
그러나, 이 예에 한정되지 않고, ECR스퍼터법, 증착법, 레이저 어블레이션법 등을 사용할 수가 있다.
완충층(2)은, 전술한 바와 같이, 예를 들면, ZnO 등의 Zn을 함유하는 산화물이 사용된다.
그 위에 성장되는 반도체 적층부의 최초의 에피택셜 성장되는 반도체층과 동일한 조성의 산화물 반도체층인 것이, 호모접합이 되어 양호한 격자정합이 얻어지기 때문에 바람직하다.
이 완충층(2)은, 저온에서 비결정질 또는 다결정의 구조가 되도록 막이 형성된다.
그렇게 하므로서, 전술한 바와 같이 후의 성장온도로 상승한 때에 표면에 결정핵이 생성되고, 그 결정핵을 종자로 해서 반도체층을 성장시키기 위한 것이다.
그후의 반도체 적층부(12)의 성장이나 전극 등도 전술한 예와 같은 모양으로 각종 구조로 형성할 수가 있다.
전술한 예와 동일한 부분에는 동일한 부호를 부여해서 그 설명을 생략한다.
또한, n형 반도체층으로 하는 경우, Al을 비산시키므로서 도핑하고, p형으로하는 경우에는, 후술하는 플라즈마여기(N2)와 완충제로서의 Al의 동시 도핑에 의해형성했다.
이 반사막(13)을 형성하는 구조와 종래의 반사막을 형성하지 않은 구조의 LED를 동일한 웨이퍼 내에 형성하여, 2종류의 롯트로 양자의 휘도를 비교해서 조사한 결과, 표 1에 나타내는 바와 같이 상당히 향상되었다.
또, 외부 미분 양자효율의 변화를 조사한 결과, 종래의 구조에서는 2.8%이였든 것이, 본 발명의 구조에서는 4.6%로 향상되었다.
표 1 반사막을 형성한 경우의 휘도
롯트 반사막 있음 반사막 없음
① 1031mcd 648mcd
② 1611mcd 1017mcd
이 예에 의하면, 기판상에 유전체막의 적층구조에 의한 반사막이 형성되어 있기 때문에, LED칩의 발광층에서 발광하여 사방으로 방사되는 광중, LED칩의 표면측인 광의 빼내는 면과, 반대측의 칩의 기판측에 진행하는 광도 반사막에 의해 반사되어 빼내는 면 측으로부터 빼내진다.
그 결과, 동일한 발광효율이라도, 필요한 광으로서 한쪽 표면측으로 빼내지는 광의 비율인 외부 미분 양자효율이 대단히 향상되고, 휘도가 큰 LED가 얻어진다.
한편, 기판상에 반사막으로 하는 유전체막이 형성되어있기 때문에, 기판에 결정기판이 사용되어도 그 결정과 격자정합해서 반도체층을 결정성장시킬 수가 없다.
그러나, ZnO계 산화물화합물로 된 저온의 완충층이 형성되므로서, 결정성장의 온도로 상승하므로서, 그 표면에 결정핵이 구석구석까지 생성되어, 그 결정핵을 종자로 해서 ZnO계 산화물화합물 반도체층이 에피택셜 성장하기 때문에, 기판의 결정구조에 별로 구속되지 않고 발광층을 형성하는 반도체층을 성장시킬 수가 있다.
이 예에서는, 완충층상에 ZnO계 화합물 반도체층을 성장시키는 예지만, ZnO계 화합물 반도체에 한정되지 않고, 완충층의 ZnO계 화합물과 결정구조가 정합하는 화합물 반도체층이면, ZnO계 화합물로 된 완충층상에 다른 반도체층을 성장시킬 수가 있다.
또, LED가 아니라도 LD라도 같은 모양으로 전술한 각 예의 구조에 형성할 수 있다.
도 2의 구조의 LD칩에, 전술한 반사막(13)을 형성해서 제조한 결과, 이 반사막을 형성한 구조의 LD와 반사막이 없이 다른 동일한 조건으로 제조한 종래구조의 LD의 전류와 출력의 관계를 조사한 결과, 도 15에 그 특성이 C, 종래구조의 특성이 D로 각각 표시된 바와 같이, 임계치전류가 72mA로부터 67mA로 개선되고, 발진효율 η이 21%로부터 28%로 향상되었다.
이 구조로 하므로서, 반사막(13)이 활성층(5)에서 발광하는 발광파장에 대해서 높은 반사율로 되어있기 때문에, 활성층(5)으로부터 스며나온 광이 반사막(13)에 의해 반사되어, 활성층(5)으로 재차 복귀한다.
결국, 광이 활성층으로부터 스며 나오기 어렵게 되어, 광의 가두기 효율이 향상된다.
그 결과, 임계치 전류의 저감, 양자효율의 향상을 달성할 수가 있고, 대단히저전력으로 고출력의 LD가 얻어진다.
이 예에 의하면, 발광층의 바로 근방의 기판측에 반사막이 형성되어 있기 때문에, 발광해서 기판측으로 진행하는 광도 헛되지 않게 유효하게 이용할 수가 있고, LED의 미분양자효율이 대단히 향상되고, 동일한 입력에 대해 대단히 큰 휘도의 발광소자를 얻을 수가 있다.
또, LD에 있어서도 누설되는 광이 차단되고, 임계치전류를 대단히 저하시킬 수가 있음과 동시에, 그 발진효율을 향상시킬 수가 있고, 대단히 고효율의 반도체발광소자를 얻을 수가 있다.
도 16∼도 20은, 또 다른 실시형태를 설명하는 도면으로서, ZnO계 화합물 반도체층의 n형 층과 n측 전극과의 옴접촉을 개량하여 동작전압을 내리는 예이다.
즉, ZnO도 GaN도 동일 정도의 밴드갭 에너지를 갖기 때문에 ZnO계 화합물 반도체를 사용해도 GaN과 같은 전극재료로 형성할 수 있다고 생각되고 있다.
그리고, n형의 GaN계 화합물 반도체에서는 일반적으로 Al-Ti합금이 양호한 옴접촉이 얻어진다고 생각되고, Al/Ti 또는 Al/Ti/Ni의 적층체 또는 이들의 합금체가 사용되고 있다.
그러나, n형 ZnO에 Al/Ti/Ni의 적층에 의해 n측 전극을 형성해서 전압-전류특성을 측정하면, 도 20(a)에 나타내는 바와 같이, 직선의 관계가 얻어지지 않았다.
이 적층상태에서 450℃ 정도의 어닐처리를 10분 정도 행한 것의 같은 모양의 특성도는, 도 20(b)에 나타내는 바와 같이 약간 개선되지만, 완전한 직선으로는 되지 않았다.
또한, 도 20에 있어서, 가로축은 전압으로서 한 눈금이 2V, 세로축은 전류로서 한 눈금이 10mA이다.
이와 같이, ZnO계 화합물 반도체를 사용한 경우, 밴드갭 에너지가 거의 동일한 GaN계 화합물 반도체를 유추해서 같은 모양의 재료를 전극재료로서 사용하려고 해도, 완전한 옴접촉이 얻어지지 않는다.
본 발명자 등은, n형의 ZnO계 화합물 반도체와 옴접촉이 얻어지고, 낮은 동작전압으로 동작하는 반도체발광소자를 얻기 위해, 예의 검토를 거듭한 결과, n형 ZnO계 화합물 반도체와 Al를 접촉하지 않도록, Ti 또는 Cr을 제1층으로 하고, ZnO계 화합물 반도체와 접하도록 설치하므로서, n측 전극과 n형 ZnO계 화합물 반도체 사이에서 옴접촉이 얻어지고, 낮은 동작전압으로 고출력의 발광을 하는 반도체발광소자가 얻어지는 것을 발견했다.
이 예에 의한 ZnO계 화합물 반도체 발광소자는, 도 16에 그 LED칩의 단면설명도가 표시된 바와 같이 기판(1)상에 적어도 n형 층(4, 3)을 갖는 ZnO계 화합물 반도체의 적층에 의해 발광층을 형성하는 발광층형성부(11)가 형성되어 있다.
그리고, ZnO계 화합물 반도체의 n형 층(3)에 접촉해서 설치되는 n측 전극(9)은, n형 층(3)에 접하는 부분이 Al를 포함하지 않은 Ti 또는 Cr에 의한 제1층(9a)에 의해 형성되어 있는 것에 특징이 있다.
n측 전극(9)은, 적층된 반도체층(3)∼(7)의 일부가 에칭에 의해 제거되어 노출되는 n형 컨택트층(3)에 진공증착과 패턴닝 또는 리프트오프법 등에 의해 형성되어있다.
이 예에서는 제1층(9a)과 제2층(9b)으로 되어 있고, 제1층(9a)은, 전술한 바와 같이 Al를 포함하지 않은 층, 예를 들면 Ti에 의해 0.05㎛ 정도의 두께가 형성되어있고, 그 위에 연속해서 Til-rAlr(0<r≤0.99)로 된 제2층(9b)이 형성되어 있다.
n측 전극(9)의 제1층(9a)은, 제2층(9b)을 형성한 후의 어닐처리에 의해, 제2층(9b)의 Al이 ZnO로 된 n형 층(3)에 확산하지 않도록 형성된 것으로서, 그 어닐처리의 온도와 시간에도 달렸지만, 통상의 450℃ 정도에서 10분 정도의 어닐처리에 대해서는, 전술한 정도의 두께를 형성하면 Al의 확산을 방지할 수가 있다.
Ti막은, 예를 들면, 전자비임총에 의한 조사와 같은 진공증착 또는 스퍼터링법 등으로 형성할 수가 있다.
이 제1층(9a)은 지나치게 두꺼워도 문제는 없으나, Al 보다도 상당히 고가이기 때문에, 비용면에서 너무 두꺼운 것은 바람직하지 않다.
이 제1층(9a)에 Al이 포함되어 있으면, 전술한 바와 같이, ZnO계 화합물 반도체층에 확산하여 옴특성이 극단으로 저하하는 것을 본 발명자 등은 발견했다.
그리고, Al을 포함하지 않은 Ti층 또는 후술하는 Cr층을 ZnO계 화합물 반도체상에 형성하므로서 Al의 확산을 방지할 수 있고, 양호한 옴접촉이 얻어진다.
n측 전극(9)의 제2층(9b)은, 외부리드와의 접속을 위해, 와이어본딩이나 리드 등과의 납땜 등을 용이하게 하기 위해, 그 접속의 용이성, 및 비용면으로부터 Al이 일반적으로 사용되고 있으나, 본 발명자 등의 검토 결과, 제2층(9b)을 Al만으로 구성하면, 제1층(9a)과 제2층(9b) 사이에서 접촉저항이 상승하는 것을 발견하여, Til-rAlr와 Ti가 1% 이상 포함되므로서 양호한 옴접촉이 얻어졌다.
이 Ti가 포함되는 비율은, 많아도 특성적으로 문제는 없지만, 비용이 상승하기 때문에, 1% 이상 10% 이하가 바람직하다.
Til-rAlr를 얻기 위해서는, 예를 들면, 전자비임총과 같은 증착장치로, Ti와 Al를 동시에 조사하는 (혼합비에 따라 그 조사량을 제어한다)것에 의해 합금으로서 형성된다.
이 상태에서도 옴접촉특성은 향상되지만, Al과 Ti를 동시에 조사하는 것 만으로는 완전한 합금화에는 이르지 않기 때문에, 400∼1200℃ 정도, 바람직하게는 400∼800℃ 정도, 더욱 바람직하게는 450℃ 정도로 10분 정도의 어닐처리를 행하므로서 대단히 양호한 옴접촉이 얻어졌다.
어닐처리의 온도가 1200℃를 초과하면 ZnO 자체가 열분해를 시작하기 때문에 바람직하지 않고, 400℃ 보다 낮으면 어닐처리의 효과가 나타나지 않는다.
도 16에 나타내는 LED에서의 n측 전극의 전압전류특성을 도 17에 가로축을 전압(V), 세로축을 전류(mA)로서 나타낸다.
도 17로부터 명백한 바와 같이, 전압-전류특성은 완전한 직선의 관계가 얻어졌다.
발광층형성부(11), 기판(1), p측 전극(10) 등은, 도 1에 나타내는 예와 동일하고, 이들의 구조에 대해서도, LD구조를 포함하여 전술한 각 예의 구조를 채용할수가 있다.
동일한 부분에는 동일한 부호를 부여하여 그 설명을 생략한다.
또, 제조방법도 전술한 각 예와 같은 모양이다.
또한, n형 반도체층으로 하는 경우, Al를 비산시키므로서 도핑하고, p형으로하는 경우에는, 후술하는 플라즈마여기 N2와 완충제로서의 Al의 동시도핑에 의해 형성했다.
이 예에서는, n측 전극(9)의 제2층(9b)을 Ti-Al의 합금으로 형성했으나, 제1층의 Ti 또는 Cr과 융합하면 되고, Ti/Au의 적층구조를 형성하거나 다른 재료로 구성할 수도 있다.
그러나, 비용적으로 99% 정도가 Al의 전술한 합금이 가장 값싸고, 또한 전기적접촉도 양호하고 바람직하다.
도 18에 나타내는 예는, MIS구조의 LED의 예로서, 이 예에서는 n형 ZnO로 된 n형 접촉층(3)에 접하는 n측 전극(9)의 제1층(9a)을 Cr에 의해 형성한 예이다.
즉, 적층된 반도체 적층부의 일부가 에칭되어 노출된 n형 접촉층(3)의 표면에 전술한 바와 같은 진공증착에 의해 Cr가 0.05㎛ 정도 형성되고, 그 위에 Til-rAlr로 된 제2층(9b)이 0.15㎛ 정도 형성되어 있다.
또한, 이 예에서는 제2층(9b)의 Ti의 비율 r를 5%(0.05)로 행했다.
발광층형성부(11)는, n형 ZnO계 화합물 반도체로 된 n형 층(3)과 반절연성의 ZnO계 화합물 반도체로 된 i층(25)과 도전층인 ITO막(8)으로 되어있다.
그 위에 형성되는 i측 전극(10)은 전술한 p측 전극과 동일하고, 리프트오프법에 의한 Ni/Au의 진공증착에 의해 형성되어있다.
이 구조의 n측 전극(9)의 전압전류특성이 도 19에 표시되어있다.
이 구조로 해도, 전술한 예와 같이 전압과 전류의 관계는 직선의 관계가 얻어지고, 완전한 옴접촉이 얻어지고 있다.
이 예에 의하면, ZnO계 화합물 반도체의 n형 층에 형성하는 전극재료에 Al를 포함하지 않기 때문에, Ti 또는 Cr의 제1층을 형성하여, 그 위에 Ti-Au의 합금으로 된 제2층이 형성되므로서, 대단히 옴접촉특성이 개선되고, 직렬저항이 내려가고 낮은 동작전압으로 동작시킬 수가 있다.
n측 전극을 이와 같이 구성하므로서, 특히 청색계의 반도체발광소자에 사용되는 n형 ZnO계 화합물 반도체층과 옴접촉특성이 우수한 n측 전극이 얻어지기 때문에 ZnO계 화합물 반도체를 사용해도 저전압으로 구동시킬 수가 있는 반도체발광소자가 얻어진다.
그 결과, 특히 현재 요망되고 있는 청색계의 LED나 LD 등의 반도체발광소자를, 새로운 재료로 그 발광효율 등의 발광특성을 향상시킬 수가 있다.
도 21∼24는, ZnO계 화합물 반도체의 p형 층의 캐리어농도가 높게되도록 p형 층을 성장시키는 예의 설명도이다.
즉, ZnO계 화합물 반도체의 p형화에 대해서는, GaN계 화합물과 같이 질소를 도펀트로 해서 연구되고 있으나, 저항이 적은 p형 층을 얻을 수가 없고, 저전압으로 구동시킬 수 있는 반도체발광소자가 얻어지고 있지 않다.
즉, ZnO에 질소를 도핑하는 경우, O를 치환해서 수용체로 될 것이지만, 현실은 질소가 1019cm-3라고 하는 높은 값으로 도핑되어도, 절연화 할 뿐으로서 p형으로는 되지 않는다.
그 이유는 다음과 같이 생각된다.
ZnSe화합물 반도체는, 도 23(a)에 그 결정구조의 설명도가 표시되어 있는 바와 같이, Zn(검은 점 동그라미)와 Se(하얀 동그라미)의 이온도가 작기 때문에, Zn과 Se의 결합전자는, 결합의 중앙부에서 존재확률이 커지게 되고, Se가 Zn의 바로 위의 위치가 아니고 비틀린형으로 안정하고, 입방정계가 된다.
그러나, ZnO는 이온도가 크기 때문에, Zn＋, O-에 가깝게 되고, 상호간에서 쿨롱인력이 작용하여, 도 23(b)에 나타내는 바와 같이, O(하얀 동그라미)가 Zn(검은 점 동그라미)의 바로 위의 위치에서 쿨롱인력이 작용하여 안정하고, 결정구조도 6방 정계로 되어있다(예를 들면, 선단장치재료 핸드북(전자정보 통신학회편, 옴사 발행 1993년), 제 2장 장치재료의 기초, 29∼30쪽 참조).
이와 같은 결정구조로 되어 있기 때문에, 예를 들면 p형 도펀트가 검은 점 동그라미에 들어간 때, 도 23(a)에 도시한 구조이면, 비틀림의 관계에 의해, 도펀트간의 원자간 거리가 멀기 때문에, 도펀트가 들어가기 쉬우나 도 23(b)에 나타내는 구조에서는, 원자간거리가 가깝기 때문에, 쿨롱인력이 강하여, 정공이 N의 위치에 국재해 버리고, 결정의 전체에는 확산되지 않는다.
이 때문에 p형 도펀트를 넣어도 도펀트로서 기능하지 않는 것에 있다고 생각된다.
이와 같은 기구는, 이온성이 강한 결정인 ZnO계 화합물 반도체는 N에 관계없이 일어난다.
실제로 MBE장치에 의해 ZnO를 성장시키면서, 질소플럭스를 증가시키는 것에 의해 플라즈마여기 질소의 질소 분압을 크게해서 도핑한 때의 캐리어농도를 조사한 결과를 도 24에 나타낸다.
도 24에 나타내는 바와 같이, 질소 분압이 크게되는데 따라서, n형의 캐리어농도가 내려가 절연화하는 것 뿐으로, 정공의 측정은 되지 않았다.
또한, 성장한 반도체층을 SIMS(Secondary Ion Mass Spectroscopy)측정에 의해 조사한 결과, N은 분압에 상당한 양만큼 반도체층에 들어가 있는 것이 확인되었다.
전술한 바와 같이, 동일한 Ⅱ-Ⅵ족 화합물 반도체라도, ZnO계 화합물 반도체는 ZnSe와 달리, 그 결정구조에 기초한 원자간 인력에 기인해서 p형화가 대단히 어렵고, 도펀트를 넣어도 캐리어로서 기능하지 않고, p형 층으로 할 수 없다고 하는 문제가 있다.
그 때문에, GaN 등에 비해 취급하기 쉬운 ZnO계 화합물 반도체를 사용한 반도체발광소자를 얻기 어렵다.
이 예에 의한 p형 ZnO계 화합물 반도체의 성장방법은, 도 21에 본 발명의 성장방법을 사용하는 결정성장장치의 일예에 의한 MBE장치의 개략도를 나타내고 있는 바와 같이, 예를 들면, Zn의 소스원(41)과 여기산소의 플라즈마원(43)을 사파이어등으로 되는 기판(38)으로 향하여 조사해서 ZnO를 에피택셜 성장시키는 때에, ⅢB족의 원소인 Al를 완충제로서 Al의 소스원(42)으로부터 조사하면서 ⅤB족의 원소인 질소를 p형 도펀트 해서 여기질소의 플라즈마원(44)으로부터 조사하여 ZnO를 에피택셜 성장시키는 것을 특징으로 한다.
도 21에 나타내는 장치로, 메인챔버(31)는, 통상의 MBE장치의 챔버로서, 초고진공을 유지할 수 있는 원통상의 용기이며, 도시하지 않은 배기장치에 접속되어있다.
그리고, 그 내부에 반도체층을 성장시키는 기판(38)을 유지하는 기판홀더(34)가 설치되고, 히터(35)에 의해 기판(38)을 가열할 수 있게 되어 있다.
그리고, 기판홀더(34)에 유지되는 기판(38)과 대향하도록 성장하는 화합물 반도체를 구성하는 원소의 재료(소스원)나, 산소 등의 기체의 공급원으로 하는 플라즈마원으로 되는 셀군(41)∼(44)이 각각 설치되어 있다.
메인챔버(31)에는, 기판(38)의 꺼냄과 넣음을 하는 로드로크실(36) 및 예비실(37)이 설치되어있다.
소스원(41, 42)은 종래와 같은 재료를 공급하는 도가니 등으로 되고, 도가니의 주위에 도시하지 않은 히터가 설치되어 있는 것에 의해 재료원을 증발시킬 수 있게 함과 동시에, 그 정면에 도시하지 않은 셔터가 설치되고, 그 개폐에 의해 소망의 재료가 기판(38)측에 공급되도록 되어 있다.
또, 플라즈마원(43, 44)은, 예를 들면, 마이크로파에 의해 플라즈마를 발생시키는 ECR(Electron Cyclotron Resonance)이 구성되고, 플라즈마여기된 산소나 질소가 조사되도록 되어있다.
이 장치로, 사파이어로 된 기판(38)을 기판홀더(38)에 유지해서, 기판(38)상에 Zn의 소스원(41)과 여기산소의 플라즈마원(43)을 사용해서 ZnO층(39)(도 21b 참조)을 성장시킨다.
이때, 동시에 p형 도펀트로서의 플라즈마여기 질소원(44)으로부터 플라즈마여기질소를 조사함과 동시에, p형 도펀트가 ZnO의 산소와 치환되기 쉽도록, 또 p형 도펀트가 치환된 후에 정공이 도펀트의 주위에 국재하지 않고, 자유로이 움직일 수 있도록 Zn과 O 및 도펀트의 N 사이의 쿨롱인력을 차폐하는 완충제로서의 Al의 소스원(42)으로부터 Al을 조사한다.
이 성장한 상태가 도 21(b)에 표시되어 있다.
이 방법으로 질소의 플럭스를 각종 변화시킨 때의 캐리어농도를 조사한 결과를 도 22에 나타낸다.
또한, 질소의 플럭스를 증가시키는 때에, Al의 증발량은 일정한 분압 5×10-7Torr로 해서 행했다.
도 22로부터 명백한 바와 같이, 이 방법에 의하면, 질소의 분압이 3×10-6Torr에서 p형화하고, 5×10-5Torr의 분압에서 1017cm-3가까이의 캐리어농도의 p형이 얻어졌다.
이와 같이 p형 ZnO가 얻어지는 이유는, 육방정계구조에 기초하여 쿨롱인력이작용하는 Zn과 O 사이에 Al이 쿨롱인력을 차폐하도록 작용하여, N이 O와 치환되어, 쿨롱 포텐셜의 차폐효과에 의한 정공이 p형 도펀트인 N의 위치에 국재하지 않게 된다.
이에 의해, 정공은 상호의 파동함수를 중첩하는 것이 가능하게 되고, 결정전체에 확산되기 때문이라고 생각된다.
전술한 예에서는, p형 도펀트로서, N를 사용했으나, N 대신에 P, As, Sb 등의 ⅤB족의 원소를 사용할 수가 있다.
또, 완충제로서 Al을 사용했으나, Al 대신에 B, Ga, In, Ti 등의 ⅢB족의 원소를 사용해도 같은 모양으로 p형화 할 수가 있다.
또한, 본 발명자 등은 p형 도펀트로서 Na, 및 K를 사용하고, 같은 모양으로 완충제로서 Cl을 도입하면서 ZnO의 성장을 행한 바, 2×1017cm-3의 캐리어농도의 p형 ZnO가 얻어졌다.
또, 이때의 Na 및 K의 분압은 각각 3×10-5Torr로서, Cl의 분압은 4×10-6Torr였다.
p형 도펀트로서는, 이외에 Li, Rb 등의 ⅠA족의 원소를 같은 모양으로 사용할 수가 있고, 완충제로서는 Cl 대신에 F, Br이나 I 등의 ⅦB족의 원소를 사용할 수가 있다.
이와 같은, ⅠA족의 원소를 p형 도펀트로서 사용하면, 고체소스로서 공급할 수 있고, N과 같이 플라즈마원을 필요로 하지 않는 이점이 있다.
도 1에 나타내는 구조의 ZnO계 화합물 반도체를 사용한 청색계(자외로부터 황색의 파장영역)의 LED칩의 p형 층을 이 방법으로 행하고, 다른 부분은 전술한 예와 같은 모양으로 행한 결과, 구동전압이 낮은 LED가 얻어졌다.
LED에 한정되지 않고, LD라도 같은 모양으로 제조할 수 있고, 전술한 각 구조예의 p형 층에 적용할 수 있다.
이 p형 성장법에 의하면, p형 반도체층의 직렬저항을 내릴 수가 있기 때문에, 구동전압을 낮게 할 수가 있음과 동시에, 발광효율이 높은 LED가 얻어진다.
또, LD에 있어서도, 임계치를 내릴 수가 있고, 발광특성이 향상된 반도체발광소자를 얻을 수가 있다.
이 예에 의하면, ZnO계 화합물 반도체의 p형화를 달성할 수 있기 때문에, 화학처리가 되는 등의 취급하기 쉬운 재료에 의해 청색계의 파장이 짧은 LED나 LD 등의 반도체 발광소자를 얻을 수가 있다.
도 25∼도 27은 ZnO계 화합물 반도체의 p형 층의 캐리어농도가 높게되도록 p형 층을 성장시키는 다른 예의 설명도이다.
즉, 반도체층의 기상성장방법으로서는, MOCVD법이, MBE법에 비해 큰면적으로 성장시킬 수 있어, 균일성이 우수한 것, 보수후의 개시가 빠른 것 등의 이유에 의해, CD용, DVD용, 통신용 등의 대량생산을 필요로 하는 반도체 발광소자의 제조에 사용되고 있다.
그러나, 전술한 바와 같은 화합물 반도체를 MOCVD법에 의해 에피택셜 성장시키려고 하면, p형 반도체층을 높은 캐리어농도로 성장시킬 수가 없다.
캐리어농도를 높게 할 수 없으면, 직렬저항이 커지고, 구동전압이 상승함과 동시에, 발광효율의 저하, 저항에 의한 발열 등의 문제가 있고, 신뢰성의 점으로도 p형 층의 캐리어농도를 높게 하는 것이 과제로 되어 있다.
전술한 GaN계 화합물 반도체인 GaN/AlGaN계의 재료에서는, p형 층의 캐리어농도를 상승시킬 수 없는 이유의 하나로서, 원료가스에 함유되는 수소가 p형 도펀트와 화합해서 반도체층에 들어가고, 도펀트로서 충분히 기능하지 않기 때문이라고 생각되고 있다.
그 때문에, 반도체층의 성장 후에 어닐처리를 행하여 도펀트와 화합한 수소를 추방해서 도펀트가 기능하는 것과 같은 제조방법이 채용되고 있다.
그러나, ZnSe/ZnMgSSe계나 ZnO계 등의 Ⅱ-Ⅵ족 화합물 반도체에서는, GaN계와 같은 열적 안정성이 없기 때문에, 수소이탈에 필요한 700℃ 이상의 어닐처리를 행하면, 결정구조가 파괴된다고 하는 문제가 있고, 나중에 수소를 이탈시킬 수도 없다.
한편, MBE법에서는, 반응챔버가 고진공이기 때문에, 수소의 영향을 거의 받는 일이 없이, p형 반도체층을 얻을 수가 있으나, 전술한 바와 같이 MBE법은 대량생산에 적합하지 않다는 문제가 있다.
이 예에 의한 p형 화합물 반도체의 기상성장방법은, p형 화합물 반도체층을 MOCVD법에 의해 에피택셜 성장시키는 경우에, 도 25(a), (c)에 나타내는 바와 같이, 화합물 반도체층을 성장시키는 반응가스를 성장장치 내에 도입해서 그 반도체층의 박막을 성장시키는 공정, 및 도 25(b), (d)에 나타내는 바와 같이 p형 도펀트가스를 도입해서 도핑을 행하는 공정을 교대로 반복하므로서 p형 반도체층을 성장시키는 것을 특징으로 한다.
구체예로서, GaAs기판상에 p형 ZnSe를 성장시키는 예에 대해 설명한다.
우선, MOCVD장치내에 기판(1)을 설치해서, 캐리어가스 H2를 유량이 1500∼2500ml/min정도로 흘리면서 장치내의 온도를 상승시킨다.
그리고, 기판의 온도가 300∼500℃ 정도가 되면, GaAs의 완충층을 성장시킨다.
그후, 온도를 250∼450℃로 내려서, 도 26의 시간표에 나타내는 바와 같이, Ⅱ족 원소의 반응가스로서, 디메틸아연(DMZn)을 유량 2∼10μmol/min으로, 또 Ⅵ족 원소의 반응가스로서, 디타샬부틸세렌(DTBSe)을 유량 30∼120μmol/min으로 각각 약 4초간 도입하여 반응시켜, ZnSe의 제1의 결정층(62a)을 성장시킨다(도 25a참조).
4초간에서 성장하는 제1의 결정층(62a)의 두께는 5∼20nm 정도이다.
그후, 도 26의 B에 나타내는 바와 같이, 반응가스를 정지하고 캐리어가스의 H2만을 계속 흘려서 5초간 방치하고, 반응가스를 퍼지한다.
이 사이 캐리어가스의 H2는 그대로 계속 흘린다.
그리고, 도 26의 C에 나타내는 바와 같이, p형 도펀트로서의 트리디메틸라미노안티몬 Sb[N(CH3)2]3를 유량 5∼100/μmol/min으로 도입하여, 약 3초간 계속 흘려서 도펀트의 Sb를 제1의 결정층(62a)에 도핑한다(도 25 b참조).
이때의 도핑에 의한 캐리어농도는, 도 27에 그 유량과 캐리어농도의 관계를 나타내는 바와 같이, 유량이 많을 수록 캐리어농도가 높아진다.
그 결과, 도펀트가스의 유량을 조정하므로서 p형의 캐리어농도를 조정할 수가 있다.
이사이 캐리어가스는 계속 동일한 유량으로 흘린다.
다음에, 도펀트가스를 정지하고, 5초 정도 경과하면, 도 26의 D로 나타내는 바와 같이, 재차반응가스의 DMZn과 DTBSe를 전술한 바와 같은 유량으로 성장장치내에 흘리고, 도 25(c)에 나타내는 바와 같이, 제2의 결정층(62b)을 5∼20nm 정도 성장시킨다.
반응가스를 4초 정도 흘려서 제2의 결정층(62b)을 성장시키고서 반응가스를 정지시키고, 전술한 바와 같이 5초 정도 반응가스를 퍼지한다.
그후, 도펀트가스 Sb[N(CH3)2]3를 약 5초 도입해서, 도 25(d)에 나타내는 바와 같이, 같은 모양으로 제2의 결정층(52b)내에 p형 도펀트 Sb를 도핑한다.
이 결정층의 성장과 p형 도펀트의 도핑을 반복하므로서, p형 ZnSe를 소망의 두께만큼 성장시킨다.
그 결과, p형의 반도체층을 성장시킬 수가 있다.
이 방법에 의하면, p형 도펀트를 반응가스와 동시에 도입하지 않기 때문에, 반응가스가 분해해서 유리하여 부유하는 수소원자가 적고, 도펀트의 원자와 수소원자가 화합하기 어렵고, 도펀트의 원자인 채로 반도체층 내에 도핑된다.
그 결과, 반도체층의 성장 후에, 수소원자를 추방하기 위한 어닐처리를 행하지 않아도, 반도체층 내에 도핑된 원소는 도펀트로서 충분히 기능한다.
그 결과, 전기전도가 양호하게 되고, 직렬저항이 적게된다.
이 예에 의한 p형 층의 성장법은, 이와 같이 도펀트가 수소원자와 화합하지 않은 상태에서 반도체층 내에 도핑하는 것에 특징이 있다.
그 때문에, 전술한 바와 같이 도펀트가스를 도입하는 때에는 반응가스를 정지해서 반응가스가 존재하지 않은 상태에서 도펀트가스를 도입하지만, 반응가스를 정지한 것 만으로는, 짧은 시간에서는 완전히 반응가스를 배제할 수 없는 경우도 존재한다.
이와 같은 경우, 반응가스를 정지함과 동시에 불활성가스를 도입하므로서 적극적으로 반응가스를 배척할 수가 있고, 단시간에 반응가스를 퍼지할 수가 있다.
불활성가스로서는 질소가스를 사용하는 것이 값싸고 편리하지만, Ar 등의 O족의 희가스를 사용해도 된다.
될 수 있는 한 분자량이 큰 가스를 도입하므로서, 반응가스를 보다 확실히 배척할 수가 있다.
불활성가스를 도입해서 퍼지하는 경우, 캐리어가스도 동시에 불활성가스로 할 수도 있다.
그렇게 하면 확실히 반응장치 내로부터 완전히 수소원자를 퍼지할 수 있기 때문에 바람직하다.
그러나, 캐리어가스로서의 수소는 H2의 분자이기 때문에, 도펀트의 원소와는 화합하기 어렵고, 그대로 해두어도 그렇게 문제는 생기지 않는다.
반응장치 내에 유리하는 수소원자는, 예를 들면 반응가스의 원소와 직접 화합하고 있는 경우에 분리해서 발생하기 쉽다.
그 때문에, 반응가스는, 수소원자와 직접 화합하지 않은 구조의 유기금속재료를 사용하는 것이 바람직하다.
즉, 유기금속화합물은, 수소원자는 탄화수소기로서의 결합이 안정적이며, 반응가스가 분해해서 금속원소가 분리되어도, 다른 원소는 탄화수소기로서 존재하고, 수소원자 단독으로는 유리되기 어렵다.
그 때문에 탄화수소기가 유리해도, 도펀트의 원소와는 직접 화합하기 어렵고, 수소원자를 집어넣을 가능성은 적다.
이와 같은 반응가스를 사용하면, 반응가스의 퍼지가 완전히 행해지고 있지 않아도 충분히 캐리어농도가 높은 p형 반도체층이 얻어진다.
한편, 수소원자와 직접 화합하는 H2S 등은, 분리되면 즉시 H＋가 되고, 도펀트의 원소와 화합하기 쉽다.
이와 같은 수소원자와 직접 화합하고 있지 않은 Ⅱ족이나 Ⅵ족의 원소의 반응가스로서는, 디에틸 설파이드(DES), 디메틸 설파이드(DMS), 디에틸다이 설파이드(DES2), 디메틸다이 설파이드(DMS2), 디이소프로필 설파이드((i-C3H7)2S) 등을 사용할 수가 있다.
또한, Se의 경우에도 상술한 S를 Se로 치환한 것을 사용할 수가 있다.
또, 같은 관점으로부터, p형 도펀트가스로서도, 수소와 직접 결합하고 있지 않은 재료를 사용하는 것이 바람직하다.
화합물 반도체의 p형재료로서는, ⅤB족의 원소가 사용되고, ⅤB족의 원소와 수소가 직접 결합하는 구조가 아닌 재료로서는, 전술한 Sb[N(CH3)2]3이외에, 트리디메틸 라미노포스파이드 P[(CH3)2N]3, 트리디메틸 라미노아르신As[(CH3)2N]3, 디에틸 라미노-디에틸아르신(C2H5)2As[N(C2H5)2], 비스디에틸 라미노포스파인클로라이드[(CH3)2N]2PCl, 플라즈마 N2등을 사용할 수가 있다.
전술한 예에서는, Ⅱ-Ⅴ족 화합물 반도체의 p형화였으나, Ⅱ-Ⅴ족 화합물에서는 고온에 견디지 못하여 수소를 추방하기 위한 어닐처리를 행할 수 없기 때문에 특히 효과가 크다.
그러나, GaN계 화합물 반도체 등의 다른 수소원자와 화합해서 p형화하기 어려운 화합물 반도체에 있어서도, 어닐처리를 하는 일이 없이, 더구나 어닐처리를 하는 이상으로 캐리어농도가 큰 p형 반도체가 얻어진다.
이 성장방법의 발명에 의해, GaN계나 Ⅱ-Ⅴ족의 화합물 반도체를 사용해서 발광다이오드나 레이저다이오드 등의 반도체발광소자를 제조하는 경우, 통상의 같은 공정에서 각 반도체층을 적층하여, p형 반도체층을 성장시키는 때에 전술한 방법을 사용하므로서, p형 반도체층의 캐리어농도를 크게 할 수가 있기 때문에, 동작전압(임계치전압)을 내릴수 있음과 동시에, 발광효율이 향상된다.
이 성장법에 의하면, MOCVD법에 의해 성장시키면, 도펀트가 수소원자와 화합해서 충분히 p형 도펀트로서 기능하기 어려운 화합물 반도체라도, 충분히 활성화된 p형 반도체층을 얻을 수가 있다.
그 결과, 캐리어농도가 크고 직렬저항이 작은 p형 반도체층을 MOCVD법에 의해 대량으로 얻을 수가 있고, 청색 등의 파장이 짧은 반도체발광소자를 높은 발광효율로, 더구나 낮은 동작전압으로 발광시킬 수가 있다.
도 28∼31은, 산화물화합물 반도체의 다른 결정성장법을 설명하는 도면이다.
즉, ZnO의 성장방법으로서는, MOCVD법, MBE법, 레이저 어블레이션법 등이 사용된다.
그러나, MOCVD법은, 태양전지용의 투명도전막으로서는 사용되고 있으나, 표면상태가 대단히 나쁘기 때문에, 발광재료의 막형성으로서는 바람직하지 않다.
또, LA법은, 소결체타깃을 고출력의 펄스레이저(He-Kd레이저 등)의 단속적 조사에 의해 타깃재료를 승화(어블레이션)시켜, 기판상에 막을 형성하는 방법으로서, 산화물 초전도체에는 사용되지만, 발광소자를 형성하기 위한 ZnO를 이 방법으로 형성하려고 하면, ZnO 파우더-소결의 타깃을 사용하기 때문에, 재료의 순도가 나쁜 것, 클래드층, 활성층 등의 발광소자에 필요한 각층의 조성에 따른 많은 종류의 타깃을 준비할 필요가 있는 것, 승화 중에 금속성분이 석출해오기 때문에 조성제어를 행하기 어려운 것 등으로부터 발광소자용의 성장에는 바람직하지 않다.
또, MBE법은, 가스원을 재료소스로서 사용하는 경우, 원자상으로 분해해서 공급할 필요가 있다.
그 때문에, 플라즈마소스를 부가할 필요가 있으나, 산소를 플라즈마에 의해 산소원자의 형태로 분해하면, 플라즈마여기의 에너지가 높기 때문에, O2이온, O이온 등의 이온이나 대량의 전자선 등의 하전입자가 발생한다.
이들 하전입자가 기판에 조사되면, 기판의 표면이 대전되어 결정의 성장을 방해하거나, 성막한 ZnO를 에칭한다고 하는 악영향을 미치고, 결정결함 생성의 원인이 되어, 결정성이 양호한 반도체층을 얻을 수가 없다.
따라서, ZnO계 등의 산화물화합물 반도체에 의해 반도체발광소자를 제조하려고 하면, 어느 방법을 사용해도 ZnO계 화합물 반도체를 결정성 양호하게 성장시킬 수 없다고 하는 문제가 있다.
도 28∼31은, 이와 같은 문제를 해결하여 ZnO계 화합물 등의 산화물화합물 반도체를 성장시키는 것이다.
이 예에 의한 산화물화합물 반도체의 결정성장장치는, 도 28에 ZnO를 성장시키는 성장장치의 1실시형태의 개략설명도를 나타내는 바와 같이, 메인챔버(31)내에 기판홀더(34)가 설치되어 있고, 그 기판홀더(34)에 유지되는 기판(38)으로 향하여 화합물 반도체를 구성하는 원소를 조사할 수 있도록 설치된 셀군(40) 및 플라즈마를 조사하는 플라즈마원(50)이 설치되어 있다.
그리고, 적어도 플라즈마원(50)의 플라즈마를 조사하는 개구부(55)(도 29 참조)의 근방에 전계 및/ 또는 자계를 인가하는 전자계 인가장치가 설치되어 있다.
메인챔버(31)는, 전술한 도 21의 구조와 동일한 통상의 MBE장치의 챔버로서,초 고진공을 유지할 수 있는 원통상의 용기로서, 도시하지 않은 배기장치에 접속되어 있다.
그리고, 그 내부에 반도체층을 성장시키는 기판(38)을 유지하는 기판홀더(34)가 설치되고, 히터(35)에 의해 기판(38)을 가열할 수 있도록 되어 있다.
그리고, 기판홀더(34)에 유지되는 기판(38)과 대향하도록 성장하는 화합물 반도체를 구성하는 원소의 재료(소스원)를 넣은 셀군(40) 및 산소 등의 기체의 공급원으로 하는 플라즈마원(50)이 각각 설치되어있다.
메인챔버(31)에는, 기판(38)의 꺼내고 넣기를 하는 로드록실(36) 및 예비실(37)이 설치되어있다.
셀군(40)은 종래와 같은 재료를 공급하는 도가니 등으로 된 소스원으로서, 도가니의 주위에 도시하지 않은 히터가 설치되므로서 재료원을 증발시킬 수 있도록 함과 동시에, 그 정면에 도시하지 않은 셔터가 설치되고, 그 개폐에 의해 소망의 재료가 기판(38)측으로 공급되도록 되어있다.
플라즈마원(50)은, 도 29에 그 산소플라즈마원의 일예인 ECR(Electron Cyclotron Resonance)의 확대도를 나타내고 있는 바와 같이, 마이크로파를 전송할 수 있는 직방체형의 관의 전방이, 마이크로파를 투과하는 석영창(52) 등에 의해 칸막이 되어, 산소도입관(53)에 의해 관(51)의 선단부에 산소가 도입되도록 되어 있다.
그리고, 산소가 도입되는 관(51)의 선단부의 측면벽에는 자장발생용의자석(54)이 대향해서 설치되고, 하전입자는 자장의 주위에서 회전운동을 하고, 그것을 마이크로파가 증폭하므로서 산소플라즈마를 발생시키도록 구성되어 있다.
관(51)의 선단부의 끝에는 작은 개구부(55)가 형성되고, 발생한 산소플라즈마가 이 개구부(55)로부터 방출되도록 되어있다.
질소의 공급을 하는 플라즈마원 등도 같은 구성으로 되어있다.
이 플라즈마원(50)의 구성은 종래의 플라즈마원과 같은 구성으로 되어 있으나, 본 발명에서는, 도 29에 나타내는 바와 같이, 플라즈마산소의 방출하는 개구부(55)의 출구측에, 한쌍의 평행평판전극(56a) 및 (56b)가 설치되고, 그 전극(56a), (56b)에 예를 들면, 0.5V 정도의 전압이 인가되고, 하전입자(A)가 있으면, 그 하전입자를 편향시켜 기판(38)에 도착하지 않도록 되돌아가게 하든가, 전극(56)에 의해 포획하도록 구성된 것에 특징이 있다.
이 평행평판전극(56)의 길이(L) 및 간격(d)이 정해지면, 인가전압은 다음과 같이 결정된다.
도 29에 나타내는 바와 같이, 전극(56)의 선단과 기판(38)의 표면과의 거리를 M, 기판(38)의 직경을 D, 전극(56)에 인가된 전압에 의해 하전입자 A가 굴곡되는 각도를 θ로 한다.
하전입자 A가 기판(38)내에 도달하지 않게 하기 위해서는, 개구부(55)가 기판(38)의 직경에 비해 대단히 작다고 해서,
M·tanθ>D/2 (1)
평행평판전극(56)중에서의 하전입자 A가 받는 힘은, 하전입자 A의 하전량을q(쿨롱), 인가전압을 V(볼트)라 하면, q·V/d(뉴톤)이기 때문에, 평행평판전극(56)의 출구에서 수직방향의 속도 ξ 및 평행방향의 속도 ξh와의 사이에는, 하전입자 A의 질량을 m으로 하면, 다음의 관계가 성립한다.
ξv＝q·V·L/(m·ξh·d) (2)
tanθ＝ξv/ξh＝q·V·L/(m·ξh 2·d) (3)
식(3)을 식(1)에 대입하므로서
V>D·m·ξh 2·d/(2q·M·L) (4)
하전입자 A의 속도분포가 볼츠만(boltzmann)분포를 하고 있다고 하면, 평균속도 ξave는 볼츠만정수를 k, 절대온도를 T로 하면,
ξave＝(2k·T)1/2/(π·m) (5)
ξh가 거의 ξave와 동등하다고 하면,
V>D·d·k·T/(π·q·M·L)
일반적으로 글로우(glow)방전 등에서는, 하전입자의 에너지는 수 eV의 급이라고 하고 있으므로, 이 경우에도 거의 같은 모양이라고 하면, 플라즈마 온도는 약 1만k가 된다.
가령 이온종류가 O로서, M＝20cm, L＝1cm, D＝5cm, q＝1.6×1019쿨롱으로 가정하면, 식 (4)로부터, V＝0.206 볼트가 된다.
이와 같이해서 대략의 인가전압을 구할 수가 있다.
진정으로 적당한 값은, 평행평판전극에 흘러 들어가는 이온에 의한 전류치를 측정하는 것에 의해 결정할 수가 있다.
그러나, 과도로 큰 전압을 인가하면, 전극(56)간에서 방전을 일으킬 가능성이 있기 때문에, 장치에도 따르지만, 대략 900∼1000V 이상은 바람직하지 않다.
도 30에 전압을 인가한때와 인가하지 않은 때의 X선 로킹커브의 측정결과를 나타낸다.
도 30으로부터 명백한 바와 같이, 본 발명의 전압을 인가하는 방법 (P)에 의하면, 종래의 방법 (Q)에 비해, 반치폭이 0.21°로부터 0.13°로 좁게되어, 결정성이 향상되고 있는 것을 알 수 있다.
또, 난도프의 ZnO의 정공측정을 행한 결과를 표 2에 나타낸다.
표 2로부터 명백한 바와 같이, 전압을 인가하지 않고 종래의 성장을 행한 때에는, 1018cm-3후반정도의 캐리어농도였던 것이, 본 발명의 전압을 인가하므로서 1017cm-3대로 감소되고 있다.
즉, ZnO의 난도프의 캐리어농도는 O결손에 의한다고 말해지고 있고, 본 발명의 방법에 의해, O의 결손이 감소되어 결정성이 향상된 것을 나타내고 있다.
표 2 캐리어농도
시료No. 본 발명 종래
1 6.4×1017 8.1×1018
2 6.5×1017 8.7×1018
3 7.1×1017 9.8×1018
4 7.2×1017 9.2×1018
단위 :/cm3
인가전압 : 200V/cm3
도 31에 이 성장방법의 다른 구조예를 나타내고 있다.
이 예는, 플라즈마산소가 방출되는 개구부의 근방에 한 쌍의 자석(57)이 설치되고, 전술한 전압을 인가하는 대신에 자계를 인가하는 구성으로 되어있다.
하전입자 A에 자계가 인가되면, 이 자계에 의해 진행방향에 대해 수직방향의 로렌츠의 힘을 받아 자계를 중심으로 회전하는 방향으로 굴곡된다.
이 굴곡에 의해, 하전입자의 진행방향은 편향되고, 기판에 하전입자가 직접 닿는 것을 방지할 수가 있다.
이 방법에 의해서도, X선 로킹커브 및 난도프의 캐리어농도를 측정한 결과, 양쪽 모두 전술한 바와 같이 개선이 보이고, 결정성의 향상이 도모된 것이 확인되었다.
이와 같이, 본 발명의 산화물화합물 반도체의 성장방법은, 그 구성원소 및 플라즈마 상태의 산소를 도입하는 경우에, 이상과 같은 장치를 사용하고, 플라즈마 중에서 발생하는 하전입자를 전계 또는 자계의 인가에 의해 제거 또는 편향시키므로서, 상기한 기판상에 직접 하전입자가 조사되지 않도록 하면서 산화물화합물 반도체를 결정 성장시키는 것이다.
이렇게 하므로서, 전술한 바와 같이, 하전입자가 발생해도, 그 하전입자는 반도체결정을 성장시키는 기판이 없는 부분으로 굴곡되어 제거된다.
그 결과, 기판에는 하전되어 있지 않은 라디칼 산소 만이 도달하고, 그 산소는 라디칼이기 때문에 반응하기 쉽고, 기판상에서 다른 원소와 화합하여 기판상에 산화물로서 성장한다.
그리고, 하전입자가 기판상에 직접 들어가지 않기 때문에, 기판표면에 성장하는 반도체층의 표면이 대전되거나, 하전입자에 의한 결함이 생기거나 하지 않기 때문에, 대단히 결정성이 우수한 반도체결정을 성장시킬 수가 있다.
이 예에 의하면, 종래 결정성이 우수한 반도체층을 얻기 어려운 ZnO 등의 산화물화합물 반도체의 결정성장을 대단히 결정성 양호하게 성장시킬 수가 있다.
그 결과, ZnO 등의 산화물화합물 반도체를 사용한 청색계의 파장이 짧은 반도체발광소자를 새로운 재료에 의해 실현할 수가 있고, 일층 청색계의 반도체발광소자의 개발에 기여한다.
도 32∼33은, 결정성이 양호한 ZnO계 화합물 반도체층을 성장시키는 다른 예의 설명도이다.
본래, 이 화합물 반도체의 결정성장은, 2종류 이상의 원자 또는 분자가 어떤 온도영역에서 물리적 혹은 화학적으로 반응하는 것에 의해 진행된다.
이때, 기판 표면상에서 접하고 있는 이종원자끼리가 상호의 결정결함을 매립하도록 이동하는 동작(마이그레이션)이 필요하게 된다.
이 동작이 없으면 결정은 본래 가장 성장하기 쉬운 방향으로 빨리 성장해 버리기 때문에, 결정결함이 유지된 채로 결정성장이 진행한다.
이와 같은 결정결함을 갖는 반도체층에서 발광소자를 구성하면, 발광효율이 저하하거나, 소자의 신뢰성이 저하하는 요인이 된다.
마이그레이션이라는 것은, 화합물이 용융되어 있는 것도 아니고, 고화되어 있지도 않은 상태에서 촉진되기 때문에, 마이그레이션에 적합한 온도와 결정의 성장온도에는 밀접한 관계가 있다.
예를 들면, 종래의 반도체발광소자로서 사용되고 있는 화합물 반도체의 용융온도와 일반적으로 행해지고 있는 성장온도와의 관계를 표 3에 나타낸다.
표 3 화합물 반도체의 용융온도와 성장온도
재료 용융온도(℃) 성장온도(℃)
MOCVD MBE
GaAs 1238 대략 650 650∼700
GaP 1465 대략 650 -
InP 1070 대략 650 -
GaN 1700 이상 대략 1050 700
ZnS 1020 350 400∼500
ZnSe 1100 350 400∼500
ZnO 1980 이상 대략 400 300∼350
CdO 1500 이상 대략 400 200∼250
MgO 2826 대략 400 400∼450
표 3으로부터도 명백한 바와 같이, 종래의 화합물 반도체의 성장은, 경험적으로 에피택셜성장온도/용융온도의 관계는 3/4∼4/5 정도가 표준으로 되어있다.
ZnO의 융점은, 1980℃ 정도 이상이라고 말하고 있고, ZnO를 에피택셜성장 시키기 위해서는, 이상적으로는 1500℃ 정도에서 행하는 것이 필요하며, 조금이라도 높은 온도에서 성장시키는 것이 바람직하다.
그러나, 전술한 바와 같이, ZnO계 화합물 반도체를 MBE장치로 에피택셜성장시키려고 하면, Zn원자의 증기압이 높기 때문에 결정성장온도를 올릴 수가 없다.
그 때문에, 300∼350℃ 정도로 성장시키게 되어, 전술한 마이그레이션이 생기지 않고, 세로방향만으로 결정성장이 진행되어 결정 중에 입계가 생기기 쉽다.
이 예는 이점을 개량하는 것이다.
본 발명자 등은 ZnO계 화합물 반도체를 결정성이 양호하게 성장시키기 위해, 예의 검토를 거듭한 결과, Zn과 탄화수소와의 결합에너지가 크기 때문에, 결정성장의 온도를 높게 해도 Zn의 증발을 방지할 수 있는 것을 발견하여, 600∼700℃ 정도의 고온에서 성장시켜 결정성이 우수한 ZnO계 화합물 반도체층이 얻어지는 것을 발견했다.
이 예에 의한 ZnO계 화합물 반도체발광소자는, 도 32에 그 1예인 LED칩의 단면설명도로 나타내는 바와 같이, 기판(1)상에 ZnO계 화합물 반도체층의 적층에 의해 발광층을 형성하는 발광층형성부(11)가 형성되어 있다.
그리고, 이 ZnO계 화합물 반도체층에 C원소가 포함되어 있는 것에 특징이 있다.
발광층형성부(11)의 각 반도체층은 전술한 각 예와 같은 조성으로 형성되어있고, 동일부분에는 동일부호를 부여해서 그 설명을 생략한다.
그러나, 이 예에서는, 이들 반도체층이, 그 성장시에 Zn의 유기금속화합물이 사용되고 있기 때문에, Zn과 C의 결합이 강하고, 반도체층에도 C가 잔존하는 한편, 고온에서의 반도체층의 에피택셜성장 중에도 C와 Zn과의 결합에 의해 Zn의 증발을방지할 수가 있고, 고온에서 결정성이 양호한 반도체층을 성장시킬 수가 있다.
또, 도 32에 나타내는 예에서는, 기판(1)으로서는, 예를 들면, n형의 ZnO기판이 사용되고 있으나, ZnO에 한정되지 않고, 사파이어, GaN, GaP, SiC 등의 기판을 사용할 수가 있다.
다른 구조도 전술한 각 예와 같은 모양이지만, n형 및 p형컨택트층(3, 7)도 전술한 ZnO계 화합물 반도체층과 마찬가지로, 그 성장시에 Zn의 유기금속화합물이 사용되고 있기 때문에 Zn과 C의 결합이 강하고, 반도체층에도 C가 잔존하는 한편, 고온에서의 반도체층의 에피택셜성장 중에도 Zn의 증발을 방지할 수 있고, 고온에서 결정성이 양호한 반도체층을 성장시킬 수가 있다.
이와 같이, 이 예에서는 ZnO계 화합물 반도체층이 Zn의 재료로서, Zn의 유기금속화합물을 사용해서 성장되어 있는 것에 특징이 있다.
즉, 종래에 MBE장치로 ZnO계 화합물 반도체를 성장시키는 경우, 소스금속으로서의 Zn을 1×10-6∼5×10-8Torr 정도의 증기압(분압)이 되도록 기판상에 조사시키면서, 플라즈마산소를 1×10-6∼1×10-5Torr 정도의 분압이 되도록 기판에 공급하므로서, 기판상에 성장시키고 있다.
그러나, Zn의 증기압이 높기 때문에, 기판의 성장온도를 너무 상승시키면, 증기압이 지나치게 높아져서 양자의 비율이 불균형이 되어, ZnO가 성장하지 않는다.
그 때문에, 종래에는 ZnO의 성장을 300∼350℃정도의 저온에서 성장시키지않으면 안되었다.
그러나, 본 발명에서는, Zn의 재료로서, 예를 들면, 디메틸아연 등의 유기금속화합물을 사용하고 있기 때문에, 아연과 탄화수소기와의 분리온도는 450℃ 정도이상으로 높게되어, 높은 온도에서 성장시킬 수가 있다.
더구나, 유기금속화합물이 분해해도, 탄화수소의 탄소와 수소는 분리되기 쉽기 때문에 수소는 분리되지만, Zn과 C의 결합은 분리되기 어렵고, 결합한 채로 O와 화합하여 ZnO화합물 반도체를 성장시킨다.
그 결과, C를 함유하는 ZnO가 성장하고, C와 Zn과의 결합에 기초하여 고온에서의 성장에 대해서도 Zn의 증발을 방지할 수가 있다.
다음에, 이 LED의 제조방법에 대해 설명한다.
예를 들면, MBE장치 내에 ZnO 등으로 된 기판(1)을 설치하고, 기판(1)의 온도를 600∼700℃ 정도로 하고, 플라즈마산소의 조사조건하에서 디메틸아연(Zn(CH3)2)을 증기압이 1×10-6∼10-8Torr 정도가 되도록 셀로부터 조사한다.
그렇게 하면, 온도에 의해 디메틸아연이 분해하여 H가 분리되고, Zn(CH2)2 2＋가 되어, O2-와 화합한다.
그리고, 또 H가 분리되는 것에 의해, 또는 더욱이 C가 분리되는 것에 의해 C를 함유하는 ZnO를 성장시킨다.
또한, 성장두께는 성장시간을 제어하므로서 소망의 두께로 성장시킬 수가 있다.
또, n형 도펀트로서는, 트리메틸알루미늄(TMA)을 증기압이 1×10-9Torr 정도가 되도록 조사하므로서 도핑시킬 수가 있다.
이어서, n형 클래드층(4)을 성장시키기 위해, 다시 또 Mg의 소스원으로서, 시클로펜타 디메틸마그네슘 Cp2Mg의 셀의 셔터를 개방하여 Mg의 유기금속화합물을 조사한다.
이 Cp2Mg의 증기압을 제어하므로서, Mg와 Zn과의 혼합결정비를 제어할 수가 있고, 예를 들면 증기압을 5×106∼5×10-8Torr정도로 하므로서 Mg0.15Zn0.85O를 성장시킬 수가 있다.
다음에, 활성층(5)을 성장시키기 위해, Cp2Mg의 셀 및 도펀트인 TMA의 셀을 폐색하고, Cd의 소스원으로서의 디메틸카드뮴(DMCd)의 셀의 셔터를 개방하여 DMCd를 조사하고, 같은 모양으로 성장을 계속한다.
또, 같은 모양으로 p형 클래드층(6), p형 컨택트층(7)을 성장시키므로서 반도체 적층부(12)를 성장시킨다.
또한, p형으로 하는 경우에는, 플라즈마여기 N2와 TMA의 동시도핑에 의해 형성했다.
그후, MBE장치로부터 에피택셜성장이 된 웨이퍼를 빼내어 스퍼터장치에 넣고투명성도전막 ITO을 0.15㎛ 정도의 두께로 형성하여 투명전극(8)을 형성한다.
그후, 기판(1)의 이면을 연마하여, 100㎛ 정도의 두께로 하고, 기판(1)의 이면에 Ti/Au 등으로 된 n측 전극을 전면에, 투명전극(8)상에 Ni/Al 등으로 된 p측 전극(10)을 예를 들면 리프트오프법에 의해 각각 진공증착 등에 의해 형성한다.
그후, 웨이퍼로부터 칩화하므로서 도 32에 나타내는 LED칩이 얻어진다.
이와 같은 방법으로 ZnO을 성장시키면, 난도핑으로 성장시킨 때의 불순물농도(ZnO에서는 결정성장 때에 O결함이 생기기 쉽고, 결정성이 나쁘면 난도핑이라도 n형으로 된다)가 종래의 방법으로 성장시키면 5×1018cm-3이였든 것이, 8×1016cm-3로 O결함의 정도가 감소했다.
또, 성장한 반도체결정의 상태를 X선 회절에 의해, 도 33에 나타내는 것과 같은 기판의 회전각(ω)에 대한 로킹커브로 조사한 결과, FWHM(full width at half maximum: 반치전각, 도 33 참조)가 종래의 저온에서의 성장에서는 0.015°였던 것이, 상기한 방법에 의해 성장시킨 것에서는 0.003°로 대단히 작게되어, 결정성이 향상된 것을 알 수 있다.
전술한 예에서는, Zn 이외의 재료도 모두 유기금속화합물재료를 사용했으나, 증기압이 낮은 Mg 등은 종래와 같은 금속소스를 사용해서 행해도 된다.
또, 전술한 예에서는, Zn의 유기금속화합물로서, 디메틸아연을 사용했으나, 그 이외에도 디에틸아연 등을 사용할 수도 있다.
또한, 발광층형성부(11)가, 활성층을 활성층 보다 밴드갭 에너지가 큰재료로된 클래드층에 의해 끼워 갖게 한 2중 헤테로 접합구조였으나, pn접합이나 MIS구조(금속-절연층-반도체층) 등으로 구성할 수도 있다.
또, 전술한 예는 LED의 예였으나, LD로서, 전술한 각 구조예의 LD를 제조할 수가 있다.
이 예에 의하면, 융점이 낮은 Zn을, 유기금속화합물을 원재료로 해서 사용하고 있기 때문에, 성장온도를 600℃ 이상으로 높게 해도, 증발하는 일이 없이 결정성이 양호한 ZnO계 화합물 반도체를 성장시킬 수가 있다.
그 결과, 결정성이 대단히 우수한 ZnO계 화합물 반도체층을 성장시킬 수가 있어, 신뢰성이 향상됨과 동시에 발광특성이 우수한 LED나 LD가 얻어진다.
그 결과, 특히 청색계의 반도체발광소자에 사용되는 ZnO계 화합물 반도체층 등의 결정성을 개량할 수가 있기 때문에, 특히 현재 요망되고 있는 청색계의 LED나 LD 등의 반도체발광소자를 새로운 재료로 그 발광효율 등의 발광특성을 향상시킬 수가 있다.
도 34∼도 35는, 반도체레이저를 형성하는 경우에, ZnO계 화합물의 습성에칭이 가능한 점을 이용하여, 더욱 전류협착을 확실히 행할 수 있는 구조예이다.
즉, 종래의 GaN계 화합물 반도체는 물리적인 건식에칭에 의해서 밖에 에칭할 수가 없고, 전류협착층을 활성층의 가까이에 만들어 넣을 수가 없다.
또, 건식에칭에 의해 에칭하면, 반도체층에 주는 상처가 큼과 동시에, 오염물질의 부착 등에 의해, 반도체층의 재성장을 결정성 양호하게 행할 수가 없고, 활성층의 가까이에 매립하는 내부전류협착층을 형성할 수가 없다.
또한, 전류협착층을 그 주위의 클래드층과 다른 도전형으로 형성하는 것 보다, 절연체로 형성한 쪽이 전류를 저지하는 효과가 크고 효과적인 것이 일반적으로 알려져 있다.
그러나, 절연체로 전류협착층을 형성하기 위해서는, SiO2등의 반도체층과는 다른 유전체를 형성하지 않으면 안되고, 반도체층과는 별도의 CVD장치 등에 옮겨서 형성하지 않으면 안됨과 동시에, 그 절연체는 단결정이 아니고, 반도체층을 적층하는 경우의 결정의 연속성이 얻어지지 않는다.
이 예는, 이와 같은 문제를 해결하고, 청색계의 발광을 하는 GaN계나 ZnO계 화합물 반도체 등과 격자정수 등의 물리적성질이 가까운 반도체결정층에 의한 절연층을 전류협착층으로 하고, 습성에칭이 가능하고 활성층의 가까이에 전류협착층을 만들어 넣고 있다.
본 발명자 등은, 특히 청색계의 반도체레이저에 있어서도, 습성에칭을 할 수 있는 재료에 의해, 전류협착층을 활성층의 가까이에 만들어 넣고, 전류의 헛됨을 없게해서 임계치가 낮고 발진효율이 높은 반도체레이저를 얻기 위해, 예의 검토를 거듭한 결과, ZnO계 화합물 반도체는 ⅠA족이나 ⅤB족의 p형의 도펀트를 도핑해도, p형으로는 되지 않고, 반절연화하는 성질이 있으며, 이 반절연화 한 ZnO계 화합물 반도체를 전류협착층으로서 사용하므로서, p형 클래드층 내에 n형으로 전류협착층을 형성하는 것 보다 상당히 전류블록의 효과가 큰 것, 습성에칭을 할 수가 있고, 더구나 GaN계 화합물 반도체와도 격자정수 등의 물리적성질이 가깝기 때문에 발광층형성부와 연속해서 적층할 수가 있고, 활성층에 가까운 장소에 형성할 수 있는 등의 이유에 의해 고특성의 반도체레이저가 얻어지는 것을 발견했다.
이 예에 의한 반도체레이저는, 도 34에 그 일예의 단면설명도를 나타낸 바와 같이, 예를 들면 사파이어기판(1)상에 제1도전형(n형)반도체로 된 제1클래드층(4), 제1클래드층상에 활성층(15), 활성층(15)상에 제2도전형(p형) 반도체로 된 제2클래드층(6)(6a, 6b)가 형성되고, 제2클래드층(6)의 내부에 또는 그 근방에 전류협착층(17)이 형성되어 있다.
그리고, 전류협착층(17)이 ⅠA족 또는 ⅤB족의 원소가 도핑된 ZnO계 화합물 반도체로 되어 있다.
도 34에 나타내는 예에서는, 제2클래드층(6)이, p형 하부클래드층(6a)과 p형 상부클래드층(6b)으로 되어 있고, 그 사이에 전류협착층(17)이 형성되어 있다.
p형 클래드층(6)(6a, 6b)는 Mg, Znl-yO(0≤y<1, 예를 들면 y＝0.15)으로 되고, 전류협착층(17)은, ⅠA족 또는 ⅤB족의 원소가 도핑된 MgzZnl-zO(0≤z<1, y≤z, 예를 들면 z＝0.2)가 0.2∼0.6㎛ 정도의 두께로 형성되어 있다.
MgzZnl-zO에 한정되지는 않고, ZnO계 화합물 반도체이면 되지만, Mg가 혼합 결정되는 것에 의해, 밴드갭 에너지가 크게 됨과 동시에, 굴절율이 적게되기 때문에 활성층에서 발광하는 광을 흡수하지 않아서, 활성층에 근접시켜서 형성할 수 있음과 동시에, 실굴절율 도파구조로 할 수 있으므로 바람직하다.
이 전류협착층(17)은, 성장 후에 예를 들면 습성에칭에 의해 전류주입영역으로 하는 부분이 제거되어 줄무늬홈(18)이 형성되어 있다.
이 예와 같이, 전류협착층(17)이 p형 클래드층(6)과 동종의 재료인 경우에는, 도시되어 있지 않으나, 그 경계에 BeZnO와 같은 에칭스톱층이 형성되므로서, 전류주입영역으로 하는 에칭을 용이하게, 또한 확실히 에칭할 수가 있다.
또, 이 ZnO계 화합물 반도체로 된 전류협착층(17)은, p형 도펀트가 도핑되어 있다.
이것은 ZnO계 화합물 반도체는, 그대로 성장시키면, 산소결함이 생기기 쉽고, n형으로 되기 쉬우나, p형 도펀트가 도핑되므로서 반절연화하여, 전술한 바와 같이 n형으로 형성하는 것이 전류저지의 효과가 커지게 되는 것을 발견한데 기초한 것이다.
p형 도펀트를 도핑하면 반절연화하는 이유는, ZnO계 화합물이 이온도가 크다고 하는 성질에 기인하고, 예를 들면, 도핑된 N끼리가 쿨롱 배척력에 의해 강하게 반발하여, 정공이 N의 위치에 국재해 버려 전체로 확산되지 않아, 산소결함 등에 의해 생기는 n형을 상쇄하는데 이르기 때문이라고 생각된다.
그 때문에 통상의 ZnO계 화합물 반도체를 에피택셜 성장시키는 때에 p형 도펀트를 도입하므로서, 반절연성의 i형 ZnO계 화합물 반도체가 얻어지고, n형 층으로 형성하는 것 보다 상당히 전류블록효과가 큰 전류협착층(17)이 얻어진다.
또한, p형 도펀트로서는, 예를 들면 Li, Na, K 등의 ⅠA족의 원소, 또는 N, P, As, Sb 등의 ⅤB족 원소가 취급하기 쉽기 때문에 바람직하다.
발광층형성부(11)의 각 반도체층은, p형 클래드층이 제1층(6a)과 제2층(6b)으로 분할되어, 그 사이에 전류협착층(17)이 삽입된 것을 제외하고는, 전술한 각 예와 같은 모양의 조성으로 형성되어 있고, 동일한 부분에는 동일한 부호를 부여하여 그 설명은 생략한다.
또, 기판(1)이나 완충층(2)도 전술한 각 예와 같이 각종의 재료를 사용할 수 있고, 전극이나 다른 반도체층 등도 전술한 바와 같은 모양이다.
제조방법도, 전술한 예와 같이 MBE법 등에 의해 행할 수가 있다.
또한, n형 반도체층으로 하는 경우, Al을 비산시키므로서 도핑하고, p형으로 하는 경우에는, 플라즈마여기 N2와, Al의 동시 도핑에 의해 형성했다.
이 p형 도펀트인 플라즈마여기 N2와 n형 도펀트인 Al을 동시 도핑하므로서, n형 도펀트가 완충제의 역할을 하여 p형 층이 얻어진다.
그리고, 전류협착층을 성장시키는 때에는, 플라즈마여기 N2만으로 하여 도핑하므로서 p형으로는 되지 않고 반절연화하여, 전술한 바와 같이 반절연의 전류협착층(17)이 얻어진다.
또한, p형 도펀트로서는, 플라즈마여기 N2에 한정되지 않고, Li, Na, K 등의 ⅠA족의 원소나 P, As, Sb 등의 다른 Ⅴ족 원소라도 같은 모양으로 n형 도펀트와 도핑하면 p형 층이 되고, p형 도펀트 만을 도핑하면 절연층으로서 얻어진다.
이 예에 의하면, 반도체레이저의 전류협착층(17)에, 반절연성의 ZnO계 화합물 반도체가 사용되고 있다.
이 ZnO계 화합물 반도체는, 전술한 바와 같이, p형 도펀트를 도핑하여도 p형으로는 되지 않고 반절연화 하는 성질을 갖고 있다.
이 때문에, 완충제로서의 p형 도펀트와 n형 도펀트를 동시에 도입하므로서 p형 클래드층을 형성하면서, 도펀트의 완충제인 n형 도펀트를 정지시키는 것 만으로, 절연성의 전류협착층을 간단히 성장시킬 수가 있다.
이 때문에, 특별한 CVD장치 등을 사용하지 않고, 동일한 반도체층의 성장장치로 연속해서 절연층을 적층시킬 수가 있다.
더구나, ZnO계 화합물 반도체는, 황산계의 에칭액 등의 산성 또는 알칼리성의 에칭액에 의해 에칭을 할 수가 있기 때문에, 활성층의 가까이에 정밀도 양호하게 전류협착층을 만들어 넣을 수가 있다.
그 결과, 전류블록효과가 크고 임계치전류가 낮은 고출력의 반도체레이저가 얻어진다.
더구나, 전류협착층에 Mg을 혼합 결정시킨 밴드갭 에너지가 크고 굴절율이 적은 재료를 사용할 수가 있어, 활성층의 가까이에 형성해도, 광의 흡수에 의한 손실이 적고, 실굴절율 도파구조의 반도체레이저를 얻을 수가 있다.
전술한 예는, 반도체 적층부를 모두 ZnO계 화합물 반도체에 의해 구성한 예였으나, GaN계 화합물 반도체 등의 다른 화합물 반도체를 사용하는 경우에도 같은 모양으로 ZnO계 화합물 반도체에 의한 반절연성의 전류협착층을 형성할 수가 있다.
도 35는, GaN계 화합물 반도체에 의해 청색계의 반도체레이저를 구성하는 경우의 예를 나타내는 설명도이다.
이 경우, 기판(1)은 전술한 바와 같은 모양으로 사파이어기판이 사용되고,완충층(2)으로서 GaN층이, n형 컨택트층(3)으로서 n형 GaN층이, n형 클래드층(4)으로서 AlaGal-aN(0≤a≤0.3 또는 a＝0.15)가 0.1∼1㎛ 정도, n형 및 p형 광가이드층(14, 16)이 각각 n형 및 p형의 GaN으로 0.01∼0.1㎛ 정도, 활성층(15)이 In0.06Ga0.94N 과 In0.1Ga0.9N 으로 된 배리어층과 웰층을 각각 60Å 및 30Å씩 교대로 2∼5층씩 적층한 다중양자정호구조에 의해 형성되어 있다.
p형 클래드층(6)도 n형 클래드층(4)과 같은 조성으로서, 예를 들면 Zn 도프에 의해 형성되고, p형 하부클래드층(6a)이 0.05∼0.5㎛ 정도, 도 34의 예와 같은 반절연(i형)MgzZnl-zO로 된 전류협착층(17)이 0.2∼0.6㎛ 정도의 두께로 형성되고, 그 줄무늬 홈 내 및 상면에 p형 상부클래드층(6b)이 0.5∼2㎛ 정도로 형성되어 있다.
그리고, p형 GaN으로 된 p형 컨택트층(8)이 0.5∼2㎛ 정도로 형성되고, 전술한 바와 같이 n측 전극(9) 및 p측 전극(10)이 형성되고, 칩화하므로서 도 35에 나타내는 구조의 LD칩이 형성되어 있다.
이 경우에도, 전류협착층으로서, ZnO계 화합물 반도체가 사용되므로서, 습성에칭을 할 수가 있고, 또한, GaN계 화합물 반도체가 에칭액에 대해 대단히 안정되기 때문에 에칭스톱층도 필요 없이 활성층에 가까운 곳에 전류협착층을 형성할 수가 있다.
또한, ZnO계 화합물 반도체는, GaN계 화합물 반도체와 격자정수 등의 물리적 성질이 대단히 근사하고 있어, 그대로 계속해서 성장시킬 수가 있다.
그 결과, 종래의 GaN계 화합물 반도체를 사용한 반도체레이저에서는, 전류협착층을 활성층의 가까이에 만들어 넣을 수가 없던 것을 ZnO계 화합물 반도체에 의해 만들어 넣을 수가 있게 되었다.
더구나, 전술한 바와 같이, 절연체로 만들어 넣을 수가 있고, n형으로 만들어넣는 것 보다 일층 전류블록기능을 크게 할 수가 있다.
도 35에 나타내는 SAS형 구조의 LD칩을 제조하기 위해서는, 사파이어로 된 기판(1)을 아세톤, 에탄올 등의 유기용제에 의해 세정하여, 순수로 린스 처리한 후, 인산＋황산의 혼합액(혼합비 1:3)을 80℃로 하여 산처리하고, 재차 순수에 의해 린스한다.
이들 전(前)처리를 한 사파이어기판(1)을 MOCVD(유기금속화학기상성장)장치 내에 넣고, H2분위기중에서 기판온도 Ts를 1050℃ 정도로 상승시켜, 열세정을 10분 정도한다.
그후, 기판온도 Ts를 600℃ 정도로 내려, 반응가스의 트리메틸갈륨(TMG)과 암모니아가스(NH3)를 캐리어가스의 H2와 함께 도입해서 GaN으로 된 완충층(2)을 0.01∼0.2㎛ 정도 형성하고, 기판온도를 800℃ 정도로 올려 순차 필요한 반응가스로 변경해서 전술한 조성으로 두께의 각 반도체층을 성장시킨다.
또한, 전류협착층(17)을 성장시키는 때에는, 반응가스를 Zn의 디메틸아연(DMZn)과, O의 플라즈마 O2와, Mg의 시클로펜타디에닐마그네슘 Cp2Mg로서, 도펀트로서 N의 플라즈마 N2를 도입하여 반응시키므로서 얻어진다.
이 성장 후에 줄무늬 홈 등의 전류주입영역을 에칭 제거하는 것은 전술한 예와 같은 모양이다.
또한, 이 경우는 GaN계 화합물이 에칭액에 대해 안정적이기 때문에, 에칭스톱층은 불필요하다.
또, 전극(9, 10)의 형성 및 웨이퍼로부터의 칩화에 대해서도 전술한 예와 같은 모양으로 행하므로서, 도 35에 나타내는 구조의 LD칩이 얻어진다.
또한, 이 예에서는, 모든 반도체층을 MOCVD법에 의해 성장시키는 예였으나, 전류협착층만을 MBE법에 의해 성장시켜도 되고, 또 전부의 반도체층을 MBE법에 의해 성장시킬 수도 있다.
또, GaN계 반도체층은 일예로서, 예를 들면 AlGaN 대신에 GaN 등이라도 되고, GaN계 화합물 반도체 또는 ZnO계 화합물 반도체의 범위 내에서, 적당한 밴드갭 에너지가 되는 것과 같은 혼합결정비의 재료를 선택해서 사용할 수가 있다.
또한, AlGaAs계 등의 다른 반도체층에도 전류확산층으로서 절연화 된 ZnO계 화합물 반도체를 사용할 수도 있다.
이 예에 의하면, 반도체레이저의 전류협착층에 ⅠA족 또는 ⅤB족의 원소를 도핑한 ZnO계 화합물 반도체를 사용하고 있기 때문에, 동일한 반도체층을 에피택셜 성장시키는 성장장치로 연속해서 절연성의 전류협착층을 활성층의 가까이에 적층할 수가 있다.
더구나, 습성의 에칭에 의해 전류주입부를 형성할 수가 있기 때문에, 반도체층에 손상을 주는 일이 없다.
또, 밴드갭 에너지가 큰 재료에 의해 형성할 수 있기 때문에, 활성층의 가까이에 전류협착층을 만들어 넣을 수가 있다.
그 결과, 전류의 헛됨이 없어지고, 낮은 임계치전류로 고특성의 반도체레이저가 얻어진다.
도 36∼39는, 전술한 전류협착층에 MgZnO를 사용한 때의 최적의 에칭스톱층을 형성하는 예이다.
즉, ZnO계 화합물 반도체는 산성 또는 알칼리성의 에칭액에 의해 용이하게 에칭되고, 전류협착층을 활성층의 가까이에 만들어 넣을 수가 있다.
그러나, 전류주입영역은, 도 39(c)에 나타내는 바와 같이 전류협착층(17)의 에칭된 폭(W)에 의해 정해지고, 충분한 측면에칭을 행하므로서 그 폭을 일정하게 할 수가 있으나, 도 39(a)에 나타내는 바와 같이, 에칭은 등방적으로 에칭되어 MgZnO로 된 클래드층도 에칭되기 때문에 측면에칭에 의해 그 폭을 확정할 수는 없다.
폭을 확정시키기 위해서는, 도 39(b)∼(c)에 나타내는 바와 같이, 클래드층(66)에서 에칭을 스톱시키고, 측면에칭에 의해 그 폭(W)을 정하는 것이 이상적이다.
또한, 도 39에 있어서, 68은 레지스트막이다.
이와 같이, ZnO계 화합물 반도체를 사용해서, 청색계의 반도체레이저를 구성하는 경우, ZnO계 화합물 반도체는 산성 및 알칼리성의 에칭액에 의해 에칭을 할 수가 있기 때문에, 전류협착층을 활성층의 가까이에 만들어 넣기가 쉽다.
그러나, 클래드층도 에칭되어 버리기 때문에, 측면에칭을 행할 수가 없고, 전류주입영역으로 하는, 예를 들면 줄무늬 홈의 폭이 일정하게 되지 않는다.
그 때문에, 전류협착층의 하측에 전류협착층 보다 에칭레이트가 작은 층이 필요하게 되지만, 클래드층은 밴드갭 에너지를 크게 할 필요가 있고, ZnO계 화합물 반도체에서는, 전류협착층과 같이 ZnO 또는 MgZnO계 화합물 밖에 생각할 수 없다.
그 때문에, 전류협착층과 에칭레이트에 차이가 있음과 동시에, 활성층으로 발광하는 광을 흡수하지 않도록 충분히 밴드갭 에너지가 큰 재료일 필요가 있지만, ZnO계 화합물 반도체에서 적절한 에칭스톱층을 알아내지 못하고 있다.
그 때문에, MgZnO계 화합물 반도체를 전류협착층으로서 사용한 반도체레이저에 있어서, 전류협착층에 정밀도가 양호한 전류주입부를 형성할 수가 있는 적절한 구조의 에칭스톱층이 요구된다.
본 발명자 등은, ZnO계 화합물 반도체를 사용한 반도체레이저를 구성하는데 있어서, 클래드층에 영향을 주는 일이 없이 전류협착층만을 정밀도 양호하게 에칭할 수가 있도록, 전류협착층의 하측에 형성하는데 적합한 에칭스톱층을 발견하기 위해 예의 검토를 거듭한 결과, ZnO나 MgZnO계는 알칼리성 에칭액에 용해하는데 대해, CdZnO계 화합물은 동일한 알칼리성의 에칭액에 대해 에칭레이트가 작고, 그 두께를 예를 들면 0.1㎛ 이하 정도로 얇게 하므로서 특성에 영향을 주지 않고, 또한, 충분히 에칭스톱층으로서 기여할 수 있는 것, 또 Be를 ZnO에 혼합 결정시킨 BeZnO계 화합물은 산성의 에칭액에도 알칼리성의 에칭액에도 대단히 안정되고, 같은 모양으로 얇게 형성해도 에칭스톱층으로서 충분히 기여하는 것을 발견했다.
이 에칭스톱층을 형성한 반도체레이저는, 도 36에 그 일예의 단면설명도를 나타내는 바와 같이, 예를 들면 사파이어기판(1)상에 제1도전형(n형)반도체로 된 제1클래드층(4), 제1클래드층상에 활성층(15), 활성층(15)상에 제2도전형(p형)반도체로 된 제2클래드층(6)(6a, 6b)이 형성되고, 제2클래드층(6)의 내부 또는 그 근방에 MgzZnl-zO(0≤z<1)로 된 전류협착층(17)이 형성되어 있다.
그리고, 전류협착층(17)의 기판(1)측에 CdsZnl-sO(0<s<1) 또는 BetZnl-tO(0<t<1)로 된 에칭스톱층(27)이 형성된 것에 특징이 있다.
도 36에 나타내는 예에서는, 제2클래드층(6)이, p형 하부클래드층(6a)과 p형 상부클래드층(6b)으로 되어 있고, 그 사이에 CdsZnl-sO(0<s<1)로 된 에칭스톱층(27)이 수백Å의 두께로, 및 N 또는 Li가 도핑된 반절연성의 MgzZnl-zO(0≤z<1, y≤z, 예를 들면 z＝0.2)로 된 전류협착층(17)이 0.2∼0.6㎛ 정도의 두께로 각각 형성되어있다.
전류협착층(17)은, MgzZnl-zO에 한정되지 않고, ZnO계 화합물 반도체이면 되지만, Mg가 혼합결정되므로서, 밴드갭 에너지가 크게 됨과 동시에, 굴절율이 작아지기 때문에, 활성층에서 발광되는 광을 흡수하지 않고, 활성층에 근접해서 형성할 수가 있음과 동시에, 실굴절율 도파구조로 할 수가 있기 때문에 바람직하다.
이 전류협착층(17)은, 성장 후에 예를 들면 습성에칭에 의해 전류주입영역으로 하는 부분이 제거되어 줄무늬 홈(18)이 형성되어있다.
본 발명에서는 이 에칭시에 p형 하부클래드층(6a)을 과대에칭하지 않도록 에칭스톱층(27)이 형성되어있다.
이 에칭스톱층(27)에 대해서 상세히 설명한다.
본 발명자 등은, 전술한 바와 같이, ZnO계 화합물 반도체를 사용해서 전류협착층(17)에 MgzZnl-zO를 사용한 때의 전류주입영역으로 하는, 예를 들면 줄무늬 홈(18)을 에칭에 의해 형성하는 경우, 그 폭이 일정하게 형성되고, 더구나 p형 하부클래드층(6a)에의 과대에칭을 방지하는 구조로 하기 위해, 예의 검토를 거듭했다.
우선, 줄무늬 폭과 같은 전류주입부의 폭이 소망의 일정한 폭이 되도록 형성하기 위해서는, 전술한 도 39(a)에 나타내는 바와 같이, 전류협착층(17)의 하면까지 에칭된 상태(구석부는 완전히는 에칭되어 있지 않음)로부터, 다시 또 그때까지의 에칭시간의 10∼40% 정도의 시간 측면에칭을 하므로서[전술한 도 39(c) 참조], 거의 일정한 폭의 전류주입영역을 형성할 수 있는 것을 발견했다.
예를 들면, z＝0의 ZnO로 된 두께가 0.7㎛ 정도의 전류협착층(17)을, 8%의 NaOH용액에 의해 상면으로부터 에칭하기 시작해서, 도 39(a)에 나타내는 바와 같이 그 저면까지 에칭되기(구석부의 나머지는 존재하는 상태)까지의 시간이 5분 정도이면, 다시 또 30초로부터 2분간 정도 에칭을 계속하면 소망의 줄무늬 폭의 줄무늬홈(18)(도 36 참조)을 형성할 수가 있다.
따라서, 이 전류협착층(17)의 측면에칭을 하는 시간, p형 하부클래드층(6a)에 달하지 않은 두께의 에칭스톱층(27)이 형성되면 좋은 것이다.
한편, 에칭스톱층(27)이 지나치게 두꺼우면, 도 37(a)의 우측도면에 나타내는 바와 같이 활성층(15)에서의 전류주입영역의 폭(T)이 확대되어 버려, 무효전류가 커지게 되므로서 불합리하게 된다.
또, 클래드층과 재료의 조성이 다르기 때문에, 밴드갭 에너지가 다르고, 도 37(b)의 각층의 밴드갭 에너지의 관계(전도대측)를 나타내는 바와 같이, 에칭스톱층(27)의 밴드갭 에너지가 커도 적어도, 밴드갭장벽(B)이나 정호(Q)가 형성되어 캐리어의 도통의 장해가 된다.
이 때문에, 이들이 문제가 되지 않을 정도로 얇게 할 필요가 있고, 0.1㎛ 정도 이하, 더욱 바람직하게는 수백Å정도 이하로 할 필요가 있다.
다시 말하면, 전술한 예에서는, 30초로부터 2분간 정도의 에칭에 대해, 에칭되는 두께가 0.1㎛ 이하, 더욱 바람직하게는 수백Å 정도 이하, 즉 100∼1000Å/분 정도 이하의 에칭레이트가 되도록한 Cd의 혼합결정비(s)의 재료를 선택하므로서, 특성에 악영향을 미치지 않고, 또한 클래드층을 과대 에칭하는 일이 없이 줄무늬 폭의 에칭을 정확히 형성할 수가 있다.
예를 들면, 전술한 8중량%의 NaOH용액에 의해, 전술한 ZnO로 된 에칭스톱층(27)과, Cd의 혼합결정비(s)를 0.1과 0.2로 한 때의 CdsZnl-sO의 에칭시간에 대한 에칭량을 조사한 결과, 도 38(a)에 나타내는 바와 같이, s＝0.1로서 ZnO의 1/3 정도의 에칭레이트가 되고, s＝0.2가 되면 다시 또 1/3 정도(ZnO에 대해 1/9∼1/10 정도)로 작게된다.
따라서, 0.1≤s이면 충분히 에칭스톱층으로서 사용할 수가 있고, s가 작아지면 밴드갭 에너지가 커져서 두껍게 할 수가 있기 때문에, s가 0.1보다 적은 CdsZnl-s를 사용해도, 전류협착층(17)과의 관계로 에칭스톱층의 역할을 충분히 달성하는 것이 판명되었다.
또한, 에칭레이트의 차이 및 성막의 용이함 등의 점으로부터, s의 범위는 바람직하게는 0<s≤0.5, 더욱 바람직하게는 0.1≤s≤0.3이다.
본 발명자 등이 더욱 예의검토를 거듭한 결과, CdsZnl-sO는 H2SO4등의 산성의 에칭액에는 ZnO와 같은 정도의 비율로 에칭되어 에칭스톱층으로서는 사용할 수 없으나, BeO는, 산성에도 알칼리성에도 안정되고, ZnO 에 Be를 혼합 결정한 BetZnl-tO를 에칭스톱층으로서 사용하는 것에 의해, 에칭액에 알칼리성의 것을 사용해도, 또한 산성의 것을 사용해도 충분히 에칭스톱층으로서 사용할 수 있는 것을 발견했다.
에칭액으로서 6중량%의 H2SO4를 사용하고, 전술한 바와 같은 ZnO와 BetZnl-tO의 t＝0.1과 0.2인 때의 에칭시간에 대한 에칭량의 관계를 도 38(b)에 나타낸다.
도 38(b)로부터 명백한 바와 같이, ZnO에 대해서는 전술한 NaOH에 대한 에칭량과 거의 같은 정도로서, BetZnl-tO에 대해서는, CdsZnl-sO의 Cd의 혼합결정비와 같은 혼합결정비에서는 에칭량이 약간 많고, Be의 혼합결정비를 약간 많게하므로서, 거의 CdsZnl-sO와 같은 에칭량이 되는 것이 판명되었다.
즉, 이 경우에도 전류협착층의 조성, 에칭스톱층의 두께에도 영향하지만, ZnO계 화합물 반도체의 전류협착층의 에칭스톱층으로서 BetZnl-tO를 사용할 수가 있다.
또한, 에칭레이트의 차이 및 성막의 용이함의 점으로부터, t의 범위는, 바람직하게는 0<t≤0.5, 더욱 바람직하게는 0.1≤t≤0.3이다.
또, 8중량%의 NaOH용액에 대해서도 같은 결과가 얻어졌다.
전술한 ZnO계 화합물 반도체로 된 전류협착층(17)은, MgzZnl-zO에 p형 도펀트가 도핑되어 있다.
이것은 전술한 바와 같이, ZnO계 화합물 반도체는, 그대로 성장시키면, 산소결함이 생기기 쉽고, n형으로 되기 쉬우나, p형 도펀트가 도핑되므로서, 반절연화하고, n형으로 형성하는 것 보다 전류저지의 효과가 커지는 것에 기초하고 있다.
p형 도펀트를 도핑하면, 반절연화하는 이유는, ZnO계 화합물의 이온도가 크다고 하는 성질에 기인하고, 예를 들면 도핑된 N끼리가 쿨롱 배척력에 의해 강하게 반발하고, 정공이 N의 위치에 국재해 버려 전체로 확산되지 않기 때문에, 산소결함 등에 의해 생기는 n형을 상쇄하기에 이르기 때문이라고 생각된다.
그 때문에, 통상의 ZnO계 화합물 반도체를 에피택셜 성장시키는 때에 p형 도펀트를 도입하므로서, 반절연성의 i형 ZnO계 화합물 반도체가 얻어지고, n형 층에형성하는 것 보다 상당히 전류블록 효과가 큰 전류협착층(17)이 얻어진다.
또한, p형 도펀트로서는, 예를 들면, Li, Na, K 등의 ⅠA족의 원소, 또는 N, P, As, Sb 등의 ⅤB족의 원소가 취급하기 쉽기 때문에 바람직하다.
발광층형성부(11)의 각 반도체층은, p형 클래드층이 제1층(6a)과 제2층(6b)으로 분할되어, 그 사이에 전류협착층(17)이 삽입되어 있는 것을 제외하고, 전술한 각 예와 같은 조성으로 형성되어 있고, 같은 부분에는 같은 부호를 부여하여 그 설명을 생략한다.
또, 기판(1)이나 완충층(2)도 전술한 각 예와 같은 각종 재료를 사용할 수 있고, 전극이나 다른 반도체층 등이나 제조방법도 전술한 예와 같은 모양이다.
또한, 반절연의 MgzZnl-zO를 성장시킨 후에, 일단 MBE장치로부터 웨이퍼를 꺼내어, 표면에 레지스트막 등을 형성하고, 사진식각기술에 의해 패턴닝하고, 소망의 전류주입영역의 형상으로 개구부를 형성하고, 그 레지스트막을 마스크로 하여, 예를 들면 NaOH의 에칭액에 의해 에칭하므로서, 전술한 마스크의 개구부분에 의해 노출되는 전류협착층(17)이 에칭되어, 예를 들면 줄무늬 홈(18)이 형성된다.
이 예에 의하면, 반도체레이저의 전류협착층(17)의 하측에, MgZnO계와 에칭레이트가 작은 CdsZnl-sO(0<s<1) 또는 BetZnl-tO(0<t<1)로 된 에칭스톱층이 형성되어있기 때문에, CdsZnl-sO의 경우에는 알칼리성의 에칭액에 의해, BetZnl-tO의 경우에는 산성 또는 알칼리성의 에칭액에 의해, 클래드층에 영향을 미치는 일이 없이, 또한 발진효율 등의 전기적특성에 영향을 미치는 일이 없이, 전류협착층(17)에 전류주입영역을 정확히 형성할 수가 있다.
그 결과, ZnO계 화합물 반도체를 사용해서 고특성의 반도체레이저가 얻어진다.
이 예에 의하면, 에칭스톱층이 형성되는 것에 의해, 충분히 측면에칭을 행할 수가 있기 때문에, 전류협착층에 형성하는 줄무늬 홈 등의 전류주입영역의 폭을, 재현성 양호하게 고정밀도로 형성할 수가 있다.
그 결과, ZnO계 화합물 반도체를 사용한 청색계의 고성능의 반도체레이저가 얻어진다.
도 40∼43은, 발광층형성부를 제조공정이 간단하고, 또한 높은 원료에 대한 제품의 비율로 얻을 수 있는 MIS구조로 형성한 예이다.
즉, 전술한 바와 같이, ZnO계 화합물 반도체를 사용해서 발광소자를 실현하려고 하면, 그 p형 층을 얻는 것이 어렵고, 그 캐리어농도를 고농도로 제어하는 것이 어려움과 동시에, 원료에 대한 제품의 비율도 저하하여, 발광특성이 저하하거나 대단히 고가의 것이 되기 쉽다.
한편, ZnO계 화합물 반도체는, 그 엑시톤(exiton)(여기자: 전자와 정공이 쿨롱력에 의해 속박되어 쌍을 이룬 것)의 결합에너지(속박에너지)가 60meV로 대단히 크고, 실온의 열에너지 26meV 보다 크기 때문에, 실온에 있어서도 엑시톤은 안정하게 존재할 수 있다.
이 엑시톤은, 일단 형성되면 용이하게 광자를 생성한다.
즉, 효율적으로 발광한다.
그 때문에, 자유전자와 자유정공이 직접 재결합해서 발광하는 직접 재결합발광보다 상당히 효율적으로 발광하는 것이 알려져 있다[예를 들면, 아카사키에 의한 「청색발광장치의 매력」50∼60쪽 (공업조사회발행 1997년 5월)참조].
본 발명자 등은, 전술한 엑시톤에 의한 고효율의 발광을 이용할 수 있는 ZnO계 화합물 반도체를 사용한 발광소자를 얻기 위해 예의 검토를 거듭한 결과, ZnO계 화합물은, 그 결정구조로부터 통상의 방법으로 p형 도펀트를 도핑하면 확실히 절연화하고, 그 두께를 적당히 선정하므로서 p형화하기 위한 특별한 공정을 경유하는 일 없이, 제조공정이 간단하면서도 전술한 엑시톤에 의한 발광에 의해 고효율의 발광이 얻어지고, MIS(금속층-절연층-반도체층)구조라도 충분히 적은 전류로 고출력의 발광을 얻는 것을 발견했다.
즉, ZnO는, 그 이온도가 크기 때문에, Zn＋, O-에 가깝게 되고, 도 43에 나타내는 바와 같이, O(백 동그라미)가 Zn(흑 동그라미)의 바로 위의 위치에서 쿨롱인력이 작용해서 안정되고, 결정구조도 육방정계로 되어있다[예를 들면, 선단디바이스재료 핸드북(전자정보통신학회편 옴사발행, 1993년), 제2장 디바이스재료의 기초 29∼30쪽 참조].
이와 같은 결정구조로 되어 있기 때문에, 예를 들면 ⅠA족의 Li가 흑 동그라미의 위치에 들어갔을 때, 원자간 거리가 가깝기 때문에, Li끼리가 쿨롱배척력으로 강하게 반발하여, 정공이 Li의 위치에 국재해 버려 결정의 전체로 확산되지 않는다.
이 때문에, p형 도펀트를 넣어도, 도펀트로서 기능하지 않는 것에 있다고 생각된다.
한편, ZnO는 결정성장시에 산소(O)결함이 발생하기 쉽고, 도펀트를 넣지 않아도 n형으로 되기 쉽다.
그 때문에, p형 도펀트를 도핑해도, 산소결함에 의한 n형을 상쇄하는 것 만으로, p형 도펀트를 많이 지나치게 넣어도 p형 도펀트로서는 기능하지 않고, 절연층이 된다.
이 메카니즘은, GaN 이 p형 도펀트의 Mg 등이 유기금속화합물의 탄화수소기의 수소와 화합하여 도펀트로서 기능하지 않고, p형화하기 어려운 것과는 달리 수소분위기인가 아닌가의 제조방법이나, 그 후의 어닐처리 등의 제조공정에 상관없이 확실히 절연화하기 쉽고, 또한 고효율의 발광을 얻을 수가 있다.
소위 MIS형 구조에 의한 산화물화합물 반도체 LED는, 도 40에 그 일예의 단면설명도를 나타내는 바와 같이, 예를 들면, 사파이어기판(1)상에, n형의 ZnO계 화합물 반도체로 된 n형 층(3)과, 반절연성의 ZnO계 화합물 반도체로 된 i층(25)과, 그 i층(25)의 표면에 형성된 예를 들면 ITO로 된 도전층(8)으로 되어있다.
n형 층(3)은 1∼3㎛ 정도의 두께로 형성되고, 예를 들면 Al 등을 도펀트해서 도입하면서 ZnO를 성장시키므로서, 용이하게 n형의 ZnO층이 얻어진다.
또, i층(25)은 0.05∼0.3㎛ 정도의 두께로 형성되고, Li 등의 p형 도펀트를 도핑하면서 ZnO를 성장시키므로서 얻어진다.
이것은 도핑하지 않고 ZnO를 성장시키면, 전술한 바와 같이 산소(O)결함으로되어 n형으로 되기 쉽기 때문에, p형 도펀트를 도입하므로서, n형 층이 상쇄되어 절연층(i층)이 된다.
p형 도펀트를 지나치게 도핑해도, 전술한 바와 같이, ZnO의 이온도의 강도에 의해, Zn＋과 O-의 인력에 의한 결정구조의 특수성에 의해 p형 도펀트로서 기능하기 어렵고, 절연층을 유지한다.
그 때문에, 도핑량을 너무 걱정하는 일 없이 i층(25)을 얻을 수가 있다.
n형 도펀트로서는, 전술한 Al 외에, ⅢB족의 원소가 결정화의 안정화의 점으로부터 바람직하다.
그러나, 전술한 바와 같이, ZnO계 화합물 반도체의 난도핑으로 n형화하기 쉬운 성질에 의해, 난도프라도 1×1018∼1×1019cm-3정도의 n형 층이 얻어지고, n형 도펀트를 사용하지 않아도 된다.
또, p형 도펀트로서는, ⅠA족, ⅠB족, 또는 ⅤB족의 어느 것인가의 원소를 사용할 수가 있다.
도전층(8)으로서는, 전류를 공급할 수 있도록 금속 등의 도전체가 바람직하지만, 표면으로부터 광을 빼내는 경우, 광을 투과하는 재료가 바람직하고, 예를 들면, ITO(산화인듐주석), 산화인듐, 산화주석 등의 투명도전재료가 사용된다.
이 LED의 제조방법에 대해 구체예로 설명한다.
우선, 사파이어로 된 기판(1)을 아세톤, 에탄올 등의 유기용제에 의해 세정하고, 순수로 린스 처리한 후, 인산＋황산의 혼합액(혼합비 1:3)을 80℃로 해서 산처리하여 재차 순수로 린스한다.
이들 전처리를 한 사파이어기판(1)을 MBE장치 내에 넣는다.
이어서, H2＋He의 혼합플라즈마가스를 20mTorr의 조건으로 사파이어기판(1)에 조사하여, 그후 기판온도 Ts를 900℃ 정도로 상승시켜, 열세정을 10분 정도한다.
이상의 전처리를 종료한 후, 기판온도 Ts를 400∼600℃ 정도까지 내린다.
이사이, O2플라즈마를 5×10-8∼1×10-4Torr의 분압이 되도록 기판(1)에 조사해둔다.
이 O2플라즈마를 조사해두므로서 기판(1)의 증발을 방지할 수가 있다.
다음에, O2플라즈마를 조사한 채로 Zn과 Al의 셀의 셔터를 개방하여, Al도프의 ZnO로 된 n형 층(3)을 1∼3㎛ 정도 성장시킨다.
이어서 Al셀을 폐색하고, Li셀을 개방해서 i층(25)을 0.05∼0.3㎛ 정도, 다시또 바람직하게는 0.08∼0.1㎛ 정도 성장시킨다.
i층(25)은 너무 두꺼우면 그 저항에 의해 동작시의 통전에 의한 주울열이 크게 되고, 지나치게 얇으면 n형 층(3)과 i측 전극(10)이 단락하기 때문에 이 정도의 두께가 바람직하다.
다음에, MBE장치로부터 웨이퍼를 꺼내어, n측 전극을 형성하기 위해, n형 층(3)이 일부 노출하도록, 포토레지스트 등의 마스크를 형성하여, i층(25)의 일부를 에칭한다.
이 에칭은, RIE(반응성 이온에칭) 등의 건식에칭 또는 황산을 사용한 습성에칭에 의해 행할 수가 있다.
그리고, i층(25)의 표면에 스퍼터링 등에 의해 ITO막(8)을 0.05∼0.2㎛ 정도의 두께로 형성하고, 그 표면에 리프트오프법에 의해 Ni/Au를 진공 증착해서 i측 전극(10)을 0.05∼0.2㎛ 정도의 두께로, 또 에칭에 의해 노출된 n형 층(3)의 표면에 같은 모양으로 진공증착에 의해 Ti/Au를 0.1∼0.2㎛ 정도 형성해서 n측 전극(9)을 형성한다.
이와 같이 제조한 LED의 발광특성을 조사한 결과를 GaN의 MIS구조로 제조한 LED와 대비해서 도 42에 나타낸다.
도 42에서, 가로축은 전류(mA)로서, 세로축은 휘도(밀리cd)를 나타내고, 점선 F가 GaN의 예로서, 실선 G가 도 40에 나타내는 구조의 ZnO계 화합물 반도체에 의한 MIS구조의 LED이다.
도 42로부터 명백한 바와 같이, 동일한 전류치에 대해, ZnO계 화합물 반도체를 사용한 LED는 대단히 큰 휘도가 얻어지고, GaN계의 p형 층과, n형 층에 의해 활성층을 끼워 갖는 2중 헤테로 접합구조의 LED의 동일조건에서의 휘도와 비교하면, 10% 정도의 휘도가 얻어지고, 충분히 실용적이다.
도 41은, ZnO계 화합물 반도체를 사용한 MIS구조 LED의 다른 예를 나타내는 도면이다.
이 예는, 기판(1)으로서 SiC를 사용한 예로서, 전술한 예와 같은 기판(1)을 유기용제에 의해 세정하여 전처리를 행한다.
이 SiC기판(1)을 MBE장치 내에 넣고, 전술한 예와 마찬가지로, H2＋He의 혼합플라즈마가스하에서, 900℃ 정도의 열세정을 10분 정도 행한다.
SiC기판(1)에서는, 표면산화를 일으키면 후의 ZnO가 성장하기 어렵기 때문에, 열세정 후, 400∼600℃ 정도로 내리기까지의 사이, Zn플럭스를 조사한다.
그후, 전술한 예와 마찬가지로, O2플라즈마의 셀, 및 Al의 셀의 셔터를 개방하여, n형 ZnO로 된 n형 층(3)을 1∼3㎛ 정도 성장시키고, 다시 또 i층(25)을 전술한 바와 같이 0.05∼0.3㎛ 정도 형성한다.
그리고, 그 표면에 스퍼터링 등에 의해 ITO막(8)을 0.05∼0.2㎛ 정도의 두께로 형성하고, SiC기판(1)의 이면 전체면에 진공증착에 의해 Ti/Al를 각각 0.1㎛/0.2㎛ 정도 형성하여 n측 전극(9)을 형성한다.
그리고, ITO막(8)의 표면에 리프트오프법에 의해 Ni/Au를 각각 0.05㎛/0.2㎛ 정도 진공증착하여 i측 전극(10)을 형성해서 칩화하므로서, 도 41에 나타내는 LED칩이 얻어진다.
이 각 예에서는, n형 층(3) 및 i층(25)으로서 ZnO를 사용했으나, Cd나 Mg 등의 ⅡA족이나 ⅡB족의 다른 원소를 혼합 결정한 것이라도 그 발광파장을 변화시킬 수가 있고, 같은 모양으로 MIS형의 LED가 얻어진다.
즉, 예를 들면, Cd를 혼합결정시키므로서 그 밴드갭 에너지가 작게되고, 장파장의 광을 발광하고, Mg를 혼합결정시키므로서, 그 밴드갭 에너지가 크게되어, 단파장의 광을 발광한다.
또, 각 예에서는, p형 도펀트를 도핑하므로서 i층을 형성했으나, p형 도펀트를 도핑하므로서 p형화 해도, pn접합부에서 발광하기 때문에, 특히 문제는 없고, 요는 ZnO계 화합물 반도체에 p형 도펀트가 도핑된 층이 형성되어 있으면 된다.
이 예에 의하면, 특히 엑시톤을 생성하기 쉬운 ZnO계 화합물 반도체를 사용해서, 소위 MIS형 구조의 LED를 형성하고 있기 때문에, 캐리어농도를 제어하기 위한 특별한 공정을 필요로 하는 일이 없이, 반도체층을 성장시킨채로의 간단한 제조공정으로 고휘도의 청색계의 LED가 얻어진다.
그 결과, 현재 대단히 강하게 요망되고 있는 청색계의 LED를 대단히 값싸게, 또한 대량으로 공급할 수가 있다.
또, n형 층에 대해서도 난도핑으로 형성할 수도 있어, 캐리어농도의 제어가 간단함과 동시에, 도펀트를 사용하지 않아도 제조할 수가 있어, 일층 비용절감에 기여한다.
도 44∼45는, 본 발명의 또 다른 실시형태를 나타내는 단면설명도로서, p형 반도체층을 GaN계 화합물로 형성하고, n형 층을 ZnO계 화합물로 형성한 예이다.
즉, 전술한 바와 같이, ZnO계 화합물로서는 캐리어농도가 큰 p형 층을 얻기 어렵다.
한편, GaN계 화합물 반도체는, 대단히 화학적으로 안정되기 때문에, 고온에서 성장시킬 필요가 있음과 동시에 습성에칭을 할 수가 없다.
이 때문에, LD에 있어서의 전류주입영역을 획정하기 위한 전류협착층을 활성층의 가까이에 매립해서 형성할 수가 없다.
또, GaN계 화합물 반도체에 적합한 기판으로서 사파이어기판이 사용되고 있고, 기판의 이면으로부터 한쪽의 전극을 빼낼 수가 없기 때문에, 한쪽의 전극을 접속하기 위해, 적층한 GaN계 화합물 반도체층을 건식에칭에 의해 에칭해서, 하층의 다른 도전형의 반도체층을 노출시키지 않으면 안된다.
또한, ZnO계 화합물 반도체는, 전술한 바와 같이, 그 엑시톤(여기자: 전자와 정공이 쿨롱력에 의해 속박되어 쌍을 이룬 것)의 결합에너지(속박에너지)가 60meV로 대단히 크고, 실온의 열에너지 26meV 보다 크기 때문에, 실온에 있어서도, 엑시톤은 안정적으로 존재할 수 있다.
이 엑시톤은 일단 형성되면 용이하게 광자를 생성한다.
즉, 효율적으로 발광한다.
그 때문에, 자유전자와 자유정공이 직접 재결합하여 발광하는 직접 재결합발광 보다 상당히 효율적으로 발광하는 것이 알려져 있다[예를 들면, 아카사키에 의한 「청색발광장치의 매력」50∼60쪽 (공업조사회 발행, 1997년 5월)참조].
또, GaN계 화합물 반도체와 ZnO계 화합물 반도체는, 표 4에 나타내는 바와 같이, 밴드갭 에너지 Eg와, a축 및 c축의 격자정수가 상당히 근사한 물리적 성질을 갖고 있다.
그 때문에, GaN계 화합물 반도체와 ZnO계 화합물 반도체를 복합한 것이다.
표 4 ZnO와 GaN의 격자정수
Eg(eV) a축(Å) c축(Å)
ZnO 3.37 3.2496 5.2065
GaN 3.39 3.160 5.125
이 예에 의한 반도체발광소자는, 도 44에 그 일예의 단면설명도를 나타내는바와 같이, 예를 들면 사파이어기판(1)상에, n형 층(4) 및 p형 층(6)을 적어도 갖는 화합물 반도체층의 적층에 의해 발광층을 형성하는 발광층형성부(11)를 구비하고 있다.
그리고, n형 층(4)이 ZnO계 화합물 반도체로 되고, p형 층(6)이 GaN계 화합물 반도체로 되어있다.
발광층형성부(11)는, 도 44에 나타내는 예에서는, CdxZnl-xO(0≤x<1, 예를 들면 x＝0.08)로 된 활성층(5)을 MgyZnl-yO(0≤y<1, 예를 들면 y＝0.15)로 된 n형 클래드층(4)과 p형의 AlaGal-aN(0≤a≤0.3, 예를 들면 a＝0.15)로 된 p형 클래드층(6d)으로 끼워 갖는 2중 헤테로 접합구조이지만, n형 층과 p형 층이 직접 접합하는 헤테로 접합구조라도 된다.
도 44에 나타내는 예에서는, p형 층(6)은 p형 GaN 제1층(6c)이 0.1∼0.3㎛ 정도, 바람직하게는 0.1㎛ 정도, p형의 AlaGal-aN으로 된 클래드층(6d)이 0.1∼1㎛ 정도, 바람직하게는 0.5㎛ 정도와, p형 GaN 제2층(6e)이 0.1∼0.3㎛ 정도, 바람직하게는 0.1㎛ 정도로 되어있다.
활성층(5)측에 있는 p형 GaN 제2층(6e)은, 후술하는 p측 전극(10)을 형성하기 쉽게 하기 위한 층으로서, 이 제2층(6e)은 얇아, 캐리어 가두기 효과로서는 AlaGal-aN층(6d)이 기여한다.
또 p형 GaN 제1층(6c)은, 저온완충층(2)상에 직접 AlGaN층을 성장시키면 결정성이 나빠지기 때문에 개재시키는 것으로서, InGaN이라도 된다.
활성층(5)은, 캐리어의 재결합에 의해 발광시키는 층으로서, 그 밴드갭 에너지에 의해 발광하는 광의 파장이 정해지고, 발광시키는 광의 파장에 따른 밴드갭 에너지의 재료가 사용되고, 예를 들면 단일활성층으로서 0.1㎛ 정도의 두께로 형성되어있다.
이 CdxZnl-xO는, 그 x의 값이 커질수록 밴드갭 에너지가 작게된다.
예를 들면, 400nm 정도의 파장의 광을 발광시키기 위해서는, x는 0.08 정도가 바람직하다.
또한, 활성층(5)은, 비발광 재결합중심의 형성을 피하기 위해 난도프인 것이 바람직하다.
n형 층(n형 클래드층)(4)은, p형 층(p형 클래드층 6d)와 함께 활성층(5)보다 밴드갭 에너지가 크고, 캐리어를 활성층(5)내로 유효하게 가두는 효과를 갖도록 형성된다.
이 예에서는, 이 n형(클래드)층(4)이 ZnO계 화합물, 구체적으로는 MgyZnl-yO(0≤y<1, 예를 들면 y＝0.15)로 되고, 예를 들면 2㎛ 정도의 두께로 형성되고, p형 클래드층(6d)에는 AlaGal-aN(예를 들면, a＝0.15)가 사용되고 있다.
도 44에 나타내는 예에서는, p형 층(6)(p형 GaN 제2층 6e)과 활성층(5) 사이에 n형 ZnO로 된 완충층(28)이 100∼1000Å 정도, 바람직하게는 100∼300Å 정도의 얇은 층으로 형성되어 있다.
이것은, p형 층(6)이 GaN계 화합물 반도체로서, 활성층(5)이 ZnO계 화합물 반도체이며, 일반적으로, 이종재료의 접합으로는 계면준위가 발생해서 발광층에 악영향을 미치는 것이 알려져 있다.
이 때문에, 직접 활성층이 이종접합이 되지 않도록 완충층을 형성하므로서 발광층에의 악영향을 방지하기 위해서이다.
따라서, ZnO가 아니라도, 활성층(5)과 동종의 ZnO계 화합물 반도체로, 활성층(5)보다 밴드갭 에너지가 큰 재료이면 된다.
기판(1)으로서는, 예를 들면 사파이어기판이 사용되고, 그 위에 GaN으로 된 저온에서 성막하는 저온완충층(2)이 0.01∼0.2㎛ 정도 형성되어있다.
기판(1)은, 사파이어에 한정되지 않고, ZnO, GaN, SiC 등의 기판을 사용할 수가 있다.
기판(1)이 절연성의 경우에는, 도 44에 나타내는 바와 같이, 한쪽의 전극을 형성하기 위해, 적층된 반도체층의 일부를 에칭해서 노출시키는 표면측과 반대 도전형의 반도체층을 형성하는 것이 되지만, 본 발명에서는 n형 층(4)에 ZnO계 화합물 반도체층을 사용하고 있기 때문에, 습성에칭에 의해 에칭할 수가 있으므로, 절연성기판을 사용해도 용이하게 전극을 형성할 수가 있다.
또, 저온완충층(2)은, 성장시키는 GaN계 화합물 반도체와 기판(1) 사이의 격자정수 등의 차이에 기초한 부정합을 완화시키기 위한 층으로서, 저온에서 형성하므로서, 그 위에 성장시키는 GaN계 화합물 반도체를 결정성이 양호하게 성장시키기 위한 것이다.
이 저온완충층(2)은, GaN에 한정되지 않고, AlN, AlGaN, ZnO 등을 저온에서 형성해도 된다.
기판(1)이 도전성기판의 경우로서, 그 이면으로부터 전극을 빼내는 경우는, 그 기판(1)과 동일한 도전형으로 완충층(2)을 형성할 필요가 있으나, 기판(1)이 절연성인 경우에는, 완충층(2)도 AlN과 같이 절연성이라도 되고, 또한 도전성이라도 상관없다.
n형 층(4)의 표면에는, 예를 들면 ITO로 된 투명전극(8)이 형성되고, 그 위에 예를 들면 Au로 된 n측 전극(9)이, 적층된 n형 층(4), 활성층(5) 및 완충층(28)의 일부가 습성에칭에 의해 제거되어 노출되는 p형 층(GaN 제2층 6e)에, 예를 들면 Ti/Ni 의 적층 구조로 된 p측 전극(10)이, 각각 진공증착과 패턴닝 또는 리프트오프법 등에 의해 형성되고, 칩화하므로서, 도 44에 나타내는 것과 같은 LED칩이 얻어진다.
이 LED의 제조방법에 대해 구체예로 설명한다.
우선, 사파이어로 된 기판(1)을 아세톤, 에탄올 등의 유기용제에 의해 세정하여, 순수로 린스 처리한 후, 인산＋황산의 혼합액(혼합비 1:3)을 80℃로 하여 산처리하고, 재차 순수에 의해 린스한다.
이들 전처리를 한 사파이어기판(1)을 MOCVD(유기금속화학기상성장)장치 내에 넣고, H2분위기 중에서 기판온도 Ts를 1050℃ 정도로 상승시켜 열세정을 10분 정도한다.
이상의 전처리를 종료한 후, 기판온도 Ts를 600℃ 정도로 내려, 반응가스의 트리메틸갈륨(TMG)과 암모니아가스(NH3)와 캐리어가스의 H2와 함께 도입해서 p형 GaN으로 된 완충층(2)을 0.01∼0.2㎛ 정도 성막한다.
이어서, p형 도펀트가스의 시클로펜타 디에닐마그네슘(Cp2Mg)을 도입하여 기판온도를 1000℃ 정도까지 상승시켜 Mg 도프의 p형 GaN 제1층(6c)을 0.1∼0.3㎛ 정도, 다시 또 반응가스의 트리메틸알루미늄(TMA)을 도입해서 p형 AlaGal-aN(예를 들면 a＝0.15)층(6d)을 0.1∼1㎛ 정도, 다시 또 반응가스의 TMA를 정지하고 p형 GaN 제2층(6e)을 0.1∼0.3㎛ 정도 성장시켜 p형 층(6)을 형성한다.
그후, 일단 성장을 종료시키고, 600∼800℃ 정도의 N2분위기하에서 어닐처리를 행하여, p형 도펀트의 활성화를 행하여 p형화 한다.
다음에, p형 층(6)이 성장한 기판(1)을 MBE장치에 넣고, 700℃ 정도로 기판온도를 상승시켜 열세정을 행한다.
이어서, 기판온도를 300∼600℃ 정도로 내리고, 소스원으로부터 Zn 및 플라즈마산소를 n형 도펀트의 Al과 함께 조사해서 n형 ZnO를 100∼1000Å 정도로 성장시켜 완충층(28)을 형성하고, 기판온도를 200∼400℃ 정도로 올려 Cd의 소스원을 개방해서 CdxZnl-xO(예를 들면 x＝0.08)로 된 활성층(5)을 0.1㎛ 정도 성장시키고, 다시 또 기판온도를 300∼600℃ 정도로 함과 동시에, Cd의 셀 대신에 Mg의 셀을 개방하여, MgyZnl-yO(예를 들면 y＝0.15)로 된 n형 클래드층(4)을 0.5㎛ 정도 성장시킨다.
그후, H2SO4계 용액에 의해, 적층한 ZnO계 화합물 반도체층의 일부를 에칭하고, p형 GaN 제2층(6e)을 노출시킨다.
이 에칭시에, p형 GaN 제2층(6e)은, 전연 에칭되지 않기 때문에, ZnO계 화합물 반도체층만을 선택적으로 에칭할 수가 있다.
그후, n형 층(4)의 표면에 증착 등에 의해 ITO전극(8)을 0.05∼0.2㎛ 정도 형성하고, 다시 또 그 표면에 Au를 리프트오프법 등에 의해 패턴 증착시켜 n측 전극(9)을 형성하고, 다시 또 전술한 에칭에 의해 노출되는 p형 GaN 제2층(6e)의 표면에 같은 모양으로 Ni/Ti를 패턴 증착시켜 p측 전극(10)을 형성하고, 칩화하므로서, 도 44에 나타내는 LED칩이 얻어진다.
이 예에 의하면, p형 층에 GaN계 화합물 반도체를 사용하고, 활성층 및 n형 층으로서 ZnO계 화합물 반도체를 사용하고 있기 때문에, p형 층을 얻기 어려운 ZnO계 화합물 반도체 대신에 GaN계 화합물 반도체에 의해 p형 층을 형성할 수가 있고, pn접합형 전류주입형으로서, 엑시톤을 이용한 고효율의 발광을 얻을 수가 있다.
또, 절연기판상에 반도체층을 적층하여 그 적층체의 일부를 에칭에 의해 노출시킨 반도체층에 한쪽의 전극을 형성하는 경우에도, ZnO계 화합물 반도체를 에칭하므로서 대단히 에칭이 용이하게된다.
또한, p형 GaN계 화합물 반도체층과 활성층 사이에, 활성층 보다 밴드갭 에너지가 큰 n형 ZnO계 화합물 반도체층을 끼우므로서, 완충층으로 되어 활성층을 직접 이종재료에 의한 접합으로 하지 않아도 되기 때문에, 이종재료의 접합에 의한 계면준위의 발광층에의 영향을 회피할 수가 있다.
이 경우, 개재시키는 완충층은 대단히 얇기 때문에, n형이라도 p형 GaN계 화합물 반도체로부터의 정공은 완충층을 통과해서 활성층에 주입되어 pn접합을 형성한다.
이 예는, p형 GaN계 화합물 반도체를 MOCVD장치에 의해 성장시키고, ZnO계 화합물 반도체를 MBE장치에 의해 성장시켰으나, ZnO계 화합물 반도체도 계속해서 같은 모양으로 MOCVD장치에 의해 성장시킬 수 있다.
이 경우, Zn의 유기금속화합물로서는, 디메틸아연(DMZn)을 Cd반응가스로서, 디메틸카드뮴(DMCd)을 Mg의 반응가스로서 Cp2Mg를, n형 도펀트가스로서 TMA를, 산소의 반응가스로서는 플라즈마산소를 각각 사용할 수가 있다.
또, 최초의 GaN계 화합물 반도체로부터 MBE장치에 의해 성장시킬 수도 있다.
이 경우, Ga 및 플라즈마질소를 소스원으로 한다.
또한, 이 예는, LED의 예였으나, LD도 같은 모양으로 p형 층에 GaN계 화합물 반도체를 사용하고, 활성층 및 n형 층에 ZnO계 화합물 반도체를 사용하여 구성하므로서, 발광효율이 높음과 동시에, 용이한 습성에칭에 의해, 전류주입영역을 협착시킬 수가 있다.
이 경우, 발광층형성부(11)와는 약간 달리, 예를 들면 활성층(15)은 난도프의 Cd0.03Zn0.97O/Cd0.2Zn0.8O로 된 배리어층과 웰층을 각각 50Å 및 40Å씩 교대로 2∼5층씩 적층한 다중양자정호구조에 의해 형성하는 것이 바람직하다.
또, 활성층(15)이 얇고 충분히 광을 활성층(15)내에 가둘 수가 없는 경우에는, 예를 들면 ZnO로 되는 광가이드층이 활성층의 양측에 형성된다.
또한, ITO로 된 투명전극은 불필요하고, 직접 p측 전극(10)을 줄무늬상으로 패턴닝해서 형성하거나, 반도체층의 상부를 메사(mesa)형 형상으로 에칭하거나, 전류협착층을 매립하므로서, 전류주입영역을 획정하는 구조로 형성된다.
본 발명에서는, 반도체 적층부의 상부를 ZnO계 화합물 반도체층으로 하므로서, 용이하게 습성에칭에 의해 에칭을 할 수 있기 때문에, 활성층에의 영향을 주는 일 없이 메사형 형상으로 형성할 수가 있고, 또 전류협착층을 ZnO계 화합물 반도체에 의해 형성해서 활성층의 가까이에 만들어 넣을 수가 있다.
메사형 형상으로 하므로서 LD칩을 형성하는 예를 도 45에 나타낸다.
도 45에 나타내는 메사형구조의 LD칩을 제조하기 위해서는, 전술한 바와 같은 기판(1)상에 저온완충층(2), p형 GaN 제1층(6c), AlGaN계 화합물로 된 클래드층(6d), 광가이드층의 역할을 하는 p형 GaN 제2층(6e)으로 된 p형 층(6)을 순차로 성장시켜, 전술한 바와 같이 어닐처리한다.
이어서, MBE장치로 n형 ZnO로 된 완충층(28), 전술한 다중양자정호구조의 활성층(15)을 성장시키고, 그 위에 p형 ZnO로 된 0.05㎛ 정도의 n형 광가이드층(16), n형 MgyZnl-yO(예를 들면 y＝0.15)로 된 n형 클래드층(4)을 0.5㎛ 정도 각각 성장시킨다.
그리고, n형 ZnO로 된 컨택트층(3)을 0.3∼0.5㎛ 정도 성장시킨다.
그후, MBE장치로부터 기판(1)을 꺼내어 표면에 레지스트마스크를 형성해서, H2SO4계 용액에 의해 적층한 ZnO계 화합물 반도체층의 일부를 에칭하고, p형 GaN 제2층(6e)을 노출시킨다.
이 에칭은, 전류주입영역을 획정(협착)하기 위한 에칭으로, 활성층(15)에 형성하는 전류주입영역의 폭에 맞추어 활성층(15)까지 에칭을 하지만, 전술한 바와 같이, p형 층(6)(GaN 제2층 6e)의 표면에서, 선택적으로 에칭은 정지한다.
그리고, 전술한 예와 같이 n측 전극(9) 및 p측 전극(10)을 형성하고, 칩화하므로서, 도 45에 나타내는 구조의 LD칩이 얻어진다.
또한, 칩화에 있어서, 광출사면을 건식에칭에 의해 형성한 쪽이, 더 한층 경면의 단면이 얻어진다.
또, 기판이 사파이어가 아니고, GaN이나 SiC 등이면, 쪼개서 가를 수도 있다.
또한, 이 LD의 제조에 있어서도, 전체부의 반도체층을 MOCVD장치나 MBE장치만으로 성장시킬 수도 있다.
또, 각 반도체층의 예는 일예로서, 예를 들면 AlGaN 대신에 GaN 등이라도 되고, GaN계 화합물 반도체 또는 ZnO계 화합물 반도체의 범위 내에서, 적당한 밴드갭 에너지가 되는 것과 같은 혼합결정비의 재료를 선택해서 사용할 수가 있다.
또한, p형 층도 MBE장치로 성장시키는 경우, 성장시에 p형 도펀트가 H와 화합하지 않기 때문에, p형 층의 성장 후에 어닐처리를 행하지 않아도 성장한 그대로의 상태로 p형화 할 수가 있다.
또, n형 ZnO계 화합물 반도체층을 성장시키는 경우, Ga나 Al 등의 n형 도펀트를 도핑하지 않아도 n형 층이 얻어지지만, n형 도펀트를 도입한 쪽이, 캐리어농도를 제어하기 쉽기 때문에 바람직하다.
이 예에 의하면, GaN계 화합물 반도체와 ZnO계 화합물 반도체를 사용한 이종접합에 의해 반도체발광소자를 형성하고 있기 때문에, ZnO계 화합물 반도체의 높은 발광효율 및 습성에칭의 용이함을 이용하면서, GaN계 화합물 반도체에 의해 p형 층을 얻을 수가 있고, pn접합형 전류주입발광을 시킬 수가 있다.
그 결과, 고효율의 발광을 시킬 수가 있음과 동시에, 전극형성을 위한 에칭이나 LD의 전류주입영역을 획정하기 위한 반도체층의 에칭을 용이하게 행할 수가 있어, 제조공정이 간단하고, 비용절감을 행할 수가 있음과 동시에, 발광특성이 우수한 청색계의 반도체발광소자가 얻어진다.
특히, 청색계의 LD를 낮은 임계치로, 또한, 큰 출력으로 용이하게 얻을 수가 있다.
또한, 전술한 각 예에 나타내는 도면에서는, 기판(1)이 실제로는 다른 층과 비교하여 수십배 이상의 두께로 되어 있으나, 생략하여 얇게 기술하고 있다.
다른 반도체층의 두께도 설명용으로서, 부분적으로 과장하여 기술되거나 하였으며, 엄밀한 두께를 표시하지는 않았다.
본 발명에 의하면, 청색계의 LED나 LD를, 취급이 용이한 ZnO계 화합물 반도체를 사용해서 실현할 수가 있다.
그 결과, 풀컬러 디스플레이나, 신호등 등의 광원이나, 실온에서 연속 발진하는 차세대의 고도로 정세한 DVD용의 레이저광원 등으로서 사용할 수가 있다.

Claims (65)

  1. 기판과, 그 기판상에 형성되며 전류주입에 의해 발광하는 활성층을 그 활성층 보다 밴드갭이 큰 재료로 이루어지는 n형 및 p형의 클래드층에 의해 끼워 지지하는 발광층 형성부를 갖는 반도체 발광소자로서, 상기 활성층이 Cd 및 Zn의 적어도 한쪽을 함유하는 산화물화합물 반도체로 이루어지는 반도체발광소자.
  2. 제 1항에 있어서,
    상기 클래드층이 ZnO계 산화물화합물 반도체로 이루어지는 반도체발광소자.
  3. 제 1항에 있어서,
    상기 클래드층이 III족 질화물화합물 반도체인 반도체발광소자.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 활성층이 CdxZn1-xO(0≤x＜1)인 반도체발광소자.
  5. 전류주입에 의해 발광하는 활성층과, 그 활성층 보다 밴드갭이 큰 재료로 이루어지며, 상기 활성층을 양면에서 끼워 지지하는 클래드층을 갖는 반도체발광소자로서, 상기 클래드층이 Zn 또는 Mg와 Zn을 함유하는 산화물화합물 반도체로 이루어지는 반도체발광소자.
  6. 제 5항에 있어서,
    상기 클래드층이 MgyZn1-yO(0≤y＜1)인 반도체발광소자.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 클래드층 및 활성층이 적층되는 기판이, GaN, SiC를 표면에 형성한 Si, 단결정 SiC, 사파이어의 그룹으로부터 선택되는 1종인 반도체발광소자.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 활성층이, 단일 양자정호구조 또는 다중 양자정호구조인 반도체발광소자.
  9. 전류주입에 의해 발광하는 활성층과, 그 활성층 보다 밴드갭이 큰 재료로 이루어지며 상기 활성층을 양면에서 끼워 지지하는 n형 및 p형의 클래드층을 갖고, 상기 활성층이 CdxZn1-xO(0≤x＜1)로 이루어지며, 상기 클래드층이 MgyZn1-yO(0≤y＜1)로 이루어지고, 내부전류 협착층이 만들어 넣어지는 것에 의해 이루어지는 반도체레이저.
  10. CdO와 ZnO를 고용화(固溶化)하여, 일반식이 CdxZn1-xO(0≤x＜1)로 나타내는 혼합 결정으로 하는 것에 의해, ZnO의 밴드갭을 작게 하는 ZnO화합물 반도체의 협대역 갭화 방법.
  11. 제1항에 있어서,
    상기 활성층이 CdxZn1-xO(0≤x＜1)의 벌크층 또는 CdxZn1-xO(0≤x＜1)의 조성변조에 의해 구성한 양자정호구조로 이루어지며, 상기 활성층의 n형 클래드층 측 및 p형 클래드층 측의 적어도 한쪽 측에, 상기 활성층 보다 밴드갭이 크고, 또한, 상기 적어도 한쪽 측의 활성층의 가장 외측에 위치하는 조성의 재료의 격자정수(格子定數)와 거의 동등하게 되도록 한 조성의 재료로 이루어지는 스트레스 완화층이 상기 활성층과 접하여 형성되어 이루어지는 반도체발광소자.
  12. 제11항에 있어서,
    상기 스트레스 완화층이 MgwZn1-wO(0≤w＜1)로 이루어지며, 상기 클래드층이 Mg 및 Zn을 함유하는 산화물화합물 반도체로 이루어지는 반도체발광소자.
  13. 전류주입에 의해 발광하는 활성층과, 그 활성층 보다 밴드갭이 큰 재료로 이루어지며 상기 활성층을 양면측으로부터 끼워 지지하는 n형 및 p형의 클래드층을 갖고, 상기 활성층이 CdxZn1-xO(0≤x＜1)의 조성변조에 의해 구성한 양자정호구조로이루어지며, 상기 활성층의 n형 클래드층 측 및 p형 클래드층 측의 적어도 한쪽 측에, MgwZn1-wO(0≤w＜1)로서, 또한, 상기의 적어도 한쪽 측의 활성층의 가장 외측에 위치하는 조성의 격자정수와 거의 동등하게 되도록 한 조성으로 이루어지는 스트레스 완화층이 상기 활성층과 접하여 형성되어 이루어지는 반도체레이저.
  14. 제13항에 있어서,
    상기 클래드층이 MgyZn1-yO(0≤y＜1)로 이루어지며, 상기 스트레스 완화층과 상기 n형 또는 p형 클래드층 사이에 광 가이드층이 형성되어 이루어지는 반도체레이저.
  15. 제4항에 있어서,
    상기 활성층과 상부 클래드층 사이의 적어도 상기 활성층 측에 저온 ZnO층이 형성되어 이루어지는 반도체발광소자.
  16. 제15항에 있어서,
    상기 저온 ZnO층이, 100∼1000Å의 두께로 형성되어 이루어지는 반도체발광소자.
  17. Cd를 함유하는 ZnO계 화합물 반도체로 이루어지는 활성층을 ZnO계 화합물 반도체로 이루어지는 클래드층에 의해 끼워 지지하는 ZnO계 화합물 반도체발광소자의 제조방법으로서, Cd를 함유하는 ZnO계 화합물 반도체로 이루어지는 활성층을 성장시킨 후, 그 활성층의 성장온도와 동일한 정도의 저온에서 ZnO로 이루어지는 Cd의 증발방지층을 성장시키며, 이어서 ZnO계 화합물 반도체층을 고온에서 성장시키는 것을 특징으로 하는 ZnO계 화합물 반도체발광소자의 제조방법.
  18. 사파이어기판과, 그 사파이어기판 위에 형성되는 Al2O3막으로 이루어지는 버퍼층과, 그 버퍼층 위에 형성되는 ZnO계 화합물 반도체로 이루어지며, 적어도 n형 층과 p형 층을 포함하여 발광층을 형성하는 발광층 형성부를 갖는 반도체발광소자.
  19. 제18항에 있어서,
    상기 발광층 형성부가, CdxZn1-xO(0≤x＜1)로 이루어지는 활성층이, MgyZn1-yO(0≤y＜1)로 이루어지는 n형과 p형의 클래드층으로 끼워 지지한 2중 헤테로 접합구조를 갖는 반도체발광소자.
  20. 사파이어기판 위에 저온으로 Al2O3막을 퇴적시키며, 이어서 그 사파이어기판을 결정 성장시킬 수 있는 온도로 상승시키고 나서, ZnO계 화합물 반도체로 이루어지며, 제1도전형 층 및 제2도전형 층을 포함하여 발광층을 형성하는 발광층 형성부를 성장시키는 것을 특징으로 하는 반도체발광소자의 제조방법.
  21. 기판과, 그 기판상에 형성되며 산화물화합물 반도체 층으로 이루어지는 발광층 형성부를 포함하는 반도체 적층부를 갖고, 상기 기판의 표면에 상기 반도체 적층부의 반도체층을 성장시키는 온도보다 저온으로 Zn을 함유하는 산화물 박막이 완충층으로서 형성되며, 상기 반도체 적층부와의 사이에 개재되어 이루어지는 반도체발광소자.
  22. 제21항에 있어서,
    상기 완충층이, 100∼300℃의 사이에서, MBE법, MOCVD법, 또는, 플라즈마CVD법에 의해, 20∼200nm의 두께로 형성되어 이루어지는 반도체발광소자.
  23. 기판상에, 스퍼터링법, 진공증착법, 또는, 레이저 어블레이션법에 의해 Zn을 함유하는 산화물 박막을 비정질 또는 다결정으로 성막하며, 이어서, 상기 기판을 반도체층의 에피텍셜 성장장치에 넣어 성장온도로 기판온도를 상승시키며, 그 후 산화물화합물 반도체 층을 적층시켜 발광층 형성부를 형성하는 것을 특징으로 하는 반도체발광소자의 제조방법.
  24. 기판과, 그 기판상에 형성되는 화합물 반도체층으로 이루어지며 n형 층과 p형 층을 갖고 발광층을 형성하는 발광층 형성부를 포함하는 반도체 적층부로 이루어지며, 상기 반도체 적층부의 최하층에 있어서의 에피텍셜 성장층의 열팽창계수보다 크며, 또한, 상기 기판의 열팽창계수 보다 작은 열팽창계수를 갖는 재료로 이루어지는 완충층이 상기 기판과 상기 반도체 적층부 사이에 형성되어 이루어지는 반도체발광소자.
  25. 제 24항에 있어서,
    상기 기판이 사파이어기판으로 이루어지며, 상기 최하층의 에피텍셜 성장층이 ZnO계 화합물 반도체로 이루어지며, 상기 완충층이 부르차이트구조의 화합물 반도체인 반도체발광소자.
  26. 제25항에 있어서,
    상기 완충층이 AlpGa1-pN(0≤p≤1)인 반도체발광소자.
  27. 기판과, 굴절률이 상이한 유전체막 또는 반도체막이 λ/(4n)(n은 유전체막 또는 반도체막의 굴절률, λ는 발광파장)의 두께로, 또한, 굴절률이 작은 층과 굴절률이 큰 층이 이 순번으로 교호로 상기 기판상에 짝수층 적층되는 것에 의해, 그 기판의 표면측으로부터의 광을 반사시키는 반사막과, 그 반사막 위에 발광층을 형성하도록 반도체층이 적층되는 반도체 적층부를 갖는 반도체발광소자.
  28. 제27항에 있어서,
    상기 반사막 위에 Zn을 함유하는 산화물로 이루어지는 저온으로 형성되는 완충층이 형성되며, 그 완충층 위에 산화물화합물 반도체가 적층되는 것에 의해 상기 반도체 적층부가 형성되는 반도체발광소자.
  29. 제28항에 있어서,
    상기 완충층이, 스퍼터링법, 진공증착법, 또는 레이저 어블레이션법에 의해 Zn을 함유하는 산화물박막을 비정질 또는 다결정으로 성막시킴으로서 형성되며, 그 완충층 위에 ZnO계 화합물 반도체가 적층되는 것에 의해 상기 반도체 적층부가 형성되어 이루어지는 반도체발광소자.
  30. 기판과, 그 기판상에 형성되며 적어도 n형 층을 갖는 ZnO계 화합물 반도체의 적층에 의해 발광층을 형성하는 발광층 형성부를 갖는 ZnO계 화합물 반도체소자로서, 상기 ZnO계 화합물 반도체의 n형 층에 접촉하여 설치되는 n측 전극은, 그 n형 층에 접하는 부분이 Al을 함유하지 않는 Ti 또는 Cr에 의해 형성되어 이루어지는 ZnO계 화합물 반도체발광소자.
  31. 제 30항에 있어서,
    상기 Al을 함유하지 않는 Ti 또는 Cr의 층 위에, Ti와 Al이 함유된 층이 형성되어 이루어지는 반도체발광소자.
  32. 제31항에 있어서,
    상기 Ti와 Al이 함유된 층이 형성된 후에 어닐처리에 의해 그 Ti와 Al이 합금화되어 이루어지는 반도체발광소자.
  33. ZnO계 화합물 반도체를 에피텍셜 성장시킬 때에, VIIB족의 원소를 완충제로 하여 도입하면서 IA족의 원소를 p형 도펀트로 하여 도입하고, ZnO계 화합물 반도체를 에피텍셜 성장시키는 p형 ZnO계 화합물 반도체의 성장방법.
  34. 제 33항에 있어서,
    상기 IA족의 원소로서, Li, Na, K 및 Rb의 그룹으로 이루어지는 적어도 1종의 원소가 사용되며, 상기 VIIB족의 원소로서, F, Cl, Br 및 I의 그룹으로 이루어지는 적어도 1종의 원소가 사용되는 성장방법.
  35. 제 33항 또는 제 34항에 있어서,
    상기 도입되는 IA족의 원소의 몰수가, 상기 VIIB족의 원소의 몰수 보다 큰 성장방법.
  36. ZnO계 화합물 반도체를 에피텍셜 성장시킬 때에, IIIB족의 원소를 완충제로 하여 도입하면서 VB족의 원소를 p형 도펀트로 하여 도입하고, ZnO계 화합물 반도체를 에피텍셜 성장시키는 p형 ZnO계 화합물 반도체의 성장방법.
  37. 제 36항에 있어서,
    상기 VB족의 원소로서, N, P, As 및 Sb의 그룹으로 이루어지는 적어도 1종의 원소가 사용되며, 상기 IIIB족의 원소로서, B, Al, Ga, In 및 Tl의 그룹으로 이루어지는 적어도 1종의 원소가 사용되는 성장방법.
  38. 제36 또는 37항에 있어서,
    상기 도입되는 VB족의 원소의 몰수가, 상기 IIIB족의 원소의 몰수 보다 큰 성장방법.
  39. 기판과, 그 기판상에 형성되는 ZnO계 화합물 반도체 층으로 이루어지며 n형 층과 p형 층에 의해 발광층을 형성하는 발광층 형성부를 갖는 반도체발광소자로서, 상기 p형 층에 n형 도펀트가 될 수 있는 원소가 완충제로서 포함되어 이루어지는 반도체발광소자.
  40. p형 화합물 반도체층을 MOCVD법에 의해 에피텍셜 성장시키는 방법으로서, 화합물 반도체층을 성장시키는 반응가스를 성장장치 내에 도입하여 그 반도체층의 박막을 성장시키는 공정, 및 p형 도펀트가스를 도입하여 도핑을 실시하는 공정을 교호로 반복하는 것에 의해 p형 반도체층을 성장시키는 p형 화합물 반도체의 기상성장방법.
  41. 제 40항에 있어서,
    상기 반도체층의 박막을 성장시키는 공정 후에, 상기 반도체층을 성장시키는 반응가스를 퍼지하고, 그 후, 상기 도펀트가스를 도입하여 도핑을 실시하는 성장방법.
  42. 제 40 또는 제 41항에 있어서,
    상기 반도체층을 성장시키는 반응가스로서, 유기금속재료만을 사용하는 성장방법.
  43. 제 41항에 있어서,
    상기 반응가스를 퍼지하는데 있어서, 질소 또는 O족의 희가스를 상기 성장장치 내에 도입하는 것에 의해 행하는 성장방법.
  44. p형 화합물 반도체층을 MOCVD법에 의해 에피텍셜 성장시키는 방법으로서, p형 도펀트가스로서, 그 도펀트의 원소가 수소원자와 직접 결합하지 않는 구조의 재료를 사용하는 화합물 반도체의 기상성장방법.
  45. 도펀트 원소 및 산소를 플라즈마상태로 도입하여 산화물화합물 반도체를 기판상에 결정성장시키는 방법으로서, 상기 플라즈마 중에서 발생하는 하전입자를 제거 또는 편향시키는 것에 의해, 상기 기판상에 직접 상기 하전입자가 조사되지 않도록 하면서 산화물화합물 반도체를 결정성장시키는 것을 특징으로 하는 산화물화합물 반도체의 결정성장방법.
  46. 제45항에 있어서,
    상기 하전입자의 제거 또는 편향을 전계 및/또는 자계를 인가하는 것에 의해 실시하여, 상기 산화물화합물 반도체로서 ZnO계 화합물 반도체를 결정성장시키는 성장방법.
  47. 메인챔버와, 그 메인챔버 내에 형성되는 기판홀더와, 그 기판홀더에 유지되는 기판을 향해 화합물 반도체를 구성하는 원소를 조사할 수 있도록 형성되는 셀그룹과, 플라즈마를 조사하는 플라즈마원을 가지며, 적어도 상기 플라즈마원의 플라즈마를 조사하는 조사구에 전계 및/또는 자계를 인가하는 전자계 인가장치가 설치되어 이루어지는 화합물 반도체의 성장장치.
  48. 기판과, 그 기판상에 형성되는 ZnO계 화합물 반도체층의 적층에 의해 발광층을 형성하는 발광층 형성부를 갖는 ZnO계 화합물 반도체소자로서, 상기 ZnO계 화합물 반도체층에 C 원소가 포함되어 이루어지는 ZnO계 화합물 반도체발광소자.
  49. 제 48항에 있어서,
    상기 C원소가, ZnO계 화합물 반도체층을 성장시킬 때의 Zn재료로서 사용되는 유기금속화합물의 C인 반도체발광소자.
  50. 기판상에 ZnO계 화합물 반도체층을 적층하여 발광층을 형성하는 ZnO계 화합물 반도체발광소자의 제조방법으로서, 상기 ZnO계 화합물의 Zn재료로서 Zn의 유기금속화합물을 상기 기판의 표면에 조사하면서 그 기판표면에서 반응시켜 상기 ZnO계 화합물 반도체를 상기 기판상에 에피텍셜 성장시키는 것을 특징으로 하는 ZnO계 화합물 반도체발광소자의 제조방법.
  51. 기판과, 그 기판상에 형성되는 제1전도형 반도체로 이루어지는 제1클래드층과, 그 제1클래드층상에 형성되는 활성층과, 그 활성층상에 형성되는 제2도전형 반도체로 이루어지는 제2클래드층과, 그 제2클래드층의 내부 또는 그 근방에 형성되는 전류협착층을 가지며, 상기 전류협착층이 IA족 또는 VB족의 원소가 도핑된 ZnO계 화합물 반도체로 이루어지는 반도체레이저.
  52. 제 51항에 있어서,
    상기 제1클래드층, 활성층, 및 제2클래드층이, ZnO계 또는 GaN계 화합물 반도체로 이루어지는 반도체레이저.
  53. 제 51항 또는 제 52항에 있어서,
    상기 전류협착층이, MgzZn1-zO(0≤z＜1)로 이루어지는 반도체레이저.
  54. 기판과, 그 기판상에 형성되는 제1도전형 반도체로 이루어지는 제1클래드층과, 그 제1클래드층상에 형성되는 활성층과, 그 활성층상에 형성되는 제2도전형 반도체로 이루어지는 제2클래드층과, 그 제2클래드층의 내부 또는 그 근방에 형성되는 MgzZn1-zO(0≤z＜1)로 이루어지는 전류협착층을 가지며, 상기 전류협착층의 상기 기판측에 CdsZn1-sO(0＜s＜1) 또는 BetZn1-tO(0＜t＜1)로 이루어지는 에칭스톱층이 형성되어 이루어지는 반도체레이저.
  55. 기판상에 ZnO계 화합물 반도체로 이루어지는 제1도전형 클래드층, 활성층 및 제2도전형 하부 클래드층을 성장시키며, 그 제2도전형 하부 클래드층 위에 CdsZn1-sO(0＜s＜1)로 이루어지는 에칭스톱층 및 MgzZn1-zO(0≤z＜1)로 이루어지는 절연성 또는 제1도전형의 전류협착층을 성장시키고, 알칼리용액에 의해 상기 전류협착층을 에칭하여 전류주입영역을 형성하며, 다시 ZnO계 화합물 반도체로 이루어지는 제2도전형의 상부 클래드층을 성장시키는 반도체레이저의 제조방법.
  56. 기판상에 ZnO계 화합물 반도체로 이루어지는 제1도전형 클래드층, 활성층 및 제2도전형 하부 클래드층을 성장시키며, 그 제2도전형 하부 클래드층 위에 BetZn1-tO(0＜t＜1)로 이루어지는 에칭스톱층 및 MgzZn1-zO(0≤z＜1)로 이루어지는 절연성 또는 제1도전형의 전류협착층을 성장시키고, 산성 또는 알칼리성의 에칭용액에 의해 상기 전류협착층을 에칭하여 전류주입영역을 형성하며, 다시 ZnO계 화합물 반도체로 이루어지는 제2도전형의 상부 클래드층을 성장시키는 반도체레이저의 제조방법.
  57. n형의 ZnO계 화합물 반도체로 이루어지는 n형 층과, 반절연성의 ZnO계 화합물 반도체로 이루어지는 i층과, 그 i층의 표면에 형성되는 도전층으로 이루어지는 산화물화합물 반도체 발광다이오드.
  58. n형의 ZnO계 화합물 반도체로 이루어지는 n형 층과, IA족, IB족, 및 VB족의 원소로 이루어지는 그룹에서 선택된 적어도 1종의 원소가 ZnO계 화합물 반도체층에 도프된 도프층과, 그 도프층의 표면에 형성되는 도전층으로 이루어지는 산화물화합물 반도체 발광다이오드.
  59. 제 58항에 있어서,
    상기 n형 층에 IIIB족의 원소가 도프된 반도체 발광다이오드.
  60. 기판과, 그 기판상에 형성되며 n형 층 및 p형 층을 적어도 갖는 화합물 반도체층의 적층에 의해 발광층을 형성하는 발광층 형성부를 구비하며, 상기 n형 층이 ZnO계 화합물 반도체로 이루어지며, 상기 p형 층이 GaN계 화합물 반도체로 이루어지는 반도체발광소자.
  61. 제 60항에 있어서,
    상기 n형 층과 p형 층 사이에 CdxZn1-x0(0≤x≤0.5)로 이루어지는 활성층이 형성되어 이루어지는 반도체발광소자.
  62. 제 61항에 있어서,
    상기 활성층과 상기 p형 층의 사이에 그 활성층 보다 밴드갭 에너지가 큰 재료로 이루어지는 n형의 ZnO계 화합물 반도체층이 형성되어 이루어지는 반도체발광소자.
  63. 절연기판과, 그 절연기판상에 형성되는 GaN계 화합물 반도체로 이루어지는 p형 층 및 그 p형 층의 위에 형성되는 ZnO계 화합물 반도체로 이루어지는 n형 층에 의해 형성되는 발광층 형성부와, 그 n형 층의 위에 형성되는 n측 전극과, 상기 ZnO계 화합물 반도체층의 일부가 에칭에 의해 제거되어 노출하는 상기 p형 층의 위에 형성되는 p측 전극으로 이루어지는 반도체발광소자.
  64. 제 63항에 있어서,
    상기 발광층 형성부가 GaN계 화합물 반도체로 이루어지는 p형 층, 그 p형 층 보다 밴드갭 에너지가 작은 ZnO계 화합물 반도체로 이루어지는 활성층, 및 그 활성층 보다 밴드갭 에너지가 큰 ZnO계 화합물 반도체로 이루어지는 n형 층을 갖는 반도체레이저 구조이며, 상기 활성층으로 전류를 주입하는 영역을 제외하고 상기 적층된 ZnO계 화합물 반도체층이 에칭 제거되어 이루어지는 반도체발광소자.
  65. 제 64항에 있어서,
    상기 p형 층과 상기 활성층 사이에, 그 활성층 보다 밴드갭 에너지가 큰 n형의 ZnO계 화합물 반도체로 이루어지는 완충층이 형성되어 이루어지는 반도체발광소자.
KR1020017002008A 1998-09-10 1999-09-09 반도체발광소자 및 그 제조방법 KR100648759B1 (ko)

Applications Claiming Priority (32)

Application Number Priority Date Filing Date Title
JP10-257167 1998-09-10
JP25716798 1998-09-10
JP10-274026 1998-09-28
JP27402698 1998-09-28
JP10-320910 1998-11-11
JP32090998 1998-11-11
JP32091098 1998-11-11
JP10-320909 1998-11-11
JP32400498 1998-11-13
JP10-324004 1998-11-13
JP32827398 1998-11-18
JP10-328272 1998-11-18
JP10-328269 1998-11-18
JP10-328273 1998-11-18
JP32827198 1998-11-18
JP32827298 1998-11-18
JP32826998 1998-11-18
JP10-328271 1998-11-18
JP10-361559 1998-12-18
JP36156198 1998-12-18
JP10-361557 1998-12-18
JP10-361561 1998-12-18
JP36155998 1998-12-18
JP36156298 1998-12-18
JP10-361562 1998-12-18
JP36155798 1998-12-18
JP567899 1999-01-12
JP11-005678 1999-01-12
JP2416899 1999-02-01
JP11-024168 1999-02-01
JP11-024169 1999-02-01
JP2416999 1999-02-01

Publications (2)

Publication Number Publication Date
KR20010085400A true KR20010085400A (ko) 2001-09-07
KR100648759B1 KR100648759B1 (ko) 2006-11-23

Family

ID=27585644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002008A KR100648759B1 (ko) 1998-09-10 1999-09-09 반도체발광소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US7132691B1 (ko)
EP (1) EP1115163A4 (ko)
JP (3) JP4365530B2 (ko)
KR (1) KR100648759B1 (ko)
CA (1) CA2343105C (ko)
WO (1) WO2000016411A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693407B1 (ko) * 2003-09-04 2007-03-12 광주과학기술원 ｐ형 산화아연 반도체를 이용한 산화아연 단파장 발광소자 제작방법
KR100787361B1 (ko) * 2006-02-01 2007-12-18 광주과학기술원 발광 다이오드
KR101125459B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016285A (ja) * 2000-06-27 2002-01-18 National Institute Of Advanced Industrial & Technology 半導体発光素子
JP2002094114A (ja) * 2000-09-13 2002-03-29 National Institute Of Advanced Industrial & Technology ＺｎＯ系酸化物半導体層を有する半導体装置およびその製法
JP4540201B2 (ja) * 2000-09-13 2010-09-08 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層を有する半導体装置の製法
JP4619512B2 (ja) * 2000-09-29 2011-01-26 スタンレー電気株式会社 光半導体素子
FR2817084B1 (fr) 2000-11-23 2005-04-29 David J Rogers LASER A ZnO POLYCRISTALLIN POMPE ELECTRIQUEMENT ET PROCEDE DE REALISATION
JP4431925B2 (ja) * 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
KR100554409B1 (ko) 2001-01-05 2006-02-22 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 산화아연（ＺｎＯ）헤테로구조 서브밴드 사이의광학천이를 이용한 광반도체소자
DE10112542B9 (de) * 2001-03-15 2013-01-03 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optisches Bauelement
TW541723B (en) 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
TW541710B (en) * 2001-06-27 2003-07-11 Epistar Corp LED having transparent substrate and the manufacturing method thereof
TWI294699B (en) * 2006-01-27 2008-03-11 Epistar Corp Light emitting device and method of forming the same
TW550839B (en) 2001-07-25 2003-09-01 Shinetsu Handotai Kk Light emitting element and method for manufacturing thereof
JP2003282434A (ja) * 2002-03-20 2003-10-03 Ngk Insulators Ltd ＺｎＯ系エピタキシャル成長基板、ＺｎＯ系エピタキシャル下地基板、及びＺｎＯ系膜の製造方法
JP2003282944A (ja) * 2002-03-26 2003-10-03 Shin Etsu Handotai Co Ltd 可視光発光装置
DE10238135B4 (de) * 2002-08-15 2004-09-09 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung von Gruppe-II-Oxid Schichten mit der Gasphasenepitaxie, Gruppe-II-Oxid Schicht und Gruppe-II-Oxid Halbleiterbauelement
ATE488614T1 (de) * 2002-08-28 2010-12-15 Moxtronics Inc Hybridstrahl-beschichtungssystem und verfahren zur herstellung von zno-schichten
AU2003267230A1 (en) * 2002-09-16 2004-04-30 Massachusetts Institute Of Technology Method for p-type doping wide band gap oxide semiconductors
WO2004054325A1 (ja) 2002-12-12 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置、製造装置、成膜方法、およびクリーニング方法
JP4241057B2 (ja) * 2003-01-20 2009-03-18 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP4194854B2 (ja) * 2003-01-31 2008-12-10 シャープ株式会社 酸化物半導体発光素子
JP2004247681A (ja) * 2003-02-17 2004-09-02 Sharp Corp 酸化物半導体発光素子
JP4034208B2 (ja) * 2003-02-25 2008-01-16 ローム株式会社 透明電極
JP4045499B2 (ja) * 2003-03-27 2008-02-13 信越半導体株式会社 ＺｎＯ系半導体素子の製造方法
EP2264798B1 (en) 2003-04-30 2020-10-14 Cree, Inc. High powered light emitter packages with compact optics
US7005679B2 (en) 2003-05-01 2006-02-28 Cree, Inc. Multiple component solid state white light
JP4287698B2 (ja) * 2003-05-26 2009-07-01 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP2005026465A (ja) * 2003-07-02 2005-01-27 Sharp Corp 酸化物半導体発光素子
KR101034055B1 (ko) * 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100571819B1 (ko) * 2003-10-16 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2005243955A (ja) * 2004-02-26 2005-09-08 Shin Etsu Handotai Co Ltd 発光素子およびその製造方法
JP4543148B2 (ja) * 2004-03-09 2010-09-15 独立行政法人科学技術振興機構 酸化物量子井戸構造及びそれを用いた光デバイス
JP2005340765A (ja) * 2004-04-30 2005-12-08 Sumitomo Electric Ind Ltd 半導体発光素子
US7691353B2 (en) * 2004-06-17 2010-04-06 Burgener Ii Robert H Low dielectric constant group II-VI insulator
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US7880176B2 (en) * 2004-07-23 2011-02-01 Samsung Led Co., Ltd. Top-emitting light emitting diodes and methods of manufacturing thereof
US7821019B2 (en) * 2004-10-04 2010-10-26 Svt Associates, Inc. Triple heterostructure incorporating a strained zinc oxide layer for emitting light at high temperatures
US7432531B2 (en) * 2005-02-07 2008-10-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4731949B2 (ja) * 2005-02-25 2011-07-27 株式会社沖データ 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR100711203B1 (ko) * 2005-08-23 2007-04-24 한국과학기술연구원 산화아연을 이용한 ｐ형-진성-ｎ형 구조의 발광 다이오드제조방법
JP5034035B2 (ja) * 2005-08-29 2012-09-26 国立大学法人静岡大学 半導体発光素子の製造方法
JP2007103407A (ja) * 2005-09-30 2007-04-19 Sanyo Electric Co Ltd 発光素子
US7723154B1 (en) 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
JP4876242B2 (ja) * 2005-12-16 2012-02-15 国立大学法人静岡大学 結晶成長方法及び結晶成長装置
US7614759B2 (en) 2005-12-22 2009-11-10 Cree Led Lighting Solutions, Inc. Lighting device
US7998761B2 (en) 2006-01-09 2011-08-16 Seoul Opto Device Co., Ltd. Light emitting diode with ITO layer and method for fabricating the same
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2008027896A2 (en) * 2006-08-29 2008-03-06 Moxtronics Inc. Improved films and structures for metal oxide semiconductor light emitting devices and methods
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US20100224890A1 (en) * 2006-09-18 2010-09-09 Cree, Inc. Light emitting diode chip with electrical insulation element
DE102006045834A1 (de) * 2006-09-22 2008-04-03 Humboldt-Universität Zu Berlin Verfahren zum Herstellen eines Halbleitermaterials
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
JP2010512664A (ja) * 2006-12-11 2010-04-22 ルーメンツ リミテッド ライアビリティ カンパニー 酸化亜鉛多接合光電池及び光電子装置
US20080197369A1 (en) * 2007-02-20 2008-08-21 Cree, Inc. Double flip semiconductor device and method for fabrication
US7529460B2 (en) * 2007-03-13 2009-05-05 Micron Technology, Inc. Zinc oxide optical waveguides
US7606448B2 (en) * 2007-03-13 2009-10-20 Micron Technology, Inc. Zinc oxide diodes for optical interconnections
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
JP2009021540A (ja) * 2007-06-13 2009-01-29 Rohm Co Ltd ＺｎＯ系薄膜及びＺｎＯ系半導体素子
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
JP4575966B2 (ja) * 2008-02-27 2010-11-04 株式会社沖データ 半導体装置
US8569794B2 (en) * 2008-03-13 2013-10-29 Toyoda Gosei Co., Ltd. Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
US7977663B2 (en) * 2008-03-26 2011-07-12 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with a highly reflective ohmic-electrode
TW200949004A (en) * 2008-04-25 2009-12-01 Lumenz Inc Metalorganic chemical vapor deposition of zinc oxide
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
KR101427076B1 (ko) * 2008-07-22 2014-08-07 삼성전자주식회사 반도체 발광소자
US20100117070A1 (en) * 2008-09-18 2010-05-13 Lumenz Llc Textured semiconductor light-emitting devices
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
EP2253988A1 (en) * 2008-09-19 2010-11-24 Christie Digital Systems USA, Inc. A light integrator for more than one lamp
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5120203B2 (ja) * 2008-10-28 2013-01-16 富士通株式会社 超伝導フィルタ
TW201027811A (en) * 2009-01-12 2010-07-16 Ubilux Optoelectronics Corp LED and its manufacturing method
JP5321679B2 (ja) * 2009-03-13 2013-10-23 日本電気株式会社 光変調器とその製造方法
EP2415083B1 (en) 2009-04-02 2017-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
JP5392608B2 (ja) * 2009-06-24 2014-01-22 スタンレー電気株式会社 酸化亜鉛系半導体素子及びその成長方法
KR101645146B1 (ko) 2009-06-30 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101028251B1 (ko) * 2010-01-19 2011-04-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5547989B2 (ja) * 2010-03-01 2014-07-16 スタンレー電気株式会社 ＺｎＯ系半導体素子の製造方法
JP5437135B2 (ja) * 2010-04-02 2014-03-12 スタンレー電気株式会社 半導体結晶の成長方法
US7829376B1 (en) 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9012948B2 (en) * 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
KR101053114B1 (ko) * 2011-02-28 2011-08-01 박건 ＧａＮ 파우더 제조 방법 및 그 방법으로 제조된 ＧａＮ 파우더를 이용한 질화물계 발광소자
KR101235239B1 (ko) * 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
US9269858B2 (en) 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
US8971370B1 (en) 2011-10-13 2015-03-03 Soraa Laser Diode, Inc. Laser devices using a semipolar plane
TWI497754B (zh) * 2012-01-12 2015-08-21 Univ Nat Formosa Methods for improving the luminous efficiency of light emitting diodes
US9064790B2 (en) 2012-07-27 2015-06-23 Stanley Electric Co., Ltd. Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure
JP6017243B2 (ja) 2012-09-26 2016-10-26 スタンレー電気株式会社 ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP5896565B2 (ja) * 2012-10-04 2016-03-30 株式会社ナノマテリアル研究所 半導体デバイス
US9153729B2 (en) * 2012-11-26 2015-10-06 International Business Machines Corporation Atomic layer deposition for photovoltaic devices
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置
TWI642204B (zh) * 2014-04-02 2018-11-21 國立交通大學 發光二極體元件
TWI652362B (zh) * 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
WO2017048988A1 (en) 2015-09-15 2017-03-23 The Regents Of The University Of California Multistep deposition of zinc oxide on gallium nitride
CN105633223B (zh) * 2015-12-31 2018-10-09 华灿光电(苏州）有限公司 AlGaN模板、AlGaN模板的制备方法及AlGaN模板上的半导体器件
US10541514B2 (en) * 2016-02-25 2020-01-21 Ngk Insulators, Ltd. Surface-emitting device, vertical external-cavity surface-emitting laser, and method for manufacturing surface-emitting device
JP6572803B2 (ja) 2016-03-09 2019-09-11 三菱電機株式会社 半導体レーザ装置
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN107681028B (zh) * 2017-10-24 2023-08-29 江门市奥伦德光电有限公司 一种垂直结构ZnO基LED芯片及其制备方法
US11427499B2 (en) 2017-11-29 2022-08-30 Pilkington Group Limited Process for depositing a layer
DE102018123931A1 (de) * 2018-09-27 2020-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit Saphirträger und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
JP7292138B2 (ja) * 2019-07-23 2023-06-16 株式会社ジャパンディスプレイ 表示装置のリペアシステム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2350911A1 (de) * 1972-10-12 1974-04-18 Minnesota Mining & Mfg Licht emittierende zinkoxyd-diode und verfahren zu ihrer herstellung
JPS5428578A (en) * 1977-08-08 1979-03-03 Clarion Co Ltd Semiconductor memory
JPS54104295A (en) * 1978-02-02 1979-08-16 Azuma Shimizu Zinc oxide ni junction light emission diode and method of fabricating same
JPS55110089A (en) * 1979-02-16 1980-08-25 Futaba Corp Laser light emitting element
JPH0614564B2 (ja) * 1987-07-13 1994-02-23 日本電信電話株式会社 半導体発光素子
JPH0645650A (ja) * 1992-07-24 1994-02-18 Omron Corp 半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH06314652A (ja) * 1993-04-28 1994-11-08 Victor Co Of Japan Ltd 結晶成長方法及びその装置
JPH07267787A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd 化合物半導体の単結晶の製造方法
JPH07302764A (ja) * 1994-04-28 1995-11-14 Sony Corp Ｉｉ−ｖｉ族化合物半導体の成長方法
JPH0855800A (ja) * 1994-06-09 1996-02-27 Sony Corp プラズマ発生装置
WO1995034093A1 (fr) * 1994-06-09 1995-12-14 Sony Corporation Procede de formation d'un film semi-conducteur fait d'un compose des groupes ii et vi dope a l'azote
JPH08148719A (ja) * 1994-11-16 1996-06-07 Japan Energy Corp 半導体発光素子
JPH08172056A (ja) * 1994-12-20 1996-07-02 Mitsubishi Electric Corp 化合物半導体層の成長方法
US5661074A (en) * 1995-02-03 1997-08-26 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JPH08274373A (ja) * 1995-03-30 1996-10-18 Japan Energy Corp 半導体発光素子およびその製造方法
JPH0959086A (ja) * 1995-08-25 1997-03-04 Minolta Co Ltd 薄膜形成方法
JPH09162500A (ja) * 1995-12-12 1997-06-20 Sony Corp 半導体発光素子
US5700718A (en) * 1996-02-05 1997-12-23 Micron Technology, Inc. Method for increased metal interconnect reliability in situ formation of titanium aluminide
US5889295A (en) * 1996-02-26 1999-03-30 Kabushiki Kaisha Toshiba Semiconductor device
KR100272155B1 (ko) * 1996-07-26 2000-12-01 니시무로 타이죠 질화갈륨계화합물반도체레이저및그제조방법
JPH1051073A (ja) * 1996-08-02 1998-02-20 Fujitsu Ltd 半導体発光装置
JP3330044B2 (ja) * 1996-12-18 2002-09-30 シャープ株式会社 半導体発光ダイオード
US6057561A (en) * 1997-03-07 2000-05-02 Japan Science And Technology Corporation Optical semiconductor element
JP3380422B2 (ja) * 1997-03-25 2003-02-24 科学技術振興事業団 Ｉｉ族−酸化物を含む光半導体素子
GB2331307A (en) * 1997-11-15 1999-05-19 Sharp Kk Growth of buffer layer by molecular beam epitaxy

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693407B1 (ko) * 2003-09-04 2007-03-12 광주과학기술원 ｐ형 산화아연 반도체를 이용한 산화아연 단파장 발광소자 제작방법
KR100787361B1 (ko) * 2006-02-01 2007-12-18 광주과학기술원 발광 다이오드
KR101125459B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Also Published As

Publication number Publication date
CA2343105A1 (en) 2000-03-23
US7132691B1 (en) 2006-11-07
JP4922268B2 (ja) 2012-04-25
EP1115163A4 (en) 2001-12-05
EP1115163A1 (en) 2001-07-11
JP4365530B2 (ja) 2009-11-18
JP4865773B2 (ja) 2012-02-01
JP2009033184A (ja) 2009-02-12
WO2000016411A1 (fr) 2000-03-23
CA2343105C (en) 2004-09-28
JP2008288621A (ja) 2008-11-27
KR100648759B1 (ko) 2006-11-23

Similar Documents

Publication Publication Date Title
JP4365530B2 (ja) 半導体発光素子およびその製法
US8017932B2 (en) Light-emitting device
EP1178543A1 (en) Semiconductor light emitting device
US7960727B2 (en) Zinc oxide based compound semiconductor device
US8415682B2 (en) Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
JP4767020B2 (ja) 窒化物系化合物半導体素子の製造方法
US8222658B2 (en) Semiconductor light emitting element and method of manufacturing therefor
CN101522942B (zh) Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
US8389313B2 (en) Deposition method of III group nitride compound semiconductor laminated structure
US8941105B2 (en) Zinc oxide based compound semiconductor light emitting device
JP3233139B2 (ja) 窒化物半導体発光素子及びその製造方法
JP3247437B2 (ja) 窒化物系半導体素子およびその製造方法
JP5158834B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JPH09266327A (ja) ３族窒化物化合物半導体発光素子
TW449949B (en) Light emitting semiconductor element and method for manufacturing the same
JPH05283745A (ja) 窒化ガリウム系発光素子および製造法
JPH08116092A (ja) 半導体発光素子およびその製法
JPH09129920A (ja) 発光素子用３−５族化合物半導体及び発光素子
JP2001119105A (ja) 半導体発光素子
JP2009088230A (ja) 半導体発光素子およびその製造方法
JP2001119064A (ja) 窒化物半導体発光素子
JP2002076026A (ja) ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
JP3603837B2 (ja) 窒素を含む化合物半導体の成長方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2004022970A (ja) 半導体発光素子
Krimmel et al. Silicon Nitride in Light-Emitting Diodes (LEDs), Lasers and Displays

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee