JP4865773B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP4865773B2
JP4865773B2 JP2008223715A JP2008223715A JP4865773B2 JP 4865773 B2 JP4865773 B2 JP 4865773B2 JP 2008223715 A JP2008223715 A JP 2008223715A JP 2008223715 A JP2008223715 A JP 2008223715A JP 4865773 B2 JP4865773 B2 JP 4865773B2
Authority
JP
Japan
Prior art keywords
layer
type
zno
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008223715A
Other languages
English (en)
Other versions
JP2009033184A (ja
Inventor
哲弘 田辺
健 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008223715A priority Critical patent/JP4865773B2/ja
Publication of JP2009033184A publication Critical patent/JP2009033184A/ja
Application granted granted Critical
Publication of JP4865773B2 publication Critical patent/JP4865773B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3214—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities comprising materials from other groups of the Periodic Table than the materials of the active layer, e.g. ZnSe claddings and GaAs active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Weting (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は紫外から黄色程度の青色系の短波長で発光する発光ダイオードやレーザダイオードなどの化合物半導体発光素子に関する。さらに詳しくは、ＺｎＯ系化合物半導体をメインとして、結晶性に優れ、取扱が容易な半導体発光素子に関する。
フルカラーディスプレーや、信号灯などの光源に用いられる青色系の発光ダイオード（以下、ＬＥＤという）や、室温で連続発振する次世代の高精細ＤＶＤ光源用などに用いる青色系のレーザダイオード（以下、ＬＤという）は、最近サファイア基板上にＧａＮ系化合物半導体を積層することにより得られるようになり脚光を浴びている。従来のこの種の青色系（紫外線から黄色近傍の色を意味する、以下同じ）の半導体発光素子は、たとえば図４７にＬＤの一例の構造図が示されるように、サファイア基板７１上にIII 族チッ化物化合物半導体（ＧａＮ系化合物半導体）が有機金属気相成長法（Metal Organic ChemicalVapor Deposition 以下、ＭＯＣＶＤという）により順次積層されるもので、ＧａＮ緩衝層７２、ｎ型ＧａＮ層７３、Ｉｎ0.1 Ｇａ0.9 Ｎからなるｎ型応力緩和層７４、Ａｌ0.12Ｇａ0.88Ｎからなるｎ型クラッド層７５、ＧａＮからなるｎ型光ガイド層７６、ＩｎＧａＮ系化合物半導体の多重量子井戸構造からなる活性層７７、ｐ型ＧａＮからなるｐ型光ガイド層７８、ｐ型Ａｌ0.2 Ｇａ0.8 Ｎからなるｐ型第１クラッド層７９、Ａｌ0.12Ｇａ0.88Ｎからなるｐ型第２クラッド層８０、ｐ型ＧａＮからなるコンタクト層８１が順次積層され、積層された半導体層の一部が図４７に示されるようにドライエッチングなどによりエッチングされてｎ型ＧａＮ層７３を露出させ、その表面にｎ側電極８３、前述のコンタクト層８１上にｐ側電極８２がそれぞれ形成されることにより構成されている。
また、１９９７年に徳島で開かれた第２回ＩＣＮＳ（International Conference on Nitride Semiconductors）において、基板に６Ｈ−ＳｉＣを用いてＧａＮ系化合物半導体を積層する構造の半導体発光素子が発表されているが、基板が変っているだけでチッ化ガリウム系（ＧａＮ系）化合物半導体の積層構造については、前述の構造と同様である。
このような青色系の波長の短い半導体発光素子用のIII 族チッ化物化合物半導体は、熱的、化学的に非常に安定であり、信頼性が高く、長寿命化という点においては、非常に優れた性質を有している。しかし、安定であるがゆえに、良好な結晶性を有する半導体層を得るためには、たとえば特許公報第２７１３０９４号に示されるように、１０００℃程度の非常に高温で成長をしなければならない。一方、活性層のようにＩｎを含有する半導体層は、元素ＩｎとＧａＮとが混晶しにくく、かつ、Ｉｎの蒸気圧が高いため、十分なＩｎを入れようとすると７００℃程度またはそれ以下の温度でしか結晶を積むことができない。そのため、結晶性の優れた半導体層に必要な高温にできないため、結晶性のよい半導体層を得ることができず、発光効率が低下したり、寿命特性が低下するという問題がある。
また、ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ系により構成される半導体レーザは、重要な物性としての欠点を有している。すなわち、ＩｎＧａＮ／ＧａＮ系は格子不整合系であり、ＩｎＧａＮ活性層には常にストレスによる内部電界（ピエゾ電界）が発生している。とくにＩｎＧａＮ材料はピエゾ電界が強く発生する材料固有の物性を有している。この内部電界が大きいと、電子とホールが空間的に分離されてしまうことにより、再結合確率が小さくなり、半導体レーザの閾値が上昇する。そのため、ＩｎＧａＮ活性層にＳｉなどをドーピングしてクーロンポテンシャル遮蔽効果を発生させ、内部電界を小さくすることにより、閾値の低減を実現している。一方、不純物をドーピングすると、非発光再結合中心の発生を避けることができず、発光以外の過程にキャリアが消費され、逆に閾値の上昇、発光中の素子の温度上昇を招き、素子の寿命向上、とくに高出力化時の寿命向上の妨げになるため、半導体レーザでは活性層へのドーピングを避けなければならない。そのため、ドーピングにより閾値を下げることはできない。
このように、従来の青色系半導体発光素子の活性層に用いられるＩｎＧａＮ系材料は、格子不整合に伴うストレスにより、閾値が上昇しやすいという問題がある。一方、ＧａＮに対して、Ｉｎを混晶させると格子定数が小さくなり、Ａｌを混晶させると格子定数が大きくなるため、ＡｌＧａＮからなるクラッド層によりＩｎＧａＮからなる活性層を挟持する構造の青色の半導体発光素子ではこのストレスを解消することができない。
さらに、Ｉｎを含有しないIII 族チッ化物化合物半導体層も、その成長装置の大半は、真空装置であり、１０００℃近辺の温度を保って結晶成長を続けることは装置の負担が重いと共に、リークなどの故障が多発しやすく、装置を安定に稼働させることが非常に困難であるという問題がある。
また、III 族チッ化物化合物半導体は安定であるため、化学薬品によるウェットエッチングが非常に困難で、とくにレーザ素子を構成するときに必要な、内部電流狭窄層の作り込みが不可能であると共に、メサ型形状にするためのエッチングも、たとえばリアクティブイオンエッチング（ＲＩＥ）などの物理的エッチングをしなければならず、半導体レーザの構造に形成することが非常にプロセス的に困難であるという問題がある。
そこで、本発明者らは、酸化物化合物半導体を用いて青色系の半導体発光素子を得ることを試みた。酸化物化合物半導体の１つのＺｎＯは、たとえばPhys.Stat.Sol.２０２巻（１９９７年）、６６９〜６７２頁に示されるように、レーザＭＢＥ法などを用いれば、６００℃程度以下の温度でエピタキシャル成長をすることができ、アルカリ溶液に可溶のため、ウェットエッチングが可能であることが知られている。しかし、このＺｎＯは、バンドギャップが３.２ｅＶで、この材料をそのまま活性層に用いても紫外領域の３７０ｎｍ付近での発光にしかならない。たとえば高精細ＤＶＤの光源として用いるためには、光ディスク基板の透過率とディスクへの記録密度の両方を満たす必要があり、たとえば機能材料第１７巻（１９９７年）、第８号、１８〜２５頁に示されているように、その光源の波長領域は４００〜４３０ｎｍの範囲に入ることが要求されている。すなわち、図４６に示されるように、波長が短くなると光ディスク基板の透過率が極端に低下し、透過率が７５％以上は必要であることから光の波長は４００ｎｍ以上であることが要求される。また、波長が長くなると記録密度が低下し、高精細なＤＶＤではディスク片面で１５ＧＢ以上が要求され、この記録密度の要請からは４３０ｎｍ以下であることが要求される。
一方、ＺｎＯ材料のワイドバンドギャップ化は、たとえばアプライド フィジックス レター（Appl.Phys.Lett. ）第７２巻（１９９８年）、第１９号、２４６６〜２４６８頁、またはマテリアル ソサイアティ フォーラム（Mat.Sci.Forum ）２６４〜２６８巻、１４６３〜１４６６頁、１９９８年などに示されているように、ＺｎＯとＭｇＯとを混晶化させることにより得られているが、ＺｎＯのナローバンドギャップ化についてはその具体的な方法が知られていない。
本発明はこのような状況に鑑みてなされたもので、ＺｎＯ材料のナローバンドギャップ化を図ると共に、活性層をクラッド層により挟持する青色系の発光ダイオードやレーザダイオードなどの半導体発光素子の活性層の材料に結晶欠陥の少ない結晶性の優れた酸化物半導体を用いて発光特性を向上させることができる半導体発光素子を提供することを目的とする。
本発明の他の目的は、基板に導電性材料を用い、上下両面から電極を取り出すことができる半導体発光素子を提供することにある。
本発明のさらに他の目的は、ＺｎＯ化合物半導体のナローバンドギャップ化を図ると共に、ＺｎＯ系化合物半導体を用いた半導体発光素子を提供することにある。
本発明による半導体発光素子は、基板と、該基板上に設けられ、少なくともｎ型層を有するＺｎＯ系化合物半導体の積層により発光層を形成する発光層形成部を有するＺｎＯ系化合物半導体発光素子であって、前記ＺｎＯ系化合物半導体のｎ型層に接触して設けられるｎ側電極は、該ｎ型層に接する部分がＡｌを含まないＴｉまたはＣｒにより形成されている。
なお、ただ単に発光層形成部という場合は、活性層をｎ型およびｐ型のクラッド層により挟持されるダブルヘテロ接合構造の他に、ｐｎ接合構造、ＭＩＳ（メタル−絶縁層−半導体層）構造などの発光し得る構造になるように半導体層が積層される部分を含む意味で使用する。
ここにＺｎＯ系化合物半導体とは、Ｚｎを含む酸化物、具体例としてはＺｎＯの他IIＡ族とＺｎまたはIIＢ族とＺｎまたはIIＡ族およびIIＢ族とＺｎのそれぞれの酸化物であることを意味する。また、III 族チッ化物化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体を意味し、チッ化ガリウム系（ＧａＮ系）化合物半導体ともいう。
具体的には、前記発光層形成部が、活性層を該活性層よりバンドギャップが大きい材料からなるｎ型およびｐ型のクラッド層とにより挟持することにより形成され、前記活性層はＣｄ x Ｚｎ 1-x Ｏ（０≦ｘ＜１）により形成される。また、前記ｎ型およびｐ型のクラッド層はＭｇy Ｚｎ1-y Ｏ（０≦ｙ＜１）により形成される。
前記Ａｌを含まないＴｉまたはＣｒの層上に、ＴｉとＡｌが含まれた層が設けられていることにより、ワイヤボンディングなどの他のリードとの接続が非常に良好になるため好ましい。
前記ＴｉとＡｌが含まれた層が設けられた後にアニール処理により該ＴｉとＡｌとが合金化されると、さらに一層オーミックコンタクト特性が向上する。
前記ＴｉとＡｌが含まれた層が、Ｔｉ 1-ｒ Ａｌ ｒ （０.９≦ｒ≦０.９９）により形成することができる。からなる請求項４または５記載の半導体発光素子。また、前記Ａｌを含まないＴｉまたはＣｒの層上に、Ａｕ層が設けられてもよい。
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。
本発明の半導体発光素子の基本構造は、図１にＬＥＤチップの斜視図が示されるように、電流注入により発光する活性層５が、その活性層５よりバンドギャップが大きい材料からなるｎ型クラッド層４およびｐ型クラッド層６により挟持される構造で、前記活性層５がＣｄおよびＺｎの少なくとも一方を含む酸化物化合物半導体からなっている。
活性層５は、キャリアの再結合により発光させる層で、そのバンドギャップにより発光する光の波長が定まり、発光させる光の波長に応じたバンドギャップの材料が使用され、たとえば単一活性層で０.３μｍ程度の厚さに形成されている。本発明では、この活性層５が、たとえばＣｄx Ｚｎ1-x Ｏ（０≦ｘ＜１、たとえばｘ＝０.２）のように、ＣｄおよびＺｎの少なくとも一方を含む酸化物化合物半導体からなっていることに特徴がある。
すなわち、前述のように、活性層をそれよりバンドギャップの大きいクラッド層により挟持して発光させる従来の青色系の半導体発光素子としては、チッ化ガリウム系化合物半導体が用いられ、その活性層としてＩｎＧａＮ系（Ｉｎの混晶比が所望のバンドギャップになるように変化させ得ることを意味する）化合物半導体が使用されてきたが、前述のように、ＩｎＧａＮ系化合物半導体はその結晶性がよくないと共に、Ｉｎの混晶比を一定以上に大きくすることができず、ある程度以上の長波長の発光をさせることができない。そのため、本発明者らは鋭意検討を重ねた結果、ＺｎＯとＣｄＯとを固溶化して、一般式がＣｄx Ｚｎ1-x Ｏ（０≦ｘ＜１）で表される混晶とすることにより、ＺｎＯが本来有しているバンドギャップよりもバンドギャップを小さくすることができ、ナローバンドギャップ化を達成することができることを見出した。
このＣｄx Ｚｎ1-x Ｏは、そのｘの値が大きくなるほどバンドギャップが小さくなる。前述した４００〜４３０ｎｍ程度の波長の光を発光させるためには、０.０２〜０.４程度が好ましく、さらに好ましくは０.０６〜０.３程度である。しかし、紫外線領域で発光させる場合には、ｘ＝０でもクラッド層にバンドギャップエネルギーがそれより大きい材料（Ｍｇの混晶比の大きいＭｇＺｎＯ）を使用することにより発光させることができる。なお、活性層５は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましいが、ＣｄとＺｎのみの固溶体ではなく、他の元素をさらに固溶させることもできる。なお、このような固溶体を得るには、たとえば後述するようにＭＯＣＶＤ法によりＣｄとＺｎとＯの反応ガスをキャリアガスと共に導入してその流量を調整することにより、所望の混晶比の固溶体を得ることができる。
活性層５と共に発光層形成部１１を構成するｎ型およびｐ型クラッド層４、６は、図１に示される例では、Ｍｇy Ｚｎ1-y Ｏ（０≦ｙ＜１、たとえばｙ＝０.１５）が用いられている。クラッド層４、６は、活性層５よりバンドギャップが大きく、キャリアを活性層５内に有効に閉じ込める効果を有すればよく、他のIII 族元素チッ化物（チッ化ガリウム系化合物半導体）などでもよい。しかし、Ｍｇy Ｚｎ1-y Ｏを用いることにより、チッ化ガリウム系化合物半導体とは異なり、ウェットエッチングが可能であり、後述するＬＤなどの場合には、メサ型形状にしたり、内部電流狭窄層を作り込みやすいため好ましい。このｎ型クラッド層４は、たとえば２μｍ程度の厚さに、ｐ型クラッド層６は、たとえば０.５μｍ程度の厚さに設けられる。
基板１は、たとえばサファイア基板が用いられるが、クラッド層などにチッ化ガリウム系化合物半導体が用いられる場合を含めて、ＧａＮ基板、ＳｉＣを表面に形成したシリコン基板、単結晶のＳｉＣ基板などを用いることができる。基板１の表面には、化合物半導体の格子不整合を緩和するための緩衝層２が、たとえばＺｎＯにより０.１μｍ程度形成される。この緩衝層２は、基板１がサファイアのような絶縁性基板であればノンドープでも、他の導電形でもよい。しかし、基板１が導電性の基板で、基板１の裏面から一方の電極を取り出す場合には、その基板と同一の導電形で形成される。そして、その上にＺｎＯからなるｎ型コンタクト層３が１〜２μｍ程度の厚さ形成されている。ｐ型クラッド層６上には、ＺｎＯからなるｐ型コンタクト層７が０.３μｍ程度設けられ、その表面にたとえばＩＴＯなどからなる透明電極８が形成されると共に、積層された半導体層３〜７の一部がエッチングにより除去されて露出するｎ型コンタクト層３にｎ側電極パッド９がＴｉおよびＡｕなどの真空蒸着とパターニングまたはリフトオフ法により、また、透明電極８上の一部にＮｉ／Ａｌ／Ａｕなどからなるｐ側電極１０がたとえばリフトオフ法などにより形成されている。
このＬＥＤを製造するには、たとえばＭＯＣＶＤ装置内に基板１をセッティングし、基板温度を３００〜６００℃程度にして、反応ガス、必要なドーパントガスをキャリアガスのＨ2 と共に導入し、気相反応させることにより、半導体層を成長させることができ、反応ガスを順次変化させたり、その流量を変化させることにより所望の混晶比の半導体層を積層することができる。なお、反応ガスとしては、Ｚｎとしてジエチル亜鉛（Ｚｎ（Ｃ2 Ｈ5 ）2 ）、Ｏとしてテトラヒドロフラン（Ｃ4 Ｈ8 Ｏ）、Ｍｇとしてシクロペンタジエチルマグネシウム（Ｃｐ2 Ｍｇ）、Ｃｄとしてジエチルカドミウム（Ｃｄ（Ｃ2 Ｈ5 ）2 ）がそれぞれ用いられ、ドーパントガスとしては、Ｃｌのｎ型ドーパントガスとしてエチルクロライド（Ｃ2 Ｈ5 Ｃｌ）、ｐ型ドーパントガスとしてプラズマＮ2 などを供給する。そして、反応時間を制御することにより、前述のような各半導体層の厚さを制御することができる。
そして、積層した半導体層の一部をＲＩＥ法などによりエッチングしてｎ型コンタクト層３を露出させる。その後、基板１の裏面を研磨し、１００μｍ程度の厚さとし、露出したｎ型コンタクト層３の表面に、たとえばリフトオフ法などによりＴｉ／Ａｕなどを真空蒸着などにより成膜してｎ側電極パッド９を形成し、ｐ型コンタクト層７の表面に真空蒸着などによりＩＴＯを成膜して透明電極８を形成すると共に、さらにたとえばリフトオフ法によりＮｉ／Ａｌ／Ａｕを真空蒸着してｐ側電極１０を形成する。その後ウェハからチップ化することにより、図１に示されるＬＥＤチップが得られる。
図２は、電極ストライプ型のＬＤチップの斜視説明図である。このＬＤチップも基本的には図１のＬＥＤチップと同様の構造になっているが、ＬＤにするため、発光層形成部１１において、活性層１５とクラッド層との間に光ガイド層１４、１６が設けられていることと、活性層１５が多重量子井戸構造で形成されていることが主な相違である。すなわち、活性層１５の屈折率がクラッド層４、６より大きい材料により形成されることにより、活性層１５に光を閉じ込めることができるが、活性層１５が薄く充分に光を閉じ込めることができないときは、活性層１５から光が漏れるため、光導波路の一部を構成するように、クラッド層４、６と活性層１５との間の屈折率を有する光ガイド層１４、１６が設けられる。しかし、活性層で充分に光を閉じ込められれば光ガイド層１４、１６を設ける必要はない。
詳述すると、サファイア基板１上にＺｎＯからなるバッファ層２が０.１μｍ程度設けられ、その上にＺｎＯからなるｎ型コンタクト層３が１μｍ程度の厚さ設けられている。そして、その上にＭｇy Ｚｎ1-y Ｏ（０≦ｙ＜１、たとえばｙ＝０.１５）からなるｎ型クラッド層４が２μｍ程度の厚さに設けられ、ついでｎ型ＺｎＯからなり光導波路の一部をなすｎ型光ガイド層１４が０.０５μｍ程度設けられている。活性層１５は、たとえばノンドープのＣｄ0.06Ｚｎ0.94Ｏ／Ｃｄ0.3 Ｚｎ0.7 Ｏからなるバリア層とウェル層とをそれぞれ５０Åおよび４０Åづつ交互に２〜５層づつ積層した多重量子井戸構造により形成されている。その活性層１５の上に、ＺｎＯからなり光導波路の一部をなすｐ型光ガイド層１６が０.０５μｍ程度、Ｍｇy Ｚｎ1-y Ｏ（０≦ｙ＜１、たとえばｙ＝０.１５）からなるｐ型クラッド層６が２μｍ程度の厚さに設けられ、さらにＺｎＯからなるｐ型コンタクト層７が１μｍ程度の厚さに設けられている。そして、ＬＥＤチップの場合と同様に、積層された半導体層の一部がエッチングにより除去されて露出したｎ型コンタクト層３にＴｉ／Ａｕなどからなるｎ側電極９が設けられ、ｐ型コンタクト層７の表面にｐ側電極１０がたとえばＮｉ／Ａｌ／Ａｕなどにより形成されている。半導体レーザの場合、光は上面から放射されないで、活性層１５の端面から放射されるため、上面に透明電極は不要で、電流通路を形成するために、たとえば１０μｍ程度の幅のストライプ状に形成したｐ側電極１０が直接ｐ型コンタクト層７上に形成されている。
このようなＬＤチップを形成する場合でも、積層される半導体層が酸化物半導体層であるため、活性層の結晶性が良好になると共に、そのエッチングが容易で、ウェットエッチングをすることができ、基板がサファイアなどで劈開しにくい場合でも、活性層の端面である光の放射面を平坦な面で形成しやすく、良好な共振器を形成しやすい。
図３は、ＬＤチップの他の構造例を示す斜視説明図である。この例は、ｐ側電極１０のみのストライプではなく、ｐ型クラッド層６の一部までをメサ型にエッチングしたメサストライプ型の構造としたもので、このメサ型エッチングは、ｎ型コンタクト層３を露出させるためのエッチングと同時にマスクを形成し直すだけで形成される。他の半導体層の積層構造は、図２に示される構造と同じで製造方法も同様である。
図４は、ＬＤチップのさらに他の構造例を示す同様の説明図である。この例は、ｐ型クラッド層６側にｎ型電流制限層（内部電流狭窄層）１７が設けられたＳＡＳ型構造の例である。この構造のＬＤチップを製造するには、前述と同様に基板１上にバッファ層２、ｎ型コンタクト層３、ｎ型光ガイド層１４、活性層１５、ｐ型光ガイド層１６、ｐ型クラッド層６を順次積層した後に、たとえばｎ型Ｍｇ0.2 Ｚｎ0.8 Ｏからなる電流制限層１７を０.４μｍ程度成長させる。そして、一旦結晶成長装置からウェハを取り出し、表面にレジスト膜を設けてストライプ状にパターニングをし、ＮａＯＨなどのアルカリ溶液により電流制限層１７をストライプ状にエッチングして、ストライプ溝１８を形成する。その後、再度ＭＯＣＶＤ装置にウェハを戻し、ｐ型ＺｎＯからなるｐ型コンタクト層７を前述の例と同様に成長する。その後は、前述の各例と同様にｎ側電極９およびｐ側電極１０を形成し、チップ化することにより図４に示される構造のＬＤチップが得られる。なお、ｐ型クラッド層６を２段構造とし、その間に電流制限層１７を作り込むこともできる。
従来のチッ化ガリウム系化合物半導体を用いた青色系の積層構造では、前述のように化学薬品に対して安定であるため、この例のように積層した半導体層をエッチングしてストライプ溝を形成することができなかったため、活性層の近くまで電流経路を充分に集中させることができなかったが、本発明によれば、このようなストライプ溝を形成した電流制限層（内部電流狭窄層）１７を半導体層の中に作り込むことができる。
図５は、さらに他の実施形態であるＬＤチップの同様の説明図である。この例は、基板１にサファイアではなく、導電性の基板を用いた例で、その結果ｎ側電極９が基板１の裏面に設けられている。この例では基板としてシリコン（Ｓｉ）基板１が用いられ、Ｓｉ基板１の表面に立方晶のＳｉＣ層２が形成され、その表面に直接または図示しない緩衝層を介して前述の各半導体層が積層されている。このＳｉＣ層２の形成は、たとえばＳｉ基板１をアセチレン（Ｃ2 Ｈ2 ）と水素の雰囲気中で、１０２０℃程度で６０分程度保持することによる炭化処理により１００Å程度の図示しないＳｉＣ膜を形成した後に同一炉内でＳｉの原料ガスであるジクロルシラン（ＳｉＨ2 Ｃｌ2 ）と、炭素の原料ガスであるＣ2 Ｈ2 を導入して熱ＣＶＤ法によりたとえば２μｍ程度成長することにより形成する。その後の各半導体層の積層は、前述の各例と同様に行う。この例によれば、半導体層のエッチングは行われない構造であるが、各半導体層の積層がチッ化ガリウム系化合物半導体のように高温で成長させなくても、６００℃程度以下の低温で成長させることができ、成長装置の負担が非常に軽く、装置の保守が容易であると共に、半導体層の成長も簡単に行うことができる。さらに、活性層の結晶性も優れているため、発光効率の高いＬＤおよびＬＥＤが得られる。
図５に示される例では、簡単化のため、電極ストライプ型の構造にしたが、電流制限層の埋込み型など、前述の各例の構造にすることもでき、このような導電性の基板を用いることにより、ｐ側およびｎ側の両電極をチップの上下両面から取り出すことができ、チップのボンディングなどに非常に取り扱いやすい素子となる。このような導電性の基板としては、他にＳｉＣの結晶基板や、ＧａＮ基板などでも、前述と同様に酸化物半導体を積層することができる。
前述の各例では、ＬＤの活性層として、多重量子井戸構造の例を示したが、その例に限られず、単一量子井戸構造またはバルク構造で形成することもできる。さらに、活性層で充分に光導波路を形成することができれば、光ガイド層を別途設ける必要がないこともいうまでもない。このことは、以下の各例においても同様である。
上記構造によれば、ＺｎＯをナローバンドギャップ化する方法が得られたため、バンドギャップが紫外線（紫外線領域ではＺｎＯを活性層に使用できる）から高精細なＤＶＤの光源に必要とされる４００〜４３０ｎｍの波長の光を発光させるバンドギャップをＺｎＯ系の酸化物半導体を用いて得ることができ、短波長の半導体発光素子に有利に用いることができる。
また、以上の例における半導体発光素子によれば、活性層をクラッド層で挟持する構造で、青色系の色を発光させる場合に、活性層にＣｄとＺｎを含む酸化物化合物半導体が用いられているため、ＩｎＧａＮ系化合物半導体のように結晶性の低下を招くことなく、４００〜４３０ｎｍ近傍の光を発光しながら非常に結晶性のよい活性層が得られる。その結果、発光効率も向上し、高輝度の青色系の半導体発光素子が得られる。
さらに、クラッド層にＺｎまたはＭｇとＺｎを含む酸化物化合物半導体が用いられることにより、活性層より大きいバンドギャップのクラッド層となり、発光素子を構成することができると共に、チッ化ガリウム系化合物半導体では行いにくいウェットエッチングをすることができること、６００℃程度以下の低温で半導体層を成長することができること、など取扱が非常に容易となり、青色系の半導体発光素子を容易に得ることができる。半導体レーザでは、電流注入領域を画定する必要があるが、電流制限層の埋込みやメサエッチングなどを容易に行うことができるため、とくにメリットが大きい。
さらに、前述の酸化物半導体層は、Ｓｉ基板上に設けたＳｉＣやＳｉＣ基板などの上に成長することができるため、電極をチップの上下両面から取り出す垂直型のチップとすることができる。その結果、ワイヤボンディングなども一方の電極のみを行えばよく、非常に取扱性が向上する。
上記構造によれば、従来のチッ化ガリウム系化合物半導体とは異なるＺｎＯ系の酸化物半導体層を用いて青色系の発光をさせることができ、結晶性のよい半導体層により高い発光効率の半導体発光素子が得られる。
さらに、ＺｎＯ系の酸化物半導体を用いることにより、チッ化ガリウム系化合物半導体に比べて非常に低い温度で半導体層を積層することができるため、成長装置の負担を軽くすることができると共に、ウェットエッチングをすることができて取扱いやすく安定した半導体層を積層することができる。
図６は、ＬＤチップのさらに他の構造例の斜視図が示されている。この例では活性層１５がＣｄx Ｚｎ1-x Ｏ（０≦ｘ＜１）のバルク層またはＣｄx Ｚｎ1-x Ｏ（０≦ｘ＜１）の組成変調により構成した量子井戸構造からなり、その活性層１５のｎ型クラッド層４側およびｐ型クラッド層６側に、たとえばＭｇｗ Ｚｎ1-ｗ Ｏ（０≦ｗ＜１）からなり、かつ、その接触部分における活性層の材料の格子定数とほぼ等しくなるような組成の材料からなるストレス緩和層２４、２６が活性層１５と接して設けられている。
活性層１５は、前述のように、キャリアの再結合により発光させる層で、そのバンドギャップにより発光する光の波長が定まり、発光させる光の波長に応じたバンドギャップの材料が使用され、この例では、ＺｎＯをＣｄによりナローバンドギャップ化したＣｄx Ｚｎ1-x Ｏ（０≦ｘ＜１）が用いられ、たとえばノンドープのＣｄ0.06Ｚｎ0.94Ｏ／Ｃｄ0.3 Ｚｎ0.7 Ｏからなるバリア層とウェル層とをそれぞれ５０Åおよび４０Åづつ交互に２〜５層づつ積層した多重量子井戸構造により形成されている。この構造は、たとえば図７にその一例の活性層１５近傍の拡大断面図、およびそのバンドギャップの変化状態を示す図が示されるように、Ｃｄ0.3 Ｚｎ0.7 Ｏからなるウェル層１５ａとＣｄ0.06Ｚｎ0.94Ｏからなるバリア層１５ｂとが交互に積層され、最後の層がウェル層１５ａで終っている。この例では、この活性層１５の両面側に、Ｃｄ0.3 Ｚｎ0.7 Ｏとほぼ同じ格子定数を有するＭｇ0.35Ｚｎ0.65Ｏからなるストレス緩和層２４、２６が設けられている。
ｎ型およびｐ型のストレス緩和層２４、２６は、活性層１５の一番外側の組成とほぼ同じ格子定数を有し、かつ、活性層よりバンドギャップの大きい材料であるＭｇｗＺｎ1-ｗＯ（０≦ｗ＜１）またはIII 族チッ化物化合物半導体からなっており、それぞれ０.０２μｍ程度の厚さで設けられている。すなわち、前述のように、ＺｎＯにＣｄまたはＭｇが混晶されると、図８に示されるように、格子定数が共にＺｎＯより大きくなり、ＣｄＺｎＯ系およびＭｇＺｎＯ系共に同じ傾向になる。そのため、発光させる波長により活性層のＣｄxＺｎ1-xＯにおけるｘの値が定まり、その格子定数に合うＭｇｗＺｎ1-ｗＯのｗの値が定まり、ストレス緩和層２４、２６の組成が定まる。しかし、III 族チッ化物化合物半導体で格子定数がほぼ等しい組成のものを使用することもできる。
このストレス緩和層２４、２６は、活性層１５と格子定数の異なるクラッド層などからのストレスが、活性層１５に及ばないようにするためのもので、そのストレスを吸収できる厚さあればよく、０.００５〜０.１μｍ程度、さらに好ましくは０.０１〜０.０５μｍ程度の厚さに設けられる。あまり厚くなるとクラッド層中にストレス発生の問題が生じ、薄すぎるとストレスを充分に吸収できず、活性層１５にストレスが加わることになる。
前述の例では、活性層１５が多重量子井戸構造からなり、その最外層がウェル層からなる例であったが、活性層がバリア層で終る場合もある。この場合は、そのバリア層の格子定数に合せた組成でストレス緩和層２４、２６が形成される。なお、バリア層がそのまま光ガイド層となる場合は、ウェル層の格子定数に合せられる。また、活性層が同じ組成の１層で形成されるバルク層からなる場合は、その活性層１５の組成に応じた格子定数に合うようにストレス緩和層２４、２６が形成される。さらに、図６に示される例では、活性層１５の両面にｎ型およびｐ型のストレス緩和層２４、２６が設けられていたが、両側に設けられなくても、いずれか一方だけに設けられてもその効果が大きい。
他の基板、クラッド層、光ガイド層およびその製法などは前述の図２に示される例と同じで、同じ符号を付してその説明を省略する。
このストレス緩和層が設けられることにより、ＺｎＯにＣｄを混晶させて、ナローバンドギャップ化し、青色系の発光をさせながら、その活性層の格子定数と合せてバンドギャップを大きくした半導体層がＺｎＯにＭｇを混晶させることにより得られ、活性層と格子定数が同じでバンドギャップの大きい半導体層（ストレス緩和層）を直接活性層に接して積層することができる。そのため、クラッド層などの格子不整合に伴うストレスはストレス緩和層により吸収され、活性層には直接格子不整合に伴うストレスがかからず、ピエゾ電界が発生しない。その結果、閾値を低減させることができ、不純物をドーピングしなくても低い閾値で動作させることができる。不純物をドーピングしないで発光素子を形成することができれば、非発光再結合中心の発生を避けることができる。これによって、素子の発熱を抑制することができ、半導体レーザにおいて一番問題となる寿命の向上、とくに高出力時の寿命向上に絶大な効果を発揮する。
前述の例では、ＬＤの例であったが、ＬＥＤでも活性層をクラッド層により挟持する高出力ＬＥＤの場合、同様にストレス緩和層を介在させることにより、閾値を下げることができ、低電圧駆動で高出力のＬＥＤが得られる。
ストレス緩和層を設ける発明によれば、活性層をクラッド層により挟持するダブルヘテロ接合構造の半導体発光素子において、格子不整合に伴うストレスが活性層に加わらないため、活性層にドーピングをしなくても閾値を下げることができる。その結果、とくに高出力の半導体レーザを構成する場合でも、発熱を抑えて高寿命化を達成することができ、青色系の化合物半導体発光素子の信頼性を非常に向上させることができる。
図９は、ＬＥＤチップのさらに他の例の断面図が示されている。この例では活性層を成長した後に、高温でＺｎＯまたはＭｇを含むクラッド層などを成長しようとすると、その温度上昇によりＺｎＯなどの半導体層が成長する前に活性層のＣｄが蒸発して抜けてしまうという問題を解決するものである。
すなわち、図１１にＣｄ、Ｚｎ、Ｍｇの蒸気圧曲線が示されるように、これらの金属の同一温度における蒸気圧は、Ｃｄ＞Ｚｎ＞Ｍｇの関係がある。これは、同一の蒸気圧を得るための温度がＭｇ＞Ｚｎ＞Ｃｄであることを意味する。たとえば通常のＭＢＥ法により成長する場合、材料である金属の蒸気圧が１０-3〜１０-4Ｔｏｒｒ程度になるようにその蒸発温度が調整されるのが一般的である。その場合、Ｃｄ、Ｚｎ、Ｍｇの蒸発温度は、それぞれ２００〜２５０℃、２５０〜３００℃、４００〜４５０℃程度になるように調整される。この場合、蒸発原子が基板に到達した後のマイグレーション（基板表面上で接している異種原子同士が互いの結晶欠陥を埋めるように移動する動き）の効果を考えると、基板の温度も蒸発温度に比例して調整するのが一般的である。すなわち、ＭＢＥ法などにより、たとえばＣｄx Ｚｎ1-x Ｏからなる活性層を成長し、ついでＺｎＯまたはＭｇy Ｚｎ1-y Ｏの光ガイド層やクラッド層を成長しようとすると、その成長温度を、活性層を成長する温度より高くしなければならない。
そのため、バンドギャップエネルギーが下がらず発光波長を長くすることができず、活性層の成長の際にＣｄの混晶比を多くして成長しようとすると、後の工程でＣｄの蒸発量が多くなるだけで、発光波長を長くできないと共に、かえってＣｄの抜けた後が格子欠陥となり、発光特性も低下する。図９に示される例は、Ｃｄの蒸発を抑制して、青色から緑色の発光をすることができると共に、結晶性が向上し、発光特性の優れたＺｎＯ系化合物半導体発光素子およびその製法を得るものである。
本発明者らは、Ｃｄx Ｚｎ1-x Ｏを活性層とするＺｎＯ系化合物半導体発光素子において、バンドギャップエネルギーのナロー化を達成し、青色から緑色の発光をさせるため、鋭意検討を重ねた結果、混晶化したＣｄx Ｚｎ1-x Ｏからなる活性層を、つぎのＺｎＯやＭｇＺｎＯなどの成長時にＣｄが蒸発しないように、活性層の表面に活性層の成長温度と同程度の低温でＺｎＯからなる蒸発防止層を設けておくことにより、Ｃｄの混晶比を充分に大きくすることができ、Ｃｄが３０％（ｘ＝０.３）程度で波長が４１０ｎｍ程度の青色の発光をさせることができると共に、Ｃｄの蒸発防止により活性層の結晶性も向上し、優れた発光特性のＺｎＯ系化合物半導体発光素子が得られることを見出した。
この例によるＺｎＯ系化合物半導体発光素子は、図９にＬＥＤチップの断面説明図が示されるように、Ｃｄx Ｚｎ1-x Ｏ（０≦ｘ＜１）からなる活性層５がＺｎＯ系化合物半導体からなる下部クラッド層４および上部クラッド層６により挟持される発光層形成部１１が形成されている。そして、活性層５と上部クラッド層６との間の少なくとも活性層５側に低温ＺｎＯ層（Ｃｄの蒸発防止層）２０が設けられていることに特徴がある。
低温ＺｎＯ層２０は、Ｃｄを含む活性層５が成長された後、そのまま温度を上昇させないで、Ｃｄのソース源を閉じてＺｎＯを成長することにより得られるものである。すなわち、Ｃｄの蒸気圧は高いため、Ｃｄを含む活性層５を成長する場合、前述のように２００〜２５０℃程度の低温で成長し、その上に成長するクラッド層６としてのＭｇy Ｚｎ1-y ＯはＭｇの蒸気圧が低いため、通常４００〜４５０℃程度の高温で成長する。しかし、前述のように、本発明者らは活性層５を成長した後に、つぎの半導体層を成長するため基板の温度を上昇させると、活性層５のＣｄが蒸発して結晶欠陥が生じると共にＣｄの混晶比が低下するということを見出した。このＣｄの蒸発を防止するため、低温ＺｎＯ層２０が設けられている。
低温ＺｎＯ層２０は、このようにＣｄの蒸発を防止するためのものであるため、活性層５の表面を覆う程度に設けられておればよく、その厚さは１００〜１０００Å程度設けられておれば、Ｃｄの蒸発を充分に防止することができることが、本発明者らにより確認された。また、成長温度は、できるだけ低い方がＣｄの蒸発を防止することができるため好ましいが、余り低くなるとＺｎＯの成長自身が進まないため、かえってＣｄの蒸発が生じやすく、２００〜３００℃程度、さらに好ましくは、活性層５の成長温度程度が一番効果的であった。
発光層形成部１１は、図９に示される例では、Ｃｄx Ｚｎ1-x Ｏ（０≦ｘ＜１、たとえばｘ＝０.３）からなる活性層５をＭｇy Ｚｎ1-y Ｏ（０≦ｙ＜１、たとえばｙ＝０.１５）からなる下部（ｎ型）と上部（ｐ型）のクラッド層４、６で挟持する構造であるが、この例では、前述のように活性層５の上部表面に低温ＺｎＯ層（蒸発防止層）２０が設けられている。この低温ＺｎＯ層２０も活性層５よりバンドギャップエネルギーは大きく、キャリア閉込め効果もある。しかし、この低温ＺｎＯ層２０は、前述のように１００〜１０００Åと非常に薄く、殆ど影響を受けることなく上部クラッド層６がキャリア閉込め効果を有している。
活性層５は、キャリアの再結合により発光させる層で、そのバンドギャップエネルギーにより発光する光の波長が定まり、発光させる光の波長に応じたバンドギャップエネルギーの材料が使用され、たとえば単一活性層で０.１μｍ程度の厚さに形成されている。このＣｄx Ｚｎ1-x Ｏは、そのｘの値が大きくなるほどバンドギャップエネルギーが小さくなる。たとえば４３０ｎｍ程度の波長の光を発光させるためには、０.３２程度が好ましく、従来はこのようなＣｄの混晶比の大きいＣｄx Ｚｎ1-x Ｏを得られなかったが、本発明によりＣｄの蒸発を防止することができ、Ｃｄの混晶比が３２％程度のものを得ることができた。なお、活性層５は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましい。
基板１としては、この例ではｎ型のＺｎＯ基板が用いられているが、この例に限定されるものではなく、サファイア、ＧａＮ、ＧａＰ、ＳｉＣなど前述の種々の基板を用いることができ、他のｎ型およびｐ型クラッド層４、６なども、前述の例と同様で、同じ部分には同じ符号を付してその説明を省略する。
前述のように、この例ではＣｄx Ｚｎ1-x Ｏ活性層上に、低温ＺｎＯ層が設けられているため、つぎのＭｇy Ｚｎ1-y Ｏからなるクラッド層を４００℃程度以上の高温で成長しても、活性層のＣｄの蒸発は阻止される。また、低温ＺｎＯ層を成長する間も、その温度が活性層の成長時と同程度の低温であるため、それ程Ｃｄは蒸発しない。そのため、活性層を成長する際に混晶したＣｄをほぼそのまま維持することができる。その結果、活性層からのＣｄの蒸発による結晶欠陥や、Ｃｄの蒸発による混晶比の低下などは生ぜず、所望のバンドギャップエネルギーを有し、結晶性の優れた活性層が得られ、青色から緑がかった半導体発光素子が優れた発光効率で得られる。
つぎに、このＬＥＤの製法について説明をする。たとえばＭＢＥ（分子線エピタキシー）装置内にＺｎＯなどからなる基板１をセッティングし、基板１の温度を３００〜３５０℃程度にし、プラズマ酸素の照射条件下において、Ｚｎのソース源（セル）のシャッターを開け、Ｚｎを照射すると共に、ｎ型ドーパントのＡｌのシャッターも開けてｎ型のＺｎＯからなるｎ型コンタクト層３を０.５μｍ程度成長させる。ついで、さらにＭｇのソース源（セル）のシャッターも開け、基板１の温度を４００〜４５０℃程度にしてＭｇ0.15Ｚｎ0.85Ｏからなるｎ型の下部クラッド層４を１μｍ程度成長する。
つぎに、活性層５を成長するため、基板温度を２００〜２５０℃程度に下げると共に、Ｍｇのセル、およびドーパントのＡｌのセルを閉め、Ｃｄのソースメタルであるセルのシャッターを開いてＣｄを照射し、Ｃｄ0.32Ｚｎ0.68Ｏを０.１μｍ程度成長する。ついで、Ｃｄのセルのシャッターを閉め、同じ温度でＺｎＯからなる蒸発防止層２０を０.０５μｍ程度成長する。
さらに、基板温度を４００〜４５０℃程度にして、同様にｐ型クラッド層６を１μｍ程度、ｐ型コンタクト層７を０.５μｍ程度成長することにより半導体積層部１２を成長する。なお、ｐ型にする場合は、後述するプラズマ励起Ｎ2 と、Ａｌの同時ドーピングにより形成した。
その後、ＭＢＥ装置よりエピタキシャル成長がされたウェハを取り出し、スパッタ装置に入れて透明性導電膜ＩＴＯを０.２μｍ程度の厚さに設け透明電極８とする。その後、前述の例と同様に、基板１の裏面を研磨し、１００μｍ程度の厚さとし、基板１の裏面にＴｉ／Ａｌなどからなるｎ側電極９を全面に、透明電極８上にＮｉ／Ａｌなどからなるｐ側電極１０をたとえばリフトオフ法により、それぞれ真空蒸着などにより０.２μｍ程度づつ形成する。その後ウェハからチップ化することにより、図９に示されるＬＥＤチップが得られる。
このような方法でＺｎＯ系化合物半導体層を成長すると、蒸気圧の大きいＣｄの蒸発を防止することができ、活性層のバンドギャップエネルギーを充分に下げて長い波長の発光をさせることができると共に、活性層の結晶性を向上させることができて、青色から緑がかった色で発光特性の優れたＺｎＯ系化合物半導体発光素子が得られる。
前述の例は、ＬＥＤの例であったが、ＬＤであっても同様である。この場合、発光層形成部１１が若干異なり、たとえば活性層１５はノンドープのＣｄ0.03Ｚｎ0.97Ｏ／Ｃｄ0.2 Ｚｎ0.8 Ｏからなるバリア層とウェル層とをそれぞれ５０Åおよび４０Åづつ交互に２〜５層づつ積層した多重量子井戸構造により形成することが好ましい。また、活性層１５が薄く充分に光を活性層１５内に閉じ込められない場合には、たとえばＺｎＯからなる光ガイド層１４、１６が活性層１５の両側に設けられる。しかし、この場合も活性層１５と光ガイド層１４、１６との間に低温ＺｎＯ層からなるＣｄの蒸発防止層２０が設けられる。また、ＩＴＯからなる透明電極は不要で、直接ｐ側電極１０をストライプ状にパターニングして形成したり、半導体層の上部をメサ型形状にエッチングしたり、電流狭窄層を埋め込むことにより、電流注入領域を画定する構造に形成される。電流狭窄層を形成する構造の例を図１０に示す。
図１０に示されるＳＡＳ型構造のＬＤチップを製造するには、前述と同様に基板１上にｎ型コンタクト層３、ｎ型クラッド層４、ｎ型ＺｎＯからなる０.０５μｍ程度のｎ型光ガイド層１４を順次前述の高温で成長する。ついで、前述の多重量子井戸構造の活性層１５を２００〜２５０℃程度で成長し、続いて同温度で低温ＺｎＯ層である蒸発防止層２０を０.０５μｍ程度成長する。その上に前述の高温でｐ型ＺｎＯからなる０.０５μｍ程度のｐ型光ガイド層１６、ｐ型クラッド層６を順次積層した後に、たとえばｎ型Ｍｇ0.2 Ｚｎ0.8 Ｏからなる電流狭窄層１７を０.４μｍ程度成長させる。そして、一旦結晶成長装置からウェハを取り出し、表面にレジスト膜を設けてストライプ状にパターニングをし、ＮａＯＨなどのアルカリ溶液により電流狭窄層１７をストライプ状にエッチングして、ストライプ溝１８を形成する。その後、再度ＭＢＥ装置にウェハを戻し、ｐ型ＺｎＯからなるｐ型コンタクト層７を前述の例と同様に成長する。その後は、前述の各例と同様にｐ側電極１０およびｎ側電極９を形成し、チップ化することにより図１０に示される構造のＬＤチップが得られる。なお、両クラッド層４、６、光ガイド層１４、１６および活性層１５により発光層形成部１１が構成されている。
この例によれば、とくに青色系の半導体発光素子に用いられるＺｎＯ系化合物半導体層のバンドギャップエネルギーを小さくするＣｄの蒸発を抑えて充分に混晶比を上げると共に、結晶性の優れたＣｄＺｎＯ系の活性層を成長することができるため、青色から緑色の発光をするＺｎＯ系化合物半導体発光素子が高い発光効率で得られる。その結果、とくに現在要望されている青色系のＬＥＤやＬＤなどの半導体発光素子を、新たな材料でその発光効率などの発光特性を向上することができる。
図１２に示される例は、ＺｎＯ系酸化物半導体層を結晶性よく成長し、発光特性を向上させるための例を示す。すなわち、ＺｎＯ系化合物半導体は、ＧａＮ系化合物半導体と異なり、縦方向の成長はスムーズに行われるが、横方向の成長は殆ど成長しない。すなわち、ｃ軸方向の成長は早いが、これに比べてａ軸方向の成長は遅い。そのため、図１３（ａ）に結晶成長の状態が模式的に示されるように、基板６３上に最初の結晶成長を始める核が存在するところは、ドンドン成長して結晶層６４が形成され、結晶性が非常に良好な層Ａが形成されるが、基板６３の表面に核が存在しないところＢでは、成長が遅れ、結晶粒界が形成されて結晶性が非常に悪くなる。この状態をＸ線回折により調べると、図１３（ｂ）に示されるように、基板６３の回転角ωに対して、結晶粒界の存在する部分Ｂは裾の広がったスペクトラムになる。このように、ＺｎＯ系化合物半導体は、格子整合のみならず結晶粒界が生じやすいという点で、ＧａＮ系化合物半導体にもまして、良好な結晶性を得にくい。
本発明者らは、ＺｎＯ系化合物半導体を結晶性よく成長させるため、鋭意検討を重ねた結果、前述のように結晶粒界の生じる部分は、基板上に初期核が存在せず、基板表面での結晶成長が遅れ、横からの成長もなくその上の結晶成長がスムーズに進まないことに原因があることを見出した。そして、さらに検討を重ねた結果、サファイア基板上にＡｌ2 Ｏ3 膜を介在させることにより、その上に成長するＺｎＯ系化合物半導体が結晶性よく成長することを見出した。
この例による半導体発光素子は、図１２にＬＥＤチップの断面説明図が示されるように、サファイア基板１上にＡｌ2 Ｏ3 膜からなるバッファ層２が設けられている。そして、そのバッファ層２上にＺｎＯ系化合物半導体からなり、少なくともｎ型層（ｎ型クラッド層４）とｐ型層（ｐ型クラッド層６）とを含み発光層（活性層５）を形成する発光層形成部１１が設けられている。
緩衝層２は、Ａｌ2 Ｏ3 膜をスパッタ装置、真空蒸着、またはＭＢＥの方法により５００〜２０００Å程度、好ましくは１０００Å程度の厚さに形成されている。ＭＢＥ装置で行うことが、つぎのＺｎＯ系化合物半導体層を結晶成長させる装置と連続して同じ成長装置で成長を行うことができるため、とくに好ましい。このＡｌ2 Ｏ3 膜の成膜は、後述するように、１００〜２００℃程度の低温で成膜し、その後に、たとえばＭＢＥ装置により８００℃程度の高温で２０〜４０分程度のアニール処理を行うことにより結晶化をすることが、サファイア基板１の表面状態に拘らず、均一なＡｌ2 Ｏ3 膜を成膜することができ、初期の結晶核を生成しやすいため好ましい。この緩衝層２は、基板１がサファイアのような絶縁性基板であればノンドープでも、他の導電形でもよい。
発光層形成部１１や電極などの構成は前述の各例のＬＥＤチップと同様で、図示されていないが、前述のように表面にＩＴＯなどからなる透明電極が設けられてもよい。前述の例と同じ部分には同じ符号を付してその説明を省略する。
このＬＥＤを製造するには、たとえばスパッタ装置内にサファイア基板１をセッティングし、基板温度を１００〜２００℃程度にして、スパッタさせることにより、１０００Å程度Ａｌ2 Ｏ3 膜を成膜する。ＭＢＥ装置を用いてＡｌセルからＡｌを飛ばしながら、プラズマ励起酸素ガスを導入することによりＡｌ2 Ｏ3 膜を成膜してもよい。その後、たとえばＭＢＥ装置内にサファイア基板１を入れて、８００℃程度に基板温度を上昇させて、２０〜４０分程度アニール処理をする。その後、引き続きＭＢＥ装置により、前述と同様に各半導体層を積層し、電極形成などを行うことにより、図１２に示されるＬＥＤチップが得られる。
前述の例は、ＬＥＤの例であったが、ＬＤであっても同様で、サファイア基板上にＡｌ2 Ｏ3 膜からなる緩衝層を設けることにより、前述の各構造のＬＤチップが得られる。
サファイア基板を用いてＡｌ2 Ｏ3 膜からなる緩衝層を成膜してから、ＺｎＯ系化合物半導体を成長することにより、機械研磨されたサファイア基板の表面と異なり、Ａｌ2 Ｏ3 膜の表面全面に初期の結晶核が満遍なく形成され、その上に成長する半導体層は、初期の結晶核をシードとして成長するため、結晶粒界が形成されることなく、全面に均一なＺｎＯ系化合物半導体層が成長する。その結果、結晶性の非常に優れたＺｎＯ系化合物半導体層を成長させることができ、発光特性の優れたＬＥＤやＬＤが得られる。
なお、Ａｌ2 Ｏ3 膜の成膜を単結晶にならない低温で成膜し、その後に結晶生長の温度に上昇させる（アニール処理する）ことにより、Ａｌ2 Ｏ3 膜が単結晶化することが、最初から高温でＡｌ2 Ｏ3 膜の単結晶層を成長するよりも、優れた結晶層を成長することができる。すなわち、低温で成膜すると、単結晶ではなくアモルファスの状態で成膜するため、サファイア基板の表面が機械研磨および化学エッチングにより完全な結晶面になっていなくても、成膜しやすい。その後アモルファスのＡｌ2 Ｏ3 膜の少なくとも表面側は、高温処理により単結晶化するため、表面の全面に初期核が形成され、全面に均一な結晶層が成長しやすい。しかし、単結晶のＡｌ2 Ｏ3 膜を緩衝層として成長しても、サファイア基板と同じ結晶構造であるため、ＺｎＯなどの異なる半導体層を直接成長させるより遥かに結晶欠陥のない緩衝層が得られる。
この例によれば、とくに横方向の成長をしにくいＺｎＯ系化合物半導体層をサファイア基板上に成長する場合に、Ａｌ2 Ｏ3 膜を緩衝層として成膜し、成長初期の結晶核を形成しているため、結晶核が緩衝層の全面に満遍なく形成され、結晶性の優れたＺｎＯ系の化合物半導体層を成長することができる。その結果、結晶性の優れた半導体層が得られ、発光効率などの発光特性の優れたＬＥＤやＬＤなどの半導体発光素子が得られる。
本発明者らは、結晶性のよい酸化物半導体層を成長するため、さらに鋭意検討を重ねた。前述のように、従来の青色系の半導体発光素子は、いずれも基板としてサファイア基板が用いられ、ＬＤを製造する場合の劈開性を考えると非常に取り扱いにくい。現実に一番実用化されているＧａＮ系化合物半導体においても、劈開性を有する６Ｈ−ＳｉＣやＥＬＯＧ（Epitaxially Lateral Over Growth ）を用いたＧａＮ基板を作る研究が盛んに行われている。そのため、ＺｎＯ系の化合物半導体などの酸化物化合物半導体を結晶性の良い半導体層として成長すると共に、基板の特性に左右されないで、酸化物化合物半導体層をエピタキシャル成長することができることが望まれる。
本発明者らは、鋭意検討の結果、前述のように結晶中に粒界が生じる部分は、基板上に初期の結晶核が存在せず、基板表面での結晶成長が遅れ、ａ軸方向へのラテラル成長もなくその上の結晶成長がスムーズに進まないことに原因があることを見出した。そして、さらに検討を重ねた結果、基板上にＺｎを含む酸化物を１００〜３００℃程度の低温で非晶質または多結晶の状態で成膜し、その後基板温度をエピタキシャル成長温度に上昇させると、ＺｎＯ系酸化物膜の表面に満遍なく結晶核が生成し、基板の拘束をある程度緩和しその結晶核をシードとして結晶性の優れたＺｎＯ系酸化物化合物半導体層をエピタキシャル成長することができることを見出した。
すなわち構造的には図１に示される構造と同じであるが、基板１上にＺｎＯ系などの酸化物化合物半導体層からなり発光層形成部１１を含む半導体積層部１２が設けられ、基板１の表面に半導体積層部１２の半導体層を成長する温度より低温でＺｎを含む酸化物薄膜が緩衝層２として設けられ、半導体積層部１２との間に介在されている。
図１に示される例は、サファイア基板１上にＺｎＯ系化合物半導体が積層された青色系のＬＥＤチップの例である。しかし、この例では基板１としては、サファイア基板に限定されることなく、ＧａＮ、ＧａＰ、ＳｉＣなどを使用することができる。
緩衝層２は、たとえばＺｎＯなどのＺｎを含む酸化物が用いられる。その上に成長される半導体積層部の最初のエピタキシャル成長される半導体層と同じ組成の酸化物半導体層であることが、ホモ接合となり、良好な格子整合が得られるため好ましい。この緩衝層２は、半導体積層部１２を成長する装置で低温で成膜され、たとえばサファイア基板１を、ＭＢＥ装置に入れて、基板温度を３００℃程度にして０.０５μｍ程度の厚さ成膜することにより形成される。この成長温度では、緩衝層２は単結晶にはならない。しかし、引き続きつぎのＺｎＯを成長する際に、酸素プラズマの照射を行いながら、６５０℃程度まで昇温することにより、その表面にＺｎＯ系酸化物の各結晶に対応して微小な結晶核が満遍なく生成され、その上に成長するＺｎＯ層は、その結晶核をシードとして成長を始めるため、緩衝層２上に満遍なく成長を始める。すなわち、低温で設けられたＺｎを含む酸化膜の緩衝層２が設けられることにより、基板の結晶構造に余り拘束されないで、緩衝層の表面に形成される結晶核をシードとして結晶欠陥の少ない酸化物化合物半導体結晶層を成長することができる。
緩衝層２は、このように初期核が基板表面に満遍なく生成されるように設けられることが必要である。そのためには、１００〜３００℃程度の低温でＭＢＥ法、ＭＯＣＶＤ法、またはプラズマＣＶＤ法により、２０〜２００ｎｍ、さらに好ましくは５０〜１００ｎｍ程度の厚さに成膜されることが必要である。厚すぎると緩衝層の結晶化が起りにくいため表面に初期核が生成しにくく、薄すぎると初期核が満遍なく生成されないからである。ＭＢＥ法で成膜する場合は、ＺｎとＯプラズマをソース源として、ＭＯＣＶＤ法で成膜する場合は、ジメチル亜鉛（ＤＭＺｎ）とテトラヒドロフランを反応ガスとして、プラズマＣＶＤ法で成膜する場合は、ＤＭＺｎとＯプラズマとを反応ガスとしてそれぞれ使用することによりＺｎＯの緩衝層を成膜することができる。
その他の発光層形成部１１や、電極などの他の構造は前述の各例における種々の構成を採用することができる。
このＬＥＤを製造するには、たとえばＭＢＥ装置内にサファイア基板１をセッティングし、３００℃程度にし、Ｚｎおよび酸素を照射し、非晶質のＺｎＯ層２を０.０５μｍ程度成膜する。ついで、酸素照射を続けながら、基板温度が６５０℃程度になるように昇温する。この昇温により、緩衝層２の表面は結晶化し、満遍なく結晶核が生成する。基板温度が６５０℃に達したところで、Ｚｎのソース源（セル）のシャッターを開け、再度Ｚｎを照射すると共に、ｎ型ドーパントのＡｌのシャッターも開けてｎ型のＺｎＯからなるｎ型コンタクト層３を１.５μｍ程度成長させる。ついで、発光層形成部１１などの半導体積層部１２の各半導体層の構成元素、たとえばＺｎ、Ｍｇ、Ｃｄなどをセルから飛ばしながら、それぞれ前述の組成で前述の厚さになるように順次成長させる。なお、ｎ型半導体層にする場合、Ａｌを飛ばすことによりドーピングし、ｐ型にする場合は、後述するプラズマ励起Ｎ2 と、緩衝剤としてのＡｌの同時ドーピングにより形成した。
その後、ＭＢＥ装置よりエピタキシャル成長がされたウェハを取り出し、前述と同様に各電極９、１０を形成した。
低温ＺｎＯ系化合物の緩衝層を設ける本発明によれば、基板上にＺｎを含む酸化物化合物を低温で非晶質または多結晶の構造で成膜して、その上に６５０℃程度の高温で酸化物化合物半導体層を成長しているため、基板の表面に満遍なく成膜した緩衝層の表面に、酸化物半導体層の成長のための昇温により、その酸化物半導体層の小さい単結晶の部分である結晶核が満遍なく生成される。そして、その上に酸化物半導体層を成長するため、結晶核をシードとして結晶成長を始め、緩衝層と成長する半導体層とが同種の材料であるためホモエピタキシーとなり、基板の拘束が緩和され、ある程度基板を自由に選択しながら結晶欠陥の少ない結晶層が成長する。とくに、成長する半導体層が、ＺｎＯ系のような酸化物化合物半導体では、前述のように、ａ軸方向への成長が遅く、初期の結晶成長の核が存在しないところでは、結晶が進まず、結晶中に粒界が発生しやすいが、本発明では表面に満遍なく初期の結晶核が生成するため、非常に結晶性の良好な半導体層が得られる。
前述の例は、緩衝層２として、化合物半導体層を成長する成長装置で、低温で非晶質または多結晶になるように形成したが、たとえばスパッタリング、真空蒸着、レーザアブレーションなどのエピタキシャル成長とは異なる装置による成膜法で非晶質または多結晶層の緩衝層を形成すれば、その膜質が非常に緻密となり、より一層基板の結晶構造には全然制約されない。すなわち、緩衝層が緻密であるため、基板の結晶構造の性質が緩衝層により遮断される。そのため、その後に成長する半導体層の成長温度などに耐え得る材料であれば、自由に選定することができる。この場合、真空蒸着による方法では、酸素（Ｏ）欠損を生じやすいので、雰囲気中に酸素（Ｏ）を含ませたスパッタレーザアブレーションが好ましい。この方法で緩衝層２を形成し、電流狭窄層を有する構造（図４の構造と同じ）の半導体レーザを製造する例について、図４を参照しながら説明をする。
図４に示されるＳＡＳ型構造のＬＤチップを製造するには、まず、たとえばＧａＰからなる基板１をＥＣＲ（Electron Cyclotron Resonance）スパッタ装置に入れ、ＺｎＯまたはＺｎをターゲットとして、（Ａｒ＋Ｏ2 ）プラズマの雰囲気でＺｎＯを２０〜２００ｎｍ程度成膜する。その後、基板１をＭＢＥ装置内に入れ、酸素照射条件下で６５０℃程度まで昇温し、前述の例と同様に、各半導体層の構成元素、たとえばＺｎ、Ｍｇ、Ｃｄなどをセルから飛ばしながら、つぎの各層を順次成長させる。その後は、前述の例と同様に行うことにより、図４に示される構造のＬＤチップが得られる。
この方法によれば、スパッタリングなどにより緩衝層を成膜することができるため、通常のＭＯＣＶＤ法などと異なり、非常に緻密な膜を成膜することができる。しかも非晶質または多結晶で形成されるため、全面に欠損などが生じることなく成膜することができる。その結果、酸化物化合物半導体層を成長する際の高温により表面に初期の結晶核が満遍なく生成し、その結晶核をシードとして良好な結晶層が得られる。そのため、緩衝層の緻密さに基づき、基板の結晶構造に影響を受けることなく半導体層を成長することができ、基板の材料に制約されないで、前述の例のようにＧａＰ基板、ＧａＡｓ基板、Ｓｉ基板など劈開しやすい材料や取り扱いやすい材料を用いながら、非常に良好な結晶構造の酸化物半導体層を成長することができる。その結果、結晶性の非常に優れたＺｎＯ系化合物半導体層を成長させることができ、劈開性のある発光特性の優れたＬＥＤやＬＤが得られる。
このＺｎを含む緩衝層を低温で形成する発明によれば、基板の結晶構造に余り拘束されることなく酸化物化合物半導体層を非常に結晶性よく成長することができる。そのため、青色系のＬＥＤやＬＤを製造するのに高価で取り扱いにくいサファイア基板などを使用しなくても、非常に高特性で、安価に青色系の半導体発光素子を得ることができる。
さらに、基板に劈開性の優れたものを選定することにより、とくにＬＤなどに効果が大きい共に、製造工程が簡略化され、安価に製造することができる。
本発明者らは、さらに基板上に積層する発光層を形成する化合物半導体からなる半導体積層部の結晶性をよくするため、鋭意検討を重ねた。すなわち、前述のＺｎＯ系化合物は横方向の成長が遅いという点もさることながら、ＧａＮ系化合物半導体や、ＺｎＯ系化合物半導体などのウルツアイト構造の半導体は、これらの半導体層と結晶構造が一致する基板が存在せず、サファイア基板などの格子定数の異なる基板上に半導体層を成長することにより形成されている。しかし、たとえばＺｎＯとサファイアとの格子不整合度は１８.３％ある。そのため、格子不整合によるクラックなどが半導体成長層に入りやすく、結晶構造の不具合に基づく発光効率の低下や、閾値電圧が上昇しやすい。そのため、基板との格子不整合の生じやすい半導体層をできるだけ格子欠陥が生じないで良好な半導体層を成長することが要求される。
本発明者らは、ＺｎＯ系化合物半導体やＧａＮ系化合物半導体を結晶性よく成長させるため、鋭意検討を重ねた結果、半導体層の結晶にクラックが入る原因が、高温で半導体層をエピタキシャル成長した後の、降温する際に結晶粒界の部分にクラックが入り、そのクラックを起因としてさらにクラックが進むことにあることを見出した。そして、さらに鋭意検討を重ねた結果、降温の際におけるクラックの発生は、基板と積層する化合物半導体層との熱膨張率の差に基づき、降温時の収縮スピードの差に起因していることを見出した。そして、基板と成長する半導体層の間に熱膨張係数の中間の材料を緩衝層として介在させることにより、クラックなどの結晶欠陥を大幅に縮減することができることを見出した。
この例においても、構造的には図１に示される構造と同じで、基板１上に化合物半導体層からなりｎ型層（ｎ型クラッド層４）とｐ型層（ｐ型クラッド層６）とを有し、発光層（活性層５）を形成する発光層形成部１１を含む半導体積層部１２が設けられている。そして、半導体積層部１２における最下層のエピタキシャル成長層（ｎ型コンタクト層３）の熱膨張係数より大きく、かつ、基板１の熱膨張係数より小さい熱膨張係数を有する材料からなる緩衝層２が基板１と半導体積層部１２との間に設けられている。なお、発光層を形成する構造には、活性層をｎ型とｐ型のクラッド層により挟持する構造に限らず、ｐｎ接合など他の構造も含む。
図１に示される例は、サファイア基板１上にＺｎＯ系化合物半導体が積層された青色系のＬＥＤチップの例である。基板としては、サファイア基板に限定されることなく、ＧａＡｓ（熱膨張係数；６.６３×１０-6／Ｋ）などを使用することができる。ただし、ＧａＡｓを基板として用いる場合、ＧａＮ（熱膨張係数；７.７×１０-6／Ｋ）とＡｌＮ（熱膨張係数；５.３×１０-6／Ｋ）の中間にあるため、緩衝層としてはＧａＡｓの熱膨張係数より小さくなるＡｌＧａＮからＡｌＮを使用することになる。また、ＧａＡｓは立方晶構造になる。
緩衝層２は、たとえばＧａＮ層を０.１μｍ程度成膜する。この緩衝層２は、たとえば６００℃程度の低温で、アモルファス層または多結晶層として形成される。この緩衝層２は、前述のように、基板１と、つぎに成長する最初のエピタキシャル成長層とが有する熱膨張係数の、中間の熱膨張係数を有する材料で、かつ、最初のエピタキシャル成長層と同じ結晶構造を有する材料を用いることにより、その上に成長される半導体積層部にクラックなどの入らない良好な結晶構造が得られることを本発明者らは見出した。すなわち、サファイアの熱膨張係数（ａ軸方向、以下同じ）は、７.５×１０-6／Ｋであり、最初のエピタキシャル成長層３が図１に示される例では、ＺｎＯで、その熱膨張係数が２.９×１０-6／Ｋであるため、ＧａＮの熱膨張係数５.５９×１０-6／Ｋはその中間の値になり、しかもＧａＮもＺｎＯと同様にウルツアイト構造であるため、上記条件を満足している。ＡｌＮも同様にウルツアイト構造であり、熱膨張係数は５.３×１０-6／Ｋであり、同様に条件を満たし、ＧａＮとＡｌＮとの混晶のＡｌｐ Ｇａ1-ｐ Ｎ（０≦ｐ≦１）でも良いことはいうまでもない。この緩衝層２は、基板１がサファイアのような絶縁性基板であればノンドープでも、他の導電形でもよい。緩衝層２としては、この他にＳｉＣ（熱膨張係数；４.９×１０-6／Ｋ）などを使用することができる。
その他の発光層形成部１１や、電極などの他の構造は前述の各例における種々の構成を採用することができる。また、この例は、ＬＥＤであるが、ＬＤでも同様に前述の各構成例に形成することができる。なお、この例においても、ｎ型半導体層にする場合、Ａｌを飛ばすことによりドーピングし、ｐ型にする場合は、後述するプラズマ励起Ｎ2 と、緩衝剤としてのＡｌの同時ドーピングにより形成した。
この緩衝層２を形成するには、たとえばＭＯＣＶＤ（有機金属化学気相成長）装置内にサファイア基板１をセッティングし、１０５０℃程度で２０分間程度Ｈ2 雰囲気下で表面の熱処理を行う。ついで、基板温度を６００℃程度にして、ＭＯＣＶＤ法によりＧａＮ層を０.１μｍ程度成長し、緩衝層２を成膜する。その後、基板１を取り出してＭＢＥ（分子線エピタキシー）装置に入れ、基板１の温度を６００℃程度にし、酸素照射条件下において、成長させる半導体層の構成元素、たとえばＺｎ、Ｍｇ、Ｃｄなどをセルから飛ばしながら、半導体積層部１２を構成する各半導体層を、それぞれ前述の組成で前述のように順次成長させる。その後の工程も前述の各例と同様である。
この中間の熱膨張係数を有する緩衝層を設ける発明によれば、サファイア基板上にサファイアと半導体積層部の最初のエピタキシャル成長層であるＺｎＯとが有する熱膨張係数の、中間の熱膨張係数を有する層が緩衝層として設けられているため、半導体層をエピタキシャル成長した後にウェハを取り出すために冷却しても、温度降下による収縮が基板と積層半導体層との間で極端に変化するのではなく、緩衝層がその間の収縮度で、両者間の急激な変化を吸収する。その結果、冷却時の温度変化により結晶間にクラックが入りにくく、一旦クラックが入ると、そのクラックが起因となってさらにクラックが成長するが、その起因となるクラックが発生しないため、非常に良好な結晶構造が得られる。その結果、結晶性の非常に優れたＺｎＯ系化合物半導体層を成長させることができ、発光特性の優れたＬＥＤやＬＤが得られる。
なお、前述の例では、サファイア基板にＺｎＯ系化合物半導体からなる半導体積層部を形成する例であったが、他の材料系でも基板の熱膨張係数と半導体積層部における最初のエピタキシャル層とが有する熱膨張係数の、中間の熱膨張係数を有する材料からなる緩衝層を成膜してから、半導体積層部をエピタキシャル成長することにより、同様に結晶性の優れた半導体層を成長することができ、発光特性の優れた半導体発光素子が得られる。
この例によれば、青色系の半導体発光素子に用いられるＺｎＯ系化合物半導体層などの格子不整合に伴う結晶欠陥の生じやすい化合物半導体層を結晶欠陥の少ない半導体結晶層として得ることができるため、とくに現在要望されている青色系のＬＥＤやＬＤなどの半導体発光素子の発光効率の向上や閾値電圧の低下などの発光特性を向上することができる。
図１４に示される例は、緩衝層としても利用できると共に、基板が光吸収性材料からなる場合でも、外部に有効に光を取り出すことができる構造の半導体発光素子を得る例である。すなわち、発光層で発光した光は上下左右あらゆる方向にほぼ均等に放射されるが、通常はＬＥＤチップの表面側の一方向からのみに放射される光が利用されるように、リードの先端や、基板上にＬＥＤチップをボンディングして発光素子が形成されている。
また、基板にＧａＡｓが用いられる赤色ＬＥＤチップなどでは、基板のＧａＡｓが発光する赤色を吸収する材料になるため、基板側に放射される光は殆ど吸収されて表面側に発光した光の半分程度しか取り出せない。さらに、基板にサファイア基板などの透明な材料が用いられるＧａＮ系化合物半導体が用いられる青色系のＬＥＤチップでは、基板による吸収はないものの、基板の裏面をボンディング剤などにより接着するため、その接着剤などにより吸収されたり、乱反射して裏面側に放射された光を充分に利用することができない。そのため、サファイア基板などの裏面側に反射膜を設ける構造のものも、たとえば特開平２−３９５７８号公報に開示されている。
このように、たとえばＬＥＤチップの表面側の一方向からのみ取り出すＬＥＤでは、ＬＥＤチップの基板側に進む光を充分に利用することができず、外部微分量子効率を向上させることができない。また、前述のようにサファイア基板などの透明基板の裏面に反射膜を設ける構造にしても、基板の厚さがあるため、基板のサイドから放射される光は有効に利用されない。
さらに、ＬＤは、活性層を活性層より屈折率の小さい材料で挟持することにより活性層に光を閉じ込めて発振させる構造になっているが、その閉込め効果が充分でない場合には光を完全に閉じ込めることができず、発振効率が低下する。図１４に示される例は、このような無駄を少なくして、発光した光をできるだけ有効に外部に取り出すことができ、外部微分量子効率を向上させることができる構造である。
すなわち、本発明者らは、たとえばＺｎＯ系などの酸化物化合物半導体を結晶性よく成長させるため、鋭意検討を重ねた結果、前述のように、ＺｎＯ系酸化物を１００〜３００℃程度の低温で非晶質または多結晶の状態で成膜し、その後基板温度をエピタキシャル成長温度に上昇させると、ＺｎＯ系酸化物膜の表面に満遍なく結晶核が生成し、基板の結晶構造に拘らずその結晶核をシードとして結晶性の優れたＺｎＯ系酸化物化合物半導体層を成長することができることを見出した。この知見に基づきＺｎＯ系酸化物の緩衝層を成膜する前に誘電体膜を成膜して反射膜を形成してからＺｎＯ系酸化物の低温緩衝層を成膜することにより、発光層を形成する半導体積層部の基板側に反射膜を有し、外部に取り出す光の効率を向上した半導体発光素子が得られることを見出した。
図１４において、基板１と、屈折率の異なる誘電体膜１３ａ、１３ｂもしくは半導体膜がλ／（４ｎ）（ｎは誘電体膜もしくは半導体膜の屈折率、λは発光波長）の厚さで、かつ、屈折率の小さい層と屈折率の大きい層とがこの順番で交互に基板１上に偶数層（屈折率が小さい層と大きい層とが組になって）積層されることにより、基板１の表面側からの光を反射させる反射膜１３が形成され、その反射膜１３上に発光層（活性層５）を形成するように半導体層３〜７が積層される半導体積層部１２とを有している。
基板１は、図１４に示される例では、シリコン基板が用いられているが、Ｓｉに限らず、ＧａＡｓ、ＧａＰ、サファイアなど種々の基板を用いることができる。反射膜１３は、屈折率の異なる誘電体膜または半導体膜が屈折率の小さい膜が下側になるような積層構造によりに形成されており、図１４に示される例では、たとえばマグネトロンスパッタ法により、屈折率の小さいＳｉＯ2 膜１３ａと、屈折率の大きいＴｉＯ2 膜１３ｂとが交互に積層されて５ペア積層されている。それぞれの膜厚は、発光波長をλ、誘電体膜もしくは半導体膜の屈折率をｎとしてλ／（４ｎ）になるように、すなわち４５０ｎｍの波長の光を発光させる場合、ＳｉＯ2 膜１３ａの屈折率は１.４であるため０.２８μｍ、ＴｉＯ2 膜１３ｂの屈折率は２.６であるため０.０４μｍの厚さにそれぞれ形成されている。この積層構造は、たとえば１ペアでも７５％程度の反射率が得られ、目的によっては充分に満足する反射率が得られる。この組の積層数を増やすほど反射率を高くすることができ、目的に応じて積層数を調整したり、誘電体膜を変更することにより、所望の反射率に形成することができる。前述の例では８５〜９５％の反射率が得られた。なお、誘電体膜または半導体膜の他の例としては、誘電率の小さい膜として、Ａｌ2 Ｏ3 、Ｓｉ3 Ｎ4 、ＡｌＮなどを、誘電率の大きい層としてａ（アモルファス）-Ｓｉなどを使用することができる。
反射膜の成膜方法としては、前述の例のように、マグネトロンスパッタ法を用いる場合、ＳｉＯ2 およびＴｉＯ2 をターゲットとして、またはＳｉおよびＴｉをターゲットとして（Ａｒ＋Ｏ2 ）プラズマの雰囲気で、ＳｉＯ2 膜１３ａとＴｉＯ2 膜１３ｂとをそれぞれ順次積層して５組設けることにより、反射膜１３を形成することができる。引き続き、同じ装置内で、ＺｎＯまたはＺｎをターゲットとして、（Ａｒ＋Ｏ2 ）プラズマの雰囲気でＺｎＯを２０〜２００ｎｍ程度成膜することにより緩衝層２を形成することができる。しかし、その例に限らず、ＥＣＲスパッタ法、蒸着法、レーザアブレーション法などを使用することができる。
緩衝層２は、前述のように、たとえばＺｎＯなどのＺｎを含む酸化物が用いられる。その上に成長される半導体積層部の最初のエピタキシャル成長される半導体層と同じ組成の酸化物半導体層であることが、ホモ接合となり、良好な格子整合が得られるため好ましい。この緩衝層２は、低温で非晶質または多結晶の構造になるように成膜される。そうすることにより、前述のように後の成長温度に上昇したときに表面に結晶核が生成し、その結晶核をシードとして半導体層を成長するためのものである。その後の半導体積層部１２の成長や電極なども前述の例と同様に種々の構造で形成することができる。前述の例と同じ部分には同じ符号を付してその説明を省略する。なお、ｎ型半導体層にする場合、Ａｌを飛ばすことによりドーピングし、ｐ型にする場合は、後述するプラズマ励起Ｎ2 と、緩衝剤としてのＡｌの同時ドーピングにより形成した。
この反射膜１３を設ける構造と従来の反射膜を設けない構造のＬＥＤを同一のウェハ内に形成し、２種類のロットで両者の輝度を比較して調べた結果、表１に示されるように遥かに向上した。また、外部微分量子効率の変化を調べた結果、従来の構造では、２.８％であったものが、本発明の構造では４.６％と向上した。
Figure 0004865773
この例によれば、基板上に誘電体膜の積層構造による反射膜が設けられているため、ＬＥＤチップの発光層で発光して四方に放射される光のうち、ＬＥＤチップの表面側である光の取出し面と反対側のチップの基板側に進む光も反射膜により反射されて取出し面側から取り出される。その結果、同じ発光効率でも、必要な光として一表面側に取り出される光の割合である外部微分量子効率が非常に向上し、輝度の大きなＬＥＤが得られる。一方、基板上に反射膜とする誘電体膜が成膜されているため、基板に結晶基板が用いられてもその結晶と格子整合して半導体層を結晶成長させることができない。しかし、ＺｎＯ系酸化物化合物からなる低温の緩衝層が形成されることにより、結晶成長の温度に上昇することにより、その表面に結晶核が満遍なく生成し、その結晶核をシードとしてＺｎＯ系酸化物化合物半導体層がエピタキシャル成長するため、基板の結晶構造に余り拘束されないで発光層を形成する半導体層を成長することができる。
この例では、緩衝層上にＺｎＯ系化合物半導体層を成長する例であったが、ＺｎＯ系化合物半導体に限られず、緩衝層のＺｎＯ系化合物と結晶構造が整合する化合物半導体層であれば、ＺｎＯ系化合物からなる緩衝層上に他の半導体層を成長することができる。また、ＬＥＤでなくてもＬＤであっても同様に、前述の各例の構造に形成できる。
図２の構造のＬＤチップに、前述の反射膜１３を形成して製造した結果、この反射膜を設けた構造のＬＤと、反射膜がなく他は同じ条件で製造した従来構造のＬＤの電流と出力の関係を調べた結果、図１５にその特性がＣ、従来構造の特性がＤでそれぞれ示されるように、閾値電流が７２ｍＡから６７ｍＡに改善され、発振効率ηが２１％から２８％に向上した。
この構造にすることにより、反射膜１３が活性層５で発光する発光波長に対して高い反射率になっているため、活性層５から染み出た光が反射膜１３によって反射し、活性層５へ再び戻る。つまり、光が活性層から染み出しにくくなり、光の閉込め効率が向上する。その結果、閾値電流の低減、量子効率の向上を達成することができ、非常に低電力で高出力のＬＤが得られる。
この例によれば、発光層のすぐ近傍の基板側に反射膜が設けられているため、発光して基板側に進む光も無駄なく有効に利用することができ、ＬＥＤの微分量子効率が非常に向上し、同じ入力に対して非常に大きな輝度の発光素子を得ることができる。また、ＬＤにおいても、漏れる光が遮断され、閾値電流を非常に低下させることができると共に、その発振効率を向上させることができ、非常に高効率の半導体発光素子を得ることができる。
図１６〜２０は、本発明による一実施形態を説明する図で、ＺｎＯ系化合物半導体層のｎ型層とｎ側電極とのオーミックコンタクトを改良し、動作電圧を下げる例である。すなわち、ＺｎＯもＧａＮと同程度のバンドギャップエネルギーを有するためＺｎＯ系化合物半導体を用いてもＧａＮと同様の電極材料で形成できると考えられている。そして、ｎ型のＧａＮ系化合物半導体では、一般にＡｌ-Ｔｉ合金が良好なオーミック接触が得られると考えられ、Ａｌ／ＴｉまたはＡｌ／Ｔｉ／Ｎｉの積層体またはこれらの合金が用いられている。
しかし、ｎ型ＺｎＯにＡｌ／Ｔｉ／Ｎｉの積層によりｎ側電極を形成して電圧−電流特性を測定すると、図２０（ａ）に示されるようにリニアの関係が得られなかった。この積層状態で４５０℃程度のアニール処理を１０分程度行ったものの同様の特性図は、図２０（ｂ）に示されるように若干改善されるが、完全なリニアにはならなかった。なお、図２０において横軸は電圧で一目盛りが２Ｖ、縦軸は電流で一目盛りが１０ｍＡである。このように、ＺｎＯ系化合物半導体を用いた場合、バンドギャップエネルギーがほぼ同じであるＧａＮ系化合物半導体を類推して同様の材料を電極材料として用いようとしても、完全なオーミックコンタクトが得られない。
本発明者らは、ｎ型のＺｎＯ系化合物半導体とオーミックコンタクトが得られ、低い動作電圧で動作する半導体発光素子を得るため、鋭意検討を重ねた結果、ｎ型ＺｎＯ系化合物半導体とＡｌを接触しないように、ＴｉまたはＣｒを第１層としてＺｎＯ系化合物半導体と接するように設けることにより、ｎ側電極とｎ型ＺｎＯ系化合物半導体との間で、オーミックコンタクトが得られ、低い動作電圧で高出力の発光をする半導体発光素子が得られることを見出した。
この例によるＺｎＯ系化合物半導体発光素子は、図１６にそのＬＥＤチップの断面説明図が示されるように、基板１上に、少なくともｎ型層４、３を有するＺｎＯ系化合物半導体の積層により発光層を形成する発光層形成部１１が形成されている。そして、ＺｎＯ系化合物半導体のｎ型層３に接触して設けられるｎ側電極９は、ｎ型層３に接する部分がＡｌを含まないＴｉまたはＣｒによる第１層９ａにより形成されていることに特徴がある。
ｎ側電極９は、積層された半導体層３〜７の一部がエッチングにより除去されて露出するｎ型コンタクト層３に真空蒸着とパターニングまたはリフトオフ法などにより形成されている。この例では第１層９ａと第２層９ｂとからなっており、第１層９ａは、前述のようにＡｌを含まないような層、たとえばＴｉにより０.０５μｍ程度の厚さ設けられており、その上に連続してＴｉ1-ｒ Ａｌｒ （０＜ｒ≦０.９９）からなる第２層９ｂが設けられている。
ｎ側電極９の第１層９ａは、第２層９ｂを設けた後のアニール処理により、第２層９ｂのＡｌがＺｎＯからなるｎ型層３に拡散しないように設けられているもので、そのアニール処理の温度と時間にもよるが、通常の４５０℃程度で１０分程度のアニール処理に対しては、前述の程度の厚さ設けられればＡｌの拡散を防止することができる。Ｔｉ膜は、たとえば電子ビーム銃による照射のような真空蒸着またはスパッタリング法などにより成膜することができる。この第１層９ａは厚すぎても問題はないが、Ａｌよりも遥かに高価であるため、コスト面から余り厚いのは好ましくない。この第１層９ａに、Ａｌが含まれていると、前述のようにＺｎＯ系化合物半導体層に拡散しオーミック特性が極端に低下することを本発明者らは見出した。そして、Ａｌを含まないＴｉ層または後述するＣｒ層をＺｎＯ系化合物半導体層上に成膜することによりＡｌの拡散を防止することができ、良好なオーミックコンタクトが得られた。
ｎ側電極９の第２層９ｂは、外部リードとの接続のための、ワイヤボンディングや、リードなどとのハンダ付けなどを容易にするため、その接続の容易さおよびコスト面からＡｌが一般に用いられているが、本発明者らの検討の結果、第２層９ｂをＡｌだけで構成すると、第１層９ａと第２層９ｂとの間で接触抵抗が上昇することを見出し、Ｔｉ1-ｒ Ａｌｒ と、Ｔｉが１％以上含まれることにより、良好なオーミックコンタクトが得られた。このＴｉの含まれる割合は、多すぎても特性的には問題ないが、コストが上昇するため、１％以上１０％以下が好ましい。このＴｉ1-ｒ Ａｌｒ を得るためには、たとえばエレクトロンビーム銃のような蒸着装置で、ＴｉとＡｌを同時に照射する（混合比に応じてその照射量を制御する）ことにより、合金として成膜される。この状態でもオーミック接触特性は向上するが、ＡｌとＴｉを同時に照射するだけでは完全な合金化には至らないため、さらに４００〜１２００℃程度、好ましくは４００〜８００℃程度、さらに好ましくは４５０℃程度で１０分程度のアニール処理を行うことにより、非常に良好なオーミックコンタクトが得られた。アニール処理の温度が１２００℃を超えるとＺｎＯ自体が熱分解を始めるため好ましくなく、４００℃より低いとアニール処理の効果が現れない。図１６に示されるＬＥＤでのｎ側電極の電圧電流特性を図１７に横軸を電圧（Ｖ）、縦軸を電流（ｍＡ）として示す。図１７から明らかなように、電圧−電流特性は完全なリニアの関係が得られた。
発光層形成部１１、基板１、ｐ側電極１０などは、図１に示される例と同じで、これらの構造についても、ＬＤ構造を含め前述の各例の構造を採用することができる。同じ部分に同じ符号を付してその説明を省略する。また、製造方法も前述の各例と同様である。なお、ｎ型半導体層にする場合、Ａｌを飛ばすことによりドーピングし、ｐ型にする場合は、後述するプラズマ励起Ｎ2 と、緩衝剤としてのＡｌの同時ドーピングにより形成した。
この例では、ｎ側電極９の第２層９ｂをＴｉ-Ａｌの合金で形成したが、第１層のＴｉまたはＣｒとなじめばよく、Ｔｉ／Ａｕの積層構造を設けたり、他の材料で構成することもできる。しかし、コスト的に９９％程度がＡｌの前述の合金が一番安価で、かつ、電気的接触もよく好ましい。
図１８に示される例は、ＭＩＳ構造のＬＥＤの例で、この例ではｎ型ＺｎＯからなるｎ型コンタクト層３に接するｎ側電極９の第１層９ａをＣｒにより形成した例である。すなわち、積層された半導体積層部の一部がエッチングされて露出したｎ型コンタクト層３の表面に前述と同様に真空蒸着によりＣｒが０.０５μｍ程度成膜され、その上にＴｉ1-ｒ Ａｌｒ からなる第２層９ｂが０.１５μｍ程度設けられている。なお、この例では第２層９ｂのＴｉの割合ｒを５％（０.０５）で行った。
発光層形成部１１は、ｎ型ＺｎＯ系化合物半導体からなるｎ型層３と、半絶縁性のＺｎＯ系化合物半導体からなるｉ層２５と導電層であるＩＴＯ膜８とからなっている。その上に設けられるｉ側電極１０は前述のｐ側電極と同じで、リフトオフ法によるＮｉ／Ａｕの真空蒸着により形成されている。
この構造のｎ側電極９の電圧電流特性が図１９に示されている。この構造にしても、前述の例と同様に電圧と電流の関係はリニアの関係が得られ、完全なオーミックコンタクトが得られている。
この例によれば、ＺｎＯ系化合物半導体のｎ型層に設ける電極材料にＡｌを含まないで、ＴｉまたはＣｒの第１層を設け、その上にＴｉ-Ａｕの合金からなる第２層が設けられることにより、非常にオーミックコンタクト特性が改善され、直列抵抗が下がり、低い動作電圧で動作させることができる。
ｎ側電極をこのように構成することにより、とくに青色系の半導体発光素子に用いられるｎ型ＺｎＯ系化合物半導体層とオーミックコンタクト特性の優れたｎ側電極が得られるため、ＺｎＯ系化合物半導体を用いても低電圧で駆動することができる半導体発光素子が得られる。その結果、とくに現在要望されている青色系のＬＥＤやＬＤなどの半導体発光素子を、新たな材料でその発光効率などの発光特性を向上することができる。
図２１〜２４は、ＺｎＯ系化合物半導体のｐ型層のキャリア濃度が高くなるようにｐ型層を成長する例の説明図である。すなわち、ＺｎＯ系化合物半導体のｐ型化については、ＧａＮ系化合物と同様にチッ素をドーパントとして研究されているが、抵抗の小さいｐ型層を得ることができず、低電圧で駆動できる半導体発光素子が得られていない。すなわち、ＺｎＯにチッ素をドーピングする場合、Ｏを置換してアクセプタとなるはずであるが、現実はチッ素が１０19ｃｍ-3という高い値でドーピングされても、絶縁化するばかりでｐ型にはならない。その理由はつぎのように考えられている。
ＺｎＳｅ化合物半導体は、図２３（ａ）にその結晶構造の説明図が示されるように、Ｚｎ（黒点丸）とＳｅ（白丸）のイオン度が小さいため、ＺｎとＳｅの結合電子は、結合の中央部で存在確率が大きくなり、ＳｅがＺｎの真上の位置ではなく、捩れた形で安定し、立方晶系となる。しかし、ＺｎＯは、イオン度が大きいため、Ｚｎ+ 、Ｏ- に近くなり、相互間でクーロン引力が働き、図２３（ｂ）に示されるように、Ｏ（白丸）がＺｎ（黒点丸）の真上の位置でクーロン引力が働いて安定し、結晶構造も六方晶系となっている（たとえば先端デバイス材料ハンドブック（電子情報通信学会編、オーム社発行、１９９３年）、第２章デバイス材料の基礎、２９〜３０頁参照）。このような結晶構造になっているため、たとえばｐ型ドーパントが黒点丸の位置に入ったとき、図２３（ａ）に示される構造であれば、捩れの関係により、ドーパント間の原子間距離が遠いため、ドーパントが入りやすいが、図２３（ｂ）に示される構造では、原子間距離が近いため、クーロン引力が強く、ホールがＮの位置に局在してしまい、結晶の全体に広がらない。そのため、ｐ型ドーパントを入れても、ドーパントとして機能しないことにあると考えられる。このような機構は、イオン性の強い結晶であるＺｎＯ系化合物半導体では、Ｎに限らず起こる。
実際にＭＢＥ装置によりＺｎＯを成長しながら、チッ素フラックスを増加させることにより、プラズマ励起チッ素のチッ素分圧を大きくしてドーピングしたときのキャリア濃度を調べた結果を図２４に示す。図２４に示されるように、チッ素分圧が大きくなるにしたがって、ｎ型のキャリア濃度が下がり、絶縁化するのみで、ホールの測定はできなかった。なお、成長した半導体層をＳＩＭＳ（Secondary Ion Mass Spectroscopy ）測定により調べた結果、Ｎは分圧に相当した量だけ半導体層に入っていることが確かめられた。
前述のように、同じII−VI族化合物半導体でも、ＺｎＯ系化合物半導体はＺｎＳｅと異なり、その結晶構造に基づく原子間引力に起因してｐ型化が非常に難しく、ドーパントを入れてもキャリアとして機能せず、ｐ型層とすることができないという問題がある。そのため、ＧａＮなどに比べて扱いやすいＺｎＯ系化合物半導体を用いた半導体発光素子を得にくい。
この例によるｐ型ＺｎＯ系化合物半導体の成長方法は、図２１に本発明の成長法に用いる結晶成長装置の一例によるＭＢＥ装置の概略図が示されるように、たとえばＺｎのソース源４１と励起酸素のプラズマ源４３とをサファイアなどからなる基板３８に向けて照射してＺｎＯをエピタキシャル成長する際に、IIIＢ族の元素であるＡｌを緩衝剤としてＡｌのソース源４２から照射しながらＶＢ族の元素であるチッ素をｐ型ドーパントとして励起チッ素のプラズマ源４４から照射し、ＺｎＯをエピタキシャル成長することを特徴とする。
図２１に示される装置で、メインチャンバー３１は、通常のＭＢＥ装置のチャンバーで、超高真空を維持できる円筒状の容器であり、図示しない排気装置に接続されている。そして、その内部に半導体層を成長させる基板３８を保持する基板ホルダー３４が設けられ、ヒータ３５により基板３８を加熱できるようになっている。そして、基板ホルダー３４に保持される基板３８と対向するように成長する化合物半導体を構成する元素の材料（ソース源）や、酸素などの気体の供給源とするプラズマ源からなるセル群４１〜４４がそれぞれ設けられている。メインチャンバー３１には、基板３８の出し入れをするロードロック室３６および予備室３７が設けられている。ソース源４１、４２は従来と同様の材料を供給するルツボなどからなり、ルツボの周囲に図示しないヒータが設けられることにより材料源を蒸発できるようにすると共に、その正面に図示しないシャッターが設けられ、その開閉により所望の材料が基板３８側に供給されるようになっている。また、プラズマ源４３、４４は、たとえばマイクロ波によりプラズマを発生させるＥＣＲ（Electron Cyclotron Resonance）が構成され、プラズマ励起された酸素やチッ素が照射されるようになっている。
この装置で、サファイアからなる基板３８を基板ホルダー３４に保持して、基板３８上にＺｎのソース源４１と励起酸素のプラズマ源４３を用いてＺｎＯ層３９（図２１（ｂ）参照）を成長する。このとき、同時にｐ型ドーパントとしてのプラズマ励起チッ素源４４からプラズマ励起チッ素を照射すると共に、ｐ型ドーパントがＺｎＯの酸素と置換しやすいように、またｐ型ドーパントが置換した後にホールがドーパントの周囲に局在しないで自由に動けるようにＺｎとＯまたはドーパントのＮとの間のクーロン引力を遮蔽する緩衝剤としてのＡｌのソース源４２からＡｌを照射する。この成長した状態が図２１（ｂ）に示されている。
この方法で、チッ素のフラックスを種々変化させたときのキャリア濃度を調べた結果を図２２に示す。なお、チッ素のフラックスを増加させるとき、Ａｌの蒸発量は一定の分圧５×１０-7Ｔｏｒｒとして行った。図２２から明らかなように、この方法によれば、チッ素の分圧が３×１０-6Ｔｏｒｒでｐ型化し、５×１０-5Ｔｏｒｒの分圧で１０17ｃｍ-3近くのキャリア濃度のｐ型が得られた。
このようにｐ型ＺｎＯが得られる理由は、六方晶系構造に基づきクーロン引力が働くＺｎとＯとの間にＡｌがクーロン引力を遮蔽するように働き、ＮがＯと置換し、クーロンポテンシャルの遮蔽効果によりホールがｐ型ドーパントであるＮの位置に局在しないようになる。このことにより、ホールはお互いの波動関数を重ね合すことが可能となり、結晶全体に広がるようになるためと考えられる。
前述の例では、ｐ型ドーパントとして、Ｎを用いたが、Ｎの代りにＰ、Ａｓ、ＳｂなどのＶＢ族の元素を使用することができる。また、緩衝剤としてＡｌを用いたが、Ａｌの代りにＢ、Ｇａ、Ｉｎ、ＴｌなどのIIIＢ族の元素を用いても同様にｐ型化することができる。
さらに、本発明者らはｐ型ドーパントとして、ＮａおよびＫを用い、同様に緩衝剤として、Ｃｌを導入しながらＺｎＯの成長を行ったところ、２×１０17ｃｍ-3のキャリア濃度のｐ型ＺｎＯが得られた。なお、このときのＮａおよびＫの分圧はそれぞれ３×１０-5Ｔｏｒｒで、Ｃｌの分圧は４×１０-6Ｔｏｒｒであった。ｐ型ドーパントとしては、この他にＬｉ、ＲｂなどのＩＡ族の元素を同様に使用することができ、緩衝剤としてはＣｌの代りにＦ、ＢｒやＩなどのＶIIＢ族の元素を使用することができる。このようなＩＡ族の元素をｐ型ドーパントとして使用すると、固体ソースとして供給でき、Ｎのようにプラズマ源を不要とするメリットがある。
図１に示される構造のＺｎＯ系化合物半導体を用いた青色系（紫外から黄色の波長領域）のＬＥＤチップのｐ型層をこの方法で行い、他の部分は前述の例と同様に行った結果、駆動電圧の低いＬＥＤが得られた。ＬＥＤに限らず、ＬＤでも同様に製造でき、前述の各構造例のｐ型層に適用できる。
このｐ型成長法によれば、ｐ型半導体層の直列抵抗を下げることができるため、駆動電圧を低くすることができると共に、発光効率の高いＬＥＤが得られる。また、ＬＤにしても、閾値を下げることができ、発光特性の向上した半導体発光素子を得ることができる。
この例によれば、ＺｎＯ系化合物半導体のｐ型化を達成できるため、化学処理ができるなどの取り扱いやすい材料により青色系の波長の短いＬＥＤやＬＤなどの半導体発光素子を得ることができる。
図２５〜２７は、ＺｎＯ系化合物半導体のｐ型層のキャリア濃度が高くなるようにｐ型層を成長する他の例の説明図である。すなわち、半導体層の気相成長方法としては、ＭＯＣＶＤ法が、ＭＢＥ法に比べて大面積に成長できて均一性に優れること、メンテナンス後の立上りが早いこと、などの理由により、ＣＤ用、ＤＶＤ用、通信用などの大量生産を必要とする半導体発光素子の製造に用いられている。しかし、前述のような化合物半導体をＭＯＣＶＤ法によりエピタキシャル成長しようとすると、ｐ型半導体層を高いキャリア濃度で成長することができない。キャリア濃度を高くできないと、直列抵抗が大きくなり、駆動電圧が上昇すると共に、発光効率の低下、抵抗による発熱、などの問題があり、信頼性の点からもｐ型層のキャリア濃度を高くすることが課題となっている。
前述のＧａＮ系化合物半導体であるＧａＮ／ＡｌＧａＮ系の材料では、ｐ型層のキャリア濃度を上昇させることができない理由の一つとして、原料ガスに含まれる水素がｐ型ドーパントと化合して半導体層に入り込み、ドーパントとして充分に機能しないからと考えられている。そのため、半導体層の成長後にアニール処理を行いドーパントと化合した水素を追い出してドーパントが機能するような製造方法が採られている。
しかし、ＺｎＳｅ／ＺｎＭｇＳＳｅ系やＺｎＯ系などのII−VI族化合物半導体では、ＧａＮ系のような熱的安定性がないため、水素離脱に必要な７００℃以上のアニール処理を行うと、結晶構造が破壊するという問題があり、後から水素を離脱させることもできない。一方、ＭＢＥ法では、リアクタチャンバーが高真空であるため、水素の影響を殆ど受けることなくｐ型半導体層を得ることができるが、前述のようにＭＢＥ法は大量生産には適さないという問題がある。
この例によるｐ型化合物半導体の気相成長方法は、ｐ型化合物半導体層をＭＯＣＶＤ法によりエピタキシャル成長する場合に、図２５（ａ）、（ｃ）に示されるように、化合物半導体層を成長する反応ガスを成長装置内に導入して該半導体層の薄膜を成長する工程、および図２５（ｂ）、（ｄ）に示されるようにｐ型ドーパントガスを導入してドーピングを行う工程、を交互に繰り返すことによりｐ型半導体層を成長することを特徴とする。具体例として、ＧａＡｓ基板上にｐ型ＺｎＳｅを成長する例について説明をする。
まず、ＭＯＣＶＤ装置内に基板６１をセッティングし、キャリアガスのＨ2 を流量が１５００〜２５００ｍｌ／ｍｉｎ程度で流しながら装置内の温度を上昇させる。そして、基板の温度が３００〜５００℃程度になったら、ＧａＡｓの緩衝層を成長させる。その後、温度を２５０〜４５０℃に下げて、図２６のタイムテーブルに示されるように、II族元素Ｚｎの反応ガスとして、ジメチル亜鉛（ＤＭＺｎ）を流量２〜１０μｍｏｌ／ｍｉｎで、またVI族の元素の反応ガスとして、ジターシャルブチルセレン（ＤＴＢＳｅ）を流量３０〜１２０μｍｏｌ／ｍｉｎでそれぞれ約４秒間導入し、反応させてＺｎＳｅの第１の結晶層６２ａを成長させる（図２５（ａ）参照）。４秒間で成長する第１の結晶層６２ａの厚さは５〜２０ｎｍ程度である。その後、図２６のＢに示されるように、反応ガスを止めてキャリアガスのＨ2 のみを流し続けて５秒間放置し、反応ガスをパージする。この間キャリアガスのＨ2 はそのまま流し続ける。
それから図２６のＣに示されるように、ｐ型ドーパントとしてのトリジメチルラミノアンチモンＳｂ［Ｎ（ＣＨ3 ）2 ］3 を流量５〜１００／μｍｏｌ／ｍｉｎで導入し、約３秒間流し続けてドーパントのＳｂを第１の結晶層６２ａにドーピングする（図２５（ｂ）参照）。このときのドーピングによるキャリア濃度は、図２７にその流量とキャリア濃度の関係が示されるように、流量が多いほどキャリア濃度が高くなる。その結果、ドーパントガスの流量を調整することによりｐ型のキャリア濃度を調整することができる。この間キャリアガスはずっと同じ流量で流しっ放しとする。
つぎに、ドーパントガスを止めて５秒ほど経過したら、図２６のＤに示されるように、再度反応ガスのＤＭＺｎとＤＴＢＳｅを前述と同様の流量で成長装置内に流し、図２５（ｃ）に示されるように、第２の結晶層６２ｂを５〜２０ｎｍ程度成長する。反応ガスを４秒程度流して第２の結晶層６２ｂを成長したら反応ガスを停止させ、前述と同様に５秒ほど反応ガスをパージする。その後、ドーパントガスＳｂ［Ｎ（ＣＨ3 ）2 ］3 を約５秒導入して、図２５（ｄ）に示されるように、同様に第２の結晶層５２ｂ内にｐ型ドーパントＳｂをドーピングする。
この結晶層の成長と、ｐ型ドーパントのドーピングとを繰り返すことにより、ｐ型ＺｎＳｅを所望の厚さだけ成長する。その結果、ｐ型の半導体層を成長することができる。
この方法によれば、ｐ型ドーパントを反応ガスと同時に導入していないため、反応ガスが分解して遊離し浮遊する水素原子が少なく、ドーパントの原子と水素原子とが化合しにくく、ドーパントの原子のままで半導体層内にドーピングされる。その結果、半導体層の成長後に、水素原子を追い出すためのアニール処理を行わなくても、半導体層内にドーピングされた元素はドーパントとして充分に機能する。その結果、電気伝導が良くなり、直列抵抗が小さくなる。
この例によるｐ型層の成長法は、このようにドーパントが水素原子と化合しない状態で半導体層内にドーピングすることに特徴がある。そのため、前述のようにドーパントガスを導入するときは反応ガスを止めて反応ガスが存在しない状態でドーパントガスを導入するが、反応ガスを止めただけでは、短い時間では完全に反応ガスを排除できない場合も存在する。このような場合、反応ガスを止めると同時に不活性ガスを導入することにより積極的に反応ガスを排斥することができ、短時間で反応ガスをパージすることができる。不活性ガスとしては、チッ素ガスを用いるのが安価で便利であるが、Ａｒなどの０族の希ガスを用いてもよい。できるだけ分子量の大きいガスを導入することにより、反応ガスをより確実に排斥することができる。
不活性ガスを導入してパージする場合、キャリアガスも同時に不活性ガスとすることもできる。そうすればより確実に反応装置内から完全に水素原子をパージすることができるため好ましい。しかし、キャリアガスとしての水素はＨ2 の分子であるため、ドーパントの元素とは化合しにくく、そのままにしておいてもそれ程問題は生じない。
反応装置内に遊離する水素原子は、たとえば反応ガスの元素と直接化合している場合に分離して発生しやすい。そのため、反応ガスは、水素原子と直接化合しない構造の有機金属材料を用いることが好ましい。すなわち、有機金族化合物は、水素原子は炭化水素基としての結合が安定であり、反応ガスが分解して金属元素が分離しても、他の元素は炭化水素基として存在し、水素原子単独では遊離しにくい。そのため、炭化水素基が遊離しても、ドーパントの元素とは直接化合しにくく、水素原子を取り込む可能性が少ない。このような反応ガスを用いれば、反応ガスのパージが完全に行われていなくても充分にキャリア濃度の高いｐ型半導体層が得られる。一方、水素原子と直接化合するＨ2 Ｓなどは、分離するとただちにＨ+ となり、ドーパントの元素と化合しやすい。このような水素原子と直接化合していないII族やVI族の元素の反応ガスとしては、ジエチルサルファイド（ＤＥＳ）、ジメチルサルファイド（ＤＭＳ）、ジエチルダイサルファイド（ＤＥＳ2 ）、ジメチルダイサルファイド（ＤＭＳ2 ）、ジイソプロピルサルファイド（（ｉ-Ｃ3 Ｈ7 ）2 Ｓ）などを使用することができる。なお、Ｓｅの場合でも、上述のＳをＳｅに置換したものを使用することができる。
また、同様の観点から、ｐ型ドーパントガスとしても、水素と直接結合していない材料を用いることが好ましい。化合物半導体のｐ型材料としては、Ｖｂ族の元素が用いられ、Ｖｂ族の元素と水素が直接結合する構造でない材料としては、前述のＳｂ［Ｎ（ＣＨ3 ）2 ］3 の他に、トリジメチルラミノフォスファイドＰ［（ＣＨ3 ）2 Ｎ］3 、トリジメチルラミノアルシンＡｓ［（ＣＨ3 ）2 Ｎ］3 、ジエチルラミノ−ジエチルアルシン（Ｃ2 Ｈ5 ）2 Ａｓ［Ｎ（Ｃ2 Ｈ5 ）2 ］、ビスジエチルラミノフォスファインクロライド［（ＣＨ3 ）2 Ｎ］2 ＰＣｌ、プラズマＮ2 などを用いることができる。
前述の例では、II−VI族化合物半導体のｐ型化であったが、II−VI族化合物では、高温に耐えられなくて水素を追い出すためのアニール処理を行えないためとくに効果が大きい。しかし、ＧａＮ系化合物半導体などの他の水素原子と化合してｐ型化しにくい化合物半導体においても、アニール処理をすることなく、しかもアニール処理をする以上にキャリア濃度が大きいｐ型半導体層が得られる。
この成長方法の発明により、ＧａＮ系やII−VI族の化合物半導体を用いて、発光ダイオードやレーザダイオードなどの半導体発光素子を製造する場合、通常と同様の工程で各半導体層を積層し、ｐ型半導体層を成長するときに、前述の方法を用いることにより、ｐ型半導体層のキャリア濃度を大きくすることができるため、動作電圧（閾値電圧）を下げることができると共に、発光効率が向上する。
この成長法によれば、ＭＯＣＶＤ法により成長すると、ドーパントが水素原子と化合して充分にｐ型ドーパントとして機能しにくい化合物半導体でも、充分に活性化したｐ型半導体層を得ることができる。その結果、キャリア濃度が大きく直列抵抗の小さいｐ型半導体層をＭＯＣＶＤ法により大量に得ることができ、青色などの波長の短い半導体発光素子を高い発光効率で、しかも低い動作電圧で発光させることができる。
図２８〜３１は、酸化物化合物半導体の他の結晶成長法を説明する図である。すなわち、ＺｎＯの成長方法としては、ＭＯＣＶＤ法、ＭＢＥ法、ＬＡ（Laser Ablation；レーザアブレーション）法などが用いられ得る。しかし、ＭＯＣＶＤ法は、太陽電池用の透明導電膜としては用いられているが、表面状態が非常に悪いため、発光素子材料の成膜としては好ましくない。また、ＬＡ法は、焼結体ターゲットを高出力のパルスレーザ（Ｈｅ−Ｋｄレーザなど）の断続的照射によってターゲット材料を昇華（アブレーション）させ、基板上に成膜する方法で、酸化物超伝導体には用いられているが、発光素子を形成するためのＺｎＯをこの方法で成膜しようとすると、ＺｎＯパウダー焼結のターゲットを使用するため、材料の純度が悪いこと、クラッド層、活性層などの発光素子に必要な各層の組成に応じた多種類のターゲットを用意する必要があること、アブレーション中に金属成分が析出してくるため組成制御を行いにくいこと、などから発光素子用の成長には好ましくない。
さらに、ＭＢＥ法は、ガス源を材料ソースとして用いる場合、原子状に分解して供給する必要がある。そのため、プラズマソースを付加する必要があるが、酸素をプラズマにより酸素原子の形に分解すると、プラズマ励起のエネルギーが高いため、Ｏ2 イオン、Ｏイオンなどのイオンや、大量の電子線などの荷電粒子が発生する。これらの荷電粒子が基板に照射されると、基板の表面が帯電して結晶の成長を妨げたり、成膜したＺｎＯをエッチングするという悪影響を及ぼし、結晶欠陥の生成の原因となり、結晶性の良好な半導体層を得ることができない。したがって、ＺｎＯ系などの酸化物化合物半導体により半導体発光素子を製造しようとすると、いずれの方法を用いてもＺｎＯ系化合物半導体を結晶性よく成長することができないという問題がある。図２８〜３１は、このような問題を解決してＺｎＯ系化合物などの酸化物化合物半導体を成長するものである。
この例による酸化物化合物半導体の結晶成長装置は、図２８にＺｎＯを成長する成長装置の一実施形態の概略説明図が示されるように、メインチャンバー３１内に基板ホルダー３４が設けられており、その基板ホルダー３４に保持される基板３８に向けて化合物半導体を構成する元素を照射し得るように設けられるセル群４０およびプラズマを照射するプラズマ源５０が設けられている。そして、少なくともプラズマ源５０のプラズマを照射する開口部５５（図２９参照）の近傍に電界および／または磁界を印加する電磁界印加装置が設けられている。
メインチャンバー３１は、前述の図２１の構造と同じである、通常のＭＢＥ装置のチャンバーで、超高真空を維持できる円筒状の容器で、図示しない排気装置に接続されている。そして、その内部に半導体層を成長させる基板３８を保持する基板ホルダー３４が設けられ、ヒータ３５により基板３８を加熱できるようになっている。そして、基板ホルダー３４に保持される基板３８と対向するように成長する化合物半導体を構成する元素の材料（ソース源）を入れたセル群４０および酸素などの気体の供給源とするプラズマ源５０がそれぞれ設けられている。メインチャンバー３１には、基板３８の出し入れをするロードロック室３６および予備室３７が設けられている。
セル群４０は従来と同様の材料を供給するルツボなどからなるソース源で、ルツボの周囲に図示しないヒータが設けられることにより材料源を蒸発できるようにすると共に、その正面に図示しないシャッターが設けられ、その開閉により所望の材料が基板３８側に供給されるようになっている。
プラズマ源５０は、図２９にその酸素プラズマ源の一例であるＥＣＲ（Electron Cyclotron Resonance）の拡大図が示されるように、マイクロ波を伝送し得る直方体型の管の前方が、マイクロ波を透過する石英窓５２などにより仕切られて、酸素導入管５３により管５１の先端部に酸素が導入されるようになっている。そして、酸素が導入される管５１の先端部の側壁に磁場発生用の磁石５４が対向して設けられ、荷電粒子は磁場のまわりで回転運動をし、それをマイクロ波が増幅することにより、酸素プラズマを発生させるように構成されている。管５１の先端部の先には小さい開口部５５が設けられ、発生した酸素プラズマがこの開口部５５から放出されるようになっている。チッ素の供給をするプラズマ源なども同様の構成になっている。
このプラズマ源５０の構成は従来のプラズマ源と同様の構成になっているが、本発明では、図２９に示されるように、プラズマ酸素の放出する開口部５５の出口側に、一対の平行平板電極５６ａおよび５６ｂが設けられ、その電極５６ａ、５６ｂにたとえば０.５Ｖ程度の電圧が印加され、荷電粒子Ａがあると、その荷電粒子を偏向させて基板３８に到着しないように反らせるか、電極５６により捕獲するように構成されていることに特徴がある。この平行平板電極５６の長さＬおよび間隔ｄが定まると、印加電圧はつぎのように決定される。
図２９に示されるように、電極５６の先端と基板３８の表面との距離をＭ、基板３８の直径をＤ、電極５６に印加された電圧により荷電粒子Ａが曲げられる角度をθとする。
荷電粒子Ａが、基板３８内に到達しないようにするためには、開口部５５が基板３８の直径に比べて非常に小さいとして、
Ｍ・ｔａｎθ＞Ｄ／２ （１）
平行平板電極５６中での荷電粒子Ａが受ける力は、荷電粒子Ａの荷電量をｑ（クーロン）、印加電圧をＶ（ボルト）とすると、ｑ・Ｖ／ｄ（ニュートン）であるから、平行平板電極５６の出口で垂直方向の速度ξv および水平方向の速度ξh との間には、荷電粒子Ａの質量をｍとすると、つぎの関係が成り立つ。
ξv ＝ｑ・Ｖ・Ｌ／（ｍ・ξh ・ｄ） （２）
ｔａｎθ＝ξv ／ξh ＝ｑ・Ｖ・Ｌ／（ｍ・ξh 2 ・ｄ） （３）
式（３）を式（１）に代入することにより、
Ｖ＞Ｄ・ｍ・ξh 2 ・ｄ／（２ｑ・Ｍ・Ｌ） （４）
荷電粒子Ａの速度分布がボルツマン分布をしているとすると、平均速度ξave は、ボルツマン定数をｋ、絶対温度をＴとすると、
ξave ＝（２ｋ・Ｔ）1/2 ／（π・ｍ） （５）
ξh が、ほぼξave に等しいとすると、
Ｖ＞Ｄ・ｄ・ｋ・Ｔ／（π・ｑ・Ｍ・Ｌ）
一般にグロー放電などでは、荷電粒子のエネルギーは数ｅＶのオーダーといわれているため、この場合もほぼ同様とすると、プラズマ温度は約１万Ｋになる。仮にイオン種がＯとして、Ｍ＝２０ｃｍ、Ｌ＝１ｃｍ、Ｄ＝５ｃｍ、ｑ＝１.６×１０19クーロンと仮定すると、式（４）から、
Ｖ＞０.２０６（ボルト）
となる。
このようにして、おおよその印加電圧を求めることができる。真に適当な値は、平行平板電極に流れ込むイオンによる電流値を測定することによって決定することができる。しかし、過度に大きい電圧を印加すると、電極５６間で放電を起こす可能性があるため、装置にもよるが、おおよそ９００〜１０００Ｖ／ｃｍ以上は好ましくない。
図３０に電圧を印加したときと印加しないときのＸ線ロッキングカーブの測定結果を示す。図３０から明らかなように、本発明の電圧を印加する方法Ｐによれば、従来の方法Ｑのものに比べて、半値幅が０.２１゜から０.１３゜と狭くなり、結晶性が向上していることが分る。
また、ノンドープのＺｎＯのホール測定を行った結果を表２に示す。表２から明らかなように、電圧を印加しないで従来の成長を行ったときは、１０18ｃｍ-3後半程度のキャリア濃度であったものが、本発明の電圧を印加することにより、１０17ｃｍ-3台に減っている。すなわち、ＺｎＯのノンドープのキャリア濃度はＯ欠損によるといわれており、本発明の方法により、Ｏの欠損が減り、結晶性が向上したことを示している。
Figure 0004865773
図３１にこの成長方法の他の構造例が示されている。この例は、プラズマ酸素が放出される開口部の近傍に一対の磁石５７が設けられ、前述の電圧の印加に代えて磁界を印加する構成にされている。荷電粒子Ａに磁界が印加されると、その磁界により進行方向に対して垂直方向のローレンツ力を受け、磁界を中心に回転する方向に曲げられる。この曲げによって、荷電粒子の進行方向は偏向し、基板に荷電粒子が直接当たるのを防止することができる。この方法によっても、Ｘ線ロッキングカーブおよびノンドープのキャリア濃度を測定した結果、両方とも前述と同様の改善が見られ、結晶性の向上が図られていることが確認された。
このように、本発明の酸化物化合物半導体の成長方法は、その構成元素およびプラズマ状態の酸素を導入する場合に、以上のような装置を使用し、プラズマ中で発生する荷電粒子を電界または磁界の印加により除去または偏向させることにより、前記基板上に直接前記荷電粒子が照射されないようにしながら酸化物化合物半導体を結晶成長させるものである。そうすることにより、前述のように、荷電粒子が発生しても、その荷電粒子は半導体結晶を成長する基板のない部分に曲げられて除去される。その結果、基板には荷電していないラジカル酸素のみが達し、その酸素はラジカルであるため反応しやすく、基板上で他の元素と化合し基板上に酸化物として成長する。そして、荷電粒子が基板上に直接入り込まないため、基板表面に成長する半導体層の表面が帯電したり、荷電粒子による欠陥が生じたりしないため、非常に結晶性の優れた半導体結晶を成長することができる。
この例によれば、従来結晶性の優れた半導体層を得にくいＺｎＯなどの酸化物化合物半導体の結晶成長を非常に結晶性よく成長することができる。その結果、ＺｎＯなどの酸化物化合物半導体を使用した青色系の波長の短い半導体発光素子を新しい材料により実現することができ、一層青色系の半導体発光素子の開発に寄与する。
図３２〜３３は、結晶性のよいＺｎＯ系化合物半導体層を成長する他の例の説明図である。本来、この化合物半導体の結晶成長は、２種類以上の原子または分子がある温度領域にて物理的もしくは化学的に反応することにより進行する。このとき、基板表面上で接している異種原子同士が互いの結晶欠陥を埋めるように移動する動き（マイグレーション）が必要となる。この動きがないと結晶は本来最も成長しやすい方向に早く成長してしまうため、結晶欠陥が保持されたまま結晶成長が進行する。このような結晶欠陥を有する半導体層で発光素子を構成すると、発光効率が低下したり、素子の信頼性が低下する要因になる。
マイグレーションというのは、化合物が溶融しているでもなく、固化しているでもないという状態で促進されるため、マイグレーションに適した温度と結晶の成長温度には密接な関係がある。たとえば従来の半導体発光素子として用いられている化合物半導体の溶融温度と一般に行われている成長温度との関係を表３にまとめる。
Figure 0004865773
表３からも明らかなように、従来の化合物半導体の成長は、経験的にエピタキシャル成長温度／溶融温度との関係は３／４〜４／５程度が標準とされている。ＺｎＯの融点は、１９８０℃程度以上といわれており、ＺｎＯをエピタキシャル成長するには、理想的には１５００℃程度で行うことが必要となり、少しでも高い温度で成長をすることが望ましい。
しかし、前述のように、ＺｎＯ系化合物半導体をＭＢＥ装置でエピタキシャル成長しようとすると、Ｚｎ原子の蒸気圧が高いため、結晶成長温度を上げることができない。そのため、３００〜３５０℃程度で成長することになり、前述のマイグレーションが生じなくて、縦方向のみに結晶成長が進み、結晶中に粒界が生じやすい。この例は、この点を改良するものである。
本発明者らは、ＺｎＯ系化合物半導体を結晶性よく成長させるため、鋭意検討を重ねた結果、Ｚｎと炭化水素との結合エネルギーが大きいため、結晶成長の温度を高くしてもＺｎの蒸発を防止することができることを見出し、６００〜７００℃程度の高温で成長して結晶性の優れたＺｎＯ系化合物半導体層が得られることを見出した。
この例によるＺｎＯ系化合物半導体発光素子は、図３２にその一例であるＬＥＤチップの断面説明図が示されるように、基板１上にＺｎＯ系化合物半導体層の積層により発光層を形成する発光層形成部１１が形成されている。そして、このＺｎＯ系化合物半導体層にＣ元素が含まれていることに特徴がある。
発光層形成部１１の各半導体層は、前述の各例と同様の組成で形成されており、同じ部分に同じ符号を付してその説明を省略する。しかし、この例では、これらの半導体層が、その成長時にＺｎの有機金属化合物が用いられているため、ＺｎとＣとの結合が強く、半導体層にもＣが残存する一方、高温での半導体層のエピタキシャル成長中にもＣとＺｎとの結合によりＺｎの蒸発を防止することができ、高温で結晶性の良好な半導体層を成長することができる。また、図３２に示される例では、基板１としては、たとえばｎ型のＺｎＯ基板が用いられているが、ＺｎＯに限らず、サファイア、ＧａＮ、ＧａＰ、ＳｉＣなどの基板を用いることができる。他の構造も前述の各例と同様であるが、ｎ型およびｐ型コンタクト層３、７も前述のＺｎＯ系化合物半導体層と同様に、その成長時にＺｎの有機金属化合物が用いられているため、ＺｎとＣとの結合が強く、半導体層にもＣが残存する一方、高温での半導体層のエピタキシャル成長中にもＺｎの蒸発を防止することができ、高温で結晶性の良好な半導体層を成長することができる。
このように、この例ではＺｎＯ系化合物半導体層が、Ｚｎの材料として、Ｚｎの有機金属化合物を用いて成長されていることに特徴がある。すなわち、従来ＭＢＥ装置でＺｎＯ化合物半導体を成長する場合、ソースメタルとしてのＺｎを１×１０-6〜５×１０-8Ｔｏｒｒ程度の蒸気圧（分圧）になるように基板上に照射させながら、プラズマ酸素を１×１０-6〜１×１０-5Ｔｏｒｒ程度の分圧になるように基板に供給することにより、基板上に成長させている。しかし、Ｚｎの蒸気圧が高いため、基板の成長温度を余り上昇させると、蒸気圧が高くなり過ぎて両者の比率がアンバランスになり、ＺｎＯが成長しない。そのため、従来はＺｎＯの成長を３００〜３５０℃程度の低温で成長しなければならなかった。ところが、本発明では、Ｚｎの材料として、たとえばジメチル亜鉛などの有機金属化合物を用いているため、亜鉛と炭化水素気との分離温度は４５０℃程度以上と高くなり、高い温度で成長をすることができる。しかも、有機金属化合物が分解しても、炭化水素の炭素と水素とは分離しやすいため水素は分離するが、ＺｎとＣとの結合は分離しにくく、結合したままＯと化合してＺｎＯ化合物半導体を成長する。その結果、Ｃを含有するＺｎＯが成長し、ＣとＺｎとの結合に基づき高温での成長に対してもＺｎの蒸発を防止することができる。
つぎに、このＬＥＤの製法について説明をする。たとえばＭＢＥ装置内にＺｎＯなどからなる基板１をセッティングし、基板１の温度を６００〜７００℃程度にし、プラズマ酸素の照射条件下において、ジメチル亜鉛（Ｚｎ（ＣＨ3 ）2 ）を蒸気圧が１×１０-6〜５×１０-8Ｔｏｒｒ程度になるようにセルから照射する。そうすると、温度によりジメチル亜鉛が分解してＨが分離し、Ｚｎ（ＣＨ2 ）2 2+となり、Ｏ2-と化合する。そして、さらにＨが分離することにより、またはさらにＣが分離することにより、Ｃを含有するＺｎＯを成長する。なお、成長厚さは成長時間を制御することにより所望の厚さに成長することができる。また、ｎ型ドーパントとしては、トリメチルアルミニウム（ＴＭＡ）を蒸気圧が１×１０-9Ｔｏｒｒ程度になるように照射することによりドーピングすることができる。
ついで、ｎ型クラッド層４を成長させるため、さらにＭｇのソース源として、シクロペンタジメチルマグネシウムＣｐ2 Ｍｇのセルのシャッターを開きＭｇの有機金属化合物を照射する。このＣｐ2 Ｍｇの蒸気圧を制御することにより、ＭｇとＺｎとの混晶比を制御することができ、たとえば蒸気圧を５×１０-6〜５×１０-8Ｔｏｒｒ程度にすることにより、Ｍｇ0.15Ｚｎ0.85Ｏを成長することができる。
つぎに、活性層５を成長するため、Ｃｐ2 ＭｇのセルおよびドーパントであるＴＭＡのセルを閉め、Ｃｄのソース源としてのジメチルカドミウム（ＤＭＣｄ）のセルのシャッターを開いてＤＭＣｄを照射し、同様に成長を続ける。さらに、同様にｐ型クラッド層６、ｐ型コンタクト層７を成長することにより半導体積層部１２を成長する。なお、ｐ型にする場合は、プラズマ励起Ｎ2 と、ＴＭＡの同時ドーピングにより形成した。
その後、ＭＢＥ装置よりエピタキシャル成長がされたウェハを取り出し、スパッタ装置に入れて透明性導電膜ＩＴＯを０.１５μｍ程度の厚さに設け、透明電極８を形成する。その後、基板１の裏面を研磨し、１００μｍ程度の厚さとし、基板１の裏面にＴｉ／Ａｕなどからなるｎ側電極９を全面に、透明電極８上にＮｉ／Ａｌなどからなるｐ側電極１０をたとえばリフトオフ法により、それぞれ真空蒸着などにより形成する。その後ウェハからチップ化することにより、図３２に示されるＬＥＤチップが得られる。
このような方法でＺｎＯを成長すると、ノンドーピングで成長したときの不純物濃度（ＺｎＯでは結晶成長の際にＯ欠陥が生じやすく、結晶性が悪いとノンドーピングでもｎ型になる）が従来の方法で成長すると５×１０18ｃｍ-3であったものが、８×１０16ｃｍ-3とＯ欠陥の程度が減少した。また、成長した半導体結晶の状態をＸ線回折により、図３３に示されるような基板の回転角ωに対するロッキングカーブで調べた結果、ＦＷＨＭ（Full Width at Half Maximum；半値全角、図３３参照）が従来の低温での成長では０.０１５゜あったものが、前記方法により高温で成長したものでは、０.００３゜と非常に小さくなり、結晶性が向上したことが分る。
前述の例では、Ｚｎ以外の材料も全て有機金属化合物材料を用いたが、蒸気圧の低いＭｇなどは従来と同様のメタルソースを用いて行ってもよい。また、前述の例では、Ｚｎの有機金属化合物として、ジメチル亜鉛を用いたが、それ以外にも、ジエチル亜鉛などを用いることができる。また、発光層形成部１１が、活性層を活性層よりバンドギャップエネルギーの大きい材料からなるクラッド層により挟持したダブルヘテロ接合構造であったが、ｐｎ接合やＭＩＳ構造（メタル−絶縁層−半導体層）などにより構成することもできる。さらに、前述の例は、ＬＥＤの例であったが、ＬＤで、前述の各構造例のＬＤを製造することができる。
この例によれば、融点の低いＺｎを、有機金属化合物を原材料として用いているため、成長温度を６００℃以上に高くしても、蒸発することなく結晶性の良好なＺｎＯ系化合物半導体を成長することができる。その結果、結晶性の非常に優れたＺｎＯ系化合物半導体層を成長させることができ、信頼性が向上すると共に、発光特性の優れたＬＥＤやＬＤが得られる。
その結果、とくに青色系の半導体発光素子に用いられるＺｎＯ系化合物半導体層などの結晶性を改良することができるため、とくに現在要望されている青色系のＬＥＤやＬＤなどの半導体発光素子を、新たな材料でその発光効率などの発光特性を向上することができる。
図３４〜３５は、半導体レーザを形成する場合に、ＺｎＯ系化合物のウェットエッチングが可能な点を利用し、さらに電流狭窄を確実に行いうる構造例である。すなわち、従来のＧａＮ系化合物半導体は物理的なドライエッチングによってしかエッチングをすることができず、電流狭窄層を活性層の近くに作り込むことができない。また、ドライエッチングによりエッチングをすると、半導体層に与えるダメージが大きいと共に、コンタミネーションの付着などにより、半導体層の再成長を結晶性よく行うことができず、活性層の近くに埋め込む内部電流狭窄層を形成することができない。
さらに、電流狭窄層をその周囲のクラッド層と異なる導電形で形成するより、絶縁体で形成した方が、電流を阻止する効果が大きく効果的であることが一般に知られている。しかし、絶縁体で電流狭窄層を形成するためには、ＳｉＯ2 などの、半導体層とは異なる誘電体を形成しなければならず、半導体層とは別のＣＶＤ装置などに移して形成しなければならないと共に、その絶縁体は単結晶でなく、半導体層を積層する場合の結晶の連続性が得られない。この例は、このような問題を解決し、青色系の発光をするＧａＮ系やＺｎＯ系化合物半導体などと格子定数などの物理的性質が近い半導体結晶層による絶縁層を電流狭窄層とし、ウェットエッチングが可能で活性層の近くに電流狭窄層を作り込んでいる。
本発明者らは、とくに青色系の半導体レーザにおいても、ウェットエッチングをすることができる材料により、電流狭窄層を活性層の近くに作り込み、電流の無駄をなくして閾値が低く発振効率が高い半導体レーザを得るため、鋭意検討を重ねた結果、ＺｎＯ系化合物半導体は、ＩＡ族やＶＢ族のｐ型ドーパントをドーピングしても、ｐ型にはならず半絶縁化する性質があり、この半絶縁化したＺｎＯ系化合物半導体を電流狭窄層として使用することにより、ｐ型クラッド層内にｎ型で電流狭窄層を形成するより、遥かに電流ブロックの効果が大きいこと、ウェットエッチングをすることができ、しかもＧａＮ系化合物半導体とも格子定数などの物理的性質が近いため、発光層形成部と連続して積層することができ、活性層に近い場所に設けることができることなどの理由により、高特性の半導体レーザが得られることを見出した。
この例による半導体レーザは、図３４にその一例の断面説明図が示されるように、たとえばサファイア基板１上に、第１導電形（ｎ型）半導体からなる第１クラッド層４、第１クラッド層上に活性層１５、活性層１５上に第２導電形（ｐ型）半導体からなる第２クラッド層６（６ａ、６ｂ）が設けられ、第２クラッド層６の内部またはその近傍に電流狭窄層１７が設けられている。そして、電流狭窄層１７がＩＡ族またはＶＢ族の元素がドーピングされたＺｎＯ系化合物半導体からなっている。
図３４に示される例では、第２クラッド層６が、ｐ型下部クラッド層６ａと、ｐ型上部クラッド層６ｂとからなっており、その間に電流狭窄層１７が設けられている。ｐ型クラッド層６（６ａ、６ｂ）は、Ｍｇy Ｚｎ1-y Ｏ（０≦ｙ＜１、たとえばｙ＝０.１５）からなり、電流狭窄層１７は、ＩＡ族またはＶＢ族の元素がドーピングされたＭｇz Ｚｎ1-z Ｏ（０≦ｚ＜１、ｙ≦ｚ、たとえばｚ＝０.２）が０.２〜０.６μｍ程度の厚さで形成されている。Ｍｇz Ｚｎ1-z Ｏに限定はされず、ＺｎＯ系化合物半導体であればよいが、Ｍｇが混晶されることにより、バンドギャップエネルギーが大きくなると共に、屈折率が小さくなるため、活性層で発光する光を吸収しなくて、活性層に近付けて設けることができると共に、実屈折率導波構造にすることができるため好ましい。この電流狭窄層１７は、成長後にたとえばウェットエッチングにより電流注入領域とする部分が除去されてストライプ溝１８が形成されている。この例のように、電流狭窄層１７がｐ型クラッド層６と同種の材料である場合には、図示されていないが、その境界にＢｅＺｎＯのようなエッチングストップ層が設けられることにより、電流注入領域とするエッチングを容易に、かつ、確実にエッチングすることができる。
また、このＺｎＯ系化合物半導体からなる電流狭窄層１７は、ｐ型ドーパントがドーピングされている。これは、ＺｎＯ系化合物半導体は、そのまま成長すると、酸素欠陥が生じやすくｎ型になりやすいが、ｐ型ドーパントがドーピングされることにより、半絶縁化し、前述のようにｎ型で形成するより電流阻止の効果が大きくなることを見出したことに基づいている。ｐ型ドーパントをドーピングすると半絶縁化する理由は、ＺｎＯ系化合物のイオン度が大きいという性質に起因し、たとえばドーピングされたＮ同士がクーロン斥力により強く反発し、ホールがＮの位置に局在してしまい全体に広がらないで、酸素欠陥などにより生じるｎ型を相殺するに止まるためと考えられる。そのため、通常のＺｎＯ系化合物半導体をエピタキシャル成長する際にｐ型ドーパントを導入することにより、半絶縁性のｉ形ＺｎＯ系化合物半導体が得られ、ｎ型層に形成するより、遥かに電流ブロック効果の大きい電流狭窄層１７が得られる。なお、ｐ型ドーパントとしては、たとえばＬｉ、Ｎａ、ＫなどのＩＡ族の元素、またはＮ、Ｐ、Ａｓ、ＳｂなどのＶＢ族元素が扱いやすいため好ましい。
発光層形成部１１の各半導体層は、ｐ型クラッド層が第１層６ａと第２層６ｂに分割されて、その間に電流狭窄層１７が挿入されていることを除き、前述の各例と同様の組成で形成されており、同じ部分に同じ符号を付してその説明を省略する。また、基板１や緩衝層２も前述の各例と同様に種々の材料を使用することができ、電極や他の半導体層なども前述の例と同様である。
製法も、前述の例と同様にＭＢＥ法などにより行うことができる。なお、ｎ型半導体層にする場合、Ａｌを飛ばすことによりドーピングし、ｐ型にする場合は、プラズマ励起Ｎ2 と、Ａｌの同時ドーピングにより形成した。このｐ型ドーパントであるプラズマ励起Ｎ2 とｎ型ドーパントであるＡｌとを同時ドーピングすることにより、ｎ型ドーパントが緩衝剤の役割をして、ｐ型層が得られる。そして、電流狭窄層を成長するときは、プラズマ励起Ｎ2 のみにしてドーピングすることによりｐ型にはならずに半絶縁化し、前述のように半絶縁の電流狭窄層１７が得られる。なお、ｐ型ドーパントとしては、プラズマ励起Ｎ2 には限定されず、Ｌｉ、Ｎａ、ＫなどのＩＡ族の元素やＰ、Ａｓ、Ｓｂなどの他のＶ族元素でも同様にｎ型ドーパントとドーピングすればｐ型層となり、ｐ型ドーパントのみをドーピングすれば絶縁層として得られる。
この例によれば、半導体レーザの電流狭窄層１７に、半絶縁性のＺｎＯ系化合物半導体が用いられている。このＺｎＯ系化合物半導体は、前述のように、ｐ型ドーパントをドーピングしてもｐ型にはならずに半絶縁化する性質を有している。そのため、緩衝剤としてのｐ型ドーパントとｎ型ドーパントとを同時に導入することによりｐ型クラッド層を形成しながら、ドーパントの緩衝剤であるｎ型ドーパントを止めるだけで、絶縁性の電流狭窄層を簡単に成長することができる。そのため、特別のＣＶＤ装置などを使用しないで、同じ半導体層の成長装置で連続して絶縁層を積層することができる。しかも、ＺｎＯ系化合物半導体は、硫酸系のエッチング液などの酸性またはアルカリ性のエッチング液によりエッチングをすることができるため、活性層の近くに精度よく電流狭窄層を作り込むことができる。その結果、電流ブロック効果が大きく、閾値電流の低い高出力の半導体レーザが得られる。しかも、電流狭窄層にＭｇを混晶させたバンドギャップエネルギーが大きく屈折率の小さい材料を用いることができ、活性層の近くに設けても、光の吸収による損失が小さく、実屈折率導波構造の半導体レーザを得ることができる。
前述の例は、半導体積層部をすべてＺｎＯ系化合物半導体により構成した例であったが、ＧａＮ系化合物半導体などの他の化合物半導体を用いる場合でも同様にＺｎＯ系化合物半導体による半絶縁性の電流狭窄層を設けることができる。図３５は、ＧａＮ系化合物半導体により青色系の半導体レーザを構成する場合の例を示す説明図である。
この場合、基板１は前述と同様にサファイア基板が用いられ、緩衝層２としてＧａＮ層が、ｎ型コンタクト層３としてｎ型ＧａＮ層が、ｎ型クラッド層４としてＡｌa Ｇａ1-a Ｎ（０≦ａ≦０.３、たとえばａ＝０.１５）が０.１〜１μｍ程度、ｎ型およびｐ型光ガイド層１４、１６がそれぞれｎ型およびｐ型のＧａＮで０.０１〜０.１μｍ程度、活性層１５がＩｎ0.06Ｇａ0.94ＮとＩｎ0.1 Ｇａ0.9 Ｎからなるバリア層とウェル層とをそれぞれ６０Åおよび３０Åづつ交互に２〜５層づつ積層した多重量子井戸構造により形成されている。ｐ型クラッド層６もｎ型クラッド層４と同じ組成で、たとえばＺｎドープにより形成され、ｐ型下部クラッド層６ａが０.０５〜０.５μｍ程度、図３４の例と同様の半絶縁（ｉ形）Ｍｇz Ｚｎ1-z Ｏからなる電流狭窄層１７が０.２〜０.６μｍ程度の厚さに形成され、そのストライプ溝内および上面にｐ型上部クラッド層６ｂが０.５〜２μｍ程度に形成されている。そして、ｐ型ＧａＮからなるｐ型コンタクト層８が０.５〜２μｍ程度に形成され、前述と同様にｎ側電極９およびｐ側電極１０が設けられ、チップ化することにより図３５に示される構造のＬＤチップが形成されている。
この場合も、電流狭窄層として、ＺｎＯ系化合物半導体が用いられることにより、ウェットエッチングをすることができ、しかもＧａＮ系化合物半導体がエッチング液に対して非常に安定であるため、エッチングストップ層も必要なく活性層に近いところに電流狭窄層を形成することができる。さらに、ＺｎＯ系化合物半導体は、ＧａＮ系化合物半導体と格子定数などの物理的性質が非常に似ており、そのまま続けて成長することができる。その結果、従来ＧａＮ系化合物半導体を用いた半導体レーザでは、電流狭窄層を活性層の近くに作り込むことができなかったのが、ＺｎＯ系化合物半導体により作り込むことができるようになった。しかも、前述のように、絶縁体で作り込むことができ、ｎ型で作り込むより、一層電流ブロック機能を大きくすることができる。
図３５に示されるＳＡＳ型構造のＬＤチップを製造するには、サファイアからなる基板１をアセトン、エタノールなどの有機溶剤により洗浄し、純粋でリンス処理した後、リン酸＋硫酸の混合液（混合比１：３）を８０℃として酸処理し、再び純粋によりリンスする。これらの前処理をしたサファイア基板１をＭＯＣＶＤ（有機金属化学気相成長）装置内に入れ、Ｈ2 雰囲気中で基板温度ＴS を１０５０℃程度に上昇させ、サーマルクリーニングを１０分程度する。その後、基板温度ＴS を６００℃程度まで下げて、反応ガスのトリメチルガリウム（ＴＭＧ）とアンモニアガス（ＮＨ3 ）とをキャリアガスのＨ2 と共に導入してＧａＮからなる緩衝層２を０.０１〜０.２μｍ程度成膜し、基板温度を８００℃程度に上げて順次必要な反応ガスに変更して前述の組成で厚さの各半導体層を成長する。なお、電流狭窄層１７を成長する際には、反応ガスをＺｎのジメチル亜鉛（ＤＭＺｎ）と、ＯのプラズマＯ2と、ＭｇのシクロペンタジエニルマグネシウムＣｐ2 Ｍｇとして、ドーパントとしてＮのプラズマＮ2 を導入し反応させることにより得られる。この成長後にストライプ溝などの電流注入領域をエッチング除去することは前述の例と同様である。なお、この場合はＧａＮ系化合物がエッチング液に対して安定であるため、エッチングストップ層は不要となる。また、電極９、１０の形成およびウェハからのチップ化についても前述の例と同様に行うことにより、図３５に示される構造のＬＤチップが得られる。なお、この例では、すべての半導体層をＭＯＣＶＤ法により成長する例であったが、電流狭窄層のみをＭＢＥ法により成長してもよく、また、全部の半導体層をＭＢＥ法により成長することもできる。
なお、ＧａＮ系半導体層の例は一例であって、たとえばＡｌＧａＮに代えてＧａＮなどでもよく、ＧａＮ系化合物半導体またはＺｎＯ系化合物半導体の範囲内で、適当なバンドギャップエネルギーになるような混晶比の材料を選択して使用することができる。また、ＡｌＧａＡｓ系などの他の半導体層にも電流拡散層として絶縁化されたＺｎＯ系化合物半導体を用いることもできる。
この例によれば、半導体レーザの電流狭窄層にＩＡまたはＶＢ族の元素をドーピングしたＺｎＯ系化合物半導体を用いているため、同じ半導体層をエピタキシャル成長する成長装置で連続して絶縁性の電流狭窄層を活性層の近くに積層することができる。しかも、ウェットのエッチングにより電流注入部を形成することができるため、半導体層にダメージを与えることがない。また、バンドギャップエネルギーの大きい材料により形成できるため、活性層の近くに電流狭窄層を作り込むことができる。その結果、電流の無駄がなくなり、低い閾値電流で高特性の半導体レーザが得られる。
図３６〜３９は、前述の電流狭窄層にＭｇＺｎＯを用いたときの最適なエッチングストップ層を設ける例である。すなわち、ＺｎＯ系化合物半導体は酸性またはアルカリ性のエッチング液により容易にエッチングされ、電流狭窄層を活性層の近くに作り込むことができる。しかし、電流注入領域は、図３９（ｃ）に示されるように電流狭窄層６７のエッチングされた幅Ｗにより定まり、充分にサイドエッチングを行うことによりその幅を一定にすることができるが、図３９（ａ）に示されるように、エッチングは等方的にエッチングされて、ＭｇＺｎＯからなるクラッド層もエッチングされるため、サイドエッチングによりその幅を確定することはできない。幅を確定させるためには、図３９（ｂ）〜（ｃ）に示されるように、クラッド層６６でエッチングをストップさせ、サイドエッチングにより、その幅Ｗを定めるのが理想的である。なお、図３９において、６８はレジスト膜である。
このように、ＺｎＯ系化合物半導体を用いて、青色系の半導体レーザを構成する場合、ＺｎＯ系化合物半導体は酸性またはアルカリ性のエッチング液によりエッチングをすることができるため、電流狭窄層を活性層の近くに作り込みやすい。しかし、クラッド層もエッチングされてしまうため、サイドエッチングを行うことができず、電流注入領域とする、たとえばストライプ溝の幅が一定とならない。そのため、電流狭窄層の下側に電流狭窄層よりエッチングレートの小さい層が必要となるが、クラッド層はバンドギャップエネルギーを大きくする必要があり、ＺｎＯ系化合物半導体では、電流狭窄層と同様にＺｎＯまたはＭｇＺｎＯ系化合物しか考えられない。そのため、電流狭窄層とエッチングレートに差があると共に、活性層で発光する光を吸収しないように充分にバンドギャップエネルギーの大きい材料である必要があるが、ＺｎＯ系化合物半導体で適切なエッチングストップ層が見つけ出されていない。そのため、ＭｇＺｎＯ系化合物半導体を電流狭窄層として用いた半導体レーザにおいて、電流狭窄層に精度のよい電流注入部を形成することができる適切な構造のエッチングストップ層が要求される。
本発明者らは、ＺｎＯ系化合物半導体を用いた半導体レーザを構成するに当り、クラッド層に影響を与えることなく電流狭窄層のみを精度よくエッチングすることができるように、電流狭窄層の下側に設けるのに適したエッチングストップ層を見つけるため、鋭意検討を重ねた結果、ＺｎＯやＭｇＺｎＯ系はアルカリ性エッチング液に溶解するのに対して、ＣｄＺｎＯ系化合物は同じアルカリ性のエッチング液に対してエッチングレートが小さく、その厚さをたとえば０.１μｍ以下程度に薄くすることにより、特性に影響を与えず、かつ、充分にエッチングストップ層として寄与し得ること、また、ＢｅをＺｎＯに混晶させたＢｅＺｎＯ系化合物は酸性のエッチング液にも、アルカリ性のエッチング液にも非常に安定で、同様に薄く設けてもエッチングストップ層として充分に寄与することを見出した。
このエッチングストップ層を設けた半導体レーザは、図３６にその一例の断面説明図が示されるように、たとえばサファイア基板１上に、第１導電形（ｎ型）半導体からなる第１クラッド層４、第１クラッド層上に活性層１５、活性層１５上に第２導電形（ｐ型）半導体からなる第２クラッド層６（６ａ、６ｂ）が設けられ、第２クラッド層６の内部またはその近傍にＭｇz Ｚｎ1-z Ｏ（０≦ｚ＜１）からなる電流狭窄層１７が設けられている。そして、電流狭窄層１７の基板１側にＣｄｓ Ｚｎ1-ｓ Ｏ（０＜ｓ＜１）またはＢｅｔ Ｚｎ1-ｔ Ｏ（０＜ｔ＜１）からなるエッチングストップ層２７が設けられていることに特徴がある。
図３６に示される例では、第２クラッド層６が、ｐ型下部クラッド層６ａと、ｐ型上部クラッド層６ｂとからなっており、その間にＣｄｓ Ｚｎ1-ｓ Ｏ（０＜ｓ＜１）からなるエッチングストップ層２７が数百Åの厚さで、およびＮまたはＬｉがドーピングされた半絶縁性のＭｇz Ｚｎ1-z Ｏ（０≦ｚ＜１、ｙ≦ｚ、たとえばｚ＝０.２）からなる電流狭窄層１７が０.２〜０.６μｍ程度の厚さでそれぞれ設けられている。電流狭窄層１７は、Ｍｇz Ｚｎ1-z Ｏに限定はされず、ＺｎＯ系化合物半導体であればよいが、Ｍｇが混晶されることにより、バンドギャップエネルギーが大きくなると共に、屈折率が小さくなるため、活性層で発光する光を吸収しなくて、活性層に近付けて設けることができると共に、実屈折率導波構造にすることができるため好ましい。この電流狭窄層１７は、成長後にたとえばウェットエッチングにより電流注入領域とする部分が除去されてストライプ溝１８が形成されている。本発明では、このエッチングの際にｐ型下部クラッド層６ａをオーバーエッチングしないようにエッチングストップ層２７が設けられている。このエッチングストップ層２７について詳細に説明をする。
本発明者らは、前述のように、ＺｎＯ系化合物半導体を用いて電流狭窄層１７にＭｇz Ｚｎ1-z Ｏを用いたときの、電流注入領域とするたとえばストライプ溝１８をエッチングにより形成する場合に、その幅が一定に形成され、しかもｐ型下部クラッド層６ａへのオーバーエッチングを防止する構造にするため、鋭意検討を重ねた。まず、ストライプ幅のような電流注入部の幅が所望の一定の幅になるように形成するには、前述の図３９（ａ）に示されるように、電流狭窄層６７の下面までエッチングされた状態（コーナー部は、完全にはエッチングされていない）から、さらにそれまでのエッチング時間の１０〜４０％程度の時間サイドエッチングをすることにより（前述の図３９（ｃ）参照）、ほぼ一定の幅の電流注入領域を形成することができることを見出した。たとえばｚ＝０のＺｎＯからなる厚さが０.７μｍ程度の電流狭窄層１７を、８％のＮａＯＨ溶液により上面からエッチングし始めて、図３９（ａ）に示されるようにその底面までエッチングされる（コーナー部の残りはある状態）までの時間が５分程度であると、さらに３０秒から２分間程度エッチングを続けると所望のストライプ幅のストライプ溝１８（図３６参照）を形成することができる。したがって、この電流狭窄層１７のサイドエッチングをする時間、ｐ型下部クラッド層６ａに達しない厚さのエッチングストップ層２７が設けられればよいことになる。
一方、エッチングストップ層２７があまり厚すぎると、図３７（ａ）の右図に示されるように活性層１５での電流注入領域の幅Ｔが広がってしまい、無効電流が大きくなって都合が悪い。また、クラッド層と材料の組成が異なるため、バンドギャップエネルギーが異なり、図３７（ｂ）に各層のバンドギャップエネルギーの関係（伝導帯側）が示されるように、エッチングストップ層２７のバンドギャップエネルギーが大きくても小さくても、バンドギャップ障壁Ｂや井戸Ｑが形成されてキャリアの導通の障害となる。そのため、これらが問題にならない程度に薄くする必要があり、０.１μｍ程度以下、さらに好ましくは数百Å程度以下にする必要がある。換言すると、前述の例では、３０秒から２分間程度のエッチングに対して、エッチングされる厚さが０.１μｍ以下、さらに好ましくは数百Å程度以下、すなわち１００〜１０００Å／分程度以下のエッチングレートになるようなＣｄの混晶比ｓの材料を選択することにより、特性に悪影響を及ぼさず、かつ、クラッド層をオーバーエッチングすることなくストライプ幅のエッチングを正確に形成することができる。
たとえば前述の８重量％のＮａＯＨ溶液により、前述のＺｎＯからなるエッチングストップ層２７と、Ｃｄの混晶比ｓを０.１と０.２にしたときのＣｄｓ Ｚｎ1-ｓ Ｏのエッチング時間に対するエッチング量を調べた結果、図３８（ａ）に示されるように、ｓ＝０.１でＺｎＯの１／３程度のエッチングレートになり、ｓ＝０.２になるとさらに１／３程度（ＺｎＯに対して１／９〜１／１０程度）と小さくなる。したがって、０.１≦ｓであれば充分にエッチングストップ層として使用することができ、ｓが小さくなるとバンドギャップエネルギーが大きくなって厚くすることができるため、ｓが０.１より小さいＣｄｓ Ｚｎ1-ｓ Ｏを用いても、電流狭窄層１７との関係でエッチングストップ層の役割を充分に果たすことが判明した。なお、エッチングレートの差および成膜の容易さなどの点から、ｓの範囲は、好ましくは０＜ｓ≦０.５、さらに好ましくは、０.１≦ｓ≦０.３である。
本発明者らがさらに鋭意検討を重ねた結果、Ｃｄｓ Ｚｎ1-ｓ ＯはＨ2 ＳＯ4 などの酸性のエッチング液にはＺｎＯと同程度の割合でエッチングされてエッチングストップ層としては用いられないが、ＢｅＯは、酸性にもアルカリ性にも安定で、ＺｎＯにＢｅを混晶したＢｅｔ Ｚｎ1-ｔ Ｏをエッチングストップ層として用いることにより、エッチング液にアルカリ性のものを用いても、また酸性のものを用いても充分にエッチングストップ層として用いることができることを見出した。エッチング液として６重量％のＨ2 ＳＯ4 を用い、前述と同様のＺｎＯとＢｅｔ Ｚｎ1-ｔ Ｏのｔ＝０.１と０.２のときのエッチング時間に対するエッチング量の関係を図３８（ｂ）に示す。図３８（ｂ）から明らかなように、ＺｎＯに対しては前述のＮａＯＨに対するエッチング量とほぼ同程度で、Ｂｅｔ Ｚｎ1-ｔ Ｏに対しては、Ｃｄｓ Ｚｎ1-ｓ ＯのＣｄの混晶比と同じ混晶比ではエッチング量が若干多く、Ｂｅの混晶比を若干多くすることにより、殆どＣｄｓ Ｚｎ1-ｓ Ｏと同じエッチング量になることが判明した。すなわち、この場合も電流狭窄層の組成、エッチングストップ層の厚さにも影響するが、ＺｎＯ系化合物半導体の電流狭窄層のエッチングストップ層としてＢｅｔ Ｚｎ1-ｔ Ｏを用いることができる。なお、エッチングレートの差および成膜の容易さなどの点から、ｔの範囲は、好ましくは０＜ｔ≦０.５、さらに好ましくは、０.１≦ｔ≦０.３である。なお、８重量％のＮａＯＨ溶液に対しても同様の結果が得られた。
前述のＺｎＯ系化合物半導体からなる電流狭窄層１７は、Ｍｇz Ｚｎ1-z Ｏにｐ型ドーパントがドーピングされている。これは、前述のように、ＺｎＯ系化合物半導体は、そのまま成長すると、酸素欠陥が生じやすくｎ型になりやすいが、ｐ型ドーパントがドーピングされることにより、半絶縁化し、ｎ型で形成するより電流阻止の効果が大きくなることに基づいている。ｐ型ドーパントをドーピングすると半絶縁化する理由は、ＺｎＯ系化合物のイオン度が大きいという性質に起因し、たとえばドーピングされたＮ同士がクーロン斥力により強く反発し、ホールがＮの位置に局在してしまい全体に広がらないで、酸素欠陥などにより生じるｎ型を相殺するに止まるためと考えられる。そのため、通常のＺｎＯ系化合物半導体をエピタキシャル成長する際にｐ型ドーパントを導入することにより、半絶縁性のｉ形ＺｎＯ系化合物半導体が得られ、ｎ型層に形成するより、遥かに電流ブロック効果の大きい電流狭窄層１７が得られる。なお、ｐ型ドーパントとしては、たとえばＬｉ、Ｎａ、ＫなどのＩＡ族の元素、またはＮ、Ｐ、Ａｓ、ＳｂなどのＶＢ族元素が扱いやすいため好ましい。
発光層形成部１１の各半導体層は、ｐ型クラッド層が第１層６ａと第２層６ｂに分割されて、その間に電流狭窄層１７が挿入されていることを除き、前述の各例と同様の組成で形成されており、同じ部分に同じ符号を付してその説明を省略する。また、基板１や緩衝層２も前述の各例と同様に種々の材料を使用することができ、電極や他の半導体層などや製法も前述の例と同様である。なお、半絶縁のＭｇz Ｚｎ1-z Ｏを成長した後に、一旦ＭＢＥ装置からウェハを取り出し、表面にレジスト膜などを形成し、写真食刻技術によりパターニングをし、所望の電流注入領域の形状に開口部を設け、そのレジスト膜をマスクとして、たとえばＮａＯＨのエッチング液によりエッチングをすることにより、前述のマスクの開口部分により露出する電流狭窄層１７がエッチングされて、たとえばストライプ溝１８が形成される。
この例によれば、半導体レーザの電流狭窄層１７の下側に、ＭｇＺｎＯ系とエッチングレートの小さいＣｄｓ Ｚｎ1-ｓ Ｏ（０＜ｓ＜１）またはＢｅｔ Ｚｎ1-ｔ Ｏ（０＜ｔ＜１）からなるエッチングストップ層が設けられているため、Ｃｄｓ Ｚｎ1-ｓ Ｏの場合は、アルカリ性のエッチング液により、Ｂｅｔ Ｚｎ1-ｔ Ｏの場合は酸性またはアルカリ性のエッチング液により、クラッド層へ影響を及ぼすことなく、また発振効率などの電気的特性に影響を及ぼすことなく、電流狭窄層に電流注入領域を正確に形成することができる。その結果、ＺｎＯ系化合物半導体を用いて高特性の半導体レーザが得られる。
この例によれば、エッチングストップ層が設けられることにより、充分にサイドエッチングを行うことができるため、電流狭窄層に設けるストライプ溝などの電流注入領域の幅を、再現性よく高精度に形成することができる。その結果、ＺｎＯ系化合物半導体を用いた青色系の高性能の半導体レーザが得られる。
図４０〜４３は、発光層形成部を製造工程が簡単で、かつ、高歩留りで得られるＭＩＳ構造に形成した例である。すなわち、前述のように、ＺｎＯ系化合物半導体を用いて発光素子を実現しようとすると、そのｐ型層を得るのが難しく、そのキャリア濃度を高濃度に制御するのが難しいと共に、歩留りも低下して、発光特性が低下したり、非常に高価なものになりやすい。
一方、ＺｎＯ系化合物半導体は、そのエキシトン（励起子；電子と正孔がクーロン力により束縛されてペアを作ったもの）の結合エネルギー（束縛エネルギー）が６０ｍｅＶと非常に大きく、室温の熱エネルギー２６ｍｅＶより大きいため、室温においてもエキシトンは安定に存在し得る。このエキシトンは、一旦形成されると容易に光子を生成する。すなわち効率よく発光する。そのため、自由電子と自由正孔とが直接再結合して発光する直接再結合発光より遥かに効率よく発光することが知られている（たとえば赤崎勇による「青色発光デバイスの魅力」５０〜６０頁（工業調査会発行、１９９７年５月）参照）。
本発明者らは、前述のエキシトンによる高効率の発光を利用できるＺｎＯ系化合物半導体を用いた発光素子を得るため鋭意検討を重ねた結果、ＺｎＯ系化合物は、その結晶構造から通常の方法でｐ型ドーパントをドーピングすれば確実に絶縁化し、その厚さを適当に選定することにより、ｐ型化するための特別の工程を経ることなく、製造工程が簡単でありながら、前述のエキシトンによる発光により高効率の発光が得られ、ＭＩＳ（金属層−絶縁層−半導体層）構造でも充分に小さい電流で高出力の発光をし得ることを見出した。
すなわち、ＺｎＯは、そのイオン度が大きいため、Ｚｎ+ 、Ｏ- に近くなり、図４３に示されるように、Ｏ（白丸）がＺｎ（黒丸）の真上の位置でクーロン引力が働いて安定し、結晶構造も六方晶系となっている（たとえば先端デバイス材料ハンドブック（電子情報通信学会編、オーム社発行、１９９３年）、第２章デバイス材料の基礎、２９〜３０頁参照）。このような結晶構造になっているため、たとえばＩＡ族のＬｉが黒丸の位置に入ったとき、原子間距離が近いため、Ｌｉ同士がクーロン斥力で強く反発し、ホールがＬｉの位置に局在してしまい、結晶の全体に広がらない。そのため、ｐ型ドーパントを入れても、ドーパントとして機能しないことにあると考えられる。一方、ＺｎＯは、結晶成長の際に酸素（Ｏ）欠陥が発生しやすく、ドーパントを入れなくてもｎ型になりやすい。そのため、ｐ型ドーパントをドーピングしても、酸素欠陥によるｎ型を相殺するだけで、ｐ型ドーパントを多く入れ過ぎてもｐ型ドーパントとしては機能せず、絶縁層となる。このメカニズムは、ＧａＮがｐ型ドーパントのＭｇなどが有機金属化合物の炭化水素気の水素と化合してドーパントとして機能せず、ｐ型化しにくいのとは異なり、水素雰囲気であるか否かの製造法や、その後のアニール処理などの製造工程に拘らず確実に絶縁化しやすく、しかも高効率の発光を得ることができる。
いわゆるＭＩＳ型構造による酸化物化合物半導体ＬＥＤは、図４０にその一例の断面説明図が示されるように、たとえばサファイア基板１上に、ｎ型のＺｎＯ系化合物半導体からなるｎ型層３と、半絶縁性のＺｎＯ系化合物半導体からなるｉ層２５と、そのｉ層２５の表面に設けられるたとえばＩＴＯからなる導電層８とからなっている。
ｎ型層３は１〜３μｍ程度の厚さに設けられ、たとえばＡｌなどをドーパントとして導入しながらＺｎＯを成長することにより、容易にｎ型のＺｎＯ層が得られる。また、ｉ層２５は０.０５〜０.３μｍ程度の厚さに設けられ、Ｌｉなどのｐ型ドーパントをドーピングしながらＺｎＯを成長することにより得られる。これは、ドーピングしないでＺｎＯを成長すると、前述のように酸素（Ｏ）欠陥となってｎ型になりやすいため、ｐ型ドーパントを導入することにより、ｎ型層が相殺されて絶縁層（ｉ層）になる。ｐ型ドーパントをドーピングし過ぎても、前述のように、ＺｎＯのイオン度の強さにより、Ｚｎ+ とＯ- との引力による結晶構造の特殊性によりｐ型ドーパントとして機能しにくく、絶縁層を維持する。そのため、ドーピング量を余り気にすることなくｉ層２５を得ることができる。
ｎ型ドーパントとしては、前述のＡｌの他、III Ｂ族の元素が結晶化の安定化の点から好ましい。しかし、前述のように、ＺｎＯ系化合物半導体のノンドーピングでｎ型化しやすい性質により、ノンドープでも１×１０18〜１×１０19ｃｍ-3程度のｎ型層が得られ、ｎ型ドーパントを使用しなくてもよい。また、ｐ型ドーパントとしては、ＩＡ族、ＩＢ族、またはＶＢ族のいずれかの元素を用いることができる。
導電層８としては、電流を供給できるように金属などの導電体が好ましいが、表面から光を取り出す場合、光を透過する材料が好ましく、たとえばＩＴＯ（酸化インジウムスズ）、酸化インジウム、酸化スズなどの透明導電材料が用いられる。
このＬＥＤの製法について具体例で説明をする。まず、サファイアからなる基板１をアセトン、エタノールなどの有機溶剤により洗浄し、純粋でリンス処理した後、リン酸＋硫酸の混合液（混合比１：３）を８０℃として酸処理し、再び純粋によりリンスする。これらの前処理をしたサファイア基板１をＭＢＥ装置内に入れる。ついで、Ｈ2 ＋Ｈｅの混合プラズマガスを２０ｍＴｏｒｒの条件でサファイア基板１に照射し、その後基板温度ＴS を９００℃程度に上昇させ、サーマルクリーニングを１０分程度する。
以上の前処理を終了した後、基板温度ＴS を４００〜６００℃程度まで下げる。この間、Ｏ2 プラズマを５×１０-8〜１×１０-4Ｔｏｒｒの分圧になるように基板１に照射しておく。このＯ2 プラズマを照射しておくことにより、基板１のＯの蒸発を防止することができる。
つぎに、Ｏ2 プラズマを照射したまま、ＺｎとＡｌのセルのシャッターを開き、ＡｌドープのＺｎＯからなるｎ型層３を１〜３μｍ程度成長する。続いてＡｌのセルを閉じ、Ｌｉセルを開いてｉ層２５を０.０５〜０.３μｍ程度、さらに好ましくは０.０８〜０.１μｍ程度成長する。ｉ層２５は、余り厚いとその抵抗により動作時の通電によるジュール熱が大きくなり、薄すぎるとｎ型層３とｉ側電極１０とが短絡するので、この程度の厚さが好ましい。
つぎに、ＭＢＥ装置からウェハを取り出して、ｎ側電極を設けるため、ｎ型層３が一部露出するように、ホトレジストなどのマスクを設けて、ｉ層２５の一部をエッチングする。このエッチングは、ＲＩＥ（反応性イオンエッチング）などのドライエッチングまたは硫酸を用いたウェットエッチングにより行うことができる。そして、ｉ層２５の表面にスパッタリングなどによりＩＴＯ膜８を０.０５〜０.２μｍ程度の厚さ設け、その表面にリフトオフ法によりＮｉ／Ａｕを真空蒸着してｉ側電極１０を０.０５〜０.２μｍ程度の厚さに、また、エッチングにより露出したｎ型層３の表面に同様に真空蒸着によりＴｉ／Ａｕを０.１〜０.２μｍ程度設けてｎ側電極９を形成する。
このように製造したＬＥＤの発光特性を調べた結果をＧａＮのＭＩＳ構造で製造したＬＥＤと対比して図４２に示す。図４２で、横軸は電流（ｍＡ）で、縦軸は輝度（ミリｃｄ）を示し、破線ＦがＧａＮの例で、実線Ｇが図４０に示される構造のＺｎＯ系化合物半導体によるＭＩＳ構造のＬＥＤである。図４２から明らかなように、同じ電流値に対して、ＺｎＯ系化合物半導体を用いたＬＥＤは、非常に大きな輝度が得られ、ＧａＮ系のｐ型層とｎ型層とにより活性層を挟持したダブルヘテロ接合構造のＬＥＤの同じ条件での輝度と比較すると、１０％程度の輝度が得られ、充分に実用的である。
図４１は、ＺｎＯ系化合物半導体を用いたＭＩＳ構造ＬＥＤの他の例を示す図である。この例は、基板１としてＳｉＣを用いた例で、前述の例と同様に基板１を有機溶剤により洗浄して前処理を行う。このＳｉＣ基板１をＭＢＥ装置内に入れ、前述の例と同様に、Ｈ2 ＋Ｈｅの混合プラズマガス下で、９００℃程度のサーマルクリーニングを１０分程度行う。ＳｉＣ基板１では、表面酸化を起すと後のＺｎＯが成長しにくいため、サーマルクリーニング後、４００〜６００℃程度に下げるまでの間、Ｚｎフラックスを照射する。
その後、前述の例と同様に、Ｏ2 プラズマのセル、およびＡｌのセルのシャッターを開け、ｎ型ＺｎＯからなるｎ型層３を１〜３μｍ程度成長し、さらにｉ層２５を前述と同様に０.０５〜０.３μｍ程度設ける。そして、その表面にスパッタリングなどによりＩＴＯ膜８を０.０５〜０.２μｍ程度の厚さ設け、ＳｉＣ基板１の裏面全面に真空蒸着によりＴｉ／Ａｌをそれぞれ０.１μｍ／０.２μｍ程度設けてｎ側電極９を形成する。そして、ＩＴＯ膜８の表面にリフトオフ法によりＮｉ／Ａｕをそれぞれ０.０５μｍ／０.２μｍ程度真空蒸着してｉ側電極１０を形成してチップ化することにより、図４１に示されるＬＥＤチップが得られる。
この各例では、ｎ型層３およびｉ層２５としてＺｎＯを用いたが、ＣｄやＭｇなどのIIＡ族やIIＢ族の他の元素を混晶したものでもその発光波長を変化させることができ、同様のＭＩＳ型のＬＥＤが得られる。すなわち、たとえばＣｄを混晶させることによりそのバンドギャップエネルギーが小さくなり、長波長の光を発光し、Ｍｇを混晶させることにより、そのバンドギャップエネルギーが大きくなり、短波長の光を発光する。
また、この各例では、ｐ型ドーパントをドーピングすることによりｉ層を形成したが、ｐ型ドーパントをドーピングすることによりｐ型化しても、ｐｎ接合部で発光するため、とくに問題はなく、要はＺｎＯ系化合物半導体にｐ型ドーパントがドーピングされた層が形成されておればよい。
この例によれば、とくにエキシトンを生成しやすいＺｎＯ系化合物半導体を用いて、いわゆるＭＩＳ型構造のＬＥＤを形成しているため、キャリア濃度を制御するための特別の工程を必要とすることなく、半導体層を成長したままの簡単な製造工程で高輝度の青色系のＬＥＤが得られる。その結果、現在非常に強く要望されている青色系のＬＥＤを非常に安価、にかつ、大量に供給することができる。
さらに、ｎ型層についてもノンドーピングで形成することもでき、キャリア濃度の制御が簡単であると共に、ドーパントを使用しなくても製造することができ、一層コストダウンに寄与する。
図４４〜４５は、ｐ型半導体層をＧａＮ系化合物で形成し、ｎ型層をＺｎＯ系化合物で形成した例である。すなわち、前述のように、ＺｎＯ系化合物ではキャリア濃度の大きいｐ型層を得にくい。一方、ＧａＮ系化合物半導体は、非常に化学的に安定であるため、高温で成長する必要があると共にウェットエッチングをすることができない。そのため、ＬＤにおける電流注入領域を画定するための電流狭窄層を活性層の近くに埋め込んで形成することができない。さらに、ＧａＮ系化合物半導体に適する基板としてサファイア基板が用いられており、基板の裏面から一方の電極を取り出すことができないため、一方の電極を接続するために、積層したＧａＮ系化合物半導体層をドライエッチングによりエッチングをして、下層の異なる導電形の半導体層を露出させなければならない。
また、ＺｎＯ系化合物半導体は、前述のように、そのエキシトン（励起子；電子と正孔がクーロン力により束縛されてペアを作ったもの）の結合エネルギー（束縛エネルギー）が６０ｍｅＶと非常に大きく、室温の熱エネルギー２６ｍｅＶより大きいため、室温においてもエキシトンは安定に存在し得る。このエキシトンは、一旦形成されると容易に光子を生成する。すなわち効率よく発光する。そのため、自由電子と自由正孔とが直接再結合して発光する直接再結合発光より遥かに効率よく発光することが知られている（たとえば赤崎勇による「青色発光デバイスの魅力」５０〜６０頁（工業調査会発行、１９９７年５月）参照）。
さらに、ＧａＮ系化合物半導体とＺｎＯ系化合物半導体とは、表４に示されるように、バンドギャップエネルギーＥｇ、ａ軸およびｃ軸の格子定数が非常によく似た物理的性質を有している。そのため、ＧａＮ系化合物半導体とＺｎＯ系化合物半導体とを複合したものである。
Figure 0004865773
この例による半導体発光素子は、図４４にその一例の断面説明図が示されるように、たとえばサファイア基板１上に、ｎ型層４およびｐ型層６を少なくとも有する化合物半導体層の積層により発光層を形成する発光層形成部１１とを具備している。そして、ｎ型層４がＺｎＯ系化合物半導体からなり、ｐ型層６がＧａＮ系化合物半導体からなっている。
発光層形成部１１は、図４４に示される例では、Ｃｄx Ｚｎ1-x Ｏ（０≦ｘ＜１、たとえばｘ＝０.０８）からなる活性層５をＭｇy Ｚｎ1-y Ｏ（０≦ｙ＜１、たとえばｙ＝０.１５）からなるｎ型クラッド層４とｐ型のＡｌa Ｇａ1-a Ｎ（０≦ａ≦０.３、たとえばａ＝０.１５）からなるｐ型クラッド層６ｄとで挟持するダブルヘテロ接合構造であるが、ｎ型層とｐ型層とが直接接合するヘテロ接合構造でもよい。図４４に示される例では、ｐ型層６は、ｐ型ＧａＮ第１層６ｃが０.１〜０.３μｍ程度、好ましくは０.１μｍ程度と、ｐ型のＡｌa Ｇａ1-a Ｎからなるクラッド層６ｄが０.１〜１μｍ程度、好ましくは０.５μｍ程度と、ｐ型ＧａＮ第２層６ｅが０.１〜０.３μｍ程度、好ましくは０.１μｍ程度とからなっている。活性層５側にあるｐ型ＧａＮ第２層６ｅは、後述するｐ側電極１０を形成しやすくするための層で、この第２層６ｅは薄く、キャリア閉込め効果としては、Ａｌa Ｇａ1-a Ｎ層６ｄが寄与する。また、ｐ型ＧａＮ第１層６ｃは、低温緩衝層２上に直接ＡｌＧａＮ層を成長すると結晶性が悪くなるため介在させるもので、ＩｎＧａＮでもよい。
活性層５は、キャリアの再結合により発光させる層で、そのバンドギャップエネルギーにより発光する光の波長が定まり、発光させる光の波長に応じたバンドギャップエネルギーの材料が使用され、たとえば単一活性層で０.１μｍ程度の厚さに形成されている。このＣｄx Ｚｎ1-x Ｏは、そのｘの値が大きくなるほどバンドギャップエネルギーが小さくなる。たとえば４００ｎｍ程度の波長の光を発光させるためには、ｘは０.０８程度が好ましい。なお、活性層５は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましい。
ｎ型層（ｎ型クラッド層）４は、ｐ型層６（ｐ型クラッド層６ｄ）と共に、活性層５よりバンドギャップエネルギーが大きく、キャリアを活性層５内に有効に閉じ込める効果を有するように形成される。この例では、このｎ型（クラッド）層４がＺｎＯ系化合物、具体的にはＭｇy Ｚｎ1-y Ｏ（０≦ｙ＜１、たとえばｙ＝０.１５）からなり、たとえば２μｍ程度の厚さに設けられ、ｐ型クラッド層６ｄには、Ａｌa Ｇａ1-a Ｎ（たとえばａ＝０.１５）が用いられている。
図４４に示される例では、ｐ型層６（ｐ型ＧａＮ第２層６ｅ）と活性層５との間にｎ型ＺｎＯからなる緩衝層２８が１００〜１０００Å程度、好ましくは１００〜３００Å程度の薄い層で設けられている。これは、ｐ型層６がＧａＮ系化合物半導体で、活性層５がＺｎＯ系化合物半導体であり、一般に、異種材料の接合では界面準位が発生して、発光層に悪影響を及ぼすことが知られている。そのため、直接活性層が異種接合にならないように緩衝層を設けることにより、発光層への悪影響を防止するためである。したがって、ＺｎＯでなくても、活性層５と同種のＺｎＯ系化合物半導体で、活性層５よりバンドギャップエネルギーの大きい材料であればよい。
基板１としては、たとえばサファイア基板が用いられ、その上にＧａＮからなる低温で成膜する低温緩衝層２が０.０１〜０.２μｍ程度設けられている。基板１は、サファイアに限らず、ＺｎＯ、ＧａＮ、ＳｉＣなどの基板を用いることができる。基板１が絶縁性の場合には、図４４に示されるように、一方の電極を設けるために、積層された半導体層の一部をエッチングして露出する表面側と反対導電形の半導体層に設けることになるが、本発明では、ｎ型層４にＺｎＯ系化合物半導体層を用いているため、ウェットエッチングによりエッチングすることができるため、絶縁性基板を用いても容易に電極を形成することができる。
また、低温緩衝層２は、成長するＧａＮ系化合物半導体と基板１との間の格子定数などの差に基づく不整合を緩和するための層で、低温で設けることにより、その上に成長するＧａＮ系化合物半導体を結晶性よく成長するためのものである。この低温緩衝層２は、ＧａＮに限らず、ＡｌＮ、ＡｌＧａＮ、ＺｎＯなどを低温で設けてもよい。基板１が導電性基板の場合で、その裏面から電極を取り出す場合は、その基板１と同じ導電形で緩衝層２を形成する必要があるが、基板１が絶縁性である場合には、緩衝層２もＡｌＮのように絶縁性でもよく、またいずれの導電形でも構わない。
ｎ型層４の表面には、たとえばＩＴＯからなる透明電極８が形成され、その上にたとえばＡｕからなるｎ側電極９が、積層されたｎ型層４、活性層５、および緩衝層２８の一部がウェットエッチングにより除去されて露出するｐ型層（ＧａＮ第２層６ｅ）に、たとえばＴｉ／Ｎｉの積層構造からなるｐ側電極１０が、それぞれ真空蒸着とパターニングまたはリフトオフ法などにより形成され、チップ化することにより、図４４に示されるようなＬＥＤチップが得られる。
このＬＥＤの製法について具体例で説明をする。まず、サファイアからなる基板１をアセトン、エタノールなどの有機溶剤により洗浄し、純水でリンス処理した後、リン酸＋硫酸の混合液（混合比１：３）を８０℃として酸処理し、再び純水によりリンスする。これらの前処理をしたサファイア基板１をＭＯＣＶＤ（有機金属化学気相成長）装置内に入れ、Ｈ2 雰囲気中で基板温度ＴS を１０５０℃程度に上昇させ、サーマルクリーニングを１０分程度する。
以上の前処理を終了した後、基板温度ＴS を６００℃程度まで下げて、反応ガスのトリメチルガリウム（ＴＭＧ）とアンモニアガス（ＮＨ3 ）とをキャリアガスのＨ2 と共に導入してｐ型ＧａＮからなる緩衝層２を０.０１〜０.２μｍ程度成膜する。ついで、ｐ型ドーパントガスのシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）を導入し、基板温度を１０００℃程度に上昇してＭｇドープのｐ型ＧａＮ第１層６ｃを０.１〜０.３μｍ程度、さらに反応ガスのトリメチルアルミニウム（ＴＭＡ）を導入してｐ型Ａｌa Ｇａ1-a Ｎ（たとえばａ＝０.１５）層６ｄを０.１〜１μｍ程度、さらに反応ガスのＴＭＡを止めてｐ型ＧａＮ第２層６ｅを０.１〜０.３μｍ程度成長して、ｐ型層６を形成する。その後、一旦成長を終了し、６００〜８００℃程度のＮ2 雰囲気下でアニール処理を行い、ｐ型ドーパントの活性化を行ってｐ型化する。
つぎに、ｐ型層６が成長した基板１をＭＢＥ装置に入れて、７００℃程度に基板温度を上昇させてサーマルクリーニングを行う。ついで、基板温度を３００〜６００℃程度に下げ、ソース源からＺｎおよびプラズマ酸素をｎ型ドーパントのＡｌと共に照射してｎ型ＺｎＯを１００〜１０００Å程度成長し緩衝層２８を形成し、基板温度を２００〜４００℃程度に上げてＣｄのソース源を開けてＣｄx Ｚｎ1-x Ｏ（たとえばｘ＝０.０８）からなる活性層５を０.１μｍ程度成長し、さらに基板温度を３００〜６００℃程度にすると共に、Ｃｄのセルの代りにＭｇのセルを開け、Ｍｇy Ｚｎ1-y Ｏ（たとえばｙ＝０.１５）からなるｎ型クラッド層４を０.５μｍ程度成長する。
その後、Ｈ2 ＳＯ4 系溶液により、積層したＺｎＯ系化合物半導体層の一部をエッチングし、ｐ型ＧａＮ第２層６ｅを露出させる。このエッチングの際、ｐ型ＧａＮ第２層６ｅは、全然エッチングされないため、ＺｎＯ系化合物半導体層のみを選択的にエッチングすることができる。その後、ｎ型層４の表面に蒸着などによりＩＴＯ電極８を０.０５〜０.２μｍ程度設け、さらにその表面にＡｕをリフトオフ法などによりパターン蒸着してｎ側電極９を形成し、さらに前述のエッチングにより露出するｐ型ＧａＮ第２層６ｅの表面に同様にＮｉ／Ｔｉをパターン蒸着してｐ側電極１０を形成し、チップ化することにより、図４４に示されるＬＥＤチップが得られる。
この例によれば、ｐ型層にＧａＮ系化合物半導体を用い、活性層およびｎ型層としてＺｎＯ系化合物半導体を用いているため、ｐ型層を得にくいＺｎＯ系化合物半導体に代ってＧａＮ系化合物半導体によりｐ型層を形成することができ、ｐｎジャンクション型電流注入タイプで、エキシトンを利用した高効率の発光を得ることができる。また、絶縁基板上に半導体層を積層してその積層体の一部をエッチングにより露出した半導体層に一方の電極を設ける場合でも、ＺｎＯ系化合物半導体をエッチングすることにより、非常にエッチングが容易になる。
また、ｐ型ＧａＮ系化合物半導体層と活性層との間に、活性層よりバンドギャップエネルギーの大きいｎ型ＺｎＯ系化合物半導体層を挟むことにより、緩衝層となって活性層を直接異種材料による接合にしなくてすむため、異種材料の接合による界面準位の発光層への影響を回避することができる。この場合、介在させる緩衝層は、非常に薄いため、ｎ型であってもｐ型ＧａＮ系化合物半導体からのホールは緩衝層を通過して活性層に注入され、ｐｎジャンクションを形成する。
この例は、ｐ型ＧａＮ系化合物半導体をＭＯＣＶＤ装置により成長し、ＺｎＯ系化合物半導体をＭＢＥ装置により成長したが、ＺｎＯ系化合物半導体も引き続き同様にＭＯＣＶＤ装置により成長することができる。この場合、Ｚｎの有機金属化合物としては、ジメチル亜鉛（ＤＭＺｎ）を、Ｃｄの反応ガスとして、ジメチルカドミウム（ＤＭＣｄ）を、Ｍｇの反応ガスとしてＣｐ2 Ｍｇを、ｎ型ドーパントガスとしてＴＭＡを、酸素の反応ガスとしては、プラズマ酸素をそれぞれ使用することができる。また、最初のＧａＮ系化合物半導体からＭＢＥ装置により成長することもできる。この場合、Ｇａおよびプラズマチッ素をソース源とする。
さらに、この例は、ＬＥＤの例であったが、ＬＤでも同様にｐ型層にＧａＮ系化合物半導体を用い、活性層およびｎ型層にＺｎＯ系化合物半導体を用いて構成することにより、発光効率が高いと共に、容易なウェットエッチングにより、電流注入領域を狭窄することができる。この場合、発光層形成部１１若干異なり、たとえば活性層１５はノンドープのＣｄ0.03Ｚｎ0.97Ｏ／Ｃｄ0.2 Ｚｎ0.8 Ｏからなるバリア層とウェル層とをそれぞれ５０Åおよび４０Åづつ交互に２〜５層づつ積層した多重量子井戸構造により形成することが好ましい。また、活性層１５が薄く充分に光を活性層１５内に閉じ込められない場合には、たとえばＺｎＯからなる光ガイド層が活性層の両側に設けられる。また、ＩＴＯからなる透明電極は不要で、直接ｐ側電極１０をストライプ状にパターニングして形成したり、半導体層の上部をメサ型形状にエッチングしたり、電流狭窄層を埋め込むことにより、電流注入領域を画定する構造に形成される。本発明では、半導体積層部の上部をＺｎＯ系化合物半導体層にすることにより、容易にウェットエッチングによりエッチングをすることができるため、活性層への影響を与えることなくメサ型形状に形成することができるし、また電流狭窄層をＺｎＯ系化合物半導体により形成して活性層の近くに作り込むことができる。メサ型形状にすることによりＬＤチップを形成する例を図４５に示す。
図４５に示されるメサ型構造のＬＤチップを製造するには、前述と同様に基板１上に低温緩衝層２、ｐ型ＧａＮ第１層６ｃ、ＡｌＧａＮ系化合物からなるクラッド層６ｄ、光ガイド層の役割をするｐ型ＧａＮ第２層６ｅからなるｐ型層６を順次成長し、前述と同様にアニール処理をする。ついで、ＭＢＥ装置でｎ型ＺｎＯからなる緩衝層２８、前述の多重量子井戸構造の活性層１５を成長し、その上にｐ型ＺｎＯからなる０.０５μｍ程度のｎ型光ガイド層１６、ｎ型Ｍｇy Ｚｎ1-y Ｏ（たとえばｙ＝０.１５）からなるｎ型クラッド層４を０.５μｍ程度それぞれ成長する。そして、ｎ型ＺｎＯからなるコンタクト層３を０.３〜０.５μｍ程度成長する。その後、ＭＢＥ装置から基板１を取り出して、表面にレジストマスクを設け、Ｈ2 ＳＯ4 系溶液により、積層したＺｎＯ系化合物半導体層の一部をエッチングし、ｐ型ＧａＮ第２層６ｅを露出させる。このエッチングは、電流注入領域を画定（狭窄）するためのエッチングで、活性層１５に形成する電流注入領域の幅に合せて活性層１５までエッチングをするが、前述のように、ｐ型層６（ＧａＮ第２層６ｅ）の表面で、選択的にエッチングは停止する。そして、前述の例と同様にｎ側電極９およびｐ側電極１０を設け、チップ化することにより、図４５に示される構造のＬＤチップが得られる。なお、チップ化に当って、光出射面をドライエッチングにより形成した方が、より一層鏡面の端面が得られる。なお、基板がサファイアでなく、ＧａＮやＳｉＣなどであれば、劈開することもできる。
なお、このＬＤの製造においても、全部の半導体層をＭＯＣＶＤ装置やＭＢＥ装置のみで成長することもできる。また、各半導体層の例は一例であって、たとえばＡｌＧａＮに代えてＧａＮなどでもよく、ＧａＮ系化合物半導体またはＺｎＯ系化合物半導体の範囲内で、適当なバンドギャップエネルギーになるような混晶比の材料を選択して使用することができる。さらに、ｐ型層もＭＢＥ装置で成長する場合、成長時にｐ型ドーパントがＨと化合しないため、ｐ型層の成長後にアニール処理を行わなくても、成長したそのままの状態でｐ型化することができる。さらに、ｎ型ＺｎＯ系化合物半導体層を成長する場合、ＧａやＡｌなどのｎ型ドーパントをドーピングしなくてもｎ型層が得られるが、ｎ型ドーパントを導入した方が、キャリア濃度を制御しやすいため好ましい。
この例によれば、ＧａＮ系化合物半導体とＺｎＯ系化合物半導体とを用いた異種接合により半導体発光素子を形成しているため、ＺｎＯ系化合物半導体の高い発光効率およびウェットエッチングの容易さを利用しながら、ＧａＮ系化合物半導体によりｐ型層を得ることができ、ｐｎジャンクション型電流注入発光をさせることができる。その結果、高効率の発光をすることができると共に、電極形成のためのエッチングや、ＬＤの電流注入領域を画定するための半導体層のエッチングを容易に行うことができ、製造工程が簡単でコストダウンを行うことができると共に、発光特性の優れた青色系の半導体発光素子が得られる。とくに青色系のＬＤを低い閾値で、かつ、大きな出力で容易に得ることができる。
なお、前述の各例に示される図では、基板１が実際には他の層と比較して数十倍以上の厚さがあるが、省略して薄く書かれている。他の半導体層の厚さも説明用で部分的に誇張して書かれたりして、厳密な厚さを表してはいない。
本発明によれば、青色系のＬＥＤやＬＤを、取扱いが容易なＺｎＯ系化合物半導体を用いて実現することができる。その結果、フルカラーディスプレーや、信号灯などの光源や、室温で連続発振する次世代の高精細ＤＶＤ用のレーザ光源などとして用いることができる。
半導体発光素子チップの一例の斜視説明図である。 半導体発光素子チップの一例の斜視説明図である。 半導体発光素子チップの一例の斜視説明図である。 半導体発光素子チップの一例の斜視説明図である。 半導体発光素子チップの一例の斜視説明図である。 半導体発光素子チップの一例の斜視説明図である。 図６の活性層近傍の拡大断面構造説明図、およびその各層のバンドギャップの関係を示す図である。 Ｃｄx Ｚｎ1-x ＯおよびＭｇｚ Ｚｎ1-ｚ Ｏのｘおよびｚをそれぞれ変化させたときの格子定数の変化を示す図である。 半導体発光素子チップの一例であるＬＥＤチップの断面説明図である。 半導体発光素子チップの一例であるＬＤチップの断面説明図である。 Ｃｄ、Ｚｎ、Ｍｇの温度に対する蒸気圧を示す曲線である。 半導体発光素子チップの一例の断面説明図である。 ＺｎＯ系化合物半導体層の成長時の問題を説明する図である。 半導体発光素子チップの一例であるＬＥＤチップの斜視説明図である。 図２の構造に反射膜を設けたＬＤの発光特性を従来構造のＬＤと対比して示した図である。 本発明の一実施形態であるＬＥＤチップの断面説明図である。 図１６の例のｎ側電極の電圧−電流特性を示す図である。 半導体発光素子チップの一例であるＬＥＤチップの断面説明図である。 図１８の例のｎ側電極の電圧−電流特性を示す図である。 ｎ型ＺｎＯにＡｌ／Ｔｉ／Ｎｉの電極を設けたときの電圧−電流特性である。 ｐ型ＺｎＯを成長する一例のＭＢＥ装置の概略説明図である。 ｐ型成長法により成長したｐ型ＺｎＯのＮのドープ量に対するキャリア濃度の変化を示す図である。 ＺｎＯのｐ型化をしにく理由の説明図である。 普通の方法でｐ型化のためＮをドーピングしたときのドーピング量に対するキャリア濃度の変化を示す図である。 基板上にｐ型ＺｎＳｅを成長する場合の工程断面説明図である。 ＭＯＣＶＤ法によりｐ型半導体層を成長する場合の導入ガスのタイムチャートを示す図である。 図２５の方法によりドーピングする場合のドーパントガスの流量に対するキャリア濃度の関係を示す図である。 結晶成長装置の一例の概略説明図である。 図２８の成長装置におけるプラズマ発生源５０の拡大説明図である。 図２８の装置を用いて成長した半導体層のＸ線ロッキングカーブを従来の方法により成長したものと比較して示した図である。 図２９の変形例の説明図である。 半導体発光素子チップの一例の断面説明図である。 結晶状態をＸ線回折で調べたときのＸ線ロッキングカーブの説明図である。 半導体発光素子チップの一例であるＬＤチップの断面説明図である。 半導体発光素子チップの一例であるＬＤチップの断面説明図である。 半導体発光素子チップの一例であるＬＤチップの断面説明図である。 エッチングストップ層の厚さや材料による半導体レーザへの影響を説明する図である。 エッチングストップ層として用いるＣｄｓ Ｚｎ1-ｓ ＯおよびＢｅｔ Ｚｎ1-ｔ Ｏのエッチング時間に対するエッチング量の関係を示す図である。 ストライプ溝をエッチングにより形成する際のエッチングの進行を説明する図である。 ＭＩＳ型ＬＥＤチップの断面説明図である。 ＭＩＳ型ＬＥＤチップの他の例の断面説明図である。 図４０の構造によるＬＥＤの発光特性を、ＧａＮ系のＭＩＳ構造によるＬＥＤの発光特性と比較して示す図である。 ＺｎＯの原子構造を説明する図である。 ＺｎＯ系化合物とＧａＮ系化合物の複合半導体を用いた半導体発光素子のＬＥＤチップの断面説明図である。 ＺｎＯ系化合物とＧａＮ系化合物の複合半導体を用いた半導体発光素子のＬＤチップの断面説明図である。 高精細ＤＶＤに必要とされる青色ＬＤの波長範囲の説明図である。 従来における青色系半導体発光素子の一例の断面説明図である。

Claims (7)

  1. 基板と、該基板上に設けられ、少なくともｎ型層を有するＺｎＯ系化合物半導体の積層により発光層を形成する発光層形成部を有するＺｎＯ系化合物半導体発光素子であって、前記ＺｎＯ系化合物半導体のｎ型層に接触して設けられるｎ側電極は、該ｎ型層に接する部分がＡｌを含まないＴｉまたはＣｒにより形成されてなるＺｎＯ系化合物半導体発光素子。
  2. 前記発光層形成部が、活性層を該活性層よりバンドギャップが大きい材料からなるｎ型およびｐ型のクラッド層により挟持することにより形成され、前記活性層がＣｄx Ｚｎ1-x Ｏ（０≦ｘ＜１）である請求項１記載の半導体発光素子。
  3. 前記発光層形成部が、活性層を該活性層よりバンドギャップが大きい材料からなるｎ型およびｐ型のクラッド層により挟持することにより形成され、前記ｎ型およびｐ型のクラッド層がＭｇy Ｚｎ1-y Ｏ（０≦ｙ＜１）である請求項１または２記載の半導体発光素子。
  4. 前記Ａｌを含まないＴｉまたはＣｒの層上に、ＴｉとＡｌが含まれた層が設けられてなる請求項１、２または３記載の半導体発光素子。
  5. 前記ＴｉとＡｌが含まれた層が設けられた後にアニール処理により該ＴｉとＡｌとが合金化されてなる請求項４記載の半導体発光素子。
  6. 前記ＴｉとＡｌが含まれた層が、Ｔｉ 1-ｒ Ａｌ ｒ （０.９≦ｒ≦０.９９）からなる請求項４または５記載の半導体発光素子。
  7. 前記Ａｌを含まないＴｉまたはＣｒの層上に、Ａｕ層が設けられてなる請求項１、２または３記載の半導体発光素子。
JP2008223715A 1998-09-10 2008-09-01 半導体発光素子 Expired - Fee Related JP4865773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008223715A JP4865773B2 (ja) 1998-09-10 2008-09-01 半導体発光素子

Applications Claiming Priority (33)

Application Number Priority Date Filing Date Title
JP25716798 1998-09-10
JP1998257167 1998-09-10
JP27402698 1998-09-28
JP1998274026 1998-09-28
JP1998320909 1998-11-11
JP32090998 1998-11-11
JP32091098 1998-11-11
JP1998320910 1998-11-11
JP1998324004 1998-11-13
JP32400498 1998-11-13
JP32827198 1998-11-18
JP1998328271 1998-11-18
JP1998328272 1998-11-18
JP32827398 1998-11-18
JP1998328273 1998-11-18
JP32826998 1998-11-18
JP32827298 1998-11-18
JP1998328269 1998-11-18
JP1998361562 1998-12-18
JP1998361557 1998-12-18
JP36156198 1998-12-18
JP36156298 1998-12-18
JP1998361561 1998-12-18
JP1998361559 1998-12-18
JP36155798 1998-12-18
JP36155998 1998-12-18
JP1999005678 1999-01-12
JP567899 1999-01-12
JP1999024168 1999-02-01
JP2416899 1999-02-01
JP1999024169 1999-02-01
JP2416999 1999-02-01
JP2008223715A JP4865773B2 (ja) 1998-09-10 2008-09-01 半導体発光素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000570846A Division JP4365530B2 (ja) 1998-09-10 1999-09-09 半導体発光素子およびその製法

Publications (2)

Publication Number Publication Date
JP2009033184A JP2009033184A (ja) 2009-02-12
JP4865773B2 true JP4865773B2 (ja) 2012-02-01

Family

ID=27585644

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2000570846A Expired - Fee Related JP4365530B2 (ja) 1998-09-10 1999-09-09 半導体発光素子およびその製法
JP2008223715A Expired - Fee Related JP4865773B2 (ja) 1998-09-10 2008-09-01 半導体発光素子
JP2008223716A Expired - Fee Related JP4922268B2 (ja) 1998-09-10 2008-09-01 半導体レーザ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000570846A Expired - Fee Related JP4365530B2 (ja) 1998-09-10 1999-09-09 半導体発光素子およびその製法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008223716A Expired - Fee Related JP4922268B2 (ja) 1998-09-10 2008-09-01 半導体レーザ

Country Status (6)

Country Link
US (1) US7132691B1 (ja)
EP (1) EP1115163A4 (ja)
JP (3) JP4365530B2 (ja)
KR (1) KR100648759B1 (ja)
CA (1) CA2343105C (ja)
WO (1) WO2000016411A1 (ja)

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016285A (ja) * 2000-06-27 2002-01-18 National Institute Of Advanced Industrial & Technology 半導体発光素子
JP2002094114A (ja) * 2000-09-13 2002-03-29 National Institute Of Advanced Industrial & Technology ＺｎＯ系酸化物半導体層を有する半導体装置およびその製法
JP4540201B2 (ja) * 2000-09-13 2010-09-08 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層を有する半導体装置の製法
JP4619512B2 (ja) * 2000-09-29 2011-01-26 スタンレー電気株式会社 光半導体素子
FR2817084B1 (fr) * 2000-11-23 2005-04-29 David J Rogers LASER A ZnO POLYCRISTALLIN POMPE ELECTRIQUEMENT ET PROCEDE DE REALISATION
JP4431925B2 (ja) * 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
US6812483B2 (en) 2001-01-05 2004-11-02 Japan Science And Technology Agency Optical semiconductor element utilizing optical transition between ZnO heterostructure sub-bands
DE10112542B9 (de) * 2001-03-15 2013-01-03 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optisches Bauelement
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
TWI294699B (en) * 2006-01-27 2008-03-11 Epistar Corp Light emitting device and method of forming the same
TW541710B (en) * 2001-06-27 2003-07-11 Epistar Corp LED having transparent substrate and the manufacturing method thereof
TW550839B (en) * 2001-07-25 2003-09-01 Shinetsu Handotai Kk Light emitting element and method for manufacturing thereof
JP2003282434A (ja) * 2002-03-20 2003-10-03 Ngk Insulators Ltd ＺｎＯ系エピタキシャル成長基板、ＺｎＯ系エピタキシャル下地基板、及びＺｎＯ系膜の製造方法
JP2003282944A (ja) * 2002-03-26 2003-10-03 Shin Etsu Handotai Co Ltd 可視光発光装置
DE10238135B4 (de) * 2002-08-15 2004-09-09 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung von Gruppe-II-Oxid Schichten mit der Gasphasenepitaxie, Gruppe-II-Oxid Schicht und Gruppe-II-Oxid Halbleiterbauelement
AU2003262981A1 (en) * 2002-08-28 2004-03-19 Moxtronics, Inc. A hybrid beam deposition system and methods for fabricating zno films, p-type zno films, and zno-based ii-vi compound semiconductor devices
WO2004025712A2 (en) * 2002-09-16 2004-03-25 Massachusetts Institute Of Technology Method for p-type doping wide band gap oxide semiconductors
JP5072184B2 (ja) 2002-12-12 2012-11-14 株式会社半導体エネルギー研究所 成膜方法
JP4241057B2 (ja) * 2003-01-20 2009-03-18 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP4194854B2 (ja) * 2003-01-31 2008-12-10 シャープ株式会社 酸化物半導体発光素子
JP2004247681A (ja) * 2003-02-17 2004-09-02 Sharp Corp 酸化物半導体発光素子
JP4034208B2 (ja) * 2003-02-25 2008-01-16 ローム株式会社 透明電極
JP4045499B2 (ja) * 2003-03-27 2008-02-13 信越半導体株式会社 ＺｎＯ系半導体素子の製造方法
EP2264798B1 (en) 2003-04-30 2020-10-14 Cree, Inc. High powered light emitter packages with compact optics
US7005679B2 (en) 2003-05-01 2006-02-28 Cree, Inc. Multiple component solid state white light
JP4287698B2 (ja) * 2003-05-26 2009-07-01 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP2005026465A (ja) * 2003-07-02 2005-01-27 Sharp Corp 酸化物半導体発光素子
KR101034055B1 (ko) 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100693407B1 (ko) * 2003-09-04 2007-03-12 광주과학기술원 ｐ형 산화아연 반도체를 이용한 산화아연 단파장 발광소자 제작방법
KR100571819B1 (ko) * 2003-10-16 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2005243955A (ja) * 2004-02-26 2005-09-08 Shin Etsu Handotai Co Ltd 発光素子およびその製造方法
JP4543148B2 (ja) * 2004-03-09 2010-09-15 独立行政法人科学技術振興機構 酸化物量子井戸構造及びそれを用いた光デバイス
JP2005340765A (ja) * 2004-04-30 2005-12-08 Sumitomo Electric Ind Ltd 半導体発光素子
US7691353B2 (en) * 2004-06-17 2010-04-06 Burgener Ii Robert H Low dielectric constant group II-VI insulator
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
WO2006009413A1 (en) * 2004-07-23 2006-01-26 Gwangju Institute Of Science And Technology Top-emitting light emitting diodes and method of manufacturing thereof
US7821019B2 (en) * 2004-10-04 2010-10-26 Svt Associates, Inc. Triple heterostructure incorporating a strained zinc oxide layer for emitting light at high temperatures
US7432531B2 (en) * 2005-02-07 2008-10-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4731949B2 (ja) * 2005-02-25 2011-07-27 株式会社沖データ 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR100711203B1 (ko) * 2005-08-23 2007-04-24 한국과학기술연구원 산화아연을 이용한 ｐ형-진성-ｎ형 구조의 발광 다이오드제조방법
JP5034035B2 (ja) * 2005-08-29 2012-09-26 国立大学法人静岡大学 半導体発光素子の製造方法
JP2007103407A (ja) * 2005-09-30 2007-04-19 Sanyo Electric Co Ltd 発光素子
US7723154B1 (en) 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
JP4876242B2 (ja) * 2005-12-16 2012-02-15 国立大学法人静岡大学 結晶成長方法及び結晶成長装置
KR20090009772A (ko) 2005-12-22 2009-01-23 크리 엘이디 라이팅 솔루션즈, 인크. 조명 장치
JP4861437B2 (ja) 2006-01-09 2012-01-25 ソウル オプト デバイス カンパニー リミテッド Ｉｔｏ層を有する発光ダイオード及びその製造方法
KR100787361B1 (ko) * 2006-02-01 2007-12-18 광주과학기술원 발광 다이오드
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8148731B2 (en) * 2006-08-29 2012-04-03 Moxtronics, Inc. Films and structures for metal oxide semiconductor light emitting devices and methods
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US20100224890A1 (en) * 2006-09-18 2010-09-09 Cree, Inc. Light emitting diode chip with electrical insulation element
DE102006045834A1 (de) * 2006-09-22 2008-04-03 Humboldt-Universität Zu Berlin Verfahren zum Herstellen eines Halbleitermaterials
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
WO2008073469A1 (en) * 2006-12-11 2008-06-19 Lumenz, Llc Zinc oxide multi-junction photovoltaic cells and optoelectronic devices
US20080197369A1 (en) * 2007-02-20 2008-08-21 Cree, Inc. Double flip semiconductor device and method for fabrication
US7606448B2 (en) * 2007-03-13 2009-10-20 Micron Technology, Inc. Zinc oxide diodes for optical interconnections
US7529460B2 (en) * 2007-03-13 2009-05-05 Micron Technology, Inc. Zinc oxide optical waveguides
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
JP2009021540A (ja) * 2007-06-13 2009-01-29 Rohm Co Ltd ＺｎＯ系薄膜及びＺｎＯ系半導体素子
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
JP4575966B2 (ja) * 2008-02-27 2010-11-04 株式会社沖データ 半導体装置
KR101159995B1 (ko) * 2008-03-13 2012-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP2011515859A (ja) * 2008-03-26 2011-05-19 ラティス パワー （チアンシ） コーポレイション 高反射性オーム電極を有する半導体発光デバイス
TW200949004A (en) * 2008-04-25 2009-12-01 Lumenz Inc Metalorganic chemical vapor deposition of zinc oxide
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
KR101427076B1 (ko) * 2008-07-22 2014-08-07 삼성전자주식회사 반도체 발광소자
US20100117070A1 (en) * 2008-09-18 2010-05-13 Lumenz Llc Textured semiconductor light-emitting devices
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
EP2253988A1 (en) * 2008-09-19 2010-11-24 Christie Digital Systems USA, Inc. A light integrator for more than one lamp
EP2335273A4 (en) 2008-09-19 2012-01-25 Taiwan Semiconductor Mfg FORMATION OF EQUIPMENT BY EXCESSIVE GROWTH OF THE EPITAXIAL LAYER
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5120203B2 (ja) * 2008-10-28 2013-01-16 富士通株式会社 超伝導フィルタ
TW201027811A (en) * 2009-01-12 2010-07-16 Ubilux Optoelectronics Corp LED and its manufacturing method
JP5321679B2 (ja) * 2009-03-13 2013-10-23 日本電気株式会社 光変調器とその製造方法
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
JP5392608B2 (ja) * 2009-06-24 2014-01-22 スタンレー電気株式会社 酸化亜鉛系半導体素子及びその成長方法
KR101645146B1 (ko) 2009-06-30 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101125459B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101028251B1 (ko) * 2010-01-19 2011-04-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5547989B2 (ja) * 2010-03-01 2014-07-16 スタンレー電気株式会社 ＺｎＯ系半導体素子の製造方法
JP5437135B2 (ja) * 2010-04-02 2014-03-12 スタンレー電気株式会社 半導体結晶の成長方法
US7829376B1 (en) 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9012948B2 (en) 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
KR101053114B1 (ko) * 2011-02-28 2011-08-01 박건 ＧａＮ 파우더 제조 방법 및 그 방법으로 제조된 ＧａＮ 파우더를 이용한 질화물계 발광소자
KR101235239B1 (ko) 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
US9269858B2 (en) 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
US8971370B1 (en) 2011-10-13 2015-03-03 Soraa Laser Diode, Inc. Laser devices using a semipolar plane
TWI497754B (zh) * 2012-01-12 2015-08-21 Univ Nat Formosa Methods for improving the luminous efficiency of light emitting diodes
US9064790B2 (en) 2012-07-27 2015-06-23 Stanley Electric Co., Ltd. Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure
JP6017243B2 (ja) 2012-09-26 2016-10-26 スタンレー電気株式会社 ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP5896565B2 (ja) * 2012-10-04 2016-03-30 株式会社ナノマテリアル研究所 半導体デバイス
US9153729B2 (en) * 2012-11-26 2015-10-06 International Business Machines Corporation Atomic layer deposition for photovoltaic devices
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置
TWI642204B (zh) * 2014-04-02 2018-11-21 國立交通大學 發光二極體元件
TWI652362B (zh) * 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
EP3350846A4 (en) 2015-09-15 2019-04-17 The Regents of The University of California Multi-step separation of zinc oxide on gallium nitride
CN105633223B (zh) * 2015-12-31 2018-10-09 华灿光电(苏州）有限公司 AlGaN模板、AlGaN模板的制备方法及AlGaN模板上的半导体器件
US10541514B2 (en) * 2016-02-25 2020-01-21 Ngk Insulators, Ltd. Surface-emitting device, vertical external-cavity surface-emitting laser, and method for manufacturing surface-emitting device
JP6572803B2 (ja) 2016-03-09 2019-09-11 三菱電機株式会社 半導体レーザ装置
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN107681028B (zh) * 2017-10-24 2023-08-29 江门市奥伦德光电有限公司 一种垂直结构ZnO基LED芯片及其制备方法
US11427499B2 (en) * 2017-11-29 2022-08-30 Pilkington Group Limited Process for depositing a layer
DE102018123931A1 (de) * 2018-09-27 2020-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit Saphirträger und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
JP7292138B2 (ja) * 2019-07-23 2023-06-16 株式会社ジャパンディスプレイ 表示装置のリペアシステム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2350911A1 (de) * 1972-10-12 1974-04-18 Minnesota Mining & Mfg Licht emittierende zinkoxyd-diode und verfahren zu ihrer herstellung
JPS5428578A (en) * 1977-08-08 1979-03-03 Clarion Co Ltd Semiconductor memory
JPS54104295A (en) * 1978-02-02 1979-08-16 Azuma Shimizu Zinc oxide ni junction light emission diode and method of fabricating same
JPS55110089A (en) * 1979-02-16 1980-08-25 Futaba Corp Laser light emitting element
JPH0614564B2 (ja) * 1987-07-13 1994-02-23 日本電信電話株式会社 半導体発光素子
JPH0645650A (ja) * 1992-07-24 1994-02-18 Omron Corp 半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH06314652A (ja) * 1993-04-28 1994-11-08 Victor Co Of Japan Ltd 結晶成長方法及びその装置
JPH07267787A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd 化合物半導体の単結晶の製造方法
JPH07302764A (ja) * 1994-04-28 1995-11-14 Sony Corp Ｉｉ−ｖｉ族化合物半導体の成長方法
MX9600508A (es) * 1994-06-09 1997-04-30 Sony Corp Metodo para producir una pelicula del semiconductor compuesto del grupo ii - vi, adulterado con nitrogeno.
JPH0855800A (ja) * 1994-06-09 1996-02-27 Sony Corp プラズマ発生装置
JPH08148719A (ja) * 1994-11-16 1996-06-07 Japan Energy Corp 半導体発光素子
JPH08172056A (ja) * 1994-12-20 1996-07-02 Mitsubishi Electric Corp 化合物半導体層の成長方法
US5661074A (en) * 1995-02-03 1997-08-26 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JPH08274373A (ja) * 1995-03-30 1996-10-18 Japan Energy Corp 半導体発光素子およびその製造方法
JPH0959086A (ja) * 1995-08-25 1997-03-04 Minolta Co Ltd 薄膜形成方法
JPH09162500A (ja) * 1995-12-12 1997-06-20 Sony Corp 半導体発光素子
US5700718A (en) * 1996-02-05 1997-12-23 Micron Technology, Inc. Method for increased metal interconnect reliability in situ formation of titanium aluminide
US5889295A (en) * 1996-02-26 1999-03-30 Kabushiki Kaisha Toshiba Semiconductor device
US5966396A (en) * 1996-07-26 1999-10-12 Kabushiki Kaisha Toshiba Gallium nitride-based compound semiconductor laser and method of manufacturing the same
JPH1051073A (ja) * 1996-08-02 1998-02-20 Fujitsu Ltd 半導体発光装置
JP3330044B2 (ja) * 1996-12-18 2002-09-30 シャープ株式会社 半導体発光ダイオード
JP3380422B2 (ja) * 1997-03-25 2003-02-24 科学技術振興事業団 Ｉｉ族−酸化物を含む光半導体素子
US6057561A (en) * 1997-03-07 2000-05-02 Japan Science And Technology Corporation Optical semiconductor element
GB2331307A (en) * 1997-11-15 1999-05-19 Sharp Kk Growth of buffer layer by molecular beam epitaxy

Also Published As

Publication number Publication date
JP2008288621A (ja) 2008-11-27
JP4365530B2 (ja) 2009-11-18
JP4922268B2 (ja) 2012-04-25
EP1115163A4 (en) 2001-12-05
KR100648759B1 (ko) 2006-11-23
US7132691B1 (en) 2006-11-07
WO2000016411A1 (fr) 2000-03-23
KR20010085400A (ko) 2001-09-07
JP2009033184A (ja) 2009-02-12
CA2343105A1 (en) 2000-03-23
EP1115163A1 (en) 2001-07-11
CA2343105C (en) 2004-09-28

Similar Documents

Publication Publication Date Title
JP4865773B2 (ja) 半導体発光素子
EP1178543A1 (en) Semiconductor light emitting device
JP4767020B2 (ja) 窒化物系化合物半導体素子の製造方法
WO2007083647A1 (ja) 窒化物半導体発光装置
JPH10294531A (ja) 窒化物化合物半導体発光素子
US8222658B2 (en) Semiconductor light emitting element and method of manufacturing therefor
WO2002021604A1 (fr) Dispositif emetteur de lumiere a semi-conducteurs au nitrure
JP2002084040A (ja) 窒化物半導体発光素子、ならびにそれを使用した発光装置およびピックアップ装置
JPH11135885A (ja) 半導体の製造方法及び半導体レーザ装置
US7456445B2 (en) Group III nitride semiconductor light emitting device
JP3233139B2 (ja) 窒化物半導体発光素子及びその製造方法
US8941105B2 (en) Zinc oxide based compound semiconductor light emitting device
JP3522114B2 (ja) 半導体発光素子及びその製造方法、並びにＺｎＯ膜の形成方法
JP2001077415A (ja) ＧａＮ系化合物半導体発光素子の製造方法
JPH10145006A (ja) 化合物半導体素子
JP5158834B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JPH09266327A (ja) ３族窒化物化合物半導体発光素子
JP2002299686A (ja) 半導体発光素子およびその製造方法
JP2009246005A (ja) 半導体発光素子
JP2001119064A (ja) 窒化物半導体発光素子
JP2003218468A (ja) 半導体レーザ素子及びその製造方法
JP2009088230A (ja) 半導体発光素子およびその製造方法
JP3548654B2 (ja) 半導体発光素子
JP2001119105A (ja) 半導体発光素子
JP4277789B2 (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees