KR20000069266A - 전자장치 및 그 제조방법 - Google Patents
전자장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20000069266A KR20000069266A KR1019997004881A KR19997004881A KR20000069266A KR 20000069266 A KR20000069266 A KR 20000069266A KR 1019997004881 A KR1019997004881 A KR 1019997004881A KR 19997004881 A KR19997004881 A KR 19997004881A KR 20000069266 A KR20000069266 A KR 20000069266A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metal layer
- layer
- paste
- intermediate oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 602
- 239000002184 metal Substances 0.000 claims abstract description 600
- 239000002923 metal particle Substances 0.000 claims abstract description 100
- 238000010304 firing Methods 0.000 claims abstract description 83
- 230000001590 oxidative effect Effects 0.000 claims abstract description 37
- 239000002245 particle Substances 0.000 claims description 91
- 239000011521 glass Substances 0.000 claims description 78
- 238000007747 plating Methods 0.000 claims description 54
- 239000002243 precursor Substances 0.000 claims description 49
- 239000002994 raw material Substances 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 claims description 35
- 229910052760 oxygen Inorganic materials 0.000 claims description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 28
- 239000001301 oxygen Substances 0.000 claims description 28
- 229910052759 nickel Inorganic materials 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 238000001035 drying Methods 0.000 claims description 20
- 230000036961 partial effect Effects 0.000 claims description 20
- 230000001603 reducing effect Effects 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 230000007935 neutral effect Effects 0.000 claims description 16
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 229920003023 plastic Polymers 0.000 claims description 6
- 239000004033 plastic Substances 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910020599 Co 3 O 4 Inorganic materials 0.000 claims description 4
- 229910001566 austenite Inorganic materials 0.000 claims description 4
- 230000033116 oxidation-reduction process Effects 0.000 claims description 4
- 229910000859 α-Fe Inorganic materials 0.000 claims description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 668
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 66
- 239000000843 powder Substances 0.000 description 60
- 239000011230 binding agent Substances 0.000 description 44
- 239000010949 copper Substances 0.000 description 37
- 239000000463 material Substances 0.000 description 36
- 239000004020 conductor Substances 0.000 description 33
- 239000002131 composite material Substances 0.000 description 27
- 239000000203 mixture Substances 0.000 description 23
- 239000010408 film Substances 0.000 description 19
- 238000007650 screen-printing Methods 0.000 description 18
- 239000003985 ceramic capacitor Substances 0.000 description 17
- 239000003960 organic solvent Substances 0.000 description 17
- 239000000654 additive Substances 0.000 description 14
- 239000004925 Acrylic resin Substances 0.000 description 13
- 229920000178 Acrylic resin Polymers 0.000 description 13
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 13
- 238000000137 annealing Methods 0.000 description 13
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 13
- 229940116411 terpineol Drugs 0.000 description 13
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 12
- 238000007598 dipping method Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 12
- 238000002441 X-ray diffraction Methods 0.000 description 11
- 150000002739 metals Chemical class 0.000 description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 10
- 239000002904 solvent Substances 0.000 description 10
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- 239000006185 dispersion Substances 0.000 description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 8
- 229910052712 strontium Inorganic materials 0.000 description 8
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000004453 electron probe microanalysis Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 7
- 238000007654 immersion Methods 0.000 description 7
- 239000005751 Copper oxide Substances 0.000 description 6
- 239000001856 Ethyl cellulose Substances 0.000 description 6
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 6
- 229910000990 Ni alloy Inorganic materials 0.000 description 6
- 239000005388 borosilicate glass Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 229910000431 copper oxide Inorganic materials 0.000 description 6
- 229920001249 ethyl cellulose Polymers 0.000 description 6
- 235000019325 ethyl cellulose Nutrition 0.000 description 6
- 238000009499 grossing Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 5
- 229910010413 TiO 2 Inorganic materials 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910001128 Sn alloy Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- OAYXUHPQHDHDDZ-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethanol Chemical compound CCCCOCCOCCO OAYXUHPQHDHDDZ-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 101100513612 Microdochium nivale MnCO gene Proteins 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000002270 dispersing agent Substances 0.000 description 3
- 238000007606 doctor blade method Methods 0.000 description 3
- 239000002003 electrode paste Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000004014 plasticizer Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910017770 Cu—Ag Inorganic materials 0.000 description 2
- 229910018054 Ni-Cu Inorganic materials 0.000 description 2
- 229910018481 Ni—Cu Inorganic materials 0.000 description 2
- 229910020617 PbO—B2O3—SiO2 Inorganic materials 0.000 description 2
- 229910007472 ZnO—B2O3—SiO2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000001027 hydrothermal synthesis Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000003350 kerosene Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- WUOACPNHFRMFPN-SECBINFHSA-N (S)-(-)-alpha-terpineol Chemical compound CC1=CC[C@@H](C(C)(C)O)CC1 WUOACPNHFRMFPN-SECBINFHSA-N 0.000 description 1
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910010977 Ti—Pd Inorganic materials 0.000 description 1
- 229910007568 Zn—Ag Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- OVKDFILSBMEKLT-UHFFFAOYSA-N alpha-Terpineol Natural products CC(=C)C1(O)CCC(C)=CC1 OVKDFILSBMEKLT-UHFFFAOYSA-N 0.000 description 1
- 229940088601 alpha-terpineol Drugs 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- XKMRRTOUMJRJIA-UHFFFAOYSA-N ammonia nh3 Chemical compound N.N XKMRRTOUMJRJIA-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 150000004649 carbonic acid derivatives Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000000975 co-precipitation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 150000004679 hydroxides Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002823 nitrates Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 150000003891 oxalate salts Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical class [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
본 발명은 산화성분위기에서의 소성시에 산화물로 변환되는 제 1금속을 함유하는 제 1금속층과 산화성분위기에서의 소성시에 산화되지 않는 금속을 함유하는 제 2금속입자의 소성에 의해 형성된 제 1금속층과 이들 두 금속층 사이에 개재되는 중간산화층으로 구성되는 전자장치를 제공한다. 중간산화층은 제 1금속층에 함유된 제 1금속의 산화물을 함유한다. 바람직하게는, 제 2금속층에 함유된 제 2금속입자는 중간산화층 내에 분산된다. 간단한 단계에서 균일한 산화물층이 얻어지며, 산화층에 의해 주어지는 저항치는 용이하게 고정밀도로 제어될 수 있다. 따라서, 다른 금속함유층에 대한 산화물층의 결합강도가 납와이어에 대한 결합강도의 향상으로 향상될 수 있는 전자장치를 얻을 수 있다.
Description
지금까지, 금속층사이에 얇고도 균일한 산화물막을 형성하는데는 통상 스퍼터링법같은 소위 진공박막성형법이 사용되었다. 미리미터이하의 크기의 초소형 전자부품의 특정의 한정된 위치에 이런 방법으로 산화막을 형성하는 경우, 전용의 마스킹이 필요하여 대량생산성을 저하시키고, 따라서 비용상승을 초래한다.
또한 스크린프린팅법, 전사법, 침지법 등에 의해, 용액 내에 분산된 산화물로 구성된 페이스트로 박막을 형성하는 소위 박막성형법도 이용할 수 있다. 이 경우, 서브미크론크기의 균일한 막을 형성하는데는 일정한 한계점이 있다. 또한, 이 방법은, 한 금속층이 먼저 형성된 후 산화물층이 형성되고 최종적으로 다른 금속층이 형성되기 때문에, 정교한 처리단계들을 수반한다. 또한, 산화물의 조성에 따라서 소성(firing)분위기에 종종 어떤 제한이 있기 때문에 원하는 산화막을 얻는 것이 불가능한 경우가 종종 있다.
여기서 산화층은 통상 부성온도특성(negative temperature characteristics)을 갖는 것이 주목된다. 그러나, 가변온도조건의 환경에서 사용되는 어떤 시스템에서는, 안정한 온도특성 또는 정온도특성을 갖는 장치를 사용하는 것이 바람직하다.
그런데, 레지스터칩은 통상 알루미나절연체같은 절연체 상에 레지스터(막)을 형성하여 얻어진다. 이 때문에, 레지스터를 먼저 페이스트화한 후, 스크린프린팅법 다음의 베이킹에 의해 알루미나기재에 페이스트가 형성된다. 이런 레지스터에서는 선택적으로 산화물, 산화탄탈륨 등과 함께 산화루테늄기재의 레지스터가 주로 사용된다. 고저항전도성입자, 유리 및 바인더의 혼합물로 구성되는 레지스터가 페이스트화되고, 알루미나기재 상의 소정위치에 프린팅되거나 그 외의 방법으로 성형되고 600℃의 고온에서 소성되어 기재에 베이킹될 수 있다.
그러나, 저항치는 베이킹온도에 따라서 변하기 쉽다. 특히 분위기제어가 필요한 베이킹시, 저항치는 크게 변한다. 또한, 많은 유리성분을 이용함에 의해 문제가 야기된다. 즉 다른 부분의 형성에 베이킹이 다시 실시되는 경우, 유리는 기재내로의 리베이킹(re-baking)의 영향으로 확산되어 저항치변화를 크게 만든다.
레지스터칩의 말단전극부를 도금하는 경우, 많은 유리를 사용하기 때문에 베이킹에 의해 형성된 레지스터에 수지 등의 보호막을 코팅할 필요가 있다. 다른 방법으로서, 도금은 유리 등을 부식시키고, 따라서 큰 저항치변화를 야기한다.
근래의 전자장비의 대부분의 전력공급부에 있어서, 절환전력공급부 또는 DC-DC컨버터가 사용되며, 이들 전력공급부에 사용되는 커패시터 중에는 전력공급바이패스커패시터가 있다. 이 전력공급바이패스커패시터에서는, 전력용량 및 그 절환주파수와 이들의 조합에서 사용되는 평활쵸크(smothing choke)의 회로변수에 따라서 저용량의 다층세라믹커패시터 및 고용량의 알루미늄이나 탄탈륨전해커패시터가 사용된다. 여기서, 전해커패시터는 큰 용량을 쉽게 얻기 때문에 전력공급바이패스 (평활)커패시터로서 양호하게 작용한다. 그러나, 이 커패시터에서의 문제점은 그 크기가 크고, 저온특성이 불량하고 단락사고의 위험이 있다는 것이다. 또한, 열의 발생으로 비교적 높은 내부임피던스에 의해 등가치직렬저항(ESR)에 의한 손실이 끊임없이 발생할 뿐만 아니라, 불량한 주파수특성 때문에 평활특성이 나쁘게 된다. 최근에 소개된 혁신적인 기술은 다층세라믹커패시터의 유전재료 또는 내부전극이 더욱 얇아지게 하고 더 많은 층을 가지므로, 다층세라믹커패시터의 정전용량이 전해커패시터의 전정용량에 가까워진다. 이 때문에, 전해커패시터를 다층세라믹커패시터로 대체하기 위해 여러 가지 시도가 이루어져 왔다.
전력공급바이패스커패시터에서의 평활효과에 관여하는 인자 중에는 리플노이즈인자가 중요하다. 리플노이즈가 감소되는 정도는 커패시터의 등가치직렬저항 (ESR)에 따라서 결정된다. 여기서, △Vr이 리플전압을 나타내고, △i는 쵸크코일을 통과하는 전류를 나타내고, ESR은 등가치직렬저항을 나타낸다면,
△Vr = △i × ESR
이 식은 리플전압은 ESR을 감소시킴으로써 줄어드는 것을 나타낸다. 따라서, 전력공급바이패스회로에 있어서는, 낮은 ESR을 갖는 커패시터를 사용하는 것이 바람직하다. 이 때문에, 전력공급회로에 낮은 ESR의 다층세라믹커패시터를 적용하려는 방향으로 노력이 있었다.
그러나, DC-DC컨버터의 2차회로에 있어서는, 평활회로의 ESR은 피이드백루프의 위상특성에 큰 영향을 주어 특히 ESR이 극히 낮아지는 문제점이 생긴다. 즉, 낮은 ESR의 다층세라믹커패시터가 평활커패시터로서 사용되는 경우, 2차평활회로는 마찬가지로 L 및 C성분으로만 구성되므로, 회로 내에 존재하는 위상성분이 ±90° 및 0°성분에만 한정되고 위상의 여유가 전혀 없기 때문에 쉽게 진동을 일으킨다. 3개의 말단레귤레이터를 사용하는 전력공급회로에 있어서도, 부하변동시에 발진현상과 유사한 현상이 나타난다.
이 때문에, 등가치직렬저항(ESR)이 향상된 다층세라믹커패시터로 구성된 전자부품이 이미 제안되어 있다. 예를 들어, 일본국특허 제 2578264호는 다층세라믹커패시터의 외부전극의 표면에 금속산화막을 형성하여 금속산화막이 저항으로서 작용하여 ESR을 향상시키고, 산화막의 두께에 의해 저항치를 제어할 수 있음을 보여준다. 그러나, 이 커패시터를 제조하는 방법으로는 말단전극의 산화를 제어하기 어렵다. 산화정도가 약간 증가하여도 전극의 내부가 산화하여 원하는 커패시터기능을 얻을 수 없다. 말단전극만이 어떻게든지 산화될 수 있다해도, 말단전극이 산화하기 때문에 불편이 생긴다. 즉, 전극도금에 의해 도금막이 형성된다. 그러나 본 방법에 따라서 도금을 실시하면 세라믹재료가 도금되는 것을 방지하기 위해 세라믹재료를 수지 등으로 코팅할 필요가 있다. 이것은 제조공정을 복잡하게 만들뿐만 아니라 산화물과 도금막(Ni막) 사이의 부착성을 극히 낮게 한다. 그 결과, 도금막은 산화물껍질을 벗겨서, 전자부품에 필요한 충분한 기계강도를 얻을 수 없게 한다. 다시 말해, 납와이어는 니켈처리막에 부착된 후 분리되기 쉽다.
통상 JP-A 59-225509에서 설명하는 바와 같이, 다층세라믹커패시터에 산화루테늄이나 그 외의 레지스터페이스트를 적층하고 이를 동시소성(co-firing)함으로써 얻어지는 레지스터도 공지되어 있다. 그러나, 이 레지스터에 즉시 말단전극이 제공되는 경우, 등가치회로는 C/R 또는 (LC)/R병렬회로로 구성되며, 따라서 어떤 직렬회로도 얻을 수 없다. 직렬회로를 얻으려 하는 경우, 말단전극의 형상이 복잡해지고, 따라서 그 제조공정이 복잡해진다.
본 발명은 일반적으로 각각 박막구조를 갖는 레지스터, 자석, 절연체 및 반도체요소에 관한 것으로, 보다 구체적으로는 두 개의 금속층 사이에 중간 산화물층으로 구성되는 전자장치 및 그 제조방법에 관한 것이다.
도 1은 본 발명에 따른 CR복합전자부품의 기본구성을 개략적으로 나타내는 단면도.
도 2는 본 발명이 적용되는 칩레지스터의 기본구성을 개략적으로 나타내는 단면도.
도 3은 본 발명에 따른 CR복합전자부품샘플의 ESR을 나타내는 그래프.
도 4는 본 발명에 따른 CR복합전자부품의 말단전극부의 일부를 찍은 사진.
도 5는 도 4의 확대사진.
도 6은 본 발명에 따른 전자부품의 일부를 찍은 사진.
도 7은 본 발명이 적용된 칩레지스터의 일부를 찍은 사진.
도 8은 본 발명이 적용된 칩커패시터레지스터의 일부를 찍은 사진.
도 9는 본 발명이 적용된 칩커패시터의 일부를 찍은 사진.
도 10은 본 발명이 적용된 칩커패시터의 일부를 찍은 사진.
도 11은 본 발명이 적용된 칩커패시터의 일부를 찍은 사진.
도 12은 본 발명이 적용된 칩커패시터의 일부를 찍은 사진.
도 13은 본 발명이 적용된 칩커패시터의 일부를 찍은 사진.
도 14는 본 발명에 따른 레지스터샘플과 비교샘플의 온도에 따른 저항치변화를 나타내는 그래프.
도 15는 본 발명에 따른 샘플의 주파수특성 대 저항의 온도에 따른 변화를 나타내는 그래프.
도 16은 비교샘플의 주파수특성 대 저항의 온도에 따른 변화를 나타내는 그래프.
도 17은 중간산화층의 전체면적, 중간산화층을 관찰하여 Ag입자가 차지하는 전체면적의 비(Ag의 확산비) 및 저항사이의 관계를 나타내는 그래프.
본 발명의 일 목적은, 단순한 공정단계에 의해 균일한 산화층을 얻을 수 있게 하고, 산화층에 의해 제공된 저항치를 용이하게 제어하여 고정밀도를 얻으며, 다른 금속함유층과 이런 전자장치에 대한 산화층의 결합강도를 향상시키는 전자장치의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 레지스터의 저항치가 도금시에 매우 변하기 쉽게 하는 도금조(plating bath)에 대한 레지스터의 노출 없이 얻어지며, 다른 부분과 결합되어 거기에 용이하게 저항기능을 부여할 수 있는 전자장치와 이런 전자장치를 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 제로 또는 정온도특성을 갖는 전자장치를 제공하는 것이다.
본 발명의 또 다른 목적은, 어떤 전용소성조건에도 의지하지 않고 항상 저비용으로 단순한 공정단계로 제조가능하며, 직렬CR 또는 (L/C)R회로를 용이하게 얻을 수 있게 하며, 저항치제어를 용이하게 하고, 납이 높은 결합강도로 견고히 결합되는 말단전극을 구비하는 전자장치를 제공하는 것이다.
이들 목적은 (1) - (38)에 정의된 본 발명에 의해 달성된다.
(1) 적어도 금속을 함유하는 제 1금속층과 금속입자를 소성하여 형성된 제 2금속층과 상기 두 개의 금속층사이에 개재되는 중간산화층으로 구성되는 전자장치에 있어서,
상기 제 2금속층에 함유된 금속입자에 대한 산화-환원평형곡선은 상기 제 1금속층에 함유된 금속에 대한 산화-환원평형곡선의 위에 위치하며,
상기 중간산화층은 상기 제 1금속층에 함유된 금속의 산화물을 함유하는 전자장치.
(2) (1)에 따른 전자장치에 있어서,
상기 제 1금속층과 상기 제 2금속층사이는 상기 중간산화층을 통하여 전기전도가 이루어지며,
상기 중간산화층은 레지스터로서 작용하는 전자장치.
(3) (1) 또는 (2)에 따른 전자장치에 있어서,
상기 제 1금속층은 Fe, Co, Cu 및 Ni 중의 하나 또는 두 개 이상을 함유하며,
상기 제 2금속층은 Ag, Au, Pt, Pd, Rh, Ir 및 Ru 중의 하나 또는 두 개 이상을 함유하는 전자장치.
(4) (1) 내지 (3) 중의 하나에 있어서, 상기 중간산화층은 산화물로서 FeO, α-Fe2O3, γ-Fe2O3, Fe3O4, CoO, Co3O4, Cu2O, Cu3O4, CuO 및 NiO 중의 하나 또는 두 개 이상을 함유하는 전자장치.
(5) (1) 내지 (4) 중의 한 항에 있어서, 상기 제 1금속층, 상기 중간산화층 및 상기 제 2금속층은 0-20wt%의 유리를 함유하는 전자장치.
(6) (1) 내지 (5) 중의 하나에 있어서,
유전층과 내부전극이 서로 교대로 적층되어 다층구조를 형성하며,
상기 다층구조의 단부에 형성된 말단전극은 상기 내부전극에 전기적으로 접속되어 커패시터를 제공하며,
상기 말단전극 중의 적어도 하나는 상기 내부전극측으로부터의 순서로 상기 제 1금속층, 상기 중간산화층 및 상기 제 2전극층으로 구성되는 전자장치.
(7) (6)에 있어서, 등가회로는 직렬CR 또는 (LC)R회로를 구비하는 전자장치.
(8) (6) 또는 (7)에 있어서, 상기 내부전극의 층은 Ni을 함유하는 전자장치.
(9) (6) 내지 (8) 중의 하나에 있어서, 상기 말단전극에는 각각 외측에 도금층이 제공되는 전자장치.
(10) 산화성분위기에서의 소성시에 산화물을 제공하는 제 1금속을 함유하는 제 1금속층과 산화성분위기에서의 소성시에도 산화되지 않는 제 2금속입자를 소성하여 형성되는 제 2금속층과 상기 양 금속층사이에 개재되는 중간산화층으로 구성되는 전자장치에 있어서,
상기 중간산화층은 상기 제 1금속층에 함유된 제 1금속의 산화물을 함유하며, 상기 제 2금속층에 함유된 제 2금속입자는 상기 중간산화층 내에 분산되는 전자장치.
(11) (10)에 있어서, 상기 중간산화층 내에 분산된 상기 제 2금속입자는 금속입자상태 및/또는 일부 금속입자가 서로 합체된 상태로 존재하는 전자장치.
(12) (10) 또는 (11)에 있어서, 상기 중간산화층은 그 속에 분산된 상기 제 2금속입자의 일부가 서로 합체되는 전도통로를 갖는 전자장치.
(13) (10) 내지 (12) 중의 하나에 있어서, 상기 중간산화층 내에 분산된 상기 제 2금속입자의 함량은, 형성된 중간산화층의 일부를 관찰하여 확인할 때 상기 중간산화층의 전체면적에 대하여 상기 제 2금속입자의 산화물이 차지하는 면적비가 분산된 입자의 전체면적/상기 중간산화층의 전체면적 × 100으로 나타내어진다면, 20-99%인 전자장치.
(14) (10) 내지 (13) 중의 하나에 있어서, 상기 제 2금속층에 함유된 제 2금속입자는 0.01-10μm의 평균입경을 갖는 전자장치.
(15) (10) 내지 (14) 중의 하나에 있어서, 상기 제 1금속층에 함유된 제 1금속입자는 0.1-5μm의 평균입경을 가지며, 상기 제 2금속층에 함유된 제 2금속입자는 0.05-5μm의 평균입경을 갖는 전자장치.
(16) (10) 내지 (15) 중의 하나에 있어서,
상기 제 2금속층에 함유된 제 2금속입자는 Ag, Pt, Rh, Ru, Ir, Au 및 Pd에서 선택되는 하나 또는 두 개 이상의 금속원소를 함유하며,
상기 제 1금속층은 상기 제 2금속성분이외의 금속 또는 상기 제 2금속성분을 갖는 상기 금속의 합금을 함유하는 전자장치.
(17) (10) 내지 (16) 중의 하나에 있어서, 상기 제 2금속층은 총금속량에 대하여 0-20wt%의 유리원료를 함유하는 전자장치.
(18) (17)에 있어서, 상기 유리원료는 350-500℃의 연화점을 갖는 전자장치.
(19) (17)에 있어서, 상기 유리원료는 300℃와 같거나 크면서 350℃보다는 낮거나, 500℃보다 크면서 1,000℃와 같거나 작은 전자장치.
(20) (10) 내지 (19) 중의 하나에 있어서, 상기 제 1금속층은 Fe, Co, Cu 및 Ni 중의 하나 또는 두 개 이상을 함유하는 전자장치.
(21) (10) 내지 (20) 중의 하나에 있어서, 상기 중간산화층은 산화물로서 FeO, α-Fe2O3, γ-Fe2O3, Fe3O4, CoO, Co3O4, Cu2O, Cu3O4, CuO 및 NiO 중의 하나 또는 두 개 이상을 함유하는 전자장치.
(22) (10) 내지 (21) 중의 하나에 있어서,
상기 제 1금속층과 상기 제 2금속층사이에는 상기 중간산화층을 통하여 전기전도가 이루어지며,
상기 중간산화층은 레지스터로서 작용하는 전자장치.
(23) (22)에 있어서, 상기 제 1금속층으로부터 상기 제 2금속층까지 형성된 레지스터부는 0 또는 양의 온도계수를 갖는 전자장치.
(24) (22) 또는 (23)에 있어서,
유전층과 중간전극이 서로 교대로 적층되어 다층구조를 형성하며,
상기 다층구조의 단부에 형성된 말단전극은 상기 내부전극에 전기적으로 접속되어 커패시터를 제공하며,
상기 말단전극 중의 적어도 하나는 상기 내부전극측으로부터의 순서로 상기 제 1금속층, 상기 중간산화층 및 상기 제 2전극층으로 구성되는 전자장치.
(25) (22) 내지 (24) 중의 하나에 있어서, 등가회로는 직렬CR 또는 (LC)R회로를 구비하는 전자장치.
(26) (24) 또는 (25)에 있어서, 상기 내부전극의 층은 Ni을 함유하는 전자장치.
(27) (24) 내지 (26) 중의 하나에 있어서, 상기 말단전극에는 각각 외측에 도금층이 제공되는 전자장치.
(28) 제 2금속층용 페이스트에 함유된 금속에 대한 산화-환원평형곡선이 제 1금속층용 페이스트에 함유된 금속에 대한 산화-환원평형곡선의 위에 위치한다면, 적어도 금속입자가 용액 내에 분산된 제 1 및 제 2금속층용 페이스트를 준비하는 단계와,
상기 제 1금속층용 페이스트를 기재 상에 코팅하고 건조하는 단계와,
제 1금속층용 페이스트에 함유된 금속이 산화되지 않는 중성 또는 환원성분위기에서 소성을 실시하여 제 1금속층의 전구체를 얻는 단계와,
상기 제 2금속층용 페이스트를 상기 제 1금속층의 전구체 상에 코팅하고 건조하는 단계와,
상기 제 1금속층의 전구체에 함유된 금속은 산화되지만 상기 제 2금속층용 페이스트에 함유된 금속은 산화되지 않는 산소분압조건에서 소성을 실시하여 상기 제 2금속층용 페이스트에 대한 제 1금속층의 전구체의 계면에 중간산화층을 형성하고 제 1금속층과 제 2금속층을 얻는 단계로 구성되는 전자장치의 제조방법.
(29) (28)에 있어서,
상기 제 1금속층용 페이스트를 코팅하고 건조하고 소성하여 프라이머금속층을 형성하는 단계와,
상기 프라이머층 상에 도금법으로 금속박막을 형성하여 제 1금속층을 형성하는 단계와,
상기 제 2금속층용 페이스트를 제 1금속층 상에 코팅하는 단계로 구성되는 전자장치의 제조방법.
(30) 산화성분위기에서의 소성시에 산화물로 변환되는 제 1금속입자가 적어도 용액에 분산된 제 1금속층용 페이스트와, 산화성분위기에서의 소성시에도 산화되지 않는 제 2금속입자가 적어도 용액에 분산된 제 2금속층용 페이스트를 준비하는 단계와,
상기 제 1금속용 페이스트를 기재 상에 코팅하고 건조하는 단계와,
제 1금속층용 페이스트에 함유된 금속이 산화되지 않는 중성 또는 환원성분위기에서 소성을 실시하여 제 1금속층의 전구체를 형성하는 단계와,
상기 제 2금속층용 페이스트를 상기 제 1금속층의 전구체 상에 코팅하고 건조하는 단계와,
산화성분위기에서 소성을 실시하여 상기 제 2금속층용 페이스트에 대한 상기 제 1금속층의 전구체의 계면을 산화시켜 중간산화층이 형성되고 제 2금속층에 함유된 제 2금속입자가 상기 중간산화층에 분산되게 하여, 제 1금속층, 중간산화층 및 제 2금속층을 얻는 단계로 구성되는 것을 특징으로 하는 전자장치의 제조방법.
(31) (30)에 있어서,
상기 제 1금속층용 페이스트를 코팅하고 건조하고 소성하여 프라이머금속층을 형성하는 단계와,
상기 프라이머층 상에 도금법으로 금속박막을 형성하여 제 1금속층을 형성하는 단계와,
상기 제 2금속층용 페이스트를 제 1금속층 상에 코팅하는 단계로 구성되는 전자장치의 제조방법.
(32) (30) 또는 (31)에 있어서, 상기 제 2금속층용 페이스트에 함유된 제 2금속입자의 평균입경은 상기 중간산화층의 저항치를 조정하기 위해 0.01-20μm에서 변화되는 전자장치의 제조방법.
(33) (30) 내지 (32) 중의 하나에 있어서, 상기 제 2금속층용 페이스트는 총금속량에 대하여 0-20wt%의 유리원료를 함유하며,
상기 유리원료의 연화점은 상기 중간산화층의 저항치를 조정하기 위해 조정되는 전자장치의 제조방법.
(34) (30) 내지 (33) 중의 하나에 있어서, 제 1금속층에 함유된 제 1금속입자는 0.1-5μm의 평균입경을 가지며, 제 2금속층 내의 제 2금속입자는 0.05-5μm의 평균입경을 가지며, 제 2금속층에 함유된 제 2금속입자는 제 2금속층으로부터 제 1금속층으로 분산되어 제 2금속입자의 통로를 형성하는 전자장치의 제조방법.
(35) (30) 내지 (34) 중의 하나에 있어서,
유전층과 내부전극층이 서로 교대로 적층되어 그린칩이 형성되며,
상기 그린칩이 소성되어 칩부재가 만들어지며,
상기 제 1금속층용 페이스트가 상기 칩부재 상에 코팅되고 중성 또는 환원성분위기에서 소성이 실시되어 제 1금속층의 전구체와 중간산화층이 형성되며,
상기 제 2금속층의 페이스트가 상기 전구체 상에 코팅되며,
산화성분위기에서 소성이 실시되고 제 2금속층에 대한 상기 제 1금속층의 전구체 및 중간산화층의 계면부근이 산화되어 말단전극이 형성되는 전자장치의 제조방법.
(36) (30) 내지 (34) 중의 하나에 있어서,
유전층과 내부전극층이 서로 교대로 적층되어 그린칩이 형성되고,
상기 그린칩이 소성되어 칩부재가 만들어지며,
상기 제 1금속층용 페이스트가 상기 칩부재 상에 코팅되며,
상기 제 2금속층용 페이스트가 상기 제 1금속층용 페이스트에 코팅되며,
중성 또는 환원성분위기에서 소성이 실시되어 소성조립체가 얻어지며,
상기 소성조립체는 냉각과정에서 산화성분위기에 놓여져 제 2금속층에 대한 소성된 제 1금속층용 페이스트의 계면부근이 산화되어 말단전극층이 형성되는 전자장치의 제조방법.
(37) (30) 내지 (34) 중의 하나에 있어서,
유전층과 내부전극층이 서로 교대로 적층되어 그린칩이 형성되고,
상기 그린칩 상에 제 1전극층용 페이스트가 코팅되며,
상기 제 2금속층용 페이스트가 상기 제 1금속층용 페이스트에 코팅되며,
환원성분위기에서 소성이 실시되어 소성조립체가 얻어지며,
상기 소성조립체는 냉각과정에서 산화성분위기에 놓여져 제 2금속층에 대한 소성된 제 1금속층용 페이스트의 계면부근이 산화되어 말단전극층이 형성되는 전자장치의 제조방법.
(38) (35) 내지 (37) 중의 하나에 있어서, 제 1금속층은 Cu 및/또는 Ni을 함유하며, 제 2금속층은 Ag, Pd, Pt, Rh, Ir 및 Ru 중의 하나 또는 두 개 이상을 함유하는 전자장치의 제조방법.
본 발명에 따른 전자장치의 바람직한 일 실시형태는 적어도 금속을 함유하는 제 1금속층과 금속입자를 소성하여 형성한 제 2금속층과 이들 금속층사이에 개재된 중간산화층으로 구성된다. 제 2금속층에 함유된 금속입자에 대한 산화-환원평형곡선은 제 1금속층에 함유된 금속에 대한 산화-환원평형곡선보다 위에 위치하며, 중간산화층은 제 1금속층에 함유된 금속입자나 금속의 산화물을 포함한다.
두 개의 다른 금속층, 즉 제 2금속층에 함유된 금속에 대한 산화-환원평형곡선이 제 1금속층에 함유된 금속에 대한 산화-환원평형곡선보다 위에 위치하는 제 1 및 제 2금속층은 제 1금속층에 함유된 금속성분만을 산화시키는 산소분압조건 하에서 소성된다. 이 것은 제 1금속층과 제 2금속층사이의 계면만이 산화되게 하여 균일한 산화막을 얻을 수 있게 할 수 있다.
제 1금속층은 금속입자 또는 금속을 함유하며, 제 2금속층은 금속입자를 함유한다. 제 1금속층은 소성공정 또는 도금공정으로 형성되며, 제 2금속층은 소성에 의해 형성된다. 제 2금속층에 함유된 금속성분에 대한 산화-환원평형곡선이 제 1금속 측에 함유된 금속성분에 대한 산화-환원평형곡선의 위에 위치한다면, 각각의 금속층에 함유된 금속성분에는 어떠한 특정제한점도 부과되지 않으므로, 전자장치에 어떤 기능이 필요한지, 전자장치가 사용되는 목적 등에 따라서 적절한 금속성분이 선택될 수 있다. 여기서 말하는 산화-화원평형곡선에 있어서는, 예를 들어 Ellingham에 의해 소개되어 Richadson과 Jeffs에 의해 부연된 것이 공지되어 있다.
본 발명에 따르면, 두 금속에 대한 산화-환원평형곡선은 서로 중복되면 안되므로, 제 2금속층에 함유된 금속에 대한 산화-환원평형곡선은 제 1금속층에 함유된 금속에 대한 산화-환원평형곡선의 위에 위치하여야 한다. 이 것은 예를 들어 300-1,400℃의 온도범위에서, 하나의 곡선이 다른 곡선의 위에 위치하는 관계는 Ellingham곡선에 의해 나타내어진 것보다 명백하여야 한다. 수치에 관하여, 제 2금속층에 함유된 금속과 제 1금속층에 함유된 금속의 산화시에 산소분압비의 최소치는 구체적으로 적어도 10-10, 보다 구체적으로는 적어도 10-5인 것이 바람직하지만, 본 발명은 여기에 한정되는 것은 아니다.
여기서 제 1금속층에 함유된 금속입자나 금속과 제 2금속층에 함유된 금속입자의 화합물예에 있어서, 레지스터로서는 Cu-Ag가 바람직하고, 자성재료로서는 Fd-Pd가, 유전재로서는 Ti-Pd가, 반도체로서는 Zn-Ag, Cu-Ag, Ni-Ag, 및 Mn-Pd가 바람직하다. 이들 화합물은 특정 기능에 따라서 분류되지만, 여러 가지 변형이 가능하며, 예를 들어 반도체가 통상의 전자부분의 경우에서처럼 레지스터로서 기능할 수 있음을 이해할 수 있다.
금속입자의 입자크기는 그 종류에 따라서 변하지만 바람직하게는 0.01-10μm의 크기, 보다 바람직하게는 0.05-5μm의 크기가 되어야 한다. 제 1전극층 내의 금속성분의 함유량은 금속에 의거하여 계산하여 바람직하게는 10-95wt%, 보다 바람직하게는 약 20-90wt%이어야 하며, 제 2전극층 내의 금속성분의 함유량은 금속에 의거하여 계산하여 바람직하게는 85-100wt%, 보다 바람직하게는 90-100wt%이어야 한다.
바람직하지만 한정되지는 않게, 제 1 및 제 2금속층은 침지, 스크린프린팅, 전사, 및 건식도금법같은 통상의 공정, 구체적으로 침지법이나 스크린프린팅법에 의해 형성되어야 한다. 바람직하지만 한정되지는 않게, 형성된 제 1금속층은 통상 5-100μm, 구체적으로 10-80μm의 두께를 가져야 한다. 제 2금속층은 바람직하게는 통상 5-100μm, 구체적으로 10-80μm의 두께를 가져야 한다.
제 1 및 제 2금속층이 각각 스크린프린팅법, 침지법 등에 의해 형성되는 경우, 금속입자와 유기용액을 함께 분쇄하여 페이스트로 만드는 것이 바람직하다. 통상 각 금속층용의 페이스트는 금속입자 외에도 무기질바인더로서 작용하는 유리원료(glass frit), 유기질바인더 및 솔벤트를 함유한다.
제 1 및 제 2금속층은 유리원료를 함유할 수 있다. 특히 유리원료를 제 1금속층에 사용하는 경우, 프라이머층으로서 작용하는 기재에 대한 제 1금속층의 부착력을 향상시킬 수 있다. 중성 또는 환원성분위기에서 소성될 유리원료로서는, 이런 분위기에서도 유리처럼 행동할 수 있는 유리원료를 사용하는 것이 바람직하다.
이 유리원료가 이런 요구조건을 만족한다면, 그 조성에 어떤 특정의 제한도 놓이지 않는다. 예를 들어, 실리케이트글래스(SiO2: 20-80wt% 및 Na2O : 80-20wt%), 보로실리케이트글래스(B2O3: 5-50wt% 및 SiO2: 5-70wt%, PbO : 1-10wt% 및 K2O : 1-15wt%) 및 알루미나실리케이트글래스(Al2O3: 1-30wt%, SiO2: 10-60wt%, Na2O : 5-15wt%, CaO : 1-20wt% 및 B2O3: 5-30wt%)에서 선택된 하나 또는 두 개 이상의 유리원료를 사용할 수 있다. 필요하다면, 이 유리원료는 주어진 조성비의 다른 첨가제, 예를 들어 0.01-50wt%의 CaO, 0.01-70wt%의 SrO, 0.01-50wt%의 BaO, 0.01-5wt%의 MgO, 0.01-70wt%의 ZnO, 0.01-5wt%의 PbO, 0.01-10wt%의 Na2O, 0.01-10wt%의 K2O 및 0.01-20wt%의 MnO2와 혼합될 수 있다. 이들 첨가제는 50wt%까지의 총량으로 유리원료에 첨가될 수 있다. 유리의 함유량에는 어떤 특정의 제한도 없지만, 제 1금속층은 금속성분에 대하여 통상 약 0.5-20wt%, 바람직하게는 약 1-10wt%의 유리를 함유하여야 하며, 제 2금속층은 금속성분에 대하여 약 0-15wt%, 바람직하게는 약 0-10wt%의 유리를 함유하여야 한다.
사용하는 유기질바인더에는 어떤 특정제한도 없지만, 일반적으로 세라믹재료로 사용되는 바인더에서 적절히 선택할 수 있다. 이런 유기질바인더로는 에틸셀룰로스, 아크릴수지, 부티랄수지 등이 포함되며, 터피네올, 부틸카비톨 및 케로센같은 솔벤트와 함께 사용될 수 있다. 바람직하지만 제한하지는 않게, 유기질바인더의 함량과 페이스트 내의 솔벤트의 함량은 통상과 동일하여야 한다. 예를 들어, 유기질바인더함량은 바람직하게는 약 1-5wt%이어야 하는 반면 솔벤트함량은 바람직하게는 약 10-50wt%이어야 한다.
필요하다면, 금속층용의 페이스트는 부가적으로 여러 가지 분산제, 가소제, 유전재 및 절연재같은 첨가제를 함유할 수 있다. 이 첨가제는 바람직하게는 총량 1wt%까지 사용되어야 한다.
중간산화층에 존재하는 산화물은 전술한 바와 같이 제 1금속층에 함유된 금속입자 또는 금속의 산화물이다. 모든 금속입자 또는 금속이 항상 산화될 필요는 없으며, 이들은 일부 산화된 상태로 존재할 수 있다. 이 경우 바람직하게는 산화물은 산소를 기준으로 계산하여 중간산화층의 총금속량의 적어도 10%, 구체적으로 적어도 25%를 차지하여야 한다. 형성된 중간산화층의 두께에 특정 제한은 없으며, 이 두께는 소성시간 및 소성온도같은 소성조건에 따라서 통상 약 0.01μm과 약 30μm사이로, 구체적으로 약 0.05μm과 약 20μm사이로 조정될 수 있다. 따라서, 중간산화층에서 얻어진 레지스터성분, 반도체성분, 자성성분 및 유전성분의 특성을 조절할 수도 있다. 제조할 전자장치가 CR 복합전자장치인 경우, 중간산화층은 레지스터성분으로서 작용하기 때문에 원하는 ESR값이 얻어진다. 구체적으로 제한하는 것은 아니지만, ESR값은 바람직하게는 1-2,000mΩ의 범위가 되어야 한다. 여기서 제 1금속층은 산화되면서 형성되기 때문에 중간산화층에는 유리 등도 존재함을 알 수 있다.
중간산화층이 레지스터로서 작용하는 경우, 그 저항치는 바람직하게는 1-2,000mΩ, 구체적으로 10-1,000mΩ의 크기이어야 한다. 통상, 이 산화물의 존재 및 조성은 각각 EPMA 등과 x레이회절에 의해 결정될 수 있다.
본 발명에 따른 전자장치의 바람직한 다른 실시형태는 산화성분위기에서 소성시에 산화물로 변환되는 금속을 함유하는 제 1금속층과 산화성분위기에서 소성시에도 산화되지 않는 금속입자의 소성에 의해 형성된 제 1금속층과 이들 층 사이에 개재되는 중간산화물로 구성된다. 중간산화층은 바람직하게는 제 1금속층에 함유된 금속의 산화물을 함유하여야 하며, 제 2금속에 함유된 금속은 그 속에 분산되어 있다.
제 1금속층은 산화성분위기에서 소성시에 산화물로 변환되는 제 1금속을 함유한다. 산화성분위기에서 소성시에 산화물로 변환되는 제 1금속을 제 1금속층 내에 이용함으로써, 제 2금속층의 형성 중에 제 1금속층과 제 2금속층사이의 계면의 부근을 산화시켜 중간산화층을 생성할 수 있다. 산화성분위기에서 산화물로 변환될 수 있다면, 이런 금속에 특정 제한은 존재하지 않는다. 예를 들어, Mn, Fe, Co, Ni, Cu 및 Si중의 하나 또는 두 개 이상을 사용할 수 있지만, Ni, Cu, Ni-Cu합금이 바람직하다. 여기서 "산화성분위기"라는 용어는 중성보다 높은 산화능력을 갖는 분위기, 예를 들어 바람직하게는 적어도 10-3atm, 보다 바람직하게는 적어도 10-2atm의 산소분압을 갖는 분위기를 의미한다.
이 금속은 제 2금속층에 함유된 제 2금속에 대한 산화-화원곡선(예를 들어, Ellingham에 의해 소개되어 Richardson 및 Jeffs에 의해 소개된 것)이 제 1금속층에 함유된 제 1금속에 대한 곡선보다 위에 위치하는 관계를 만족시키는 산소분압에서, 그리고 제 1금속층은 산화하지만 제 2금속층은 산화하지 않는 조건에서 처리될 수 있다. 그러나 일부금속에서는 산소분압 및 온도를 심하게 제어하여 제조공정을 복잡하게 할 필요가 있다. 따라서 제 1 및 제 2금속층에 함유된 금속에서는 장치의 제조가 용이하게 되기 때문에 중성이나 환원성분위기와 산화성분위기에서 모두 처리될 수 있는 금속중에서 선택할 수 있다.
제 1금속층 내의 제 1금속이 미립자상태로 존재하는 경우, 이 금속입자는 그 종류에 따라서 변하지만 바람직하게는 약 0.01-100μm, 구체적으로 약 0.1-30μm, 보다 구체적으로 약 0.01-10μm, 그리고 보다 바람직하게는 약 0.05-5μm, 구체적으로 약 0.1-5μm, 보다 구체적으로 약 0.2-3μm의 평균입경을 가져야 한다. 제 1전극층 내의 금속성분의 함량은 금속을 기준으로 계산하여 바람직하게는 10-95wt%, 보다 바람직하게는 20-90wt%의 크기를 가져야 한다.
바람직하지만 제한하지는 않게, 제 1금속층은 침지법, 스크린프린팅법, 전사법같은 보통의 공정으로 형성되어야 한다. 그러나, 침지법이나 스크린프린팅법이 특히 바람직하다. 바람직하지만 제한하지는 않게, 형성된 제 1금속층은 통상 5-100μm, 구체적으로 10-80μm의 크기의 두께를 가져야 한다.
제 1금속층이 스크린프린팅법이나 침지법에 의해 형성되는 경우, 금속입자와 유기용액을 함께 분쇄하여 페이스트로 만드는 것이 바람직하다. 통상 금속층용의 페이스트는 금속입자 외에도 무기질바인더로서 작용하는 유리원료, 유기질바인더 및 솔벤트을 함유한다.
제 1 및 제 2금속층은 유리원료를 함유할 수 있다. 특히 유리원료를 제 1금속층에 사용하는 경우, 프라이머층으로서 작용하는 기재에 대한 제 1금속층의 부착력을 향상시킬 수 있다. 중성 또는 환원성분위기에서 소성될 유리원료로서는, 이런 분위기에서도 유리처럼 행동할 수 있는 유리원료를 사용하는 것이 바람직하다.
이 유리원료가 이런 요구조건을 만족한다면, 그 조성에 어떤 특정의 제한도 있지 않다. 예를 들어, 실리케이트글래스(SiO2: 20-80wt% 및 Na2O : 80-20wt%), 보로실리케이트글래스(B2O3: 5-50wt% 및 SiO2: 5-70wt%, PbO : 1-10wt% 및 K2O : 1-15wt%) 및 알루미나실리케이트글래스(Al2O3: 1-30wt%, SiO2: 10-60wt%, Na2O : 5-15wt%, CaO : 1-20wt% 및 B2O3: 5-30wt%)에서 선택된 하나 또는 두 개 이상의 유리원료를 사용할 수 있다. 필요하다면, 이 유리원료는 주어진 조성비의 다른 첨가제, 예를 들어 0.01-50wt%의 CaO, 0.01-70wt%의 SrO, 0.01-50wt%의 BaO, 0.01-5wt%의 MgO, 0.01-70wt%의 ZnO, 0.01-5wt%의 PbO, 0.01-10wt%의 Na2O, 0.01-10wt%의 K2O 및 0.01-20wt%의 MnO2와 혼합될 수 있다. 유리의 함유량에는 어떤 특정 제한도 없지만, 제 1금속층은 금속성분에 대하여 통상 약 0.5-20wt%, 바람직하게는 약 1-10wt%의 유리를 함유하여야 한다. 여기서 유리 내의 첨가제의 총함량은 바람직하게는 유리성분이 100인 것에 대하여 50wt%이하가 되어야 한다는 것을 알 수 있다.
사용하는 유기질바인더에는 어떤 특정제한도 없으며, 일반적으로 세라믹재료로 사용되는 바인더에서 적절히 선택할 수 있다. 이런 유기질바인더로는 에틸셀룰로스, 아크릴수지, 부티랄수지 등이 포함되며, α-터피네올, 부틸카비톨 및 케로센같은 솔벤트와 함께 사용될 수 있다. 바람직하지만 제한하지는 않게, 유기질바인더의 함량과 페이스트 내의 솔벤트의 함량은 통상과 동일하여야 한다. 예를 들어, 유기질바인더함량은 바람직하게는 약 1-5wt%이어야 하는 반면 솔벤트함량은 바람직하게는 약 10-50wt%이어야 한다.
필요하다면, 금속층용의 페이스트는 부가적으로 여러 가지 분산제, 가소제, 유전재 및 절연재같은 첨가제를 함유할 수 있다. 이 첨가제는 바람직하게는 총량 1wt%까지 사용되어야 한다.
제 2금속층은 산화성분위기에서 소성시에도 산화되지 않는 제 1금속입자를 함유한다. 산화성분위기에서 산화하지 않는 제 2금속입자을 함유하는 제 2금속층을 소성함으로써, 제 1금속층과 제 2금속층사이의 계면부근을 산화하여 중간산화층이 형성되도록 할 수 있다. 이런 금속입자에는 어떤 특정 제한도 없으며, 산화성분위기에서 소성시에 산화하지 않는 금속입자를 사용할 수 있다. 그러나, 바람직한 것은 Ag, Pt, Ru, Ir, Au 및 Pd중의 하나 또는 두 개 이상이며 Ag가 특히 바람직하다.
제 2금속층 내의 제 2금속입자는 바람직하게는 약 0.01-20μm, 보다 바람직하게는 약 0.01-10μm, 보다 바람직하게는 약 0.05-10μm, 구체적으로 약 0.1-10μm, 보다 구체적으로 약 0.05-5μm의 평균입경을 가져야 한다. 0.01μm이하에서 금속입자는 서로 응고하기 쉬워 코팅 및 건조시에 균열되기 쉬운 페이스트가 만들어진다. 20μm를 초과하는 입자크기에서 제 1금속층의 산화정도는 변화되지 않고 유지된다. 이것은 결국 제 2전극층의 소결성을 낮게 하며, 따라서 소성후 도금 중에 도금용액이 산화막을 공격하게 한다.
제 2금속입자의 입경을 상기 범위로 조정함으로써, 중간산화층의 저항치를 조정할 수 있다. 이 경우 0.01-3.0μm의 평균입경을 갖는 금속입자가 사용되는 경우, 중간산화층의 저항치의 증가에 따라서 산화막 속으로의 금속입자의 분산도가 증가한다. 따라서 이런 입자크기는 낮은 저항을 목적으로 주용도를 갖는다. 3.0μm를 초과하는 평균입경에서는 중간산화층 속으로 금속입자가 확산하는데 어떤 구속을 주기 때문에 비교적 높은 저항치가 얻어질 수 있다. 여기서 중간산화층의 저항치는 상기 입자크기 뿐만 아니라 후술하는 바와 같이 유리의 조성, 량 등에 의해 제어될 수 있다.
제 2금속입자가 0.05-5μm, 구체적으로 0.05-3μm의 범위의 평균입경을 갖는 경우, 금속입자들을 중간산화층 속에 분산하여 그 속에 통로를 형성할 수 있다. 다시 말해 중간산화층 내의 금속입자의 분산상태는 합체되지 않은 제 2금속입자 내의 제 1금속층에 형성된 산화층의 확산이나 분산상태와 동등하다. 이들 분산된 금속입자의 일부 또는 전부는 용융하고 결합하여 응고된 상태에 있으므로 이들은 통상 미세한 실이나 섬유형태로 존재하여, 제 2금속층으로부터 제 1금속층으로 연장되는 전도통로를 형성할 수 있다. 통상, 금속입자가 작아지면, 중간산화층 속으로 분산하기가 쉽게 된다. 통로의 형성은 금속입자의 분산정도에 따라서 변하며, 분산량이 커질수록 통로가 쉽게 형성된다. 이 전도통로는 그 작은 단면적 때문에 소정의 저항치를 갖는다. 그러나, 이 저항은 중간산화층의 저항보다 낮기 때문에 제 2금속층으로부터 제 1금속층으로 통과하는 전류의 상당부는 이 전도통로를 통과한다.
레지스터로서 금속산화물을 사용하여 레지스터는 통상 부성온도특성을 갖는다. 그러나, 상술한 바와 같이 이런 전도통로에 의해 제공되는 저항은 금속전도체의 단면적이 작다는 사실에 기인하기 때문에 이런 부성온도특성보다는 거의 제로 또는 정의 온도특성을 갖는다. 따라서 저항부여매체가 중간산화층 내의 산화물로 형성되는지 또는 중간산화층에 제공된 전도통로로 형성되는지에 따라서 상기 성질 및 구체적으로는 전자장치의 온도특성을 제어할 수 있다. 전도통로는 제 2금속층과 제 1금속층 사이를 전기적으로 접속한다. 여기서 제 2금속층과 제 1금속층 사이를 항상 완전히 접속할 필요는 없으며, 이 전도통로는 일부전도통로에 의해 형성될 수 있다. 다른 방법으로서, 제 2금속입자는 불연속상태로 존재할 수 있다.
상술한 바와 같이 이런 전도통로를 통하여 얻어진 저항치는 통상 1mΩ-3Ω의 크기, 구체적으로는 1mΩ-2Ω의 크기이다.
중간산화층 내의 제 2금속입자의 함량은 중간산화층의 일부를 관찰하여 증명되는 바와 같이 제 2금속입자의 산화물이 차지하는 중간산화물층의 일부의 면적(각각의 입자들 또는 합체된 입자들의 전체면적)과 중간산화물층의 전체면적 사이의 비, 즉 면적비(%) = (확산된 입자의 전체면적)/(중간산화층의 전체면적) x 100으로 나타내어진다. 본 발명에 있어서, 이 면적비는 바람직하게는 20-99%, 보다 바람직하게는 20-95%, 보다 더 바람직하게는 50-95%의 크기가 되어야 한다. 이 면적비는 예를 들어 화상분석기에서 중간산화물층의 화상을 분석함에 기초하여 중간산화물층의 전체면적과 분산된 입자가 차지하는 중간산화물층부의 전체면적을 계산하여 찾을 수 있다.
제 2전극층의 금속성분의 함량은 금속을 기준으로 하여 바람직하게는 80-10wt%, 보다 바람직하게는 90-100wt%의 크기이어야 한다.
바람직하지만 제한하지는 않게, 제 2금속층은 침지법, 스크린프린팅법 및 전사법같은 통상의 방법으로 형성될 수 있다. 그러나, 침지법이나 스크린프린팅법을 구체적으로 참조한다. 바람직하지만 제한하지는 않게, 제 2금속층은 통상 5-100μm, 구체적으로는 10-80μm의 크기의 두께를 가져야 한다.
제 2금속층이 스크린프린팅법이나 침지법에 의해 형성되는 경우, 상기 금속입자와 유기용액을 함께 분쇄하여 페이스트로 만드는 것이 바람직하다. 통상, 금속층용 페이스트는 상기 금속입자 외에 무기질바인더로서 작용하는 유리원료, 유기질바인더 및 솔벤트를 함유한다.
제 2금속층에 있어서, 중간산화층의 저항치는 유리원료에 의해 제어될 수 있다. 통상, 유리원료는 산화성분위기에서 소성되기 때문에 유리원료의 조성을 특별하게 한정할 필요는 없다. 그러나, 저항제어에 있어서, 예를 들어 중간산화층의 저항을 낮추기 위해서 유리는 350-500℃의 연화점을 갖는 것이 바람직하다. 중간산화층의 저항을 향상시키기 위해서는, 유리의 연화점이 300℃와 같거나 300℃보다 크면서 350℃보다 작거나, 500℃보다 크면서 1,000℃와 같거나 1,000℃이하인 것이 바람직하다. 예를 들어, 보로실리케이트유리, 납보로실리케이트유리 등은 BaO, CaO, SrO, ZnO, MnO, MnO2, Ti2O3, Bi2O3및 Al2O3를 첨가하여 사용되어 이런 연화점을 갖는 유리원료를 만들 수 있다.
연화점을 상기 온도범위로 제한하는 이유는 다음과 같이 설명된다. 낮은 저항치가 얻어지는 경우, 제 1금속층의 전구체의 산화와 동시에 제 2금속층 내의 금속입자를 산화층 속에 분산하는 것이 필요하다. 이 때문에, 제 1금속층의 전구체의 산화는 제 2금속층의 소성시의 행동과 일치하여야 한다. 이를 이루기 위해, 연화점은 상기 온도범위 내에 있어야 한다. 300℃와 같거나 300℃보다 크면서 350℃보다 작은 유리연화점에서 높은 저항치가 얻어지는 경우, 제 2금속층은 제 2금속층 내의 금속입자의 확산이 억제되는 결과로서 제 1금속층의 급속한 산화반응 전에 양호하게 소결될 수 있다. 연화점을 500℃보다 크면서 1,000℃보다 작게 조정함으로써, 제 2금속층의 소성반응이 지연되어 제 2금속층 내의 금속입자의 분산이 상술한 바와 같이 억제될 수 있다. 여기서 상기 범위는 금속층으로서 사용되는 금속의 종류에 따라서 약간 변동될 수 있으며, 따라서 연화점은 바람직하게는 사용되는 각 금속에 적절한 온도로 조정되어야 함을 이해할 수 있다.
제 2금속층의 유리함량은 특별히 한정되지는 않는다. 그러나, 통상 유리함량은 금속성분에 대하여 0-20wt%, 바람직하게는 0-10wt%의 크기이어야 한다. 여기서 제 2금속층의 소성을 촉진시키거나 지연시키는 방법은 반드시 상술한 유리원료를 사용하는 것에 한정되지는 않으며, 시판되는 수지산염을 사용하는 그 외의 방법이 사용되거나 금속입자가 소결지연처리를 받을 수 있음도 이해할 수 있다. 또한, 상기 바람직한 범위는 사용하는 금속입자의 입자크기, 사용하는 금속의 조성 등에 따라서 다소 변동함을 이해할 수 있다. 이 때문에, 유리함량은 이들 조건에 따라서 적절한 값으로 조정될 수 있다.
중간산화물층에 존재하는 산화물은 상술한 바와 같이 제 1금속층에 함유된 금속입자 또는 금속의 산화물이다. 언제나 금속입자나 금속의 전부가 산화될 필요는 없으며, 이들은 일부 산화된 상태로 존재할 수 있다. 이 경우 바람직하게는 산화물은 산소를 기준으로 하여 중간산화층의 총금속량의 적어도 약 10at%, 구체적으로 적어도 약 25at%를 차지하여야 한다. 형성된 중간산화층의 두께에 어떠한 특정 제한도 없으며, 이 두께는 전자장치의 원하는 성능에 따라서 통상 약 0.01-약 30μm, 구체적으로는 약 0.05-약 20μm로 조정될 수 있다. 중간산화층의 두께는 소성시간 및 소성온도같은 소성조건에 따라서 조정될 수 있다. 따라서 중간산화층으로부터 얻은 레지스터성분, 반도체성분, 자성성분 및 유전성분의 특성을 조정하는 것도 가능하다. 통상, 산화물의 존재, 조성은 각각 EPMA 및 x레이회절 등에 의해 결정될 수 있다.
통상, 각각 층형태에 있는 제 1금속층, 중간산화층 및 제 2금속층은 이 순서로 형성된다. 그러나, 중간산화층의 일부 내에 존재하는 금속은 산화된 상태에 있을 수 있으며, 제 2금속층 내의 금속은 통상 소결된 형태나 소결된 미립자형태로 분산됨을 알 수 있다. 분산된 금속의 입자크기는 어떤 특정제한도 없지만 0.1-5μm의 크기이어야 한다. 일 경우에 있어서, 분산된 금속은 중간산화층 내에 층형태로 존재하며, 다른 경우에서 분산된 금속입자는 이 입자들이 서로 결합하는 미세한 실(絲)형태의 통로에 존재한다. 후자의 경우에서, 실형태의 통로는 종종 선형형태라기보다는 주름진 복잡한 형상이다. 따라서, 제 1금속층으로부터 중간산화층으로의 전이상태 및/또는 중간산화층으로부터 제 2금속층으로의 전이상태는 기울기를 가질 수 있다.
본 발명의 전자장치는, 기재측으로부터의 순서로, 제 1전극층, 중간산화물층, 및 제 2전극층으로 구성된다. 전자장치는 그 최외측에, 즉 도금층을 갖는 제 2전극층에 설치된다. 이 도금층은 니켈, 주석, 납땜 등으로 형성될 수 있다. 그러나, 도금층은 바람직하게는 니켈도금층 및 주석도금층 또는 주석-납합금납땜층으로 형성되어야 한다. 도금층에 있어서, 제 2전극층에는 니켈도금층이 제공되며, 외측도금층은 낮은 저항과 양호한 습윤성의 납땜, 바람직하게는 주석 또는 주석-납합금납땜, 보다 바람직하게는 주석-납합금납땜의 재료로 형성된다. 이 도금층은 부착시의 납땜의 습윤성과 납와이어의 장착성을 향상시킬 뿐만 아니라 배선이나 접속보드와 납와이어 등의 사이를 접속하는데 제공된다. 또한, 도금층은 제 2금속층의 전체에 걸쳐 제공되어 전자장치의 저항치를 안정화시키고, 전자장치의 외관을 미적으로 향상시키며, 전자장치를 보호한다.
도금층을 어떻게 형성하는지에 대하서는 어떠한 제한도 없으며, 스퍼터링이나 증착법을 사용하는 건식도금법이 사용될 수 있다. 그러나, 도금층은 쉽게 제공될 수 없기 때문에 공지된 전해도금이나 무전해도금을 사용하는 습식도금법에 의존하는 것이 바람직하다. 습식법을 사용하는 경우, 니켈도금층은 말단전극 상에 제공되기 때문에 전해도금법을 사용하는 것이 바람직하다. 주석 또는 주석-납합금납땜층은 도금층이 피착되는 니켈층이 금속이기 때문에 전해도금법이나 무전해도금법에 의해 제공될 수 있다. 그러나 바람직한 것은 전해도금법이다. 도금층은 니켈도금층과 외측도금층의 각각에 대하여 바람직하게는 0.1-20μm, 특히 1-20μm의 크기의 두께를 가져야 한다.
전자장치의 기재에 대해서는 어떠한 제한도 없다. 즉, 예를 들어 유리, 알루미나같은 유기재료와, 실리콘이나 여러 가지 수지재료로 형성된 간단한 전자장치캐리어 또는 기재를 사용할 수 있다. 본 발명을 레지스터칩, CR복합체부품, LR복합체부품 및 LCR복합체부품같은 칩부재나 복합체부품에 적용하는 경우, 기재로서는 절연체와 도체로 구성되는 다층칩, 커패시터 또는 인덕터가 사용된다. 이 경우, 기재는 말단부에 형성된다.
다음으로, 본 발명의 전자장치를 어떻게 제조하는지에 대하여 설명한다.
먼저 상기 여러 가지 금속입자를 상기 유기용액과 함께 분쇄하여 제 1 및 제 2금속층용의 페이스트를 각각 준비한다.
제 1금속층용 페이스트는 상술한 바와 같이 프린팅, 전사 또는 침지한 다음에 건조 및 소성하여 기재에 코팅된다. 건조조건에는 어떠한 제한도 없지만, 건조는 통상 약 50-200℃, 특히 약 60-200℃에서 약 5-10분간이나 약 10-60분간 실시하여야 함을 이해할 수 있다. 소성은 제 1금속층은 산화되지 않는 조건하에서 실시되어야 하며, 중성이나 환원성분위기에서 실시된다. 분위기가스에는 어떤 제한도 없지만 질소가스나 질소-수소혼합가스가 바람직하다는 것을 알 수 있다. 혼합가스중의 질소의 농도는 바람직하게는 50-99%, 보다 바람직하게는 80-98%의 범위가 되어야 한다. 소성온도는 바람직하게는 300-1,500℃, 보다 바람직하게는 600-1,000℃의 범위에 있어야 한다. 소성시간에 있어서, 페이스트는 약 0-1시간 동안 상기 온도범위에 유지되어야 한다.
그후, 이렇게 얻어진 제 1금속층의 전구체에 제 2금속층용 페이스트가 프린팅, 전사 또는 침지에 의해 코팅된다. 이 때, 페이스트는 전자장치의 기능과 회로에 따라 패턴을 따라서 프린트될 수 있다. 건조조건에는 어떤 제한도 없지만 건조는 통상 약 50-200℃에서 약 5-10분간 실시되어야 한다.
그 후, 제 1금속층전구체에 함유된 금속입자는 산화되지만 제 2금속층페이스트에 함유된 금속입자는 산화되지 않는 산소분압에서 소성이 실시된다. 따라서, 산소분압은 금속입자 등의 종류에 따라서 적절히 조정될 수 있다. 소성온도는 바람직하게는 400-900℃, 보다 바람직하게는 500-800℃의 범위에 있어야 하며, 이 온도범위에서 저항치가 제어될 수 있다. 소성시간에 있어서, 페이스트는 바람직하게는 상기 온도범위에서 약 0-1시간 동안 유지되어야 한다. 여기서, 제 1금속층과 제 2금속층사이의 계면부근이 산화된다. 바람직하게는 동시에 제 2금속층 내의 금속이 중간산화층 내에 분산되어 제 1 및 제 2금속층과 함께 중간산화층을 완성한다.
여기서 제 1금속층은 도금에 의해 제공됨을 알 수 있다. 이 경우, 먼저 제 1금속층용의 페이스트가 기재에 코팅되어 프라이머층을 형성하고, 그 후 도금층이 프라이머층에 제공된다. 프라이머층을 제공하면 도금층을 쉽게 형성할 수 있다. 도금층은 전해도금이나 무전해도금같은 습식도금이나 스퍼터링법 및 증착법같은 건식도금법으로 형성될 수 있다.
다음으로, 본 발명의 전자장치를 레지스터칩 및 다층세라믹커패시터에 적용하는 것을 설명한다. 레지스터칩 및 다층세라믹커패시터에 있어서, 절연체나 유전재료로는 바륨티타네이트가 사용되는 한편 그 속에 내부도체로서 니켈을 매립함에 의해 도전성칩이 형성된다. 따라서, 레지스터칩의 양단부면은 서로 전기적으로 접속되며, 내부도체는 다층세라믹커패시터의 양단부면에 서로 교대로 접속된다.
절연층을 형성하는 절연재에는 어떤 제한도 없으며, 여러 가지 절연재료를 사용할 수 있다. 예를 들어, 산화티타늄, 티타네이트를 기재로 하는 복합산화물이나 그 혼합물을 사용하는 것이 바람직하다. 산화티타늄으로는, 필요에 따라서 NiO, CuO, Mn3O4, Al2O3, MgO, SiO2등이 총량 약 0.001-30wt%로 첨가되는 TiO2가 통상 사용되며, 티타네이트를 기재로 하는 복합산화물로는, 통상 바람직하게는 Ba/Ti의 원자비가 0.95-1.20가 되는 바륨티타네이트(BaTiO3)가 사용된다. 티타네이트를 기재로 하는 복합산화물(BaTiO3)은 MgO, CaO, Mn3O3, V2O5, ZnO, ZrO2, Nb2O5, Cr2O3, Fe2O3, P2O5, SrO, Na2O, K2O 등을 총량이 약 0.001-30wt%이 되도록 함유할 수 있다. 또한, 티타네이트를 기재로 하는 복합산화물은 소성온도, 선팽창계수 등의 제어를 위해 (BaCa)SiO3유리 등을 함유할 수 있다. 절연층은 통상 10-1,000μm의 두께를 가져야 하지만 여기에는 어떤 제한도 없다.
유전층을 형성하는 유전재료에는 어떤 제한도 없으며, 여러 가지 유전재료가 사용될 수 있다. 그러나, 유전층은 바람직하게는 예를 들어 여기서 언급하는 산화티타늄, 티타네이트를 기재로 하는 복합산화물 또는 그 혼합물로 형성되어야 한다. 산화티타늄으로는 상술한 것과 동일한 것이 사용될 수 있다. 산화티타늄은 부가적으로 소성온도, 선팽창계수 등을 제어하기 위해 (BaCa)SiO3유리같은 유리를 함유할 수 있다. 하나의 단일유전층은 통상 5-20μm의 크기의 두께를 가져야 하지만 여기에 어떤 특별한 제한은 없다. 서로 적층될 유전층의 수는 통상 2-300이 되어야 하지만 여기에도 특별한 제한은 없다.
내부도체에 포함된 전도성재료에는 어떤 특별한 제한도 없다. 그러나, 절연층형성재료로서 저항-환원재료가 사용된다면 값싼 비(卑)재료 등을 사용하는 것이 바람직하다. 도체재료로서 사용되는 금속으로는, Ni 또는 Ni합금을 사용하는 것이 바람직하다. Ni함금으로는 Mn, Cr, Co, Al 등에서 선택된 적어도 하나의 원소를 갖는 Ni함금이 바람직하다. 바람직하게는 이 경우, 합금에서의 Ni의 함량은 95wt%이상이 되어야 한다.
여기서 Ni 또는 Ni합금은 최대 0.1wt%까지는 P와 같은 다양한 미량성분을 포함할 수도 있다.
여기서 내부도체의 두께는 그 목적 등에 따라서 결정되며, 통상 0.5-5μm의 크기가 되어야 한다.
앞으로 레지스터칩과 다층세라믹커패시터를 어떻게 제조하는지를 설명한다.
본 발명에 따를 레지스터칩과 다층세라믹커패시터를 제조하기 위해, 페이스트를 사용하는 통상의 프린팅법이나 시이트제조법에 의해 그린칩이 준비되며, 그 후 이 그린칩은 소성된다. 그 후, 이 그린칩에 침지법 등에 의해 코팅하여 제 1금속층용의 페이스트가 형성되고, 중성이나 환원성분위기에서 소성되어 양단부면에서 제 1금속층의 전구체를 형성하며, 따라서 양단부면 사이에 전기적으로 연속성을 갖는 칩부재가 얻어진다. 제 2금속층용의 페이스트는 칩부재의 양단부면에 코팅하여 형성되며, 산화성분위기에서 소성되어 제 1금속층전구체에 함유된 금속을 산화시키며, 따라서 제 1금속층전구체와 제 2금속층페이스트 사이의 계면부근에 중간산화층을 형성한다. 동시에, 산화층은 제 2금속층에 함유된 금속이 산화층 속에 분산되는 결과로서 제 2금속층에 함유된 합체되지 않은 금속 속으로 확산된다. 분산된 금속의 양을 제어함으로써, 후술하는 바와 같이 중간산화층의 저항치를 제어할 수 있다.
절연층용의 페이스트나 유전층용의 페이스트는 절연층이나 유전층의 원료를 유기용액과 함께 분쇄함으로서 만들어진다.
절연층이나 유전층의 원료로는 절연층이나 유전층의 조성에 상당하는 분말이 사용된다. 절연층이나 유전층의 원료를 제조하는 방법에는 어떤 특별한 제한도 없다. 예를 들어, 티타네이트를 기재로 하는 복합산화물로서 바륨티타네이트를 사용하는 경우, 열수합성(hydrothermal synthesis) 등에 의해 합성된 BaTiO3를 종속원료와 혼합하는 방법을 사용하는 것이 바람직하다. 또한 BaCO3, TiO2및 종속원료의 혼합물을 고상반응 또는 열수합성법을 위해 하소하는 건식합성법을 사용하는 것이 바람직하다. 다른 방법으로서, 동시석출법(co-precipitation process), 졸·겔법, 알칼리가수분해법, 석출혼합법 등에 의해 얻어진 석출물과 종속원료의 혼합물이 합성을 위해 가소될 수 있다. 종속원료로는, 산화물이나 소성시에 산화물로 변환되는 여러 가지 화합물, 예를 들어 카보네이트, 옥살레이트, 니트레이트, 히드록시드 및 유기금속화합물 중의 적어도 하나가 사용될 수 있다.
절연층이나 유전층용의 원료의 평균입경은 단부절연층 또는 유전층의 평균입경에 따라서 결정된다. 그러나 통상은 0.3-1.0μm의 평균입경을 갖는 분말이 사용되어야 한다.
유기용액은 바인더를 유기솔벤트에 용해시켜 만들어진다. 유기용액용으로 사용되는 바인더에는 어떤 특별한 제한도 없으며, 따라서 에틸셀룰로스같은 통상의 바인더로부터 적절히 선택할 수 있다. 사용하는 유기솔벤트에도 어떤 특별한 제한은 없으며, 따라서 프린팅법이나 시이트제조법같은 사용하는 방법에 따라서 터피네올, 부틸카비톨, 아세톤 및 톨루엔같은 여러 가지 유기솔벤트로부터 적절히 선택할 수 있다.
내부도체용의 페이스트는 상술한 여러 가지 전도성금속이나 합금, 또는 상술한 유기용액과 함께 소성된 후 상술한 전도성재료로 변환되는 여러 가지 산화물, 유기금속화합물, 수지산 등을 분쇄하여 만들어진다.
상술한 페이스트의 각각에서의 유기용액의 함량에 대한 어떤 특별한 제한은 없으며, 각 페이스트는 통상량의 유기용액을 함유할 수 있다. 예를 들어, 바인더의 양은 1-5wt%의 크기이고 솔벤트이 양은 10-50wt%의 크기인 것이 바람직하다. 필요에 따라서, 각 페이스트는 여러 가지 분산제, 가소제, 절연제 등에서 선택한 첨가제를 함유할 수 있다. 바람직하게는 이 경우, 이들 첨가제의 총량은 10wt%까지 되어야 한다.
레지스터칩을 시이트제조법으로 얻는 경우, 먼저 절연층용의 페이스트를 사용하여 그린시이트를 형성한다. 이 그린시이트가 소정의 두께까지 서로 적층되며, 내부도체용의 페이스트가 적층물에 프린팅된다. 그 후, 소정의 두께로 서로 적층된 그린시이트로 구성된 적층물이 프린트된 페이스트에 제공된다. 그린시이트제조법에 의해 다층세라믹커패시터를 얻는 경우, 유전층용의 페이스트를 사용하여 그린시이트를 형성한다. 수개의 이 그린시이트가 서로 적층되고 내부전극용 페이스트가 적층물 상에 프린트된다. 그 후, 그린시이트가 프린트된 페이스트 상에 적층된다. 이렇게 내부전극이 프린팅된 시이트와 그린시이트가 서로 교대로 적층된다. 최종적으로 주어진 개수의 그린시이트가 적층물 상에 적층된다. 그 결과의 적층물은 열압착된 후, 주어진 형상으로 절단되어 그린칩을 얻는다. 내부도체를 레지스터칩 내에 도입하기 위해서는 절연시이트와 내부도체가 형성된 시이트를 교대로 적층하는 것이 좋다.
소성하기 전에, 바인더는 통상의 조건에서 제거된다. 내부도체용의 전도성재료로서 Ni 및 Ni합금같은 비금속(卑金屬)이 사용되는 경우, 바인더는 바람직하게는 다음의 조건하에서 제거되어야 한다.
가열속도 : 5-300℃/시, 특히 10-100℃/시
유지온도 : 200-400℃, 특히 250-300℃
온도유지시간 : 0.5-24시간, 특히 5-20시간
분위기 : 공기
그린칩을 소성하는 분위기는 내부도체페이스트 내의 전도성재료의 종류에 따라서 적절히 결정될 수 있다. 그러나, 전도성재료로서 Ni이나 Ni합금같은 비금속이 사용되는 경우, 소성분위기로는 주성분으로서 N2를 함유하고 게다가 10-35℃에서 수증기압에 의해 얻어진 H2O기체와 함께 1-10%의 H2를 함유하는 기상혼합물을 사용하는 것이 바람직하다. 그 후 산소분압은 10-8- 10-12atm의 범위가 되는 것이 바람직하다. 산소분압이 상기의 하한압력이하인 경우, 내부도체의 전도성재료는 비정상적으로 소결되어, 종종 내부도체 내에서 파괴된다. 산소분압이 상기 상한압력을 초과하는 경우, 내부도체는 산화되기 쉽다.
소성에서의 유지온도는 바람직하게는 1,100-1,400℃의 범위 특히 1,200-1,300℃의 범위가 바람직하다. 유지온도가 상기 하한온도이하인 경우, 치밀화가 불량해지고 상한을 초과하는 유지온도에서는 내부전극이 파괴되기 쉽다. 소성에서의 온도유지시간은 바람직하게는 0.5-8시간, 특히 1-3시간의 범위에 있어야 한다.
환원성분위기에서 소성을 실시하는 경우, 칩레지스터 또는 커패시터칩을 애닐링하는 것이 바람직하다. 애닐링은 절연층을 재산화시켜 IR가속수명을 상당히 연장시킨다.
바람직하게는, 애닐링분위기에서의 산소분압은 적어도 10-6atm, 특히 10-6- 10-8atm이 되어야 한다. 상기 하한이하의 산소분압에서는 절연층이나 유전층을 재산화시키기가 어렵고, 상기 상한을 초과하는 산소분압에서는 내부도체가 산화하기 쉽다.
바람직하게는, 애닐링에서의 유지온도는 1,100℃와 같거나 그 이하, 특히 500-1,000℃가 되어야 한다. 유지온도가 상기 하한보다 낮은 경우, 절연층이나 유전층의 산화가 불충분하게 되어 수명을 단축시키기 쉽고, 유지온도가 상기 상한온도를 초과하는 경우, 내부도체의 산화가 발생하여 전류용량 및 커패시터용량을 감소시킨다. 또한, 내부도체는 절연재료나 유전재료와 반응하여 결국 수명이 단축된다.
여기서 애닐링단계는 가열단계 및 냉각단계만으로 구성될 수 있음을 이해할 수 있다. 이 경우, 온도유지시간은 0이며, 유지온도는 최대온도와 동일하다. 바람직하게는, 온도유지시간은 0-20시간, 특히 2-10시간이 되어야 한다. 분위기가스에 있어서는 가습된 H2가스 등을 사용하는 것이 바람직하다.
또한 상기 바인더제거, 소성 및 애닐링단계에서 N2가스, H2가스, 혼합가스 등을 가습시키기 위하여 습윤기 등이 사용될 수 있다. 바람직하게는 이 경우, 물의 온도는 5-75℃의 범위가 되어야 한다.
바인더제거, 소성 및 애닐링단계는 연속적으로 또는 독립적으로 실시할 수 있다.
이들 단계를 연속적으로 실시하는 경우, 바인더의 제거 후에 분위기를 냉각없이 변경하는 것이 바람직하다. 그 후 소성이 실시되는 온도는 소성에 필요한 유지온도로 변경된다. 그 후, 냉각이 행해지며, 애닐링에서의 유지온도가 도달하는 경우 애닐링이 실시되는 애닐링분위기로 온도가 변화한다.
이들 단계가 독립적으로 실시되는 경우, 바인더제거단계에서 주어진 시간 동안 유지되는 온도는 주어진 유지온도로 변화된 후, 실온으로 변화된다. 이 경우, 바인더제거의 분위기는 상기 연속방식에서 사용되는 것과 동일하여야 한다. 애닐링단계에서, 주어진 시간 동안 유지되는 분위기는 주어진 유지온도까지 변화된 후 실온까지 냉각된다. 이 경우, 애닐링분위기는 상기 연속방식에서 사용되는 것과 동일하여야 한다. 또한, 바인더제거 및 소성단계를 연속적으로 실시하고 애닐링단계만을 독립적으로 실시하거나, 바인더제거단계만을 독립적으로 실시하고 소성 및 애닐링단계를 연속적으로 실시하는 것도 가능하다.
다음으로, 금속층과 중간산화층을 형성하는 방법을 설명한다.
산화성분위기에서의 소성에 의해 산화된 금속입자는 필요에 따라서 유리원료와 함께 용액 내에 분산되어 제 1금속층용 페이스트를 얻는다.
상기 산화분위기에서의 소성시에도 산화되지 않은 금속입자는 필요에 따라서 유리원료와 함께 용액 내에 분산되어 제 2금속층용 페이스트를 얻는다.
제 1금속층용 페이스트는 상술한 바와 같이 얻어진 칩부재에 침지법에 의해 코팅된 후 건조된다. 건조조건에는 어떤 특별한 제한도 없지만, 건조는 통상 약 50-200℃에서 약 0-1시간 동안 실시되어야 함을 이해할 수 있다.
이렇게 코팅된 제 1금속층용 페이스트는 칩부재에 (소성에 의해) 베이킹된다. 바람직하게는, 소성은 중성의 N2가스분위기 또는 N2+ H2로 구성되는 환원성의 혼합가스분위기에서 약 600-1,000℃에서 약 0-1시간 실시되어야 한다.
상술한 바와 같이 제 1전극층의 전구체가 형성된 후, 제 1전극층용 페이스트의 경우와 동일한 조건하에서 코팅하여 제 2금속층용 페이스트가 형성된다.
상술한 바와 같이 제 2금속층용 페이스트가 코팅에 의해 형성된 후, 산화성분위기, 예를 들어 공기 중에서 약 400-900℃에서 약 0-1시간 동안 소성된다. 이 소성공정에서는 제 1금속층의 전구체의 표면층만이 산화되므로 제 1금속층과 제 2금속층사이에는 제 1금속층에 함유된 금속의 산화물로 구성되는 균일한 중간산화층이 형성된다. 바람직하게는 이 경우, 제 2금속층에 함유된 금속입자는 중간산화층에 분산되어야 한다.
또한, 금속층 등이 형성된 칩부재는 침지되거나 니켈도금조, 주석솔더도금조나 주석-납합금솔더도금조에 넣어져 니켈층/주석 또는 주석-납합금층으로 구성되는 도금층을 형성한다. 도금층을 제공함으로써 납땜의 공격에 대한 저항 및 납땜성을 향상시킨다. 니켈층/주석 또는 주석-납합금층의 두께에는 어떤 특별한 제한도 없지만 각 층은 통상 1-20μm의 크기가 되어야 함을 이해할 수 있다.
도 1은 상술한 바와 같이 그리고 본 발명에 따라서 제조된 CR복합전자부품의 일예의 구조를 나타낸다. 도 1에 있어서, CR복합전자부품은 유전층(2), 내부전극층(3), 제 1금속층(4), 중간산화층(5) 및 제 2금속층(6)으로 구성된다. 바람직하게는 이 경우, 도금층을 갖는 외측에는 제 1금속층(4), 제 2금속층(6) 및 중간산화층(5)으로 구성된 말단전극이 제공되어야 한다. 중간산화층(5)은 최소두께, 금속산화물 등에 의해 제한되는 전도성에 따라서 결정되는 저항치를 가짐을 이해할 수 있다.
도 1에 도시한 실시형태에 있어서, CR복합전자부품의 양측말단에는 중간산화층(5)이 형성된다. 그러나, 중간산화층은 일측 말단에만 형성될 수도 있다. 이 경우, 말단전극 중 하나만이 등가직렬저항에 기여한다. 그러나 통상의 공정에서 중간산화층은 양측말단에 형성된다.
도 2는 상술한 바와 같이 그리고 본 발명에 따라서 제조된 칩레지스터의 일예의 구조를 나타낸다. 도 2에 있어서, 칩레지스터는 절연층(12), 중간산화층 (13), 제 1금속층(14), 중간산화층(15) 및 제 2금속층(16)으로 구성된다. 바람직하게는 이 경우 도금층(17)을 갖는 외측에 제 1금속층, 제 2금속층 및 중간산화층으로 구성된 말단전극에 형성되어야 한다.
실시예
이하 실시예를 참조하여 본 발명을 보다 자세히 설명한다.
실시예 1
유전층
유전층용 주원료로서 BaCO3(평균입경 2.0μm) 및 TiO2(평균입경 2.0μm)를 준비하였다. Ba/Ti의 원자비는 1.00이었다. 또한 첨가제 MnCO3, MgCO3, Y2O3및 (BaCa)SiO3를 각각 BaTiO3에 대하여 0.2wt%, 0.2wt%, 2.1wt% 및 2.2wt%의 양으로 준비하였다. 이 원료분말을 수중볼밀에서 함께 혼합하고 건조하였다. 얻은 분말혼합물을 1,250℃에서 2시간 동안 하소하였다. 하소된 생성물을 수중볼밀에서 분쇄하고 건조하였다. 하소된 분말을 유기바인더로서 작용하는 아크릴수지와 유기솔벤트로서 작용하는 메틸렌클로라이드 및 아세톤과 혼합하여 유전체슬러리를 만들었다. 이 유전슬러리를 닥터블레이드법에 의해 유전그린시이트로 형성하였다.
내부전극
내부전극재료로서 비금속 Ni분말(평균입경 0.8μm)을 준비하였다. 이 분말을 유기바인더로서 작용하는 에틸셀룰로스 및 유기솔벤트로서 작용하는 터피네올과 함께 3중롤밀에서 분쇄하여 내부전극용 페이스트를 준비하였다.
제 1금속층용 페이스트
제 1금속층용 페이스트재료로서 Cu분말(평균입경 0.5μm)과, 7wt%의 스트론튬을 기재로 하는 유리를 첨가한 Cu분말을 준비하였다. 이 분말을 3중롤밀에서 유기바인더로서 작용하는 아크릴수지 및 유기솔벤트로서 작용하는 터피네올과 함께 분쇄하여 각 말단전극용의 페이스트를 만들었다.
제 2금속층용 페이스트
제 2금속층용 페이스트재료로서 Ag분말(평균입경 0.5μm)과, 1wt%의 납보로실리케이트유리를 첨가한 Ag분말을 준비하였다. 이 분말을 3중롤밀에서 유기바인더로서 작용하는 아크릴수지 및 유기솔벤트로서 작용하는 터피네올과 함께 분쇄하여 각 말단전극용 페이스트를 만들었다.
CR장치의 제조
여러 개의 그린시이트를 서로 적층하여 주어진 두께를 얻었다. 이 적층물에 내부전극용 페이스트의 단부가 유전층의 페이스트의 단부로부터 교대로 외부로 노출되는 방식으로 스크린프린팅법에 의해 주어진 개수의 그린시이트를 적층하였다. 최종적으로 적층물에 각각 내부전극이 프린팅된 주어진 개수의 그린시이트를 적층하였다. 그 후, 이 적층물을 열압축하고, 소성후에 3.2 x 1.6 x 1.0mm의 그린칩크기를 얻도록 절단하여 그린시이트를 얻었다.
이렇게 얻어진 그린칩을 80℃에서 30분 동안 공기 중에 방치하여 건조시켰다. 그 후, 이 그린칩을 가습상태의 N2+ H2(H2: 3%)환원성분위기에서 1,300℃에서 3시간 동안 유지하여 소성하였다. 또한, 그린칩을 10-7atm의 산소분압을 갖는 가습된 H2분위기에서 1,000℃에서 2시간 동안 유지시켜 칩부재를 얻었다.
금속성분에 대하여 7wt%의 양의 유리원료을 첨가한 Cu를 유기용액에 분산시켜 얻은 제 1금속층용 페이스트를 상기 칩부재의 양단부에 코팅하고, 건조한 후, N2+ H2분위기에서 770℃에서 10분 동안 유지시켜 소성하여 제 1금속층을 형성하였다.
그 후, 금속성분에 대하여 1wt%의 유리원료를 첨가한 Ag를 유기용액에 분산시켜 얻은 제 2금속층용 페이스트를 제 1금속층이 형성된 칩부재의 양단부에 침지법에 의해 코팅하고, 건조한 후, 공기 중에서 600-750℃에서 10분간 유지시켜 소성하여 제 2금속층을 형성하고, 동시에 제 1금속층의 표면을 산화시켜 중간산화층을 형성하였다. 이 때, 600℃, 650℃, 700℃ 및 750℃의 온도에서 1분, 5분 및 10분의 시간 동안 소성을 실시하여 제 2금속층의 두께를 제어하였다. 제 2금속층의 x선회절분석으로 Cu2O, Cu3O4및 CuO의 존재가 나타났다.
그 후, 상술한 바와 같은 첨가조성을 갖는 각각의 샘플에 전해법에 의해 연속적으로 니켈도금층 및 주석-납합금도금층을 연속적으로 형성하여 22μF의 정전용량을 갖는 CR복합전자부품샘플을 얻었다. 얻어진 각각의 샘플을 ESR에 대하여 측정하였다. 그 결과는 도 3에 도시하였다. 650℃에서 10분 동안 유지하는 소성처리에 의해 얻은 하나의 샘플의 단부의 단면을 촬영한 사진을 도 4에 부착하고 도 4의 확대사진을 도 5에 부착하였다.
도 4 및 도 5에서 알 수 있듯이, 제 1금속층과 제 2금속층사이에 중간산화층(말단전극의 중간부의 부근의 어두운 띠영역으로 나타남)이 형성되어 있다. 또한 얻어진 CR복합전자부품을 1kHz-10MHz의 가변절환주파수에서 DC-DC컨버터용의 전력공급바이패스커패시터로서 동작시켰다. 그 결과, 이 CR복합전자부품이 진동같은 전압변동을 일으키지 않고 정상적으로 기능할 수 있음을 발견하였다.
4.5 x 3.2 x 2.0mm의 그린칩을 사용한 것을 제외하고는 실시예 1에서 처럼 샘플을 만들었다. 이 샘플에서는 회로의 안정성이 더욱 향상될 수 있음을 발견하였다.
도 3에서 알 수 있듯이, 제 2금속층을 소성하는 소성온도와 유지시간을 변화시킴으로써 ESR이 변화되거나 제어될 수 있다.
실시예 2
제 1금속층용 재료로서 구리분말 대신에 Ni분말(평균입경 0.4μm), Ni-Cu분말(평균입경 0.5μm), Fe분말(평균입경 0.5μm) 및 Co분말(평균입경 0.01-10μm)을 사용한 것을 제외하고는 실시예 1에서처럼 샘플을 얻었다.
얻어진 샘플을 실시예 1에서처럼 각각 ESR에 대하여 측정하였다. 그 결과, ESR측정치가 실시예 1에서와는 다소 다르지만 대체로 유사한 결과가 얻어진 것이 발견되었다.
실시예 3
제 2금속층용 재료로서 Au분말(평균입경 1.0μm), Pt분말(평균입경 0.1-5μm), Pd분말(평균입경 0.01-5μm), Rh분말(평균입경 0.1-10μm) 및 Ir분말(평균입경 0.1-10μm)을 사용한 것을 제외하고는 실시예 1에서처럼 샘플을 얻었다.
얻어진 샘플을 실시예 1에서처럼 ESR에 대하여 측정하였다. 그 결과, ESR측정치가 실시예 1에서와는 다소 다르지만 대체로 동일한 결과가 얻어졌다.
실시예 4
실시예 1에 있어서, 제 1금속층용 페이스트재료로서 제 1금속층용 금속인 Ni분말(평균입경 0.5μm)과, 7wt%의 스트론튬을 기재로 하는 유리가 첨가된 Ni분말을 준비하였다. 이 분말을 3중롤밀에서 유기바인더로서 작용하는 아크릴수지와 유기솔벤트로서 작용하는 터피네올과 함께 분쇄하여 각 말단전극용 페이스트를 만들었다.
제 2금속층용 페이스트재료로서 제 2금속층용 금속인 Pd분말(평균입경 0.5μm)과, 1wt%의 납보로실리케이트유리가 첨가된 Pd분말을 준비하였다. 이 분말을 3중롤밀에서 유기바인더로서 작용하는 아크릴수지와 유기솔벤트로서 작용하는 터피네올과 함께 분쇄하여 각 말단전극용 페이스트를 만들었다.
실시예 1에서 얻어진 그린칩을 공기 중에서 80℃에서 30분간 방치하고 건조하였다. 그 후, 그린칩을 가습상태의 N2+ H2(H2: 3%)환원성분위기에서 1,300℃에서 3시간 동안 유지하여 소성하였다. 또한, 그린칩을 10-7atm의 산소분압을 갖는 가습된 H2분위기에서 1,000℃에서 2시간 동안 유지시켰다.
제 1금속층용 페이스트를 얻어진 칩부재의 양단부에 코팅하고, 건조한 후, 중성이나 환원성분위기에서 1,000℃에서 10분 동안 소성하여 Ni말단전극(제 1전극층)을 얻었다.
그 후, 제 2금속층용 페이스트를 제 1금속층에 침지법에 의해 코팅하고, 건조한 후, 공기 중에서 800℃에서 1분간 유지시켜 소성하여 제 2금속층을 완성하고, 동시에 제 1금속층의 표면을 산화시켜 중간산화층을 형성하였다. NiO의 존재는 중간산화층의 x선회절분석으로 확인하였다.
그 후, 상술한 바와 같은 첨가조성을 갖는 각각의 샘플에 전해법에 의해 연속적으로 니켈도금층 및 주석-납합금도금층을 연속적으로 형성하여 1μF의 정전용량을 갖는 CR복합전자부품샘플을 얻었다. 측정에 의해 각 샘플은 500mΩ를 갖는 것을 발견하였다. 제 2금속층용 페이스트 내의 금속이 Pd에서 Pt로 변화되었을 때에도 대체로 등가의 결과를 얻었다. 또한, 얻어진 CR복합전자부품을 DC-DC컨버터용의 전력공급바이패스커패시터로서 동작시켰다. 그 결과, 이 CR복합전자부품이 진동같은 전압변동을 일으키지 않고 정상적으로 기능할 수 있음을 발견하였다. 4.5 x 3.2 x 2.0mm의 그린칩을 사용한 것을 제외하고는 실시예 4에서처럼 샘플을 만들었다. 이 샘플을 상술한 바와 같이 바이패스커패시터로서 사용하였다. 그 결과 회로의 안정성이 더욱 향상될 수 있음을 발견하였다.
실시예 5
실시예 4에 있어서, 제 1금속층용 페이스트를 얻은 그린칩의 양단부에 코팅하고 건조하였다. 제 1금속층이 코팅된 그린칩의 양단부에서 제 2금속층용 페이스트를 침지법에 의해 제 1금속층용 페이스트에 코팅하고 건조하였다.
말단전극페이스트(제 1 및 제 2금속층용)가 코팅된 그린칩을 공기중에 80℃에서 30분간 방치하여 건조하였다. 그 후, 그린칩을 가습상태의 N2+ H2(H2: 3%)환원성분위기에서 1,300℃에서 3시간 동안 유지하여 소성시킨 후, 10-7atm의 산소분압을 갖는 가습상태의 H2분위기에서 1,000℃에서 2시간 동안 유지하고 최종적으로 700℃에서 10분 동안 유지하여 냉각하여 칩부재를 형성하고, 동시에 제 1금속층의 표면의 산화와 동시에 제 1, 제 2금속층을 완성하여 중간산화층을 형성하였다. NiO의 존재를 중간산화층의 x선회절분석으로 확인하였다.
그 후, 상술한 바와 같이 첨가조성을 갖는 샘플의 각각에 전해법에 의해 니켈도금층과 주석-납합금도금층을 연속하여 형성하여 1μF의 정전용량을 갖는 CR복합전자부품샘플을 얻었다. 측정에 의해, 각 샘플은 200mΩ를 갖는 것을 발견하였다. 또한, 얻어진 CR복합전자부품을 DC-DC컨버터용의 전력공급바이패스커패시터로서 동작시켰다. 그 결과, 이 CR복합전자부품이 진동같은 전압변동을 일으키지 않고 정상적으로 기능할 수 있음을 발견하였다. 4.5 x 3.2 x 2.0mm의 그린칩을 사용한 것을 제외하고는 실시예 5에서처럼 샘플을 만들었다. 측정에 의해, 이 샘플은 900mΩ의 ESR을 갖는 것을 발견하였다. 이 샘플을 상술한 바와 같이 바이패스커패시터로서 사용하였다. 그 결과 회로의 안정성이 더욱 향상될 수 있음을 발견하였다.
상기한 실시예들은 모두 본 발명을 다층세라믹커패시터에 적용한 것에 관한 것이다. 그러나, 본 발명은 이런 다층세라믹커패시터에 결코 한정되지 않으며, 본 발명은 인덕터, 반도체 및 그 외의 복합전자부품에 넓은 용도를 가질 수 있다.
실시예 6
제 1금속층용 페이스트
Cu분말(평균입경 0.3μm)을 7wt%의 스트론튬을 기재로 하는 유리(평균입경 0.5μm)와 함께 용액에 분산하여 제 1금속층용 페이스트를 얻었다.
제 2금속층용 페이스트
Ag분말(평균입경 3.0μm)을 1wt%의 납을 기재로 하는 유리(평균입경 1.0μm)와 함께 용액에 분산하여 제 2금속층용 페이스트를 얻었다.
기재
시판되는 99.6%의 알루미나기재를 사용하였다.
전자장치의 제조
제 1금속층용 페이스트를 스크린프린팅법에 의해 주어진 패턴에 따라서 기재 상에 프린팅하고 건조한 후, N2+ H2(H2: 3%)의 혼합분위기에서 770℃에서 10분 동안 소성하여 제 1전극층의 전구체를 형성하였다. 이 때, 제 1금속층용 페이스트는 20μm의 두께를 가졌다. 이 제 2금속층용 페이스트를 제 1금속층의 전구체가 완전히 덮이는 방식으로, 소결된 제 1금속층의 전구체에 프린팅하고 건조한 후 공기 중에 650℃에서 10분 동안 소성하였다. 따라서, 제 1금속층의 전구체에 함유된 Cu의 산화물을 포함하는 중간산화층, 제 1금속층 및 제 2금속층으로 구성되는 전자장치를 얻었다.
얻어진 전자장치의 일부를 찍은 사진을 도 6에 부착하였다. 도 6에서 알 수 있듯이, 기재에는 제 1금속층인 Cu금속층(22)과, 중간산화층인 Cu산화층(23)과 제 2금속층인 Ag금속층(24)을 이 순서대로 형성하였다. EPMA에 의해 Cu산화물층(23)에 산소가 존재함을 확인하였고, x선회절에 의해 Cu산화물이 Cu2O인 것을 확인하였다.
실시예 7
제 1금속층용 페이스트
Ni분말(평균입경 0.2μm)을 7wt%의 스트론튬을 기재로 하는 유리(평균입경 0.5μm)와 함께 용액에 분산하여 제 1금속층용 페이스트를 얻었다.
제 2금속층용 페이스트
Ag분말(평균입경 3.0μm)을 1wt%의 납을 기재로 하는 유리(평균입경 1.0μm)와 함께 용액에 분산하여 제 2금속층용 페이스트를 얻었다.
기재
시판되는 99.6%의 알루미나기재를 사용하였다.
전자장치의 제조
제 1금속층용 페이스트를 스크린프린팅법에 의해 주어진 패턴에 따라서 기재상에 프린팅하고 건조한 후, N2+ H2(H2: 3%)의 혼합분위기에서 900℃에서 10분 동안 소성하여 제 1전극층의 전구체를 형성하였다. 이 때, 제 1금속층용 페이스트는 20μm의 두께를 가졌다. 이 제 2금속층용 페이스트를 제 1금속층의 전구체가 완전히 덮이는 방식으로, 소결된 제 1금속층의 전구체에 프린팅하고 건조한 후 공기 중에 750℃에서 10분 동안 소성하였다. 따라서, 제 1금속층의 전구체에 함유된 Ni의 산화물을 포함하는 중간산화층, 제 1금속층 및 제 2금속층으로 구성되는 전자장치를 얻었다.
따라서, 두께가 3μm인 중간산화층인 Ni산화물층이 제 1금속인 Ni금속층과 제 2금속층인 Ag금속층사이의 중간에 형성될 수 있다. EPMA에 의해 Ni산화물층에 산소가 존재함을 확인하였고, x선회절에 의해 Ni산화물이 NiO인 것을 확인하였다.
실시예 8
제 1금속층용 페이스트
Mn분말(평균입경 1.0μm)을 7wt%의 스트론튬을 기재로 하는 유리(평균입경 0.5μm)와 함께 용액에 분산하여 제 1금속층용 페이스트를 얻었다.
제 2금속층용 페이스트
Pd분말(평균입경 0.5μm)을 1wt%의 납을 기재로 하는 유리(평균입경 1.0μm)와 함께 용액에 분산하여 제 2금속층용 페이스트를 얻었다.
기재
시판되는 99.6%의 알루미나기재를 사용하였다.
전자장치의 제조
제 1금속층용 페이스트를 스크린프린팅법에 의해 주어진 패턴에 따라서 기재 상에 프린팅하고 건조한 후, N2+ H2(H2: 3%)의 혼합분위기에서 900℃에서 10분 동안 소성하여 제 1전극층의 전구체를 형성하였다. 이 때, 제 1금속층용 페이스트는 20μm의 두께를 가졌다. 이 제 2금속층용 페이스트를 제 1금속층의 전구체가 완전히 덮이는 방식으로, 소결된 제 1금속층의 전구체에 프린팅하고 건조한 후 공기 중에 800℃에서 10분 동안 소성하였다. 따라서, 제 1금속층의 전구체에 함유된 Mn의 산화물을 포함하는 중간산화층, 제 1금속층 및 제 2금속층으로 구성되는 전자장치를 얻었다.
따라서, 두께가 10μm인 중간산화층인 Mn산화물층이 제 1금속인 Ni금속층과 제 2금속층인 Ag금속층사이의 중간에 형성될 수 있다. EPMA에 의해 Mn산화물층에 산소가 존재함을 확인하였고, x선회절에 의해 Mn산화물이 MnO인 것을 확인하였다.
실시예 9
제 1금속층용 페이스트
Cu분말(평균입경 0.3μm)을 7wt%의 스트론튬을 기재로 하는 유리(평균입경 0.5μm)와 함께 용액에 분산하여 제 1금속층용 페이스트를 얻었다.
제 2금속층용 페이스트
Ag분말(평균입경 3.0μm)을 1wt%의 납을 기재로 하는 유리(평균입경 1.0μm)와 함께 용액에 분산하여 제 2금속층용 페이스트를 얻었다.
기재
시판되는 99.6%의 알루미나기재를 사용하였다.
전자장치의 제조
프라이머금속층용 페이스트를 스크린프린팅법에 의해 주어진 패턴에 따라서 기재 상에 프린팅하고 건조한 후, N2+ H2(H2: 3%)의 혼합분위기에서 770℃에서 10분 동안 소성하여 프라이머금속을 형성하였다. 이 때, 프라이머금속층은 20μm의 두께를 가졌다. 제 1금속층을 제공하는 도금층인 5μm두께의 Ni막을 소결된 프라이머금속층 위에 공지의 전해도금법으로 형성하였다. 또한, 제 2금속층용 페이스트를 제 1금속층의 전구체가 완전히 덮이는 방식으로, 제 1금속층의 전구체에 프린팅하고 건조한 후 공기 중에 700℃에서 10분 동안 소성하였다. 따라서, 제 1금속층의 전구체에 함유된 Ni의 산화물을 포함하는 중간산화층, 제 1금속층 및 제 2금속층으로 구성되는 전자장치를 얻었다.
따라서, 두께가 3μm인 중간산화층인 Ni산화물층이 제 1금속층인 Ni금속층과 제 2금속층인 Ag금속층사이의 중간에 프라이머금속층인 Cu금속층에 형성될 수 있다. EPMA에 의해 Ni산화물층에 산소가 존재함을 확인하였고, x선회절에 의해 Ni산화물이 NiO인 것을 확인하였다.
실시예 10
본 실시예에 있어서, 본 발명에 따른 전자장치의 응용예를 설명하기 위해 레지스터칩을 준비하였다.
절연층
절연층용 주원료로서 BaCO3(평균입경 2.0μm) 및 TiO2(평균입경 2.0μm)를 준비하였다. Ba/Ti의 원자비는 1.00이었다. 또한 첨가제 MnCO3, MgCO3, Y2O3및 (BaCa)SiO3를 각각 BaTiO3에 대하여 0.2wt%, 0.2wt%, 2.1wt% 및 2.2wt%의 양으로 준비하였다. 이 원료분말을 수중볼밀에서 함께 혼합하고 건조하였다. 얻은 분말혼합물을 1,250℃에서 2시간 동안 하소하였다. 하소된 생성물을 수중볼밀에서 분쇄하고 건조하였다. 하소된 분말을 유기바인더로서 작용하는 아크릴수지와 유기솔벤트로서 작용하는 메틸렌클로라이드 및 아세톤과 혼합하여 절연슬러리를 만들었다. 이 절연슬러리를 닥터블레이드법에 의해 절연그린시이트로 형성하였다.
내부도체
내부도체재료로서 비금속 Ni분말(평균입경 0.8μm)을 준비하였다. 이 분말을 유기바인더로서 작용하는 에틸셀룰로스 및 유기솔벤트로서 작용하는 터피네올과 함께 3중롤밀에서 분쇄하여 내부도체용 페이스트를 준비하였다.
제 1금속층용 페이스트
제 1금속층용 페이스트재료로서 Cu분말(평균입경 0.5μm)과, 7wt%의 스트론튬을 기재로 하는 유리를 첨가한 Cu분말을 준비하였다. 이 분말을 3중롤밀에서 유기바인더로서 작용하는 아크릴수지 및 유기솔벤트로서 작용하는 터피네올과 함께 분쇄하여 제 1금속층용 페이스트를 만들었다.
제 2금속층용 페이스트
제 2금속층용 페이스트재료로서 Ag분말(평균입경 0.5μm)을 준비하였다. 이 분말을 3중롤밀에서 유기바인더로서 작용하는 아크릴수지 및 유기솔벤트로서 작용하는 터피네올과 함께 분쇄하여 제 2금속층용 페이스트를 만들었다.
레지스터칩의 제조
여러 개의 그린시이트를 서로 적층하여 주어진 두께를 얻었다. 이 적층물에 내부도체용 페이스트를 스크린프린팅법에 의해 프린팅하였다. 최종적으로 적층물에 주어진 개수의 그린시이트를 적층하였다. 그 후, 이 적층물을 열압축하고, 소성후에 3.2 x 1.6 x 1.0mm의 그린칩크기를 얻도록 절단하여 그린시이트를 얻었다.
이렇게 얻어진 그린칩을 80℃에서 30분 동안 공기 중에 방치하여 건조시켰다. 그 후, 이 그린칩을 가습상태의 N2+ H2(H2: 3%)환원성분위기에서 1,300℃에서 3시간 동안 유지하여 소성하였다. 또한, 그린칩을 10-7atm의 산소분압을 갖는 가습된 H2분위기에서 1,000℃에서 2시간 동안 유지시켜 칩부재를 얻었다.
제 1금속층용 페이스트를 상기 칩부재의 양단부에 코팅하고, 건조한 후, N2+ H2(H2: 4%)의 분위기에서 770℃에서 10분 동안 유지시켜 소성하여 제 1금속층의 전구체(Cu함유층)를 형성하였다.
그 후, 제 2금속층용의 Ag함유페이스트를 제 1금속층의 전구체가 형성된 칩부재의 양단부에 침지법으로 코팅하고 건조한 후, 공기 중에서 620℃에서 10분 동안 유지하여 제 2금속층을 완성하고, 동시에 제 1금속층의 표면을 산화시켜 비교적 높은 저항을 갖는 구리산화물을 포함하는 중간산화층을 형성하였다. 이 경우, 제 2금속층에 함유된 은입자가 중간산화층에 층형태로 분산되기 때문에, 구리산화물로만 형성된 중간산화물층보다 낮은 저항치를 갖는 유효저항막두께가 감소하였다.
얻어진 칩레지스터의 단부를 절단 후에 관찰하였다. 절단한 칩레지스터의 일부를 찍은 사진을 도 7에 부착한다. 도 7에서 알 수 있듯이, 칩부재(31)에는 구리를 함유하는 제 1금속층(32), 구리산화물을 함유하는 중간산화층(33), 은을 함유하는제 2금속층(34)을 각각 층형태로 연속적으로 형성한다. 제 2금속층 내의 금속(Ag)(35)은 중간산화층(33)속으로 확산된다. 이 때, 제 1금속층은 약 10μm의 두께를 가지고, 중간산화층은 약 10μm의 두께를 가지고, 제 2금속층은 약 20μm의 두께를 가졌다. 산소의 존재를 중간산화층의 EPMA분석에 의해 확인하였고, Cu2O, Cu3O4및 CuO의 존재를 중간산화층의 x선회절분석에 의해 확인하였다. 여기서, 중간산화층에서 Ag의 확산정도는 중간산화층에서의 Ag층(35)의 평균두께에 대한 중간산화층(33)의 평균두께의 비로서 나타내어진다. 각 층의 평균두께는 SEM부의 관찰에 의해 발견하였다. 다음의 표에서, 상기 확산정도는 Ag확산층의 비로서 나타내어진다.
그 후, 상술한 바와 같이 이런 첨가조성을 갖는 각각의 샘플에 전해법에 의해 니켈도금층, 주석-납합금도금층을 연속적으로 형성하였다. 각 샘플의 양측말단에 납와이어를 납땜하였다. 납와이어가 납땜된 칩부재를 가중테스터에 셋팅하는 동안 수직방향으로 당겨 말단이 파괴되는 순간의 인장강도를 측정하였다. 각 샘플의 저항도 측정하였다. 그 결과는 표 1에 나타낸다.
실시예 11
제 2금속층 내의 Ag분말의 평균입경을 3.0μm로 변화시킨 것을 제외하고는 샘플을 실시예 10에서처럼 준비하고 평가하였다. 그 결과는 표 1에 나타낸다.
실시예 12
제 2금속층 내의 Ag분말의 평균입경을 5.0μm로 변화시킨 것을 제외하고는 샘플을 실시예 10에서처럼 준비하고 평가하였다. 그 결과는 표 1에 나타낸다.
실시예 13
제 2금속층 내의 Ag분말의 평균입경을 9.0μm로 변화시킨 것을 제외하고는 샘플을 실시예 10에서처럼 준비하고 평가하였다. 그 결과는 표 1에 나타낸다.
비교실시예 1
제 2금속층 내의 Ag분말의 평균입경을 12.0μm로 변화시킨 것을 제외하고는 샘플을 실시예 10에서처럼 준비하고 평가하였다. 그 결과는 표 1에 나타낸다.
실시예 14
1wt%의 PbO-B2O3-Ti2O3을 기재로 하는 유리원료(연화점 303℃)를 제 2금속층용 페이스트에 첨가한 것을 제외하고는 샘플을 실시예 10에서처럼 준비하고 평가하였다. 그 결과는 표 1에 나타낸다.
실시예 15
1wt%의 PbO-B2O3-SiO2을 기재로 하는 유리원료(연화점 470℃)를 제 2금속층용 페이스트에 첨가한 것을 제외하고는 샘플을 실시예 10에서처럼 준비하고 평가하였다. 그 결과는 표 1에 나타낸다.
실시예 16
1wt%의 ZnO-B2O3-SiO2을 기재로 하는 유리원료(연화점 610℃)를 제 2금속층용 페이스트에 첨가한 것을 제외하고는 샘플을 실시예 10에서처럼 준비하고 평가하였다. 그 결과는 표 1에 나타낸다.
| 샘플No. | Ag입경(μm) | 유리 | 산화층의 Ag비 | 저항(Ω) | 인장강도(kg) |
| 실시예 10실시예 11실시예 12실시예 13비교실시예 1실시예 14실시예 15실시예 16 | 0.5 3 5 9 12 0.5 0.5 0.5 | - - - - -PbO-B2O3-Ti2O3PbO-B2O3-SiO2ZnO-B2O3-SiO2 | 0.95 0.8 0.5 0.1 0 0.2 0.97 0.1 | 0.03 0.1 0.24 0.66 0.74 0.61 0.62 0.7 | 3.0 3.0 3.1 3.0 1.1 3.0 3.1 2.9 |
표 1에서 알 수 있듯이, 본 발명의 샘플은 비교적 낮은 저항도 쉽게 얻을 수 있게 하며, 말단에서 인장강도에 대한 충분한 값을 갖는다. Ag확산층의 비와 저항치사이의 상관관계는 표 1에서 어느 정도 알 수 있지만 상기 방법에 기초하여 Ag의 확산비를 완전히 이해하기는 어렵다는 것을 알 수 있다. 다시 말해, 표 1의 산화층에서의 Ag의 비로서 주어진 값은 층에 존재하는 Ag의 양의 색인일 뿐이다.
실시예 17
제 1금속층에 함유된 Cu와 제 2금속층에 함유된 Ag를 각각 Ni과 Pd으로 바꾼 것을 제외하고는 실시예 10에서처럼 샘플을 준비하여 평가하였다. 다른 금속의 사용으로 인해 저항치 등이 약간 변하였지만 대체로 유사한 결과가 얻어졌다.
실시예 18
다음으로, 본 발명에 따른 전자장치의 다른 응용예를 설명하기 위해 다층구조의 칩커패시터를 준비하였다.
유전층
유전층용 주원료로서 BaCO3(평균입경 2.0μm) 및 TiO2(평균입경 2.0μm)를 준비하였다. Ba/Ti의 원자비는 1.00이었다. 또한 첨가제 MnCO3, MgCO3, Y2O3및 (BaCa)SiO3를 각각 BaTiO3에 대하여 0.2wt%, 0.2wt%, 2.1wt% 및 2.2wt%의 양으로 준비하였다. 이 원료분말을 수중볼밀에서 함께 혼합하고 건조하였다. 얻은 분말혼합물을 1,250℃에서 2시간 동안 하소하였다. 하소된 생성물을 수중볼밀에서 분쇄하고 건조하였다. 하소된 분말을 유기바인더로서 작용하는 아크릴수지와 유기솔벤트로서 작용하는 메틸렌클로라이드 및 아세톤과 혼합하여 유전슬러리를 만들었다. 이 유전슬러리를 닥터블레이드법에 의해 유전그린시이트로 형성하였다.
내부도체
내부도체재료로서 비금속 Ni분말(평균입경 0.8μm)을 준비하였다. 이 분말을 유기바인더로서 작용하는 에틸셀룰로스 및 유기솔벤트로서 작용하는 터피네올과 함께 3중롤밀에서 분쇄하여 내부도체용 페이스트를 준비하였다.
제 1금속층용 페이스트
제 1금속층용 페이스트재료로서 Cu분말(평균입경 0.5μm)과, 7wt%의 스트론튬을 기재로 하는 유리를 첨가한 Cu분말을 준비하였다. 이 분말을 3중롤밀에서 유기바인더로서 작용하는 아크릴수지 및 유기솔벤트로서 작용하는 터피네올과 함께 분쇄하여 제 1금속층용 페이스트를 만들었다.
제 2금속층용 페이스트
제 2금속층용 페이스트재료로서 1wt%의 납보로실리케이트를 첨가한 Ag분말(평균입경 0.5μm)을 준비하였다. 이 분말을 3중롤밀에서 유기바인더로서 작용하는 아크릴수지 및 유기솔벤트로서 작용하는 터피네올과 함께 분쇄하여 제 2금속층용 페이스트를 만들었다.
커패시터칩의 제조
여러 개의 그린시이트를 서로 적층하여 주어진 두께를 얻었다. 이 적층물에 내부도체용 페이스트를 스크린프린팅법에 의해 프린팅하였다. 그 후, 프린팅된 적층물에 그린시이트를 적층하였다. 이렇게, 각각 내부전극이 프린팅된 시이트와 그린시이트를 서로 교대로 적층하였다. 최종적으로 적층물에 주어진 개수의 그린시이트를 적층하였다. 그 후, 이 적층물을 열압축하고, 소성후에 3.2 x 1.6 x 1.0mm의 그린칩크기를 얻도록 절단하여 그린시이트를 얻었다.
이렇게 얻어진 그린칩을 80℃에서 30분 동안 공기 중에 방치하여 건조시켰다. 그 후, 이 그린칩을 가습상태의 N2+ H2(H2: 3%)환원성분위기에서 1,300℃에서 3시간 동안 유지하여 소성하였다. 또한, 그린칩을 10-7atm의 산소분압을 갖는 가습된 H2분위기에서 1,000℃에서 2시간 동안 유지시켜 칩부재를 얻었다.
제 1금속층용 페이스트를 상기 칩부재의 양단부에 코팅하고, 건조한 후, N2+ H2(H2: 4%)의 분위기에서 770℃에서 10분 동안 유지시켜 소성하여 제 1금속층의 전구체(Cu함유층)를 형성하였다.
그 후, 제 2금속층용의 Ag함유페이스트를 제 1금속층의 전구체가 형성된 칩부재의 양단부에 침지법으로 코팅하고 건조한 후, 공기 중에서 1,800℃/h(샘플 1), 2,400℃/h(샘플 2) 및 3,000℃/h(샘플 3)의 가열속도로 가열하고 650℃에서 10분 동안 유지하여 제 2금속층을 완성하고, 동시에 제 1금속층의 전구체표면을 산화시켜 비교적 높은 저항을 갖는 구리산화물을 포함하는 중간산화층을 형성하였다. 이 경우, 제 2금속층에 함유된 은입자가 중간산화층 내에 분산되어 통로를 형성한다. 유효저항치는 중간산화층 속으로 확산된 Ag입자에 의해 형성된 통로에 따르며 낮아진다.
얻어진 샘플 1-3의 단부를 절단 후에 관찰하였다. 샘플 1-3의 일부를 찍은 사진을 도 8 내지 도 10에 부착한다. 도 10의 확대사진은 도 11에 부착하며, 불소산에 의한 구리산화물의 에칭시에 도 9의 단부면을 찍은 사진을 도 12에 부착하고, 도 12의 확대사진을 도 13에 부착한다. 도 8 내지 도 10에서 알 수 있듯이, 칩부재(41)에는 구리를 함유하는 제 1금속층(42), 구리산화물을 함유하는 중간산화층 (43), 은을 함유하는 제 2금속층(44)을 각각 층형태로 연속적으로 형성한다. 제 2금속층 내의 금속(Ag)은 중간산화층(43)속으로 확산되며, 분산된 금속입자는 서로 실형태로 결합하여 제 1금속층(42)으로부터 제 2금속층(43)까지 통로를 형성한다. 이 때, 제 1금속층은 약 20μm의 두께를 가지고, 중간산화층은 약 12μm의 두께를 가지고, 제 2금속층은 약 30μm의 두께를 가졌다. 산소의 존재를 중간산화층의 EPMA분석에 의해 확인하였고, Cu2O, Cu3O4및 CuO의 존재를 중간산화층의 x선회절분석에 의해 확인하였다.
그 후, 2,400℃/h의 가열속도로 가열하고 680℃의 유지온도에서 소성하고, 제 1금속층, 중간산화층 및 제 2금속층이 없는 비교샘플에 각각 전해도금에 의해 니켈도금층 및 주석-납합금도금층을 연속적으로 형성하였다. 각 샘플의 양측말단에 납와이어를 납땜하였다. 납와이어가 납땜된 칩부재를 가중테스터에 셋팅하는 동안 수직방향으로 당겨 말단이 파괴되는 순간의 인장강도를 측정하였다. 각 샘플의 ESR도 측정하였다. 그 결과는 다음에 나타낸다.
| 인장강도(kg) | ESR(mΩ) | |
| 샘플 비교샘플 | 4 4 | 20 0.5 |
실시예 19
실시예 10에서 제조한 기재에 실시예 18에서 제조한 제 1금속층, 중간산화층 및 제 2금속층을 형성하여 얻은 샘플과, 이들을 형성하지 않은 샘플을 온도특성에 대하여 측정하였다. 그 결과는 도 14 내지 도 16에 나타낸다. 도 14는 본 발명의 샘플과 비교샘플의 온도에 대한 저항치변화를 나타내고, 도 15는 본 발명의 샘플의 주파수특성 대 저항의 온도에 따른 변화를 나타내며, 도 16은 비교샘플의 주파수특성 대 저항의 온도에 따른 변화를 나타낸다.
도 14 내지 도 16에서 알 수 있듯이, 본 발명의 샘플은 온도에 거의 영향을 받지 않으며 매우 안정하다.
상술한 바와 같이 얻은 그리고 Ag의 가변분산속도를 갖는 샘플의 각각을 화상분석기(IP1000, Asahi Chemical Industry Co., Ltd.의 제품)로 분석하여 구리산화물을 함유하는 중간산화층의 전체면적과 Ag입자가 차지하는 중간산화층의 전체면적을 측정하여 양자사이의 면적비(Ag/Cu2O+Ag)를 구하였다. 또한 각 샘플의 저항치를 측정하였다. 그 결과는 도 17에 나타낸다.
도 17에서 알 수 있듯이, 큰 Ag입자의 면적비(분산률)를 갖는 샘플은 낮은 저항을 갖는 반면 작은 Ag입자의 면적비(분산률)를 갖는 샘플은 높은 저항을 가지며, 양자는 서로에 대하여 대체로 비례한다.
상술한 바와 같이 본 발명에 따르면, 간단한 공정으로 균일한 산화층을 얻을 수 있고, 고정밀도를 얻도록 산화층에 의해 주어진 저항치를 쉽게 제어할 수 있으며, 다른 금속함유층에 대한 산화층의 결합강도를 향상시킬 수 있는 전자장치의 제조방법과, 그 전자장치를 얻을 수 있으며, 납와이어에 대한 양호한 결합강도와 이런 전자장치를 제공한다.
또한 안정한 온도특성을 갖는 전자장치의 제조방법과 이런 전자장치를 얻을 수 있다.
Claims (38)
- 적어도 금속을 함유하는 제 1금속층과 금속입자를 소성하여 형성된 제 2금속층과 상기 두 개의 금속층사이에 개재되는 중간산화층으로 구성되는 전자장치에 있어서,상기 제 2금속층에 함유된 금속입자에 대한 산화-환원평형곡선은 상기 제 1금속층에 함유된 금속에 대한 산화-환원평형곡선의 위에 위치하며,상기 중간산화층은 상기 제 1금속층에 함유된 금속의 산화물을 함유하는 것을 특징으로 하는 전자장치.
- 제 1항에 있어서,상기 제 1금속층과 상기 제 2금속층사이는 상기 중간산화층을 통하여 전기전도가 이루어지며,상기 중간산화층은 레지스터로서 작용하는 것을 특징으로 하는 전자장치.
- 제 1항 또는 제 2항에 있어서,상기 제 1금속층은 Fe, Co, Cu 및 Ni 중의 하나 또는 두 개 이상을 함유하며,상기 제 2금속층은 Ag, Au, Pt, Pd, Rh, Ir 및 Ru 중의 하나 또는 두 개 이상을 함유하는 것을 특징으로 하는 전자장치.
- 제 1항 내지 제 3항 중의 한 항에 있어서, 상기 중간산화층은 산화물로서 FeO, α-Fe2O3, γ-Fe2O3, Fe3O4, CoO, Co3O4, Cu2O, Cu3O4, CuO 및 NiO 중의 하나 또는 두 개 이상을 함유하는 것을 특징으로 하는 전자장치.
- 제 1항 내지 제 4항 중의 한 항에 있어서, 상기 제 1금속층, 상기 중간산화층 및 상기 제 2금속층은 0-20wt%의 유리를 함유하는 것을 특징으로 하는 전자장치.
- 제 1항 내지 제 5항 중의 한 항에 있어서,유전층과 내부전극이 서로 교대로 적층되어 다층구조를 형성하며,상기 다층구조의 단부에 형성된 말단전극은 상기 내부전극에 전기적으로 접속되어 커패시터를 제공하며,상기 말단전극 중의 적어도 하나는 상기 내부전극측으로부터의 순서로 상기 제 1금속층, 상기 중간산화층 및 상기 제 2전극층으로 구성되는 것을 특징으로 하는 전자장치.
- 제 6항에 있어서, 등가회로는 직렬CR 또는 (LC)R회로를 구비하는 것을 특징으로 하는 전자장치.
- 제 6항 또는 제 7항에 있어서, 상기 내부전극의 층은 Ni을 함유하는 것을 특징으로 하는 전자장치.
- 제 6항 내지 제 8항 중의 한 항에 있어서, 상기 말단전극에는 각각 외측에 도금층이 제공되는 것을 특징으로 하는 전자장치.
- 산화성분위기에서의 소성시에 산화물을 제공하는 제 1금속을 함유하는 제 1금속층과 산화성분위기에서의 소성시에도 산화되지 않는 제 2금속입자를 소성하여 형성되는 제 2금속층과 상기 양 금속층사이에 개재되는 중간산화층으로 구성되는 전자장치에 있어서,상기 중간산화층은 상기 제 1금속층에 함유된 제 1금속의 산화물을 함유하며, 상기 제 2금속층에 함유된 제 2금속입자는 상기 중간산화층 내에 분산되는 것을 특징으로 하는 전자장치.
- 제 10항에 있어서, 상기 중간산화층 내에 분산된 상기 제 2금속입자는 금속입자상태 및/또는 일부 금속입자가 서로 합체된 상태로 존재하는 것을 특징으로 하는 전자장치.
- 제 10항 또는 제 11항에 있어서, 상기 중간산화층은 그 속에 분산된 상기 제 2금속입자의 일부가 서로 합체되는 전도통로를 갖는 것을 특징으로 하는 전자장치.
- 제 10항 내지 제 12항 중의 한 항에 있어서, 상기 중간산화층 내에 분산된 상기 제 2금속입자의 함량은, 형성된 중간산화층의 일부를 관찰하여 확인할 때 상기 중간산화층의 전체면적에 대하여 상기 제 2금속입자의 산화물이 차지하는 면적비가 분산된 입자의 전체면적/상기 중간산화층의 전체면적 × 100으로 나타내어진다면, 20-90%인 것을 특징으로 하는 전자장치.
- 제 10항 내지 제 13항 중의 한 항에 있어서, 상기 제 2금속층에 함유된 제 2금속입자는 0.01-10μm의 평균입경을 갖는 것을 특징으로 하는 전자장치.
- 제 10항 내지 제 14항 중의 한 항에 있어서, 상기 제 1금속층에 함유된 제 1금속입자는 0.1-5μm의 평균입경을 가지며, 상기 제 2금속층에 함유된 제 2금속입자는 0.05-5μm의 평균입경을 갖는 것을 특징으로 하는 전자장치.
- 제 10항 내지 제 15항 중의 한 항에 있어서,상기 제 2금속층에 함유된 제 2금속입자는 Ag, Pt, Rh, Ru, Ir, Au 및 Pd에서 선택되는 하나 또는 두 개 이상의 금속원소를 함유하며,상기 제 1금속층은 상기 제 2금속성분이외의 금속 또는 상기 제 2금속성분을 갖는 상기 금속의 합금을 함유하는 것을 특징으로 하는 전자장치.
- 제 10항 내지 제 16항 중의 한 항에 있어서, 상기 제 2금속층은 총금속량에 대하여 0-20wt%의 유리원료를 함유하는 것을 특징으로 하는 전자장치.
- 제 17항에 있어서, 상기 유리원료는 350-500℃의 연화점을 갖는 것을 특징으로 하는 전자장치.
- 제 17항에 있어서, 상기 유리원료는 300℃와 같거나 크면서 350℃보다는 낮거나, 500℃보다 크면서 1,000℃와 같거나 작은 것을 특징으로 하는 전자장치.
- 제 10항 내지 제 19항 중의 한 항에 있어서, 상기 제 1금속층은 Fe, Co, Cu 및 Ni 중의 하나 또는 두 개 이상을 함유하는 것을 특징으로 하는 전자장치.
- 제 10항 내지 제 20항 중의 한 항에 있어서, 상기 중간산화층은 산화물로서 FeO, α-Fe2O3, γ-Fe2O3, Fe3O4, CoO, Co3O4, Cu2O, Cu3O4, CuO 및 NiO 중의 하나 또는 두 개 이상을 함유하는 것을 특징으로 하는 전자장치.
- 제 10항 내지 제 21항 중의 한 항에 있어서,상기 제 1금속층과 상기 제 2금속층사이에는 상기 중간산화층을 통하여 전기전도가 이루어지며,상기 중간산화층은 레지스터로서 작용하는 것을 특징으로 하는 전자장치.
- 제 22항에 있어서, 상기 제 1금속층으로부터 상기 제 2금속층까지 형성된 레지스터부는 0 또는 양의 온도계수를 갖는 것을 특징으로 하는 전자장치.
- 제 22항 또는 제 23항에 있어서,유전층과 중간전극이 서로 교대로 적층되어 다층구조를 형성하며,상기 다층구조의 단부에 형성된 말단전극은 상기 내부전극에 전기적으로 접속되어 커패시터를 제공하며,상기 말단전극 중의 적어도 하나는 상기 내부전극측으로부터의 순서로 상기 제 1금속층, 상기 중간산화층 및 상기 제 2전극층으로 구성되는 것을 특징으로 하는 전자장치.
- 제 22항 내지 제 24항 중의 한 항에 있어서, 등가회로는 직렬CR 또는 (LC)R회로를 구비하는 것을 특징으로 하는 전자장치.
- 제 24항 또는 제 25항에 있어서, 상기 내부전극의 층은 Ni을 함유하는 것을 특징으로 하는 전자장치.
- 제 24항 내지 제 26항 중의 한 항에 있어서, 상기 말단전극에는 각각 외측에 도금층이 제공되는 것을 특징으로 하는 전자장치.
- 제 2금속층용 페이스트에 함유된 금속에 대한 산화-환원평형곡선이 제 1금속층용 페이스트에 함유된 금속에 대한 산화-환원평형곡선의 위에 위치한다면, 적어도 금속입자가 용액 내에 분산된 제 1 및 제 2금속층용 페이스트를 준비하는 단계와,상기 제 1금속용 페이스트를 기재 상에 코팅하고 건조하는 단계와,제 1금속층용 페이스트에 함유된 금속이 산화되지 않는 중성 또는 환원성분위기에서 소성을 실시하여 제 1금속층의 전구체를 얻는 단계와,상기 제 2금속층용 페이스트를 상기 제 1금속층의 전구체 상에 코팅하고 건조하는 단계와,상기 제 1금속층의 전구체에 함유된 금속은 산화되지만 상기 제 2금속층용 페이스트에 함유된 금속은 산화되지 않는 산소분압조건에서 소성을 실시하여 상기 제 2금속층용 페이스트에 대한 제 1금속층의 전구체의 계면에 중간산화층을 형성하고 제 1금속층과 제 2금속층을 얻는 단계로 구성되는 것을 특징으로 하는 전자장치의 제조방법.
- 제 28항에 있어서,상기 제 1금속층용 페이스트를 코팅하고 건조하고 소성하여 프라이머금속층을 형성하는 단계와,상기 프라이머층 상에 도금법으로 금속박막을 형성하여 제 1금속층을 형성하는 단계와,상기 제 2금속층용 페이스트를 제 1금속층 상에 코팅하는 단계로 구성되는 것을 특징으로 하는 전자장치의 제조방법.
- 산화성분위기에서의 소성시에 산화물로 변환되는 제 1금속입자가 적어도 용액에 분산된 제 1금속층용 페이스트와, 산화성분위기에서의 소성시에도 산화되지 않는 제 2금속입자가 적어도 용액에 분산된 제 2금속층용 페이스트를 준비하는 단계와,상기 제 1금속용 페이스트를 기재 상에 코팅하고 건조하는 단계와,제 1금속층용 페이스트에 함유된 금속이 산화되지 않는 중성 또는 환원성분위기에서 소성을 실시하여 제 1금속층의 전구체를 형성하는 단계와,상기 제 2금속층용 페이스트를 상기 제 1금속층의 전구체 상에 코팅하고 건조하는 단계와,산화성분위기에서 소성을 실시하여 상기 제 2금속층용 페이스트에 대한 상기 제 1금속층의 전구체의 계면을 산화시켜 중간산화층이 형성되고 제 2금속층에 함유된 제 2금속입자가 상기 중간산화층에 분산되게 하여, 제 1금속층, 중간산화층 및 제 2금속층을 얻는 단계로 구성되는 것을 특징으로 하는 전자장치의 제조방법.
- 제 30항에 있어서,상기 제 1금속층용 페이스트를 코팅하고 건조하고 소성하여 프라이머금속층을 형성하는 단계와,상기 프라이머층 상에 도금법으로 금속박막을 형성하여 제 1금속층을 형성하는 단계와,상기 제 2금속층용 페이스트를 제 1금속층 상에 코팅하는 단계로 구성되는 것을 특징으로 하는 전자장치의 제조방법.
- 제 30항 또는 제 31항에 있어서, 상기 제 2금속층용 페이스트에 함유된 제 2금속입자의 평균입경은 상기 중간산화층의 저항치를 조정하기 위해 0.01-20μm에서 변화되는 것을 특징으로 하는 전자장치의 제조방법.
- 제 30항 내지 제 32항 중의 한 항에 있어서, 상기 제 2금속층용 페이스트는 총금속량에 대하여 0-20wt%의 유리원료를 함유하며,상기 유리원료의 연화점은 상기 중간산화층의 저항치를 조정하기 위해 조정되는 것을 특징으로 하는 전자장치의 제조방법.
- 제 30항 내지 제 33항 중의 한 항에 있어서, 제 1금속층에 함유된 제 1금속입자는 0.1-5μm의 평균입경을 가지며, 제 2금속층 내의 제 2금속입자는 0.05-5μm의 평균입경을 가지며, 제 2금속층에 함유된 제 2금속입자는 제 2금속층으로부터 제 1금속층으로 분산되어 제 2금속입자의 통로를 형성하는 것을 특징으로 하는 전자장치의 제조방법.
- 제 30항 내지 제 34항 중의 한 항에 있어서,유전층과 내부전극층이 서로 교대로 적층되어 그린칩이 형성되며,상기 그린칩이 소성되어 칩부재가 만들어지며,상기 제 1금속층용 페이스트가 상기 칩부재 상에 코팅되고 중성 또는 환원성분위기에서 소성이 실시되어 제 1금속층의 전구체와 중간산화층이 형성되며,상기 제 2금속층의 페이스트가 상기 전구체 상에 코팅되며,산화성분위기에서 소성이 실시하여 제 2금속층에 대한 상기 제 1금속층의 전구체 및 중간산화층의 계면부근이 산화되어 말단전극이 형성되는 것을 특징으로 하는 전자장치의 제조방법.
- 제 30항 내지 제 34항 중의 한 항에 있어서,유전층과 내부전극층이 서로 교대로 적층되어 그린칩이 형성되고,상기 그린칩이 소성되어 칩부재가 만들어지며,상기 제 1금속층용 페이스트가 상기 칩부재 상에 코팅되며,상기 제 2금속층용 페이스트가 상기 제 1금속층용 페이스트에 코팅되며,중성 또는 환원성분위기에서 소성이 실시되어 소성조립체가 얻어지며,상기 소성조립체는 냉각과정에서 산화성분위기에 놓여져 제 2금속층에 대한 소성된 제 1금속층용 페이스트의 계면부근이 산화되어 말단전극층이 형성되는 것을 특징으로 하는 전자장치의 제조방법.
- 제 30항 내지 제 34항 중의 한 항에 있어서,유전층과 내부전극층이 서로 교대로 적층되어 그린칩이 형성되고,상기 그린칩 상에 제 1전극층용 페이스트가 코팅되며,상기 제 2금속층용 페이스트가 상기 제 1금속층용 페이스트에 코팅되며,환원성분위기에서 소성이 실시되어 소성조립체가 얻어지며,상기 소성조립체는 냉각과정에서 산화성분위기에 놓여져 제 2금속층에 대한 소성된 제 1금속층용 페이스트의 계면부근이 산화되어 말단전극층이 형성되는 것을 특징으로 하는 전자장치의 제조방법.
- 제 35항 내지 제 37항 중의 한 항에 있어서, 제 1금속층은 Cu 및/또는 Ni을 함유하며, 제 2금속층은 Ag, Pd, Pt, Rh, Ir 및 Ru 중의 하나 또는 두 개 이상을 함유하는 것을 특징으로 하는 전자장치의 제조방법.
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28911097A JP3831497B2 (ja) | 1997-10-06 | 1997-10-06 | Ｃｒ複合電子部品とその製造方法 |
| JP9-289110 | 1997-10-06 | ||
| JP31146097 | 1997-10-27 | ||
| JP9-311460 | 1997-10-27 | ||
| JP9-361775 | 1997-12-10 | ||
| JP36177597 | 1997-12-10 | ||
| JP10-102168 | 1998-03-30 | ||
| JP10216898 | 1998-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000069266A true KR20000069266A (ko) | 2000-11-25 |
| KR100345031B1 KR100345031B1 (ko) | 2002-07-24 |
Family
ID=27468986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019997004881A KR100345031B1 (ko) | 1997-10-06 | 1998-10-06 | 전자장치 및 그 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6124769A (ko) |
| EP (1) | EP0964415B1 (ko) |
| KR (1) | KR100345031B1 (ko) |
| CN (1) | CN100380541C (ko) |
| DE (1) | DE69840976D1 (ko) |
| TW (1) | TW414898B (ko) |
| WO (1) | WO1999018588A1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007052861A1 (en) * | 2005-11-02 | 2007-05-10 | Korea Institute Of Science And Technology | Metal oxide supercapacitor having metal oxide electrode coated onto the titanium dioxide ultrafine and its fabrication method |
| KR100918913B1 (ko) * | 2005-07-07 | 2009-09-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품, 전자부품의 실장구조 및 전자부품의 제조방법 |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19935677B4 (de) * | 1999-07-29 | 2005-07-07 | Robert Bosch Gmbh | Paste für den Siebdruck von elektrischen Strukturen auf Trägersubstraten |
| JP2001185437A (ja) * | 1999-12-24 | 2001-07-06 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JP2001307947A (ja) * | 2000-04-25 | 2001-11-02 | Tdk Corp | 積層チップ部品及びその製造方法 |
| US6193134B1 (en) * | 2000-06-26 | 2001-02-27 | Advanced Micro Devices, Inc. | Determination of quality of bonding between a conductive ball and a conductive pad within an IC package |
| US6461931B1 (en) * | 2000-08-29 | 2002-10-08 | Micron Technology, Inc. | Thin dielectric films for DRAM storage capacitors |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| US7038572B2 (en) * | 2001-03-19 | 2006-05-02 | Vishay Dale Electronics, Inc. | Power chip resistor |
| JP3882718B2 (ja) * | 2002-08-29 | 2007-02-21 | 株式会社村田製作所 | 薄膜積層電子部品の製造方法 |
| JP4047760B2 (ja) * | 2003-04-28 | 2008-02-13 | ローム株式会社 | チップ抵抗器およびその製造方法 |
| US6972473B2 (en) * | 2003-08-12 | 2005-12-06 | Tessera, Inc. | Structure and method of making an enhanced surface area capacitor |
| DE102004036431B4 (de) | 2004-07-27 | 2019-01-03 | Robert Bosch Gmbh | Elektrischer Keramikkondensator |
| US20060034029A1 (en) * | 2004-08-13 | 2006-02-16 | Cyntec Company | Current detector with improved resistance adjustable range and heat dissipation |
| WO2006022060A1 (ja) * | 2004-08-27 | 2006-03-02 | Murata Manufacturing Co., Ltd. | 積層セラミックコンデンサおよびその等価直列抵抗調整方法 |
| US11881814B2 (en) | 2005-12-05 | 2024-01-23 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
| US10693415B2 (en) | 2007-12-05 | 2020-06-23 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
| TWI430293B (zh) * | 2006-08-10 | 2014-03-11 | Kamaya Electric Co Ltd | Production method of corner plate type chip resistor and corner plate type chip resistor |
| US11888387B2 (en) | 2006-12-06 | 2024-01-30 | Solaredge Technologies Ltd. | Safety mechanisms, wake up and shutdown methods in distributed power installations |
| US9088178B2 (en) | 2006-12-06 | 2015-07-21 | Solaredge Technologies Ltd | Distributed power harvesting systems using DC power sources |
| US11735910B2 (en) | 2006-12-06 | 2023-08-22 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
| US11687112B2 (en) | 2006-12-06 | 2023-06-27 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US8963369B2 (en) | 2007-12-04 | 2015-02-24 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US11728768B2 (en) | 2006-12-06 | 2023-08-15 | Solaredge Technologies Ltd. | Pairing of components in a direct current distributed power generation system |
| US8319483B2 (en) | 2007-08-06 | 2012-11-27 | Solaredge Technologies Ltd. | Digital average input current control in power converter |
| US8947194B2 (en) | 2009-05-26 | 2015-02-03 | Solaredge Technologies Ltd. | Theft detection and prevention in a power generation system |
| US11569659B2 (en) | 2006-12-06 | 2023-01-31 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US8319471B2 (en) | 2006-12-06 | 2012-11-27 | Solaredge, Ltd. | Battery power delivery module |
| US8816535B2 (en) | 2007-10-10 | 2014-08-26 | Solaredge Technologies, Ltd. | System and method for protection during inverter shutdown in distributed power installations |
| US8473250B2 (en) | 2006-12-06 | 2013-06-25 | Solaredge, Ltd. | Monitoring of distributed power harvesting systems using DC power sources |
| US11309832B2 (en) | 2006-12-06 | 2022-04-19 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US8384243B2 (en) | 2007-12-04 | 2013-02-26 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US8013472B2 (en) | 2006-12-06 | 2011-09-06 | Solaredge, Ltd. | Method for distributed power harvesting using DC power sources |
| US11855231B2 (en) | 2006-12-06 | 2023-12-26 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| JP4952723B2 (ja) * | 2007-02-14 | 2012-06-13 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
| JP4861946B2 (ja) * | 2007-09-26 | 2012-01-25 | 株式会社ノリタケカンパニーリミテド | 高速焼成による膜状導体の製造方法 |
| JP5498388B2 (ja) | 2007-10-15 | 2014-05-21 | エーエムピーティー， エルエルシー | 高効率太陽光電力のためのシステム |
| US7919953B2 (en) | 2007-10-23 | 2011-04-05 | Ampt, Llc | Solar power capacitor alternative switch circuitry system for enhanced capacitor life |
| WO2009072076A2 (en) | 2007-12-05 | 2009-06-11 | Solaredge Technologies Ltd. | Current sensing on a mosfet |
| EP2232663B2 (en) | 2007-12-05 | 2021-05-26 | Solaredge Technologies Ltd. | Safety mechanisms, wake up and shutdown methods in distributed power installations |
| US11264947B2 (en) | 2007-12-05 | 2022-03-01 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
| EP3719949A1 (en) | 2008-05-05 | 2020-10-07 | Solaredge Technologies Ltd. | Direct current power combiner |
| WO2010042124A1 (en) * | 2008-10-10 | 2010-04-15 | Ampt, Llc | Novel solar power circuits and powering methods |
| WO2010120315A1 (en) | 2009-04-17 | 2010-10-21 | Ampt, Llc | Methods and apparatus for adaptive operation of solar power systems |
| CN101618962B (zh) * | 2009-07-28 | 2012-05-23 | 四川西汉电子科技有限责任公司 | 一种低温度系数高电阻率热敏材料及其制备方法 |
| WO2011049985A1 (en) | 2009-10-19 | 2011-04-28 | Ampt, Llc | Novel solar panel string converter topology |
| US10673222B2 (en) | 2010-11-09 | 2020-06-02 | Solaredge Technologies Ltd. | Arc detection and prevention in a power generation system |
| US10673229B2 (en) | 2010-11-09 | 2020-06-02 | Solaredge Technologies Ltd. | Arc detection and prevention in a power generation system |
| GB2485527B (en) | 2010-11-09 | 2012-12-19 | Solaredge Technologies Ltd | Arc detection and prevention in a power generation system |
| US10230310B2 (en) | 2016-04-05 | 2019-03-12 | Solaredge Technologies Ltd | Safety switch for photovoltaic systems |
| GB2483317B (en) | 2011-01-12 | 2012-08-22 | Solaredge Technologies Ltd | Serially connected inverters |
| US8570005B2 (en) | 2011-09-12 | 2013-10-29 | Solaredge Technologies Ltd. | Direct current link circuit |
| TWI523050B (zh) * | 2011-11-18 | 2016-02-21 | Prosperity Dielectrics Co Ltd | Multi - layer co - fired laminated stacked chip resistors and manufacturing method thereof |
| KR101558025B1 (ko) * | 2011-11-30 | 2015-10-07 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| GB2498365A (en) | 2012-01-11 | 2013-07-17 | Solaredge Technologies Ltd | Photovoltaic module |
| GB2498790A (en) | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Maximising power in a photovoltaic distributed power system |
| US9853565B2 (en) | 2012-01-30 | 2017-12-26 | Solaredge Technologies Ltd. | Maximized power in a photovoltaic distributed power system |
| GB2498791A (en) | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Photovoltaic panel circuitry |
| GB2499991A (en) | 2012-03-05 | 2013-09-11 | Solaredge Technologies Ltd | DC link circuit for photovoltaic array |
| WO2013140903A1 (ja) * | 2012-03-19 | 2013-09-26 | 株式会社村田製作所 | セラミック電子部品 |
| KR20130111000A (ko) * | 2012-03-30 | 2013-10-10 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| AT512041B1 (de) * | 2012-05-04 | 2013-05-15 | Mikroelektronik Ges Mit Beschraenkter Haftung Ab | Verfahren zur Herstellung eines metallisierten Substrats |
| JP5910533B2 (ja) | 2012-05-08 | 2016-04-27 | 株式会社村田製作所 | 電子部品、電子部品内蔵基板及び電子部品の製造方法 |
| KR20140014773A (ko) * | 2012-07-26 | 2014-02-06 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| CN104395972B (zh) * | 2012-08-10 | 2017-06-23 | 株式会社村田制作所 | 磁性体组合物和线圈部件 |
| US9548619B2 (en) | 2013-03-14 | 2017-01-17 | Solaredge Technologies Ltd. | Method and apparatus for storing and depleting energy |
| US9397497B2 (en) | 2013-03-15 | 2016-07-19 | Ampt, Llc | High efficiency interleaved solar power supply system |
| GB2520676A (en) * | 2013-09-27 | 2015-06-03 | Continental Automotive Systems | Sensor package with wire bondable chip capacitors |
| JP2015026838A (ja) * | 2013-10-22 | 2015-02-05 | 株式会社村田製作所 | コンデンサ |
| KR101808794B1 (ko) * | 2015-05-07 | 2018-01-18 | 주식회사 모다이노칩 | 적층체 소자 |
| CN104851590A (zh) * | 2015-05-19 | 2015-08-19 | 北京元六鸿远电子技术有限公司 | 具有多种电容量的电容器 |
| JP6724321B2 (ja) * | 2015-09-15 | 2020-07-15 | Tdk株式会社 | 積層電子部品 |
| JP6547569B2 (ja) * | 2015-10-08 | 2019-07-24 | Tdk株式会社 | 電子部品 |
| US11018623B2 (en) | 2016-04-05 | 2021-05-25 | Solaredge Technologies Ltd. | Safety switch for photovoltaic systems |
| US11177663B2 (en) | 2016-04-05 | 2021-11-16 | Solaredge Technologies Ltd. | Chain of power devices |
| KR102059441B1 (ko) | 2017-01-02 | 2019-12-27 | 삼성전기주식회사 | 커패시터 부품 |
| JP7089402B2 (ja) * | 2018-05-18 | 2022-06-22 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| CN109346322A (zh) * | 2018-10-17 | 2019-02-15 | 成都宏明电子科大新材料有限公司 | 一种脉冲功率陶瓷电容器、端电极及制备方法 |
| CN109841405B (zh) * | 2019-04-18 | 2021-02-19 | 北京元六鸿远电子科技股份有限公司 | 一种低温烧结mlcc用银端电极浆料 |
| US11222878B2 (en) | 2019-04-30 | 2022-01-11 | Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung | Electronic power module |
| KR102333094B1 (ko) | 2019-07-08 | 2021-12-01 | 삼성전기주식회사 | 커패시터 부품 |
| JP7188356B2 (ja) * | 2019-10-25 | 2022-12-13 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
| CN111137954B (zh) * | 2019-11-22 | 2021-08-03 | 清华大学 | 光电阴极、其制备方法及去除水中含有的氯乙酸的方法 |
| JP2022014535A (ja) * | 2020-07-07 | 2022-01-20 | 株式会社村田製作所 | 電子部品 |
| JP2022156320A (ja) * | 2021-03-31 | 2022-10-14 | Tdk株式会社 | 積層電子部品 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3353124A (en) * | 1963-04-18 | 1967-11-14 | Globe Union Inc | Nickel oxide capacitors |
| JPH01316923A (ja) * | 1988-06-16 | 1989-12-21 | Matsushita Electric Ind Co Ltd | セラミック電子部品用電極およびその製造方法 |
| JPH04154104A (ja) * | 1990-10-18 | 1992-05-27 | Hitachi Aic Inc | 積層セラミックコンデンサ |
| JP2943380B2 (ja) * | 1991-04-17 | 1999-08-30 | 松下電器産業株式会社 | 積層セラミックコンデンサとその製造方法 |
| JP2578264B2 (ja) * | 1991-05-15 | 1997-02-05 | 太陽誘電株式会社 | セラミックコンデンサの等価直列抵抗調整方法 |
| JPH0513266A (ja) * | 1991-06-28 | 1993-01-22 | Murata Mfg Co Ltd | 積層電子部品の外部電極構造 |
| JPH05283283A (ja) * | 1992-03-31 | 1993-10-29 | Mitsubishi Materials Corp | チップ型ｃｒ複合素子及びその製造方法 |
| JPH10312934A (ja) * | 1997-05-13 | 1998-11-24 | Tdk Corp | Ｃｒ複合電子部品およびその製造方法 |
-
1998
- 1998-10-06 TW TW087116661A patent/TW414898B/zh not_active IP Right Cessation
- 1998-10-06 EP EP98945643A patent/EP0964415B1/en not_active Expired - Lifetime
- 1998-10-06 CN CNB988014807A patent/CN100380541C/zh not_active Expired - Fee Related
- 1998-10-06 WO PCT/JP1998/004521 patent/WO1999018588A1/ja active IP Right Grant
- 1998-10-06 KR KR1019997004881A patent/KR100345031B1/ko not_active IP Right Cessation
- 1998-10-06 DE DE69840976T patent/DE69840976D1/de not_active Expired - Lifetime
-
1999
- 1999-06-07 US US09/327,169 patent/US6124769A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100918913B1 (ko) * | 2005-07-07 | 2009-09-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품, 전자부품의 실장구조 및 전자부품의 제조방법 |
| US7719852B2 (en) | 2005-07-07 | 2010-05-18 | Murata Manufacturing Co., Ltd. | Electronic component, mounting structure of electronic component |
| WO2007052861A1 (en) * | 2005-11-02 | 2007-05-10 | Korea Institute Of Science And Technology | Metal oxide supercapacitor having metal oxide electrode coated onto the titanium dioxide ultrafine and its fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0964415A1 (en) | 1999-12-15 |
| CN1241284A (zh) | 2000-01-12 |
| TW414898B (en) | 2000-12-11 |
| WO1999018588A1 (fr) | 1999-04-15 |
| DE69840976D1 (de) | 2009-08-27 |
| US6124769A (en) | 2000-09-26 |
| EP0964415B1 (en) | 2009-07-15 |
| CN100380541C (zh) | 2008-04-09 |
| KR100345031B1 (ko) | 2002-07-24 |
| EP0964415A4 (en) | 2005-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345031B1 (ko) | 전자장치 및 그 제조방법 | |
| KR100465140B1 (ko) | 적층 콘덴서 | |
| JP5230429B2 (ja) | 銅製電極に使用するｃｏｇ誘電体組成物 | |
| KR100464219B1 (ko) | 적층 세라믹 전자부품의 제조방법, 및 적층 세라믹 전자부품 | |
| JP3874041B2 (ja) | Ｃｒ複合電子部品とその製造方法 | |
| CN115036135B (zh) | 陶瓷电子部件 | |
| JP4682426B2 (ja) | 電子部品およびその製造方法 | |
| KR100524090B1 (ko) | 적층형 ｐｔｃ 서미스터의 제조방법 | |
| JP4501143B2 (ja) | 電子デバイスおよびその製造方法 | |
| JP3831497B2 (ja) | Ｃｒ複合電子部品とその製造方法 | |
| JP2004128328A (ja) | 電子部品およびその製造方法 | |
| JP4577461B2 (ja) | 導体ペースト組成物および積層コンデンサ | |
| JP3935089B2 (ja) | 複合電子部品の製造方法 | |
| JP3831537B2 (ja) | 電子デバイスおよびその製造方法 | |
| JP4496639B2 (ja) | 電子部品およびその製造方法 | |
| JPH11126731A (ja) | Ｃｒ複合電子部品とその製造方法 | |
| JPH11283867A (ja) | 電子部品およびその製造方法 | |
| JP2898121B2 (ja) | 導体ぺーストおよび配線基板 | |
| JPH1154368A (ja) | Ｃｒ複合電子部品とその製造方法 | |
| JPH11102835A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2006202857A (ja) | 積層セラミック電子部品および積層セラミック電子部品の製造方法 | |
| JPH03296205A (ja) | セラミックコンデンサ | |
| JP3822714B2 (ja) | Ｃｒ複合電子部品およびその製造方法 | |
| JPH11283866A (ja) | 電子部品およびその製造方法 | |
| JPH11121276A (ja) | 電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110617 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |