KR100524090B1 - 적층형 ｐｔｃ 서미스터의 제조방법 - Google Patents
적층형 ｐｔｃ 서미스터의 제조방법 Download PDFInfo
- Publication number
- KR100524090B1 KR100524090B1 KR10-2003-0055337A KR20030055337A KR100524090B1 KR 100524090 B1 KR100524090 B1 KR 100524090B1 KR 20030055337 A KR20030055337 A KR 20030055337A KR 100524090 B1 KR100524090 B1 KR 100524090B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic
- ptc thermistor
- ceramic body
- electrode
- internal electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 97
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000010304 firing Methods 0.000 claims abstract description 13
- 238000012360 testing method Methods 0.000 abstract description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 238000007747 plating Methods 0.000 description 14
- 239000000843 powder Substances 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000002003 electrode paste Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 4
- 229910052755 nonmetal Inorganic materials 0.000 description 4
- 238000002156 mixing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010405 reoxidation reaction Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
- C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
- C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
- C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
- C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
- C04B35/468—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
- C04B35/4682—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates based on BaTiO3 perovskite phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
- C04B2235/30—Constituents and secondary phases not being of a fibrous nature
- C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
- C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
- C04B2235/602—Making the green bodies or pre-forms by moulding
- C04B2235/6025—Tape casting, e.g. with a doctor blade
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Thermistors And Varistors (AREA)
Abstract
내부전극과 반도체 세라믹층을 교대로 적층하고 일체 소성하여 얻어지는 세라믹 소체의 양단면에 외부전극이 형성되어 이루어지는 적층형 PTC 서미스터에 있어서, 적층형 PTC 서미스터의 신뢰성의 향상, 구체적으로는 통전 시험에 있어서의 실온 저항의 경시 변화를 안정시킨다.
내부전극과 정저항 온도 특성을 가지는 반도체 세라믹층을 교대로 적층하여 이루어지는 세라믹 소체에 외부전극이 형성되어 이루어지는 적층형 PTC 서미스터의 제조방법으로서, 상기 내부전극이 되는 내부전극용 도전성 페이스트와 상기 반도체 세라믹층이 되는 세라믹 그린시트를 교대로 적층하여 적층체를 형성하는 제 1 공정; 상기 적층체를 소성하여 세라믹 소체를 형성하고, 상기 세라믹 소체의 양 단면에 상기 외부전극을 형성하는 제 2 공정; 및 상기 외부전극이 형성된 상기 세라믹 소체에 60℃ 이상 200℃ 이하의 열처리를 행하는 제 3 공정;을 구비하는 것을 특징으로 한다.
Description
본 발명은 정저항 온도 특성(正抵抗 溫度特性, positive resistance-temperature characteristic)을 가지고, 과전류 보호, 온도 제어, 모터 기동, 및 소자(degauss) 등에 사용되는 적층형 PTC 서미스터의 제조방법에 관한 것이다.
최근, 전자부품의 면실장 대응의 요구가 강해지고, 적층형 PTC 서미스터도 예외없이 소형화 및 저저항화가 요구되고 있다. 이러한 요구를 만족시키는 것으로서, 적층형 PTC 서미스터가 개발되어 오고 있다. 이 적층형 PTC 서미스터는 내부전극과 반도체 세라믹층을 교대로 적층한 세라믹 소체의 양단면에, 내부전극과 접속되도록 외부전극이 형성되어 있다. 이러한 구조로 함으로써, 반도체 세라믹층과 내부전극의 두께를 박층화하여, 종래보다 소형화가 가능하게 되어, 면실장이 용이해진다. 또한, 내부전극간의 거리를 조정하여, 세라믹 소체의 저항치가 결정된다. 이 때문에, 세라믹 소체의 사이즈의 상이함 등으로 생긴 저항치의 편차를 막을 수 있어, 저저항화를 도모할 수가 있다.
이러한 적층형 PTC 서미스터는 종래, 내부전극이 되는 내부전극용 도전성 페이스트, 및 반도체 세라믹층이 되는 세라믹 그린시트를 내부전극용 도전성 페이스트가 세라믹 그린시트의 한 단에 도출되도록 교대로 적층하여 일체 소성하고, 그 후, 이 소결체의 양단면에 내부전극과 접속되도록 외부전극이 되는 외부전극용 도전성 페이스트를 도포하여 베이킹하는 방법으로 형성하고 있었다.
그러나, 내부전극에 니켈 등의 비금속을 사용한 경우, 내부전극과 반도체 세라믹층을 적층하여 일체 소성되기 때문에, 융점이 낮은 내부전극이 산화되기 쉽고 세라믹 소체로서의 비저항이 높아진다는 문제가 생기고 있었다. 그래서, 내부전극에 니켈 등의 비금속을 사용하는 경우에는 내부전극이 산화되지 않도록 내부전극과 반도체 세라믹층을 환원 분위기에서 동시 소성하고, 그 후에 PTC 특성을 출현시키기 위하여 대기중 또는 산화 분위기중에서 소성 온도보다도 낮은 온도에서 열처리를 행하고 나서, 외부전극을 형성하고 있었다.
그러나, 상기와 같은 방법으로 형성된 적층형 PTC 서미스터를 실온에서 1000시간의 통전(通電) 시험을 행한 결과, 시간이 흐름에 따라서 실온 저항이 현저히 증가하는 것이 판명되었다. 이러한 경시적인 저항 증가는 예를 들어 저저항이 요구되는 과전류 보호 회로에 있어서 소비전력의 증대, 발열량의 증대, 및 과전류 보호 기능의 저하라는 문제로 이어진다.
상기와 같은 문제점에 비추어 본 발명의 목적은 내부전극과 반도체 세라믹층을 환원 분위기 하에서 일체 소성하고, 소성 온도보다도 낮은 온도에서 재산화하여 세라믹 소체를 형성하는 적층형 PTC 서미스터에 있어서, 적층형 PTC 서미스터의 신뢰성의 향상, 구체적으로는 통전 시험에 있어서의 실온 저항의 경시 변화를 안정시키는데 있다.
상기의 목적을 달성하기 위하여, 본원 제 1 발명의 적층형 PTC 서미스터의 제조방법은 내부전극과 정저항 온도 특성을 가지는 반도체 세라믹층을 교대로 적층하여 이루어지는 세라믹 소체에 외부전극이 형성되어 이루어지는 적층형 PTC 서미스터의 제조방법으로서, 상기 내부전극이 되는 내부전극용 도전성 페이스트와 상기 반도체 세라믹층이 되는 세라믹 그린시트를 교대로 적층하여 적층체를 형성하는 제 1 공정; 상기 적층체를 소성하여 세라믹 소체를 형성하고, 상기 세라믹 소체의 양단면에 상기 외부전극을 형성하는 제 2 공정; 및 상기 외부전극이 형성된 상기 세라믹 소체에 60℃ 이상 200℃ 이하의 열처리를 행하는 제 3 공정;을 구비하는 것을 특징으로 한다.
이러한 제조방법을 이용함으로써, 얻어진 적층형 PTC 서미스터의 통전 시험에 있어서의 실온 저항치의 경시 변화율을 안정화시킬 수 있다. 이 메카니즘은 앞으로의 연구에 의하지 않으면 안 되지만, 외부전극이 형성된 세라믹 소체에 외부전극을 베이킹한 온도보다도 낮은 온도의 온도 이력을 미리 더함으로써, PTC 특성을 출현시키고 있는 입계가 고온 소성 및 분위기 소성에 의해 생긴 일그러짐을 개방하고, 입계의 경시변화를 안정화시킬 수 있었기 때문이라고 생각된다.
여기에서 말하는 반도체 세라믹층은 정저항 온도 특성을 가지는 세라믹으로 이루어지면 되고, 특히 티탄산바륨계 반도체 세라믹을 포함하고 있는 경우에 효과적이다. 또한, 내부전극용 도전성 페이스트(導電性 paste)로서 비금속 분말, 그 중에서도 니켈을 함유하고 있는 경우에 효과적이지만, 이것에 한정되는 것은 아니다.
또한, 본원 제 2 발명인 적층형 PTC 서미스터의 제조방법은 상기 제 3 공정에 있어서, 상기 외부전극이 형성된 상기 세라믹 소체에 80℃ 이상 150℃ 이하의 열처리를 행하는 것이 바람직하다.
이러한 제조방법을 이용함으로써, 얻어지는 적층형 PTC 서미스터에 1000시간 이상의 통전 시험을 행하여도, 실온 저항치의 경시 변화율을 5% 이내로 안정화시킬 수 있다.
<발명의 실시형태>
이하, 본원 발명의 적층형 PTC 서미스터의 제조방법을 도 1에 나타내는 적층형 PTC 서미스터의 개략 단면도에 기초하여 설명한다.
1. 제 1 공정
우선, 내부전극(3)이 되는 내부전극용 도전성 페이스트와 반도체 세라믹층(2)이 되는 세라믹 그린시트를 교대로 적층하여 적층체를 형성한다. 여기에서 사용하는 세라믹 그린시트는 세라믹 분말, 순수(純水), 유기 바인더를 혼합 분산하여 슬러리(slurry) 형상으로 한다. 이와 같이 하여 얻어진 세라믹 슬러리를 시트 형상으로 성형한다. 시트 형상으로 형성하는 방법으로서는 닥터 블레이드(Doctor Blade)가 바람직하지만, 롤 코터(Roll Coater), 풀 법(pull method) 등의 시트 성형법을 적절히 이용할 수 있다. 또한, 여기에서 사용하는 내부전극용 도전성 페이스트는 니켈, 구리 등의 비금속 분말과 유기 바인더를 바니시(varnish) 등의 유기용제에 혼합 분산하고, 혼련(混練, knead)하여 얻어지는 것이 바람직하다.
다음에, 내부전극용 도전성 페이스트는 세라믹 그린시트의 표면에 소망의 패턴이 되도록 인쇄된다. 이 인쇄에는 스크린 인쇄가 바람직하지만, 그라비어(gravure) 인쇄 등의 다른 인쇄법을 적절히 이용할 수 있다. 그리고, 내부전극용 도전성 페이스트가 인쇄된 세라믹 그린시트를 복수개 준비하고, 인쇄되어 있는 내부전극용 도전성 페이스트가 서로 대향하도록 포개어 쌓여져 있다. 그 후, 내부전극용 도전성 페이스트가 적층체의 단면에 도출되도록 소망의 형상으로 절단되어, 적층체를 형성한다.
2. 제 2 공정
다음에, 적층체를 소성하여 세라믹 소체(4)를 형성하고, 세라믹 소체(4)의 양 단면에 외부전극(5)을 형성한다. 이 공정에서는 제 1 공정에서 얻어진 적층체를 소성하는 공정, 및 소성하여 얻어진 세라믹 소체(4)의 양 단면에 외부전극(5)을 형성하는 공정을 포함한다. 우선, 적층체를 소성하는 공정에 있어서는 환원성 분위기에서 소성하여 세라믹 소체(4)를 얻는다. 이것은 내부전극(3)에 니켈 등의 비금속 분말을 사용하면, 대기중 혹은 산화성 분위기에서 소성한 경우, 내부전극(3)이 산화되어 세라믹 소체(4)의 실온 저항치가 높아지는 것을 방지하기 위해서이다.
또한, 세라믹 소체(4)의 양 단면에 외부전극(5)을 형성하는 공정에 있어서는, 얻어진 세라믹 소체(4)의 양 단면에 인출된 내부전극(3)과 도통되도록 외부전극용 도전성 페이스트를 도포하고 베이킹하여 외부전극(5)이 형성된다. 외부전극용 도전성 페이스트는 은, 또는 은 팔라듐 등의 도전성 분말과 유기 바인더를, 유기 용제에 혼합 분산시킨 것이다. 또한, 외부전극(5)의 형성 방법은 외부전극용 도전성 페이스트를 도포하고 베이킹하는 방법 이외에, 세라믹 소체(4)를 외부전극용 도전성 페이스트가 들어있는 욕조에 직접 대고, 세라믹 소체(4)의 양 단면에 외부전극용 도전성 페이스트를 부여한 후, 열을 가하여 건조시키는 방법, 및 세라믹 소체(4)의 양 단면에 외부전극용 도전성 페이스트를 스크린 인쇄에 의해 부여하고, 열을 가하고 건조시켜서 형성하는 방법 등을 이용할 수 있다. 이와 같은 방법으로 외부전극(5)을 형성할 때에 열처리를 행하게 되지만, 이 열처리와 세라믹 소체(4)의 재산화를 겸하는 것이 바람직하다.
또한, 여기에서는 반도체 세라믹층(2)과 내부전극용 도전성 페이스트와의 적층체를 소성하여 세라믹 소체(4)를 얻는 공정, 세라믹 소체(4)의 양 단면에 외부전극(5)을 형성하는 공정을 별도의 공정으로 하고 있지만, 적층체를 소성하기 전에, 적층체의 양 단면에 외부전극용 도전성 페이스트를 도포하고, 적층체와 외부전극용 도전성 페이스트를 환원성 분위기 중에서 동시 소성하는 것도 가능하다. 이 경우, 적층체와 외부전극용 도전성 페이스트를 동시 소성한 후, 별도 재산화 공정을 마련할 필요가 있다.
또한, 외부전극(5)은 복수층 형성되어도 좋다. 즉, 세라믹 소체(4)의 양 단면의 도출되어 있는 내부전극(3)과 직접 접속되는 부분에는, 내부전극(3)에 포함되는 니켈과 동일 성분의 니켈을 포함하는 제 1 외부전극(5a)을 형성하고, 그 제 1 외부전극(5a)의 표면에 은을 주성분으로 하는 제 2 외부전극(5b)을 형성하여도 좋다. 이러한 구성으로 한 경우, 세라믹 소체(4)와 외부전극(5)과의 도통성이 향상하여, 접합 강도를 높일 수 있다.
또한, 별도의 외부전극(5)의 형성 방법으로서, 세라믹 소체(4)를 재산화한 후에, 세라믹 소체(4)의 양 단면에 Cr, Cu, Ni, Ag, Au, 및 Pt 등의 금속, 또는 그들의 합금을 스퍼터링함으로써, 외부전극(5)을 형성할 수도 있다. 이 경우도 별도 재산화 공정을 마련할 필요가 있다.
또한, 외부전극(5)을 형성하기 전에, 세라믹 소체(4)의 표면, 구체적으로는 외부전극(5)을 형성하는 영역 이외의 세라믹 소체(4)의 표면에, 무기 절연층으로서 유리 코트층(6) 등을 형성하여도 좋다. 이러한 유리 코트층(6)을 형성함으로써, 나중에 형성할 도금막이 세라믹 소체(4)의 표면에 형성되는 것을 막을 수 있다.
3. 제 3 공정
다음에, 외부전극(5)이 형성된 세라믹 소체(4)를 60℃ 이상 200℃ 이하에서 열처리한다. 이 열처리는 80℃ 이상 150℃ 이하가 특히 바람직하다. 열처리가 60℃ 이하인 경우, 상세한 것은 후술하지만, 열처리 온도가 낮기 때문에 본원발명의 효과를 충분히 얻을 수 없다. 또한, 열처리 온도가 200℃보다도 높은 경우, 내부전극(3)이 산화되어 버려서, 오히려 실온 저항치가 높아지고 경시변화율이 높아진다. 이 열처리는 산화성 분위기 중(특히, 바람직하게는 대기중)에서 행하는 것이 바람직하고, 5∼200시간이 바람직하다.
이 제 3 공정 뒤에, 얻어진 세라믹 소체(4)를 도금욕에 침지하여 도금층을 형성하여도 좋다. 도금층으로서 Ni 도금(7)과 Sn 도금(8)을 순차적으로 형성하는 것이 바람직하지만, 외부전극(5)에 이용한 금속 분말과의 상성(相性)에 따라 적절히 바꿀 수 있고, 상기의 도금층 이외에도 솔더 도금 등을 이용할 수 있다.
[실시예]
이하, 적층형 PTC 서미스터의 제조방법의 일실시예를 보다 구체적으로 설명한다.
우선, 세라믹 그린시트의 세라믹 분말의 출발원료로서, BaCO3, TiO2, Sm2
O3를 준비하여 이하의 식을 만족하도록 조합하였다.
(Ba0.9998Sm0.0002)TiO3
다음에, 조합한 세라믹 분말에 순수를 첨가하여 산화지르코늄 볼과 함께 16시간 혼합 분쇄하고, 건조한 후, 1000℃∼1200℃에서 2시간 하소하였다. 이 하소 분말에 유기 바인더, 분산제, 및 물을 첨가하여, 산화지르코늄 볼과 함께 수시간 혼합한 후, 세라믹 슬러리를 얻었다. 이 세라믹 슬러리를 닥터 블레이드법에 의해 시트 형상으로 성형하고, 건조시켜서 세라믹 그린시트를 얻었다.
다음에, 세라믹 그린시트 주면 상에 스크린 인쇄에 의해 소망의 패턴이 되도록 Ni 전극 페이스트를 도포하였다. 그 후, Ni 전극 페이스트가 세라믹 그린시트를 개재하여 대향하도록 세라믹 그린시트를 포개어 쌓고, 다시 Ni 전극 페이스트를 도포하지 않은 보호용 세라믹 그린시트를 상하에 배치하여 압착하고, 완성품에 있어서 L 2.0㎜×W 1.2㎜×T 0.9㎜의 크기가 되도록 절단하여 그린 칩을 얻었다. 이렇게 하여 얻어진 그린 칩에 건식 배럴 연마를 행함으로써, 모퉁이부 및 능선부분의 모서리부가 둥글게 된 그린 칩을 얻었다. 또한, 그린 칩의 양 단면에 Ni 전극 페이스트가 교대로 도출되도록 하였다. 이 도출된 Ni 전극 페이스트와 접속되도록 그린 칩의 양 단면에 Ni 전극 페이스트를 도포하여 건조시킨 후, H2/N2＝3%의 환원 분위기하에서 1200℃∼1350℃, 2시간, 그린 칩과 Ni 전극 페이스트를 동시 소성하고, 이에 의해 도 1에 나타낸 바와 같은 반도체 세라믹층(2)과 내부전극(3)이 교대로 적층되고, 단면에 Ni 외부전극(5a)이 형성된 세라믹 소체(4)를 얻었다.
다음에, 유리 페이스트를 세라믹 소체(4)의 표면에 도포하고, 산화성 분위기 중(대기중), 500℃∼600℃의 온도에서 베이킹하여 세라믹 소체(4)의 표면에 유리 코트층(6)을 형성하였다. 또한, 이 유리 페이스트의 베이킹은 세라믹 소체(4)의 재산화 열처리를 겸하고 있다.
다음에, 유리 코트층(6)이 형성된 세라믹 소체(4)의 양 단면에 Ag분말을 유기 비히클 중에 분산시켜서 얻은 Ag 도전성 페이스트를 도포하여 건조시키고, 800℃에서 베이킹하여 Ag 외부전극(5b)을 형성하였다. 다음에, Ag 외부전극(5b)이 형성된 세라믹 소체(4)에 표 1에 나타낸 온도에서 100시간의 열처리를 행한 후, Ag 외부전극(5b)의 표면에 Ni 도금층(7), 이어서 Sn 도금층(8)을 형성하여 시료 1∼12의 적층형 PTC 서미스터(1)를 얻었다. 또한, Ag 외부전극(5b)이 형성된 세라믹 소체(4)에 열처리를 행하지 않고, Ag 외부전극(5b)의 표면에 Ni 도금층(7), 이어서 Sn 도금층(8)을 형성한 적층형 PTC 서미스터(1)를 참고예로 하였다.
이하의 시료 1∼12, 및 참고예를 이용하여 이하의 점에 대하여 특성평가를 행하고, 그 결과를 표 1에 나타내었다.
(실온 저항의 경시 변화율)
우선, 시료 1∼12, 및 참고예의 적층형 PTC 서미스터(1)를 각각 5개씩 준비하였다. 이들의 적층형 PTC 서미스터(1)의 초기 저항치를 미리 측정한 후에, 각 적층형 PTC 서미스터(1)에 6V의 전류를 가하고, 98시간, 263시간, 507시간, 1002시간의 통전 시험을 행하여, 실온 저항치를 측정하였다. 각 시료에 대하여 초기 저항치에서 실온 저항치까지 상승한 저항치의 비율을 계산하고, 실온 저항치의 경시 변화율로 하였다.
| 시료번호 | 열처리온도(℃) | 경시변화율(%) | |||
| 98h | 263h | 507h | 1002h | ||
| 참고예 | - | 11.3 | 18.3 | 25.2 | 27.9 |
| *1 | 40 | 7.2 | 10.9 | 14.0 | 15.8 |
| *2 | 55 | 6.8 | 9.9 | 11.6 | 13.1 |
| 3 | 60 | 4.5 | 6.8 | 8.3 | 9.5 |
| 4 | 80 | 2.3 | 2.8 | 3.2 | 3.6 |
| 5 | 100 | 1.4 | 2.0 | 2.2 | 2.6 |
| 6 | 125 | 1.9 | 2.4 | 2.8 | 3.4 |
| 7 | 150 | 2.4 | 3.7 | 3.9 | 4.4 |
| 8 | 160 | 3.1 | 4.3 | 5.1 | 5.3 |
| 9 | 175 | 3.3 | 5.0 | 5.6 | 6.4 |
| 10 | 200 | 3.5 | 5.3 | 6.8 | 8.0 |
| *11 | 205 | 5.7 | 12.2 | 14.4 | 18.3 |
| *12 | 300 | 15.8 | 25.3 | 32.3 | 42.3 |
*는 본 발명의 범위외를 나타낸다.
표 1의 시료 3∼10에 있어서는 98시간 후의 실온 저항의 경시 변화율은 5% 이하로 작고, 98시간 후부터 1002시간 후까지의 통전 시험을 행하여도 실온 저항의 경시 변화율이 낮은 것을 알았다. 특히, 열처리 온도가 80℃∼150℃인 시료 4∼7에 있어서는 98시간 후의 실온 저항의 경시 변화율이 3% 이하, 1002시간 후의 실온 저항치의 경시 변화율에서도 5% 이하로 매우 작아, 경시 변화를 크게 감소할 수 있다. 한편, 본원발명의 범위외인 시료 1, 2, 11, 및 12는 98시간 후의 실온 저항치의 경시 변화율에서도 5% 이상으로 높고, 1002시간 후의 실온 저항치의 경시 변화율은 전부 10% 이상으로 크다는 것을 알았다. 특히, 시료 12는 열처리 온도가 높기 때문에, 적층형 PTC 서미스터(1)의 내부전극(3)이 산화해 버려서, 보다 큰 경시 변화를 나타내었다고 생각된다. 또한, 참고예도 98시간 후의 경시 변화율이 20% 이상으로 높다는 것을 알았다.
본 발명의 적층형 PTC 서미스터의 제조방법은 내부전극이 되는 내부전극용 도전성 페이스트와 반도체 세라믹층이 되는 세라믹 그린시트를 교대로 적층하여 적층체를 형성하는 제 1 공정; 상기 적층체를 소성하여 세라믹 소체를 형성하고, 상기 세라믹 소체의 양 단면에 외부전극을 형성하는 제 2 공정; 및 상기 외부전극이 형성된 상기 세라믹 소체에 60℃ 이상 200℃ 이하의 열처리를 행하는 제 3 공정;을 구비함으로써, 얻어지는 적층형 PTC 서미스터의 실온 저항치의 경시 변화율을 안정화시킬 수 있다.
또한, 본원 제 2의 적층형 PTC 서미스터의 제조방법을 이용함으로써 실온 저항치의 경시 변화율을 보다 안정화시킬 수 있고, 경시 변화율을 5% 이하로 할 수 있다.
도 1은 본원발명의 적층형 PTC 서미스터의 일실시예를 나타내는 개략 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
1: 적층형 PTC 서미스터 2: 반도체 세라믹층
3: 내부전극 4: 세라믹 소체
5: 외부전극 5a: Ni 외부전극
5b: Ag 외부전극 6: 유리 코트층
7: Ni 도금층 8: Sn 도금층
Claims (2)
- 내부전극과 정저항 온도 특성을 가지는 반도체 세라믹층을 교대로 적층하여 이루어지는 세라믹 소체에 외부전극이 형성되어 이루어지는 적층형 PTC 서미스터의 제조방법으로서,상기 내부전극이 되는 내부전극용 도전성 페이스트와 상기 반도체 세라믹층이 되는 세라믹 그린시트를 교대로 적층하여 적층체를 형성하는 제 1 공정;상기 적층체를 소성하여 세라믹 소체를 형성하고, 상기 세라믹 소체의 양 단면에 상기 외부전극을 형성하는 제 2 공정; 및상기 외부전극이 형성된 상기 세라믹 소체에 60℃ 이상 200℃ 이하의 열처리를 행하는 제 3 공정;을 구비하는 것을 특징으로 하는 적층형 PTC 서미스터의 제조방법.
- 제 1항에 있어서, 상기 제 3 공정에서 상기 외부전극이 형성된 상기 세라믹 소체에 80℃ 이상 150℃ 이하의 열처리를 행하는 것을 특징으로 하는 적층형 PTC 서미스터의 제조방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00236075 | 2002-08-13 | ||
| JP2002236075 | 2002-08-13 | ||
| JP2003194486A JP4211510B2 (ja) | 2002-08-13 | 2003-07-09 | 積層型ｐｔｃサーミスタの製造方法 |
| JPJP-P-2003-00194486 | 2003-07-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040015681A KR20040015681A (ko) | 2004-02-19 |
| KR100524090B1 true KR100524090B1 (ko) | 2005-10-27 |
Family
ID=31719886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0055337A KR100524090B1 (ko) | 2002-08-13 | 2003-08-11 | 적층형 ｐｔｃ 서미스터의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6984543B2 (ko) |
| JP (1) | JP4211510B2 (ko) |
| KR (1) | KR100524090B1 (ko) |
| CN (1) | CN1260742C (ko) |
| TW (1) | TW200411680A (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745494B1 (ko) * | 2003-02-21 | 2007-08-02 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 세라믹 전자부품 및 그 제조방법 |
| DE102004037588A1 (de) * | 2004-08-03 | 2006-02-23 | Epcos Ag | Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements |
| GB2422958B (en) * | 2005-02-04 | 2008-07-09 | Siemens Magnet Technology Ltd | Quench protection circuit for a superconducting magnet |
| JP4710097B2 (ja) | 2005-09-20 | 2011-06-29 | 株式会社村田製作所 | 積層型正特性サーミスタ |
| EP1939898B1 (en) | 2005-09-20 | 2018-04-25 | Murata Manufacturing Co., Ltd. | Multilayer positive temperature coefficient thermistor |
| DE102006017796A1 (de) * | 2006-04-18 | 2007-10-25 | Epcos Ag | Elektrisches Kaltleiter-Bauelement |
| TW200903527A (en) | 2007-03-19 | 2009-01-16 | Murata Manufacturing Co | Laminated positive temperature coefficient thermistor |
| DE102007044453A1 (de) * | 2007-09-18 | 2009-03-26 | Epcos Ag | Elektrisches Vielschichtbauelement |
| DE102007046607A1 (de) * | 2007-09-28 | 2009-04-02 | Epcos Ag | Elektrisches Vielschichtbauelement sowie Verfahren zur Herstellung eines elektrischen Vielschichtbauelements |
| JP5844507B2 (ja) | 2008-03-19 | 2016-01-20 | 日立金属株式会社 | 半導体磁器組成物の製造方法及び半導体磁器組成物を用いたヒータ |
| JP5590494B2 (ja) * | 2008-03-27 | 2014-09-17 | 日立金属株式会社 | 半導体磁器組成物−電極接合体の製造方法 |
| JP2009277715A (ja) * | 2008-05-12 | 2009-11-26 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP6134507B2 (ja) | 2011-12-28 | 2017-05-24 | ローム株式会社 | チップ抵抗器およびその製造方法 |
| WO2016125520A1 (ja) * | 2015-02-06 | 2016-08-11 | 株式会社村田製作所 | 半導体素子およびその製造方法 |
| JP6778535B2 (ja) * | 2016-07-25 | 2020-11-04 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6841611B2 (ja) * | 2016-07-25 | 2021-03-10 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| CN112857605B (zh) * | 2021-01-05 | 2021-12-31 | 电子科技大学 | 温度传感器及其应用和制备温度感知模块的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010102536A (ko) * | 1999-03-08 | 2001-11-15 | 마츠시타 덴끼 산교 가부시키가이샤 | 칩형 ｐｔｃ 서미스터 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331553B2 (ko) | 1973-07-26 | 1978-09-02 | ||
| JPH04206603A (ja) | 1990-11-30 | 1992-07-28 | Komatsu Ltd | 正特性サーミスタの製造方法 |
| JP3141642B2 (ja) * | 1993-09-06 | 2001-03-05 | 松下電器産業株式会社 | 正特性サーミスタの製造方法 |
| JPH11233305A (ja) | 1998-02-16 | 1999-08-27 | Matsushita Electric Ind Co Ltd | Ｐｔｃサーミスタ薄膜素子 |
| JPH11297508A (ja) | 1998-04-09 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品 |
| JP3736602B2 (ja) * | 1999-04-01 | 2006-01-18 | 株式会社村田製作所 | チップ型サーミスタ |
| JP4200765B2 (ja) * | 2002-02-28 | 2008-12-24 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
-
2003
- 2003-07-09 JP JP2003194486A patent/JP4211510B2/ja not_active Expired - Lifetime
- 2003-08-08 TW TW092121855A patent/TW200411680A/zh unknown
- 2003-08-11 CN CNB031530931A patent/CN1260742C/zh not_active Expired - Lifetime
- 2003-08-11 KR KR10-2003-0055337A patent/KR100524090B1/ko active IP Right Grant
- 2003-08-13 US US10/639,483 patent/US6984543B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010102536A (ko) * | 1999-03-08 | 2001-11-15 | 마츠시타 덴끼 산교 가부시키가이샤 | 칩형 ｐｔｃ 서미스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4211510B2 (ja) | 2009-01-21 |
| US20040033629A1 (en) | 2004-02-19 |
| CN1482628A (zh) | 2004-03-17 |
| CN1260742C (zh) | 2006-06-21 |
| TW200411680A (en) | 2004-07-01 |
| US6984543B2 (en) | 2006-01-10 |
| KR20040015681A (ko) | 2004-02-19 |
| JP2004134744A (ja) | 2004-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100524090B1 (ko) | 적층형 ｐｔｃ 서미스터의 제조방법 | |
| US6400553B2 (en) | Multi-layer ceramic electronic device and method for producing same | |
| US6124769A (en) | Electronic device, and its fabrication method | |
| US6828266B1 (en) | X7R dielectric composition | |
| US7067173B2 (en) | Method for manufacturing laminated electronic component | |
| US9530547B2 (en) | Laminated PTC thermistor element | |
| JP7193918B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| KR100556561B1 (ko) | 적층형 세라믹 전자 부품의 제조방법 | |
| JP2004128328A (ja) | 電子部品およびその製造方法 | |
| JP2004319435A (ja) | 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法 | |
| JPH07242845A (ja) | 電極用導電性塗料およびその製造法 | |
| JP4496639B2 (ja) | 電子部品およびその製造方法 | |
| JP3831537B2 (ja) | 電子デバイスおよびその製造方法 | |
| JP3317246B2 (ja) | 複合セラミック及び複合セラミック素子 | |
| JPH11283866A (ja) | 電子部品およびその製造方法 | |
| JP2003151805A (ja) | チップ型電子部品およびその製造方法 | |
| US20230207202A1 (en) | Multilayer electronic component | |
| JP2590323B2 (ja) | セラミツクの製造法 | |
| JP3361531B2 (ja) | Ｎｉ内部電極用誘電体磁器組成物 | |
| JP2969007B2 (ja) | 非還元性誘電体磁器組成物 | |
| JPH05152157A (ja) | 積層セラミツクコンデンサ | |
| JPH065402A (ja) | セラミック素子 | |
| JPH03129809A (ja) | 積層型セラミックチップコンデンサおよびその製造方法 | |
| JPH0982560A (ja) | 積層セラミックコンデンサ | |
| JPH05152156A (ja) | 積層セラミツクコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120919 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161007 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 13 |